JP2022059060A

JP2022059060A - Motor control circuit, motor drive system, and electronic apparatus

Info

Publication number: JP2022059060A
Application number: JP2022022878A
Authority: JP
Inventors: 勇気郷原; Yuki Gohara
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2017-06-12
Filing date: 2022-02-17
Publication date: 2022-04-12

Abstract

PROBLEM TO BE SOLVED: To provide a control circuit that is able to highly accurately exert, in a wide range of revolving speed, feed back control for a motor to be driven.

SOLUTION: On the basis of a couter clock CK, a period counter 410 measures a period of a revolving-speed signal FG, indicating the number of revolutions of a motor 302 to be driven, and generates a digital measurement value D_MEAS. A controller 430 generates a control command CNT such that an error between the digital target value D_REF corresponding to a target period T_REF for the revolving-speed signal FG and a measurement value D_MEAS is small. In a case where the maximum number of digits of the target period T_REF expressed in N digits (N≥2) is p, the maximum number of digits of the target value D_REF is q, and the first non-zero appears in the k-th digit (1≤k≤p) from the highest order with respect to the target period T_REF expressed in the N digits, the q-th digit continuing in the low-order direction including this digit is the target value D_REF, and the frequency of the counter clock Ck is 1/N^(k-1) times of a reference frequency.

SELECTED DRAWING: Figure 1

Description

本発明は、モータの制御回路に関する。 The present invention relates to a motor control circuit.

近年のコンピュータの高速化にともない、ＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）、ＧＰＵ（Graphics Processing Unit）などの演算処理ＬＳＩ（Large Scale Integrated circuit）の動作速度は上昇の一途をたどっている。このようなＬＳＩは、その動作速度、すなわちクロック周波数が高くなるにつれて発熱量も大きくなる。ＬＳＩの発熱は、そのＬＳＩ自体を熱暴走に導いたり、あるいは周囲の回路に対して影響を及ぼすという問題がある。したがって、ＬＳＩの適切な熱冷却はきわめて重要である。 With the recent increase in computer speed, the operating speed of arithmetic processing units (Large Scale Integrated circuits) such as CPUs (Central Processing Units), DSPs (Digital Signal Processors), and GPUs (Graphics Processing Units) has been steadily increasing. There is. The amount of heat generated by such an LSI increases as the operating speed, that is, the clock frequency, increases. There is a problem that heat generation of an LSI leads to thermal runaway of the LSI itself or affects surrounding circuits. Therefore, proper thermal cooling of the LSI is extremely important.

ＬＳＩを冷却するための技術の一例として、冷却ファンによる空冷式の冷却方法がある。この方法においては、たとえば、ＬＳＩの表面に対向して冷却ファンを設置し、冷たい空気を冷却ファンによりＬＳＩあるいはそれに取り付けられたヒートシンクに吹き付ける。 As an example of the technology for cooling the LSI, there is an air-cooled cooling method using a cooling fan. In this method, for example, a cooling fan is installed facing the surface of the LSI, and cold air is blown to the LSI or a heat sink attached to the LSI by the cooling fan.

モータの駆動方式には、オープンループでトルク（回転数）を制御する方式と、フィードバックで制御する方式がある。オープンループ制御では、目標回転数に応じた駆動電圧がモータに印加される。一方、フィードバック制御（クローズドループ制御）では、モータの回転数を検出し、回転数の検出値と目標値が近づくように、駆動電圧が調節される。 There are two types of motor drive methods: a method of controlling torque (rotational speed) in an open loop and a method of controlling by feedback. In open loop control, a drive voltage corresponding to the target rotation speed is applied to the motor. On the other hand, in the feedback control (closed loop control), the rotation speed of the motor is detected, and the drive voltage is adjusted so that the detected value of the rotation speed and the target value come close to each other.

特開２０１１－１３０６１１号公報Japanese Unexamined Patent Publication No. 2011-130611

本発明者は、モータのフィードバック制御について検討した結果、以下の課題を認識するに至った。 As a result of studying the feedback control of the motor, the present inventor has come to recognize the following problems.

モータの回転数の検出方法として、モータ（ロータ）の回転と同期した回転数信号を生成し、回転数信号の周期を測定する方式がある。モータの回転数の制御範囲が広くなると、回転数信号の周期も大きく変化する。 As a method of detecting the rotation speed of the motor, there is a method of generating a rotation speed signal synchronized with the rotation of the motor (rotor) and measuring the period of the rotation speed signal. As the control range of the rotation speed of the motor becomes wider, the period of the rotation speed signal also changes significantly.

カウンタを、最低のモータの回転数に対応する回転数信号の最長周期を測定できるように設計したとする。同じカウンタを用いて、モータの最高回転数に対応する回転数信号の最短周期を測定すると、カウント値の有効桁数が少なくなり、フィードバック制御の精度が低下する。なおこの問題を当業者の一般的な認識と捉えてはならず、本発明者が独自に認識したものである。 It is assumed that the counter is designed so as to be able to measure the longest period of the rotation speed signal corresponding to the rotation speed of the lowest motor. When the shortest period of the rotation speed signal corresponding to the maximum rotation speed of the motor is measured by using the same counter, the number of significant digits of the count value is reduced and the accuracy of the feedback control is lowered. It should be noted that this problem should not be regarded as a general recognition of those skilled in the art, and is independently recognized by the present inventor.

本発明はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、駆動対象のモータを、幅広い回転数の範囲で高精度にフィードバック制御可能な制御回路の提供にある。 The present invention has been made in such a situation, and one of the exemplary purposes of the embodiment is to provide a control circuit capable of highly accurate feedback control of a motor to be driven in a wide range of rotation speeds.

本発明のある態様は、モータの制御回路に関する。制御回路は、カウンタクロックにもとづいて、駆動対象のモータの回転数を示す回転数信号の周期を測定し、デジタルの測定値を生成する周期カウンタと、回転数信号の目標周期に応じたデジタルの目標値と測定値の誤差が小さくなるように制御指令を生成するコントローラと、を備える。Ｎ進数（Ｎ≧２）で表したときの目標周期の最大桁数がｐであり、Ｎ進数表記の目標周期に関して、上からｋ桁目（１≦ｋ≦ｐ）に最初の非ゼロが現れたとき、その桁を含んで下位方向に連続するｑ桁（ただし、ｑ＜ｐ）が目標値であり、カウンタクロックの周波数は、基準周波数の１／Ｎ^{（ｋ－１）}倍である。 One aspect of the invention relates to a motor control circuit. The control circuit measures the cycle of the rotation speed signal indicating the rotation speed of the motor to be driven based on the counter clock, and generates a digital measurement value. The cycle counter and the digital according to the target cycle of the rotation speed signal. It is equipped with a controller that generates a control command so that the error between the target value and the measured value becomes small. The maximum number of digits of the target cycle when expressed in N-ary number (N ≧ 2) is p, and the first non-zero appears in the kth digit (1 ≦ k ≦ p) from the top with respect to the target cycle in N-ary notation. Then, the q digits (where q <p) that are continuous in the lower direction including that digit are the target values, and the frequency of the counter clock is 1 / N ^(k-1) times the reference frequency.

この態様によると、目標周期のレンジに応じて、目標値を正規化し、それに合わせてカウンタクロックをスケーリングすることで、回転数信号の周期を高精度で測定でき、ひいては高精度なフィードバック制御を提供できる。なお、本明細書において、「周期」とはパルス信号のポジエッジからポジエッジの間隔、あるいはネガエッジからネガエッジの間隔であってもよいし、ポジエッジからネガエッジの間隔、あるいはネガエッジからポジエッジの間隔であってもよい。すなわち周期は、全周期のみでなく半周期を含む。さらに周期カウンタは、連続する複数の周期の時間を測定してもよく、すなわち、「回転数信号の周期」とは、全周期の時間、半周期の時間、連続する複数の全周期の時間、連続する複数の半周期の時間のいずれであってもよい。 According to this aspect, by normalizing the target value according to the range of the target period and scaling the counter clock accordingly, the period of the rotation speed signal can be measured with high accuracy, which in turn provides highly accurate feedback control. can. In the present specification, the "period" may be the interval between the positive edge and the positive edge of the pulse signal, the interval between the negative edge and the negative edge, the interval between the positive edge and the negative edge, or the interval between the negative edge and the positive edge. good. That is, the cycle includes not only the full cycle but also the half cycle. Further, the cycle counter may measure the time of a plurality of consecutive cycles, that is, the "period of the rotation speed signal" is the time of a full cycle, the time of a half cycle, the time of a plurality of continuous cycles, and so on. It may be any of a plurality of consecutive half-cycle times.

Ｎ＝２^ｒ（ただしｒ≧０）であってもよい。Ｎ＝２であってもよい。これにより目標値の設定の処理を簡素化できる。 N = 2 ^r (where r ≧ 0) may be set. N = 2 may be set. This simplifies the process of setting the target value.

ｑは、周期カウンタのビット数であってもよい。これにより、周期カウンタの階調数をフルに利用できる。 q may be the number of bits of the periodic counter. As a result, the number of gradations of the periodic counter can be fully utilized.

周期カウンタはダウンカウンタであり、ダウンカウンタの初期値は目標値にセットされ、回転数信号のエッジに応じてカウント開始、カウント終了し、カウント終了時のカウント値が、測定値と目標値の誤差を表してもよい。
回転数信号の周期の測定と、目標周期との誤差の演算を同時に行うことができ、ハードウェアを簡素化できる。 The cycle counter is a down counter, the initial value of the down counter is set to the target value, counting starts and counts according to the edge of the rotation speed signal, and the count value at the end of counting is the error between the measured value and the target value. May be represented.
It is possible to measure the period of the rotation speed signal and calculate the error from the target period at the same time, which simplifies the hardware.

本発明の別の態様もまた、制御回路である。この制御回路は、駆動対象のモータの回転数を示す回転数信号のエッジに応じてカウント動作を繰り返すダウンカウンタと、モータの目標回転数に応じた目標周期に応じて、ダウンカウンタの初期値をセットする初期値設定部と、ダウンカウンタのカウント終了時のカウント値がゼロに近づくように制御指令を生成するフィードバックコントローラと、ダウンカウンタに供給されるカウンタクロックを生成するクロック発生器であって、目標周期に応じてカウンタクロックの周波数を調節するクロック発生器と、を備える。
この態様によれば、回転数信号の周期の測定と、目標周期との誤差の演算を同時に行うことができ、ハードウェアを簡素化できる。また、周期カウンタの階調数をフルに利用でき、誤差を高分解能で測定できる。 Another aspect of the invention is also a control circuit. This control circuit sets the initial value of the down counter according to the down counter that repeats the counting operation according to the edge of the rotation speed signal indicating the rotation speed of the motor to be driven, and the target cycle according to the target rotation speed of the motor. An initial value setting unit to be set, a feedback controller that generates a control command so that the count value at the end of counting of the down counter approaches zero, and a clock generator that generates a counter clock supplied to the down counter. It is equipped with a clock generator that adjusts the frequency of the counter clock according to the target period.
According to this aspect, the measurement of the rotation speed signal cycle and the calculation of the error from the target cycle can be performed at the same time, and the hardware can be simplified. In addition, the number of gradations of the periodic counter can be fully utilized, and the error can be measured with high resolution.

Ｎ進数（Ｎ≧２）で表したときの目標周期の最大桁数がｐであり、Ｎ進数表記の目標周期に関して、上からｋ桁目（１≦ｋ≦ｐ）に最初の非ゼロが現れたとき、その桁を含んで下位方向に連続するｑ桁（ただし、ｑ＜ｐ）が初期値であり、カウンタクロックの周波数は、基準周波数の１／Ｎ^{（ｋ－１）}倍であってもよい。
目標周期のレンジに応じて、目標値を正規化し、それに合わせてカウンタクロックをスケーリングすることで、回転数信号の周期を高精度で測定でき、ひいては高精度なフィードバック制御を提供できる。 The maximum number of digits of the target cycle when expressed in N-ary number (N ≧ 2) is p, and the first non-zero appears in the kth digit (1 ≦ k ≦ p) from the top with respect to the target cycle in N-ary notation. When, the q digits (where q <p) that are continuous in the lower direction including that digit are the initial values, and the frequency of the counter clock is 1 / N ^(k-1) times the reference frequency. good.
By normalizing the target value according to the range of the target period and scaling the counter clock accordingly, the period of the rotation speed signal can be measured with high accuracy, and thus highly accurate feedback control can be provided.

本発明の別の態様は、モータ駆動システムに関する。モータ駆動システムは、モータと、上述のいずれかの制御回路と、制御回路が生成する制御指令に応じてモータを駆動するドライバと、を備える。モータ駆動システムは冷却装置であってもよい。 Another aspect of the invention relates to a motor drive system. The motor drive system includes a motor, one of the control circuits described above, and a driver that drives the motor in response to a control command generated by the control circuit. The motor drive system may be a cooling device.

本発明の別の態様は電子機器に関する。電子機器は、プロセッサと、プロセッサを冷却するファンモータと、上述のいずれかの制御回路と、制御回路が生成する制御指令に応じてファンモータを駆動するドライバと、を備える。 Another aspect of the invention relates to an electronic device. The electronic device includes a processor, a fan motor that cools the processor, one of the control circuits described above, and a driver that drives the fan motor in response to a control command generated by the control circuit.

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。 It should be noted that any combination of the above components or components or expressions of the present invention that are mutually replaced between methods, devices, systems, etc. are also effective as aspects of the present invention.

本発明のある態様によれば、駆動対象のモータを幅広い回転数の範囲で高精度にフィードバック制御できる。 According to an aspect of the present invention, the motor to be driven can be feedback-controlled with high accuracy in a wide range of rotation speeds.

実施の形態に係る制御回路を備えるモータ駆動システムのブロック図である。It is a block diagram of the motor drive system provided with the control circuit which concerns on embodiment. 図２（ａ）、（ｂ）は、目標周期Ｔ_ＲＥＦと目標値Ｄ_ＲＥＦの関係を説明する図である。2 (a) and 2 (b) are diagrams illustrating the relationship between the target period T _REF and the target value D _REF . 図３（ａ）、（ｂ）は、図１のモータ駆動システムの動作波形図である。3 (a) and 3 (b) are operation waveform diagrams of the motor drive system of FIG. 目標周期Ｔ_ＲＥＦと、目標値Ｄ_ＲＥＦおよびカウンタ周波数ｆ_ＣＫの関係を示す図である。It is a figure which shows the relationship between the target period T _REF , the target value D _REF , and the counter frequency f _CK . 実施の形態に係る制御回路を利用したモータ駆動システムを示す図である。It is a figure which shows the motor drive system which used the control circuit which concerns on embodiment. 図５のスピードコントローラの回路図である。It is a circuit diagram of the speed controller of FIG. 入力デューティ比ＰＷＭＩＮ＿ＤＵＴＹと、中間デューティ比ＣＡＬＣ＿ＤＵＴＹの関係を示す図である。It is a figure which shows the relationship between the input duty ratio PWMIN_DUTY and the intermediate duty ratio CALC_DUTY. 変形例に係るスピードコントローラ（制御回路）のブロック図である。It is a block diagram of the speed controller (control circuit) which concerns on the modification. 図８の制御回路の動作波形図である。It is an operation waveform diagram of the control circuit of FIG. 冷却装置を備えるコンピュータを示す図である。It is a figure which shows the computer which is equipped with a cooling device.

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。 Hereinafter, the present invention will be described with reference to the drawings based on the preferred embodiments. The same or equivalent components, members, and processes shown in the drawings shall be designated by the same reference numerals, and duplicate description thereof will be omitted as appropriate. Further, the embodiment is not limited to the invention, but is an example, and all the features and combinations thereof described in the embodiment are not necessarily essential to the invention.

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。 In the present specification, the "state in which the member A is connected to the member B" means that the member A and the member B are physically directly connected, and the member A and the member B are electrically connected to each other. It also includes cases of being indirectly connected via other members that do not substantially affect the connection state or impair the functions and effects performed by the combination thereof.

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。 Similarly, "a state in which the member C is provided between the member A and the member B" means that the member A and the member C, or the member B and the member C are directly connected, and their electricity. It also includes cases of being indirectly connected via other members that do not substantially affect the connection state or impair the functions and effects performed by the combination thereof.

図１は、実施の形態に係る制御回路４００を備えるモータ駆動システム３００のブロック図である。モータ駆動システム３００は、モータ３０２、インバータ３０４、ドライバ３０６および制御回路４００を備える。 FIG. 1 is a block diagram of a motor drive system 300 including a control circuit 400 according to an embodiment. The motor drive system 300 includes a motor 302, an inverter 304, a driver 306, and a control circuit 400.

たとえばモータ３０２は三相のブラスレスＤＣモータであり、インバータ３０４は三相インバータである。 For example, the motor 302 is a three-phase brassless DC motor, and the inverter 304 is a three-phase inverter.

制御回路４００は、モータ３０２の回転数が所望の回転数（目標回転数）に近づくように、フィードバックによって制御指令ＣＮＴを生成する。ドライバ３０６は、制御指令ＣＮＴに応じたデューティ比でインバータ３０４をスイッチング制御する。 The control circuit 400 generates a control command CNT by feedback so that the rotation speed of the motor 302 approaches a desired rotation speed (target rotation speed). The driver 306 switches and controls the inverter 304 with a duty ratio according to the control command CNT.

制御回路４００には、モータ３０２の回転数を示す回転数信号ＦＧが入力される。回転数信号ＦＧはパルス信号であり、モータ３０２の回転数に比例した周波数を有する。回転数信号ＦＧの生成方法は特に限定ない。センサ付きの駆動システムにおいては、回転数信号ＦＧは、ホール素子の出力をコンパレータで矩形波に変換して生成してもよい。センサレスの駆動システムにおいては回転数信号ＦＧを、モータのコイルに生ずる逆起電力をコンパレータで矩形波に変換して生成することができる。 A rotation speed signal FG indicating the rotation speed of the motor 302 is input to the control circuit 400. The rotation speed signal FG is a pulse signal and has a frequency proportional to the rotation speed of the motor 302. The method of generating the rotation speed signal FG is not particularly limited. In the drive system with a sensor, the rotation speed signal FG may be generated by converting the output of the Hall element into a rectangular wave by a comparator. In a sensorless drive system, the rotation speed signal FG can be generated by converting the counter electromotive force generated in the coil of the motor into a square wave by a comparator.

制御回路４００は、周期カウンタ４１０、クロック発生器４２０、コントローラ４３０を備える。クロック発生器４２０は、カウンタクロックＣＫを生成する。カウンタクロックＣＫの周波数ｆ_ＣＫは可変である。周期カウンタ４１０は、カウンタクロックＣＫにもとづいて、回転数信号ＦＧの周期Ｔを測定し、デジタルの測定値Ｄ_ＭＥＡＳを生成する。 The control circuit 400 includes a cycle counter 410, a clock generator 420, and a controller 430. The clock generator 420 generates a counter clock CK. The frequency f _CK of the counter clock CK is variable. The cycle counter 410 measures the cycle T of the rotation speed signal FG based on the counter clock CK, and generates a digital measured value D _MEAS .

回転数信号ＦＧの目標周期をＴ_ＲＥＦとする。目標周期は、モータ３０２の目標回転数ＴＡＲＧＥＴ＿ＲＰＭに反比例し、定数Ｋを用いて、
Ｔ_ＲＥＦ＝Ｋ／ＴＡＲＧＥＴ＿ＲＰＭ
で表される。定数Ｋは、モータの相数および極数に応じて定まる。 The target period of the rotation speed signal FG is T _REF . The target period is inversely proportional to the target rotation speed TARGET_RPM of the motor 302, and the constant K is used.
T _REF = K / TARGET_RPM
It is represented by. The constant K is determined according to the number of phases and the number of poles of the motor.

コントローラ４３０は、フィードバックコントローラ４４０およびスケーラ４５０を含む。フィードバックコントローラ４４０は、回転数信号の目標周期Ｔ_ＲＥＦに応じたデジタルの目標値Ｄ_ＲＥＦと、デジタルの測定値Ｄ_ＭＥＡＳの誤差が小さくなるように制御指令ＣＮＴを生成する。 The controller 430 includes a feedback controller 440 and a scaler 450. The feedback controller 440 generates a control command CNT so that the error between the digital target value D _REF corresponding to the target period T _REF of the rotation speed signal and the digital measured value D _MEAS becomes small.

スケーラ４５０は、目標周期Ｔ_ＲＥＦのレンジに応じて、目標周期Ｔ_ＲＥＦを正規化して目標値Ｄ_ＲＥＦを設定し、それに併せてカウンタクロックＣＫの周波数ｆ_ＣＫをスケーリングする。 The scaler 450 normalizes the target cycle T _REF to set the target value D _REF according to the range of the target cycle T _REF , and scales the frequency f _CK of the counter clock CK accordingly.

図２（ａ）、（ｂ）は、目標周期Ｔ_ＲＥＦと目標値Ｄ_ＲＥＦの関係を説明する図である。図２（ａ）を参照する。Ｎ進数（Ｎ≧２）で表したときに、目標周期Ｔ_ＲＥＦの最大桁数をｐ、目標値Ｄ_ＲＥＦの最大桁数をｑとする。Ｎ進数表記の目標周期Ｔ_ＲＥＦに関して、上からｋ桁目に最初の非ゼロが現れたとき、その桁を含んで下位方向に連続するｑ桁が目標値Ｄ_ＲＥＦに設定される。なお、最初の非ゼロが下位ｑ桁に含まれる場合、目標周期Ｔ_ＲＥＦの下位ｑ桁が、目標値Ｄ_ＲＥＦとなる。 2 (a) and 2 (b) are diagrams illustrating the relationship between the target period T _REF and the target value D _REF . See FIG. 2 (a). When expressed as an N-ary number (N ≧ 2), the maximum number of digits of the target period T _REF is p, and the maximum number of digits of the target value D _REF is q. With respect to the target period T _REF in N-ary notation, when the first non-zero appears in the kth digit from the top, the q digits that are continuous in the lower direction including that digit are set in the target value D _REF . When the first non-zero is included in the lower q digits, the lower q digits of the target period T _REF becomes the target value D _REF .

バイナリでの演算処理を簡素化するために、Ｎ＝２^ｒとすることが好ましい。ただしｒ≧０の整数である。 In order to simplify the arithmetic processing in binary, it is preferable to set N = ^2r . However, it is an integer of r ≧ 0.

図２（ｂ）には、Ｎ＝２，ｐ＝１２，ｑ＝８の場合を例として示す。つまり目標周期Ｔ_ＲＥＦは１２ビットであり、目標値Ｄ_ＲＥＦは８ビットである。バイナリ表記の目標周期Ｔ_ＲＥＦに着目すると、上から３桁目（３ビット目）に最初の非ゼロ（すなわち１）が現れている。したがって、目標周期Ｔ_ＲＥＦの上から３～１０ビットが、目標値Ｄ_ＲＥＦとなる。 FIG. 2B shows the case of N = 2, p = 12, q = 8 as an example. That is, the target period T _REF is 12 bits, and the target value D _REF is 8 bits. Focusing on the target period T _REF in binary notation, the first non-zero (that is, 1) appears in the third digit (third bit) from the top. Therefore, the target value D _REF is 3 to 10 bits from the top of the target period T _REF .

なおＮ＝４の場合、目標値Ｄ_ＲＥＦは２ビット単位でシフトし、Ｎ＝８の場合、目標値Ｄ_ＲＥＦは３ビット単位でシフトする。一般化すると、Ｎ＝２^ｒであるとき、目標値Ｄ_ＲＥＦは、ｒビット単位でシフトする。 When N = 4, the target value D _REF shifts in 2-bit units, and when N = 8, the target value D _REF shifts in 3-bit units. Generally speaking, when N = 2r, the target value D _REF shifts in ^r -bit units.

カウンタクロックＣＫの周波数ｆ_ＣＫは、基準周波数ｆ_ＲＥＦのＮ^{（ｋ－１）}倍にセットされる。Ｎ＝２の場合、カウンタクロックＣＫの周波数ｆ_ＣＫは、基準周波数ｆ_ＲＥＦのＮ^{（ｋ－１）}倍である。スケーラ４５０は、初出の非ゼロの桁ｋに応じたデータを、クロック発生器４２０に供給する。スケーラ４５０は、桁ｋに応じて、周波数ｆ_ＣＫを変化させる。たとえばクロック発生器４２０は、周波数ｆ_ＲＥＦの基準クロックＣＫ_ＲＥＦを、１／Ｎ^{（ｋ－１）}分周する分周器であってもよい。 The frequency f _CK of the counter clock CK is set to N ^(k-1) times the reference frequency f _REF . When N = 2, the frequency f _CK of the counter clock CK is N ^(k-1) times the reference frequency f _REF . The scaler 450 supplies data corresponding to the first non-zero digit k to the clock generator 420. The scaler 450 changes the frequency f _CK according to the digit k. For example, the clock generator 420 may be a frequency divider that divides the reference clock CK _REF of the frequency f _REF by 1 / N ^(k-1) .

以上が制御回路４００の構成である。続いてその動作を説明する。 The above is the configuration of the control circuit 400. Next, the operation will be described.

図３（ａ）、（ｂ）は、図１のモータ駆動システム３００の動作波形図である。ここでは理解の容易化、説明の簡潔化のために、Ｎ＝２、ｐ＝６、ｑ＝３とする。図３（ａ）は、目標周期Ｔ_ＲＥＦが１０進数で１６の場合を、図３（ｂ）は、周期が１０進数で８の場合を示す。 3 (a) and 3 (b) are operation waveform diagrams of the motor drive system 300 of FIG. Here, N = 2, p = 6, and q = 3 are set for ease of understanding and simplification of explanation. FIG. 3 (a) shows a case where the target period T _REF is 16 in decimal, and FIG. 3 (b) shows a case where the period is 8 in decimal.

図３（ａ）で、目標周期Ｔ_ＲＥＦはバイナリで［００１０００］である。初出の非ゼロ（１）は最上位から３ビット目（３桁目）に現れており、したがって［１００］が目標値Ｄ_ＲＥＦとなる。このときのカウンタクロックＣＫの周波数ｆ_ＣＫは、ｆ_ＲＥＦ／Ｎ^{（ｋ－１）}＝ｆ_ＲＥＦ／４となっている。図３（ａ）では、回転数信号ＦＧの周期が目標周期Ｔ_ＲＥＦに安定化されている様子を示しており、回転数信号ＦＧの周期（ハイレベル区間）をカウンタクロックＣＫでカウントして得られる測定値Ｄ_ＭＥＡＳは［１００］となり、これは目標値Ｄ_ＲＥＦの［１００］と一致する。 In FIG. 3A, the target period T _REF is binary [001000]. The first non-zero (1) appears in the third bit (third digit) from the most significant digit, and therefore [100] is the target value D _REF . The frequency f _CK of the counter clock CK at this time is f _REF / N ^(k-1) = f _REF / 4. FIG. 3A shows how the period of the rotation speed signal FG is stabilized to the target period T _REF , and the period (high level section) of the rotation speed signal FG is counted by the counter clock CK. The measured value D _MEAS to be obtained is [100], which coincides with the target value D _REF [100].

図３（ｂ）で、目標周期Ｔ_ＲＥＦはバイナリで［０００１００］である。初出の非ゼロ（１）は最上位から４ビット目（４桁目）に現れており、したがって、［１００］が目標値Ｄ_ＲＥＦとなる。このときのカウンタクロックＣＫの周波数ｆ_ＣＫは、ｆ_ＲＥＦ／Ｎ^{（ｋ－１）}＝ｆ_ＲＥＦ／８となっている。回転数信号ＦＧの周期（ハイレベル区間）をカウンタクロックＣＫでカウントして得られる測定値Ｄ_ＭＥＡＳは［１００］となり、これは目標値Ｄ_ＲＥＦの［１００］と一致する。 In FIG. 3B, the target period T _REF is binary [000100]. The first non-zero (1) appears in the 4th bit (4th digit) from the most significant digit, and therefore [100] is the target value D _REF . The frequency f _CK of the counter clock CK at this time is f _REF / N ^(k-1) = f _REF / 8. The measured value D _MEAS obtained by counting the period (high level section) of the rotation speed signal FG with the counter clock CK is [100], which coincides with the target value D _REF [100].

図４は、目標周期Ｔ_ＲＥＦと、目標値Ｄ_ＲＥＦおよびカウンタ周波数ｆ_ＣＫの関係を示す図である。 FIG. 4 is a diagram showing the relationship between the target period T _REF , the target value D _REF , and the counter frequency f _CK .

以上が制御回路４００の動作である。 The above is the operation of the control circuit 400.

制御回路４００の利点は、比較技術との対比によって明確となる。比較技術では、目標周期Ｔ_ＲＥＦにかかわらず、同じカウンタ周波数ｆ_ＣＫを用い、また、目標周期Ｔ_ＲＥＦがそのまま目標値Ｄ_ＲＥＦとなる。この場合、目標周期Ｔ_ＲＥＦが短くなるにしたがって、回転数信号ＦＧの周期の測定値Ｄ_ＭＥＡＳの有効桁数が小さくなっていく。このことは、回転数が高くなるにしたがって、フィードバック制御の精度が低下することを意味する。 The advantages of the control circuit 400 are clarified by comparison with comparative techniques. In the comparative technique, the same counter frequency f _CK is used regardless of the target period T _REF , and the target period T _REF becomes the target value D _REF as it is. In this case, as the target cycle T _REF becomes shorter, the number of significant digits of the measured value _DMEAS of the cycle of the rotation speed signal FG becomes smaller. This means that the accuracy of the feedback control decreases as the rotation speed increases.

これに対して、実施の形態に係る制御回路４００では、目標周期Ｔ_ＲＥＦのレンジに応じて、目標値Ｄ_ＲＥＦを正規化し、それに合わせてカウンタクロックの周波数ｆ_ＣＫをスケーリングすることで、回転数信号ＦＧの周期を、常に同じ有効桁数で測定することができる。これにより回転数が高い場合においても、回転数信号ＦＧの周期を高精度で測定でき、ひいては高精度なフィードバック制御を提供できる。 On the other hand, in the control circuit 400 according to the embodiment, the target value D _REF is normalized according to the range of the target period T _REF , and the frequency f _CK of the counter clock is scaled accordingly to obtain the rotation speed. The period of the signal FG can always be measured with the same number of significant digits. As a result, even when the rotation speed is high, the period of the rotation speed signal FG can be measured with high accuracy, and thus highly accurate feedback control can be provided.

特に、Ｎ＝２として、ｑを、周期カウンタ４１０のビット数とすることで、周期カウンタ４１０の階調数をフルに利用して、幅広い周波数の回転数信号ＦＧを測定できる。 In particular, by setting N = 2 and setting q to the number of bits of the periodic counter 410, the rotation speed signal FG having a wide range of frequencies can be measured by fully utilizing the number of gradations of the periodic counter 410.

本発明は、図１のブロック図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。 The present invention extends to various devices and methods grasped as the block diagram of FIG. 1 or derived from the above description, and is not limited to a specific configuration. Hereinafter, more specific configuration examples and examples will be described not to narrow the scope of the present invention but to help understanding the essence and operation of the invention and to clarify them.

図５は、実施の形態に係る制御回路４００を利用したモータ駆動システム３００を示す図である。モータ駆動システム３００は図示しないＣＰＵあるいはマイコンから、モータ３０２の回転数の目標値に応じたデューティ比を有するＰＷＭＩＮ信号を受け、モータ３０２の回転数が、ＰＭＷＩＮ信号に応じた目標回転数に近づくように、モータ３０２をフィードバック制御する。 FIG. 5 is a diagram showing a motor drive system 300 using the control circuit 400 according to the embodiment. The motor drive system 300 receives a PWMIN signal having a duty ratio corresponding to the target value of the rotation speed of the motor 302 from a CPU or a microcomputer (not shown) so that the rotation speed of the motor 302 approaches the target rotation speed corresponding to the PMWIN signal. In addition, the motor 302 is feedback-controlled.

スピードコントローラ３０８は、ＰＷＭＩＮ信号と、モータ３０２の実際の回転数を示す回転数検出信号とを受け、ＰＷＭＩＮ信号が示す目標回転数と、回転数検出信号が示す回転数の検出値が近づくように、制御信号ＣＮＴを生成する。たとえば回転数検出信号は、回転数に応じた周波数を有するＦＧ（Frequency Generation）信号であってもよい。制御信号ＣＮＴは、モータ３０２に印加すべき駆動電圧を指示する電圧指令値に相当し、具体的にはインバータ３０４のスイッチングのデューティ比の指令値に相当する。 The speed controller 308 receives the PWMIN signal and the rotation speed detection signal indicating the actual rotation speed of the motor 302, so that the target rotation speed indicated by the PWMIN signal and the detection value of the rotation speed indicated by the rotation speed detection signal approach each other. , Generates a control signal CNT. For example, the rotation speed detection signal may be an FG (Frequency Generation) signal having a frequency corresponding to the rotation speed. The control signal CNT corresponds to a voltage command value indicating a drive voltage to be applied to the motor 302, and specifically corresponds to a command value of the switching duty ratio of the inverter 304.

制御信号ＣＮＴは、デューティ比を表すアナログ電圧であってもよいし、デジタル信号であってもよいし、そのデューティ比を有するＰＷＭ信号であってもよい。 The control signal CNT may be an analog voltage representing a duty ratio, a digital signal, or a PWM signal having the duty ratio.

ドライバ３０６は、制御信号ＣＮＴに応じたデューティ比を有するＰＷＭ信号を生成し、ＰＷＭ信号に応じてインバータ３０４をＰＷＭ駆動する。図５において、ドライバ３０６とスピードコントローラ３０８を統合して、ひとつの機能ＩＣに集積化してもよい。 The driver 306 generates a PWM signal having a duty ratio according to the control signal CNT, and PWM drives the inverter 304 according to the PWM signal. In FIG. 5, the driver 306 and the speed controller 308 may be integrated and integrated into one functional IC.

以上がモータ駆動システム３００の構成である。続いて、スピードコントローラ３０８の具体的な構成について説明する。図６は、図５のスピードコントローラ３０８の回路図である。スピードコントローラ３０８は、制御回路４００のアーキテクチャを用いて構成される。 The above is the configuration of the motor drive system 300. Subsequently, a specific configuration of the speed controller 308 will be described. FIG. 6 is a circuit diagram of the speed controller 308 of FIG. The speed controller 308 is configured using the architecture of the control circuit 400.

スピードコントローラ３０８は、ＰＷＭＩＮピンと、ＦＧＩＮピンと、ＰＷＭＯＵＴピンを有する。ＰＷＭＩＮピンには、回転数の指令値を示すＰＷＭＩＮ信号が入力され、ＦＧＩＮピンには、回転数の検出値を示すＦＧ信号が入力される。 The speed controller 308 has a PWM IN pin, an FGIN pin, and a PWM OUT pin. A PWMIN signal indicating a rotation speed command value is input to the PWMIN pin, and an FG signal indicating a rotation speed detection value is input to the FGIN pin.

スピードコントローラ３０８のデューティ比検出回路３１０は、図１のデューティ比検出回路２００に対応し、ＰＷＭＩＮ信号のデューティ比を示すデジタル信号ＤＵＴＹを生成する。 The duty ratio detection circuit 310 of the speed controller 308 corresponds to the duty ratio detection circuit 200 of FIG. 1 and generates a digital signal DUTY indicating the duty ratio of the PWM IN signal.

ＦＧカウンタ３１２は、図１の周期カウンタ４１０に相当し、ＦＧ信号の周期を測定し、その測定値Ｄ_ＭＥＡＳを出力する。 The FG counter 312 corresponds to the cycle counter 410 in FIG. 1, measures the cycle of the FG signal, and outputs the measured value D _MEAS .

ＲＰＭコンバータ３１４においては、デューティ比検出回路３１０が検出したデューティ比ＤＵＴＹと目標周期Ｔ_ＲＥＦが対応付けられており、デューティ比ＤＵＴＹに応じた目標周期Ｔ_ＲＥＦを設定する。 In the RPM converter 314, the duty ratio DUTY detected by the duty ratio detection circuit 310 and the target cycle T _REF are associated with each other, and the target cycle T _REF corresponding to the duty ratio DUTY is set.

ＲＰＭコンバータ３１４は、デューティ比検出回路３１０によって測定された入力デューティ比ＰＷＭＩＮ＿ＤＵＴＹを、中間デューティ比ＣＡＬＣ＿ＤＵＴＹに変換し、中間デューティ比ＣＡＬＣ＿ＤＵＴＹに比例するように目標回転数を設定してもよい。図７は、入力デューティ比ＰＷＭＩＮ＿ＤＵＴＹと、中間デューティ比ＣＡＬＣ＿ＤＵＴＹの関係を示す図である。この対応関係は、複数のパラメータを用いて規定される。パラメータは、レジスタによって設定可能である。 The RPM converter 314 may convert the input duty ratio PWMIN_DUTY measured by the duty ratio detection circuit 310 into an intermediate duty ratio CALC_DUTY and set the target rotation speed so as to be proportional to the intermediate duty ratio CALC_DUTY. FIG. 7 is a diagram showing the relationship between the input duty ratio PWMIN_DUTY and the intermediate duty ratio CALC_DUTY. This correspondence is defined using a plurality of parameters. The parameters can be set by registers.

ＩＮＦＬＥＣＴ＿Ｐ１：ＰＷＭＩＮ＿ＤＵＴＹの変曲点１
ＩＮＦＬＥＣＴ＿Ｐ２：ＰＷＭＩＮ＿ＤＵＴＹの変曲点２
ＨＹＳＴＥＲＥＳＩＳ＿Ｐ１：変曲点１に対するヒステリシス幅
ＨＹＳＴＥＲＥＳＩＳ＿Ｐ２：変曲点２に対するヒステリシス幅
ＣＯＮＳＴ＿Ｂ０：ＰＷＭＩＮ＿ＤＵＴＹ＝０％に対応するＣＡＬＣ＿ＤＵＴＹ
ＣＯＮＳＴ＿Ｂ１：ＰＷＭＩＮ＿ＤＵＴＹ＝０％に対応するＣＡＬＣ＿ＤＵＴＹ（０％＜ＰＷＭＩＮ＿ＤＵＴＹの範囲の傾きを規定する）
ＣＯＮＳＴ＿Ｂ２：変曲点１に対するＣＡＬＣ＿ＤＵＴＹ
ＣＯＮＳＴ＿Ｂ３：変曲点２に対するＣＡＬＣ＿ＤＵＴＹ
ＣＯＮＳＴ＿Ｂ４：ＰＷＭＩＮ＿ＤＵＴＹ＝１００％に対応するＣＡＬＣ＿ＤＵＴＹ INFLECT_P1: PWMIN_DUTY inflection 1
INFORMATION_P2: Inflection point 2 of PWMIN_DUTY
HYSTERESS_P1: Hysteresis width for inflection point 1 HYSTERESS_P2: Hysteresis width for inflection point 2 CONST_B0: CALC_DUTY corresponding to PWMIN_DUTY = 0%
CONST_B1: CALC_DUTY corresponding to PWMIN_DUTY = 0% (defines the slope of the range of 0% <PWMIN_DUTY)
CONST_B2: CALC_DUTY for inflection point 1.
CONST_B3: CALC_DUTY for inflection point 2.
CONST_B4: CALC_DUTY corresponding to PWMIN_DUTY = 100%

変曲点は、ＰＷＭＩＮ＿ＤＵＴＹを、ＩＮＦＬＥＣＴ＿Ｐ１，＿Ｐ２それぞれと比較して設定される。
ヒステリシス幅Δ１＝ＩＮＦＬＥＣＴ＿Ｐ１＋ＨＹＳＴＥＲＥＳＩＳ＿Ｐ１
ヒステリシス幅Δ２＝ＩＮＦＬＥＣＴ＿Ｐ２＋ＨＹＳＴＥＲＥＳＩＳ＿Ｐ２
デューティ比ＣＡＬＣ＿ＤＵＴＹは、以下の式から計算される。
ＣＡＬＣ＿ＤＵＴＹ＝（Ｙ２－Ｙ１）／（Ｘ２－Ｘ１）×ＰＷＭＩＮ＿ＤＵＴＹ＋Ｙ１
ただし、
Ｘ１：ＰＷＭＩＮ＿ＤＵＴＹに対して一番近い低い側のデューティ設定値（０％、ＩＮＦＬＥＣＴ＿Ｐ１，Ｐ２）
Ｘ２：ＰＷＭＩＮ＿ＤＵＴＹに対して一番近い高い側のデューティ設定値（０％、ＩＮＦＬＥＣＴ＿Ｐ１，Ｐ２，１００％）
Ｙ１：Ｘ１に対応するデューティ設定値（ＣＯＮＳＴ＿Ｂ０，Ｂ１，Ｂ２，Ｂ３）
Ｙ２：Ｘ２に対応するデューティ設定値（ＣＯＮＳＴ＿Ｂ１，Ｂ２，Ｂ３，Ｂ４） The inflection point is set by comparing PWMIN_DUTY with INFLECT_P1 and _P2, respectively.
Hysteresis width Δ1 = INFLECT_P1 + HYSTERESS_P1
Hysteresis width Δ2 = INFLECT_P2 + HYSTERESS_P2
The duty ratio CALC_DUTY is calculated from the following equation.
CALC_DUTY = (Y2-Y1) / (X2-X1) × PWMIN_DUTY + Y1
however,
X1: The duty setting value on the lower side closest to PWMIN_DUTY (0%, INFLECT_P1, P2)
X2: Duty setting value on the higher side closest to PWMIN_DUTY (0%, INFLECT_P1, P2, 100%)
Duty setting value corresponding to Y1: X1 (CONST_B0, B1, B2, B3)
Y2: Duty setting value corresponding to X2 (CONST_B1, B2, B3, B4)

ＰＷＮＩＮ＿ＤＵＴＹをＣＡＬＣ＿ＤＵＴＹに変換することで、パラメータに応じた柔軟な回転数制御が可能となる。 By converting PWNIN_DUTY to CALC_DUTY, flexible rotation speed control according to the parameters becomes possible.

図６に戻る。ＲＰＭコンバータ３１４はパラメータとして、ベース回転数ＢＡＳＥ＿ＲＰＭを有しており、ＢＡＳＥ＿ＲＰＭ×ＣＡＬＣ＿ＤＵＴＹを、目標回転数ＴＡＲＧＥＴ＿ＲＰＭとしてもよく、その逆数に応じて目標周期Ｔ_ＲＥＦを設定してもよい。たとえばＲＰＭコンバータ３１４は、Ａを定数とするとき、Ｔ_ＲＥＦ＝Ａ／ＣＡＬＣ＿ＤＵＴＹによって、目標周期Ｔ_ＲＥＦを設定してもよい。 Return to FIG. The RPM converter 314 has a base rotation speed BASE_RPM as a parameter, BASE_RPM × CALC_DUTY may be set as a target rotation speed TARGET_RPM, and a target cycle T _REF may be set according to the reciprocal thereof. For example, the RPM converter 314 may set the target period T _REF by T _REF = A / CALC_DUTY when A is a constant.

制御回路４００については、図１を参照して説明した通りである。フィードバックコントローラ３１６は、図１のフィードバックコントローラ４４０に対応しており、目標値Ｄ_ＲＥＦと測定値Ｄ_ＭＥＡＳが近づくように、言い換えればそれらの誤差がゼロに近づくように、電圧指令値ＣＮＴを生成する。フィードバックコントローラ４４０は、ＰＩ（比例・積分）制御器を含んでもよいし、その他の構成であってもよい。 The control circuit 400 is as described with reference to FIG. The feedback controller 316 corresponds to the feedback controller 440 of FIG. 1 and generates a voltage command value CNT so that the target value D _REF and the measured value D _MEAS approach each other, that is, their errors approach zero. .. The feedback controller 440 may include a PI (proportional / integral) controller or may have other configurations.

出力段３１８は、電圧指令値ＣＮＴを、図５のドライバ３０６に適した形式に変換し、出力する。たとえば後段のドライバ３０６が、ＰＷＭ信号のインタフェースを有する場合、出力段３１８は、電圧指令値ＣＮＴを、その値に応じたデューティ比を有するＰＷＭＯＵＴ信号に変換するＰＷＭ信号発生器で構成すればよい。 The output stage 318 converts the voltage command value CNT into a format suitable for the driver 306 of FIG. 5 and outputs it. For example, when the driver 306 in the subsequent stage has a PWM signal interface, the output stage 318 may be configured by a PWM signal generator that converts the voltage command value CNT into a PWM OUT signal having a duty ratio corresponding to the value.

もし、スピードコントローラ３０８の後段のドライバ３０６が、デジタル信号のインタフェースを有する場合、出力段３１８はＩ^２Ｃなどのインタフェース回路で構成することができる。また後段のドライバ３０６が、アナログ信号のインタフェースを有する場合、出力段３１８はＤ／Ａコンバータで構成することができる。 If the driver 306 after the speed controller 308 has a digital signal interface, the output stage 318 can be configured by an interface circuit such as I ^2C . When the driver 306 in the subsequent stage has an analog signal interface, the output stage 318 can be configured by a D / A converter.

図８は、変形例に係るスピードコントローラ３０８Ａ（制御回路４００Ａ）のブロック図である。図８には、スピードコントローラ３０８Ａのうち、制御回路４００Ａに対応する部分のみが示され、残りのブロックは省略される。 FIG. 8 is a block diagram of the speed controller 308A (control circuit 400A) according to the modified example. FIG. 8 shows only the portion of the speed controller 308A corresponding to the control circuit 400A, and the remaining blocks are omitted.

ダウンカウンタ３２０は、周期カウンタ４１０に対応付けられる。ダウンカウンタ３２０は、回転数信号ＦＧのエッジに応じてカウント動作を繰り返す。 The down counter 320 is associated with the periodic counter 410. The down counter 320 repeats the counting operation according to the edge of the rotation speed signal FG.

初期値設定部３２２は、スケーラ４５０に対応付けられる。初期値設定部３２２は、モータ３０２の目標回転数に応じた目標周期Ｔ_ＲＥＦに応じて、ダウンカウンタ３２０の初期値Ｄ_ＩＮＩＴをセットする。この初期値Ｄ_ＩＮＩＴは、上述の目標値Ｄ_ＲＥＦに相当する。 The initial value setting unit 322 is associated with the scaler 450. The initial value setting unit 322 sets the initial value D _INIT of the down counter 320 according to the target cycle T _REF corresponding to the target rotation speed of the motor 302. This initial value D _INIT corresponds to the above-mentioned target value D _REF .

ダウンカウンタ３２０が、カウント開始からカウント完了までの間にダウンカウントしたカウント数は、回転数信号（ＦＧ信号）の周期の測定値Ｄ_ＭＥＡＳに相当する。
つまりダウンカウンタ３２０のカウント完了時のカウント値Ｄ_ＥＲＲは、
Ｄ_ＥＲＲ＝Ｄ_ＩＮＩＴ－Ｄ_ＭＥＡＳ＝Ｄ_ＲＥＦ－Ｄ_ＭＥＡＳ
となるから、これは回転数信号ＦＧの周期の測定値Ｄ_ＭＥＡＳと目標値Ｄ_ＲＥＦの誤差に相当する。図９は、図８の制御回路４００Ａの動作波形図である。 The number of counts down-counted by the down counter 320 from the start of counting to the completion of counting corresponds to the measured value _DMEAS of the cycle of the rotation speed signal (FG signal).
That is, the count value _DERR at the completion of counting of the down counter 320 is
D _ERR = D _INIT -D _MEAS = D _REF -D _MEAS
Therefore, this corresponds to the error between the measured value D _MEAS and the target value D _REF of the period of the rotation speed signal FG. FIG. 9 is an operation waveform diagram of the control circuit 400A of FIG.

フィードバックコントローラ４４０は、ダウンカウンタ３２０の出力Ｄ_ＥＲＲがゼロに近づくように、制御指令ＣＮＴを生成する。 The feedback controller 440 generates a control command CNT so that the output _DERR of the down counter 320 approaches zero.

図８の制御回路４００Ａによれば、回転数信号ＦＧの周期の測定と、目標周期との誤差の演算を同時に行うことができ、ハードウェアを簡素化できる。 According to the control circuit 400A of FIG. 8, the period of the rotation speed signal FG can be measured and the error from the target period can be calculated at the same time, and the hardware can be simplified.

モータ駆動システム３００は、ファンモータを備える冷却装置に適用できる。すなわちモータ３０２は、ファンモータであり、ＰＷＭＩＮ信号を、ファンモータの回転数の指令値とすればよい。図１０は、冷却装置２を備えるコンピュータを示す図である。コンピュータ５００は、筐体５０２、ＣＰＵ５０４、マザーボード５０６、ヒートシンク５０８、および複数の冷却装置２を備える。 The motor drive system 300 can be applied to a cooling device including a fan motor. That is, the motor 302 is a fan motor, and the PWMIN signal may be used as a command value for the rotation speed of the fan motor. FIG. 10 is a diagram showing a computer provided with the cooling device 2. The computer 500 includes a housing 502, a CPU 504, a motherboard 506, a heat sink 508, and a plurality of cooling devices 2.

ＣＰＵ５０４は、マザーボード５０６上にマウントされる。ヒートシンク５０８は、ＣＰＵ５０４の上面に密着されている。冷却装置２＿１は、ヒートシンク５０８と対向して設けられ、ヒートシンク５０８に空気を吹き付ける。冷却装置２＿２は、筐体５０２の背面に設置され、筐体５０２の内部に外部の空気を送り込む。 The CPU 504 is mounted on the motherboard 506. The heat sink 508 is in close contact with the upper surface of the CPU 504. The cooling device 2_1 is provided so as to face the heat sink 508, and blows air onto the heat sink 508. The cooling device 2_2 is installed on the back surface of the housing 502, and sends external air to the inside of the housing 502.

冷却装置２は、図１０のコンピュータ５００の他、ワークステーション、ノート型コンピュータ、テレビ、冷蔵庫、などの様々な電子機器に搭載可能である。 In addition to the computer 500 shown in FIG. 10, the cooling device 2 can be mounted on various electronic devices such as workstations, notebook computers, televisions, and refrigerators.

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。 The present invention has been described above based on the embodiments. It is understood by those skilled in the art that this embodiment is an example, and that various modifications are possible for each of these components and combinations of each processing process, and that such modifications are also within the scope of the present invention. be. Hereinafter, such a modification will be described.

（第１変形例）
図６では、三相モータを例としたが、単相モータの駆動にも本発明は適用可能である。 (First modification)
In FIG. 6, a three-phase motor is taken as an example, but the present invention can also be applied to drive a single-phase motor.

（第２変形例）
またモータ駆動システムは電気自動車やハイブリッド自動車など、モータを備える幅広い用途に適用可能であり、その用途は特に限定されない。 (Second modification)
Further, the motor drive system can be applied to a wide range of applications including motors such as electric vehicles and hybrid vehicles, and the applications are not particularly limited.

３００…モータ駆動システム、３０２…モータ、３０４…インバータ、３０６…ドライバ、３０８…スピードコントローラ、３１０…デューティ比検出回路、３１２…ＦＧカウンタ、３１４…ＲＰＭコンバータ、３１６…フィードバックコントローラ、３１８…出力段、３２０…ダウンカウンタ、３２２…初期値設定部、ＰＷＭＩＮ…外部指令信号、４００…制御回路、４１０…周期カウンタ、４２０…クロック発生器、４３０…コントローラ、４４０…フィードバックコントローラ、４５０…スケーラ。 300 ... motor drive system, 302 ... motor, 304 ... inverter, 306 ... driver, 308 ... speed controller, 310 ... duty ratio detection circuit, 312 ... FG counter, 314 ... RPM converter, 316 ... feedback controller, 318 ... output stage, 320 ... Down counter, 322 ... Initial value setting unit, PWMIN ... External command signal, 400 ... Control circuit, 410 ... Period counter, 420 ... Clock generator, 430 ... Controller, 440 ... Feedback controller, 450 ... Scaler.

Claims

A cycle counter that measures the cycle of the rotation speed signal indicating the rotation speed of the motor to be driven based on the counter clock and generates a digital measurement value,
A controller that generates a control command so that the error between the digital target value according to the target period of the rotation speed signal and the measured value becomes small, and
Equipped with
The maximum number of digits of the target cycle when expressed in N-ary number (N ≧ 2) is p, and the first non-zero digit in the kth digit (1 ≦ k ≦ p) from the top with respect to the target cycle in N-ary notation. When appears, the q digits (where q <p) that are continuous in the lower direction including that digit are the target values, and the frequency of the counter clock is 1 / N ^(k-1) times the reference frequency. A control circuit characterized by being.

The control circuit according to claim 1, wherein N = 2 ^r (where r ≧ 0).

The control circuit according to claim 1, wherein N = 2.

The control circuit according to claim 3, wherein q is the number of bits of the cycle counter.

The cycle counter is a down counter, the initial value of the down counter is set to the target value, and counting starts and counts according to the edge of the rotation speed signal.
The control circuit according to any one of claims 1 to 4, wherein the count value at the end of counting represents an error between the measured value and the target value.

A down counter that repeats the counting operation according to the edge of the rotation speed signal indicating the rotation speed of the motor to be driven, and
An initial value setting unit that sets an initial value of the down counter according to a target cycle corresponding to the target rotation speed of the motor, and an initial value setting unit.
A feedback controller that generates a control command so that the count value at the end of counting of the down counter approaches zero, and
A clock generator that generates a counter clock supplied to the down counter, and a clock generator that adjusts the frequency of the counter clock according to the target period.
A control circuit characterized by being provided with.

The maximum number of digits of the target cycle when expressed in N-ary number (N ≧ 2) is p, and the first non-zero digit in the kth digit (1 ≦ k ≦ p) from the top with respect to the target cycle in N-ary notation. When appears, the q digits (where q <p) that are continuous in the lower direction including that digit are the initial values, and the frequency of the counter clock is 1 / N ^(k-1) times the reference frequency. The control circuit according to claim 6, wherein the control circuit is provided.

The control circuit according to claim 7, wherein N = 2 ^r (where r ≧ 0).

The control circuit according to claim 8, wherein N = 2.

The control circuit according to claim 9, wherein q is the number of bits of the down counter.

With the motor
The control circuit according to any one of claims 1 to 10.
A driver that drives the motor in response to a control command generated by the control circuit,
A motor drive system characterized by being equipped with.

With the processor
A fan motor that cools the processor and
The control circuit according to any one of claims 1 to 10.
A driver that drives the fan motor in response to a control command generated by the control circuit,
An electronic device characterized by being equipped with.