JP2022039212A - Manufacturing method for display device - Google Patents
Manufacturing method for display device Download PDFInfo
- Publication number
- JP2022039212A JP2022039212A JP2020144128A JP2020144128A JP2022039212A JP 2022039212 A JP2022039212 A JP 2022039212A JP 2020144128 A JP2020144128 A JP 2020144128A JP 2020144128 A JP2020144128 A JP 2020144128A JP 2022039212 A JP2022039212 A JP 2022039212A
- Authority
- JP
- Japan
- Prior art keywords
- led chip
- water
- display device
- electrode
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 105
- 239000012790 adhesive layer Substances 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000005406 washing Methods 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 49
- 239000000463 material Substances 0.000 claims description 14
- 230000004907 flux Effects 0.000 claims description 13
- 238000005304 joining Methods 0.000 claims description 13
- 239000011347 resin Substances 0.000 claims description 13
- 229920005989 resin Polymers 0.000 claims description 13
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 13
- 230000009471 action Effects 0.000 claims description 11
- 239000000956 alloy Substances 0.000 claims description 10
- 229910045601 alloy Inorganic materials 0.000 claims description 10
- 239000003795 chemical substances by application Substances 0.000 claims description 3
- 239000000470 constituent Substances 0.000 claims 1
- 238000006073 displacement reaction Methods 0.000 abstract 1
- 230000008569 process Effects 0.000 description 22
- 239000004065 semiconductor Substances 0.000 description 19
- 239000000853 adhesive Substances 0.000 description 14
- 230000001070 adhesive effect Effects 0.000 description 14
- 239000007769 metal material Substances 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 239000006023 eutectic alloy Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000006116 polymerization reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000003112 inhibitor Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910018731 Sn—Au Inorganic materials 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Abstract
Description
本発明の一実施形態は、表示装置の製造方法に関する。特にLED(Light Emitting Diode)チップを実装した表示装置の製造方法に関する。 One embodiment of the present invention relates to a method for manufacturing a display device. In particular, the present invention relates to a method for manufacturing a display device on which an LED (Light Emitting Diode) chip is mounted.
近年、次世代の表示装置として、各画素に微小なLEDチップを実装したLEDディスプレイの開発が進められている。通常、LEDディスプレイは、画素アレイを構成する回路基板上に、複数のLEDチップを実装した構造を有している。回路基板は、各画素に対応する位置に、LEDを発光させるための駆動回路を有する。これらの駆動回路は、それぞれ各LEDチップと電気的に接続される。 In recent years, as a next-generation display device, the development of an LED display in which a minute LED chip is mounted on each pixel has been promoted. Usually, an LED display has a structure in which a plurality of LED chips are mounted on a circuit board constituting a pixel array. The circuit board has a drive circuit for causing the LED to emit light at a position corresponding to each pixel. Each of these drive circuits is electrically connected to each LED chip.
前述の駆動回路とLEDチップとは、接続電極を介して電気的に接続される。具体的には、駆動回路側に設けられた電極パッドとLEDチップ側に設けられた電極パッドとが互いに電気的に接続される。例えば、特許文献1には、LEDチップと回路基板とを接着層を用いて接合する技術が記載されている。この技術では、LEDチップと回路基板とが接着層により接着されている。そのため、LEDチップ側の電極パッドには、導電性の突起部が設けられている。この突起部が、接着層を貫通して回路基板側の電極パッドに接触することにより、LEDチップ側の電極パッドと回路基板側の電極パッドとが電気的に接続される。 The drive circuit and the LED chip described above are electrically connected via a connection electrode. Specifically, the electrode pad provided on the drive circuit side and the electrode pad provided on the LED chip side are electrically connected to each other. For example, Patent Document 1 describes a technique for joining an LED chip and a circuit board using an adhesive layer. In this technique, the LED chip and the circuit board are bonded by an adhesive layer. Therefore, the electrode pad on the LED chip side is provided with a conductive protrusion. When this protrusion penetrates the adhesive layer and comes into contact with the electrode pad on the circuit board side, the electrode pad on the LED chip side and the electrode pad on the circuit board side are electrically connected.
特許文献1に記載された技術によって製造された最終製品は、回路基板とLEDチップとの間に接着層が残存する。接着層は、回路基板の全面に設けられているため、回路を構成する半導体素子が接着層を構成する有機物等に含まれるアルカリ成分により汚染され、動作不良を起こすおそれがある。 In the final product manufactured by the technique described in Patent Document 1, an adhesive layer remains between the circuit board and the LED chip. Since the adhesive layer is provided on the entire surface of the circuit board, the semiconductor element constituting the circuit may be contaminated with the alkaline component contained in the organic substance or the like constituting the adhesive layer, which may cause a malfunction.
本発明の課題の一つは、簡易な方法により、接合前のLEDチップの位置ずれを防ぎつつLEDチップを回路基板に接合することにある。また、本発明の課題の他の一つは、実装前のLEDチップの位置ずれ防止に用いた接着層を簡易な方法で除去することにある。 One of the problems of the present invention is to join the LED chip to the circuit board by a simple method while preventing the position shift of the LED chip before joining. Another object of the present invention is to remove the adhesive layer used for preventing the misalignment of the LED chip before mounting by a simple method.
本発明の一実施形態における表示装置の製造方法は、各画素に、LEDチップを駆動する駆動回路および当該駆動回路に接続された接続電極を有する第1基板を準備し、前記第1基板の上に、前記接続電極を覆う水溶性粘着層を配置し、前記水溶性粘着層に対し、各接続電極と各LEDチップとが向かい合うように複数のLEDチップを有する第2基板を接着し、加熱処理により、前記各接続電極と前記各LEDチップとを接合し、水洗処理により、前記水溶性粘着層を除去することを含む。 In the method of manufacturing a display device according to an embodiment of the present invention, a first substrate having a drive circuit for driving an LED chip and a connection electrode connected to the drive circuit is prepared for each pixel, and the first substrate is on the first substrate. A water-soluble adhesive layer covering the connection electrode is arranged therein, and a second substrate having a plurality of LED chips is adhered to the water-soluble adhesive layer so that each connection electrode and each LED chip face each other, and heat treatment is performed. This includes joining the connection electrodes to the LED chips and removing the water-soluble adhesive layer by washing with water.
以下、本発明の実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができる。本発明は、以下に例示する実施形態の記載内容に限定して解釈されるものではない。図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合がある。しかしながら、図面は、あくまで一例であって、本発明の解釈を限定するものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings and the like. However, the present invention can be carried out in various embodiments without departing from the gist thereof. The present invention is not construed as being limited to the description of the embodiments exemplified below. In order to clarify the explanation, the drawings may schematically represent the width, thickness, shape, etc. of each part as compared with the actual embodiment. However, the drawings are merely examples and do not limit the interpretation of the present invention.
本発明の実施形態を説明する際、基板からLEDチップに向かう方向を「上」とし、その逆の方向を「下」とする。ただし、「上に」または「下に」という表現は、単に、各要素の上限関係を説明しているにすぎない。例えば、基板の上にLEDチップが配置されるという表現は、基板とLEDチップとの間に他の部材が介在する場合も含む。さらに、「上に」または「下に」という表現は、平面視において各要素が重畳する場合だけでなく、重畳しない場合をも含む。 In the description of the embodiment of the present invention, the direction from the substrate to the LED chip is referred to as "up", and the opposite direction is referred to as "down". However, the expressions "above" or "below" merely explain the upper limit of each element. For example, the expression that the LED chip is arranged on the substrate also includes the case where another member is interposed between the substrate and the LED chip. Further, the expression "above" or "below" includes not only the case where the elements are superimposed in the plan view but also the case where the elements are not superimposed.
本発明の実施形態を説明する際、既に説明した要素と同様の機能を備えた要素については、同一の符号または同一の符号にアルファベット等の記号を付して、説明を省略することがある。また、ある要素について、RGBの各色に区別して説明する必要がある場合は、その要素を示す符号の後に、R、GまたはBの記号を付して区別する。ただし、その要素について、RGBの各色に区別して説明する必要がない場合は、その要素を示す符号のみを用いて説明する。 When the embodiment of the present invention is described, the same reference numerals or the same reference numerals with symbols such as alphabets may be added to the elements having the same functions as the elements already described, and the description thereof may be omitted. When it is necessary to explain a certain element separately for each color of RGB, a symbol of R, G or B is added after the symbol indicating the element to distinguish them. However, when it is not necessary to explain the element separately for each color of RGB, only the reference numeral indicating the element will be described.
<第1実施形態>
[表示装置の製造方法]
図1は、本発明の一実施形態における表示装置10の製造方法を示すフローチャート図である。図2~図10は、本発明の一実施形態における表示装置10の製造方法を示す断面図である。以下、図1を用いて表示装置10の製造方法について説明する。その際、図2~図10を用いて各製造プロセスにおける断面構造について説明する。
<First Embodiment>
[Manufacturing method of display device]
FIG. 1 is a flowchart showing a manufacturing method of the
まず、図1のステップS11において、各画素にLEDチップを駆動する駆動回路102および当該駆動回路102に接続された接続電極103を有する回路基板100を準備する。回路基板100は、複数の画素に相当する領域を有する。図2に示すように、回路基板100は、絶縁表面を有する支持基板101の上に、各画素に対応してLEDチップを駆動する駆動回路102を有する。支持基板101としては、例えば、ガラス基板、樹脂基板、セラミックス基板または金属基板を用いることができる。各駆動回路102は、複数の薄膜トランジスタ(TFT)で構成される。各接続電極103は、各画素に配置され、それぞれ駆動回路102に接続される。回路基板100の詳細な構造については、後述する。
First, in step S11 of FIG. 1, a
本実施形態では、支持基板101の上に、薄膜形成技術を用いて各駆動回路102および各接続電極103を形成する例を示すが、この例に限られるものではない。例えば、第三者から既製品として支持基板101の上に駆動回路102が形成された基板(いわゆるアクティブマトリクス基板)を取得してもよい。この場合、取得した基板上に、接続電極103を形成すればよい。また、本実施形態では、例えばフリップチップ型のLEDチップ202(図14参照)を実装する回路基板100について説明する。ただし、LEDチップ202は、回路基板100に対向する面に2つの電極を有するフリップチップ型の例に限られない。例えばLEDチップ202は、回路基板100に近い側にアノード電極(もしくはカソード電極)を有し、回路基板100から遠い側にカソード電極(もしくはアノード電極)を有する構造であってもよい。すなわち、LEDチップ202は、アノード電極とカソード電極との発光層を挟んだ構造を有するフェイスアップ型のLEDチップであってもよい。
In the present embodiment, an example in which each
本実施形態では、支持基板101の上に9つの接続電極103を配置した例を示しているが、本実施形態ではフリップチップ型のLEDチップ202を実装するため、実際には、各画素に少なくとも2つの接続電極103が形成される。フリップチップ型のLEDチップは、N型半導体に接続される端子電極およびP型半導体に接続される端子電極を有する。そのため、本実施形態では、各画素に1つのLEDチップを配置するため、各画素に対して、少なくとも2つの接続電極103を配置する。ただし、LEDチップ202として上述のフェイスアップ型のLEDチップを用いた場合には、支持基板101上に、各画素に対して1つの接続電極103が形成されていればよい。
In the present embodiment, an example in which nine
接続電極103は、例えば、導電性を有する金属材料で構成される。本実施形態では、金属材料として、錫(Sn)を用いる。ただし、この例に限らず、後述するLEDチップ側の端子電極との間で共晶合金を形成し得る他の金属材料を用いることができる。接続電極103の厚さは、0.2μm以上5μm以下(好ましくは、1μm以上3μm以下)の範囲内で決めればよい。
The
次に、図1のステップS12において、図3に示すように、回路基板100の上に接続電極103を覆う水溶性粘着層104を配置する。水溶性粘着層104は、粘着性を有する材料で構成される水溶性の層である。「粘着性を有する」とは、物質の接着および剥離が容易である特性を有することを意味する。すなわち、水溶性粘着層104に対して他の物質を接触させた場合、弱い力が加わっても他の物質を水溶性粘着層104の上に固定しておくことができる。しかしながら、さらに大きな力が加わると、他の物質を容易に水溶性粘着層104から剥離することができる。
Next, in step S12 of FIG. 1, as shown in FIG. 3, a water-
本実施形態では、水溶性粘着層104として、フラックス作用を有する樹脂またはフラックス剤を含む、シート状(もしくはフィルム状)の部材を用いる。本実施形態では、シート状の部材を用いる例を示したが、フラックス作用を有する樹脂またはフラックス剤を含む、液状(もしくはペースト状)の材料を塗布して水溶性粘着層104を形成してもよい。
In the present embodiment, as the water-
フラックス作用を有する水溶性の部材としては、例えば、国際公開第2020/116403号に記載された部材を用いることができる。また、水溶性粘着層104としては、フラックス作用を有する部材に限らず、例えば特開平5-209160号公報に記載された組成物で構成される部材を用いてもよい。さらに、水溶性粘着層104としては、例えば、重合禁止剤を含む水溶性の樹脂層を用いてもよい。樹脂材料に重合禁止剤を混合すると、樹脂を硬化させた場合に、重合が不十分になる。重合が不十分な樹脂層は、表面に粘着性を有するため、本実施形態の水溶性粘着層104として用いることができる。
As the water-soluble member having a flux action, for example, the member described in International Publication No. 2020/116403 can be used. Further, the water-
水溶性粘着層104としてフラックス作用を有する水溶性の部材を用いる場合、フラックス成分が接続電極103の表面に形成された酸化膜を除去する作用を奏する。そのため、接続電極103の表面を活性化させることが可能であり、後述する端子電極203との安定した接合を得ることができる。
When a water-soluble member having a flux action is used as the water-
水溶性粘着層104の厚さは、例えば、5μm以下(好ましくは、1μm以上3μm以下)の範囲内で決めればよい。後述するように、水溶性粘着層104は、LEDチップを仮止めするための層であり、水洗処理により消失する。したがって、水洗処理後に残る水溶性粘着層104の成分を減らすためには、5μmを超えないようにすることが望ましい。また、水溶性粘着層104は、透明であることが好ましい。後述する接続電極103とLEDチップ202との位置合わせの際、回路基板100に配置された位置合わせ用のマーカーを視認しやすいからである。
The thickness of the water-
なお、図3では、水溶性粘着層104が複数の接続電極103の上面のみに接する態様を示しているが、このような態様は、一例にすぎない。例えば、各接続電極103の間隔が広い場合、又は、水溶性粘着層104の膜厚が薄い場合、シート状の水溶性粘着層104は、各接続電極103の間において支持基板101側に撓んだり、支持基板101(もしくは駆動回路102)に接したりする場合もあり得る。さらに、複数の接続電極103の上に水溶性粘着層104を配置する際に、水溶性粘着層104に圧力を加えることにより、各接続電極103の形状に沿うように水溶性粘着層104を変形させてもよい。
Note that FIG. 3 shows an embodiment in which the water-
次に、図1のステップS13に先立って、複数のLEDチップ202Rが設けられたキャリア基板191(図6参照)を準備する。
Next, prior to step S13 in FIG. 1, a carrier substrate 191 (see FIG. 6) provided with a plurality of
まず、図4に示すように、キャリア基板181の上に、赤色に発光する複数のLEDチップ202Rを有する素子基板200を配置する。本実施形態では、キャリア基板181として、シリコンまたはアクリルで構成されたシート部材を用いる。キャリア基板181は、粘着性を有する。キャリア基板181の粘着力は、レーザー光の照射等により調整することが可能である。このようなキャリア基板181としては、公知のキャリア基板を用いることができる。
First, as shown in FIG. 4, an
図4に示す素子基板200は、半導体基板201に、赤色に発光する複数のLEDチップ202Rが設けられた基板である。本実施形態では、半導体基板201として、サファイア基板を用いるが、この例に限られるものではない。LEDチップ202Rは、サファイア基板上に成長させた窒化ガリウムを含む半導体材料で構成されている。半導体基板201を構成する材料とLEDチップ202Rを構成する材料との組み合わせは、発光色に応じて適宜決定すればよい。
The
各LEDチップ202Rは、端子電極203Rを含む。端子電極203Rは、LEDチップ202Rと、前述の複数の接続電極103とを電気的に接続するための端子として機能する。本実施形態では、フリップチップ型のLEDを例示するため、実際には、1つのLEDチップ202Rに対して2つの端子電極203Rが設けられている。本実施形態では、図4に示すように、各端子電極203Rがキャリア基板181の表面に接着される。
Each
キャリア基板181に対して素子基板200を接着した後、図示しないレーザー光の照射により半導体基板201と各LEDチップ202Rとを分離する。このプロセスは、レーザーリフトオフプロセスと呼ばれる。具体的には、レーザー光の照射により、半導体基板201と各LEDチップ202Rとの境界部分を変性させ、半導体基板201から各LEDチップ202Rを分離する。この場合、レーザー光としては、半導体基板201に吸収されず、かつ、LEDチップ202Rに吸収されるレーザー光を選定する。レーザー光としては、例えば紫外光を用いることができるが、半導体基板201及びLEDチップ202Rを構成する材料に応じて適切な波長のレーザー光を選択すればよい。
After the
上記プロセスにより半導体基板201と各LEDチップ202Rとを分離したら、次に、図5に示すように、キャリア基板191上に、複数のLEDチップ202Rを有するキャリア基板181を接着する。本実施形態では、キャリア基板191として、シリコン材料で構成されたシート部材を用いる。キャリア基板191に対して各LEDチップ202Rを接着する前に、予めキャリア基板181の粘着力をレーザー光の照射等により弱めておくことが好ましい。キャリア基板181の粘着力を弱めておくことにより、各LEDチップ202Rからキャリア基板181を分離させやすくすることができる。
After separating the
キャリア基板191に各LEDチップ202Rを接着した後、キャリア基板181を剥がすことにより、キャリア基板181を除去する。キャリア基板181を除去することにより、複数のLEDチップ202Rが設けられたキャリア基板191を準備することができる。
After each
次に、図1のステップS13において、水溶性粘着層104に対し、各接続電極103と各LEDチップ202Rとが向かい合うように複数のLEDチップ202Rを有するキャリア基板191を接着する。具体的には、図6に示すように、水溶性粘着層104を介して各接続電極103と各端子電極203Rとが向かい合うように、水溶性粘着層104に対して各LEDチップ202Rが接着される。これにより、接続電極103の上に各LEDチップ202Rを仮止めすることができる。
Next, in step S13 of FIG. 1, a
本実施形態では、説明を簡略にするため、接続電極103および端子電極203Rを1つずつしか図示していないが、実際には、1つのLEDチップ202Rに対して、2つの接続電極103および端子電極203Rが設けられている。ただし、LEDチップ202Rとして上述のフェイスアップ型のLEDチップを用いた場合、各画素に対して1つの接続電極103が設けられた構造であってもよい。
In the present embodiment, for the sake of brevity, only one
表示装置が高精細になるほど、回路基板100に設けられる画素数は増え、各画素のサイズは小さくなる。各画素のサイズが小さくなると、各画素に配置するLEDチップ202Rのサイズも小さくなるため、LEDチップ202Rの搬送方法も難しくなる。したがって、接続電極103の上に直接的にLEDチップ202Rを載せた場合、わずかな振動でLEDチップ202Rの位置と接続電極103の位置とが合わなくなってしまうおそれがある。
The higher the definition of the display device, the larger the number of pixels provided on the
本実施形態では、そのような不具合を解消するために、接続電極103の上に水溶性粘着層104を設けている。すなわち、図6に示す例では、LEDチップ202Rの端子電極203Rを水溶性粘着層104に接着することにより、振動によるLEDチップ202Rの位置ずれを防ぐことができる。この場合、強固に接着する必要はなく、仮止めが可能な程度の接着力を確保できればよい。
In the present embodiment, the water-
次に、図1のステップS14において、図7に示すように、レーザー光40を照射して加熱処理を行うことにより、接続電極103とLEDチップ202Rとを接合する。このプロセスは、レーザー光40の照射により、接続電極103と端子電極203Rとを溶融接合させるプロセスである。
Next, in step S14 of FIG. 1, as shown in FIG. 7, the
レーザー光40としては、キャリア基板191及びLEDチップ202Rに吸収されずに、接続電極103または端子電極203Rで吸収されるレーザー光を選定する。本実施形態では、例えば、レーザー光40として、赤外光または近赤外光を用いることができる。レーザー光40の光源としては、YAGレーザーまたはYVO4レーザーなどの固体レーザーを用いることができる。ただし、レーザー光40は、LEDチップ202Rを構成する材料等に応じて、適切な波長のレーザー光を選択することが可能である。例えば、赤外光よりも短波長のレーザー光を吸収する半導体材料を用いる場合には、グリーンレーザー(緑色光)を用いることも可能である。
As the
レーザー光40の照射により、接続電極103と端子電極203Rとの間に共晶合金で構成される合金層105が形成される。前述のとおり、本実施形態において、接続電極103は、錫(Sn)で構成される。他方、端子電極203Rは、金(Au)で構成される。すなわち、本実施形態では、合金層105として、Sn-Au共晶合金で構成された層が形成される。ただし、接続電極103および端子電極203Rとしては、互いに共晶合金を形成し得る材料であれば、他の金属材料を用いてもよい。例えば、接続電極103及び端子電極203Rが、共に錫(Sn)で構成されていてもよい。
By irradiation with the
上述のレーザー光40の照射により、接続電極103と端子電極203Rとの間に存在していた水溶性粘着層104は消失する。このとき、水溶性粘着層104の成分は、炭素原子として共晶合金の中に分散する場合がある。すなわち、上述の合金層105の内部、合金層105の周囲、または、接続電極103の周囲には、接続電極103および端子電極203Rよりも高い濃度で炭素が存在する場合がある。例えば、接続電極103の面積が、端子電極203Rの面積よりも大きい場合、平面視において合金層105が形成された周囲の領域は、接続電極103の表面が露出する。その場合、露出した接続電極103の表面には、水溶性粘着層104の消失によって生じた炭素が端子電極203Rよりも高い濃度で存在する場合がある。この場合、露出した接続電極103の表面の炭素濃度は、接続電極103の裏面(支持基板101側の面)における炭素濃度よりも高い。
By the irradiation of the
接続電極103と端子電極203Rとの間に共晶合金で構成された合金層105が形成されることにより、接続電極103と端子電極203Rとが合金層105を介して接合される。その結果、接続電極103に対して、強固にLEDチップ202Rを実装することができる。各接続電極103と各LEDチップ202Rの端子電極203Rとを接合したら、キャリア基板191を除去して図8に示す状態を得る。以上のプロセスを経て、図8に示すように、回路基板100上に、赤色に発光するLEDチップ202Rを実装することができる。
By forming an
図8に示す状態を得た後、図1に示したステップS13およびステップS14を繰り返して、順次、緑色に発光するLEDチップ202Gおよび青色に発光するLEDチップ202Bを回路基板100上に実装する。これらのプロセスを経て、図9に示す状態を得ることができる。図9に示す状態では、回路基板100上に、赤色に発光するLEDチップ202R、緑色に発光するLEDチップ202G、及び青色に発光するLEDチップ202Bが実装されている。
After obtaining the state shown in FIG. 8, steps S13 and S14 shown in FIG. 1 are repeated to sequentially mount the
次に、図1のステップS15において、水洗処理を行うことにより、水溶性粘着層104を除去する。このプロセスにより、各LEDチップ202の間に残っている水溶性粘着層104が一括して除去される。したがって、図10に示すように、各LEDチップ202を実装した表示装置10には、水溶性粘着層104が残らない。すなわち、本実施形態によれば、簡易な方法により、接合前のLEDチップの位置ずれを防ぎことができる。また、本実施形態によれば、位置ずれの防止に用いた接着層を簡易な方法で除去することができ、回路を構成する半導体素子がアルカリ成分等により汚染されることを防ぐことができる。
Next, in step S15 of FIG. 1, the water-
[表示装置の構成]
図11~図14を用いて、本発明の一実施形態における表示装置10の構成について説明する。
[Display device configuration]
The configuration of the
図11は、本発明の一実施形態における表示装置10の概略の構成を示す平面図である。図11に示すように、表示装置10は、回路基板100、フレキシブルプリント回路基板160(FPC160)、およびICチップ170を有する。表示装置10は表示領域112、周辺領域114、および端子領域116に区分される。
FIG. 11 is a plan view showing a schematic configuration of a
表示領域112は、LEDチップ202を含む複数の画素110が行方向(D1方向)および列方向(D2方向)に配置された領域である。具体的には、本実施形態では、LEDチップ202Rを含む画素110R、LEDチップ202Gを含む画素110G、およびLEDチップ202Bを含む画素110Bが配置される。表示領域112は、映像信号に応じた画像を表示する領域として機能する。
The
周辺領域114は、表示領域112の周囲の領域である。周辺領域114には、各画素110に設けられた画素回路(図14に示す画素回路120)を制御するためのドライバ回路(図14に示すデータドライバ回路130およびゲートドライバ回路140)が設けられた領域である。
The
端子領域116は、前述のドライバ回路に接続された複数の配線が集約された領域である。フレキシブルプリント回路基板160は、端子領域116において複数の配線に電気的に接続される。外部装置(図示せず)から出力された映像信号(データ信号)または制御信号は、フレキシブルプリント回路基板160に設けられた配線(図示せず)を介して、ICチップ170に入力される。ICチップ170は、映像信号に対して各種の信号処理を行ったり表示制御に必要な制御信号を生成したりする。ICチップ170から出力された映像信号および制御信号は、フレキシブルプリント回路基板160を介して、表示装置10に入力される。
The
[表示装置10の回路構成]
図12は、本発明の一実施形態に係る表示装置10の回路構成を示すブロック図である。図12に示すように、表示領域112には、各画素110に対応して、画素回路120が設けられている。本実施形態では、画素110R、画素110Gおよび画素110Bに対応して、それぞれ画素回路120R、画素回路120Gおよび画素回路120Bが設けられている。すなわち、表示領域112には、複数の画素回路120が、行方向(D1方向)および列方向(D2方向)に配置されている。
[Circuit configuration of display device 10]
FIG. 12 is a block diagram showing a circuit configuration of the
図13は、本発明の一実施形態に係る表示装置10の画素回路120の構成を示す回路図である。画素回路120は、データ線121、ゲート線122、アノード電源線123およびカソード電源線124に囲まれた領域に配置される。本実施形態の画素回路120は、選択トランジスタ126、駆動トランジスタ127、保持容量128およびLED129を含む。LED129は、図11に示したLEDチップ202に対応する。画素回路120のうち、LED129以外の回路要素は、回路基板100に設けられた駆動回路102に相当する。つまり、回路基板100に対してLEDチップ202を実装した状態で画素回路120が完成する。
FIG. 13 is a circuit diagram showing the configuration of the
図13に示すように、選択トランジスタ126のソース電極、ゲート電極およびドレイン電極は、それぞれデータ線121、ゲート線122および駆動トランジスタ127のゲート電極に接続される。駆動トランジスタ127のソース電極、ゲート電極およびドレイン電極は、それぞれアノード電源線123、選択トランジスタ126のドレイン電極およびLED129に接続される。駆動トランジスタ127のゲート電極とドレイン電極との間には保持容量128が接続される。すなわち、保持容量128は、選択トランジスタ126のドレイン電極に接続される。LED129は、アノードおよびカソードが、それぞれ駆動トランジスタ127のドレイン電極およびカソード電源線124に接続される。
As shown in FIG. 13, the source electrode, the gate electrode, and the drain electrode of the
データ線121には、LED129の発光強度を決める階調信号が供給される。ゲート線122には、階調信号を書き込む選択トランジスタ126を選択するためのゲート信号が供給される。選択トランジスタ126がON状態になると、階調信号が保持容量128に蓄積される。その後、駆動トランジスタ127がON状態になると、階調信号に応じた駆動電流が駆動トランジスタ127を流れる。駆動トランジスタ127から出力された駆動電流がLED129に入力されると、LED129が階調信号に応じた発光強度で発光する。
A gradation signal that determines the emission intensity of the
再び図12を参照すると、表示領域112に対して列方向(D2方向)に隣接する位置には、データドライバ回路130が配置される。また、表示領域112に対して行方向(D1方向)に隣接する位置には、ゲートドライバ回路140が配置される。本実施形態では、表示領域112を両側に、2つのゲートドライバ回路140を設けているが、いずれか一方のみであってもよい。
Referring to FIG. 12 again, the
データドライバ回路130およびゲートドライバ回路140は、いずれも周辺領域114に配置されている。ただし、データドライバ回路130を配置する領域は周辺領域114に限られない。例えば、データドライバ回路130は、フレキシブルプリント回路基板160に配置されていてもよい。
Both the
図13に示したデータ線121は、データドライバ回路130からD2方向に延在し、各画素回路120における選択トランジスタ126のソース電極に接続される。ゲート線122は、ゲートドライバ回路140からD1方向に延在し、各画素回路120における選択トランジスタ126のゲート電極に接続される。
The
端子領域116には、端子部150が配置されている。端子部150は、接続配線151を介してデータドライバ回路130と接続される。同様に、端子部150は、接続配線152を介してゲートドライバ回路140と接続される。さらに、端子部150は、フレキシブルプリント回路基板160と接続される。
A
[表示装置10の断面構造]
図14は、本発明の一実施形態に係る表示装置10の画素110の構成を示す断面図である。画素110は、絶縁基板11の上に設けられた駆動トランジスタ127を有する。絶縁基板11としては、ガラス基板または樹脂基板の上に絶縁層を設けた基板を用いることができる。
[Cross-sectional structure of display device 10]
FIG. 14 is a cross-sectional view showing the configuration of the
駆動トランジスタ127は、半導体層12、ゲート絶縁層13およびゲート電極14を含む。半導体層12には、絶縁層15を介してソース電極16およびドレイン電極17が接続される。図示は省略するが、ゲート電極14は、図13に示した選択トランジスタ126のドレイン電極に接続される。
The
ソース電極16およびドレイン電極17と同一の層には、配線18が設けられている。配線18は、図13に示したアノード電源線123として機能する。そのため、ソース電極16および配線18は、平坦化層19の上に設けられた接続配線20によって電気的に接続される。平坦化層19は、ポリイミド、アクリル等の樹脂材料を用いた透明な樹脂層である。接続配線20は、ITOなどの金属酸化物材料を用いた透明導電層である。ただし、この例に限らず、接続配線20として、その他の金属材料を用いることもできる。
接続配線20の上には、窒化シリコン等で構成された絶縁層21が設けられる。絶縁層21の上には、アノード電極22およびカソード電極23が設けられる。本実施形態において、アノード電極22およびカソード電極23は、遮光性の金属材料からなる電極である。アノード電極22は、平坦化層19および絶縁層21に設けられた開口を介してドレイン電極17に接続される。
An insulating
アノード電極22およびカソード電極23は、それぞれ平坦化層24を介して実装パッド25aおよび25bに接続される。実装パッド25aおよび25bは、例えば、タンタル、タングステン等の金属材料で構成される。実装パッド25aおよび25bの上には、それぞれ接続電極103aおよび103bが設けられる。接続電極103aおよび103bは、それぞれ図10に示した接続電極103に対応する。すなわち、本実施形態では、接続電極103aおよび103bとして、錫(Sn)で構成される電極を配置する。
The
接続電極103aおよび103bには、それぞれLEDチップ202の端子電極203aおよび203bが接合されている。前述のとおり、本実施形態では、端子電極203aおよび203bは、金(Au)で構成される電極である。図7を用いて説明したとおり、接続電極103aと端子電極203aとの間には、図示しない合金層105が存在する。
The
LEDチップ202は、図13に示した回路図において、LED129に相当する。すなわち、LEDチップ202の端子電極203aは、駆動トランジスタ127のドレイン電極17に接続されたアノード電極22に接続される。LEDチップ202の端子電極203bは、カソード電極23に接続される。カソード電極23は、図13に示したカソード電源線124と電気的に接続される。
The
以上の構造を有する本実施形態の表示装置10は、LEDチップ202がレーザー照射による溶融接合により強固に実装されているため、衝撃等に対する耐性が高いという利点を有する。
The
<第2実施形態>
本実施形態では、第1実施形態とは異なる方法で表示装置10を製造する方法について説明する。具体的には、本実施形態の表示装置10の製造方法は、各LEDチップ202と各接続電極103との接合にリフロー処理を用いる。本実施形態では、第1実施形態と相違する部分について説明する。本実施形態の説明に用いる図面について、第1実施形態と同一の構成については、同一の符号を付して詳細な説明を省略する。
<Second Embodiment>
In this embodiment, a method of manufacturing the
図15及び図16は、本発明の第2実施形態における表示装置の製造方法を示す断面図である。 15 and 16 are cross-sectional views showing a method of manufacturing a display device according to a second embodiment of the present invention.
まず、第1実施形態と同様のプロセスにより、回路基板100を準備し、その後、複数のLEDチップ202Rが設けられたキャリア基板191を準備する。本実施形態では、各LEDチップ202Rの端子電極203Rに対し、予め接合部材204Rを設ける。接合部材204Rは、例えば、はんだ等の低融点金属で構成された部材である。
First, the
本実施形態では、図15に示すように、水溶性粘着層104に対して接合部材204Rを接着させる。つまり、各接続電極103と各端子電極203Rとが水溶性粘着層104及び接合部材204Rを介して向かい合う構成となる。これにより、接続電極103の上に各LEDチップ202Rを仮止めすることができる。
In this embodiment, as shown in FIG. 15, the
次に、図16に示すように、加熱処理を行うことにより、接続電極103とLEDチップ202Rとを接合する。このプロセスは、サーマルアニールにより接合部材204Rを溶融させ、接続電極103と端子電極203Rとを接合部材204Rを介して接合するリフロー処理である。これにより、接続電極103に対して、強固にLEDチップ202Rを実装することができる。
Next, as shown in FIG. 16, the
本実施形態のようにリフロー処理を用いて接続電極103と端子電極203Rとを接合する場合、水溶性粘着層104は、フラックス作用を有する材料を含むことが望ましい。フラックス成分は、金属表面の酸化物を除去する効果を有する。そのため、接続電極103と接合部材204Rとの間にフラックス作用を有する水溶性粘着層104を有することにより、リフロー処理に際に、接続電極103又は端子電極203Rの表面に形成された酸化物を除去することができる。
When the
図16に示すリフロー処理の後は、第1実施形態と同様に、図15及び図16に示した処理を繰り返して、順次、緑色に発光するLEDチップ202Gおよび青色に発光するLEDチップ202Bを実装する。各LEDチップ202R、202Gおよび202Bを実装したら、最後に水洗処理を行うことにより、水溶性粘着層104を除去する。このプロセスにより、各LEDチップ202の間に残っている水溶性粘着層104が一括して除去される。
After the reflow process shown in FIG. 16, the processes shown in FIGS. 15 and 16 are repeated in the same manner as in the first embodiment, and the
<第3実施形態>
本実施形態では、第1実施形態とは異なる構造の画素を有する表示装置10について説明する。具体的には、本実施形態の表示装置10は、画素110aにおいて、LEDチップ202の直下に開口部30が形成されている。本実施形態では、第1実施形態と相違する部分について説明する。本実施形態の説明に用いる図面について、第1実施形態と同一の構成については、同一の符号を付して詳細な説明を省略する。
<Third Embodiment>
In this embodiment, a
図17は、本発明の第3実施形態に係る表示装置の画素110aの構成を示す断面図である。図17に示すように、本実施形態の画素110aは、LEDチップ202の下方において、平坦化層24aに開口部30が形成されている。平坦化層24aの開口部30は、側面及び底面が絶縁層26で覆われている。絶縁層26としては、例えば窒化シリコン等で構成される薄膜を用いることができる。絶縁層26は、回路内部への水分等の侵入を防ぐパッシベーション層として機能する。
FIG. 17 is a cross-sectional view showing the configuration of
平坦化層24aの開口部30は、アノード電極22と実装パッド25aとを接続するためのコンタクトホール31a、及び、カソード電極23と実装パッド26aとを接続するためのコンタクトホール31bと同時に形成することができる。コンタクトホール31a及び31bの内側では、絶縁層26にも開口部32a及び32bを形成する。開口部32aは、アノード電極22と実装パッド25aとを電気的に接続するために設けられる。開口部32bは、カソード電極23と実装パッド25bとを電気的に接続するために設けられる。ただし、この例に限らず、開口部32a又は32bは、コンタクトホール31a又は31bの全体を含むように設けられてもよい。
The
他方、図17に示すように、開口部30の内側は、絶縁層26がエッチングされずに残っている。すなわち、開口部30の内側は、側面及び底面を絶縁層26で覆うことにより、水分等の侵入を防ぐ構造となっている。
On the other hand, as shown in FIG. 17, the insulating
以上のように、本実施形態の画素110aは、LEDチップ202の下方、すなわち、接続電極103aと接続電極103bとの間に開口部30を有する。これにより、LEDチップ202の直下には、第1実施形態の表示装置10における画素110よりも大きな空間が形成される。そのため、LEDチップ202を実装する際に用いた水溶性粘着層104を除去する際に、LEDチップ202の下方に水が到達しやすくなり、効率よく水溶性粘着層104を除去することができる。これにより、LEDチップ202と回路基板100との間に水溶性粘着層104が残るという不具合を防ぐことができる。
As described above, the
<第4実施形態>
本実施形態では、第1実施形態とは異なる方法で表示装置10を製造する方法について説明する。具体的には、本実施形態の表示装置10の製造方法は、キャリア基板191に代えて、水溶性粘着シートで構成されるキャリア基板196を用いる。本実施形態では、第1実施形態と相違する部分について説明する。本実施形態の説明に用いる図面について、第1実施形態と同一の構成については、同一の符号を付して詳細な説明を省略する。
<Fourth Embodiment>
In this embodiment, a method of manufacturing the
図18~図20は、本発明の第2実施形態における表示装置10の製造方法を示す断面図である。
18 to 20 are cross-sectional views showing a method of manufacturing the
まず、第1実施形態と同様のプロセスにより、回路基板100を準備する。第1実施形態では、回路基板100の上に各接続電極103を覆う水溶性粘着層104を配置したが、本実施形態では水溶性粘着層104を配置しなくてもよい。ただし、この例に限らず、第1実施形態と同様に、各接続電極103の上に水溶性粘着層104を配置してもよい。
First, the
次に、第1実施形態において図4を用いて説明したプロセスにより、複数のLEDチップ202Rが設けられたキャリア基板181を準備する。キャリア基板181を準備したら、次に、図18に示すように、キャリア基板196上に、複数のLEDチップ202Rを有するキャリア基板181を接着する。本実施形態では、キャリア基板196として、水溶性粘着シート(水溶性粘着フィルムともいう)を用いる。水溶性粘着シートは、第1実施形態において説明した水溶性粘着層104と同一の材料をシート状に加工した部材である。すなわち、水溶性粘着シートで構成されたキャリア基板196は、水に溶けると共に、粘着性を有している。
Next, the
キャリア基板196に各LEDチップ202Rを接着した後、キャリア基板181を剥がすことにより、キャリア基板181を除去する。キャリア基板181を除去することにより、複数のLEDチップ202Rが設けられたキャリア基板196を準備することができる。
After each
次に、図19に示すように、回路基板100の上に、各接続電極103と各LEDチップ202Rとが向かい合うようにキャリア基板196を配置する。具体的には、各接続電極103と各端子電極203Rとが向かい合うように、回路基板100上にキャリア基板196が配置される。
Next, as shown in FIG. 19, the
このとき、図20に示すように、回路基板100の端部に対してキャリア基板196の端部196aを接着する。これにより、キャリア基板196の位置が固定され、接続電極103の上に各LEDチップ202Rを仮止めすることができる。ただし、この例に限らず、キャリア基板196の端部196a以外の部分を接着してもよい。例えば、各接続電極103の間隔が十分に広い場合は、各接続電極103の間のスペースにキャリア基板196を接着することも可能である。
At this time, as shown in FIG. 20, the
回路基板100に対してキャリア基板196を接着した後、第1実施形態において図7を用いて説明したプロセスと同様に、レーザー光を照射して接続電極103と端子電極203Rとを溶融接合する。これにより、回路基板100上に複数のLEDチップ202Rを実装することができる。
After the
各LEDチップ202Rの実装が完了したら、水洗処理により、水溶性粘着シートで構成されるキャリア基板196を除去する。このように、本実施形態では、水溶性のキャリア基板196を複数のLEDチップ202Rの移送に用いるため、水洗処理だけでキャリア基板196を除去することが可能である。したがって、キャリア基板196を除去する際に、回路基板100及び各LEDチップ202Rに対して不要なストレスを与えることがない。
When the mounting of each
以上のようなプロセスを経て回路基板100上に複数のLEDチップ202Rを実装したら、第1実施形態と同様に、図18~図20を用いて説明した処理を繰り返して、順次、緑色に発光するLEDチップ202Gおよび青色に発光するLEDチップ202Bを実装する。本実施形態では、LEDチップ202GおよびLEDチップ202Bを回路基板100上に実装する際にもキャリア基板196として水溶性粘着シートを用いるため、水洗処理により、LEDチップ202GおよびLEDチップ202Bとキャリア基板196とを容易に分離することができる。
After mounting a plurality of
(変形例)
本実施形態では、キャリア基板196として、単体の水溶性粘着シートを用いた例を示したが、この例に限られるものではない。例えば、キャリア基板196として、水溶性粘着シートと樹脂シートとを積層した基板を用いることも可能である。この場合、キャリア基板196の片面のみに粘着性をもたせることができるため、キャリア基板196に各LEDチップ202を接着した後、キャリア基板196の取り扱いが容易になるという利点がある。
(Modification example)
In the present embodiment, an example in which a single water-soluble adhesive sheet is used as the
本変形例の場合、回路基板100上に各LEDチップ202を実装した後、水洗処理を行うと水溶性粘着シートの部分は溶解するため、樹脂シートはリフトオフにより除去される。したがって、本変形例のキャリア基板196も、水洗処理により容易に除去することが可能である。
In the case of this modification, when each
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。各実施形態を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。 Each of the above-described embodiments of the present invention can be appropriately combined and carried out as long as they do not contradict each other. Based on each embodiment, those skilled in the art who have added, deleted, or changed the design of components as appropriate, or those who have added, omitted, or changed the conditions of processes also have the gist of the present invention. To the extent, it is included in the scope of the present invention.
また、上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。 Further, even if the action / effect is different from the action / effect brought about by the embodiment of each of the above-mentioned embodiments, those which are clear from the description of the present specification or which can be easily predicted by those skilled in the art are referred to. Naturally, it is understood that it is brought about by the present invention.
10…表示装置、11…絶縁基板、12…半導体層、13…ゲート絶縁層、14…ゲート電極、15…絶縁層、16…ソース電極、17…ドレイン電極、18…配線、19…平坦化層、20…接続配線、21…絶縁層、22…アノード電極、23…カソード電極、24…平坦化層、25a、25b…実装パッド、30…開口部、31a、31b…コンタクトホール、32a、32b…開口部、40…レーザー光、100…回路基板、101…支持基板、102…駆動回路、103、103a、103b…接続電極、103a、103b…接続電極、104…水溶性粘着層、105…合金層、110、110R、110G、110B…画素、112…表示領域、114…周辺領域、116…端子領域、120、120R、120G、120B…画素回路、121…データ線、122…ゲート線、123…アノード電源線、124…カソード電源線、126…選択トランジスタ、127…駆動トランジスタ、128…保持容量、129…LED、130…データドライバ回路、140…ゲートドライバ回路、150…端子部、151、152…接続配線、160…フレキシブルプリント回路基板、170…ICチップ、181、191、196…キャリア基板、200…素子基板、201…半導体基板、202、202R、202G、202B…LEDチップ、203、203a、203b、203R、203G、203B…端子電極、204R…接合部材、 10 ... Display device, 11 ... Insulated substrate, 12 ... Semiconductor layer, 13 ... Gate insulating layer, 14 ... Gate electrode, 15 ... Insulated layer, 16 ... Source electrode, 17 ... Drain electrode, 18 ... Wiring, 19 ... Flattening layer , 20 ... connection wiring, 21 ... insulating layer, 22 ... anode electrode, 23 ... cathode electrode, 24 ... flattening layer, 25a, 25b ... mounting pad, 30 ... opening, 31a, 31b ... contact hole, 32a, 32b ... Opening, 40 ... Laser light, 100 ... Circuit board, 101 ... Support board, 102 ... Drive circuit, 103, 103a, 103b ... Connection electrode, 103a, 103b ... Connection electrode, 104 ... Water-soluble adhesive layer, 105 ... Alloy layer , 110, 110R, 110G, 110B ... pixel, 112 ... display area, 114 ... peripheral area, 116 ... terminal area, 120, 120R, 120G, 120B ... pixel circuit, 121 ... data line, 122 ... gate line, 123 ... anode Power line, 124 ... cathode power line, 126 ... selection transistor, 127 ... drive transistor, 128 ... holding capacity, 129 ... LED, 130 ... data driver circuit, 140 ... gate driver circuit, 150 ... terminal, 151, 152 ... connection Wiring, 160 ... Flexible printed circuit board, 170 ... IC chip, 181, 191 ... 196 ... Carrier board, 200 ... Element board, 201 ... Semiconductor board, 202, 202R, 202G, 202B ... LED chip, 203, 203a, 203b, 203R, 203G, 203B ... Terminal electrode, 204R ... Joining member,
Claims (9)
前記第1基板の上に、前記接続電極を覆う水溶性粘着層を配置し、
前記水溶性粘着層に対し、各接続電極と各LEDチップとが向かい合うように複数のLEDチップを有する第2基板を接着し、
加熱処理により、前記各接続電極と前記各LEDチップとを接合し、
水洗処理により、前記水溶性粘着層を除去することを含む、
表示装置の製造方法。 A first substrate having a drive circuit for driving the LED chip and a connection electrode connected to the drive circuit is prepared for each pixel.
A water-soluble adhesive layer covering the connection electrode is placed on the first substrate.
A second substrate having a plurality of LED chips is adhered to the water-soluble adhesive layer so that each connection electrode and each LED chip face each other.
By heat treatment, the connection electrodes and the LED chips are joined to each other.
The water-soluble adhesive layer is removed by washing with water.
How to manufacture a display device.
前記駆動回路を形成する際に、少なくとも2つの前記接続電極の間に開口部を形成することを含む、請求項1乃至7のいずれか一項に記載の表示装置の製造方法。 At least two of the connection electrodes are arranged in each pixel.
The method for manufacturing a display device according to any one of claims 1 to 7, which comprises forming an opening between at least two of the connection electrodes when forming the drive circuit.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020144128A JP2022039212A (en) | 2020-08-28 | 2020-08-28 | Manufacturing method for display device |
TW110130450A TWI799952B (en) | 2020-08-28 | 2021-08-18 | Manufacturing method of display device |
CN202110947791.9A CN114122224B (en) | 2020-08-28 | 2021-08-18 | Method for manufacturing display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020144128A JP2022039212A (en) | 2020-08-28 | 2020-08-28 | Manufacturing method for display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022039212A true JP2022039212A (en) | 2022-03-10 |
Family
ID=80440923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020144128A Pending JP2022039212A (en) | 2020-08-28 | 2020-08-28 | Manufacturing method for display device |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2022039212A (en) |
CN (1) | CN114122224B (en) |
TW (1) | TWI799952B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023238676A1 (en) * | 2022-06-10 | 2023-12-14 | ナガセケムテックス株式会社 | Water-soluble adhesive composition for component capture, water-soluble adhesive sheet for component capture, and method for producing electronic component |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002299500A (en) * | 2001-04-04 | 2002-10-11 | Sony Corp | Method for fabricating chip electronic component and chip electronic component, method for producing dummy wafer for use in its fabrication and dummy wafer |
JP4631232B2 (en) * | 2001-08-20 | 2011-02-16 | ソニー株式会社 | Circuit element bonding method and electric circuit device manufacturing method |
JP4380709B2 (en) * | 2007-01-31 | 2009-12-09 | セイコーエプソン株式会社 | Manufacturing method of semiconductor device |
JP2009134082A (en) * | 2007-11-30 | 2009-06-18 | Fdk Corp | Method for manufacturing magneto-optic spatial light modulator |
JP2010008445A (en) * | 2008-06-24 | 2010-01-14 | Hitachi Displays Ltd | Method of manufacturing display device |
CN102779460A (en) * | 2011-05-12 | 2012-11-14 | 富士迈半导体精密工业(上海)有限公司 | LED (light-emitting diode) display device and manufacturing process thereof |
US8609446B2 (en) * | 2011-10-06 | 2013-12-17 | Tsmc Solid State Lighting Ltd. | Method and apparatus for accurate die-to-wafer bonding |
US10222698B2 (en) * | 2016-07-28 | 2019-03-05 | X-Celeprint Limited | Chiplets with wicking posts |
CN109786307B (en) * | 2017-11-15 | 2021-02-05 | 鸿富锦精密工业(深圳)有限公司 | Preparation method of micro LED display panel |
-
2020
- 2020-08-28 JP JP2020144128A patent/JP2022039212A/en active Pending
-
2021
- 2021-08-18 TW TW110130450A patent/TWI799952B/en active
- 2021-08-18 CN CN202110947791.9A patent/CN114122224B/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023238676A1 (en) * | 2022-06-10 | 2023-12-14 | ナガセケムテックス株式会社 | Water-soluble adhesive composition for component capture, water-soluble adhesive sheet for component capture, and method for producing electronic component |
Also Published As
Publication number | Publication date |
---|---|
TWI799952B (en) | 2023-04-21 |
CN114122224A (en) | 2022-03-01 |
CN114122224B (en) | 2024-03-05 |
TW202218537A (en) | 2022-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3565334B2 (en) | Semiconductor device, liquid crystal module using the same, and method of manufacturing semiconductor device | |
JP2017539097A (en) | Micro light emitting diode transport method, manufacturing method, micro light emitting diode device, and electronic apparatus | |
JP6131555B2 (en) | Method for removing sealing member of light emitting device and light emitting device capable of removing sealing member | |
WO2021005902A1 (en) | Led module and display device including led module | |
JP6182916B2 (en) | Method for removing sealing member of light emitting device | |
JP6065586B2 (en) | Light emitting device and manufacturing method thereof | |
KR20230034270A (en) | Organic light emitting display device | |
CN114122224B (en) | Method for manufacturing display device | |
JP6842246B2 (en) | LED module | |
CN113497165A (en) | Method for mounting light emitting element and display device | |
CN113851388A (en) | Method for manufacturing display device | |
US20220131061A1 (en) | Led module and display device having led module | |
CN107068668B (en) | Semiconductor device with a plurality of semiconductor chips | |
CN112599651B (en) | Array substrate and transfer method | |
JP2022000676A (en) | Method for manufacturing display device | |
TWI825749B (en) | Manufacturing method of display device | |
JP2022177487A (en) | Method for manufacturing display | |
TWI836205B (en) | Installation method of light-emitting components and display device | |
JP2008041922A (en) | Light emitting device | |
TW202345313A (en) | Electronic device | |
JP3951693B2 (en) | Semiconductor light emitting device | |
JP2023072906A (en) | Manufacturing method for display device, and inorganic light-emitting element holding substrate | |
US6307270B1 (en) | Electro-optic device and method for manufacturing the same | |
JP2022102279A (en) | Led module and display device including the same | |
CN117059592A (en) | Electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240229 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240326 |