JP2022037065A - Penetration electrode substrate - Google Patents
Penetration electrode substrate Download PDFInfo
- Publication number
- JP2022037065A JP2022037065A JP2021199203A JP2021199203A JP2022037065A JP 2022037065 A JP2022037065 A JP 2022037065A JP 2021199203 A JP2021199203 A JP 2021199203A JP 2021199203 A JP2021199203 A JP 2021199203A JP 2022037065 A JP2022037065 A JP 2022037065A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- hole
- substrate
- present
- filling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 199
- 230000035515 penetration Effects 0.000 title abstract 3
- 239000000945 filler Substances 0.000 claims abstract description 46
- 229920005989 resin Polymers 0.000 claims abstract description 20
- 239000011347 resin Substances 0.000 claims abstract description 20
- 230000000149 penetrating effect Effects 0.000 claims abstract description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 91
- 239000010703 silicon Substances 0.000 claims description 91
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 86
- 239000004065 semiconductor Substances 0.000 description 36
- 239000000463 material Substances 0.000 description 27
- 238000007599 discharging Methods 0.000 description 14
- 239000011810 insulating material Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 238000007747 plating Methods 0.000 description 6
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000010943 off-gassing Methods 0.000 description 4
- 239000012466 permeate Substances 0.000 description 4
- 238000005488 sandblasting Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、基板の表面と裏面を貫通する貫通電極を備えた貫通電極基板に関し、特に、複数の素子の間を接続するためのインターポーザ基板として用いられる貫通電極基板に関する。また、貫通電極基板を用いた半導体装置に関する。 The present invention relates to a through electrode substrate provided with a through electrode penetrating the front surface and the back surface of the substrate, and more particularly to a through electrode substrate used as an interposer substrate for connecting a plurality of elements. Further, the present invention relates to a semiconductor device using a through electrode substrate.
近年、LSIチップ間のインターポーザとして基板の表面と裏面を導通する導通部を備えた貫通電極基板の開発が進んできている。このような貫通電極基板では、貫通孔内部に電解めっきなどによって導電材を充填することで貫通電極が形成されている。 In recent years, as an interposer between LSI chips, a through electrode substrate having a conductive portion that conducts the front surface and the back surface of the substrate has been developed. In such a through electrode substrate, a through electrode is formed by filling the inside of the through hole with a conductive material by electrolytic plating or the like.
狭ピッチ・短寸法配線を持つLSIチップは、貫通電極基板の上面に配置される。また、広ピッチ・長寸法配線を持つ半導体実装基板は、貫通電極基板の下面に配置される。貫通電極基板の従来技術としては、以下の文献がある。 The LSI chip having narrow pitch and short dimensional wiring is arranged on the upper surface of the through silicon via substrate. Further, the semiconductor mounting substrate having wide pitch and long dimension wiring is arranged on the lower surface of the through electrode substrate. The following documents are available as conventional techniques for through silicon via substrates.
貫通電極においては、上記のように貫通孔内に導電材を充填物として充填したり、または、貫通孔の側壁に沿って導電膜を形成し、貫通孔内の残部に絶縁性樹脂を充填物として充填したりすることがある。貫通電極においては、貫通孔内に充填された充填物の脱落防止のために、貫通孔の内部にテーパを持たせたり、貫通孔内部にクレータ状の多数の凹凸を形成したりする技術が知られている(特許文献3、特許文献4)。 In the through electrode, the through hole is filled with a conductive material as a filler as described above, or a conductive film is formed along the side wall of the through hole, and the remaining portion in the through hole is filled with an insulating resin. May be filled as. For through silicon vias, there is a known technique for providing a taper inside the through hole and forming a large number of crater-like irregularities inside the through hole in order to prevent the filling filled in the through hole from falling off. (Patent Document 3, Patent Document 4).
しかし、このような技術によって充填物の脱落を防止しようとしても、充填物と貫通孔の側壁との間に空隙が生じ、そこにガス溜まりが生じることがある。この状態で基板に熱が加わると、従来の技術においては、ガス溜まりに溜まっていたガスが膨張し、貫通孔や充填物の破壊などが起こり、充填物が脱落してしまうという不具合を引き起こす虞がある。 However, even if an attempt is made to prevent the filling from falling off by such a technique, a gap may be formed between the filling and the side wall of the through hole, and a gas pool may be formed there. If heat is applied to the substrate in this state, in the conventional technology, the gas accumulated in the gas pool expands, the through holes and the filling may be destroyed, and the filling may fall off. There is.
そこで、本発明は、このような課題に鑑みてなされたものであり、貫通孔内のガス溜まりに溜まるガスによる不具合を解消し、貫通孔内の充填物の脱落防止を可能とした貫通電極基板及び半導体装置を提供する。 Therefore, the present invention has been made in view of such a problem, and it is possible to solve the problem caused by the gas accumulated in the gas pool in the through hole and prevent the filling material in the through hole from falling off. And provide semiconductor devices.
本発明の一実施形態によると、
第1面の第1開口と第2面の第2開口とを貫通する貫通孔を有する基板と、
前記貫通孔内に配置された充填物と、を備え、
前記第2開口は前記第1開口よりも大きく、かつ、前記第1開口と前記第2開口との間に平面視における面積が最も小さい最小開口部が存在し、
前記第1面及び前記第2面の何れか一方に露出する前記充填物に接触するように配置された気体放出部を有することを特徴とする貫通電極基板が提供される。
According to one embodiment of the invention
A substrate having a through hole penetrating the first opening on the first surface and the second opening on the second surface,
With a filler disposed in the through hole,
The second opening is larger than the first opening, and there is a minimum opening having the smallest area in a plan view between the first opening and the second opening.
Provided is a through silicon via substrate having a gas discharge portion arranged so as to be in contact with the filler exposed on either one of the first surface and the second surface.
また、本発明の一実施形態によると、
第1面の第1開口と第2面の第2開口とを貫通し、前記第1開口と前記第2開口との間に第1部分並びに前記第1部分及び前記第1開口より平面視における面積が大きい第2部分を有する貫通孔を有する基板と、
前記貫通孔内に配置された充填物と、を備え、
前記第1面及び前記第2面の何れか一方に露出する前記充填物に接触するように配置された気体放出部を有することを特徴とする貫通電極基板が提供される。
Further, according to one embodiment of the present invention.
It penetrates the first opening of the first surface and the second opening of the second surface, and is seen in a plan view from the first portion and the first portion and the first opening between the first opening and the second opening. A substrate having a through hole having a second portion having a large area,
With a filler disposed in the through hole,
Provided is a through silicon via substrate having a gas discharge portion arranged so as to be in contact with the filler exposed on either one of the first surface and the second surface.
また、断面視において前記貫通孔の側壁の少なくとも一部が、変曲点を有する曲線を含むようにしてもよい。 Further, in cross-sectional view, at least a part of the side wall of the through hole may include a curve having an inflection point.
前記気体放出部は、前記貫通孔内の気体を外部に放出させる絶縁性樹脂であってもよい。 The gas discharging portion may be an insulating resin that releases the gas in the through hole to the outside.
前記気体放出部の少なくとも一部は、前記貫通孔の側壁と前記充填物との間にも配置されるようにしてもよい。 At least a part of the gas release part may be arranged between the side wall of the through hole and the filling.
前記気体放出部は開口を有し、前記気体放出部の開口は、前記基板側から離間するにしたがって平面視における面積が大きくなるようにしてもよい。 The gas discharging portion may have an opening, and the opening of the gas discharging portion may have an area in a plan view increasing as the distance from the substrate side increases.
前記貫通孔の側壁と前記充填物との間には、導電膜が配置されるようにしてもよい。 A conductive film may be arranged between the side wall of the through hole and the filling.
前記貫通孔の側壁と前記充填物との間には、前記貫通孔の側壁側から絶縁膜及び導電膜が順に配置されるようにしてもよい。 An insulating film and a conductive film may be arranged in order from the side wall side of the through hole between the side wall of the through hole and the filling.
前記導電膜は、前記第1面及び前記第2面上にも配置されるようにしてもよい。 The conductive film may also be arranged on the first surface and the second surface.
前記充填物は、導電性材料であってもよい。 The filling may be a conductive material.
前記充填物は、絶縁性材料であってもよい。 The filling may be an insulating material.
前記基板は、絶縁性を有する基板であってもよい。 The substrate may be an insulating substrate.
前記基板は、導電性を有する基板であってもよい。 The substrate may be a conductive substrate.
前記気体放出部は、開口を有し、
前記気体放出部の開口が前記第1開口及び前記第2開口と重畳するようにしてもよい。
The gas emitting part has an opening and has an opening.
The opening of the gas discharge portion may be overlapped with the first opening and the second opening.
前記気体放出部は、開口を有し、
前記気体放出部の開口が前記第1開口及び前記第2開口と重畳しないようにしてもよい。
The gas emitting part has an opening and has an opening.
The opening of the gas discharge portion may not overlap with the first opening and the second opening.
前記気体放出部は、前記第1面及び前記第2面に配置され、
前記第2面側の前記気体放出部が前記充填物に接触する面積が、前記第1面側の前記気体放出部が前記充填物に接触する面積よりも大きいようにしてもよい。
The gas release unit is arranged on the first surface and the second surface, and is arranged on the first surface and the second surface.
The area where the gas discharging portion on the second surface side contacts the filling may be larger than the area where the gas discharging portion on the first surface side contacts the filling.
また、本発明の一実施形態によると、LSI基板と、半導体チップと、本発明の貫通電極基板とを有する半導体装置が提供される。 Further, according to one embodiment of the present invention, a semiconductor device including an LSI substrate, a semiconductor chip, and a through silicon via substrate of the present invention is provided.
本発明によれば、貫通孔内のガス溜まりに溜まるガスによる不具合を解消し、貫通孔内の充填物の脱落防止を可能とし、信頼性の高い貫通電極基板及び半導体装置を提供することができる。 According to the present invention, it is possible to solve a problem caused by gas accumulated in a gas pool in a through hole, prevent the filler in the through hole from falling off, and provide a highly reliable through electrode substrate and a semiconductor device. ..
以下、図面を参照して、本発明の貫通電極基板の詳細に説明する。なお、本発明の貫通電極基板は以下の実施形態に限定されることはなく、種々の変形を行ない実施することが可能である。全ての実施形態においては、同じ構成要素には同一符号を付して説明する。 Hereinafter, the through silicon via substrate of the present invention will be described in detail with reference to the drawings. The through silicon via substrate of the present invention is not limited to the following embodiments, and can be modified in various ways. In all embodiments, the same components will be described with the same reference numerals.
(第1実施形態)
第1実施形態に係る本発明の貫通電極基板100の構成について、図1を参照して説明する。図1(A)は、本実施形態に係る本発明の貫通電極基板100を上面から見た平面図である。図1(B)は、図1(A)のA-A’線の断面図である。なお、図1(A)及び(B)とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板100の一部を示している。
(First Embodiment)
The configuration of the through silicon via
本実施形態に係る本発明の貫通電極基板100は、基板102、貫通孔104、充填物105、絶縁層106及び108、ビア110及び112を備えている。なお、基板102の第1面102a及び第2面102b側それぞれに、更に配線構造体、電子部品等が搭載されていてもよい。
The through silicon via
本実施形態においては、基板102は絶縁性を有するものであり、例えば、ガラス、サファイア、樹脂などを用いることができる。基板102は、その厚さに特に制限はないが、例えば、10μm~1mmの範囲で適宜設定することができる。
In the present embodiment, the
貫通孔104は、基板102の第1面102aに配置された第1開口104a及び第1面102aの反対側の面である第2面102bに配置された第2開口104bを貫通する貫通孔である。貫通孔104は、第1開口104aから第2開口104bに向かって、その形状が一定ではなく変化している。言い換えると、貫通孔104は、第1開口104aから第2開口104bに向かって、その側壁の形状が一定ではなく変化している。貫通孔104は、典型的には、第2開口104bが第1開口104aよりも大きく、第1開口104aと第2開口104bとの間にくびれ(くびれ部)を有する。より具体的には、貫通孔104は、平面視における(即ち上面から見て)最小面積Mを有する最小開口部104c、断面視において(即ちA-A’断面で見て)貫通孔104の側壁が曲線によって変化している変曲点104d(変曲点104dを有する曲線)、及び平面視における(即ち上面から見て)最大面積Lを有する最大開口部104eを有している。本実施形態においては、貫通孔104の変曲点104dは貫通孔104の中心よりも第2開口104b寄りに配置されているが、これに限定されるわけでは無く、貫通孔104の変曲点104dが貫通孔104の中心よりも第1開口104a寄りに配置されるようにしてもよい。なお、貫通孔104は、基板102にエッチング加工、レーザ加工、サンドブラスト加工などを施すことにより形成することができる。貫通孔104は、その大きさに特に制限はないが、最大開口部104eの大きさが200μm以下とすることが、狭ピッチ化を実現するためには好ましい。
The through
貫通孔104の内部には充填物105が配置されている。本実施形態においては、充填物105は導電性の材料であり、例えば、Cuなどの金属の析出物、Cuなどを含む導電性ペースト、導電性樹脂などの導電性材料が用いられる。充填物105としてCuなどの金属を用いる場合は、電解めっき充填法が用いられる。充填物105として流動性のある導電性ペースト又は導電性樹脂を材料として用いる場合は、ヘラやスクレイバーなどを用いて貫通孔104に導電性ペースト又は導電性樹脂を充填し、その後熱処理などを行うことによって充填物105を形成することができる。
A filling 105 is arranged inside the through
絶縁層106及び108は、それぞれ、基板102の第1面102a上及び第2面102b上に直接あるいは中間層(図示せず)を介して配置されている。絶縁層106及び108は、例えば、ポリイミド、ベンゾシクロブテン等の絶縁性樹脂材料により形成されており、ガス放出機能を有する絶縁物であればよい。絶縁層106及び108は、貫通孔104内で発生し放出されるガスを外部に放出させる(ガスを透過させる)気体放出部として作用する。絶縁層(気体放出部)106及び108の少なくとも一方は、基板102の第1面102a及び第2面102bに露出する充填物105に接触するように配置されている。また、貫通孔104の側壁と充填物105との間に空隙が存在する場合、絶縁層(気体放出部)106及び108の一部を貫通孔104の側壁と充填物105との間に配置し、つまり、貫通孔104の側壁と充填物105の間に絶縁層106及び108が入り込むようにしてもよい。絶縁層106及び108は、例えば、感光性の絶縁性材料を用いて、フォトリソグラフィにより所望のパターニングがなされて形成される。
The insulating
本実施形態に係る本発明の貫通電極基板100においては、上述したとおり、貫通孔104は、最小開口部104c、変曲点104d及び最大開口部104eを有している。そしてこの貫通孔104には充填物105が充填されている。図1に示す場合、第2面102b側の貫通孔104の部分の方が、第1面102a側の貫通孔104の部分よりも充填物105の存在量が多くなっており、それに伴い、放出されるガスの量も多くなる。第2面102b側の気体放出部106が充填物105に接触する面積が、第1面102a側の気体放出部108が充填物105に接触する面積よりも大きくなるようにして、第2面側の気体放出部108からのガスの放出量が多くなるようにしてもよい。さらに、第2開口104bは、第1開口104aよりも大きいことから、ビア110とビア112の径を略同一とすることにより簡便に上述の接触面積の関係を得ることができる。
In the through
開口であるビア110及び112は、それぞれ、絶縁層(気体放出部)106及び108に形成された穴である。説明の便宜上図示しないが、めっきやスパッタリングによって、ビア110及び112に配線が形成される。これらの配線が貫通孔104内に配置された充填物105とコンタクトし、これら配線同士が導通する。図1(b)に示すように、絶縁層(気体放出部)106及び108の開口であるビア110及び112は、それぞれ、基板102の第1開口及び第2開口と重畳するように形成される。言い換えると、絶縁層(気体放出部)106及び108の開口であるビア110及び112は、それぞれ、基板102の第1開口及び第2開口の直上に配置される。また、絶縁層(気体放出部)106及び108の開口であるビア110及び/又は112の一部が、それぞれ、基板102の第1開口104a及び第2開口104bと重畳するように形成されるようにしてもよい。
The
本実施形態に係る本発明の貫通電極基板100においては、上述したとおり、貫通孔104は、最小開口部104c、変曲点104d及び最大開口部104eを有している。そしてこの貫通孔104には充填物105が充填されている。第1開口104aと第2開口104bとの大きさに差を持たせることにより充填物の充填性を確保することができる。そして、充填物105に対して第1面102aの方向に力が作用する場合は、変曲点104dが存在することによって、充填物105が基板100から脱落することを防止することができる。また、充填物105に対して第2面102bの方向に力が作用する場合は、最小開口部104cが存在することによって、充填物105が基板100から脱落することを防止することができる。なお、本実施形態に係る貫通電極基板100においては、最小開口部104c、最大開口部104dの両方または何れか一方のみを有しているものであってもよい。よって、本実施形態に係る本発明の貫通電極基板100においては、充填物105の充填性を確保し、かつ、充填物105が上下何れの方向へも脱落することを防止することができる。
In the through
また、本実施形態に係る本発明の貫通電極基板100においては、上述したとおり、絶縁層(気体放出部)106及び108の少なくとも一方は、基板102の第1面102a及び第2面102bに露出する充填物105に接触するように配置されている。よって、絶縁層(気体放出部)106及び/又は108が、この貫通孔104内で発生し放出されるガスを外部に放出させることができ、貫通孔104内のガス溜まりに溜まるガスによる不具合を解消し、貫通孔104内の充填物105の脱落防止を可能とし、信頼性の高い貫通電極基板を提供することができる。
Further, in the through silicon via
なお、貫通孔104の側壁と充填物105との間には空間が無いことが好ましいが、貫通孔104の側壁と充填物105との間に若干の空間や隙間が生じてしまう場合もある。このような空間や隙間が生じた場合であっても、本実施形態に係る本発明の貫通電極基板100においては、充填部105の脱落防止が実現できる。
It is preferable that there is no space between the side wall of the through
(第2実施形態)
第2実施形態に係る本発明の貫通電極基板200の構成について、図2を参照して説明する。図2(A)は、本実施形態に係る本発明の貫通電極基板200を上面から見た平面図である。図2(B)は、図2(A)のA-A’線の断面図である。なお、図2(A)及び(B)とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板200の一部を示している。
(Second Embodiment)
The configuration of the through silicon via 200 of the present invention according to the second embodiment will be described with reference to FIG. FIG. 2A is a plan view of the through silicon via
本実施形態に係る本発明の貫通電極基板200は、基板202、貫通孔204、充填物205、絶縁層206及び208、導電膜207、ビア210及び212を備えている。なお、基板202の第1面202a及び第2面202b側それぞれに、更に配線構造体、電子部品等が搭載されていてもよい。
The through
本実施形態においては、基板202は絶縁性を有するものであり、例えば、ガラス、サファイア、樹脂などを用いることができる。基板202は、その厚さに特に制限はないが、例えば、10μm~1mmの範囲で適宜設定することができる。
In the present embodiment, the
貫通孔204は、基板202の第1面に配置された第1開口204a及び第1面202aの反対側の面である第2面202bに配置された第2開口204bを貫通する貫通孔である。貫通孔204は、上述した実施形態1と同様、第1開口204aから第2開口204bに向かって、その形状が一定ではなく変化している。言い換えると、貫通孔204は、第1開口204aから第2開口204bに向かって、その側壁の形状が一定ではなく変化している。貫通孔204は、典型的には、第2開口204bが第1開口204aよりも大きく、第1開口204aと第2開口204bとの間にくびれ(くびれ部)を有する。より具体的には、貫通孔204は、平面視における(即ち上面から見て)最小面積Mを有する最小開口部204c、断面視において(即ちA-A’断面で見て)貫通孔204の側壁が曲線によって変化している変曲点204d(変曲点204dを有する曲線)、及び平面視における(即ち上面から見て)最大面積Lを有する最大開口部204eを有している。本実施形態においては、貫通孔204の変曲点204dは貫通孔204の中心よりも第2開口204b寄りに配置されているが、これに限定されるわけでは無く、貫通孔204の変曲点204dが貫通孔204の中心よりも第1開口204a寄りに配置されるようにしてもよい。なお、貫通孔104は、基板102にエッチング加工、レーザ加工、サンドブラスト加工などを施すことにより形成することができる。貫通孔104は、その大きさに特に制限はないが、最大開口部104eの大きさが200μm以下とすることが、狭ピッチ化を実現するためには好ましい。
The through
貫通孔204の内部には導電膜207及び充填物205が配置されている。導電膜207は貫通孔204の側壁側に配置され、導電膜207の一部は基板202の第1面202a及び第2面202bの上部に配置される。本実施形態においては、充填物205は絶縁性の材料であり、例えば、ポリイミド、ベンゾシクロブテンなどの有機材料や、酸化シリコンや窒化シリコンなどの無機材料が用いられる。導電膜207は、例えば、めっき法、CVD法などの方法より形成することができる。充填物205は、例えば、吸引、推し込みなどの方法により形成することができる。
A
絶縁層206及び208は、それぞれ、基板202の第1面202a上及び第2面202b上に直接あるいは中間層(図示せず)を介して配置されている。絶縁層206及び208は、ポリイミド、ベンゾシクロブテン等の絶縁性樹脂材料により形成されており、ガス放出機能を有する絶縁物であればよい。絶縁層206及び208は、貫通孔204内で発生し放出されるガスを外部に放出させる(ガスを透過させる)気体放出部として作用する。本実施形態においては、絶縁層(気体放出部)206及び208は、基板202の第1面202a及び第2面202bに露出する充填物205を覆って接触するように配置されている。絶縁層(気体放出部)206及び208の少なくとも一方は、基板202の第1面202a及び第2面202bに露出する充填物205に接触するように配置されるようにしてもよい。また、貫通孔204の側壁と充填物205との間に空隙が存在する場合、絶縁層(気体放出部)206及び208の一部を貫通孔204の側壁と充填物205との間に配置し、つまり、貫通孔204の側壁と充填物205の間に絶縁層206及び208が入り込むようにしてもよい。絶縁層206及び208は、例えば、感光性の絶縁性材料を用いて、フォトリソグラフィにより所望のパターニングがなされて形成される。
The insulating
本実施形態に係る本発明の貫通電極基板200においては、上述したとおり、貫通孔204は、最小開口部204c、変曲点204d及び最大開口部204eを有している。そしてこの貫通孔204には充填物205が充填されている。図2に示す場合、第2面202b側の貫通孔204の部分の方が、第1面202a側の貫通孔204の部分よりも充填物205の存在量が多くなり、放出されるガスの量も多くなる。よって、第2面202b側の気体放出部206が充填物205に接触する面積が、第1面側の気体放出部208が充填物205に接触する面積よりも大きくなるようにして、第2面側の気体放出部208からのガスの放出量が多くなるようにしてもよい。
In the through
開口であるビア210及び212は、それぞれ、第1面202a上及び第2面202b上の導電膜207上の207絶縁層(気体放出部)206及び208に形成された穴である。説明の便宜上図示しないが、めっきやスパッタリングによって、ビア210及び212に配線が形成される。これらの配線が第1面202a上及び第2面202b上の導電膜207にコンタクトし、これら配線同士が導通する。また、絶縁層(気体放出部)206及び208の開口であるビア210及び/又は212の一部が、それぞれ、基板202の第1開口204a及び第2開口204bと重畳するように形成されるようにしてもよい。
The
本実施形態に係る本発明の貫通電極基板200においては、上述したとおり、貫通孔204は、最小開口部204c、変曲点204d及び最大開口部204eを有している。そしてこの貫通孔204には充填物205が充填されている。第1開口204aと第2開口204bとの大きさに差を持たせることにより充填物の充填性を確保することができる。そして、充填物205に対して第1面202aの方向に力が作用する場合は、変曲点204dが存在することによって、充填物205が基板200から脱落することを防止することができる。また、充填物205に対して第2面202bの方向に力が作用する場合は、最小開口部204cが存在することによって、充填物205が基板200から脱落することを防止することができる。なお、本実施形態に係る貫通電極基板200においては、最小開口部204c、最大開口部204dの両方または何れか一方のみを有しているものであってもよい。よって、本実施形態に係る本発明の貫通電極基板200においては、充填物205の充填性を確保し、かつ、充填物205が上下何れの方向へも脱落することを防止することができる。
In the through
また、本実施形態に係る本発明の貫通電極基板200においては、上述したとおり、絶縁層(気体放出部)206及び208の少なくとも一方は、基板202の第1面202a及び第2面202bに露出する充填物205に接触するように配置されている。よって、絶縁層(気体放出部)206及び/又は208が、この貫通孔204内で発生し放出されるガスを外部に放出させることができ、貫通孔204内のガス溜まりに溜まるガスによる不具合を解消し、貫通孔204内の充填物205の脱落防止を可能とし、信頼性の高い貫通電極基板を提供することができる。
Further, in the through silicon via
なお、貫通孔204の側壁側に配置された導電膜207と充填物205との間には空間が無いことが好ましいが、導電膜207と充填物205との間に若干の空間や隙間が生じてしまう場合もある。このような空間や隙間が生じた場合であっても、本実施形態に係る本発明の貫通電極基板200においては、充填部205の脱落防止が実現できる。
It is preferable that there is no space between the
(第3実施形態)
第3実施形態に係る本発明の貫通電極基板300の構成について、図3を参照して説明する。図3(A)は、本実施形態に係る本発明の貫通電極基板300を上面から見た平面図である。図3(B)は、図3(A)のA-A’線の断面図である。なお、図3(A)及び(B)とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板300の一部を示している。
(Third Embodiment)
The configuration of the through silicon via
本実施形態に係る本発明の貫通電極基板300は、基板302、貫通孔304、充填物305、絶縁層306及び308、絶縁層307、ビア310及び312を備えている。なお、基板302の第1面302a及び第2面302b側それぞれに、更に配線構造体、電子部品等が搭載されていてもよい。
The through silicon via
本実施形態においては、基板302は導電性を有するものであり、例えば、シリコン等の半導体や、ステンレス等の金属などを用いることができる。基板302は、その厚さに特に制限はないが、例えば、10μm~1mmの範囲で適宜設定することができる。
In the present embodiment, the
貫通孔304は、上述した実施形態1及び2と同様、基板302の第1面302aに配置された第1開口304a及び第1面302aの反対側の面である第2面302bに配置された第2開口304bを貫通する貫通孔である。貫通孔304は、第1開口304aから第2開口304bに向かって、その形状が一定ではなく変化している。言い換えると、貫通孔304は、第1開口304aから第2開口304bに向かって、その側壁の形状が一定ではなく変化している。貫通孔304は、典型的には、第2開口304bが第1開口304aよりも大きく、第1開口304aと第2開口304bとの間にくびれ(くびれ部)を有する。より具体的には、貫通孔304は、平面視における(即ち上面から見て)最小面積Mを有する最小開口部304c、断面視において(即ちA-A’断面で見て)貫通孔304の側壁が曲線によって変化している変曲点304d(変曲点304dを有する曲線)、及び平面視における(即ち上面から見て)最大面積Lを有する最大開口部304eを有している。本実施形態においては、貫通孔304の変曲点304dは貫通孔304の中心よりも第2開口304b寄りに配置されているが、これに限定されるわけでは無く、貫通孔304の変曲点304dが貫通孔304の中心よりも第1開口304a寄りに配置されるようにしてもよい。なお、貫通孔304は、基板302にエッチング加工、レーザ加工、サンドブラスト加工などを施すことにより形成することができる。貫通孔304は、その大きさに特に制限はないが、最大開口部304eの大きさが200μm以下とすることが、狭ピッチ化を実現するためには好ましい。
The through
貫通孔304の内部には絶縁層307及び充填物305が配置されている。絶縁膜307は貫通孔304の側壁側に配置され、絶縁膜307の一部は基板302の第1面及び第2面の上部に配置される。本実施形態においては、充填物305は導電性の材料であり、例えば、Cuなどの金属の析出物、Cuなどを含む導電性ペースト、導電性樹脂などの導電性材料が用いられる。充填物305としてCuなどの金属を用いる場合は、電解めっき充填法が用いられる。充填物305として流動性のある導電性ペースト又は導電性樹脂を材料として用いる場合は、ヘラやスクレイバーなどを用いて貫通孔304に導電性ペースト又は導電性樹脂を充填し、その後熱処理などを行うことによって充填物305を形成することができる。
An insulating
絶縁層306及び308は、それぞれ、基板302の第1面302a上及び第2面302b上に直接あるいは中間層(図示せず)を介して配置されている。絶縁層306及び308は、例えば、ポリイミド、ベンゾシクロブテン等の絶縁性樹脂材料により形成されており、ガス放出機能を有する絶縁物であればよい。絶縁層306及び308は、貫通孔304内で発生し放出されるガスを外部に放出させる(ガスを透過させる)気体放出部として作用する。絶縁層(気体放出部)306及び308の少なくとも一方は、基板302の第1面及び第2面に露出する充填物305に接触するように配置されている。また、貫通孔304の側壁と充填物305との間に空隙が存在する場合、絶縁層(気体放出部)306及び308の一部を貫通孔304の側壁と充填物305との間に配置し、つまり、貫通孔304の側壁と充填物305の間に絶縁層306及び308が入り込むようにしてもよい。絶縁層306及び308は、例えば、感光性の絶縁性材料を用いて、フォトリソグラフィにより所望のパターニングがなされて形成される。
The insulating
本実施形態に係る本発明の貫通電極基板300においては、上述したとおり、貫通孔304は、最小開口部304c、変曲点304d及び最大開口部304eを有している。そしてこの貫通孔304には充填物305が充填されている。図3に示す場合、第2面302b側の貫通孔304の部分の方が、第1面302a側の貫通孔304の部分よりも充填物305の存在量が多くなっており、それに伴い放出されるガスの量も多くなる。よって、第2面側の気体放出部306が充填物305に接触する面積が、第1面302a側の気体放出部308が充填物305に接触する面積よりも大きくなるようにして、第2面302b側の気体放出部308からのガスの放出量が多くなるようにしてもよい。さらに、第2開口304bは、第1開口304aよりも大きいことから、ビア310とビア312の径を略同一とすることにより簡便に上述の接触面積の関係を得ることができる。
In the through
開口であるビア310及び312は、それぞれ、絶縁層(気体放出部)306及び308に形成された穴である。説明の便宜上図示しないが、めっきやスパッタリングによって、ビア310及び312に配線が形成される。これらの配線が貫通孔304内に配置された充填物305とコンタクトし、これら配線同士が導通する。図3(b)に示すように、絶縁層(気体放出部)306及び308の開口であるビア310及び312は、それぞれ、基板302の第1開口304a及び第2開口304bと重畳するように形成される。言い換えると、絶縁層(気体放出部)306及び308の開口であるビア310及び312は、それぞれ、基板302の第1開口304a及び第2開口304bの直上に配置される。また、絶縁層(気体放出部)306及び308の開口であるビア310及び/又は312の一部が、それぞれ、基板302の第1開口304a及び第2開口304bと重畳するように形成されるようにしてもよい。
The
本実施形態に係る本発明の貫通電極基板300においては、上述したとおり、貫通孔304は、最小開口部304c、変曲点304d及び最大開口部304eを有している。そしてこの貫通孔304には充填物305が充填されている。第1開口304aと第2開口304bとの大きさに差を持たせることにより充填物の充填性を確保することができる。そして、充填物305に対して第1面302aの方向に力が作用する場合は、変曲点304dが存在することによって、充填物305が基板300から脱落することを防止することができる。また、充填物305に対して第2面302aの方向に力が作用する場合は、最小開口部304cが存在することによって、充填物305が基板300から脱落することを防止することができる。なお、本実施形態に係る貫通電極基板300においては、最小開口部304c、最大開口部304dの両方または何れか一方のみを有しているものであってもよい。よって、本実施形態に係る本発明の貫通電極基板300においては、充填物305の充填性を確保し、かつ、充填物305が上下何れの方向へも脱落することを防止することができる。
In the through
また、本実施形態に係る本発明の貫通電極基板300においては、上述したとおり、絶縁層(気体放出部)306及び308の少なくとも一方は、基板302の第1面302a及び第2面302bに露出する充填物305に接触するように配置されている。よって、絶縁層(気体放出部)306及び/又は308が、この貫通孔304内で発生し放出されるガスを外部に放出させることができ、貫通孔304内のガス溜まりに溜まるガスによる不具合を解消し、貫通孔304内の充填物305の脱落防止を可能とし、信頼性の高い貫通電極基板を提供することができる。
Further, in the through silicon via
なお、貫通孔304の側壁に配置された絶縁層307と充填物305との間には空間が無いことが好ましいが、絶縁層307と充填物305との間に若干の空間や隙間が生じてしまう場合もある。このような空間や隙間が生じた場合であっても、本実施形態に係る本発明の貫通電極基板300においては、充填部305の脱落防止が実現できる。
It is preferable that there is no space between the insulating
(第4実施形態)
第4実施形態に係る本発明の貫通電極基板400の構成について、図4を参照して説明する。図4(A)は、本実施形態に係る本発明の貫通電極基板400を上面から見た平面図である。図4(B)は、図4(A)のA-A’線の断面図である。なお、図4(A)及び(B)とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板400の一部を示している。
(Fourth Embodiment)
The configuration of the through silicon via
本実施形態に係る本発明の貫通電極基板400は、基板402、貫通孔404、充填物405、絶縁層406及び408、絶縁層407、導電膜409、ビア410及び412を備えている。なお、基板402の第1面402a及び第2面402b側それぞれに、更に配線構造体、電子部品等が搭載されていてもよい。
The through
本実施形態においては、基板402は導電性を有するものであり、例えば、シリコン等の半導体や、ステンレス等の金属などを用いることができる。基板402は、その厚さに特に制限はないが、例えば、10μm~1mmの範囲で適宜設定することができる。
In the present embodiment, the
貫通孔404は、基板402の第1面402aに配置された第1開口404a及び第1面402aの反対側の面である第2面402bに配置された第2開口404bを貫通する貫通孔である。貫通孔404は、上述した実施形態1乃至3と同様、第1開口404aから第2開口404bに向かって、その形状が一定ではなく変化している。言い換えると、貫通孔404は、第1開口404aから第2開口404bに向かって、その側壁の形状が一定ではなく変化している。貫通孔404は、典型的には、第2開口404bが第1開口404aよりも大きく、第1開口404aと第2開口404bとの間にくびれ(くびれ部)を有する。より具体的には、貫通孔404は、平面視における(即ち上面から見て)最小面積Mを有する最小開口部404c、断面視において(即ちA-A’断面で見て)貫通孔404の側壁が曲線によって変化している変曲点404d(変曲点404dを有する曲線)、及び平面視における(即ち上面から見て)最大面積Lを有する最大開口部404eを有している。本実施形態においては、貫通孔404の変曲点404dは貫通孔404の中心よりも第2開口404b寄りに配置されているが、これに限定されるわけでは無く、貫通孔404の変曲点404dが貫通孔404の中心よりも第1開口404a寄りに配置されるようにしてもよい。なお、貫通孔404は、基板402にエッチング加工、レーザ加工、サンドブラスト加工などを施すことにより形成することができる。貫通孔404は、その大きさに特に制限はないが、最大開口部404eの大きさが200μm以下とすることが、狭ピッチ化を実現するためには好ましい。
The through
貫通孔404の内部には絶縁層407、導電膜409及び充填物405が配置されている。絶縁層407は貫通孔404の側壁側に配置され、絶縁層407の一部は基板402の第1面及び第2面の上部に配置される。導電膜409は貫通孔404の絶縁層407側に配置され、導電膜409の一部は基板402の第1面及び第2面の上部に配置される。本実施形態においては、充填物405は絶縁性の材料であり、例えば、ポリイミド、ベンゾシクロブテンなどの有機材料や、酸化シリコンや窒化シリコンなどの無機材料が用いられる。導電膜407は、例えば、めっき法、CVD法などの方法より形成することができる。充填物405は、例えば、吸引、推し込みなどの方法により形成することができる。
An insulating
絶縁層406及び408は、それぞれ、基板402の第1面402a上及び第2面402b上に直接あるいは中間層(図示せず)を介して配置されている。絶縁層406及び408は、ポリイミド等の絶縁性樹脂材料により形成されており、ガス放出機能を有する絶縁物であればよい。絶縁層406及び408は、貫通孔404内で発生し放出されるガスを外部に放出させる(ガスを透過させる)気体放出部として作用する。本実施形態においては、絶縁層(気体放出部)406及び408は、基板202の第1面及び第2面に露出する充填物405を覆って接触するように配置されている。絶縁層(気体放出部)406及び408の少なくとも一方は、基板402の第1面402a及び第2面402bに露出する充填物405に接触するように配置されるようにしてもよい。また、貫通孔404の側壁と充填物405との間に空隙が存在する場合、絶縁層(気体放出部)406及び408の一部を貫通孔404の側壁及び/又は絶縁層407と充填物405との間に配置し、つまり、貫通孔404の側壁と充填物405の間に絶縁層406及び408が入り込むようにしてもよい。絶縁層406及び408は、例えば、感光性の絶縁性材料を用いて、フォトリソグラフィにより所望のパターニングがなされて形成される。
The insulating
本実施形態に係る本発明の貫通電極基板400においては、上述したとおり、貫通孔404は、最小開口部404c、変曲点404d及び最大開口部404eを有している。そしてこの貫通孔404には充填物405が充填されている。図4に示す場合、第2面402b側の貫通孔404の部分の方が、第1面402a側の貫通孔404の部分よりも充填物405の存在量が多くなっており、放出されるガスの量も多くなる。よって、第2面402b側の気体放出部406が充填物405に接触する面積が、第1面402a側の気体放出部408が充填物405に接触する面積よりも大きくなるようにして、第2面402b側の気体放出部408からのガスの放出量が多くなるようにしてもよい。さらに、第2開口404bは、第1開口404aよりも大きいことから、ビア410とビア412の径を略同一とすることにより簡便に上述の接触面積の関係を得ることができる。
In the through
開口であるビア410及び412は、それぞれ、第1面上及び第2面上の導電膜409上の207絶縁層(気体放出部)406及び408に形成された穴である。説明の便宜上図示しないが、めっきやスパッタリングによって、ビア410及び412に配線が形成される。これらの配線が第1面402a上及び第2面402b上の導電膜409にコンタクトし、これら配線同士が導通する。また、絶縁層(気体放出部)406及び408の開口であるビア410及び/又は412の一部が、それぞれ、基板402の第1開口404a及び第2開口404bと重畳するように形成されるようにしてもよい。
The openings, vias 410 and 412, are holes formed in the 207 insulating layers (gas release portions) 406 and 408 on the
本実施形態に係る本発明の貫通電極基板400においては、上述したとおり、貫通孔404は、最小開口部404c、変曲点404d及び最大開口部404eを有している。そしてこの貫通孔404には充填物405が充填されている。第1開口404aと第2開口404bとの大きさに差を持たせることにより充填物の充填性を確保することができる。そして、充填物405に対して第1面402aの方向に力が作用する場合は、変曲点404dが存在することによって、充填物405が基板400から脱落することを防止することができる。また、充填物405に対して第2面の方向に力が作用する場合は、最小開口部404cが存在することによって、充填物405が基板400から脱落することを防止することができる。なお、本実施形態に係る貫通電極基板400においては、最小開口部404c、最大開口部404dの両方または何れか一方のみを有しているものであってもよい。よって、本実施形態に係る本発明の貫通電極基板400においては、充填物405の充填性を確保し、かつ、充填物405が上下何れの方向へも脱落することを防止することができる。
In the through
また、本実施形態に係る本発明の貫通電極基板400においては、上述したとおり、絶縁層(気体放出部)406及び408の少なくとも一方は、基板402の第1面402a及び第2面402bに露出する充填物405に接触するように配置されている。よって、絶縁層(気体放出部)406及び/又は408が、この貫通孔404内で発生し放出されるガスを外部に放出させることができ、貫通孔404内のガス溜まりに溜まるガスによる不具合を解消し、貫通孔404内の充填物405の脱落防止を可能とし、信頼性の高い貫通電極基板を提供することができる。
Further, in the through silicon via
なお、貫通孔404に配置された導電膜409と充填物205との間には空間が無いことが好ましいが、導電膜209と充填物405との間に若干の空間や隙間が生じてしまう場合もある。このような空間や隙間が生じた場合であっても、本実施形態に係る本発明の貫通電極基板400においては、充填部405の脱落防止が実現できる。
It is preferable that there is no space between the
(第5実施形態)
図5(A)は、本実施形態に係る本発明の貫通電極基板100の断面図である。また、図5(B)は、図5(A)における104fの部分の拡大図である。なお、図4(A)及び(B)とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板100の一部を示している。
(Fifth Embodiment)
FIG. 5A is a cross-sectional view of the through silicon via
本実施形態に係る本発明の貫通電極基板100は、実施形態1に係る本発明の貫通電極基板100において、図5(A)に示すとおり、貫通孔104の第1開口104aの第1面との接続部分104fが曲面を有している。また、貫通孔104の第2開口104bの第2面との接続部分104gが曲面を有している。その他の構成については、実施形態1と同様であるので、説明は省略する。
The through silicon via 100 of the present invention according to the present embodiment is the through
本実施形態に係る本発明の貫通電極基板100においては、貫通孔104の接続部分104f及び104gがそれぞれ曲面を有しているので、充填物405を充填し易くすることができる。
In the through
また、上述した他の実施形態2~4においても、貫通孔の第1開口の第1面との接続部分が曲面を有するようにし、また、貫通孔の第2開口の第1面との接続部分が曲面を有するようにすることによって、本実施形態と同様の構成を採用することができる。 Further, also in the other embodiments 2 to 4 described above, the connection portion of the through hole with the first surface of the first opening is made to have a curved surface, and the connection portion of the through hole with the first surface of the second opening is connected. By making the portion have a curved surface, the same configuration as that of the present embodiment can be adopted.
(第6実施形態)
第6実施形態に係る本発明の貫通電極基板100の構成について、図6を参照して説明する。図6(A)は、本実施形態に係る本発明の貫通電極基板400を上面から見た平面図である。図6(B)は、図4(A)のA-A’線の断面図である。なお、図6(A)及び(B)とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板100の一部を示している。
(Sixth Embodiment)
The configuration of the through silicon via
本実施形態に係る本発明の貫通電極基板100は、実施形態1に係る本発明の貫通電極基板100において、図5(A)に示すとおり、貫通孔104の変曲点104dが貫通孔104の中心よりも第1開口104a寄りに配置されている。その他の構成については、実施形態1と同様であるので、説明は省略する。
In the through
また、上述した他の実施形態2~5においても、貫通孔の変曲点を貫通孔の中心よりも第1開口寄りに配置することによって、本実施形態と同様の構成を採用することができる。 Further, also in the other embodiments 2 to 5 described above, the same configuration as that of the present embodiment can be adopted by arranging the inflection point of the through hole closer to the first opening than the center of the through hole. ..
(第7実施形態)
第7実施形態に係る本発明の貫通電極基板100の構成について、図7を参照して説明する。図7(A)は、本実施形態に係る本発明の貫通電極基板100を上面から見た平面図である。図7(B)は、図7(A)のA-A’線の断面図である。なお、図7(A)及び(B)とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板100の一部を示している。
(7th Embodiment)
The configuration of the through silicon via
本実施形態に係る本発明の貫通電極基板100は、実施形態1に係る本発明の貫通電極基板100において、図7(A)に示すとおり、気体放出部106及び108の開口(ビア)110及び112は、基板102側から離間するにしたがって平面視において(即ち上面から見て)面積が大きくなるように設けられている。言い換えると、断面視において(即ちA-A’断面で見て)、気体放出部106及び108と充填物105とのなす角度αが約45度~約89度の角度を有している。その他の構成については、実施形態1と同様であるので、説明は省略する。絶縁層106及び108は、例えば、感光性の絶縁性材料を用いて、フォトリソグラフィにより所望のパターニングがなされて形成されるが、この露光条件を調整することにより気体放出部106及び108の開口(ビア)110及び112は、基板102側から離間するにしたがって平面視において面積が大きくなるように形成できる。
The through silicon via 100 of the present invention according to the present embodiment is the through silicon via 110 of the present invention according to the first embodiment, as shown in FIG. 7A, the openings (vias) 110 of the
本実施形態に係る本発明の貫通電極基板100においては、上述したような構成を有することにより、開口(ビア)に配置される配線の段切れを防止することができる。 The through silicon via 100 of the present invention according to the present embodiment has the above-mentioned configuration, so that it is possible to prevent the wiring arranged in the opening (via) from being cut off.
また、本実施形態に係る本発明の貫通電極基板100の概略平面図を図8(A)及び(B)に示す。本実施形態においては、気体放出部106及び108の開口(ビア)110及び112は、基板102側から離間するにしたがって平面視において(即ち上面から見て)面積が大きくなるように設けられており、充填物105上の開口(ビア)110及び112の面積を小さくすることができ、開口(ビア)110及び112と充填物105とのコンタクトを確保できるので、開口(ビア)110及び112を形成する際のアライメントずれによるコンタクト不良の可能性を小さくすることができる。
Further, schematic plan views of the through silicon via
例えば、図8(A)は、充填物105上の開口(ビア)110が右側にずれた場合を示す。また、図8(B)は、充填物105上の開口(ビア)110が右側にずれて、開口(ビア)110の一部は充填物105上から外れてしまう場合を示す。図8(A)及び(B)に示す場合においても、開口(ビア)110及び112と充填物105とのコンタクトを確保できるので、開口(ビア)110及び112のアライメントずれによるコンタクト不良の可能性を小さくすることができる。 For example, FIG. 8A shows a case where the opening (via) 110 on the filling 105 is displaced to the right. Further, FIG. 8B shows a case where the opening (via) 110 on the filling 105 is displaced to the right and a part of the opening (via) 110 is displaced from the filling 105. Even in the cases shown in FIGS. 8A and 8B, since the contact between the openings (vias) 110 and 112 and the filling 105 can be secured, there is a possibility of contact failure due to misalignment of the openings (vias) 110 and 112. Can be made smaller.
また、上述した他の実施形態2~4においても、図9~図11に示すように、本実施形態と同様の構成を採用することができる。以下説明する。 Further, in the other embodiments 2 to 4 described above, the same configuration as that of the present embodiment can be adopted as shown in FIGS. 9 to 11. This will be described below.
本実施形態に係る本発明の貫通電極基板200は、実施形態2に係る本発明の貫通電極基板200において、図9(A)に示すとおり、気体放出部206及び208の開口(ビア)210及び212は、基板202側から離間するにしたがって平面視において(即ち上面から見て)面積が大きくなるように設けられている。言い換えると、断面視において(即ちA-A’断面で見て)、気体放出部206及び208と充填物205とのなす角度αが約45度~約89度の角度を有している。その他の構成については、実施形態2と同様であるので、説明は省略する。
The through silicon via
本実施形態に係る本発明の貫通電極基板300は、実施形態3に係る本発明の貫通電極基板300において、図10(A)に示すとおり、気体放出部306及び308の開口(ビア)310及び312は、基板302側から離間するにしたがって平面視において(即ち上面から見て)面積が大きくなるように設けられている。言い換えると、断面視において(即ちA-A’断面で見て)、気体放出部306及び308と充填物305とのなす角度αが約45度~約89度の角度を有している。その他の構成については、実施形態3と同様であるので、説明は省略する。
The through silicon via
本実施形態に係る本発明の貫通電極基板400は、実施形態4に係る本発明の貫通電極基板400において、図11(A)に示すとおり、気体放出部406及び408の開口(ビア)410及び412は、基板402側から離間するにしたがって平面視において(即ち上面から見て)面積が大きくなるように設けられている。言い換えると、断面視において(即ちA-A’断面で見て)、気体放出部406及び408と充填物405とのなす角度αが約45度~約89度の角度を有している。その他の構成については、実施形態4と同様であるので、説明は省略する。
The through silicon via
以上説明したとおり、本実施形態の何れの構成においても、充填物上の開口(ビア)の面積を小さくすることができ、開口(ビア)と充填物とのコンタクトを確保できるので、開口(ビア)を形成する際のアライメントずれによるコンタクト不良の可能性を小さくすることができる。 As described above, in any of the configurations of the present embodiment, the area of the opening (via) on the filling can be reduced, and the contact between the opening (via) and the filling can be secured, so that the opening (via) can be secured. ) Can be reduced due to misalignment.
(第8実施形態)
第8実施形態に係る本発明の半導体装置1000の構成について、図12~14を参照して説明する。本実施形態においては、上述した第1~第7実施形態における貫通電極基板を用いた半導体装置1000について説明する。
(8th Embodiment)
The configuration of the
図12は、本実施形態に係る半導体装置1000を示す図である。半導体装置1000は、3つの本発明に係る貫通電極基板100が積層され、LSI基板(半導体基板)500に接続されている。LSI基板500には、配線層502が設けられている。貫通電極基板100上には、例えば、DRAM等の半導体素子が配置されている。貫通電極基板100には配線層120が設けられている。図12に示すように、LSI基板500の配線層502と貫通電極基板100の配線層120とがバンプ1002を介して接続される。バンプ1002には、例えば、インジウム、銅、金等の金属が用いられる。また、図12に示すように、貫通電極基板100の配線層120と別の貫通電極基板100の配線層120とは、バンプ1002を介して接続される。
FIG. 12 is a diagram showing a
なお、貫通電極基板100を積層する場合には、3層に限らず、2層であってもよいし、あるいは4層以上であってもよい。また、貫通電極基板100と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通電極基板100と他の基板とを接着してもよい。
When the through silicon via
図13は、本実施形態に係る本発明の半導体装置1000の別の例を示す図である。図13に示す半導体装置1000は、MEMSデバイス、CPU、メモリ、IC等の半導体チップ(LSIチップ)600及び602、並びに貫通電極基板100が積層され、LSI基板500に接続されている。
FIG. 13 is a diagram showing another example of the
半導体チップ6000と半導体チップ602との間に貫通電極基板100が配置され、バンプ1002により両者が接続されている。LSI基板500上に半導体チップ600が載置され、LSI基板500と半導体チップ602とはワイヤ604により接続されている。この例では、貫通電極基板100は、複数の半導体チップを積層して3次元実装するためのインターポーザとして用いられ、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置とすることができる。例えば、半導体チップ600を3軸加速度センサとし、半導体チップ602を2軸磁気センサとすることによって、5軸モーションセンサを1つのモジュールで実現した半導体装置を実現することができる。
A through
半導体チップがMEMSデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップ600、602または貫通電極基板100に形成してもよい。
When the semiconductor chip is a sensor formed by a MEMS device or the like, the sensing result may be output by an analog signal. In this case, the low-pass filter, amplifier, and the like may also be formed on the
図14は、本実施形態に係る半導体装置1000の別の例を示す図である。上述した2つの例(図12、図13)は、3次元実装であったが、この例では、貫通電極基板100を2次元と3次元との併用実装に適用した例である。図14に示す例では、LSI基板500には、6つの貫通電極基板100が積層されて接続されている。ただし、全ての貫通電極基板100が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。
FIG. 14 is a diagram showing another example of the
図14の例では、LSI基板500上に2つの貫通電極基板100が接続され、それらの貫通電極基板100上にさらに貫通電極基板100が接続され、さらに貫通電極基板10上に貫通電極基板100が接続されている。なお、図13に示す例のように、貫通電極基板100を複数の半導体チップを接続するためのインターポーザとして用いても、このよう2次元と3次元との併用実装が可能である。例えば、いくつかの貫通電極基板100を半導体チップに置き換えてもよい。
In the example of FIG. 14, two through
また、図12~14の例おいては、貫通電極基板として第1実施形態に係る本発明の貫通電極基板100を用いる例を示したが、これに限定されるわけではなく、他の実施形態に係る本発明の貫通電極基板200、300及び/又は400を用いてもよい。
Further, in the examples of FIGS. 12 to 14, an example in which the through silicon via
本実施形態に係る本発明の半導体装置1000は、例えば、携帯端末(携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等)、情報処理装置(デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等)、家電等、様々な電気機器に搭載される。
The
100、200、300、400 貫通電極基板
102、202、302、402 基板
104、204、304、404 貫通孔
105、205、305、405 充填物
106、108、206、208、306、308、406、408 絶縁層
207、409 導電膜
307、407 絶縁層
110、112、210、212、310、312、410、412 ビア(開口)
100, 200, 300, 400 Through
Claims (10)
前記貫通孔の内部に設けられた充填物と、
平面視において前記貫通孔と重なり、前記第1面及び前記第2面の少なくとも一方に露出した前記充填物に接する絶縁性樹脂層と、
を備え、
前記第2開口は前記第1開口よりも大きく、かつ、前記第1開口と前記第2開口との間に平面視における面積が最も小さい最小開口部が存在する貫通電極基板。 A substrate having a through hole penetrating the first opening on the first surface and the second opening on the second surface,
The filling provided inside the through hole and
An insulating resin layer that overlaps with the through hole in a plan view and is in contact with the filler that is exposed on at least one of the first surface and the second surface.
Equipped with
A through electrode substrate in which the second opening is larger than the first opening and the smallest opening having the smallest area in a plan view is present between the first opening and the second opening.
前記貫通孔の内部に設けられた導電膜と、
前記導電膜よりも前記貫通孔の内側に配置された絶縁性の第1部材と、
平面視において前記貫通孔と重なり、前記第1面及び前記第2面の少なくとも一方に露出した前記第1部材に接する絶縁性樹脂層と、
を備え、
前記第2開口は前記第1開口よりも大きく、かつ、前記第1開口と前記第2開口との間に平面視における面積が最も小さい最小開口部が存在し、
前記最小開口部において、対向する前記導電膜の間にはスペースが設けられている貫通電極基板。 A substrate having a through hole penetrating the first opening on the first surface and the second opening on the second surface,
The conductive film provided inside the through hole and
With the insulating first member arranged inside the through hole from the conductive film,
An insulating resin layer that overlaps with the through hole in a plan view and is in contact with the first member exposed on at least one of the first surface and the second surface.
Equipped with
The second opening is larger than the first opening, and there is a minimum opening having the smallest area in a plan view between the first opening and the second opening.
A through silicon via substrate in which a space is provided between the conductive films facing each other in the minimum opening.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021199203A JP7294394B2 (en) | 2019-12-26 | 2021-12-08 | Penetration electrode substrate |
JP2023093944A JP2023120244A (en) | 2019-12-26 | 2023-06-07 | Through electrode substrate |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019236195A JP6992797B2 (en) | 2019-12-26 | 2019-12-26 | Through Silicon Via Substrate |
JP2021199203A JP7294394B2 (en) | 2019-12-26 | 2021-12-08 | Penetration electrode substrate |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019236195A Division JP6992797B2 (en) | 2019-12-26 | 2019-12-26 | Through Silicon Via Substrate |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023093944A Division JP2023120244A (en) | 2019-12-26 | 2023-06-07 | Through electrode substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022037065A true JP2022037065A (en) | 2022-03-08 |
JP7294394B2 JP7294394B2 (en) | 2023-06-20 |
Family
ID=86937637
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021199203A Active JP7294394B2 (en) | 2019-12-26 | 2021-12-08 | Penetration electrode substrate |
JP2023093944A Pending JP2023120244A (en) | 2019-12-26 | 2023-06-07 | Through electrode substrate |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023093944A Pending JP2023120244A (en) | 2019-12-26 | 2023-06-07 | Through electrode substrate |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP7294394B2 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008113022A (en) * | 2007-12-17 | 2008-05-15 | Ibiden Co Ltd | Substrate with through-hole formed and multilayer printed wiring board |
JP2010171377A (en) * | 2008-12-26 | 2010-08-05 | Dainippon Printing Co Ltd | Through-hole electrode substrate and method of manufacturing the same |
JP2010532562A (en) * | 2007-07-05 | 2010-10-07 | オー・アー・セー・マイクロテック・アクチボラゲット | Low resistance through-wafer vias |
JP2010287878A (en) * | 2009-06-09 | 2010-12-24 | Ibiden Co Ltd | Method for manufacturing printed wiring board, and printed wiring board |
JP2013229421A (en) * | 2012-04-25 | 2013-11-07 | Kyocer Slc Technologies Corp | Wiring board |
JP6992797B2 (en) * | 2019-12-26 | 2022-01-13 | 大日本印刷株式会社 | Through Silicon Via Substrate |
-
2021
- 2021-12-08 JP JP2021199203A patent/JP7294394B2/en active Active
-
2023
- 2023-06-07 JP JP2023093944A patent/JP2023120244A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010532562A (en) * | 2007-07-05 | 2010-10-07 | オー・アー・セー・マイクロテック・アクチボラゲット | Low resistance through-wafer vias |
JP2008113022A (en) * | 2007-12-17 | 2008-05-15 | Ibiden Co Ltd | Substrate with through-hole formed and multilayer printed wiring board |
JP2010171377A (en) * | 2008-12-26 | 2010-08-05 | Dainippon Printing Co Ltd | Through-hole electrode substrate and method of manufacturing the same |
JP2010287878A (en) * | 2009-06-09 | 2010-12-24 | Ibiden Co Ltd | Method for manufacturing printed wiring board, and printed wiring board |
JP2013229421A (en) * | 2012-04-25 | 2013-11-07 | Kyocer Slc Technologies Corp | Wiring board |
JP6992797B2 (en) * | 2019-12-26 | 2022-01-13 | 大日本印刷株式会社 | Through Silicon Via Substrate |
Also Published As
Publication number | Publication date |
---|---|
JP7294394B2 (en) | 2023-06-20 |
JP2023120244A (en) | 2023-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5846185B2 (en) | Through electrode substrate and semiconductor device using the through electrode substrate | |
US8686565B2 (en) | Stacked chip assembly having vertical vias | |
US8835223B2 (en) | Chip assembly having via interconnects joined by plating | |
JP2010232659A (en) | Three-dimensional electronics package | |
JP2009141169A (en) | Semiconductor device | |
JP2008053430A (en) | Semiconductor device and manufacturing method thereof | |
JP2008109094A (en) | Element-mounting board and semiconductor module | |
JP6992797B2 (en) | Through Silicon Via Substrate | |
JP4293563B2 (en) | Semiconductor device and semiconductor package | |
JP2010206021A (en) | Electronic component mounting structure and method of manufacturing the same | |
JP2009224617A (en) | Wiring board | |
JP2022037065A (en) | Penetration electrode substrate | |
JP6372546B2 (en) | Through electrode substrate and semiconductor device using the through electrode substrate | |
JP6642642B2 (en) | Through-electrode substrate | |
JP6044697B2 (en) | Through electrode substrate and semiconductor device using the through electrode substrate | |
JP3687445B2 (en) | Manufacturing method of semiconductor device | |
JP2005101186A (en) | Laminated semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230522 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7294394 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |