JP2022021066A - Power supply device - Google Patents

Power supply device Download PDF

Info

Publication number
JP2022021066A
JP2022021066A JP2020124434A JP2020124434A JP2022021066A JP 2022021066 A JP2022021066 A JP 2022021066A JP 2020124434 A JP2020124434 A JP 2020124434A JP 2020124434 A JP2020124434 A JP 2020124434A JP 2022021066 A JP2022021066 A JP 2022021066A
Authority
JP
Japan
Prior art keywords
current
value
control signal
power supply
linear regulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020124434A
Other languages
Japanese (ja)
Other versions
JP7449802B2 (en
Inventor
孝典 青木
Takanori Aoki
将大 山本
Masahiro Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichicon Corp
Original Assignee
Nichicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichicon Corp filed Critical Nichicon Corp
Priority to JP2020124434A priority Critical patent/JP7449802B2/en
Publication of JP2022021066A publication Critical patent/JP2022021066A/en
Application granted granted Critical
Publication of JP7449802B2 publication Critical patent/JP7449802B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

To provide a power supply device that is able to suppress voltage overshoot at startup.SOLUTION: A power supply device 100 that supplies a DC current I to an inductive load 200, includes: a DC source 110 that outputs a DC voltage; a linear regulator unit 120 that steps down the DC voltage output from the DC source 110 and supplies the DC current I to the inductive load 200; and a control unit 140 that generates a control signal Vi for bringing an electrical current value Iout of the DC current I output from the linear regulator 120 closer to a target value Iref and outputs the control signal to the linear regulator unit 120 to execute feedback control for the linear regulator unit 120; wherein the control unit 140 causes a control command value to include a predetermined offset value so that a control command value of the control signal Vi is always larger than 0.SELECTED DRAWING: Figure 1

Description

本発明は、誘導性負荷に直流電流を供給する電源装置に関する。 The present invention relates to a power supply that supplies a direct current to an inductive load.

誘導性負荷としては、超伝導電磁石が知られている(例えば、特許文献1参照)。超伝導電磁石は、定電流源の電源装置によって直流電流が供給されると強力な磁場を発生させることができ、様々な用途に活用されている。 As an inductive load, a superconducting electromagnet is known (see, for example, Patent Document 1). Superconducting electromagnets can generate a strong magnetic field when a direct current is supplied by a power supply device of a constant current source, and are used in various applications.

一方で、超伝導電磁石は、非常に大きなインダクタンス値を有するため、電流の微小な変化でも誘導起電力による電圧のオーバーシュートが発生する。最悪の場合、電圧のオーバーシュートはクエンチ現象を招き、超伝導電磁石のコイルを焼損させることにつながる。このため、超伝導電磁石に直流電流を供給する電源装置は、非常に高安定で低リプルの電流出力が要求される。 On the other hand, since superconducting electromagnets have a very large inductance value, voltage overshoot due to induced electromotive force occurs even with a small change in current. In the worst case, voltage overshoot causes a quench phenomenon, which leads to burning of the coil of the superconducting electromagnet. Therefore, a power supply device that supplies a direct current to a superconducting electromagnet is required to have a very stable and low ripple current output.

電源装置は、超伝導電磁石に直流電流を供給するリニアレギュレータ部と、リニアレギュレータ部のフィードバック制御を行う制御部とを備える。制御部は、リニアレギュレータ部から出力される直流電流の電流値が所定の目標値に近づくように制御信号を生成し、生成した制御信号をリニアレギュレータ部に出力してフィードバック制御を行う。 The power supply device includes a linear regulator unit that supplies a direct current to the superconducting electromagnet and a control unit that performs feedback control of the linear regulator unit. The control unit generates a control signal so that the current value of the direct current output from the linear regulator unit approaches a predetermined target value, and outputs the generated control signal to the linear regulator unit to perform feedback control.

制御信号の制御指令値は、リニアレギュレータ部から出力される直流電流の電流値と相関関係を有する。しかしながら、起動時(電流ゼロからの立上り時)など制御指令値が小さいときには、リニアレギュレータ部が動作しないため、直流電流の電流値が直流電流の目標値に追従しない。言い換えれば、従来の電源装置には、制御指令値を大きくしてもリニアレギュレータ部から出力される直流電流の電流値が大きくならない領域(不感帯域)が存在する(図6参照)。 The control command value of the control signal has a correlation with the current value of the direct current output from the linear regulator unit. However, when the control command value is small, such as at startup (when the current rises from zero), the linear regulator unit does not operate, so that the current value of the DC current does not follow the target value of the DC current. In other words, the conventional power supply device has a region (dead band) in which the current value of the DC current output from the linear regulator unit does not increase even if the control command value is increased (see FIG. 6).

この不感帯域により、目標値に対する電流値の追従性が損なわれる。そして、不感帯域を越えたときに電流値が目標値に追従し始めると、電流値に急勾配(di/dt)が生じ、超伝導電磁石に電圧のオーバーシュート(L・di/dt)が発生してしまう。 Due to this dead band, the followability of the current value with respect to the target value is impaired. Then, when the current value starts to follow the target value when the dead band is exceeded, a steep gradient (di / dt) is generated in the current value, and a voltage overshoot (L · di / dt) is generated in the superconducting electromagnet. Resulting in.

特開2016-46427号公報Japanese Unexamined Patent Publication No. 2016-46427

本発明は上記事情に鑑みてなされたものであって、その課題とするところは、起動時に発生する電圧のオーバーシュートを抑制可能な電源装置を提供することにある。 The present invention has been made in view of the above circumstances, and an object thereof is to provide a power supply device capable of suppressing overshoot of a voltage generated at startup.

上記課題を解決するために、本発明に係る電源装置は、
誘導性負荷に直流電流を供給する電源装置であって、
直流電圧を出力する直流源と、
前記直流源から出力された前記直流電圧を降圧し、前記誘導性負荷に前記直流電流を供給するリニアレギュレータ部と、
前記リニアレギュレータ部から出力される前記直流電流の電流値を前記直流電流の目標値に近づけるための制御信号を生成し、前記制御信号を前記リニアレギュレータ部に出力して、前記リニアレギュレータ部のフィードバック制御を行う制御部と、を備え、
前記制御部は、
前記制御信号の制御指令値が常に0よりも大となるように、前記制御指令値に所定のオフセット値を含ませることを特徴とする。
In order to solve the above problems, the power supply device according to the present invention is
A power supply that supplies direct current to an inductive load.
A DC source that outputs a DC voltage and
A linear regulator unit that steps down the DC voltage output from the DC source and supplies the DC current to the inductive load.
A control signal for bringing the current value of the DC current output from the linear regulator unit closer to the target value of the DC current is generated, the control signal is output to the linear regulator unit, and feedback from the linear regulator unit is performed. It is equipped with a control unit that performs control.
The control unit
It is characterized in that a predetermined offset value is included in the control command value so that the control command value of the control signal is always larger than 0.

この構成によれば、制御部は制御信号の制御指令値に所定のオフセット値を含ませるので、起動時であっても、制御指令値が0よりもオフセット値の分だけ大となる。これにより、起動直後からリニアレギュレータ部を動作させることができるため、直流電流の電流値を目標値に追従させることができる。したがって、この構成によれば、誘導性負荷において発生する電圧のオーバーシュートを抑制できる。 According to this configuration, since the control unit includes a predetermined offset value in the control command value of the control signal, the control command value becomes larger than 0 by the offset value even at the time of activation. As a result, the linear regulator unit can be operated immediately after the start-up, so that the current value of the direct current can be made to follow the target value. Therefore, according to this configuration, overshoot of the voltage generated in the inductive load can be suppressed.

上記電源装置において、
前記制御部は、
前記電流値と前記目標値との誤差に対応した誤差信号を生成する第1演算回路と、
前記誤差信号に基づいて、前記電流値を前記目標値に近づけるための第1制御信号を生成する応答回路と、
前記オフセット値に関するオフセット信号を生成するオフセット回路と、
前記第1制御信号に前記オフセット信号を加算した第2制御信号を生成し、前記第2制御信号を前記制御信号として前記リニアレギュレータ部に出力する第2演算回路と、
を備えるよう構成できる。
In the above power supply device
The control unit
A first arithmetic circuit that generates an error signal corresponding to the error between the current value and the target value, and
A response circuit that generates a first control signal for bringing the current value closer to the target value based on the error signal.
An offset circuit that generates an offset signal related to the offset value, and an offset circuit.
A second arithmetic circuit that generates a second control signal by adding the offset signal to the first control signal and outputs the second control signal as the control signal to the linear regulator unit.
Can be configured to include.

上記電源装置において、
前記第2演算回路は、オペアンプ加算回路であってもよい。
In the above power supply device
The second arithmetic circuit may be an operational amplifier addition circuit.

上記電源装置において、
前記リニアレギュレータ部は、直列接続された複数のトランジスタを含み、
前記オフセット値は、前記トランジスタにベース電流を流すために必要な電圧値に設定されていてもよい。
In the above power supply device
The linear regulator unit includes a plurality of transistors connected in series.
The offset value may be set to a voltage value required for passing a base current through the transistor.

本発明によれば、起動時に電圧のオーバーシュートを抑制可能な電源装置を提供することができる。 According to the present invention, it is possible to provide a power supply device capable of suppressing voltage overshoot at startup.

本発明に係る電源装置を示す図である。It is a figure which shows the power supply device which concerns on this invention. 本発明のオフセット回路および第2演算回路の回路図である。It is a circuit diagram of the offset circuit and the second arithmetic circuit of this invention. 本発明のフィードバック制御を説明するための図である。It is a figure for demonstrating the feedback control of this invention. 比較例に係る電源装置の動作を説明するための波形図である。It is a waveform diagram for demonstrating the operation of the power supply device which concerns on a comparative example. 本発明に係る電源装置の動作を説明するための波形図である。It is a waveform diagram for demonstrating the operation of the power supply apparatus which concerns on this invention. 不感帯域を説明するための図である。It is a figure for demonstrating a dead band.

以下、添付図面を参照して、本発明に係る電源装置の実施形態について説明する。 Hereinafter, embodiments of the power supply device according to the present invention will be described with reference to the accompanying drawings.

図1に、本発明の一実施形態に係る電源装置100を示す。電源装置100は、直流源110と、リニアレギュレータ部120と、電流検出手段130と、制御部140とを備え、超伝導電磁石200(本発明の「誘導性負荷」に相当)に直流電流Iを供給する。 FIG. 1 shows a power supply device 100 according to an embodiment of the present invention. The power supply device 100 includes a DC source 110, a linear regulator unit 120, a current detecting means 130, and a control unit 140, and supplies a direct current I to the superconducting electromagnet 200 (corresponding to the "inductive load" of the present invention). Supply.

直流源110は、直流電圧を出力するよう構成される。直流源110は、出力する直流電圧に生じるリプルがppmオーダー以下であることが好ましい。本実施形態では、直流源110はDC/DCコンバータを含む。 The DC source 110 is configured to output a DC voltage. The DC source 110 preferably has ripples generated in the output DC voltage on the order of ppm or less. In this embodiment, the DC source 110 includes a DC / DC converter.

リニアレギュレータ部120は、直流源110から出力された直流電圧を降圧し、超伝導電磁石200に直流電流Iを供給するよう構成される。本実施形態では、リニアレギュレータ部120は、第1レギュレータ部121と、第2レギュレータ部122と、第3レギュレータ部123と、複数の抵抗とを含む。 The linear regulator unit 120 is configured to step down the DC voltage output from the DC source 110 and supply the DC current I to the superconducting electromagnet 200. In the present embodiment, the linear regulator unit 120 includes a first regulator unit 121, a second regulator unit 122, a third regulator unit 123, and a plurality of resistors.

第1レギュレータ部121および第2レギュレータ部122は、各1つのトランジスタで構成される。第3レギュレータ部123は、超伝導電磁石200に大電流の直流電流Iを供給するため、並列接続された複数(例えば、200個)のトランジスタで構成される。第1レギュレータ部121、第2レギュレータ部122および第3レギュレータ部123は、電流増幅率を高めるために多段に直列接続されている。 The first regulator unit 121 and the second regulator unit 122 are each composed of one transistor. The third regulator unit 123 is composed of a plurality of (for example, 200) transistors connected in parallel in order to supply a large current DC current I to the superconducting electromagnet 200. The first regulator unit 121, the second regulator unit 122, and the third regulator unit 123 are connected in series in multiple stages in order to increase the current amplification factor.

電流検出手段130は、リニアレギュレータ部120と超伝導電磁石200とを接続する電力線に設けられている。電流検出手段130は、リニアレギュレータ部120から出力されて超伝導電磁石200に供給される直流電流Iの電流値Ioutを検出し、検出した電流値Ioutに対応する信号(例えば、電圧信号)を制御部140に出力する。本実施形態では、電流検出手段130はカレントトランスを含む。 The current detecting means 130 is provided on a power line connecting the linear regulator unit 120 and the superconducting electromagnet 200. The current detecting means 130 detects the current value Iout of the DC current I output from the linear regulator unit 120 and supplied to the superconducting electric magnet 200, and controls a signal (for example, a voltage signal) corresponding to the detected current value Iout. Output to unit 140. In this embodiment, the current detecting means 130 includes a current transformer.

制御部140は、直流電流Iの電流値Ioutを所定の目標値Irefに近づけるための制御信号を生成し、当該制御信号をリニアレギュレータ部120に出力して、リニアレギュレータ部120のフィードバック制御を行うよう構成される。本実施形態では、制御部140は、第1演算回路141と、応答回路142と、オフセット回路143と、第2演算回路144とを備える。 The control unit 140 generates a control signal for bringing the current value Iout of the direct current I closer to a predetermined target value Iref, outputs the control signal to the linear regulator unit 120, and performs feedback control of the linear regulator unit 120. It is configured as follows. In the present embodiment, the control unit 140 includes a first arithmetic circuit 141, a response circuit 142, an offset circuit 143, and a second arithmetic circuit 144.

第1演算回路141は、直流電流Iの電流値Ioutと直流電流Iの目標値Irefとの誤差(差分)に対応した誤差信号Verrを生成するよう構成される。本実施形態では、第1演算回路141は、少なくとも1つのオペアンプを含む誤差増幅器で構成される。第1演算回路141には、電流検出手段130から直流電流Iの電流値Ioutに対応した電圧信号が入力されるとともに、外部(例えば、電源装置100の外部に設けられたマイコン)から直流電流Iの目標値Irefに対応した電圧信号が入力される。第1演算回路141は、これらの電圧信号の電圧差を増幅して誤差信号Verrを生成する。 The first arithmetic circuit 141 is configured to generate an error signal Verr corresponding to an error (difference) between the current value Iout of the direct current I and the target value Iref of the direct current I. In this embodiment, the first arithmetic circuit 141 is composed of an error amplifier including at least one operational amplifier. A voltage signal corresponding to the current value Iout of the DC current I is input from the current detecting means 130 to the first arithmetic circuit 141, and the DC current I is input from the outside (for example, a microcomputer provided outside the power supply device 100). The voltage signal corresponding to the target value Iref of is input. The first arithmetic circuit 141 amplifies the voltage difference between these voltage signals to generate an error signal Verr.

応答回路142は、誤差信号Verrに基づいて、直流電流Iの電流値Ioutを目標値Irefに近づけるための第1制御信号Vaを生成するよう構成される。本実施形態では、応答回路142は、増幅率を高めるために多段接続された複数のオペアンプを含む回路で構成される。なお、第1制御信号Vaの制御指令値(以下、「第1制御指令値」)は、従来の電源装置における制御信号の制御指令値に相当する。 The response circuit 142 is configured to generate a first control signal Va for bringing the current value Iout of the direct current I closer to the target value Iref based on the error signal Verr. In the present embodiment, the response circuit 142 is composed of a circuit including a plurality of operational amplifiers connected in multiple stages in order to increase the amplification factor. The control command value of the first control signal Va (hereinafter, “first control command value”) corresponds to the control command value of the control signal in the conventional power supply device.

オフセット回路143は、オフセット値に関するオフセット信号Vbを生成するよう構成される。オフセット信号Vbは、第2演算回路144において、第1制御信号Vaに加算される。図2に示すように、本実施形態のオフセット回路143は、抵抗R1,R2からなる直列回路と、一端が抵抗R1,R2の接続点に接続されたコンデンサC1とを含む。オフセット回路143は、所定の電圧Veeを抵抗R1,R2で分圧したオフセット電圧を生成し、当該オフセット電圧に対応する電圧信号をオフセット信号Vbとして第2演算回路144に出力する。 The offset circuit 143 is configured to generate an offset signal Vb with respect to the offset value. The offset signal Vb is added to the first control signal Va in the second arithmetic circuit 144. As shown in FIG. 2, the offset circuit 143 of the present embodiment includes a series circuit including resistors R1 and R2, and a capacitor C1 having one end connected to a connection point of resistors R1 and R2. The offset circuit 143 generates an offset voltage obtained by dividing a predetermined voltage Vee by the resistors R1 and R2, and outputs a voltage signal corresponding to the offset voltage as an offset signal Vb to the second calculation circuit 144.

オフセット電圧の電圧値(オフセット値)は、リニアレギュレータ部120を構成するトランジスタにベース電流を流してリニアレギュレータ部120を動作可能な状態にするために必要な電圧値に設定されている。すなわち、上記トランジスタにベース電流を流すために必要な電圧値がX(例えば、X=1.0)[V]の場合、オフセット電圧をX[V]にすることが好ましい。 The voltage value (offset value) of the offset voltage is set to a voltage value necessary for passing a base current through the transistors constituting the linear regulator unit 120 to make the linear regulator unit 120 operable. That is, when the voltage value required to pass the base current through the transistor is X (for example, X = 1.0) [V], it is preferable to set the offset voltage to X [V].

第2演算回路144は、第1制御信号Vaにオフセット信号Vbを加算した第2制御信号Viを生成し、第2制御信号Viをフィードバック制御の制御信号(本発明の「制御信号」)としてリニアレギュレータ部120に出力するよう構成される。図2に示すように、本実施形態の第2演算回路144は、オペアンプOP1と抵抗R3~R6とを含むオペアンプ加算回路で構成される。第2制御信号Viの制御指令値(以下、「第2制御指令値」)は、第1制御信号Vaの第1制御指令値にオフセット信号Vbのオフセット値を加算した値になる。 The second arithmetic circuit 144 generates a second control signal Vi by adding an offset signal Vb to the first control signal Va, and linearly uses the second control signal Vi as a feedback control control signal (“control signal” of the present invention). It is configured to output to the regulator unit 120. As shown in FIG. 2, the second arithmetic circuit 144 of the present embodiment is composed of an operational amplifier addition circuit including an operational amplifier OP1 and resistors R3 to R6. The control command value of the second control signal Vi (hereinafter, “second control command value”) is a value obtained by adding the offset value of the offset signal Vb to the first control command value of the first control signal Va.

図3に、電源装置100のフィードバック制御の構成を示す。本実施形態に係るフィードバック制御の構成は、ハード部であるリニアレギュレータ部120に第1制御信号Vaが入力される前に、オフセット信号Vbを第1制御信号Vaに加算させることを特徴とする。 FIG. 3 shows a configuration of feedback control of the power supply device 100. The feedback control configuration according to the present embodiment is characterized in that the offset signal Vb is added to the first control signal Va before the first control signal Va is input to the linear regulator unit 120 which is the hardware unit.

図3に示すように、第1演算回路141は、直流電流Iの電流値Ioutに対応する信号と直流電流Iの目標値Irefに対応する信号とに基づいて生成した誤差信号Verrを出力する。応答回路142は、誤差信号Verrに基づいて生成した第1制御信号Vaを出力する。第2演算回路144は、第1制御信号Vaにオフセット信号Vbを加算した第2制御信号Viを出力する。リニアレギュレータ部120は、第2制御信号Viに応じて生成した直流電流Iを超伝導電磁石200に供給する。電流検出手段130は、直流電流Iの電流値Ioutを検出し、電流値Ioutに対応する信号(検出信号)を第1演算回路141に出力する。 As shown in FIG. 3, the first arithmetic circuit 141 outputs an error signal Verr generated based on the signal corresponding to the current value Iout of the direct current I and the signal corresponding to the target value Iref of the direct current I. The response circuit 142 outputs the first control signal Va generated based on the error signal Verr. The second arithmetic circuit 144 outputs the second control signal Vi, which is the sum of the first control signal Va and the offset signal Vb. The linear regulator unit 120 supplies the DC current I generated in response to the second control signal Vi to the superconducting electromagnet 200. The current detecting means 130 detects the current value Iout of the direct current I and outputs a signal (detection signal) corresponding to the current value Iout to the first arithmetic circuit 141.

このようなフィードバック制御の構成により、リニアレギュレータ部120に入力される第2制御信号Viの第2制御指令値は、第1制御信号Vaの第1制御指令値の大きさにかかわらず、オフセット信号Vbのオフセット値の分だけ常に0よりも大となる。 With such a feedback control configuration, the second control command value of the second control signal Vi input to the linear regulator unit 120 is an offset signal regardless of the magnitude of the first control command value of the first control signal Va. It is always larger than 0 by the amount of the offset value of Vb.

続いて、本実施形態に係る電源装置100の起動時の動作について、オフセット回路143および第2演算回路144を備えていない電源装置(比較例に係る電源装置)と比較しつつ説明する。 Subsequently, the operation at the time of starting the power supply device 100 according to the present embodiment will be described while comparing with the power supply device (power supply device according to the comparative example) that does not include the offset circuit 143 and the second arithmetic circuit 144.

図4は、比較例に係る電源装置の起動時の波形図であって、(A)は直流電流Iの電流値Ioutおよび目標値Irefの波形図、(B)は超伝導電磁石200で生じる電圧Vsの波形図、(C)はフィードバック制御の制御信号Vi’(=第1制御信号Va)の波形図、(D)は(A)の枠D内の拡大波形図、(E)は(B)の枠E内の拡大波形図、(F)は(C)の枠F内の拡大波形図である。 4A and 4B are waveform diagrams at the time of starting the power supply device according to the comparative example, FIG. 4A is a waveform diagram of the current value Iout and the target value Iref of the DC current I, and FIG. 4B is a waveform diagram of the voltage generated by the superconducting electric magnet 200. The waveform diagram of Vs, (C) is the waveform diagram of the feedback control control signal Vi'(= first control signal Va), (D) is the enlarged waveform diagram in the frame D of (A), and (E) is (B). ) Is an enlarged waveform diagram in the frame E, and (F) is an enlarged waveform diagram in the frame F of (C).

一方、図5は、本実施形態に係る電源装置100の起動時の波形図であって、(A)は直流電流Iの電流値Ioutおよび目標値Irefの波形図、(B)は超伝導電磁石200で生じる電圧Vsの波形図、(C)はフィードバック制御の第2制御信号Vi(=第1制御信号Va+オフセット信号Vb)の波形図、(D)は(A)の枠D内の拡大波形図、(E)は(B)の枠E内の拡大波形図、(F)は(C)の枠F内の拡大波形図である。 On the other hand, FIG. 5 is a waveform diagram at the time of starting of the power supply device 100 according to the present embodiment, (A) is a waveform diagram of the current value Iout and the target value Iref of the DC current I, and (B) is a superconducting electric magnet. The waveform diagram of the voltage Vs generated at 200, (C) is the waveform diagram of the second control signal Vi (= first control signal Va + offset signal Vb) of the feedback control, and (D) is the enlarged waveform in the frame D of (A). The figure, (E) is an enlarged waveform diagram in the frame E of (B), and (F) is an enlarged waveform diagram in the frame F of (C).

比較例に係る電源装置では、図4(D)に示すように、時刻T1において動作を開始させ、時刻T2から時刻T3にかけて目標値Irefを上昇させても、電流値Ioutは上昇せず目標値Irefに追従しない。時刻T3までは、制御信号Vi’の制御指令値が小さいため(図4(F)参照)、リニアレギュレータ部120を構成するトランジスタにベース電流が流れず、リニアレギュレータ部120が動作しないからである。その結果、比較例に係る電源装置では、時刻T2から時刻T3にかけて不感帯域が生じる。 In the power supply device according to the comparative example, as shown in FIG. 4D, even if the operation is started at time T1 and the target value Iref is increased from time T2 to time T3, the current value Iout does not increase and the target value is increased. Does not follow Iref. This is because the control command value of the control signal Vi'is small until time T3 (see FIG. 4F), so that the base current does not flow through the transistors constituting the linear regulator unit 120 and the linear regulator unit 120 does not operate. .. As a result, in the power supply device according to the comparative example, a dead band is generated from the time T2 to the time T3.

時刻T3において、リニアレギュレータ部120が動作し始めると、電流値Ioutは目標値Irefに追従し始める。時刻T3の時点では、電流値Ioutと目標値Irefとの誤差が大きくなっているので、時刻T3から時刻T4にかけて、電流値Ioutが急激に上昇する(図4(D)参照)。このため、時刻T3から時刻T4の間で、超伝導電磁石200に電圧Vsの過大なオーバーシュートが生じてしまう(図4(E)参照)。 At time T3, when the linear regulator unit 120 starts to operate, the current value Iout starts to follow the target value Iref. Since the error between the current value Iout and the target value Iref is large at the time point T3, the current value Iout rises sharply from the time T3 to the time T4 (see FIG. 4D). Therefore, an excessive overshoot of the voltage Vs occurs in the superconducting electromagnet 200 between the time T3 and the time T4 (see FIG. 4E).

一方、本実施形態に係る電源装置100では、図5(D)に示すように、時刻T1において動作を開始させ、時刻T2から時刻T3にかけて目標値Irefを上昇させると、電流値Ioutは目標値Irefに追従する。電源装置100では、第1制御信号Vaの第1制御指令値が小さくても、第1制御指令値にオフセット信号Vbのオフセット値Xが加算されるので(図5(F)参照)、時刻T2から時刻T3にかけてリニアレギュレータ部120を構成するトランジスタにベース電流が流れる(リニアレギュレータ部120が動作する)。その結果、電源装置100では、時刻T2から時刻T3にかけて電流値Ioutは目標値Irefに追従し、不感帯域が生じるのを回避できる。 On the other hand, in the power supply device 100 according to the present embodiment, as shown in FIG. 5D, when the operation is started at the time T1 and the target value Iref is increased from the time T2 to the time T3, the current value Iout becomes the target value. Follow Iref. In the power supply device 100, even if the first control command value of the first control signal Va is small, the offset value X of the offset signal Vb is added to the first control command value (see FIG. 5 (F)), so that the time T2 From to time T3, a base current flows through the transistors constituting the linear regulator unit 120 (the linear regulator unit 120 operates). As a result, in the power supply device 100, the current value Iout follows the target value Iref from the time T2 to the time T3, and it is possible to avoid the generation of a dead band.

また、不感帯域が生じるのを回避できることから、電源装置100では、時刻T3から時刻T4にかけて電流値Ioutが急激に上昇するのを回避できる(図5(D)参照)。したがって、本実施形態に係る電源装置100によれば、起動時に、超伝導電磁石200において発生する電圧Vsのオーバーシュートを抑制できる(図5(E)参照)。 Further, since it is possible to avoid the occurrence of a dead band, the power supply device 100 can avoid a sudden increase in the current value Iout from the time T3 to the time T4 (see FIG. 5 (D)). Therefore, according to the power supply device 100 according to the present embodiment, it is possible to suppress the overshoot of the voltage Vs generated in the superconducting electromagnet 200 at the time of starting (see FIG. 5E).

以上、本発明に係る電源装置の実施形態について説明したが、本発明は上記実施形態に限定されるものではない。 Although the embodiment of the power supply device according to the present invention has been described above, the present invention is not limited to the above embodiment.

本発明に係る電源装置は、直流電圧を出力する直流源と、直流電圧を降圧して誘導性負荷に直流電流を供給するリニアレギュレータ部と、リニアレギュレータ部から出力される直流電流の電流値を目標値に近づけるための制御信号を生成し、リニアレギュレータ部に出力してフィードバック制御を行う制御部とを備え、制御部は、制御信号の制御指令値が常に0よりも大となるように、制御指令値に所定のオフセット値を含ませるのであれば、適宜構成を変更できる。 The power supply device according to the present invention has a DC source that outputs a DC voltage, a linear regulator unit that steps down the DC voltage to supply a DC current to an inductive load, and a DC current value output from the linear regulator unit. It is equipped with a control unit that generates a control signal to bring it closer to the target value and outputs it to the linear regulator unit for feedback control. If the control command value includes a predetermined offset value, the configuration can be changed as appropriate.

本発明の制御部は、オフセット回路143および第2演算回路144に代えて、直流電流Iの目標値Irefを補正する補正回路を備えてもよい。補正回路は、オフセット信号を生成し、生成したオフセット信号を目標値Irefに対応した信号に加算することで、目標値Irefを補正する。補正回路は、補正後の目標値Iref’に対応した信号を第1演算回路141に出力する。 The control unit of the present invention may include a correction circuit for correcting the target value Iref of the direct current I, instead of the offset circuit 143 and the second calculation circuit 144. The correction circuit corrects the target value Iref by generating an offset signal and adding the generated offset signal to the signal corresponding to the target value Iref. The correction circuit outputs a signal corresponding to the corrected target value Iref'to the first calculation circuit 141.

補正後の目標値Iref’に対応した信号が入力された第1演算回路141は、直流電流Iの電流値Ioutと補正後の目標値Iref’との誤差(差分)に対応した誤差信号Verr’を生成する。応答回路142は、誤差信号Verr’に基づいて、電流値Ioutを補正後の目標値Iref’に近づけるための制御信号Vi(第1制御信号Va’)を生成し、制御信号Viをリニアレギュレータ部120に出力する。 The first arithmetic circuit 141 to which the signal corresponding to the corrected target value Iref'is input has an error signal Verr' corresponding to the error (difference) between the current value Iout of the DC current I and the corrected target value Iref'. To generate. The response circuit 142 generates a control signal Vi (first control signal Va') for bringing the current value Iout closer to the corrected target value Iref' based on the error signal Verr', and the control signal Vi is a linear regulator unit. Output to 120.

すなわち、制御部が補正回路を備える構成は、オフセット信号を目標値Irefに対応した信号に加算することで、制御信号Vi(第1制御信号Va’)の制御指令値に所定のオフセット値を含ませる構成である。 That is, in a configuration in which the control unit includes a correction circuit, a predetermined offset value is included in the control command value of the control signal Vi (first control signal Va') by adding the offset signal to the signal corresponding to the target value Iref. It is a configuration that allows.

本発明に係る電源装置において、オフセット信号Vbのオフセット値は、リニアレギュレータ部120を構成するトランジスタにベース電流を流すために必要な電圧値に設定されることが好ましいが、超伝導電磁石200において発生する電圧Vsのオーバーシュートの許容量に応じて適宜変更できる。例えば、上記トランジスタにベース電流を流すために必要な電圧値がX[V]の場合、オフセット値をX[V]±5%の範囲内の値に設定してもよい。 In the power supply device according to the present invention, the offset value of the offset signal Vb is preferably set to a voltage value required for passing a base current through the transistor constituting the linear regulator unit 120, but it is generated in the superconducting electromagnet 200. It can be appropriately changed according to the allowable amount of overshoot of the voltage Vs to be applied. For example, when the voltage value required to pass the base current through the transistor is X [V], the offset value may be set to a value within the range of X [V] ± 5%.

本実施形態のオフセット回路143は、図2に示すように抵抗分圧回路にてオフセット電圧を生成しているが、オフセット電圧の生成手段はこれに限定されず、市販の電圧リファレンスICを抵抗分圧回路に替えて用いることもできる。 The offset circuit 143 of the present embodiment generates an offset voltage by a resistance voltage divider circuit as shown in FIG. 2, but the means for generating the offset voltage is not limited to this, and a commercially available voltage reference IC is used as a resistance component. It can also be used in place of the voltage circuit.

本発明に係る電源装置は、超伝導電磁石以外の誘導性負荷に対しても適用することができる。すなわち、本発明に係る電源装置は、超伝導電磁石以外の誘導性負荷に対しても、電圧のオーバーシュートを抑制できる。 The power supply device according to the present invention can also be applied to an inductive load other than a superconducting electromagnet. That is, the power supply device according to the present invention can suppress voltage overshoot even with respect to an inductive load other than the superconducting electromagnet.

100 電源装置
110 直流源
120 リニアレギュレータ部
121 第1レギュレータ部
122 第2レギュレータ部
123 第3レギュレータ部
130 電流検出手段
140 制御部
141 第1演算回路
142 応答回路
143 オフセット回路
144 第2演算回路
200 超伝導電磁石
100 Power supply 110 DC source 120 Linear regulator unit 121 First regulator unit 122 Second regulator unit 123 Third regulator unit 130 Current detection means 140 Control unit 141 First arithmetic circuit 142 Response circuit 143 Offset circuit 144 Second arithmetic circuit 200 Super Conductive electric magnet

Claims (4)

誘導性負荷に直流電流を供給する電源装置であって、
直流電圧を出力する直流源と、
前記直流源から出力された前記直流電圧を降圧し、前記誘導性負荷に前記直流電流を供給するリニアレギュレータ部と、
前記リニアレギュレータ部から出力される前記直流電流の電流値を前記直流電流の目標値に近づけるための制御信号を生成し、前記制御信号を前記リニアレギュレータ部に出力して、前記リニアレギュレータ部のフィードバック制御を行う制御部と、を備え、
前記制御部は、
前記制御信号の制御指令値が常に0よりも大となるように、前記制御指令値に所定のオフセット値を含ませることを特徴とする電源装置。
A power supply that supplies direct current to an inductive load.
A DC source that outputs a DC voltage and
A linear regulator unit that steps down the DC voltage output from the DC source and supplies the DC current to the inductive load.
A control signal for bringing the current value of the DC current output from the linear regulator unit closer to the target value of the DC current is generated, the control signal is output to the linear regulator unit, and feedback from the linear regulator unit is performed. It is equipped with a control unit that performs control.
The control unit
A power supply device characterized in that a predetermined offset value is included in the control command value so that the control command value of the control signal is always larger than 0.
前記制御部は、
前記電流値と前記目標値との誤差に対応した誤差信号を生成する第1演算回路と、
前記誤差信号に基づいて、前記電流値を前記目標値に近づけるための第1制御信号を生成する応答回路と、
前記オフセット値に関するオフセット信号を生成するオフセット回路と、
前記第1制御信号に前記オフセット信号を加算した第2制御信号を生成し、前記第2制御信号を前記制御信号として前記リニアレギュレータ部に出力する第2演算回路と、
を備えることを特徴とする請求項1に記載の電源装置。
The control unit
A first arithmetic circuit that generates an error signal corresponding to the error between the current value and the target value, and
A response circuit that generates a first control signal for bringing the current value closer to the target value based on the error signal.
An offset circuit that generates an offset signal related to the offset value, and an offset circuit.
A second arithmetic circuit that generates a second control signal by adding the offset signal to the first control signal and outputs the second control signal as the control signal to the linear regulator unit.
The power supply device according to claim 1, further comprising.
前記第2演算回路は、オペアンプ加算回路であることを特徴とする請求項2に記載の電源装置。 The power supply device according to claim 2, wherein the second arithmetic circuit is an operational amplifier adder circuit. 前記リニアレギュレータ部は、直列接続された複数のトランジスタを含み、
前記オフセット値は、前記トランジスタにベース電流を流すために必要な電圧値に設定されていることを特徴とする請求項1~3のいずれか一項に記載の電源装置。
The linear regulator unit includes a plurality of transistors connected in series.
The power supply device according to any one of claims 1 to 3, wherein the offset value is set to a voltage value required for passing a base current through the transistor.
JP2020124434A 2020-07-21 2020-07-21 power supply Active JP7449802B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020124434A JP7449802B2 (en) 2020-07-21 2020-07-21 power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020124434A JP7449802B2 (en) 2020-07-21 2020-07-21 power supply

Publications (2)

Publication Number Publication Date
JP2022021066A true JP2022021066A (en) 2022-02-02
JP7449802B2 JP7449802B2 (en) 2024-03-14

Family

ID=80220181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020124434A Active JP7449802B2 (en) 2020-07-21 2020-07-21 power supply

Country Status (1)

Country Link
JP (1) JP7449802B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007164270A (en) 2005-12-09 2007-06-28 Rohm Co Ltd Power supply device and electric appliance having the same
JP5092982B2 (en) 2008-08-12 2012-12-05 富士通株式会社 DC offset correction apparatus and method
JP7141284B2 (en) 2017-09-13 2022-09-22 ローム株式会社 regulator circuit

Also Published As

Publication number Publication date
JP7449802B2 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
CN109756111B (en) Circuit for a switched mode power supply
US7193871B2 (en) DC-DC converter circuit
US8378584B2 (en) Power factor converter and method
JP2010154639A (en) Switching power supply circuit
JP5298050B2 (en) Switching power supply circuit
KR102538433B1 (en) Switching regulator
JP2017099156A (en) Current mode control switching power supply device
JP2019071715A (en) Switching regulator
US7397248B2 (en) Amplifier having a regulation system controlled by the output stage
JP6160188B2 (en) Switching regulator
JP2017085820A (en) Power supply device, power supply circuit control method, and program
JP2022021066A (en) Power supply device
JP2006311728A (en) Dc power supply control unit
JP2008011585A (en) Switching regulator
Lin Decentralized control of an active capacitor with NDO-based feedforward compensation
JPS61244269A (en) Switching power source
JP2015139307A (en) Dc/dc converter
US11557968B2 (en) Power supply circuit capable of stable operation
JP2020022325A (en) Switching power supply device
JP5789427B2 (en) Drive circuit
US10890933B2 (en) Voltage regulator error detection and correction
US11349391B1 (en) Adaptive error amplifier clamping in a multi-feedback loop system
JP2012157151A (en) Power supply unit and electronic apparatus using the same
JP7050392B2 (en) Power converter
JP2024009358A (en) Power conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240304

R150 Certificate of patent or registration of utility model

Ref document number: 7449802

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150