JP2022000782A5 - - Google Patents

Claims (17)

1. ニューラルネットワーク計算を実行するための回路であって、
   ベクトル計算ユニットを備え、前記ベクトル計算ユニットは、
   プール回路を含み、前記プール回路は、
   ニューラルネットワーク層の計算出力である値のセットを、前記ベクトル計算ユニットに含まれる他の回路から受け取るように構成され、
   前記値のセットに対して特定のプール関数を実行するように構成され、前記特定のプール関数は、前記値のセットにおける１つ以上の値をプールするために使用され、
   前記プール回路は、さらに、前記値のセットにおける前記１つ以上の値をプールするために使用される前記特定のプール関数に基づいてプール値を生成するように構成され、
   前記特定のプール関数は、前記ベクトル計算ユニットによって受け取られる制御信号によって複数のプール関数の中から指定され、前記制御信号は、前記値のセットにおける前記１つ以上の値をプールするために前記プール回路によって使用される１つ以上のパラメータを指定し、少なくとも１つのパラメータは、前記ニューラルネットワークの特定のニューラルネットワーク層のためのストライド値を備える、回路。
2. 前記値のセットは、正規化値を備え、前記プール回路は、集約回路を備え、
   前記集約回路は、集約関数を前記正規化値のうちの１つ以上に適用して前記プール値を生成するように構成され、前記集約関数は、前記値のセットにおける前記１つ以上の値をプールするために使用される前記特定のプール関数を表す、請求項１に記載の回路。
3. 前記集約関数は、前記プール回路に、前記値のセットにおける前記正規化値の最大値、最小値もしくは平均値、または前記値のセットにおける前記正規化値のサブセットの最大値、最小値もしくは平均値を返させるように動作可能である、請求項２に記載の回路。
4. 前記プール回路は、さらに、前記特定のプール関数に基づいて値のＭ×Ｎセットのプールを実行するように構成され、ＭおよびＮの各々は、１以上の整数である、請求項１～３のいずれか１項に記載の回路。
5. 前記ベクトル計算ユニットは、複数の並列プール回路を含み、
   前記複数の並列プール回路の各プール回路は、所与のクロックサイクルにわたって、前記値のセットからそれぞれの要素を受け取るように構成される、請求項１～４のいずれか１項に記載の回路。
6. 前記プール回路は、さらに、前記プール回路に含まれる複数のレジスタおよび複数のメモリユニットに前記値のセットを格納するように構成され、
   前記複数のレジスタおよび前記複数のメモリユニットは、直列に接続され、
   各レジスタは、前記値のセットのうちの１つの値を格納するように構成され、各メモリユニットは、前記値のセットのうちの複数の値を格納するように構成される、請求項１～５のいずれか１項に記載の回路。
7. 前記プール回路は、毎クロックサイクル後に、前記値のセットにおける所与の値を前記プール回路の後続のレジスタまたはメモリユニットにシフトして、前記値のセットから前記プール値を生成するように構成される、請求項６に記載の回路。
8. 前記値のセットは、累積値のベクトルを備え、
   前記プール回路は、前記ベクトル計算ユニットによって受け取られる制御信号によって指定される特定のプール関数に基づいて前記プール値を生成する、請求項１～７のいずれか１項に記載の回路。
9. ニューラルネットワーク計算を実行するための方法であって、
   ベクトル計算ユニットに含まれるプール回路が、前記ニューラルネットワーク計算を実行するための値のセットを受け取るステップと、
   前記プール回路が、前記値のセットに対して特定のプール関数を実行するステップとを備え、前記特定のプール関数は、前記値のセットにおける１つ以上の値をプールするために使用され、前記方法は、さらに、
   前記プール回路が、前記値のセットにおける前記１つ以上の値をプールするために使用される前記特定のプール関数に基づいてプール値を生成するステップと、
   前記プール回路が、前記ベクトル計算ユニットに含まれる他の回路に前記プール値を提供して、前記ニューラルネットワーク計算を実行するステップとを備え、
   前記特定のプール関数は、前記ベクトル計算ユニットによって受け取られる制御信号によって複数のプール関数の中から指定され、前記制御信号は、前記値のセットにおける前記１つ以上の値をプールするために前記プール回路によって使用される１つ以上のパラメータを指定し、少なくとも１つのパラメータは、前記ニューラルネットワークの特定のニューラルネットワーク層のためのストライド値を備える、方法。
10. 前記値のセットは、正規化値を備え、
    前記方法は、さらに、
    前記プール回路が、集約関数を前記正規化値のうちの１つ以上に適用して前記プール値を生成するステップを備え、
    前記集約関数は、前記値のセットにおける前記１つ以上の値をプールするために使用される前記特定のプール関数を表す、請求項９に記載の方法。
11. 前記集約関数は、前記プール回路に、前記値のセットにおける前記正規化値の最大値、最小値もしくは平均値、または前記値のセットにおける前記正規化値のサブセットの最大値、最小値もしくは平均値を返させるように動作可能である、請求項１０に記載の方法。
12. 前記プール回路が、前記プール回路に含まれる複数のレジスタおよび複数のメモリユニットに前記値のセットを格納するステップをさらに備え、
    前記複数のレジスタおよび前記複数のメモリユニットは、直列に接続され、
    各レジスタは、前記値のセットのうちの１つの値を格納するように構成され、各メモリユニットは、前記値のセットのうちの複数の値を格納するように構成される、請求項９～１１のいずれか１項に記載の方法。
13. 前記プール回路が、毎クロックサイクル後に、前記値のセットにおける所与の値を前記プール回路の後続のレジスタまたはメモリユニットにシフトして、前記値のセットから前記プール値を生成するステップをさらに備える、請求項１２に記載の方法。
14. 前記プール値を生成するステップは、前記ベクトル計算ユニットによって受け取られる制御信号によって指定される特定のプール関数に基づいて前記プール値を生成するステップを備える、請求項９～１３のいずれか１項に記載の方法。
15. 前記値のセットに対して前記特定のプール関数を実行するステップは、前記特定のプール関数に基づいて値のＭ×Ｎセットのプールを実行するステップを備え、ＭおよびＮの各々は、１以上の整数である、請求項９～１４のいずれか１項に記載の方法。
16. ニューラルネットワーク計算を実行するための命令を格納するための非一時的な機械読取可能な記憶装置であって、前記命令は、動作を実行させるようにプロセッサによって実行可能であり、前記動作は、
    ベクトル計算ユニットに含まれるプール回路が、前記ニューラルネットワーク計算を実行するための値のセットを受け取るステップと、
    前記プール回路が、前記値のセットに対して特定のプール関数を実行するステップとを備え、
    前記特定のプール関数は、前記値のセットにおける１つ以上の値をプールするために使用され、前記動作は、さらに、
    前記プール回路が、前記値のセットにおける前記１つ以上の値をプールするために使用される前記特定のプール関数に基づいてプール値を生成するステップと、
    前記プール回路が、前記ベクトル計算ユニットに含まれる他の回路に前記プール値を提供して、前記ニューラルネットワーク計算を実行するステップとを備え、
    前記特定のプール関数は、前記ベクトル計算ユニットによって受け取られる制御信号によって複数のプール関数の中から指定され、前記制御信号は、前記値のセットにおける前記１つ以上の値をプールするために前記プール回路によって使用される１つ以上のパラメータを指定し、少なくとも１つのパラメータは、前記ニューラルネットワークの特定のニューラルネットワーク層のためのストライド値を備える、非一時的な機械読取可能な記憶装置。
17. コンピュータによって実行されるプログラムであって、前記プログラムは、前記コンピュータに、請求項９～１５のいずれか１項に記載の方法を実行させる、プログラム。