JP6740920B2 - 演算処理装置 - Google Patents
演算処理装置 Download PDFInfo
- Publication number
- JP6740920B2 JP6740920B2 JP2017016715A JP2017016715A JP6740920B2 JP 6740920 B2 JP6740920 B2 JP 6740920B2 JP 2017016715 A JP2017016715 A JP 2017016715A JP 2017016715 A JP2017016715 A JP 2017016715A JP 6740920 B2 JP6740920 B2 JP 6740920B2
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic
- data
- unit
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Image Analysis (AREA)
Description
(ニューラルネットワーク)
図1には、詳しくは後述する演算処理装置10に適用されるニューラルネットワーク、この場合、畳み込みニューラルネットワークの構成例を概念的に示している。畳み込みニューラルネットワークNは、入力データである画像データD1から所定の形状やパターンを認識する画像認識技術に応用されるものであり、中間層Naと全結合層Nbとを有する。中間層Naは、複数の特徴量抽出処理層Na1,Na2・・・が階層的に接続された構成である。各特徴量抽出処理層Na1,Na2・・・は、それぞれ畳み込み層Cおよびプーリング層Pを備える。
図5に例示する演算処理装置10は、複数、この場合5つの演算ブロック11A〜11Eと、複数、この場合、5つの比較回路12A〜12Eと、複数、この場合、5つの識別番号付与回路13A〜13Eと、を備えている。演算処理装置10は、1つの演算ブロック11A〜11Eに対し、1つの比較回路12A〜12Eおよび1つの識別番号付与回路13A〜13Eを備える構成となっている。そして、演算処理装置10は、1つの演算ブロック11A〜11E、1つの比較回路12A〜12E、1つの識別番号付与回路13A〜13Eからなる組を複数、この場合、5つ形成しており、これらの組を下流側から上流側に向けて列状に配列した構成となっている。
図7に例示するように、演算部15は、さらに差替ユニット21を備える。差替ユニット21は、他の演算部15に入力する入力データを、演算結果データが取り得る値のうち最も小さい値を示す最小値データに差し替えるものであり、第1差替回路22および第2差替回路23を有する。また、演算部15は、さらに、有効信号生成回路24およびアンド回路25を備えている。アンド回路25には、重み係数入力回路15bから重み係数が入力される。また、アンド回路25には、有効信号生成回路24から有効信号が入力される。アンド回路25は、重み係数入力回路15bから重み係数が入力され、且つ、有効信号生成回路24から有効信号が入力されると、その重み係数を第1差替回路22に出力する。
図8に例示する演算処理装置10は、複数の演算ユニット14A〜14Eからなる演算ユニット群114を複数備えている。また、演算ユニット群114は、それぞれ、比較回路31、選択回路32、格納回路33を備えている。演算ユニット群114は、自身が出力する最大値データに、その最大値データに付与した識別番号を添付して出力する。即ち、演算ユニット群114は、最大値データと識別番号を対応付けて出力するようになっている。
本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能である。例えば、上述した複数の実施形態を適宜組み合わせて実施してもよい。また、演算ブロックの数や演算器の数は、5つに限られるものではなく、その数を適宜変更して構成することができる。また、比較回路の数や識別番号付与回路の数も、演算ブロックの数に応じて、その数を適宜変更して構成することができる。
Claims (4)
- 複数の処理層が階層的に接続されたニューラルネットワークによる演算を実行する演算処理装置(10)であって、
前記演算を実行する複数の演算ブロック(11A〜11E)と、
前記演算ブロックを構成する複数の演算部(15)と、
前記演算部を、入力データを演算して出力する演算出力モードと、入力データを演算しないで出力する非演算出力モードと、に切り換える切換部(15f)と、
前記演算ブロックに対応して設けられ、自身が対応する前記演算ブロックが出力する演算結果データと他の前記演算ブロックが出力する演算結果データの大小関係を比較し、その比較結果に基づいて、値が大きい演算結果データを出力する比較部(12A〜12E)と、
前記比較部が出力する前記演算結果データに識別番号を付与する付与部(13A〜13E)と、
を備える演算処理装置。 - 前記演算部に入力する入力データを、前記演算結果データが取り得る値のうち最小値を示す最小値データに差し替える差替部(21)をさらに備える請求項1に記載の演算処理装置。
- 前記演算ブロックを含む複数の演算ユニット(14A〜14E)により複数の演算ユニット群(114)が構成され、
複数の前記演算ユニット群が出力する演算結果データの大小関係を比較し、その比較結果に基づいて、最も値が大きい演算結果データを格納する格納部(33)をさらに備える請求項1または2に記載の演算処理装置。 - 複数の前記演算結果データの値が等しい場合には、前記演算結果データに付与されている前記識別番号の大小関係を比較し、その比較結果に基づいて、前記格納部に格納する演算結果データを選択する請求項3に記載の演算処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017016715A JP6740920B2 (ja) | 2017-02-01 | 2017-02-01 | 演算処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017016715A JP6740920B2 (ja) | 2017-02-01 | 2017-02-01 | 演算処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018124813A JP2018124813A (ja) | 2018-08-09 |
JP6740920B2 true JP6740920B2 (ja) | 2020-08-19 |
Family
ID=63111416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017016715A Active JP6740920B2 (ja) | 2017-02-01 | 2017-02-01 | 演算処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6740920B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112424713A (zh) * | 2018-08-23 | 2021-02-26 | 西门子股份公司 | 人工智能计算设备、控制方法及装置、工程师站及工业自动化系统 |
US10579924B1 (en) * | 2018-09-17 | 2020-03-03 | StradVision, Inc. | Learning method, learning device with multi-feeding layers and testing method, testing device using the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0784966A (ja) * | 1993-08-06 | 1995-03-31 | Toshiba Corp | データ処理装置 |
JPH0784980A (ja) * | 1993-09-10 | 1995-03-31 | Hitachi Ltd | ニューロコンピュータシステム |
JP2969115B1 (ja) * | 1998-11-25 | 1999-11-02 | 株式会社日立製作所 | 半導体装置 |
JP6314628B2 (ja) * | 2014-04-28 | 2018-04-25 | 株式会社デンソー | 演算処理装置 |
US10192162B2 (en) * | 2015-05-21 | 2019-01-29 | Google Llc | Vector computation unit in a neural network processor |
-
2017
- 2017-02-01 JP JP2017016715A patent/JP6740920B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018124813A (ja) | 2018-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6365258B2 (ja) | 演算処理装置 | |
KR101863615B1 (ko) | 신경망 학습 기반의 변종 악성 코드를 탐지하기 위한 장치, 이를 위한 방법 및 이 방법을 수행하기 위한 프로그램이 기록된 컴퓨터 판독 가능한 기록매체 | |
JP6314628B2 (ja) | 演算処理装置 | |
JP2015215837A (ja) | 演算処理装置 | |
JP5889431B2 (ja) | 画像処理装置及び画像処理方法 | |
JP6645252B2 (ja) | 演算処理装置 | |
US9053387B2 (en) | Image processing circuit and image detection device | |
US11354238B2 (en) | Method and device for determining memory size | |
JP6740920B2 (ja) | 演算処理装置 | |
JP6561877B2 (ja) | 演算処理装置 | |
JP2019016159A (ja) | 畳み込みニューラルネットワーク | |
JP6800656B2 (ja) | 演算回路、その制御方法及びプログラム | |
JP2014203136A (ja) | 情報処理装置、情報処理方法、及びプログラム | |
WO2020075433A1 (ja) | ニューラルネットワーク処理装置、ニューラルネットワーク処理方法、およびニューラルネットワーク処理プログラム | |
US11500767B2 (en) | Method and device for determining a global memory size of a global memory size for a neural network | |
JP2012221131A (ja) | 画像認識プロセッサ | |
JP2017027314A (ja) | 並列演算装置、画像処理装置及び並列演算方法 | |
JP2012222453A5 (ja) | ||
JP6622369B1 (ja) | 訓練データを生成する方法、コンピュータおよびプログラム | |
CN113963241B (zh) | Fpga硬件架构及其数据处理方法、存储介质 | |
JP5911633B1 (ja) | 画像処理装置 | |
CN112686911A (zh) | 一种控件区域生成方法、装置、电子设备及存储介质 | |
JP5277498B2 (ja) | 類似情報分類参照装置および類似情報分類参照方法 | |
JP6848216B2 (ja) | 演算処理装置 | |
JP2012022535A (ja) | 検出器構成装置、方法、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200623 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200706 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6740920 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |