JP2021527358A - 複数の相殺パスを含むサーキュレータ用の回路及び方法 - Google Patents
複数の相殺パスを含むサーキュレータ用の回路及び方法 Download PDFInfo
- Publication number
- JP2021527358A JP2021527358A JP2020568758A JP2020568758A JP2021527358A JP 2021527358 A JP2021527358 A JP 2021527358A JP 2020568758 A JP2020568758 A JP 2020568758A JP 2020568758 A JP2020568758 A JP 2020568758A JP 2021527358 A JP2021527358 A JP 2021527358A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- port
- laminated
- circulator
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/38—Circulators
- H01P1/397—Circulators using non- reciprocal phase shifters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/38—Circulators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/38—Circulators
- H01P1/383—Junction circulators, e.g. Y-circulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1466—Passive mixer arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/161—Multiple-frequency-changing all the frequency changers being connected in cascade
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0003—Rat race couplers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Transmitters (AREA)
- Amplifiers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transceivers (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Abstract
サーキュレータが:第1の側(1S)、及び第3ポートに接続された第2の側(2S)を有するジャイレータと;ジャイレータの1Sに接続された1S及び第1ポートに接続された2Sを有する第1伝送線セクション(TLS)と;第1ポートに接続された1Sを有し第2ポートに接続された2Sを有する第2TLSと;第2ポートに接続された1Sを有し第3ポートに接続された2Sを有する第3TLSと;第1ポートと第3ポートとの間に接続され、第1ポートの第1電圧と位相が90度ずれた電流を導入する第1相殺パス(CP)と;第2ポートと第3ポートとの間に接続され、第1CPによって導入される電流に直交する電流を導入する第2CPとを具えている。
Description
関連出願のクロスリファレンス
本願は、米国特許仮出願第62/683541号、2018年6月11日出願により優先権を主張し、この米国特許仮出願はその全文を参照することによって本明細書に含める。
本願は、米国特許仮出願第62/683541号、2018年6月11日出願により優先権を主張し、この米国特許仮出願はその全文を参照することによって本明細書に含める。
政府援助による研究に関する声明
本発明は、米国防総省(DOD:Department of Defense)及び米国防総省国防高等研究事業局(DARPA:Defense Advanced Research Projects Agency)によって付与された認可番号HR0011-17-2-0007の下で政府支援によりなされたものである。米国政府は本発明における特定の権利を有する。
本発明は、米国防総省(DOD:Department of Defense)及び米国防総省国防高等研究事業局(DARPA:Defense Advanced Research Projects Agency)によって付与された認可番号HR0011-17-2-0007の下で政府支援によりなされたものである。米国政府は本発明における特定の権利を有する。
背景
全二重通信では、トランシーバの送信機及び受信機が同じ周波数帯域上で同時に動作し、半二重通信に比べてネットワーク容量を倍増させるその潜在能力により、新興の5G(fifth generation:第5世代)通信ネットワークにとって大きな関心を引き出している。それに加えて、同時送受信機能を、次世代フェーズドアレイ・レーダー、特に将来のコネクテッドカー(インターネット常時接続自動車)または自動運転車(無人自動車)にとっての実現技術となり得る量産向けの自動車レーダーに含めるために進行中のいくつかの尽力が存在する。しかし、実現の見通しの観点からのより大きな挑戦はアンテナ・インタフェースである。
全二重通信では、トランシーバの送信機及び受信機が同じ周波数帯域上で同時に動作し、半二重通信に比べてネットワーク容量を倍増させるその潜在能力により、新興の5G(fifth generation:第5世代)通信ネットワークにとって大きな関心を引き出している。それに加えて、同時送受信機能を、次世代フェーズドアレイ・レーダー、特に将来のコネクテッドカー(インターネット常時接続自動車)または自動運転車(無人自動車)にとっての実現技術となり得る量産向けの自動車レーダーに含めるために進行中のいくつかの尽力が存在する。しかし、実現の見通しの観点からのより大きな挑戦はアンテナ・インタフェースである。
全二重トランシーバ用のアンテナ・インタフェースを実現することができる1つの方法は、非可逆サーキュレータを用いることである。電子回路における可逆性は、対称かつ時間非依存性の誘電率テンソル及び透磁率テンソルによって記述される線形系及び線形材料の基本的性質である。非可逆性は信号を一方向のみに進行させる。例えば、サーキュレータにおける非可逆性は、サーキュレータ全体を通して信号を一方向のみに進行させる。こうした方向性の信号の流れは全二重無線通信を可能にする、というのは、送信機からの信号はアンテナのみに指向され(受信機には指向されず)、アンテナで受信した信号は受信機のみに指向される(送信機には指向されない)からである。さらに、受信機は送信機からの信号から絶縁され、高電力の送信信号による受信機の感度抑圧(低感度化)及びあり得る絶縁破壊を防止する。
従来、非可逆サーキュレータはフェライト材料を用いて実現されてきた。フェライト材料は外部磁界の印加の下でその可逆性を失う材料である。しかし、フェライト材料はCMOS IC(complementary metal oxide semiconductor integrated circuit:相補型金属酸化物半導体集積回路)技術に集積することができない。さらに、外部磁界の必要性はフェライト系サーキュレータを大型で高価にする。
従って、回路における非可逆性を実現するための新たなメカニズムが望まれる。
概要
複数の相殺パス(経路)を含むサーキュレータ用の回路及び方法を提供する。一部の好適例ではサーキュレータが提供され、このサーキュレータは:第1の側を有し、第3ポートに接続された第2の側を有するジャイレータと;ジャイレータの第1の側に接続された第1の側、及び第1ポートに接続された第2の側を有する第1伝送線セクション(部分)と;第1ポートに接続された第1の側を有し、第2ポートに接続された第2の側を有する第2伝送線セクションと;第2ポートに接続された第1の側を有し、第3ポートに接続された第2の側を有する第3伝送線セクションと;第1ポートと第3ポートとの間に接続され、第1ポートの第1電圧と位相が90度ずれた電流を導入する第1相殺(キャンセレーション)パスと;第2ポートと第3ポートとの間に接続され、第1相殺パスによって導入される電流に直交する電流を導入する第2相殺パスとを具えている。
複数の相殺パス(経路)を含むサーキュレータ用の回路及び方法を提供する。一部の好適例ではサーキュレータが提供され、このサーキュレータは:第1の側を有し、第3ポートに接続された第2の側を有するジャイレータと;ジャイレータの第1の側に接続された第1の側、及び第1ポートに接続された第2の側を有する第1伝送線セクション(部分)と;第1ポートに接続された第1の側を有し、第2ポートに接続された第2の側を有する第2伝送線セクションと;第2ポートに接続された第1の側を有し、第3ポートに接続された第2の側を有する第3伝送線セクションと;第1ポートと第3ポートとの間に接続され、第1ポートの第1電圧と位相が90度ずれた電流を導入する第1相殺(キャンセレーション)パスと;第2ポートと第3ポートとの間に接続され、第1相殺パスによって導入される電流に直交する電流を導入する第2相殺パスとを具えている。
詳細な説明
図1A、1B、1C、及び1Dは、一部の実施形態において非可逆の位相シフトを実現することができる方法の例を示す。
図1A、1B、1C、及び1Dは、一部の実施形態において非可逆の位相シフトを実現することができる方法の例を示す。
図1Aを参照すれば、信号cos(ωint)をノードAに注入することができる。このことを図1Bのグラフ101に表す。図1Aに示すように、次に、スイッチ群を次の信号によって切り換えることができる:cos(ωmt);cos(ωmt+Φ);sin(ωmt);及びsin(ωmt+Φ)、ここにΦは90°である。図1A及び1B中に示すΦ1及びΦ2はΦに関係し、次式による:2Φ=180=Φ1−Φ2(あるいは等価的に、2×Td×ωm/π=1、ここにTdは伝送線の遅延)。ノードAに最寄りのスイッチ群における切り換えの結果として入力信号が転流され、ωin−ωm及びωin+ωmにおける各伝送線上の転流後に2つの混合積が出現する。次に、これらの信号は上側及び下側の伝送線を通って流れる(これらの伝送線は、ωin−ωm及びωin+ωmにおいて、それぞれ−Φ1及び−Φ2の位相シフトを与える)。上側の伝送線を通って流れる混合トーン信号は、ωin−ωm及びωin+ωmにおいて、それぞれ−Φ1及び−Φ2の合計位相シフトを有してノードB1Fに出現する。下側の伝送線を通って流れる混合トーン信号は、ωin−ωm及びωin+ωmにおいて、それぞれ−Φ1+90°及び−Φ2−90°の合計位相シフトを有してノードB2Fに出現する。このことを図1Bのグラフ102に示す。次に、これらの位相シフトされた信号は、ノードCに最寄りのスイッチ群によってωmにおいて再度転流され、但しΦの位相シフトを伴う。グラフ102中の4つの信号の各々について、ノードCにおける転流後に2つの混合積が出現する(合計8つの信号になる)。図1Bのグラフ103に示すように、これらの混合積は、ωin−2ωm、ωm、及びωin+2ωmにおいて、次の表中に示す位相シフトを有して出現する。
表に見られるように、ωin−2ωmの信号とωin+2ωmの信号とは位相が180°ずれ、従って互いに相殺し合う。また、ωinの信号は全部が同相であり、従って相加されてΦ−Φ1または90°−Φ1の位相シフトを有する単一の信号になる。このことを図1Bのグラフ104に示す。
図1Cを参照すれば、信号cos(ωint)をノードCに注入することができることがわかる。このことを図1Dのグラフ111中に表す。図1Cに示すように、スイッチ群を次の信号によって切り換える:cos(ωmt);cos(ωmt+Φ);sin(ωmt);及びsin(ωmt+Φ)、ここにΦは90°である。図1C及び1Dに示すΦ1及びΦ2はΦに関係し、次式による:2Φ=180=Φ1−Φ2(あるいは等価的に、2×Td×ωm/π=1、ここにTdは伝送線の遅延)。ノードCに最寄りのスイッチ群における切り換えの結果として、入力信号が転流されて、(−Φの位相シフトを伴う)ωin−ωm及び(Φの位相シフトを伴う)ωin+ωmにおける各伝送線上の転流後に2つの混合積が出現する。次に、これらの信号は上側及び下側の伝送線を通って流れる(これらの伝送線は、ωin−ωm及びωin+ωmにおいて、それぞれ−Φ1及び−Φ2の位相シフトを与える)。上側の伝送線を通って流れる混合トーン信号は、ωin−ωm及びωin+ωmにおいて、それぞれ−Φ−Φ1及びΦ−Φ2の合計位相シフトを有してノードB1Rに出現する。下側の伝送線を通って流れる混合トーン信号は、ωin−ωm及びωin+ωmにおいて、それぞれ90°−Φ−Φ1及び−90°+Φ−Φ2の合計位相シフトを有してノードB2Rに出現する。このことを図1Dのグラフ112に示す。次に、これらの位相シフトされた信号は、ノードAに最寄りのスイッチ群によってωmにおいて再度転流される。グラフ112中の4つの信号の各々について、ノードAにおける転流後に2つの混合積が出現する(合計8つの信号になる)。図1Dのグラフ113に示すように、これらの混合積は、ωin−2ωm、ωm、及びωin+2ωmにおいて、次の表中に示す位相シフトを有して出現する:
表に見られるように、ωin−2ωmの信号とωin+2ωmの信号とは位相が180°ずれ、従って互いに相殺し合う。また、ωinの信号は全部が同相であり、従って相加されてΦ−Φ1または90°−Φ1の位相シフトを有する単一の信号になる。このことを図1Dのグラフ114に示す。
図1C及び1Dのそれぞれグラフ104及び114に見られるように、ωinの信号は、順方向と逆方向とで異なる位相シフト(それぞれΦ−Φ1及び−Φ−Φ1)を受け、位相の非可逆性を実証している。
図1A、1B、1C、及び1Dに示す構成の散乱パラメータ行列は、次式の[S]によって表すことができる:
ここにjは−1の平方根である。右上隅の項中の−Φ及び左下隅の項中の+Φは、位相が非可逆的であることを示す。
図2A、2B、2C、及び2Dに、一部の実施形態において非可逆的振幅(アイソレータ:信号絶縁器)を実現することができる方法の例を示す。
図2Aを参照すれば、信号cos(ωint)がノードAに注入されることがわかる。このことを図2Bのグラフ201に表す。図2Aに示すように、スイッチ群は次の信号によって切り換えられる:cos(ωmt);cos(ωmt+Φ);sin(ωmt);及びsin(ωmt+Φ)、ここにΦは45°である。図2A及び2Bに示すΦ1及びΦ2はΦに関係し、次式による:2Φ=90°=Φ1−Φ2(あるいは等価的に、4×Td×ωm/π=1、ここにTdは伝送線の遅延)。ノードAに最寄りのスイッチ群における切り換えの結果として、入力信号が転流され、ωin−ωm及びωin+ωmにおける各伝送線上の転流後に2つの混合積が出現する。次に、これらの信号は上側及び下側の伝送線を通って流れる(これらの伝送線は、ωin−ωm及びωin+ωmにおいて、それぞれ−Φ1及び−Φ2の位相シフトを与える)。上側の伝送線を通って流れる混合トーン信号は、ωin−ωm及びωin+ωmにおいて、それぞれ−Φ1及び−Φ2の合計位相シフトを有してノードB1Fに出現する。下側の伝送線を通って流れる混合トーン信号は、ωin−ωm及びωin+ωmにおいて、それぞれ−Φ1+90°及び−Φ2−90°の位相シフトを有してノードB2Fに出現する。このことを図2Bのグラフ202に示す。次に、これらの位相シフトされた信号は、ノードCに最寄りのスイッチ群によってωmにおいて再度転流され、但しΦの位相シフトを伴う。グラフ202中の4つの信号の各々について、ノードCにおける転流後に2つの混合積が出現する(合計8つの信号になる)。図2Bのグラフ203中に示すように、これらの混合積は、ωin−2ωm、ωm、及びωin+2ωmにおいて、次の表中に示す位相シフトを有して出現する:
表に見られるように、ωin−2ωmの信号とωin+2ωmの信号とは位相が180°ずれ、従って互いに相殺し合う。また、ωinの信号は全部が同相であり、従って相加されてΦ−Φ1または45°−Φ1の位相シフトを有する単一の信号になる。このことを図2Bのグラフ204に示す。
図2Cを参照すれば、信号cos(ωint)がノードCに注入されることがわかる。このことを図2Dのグラフ211に表す。図2Cに示すように、スイッチ群は次の信号によって切り換えられる:cos(ωmt);cos(ωmt+Φ);sin(ωmt);及びsin(ωmt+Φ)、ここにΦは45°である。図2C及び2Dに示すΦ1及びΦ2はΦに関係し、次式による:2Φ=90=Φ1−Φ2(あるいは等価的に、4×Td×ωm/π=1、ここにTdは伝送線の遅延である)。ノードCに最寄りのスイッチ群における切り換えの結果として、入力信号が転流され、(−Φの位相シフトを伴う)ωin−ωm及び(Φの位相シフトを伴う)ωin+ωmにおける各伝送線上の転流後に2つの混合積が出現する。次に、これらの信号は上側及び下側の伝送線を通って流れる(これらの伝送線は、ωin−ωm及びωin+ωmにおいて、それぞれ−Φ1及び−Φ2の位相シフトを与える)。上側の伝送線を通って流れる混合トーン信号は、ωin−ωm及びωin+ωmにおいて、それぞれ−Φ−Φ1及びΦ−Φ2の合計位相シフトを有してノードB1Rに出現する。一方、下側の伝送線を通って流れる混合信号は、ωin−ωm及びωin+ωmにおいて、それぞれ90°−Φ−Φ1及び−90°+Φ−Φ2の位相シフトを有してノードB2Rに出現する。このことを図2Dのグラフ212に示す。次に、位相シフトされた信号は、ノードAに最寄りのスイッチ群によってωmにおいて再度転流される。グラフ212中の4つの信号の各々について、ノードAにおける転流後に2つの混合積が出現する(合計8つの信号になる)。図2Dのグラフ213中に示すように、これらの混合積は、ωin−2ωm、ωm、及びωin+2ωmにおいて、次の表中に示す位相シフトを有して出現する:
表に見られるように、ωin−2ωm、ωin、及びωin+2ωmの信号は位相が180°ずれ、従って互いに相殺し合う。このことを図2Dのグラフ214に示す。
図2C及び2Dのそれぞれグラフ204及び214に見られるように、ωinの信号は、順方向のみに通過することができるのに対し、逆方向では完全に減衰して、振幅の非可逆性を示している。
図2A、2B、2C、及び2Dは絶縁器の構成を記述し、この構成では信号が一方向に進むことができるが逆方向に進むことはできない。絶縁器はサーキュレータの1つのアームのようである。絶縁器は有用である、というのは、絶縁器は電力増幅器(パワーアンプ)とアンテナとの間に配置することができ、アンテナにおける後方反射から電力増幅器を保護するからである。
図1A、1B、2A、及び2Bの構造の他の用法は、こうした構造の2Dラティス(two-dimensional lattice:二次元格子)であり、こうした2Dラティスは、異なるスイッチの位相シフトに基づくプログラム可能な信号伝搬を有することができる。
図1A、1B、2A、及び2Bでは、簡単のためωin−ωm及びωin+ωmにおける混合積を示しているが、現実には、方形波の転流が、ωmのすべての奇数倍に等しいオフセットにおいて混合積を生成し得る。
図3を参照すれば、一部の実施形態によるサーキュレータ・アーキテクチャが示されている。図示するように、サーキュレータ300は、アンテナポート301、送信機ポート302、受信機ポート304、非可逆的位相構成要素306、及び伝送線314、316、及び312を含む。非可逆的位相構成要素306内には、受動ミキサ314、316、318、及び320、及び伝送線322及び324が存在する。
図3に示すように、非可逆的位相構成要素306内の信号及び構成部品の値は、入力周波数(ωin)及び変調周波数(ωm)に依存し得る。ωinはサーキュレータの動作の周波数を表わす。ωmはミキサが変調される周波数を表わす。一部の実施形態では、あらゆる適切な周波数をωin及びωm用に用いることができる。例えば、一部の実施形態では、RF(radio frequency:無線周波数)/ミリメートル波/テラヘルツ周波数を用いることができる。一部の実施形態では、ωin及びωmの大きさを互いに対して定める必要があり得る。例えば、一部の実施形態では、ωin+ωmにおける混合信号とωin−ωmにおける混合信号とを位相が180°ずれるようにするべきであり、あるいは等価的には次式を満足する必要があり得る:2ωmTd=180°、ここにTdは群遅延である。一部の実施形態では、ωmをωinの3分の1にすることができる。より具体的には、例えば、一部の実施形態では、ωinを28GHzにすることができ、ωmを9.33GHzにすることができる。
図3中の伝送線の各々は、所定周波数に基づく「長さ」を有するように図示している。例えば、伝送線308、310、及び312はλ/4に等しい長さを有するように図示し、λはωinの周波数に対する波長である。他の例として、伝送線322及び324は、ωin+ωmの信号とωin−ωmの信号とに180°の位相差を与えるように図示し、あるいは等価的にはTd=1/4(ωm/2π)の群遅延を与えるように図示している。
伝送線308、310、312、322、及び324は、あらゆる適切な方法で実現することができる。例えば、一部の実施形態では、伝送線のうちの1つ以上をC−L−C(コンデンサ−インダクタ−コンデンサ)のπ型集中定数セクションとして実現することができる。他の一部の実施形態では、これらの伝送線を真の分布定数の伝送線として実現することができる。
一部の実施形態では、受動ミキサを図3に示す信号によって駆動することができる。例えば、一部の実施形態では、ミキサ314を信号cos(ωmt)によって駆動することができ、ミキサ316を信号cos(ωmt+Φ)によって駆動することができ、ミキサ318を信号sin(ωmt)によって駆動することができ、ミキサ320を信号sin(ωmt+Φ)によって駆動することができ、ここにTd=1/4(ωm/2π)においてΦは90°である。
一部の実施形態では、図3に示すミキサ314、316、318、及び320を、図4Aに示すように、それぞれスイッチ群414、416、418、及び420で実現することができる。一部の実施形態では、図4Bに示すように、図4A中のスイッチ群は各々が4つのスイッチ402、404、406、及び408を含むことができる。
これらのスイッチ群内のスイッチはあらゆる適切な方法で実現することができる。例えば、一部の実施形態では、これらのスイッチを、NMOS(n-channel metal oxide semiconductor:n型金属酸化物半導体)トランジスタ、PMOS(p-channel metal oxide semiconductor:p型金属酸化物半導体)トランジスタ、NMOSトランジスタとPMOSトランジスタの両方、あるいは他のあらゆる適切なトランジスタまたは他のあらゆる適切なスイッチ技術を用いて実現することができる。
一部の実施形態では、図4Aに示すように、スイッチ群414、416、418、及び420は、それぞれ局部発振器(LO:ローカル・オシレータ)信号LO1、LO2、LO1Q、及びLO2Qによって制御することができる。これらの信号の互いに対する例を示すタイミング図を図4Cに示す。この図では、fLOがωm/2πに等しい。局部発振器(例えば、LO1、LO2、LO1Q、またはLO2Q)がハイ(HIGH)である際に、当該局部発振器に対応するスイッチ群内のスイッチ402及び408は閉状態になり、対応するスイッチ群内のスイッチ404及び406は開状態になる。局部発振器(例えば、LO1、LO2、LO1Q、またはLO2Q)がロー(LOW)である際に、当該局部発振器に対応するスイッチ群内のスイッチ404及び406は開状態になり、対応するスイッチ群内のスイッチ404及び406は閉状態になる。
図5を参照すれば、一部の実施形態により実現することができるサーキュレータの概略図の例が示されている。このサーキュレータは、伝送線308が半分ずつに分かれて一方の部分が受信ノードに隣接して配置されている点を除いて、図3に示すものと概ね同じアーキテクチャである。
このサーキュレータの差動の性質は、LOのフィードスルー(電流導入端子、貫通接続端子)を減らして電力処理を改善することができる。2×16μm/40nmのフローティングボディ(浮遊ボディ型)トランジスタを用いて、完全に平衡したI/Q(in-phase/quadrature:同相/直交位相)クワッドを設計することができる。TX(transmitter:送信)ポートとRX(receiver:受信)ポートとの間に対称な様式でジャイレータを配置することを用いて、スイッチの寄生成分を、いずれかの側のλ/8セクションの集中定数の静電容量内に吸収することを可能にすることができる。20のインダクタQ値を有する人工的な(準分布定数の)伝送線を上記ジャイレータ内に用いることができ、4段の集中定数のπ型C−L−Cセクションを83.9GHzのブラッグ(Bragg)周波数で使用する。TXポートとANT(antenna:アンテナ)ポートとの間、及びANTポートとRXポートとの間の1/4伝送線を、差動の導体背面共平面(コプレーナ)導波路を用いて実現することができる。図示するように、TXポート、ANTポート、及びRXポートにバランを含めてシングルエンドの測定を可能にすることができ、別個のテスト構造を含めてバランの応答をディエンベディング(de-embed:他の影響を除去して取り出す)することができる。
図6を参照すれば、図3のアーキテクチャの例が示され、但し伝送線322及び324(図3)の代わりに1段ラティスフィルタを用いている。あらゆる適切なフィルタを用いることができる。例えば、一部の実施形態では、圧電薄膜共振子(FBAR:film bulk acoustic resonator)フィルタ、表面弾性波(SAW:surface acoustic wave)フィルタ、弾性波(BAW:bulk acoustic wave)フィルタ、及び/または他のあらゆる適切なフィルタを用いることができる。SAWまたはBAWフィルタを用いて大きな遅延を実現することによって、クロック周波数をさらに低減することができる。このことを利用して、高電圧技術及び高リニアリティ(線形性、直線性)のスイッチ設計技術の使用により、さらに高リニアリティのサーキュレータを設計することができる。
一部の実施形態では、本明細書中に説明する回路を、あらゆる適切な技術で実現することができる。例えば、一部の実施形態では、これらの回路を、シリコン、窒化ゲルマニウム(GaN)、リン化インジウム(InP)、ヒ化ガリウム(GaAs)、等のようなあらゆる半導体技術で実現することができる。より具体的には、例えば、一部の実施形態では、これらの回路をIBM社の45nmSOI(silicon on insulator:シリコン・オン・インシュレータ)CMOSプロセスで実現することができる。
図1では、上記非可逆的位相構成要素によって与えられる位相シフトΦ−Φ1を、クロック位相Φを変化させることによって調整することができる。TX−RX絶縁(TXとRXとの間の絶縁)が実現される周波数はΦ−Φ1に依存し、従ってΦを調整することによって絶縁周波数を調整することができる。
図7を参照すれば、一部の実施形態の他の例が示されている。図示するように、一部の実施形態による時空間的な導電率変調の概念は、完全に平衡した様式で差動伝送線遅延のいずれかの端に実装される2組のスイッチを含むことができる。これらのスイッチは、50%のデューティサイクルを有する周期的な方形波パルスにより、回路短絡状態と回路開放状態との間で変調することができる。図に示すように、伝送線は変調周期の4分の1(Tm/4)に等しい遅延を与え、右側のスイッチの変調は左側のスイッチに対して同じ量(Tm/4)だけ遅れる。この遅延を2組のスイッチ間に追加することは、異なる向きから入る信号が異なるパスに進むことを可能にして、可逆性を破る。
図8A、8B、及び8Cは、一部の実施形態による、順方向(左側、またはポート1から右側、またはポート2へ)の信号伝搬の例を示す。図8Aに示すように、変調クロックの周期の前半中には、LO1+がハイである際に、入力信号は伝送線内へ行き、Tm/4の伝送線遅延によって遅延されて第2組のスイッチに達する。この時点で、LO2+はハイであり、このため信号は直接、出力端子へ行く。(図8Bに示す)変調クロックの周期の後半についても同様な説明が成り立ち:信号は符号が反転して伝送線内へ行き、Tm/4だけ遅延され、この符号反転は第2組のスイッチによって元に戻される。換言すれば、順方向に進む信号は、サイクルの前半には極性反転をされず、サイクルの後半には互いに打ち消し合う2回の極性反転が発生する。従って、事実上、順方向には、信号が何ら損失なしに構造を通過して、変調周期の4分の1の遅延を与えられる。このことは時間領域の次式によって記述することができる:
ここに、
(外1)
及び
(外2)
は、それぞれポート1に入力される信号及びポート2に伝送される信号である。
(外1)
及び
(外2)
は、それぞれポート1に入力される信号及びポート2に伝送される信号である。
その代わりに、この構造は、図8Cに示すように乗算、遅延、及び乗算によってモデル化することができる。ここで、完全に平衡したスイッチング(切り換え)動作は、−1と+1との間で反転するデューティサイクル50%のクロックm(t)の乗算としてモデル化される。従って、出力信号は次式のように書くことができる:
この式は、バイナリ(−1,+1)信号については
であることを利用する。
逆方向(右側から左側へ)の信号伝搬を図9A、9B、及び9Cに示す。図9Aに示すように、変調クロックの周期の前半中には、LO2+がハイである際に、信号は伝送線内へ行き、Tm/4だけ遅延され、第2組のスイッチが信号の符号を反転させる。同様に、変調クロックの周期の後半中(LO2−がハイ)には、信号は符号が反転されて伝送線内へ行き、Tm/4だけ遅延されて、LO1+がハイである際に出力端子に達する。手短に言えば、右側から左側へ進む信号は、サイクルの前半及び後半の両方において、Tm/4の伝送線遅延及び極性反転を施される。このことは次式によって記述することができる:
ここに、
(外3)
及び
(外4)
は、それぞれポート1に入力される信号及びポート2に伝送される信号である。
図9C中の信号流れ図に基づく分析は次式を与える:
この式は、デューティサイクル50%のバイナリ(−1,+1)信号についてはm(t−Tm/2)m(t)=−1であることを利用する。
式(1)及び(2)より、結果的なSパラメータは次式のように書くことができる:
ここに、ωin及びωmは、それぞれ信号及び変調の周波数である。なおS11=S22=0である、というのは、サイクルの前半及び後半の両方における任意の瞬時に伝送線を入力端子及び出力端子に接続する一対のスイッチが存在するからである。式(3)及び(4)からわかるように、この一般化された時空間的な導電率変調技術は、理想的には無損失であり、理論的に無限の帯域幅全体にわたって可逆性を破る。この技術は、理論的に無限の帯域幅全体にわたって理想的な受動無損失ジャイレータとして動作し、こうしたジャイレータは、基本的な非可逆構成要素であり、πの非可逆的位相差を与え、複素非可逆回路網を任意に構成するためのビルディングブロック(構成要素)として用いることができることが、より重要である。実際には、挿入損失はスイッチ及び伝送線内の抵抗損によって限定され、特に伝送線が準分布定数の様式で実現されてスイッチの容量性の寄生成分を吸収する場合には、伝送線内の分散効果による帯域幅によって限定される。
(外3)
及び
(外4)
は、それぞれポート1に入力される信号及びポート2に伝送される信号である。
図9C中の信号流れ図に基づく分析は次式を与える:
式(1)及び(2)より、結果的なSパラメータは次式のように書くことができる:
図10に、変調クロックの周波数に合わせて正規化した周波数に対する順方向及び逆方向の挿入位相(それぞれ∠S21及び∠S12)の図示の例を示す。図に見られるように、上記の時空間的な導電率変調は、変調周波数の奇数倍、即ちωin=(2n―1)ωmにおいて+/−90度の位相シフトを与え、ここにnは正の整数である。より高次の奇数倍を用いることはクロック周波数を低減し、このことは、より大きな損失及びより大きな形状因子を導入するより長い伝送線という犠牲を払って、クロックの発生及び分配を容易にする。一部の実施形態では、動作周波数対変調周波数の比率3(ωm=ωin/3=8.33GHz)を用いて、このトレードオフ(二律背反)を最適化することができる。
一部の実施形態では、変調クロックにおけるデューティサイクルの不全が逆方向の動作に悪影響を与え得る。例えば、理想的な50%のデューティサイクルからΔTmだけの偏差を仮定する。順方向は影響を受けないままである、というのは、m(t−Tm/4)m(t−Tm/4)が+1であり続けるからである、しかし、逆方向では、図11に示すように、m(t−Tm/2)m(t)が、ΔTのパルス幅及びTm/2の周期を有するパルス列を与える。従って、50%のデューティサイクルからの偏差は、逆方向では損失を生じさせる、というのは、電力の一部分が、m(t−Tm/2)m(t)における2ωmの含有量に起因して混合周波数へ転換されるからである。動作周波数におけるS12は次式のようになる:
図12Aに示すように、非可逆的位相シフト素子(ジャイレータ)を3λ/4の伝送線リング内に埋め込んで、一部の実施形態による非可逆的サーキュレータを実現することができる。時計回り方向では、伝送線の−270度の位相シフトが、ジャイレータ全体にわたる−90度の位相シフトに加わって、波動伝搬を可能にする。反時計回り方向では、伝送線の−270度の位相シフトが、ジャイレータの+90度の位相シフトに加わって、波動伝搬を抑制する。
一部の実施形態では、図12Bに示すように、互いにλ/4だけ離れた3つのポートを導入することによって、3ポートのサーキュレータを実現することができる。一部の実施形態では、上記ジャイレータをTXポートとRXポートとの間に対称に配置することができる。このサーキュレータのωin=3ωmにおけるSパラメータは、次式のように導出することができる:
ここに、TXはポート1であり、ANTはポート2であり、RXはポート3である。
図13に、一部の実施形態による8.33GHzのLO(局部発振器(ローカル・オシレータ))パスのブロック図及び回路図の例を示す。図示するように、スイッチを駆動する4つの直角位相のクロック信号を、8.33GHzの2つの入力差動正弦波信号から発生することができる。2段多相フィルタ(R及びCの値の15%までの変動に対して<2度の位相不平衡)を用いて、0/90/180/270度の位相関係を有する8.33GHzの直角位相信号を発生することができる。多相フィルタの後段では、誘導性ピーキングを最終段に有する3段の自己バイアスCMOSバッファチェーンを用いて、上記スイッチ用のクロック信号を発生することができる。独立して制御されるNMOSバラクタ(4×40μm/40nmのフローティングボディ・デバイスを用いて実現される)を差動LO入力端子に配置して、多相フィルタのI/Qの不平衡を補償する。このことは+/−10度のI/Q較正範囲を提供し、このI/Q較正範囲を用いてサーキュレータの性能を改善することができる。
図14を参照すれば、一部の実施形態によるサーキュレータ用のアーキテクチャの例1400が示されている。図示するように、アーキテクチャ1400は、ジャイレータ1402、伝送線セクション1412、1414、及び1416、TXポート1418、ANTポート1420、RXポート1422、相殺パス1424及び1425、及び静電放電(ESD:electrostatic discharge)ダイオード1434を含む。図14〜17及び19〜20に関連して説明する構成要素のような他のあらゆる適切な構成要素を、サーキュレータ1400内に含めることができる。
図14に示すように、一部の実施形態では、ジャイレータ1402は差動伝送線1404を含むことができ、差動伝送線1404は二重平衡型スイッチ組(二重平衡型受動ミキサと称することができる)1408と1410との間に配置されている。一部の実施形態では、上記受動ミキサを、動作周波数の3分の1に等しいスイッチング周波数で切り換えることができ、50%のデューティサイクル、及びクロック間の90度の位相差でミキサ1408及び1410を切り換える(即ち、LO1及び
(外5)
がミキサ1408用、LO2及び
(外6)
がミキサ1410用)。この構成では、左側から右側へ進む信号は伝送線の遅延を与えられるのに対し、右側から左側へ進む信号は、線の遅延と共に追加的な符号反転を施される。逆方向の追加的な符号反転は、180度の非可逆的位相応答を生じさせて、この構造をジャイレータにする。このジャイレータは、完全な入力整合(マッチング)を呈し、挿入損失を呈さず、理論的に無限の帯域幅全体にわたって180度の非可逆的位相差を呈することが理想的である。このジャイレータは外部的には線形時変(LTI:linear time variant)であり、即ち、ポートには混合積が見られないが、ジャイレータ内の伝送線は、最初のミキサの後段に生成される全部の混合積をサポートするのに十分な帯域幅を有するように構成するべきである。
(外5)
がミキサ1408用、LO2及び
(外6)
がミキサ1410用)。この構成では、左側から右側へ進む信号は伝送線の遅延を与えられるのに対し、右側から左側へ進む信号は、線の遅延と共に追加的な符号反転を施される。逆方向の追加的な符号反転は、180度の非可逆的位相応答を生じさせて、この構造をジャイレータにする。このジャイレータは、完全な入力整合(マッチング)を呈し、挿入損失を呈さず、理論的に無限の帯域幅全体にわたって180度の非可逆的位相差を呈することが理想的である。このジャイレータは外部的には線形時変(LTI:linear time variant)であり、即ち、ポートには混合積が見られないが、ジャイレータ内の伝送線は、最初のミキサの後段に生成される全部の混合積をサポートするのに十分な帯域幅を有するように構成するべきである。
(4n−1)ωsの形式の、スイッチング周波数(ωs)の奇数倍を1つおきにした信号周波数では、上記ジャイレータは+/−90度の位相シフトを、それぞれ順方向/逆方向に呈する。(4n+1)ωsの形式の周波数では、上記ジャイレータは+/−90度の位相シフトを、それぞれ逆方向/順方向に呈する。この+/−90度の位相シフトは、時計回りモードと反時計回りモードとで異なる伝送応答を有する非可逆的リングを生み出す。このリングによる−270度の位相シフト及び上記ジャイレータによる−90度の位相シフトにより時計回り方向には、波動伝搬がサポートされる。しかし、反時計回り方向では、伝送線による−270度の位相シフト及び上記ジャイレータによる+90度の位相シフトが、−180度の正味の位相シフト、及び反時計回りモードの抑制を生じさせる。
図14に示すように、伝送線セクション1412はλ/4の長さであり、ジャイレータ1402の左側とTXポート1418との間に配置されている。伝送線セクション1414もλ/4の長さであり、TXポート1418とANTポート1420との間に配置されている。伝送線セクション1416もλ/4の長さであり、ANTポート1420とRXポート1422との間に配置されている。ジャイレータ1402の右側も、伝送線セクション1416の、RXポート1422に接続された方の側に接続されている。
ジャイレータは外部的にはLTIであるので、ジャイレータの周りの3λ/4リング(伝送線1412、1414、及び1416によって形成される)は、信号帯域幅をサポートするだけでよく、従って、ジャイレータ内の伝送線に比べると、より小さい帯域幅を有するように設計することができる。
ジャイレータ1402及び伝送線1412、1414、及び1416によって形成されるサーキュレータのSパラメータは、上記の式(6)に示すように計算することができる。
一部の実施形態では、ポートは、λ/4の分離を維持することによって伝送線上のどこにでも配置することができるのに対し、ジャイレータに隣接したRXポートの配置は、サーキュレータに固有のTX−RX絶縁に起因するTXスイングから変調スイッチを保護する。一部の実施形態では、この技術がTXポートにおけるリニアリティ及び電力処理を大幅に強化する。
ここで利用されるジャイレータ・アーキテクチャは、動作周波数のあらゆる奇数分の1のサブハーモニクス(分数調波、低調波、サブ高調波)のクロック発生を可能にし、クロック周波数の過度の低下はジャイレータ内により長い伝送線を必要とするというトレードオフを伴う。一部の実施形態では、この特徴を利用して、333MHzのクロック発生を1GHzの動作用に用い、180nmのSOI CMOS技術の圧膜酸化物トランジスタを用いることによって、リニアリティ及び電力処理を強化することができる。
一部の実施形態では、ANTポート1420におけるインピーダンス不整合によって生成されるRXポート1322における漏洩を、TXポート1418からRXポート1422までの相殺パス1424及びANTポート1420からRXポート1422までの相殺パス1425によって0にすることができる。一部の実施形態では、VSWR(voltage standing wave ratio:電圧定在波比)円の全体にわたる任意のANT不整合を相殺するために、図14に示すように、同相の相殺信号及び直交位相の相殺信号を共に用いることができる。
図14に示すように、相殺パス1424及び1425は、それぞれ、スイッチ接続されたコンデンサCfeed,TX-RX及びCfeed,ANT-RXの複数のバンク1426によって形成することができる。パス1424内に示すように、パス1424及び1425の各々のバンク1426は、同相信号用の1つ以上のコンデンサ1428及び直交位相信号用の1つ以上のコンデンサ1430、及びスイッチ網1432を含むことができ、スイッチ網1432は、図15にそれぞれ1502及び1504によって示すように、これらのコンデンサが同相信号及び直交位相信号に直接接続されるか交差接続されるかのいずれかを可能にすることができる。交差接続1504は、進相の応答を有する供給インピーダンスを可能にして、インダクタなしに複素平面を完全にカバーすることを可能にする。
相殺パス1424は電流を注入し、この電流は、相殺パス1424のリアクタンス性の性質に起因してTX電圧と位相が90度ずれ、大きさをプログラム可能である。接続パス1425は、パス1424内の電流に直交する電流を導入する、というのは、ANTポートの電圧がTX電圧に対して位相が90度ずれているからである。差動サーキュレータの実現は、これらのパスの各々における符号反転を可能にし、従って、インダクタ及び抵抗器(即ち、追加的な損失)なしに複素平面を完全にカバーすることを可能にする。
図16に、そのSパラメータが式(6)によって与えられる理想的なサーキュレータに対して平衡するアンテナの例を示す。理想的なサーキュレータが反射係数ΓANTのアンテナ1602で終端する際に、TX信号(−jV+/Z0)1606の一部分(−jΓANTV+/Z0)1604は、ANTポート1620で後方反射してRXポート1622へ伝送される。ΓANTを補償する供給インピーダンスの値は、次式のように計算することができる:
アンテナ変動をカバーすることと共に、TX−RX絶縁におけるノッチも、供給インピーダンスの適切な値を選定することによって、周波数に対して変化させることができる。
TX及びANTポート上に供給コンデンサを搭載することは、ΓANTを変化させ、従ってTX−RXの漏洩を変化させて、絶縁のための調整を2D(二次元)問題にし、最大のTX−RX絶縁の最適な設定を見出すための探索の時間を増加させる。これを補償するために、図17に示すように、差動の調整可能なコンデンサCANT1702及びCTX1704を、TX及びANTポートの両方に実装することができる。差動の実装では、CANTはその初期値からΔCANT=−0.5Cfeed,ANT-RXだけ変化させることができ、CTXはその初期値からΔCTX=−0.5Cfeed,Tx-RXだけ変化させることができる。
CANTは、Cfeed,TX-RXと同様に、ΓANTの虚部を補償するために用いることもできる。従って、供給コンデンサ(Cfeed,TX-TX)に対するCANTの調整可能性を用いることによって、平衡回路網のVSWRのカバー範囲をさらに増加させることができ、あるいは同じVSWRのカバー範囲を実現しつつ供給コンデンサの調整範囲を低減することができる。例えば、CANTを供給コンデンサ(Cfeed,TX-RX)と共に用いることによって、同じVSWRのカバー範囲を実現しつつ、理想的なサーキュレータではCfeed,TX-RXの調整範囲を完全になくすことができる。一部の実施形態では、コンデンサに非理想性があることに起因して、Cfeed.TX-RXを2分の1に低減することができる。
理想的なサーキュレータがΓANTの反射係数を有して[アンテナのインピーダンスZANT=Z0((1+ΓANT)/(1−ΓANT))]アンテナで終端する際に、ΔCANTは、ZANTを、対応する反射Γ’ANTを有する実インピーダンスZ’ANTに変換するように選定することができ、次式のように表される:
この実反射係数による漏洩は、(8)式からのCfeed,ANT-RXを用いて、CANTをCfeed,ANT-RXの負荷向けに修正して補償することができる。対応するZfeed,ANT-RX及びΔCANTは次式によって与えられる:
CANT及びCfeed,ANT-RXを用いて最大の絶縁に調整された理想的なサーキュレータの伝送損失は、以下の(14)式及び(15)式中に表される。
絶縁調整が存在しなければ、理想的なサーキュレータのアンテナのVSWR全体にわたる伝送損失は次式のように表すことができる。
絶縁調整により、小さなΓANTに対する全リンク損失の増加は次式のようになる:
これは二次の損失メカニズムであり、散逸損失を表わさず、むしろ不整合に起因する損失を表わす。より大きなΓANT向けの調整は、供給コンデンサのより大きな値を暗に意味し、こうした値はより大きな不整合を生じさせる。
一部の実施形態では、4ビットのシングルエンド・コンデンサCSE1及びCSE21706をANTポートに実装して、あらゆる差動ボンドワイヤの不整合を補償することができる。
図18を参照すれば、TX−RX絶縁用のコンデンサ設定を見出すプロセスの例1800が図示されている。
図示するように、プロセス1800を開始した後に、プロセスはブロック1802でS31を監視し、ブロック1804でCANTを調整して、ブロック1806でS31の虚部が0であるか否かを判定する。一部の実施形態では、S31を監視することを、ネットワーク・アナライザのようなあらゆる適切な方法で実行することができる。CANTの調整は、CANTのバンク内のどのスイッチをオン状態にして、何らかの適切な数のコンデンサをCANTに加えるかを制御することによって実行することができる。プロセス1800は、S31の虚部が0になるまでCANTを調整し続けることができる。一旦、S31の虚部が0になると、ΓANTの虚部は調整されている。
次に、ブロック1808及び1810で、プロセス1800はCfeed,ANT-RXを調整し、S31の実部を監視して、この実部が0であるか否かを判定することができる。Cfeed,ANT-RXの調整は、Cfeed,ANT-RXのバンク内のどのスイッチをオン状態にして、何らかの適切な数のコンデンサをCfeed,ANT-RXに加えるかを制御することによって実行することができる。プロセス1800は、S31の実部が0になるまでCfeed,ANT-RXを調整し続けることができる。プロセス1800は、Cfeed,ANT-RXの符号を、S31の実部に基づいて特定することができる。
TX−RX絶縁がハイである際に、RXノードはTX励起のために接地と等価である。従って、Cfeed,ANT-RXはANTポートから接地までのコンデンサと等価である。上述したように、こうしたANTポート上の負荷は、絶縁のための調整を2D問題にする。このことはCfeed,ANT-RXに起因する負荷を補償することによって回避することができ、この補償はCANTをΔCANT=−0.5ΔCfeed,ANT-RXだけ修正することによって実現される。
ブロック1808でのCfeed,ANT-RXの調整は、サーキュレータにおける非理想性に起因するS31の虚部を修正することができる。従って、ブロック1812では、プロセスは、S31の虚部が0であるか否かを判定することができ、0でない場合、ブロック1814へ分岐してCfeed,TX-RXを調整してS31の虚部を調整することができ、そしてブロック1814でCTXをΔCTX=−0.5ΔCfeed,TX-RXだけ修正することによって負荷を補償することができる。Cfeed,TX-RXを調整した後に、プロセス1800は、ブロック1816でS31の虚部が0であるか否かを判定することができ、0でない場合、ブロック1814へループで戻ることができる。さもなければ、プロセス1800はブロック1818へ分岐して、S31の実部がまだ0であることを確認することができる。そうでない場合、プロセス1800はブロック1808へループで戻ることができる。
プロセス1800が、ブロック1812でS31の虚部が0であるものと判定した場合、あるいはブロック1818でS31の虚部が0であるものと判定した場合、ブロック1820で、プロセス1800はコンデンサの設定を保存して終了することができる。
図17に示すように、一部の実施形態では、ジャイレータ内の伝送線1708を、LCラダー構成を用いて実現することができる。このLCラダー構成は、スイッチの寄生容量を吸収し、伝送線を小型化することができ、サーキュレータの集積回路実装を低い変調周波数で実現可能にする。このサーキュレータの挿入損失は次式のように推定することができる:
ここに、Qindは3/4λリング内のインダクタのQ値であり、Qsw=Z0/Rswはスイッチオン抵抗に関連する実効的なQ値であり、
(kQNRは、ジャイレータの伝送線における抵抗損失に起因するジャイレータの伝送損失を表す)は、ジャイレータ内の伝送線の抵抗損失に起因する当該伝送線の実効的なQ値であり、Qfilterは、ジャイレータ内の準分布定数の伝送線のブラッグ(Bragg)効果、及び変調信号の有限の立上り/立下り時間に関連する実効的なQ値である。一部の実施形態では、低い変調周波数に起因して、クロックパスが7つの高調波をサポートすることができ、従って、Qfilterは主にブラッグ効果によって制限され、
にする。図19に示すようにハイブリッドπセクションを用いることは、従来のLCのπセクションよりも高いブラッグ周波数を可能にすることができ、そしてQBraggを改善することができる。QBraggをさらに増大させるために、図のスパイラル(螺旋形)インダクタは、上面が広幅の金属層をターン(巻回)毎に替えて用いて自己共振周波数を改善することができる。
一部の実施形態では、ジャイレータ内の受動トランジスタ・スイッチのリニアリティ及び電力処理を改善するために、一部の実施形態では、0.7V(または他のあらゆる適切な値)のDCバイアス電圧をトランジスタ・スイッチのゲートに供給することができる。
一部の実施形態では、図20に示すように、プログラマブルなコンデンサバンク内で、デバイス積層を静止スイッチ内に用いて、これらの静止スイッチがリニアリティ及び電力処理を制限しないことを保証することができる。
一部の実施形態では、差動の調整可能なコンデンサCTX及びCANTが4層スイッチを用いることができ、これらのスイッチのオフ状態中に、これらのスイッチのドレインにVDD(例えば、2.5V)のバイアスをかけることができる。一部の実施形態では、このことは、これらのスイッチが、絶縁破壊条件に反することなしにオフ状態に留まって、スイッチ当たり2×VDDまでのACスイングに対処することを可能にすることができる。従って、一部の実施形態では、4層スイッチを有するこれらの差動コンデンサバンクが、20Vpp(ピーク−ピーク(尖頭対逆)電圧)、即ち33dBmまでに対処する。
一部の実施形態では、図17に示すように、差動供給コンデンサバンクが、2つのMIM(metal-insulator-metal:金属−絶縁体−金属)コンデンサを、4組の3層圧膜酸化物スイッチと共に用いることができる。一部の実施形態では、上記サーキュレータに0Vのバイアスをかけることができ、3番目のスイッチのソースをRXポートに直接接続することができ、従って当該スイッチのオン状態及びオフ状態の両方で当該ソースに0Vのバイアス(例えば、D4=0V)をかけることができる。従って、一部の実施形態では、より高い電圧処理を保証しつつ電圧ストレスを均等に分布させるために、残りのトランジスタのドレインは、これらのトランジスタのオフ状態で、図20に示すように、直線的に増加するDCバイアス電圧(例えば、D1=2.5V、D2=1.66V、及びD3=0.83V)でバイアスをかけることができる。一部の実施形態では、このことは、3層供給コンデンサバンクが25Vppの差動電圧までに対処することを可能にすることができる。
一部の実施形態では、サーキュレータ及び接続されたあらゆる回路を静電放電(ESD:electrostatic discharge)から保護するために、ESDダイオードをRXポートに配置することができ、RXポートでは電圧スイングがTXポートの励起のために大幅に抑制される。DCでは、RXポートがANTポート及びTXポートに短絡されているので、これらのダイオードはTXポート及びANTポートにおけるESD保護も行う。
一部の実施形態では、あらゆる適切な構成部品の値を、本明細書中に記載するサーキュレータ内で用いることができる。例えば、一部の実施形態では、種々の構成部品の値を以下に記述するようにすることができる:
1)一部の実施形態では、伝送線セクション用に用いるインダクタの各々が、8nHまたは他のあらゆる適切な値のシングルエンド・インダクタンスを有することができる。一部の実施形態では、これらのインダクタを異なるように結合して、1GHzで22の高いQ値を、4.5GHzの自己共振周波数と共に生じさせることができる。
2)一部の実施形態では、二重平衡スイッチ組内のスイッチを、26×20μm/0.32μmの圧膜酸化物フローティングボディ・トランジスタを用いて実現することができる。一部の実施形態では、これらのトランジスタのデバイスレベル及びレイアウト抽出のオン抵抗を、それぞれ1.5オーム及び1.8オームにすることができる。
3)一部の実施形態では、図19に示すように、上記ジャイレータの各差動ハイブリッドπセクション内のインダクタを、各々がインダクタンス7.5nHの2つの別個のスパイラル・インダクタを用いて実現することができる。一部の実施形態では、図19に示すように、これらのインダクタは、上面が広幅(例えば、20〜40μm(例えば、30μm)または他のあらゆる適切な値)の金属層をターン毎に替えて用いることができる。より具体的には、一部の実施形態では、例えば図19に示すように、インダクタの直列部分(ターン1、2、3、及び4)を、基板の金属層内に、直列部分毎に金属層を替えて(例えば、ターン1及び3を金属層4内に、ターン2及び4を金属層5内に)配置することができる。
4)一部の実施形態では、TX及びANTにおけるシャント(分路)コンデンサCTX及びCANTを、差動4層スイッチトキャパシタバンクを用いて実現することができる。CTX及びCANTを、それぞれ6ビット及び8ビットの分解能で、それぞれ0.13〜0.8pF及び0.38〜3.14pFの調整範囲で実現することができる。一部の実施形態では、これらのコンデンサバンクを40のQ値向けに設計することができる。
5)一部の実施形態では、図17に示すように、TX−ANT及びANT−RXの供給コンデンサ(Cfeed,TX-RX及びCfeed,ANT-RX)を、それぞれ7ビット及び6ビットの分解能で、それぞれ−0.77〜0.77pF及び−1.5〜1.5pFの調整範囲で実現することができる。ここで、負の静電容量は、供給コンデンサが交差接続であり、進相の応答を生じさせることを暗に意味する。一部の実施形態では、これらのコンデンサのLSB(least significant bit:最下位ビット)は、実現可能な最大のTX−RXの絶縁を制限し、12fFまたは他のあらゆる適切な値にすることができる。
6)一部の実施形態では、2つの3層シングルエンド・スイッチトキャパシタバンクをANT+及びANT−に実装して、ボンドワイヤ間のあらゆる差動不整合を補償することができる。
7)一部の実施形態では、クロックパスが擬似微分バッファを含んで、入力の666MHz正弦波を方形波に変換し、次にこの方形波を2分周して差動I/Q変調信号を発生する。一部の実施形態では、これらの変調信号を、インバータチェーンを通したバッファにより2のファンアウトにすることができ、そして、ミキサスイッチを終段バッファで駆動して1.5のファンアウトにすることができる。
1)一部の実施形態では、伝送線セクション用に用いるインダクタの各々が、8nHまたは他のあらゆる適切な値のシングルエンド・インダクタンスを有することができる。一部の実施形態では、これらのインダクタを異なるように結合して、1GHzで22の高いQ値を、4.5GHzの自己共振周波数と共に生じさせることができる。
2)一部の実施形態では、二重平衡スイッチ組内のスイッチを、26×20μm/0.32μmの圧膜酸化物フローティングボディ・トランジスタを用いて実現することができる。一部の実施形態では、これらのトランジスタのデバイスレベル及びレイアウト抽出のオン抵抗を、それぞれ1.5オーム及び1.8オームにすることができる。
3)一部の実施形態では、図19に示すように、上記ジャイレータの各差動ハイブリッドπセクション内のインダクタを、各々がインダクタンス7.5nHの2つの別個のスパイラル・インダクタを用いて実現することができる。一部の実施形態では、図19に示すように、これらのインダクタは、上面が広幅(例えば、20〜40μm(例えば、30μm)または他のあらゆる適切な値)の金属層をターン毎に替えて用いることができる。より具体的には、一部の実施形態では、例えば図19に示すように、インダクタの直列部分(ターン1、2、3、及び4)を、基板の金属層内に、直列部分毎に金属層を替えて(例えば、ターン1及び3を金属層4内に、ターン2及び4を金属層5内に)配置することができる。
4)一部の実施形態では、TX及びANTにおけるシャント(分路)コンデンサCTX及びCANTを、差動4層スイッチトキャパシタバンクを用いて実現することができる。CTX及びCANTを、それぞれ6ビット及び8ビットの分解能で、それぞれ0.13〜0.8pF及び0.38〜3.14pFの調整範囲で実現することができる。一部の実施形態では、これらのコンデンサバンクを40のQ値向けに設計することができる。
5)一部の実施形態では、図17に示すように、TX−ANT及びANT−RXの供給コンデンサ(Cfeed,TX-RX及びCfeed,ANT-RX)を、それぞれ7ビット及び6ビットの分解能で、それぞれ−0.77〜0.77pF及び−1.5〜1.5pFの調整範囲で実現することができる。ここで、負の静電容量は、供給コンデンサが交差接続であり、進相の応答を生じさせることを暗に意味する。一部の実施形態では、これらのコンデンサのLSB(least significant bit:最下位ビット)は、実現可能な最大のTX−RXの絶縁を制限し、12fFまたは他のあらゆる適切な値にすることができる。
6)一部の実施形態では、2つの3層シングルエンド・スイッチトキャパシタバンクをANT+及びANT−に実装して、ボンドワイヤ間のあらゆる差動不整合を補償することができる。
7)一部の実施形態では、クロックパスが擬似微分バッファを含んで、入力の666MHz正弦波を方形波に変換し、次にこの方形波を2分周して差動I/Q変調信号を発生する。一部の実施形態では、これらの変調信号を、インバータチェーンを通したバッファにより2のファンアウトにすることができ、そして、ミキサスイッチを終段バッファで駆動して1.5のファンアウトにすることができる。
一部の実施形態では、ANTポートの差動の実現に起因して、差動アンテナを使用しなければならない。差動アンテナは何ら不利益なしに実現することができるが、シングルエンド・アンテナに適合するシングルエンド電気平衡デュプレクサ(送受共用器、送受切り替え器)とは異なり、差動アンテナはシステムを特定のアンテナ・アーキテクチャを用いることに制限することに留意しなければならない。代案として、一部の実施形態では、差動−シングルエンドのバランをサーキュレータのアンテナポートに実装することができる。
本明細書では単一の伝送線を特定の遅延を有するものとして図示しているが、こうした伝送線は同じ全遅延を有する2本以上の伝送線として実現することができる。
開示する主題を以上の例示的実現の形で説明し図示してきたが、本開示はほんの一例として行ったに過ぎず、開示する主題の精神及び範囲から逸脱することなしに、開示する主題の実現の細部に多数の変更を加えることができることは明らかであり、開示する主題はこれに続く特許請求の範囲のみによって限定される。開示する実現の特徴は種々の方法で組み合わせて再構成することができる。
Claims (16)
- 第1の側を有し、第3ポートに接続された第2の側を有するジャイレータと、
前記ジャイレータの前記第1の側に接続された第1の側、及び第1ポートに接続された第2の側を有する第1伝送線セクションと、
前記第1ポートに接続された第1の側を有し、第2ポートに接続された第2の側を有する第2伝送線セクションと、
前記第2ポートに接続された第1の側を有し、前記第3ポートに接続された第2の側を有する第3伝送線セクションと、
前記第1ポートと前記第3ポートとの間に接続され、前記第1ポートの第1電圧と位相が90度ずれた電流を導入する第1相殺パスと、
前記第2ポートと前記第3ポートとの間に接続され、前記第1相殺パスによって導入される電流に直交する電流を導入する第2相殺パスと
を具えているサーキュレータ。 - 前記第1ポートに接続された第1可変静電容量をさらに具えている、請求項1に記載のサーキュレータ。
- 前記第1可変静電容量が、第1数の積層スイッチと直列の第1コンデンサを含む、請求項2に記載のサーキュレータ。
- 前記第1数の積層スイッチの各々のゲートが、当該積層スイッチがオン状態である際に2.5Vに結合され、前記第1数の積層スイッチの各々のゲートが、当該積層スイッチがオフ状態である際に0Vに接続される、請求項3に記載のサーキュレータ。
- 前記第1数の積層スイッチの各々のドレインが、当該積層スイッチがオン状態である際に0Vに結合され、前記第1数の積層スイッチの各々のドレインが、当該積層スイッチがオフ状態である際に2.5Vに接続される、請求項4に記載のサーキュレータ。
- 前記第2ポートに接続された第2可変静電容量をさらに具えている、請求項2に記載のサーキュレータ。
- 前記第2可変静電容量が、第2数の積層スイッチと直列の第2コンデンサを含む、請求項6に記載のサーキュレータ。
- 前記第2数の積層スイッチの各々のゲートが、当該積層スイッチがオン状態である際に2.5Vに結合され、前記第2数の積層スイッチの各々のゲートが、当該積層スイッチがオフ状態である際に0Vに接続される、請求項7に記載のサーキュレータ。
- 前記第2数の積層スイッチの各々のドレインが、当該積層スイッチがオン状態である際に0Vに結合され、前記第2数の積層スイッチの各々のドレインが、当該積層スイッチがオフ状態である際に2.5Vに接続される、請求項8に記載のサーキュレータ。
- 前記第1相殺パスが、第3数の積層スイッチ及び第4数の積層スイッチの各々と直列の第3コンデンサを含む、請求項1に記載のサーキュレータ。
- 前記第3数の積層スイッチの各々のゲートが、当該積層スイッチがオン状態である際に2.5Vに結合され、前記第2数の積層スイッチの各々のゲートが、当該積層スイッチがオフ状態である際に0Vに接続される、請求項10に記載のサーキュレータ。
- 前記第4数の積層スイッチの各々のゲートが、当該積層スイッチがオン状態である際に2.5Vに結合され、前記第2数の積層スイッチの各々のゲートが、当該積層スイッチがオフ状態である際に0Vに接続され、前記第4数の積層スイッチがオン状態である際に前記第3数の積層スイッチがオフ状態であり、前記第4数のスイッチがオフ状態である際に前記第3数の積層スイッチがオン状態である、請求項11に記載のサーキュレータ。
- 前記第3数の積層スイッチの各々のドレインが、当該積層スイッチがオン状態である際に0Vに結合され、前記第3数の積層スイッチのうちの第1スイッチのドレインが、該第1スイッチがオフ状態である際に2.5Vに結合され、前記第3数の積層スイッチのうちの第2スイッチのドレインが、該第2スイッチがオフ状態である際に1.66Vに結合され、前記第3数の積層スイッチのうちの第3スイッチのドレインが、該第3スイッチがオフ状態である際に0.83Vに結合され、前記第3数の積層スイッチのうちの第4スイッチのドレインが、該第4スイッチがオフ状態である際に0Vに結合される、請求項11に記載のサーキュレータ。
- 前記ジャイレータが、スパイラル・インダクタを具えた伝送線セクションを含み、該スパイラル・インダクタは20〜40μm幅の金属層を有し、該金属層は該スパイラル・インダクタの部分毎に替わる、請求項1に記載のサーキュレータ。
- 前記ジャイレータが、0.7Vのゲートバイアスを有する複数のスイッチを含む、請求項1に記載のサーキュレータ。
- 前記第3ポートに接続された複数の静電放電ダイオードをさらに含む、請求項1に記載のサーキュレータ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862683541P | 2018-06-11 | 2018-06-11 | |
US62/683,541 | 2018-06-11 | ||
PCT/US2019/036628 WO2020036669A2 (en) | 2018-06-11 | 2019-06-11 | Circuits and methods for circulators including a plurality of cancellation paths |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021527358A true JP2021527358A (ja) | 2021-10-11 |
Family
ID=69525738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020568758A Pending JP2021527358A (ja) | 2018-06-11 | 2019-06-11 | 複数の相殺パスを含むサーキュレータ用の回路及び方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11205826B2 (ja) |
EP (1) | EP3791468B1 (ja) |
JP (1) | JP2021527358A (ja) |
KR (1) | KR20210018480A (ja) |
WO (1) | WO2020036669A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023106092A1 (ja) * | 2021-12-10 | 2023-06-15 | 学校法人 芝浦工業大学 | 高周波回路 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11329355B2 (en) * | 2019-12-27 | 2022-05-10 | Northeastern University | Reconfigurable filter based on commutation of single frequency resonators |
US11677128B2 (en) | 2020-06-04 | 2023-06-13 | Raytheon Company | Reconfigurable wideband high-frequency circuits using non-reciprocal circulators |
US11637355B1 (en) * | 2020-08-26 | 2023-04-25 | Washington University | Fully integrated parity-time symmetric electronics |
US11791973B2 (en) * | 2020-09-24 | 2023-10-17 | Apple Inc. | Full-duplex electrical balanced duplexer |
CN112713860A (zh) * | 2020-12-10 | 2021-04-27 | 电子科技大学 | 一种基于cmos工艺的k波段集成环形器 |
CN114844513A (zh) * | 2022-04-28 | 2022-08-02 | 上海阖煦微波技术有限公司 | 一种射频电缆实现7-8GHz多频段波导双工器环回幅度可调设计 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4639622A (en) | 1984-11-19 | 1987-01-27 | International Business Machines Corporation | Boosting word-line clock circuit for semiconductor memory |
US6559689B1 (en) | 2000-10-02 | 2003-05-06 | Allegro Microsystems, Inc. | Circuit providing a control voltage to a switch and including a capacitor |
US7268610B2 (en) | 2004-09-03 | 2007-09-11 | Qualcomm Incorporated | Low-voltage CMOS switch with novel clock boosting scheme |
US7920017B2 (en) | 2004-12-16 | 2011-04-05 | Analog Devices, Inc. | Programmable clock booster system |
KR100761842B1 (ko) | 2006-04-07 | 2007-09-28 | 삼성전자주식회사 | 가변되는 주파수를 가지는 승압 클럭신호를 이용하여 승압 동작을 수행하는 승압 회로 및 승압 방법 |
US8339183B2 (en) | 2009-07-24 | 2012-12-25 | Sandisk Technologies Inc. | Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories |
US8599726B2 (en) | 2010-06-03 | 2013-12-03 | Broadcom Corporation | Front end module with a tunable balancing network |
US8565701B2 (en) | 2010-11-04 | 2013-10-22 | Futurewei Technologies, Inc. | Multi-band and multi-mode antenna system and method |
US8576752B2 (en) | 2011-12-14 | 2013-11-05 | Redline Communications, Inc. | Single channel full duplex wireless communication |
US8963630B2 (en) | 2012-06-19 | 2015-02-24 | Infineon Technologies Ag | System and method for boosted switches |
US20140194074A1 (en) * | 2013-01-07 | 2014-07-10 | Motorola Mobility Llc | Method and apparatus for wireless communicationdevice multiband tunable radio architecture |
US9253875B2 (en) | 2013-05-15 | 2016-02-02 | Intel IP Corporation | Isolating differential transmission lines |
US20150065065A1 (en) | 2013-09-03 | 2015-03-05 | Broadcom Corporation | Rf transceiver with isolation transformer and methods for use therewith |
US9900044B2 (en) | 2014-01-21 | 2018-02-20 | Telefonaktiebolaget Lm Ericsson (Publ) | Transceiver arrangement and communication device |
US9847865B2 (en) | 2014-08-20 | 2017-12-19 | Huawei Technologies Co., Ltd. | System and method for digital cancellation of self-interference in full-duplex communications |
US9521023B2 (en) | 2014-10-17 | 2016-12-13 | Kumu Networks, Inc. | Systems for analog phase shifting |
US10297914B2 (en) | 2016-01-20 | 2019-05-21 | The Regents Of The University Of California | Indented antenna array for transmitter to receiver isolation |
US10200075B2 (en) * | 2016-03-04 | 2019-02-05 | Raytheon Company | Discrete time analog signal processing for simultaneous transmit and receive |
US10804952B2 (en) | 2016-04-11 | 2020-10-13 | University Of Notre Dame Du Lac | Enhanced cosite transmitter-receiver isolation |
WO2018075113A2 (en) | 2016-07-21 | 2018-04-26 | Tolga Dinc | Magnetic-free non-reciprocal circuits based on sub-harmonic spatio-temporal conductance modulation |
US10804583B2 (en) | 2016-09-16 | 2020-10-13 | Board Of Regents, The University Of Texas System | Magnetless non-reciprocal devices using modulated filters |
-
2019
- 2019-06-11 JP JP2020568758A patent/JP2021527358A/ja active Pending
- 2019-06-11 WO PCT/US2019/036628 patent/WO2020036669A2/en unknown
- 2019-06-11 KR KR1020217000643A patent/KR20210018480A/ko unknown
- 2019-06-11 EP EP19849840.4A patent/EP3791468B1/en active Active
- 2019-06-11 US US17/255,679 patent/US11205826B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023106092A1 (ja) * | 2021-12-10 | 2023-06-15 | 学校法人 芝浦工業大学 | 高周波回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2020036669A3 (en) | 2020-03-26 |
US11205826B2 (en) | 2021-12-21 |
EP3791468B1 (en) | 2024-05-29 |
KR20210018480A (ko) | 2021-02-17 |
WO2020036669A2 (en) | 2020-02-20 |
EP3791468A2 (en) | 2021-03-17 |
EP3791468A4 (en) | 2022-02-23 |
US20210242552A1 (en) | 2021-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2021527358A (ja) | 複数の相殺パスを含むサーキュレータ用の回路及び方法 | |
US7961063B2 (en) | Balun signal transformer and method of forming | |
US5039891A (en) | Planar broadband FET balun | |
JP4851773B2 (ja) | 受動反射形ミキサ | |
KR100878380B1 (ko) | 평형형 고주파 디바이스, 이를 이용하는 평형형 고주파회로 및 평형특성 개선방법 | |
US9106204B2 (en) | Four LC element balun | |
US10770770B2 (en) | Low loss, wide band, phase shifter utilizing transformer | |
US8299869B2 (en) | Setting of a balun | |
US6952142B2 (en) | Frequency-selective balun transformer | |
US10581135B2 (en) | Circuits and methods for non-reciprocal circulators and transceivers using same | |
US20100164645A1 (en) | Tunable Impedance Matching Circuit | |
US11349186B2 (en) | Magnetic-free non-reciprocal circuits based on sub-harmonic spatio-temporal conductance modulation | |
US7944327B2 (en) | Band-pass filter having a ring resonator | |
US8994463B2 (en) | Push-push oscillator circuit | |
CN110073556A (zh) | 基于次谐波时空电导调制的无磁非互易电路 | |
Hari et al. | A 6-31 GHz tunable reflection-mode n-path filter | |
US7199682B2 (en) | Distributed balun with a non-unity impedance ratio | |
US6252474B1 (en) | Semiconductor phase shifter having high-pass signal path and low-pass signal path connected in parallel | |
US10193509B1 (en) | Power amplifier harmonic matching network | |
Keshavarz et al. | Four-port Spatiotemporally Modulated Circulator with Low Modulation Frequency | |
US20180234080A1 (en) | Self-matching phase shifter/attenuator | |
Bahaonde et al. | A Highly Linear Non-Magnetic GaN Circulator Based on Spatio-Temporal Modulation with an IIP3 of 56 dBm | |
Kadry | Autonomous, CMOS-Compatible, Spatiotemporally Modulated Magnetless Circulators for Next Generation Full-Duplex Communication Systems | |
CN110651429B (zh) | 高频混频器 | |
US9627730B1 (en) | Non-magnetic frequency selective limiters and signal-to-noise enhancers |