JP2021525936A - プロセッサに適応可能な電圧マージン - Google Patents
プロセッサに適応可能な電圧マージン Download PDFInfo
- Publication number
- JP2021525936A JP2021525936A JP2021516536A JP2021516536A JP2021525936A JP 2021525936 A JP2021525936 A JP 2021525936A JP 2021516536 A JP2021516536 A JP 2021516536A JP 2021516536 A JP2021516536 A JP 2021516536A JP 2021525936 A JP2021525936 A JP 2021525936A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- processor
- margin
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003044 adaptive effect Effects 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 30
- 238000005070 sampling Methods 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 7
- 238000012545 processing Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 abstract description 4
- 230000008901 benefit Effects 0.000 description 9
- 230000000875 corresponding effect Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000002730 additional effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
Description
Claims (20)
- 第1のサンプリングされた周波数を識別するために、プロセッサで適応可能なクロック信号のクロック周波数をサンプリングすることと、
前記第1のサンプリングされた周波数に基づいて、前記プロセッサのモジュールに供給される電圧の電圧マージンを調整することと、を含む方法。 - 前記電圧マージンを調整することは、前記電圧を事前定義された制限内に維持するために、前記電圧マージンを調整することを含む、請求項1に記載の方法。
- 前記電圧マージンを公称電圧と組み合わせることにより、前記プロセッサの前記モジュールに供給される前記電圧を生成することをさらに含む、請求項1に記載の方法。
- 前記電圧マージンを調整することは、
前記第1のサンプリングされた周波数と目標周波数との間の差に基づく第1の電圧調整によって、前記電圧マージンを調整することと、
前記電圧マージンが固定されたマージン値を超えることに応答して、前記電圧マージンを指定された前記固定されたマージン値に固定することと、を含む、請求項1または3に記載の方法。 - 前記電圧マージンを調整することは、
前記第1のサンプリングされた周波数に基づく第1の周波数と目標周波数との比較に基づいて前記電圧マージンを調整することを含む、請求項1または3に記載の方法。 - 前記第1のサンプリングされた周波数を指定された周波数調整と組み合わせることにより、前記第1の周波数を生成することをさらに含む、請求項5に記載の方法。
- 前記指定された周波数調整は、前記プロセッサの前記モジュールのクロック周波数の指定された最大の変動に対応する、請求項6に記載の方法。
- 前記第1のサンプリングされた周波数を識別するために、前記クロック周波数をサンプリングすることは、前記クロック周波数を第1の時間においてサンプリングすることを含み、
第2のサンプリングされた周波数を識別するために、前記適応可能なクロック信号の前記クロック周波数をサンプリングすることと、
前記第2のサンプリングされた周波数に基づいて、前記プロセッサのモジュールに供給される電圧の前記電圧マージンを調整することと、をさらに含む、請求項1〜7のいずれか1項に記載の方法。 - プロセッサでの適応可能なクロック信号の周波数の複数の周波数サンプルを識別することと、
前記複数の周波数サンプルのそれぞれについて、前記対応する周波数サンプルに基づいて、前記電圧を事前定義された制限内に維持するために、前記プロセッサのモジュールに供給される電圧の電圧マージンを調整することと、を含む方法。 - 前記電圧マージンを公称電圧と組み合わせることにより、前記プロセッサの前記モジュールに供給される前記電圧を生成することをさらに含む、請求項9に記載の方法。
- 前記電圧マージンを指定された電圧制限に固定することをさらに含む、請求項9に記載の方法。
- 前記電圧マージンを調整することは、前記複数の周波数サンプルの異なる周波数サンプルに対して異なる量だけ前記電圧マージンを調整することを含む、請求項9に記載の方法。
- 第1のサンプリングされた周波数を識別するために、適応可能なクロック信号のクロック周波数をサンプリングするように構成されたサンプリングモジュールと、
前記第1のサンプリングされた周波数に基づいて、前記プロセッサのモジュールに供給される電圧の電圧マージンを調整するように構成された電圧制御モジュールと、を備える、プロセッサ。 - 前記電圧制御モジュールは、
前記電圧マージンを調整することが、前記電圧を事前定義された制限内に維持するため前記電圧マージンを調整することを含むように構成される、請求項13に記載のプロセッサ。 - 前記電圧制御モジュールは、
前記電圧マージンを公称電圧と組み合わせることにより、前記プロセッサの前記モジュールに供給される前記電圧を生成するように構成された電圧コンバイナを備える、請求項13に記載のプロセッサ。 - 前記電圧制御モジュールは、
前記電圧マージンが固定されたマージン値を超えることに応答して、前記電圧マージンを指定された前記固定されたマージン値に固定するように構成された電圧クランプを備える、請求項13に記載のプロセッサ。 - 前記電圧制御モジュールは、
前記第1のサンプリングされた周波数に基づく第1の周波数と目標周波数との比較に基づいて前記電圧マージンを調整するように構成されたコンパレータを備える、請求項13に記載のプロセッサ。 - 前記電圧制御モジュールは、
前記第1のサンプリングされた周波数を指定された周波数調整と組み合わせるように構成された周波数コンバイナを備える、請求項17に記載のプロセッサ。 - 前記指定された周波数調整は、前記プロセッサの前記モジュールのクロック周波数の最大の指定された変動に対応する、請求項18に記載のプロセッサ。
- 前記第1のサンプリングされた周波数を識別するために、前記クロック周波数をサンプリングすることは、前記クロック周波数を第1の時間においてサンプリングすることを含み、
前記サンプリングモジュールは、
第2のサンプリングされた周波数を識別するために、前記適応可能なクロック信号の前記クロック周波数をサンプリングし、
前記第2のサンプリングされた周波数に基づいて、前記プロセッサのモジュールに供給される電圧の前記電圧マージンを調整するように構成される、請求項13に記載のプロセッサ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/990,096 US11360504B2 (en) | 2018-05-25 | 2018-05-25 | Adaptable voltage margin for a processor |
US15/990,096 | 2018-05-25 | ||
PCT/US2019/033507 WO2019226762A1 (en) | 2018-05-25 | 2019-05-22 | Adaptable voltage margin for a processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021525936A true JP2021525936A (ja) | 2021-09-27 |
Family
ID=68613923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021516536A Pending JP2021525936A (ja) | 2018-05-25 | 2019-05-22 | プロセッサに適応可能な電圧マージン |
Country Status (6)
Country | Link |
---|---|
US (1) | US11360504B2 (ja) |
EP (1) | EP3803539A4 (ja) |
JP (1) | JP2021525936A (ja) |
KR (1) | KR20210002754A (ja) |
CN (1) | CN112334859A (ja) |
WO (1) | WO2019226762A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11290113B1 (en) * | 2021-06-01 | 2022-03-29 | SambaNova Systems, Inc. | Variable-length clock stretcher with correction for digital DLL glitches |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004178588A (ja) * | 2002-11-25 | 2004-06-24 | Texas Instruments Inc | プロセッサに供給される電圧をクロック周波数に応じて調整する方法 |
US20150022272A1 (en) * | 2013-07-22 | 2015-01-22 | Nvidia Corporation | Closed loop dynamic voltage and frequency scaling |
US20150180482A1 (en) * | 2013-12-23 | 2015-06-25 | Marvell Israel (M.I.S.L) Ltd. | Apparatus and method for reacting to a change in supply voltage |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6845456B1 (en) | 2001-05-01 | 2005-01-18 | Advanced Micro Devices, Inc. | CPU utilization measurement techniques for use in power management |
CN100451914C (zh) * | 2001-08-29 | 2009-01-14 | 联发科技股份有限公司 | 锁相环迅速加电方法和装置 |
US7024568B2 (en) | 2002-09-06 | 2006-04-04 | National Semiconductor Corporation | Method and system for providing self-calibration for adaptively adjusting a power supply voltage in a digital processing system |
US6930521B2 (en) | 2003-06-30 | 2005-08-16 | Agilent Technologies, Inc. | Circuit for controlling the performance of an integrated circuit |
US7148755B2 (en) | 2003-08-26 | 2006-12-12 | Hewlett-Packard Development Company, L.P. | System and method to adjust voltage |
US7418368B2 (en) * | 2007-01-18 | 2008-08-26 | International Business Machines Corporation | Method and system for testing processor cores |
US7853808B2 (en) | 2007-01-18 | 2010-12-14 | International Business Machines Corporation | Independent processor voltage supply |
WO2008109341A2 (en) * | 2007-03-01 | 2008-09-12 | Rambus Inc. | Optimized power supply for an electronic system |
US7514974B2 (en) | 2007-04-18 | 2009-04-07 | Lsi Corporation | Method and apparatus for adjusting on-chip delay with power supply control |
US8661274B2 (en) | 2009-07-02 | 2014-02-25 | Qualcomm Incorporated | Temperature compensating adaptive voltage scalers (AVSs), systems, and methods |
US9354690B1 (en) * | 2011-03-31 | 2016-05-31 | Adtran, Inc. | Systems and methods for adjusting core voltage to optimize power savings |
US8954764B2 (en) * | 2012-03-05 | 2015-02-10 | Csr Technology Inc. | Method and apparatus for dynamic power management |
US10103719B2 (en) * | 2013-07-22 | 2018-10-16 | Nvidia Corporation | Integrated voltage regulator with in-built process, temperature and aging compensation |
US9182768B2 (en) * | 2014-01-08 | 2015-11-10 | Nvidia Corporation | Voltage optimization circuit and managing voltage margins of an integrated circuit |
US9772676B2 (en) * | 2014-02-26 | 2017-09-26 | Advanced Micro Devices, Inc. | Adaptive voltage scaling based on stage transitions or ring oscillator revolutions |
US9606605B2 (en) * | 2014-03-07 | 2017-03-28 | Apple Inc. | Dynamic voltage margin recovery |
US9678529B2 (en) * | 2014-09-02 | 2017-06-13 | Nvidia Corporation | Efficiency-based clock frequency adjustment |
US9990024B2 (en) * | 2015-09-09 | 2018-06-05 | Qualcomm Incorporated | Circuits and methods providing voltage adjustment as processor cores become active based on an observed number of ring oscillator clock ticks |
US10156882B2 (en) * | 2015-10-09 | 2018-12-18 | International Business Machines Corporation | Multi-core dynamic frequency control system |
JP6659144B2 (ja) * | 2016-01-13 | 2020-03-04 | キヤノン株式会社 | 電源装置及び画像形成装置 |
-
2018
- 2018-05-25 US US15/990,096 patent/US11360504B2/en active Active
-
2019
- 2019-05-22 JP JP2021516536A patent/JP2021525936A/ja active Pending
- 2019-05-22 KR KR1020207037423A patent/KR20210002754A/ko not_active Application Discontinuation
- 2019-05-22 EP EP19807804.0A patent/EP3803539A4/en not_active Withdrawn
- 2019-05-22 CN CN201980042760.XA patent/CN112334859A/zh active Pending
- 2019-05-22 WO PCT/US2019/033507 patent/WO2019226762A1/en unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004178588A (ja) * | 2002-11-25 | 2004-06-24 | Texas Instruments Inc | プロセッサに供給される電圧をクロック周波数に応じて調整する方法 |
US20150022272A1 (en) * | 2013-07-22 | 2015-01-22 | Nvidia Corporation | Closed loop dynamic voltage and frequency scaling |
US20150180482A1 (en) * | 2013-12-23 | 2015-06-25 | Marvell Israel (M.I.S.L) Ltd. | Apparatus and method for reacting to a change in supply voltage |
Also Published As
Publication number | Publication date |
---|---|
US11360504B2 (en) | 2022-06-14 |
KR20210002754A (ko) | 2021-01-08 |
CN112334859A (zh) | 2021-02-05 |
US20190361485A1 (en) | 2019-11-28 |
WO2019226762A1 (en) | 2019-11-28 |
EP3803539A1 (en) | 2021-04-14 |
EP3803539A4 (en) | 2022-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10635155B2 (en) | Independent power control of processing cores | |
US10649518B2 (en) | Adaptive power control loop | |
US8006108B2 (en) | Dynamic selection of group and device power limits | |
US8442697B2 (en) | Method and apparatus for on-demand power management | |
US8464086B2 (en) | Software-based power capping | |
KR102640309B1 (ko) | 집적 회로 칩에 대한 전압 조절기들 | |
US10389251B2 (en) | Setting operating points for circuits in an integrated circuit chip | |
US9329663B2 (en) | Processor power and performance manager | |
KR102340679B1 (ko) | 전압 드룹을 위한 클록 조정 | |
JP2014529777A (ja) | 電流管理を用いた、デジタル回路のパフォーマンス向上 | |
US20220179706A1 (en) | Adaptive resource allocation system and method for a target application executed in an information handling system (ihs) | |
CN114424144A (zh) | 自适应片上数字功率估计器 | |
CN117642710A (zh) | 用于响应于电压下降在超频期间启用时钟拉伸的系统和方法 | |
JP2021525936A (ja) | プロセッサに適応可能な電圧マージン | |
US9933828B2 (en) | Controlling power consumption of a voltage regulator in a computer system | |
US11513576B2 (en) | Coherent power management system for managing clients of varying power usage adaptability | |
JP5692137B2 (ja) | 消費電力制御装置、情報処理装置、消費電力制御方法、及びプログラム | |
EP3353653B1 (en) | Techniques for flexible and dynamic frequency-related telemetry | |
US11836031B2 (en) | Application override of power estimation mechanism | |
US12038779B2 (en) | User configurable hardware settings for overclocking | |
US20230324947A1 (en) | User Configurable Hardware Settings for Overclocking | |
US20240106423A1 (en) | Leveraging an Adaptive Oscillator for Fast Frequency Changes | |
EP3270257A1 (en) | Clock adjustment for voltage droop |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210322 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230704 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20231004 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240213 |