JP2021525936A - プロセッサに適応可能な電圧マージン - Google Patents

プロセッサに適応可能な電圧マージン Download PDF

Info

Publication number
JP2021525936A
JP2021525936A JP2021516536A JP2021516536A JP2021525936A JP 2021525936 A JP2021525936 A JP 2021525936A JP 2021516536 A JP2021516536 A JP 2021516536A JP 2021516536 A JP2021516536 A JP 2021516536A JP 2021525936 A JP2021525936 A JP 2021525936A
Authority
JP
Japan
Prior art keywords
frequency
voltage
processor
margin
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021516536A
Other languages
English (en)
Inventor
ヴィクトル コソノキー ステファン
ヴィクトル コソノキー ステファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2021525936A publication Critical patent/JP2021525936A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/28Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/324Power saving characterised by the action undertaken by lowering clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3243Power saving in microcontroller unit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3296Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

プロセッサは、サンプリングされたクロック周波数に基づいて供給電圧の電圧マージンを調整する。プロセッサは、電圧マージンを指定された公称電圧と組み合わせることによって供給電圧を生成し、グラフィックスプロセッシングユニット(GPU)などのプロセッサモジュールに供給電圧を提供する。さらに、適応クロックモジュール(例えば、デジタル周波数ロックループ)は、プロセッサモジュール用のクロック信号を生成し、クロック信号の周波数は、供給電圧に基づいて少なくとも部分的に変化する。プロセッサはクロック信号の周波数をサンプリングし、サンプリングされた周波数に基づいて電圧マージンを調整する。これにより、プロセッサはクロック周波数の変動を指定された制限内に維持し、比較的安定したクロック周波数をサポートする。【選択図】図1

Description

プロセッサは通常、1つまたは複数のクロック信号を使用して、プロセッサの同期論理モジュールでの動作を同期する。したがって、1つまたは複数のクロック信号は、命令実行、データフロー、モジュール間通信などを含むプロセッサでの様々な動作を決定する。したがって、プロセッサのクロック信号の周波数は、プロセッサの関連モジュールがその動作を実行できる速度を決定する。さらに、プロセッサでの動作条件の変動は、同期論理モジュールのタイミング要件に対応する変化を引き起こす可能性があり、これは、所与のクロック周波数でのプロセッサ動作に悪影響を与える可能性がある。たとえば、プロセッサの電源の電圧のノイズは、公称電圧レベルより上(オーバーシュート)または下(ドループ)に変動する可能性があり、これらの変動により、タイミング要件に対応する変化が生じる可能性がある。
プロセッサの動作条件の変動に起因するタイミングの誤差を防止または低減するために、プロセッサは、適応クロックモジュールを使用することができ、それにより、適応クロックモジュールは、プロセッサモジュールに供給される電圧の変化に基づいて生成されるクロック信号の周波数を変更する。適応クロックモジュールは、例えば、クロック信号の周波数を供給電圧にロックするための遅延ロックループ(DLL)または周波数ロックループ(FLL)を含むことができる。ただし、生成されたクロック信号の周波数の変動は、ゲームアプリケーションや共有サーバーシステムなど、プロセッサのクロック周波数の変動を減らすことで恩恵を受ける特定のアプリケーションやシステムのプロセッサ動作に悪影響を与える可能性がある。プロセッサは、消費電力の増加によって、しきい値量を超えて供給電圧を増加させることにより、クロック周波数の変動を減らすことができる。
本開示は、添付の図面を参照することによって、一層よく理解することができ、その多数の特徴及び利点が当業者に明らかになる。異なる図面で同じ参照記号を使用することは、類似または同一の品目ということを意味する。
いくつかの実施形態による、サンプリングされたクロック周波数の変動に基づいて供給電圧の電圧マージンを調整する適応クロックモジュールを含むプロセッサのブロック図である。 いくつかの実施形態による、サンプリングされたクロック周波数の変動に基づいて供給電圧の電圧マージンを調整する図1のプロセッサの一例を示す図である。 いくつかの実施形態による、図1のプロセッサの電圧マージン制御モジュールのブロック図である。 いくつかの実施形態による、サンプリングされたクロック周波数の変動に基づいて供給電圧の電圧マージンを調整するプロセッサの方法の流れ図である。
図1〜4は、サンプリングされたクロック周波数に基づいてプロセッサの供給電圧の電圧マージンを調整するための技術を示している。プロセッサは、電圧マージンを指定された公称電圧と組み合わせることによって供給電圧を生成し、グラフィックスプロセッシングユニット(GPU)などのプロセッサモジュールに供給電圧を提供する。さらに、適応クロックモジュール(例えば、デジタル周波数ロックループ)は、プロセッサモジュール用のクロック信号を生成し、クロック信号の周波数は、供給電圧に基づいて少なくとも部分的に変化する。プロセッサはクロック信号の周波数をサンプリングし、サンプリングされた周波数に基づいて電圧マージンを調整する。これにより、プロセッサはクロック周波数の変動を指定された制限内に維持し、比較的安定したクロック周波数をサポートする。安定したクロック周波数は、クロック周波数がクライアントの課金に影響を与えるサーバーシステムや、安定したクロック周波数がより再現性の高いユーザ体験を可能にするゲームアプリケーションなど、さまざまなアプリケーションでのユーザ体験の向上をサポートする。
図1は、いくつかの実施形態による、サンプリングされたクロック周波数の変動に基づいて供給電圧の電圧マージンを調整するプロセッサ100を示している。プロセッサ100は、電子デバイスに対して指定されたタスクを実行するために、命令のセット(例えば、コンピュータプログラム)を実行する。そのようなタスクの例には、電子デバイスの動作の態様の制御、特定のユーザ体験を提供するための情報のユーザへの表示、他の電子デバイスとの通信などが含まれる。したがって、異なる実施形態において、プロセッサ100は、デスクトップコンピュータ、ラップトップコンピュータ、サーバ、ゲームコンソール、タブレット、スマートフォン等の様々な種類の電子デバイスの1つで使用される。
命令のセットの実行をサポートするために、プロセッサ100は、複数のプロセッサコア(図1には示されていない)を含む。いくつかの実施形態では、各プロセッサコアは、命令をフェッチし、命令を対応する動作にデコードし、動作を1つまたは複数の実行ユニットにディスパッチし、動作を実行し、動作をリタイアするための1つまたは複数の命令パイプラインを含む。命令を実行する過程で、プロセッサコアは、情報の視覚的表示に関連するグラフィックス動作及びその他の動作を生成する。これらの動作に基づいて、プロセッサコアは、図1に示されるグラフィックス処理ユニット(GPU)105にコマンド及びデータを提供する。
GPU105は、複数のプロセッサコアからグラフィックス及び他の表示動作に関連するコマンド及びデータを受信する。受信したコマンドに基づいて、単一命令複数データ処理ユニット108(SIMD108と呼ばれる)などのGPU105の処理ユニットは、表示用のフレームを生成するための動作を実行する。動作の例には、ベクトル動作、描画動作などが含まれる。
当業者によって理解されるように、GPU105の処理ユニット(SIMD108など)は、GPU105に提供される供給電圧(指定されたGFXVDD)及び処理ユニットに提供されるクロック信号(指定されたGCLK)によって動作が決定される同期論理モジュールを含む。クロック信号GCLKを生成するために、GPU105は、デジタル周波数ロックループ(DFLL)106を含む。他の実施形態では、遅延ロックループ、アナログ周波数ロックループ、クロックストレッチャーなどの異なる適応クロックシステムが、クロック信号GCLKを生成するために使用されることが理解されよう。DFLL106は、安定電圧基準(図示せず)によって生成される基準電圧及び目標周波数値という、2つのパラメータに基づいてクロック信号GCLKを生成する。いくつかの実施形態では、目標周波数値は、プロセッサ100のレジスタ(図示せず)に格納され、動作条件の変化にしたがって、プロセッサ100の電力モードの変化に応じて、などにより設定または変更される。したがって、クロック信号GCLKの周波数は、基準電圧と目標周波数値に部分的に依存する。また、DFLL106の論理モジュールは、供給電圧としてGFXVDDを使用しているため、クロック信号GCLKの周波数は、GFXVDDの変動に応じて変化する。したがって、DFLLは、クロック信号GCLKがGFXVDDのノイズやその他の変動に適応することを保証する。
GPU105はさらに、クロック信号GCLKの周波数を定期的にサンプリングする周波数サンプラ110を含む。いくつかの実施形態では、周波数サンプラ110は、1ミリ秒(ms)などの指定された期間にわたってクロック信号GCLKの周波数を平均化する。サンプリングされた周波数に基づいて、周波数サンプラ110は、本明細書ではクロック信号GCLKの有効周波数と呼ばれる値を生成する。
GFXVDDを生成するために、プロセッサ100は、電圧マージン制御モジュール(VMC)102及び電圧レギュレータ104を含む。電圧レギュレータ104は、指定されたVIDの値に基づいて電圧GFXVDDを生成する。いくつかの実施形態では、値VIDはデジタル値であり、電圧レギュレータ104は、1つまたは複数のポテンショメータまたは他の調整可能な回路構成要素を調整して、電圧GFXVDDを設定する。
本明細書でさらに説明するように、VMC102は、公称電圧値と調整可能な電圧マージン値とを組み合わせることによって値VIDを生成する。VMC102は、周波数サンプラ110によって示される有効周波数の変化に応答して電圧マージン値を調整し、その結果、対応する調整をVIDにもたらす。VIDの調整は、電圧レギュレータ104によって生成されてGFXVDDの変化をもたらし、それは次に、クロック信号GCLKの周波数の変化をもたらす。したがって、DFLL106及び周波数サンプラ110と組み合わせて、VMC102及び電圧レギュレータ104は、クロック信号GCLKの周波数の変動を指定された制限内に維持する制御ループを確立する。
図2は、いくつかの実施形態による、GFXVDDの変化を制御することによってクロック信号GCLKの周波数を制御するプロセッサ100の例を示すグラフ200である。図示の例では、グラフ200は、GFXVDDを表すx軸と、クロック信号GCLKの周波数を表すy軸とを含む。グラフ200はまた、GFXVDDの変化に基づくGCLKの周波数の変化を示す曲線220を示している。図示の例では、DFLL106の動作のために、クロック信号GCLKの周波数は、ポイント221より上のGFXVDDに対して比較的不変である。ポイント221より下では、クロック信号GCLKの周波数はGFXVDDに対して変化する。
図2に示されるように、ポイント221に対応する電圧は、指定されたCVDDである。したがって、CVDDは、クロック信号GCLKの周波数が比較的固定されるGFXVDDのレベルを表す。グラフ200は、CVDDに対する範囲も示しており、範囲は制限225及び226によって定義される。制限225及び226は、交流(AC)ノイズによる電圧GFXVDDの予想される最大変動を表す。したがって、クロック信号GCLKの比較的固定された周波数を維持するために、従来のプロセッサは、下限225がCVDDを超えるように電圧GFXVDDを設定する。ただし、一部のワークロードまたは動作条件では、GFXVDDが下限225に近づくことはまれであるため、従来のアプローチでは望ましくない量の電力が消費されることがよくある。
従来のアプローチとは対照的に、プロセッサ100は、VMC102を使用して、GFXVDDをCVDDの周りの比較的狭い範囲内に維持し、それによって、GCLKの比較的固定された周波数を維持する。例えば、クロック信号GCLKの有効周波数が低下し始めること(電圧と周波数の関係がポイント221より下の曲線によって決定されることを示す)に応答して、VMC102は電圧マージンを増加させ、それによりGFXVDDを増加させ、クロック信号GCLKの周波数を安定したレベルに維持する。GCLKの有効周波数が安定したレベルを維持すること(電圧と周波数の関係がポイント221より上の曲線によって決定されることを示す)に応答して、VMC102は電圧マージンを低減し、GFXVDDがしきい値制限を超えてCVDDより上に上昇しないようにし、したがって電力を節約する。
図3は、いくつかの実施形態による、VMC102のブロック図を示す。図示の例では、VMC102は、電圧調整モジュール335、電圧クランプ336、及びサマー337、338、及び339を含む。いくつかの実施形態では、モジュール335〜339はそれぞれ、プロセッサ100で実行されるファームウェアの一部である。他の実施形態では、モジュール335〜339はそれぞれ、以下でさらに説明される動作を実行するように接続及び構成されたコンポーネントを含むハードウェアモジュールである。さらに他の実施形態では、モジュール335〜339は、ファームウェアとハードウェアの組み合わせを表す。
サマー338は、周波数サンプラ110(図1)によって識別された有効周波数値を、Fデルタと指定された値と組み合わせる(例えば、加算する)。値Fデルタは、クロック信号GCLKの周波数で指定された最大許容変動を表す。したがって、サマー338の出力は、有効周波数がクロック信号GCLKの周波数の指定された許容変動から外れる量を示す。
サマー337は、サマー338の出力とクロック信号GCLKの目標周波数との間の差を示す、指定された誤差値を生成する。電圧調整モジュール335は、誤差値に基づいて電圧マージンへの調整を生成する。いくつかの実施形態では、電圧調整モジュール335は、誤差に基づいて、固定された正の調整値(例えば、+1)と固定された負の調整値(例えば、−1)との間で選択する。他の実施形態では、電圧調整モジュール335は、誤差の大きさ及び符号に比例する調整値を使用する。したがって、例えば、誤差値が、有効周波数が目標周波数より低いことを示す場合、電圧調整モジュール335は正の調整を選択し、誤差値が、有効周波数が目標周波数より高いことを示す場合、電圧調整モジュール335は負の調整を選択する。次に、電圧調整モジュール335は、選択された調整を電流電圧マージンに追加して、候補の電圧マージンを生成する。
電圧クランプ336は、電圧調整モジュール335から候補電圧マージンを受け取り、候補電圧マージンがマージン上限及びマージン下限の外にあるかどうかを判定する。候補電圧マージンがマージンの上限及び下限内にある場合、電圧クランプ336は、電圧マージンとして候補電圧マージンを提供する。候補電圧マージンがマージンの上限または下限の外にある場合、電圧クランプ336は、電圧マージンを対応するマージン制限に固定する。したがって、例えば、候補電圧マージンがマージン上限よりも大きい場合、電圧クランプ336は、電圧マージンをマージン上限に設定する。同様に、候補電圧マージンがマージン下限よりも小さい場合、電圧クランプ336は、電圧マージンをマージン下限に設定する。したがって、電圧クランプ336は、電圧マージンが対応するマージン制限を超えて増加または減少することを防止する。
サマー339は、電圧クランプ336によって提供される電圧マージンと、プログラム可能なレジスタ(図示せず)に記憶された公称電圧とを追加する。電圧マージンと公称電圧の合計に基づいて、サマー339は値VIDを生成する。上述したように、電圧レギュレータ104(図1)は、VID値を使用してGFXVDDを生成する。したがって、図3に示されるVMC102の実施形態は、クロック信号GCLKの有効周波数のサンプルに基づいて、GFXVDDの電圧マージンを定期的に調整する。これにより、VMC102は、過剰な電力を消費することなく、クロック信号GCLKの周波数を指定された範囲内に維持する。
図4は、いくつかの実施形態による、サンプリングされたクロック周波数の変動に基づいて供給電圧の電圧マージンを調整するプロセッサの方法400の流れ図を示している。ブロック402で、プロセッサは、クロック信号の有効周波数をサンプリングする。ブロック404で、プロセッサは、サンプリングされたクロック周波数を指定された最大周波数ドループと組み合わせる。
ブロック406で、プロセッサは、クロック信号の目標周波数と、ブロック404で生成された結合周波数との間の差を識別する。差は、目標周波数と結合周波数の間の周波数誤差である。ブロック408で、プロセッサは、ブロック408で識別された周波数誤差に基づいて候補電圧マージンを計算する。いくつかの実施形態では、プロセッサは、電流電圧マージンを識別し、周波数誤差に基づいて調整を選択し、電流電圧マージンを選択された調整と組み合わせることによって、候補電圧マージンを計算する。
ブロック410で、プロセッサは、候補電圧マージンが指定された制限の外にあるかどうかを判定する。そうでない場合、プロセッサは電圧マージンを候補電圧マージンに設定し、方法フローは以下に説明するブロック414に進む。ブロック410で、プロセッサは候補電圧マージンが指定された制限の外にあると判定した場合、方法フローはブロック412に進み、プロセッサは電圧マージンを対応する電圧マージン制限に固定する。方法フローはブロック414に進む。
ブロック414で、プロセッサは、電圧マージンと公称電圧を組み合わせる。ブロック416で、プロセッサは、GPUなどのモジュールに組み合わされた電圧を提供し、その動作は、ブロック402でサンプリングされたクロック信号によって少なくとも部分的に決定される。方法フローはブロック402に戻り、プロセッサはクロック信号の有効周波数の別のサンプルを識別する。したがって、方法400は、プロセッサのモジュールの供給電圧の電圧マージンを調整することによって、クロック信号の周波数を制限された範囲内に維持するプロセッサの制御ループの動作を示している。
本明細書に開示されるように、いくつかの実施形態では、方法は、第1のサンプリングされた周波数を識別するために、プロセッサで適応可能なクロック信号のクロック周波数をサンプリングすること、及び第1のサンプリングされた周波数に基づいて、プロセッサのモジュールに供給される電圧の電圧マージンを調整することを含む。一態様では、電圧マージンを調整することは、電圧マージンを調整して、電圧を事前定義された制限内に維持することを含む。別の態様では、この方法は、電圧マージンを公称電圧と組み合わせることによって、プロセッサのモジュールに供給される電圧を生成することを含む。別の態様では、電圧マージンを調整することは、第1のサンプリングされた周波数と目標周波数との間の差に基づいて第1の電圧調整によって電圧マージンを調整すること、及び電圧マージンが固定されたマージン値を超えることに応答して、電圧マージンを指定された固定されたマージン値に固定することを含む。さらに別の態様では、電圧マージンを調整することは、第1のサンプリングされた周波数に基づく第1の周波数と目標周波数との比較に基づいて電圧マージンを調整することを含む。
別の態様では、この方法は、第1のサンプリングされた周波数を指定された周波数調整と組み合わせることによって第1の周波数を生成することを含む。さらに別の態様では、指定された周波数調整は、プロセッサのモジュールのクロック周波数の指定された最大変動に対応する。さらに別の態様では、第1のサンプリングされた周波数を識別するために、クロック周波数をサンプリングすることは、クロック周波数を第1の時間においてサンプリングすることを含み、この方法は、第2のサンプリングされた周波数を識別するために、適応可能なクロック信号のクロック周波数をサンプリングすること及び第2のサンプリングされた周波数に基づいて、プロセッサのモジュールに供給される電圧の電圧マージンを調整することをさらに含む。
本明細書に開示されるように、いくつかの実施形態では、方法は、プロセッサでの適応可能なクロック信号の周波数の複数の周波数サンプルを識別すること、及び複数の周波数サンプルのそれぞれについて、対応する周波数サンプルに基づいてプロセッサのモジュールに供給される電圧の電圧マージンを調整して、電圧を事前定義された制限内に維持することを含む。一態様では、この方法は、電圧マージンを公称電圧と組み合わせることによって、プロセッサのモジュールに供給される電圧を生成することを含む。さらに別の態様では、この方法は、電圧マージンを指定された電圧制限に固定することを含む。さらに別の態様では、電圧マージンは、複数の周波数サンプルの異なる周波数サンプルに対して異なる量だけ電圧マージンを調整することを含む。
本明細書に開示されるように、いくつかの実施形態では、プロセッサは、第1のサンプリングされた周波数を識別するために、適応可能なクロック信号のクロック周波数をサンプリングするように構成されたサンプリングモジュール、及び第1のサンプリングされた周波数に基づいてプロセッサのモジュールに供給される電圧の電圧マージンを調整するように構成された電圧制御モジュールを含む。一態様では、電圧制御モジュールは、電圧マージンを調整することが、電圧を事前定義された制限内に維持するため電圧マージンを調整することを含むように構成される。別の態様では、電圧制御モジュールは、電圧マージンを公称電圧と組み合わせることによってプロセッサのモジュールに供給される電圧を生成するように構成された電圧コンバイナを含む。さらに別の態様では、電圧制御モジュールは、電圧マージンが固定されたマージン値を超えることに応答して、電圧マージンを指定された固定されたマージン値に固定するように構成された電圧クランプを含む。
一態様では、電圧制御モジュールは、第1のサンプリングされた周波数に基づく第1の周波数と目標周波数との比較に基づいて電圧マージンを調整するように構成されたコンパレータを含む。別の態様では、電圧制御モジュールは、第1のサンプリングされた周波数を指定された周波数調整と組み合わせるように構成された周波数コンバイナを含む。さらに別の態様では、指定された周波数調整は、プロセッサのモジュールのクロック周波数の指定された最大変動に対応する。さらに別の態様では、第1のサンプリングされた周波数を識別するために、クロック周波数をサンプリングすることは、クロック周波数を第1の時間においてサンプリングすることを含み、サンプリングモジュールは、第2のサンプリングされた周波数を識別するために、適応可能なクロック信号のクロック周波数をサンプリングし、かつ第2のサンプリングされた周波数に基づいて、プロセッサのモジュールに供給される電圧の電圧マージンを調整するように構成される。
いくつかの実施形態では、上述した技法の特定の態様は、ソフトウェアを実行する処理システムの1つ以上のプロセッサによって実施することができる。ソフトウェアは、非一時的コンピュータ可読記憶媒体上に記憶されるまたはその他の方法で有形に具現化される、実行可能な命令の1つ以上のセットを含む。ソフトウェアは、1つ以上のプロセッサにより実行されるとき、上記の技術の1つ以上の態様を実行するために1つ以上のプロセッサを動作する命令及び特定のデータを含み得る。非一時的コンピュータ可読記憶媒体は、例えば、磁気もしくは光ディスク記憶デバイス、フラッシュメモリ、キャッシュ、ランダムアクセスメモリ(RAM)等のソリッドステート記憶デバイス、または他の単一の不揮発性メモリデバイスもしくは複数の不揮発性メモリデバイス等を含み得る。非一時的なコンピュータ可読記憶媒体に格納される実行可能命令は、ソースコード、アセンブリ言語コード、オブジェクトコード、または1つ以上のプロセッサによって解釈されるか、もしくは別の方法で実行可能な他の命令形式であり得る。
説明したものに加えて、上記の一般的説明で述べたアクティビティまたは要素の全てが必須ではないこと、特定のアクティビティまたはデバイスの一部は必要ない場合があること、及び1つ以上の追加のアクティビティを実行することができ、または要素を含むことができることに留意されたい。さらに、アクティビティがリストにされている順序は、必ずしもそれらが実行される順序ではない。また、特定の実施形態を参照して概念が説明されている。しかし、当業者は、添付の特許請求の範囲に記載されている本開示の範囲から逸脱することなく、様々な修正及び変更を行うことができることを理解する。したがって、本明細書及び図面は、限定的な意味ではなく、例示的な意味で見なされるべきであり、全てのそのような修正は、本開示の範囲内に含まれることが意図されている。
特定の実施形態に関して、利益、他の利点、及び問題に対する解決策を上で説明している。ただし、利益、利点、問題に対する解決策、及び任意の利益、利点、または解決策を生じさせ得るか、もしくはより顕著になり得る任意の特徴(複数可)が、いずれかまたは全ての請求項の重要な、必要な、または不可欠な特徴として解釈されるべきではない。さらに、開示された発明の主題は、本明細書の教示の利益を受け取る当業者には明らかな、異なっているが同等の方法で、修正及び実施され得るため、上記に開示された特定の実施形態は例示にすぎない。以下の特許請求の範囲に記載されている場合を除き、本明細書に示されている構造または設計の詳細に対する制限は意図されていない。したがって、上に開示された特定の実施形態は変更または修正されてもよく、そのような全ての変形は開示された主題の範囲内であると見なされることは明らかである。したがって、本明細書で求められる保護は、以下の特許請求の範囲に記載されている通りである。

Claims (20)

  1. 第1のサンプリングされた周波数を識別するために、プロセッサで適応可能なクロック信号のクロック周波数をサンプリングすることと、
    前記第1のサンプリングされた周波数に基づいて、前記プロセッサのモジュールに供給される電圧の電圧マージンを調整することと、を含む方法。
  2. 前記電圧マージンを調整することは、前記電圧を事前定義された制限内に維持するために、前記電圧マージンを調整することを含む、請求項1に記載の方法。
  3. 前記電圧マージンを公称電圧と組み合わせることにより、前記プロセッサの前記モジュールに供給される前記電圧を生成することをさらに含む、請求項1に記載の方法。
  4. 前記電圧マージンを調整することは、
    前記第1のサンプリングされた周波数と目標周波数との間の差に基づく第1の電圧調整によって、前記電圧マージンを調整することと、
    前記電圧マージンが固定されたマージン値を超えることに応答して、前記電圧マージンを指定された前記固定されたマージン値に固定することと、を含む、請求項1または3に記載の方法。
  5. 前記電圧マージンを調整することは、
    前記第1のサンプリングされた周波数に基づく第1の周波数と目標周波数との比較に基づいて前記電圧マージンを調整することを含む、請求項1または3に記載の方法。
  6. 前記第1のサンプリングされた周波数を指定された周波数調整と組み合わせることにより、前記第1の周波数を生成することをさらに含む、請求項5に記載の方法。
  7. 前記指定された周波数調整は、前記プロセッサの前記モジュールのクロック周波数の指定された最大の変動に対応する、請求項6に記載の方法。
  8. 前記第1のサンプリングされた周波数を識別するために、前記クロック周波数をサンプリングすることは、前記クロック周波数を第1の時間においてサンプリングすることを含み、
    第2のサンプリングされた周波数を識別するために、前記適応可能なクロック信号の前記クロック周波数をサンプリングすることと、
    前記第2のサンプリングされた周波数に基づいて、前記プロセッサのモジュールに供給される電圧の前記電圧マージンを調整することと、をさらに含む、請求項1〜7のいずれか1項に記載の方法。
  9. プロセッサでの適応可能なクロック信号の周波数の複数の周波数サンプルを識別することと、
    前記複数の周波数サンプルのそれぞれについて、前記対応する周波数サンプルに基づいて、前記電圧を事前定義された制限内に維持するために、前記プロセッサのモジュールに供給される電圧の電圧マージンを調整することと、を含む方法。
  10. 前記電圧マージンを公称電圧と組み合わせることにより、前記プロセッサの前記モジュールに供給される前記電圧を生成することをさらに含む、請求項9に記載の方法。
  11. 前記電圧マージンを指定された電圧制限に固定することをさらに含む、請求項9に記載の方法。
  12. 前記電圧マージンを調整することは、前記複数の周波数サンプルの異なる周波数サンプルに対して異なる量だけ前記電圧マージンを調整することを含む、請求項9に記載の方法。
  13. 第1のサンプリングされた周波数を識別するために、適応可能なクロック信号のクロック周波数をサンプリングするように構成されたサンプリングモジュールと、
    前記第1のサンプリングされた周波数に基づいて、前記プロセッサのモジュールに供給される電圧の電圧マージンを調整するように構成された電圧制御モジュールと、を備える、プロセッサ。
  14. 前記電圧制御モジュールは、
    前記電圧マージンを調整することが、前記電圧を事前定義された制限内に維持するため前記電圧マージンを調整することを含むように構成される、請求項13に記載のプロセッサ。
  15. 前記電圧制御モジュールは、
    前記電圧マージンを公称電圧と組み合わせることにより、前記プロセッサの前記モジュールに供給される前記電圧を生成するように構成された電圧コンバイナを備える、請求項13に記載のプロセッサ。
  16. 前記電圧制御モジュールは、
    前記電圧マージンが固定されたマージン値を超えることに応答して、前記電圧マージンを指定された前記固定されたマージン値に固定するように構成された電圧クランプを備える、請求項13に記載のプロセッサ。
  17. 前記電圧制御モジュールは、
    前記第1のサンプリングされた周波数に基づく第1の周波数と目標周波数との比較に基づいて前記電圧マージンを調整するように構成されたコンパレータを備える、請求項13に記載のプロセッサ。
  18. 前記電圧制御モジュールは、
    前記第1のサンプリングされた周波数を指定された周波数調整と組み合わせるように構成された周波数コンバイナを備える、請求項17に記載のプロセッサ。
  19. 前記指定された周波数調整は、前記プロセッサの前記モジュールのクロック周波数の最大の指定された変動に対応する、請求項18に記載のプロセッサ。
  20. 前記第1のサンプリングされた周波数を識別するために、前記クロック周波数をサンプリングすることは、前記クロック周波数を第1の時間においてサンプリングすることを含み、
    前記サンプリングモジュールは、
    第2のサンプリングされた周波数を識別するために、前記適応可能なクロック信号の前記クロック周波数をサンプリングし、
    前記第2のサンプリングされた周波数に基づいて、前記プロセッサのモジュールに供給される電圧の前記電圧マージンを調整するように構成される、請求項13に記載のプロセッサ。
JP2021516536A 2018-05-25 2019-05-22 プロセッサに適応可能な電圧マージン Pending JP2021525936A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/990,096 US11360504B2 (en) 2018-05-25 2018-05-25 Adaptable voltage margin for a processor
US15/990,096 2018-05-25
PCT/US2019/033507 WO2019226762A1 (en) 2018-05-25 2019-05-22 Adaptable voltage margin for a processor

Publications (1)

Publication Number Publication Date
JP2021525936A true JP2021525936A (ja) 2021-09-27

Family

ID=68613923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021516536A Pending JP2021525936A (ja) 2018-05-25 2019-05-22 プロセッサに適応可能な電圧マージン

Country Status (6)

Country Link
US (1) US11360504B2 (ja)
EP (1) EP3803539A4 (ja)
JP (1) JP2021525936A (ja)
KR (1) KR20210002754A (ja)
CN (1) CN112334859A (ja)
WO (1) WO2019226762A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11290113B1 (en) * 2021-06-01 2022-03-29 SambaNova Systems, Inc. Variable-length clock stretcher with correction for digital DLL glitches

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004178588A (ja) * 2002-11-25 2004-06-24 Texas Instruments Inc プロセッサに供給される電圧をクロック周波数に応じて調整する方法
US20150022272A1 (en) * 2013-07-22 2015-01-22 Nvidia Corporation Closed loop dynamic voltage and frequency scaling
US20150180482A1 (en) * 2013-12-23 2015-06-25 Marvell Israel (M.I.S.L) Ltd. Apparatus and method for reacting to a change in supply voltage

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6845456B1 (en) 2001-05-01 2005-01-18 Advanced Micro Devices, Inc. CPU utilization measurement techniques for use in power management
CN100451914C (zh) * 2001-08-29 2009-01-14 联发科技股份有限公司 锁相环迅速加电方法和装置
US7024568B2 (en) 2002-09-06 2006-04-04 National Semiconductor Corporation Method and system for providing self-calibration for adaptively adjusting a power supply voltage in a digital processing system
US6930521B2 (en) 2003-06-30 2005-08-16 Agilent Technologies, Inc. Circuit for controlling the performance of an integrated circuit
US7148755B2 (en) 2003-08-26 2006-12-12 Hewlett-Packard Development Company, L.P. System and method to adjust voltage
US7418368B2 (en) * 2007-01-18 2008-08-26 International Business Machines Corporation Method and system for testing processor cores
US7853808B2 (en) 2007-01-18 2010-12-14 International Business Machines Corporation Independent processor voltage supply
WO2008109341A2 (en) * 2007-03-01 2008-09-12 Rambus Inc. Optimized power supply for an electronic system
US7514974B2 (en) 2007-04-18 2009-04-07 Lsi Corporation Method and apparatus for adjusting on-chip delay with power supply control
US8661274B2 (en) 2009-07-02 2014-02-25 Qualcomm Incorporated Temperature compensating adaptive voltage scalers (AVSs), systems, and methods
US9354690B1 (en) * 2011-03-31 2016-05-31 Adtran, Inc. Systems and methods for adjusting core voltage to optimize power savings
US8954764B2 (en) * 2012-03-05 2015-02-10 Csr Technology Inc. Method and apparatus for dynamic power management
US10103719B2 (en) * 2013-07-22 2018-10-16 Nvidia Corporation Integrated voltage regulator with in-built process, temperature and aging compensation
US9182768B2 (en) * 2014-01-08 2015-11-10 Nvidia Corporation Voltage optimization circuit and managing voltage margins of an integrated circuit
US9772676B2 (en) * 2014-02-26 2017-09-26 Advanced Micro Devices, Inc. Adaptive voltage scaling based on stage transitions or ring oscillator revolutions
US9606605B2 (en) * 2014-03-07 2017-03-28 Apple Inc. Dynamic voltage margin recovery
US9678529B2 (en) * 2014-09-02 2017-06-13 Nvidia Corporation Efficiency-based clock frequency adjustment
US9990024B2 (en) * 2015-09-09 2018-06-05 Qualcomm Incorporated Circuits and methods providing voltage adjustment as processor cores become active based on an observed number of ring oscillator clock ticks
US10156882B2 (en) * 2015-10-09 2018-12-18 International Business Machines Corporation Multi-core dynamic frequency control system
JP6659144B2 (ja) * 2016-01-13 2020-03-04 キヤノン株式会社 電源装置及び画像形成装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004178588A (ja) * 2002-11-25 2004-06-24 Texas Instruments Inc プロセッサに供給される電圧をクロック周波数に応じて調整する方法
US20150022272A1 (en) * 2013-07-22 2015-01-22 Nvidia Corporation Closed loop dynamic voltage and frequency scaling
US20150180482A1 (en) * 2013-12-23 2015-06-25 Marvell Israel (M.I.S.L) Ltd. Apparatus and method for reacting to a change in supply voltage

Also Published As

Publication number Publication date
US11360504B2 (en) 2022-06-14
KR20210002754A (ko) 2021-01-08
CN112334859A (zh) 2021-02-05
US20190361485A1 (en) 2019-11-28
WO2019226762A1 (en) 2019-11-28
EP3803539A1 (en) 2021-04-14
EP3803539A4 (en) 2022-03-16

Similar Documents

Publication Publication Date Title
US10635155B2 (en) Independent power control of processing cores
US10649518B2 (en) Adaptive power control loop
US8006108B2 (en) Dynamic selection of group and device power limits
US8442697B2 (en) Method and apparatus for on-demand power management
US8464086B2 (en) Software-based power capping
KR102640309B1 (ko) 집적 회로 칩에 대한 전압 조절기들
US10389251B2 (en) Setting operating points for circuits in an integrated circuit chip
US9329663B2 (en) Processor power and performance manager
KR102340679B1 (ko) 전압 드룹을 위한 클록 조정
JP2014529777A (ja) 電流管理を用いた、デジタル回路のパフォーマンス向上
US20220179706A1 (en) Adaptive resource allocation system and method for a target application executed in an information handling system (ihs)
CN114424144A (zh) 自适应片上数字功率估计器
CN117642710A (zh) 用于响应于电压下降在超频期间启用时钟拉伸的系统和方法
JP2021525936A (ja) プロセッサに適応可能な電圧マージン
US9933828B2 (en) Controlling power consumption of a voltage regulator in a computer system
US11513576B2 (en) Coherent power management system for managing clients of varying power usage adaptability
JP5692137B2 (ja) 消費電力制御装置、情報処理装置、消費電力制御方法、及びプログラム
EP3353653B1 (en) Techniques for flexible and dynamic frequency-related telemetry
US11836031B2 (en) Application override of power estimation mechanism
US12038779B2 (en) User configurable hardware settings for overclocking
US20230324947A1 (en) User Configurable Hardware Settings for Overclocking
US20240106423A1 (en) Leveraging an Adaptive Oscillator for Fast Frequency Changes
EP3270257A1 (en) Clock adjustment for voltage droop

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240213