JP2021524794A - 非侵襲で装着可能な脳インターフェースシステム - Google Patents

Abstract

典型的な非侵襲で装着可能な脳インターフェースシステムは、使用者の頭に装着されるように構成されるヘッドギアと、該ヘッドギアに取り外し可能に取り付けられるように構成される複数の独立した光検出部を備える。前記光検出部の各々は、光が前記使用者の脳内の標的から反射された後の前記光の光子を検出するように構成される複数の光検出器を有する。当該脳インターフェースシステムは、複数の配線によって前記光検出部の各々と通信可能に結合して前記光検出部を制御するように構成される主制御部をさらに備える。前記主制御部は、該主制御部と前記光検出部用の電源からの電力を供する電力ケーブルに接続するように構成される入力電力ポートを備える。

Description

本願は、２０１８年１０月３１日に出願されたＰＣＴ国際出願ＰＣＴ／ＵＳ１８／５８５８０の優先権を主張する。ＰＣＴ国際出願ＰＣＴ／ＵＳ１８／５８５８０は、２０１８年７月３１日に出願された米国特許出願16/051 ,462号の優先権を主張し、米国特許出願16/051 ,462号は、それぞれ２０１８年５月１７日と２０１８年６月２０日に出願された米国仮特許出願62/673,065号と62/687,659号の優先権を主張する。これらの出願は本願の一部として組み込まれる。

脳内での神経活動の検出は、医療診断、イメージング、神経工学、脳―コンピュータのインターフェース、並びに、様々な他の診断及び消費者関連用途にとって有用である。たとえば脳の特定の領域が、血液洗浄の減少、出血、又は任意の他の型の損傷によって衝撃を受けたのか否かを判断するには患者の脳内の神経活動を検出することが望ましいと考えられる。他の例として、使用者の脳内での神経活動を検出して、その神経活動をコンピュータで、（たとえばコンピュータスクリーン上でカーソルを制御し、テレビのチャネルを変更し、電気のスイッチをオンにする等によって）様々な種類の消費者向け電子機器を制御することが可能な命令に復号することが望ましいと考えられる。

単一光子（つまり光エネルギーの単一粒子）を検出できる光検出器は、脳内での神経活動を検出するのに利用可能な非侵襲的検出期の一例である。たとえばこれらの感受性を有する光検出器のアレイは、１つ以上の光パルスの印加に応じて脳内の細胞で反射される光子を記録することができる。光子が光検出器によって検出されるのに要する時間に基づいて、脳の神経活動と他の属性が判断又は推定され得る。

半導体系単一光子アバランシェダイオード（ＳＰＡＤ）を用いる光検出器は、非常に高い到達時間分解能（数十ピコ秒）で個々の光子を捕獲することができる。光子がＳＰＡＤによって吸収されるとき、これらのエネルギーは、束縛された荷電粒子（電子と正孔）を解放して、その後その荷電粒子は自由担体対となる。ダイオードに印加される逆バイアス電圧によって生成される電場が存在することで、これらの自由担体は、増倍領域と呼ばれるＳＰＡＤの領域を介して加速される。自由担体が増倍領域を通り抜けるように通り抜けることで、その自由担体は半導体の原子格子内に束縛される他の担体と衝突する。それにより衝突電離と呼ばれる過程を介してより多くの自由担体が生成される。これらの新たな自由担体もまた、印加電場によって加速され、より多くの自由担体を生成する。このアバランシェ事象は検出可能で、光子の到達時間を判断するのに利用できる。

単一光子の検出を可能にするため、破壊電圧よりも大きな逆バイアス電圧でＳＰＡＤはバイアス印加される。破壊電圧とは、超えると自由担体の生成が自己持続的となり、その結果として逃走アバランシェとなるバイアスレベルである。このＳＰＡＤのバイアス印加は、デバイスの始動と呼ばれる。ＳＰＡＤが始動されるとき、単一光子の吸収によって生成される単一の自由担体は逃走アバランシェを生じさせ、その結果容易に検出可能な巨視的電流が発生する。

従来のＳＰＡＤアーキテクチャは、活性状態の電源によって生成されるゲート信号によってＳＰＡＤを選択的にバイアス印加することによってＳＰＡＤにゲートを構成する（つまりＳＰＡＤを動作状態及び待機状態にする）。活性状態の電源を用いてＳＰＡＤのゲートを構成することは不利益なことに、光検出器の出力にノイズを導入し、相対的に大きな電力を消費し、隣接するＳＰＡＤアーキテクチャ内に供給電圧リップルを導入し、かつ、他の望ましくない効果を生じさせてしまう恐れがある。

添付図面は様々な実施形態を表し、明細書の一部を構成する。図示された実施形態は単なる例であり、本開示の技術的範囲を限定するものではない。図面全体を通じて、同一又は類似の参照番号は、同一又は類似の構成要素を指す。
当技術分野で知られている従来のＳＰＡＤアーキテクチャを示している。 本願で説明する原理による典型的な高速ゲート光検出器内に含まれる様々な構成要素を表している。 本願で説明する原理による典型的な光検出器システムを表している。 本願で説明する原理による光検出器システムを実装する典型的な非侵襲で装着可能な脳インターフェースシステムを示している。 本願で説明する光検出器アーキテクチャで用いられ得る典型的なＳＰＡＤ回路を示している。 本願で説明する光検出器アーキテクチャで用いられ得る他の典型的なＳＰＡＤ回路を示している。 本願で説明する原理による図４ＡのＳＰＡＤ回路の典型的な動作モードを表すフローチャートである。 図４ＡのＳＰＡＤ回路の典型的なスイッチ状態を示している。 図４ＡのＳＰＡＤ回路の典型的なスイッチ状態を示している。 本願で説明する原理による光パルスの発生とプログラマブルゲート遅延との間での関係を表す典型的なタイミング図を示している。 Ａ−Ｆは、本願で説明する任意のスイッチを実装可能な様々な回路を示している。 本願で説明する原理によるインバータの典型的な実施形態を表している。 本願で説明する原理によるコンパレータの典型的な実施形態を表している。 本願で説明する光検出器アーキテクチャで用いられ得る他の典型的なＳＰＡＤ回路を示している。 本願で説明する光検出器アーキテクチャで用いられ得る他の典型的なＳＰＡＤ回路を示している。 本願で説明する原理による図１１ＡのＳＰＡＤ回路の典型的な動作モードを表すフローチャートである。 図１１ＡのＳＰＡＤ回路の典型的なスイッチ状態を示している。 図１１ＡのＳＰＡＤ回路の典型的なスイッチ状態を示している。 図１１ＡのＳＰＡＤ回路の代替回路トポロジーを示している。 図１１ＡのＳＰＡＤ回路の代替回路トポロジーを示している。 図１１ＡのＳＰＡＤ回路の代替回路トポロジーを示している。 図１１ＡのＳＰＡＤ回路の代替回路トポロジーを示している。 図１１ＡのＳＰＡＤ回路の代替回路トポロジーを示している。 図１１ＡのＳＰＡＤ回路の代替回路トポロジーを示している。 本願で説明する原理による典型的な方法を表している。 本願で説明する原理による他の典型的な方法を表している。 本願で説明する原理による典型的な非侵襲で装着可能な脳インターフェースシステムを表している。 本願で説明する原理による典型的な非侵襲で装着可能な脳インターフェースシステムを表している。 本願で説明する原理による典型的な非侵襲で装着可能な脳インターフェースシステムを表している。 本願で説明する原理による典型的な非侵襲で装着可能な脳インターフェースシステムを表している。 本願で説明する原理による典型的な非侵襲で装着可能な脳インターフェースシステムを表している。 本願で説明する原理による典型的な非侵襲で装着可能な脳インターフェースシステムを表している。 本願で説明する原理による典型的な非侵襲で装着可能な脳インターフェースシステムを表している。

発明の実施するための形態

非侵襲で装着可能な脳インターフェースシステムについて本願では説明する。たとえば典型的な非侵襲で装着可能な脳インターフェースシステムは、使用者の頭部に装着されるように構成されるヘッドギアと、（たとえばヘッドギア内に含まれる安全器内で適合する、ヘッドギアの突出部又は埋め込み筐体に取り付ける、あるいは他の任意の適切な方法によって）該ヘッドギアに取り外し可能に取り付けられるように構成される独立した複数の光検出部を備える。光検出部の各々は、使用者の脳内の標的から反射された後の光の光子を検出するように構成される複数の光検出器を備える。脳インターフェースシステムは、複数の配線によって光検出部の各々と通信可能に結合して光検出部を制御するように構成される主制御部をさらに備える。主制御部は、該主制御部と光検出部用の電源からの電力を供する電力ケーブルに接続するように構成される入力電力ポートを備える。

他の典型的な非侵襲で装着可能な脳インターフェースシステムは、使用者の頭部に装着されるように構成されるヘッドギアと、該ヘッドギアに取り外し可能に取り付けられるように構成される独立し複数の光検出部を備える。光検出部の各々は、使用者の脳内の標的から反射された後の光の光子を検出するように構成される複数の光検出器を備える。複数の光検出器内に含まれる光検出器は、ＳＰＡＤとキャパシタを有する。キャパシタは、ＳＰＡＤが待機状態にある間に電源によるバイアス電圧によって充電されるように構成される。キャパシタはさらに、ＳＰＡＤが動作状態にされるときに、ＳＰＡＤにかかる電圧がＳＰＡＤの破壊電圧よりも大きくなるようにバイアス電圧をＳＰＡＤの出力ノードへ供給するように構成される。

他の典型的な非侵襲で装着可能な脳インターフェースシステムは、使用者の頭部に装着されるように構成されるヘッドギアと、該ヘッドギアに取り外し可能に取り付けられ、かつ、ヘッドギア内に含まれる安全器内で適合するように構成される独立し複数の光検出部を備える。光検出部の各々は、光を発生させる光源と、使用者の脳内の標的から反射された後の光の光子を検出するように構成される複数の光検出器を備える。脳インターフェースシステムは、複数の配線によって光検出部の各々と通信可能に結合して光検出部を制御するように構成される主制御部をさらに備える。脳インターフェースシステムは、使用者の頭部を外して装着され、電源ケーブルによって主制御部に接続されて主制御部と光検出部に電力を供するように構成される電源を備える。

本願で説明される非侵襲で装着可能な脳インターフェースシステムは、従来の脳インターフェースシステムと比較して様々な便益と利点を供する。たとえば非侵襲で装着可能な脳インターフェースシステムは、使用者の脳内での神経活動を検出するのに有効であると同時に使用者にとって便利かつ相対的に快適に装着できる。たとえば使用者は、日常活動―たとえばウォーキング、エクササイズ、仕事等―をしている間でも本願で説明される非侵襲で装着可能な脳インターフェースシステムを装着できる。本願で説明される非侵襲で装着可能な脳インターフェースシステムはまた、本願で説明される高速ゲート光検出器アーキテクチャに関連して説明される様々な便益を供し、「リアルタイムでの」神経測定をも供してよい。

高速ゲート光検出器アーキテクチャについても本願で説明する。本願で説明される光検出器アー、キテクチャは、本願で説明される非侵襲で装着可能なインターフェースシステムによって実装され、かつ、不感時間、アフターパルス、電力消費、及び、時間揺らぎ（ジッター）を抑制しながらＳＰＡＤの高速ゲートを実現するのに用いられ得る。従って本願で説明される光検出器アーキテクチャは、光検出の信号対雑音比を増大させることで、従来の光検出器と比較して時間分解能と空間分解能を改善することができる。本願で説明される光検出器アーキテクチャの上記及び他の利点は、以降でより詳細に説明する。

図１は、従来の光検出器で用いることが可能な当技術分野で既知の従来型ＳＰＡＤアーキテクチャを示している。図１では、ゲート電圧Ｖ_ＧＡＴＥによって生成されるゲート信号が、ＳＰＡＤの出力ノードに印加される。ゲート信号は、地電位と過剰バイアス電圧との間で切り替わる。ゲート信号が地電位に等しいとき、ＳＰＡＤにかかる電圧はＳＰＡＤの破壊電圧以下である。このことはＳＰＡＤが、アバランシェ事象を起こせない待機状態すなわち「オフ」状態であることを意味する。ゲート信号が過剰バイアス電位に等しいとき、ＳＰＡＤにかかる電圧はＳＰＡＤの破壊電圧よりも大きい。このことはＳＰＡＤが、内部で光子が検出可能なアバランシェ事象を引き起こすことが可能な起動状態すなわち「オン」状態であることを意味する。

ＳＰＡＤが動作状態である間、ＳＰＡＤに入射する光子は、ＳＰＡＤ内部でアバランシェ事象を引き起こすことができる。アバランシェ事象が起こるとき、電流は、キャパシタＣ_Ｐ及び抵抗器Ｒ_ＢとＲ_Ｔに流れ始める。その結果ＳＰＡＤの陽極での電圧が増加する。これによりＳＰＡＤにかかる電圧は減少する。ＳＰＡＤにかかる電圧がＳＰＡＤの破壊電圧を下回って減少するとき、アバランシェ事象は止まる。この過程は受動的クエンチングと呼ばれる。

多数の不利益は、図１に示された従来のＳＰＡＤアーキテクチャに関連する。たとえばＳＰＡＤのゲート効果は電源Ｖ_ＧＡＴＥによって実行されるので、ＳＰＡＤを起動するのに必要な時間は瞬時ではない。むしろＳＰＡＤを起動するのに必要な時間は、電源Ｖ_ＧＡＴＥによって供給されるゲート信号の立ち上がり時間（つまりゲート信号が地電位から過剰バイアス電圧へ向かうまでの時間）に依存する。ゲート信号の立ち上がり時間段階中に光子がＳＰＡＤに衝突する場合、ＳＰＡＤは起動されないので光子を検出できない。従ってゲート信号の立ち上がり時間中に光検出器によって収集されるデータは歪められるので廃棄せざるを得なくなる。

しかも図１に示された従来のＳＰＡＤアーキテクチャによって実行される受動的クエンチングは相対的に遅い過程である。ＳＰＡＤが受動的にクエンチングされる間、ＳＰＡＤの出力ノードが電源Ｖ_ＧＡＴＥに接続されたままであるので、アバランシェ事象が受動的にクエンチングされる前に相対的に大きな電流（であるため電力）がＳＰＡＤアーキテクチャによって消費される。受動的クエンチングの過程が相対的に遅いことで、ＳＰＡＤにおけるトラップ回数とアフターパルスも大きくなる恐れがある。

図１の従来のＳＰＡＤの他の不利益は、光検出器アレイに全体にわたって意図しない供給電圧リップルである。たとえば光検出器アレイ中の各光検出器は、図１の従来のＳＰＡＤを有してよい。この構成では、アバランシェ事象が特定のＳＰＡＤ内部で起こるとき、ＳＰＡＤの電源（たとえばＶ_ＧＡＴＥ）からＳＰＡＤへ大きな電流が流れることで、光検出器アレイ中の他のＳＰＡＤによってわかる電圧で電圧のばらつきを生じさせる恐れがある。これらの電圧のばらつきは、所与の光検出器アレイ内でのＳＰＡＤの個数が増加することでさらに悪化し、ＳＰＡＤパラメータ（たとえば光子を検出する確率、暗電流、タイミング等）のばらつきを引き起こす恐れがある。

対照的に、本願で説明される光検出器アーキテクチャ内のＳＰＡＤは、活性状態の電源−たとえばＶ_ＧＡＴＥ−によって直接ゲート作用を受けない。むしろ本願で説明される典型的なＳＰＡＤは、ＳＰＡＤを起動させる命令が供される前にバイアス電圧によって充電される前のキャパシタによってゲート作用を受ける。活性状態の電源ではなくキャパシタによってＳＰＡＤのゲート作用を起こすことは、多数の利点と便益を有する。

たとえばキャパシタによるゲート作用を受けるＳＰＡＤは、活性状態の電源によってゲート作用を受けるＳＰＡＤと比較して実質的に瞬時に動作可能である。これは、ＳＰＡＤを起動する命令が供されるときにキャパシタはバイアス電圧によって既に充電されるからである。本願で説明される光検出器アーキテクチャによって供される立ち上がり時間が急峻（つまり高速）にすることで、深さ分解能を改善し（つまりＳＰＡＤはより高い精度で動作可能となることで、光子が脳内の所望の深さに位置する標的で反射されるのに予想される時間でＳＰＡＤを動作させるようにする機能を改善）、ノイズ（つまりＳＰＡＤが完全に動作状態に遷移する前に収集されたため破棄しなければならない不良データ）を減少させることが可能となる。

さらにキャパシタによるゲート作用を受けるＳＰＡＤを備えるＳＰＡＤアーキテクチャは、活性状態の電源によってゲート作用を受けて受動的クエンチングが可能なＳＰＡＤを備える従来のＳＰＡＤアーキテクチャよりも電流（つまりは電力）を消費しないことが可能である。これは、ＳＰＡＤがアバランシェ事象中に消費すると考えられる最大電流がキャパシタによって蓄電される電荷によって制限されるからである。ＳＰＡＤアーキテクチャの電力消費を抑制することによって、本願で説明されるＳＰＡＤアーキテクチャは、少ない供給電力でＳＰＡＤアーキテクチャ動作させることが可能になる（これは装着可能デバイスでは特に有利である）。しかもＳＰＡＤアーキテクチャの電力消費を抑制することによって、長時間にわたるＳＰＡＤアーキテクチャへの負荷が小さくなる。その結果、ＳＰＡＤアーキテクチャ内部での構成要素の寿命が長くなり得る。

キャパシタによるゲート作用を受けるＳＰＡＤはまた、活性状態の電源によってゲート作用を受けるＳＰＡＤに係る供給電圧リップルの問題をも緩和する。これは、本願で説明されるＳＰＡＤアーキテクチャ中のＳＰＡＤは、すべての活性状態の電源から切り離される。したがって本願で説明されるＳＰＡＤアーキテクチャは、同一の光検出器アレイ内に含まれる他のＳＰＡＤアーキテクチャから分離され、他のＳＰＡＤアーキテクチャの性能に影響を及ぼさない。この分離の結果、計数のばらつきが減少して、検出効率と感度が改善される。本願で説明される光検出器アーキテクチャによって供され得る上記及び他の便益並びに／又は利点は以降の詳細な説明によって明らかになる。

図２は、典型的な高速ゲート光検出器２０２内に含まれる様々な構成要素を表している。図示されているように、光検出器２０２は、ＳＰＡＤ回路２０４、制御回路２０６、時間―デジタル変換器（ＴＤＣ）２０８、及び信号処理回路２１０を備える。

ＳＰＡＤ回路２０４は、ＳＰＡＤ、及び、ＳＰＡＤに入射する光子を検出するように協働するように構成される様々な他の電気的構成要素を備えてよい。後述するように、ＳＰＡＤ回路２０４は、光子を検出するときに出力パルスを生成し得る。ＳＰＡＤ回路２０４の様々な実施形態について以降で詳述する。

制御回路２０６は、用途特定集積回路（ＡＳＩＣ）又はＳＰＡＤ回路２０４内部の様々な構成要素の動作を制御するように構成される他の任意の適切な回路によって実装されてよい。たとえば以降で詳述するように、制御回路２０６は、ＳＰＡＤ回路２０４内部の１つ以上のスイッチの動作を制御する制御ロジックを出力することで、ＳＰＡＤ回路２０４内部のキャパシタを選択的に充電し、かつ、ＳＰＡＤ回路２０４内に含まれるＳＰＡＤを動作状態又は待機状態にし得る。一部の例では、制御回路２０６は、光パルス（つまりレーザーパルス）の発生後にＳＰＡＤを動作状態にするまでに制御回路が待つ所定の時間の長さを特定するゲート遅延を制御してよい。このため制御回路２０６は、光パルスが起こる時間（たとえば光パルスが脳内の組織に印加されるとき）を示唆する光パルスタイミング情報を受けてよい。制御回路２０６はまた、待機状態になる前にＳＰＡＤが動作状態が維持される期間を特定するプログラマブルゲート幅をも制御してよい。

制御回路２０６はさらに、信号処理回路２１０を制御するように構成される。たとえば制御回路２０６は、ヒストグラムパラメータを信号処理回路２１０へ供してよい。信号処理回路２１０は、ヒストグラムパラメータに従ってヒストグラムデータを生成してよい。

ＴＤＣ２０８は、ＳＰＡＤ回路２０４によって生成される出力パルスの発生と光パルスの発生との間の時間差を測定するように構成される。このためＴＤＣ２０８はまた、制御回路２０６が受け取る同一の光パルスタイミング情報を受け取ってもよい。ＴＤＣ２０８は、特定の実施形態を供し得る任意の適切な回路によって実装されてよい。

信号処理回路２１０は、ＴＤＣ２０８によって出力されるデータに１つ以上の信号処理操作を実行するように構成される。たとえば信号処理回路２１０は、ＴＤＣ２０８によって出力されるデータに基づき、かつ、制御回路２０６によって供されるヒストグラムパラメータに従ってヒストグラムデータを生成してよい。図示されているように、信号処理回路２１０は、ＴＤＣ２０８によって出力されるデータに基づくヒストグラムを生成、記憶、送信、圧縮、解析、復号、及び／又は処理してよい。一部の例では、信号処理回路２１０は、処理済みデータを制御回路２０６へ供してよい。制御回路２０６は、任意の適切な方法で処理済みデータを用いてよい。

図３Ａは典型的な光検出器システム３００を表している。図示されているように、光検出器システム３００は、光源３０２、及び、プリント回路基板（ＰＣＢ）３０６上に設けられる複数のＳＰＡＤ回路３０４（つまりＳＰＡＤ回路３０４−１〜３０４−１６）を備える。あるいはその代わりにＳＰＡＤ回路３０４（及び光検出器システム３００の他の構成要素）がＡＳＩＣ上に設けられてよい。光検出器システム３００は、複数のＳＰＡＤ３０４に共通の制御回路３０８、複数のＳＰＡＤ３０４に共通の信号処理回路３１０、及び、各々が複数のＳＰＡＤ３０４のうちの一に対応する複数のＴＤＣを含むＴＤＣアレイ３１２をさらに備える。制御回路３０８、信号処理回路３１０、及びＴＤＣアレイ３１２の各々は、図３Ａに示されているようにＰＣＢ３０６上に設けられてよく、あるいは、光検出器システム３００内部の他の場所に設けられてよい。ＴＤＣアレイ３１２内に含まれるＴＤＣ、制御回路３０８、及び信号処理回路３１０と併用される各ＳＰＡＤ回路３０４は、特定の光検出器を実装してよい。従って光検出器システム３００は、光検出器のアレイを含むと考えてもよい。

光源３０２は、所望の標的（たとえば脳内の標的）に印加可能な１つ以上の波長で１つ以上の光パルスを生成するように構成されてよい。光源３０２は、複数の構成要素の任意の適切な組み合わせによって実装されてよい。たとえば光源３０２は、レーザーパルスを生成するレーザー光源によって実装されてよい。

ＳＰＡＤ回路３０４の各々は、動作の点ではＳＰＡＤ回路２０４と類似し、標的（たとえば脳組織のような使用者の内部の標的）から反射された後光源３０２によって生成される光パルスの光子を検出するように構成されてよい。ＳＰＡＤ回路３０４はまた、イメージング用の周辺光に起因して対象物から反射される光子を検出するのにも用いられてよい。この場合では、光子は周辺光又は他の光源によって生成されるので、光源３０２は必要ない。

図示されているように、ＳＰＡＤ回路３０４は、ＰＣＢ３０６上で４×４のアレイで配置される。各ＳＰＡＤ回路３０４の位置はたとえば、画素アレイ内部の１つの画素に対応してよい。あるいはその代わりにＳＰＡＤ回路３０４は任意の適切な方法で配置されてよい。図３Ａでは１６のＳＰＡＤ回路３０４が示されているが、任意の個数のＳＰＡＤ回路３０４が光検出器システム３００内に含まれてよいことに留意して欲しい。

制御回路３０８は、機能の点で制御回路２０６と類似し、ＳＰＡＤ回路３０４の各々を制御するように構成されてよい。信号処理回路３１０は、機能の点で信号処理回路２１０と類似し、ＳＰＡＤ回路３０４の各々によって出力される信号を処理するように構成されてよい。ＴＤＣアレイ３１２は複数のＴＤＣ２０８を含んでよい。複数のＴＤＣ２０８の各々は、光パルス３０２の発生とＳＰＡＤ回路３０４の各々によって生成される出力パルスとの間での時間差を測定するように構成される。

光検出器システム３００は、任意の適切なデバイスによって実装されてよく、あるいは、任意の適切なデバイス内に含まれてよい。たとえば光検出器システム３００は、使用者が装着して１つ以上の診断操作、イメージング操作、及び／又は消費者関連操作を実行することが可能な非侵襲で装着可能なデバイス内に含まれてよい。

図示されているように、図３Ｂは、光検出器システムを実装する非侵襲で装着可能な脳インターフェースシステム３２０（「脳インターフェースシステム３２０」）を示している。光検出器システムは光検出器システム３００と類似であってよい。図示されているように、脳インターフェースシステム３２０は、患者の頭部に取り付けられるように構成されるヘッドマウント構成要素３２２を有する。ヘッドマウント構成要素３２２は、複数の光検出器３２４、及び、光パルスを生成するように構成される複数の光源３２６を有する。一部の代替実施形態では、ヘッドマウント構成要素３２２は、単一の光検出器３２４及び／又は単一の光源３２６を有してよいことに留意して欲しい。たとえば脳インターフェースシステム３２０は、光路を制御し、かつ、深い位置の脳組織の光学特性を表す強度値へ光検出器の画素測定を変換するのに用いられてよい。表層の組織構造又は光学的に透明な構造しか撮像できない従来のイメージングシステム及び方法（たとえば光干渉断層撮影（ＯＣＴ））とは対照的に、脳インターフェースシステム３２０は、深い標的位置に起因する光子からのデータを抽出することによって皮膚と骨を介して深い器官の位置の光学的検出を可能にする。

脳インターフェースシステム３２０は、通信リンク３３０によって光検出器３２４及び光源３２６と通信する（たとえば制御及び／又は信号を受信する）ように構成される処理装置３２８をさらに備えてよい。通信リンク３３０は、任意の適切な有線通信リンク及び／又は無線通信リンクを含んでよい。処理装置３２８は、任意の適切な筐体を有し、かつ、望ましいと考えられる患者の頭皮、首、肩、胸、又は腕に設けられてよい。一部の変形例では、処理装置３２８は、光検出器３２４と光源３２６と同一のアセンブリ筐体内に一体にされてよい。

図示されているように、脳インターフェースシステム３２０は任意で、処理装置３２８と通信する遠隔処理装置３３２を有してよい。たとえば遠隔処理装置３３２は、過去の検出期間からの光検出器３２４及び／又は処理装置３２８からの測定データを記憶してよい。光検出器３２４、光源３２６、及び／又は処理装置３２８の電力は、装着可能なバッテリー（不図示）を介して供されてよい。一部の例では、処理装置３２８とバッテリーは１つの筐体内に封止され、かつ、処理装置３２８及びバッテリーからの電力信号を伝える配線は、光検出器３２４及び光源３２６まで延びてよい。あるいはその代わりに電力は無線で（たとえば誘導によって）供されてもよい。

さらに又は代わりに、本願で説明される光検出器システムを実装し得る脳インターフェースシステムについて以降でより詳細に説明する。

あるいはその代わりに光検出器システム３００は、装着不可能なデバイス（たとえば１つ以上の診断操作、イメージング操作、及び／又は消費者関連操作を実行するように使用者の頭部又は他の身体の一部の付近に設けられる医療デバイス及び／又は消費者向けデバイス）内に含まれてよい。あるいはその代わりに光検出器システム３００は、装着可能な侵襲性デバイス（たとえば脳の記録及び撮像用の移植可能な医療装置）のサブアセンブリ封止体内に含まれてよい。

本願で説明される光検出器アーキテクチャ内で用いられ得る様々なＳＰＡＤ回路についてここで説明する。本願で説明されるＳＰＡＤ回路の各々は、ＳＰＡＤを動作される命令が供される前にバイアス電圧によって事前に充電されるキャパシタ（場合によってはＳＰＡＤ自身の寄生容量）によるゲート作用を受ける。

図４Ａは、本願で説明される光検出器アーキテクチャ内で用いられ得る典型的なＳＰＡＤ回路４００を示している。図示されているように、ＳＰＡＤ回路４００は、ＳＰＡＤ４０２、電源４０４−１と４０４−２、キャパシタ４０６、複数のスイッチ４０８（つまりスイッチ４０８−１，４０８−２，４０８−３）、抵抗器４１０、及びインバータ４１２を有する。

図示されているように、電源４０４−１は、ＳＰＡＤ４０２の入力ノード４１４（陽極とも呼ばれる）に接続される。電源４０４−１は、入力ノード４１４に逆バイアス電圧を供給するように構成される任意の適切な電源を有してよい。逆バイアス電圧は、ＳＰＡＤ４０２の破壊電圧以下の大きさを有する。一部の例では、電源４０４−１によって供給される逆バイアス電圧の大きさは、ＳＰＡＤ４０２の破壊電圧よりも所定量だけ小さい。たとえば電源４０４−１によって供給される逆バイアス電圧の大きさは、ＳＰＡＤ４０２の破壊電圧の１〜２ボルトの範囲内であってよい。ＳＰＡＤ４０２の典型的な破壊電圧は２０ボルトである。従って電源４０４−１によって供給される逆バイアス電圧の典型的だが排他的ではない大きさは１８〜１９ボルトである。

電源４０４−２は、任意の適切な活性状態の電源を含んでよく、かつ、スイッチ４０８−３によってキャパシタ４０６と選択的に接続されるように構成される。たとえば電源４０４−２は、スイッチ４０８−３が閉じられているときにキャパシタ４０６に接続され、かつ、スイッチ４０８−３が開いているときにキャパシタ４０６から切り離される。電源４０４−２がキャパシタ４０６に接続されるとき、電源４０４−２は過剰バイアス電圧によってキャパシタ４０６を充電する。一部の例では、過剰バイアス電圧は、ＳＰＡＤ４０２の破壊電圧以下（たとえば電源４０４−１によって供給される逆バイアス電圧の大きさ未満）の大きさを有する。たとえば過剰バイアス電圧は２〜５ボルトであってよい。しかし過剰バイアス電圧は、特定の実施形態を供し得る他の任意の適切な値を有してよい。

一部の例では、過剰バイアス電圧は、ＳＰＡＤ４０２の寄生容量を補償する値に設定されてよい。キャパシタ４０６がＳＰＡＤ４０２に接続されるとき、キャパシタ４０６上の電荷の一部はＳＰＡＤ４０２の寄生容量に移されることに留意して欲しい。従って過剰バイアス電圧は、ＳＰＡＤ４０２の寄生容量が充電された後でもＳＰＡＤ４０２にかかる全電圧がＳＰＡＤ４０２の破壊電圧を超えることを保証するように設定されてよい。

スイッチ４０８（本願では「スイッチ構成」とも呼ばれる）は、選択的にＳＰＡＤ４０２を動作及び待機させるように構成される。たとえば以降で表されているように、キャパシタ４０６が過剰バイアス電圧によって充電され、かつ、電源４０４−２から切り離されている間に、スイッチ４０８−１と４０８−２は、キャパシタ４０６をＳＰＡＤ４０２の出力ノード４１６へ接続することによってＳＰＡＤ４０２を動作状態にし得る。図示されているように、キャパシタ４０６は、抵抗器４１０によって出力ノード４１６に接続されてよい。一部の代替実施形態では、抵抗器４１０は、ＳＰＡＤ４０２と電源４０４−１との間で接続される。さらに他の代替実施形態では、抵抗器４１０はＳＰＡＤ回路４００内には含まれず、かつ、キャパシタ４０６は出力ノード４１６に直接接続されてよい。

キャパシタ４０６が出力ノード４１６に接続されるとき、キャパシタ４０６は、過剰バイアス電圧を出力ノード４１６へ供給する。これにより、ＳＰＡＤ４０２にかかる電圧はＳＰＡＤ４０２の破壊電圧よりも大きくなることで、ＳＰＡＤ４０２は動作状態になる。たとえば、ＳＰＡＤ４０２の破壊電圧が２０ボルトである場合に入力ノード４１４で電源４０４−１によって供給される逆バイアス電圧は―１８ボルトで、キャパシタ４０６が十分に充電されるときに出力ノード４１６でキャパシタ４０６によって供給される過剰バイアス電圧は３ボルトで、ＳＰＡＤ４０２にかかる電圧は２１ボルトである。これはＳＰＡＤ４０２の破壊電圧よりも大きい。

キャパシタ４０６は任意の適切なサイズ（つまり容量）であってよい。一部の例では、キャパシタ４０６のサイズは、アバランシェ中にＳＰＡＤ４０２を流れる電流を減少させるため、相対的に小さくてよい。これにより、電力消費、クエンチング時間、アフターパルス、及び揺らぎ（ジッター）が減少する。

スイッチ４０８−１と４０８−２は、キャパシタ４０６をＳＰＡＤ４０２の出力ノード４１６から切り離し、かつ、ＳＰＡＤ４０２の出力ノードを地電位へ接続することによって待機状態にしてよい。この構成では、ＳＰＡＤ４０２にかかる電圧は逆バイアス電圧の大きさに実質的に等しい。逆バイアス電圧はＳＰＡＤ４０２の破壊電圧未満である。

インバータ４１２は、ＳＰＡＤ４０２が動作状態にある間に光子がＳＰＡＤ４０２に衝突するときに出力パルスを生成するように構成される。光子がＳＰＡＤ４０２内部でのアバランシェを引き起こすとき、ＳＰＡＤ４０２はキャパシタ４０６からの電流を引き寄せる。その結果キャパシタ４０６はゼロにまで放電される。キャパシタ４０６が放電されることで、出力ノード４１６での電圧は減少する。出力ノード４１６での電圧があるレベルを下回って減少するとき、インバータ４１２はパルスを生成する。一部の例では、インバータ４１２への電力供給は、様々な閾値となるように調節可能である。

図４Ｂは、インバータ４１２に代わってコンパレータ４２０がＳＰＡＤ回路４００内に含まれるＳＰＡＤ回路４００の代替実施形態を示している。コンパレータ４２０は、ＳＰＡＤ４０２が動作状態にある間に光子がＳＰＡＤ４０２に衝突するときに出力パルスを生成するように構成される。このため、コンパレータ４２０は、負端子と正端子を有する。閾値電圧（Ｖ＿_{ｔｈｒｅｓｈｏｌｄ}）は負の端子である。ＳＰＡＤ４０２が動作状態にあり、かつ、キャパシタ４０６が過剰バイアス電圧によって十分充電される間、この閾値電圧はＳＰＡＤ４０２に係る電圧よりも小さい。コンパレータ４２０の正端子は、（たとえば抵抗器４１０によって）出力ノード４１６に接続される。光子がＳＰＡＤ４０２内部でのアバランシェ事象を引き起こすとき、ＳＰＡＤ４０２はキャパシタ４０６からの電流を引き寄せる。その結果キャパシタ４０６はゼロにまで放電される。キャパシタ４０６が放電されることで、出力ノード４１６での電圧は減少する。出力ノード４１６での電圧がコンパレータ４２０の負端子の閾値電圧を下回って減少するとき、コンパレータ４２０はパルス出力パルスを生成する。

図５は、ＳＰＡＤ回路４００の典型的な動作モードを表すフローチャート５００である。この例の説明のため、制御回路２０６はスイッチ４０８を制御することによってＳＰＡＤ回路４００を制御するように構成され、ＴＤＣ２０８はインバータ４１２の出力に接続され、かつ、信号処理回路２１０はＴＤＣ２０８の出力に接続される。フローチャート５００に示された１つ以上の操作は、制御回路２０６によって実行されてよい。操作５０２では、ＳＰＡＤ４０２が待機状態である間にキャパシタ４０６が過剰バイアス電圧によって充電される。ＳＰＡＤ４０２が待機状態である間に、スイッチ４０８−１を開いてＳＰＡＤ４０２の出力ノード４１６をキャパシタ４０６から切り離し、スイッチ４０８−２を閉じてＳＰＡＤ４０２の出力ノード４１６を地電位４１８へ接続し、かつ、スイッチ４０８−３を閉じて電源４０４−２をキャパシタ４０６へ接続する制御ロジックを供することによって、制御回路２０６はキャパシタ４０６を過剰バイアス電圧によって充電する。このスイッチ状態は図４Ａに示されている。

図４Ａで示されているスイッチ状態の間では、電源４０４−２は、キャパシタ４０６を過剰バイアス電圧によって充電する。キャパシタ４０６が過剰バイアス電圧によって充電されることを制御回路２０６が検出するとき（Ｙｅｓ；判定ブロック５０４）、制御回路５０６は、キャパシタ４０６から電源４０４−２を切り離す（操作５０６）。これは、スイッチ４０８−１が依然として開かれ、かつ、スイッチ４０８−２が依然として閉じられている間にスイッチ４０８−３を開く制御ロジックを供する制御回路５０６によって実行される。このスイッチ状態は図６に示されている。

操作５０８では、一旦キャパシタ４０６が過剰バイアス電圧によって充電されると、制御回路２０６はＳＰＡＤ４０２を動作状態にする。このため制御回路２０６は、スイッチ４０８−１を閉じることでＳＰＡＤ４０２の出力ノード４１６をキャパシタ４０６へ接続し、スイッチ４０８−２を開くことでキャパシタ４０６を地電位から切り離し、スイッチ４０８−３を開いたままにしておくことで電源４０４−２をキャパシタ４０６から切り離されたままにする制御ロジックを供する。このスイッチ状態は図７に示されている。図７に示されたスイッチ状態ではＳＰＡＤ４０２は動作状態である。その理由はＳＰＡＤ４０２にかかる電圧がＳＰＡＤ４０２の破壊電圧よりも高いからである。

一部の例では、制御回路２０６は、光パルス（たとえば光源３０２によって生成される光パルス）の発生後に所定時間が経過するまで待ってＳＰＡＤ４０２を動作状態にする。このようにして、ＳＰＡＤ回路４０２は、使用者内の特定の深さ（たとえば使用者の脳内の特定の深さ）から到達する光子を検出するように構成されてよい。

たとえば制御回路２０６は、プログラマブルゲート遅延を表すデータを保存してよい。プログラマブルゲート遅延は、制御回路２０６がＳＰＡＤ４０２を動作状態にするのに光パルスの発生後に待つ所定期間を特定する。プログラマブルゲート遅延は、任意の適切な時間を特定するように使用者によって（たとえば制御回路２０６のソフトウエアインターフェース及び／又はハードウエアインターフェースを介して）プログラムされてよい。それに加えて又はその代わりに、プログラマブルゲート遅延は、信号処理回路によって決定されてよい。

制御回路２０６は、ＳＰＡＤ４０２が動作状態である間に光パルスの発生を検出し（たとえば光パルスが生成される時間を特定する光パルスタイミング情報を受け取り）、光パルスの発生後、プログラマブルゲートによって特定される所定期間ＳＰＡＤ４０２を動作状態にすることによってプログラマブルゲート遅延を利用してよい。制御回路２０６はその代わりに、スイッチ４０８−２を開いたままにしながらスイッチ４０８−１と４０８−３を閉じることによって常に動作状態に設定されてよい。

図８は、光パルスの発生と制御回路２０６によって利用されるプログラマブルゲート遅延との間での関係を表す典型的なタイミング図８００を示している。図示されているように、光パルス８０２の列（たとえば光パルス８０２−１と８０２−２）が標的（たとえば使用者の脳内の組織）に印加されてよい。光パルス８０２が印加される典型的な周波数は４０〜１００メガヘルツである。

光パルス８０２の列の印加中、ＳＰＡＤ４０２は、制御回路４０６によって保存される１つ以上のタイミングパラメータ（たとえばプログラマブルゲート遅延、プログラマブルゲート幅等）に従って動作され、かつ、待機状態にされる。この動作及び待機状態はパルス波８０４によって表される。図示されているように、パルス波８０４がハイであるとき、ＳＰＡＤ４０２は動作状態である。パルス波８０４がローであるとき、ＳＰＡＤ４０２は待機状態である。

図示されているように、ＳＰＡＤ４０２が待機状態にある間、各光パルス８０２は発生する（すなわち印加される）。各光パルス８０２は特定の時間で発生する。たとえば光パルス８０２−１は時間ｔ_０で発生する。制御回路２０６によって保存されるプログラマブルゲート遅延は、ＳＰＡＤ４０２を動作状態にする制御データを出力するまでどの程度の期間制御回路２０６が待つのかを特定する。図８の例では、ＳＰＡＤ４０２は時間ｔ_１で動作状態にされる。従ってプログラマブルゲート遅延はｔ_１−ｔ_０に等しい。典型的なプログラマブルゲート遅延は０ピコ秒〜４ナノ秒である。上述したように、待機状態から動作状態へのＳＰＡＤ４０２に係る立ち上がり時間は相対的に速い(ほぼ瞬間)。その理由はＳＰＡＤ４０２は、活性状態の電源ではなくキャパシタ４０６によってゲート作用を受けるからである。

一部の例では、制御回路２０６はまた、プログラマブルゲート幅を表すデータをも保存してよい。プログラマブルゲート幅を表すデータは、ＳＰＡＤ４０２が待機状態になる前に動作状態が維持される期間を特定する。プログラマブルゲート幅は、任意の適切な時間を特定するように使用者によって（たとえば制御回路２０６のソフトウエアインターフェース及び／又はハードウエアインターフェースを介して）プログラムされてよい。それに加えて又はその代わりに、プログラマブルゲート幅は、信号処理回路２１０内で得られてよい。

図８のタイミング図では、ＳＰＡＤ４０２は時間ｔ_２で待機状態になる。従ってプログラマブルゲート幅は、この例ではｔ_２−ｔ_１に等しい。ゲート幅を制御することによって、制御回路２０６は、後続の光パルスが発生する前に相対的に長い期間ＳＰＡＤ４０２が待機状態であることを保証し得る。これは有利となるようにアフターパルスを回避することができる。アフターパルスは、実際の光子の到達時間を示さないインバータ４１２による出力パルスを引き起こすことによって光検出器によって取得されるデータを改変してしまう恐れがある。

したがって制御回路２０６が、プログラマブルゲート幅が満たされる（つまりプログラマブルゲート幅によって特定される所定期間が終了した）ことを検出する場合（Ｙｅｓ；判定ブロック５１０）、制御回路２０６は、スイッチ４０８−１を開いてＳＰＡＤ４０２の出力ノード４１６をキャパシタ４０６から切り離し、スイッチ４０８−２を閉じてＳＰＡＤ４０２の出力ノード４１６を地電位４１８に接続することによって、ＳＰＡＤ４０２を待機状態に戻す。図５の処理は後続の光パルスに対して繰り返され得る。たとえばＳＰＡＤ４０２が待機状態である間、ＳＰＡＤ４０２が再度動作し、光パルス８０２−２からの光子を検出できるように、キャパシタ４０６は再度充電されてよい。

一旦ＳＰＡＤ４０２が動作状態にされると、光パルスからの光子は、ＳＰＡＤ４０２内部でのアバランシェ事象を引き起こし得る。上述したように、ＳＰＡＤ４０２は、アバランシェ事象が起こっている間にキャパシタ４０６からの電流を引き寄せる。その結果出力ノード４１６での電圧は減少する。出力ノード４１６での電圧があるレベルを下回って減少するとき、インバータ４１２は出力パルスを生成する。

ＴＤＣ２０８は、インバータ４１２によって生成される出力パルスの発生と光パルス８０２−１の発生との間での時間差を任意の適切な方法で測定してよい。たとえば図８を参照すると、インバータ４１２は時間ｔ_３で出力パルスを生成してよい。ＴＤＣ２０８は、ｔ_３とｔ_０との差を計算することによって出力パルスの発生と光パルス８０２−１の発生との間での時間差を測定してよい。あるいはその代わりにＴＤＣ２０８は、ｔ_３と後続の光パルス（つまり光パルス８０２−２）との間の時間差を計算することで、出力パルスの発生と光パルス８０２−１の発生との間での時間差を決定し得る。

ＴＤＣ２０８は、出力パルスの発生と光パルス８０２−１の発生との間の時間差を表すデータを信号処理回路２１０へ出力してよい。信号処理回路２１０は、本願で説明される１つ以上の信号処理操作をデータに実行してよい。

ＳＰＡＤ回路４００内に含まれる様々な構成要素は、任意の適切な方法で実装されてよい。たとえばスイッチ４０８の各々は、任意の適切な回路によって実装されてよい。図示されているように、図９Ａ〜図９Ｆは、スイッチ４０８のうちの任意を実装可能な様々な回路を示している。
具体的には、図９Ａは１つ以上のスイッチを実装可能なｎｐｎバイポーラ接合トランジスタを示し、図９Ｂは１つ以上のスイッチを実装可能なｐｎｐバイポーラ接合トランジスタを示し、図９Ｃは１つ以上のスイッチを実装可能なｎ型ＭＯＳＦＥＴ（ｎＭＯＳ）を示し、図９Ｄは１つ以上のスイッチを実装可能なｐ型ＭＯＳＦＥＴ（ｐＭＯＳ）を示し、図９Ｅは１つ以上のスイッチを実装可能な伝送ゲートを示し、かつ、図９Ｆは１つ以上のスイッチを実装可能な方形波発生器とキャパシタを示す。

図１０Ａはインバータ４１２の典型的な実施形態を表している。この実施形態では、アバランシェ事象が起こるとき、ＳＰＡＤ４０２の出力ノード４１６の電圧はゼロに近づくように減少する。その結果インバータ４１２によって生成される出力パルスがハイになる。他の様々な回路トポロジーは、特定の実施形態を供し得るインバータ４１２を実装してよい。

図１０Ｂはキャパシタ４２０の典型的な実施形態を表している。この実施形態では、アバランシェ事象が起こるとき、ＳＰＡＤ４０２の出力ノード４１６の電圧はゼロに近づくように減少する。その結果キャパシタ４２０によって生成される出力パルスがハイになる。他の様々な回路トポロジーは、特定の実施形態を供し得るキャパシタ４２０を実装してよい。

一部の例では、インバータ４１２とキャパシタ４２０はＳＰＡＤ回路４００から省略されてよい。これらの例では、ＳＰＡＤからの出力は、ＴＤＣ２０８への入力として供される。

図１１Ａは、本願で説明する光検出器アーキテクチャで用いられ得る他の典型的なＳＰＡＤ回路１１００を示している。図示されているように、ＳＰＡＤ回路１１００は、電源１１０４−１と１１０４−２、キャパシタ１１０６−１と１１０６−２、複数のスイッチ１１０８（つまりスイッチ１１０８−１と１１０８−２）、抵抗器１１１０、及びインバータ１１１２を有する。

図示されているように、キャパシタ１１０６−１は、ＳＰＡＤ１１０２の出力ノード４１６に接続される。キャパシタ１１０６−１は、特定の実施形態を供し得る任意の適切なサイズを有してよい。抵抗器１１１０によって出力ノード１１１４に接続されているキャパシタ１１０６−１が示されている。一部の例では、抵抗器１１１０は実際には物理的な抵抗器ではないが、ＳＰＡＤ１１０２の内部抵抗を表す。

電源１１０４−１は、任意の適切な活性状態の電源を有してよく、かつ、スイッチ１１０８−２によってキャパシタ１１０６−１へ選択的に接続されるように構成される。たとえば電源１１０４−１は、スイッチ１１０８−１が第１位置にあるときにはキャパシタ１１０６−１に接続され、かつ、スイッチ１１０８−１が第２位置にあるときにはキャパシタ１１０６−１から切り離される。本願で供される例では、スイッチ１１０８−１は、第１位置にある間では閉じられ、かつ、第２位置にある間では開かれる。代替構成では、電源１１０４−１は、スイッチ１１０８−１が開かれているときにはキャパシタ１１０６−１に接続され、かつ、スイッチ１１０８−１が閉じられているときにはキャパシタ１１０６−１から切り離されることに留意して欲しい。

電源１１０４−１がキャパシタ１１０６−１に接続されるとき、電源１１０４−１は、バイアス電圧によってキャパシタ１１０６−１を充電する。バイアス電圧は、ＳＰＡＤ１１０２の破壊電圧以下の大きさを有する。一部の例では、電源１１０４−１によって供給されるバイアス電圧は、ＳＰＡＤ１１０２の破壊電圧よりも所定量だけ小さい。たとえば電源１１０４−１によって供給されるバイアス電圧は、ＳＰＡＤ１１０２の破壊電圧の１〜２ボルトの範囲内であってよい。ＳＰＡＤ１１０２の典型的な破壊電圧は２０ボルトである。従って電源１４０４−１によって供給されるバイアス電圧の典型的だが排他的ではない大きさは１８〜１９ボルトである。

図示されているように、電源１１０２の入力ノード１１１６に接続される。電源１１０４−２は、入力ノード１１１６で逆過剰バイアス電圧を供給するように構成される任意の適切な活性状態の電源を含んでよい。一部の例では、過剰バイアス電圧は、ＳＰＡＤ１１０２の破壊電圧以下（たとえば電源１１０４−１によって供給される逆バイアス電圧の大きさ以下）の大きさを有する。たとえば逆過剰バイアス電圧は−２〜５ボルトであってよい。しかし逆過剰バイアス電圧は、特定の実施形態を供し得る任意の他の適切な値を有してよい。上述したように逆過剰バイアス電圧は、ＳＰＡＤ１１０２の寄生容量を補償する値に設定されてよい。

スイッチ１１０８は、ＳＰＡＤ１１０２を選択的に動作及び待機状態にするように構成される。たとえば以降で表すように、キャパシタ１１０６−１がバイアス電圧によって充電され、かつ、電源１１０４−１から切り離されている間に、スイッチ１１０８−１は、電源１１０４−２をＳＰＡＤ１１０２の入力ノード１１１６に接続することによってＳＰＡＤ１１０２を動作状態する。

電源１１０４−２が入力ノード１１１６に接続されるとき、電源１１０４−２は、逆過剰バイアスを入力ノード１１１６に供給する。これにより、ＳＰＡＤ１１０２にかかる電圧はＳＰＡＤ１１０２の破壊電圧よりも大きくなり、その結果ＳＰＡＦ１１０２は動作状態となる。たとえばＳＰＡＤ１１０２の破壊電圧が２０ボルトである場合、キャパシタ１１０６−１が十分に充電されるときに出力ノード１１１４でキャパシタ１１０６によって供給されるバイアス電圧は１８ボルトであり、入力ノード１１１６で電源１１０４−２によって供給される逆過剰バイアス電圧は−３ボルトで、ＳＰＡＤ１１０２にかかる電圧は２１ボルトである。このＳＰＡＤ１１０２にかかる電圧はＳＰＡＤ１１０２の破壊電圧よりも大きい。

スイッチ１１０８−１は、ＳＰＡＤ１１０２の入力ノード１１１６から切り離し、かつ、ＳＰＡＤ１１０２の入力ノード１１１６を地電位に接続することによって、電源１１０４−２を待機状態にしてよい。この構成では、ＳＰＡＤ１１０２にかかる電圧は、ＳＰＡＤ１１０２の破壊電圧よりも小さなバイアス電圧の大きさと実質的に等しい。

インバータ１１１２は、インバータ４１２と類似し、かつ、ＳＰＡＤ１１０２が待機状態にある間に光子がＳＰＡＤ１１０２に衝突するときに出力パルスを生成するように構成される。光子がＳＰＡＤ１１０２内部でのアバランシェ事象を引き起こすとき、ＳＰＡＤ１１０２はキャパシタ１１０６−１からの電流を引き寄せる。その結果キャパシタ１１０６−１はゼロにまで放電される。キャパシタ１１０６−１が放電されることで、出力ノード１１１４での電圧は減少する。出力ノード１１１４での電圧がある値を下回って減少するとき、インバータ１１１２は出力パルスを生成する。

図１１Ｂは、インバータ１１１２に代わってコンパレータ１１２０がＳＰＡＤ回路１１００内に含まれるＳＰＡＤ回路１１００の代替実施形態を示している。コンパレータ１１２０は、コンパレータ４２０と類似し、かつ、ＳＰＡＤ１１０２が動作状態にある間に光子がＳＰＡＤ１１０２に衝突するときに出力パルスを生成するように構成される。図示されているように、コンパレータ１１２０の正端子は、キャパシタ１１０６−２によってＳＰＡＤ１１０２の出力ノード１１１４に接続される。一部の例では、キャパシタ１１０６−２はＳＰＡＤ回路１１００から省略される。

光子がＳＰＡＤ１１０２内部でのアバランシェ事象を引き起こすとき、ＳＰＡＤ１１０２はキャパシタ１１０６−１からの電流を引き寄せる。その結果キャパシタ１１０６−１はゼロにまで放電される。キャパシタ１１０６−１が放電されることで、出力ノード１１１４での電圧は減少する。出力ノード１１１４での電圧がコンパレータ１１２０の負端子上での閾値を下回って減少するとき、コンパレータ１１２０は出力パルスを生成する。

図１２は、ＳＰＡＤ回路１１００の典型的な動作モードを表すフローチャート１２００である。この例の説明のため、制御回路２０６はスイッチ１１０８を制御することによってＳＰＡＤ回路１１００を制御するように構成され、ＴＤＣ２０８はインバータ１１１２の出力に接続され、かつ、信号処理回路２１０はＴＤＣ２０８の出力に接続される。フローチャート１２００に示された１つ以上の操作は、制御回路２０６によって実行されてよい。

操作１２０２では、ＳＰＡＤ１１０２が待機状態である間にキャパシタ１１０６−１がバイアス電圧によって充電される。ＳＰＡＤ１１０２が待機状態である間に、スイッチ１１０８−１を第１位置にして（つまり閉じて）ＳＰＡＤ１１０２の出力ノード１１１６を地電位１１１８へ接続し、かつ、スイッチ１１０８−２を第１位置にして電源１１０４−１をキャパシタ１１０６−１へ接続する制御ロジックを供することによって、制御回路２０６はキャパシタ１１０６−１をバイアス電圧によって充電する。このスイッチ状態は図１１Ａで示されている。

図１１Ａで示されているスイッチ状態にある間、電源１１０４−１は、バイアス電圧でキャパシタ１１０６−１を充電する。キャパシタ１１０６−１がバイアス電圧によって十分に充電されることを制御回路２０６が検出するとき（Ｙｅｓ；判定ブロック１２０４）、制御回路２０６は、キャパシタ１１０６−１から電源１１０４−１を切り離す（操作１２０６）。これは、スイッチ１１０８−１が依然として第１位置にある間にスイッチ１１０８−２を第２位置にする（つまり開く）制御ロジックを供する制御回路２０６によって実行される。このスイッチ状態は図１３に示されている。

操作１２０８では、キャパシタ１１０６−１がバイアス電圧によって充電される間、制御回路２０６はＳＰＡＤ１１０２を動作状態にする。このため、制御回路２０６は、スイッチ１１０８−１を第２状態にして（つまり開いて）ＳＰＡＤ１１０２の入力ノード１１１６を電源１１０４−２に接続する制御ロジックを供する。制御ロジックはまた、スイッチ１１０８−２を第２位置に保って、電源１１０４−１をキャパシタ１１０６−１から切り離したままにもする。このスイッチ状態は図１４に示されている。図１４に示されたスイッチ状態ではＳＰＡＤ１１０２は動作状態である。その理由はＳＰＡＤ１１０２にかかる電圧がＳＰＡＤ１１０２の破壊電圧よりも高いからである。

上述したように、制御回路２０６は、プログラマブルゲート遅延及びプログラマブルゲート幅に従ってＳＰＡＤ１１０２を動作し、かつ、待機状態にする。従って制御回路２０６が、プログラマブルゲート幅が満たされる（つまりプログラマブルゲート幅によって特定される所定期間が終了した）ことを検出する場合（Ｙｅｓ；判定ブロック１２１０）、制御回路２０６は、スイッチ１２０８−１を第１位置にしてＳＰＡＤ１１０２の出力ノード１１１６を地電位１１１８に接続することによって、ＳＰＡＤ１１０２を待機状態に戻す。図１２の処理は後続の光パルスに対して繰り返され得る。

一旦ＳＰＡＤ１１０２が動作状態にされると、光パルスからの光子は、ＳＰＡＤ１１０２内部でのアバランシェ事象を引き起こし得る。上述したように、ＳＰＡＤ１１０２は、アバランシェ事象が起こっている間にキャパシタ１１０６からの電流を引き寄せる。その結果出力ノード１１１６での電圧は減少する。出力ノード１１１６での電圧があるレベルを下回って減少するとき、インバータ１１１２は出力パルスを生成する。ＴＤＣ２０８は、上述したように出力パルスを処理してよい。

ＳＰＡＤ回路１１００内に含まれる様々な構成要素は、任意の適切な方法で実装されてよい。たとえばスイッチ１１０８の各々は、任意の適切な回路―たとえば図９Ａ〜図９Ｆに示されたスイッチ回路―によって実装されてよい。インバータ１１１２は、図１０Ａに示された回路によって実装されてよい。コンパレータ１１２０は、図１０Ｂに示された回路によって実装されてよい。

一部の例では、インバータ１１１２とコンパレータ１１２０はＳＰＡＤ回路１１００から省略されてよい。これらの例では、ＳＰＡＤ１１０２からの出力は、ＴＤＣ２０８への入力として供される。

ＳＰＡＤ回路１１００は、多数の代替回路トポロジーによって実装可能である。たとえば図１５〜図２０は、ＳＰＡＤ回路１１００の代替回路トポロジーを示している。特に図１７の回路トポロジーは、ＳＰＡＤにゲート作用を及ぼすキャパシタを含まない。むしろＳＰＡＤの寄生容量は過剰バイアスによって充電され、ＳＰＡＤにゲート作用を及ぼすのに利用される。これは、空間的制約がＳＰＡＤ回路１１００内に含まれる構成要素の個数を制限する構成において有利となりえる。

図２１は典型的な方法２１００を表している。図２１は一の実施形態による典型的な操作を表しているが、他の実施形態は、図２１に示された任意の操作を省略してもよいし、他の操作を追加してもよいし、これらの操作の順序を変更してもよいし、かつ／あるいはこれらの操作を修正してもよい。図２１に示された１つ以上の操作は、ＳＰＡＤ回路４００に接続する制御回路２０６によって実行されてよい。

操作２１０２では、制御回路２０６は、ＳＰＡＤの破壊電圧以下の大きさを有する逆バイアス電圧をＳＰＡＤの入力ノードに供給するように第１電源を駆動する。操作２１０２は本願で説明した任意の方法で実行されてよい。

操作２１０４では、制御回路２０６は、キャパシタと選択的に接続して過剰バイアス電圧によってキャパシタを充電するように構成される第２電源を駆動する。操作２１０４は本願で説明した任意の方法で実行されてよい。

操作２１０６では、制御回路２０６は、キャパシタが過剰バイアス電圧によって充電されることに応じて、キャパシタを第２電源から切り離す。操作２１０６は本願で説明した任意の方法で実行されてよい。

操作２１０８では、キャパシタが過剰バイアス電圧によって充電され、かつ、第２電源から切り離されている間に、制御回路２０６は、キャパシタをＳＰＡＤの出力ノードに接続することによってＳＰＡＤを動作状態する。操作２１０８は本願で説明した任意の方法で実行されてよい。

図２２は他の典型的な方法２２００を表している。図２２は一の実施形態による典型的な操作を表しているが、他の実施形態は、図２２に示された任意の操作を省略してもよいし、他の操作を追加してもよいし、これらの操作の順序を変更してもよいし、かつ／あるいはこれらの操作を修正してもよい。図２２に示された１つ以上の操作は、ＳＰＡＤ回路１１００に接続する制御回路２０６によって実行されてよい。

操作２２０２では、制御回路２０６は、ＳＰＡＤの破壊電圧以下の大きさを有するバイアス電圧で、単一光子アバランシェダイオードの出力ノードに接続されるキャパシタを充電するように第１電源を駆動する。操作２２０２は本願で説明した任意の方法で実行されてよい。

操作２２０４では、制御回路２０６は、逆過剰バイアス電圧を供給するように第２電源を駆動する。操作２２０４は本願で説明した任意の方法で実行されてよい。

操作２２０６では、キャパシタがバイアス電圧によって充電され、かつ、第１電源から切り離されている間に、制御回路２０６は、第２電源をＳＰＡＤの入力ノードに接続することによってＳＰＡＤを動作状態する。操作２２０６は本願で説明した任意の方法で実行されてよい。

ここで、本願で説明される光検出器アーキテクチャを実装可能な様々な非侵襲で装着可能な脳インターフェースシステムについて図２３〜図２９と関連させて説明する。図２３〜図２９と関連させて説明する非侵襲で装着可能な脳インターフェースシステムの各々を「脳インターフェースシステム」と呼ぶことにする。本願で説明される脳インターフェースシステムは、本願で説明される光検出器アーキテクチャを実装可能な多くの異なる型の脳インターフェースシステムのうちの単なる典型例である。

図２３は典型的な脳インターフェースシステム２３００を示している。脳インターフェースシステム２３００は、ヘッドギア２３０２、複数の光検出部２３０４（たとえば光検出器２３０４−１〜２３０４−１２）、主制御部２３０６、及び電源２３０８を有する。

図２３の例では、ヘッドギア２３０２は、使用者２３１０の頭部に装着されるキャップによって実装される。ヘッドギア２３０２の代替実施形態は、ヘルメット、つばなしニット帽子(beanies)、ヘッドバンド、他の帽子形状等を含む。ヘッドギア２３０２の代替実施形態について以降で説明するヘッドギア２３０２は、任意の適切な布、柔らかいポリマー、プラスチック、硬い外殻、及び／又は特定の実施形態を供し得る任意の他の適切な材料で作られてよい。

光検出部２３０４は、任意の適切な方法でヘッドギア２３０２に取り付けられてよい。たとえばヘッドギア２３０２は、内部に光検出部２３０４が適合するように構成される複数の安全器、光検出部２３０４が取り付けられるヘッドギア２３０２の内側表面上の複数の突出部、個々の光検出部２３０４を封止するように構成される複数の埋め込み筐体、及び／又は他の任意の適切な取り付け機構若しくは素子を有してよい。

図示されているように、図２４Ａは、複数の安全器２４０２（たとえば安全器２４０２−１〜２４０２−９）を有するヘッドギア２３０２の典型的な部分を示している。図２４Ａでは、光検出部２３０４はまだ安全器２４０２内にまだ挿入されていない。図示されているように、各安全器２４０２は、ヘッドギア２３０２内に埋め込まれる剛性輪２４０４によって取り囲まれてよい。たとえば安全器２４０２は、剛性輪２４０４によって取り囲まれる。剛性輪２４０４は、任意の適切な材料（たとえばプラスチック、金属等）で作られてよい。剛性輪２４０４は、ヘッドギア２３０２への光検出部２３０４の取り外し可能な取り付けを容易にするように構成される１つ以上の溝又は他の部位を有してよい。図２４Ａには長方形の安全器２４０２及び剛性輪２４０４が示されているが、その代わりに安全器２４０２及び剛性輪２４０４は他の任意の形状及び／又はサイズであってよい。

図２４Ｂは、ヘッドギア２３０２の側部断面を示し、ヘッドギア２３０２が複数の突出部２４０６（たとえば突出部２４０６−１〜２４０６−５）を含む代替構成を表している。突出部２４０６は、ヘッドギア２３０２と同一の材料で作られてよいし、あるいはヘッドギア２３０２と異なる材料で作られてよい。突出部２４０６は、ヘッドギア２３０２の内側表面に設けられてよい。図２４Ｂにはヘッドギア２３０２に結合される別個の素子が示されているが、その代わりに突出部２４０６はヘッドギア２３０２の一部として形成されてよい。突出部２４０６は、光検出部２３０４の取り付けを可能にする任意の適切な形状及び／又はサイズを有してよい。一部の例では、突出部２４０６の各々は、光検出部２３０４が取り付け可能な剛性輪２４０４と類似の剛性輪を有してよい。

一部の代替例では、光検出部２３０４は離散的な位置でヘッドギア２３０２に取り付けられていない。たとえばヘッドギア２３０２は、離散的な安全器又は突出部の位置の代わりに連続的な経路に沿った任意の位置に光検出部２３０４を使用者が設置することを可能にするヘッドギア２３０２内部のレール状の案内部を有してよい。別例として、ヘッドギア２３０２は、光検出部が任意の所望の位置で磁気的に結合可能な磁性材料で作られてよい。

光検出部２３０４がヘッドギア２３０２に取り付け可能な上述の方法も同様に、本願で説明される他の任意の脳インターフェースシステムにも適用可能である。

図２３に戻ると、光検出部２３０４の各々は独立してよい。換言すると、光検出部２３０４の各々はそれぞれのケースに格納されてよい。光検出部２３０４の各々は光検出システム３００に類似してよい。たとえば光検出部２３０４の各々は、光を発生させるように構成される個々の光源、及び、使用者２３１０の脳内の標的から反射された後の光の光子を検出するように構成される複数の光検出器を有してよい。一部の例では、光検出部２３０４の各々は、光源と光検出器が上に設けられるプリント回路基板を有してよい。

一部の代替実施形態では、光検出部２３０４は個々の光源を有しない。その代わりに光検出部２３０４によって検出される光を発生させるように構成される光源は、脳インターフェースシステム２３００内のどこかに含まれてよい。たとえば光源は、主制御部２３０６内に含まれ、かつ、電気的接続によって光検出部２３０４に結合されてよい。

本願で説明される光源の各々は、任意の適切な装置によって実装されてよい。たとえば本願で用いられる光源はたとえば、帰還分布型（ＤＦＢ）レーザー、スーパールミネッセントダイオード（ＳＬＤ）、発光ダイオード（ＬＥＤ）、ＬＤ励起個体（ＤＰＳＳ）レーザー、レーザーダイオード（ＬＤ）、スーパールミネッセント発光ダイオード（ｓＬＥＤ）、垂直面発光レーザー（ＶＣＳＥＬ）、チタンサファイアレーザー、マイクロ発光ダイオード（ｍＬＥＤ）、及び／又は他の任意の適切なレーザー若しくは光源であってよい。

複数の光検出器内に含まれる各光検出器は、本願で説明される任意の光検出器によって実装されてよい。たとえば複数の光検出器内に含まれる特定の光検出器はＳＰＡＤ及びキャパシタを有してよい。キャパシタは、ＳＰＡＤが待機状態にある間に、電源によるバイアス電圧によって充電されるように構成される。キャパシタは、ＳＰＡＤが動作状態にされるときに、ＳＰＡＤにかかる電圧がＳＰＡＤの破壊電圧よりも大きくなるように電源によるバイアス電圧をＳＰＡＤの出力ノードに供給するように構成される。

主制御部２３０６は、複数の配線２３１２によって光検出部２３０４の各々によって通信可能なように結合される。一部の例では、配線２３１２の少なくとも一部は、光検出部２３０４からヘッドギア２３０２内の主制御部２３０６へ貫通する。一部の例では、光検出部２３０４の各々は、１つ以上の配線２３１２に接続されるように構成されるプラグインターフェースを有する。

主制御部２３０６は、光検出部２３０４を制御するように構成される。たとえば主制御部２３０６は、光の光子を検出する光検出部２３０４の各々内で光を発生させるように光源を駆動させてよい。これは本願で説明される任意の方法で実行されてよい。

図示されているように、主制御部２３０６はヘッドギア２３０２内に設けられる。代替実施形態では、後述するように、主制御部２３０６は、使用者２３１０の頭部以外の場所に装着されるように構成されてよい。一部の例では、主制御部２３０６は、ヘッドギア２３０２から選択的に取り外されてよい。

電源２３０８は、主制御部２３０６、光検出部２３０４、及び／又は、脳インターフェースシステム２３００内に含まれる他の任意の電気的構成要素に動作電力を供するように構成されるバッテリー及び／又は他の型の電源によって実装されてよい。図示されているように、電源２３０８は、主制御部２３０６の対応入力電源ポート２３１６へ差し込むように構成される電源ケーブル２３１４に接続されてよい。図２３の例では、入力電源ポート２３１６は、配線（不図示）によって主制御部２３０６に接続される。代替例では、入力電源ポート２３１６は、主制御部２３０６に直接一体化されてよい。図２３の例では、電源２３０８は、使用者２３１０の頭部以外の場所に装着されるように構成される。あるいはその代わりに電源２３０８は帽子２３０２に一体化されてよい。たとえば電源２３０８は、使用者２３１０の肩及び／又はウエストに装着され、使用者２３１０の身に着けるベルトに挟まれ、かつ／あるいは、使用者２３１０が担持するように構成されてよい。

図２５は、他の典型的な脳インターフェースシステム２５００を示している。脳インターフェースシステム２３００同様、脳インターフェースシステム２５００は、ヘッドギア２５０２、及び、該ヘッドギア２５０２に選択的に取り付けられる複数の光検出部２５０４（たとえば光検出部２５０４−１〜２５０４−４）を有する。しかし脳インターフェースシステム２５００では、主制御部と電源のいずれも、使用者２５０８の肩に装着されるように独立する部材５０６内に含まれる。部材５０６内に含まれる主制御部と電源は、図２３に関連して説明した機能と同一の機能を実行するように構成される。しかし主制御部と電源は部材５０６内に含まれるので、図２５では明示的に表されていない。

図２６は、他の典型的な脳インターフェースシステム２６００を示している。脳インターフェースシステム２６００は、ヘッドギア２６０２、該ヘッドギア２６０２に選択的に取り付けられる複数の光検出部（たとえば光検出部２６０４）、及び、ヘッドギア２６０２内に含まれる主制御部２６０６を有する点で脳インターフェースシステム２３００と類似する。しかし図２６では、ヘッドギア２６０２は、使用者２６０８によって装着されるように構成されるつばなしニット帽子によって実装されてよい。

図２７は他の典型的な脳インターフェースシステム２７００を示している。脳インターフェースシステム２７００では、ヘッドギア２７０２は使用者２７０４によって装着されるヘッドバンドによって実装されてよい。脳インターフェースシステム２３００同様、脳インターフェースシステム２７００は、ヘッドギア２７０２、及び、該ヘッドギア２７０２に選択的に取り付けられる複数の光検出部２７０４を有する。複数の光検出部（たとえば光検出部２７０６）は、上述したようにヘッドギア２７０２に選択的に取り付けられる。脳インターフェースシステム２７００では、主制御部と電源は、使用者２７０４の肩に装着されるように構成される独立部位２７０８内に含まれる。

図２８は、本願で説明される任意の脳インターフェースシステム内に含まれ得るヘッドギア２８０２の内側表面を示している。ヘッドギア２８０２は、使用者の頭部を固定（たとえば適合）するように構成されてよい。内側表面は、使用者がヘッドギア２８０２を装着している間に使用者の頭部に対向するように構成される。図示されているように、複数の光検出部（たとえば光検出部２８０４）は、（たとえばヘッドギアの複数の安全器内で適合し、ヘッドギア２８０２の複数の突出部に取り付け、ヘッドギア２８０２の複数の埋め込み筐体内で封止されること等によって）ヘッドギア２８０２に取り付けられてよい。上述したように、各光検出部は、使用者の脳に光を導光するように構成される光源を有する。たとえば光検出部２８０４は光源２８０６を有する。光源２８０６は、図示されているように、光検出部２８０４の一部又は光検出部２８０４内に含まれてよく、あるいはその代わりに、光源２８０６は、光検出部２８０４から離れて設けられ、かつ、電気的接続を介して光検出部２８０４に結合されてよい。

図２９は他の典型的な脳インターフェースシステム２９００を示している。脳インターフェースシステム２９００は、使用者２９０４によって装着されるように構成されるヘッドギア２９０２を有し、かつ、主制御部２９０６及び複数の光検出部（不図示）を有する。主制御部２９０６は、電源ケーブル２９１０によって電源２９０８に接続される。ヘッドギア２９０２は、使用者２９０４の頭部を固定するように構成される点でヘッドギア２８０２に類似する。

図示されているように、電源２９０８は、使用者２９０４が装着可能なベルト２９１２に取り付けられてよい。この構成では、使用者２９０４が走っているか動いている間、電源２９０８は使用者２９０４に固定されたままである。

これまでの説明では、様々な典型的な実施形態は添付図面を参照しながら説明してきた。しかし以降の特許請求の範囲で規定された本発明の技術的範囲から逸脱することなく、様々な修正型及び変化型が可能で、かつ、追加の実施形態が可能であることは明らかである。たとえば本願で説明される一の実施形態のある特徴は、本願で説明される他の実施形態の特徴と結合又は置換されてよい。従って明細書と図面は、限定ではなく例示と解される。

Claims (29)

1. 使用者の頭部に装着されるように構成されるヘッドギアと、
   該ヘッドギアに取り外し可能に取り付けられるように構成されて、各々が前記使用者の脳内の標的から反射された後の光の光子を検出するように構成される複数の光検出器を備える、独立した複数の光検出部と、
   複数の配線によって前記光検出部の各々と通信可能に結合して前記光検出部を制御するように構成される主制御部を備え、
   前記主制御部は、該主制御部と前記光検出部用の電源からの電力を供する電力ケーブルに接続するように構成される入力電力ポートを備える、
   非侵襲で装着可能な脳インターフェースシステム。
2. 前記光を発生させるように構成される光源をさらに備える、請求項１に記載の脳インターフェースシステム。
3. 前記光源は、前記光検出部の各々内に含まれる独立の光源を含む、請求項２に記載の脳インターフェースシステム。
4. 前記光源は前記主制御部内に含まれる、請求項２に記載の脳インターフェースシステム。
5. 前記ヘッドギアは複数の安全器を備え、
   前記光検出部は前記安全器内で適合するように構成される、
   請求項１に記載の脳インターフェースシステム。
6. 前記複数の安全器内に含まれる各安全器は、前記ヘッドギア内に埋め込まれる剛性輪によって取り囲まれ、かつ、前記ヘッドギアへの前記光検出部の取り付けを容易にするように構成される、請求項５に記載の脳インターフェースシステム。
7. 前記ヘッドギアは複数の突出部を有し、かつ、
   前記光検出部は、前記突出部に取り付けられるように構成される、
   請求項１に記載の脳インターフェースシステム。
8. 前記突出部の各々は、前記ヘッドギアへの前記光検出部の取り付けを容易にするように構成される剛性輪を有する、請求項７に記載の脳インターフェースシステム。
9. 前記配線の少なくとも一部は、前記光検出部から前記ヘッドギア内の前記主制御部へ貫通する、請求項１に記載の脳インターフェースシステム。
10. 前記主制御部は、前記ヘッドギア内部に設けられる、請求項１に記載の脳インターフェースシステム。
11. 前記主制御部は、前記使用者の頭部以外の場所に装着されるように構成される、請求項１に記載の脳インターフェースシステム。
12. 前記電源は、前記使用者の頭部以外の場所に装着されるように構成される、請求項１に記載の脳インターフェースシステム。
13. 前記電源は、前記使用者の肩又はウエストに装着されるように構成される、請求項１に記載の脳インターフェースシステム。
14. 前記主制御部は、前記光の光子を検出するように前記光検出部の各々を駆動することによって前記光検出部を制御する、請求項１に記載の脳インターフェースシステム。
15. 前記ヘッドギアは、キャップ、つばなし帽子、ヘルメット、又はヘッドバンドによって実装される、請求項１に記載の脳インターフェースシステム。
16. 前記複数の光検出部に含まれる光検出器は、単一光子アバランシェダイオード（ＳＰＡＤ）と、前記ＳＰＡＤが待機状態である間には、電源のバイアス電圧によって充電され、かつ、前記ＳＰＡＤが動作状態にされるときには、前記ＳＰＡＤにかかる電圧が前記前記ＳＰＡＤの破壊電圧よりも大きくなるように前記ＳＰＡＤの出力ノードへ前記バイアス電圧を供給するように構成されるキャパシタを有する、請求項１に記載の脳インターフェースシステム。
17. 前記キャパシタは、前記電源から切り離されている間に、前記バイアス電圧を前記ＳＰＡＤの前記出力ノードに供給する、請求項１６に記載の脳インターフェースシステム。
18. 前記光検出器はさらに、前記ＳＰＡＤの入力ノードに接続され、かつ、前記入力ノードに逆バイアス電圧を供給するように構成されるさらなる電源と、スイッチ構成とを備え、
    前記逆バイアス電圧は前記ＳＰＡＤの破壊電圧以下の大きさを有し、前記電源は、前記キャパシタと選択的に接続して前記キャパシタを前記バイアス電圧で充電し、前記バイアス電圧は、前記さらなる電源によって供給される前記逆バイアス電圧の大きさ未満の大きさを有する過剰バイアス電圧で、
    前記スイッチ構成は、前記キャパシタが前記過剰バイアス電圧によって充電され、かつ、前記電源から切り離されている間に、前記キャパシタを前記ＳＰＡＤの出力ノードに接続することによって前記ＳＰＡＤを動作状態にするように構成され、
    前記キャパシタが前記ＳＰＡＤの前記出力ノードに接続されるときには、前記キャパシタは、前記ＳＰＡＤにかかる電圧が前記破壊電圧よりも大きくなるように前記ＳＰＡＤの前記出力ノードへ前記過剰バイアス電圧を供給する、
    請求項１６に記載の脳インターフェースシステム。
19. 前記キャパシタが前記ＳＰＡＤの出力ノードに接続され、
    前記電源は、前記キャパシタと選択的に接続して前記キャパシタを前記バイアス電圧で充電し、前記バイアス電圧は前記ＳＰＡＤの破壊電圧以下の大きさを有し、
    前記光検出器はさらに、前記バイアス電圧の大きさ未満の大きさを有する逆過剰バイアス電圧を供給するように構成されるさらなる電源と、前記キャパシタが前記バイアス電圧によって充電され、かつ、前記電源から切り離されている間に、前記さらなる電源を前記ＳＰＡＤの入力ノードに接続することによって前記ＳＰＡＤを動作状態にするように構成されるスイッチ構成を備える、
    請求項１６に記載の脳インターフェースシステム。
20. 使用者の頭部に装着されるように構成されるヘッドギアと、
    該ヘッドギアに取り外し可能に取り付けられるように構成されて、各々が前記使用者の脳内の標的から反射された後の光の光子を検出するように構成される複数の光検出器を備える、独立した複数の光検出部とを備え、
    前記複数の光検出器内に含まれる光検出器は、単一光子アバランシェダイオード（ＳＰＡＤ）と、前記ＳＰＡＤが待機状態である間には、電源のバイアス電圧によって充電され、かつ、前記ＳＰＡＤが動作状態にされるときには、前記ＳＰＡＤにかかる電圧が前記前記ＳＰＡＤの破壊電圧よりも大きくなるように前記ＳＰＡＤの出力ノードへ前記バイアス電圧を供給するように構成されるキャパシタを有する、
    非侵襲で装着可能な脳インターフェースシステム。
21. 前記光を発生させるように構成される光源をさらに備える、請求項２０に記載の脳インターフェースシステム。
22. 前記光源は、前記光検出部の各々内に含まれる独立の光源を含む、請求項２１に記載の脳インターフェースシステム。
23. 複数の配線によって前記光検出部の各々と通信可能に結合して前記光検出部を制御するように構成される主制御部をさらに備え、
    前記主制御部は、該主制御部と前記光検出部用の電源からの電力を供する電力ケーブルに接続するように構成される入力電力ポートを備える、
    請求項２０に記載の脳インターフェースシステム。
24. 前記主制御部は、前記光を発生させるように構成される光源をさらに備える、請求項２３に記載の脳インターフェースシステム。
25. 前記ヘッドギアは複数の安全器を備え、
    前記独立した光検出部は前記安全器内で適合するように構成される、
    請求項２０に記載の脳インターフェースシステム。
26. 前記ヘッドギアは複数の突出部を有し、かつ、
    前記光検出部は、前記突出部に取り付けられるように構成される、
    請求項２０に記載の脳インターフェースシステム。
27. 前記キャパシタは、前記電源から切り離されている間に、前記バイアス電圧を前記ＳＰＡＤの前記出力ノードに供給する、請求項２０に記載の脳インターフェースシステム。
28. 複数の安全器を備え、使用者の頭部に装着されるように構成されるヘッドギアと、
    該ヘッドギアに取り外し可能に取り付けられるように構成されて、各々が前記使用者の脳内の標的から反射された後の光の光子を検出し、かつ、前記安全器の内部で適合するように構成される複数の光検出部を備え、各々は光を発生させる光源と前記使用者の脳内の標的から反射された後の光の光子を検出するように構成される複数の光源を有する、独立した複数の光検出部と、
    複数の配線によって前記光検出部の各々と通信可能に結合して前記光検出部を制御するように構成される主制御部と、
    前記使用者の前記頭部以外の場所に装着され、前記主制御部と電力ケーブルよって接続して、前記主制御部と前記光検出部用の電力を供するように構成される電源とを備える、
    非侵襲で装着可能な脳インターフェースシステム。
29. 前記複数の光検出部に含まれる光検出器は、単一光子アバランシェダイオード（ＳＰＡＤ）と、前記ＳＰＡＤが待機状態である間には、電源のバイアス電圧によって充電され、かつ、前記ＳＰＡＤが動作状態にされるときには、前記ＳＰＡＤにかかる電圧が前記前記ＳＰＡＤの破壊電圧よりも大きくなるように前記ＳＰＡＤの出力ノードへ前記バイアス電圧を供給するように構成されるキャパシタを有する、請求項２８に記載の脳インターフェースシステム。
    

Images