JP2021504842A - 分散バッファ・メモリ・システムのためのアドレス/コマンド・チップ同期式自律型データ・チップ・アドレス・シーケンサ - Google Patents
分散バッファ・メモリ・システムのためのアドレス/コマンド・チップ同期式自律型データ・チップ・アドレス・シーケンサ Download PDFInfo
- Publication number
- JP2021504842A JP2021504842A JP2020529445A JP2020529445A JP2021504842A JP 2021504842 A JP2021504842 A JP 2021504842A JP 2020529445 A JP2020529445 A JP 2020529445A JP 2020529445 A JP2020529445 A JP 2020529445A JP 2021504842 A JP2021504842 A JP 2021504842A
- Authority
- JP
- Japan
- Prior art keywords
- data
- store
- circuit
- memory
- tag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/065—Replication mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/20—Employing a main memory using a specific memory technology
- G06F2212/205—Hybrid memory, e.g. using both volatile and non-volatile memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Security & Cryptography (AREA)
- Information Transfer Systems (AREA)
- Memory System (AREA)
Abstract
Description
Claims (25)
- コマンドがホストから受信されるのに応答してデータを格納するためのメモリ・システムであって、
前記ホストからコマンドを受信し、コマンドおよび制御信号を出力するためのメモリ制御回路と、
データを格納し、前記メモリ制御回路からコマンド信号を受信するように構成された少なくとも1つのメモリ・デバイスと、
前記少なくとも1つのメモリ・デバイスと関連付けられた少なくとも1つのデータ・バッファ回路と、
前記ホストと前記少なくとも1つのデータ・バッファ回路との間でデータを通信するためのデータ通信リンクと、
前記メモリ制御回路と前記少なくとも1つのデータ・バッファ回路との間の制御通信リンクと、
を備え、
前記メモリ制御回路が、
ストア・コマンドおよびストア・データ・タグを前記ホストから受信することに応答して、メモリ制御回路のローカルなアドレス・シーケンサからローカルなストア・データ・タグを取得すること、
前記ホストのストア・データ・タグを前記メモリ制御回路のストア・データ・タグと関連付けること、ならびに
前記メモリ制御回路内のマッピング・テーブルに前記関連を格納すること
を行うように構成される、メモリ・システム。 - 前記少なくとも1つのデータ・バッファ回路にデータを格納するための位置を指定するストア・データ・タグは、前記ホストと前記少なくとも1つのデータ・バッファ回路との間の前記データ通信リンクで、前記少なくとも1つのデータ・バッファ回路に送信されない、請求項1に記載のシステム。
- 前記メモリ制御回路が、
前記ホストのストア・コマンドを受信することに応答して、前記ストア・コマンドを、ライト・ツー・バッファ・コマンドとストア・フロム・バッファ・コマンドに加工することと、
前記制御通信リンクで、少なくとも1つのデータ・バッファ回路に前記ライト・ツー・バッファ・コマンドを送信するが、前記データ・バッファ回路に前記データを格納するための前記位置を指定するタグを前記データ・バッファ回路に送信しないことと
を行うようにさらに構成される、請求項2に記載のシステム。 - 前記データ・バッファ回路が、前記データ・バッファ回路内のどこにストア動作のためのデータを書き込むかを追跡するための論理回路を含む、請求項3に記載のシステム。
- 前記データ・バッファ回路が、
ライト・ツー・バッファ・コマンドを受信することに応答して、前記少なくとも1つのデータ・バッファ回路内の格納位置を指し示すデータ・バッファ回路のローカルなアドレス・シーケンサからローカルなストア・データ・タグを取得することと、
前記データ・バッファ回路のローカルなアドレス・シーケンサによって指し示されたデータ・バッファに、入って来たストア・データをプッシュすることと
を行うように構成される、請求項4に記載のシステム。 - 前記メモリ制御回路が、前記メモリ制御回路のローカルなアドレス・シーケンサから受信された前記ローカルなストア・データ・タグと共に前記ストア・フロム・バッファ・コマンドを前記少なくとも1つのデータ・バッファ回路に、前記制御通信リンクで送信すること、および、前記少なくとも1つのメモリ・デバイスに前記ストア・コマンドを送信すること、を行うようにさらに構成される、請求項3に記載のシステム。
- 前記少なくとも1つのデータ・バッファ回路が、前記制御通信リンクで前記メモリ制御回路から受信された前記ストア・データ・タグによって指し示された前記データ・バッファの位置からストア・データをプルすること、および前記少なくとも1つのメモリ・デバイスに前記ストア・データを送信すること、を前記少なくとも1つのデータ・バッファ回路に行わせるようにさらに構成される、請求項6に記載のシステム。
- 前記メモリ制御回路が、論理回路を有し、ストア動作時にデータを書き込むための前記メモリ制御回路内の前記論理回路が、データを書き込むことになる前記少なくとも1つのデータ・バッファ回路の次のアドレス・タグ位置を識別するステート・マシン・ドリブンのローカルなアドレス・ポインタを備え、前記少なくとも1つのデータ・バッファ回路が、データを書き込むことになる前記少なくとも1つのデータ・バッファ回路の前記次のアドレス・タグ位置を識別するステート・マシン・ドリブンのローカルなアドレス・ポインタを備え、前記メモリ制御回路の前記ステート・マシン・ドリブンのローカルなアドレス・ポインタが、前記少なくとも1つのデータ・バッファ回路の前記ステート・マシン・ドリブンのローカルなアドレス・ポインタと同期される、請求項1に記載のシステム。
- 前記メモリ制御回路のローカルなアドレス・シーケンサと前記少なくとも1つのデータ・バッファ回路のローカルなアドレス・シーケンサが両方、同じ順序で同じタグを収める、請求項8に記載のメモリ・システム。
- 前記メモリ制御回路が、前記少なくとも1つのデータ・バッファ回路にライト・ツー・バッファ・データ・タグを送信しない、請求項8に記載のメモリ・システム。
- 前記データ通信リンクが、前記ホストと前記少なくとも1つのデータ・バッファ回路との間、および、前記少なくとも1つのデータ・バッファ回路と前記少なくとも1つのメモリ・デバイスとの間の通信リンクを含み、データおよびCRCだけが、前記少なくとも1つのデータ・バッファ回路と前記ホストとの間の前記通信リンクで伝送される、請求項8に記載のメモリ・システム。
- 少なくとも1つのモジュールをさらに備え、前記モジュールが、前記モジュール上の単一チップ上に形成された前記メモリ制御回路を有し、前記モジュール上の別々のチップ上に形成されたデータ・バッファ回路のグループ、および、前記モジュール上のチップとして形成され、グループに編成された複数のメモリ・デバイスを有し、前記メモリ制御回路が、データを書き込むことになる前記データ・バッファ回路の次のアドレス・タグ位置を識別するステート・マシン・ドリブンのローカルなアドレス・ポインタを備え、前記データ・バッファ回路のそれぞれが、データを書き込むことになる前記データ・バッファ回路における前記次のアドレス・タグ位置を識別するステート・マシン・ドリブンのローカルなアドレス・ポインタを備え、前記メモリ制御回路の前記ステート・マシン・ドリブンのローカルなアドレス・ポインタが、前記データ・バッファ回路全ての前記ステート・マシン・ドリブンのローカルなアドレス・ポインタと同期される、請求項1に記載のメモリ・システム。
- メモリ・デバイスにデータを読み書きするためのメモリ・システムであって、
ホストからコマンドを受信し、コマンドおよび制御信号を出力するための少なくとも1つのメモリ制御回路であって、順番に並べられたローカルなストア・タグ位置を有するローカルなアドレス・シーケンサを有する、メモリ制御回路と、
データを読み込んで格納すること、および前記メモリ制御回路からコマンド信号を受信すること、を行うように構成された少なくとも1つのメモリ・デバイスと、
前記少なくとも1つのメモリ制御回路と関連付けられた少なくとも1つのデータ・バッファ回路であって、前記少なくとも1つのメモリ制御回路の前記ローカルなアドレス・シーケンサと同じ順番のローカルなストア・タグ位置を有するローカルなアドレス・シーケンサを有する、データ・バッファ回路と、
前記ホストと前記少なくとも1つのデータ・バッファ回路との間でデータを通信するためのデータ通信リンクと、
前記メモリ・システムの読み書き動作信号を伝送するための、前記少なくとも1つのメモリ制御回路と前記少なくとも1つのメモリ・デバイスと前記少なくとも1つのデータ・バッファ回路との間の制御通信リンクと
を備え、
前記少なくとも1つのメモリ制御回路が、
ストア・コマンドを、ライト・ツー・バッファ・コマンドとストア・フロム・バッファ・コマンドに加工すること、
ストア・コマンドを受信すると、前記少なくとも1つのメモリ制御回路のローカルなアドレス・シーケンサからローカルなストア・データ・タグを取得すること、
前記少なくとも1つのデータ・バッファ回路に前記ライト・ツー・バッファ・コマンドを送信すること、
前記少なくとも1つのメモリ・デバイスに前記ストア・コマンドを送信すること、および
ストア・データ・タグと共に前記ストア・フロム・バッファ・コマンドを前記少なくとも1つのデータ・バッファ回路に送信すること、
を行うように構成され、
前記少なくとも1つのデータ・バッファ回路が、
前記ライト・ツー・バッファ・コマンドを受信すると、前記少なくとも1つのデータ・バッファ回路のローカルなアドレス・シーケンサからローカルなストア・データ・タグを取得すること、
前記少なくとも1つのデータ・バッファ回路の前記ローカルなアドレス・シーケンサによって取得された前記ローカルなストア・データ・タグによって指し示されたデータ・バッファに、入って来たストア・データを送信すること、
前記少なくとも1つのメモリ制御回路から受信されたストア・データ・タグによって指し示されたローカルなデータ・バッファからストア・データをプルすること、および
前記少なくとも1つのメモリ・デバイスにストア・データを送信すること、
を行うように構成される、メモリ・システム。 - メモリ・デバイスにデータを格納するための方法であって、
ホストのストア・コマンドを受信すると、メモリ制御回路内のアドレス・シーケンサからローカルなストア・データ・タグを取得することと、
前記メモリ制御回路のローカルなストア・データ・タグにホスト・タグを関連付けること、および前記関連付けられたタグをマッピング・テーブルに格納することと、
前記メモリ制御回路におけるストア・コマンドを、ライト・ツー・バッファ・コマンドとストア・フロム・バッファ・コマンドに加工することと、
前記ライト・ツー・バッファ・コマンドをデータ・バッファ回路に送信することと、
データ・バッファ回路内のアドレス・シーケンサからローカルなストア・データ・タグを取得することと、
前記データ・バッファ回路のローカルなアドレス・シーケンサから取得された前記ローカルなストア・データ・タグによって指し示された前記データ・バッファ回路内の位置に、入って来たデータをプッシュすることと
を含む、方法。 - 前記データ・バッファ回路が、前記ライト・ツー・バッファ・コマンドを受信すると、入って来たデータをデータ・バッファにプッシュする、請求項14に記載の方法。
- 前記メモリ制御回路および前記データ・バッファ回路は、それぞれ、同じ順序で同じタグを収める別々のローカルなアドレス・シーケンサを保持する、請求項14に記載の方法。
- 前記メモリ制御回路が、前記メモリ制御回路のローカルなアドレス・シーケンサから受信された前記タグを前記データ・バッファ回路に送信しないように構成される、請求項14に記載の方法。
- 前記メモリ制御回路から前記メモリ・デバイスに前記ストア・コマンドを送信すること、および前記データ・バッファ回路のローカルなアドレス・シーケンサから取得された前記ローカルなストア・データ・タグによって指し示された前記位置から前記メモリ・デバイスにデータを送信すること、をさらに含む、請求項14に記載の方法。
- 前記データ・バッファ回路のローカルなアドレス・シーケンサに前記ローカルなストア・データ・タグをプッシュして戻すことと、
前記メモリ制御回路のローカルなストア・データ・タグと関連付けられた前記メモリ制御回路のマッピング・テーブルからホストのストア・データ・タグを検索することと、
前記メモリ制御回路のローカルなアドレス・シーケンサに前記ローカルなストア・データ・タグをプッシュして戻すことと、
前記ホストのストア・データ・タグをホストにプッシュして戻すことと
というステップをさらに含む、請求項18に記載の方法。 - リモート・メモリ制御回路を有する分散メモリ・システムにおけるローカルなアドレス・シーケンサをチェックする方法であって、
複数のデータ・バッファ回路の各ローカルなアドレス・シーケンサから、次に使用されることになるストア・データ・タグをプルすることと、
各データ・バッファ回路の前記ローカルなアドレス・シーケンサから回復された前記ストア・データ・タグを比較することと、
前記データ・バッファ回路からのタグのいずれかが異なる場合、リカバリ・コマンドを発行することと
を含む、方法。 - 前記リカバリ・コマンドが、任意の新しい動作を送出するのを停止すること、全ての未完了動作をフラッシュすること、全てのフェッチ動作が完了するのを待つこと、およびこれらの組合せからなる群のうちの少なくとも1つを含むことができる、請求項20に記載の方法。
- メモリ制御回路と前記データ・バッファ回路の両方のローカルなアドレス・シーケンサをリセットすること
をさらに含む、請求項20に記載の方法。 - リモート・メモリ制御回路を有するメモリ・システムにおけるローカルなアドレス・シーケンサをチェックする方法であって、
前記メモリ制御回路のローカルなアドレス・シーケンサから発行されることになる次のタグをデータ・バッファ回路に送信することと、
前記データ・バッファ回路のローカルなアドレス・シーケンサから発行されることになる次のタグを、前記メモリ制御回路によって送信された次に使用されることになるタグと比較することと、
前記タグがマッチしない場合、リカバリ・コマンドを発行することと、
を含む、方法。 - 前記リカバリ・コマンドが、任意の新しい動作を送出するのを停止すること、全ての未完了動作をフラッシュすること、全てのフェッチ動作が完了するのを待つこと、およびこれらの組合せからなる群のうちの少なくとも1つを含むことができる、請求項23に記載の方法。
- メモリ制御回路と前記データ・バッファ回路の両方のローカルなアドレス・シーケンサをリセットすること
をさらに含む、請求項23に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/825,882 US10489069B2 (en) | 2017-11-29 | 2017-11-29 | Address/command chip synchronized autonomous data chip address sequencer for a distributed buffer memory system |
US15/825,882 | 2017-11-29 | ||
PCT/IB2018/059206 WO2019106496A1 (en) | 2017-11-29 | 2018-11-22 | Address/command chip synchronized autonomous data chip address sequencer for a distributed buffer memory system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021504842A true JP2021504842A (ja) | 2021-02-15 |
JP7036519B2 JP7036519B2 (ja) | 2022-03-15 |
Family
ID=66632406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020529445A Active JP7036519B2 (ja) | 2017-11-29 | 2018-11-22 | 分散バッファ・メモリ・システムのためのアドレス/コマンド・チップ同期式自律型データ・チップ・アドレス・シーケンサ |
Country Status (6)
Country | Link |
---|---|
US (3) | US10489069B2 (ja) |
JP (1) | JP7036519B2 (ja) |
CN (1) | CN111417935B (ja) |
DE (1) | DE112018005427T5 (ja) |
GB (1) | GB2582497B (ja) |
WO (1) | WO2019106496A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10534555B2 (en) | 2017-11-29 | 2020-01-14 | International Business Machines Corporation | Host synchronized autonomous data chip address sequencer for a distributed buffer memory system |
US10489069B2 (en) | 2017-11-29 | 2019-11-26 | International Business Machines Corporation | Address/command chip synchronized autonomous data chip address sequencer for a distributed buffer memory system |
US10395698B2 (en) | 2017-11-29 | 2019-08-27 | International Business Machines Corporation | Address/command chip controlled data chip address sequencing for a distributed memory buffer system |
US10642535B2 (en) * | 2018-01-23 | 2020-05-05 | International Business Machines Corporation | Register access in a distributed memory buffer system |
WO2020055921A1 (en) | 2018-09-10 | 2020-03-19 | GigaIO Networks, Inc. | Methods and apparatus for high-speed data bus connection and fabric management |
US11157439B2 (en) | 2019-07-25 | 2021-10-26 | Western Digital Technologies, Inc. | Method for delaying fundamental reset in power loss protection (PLP) enabled devices |
US11403247B2 (en) | 2019-09-10 | 2022-08-02 | GigaIO Networks, Inc. | Methods and apparatus for network interface fabric send/receive operations |
US11593288B2 (en) * | 2019-10-02 | 2023-02-28 | GigalO Networks, Inc. | Methods and apparatus for fabric interface polling |
US11392528B2 (en) | 2019-10-25 | 2022-07-19 | Cigaio Networks, Inc. | Methods and apparatus for DMA engine descriptors for high speed data systems |
CN114518902A (zh) * | 2020-11-20 | 2022-05-20 | 马来西亚瑞天芯私人有限公司 | 一种内存定序器系统和应用该系统的内存定序方法 |
JP2023036371A (ja) * | 2021-09-02 | 2023-03-14 | 株式会社デンソー | 車両用制御システム、および回路装置 |
US20230148253A1 (en) * | 2021-11-08 | 2023-05-11 | Ambiq Micro, Inc. | Flexible and low power cache memory architecture |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005092630A (ja) * | 2003-09-18 | 2005-04-07 | Sony Corp | メモリ制御装置及び制御方法 |
JP2006221642A (ja) * | 2005-02-08 | 2006-08-24 | Sony Computer Entertainment Inc | ハイブリッドdmaキュー及びdmaテーブルのデータ処理方法、装置及びシステム |
JP2006313538A (ja) * | 2005-05-03 | 2006-11-16 | Samsung Electronics Co Ltd | メモリモジュール及びメモリシステム |
US20140281191A1 (en) * | 2013-03-15 | 2014-09-18 | International Business Machines Corporation | Address mapping including generic bits |
Family Cites Families (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5815723A (en) | 1990-11-13 | 1998-09-29 | International Business Machines Corporation | Picket autonomy on a SIMD machine |
US6104751A (en) * | 1993-10-29 | 2000-08-15 | Sgs-Thomson Microelectronics S.A. | Apparatus and method for decompressing high definition pictures |
US6757800B1 (en) | 1995-07-31 | 2004-06-29 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
US6381659B2 (en) | 1999-01-19 | 2002-04-30 | Maxtor Corporation | Method and circuit for controlling a first-in-first-out (FIFO) buffer using a bank of FIFO address registers capturing and saving beginning and ending write-pointer addresses |
US6510100B2 (en) | 2000-12-04 | 2003-01-21 | International Business Machines Corporation | Synchronous memory modules and memory systems with selectable clock termination |
US7330992B2 (en) | 2003-12-29 | 2008-02-12 | Micron Technology, Inc. | System and method for read synchronization of memory modules |
US7363427B2 (en) | 2004-01-12 | 2008-04-22 | Hewlett-Packard Development Company, L.P. | Memory controller connection to RAM using buffer interface |
US8180931B2 (en) | 2004-01-20 | 2012-05-15 | Super Talent Electronics, Inc. | USB-attached-SCSI flash-memory system with additional command, status, and control pipes to a smart-storage switch |
GB0404696D0 (en) | 2004-03-02 | 2004-04-07 | Level 5 Networks Ltd | Dual driver interface |
US7373471B2 (en) | 2005-02-09 | 2008-05-13 | International Business Machines Corporation | Executing background writes to idle DIMMs |
US20070180186A1 (en) | 2006-01-27 | 2007-08-02 | Cornwell Michael J | Non-volatile memory management |
US7984359B2 (en) | 2006-05-01 | 2011-07-19 | Seagate Technology, Llc | Correction of data errors in a memory buffer |
US7984329B2 (en) | 2007-09-04 | 2011-07-19 | International Business Machines Corporation | System and method for providing DRAM device-level repair via address remappings external to the device |
KR101467623B1 (ko) | 2008-08-08 | 2014-12-01 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 메모리 모듈 및 메모리 모듈 제어 방법 |
US9003159B2 (en) * | 2009-10-05 | 2015-04-07 | Marvell World Trade Ltd. | Data caching in non-volatile memory |
FR2951290B1 (fr) | 2009-10-08 | 2011-12-09 | Commissariat Energie Atomique | Controleur d'acces direct en memoire a sources multiples, procede et programme d'ordinateur correspondants |
WO2011058389A1 (en) | 2009-11-10 | 2011-05-19 | Freescale Semiconductor, Inc. | Advanced communication controller unit and method for recording protocol events |
US8510100B2 (en) | 2010-05-20 | 2013-08-13 | Xerox Corporation | Human readable sentences to represent complex color changes |
US9201817B2 (en) * | 2011-08-03 | 2015-12-01 | Montage Technology (Shanghai) Co., Ltd. | Method for allocating addresses to data buffers in distributed buffer chipset |
CN102609378B (zh) | 2012-01-18 | 2016-03-30 | 中国科学院计算技术研究所 | 一种消息式内存访问装置及其访问方法 |
US9679104B2 (en) | 2013-01-17 | 2017-06-13 | Edico Genome, Corp. | Bioinformatics systems, apparatuses, and methods executed on an integrated circuit processing platform |
US9430418B2 (en) | 2013-03-15 | 2016-08-30 | International Business Machines Corporation | Synchronization and order detection in a memory system |
CN103246625B (zh) | 2013-05-24 | 2016-03-30 | 北京大学 | 一种数据与地址共用引脚自适应调整访存粒度的方法 |
US9600232B2 (en) * | 2013-12-11 | 2017-03-21 | International Business Machines Corporation | Aligning FIFO pointers in a data communications lane of a serial link |
WO2015095612A1 (en) | 2013-12-18 | 2015-06-25 | Rambus Inc. | High capacity memory system with improved command-address and chip-select signaling mode |
US9887008B2 (en) | 2014-03-10 | 2018-02-06 | Futurewei Technologies, Inc. | DDR4-SSD dual-port DIMM device |
US20150261446A1 (en) | 2014-03-12 | 2015-09-17 | Futurewei Technologies, Inc. | Ddr4-onfi ssd 1-to-n bus adaptation and expansion controller |
US9792965B2 (en) | 2014-06-17 | 2017-10-17 | Rambus Inc. | Memory module and system supporting parallel and serial access modes |
US9348518B2 (en) | 2014-07-02 | 2016-05-24 | International Business Machines Corporation | Buffered automated flash controller connected directly to processor memory bus |
US20160092361A1 (en) | 2014-09-26 | 2016-03-31 | Intel Corporation | Caching technologies employing data compression |
CN105868125B (zh) | 2015-01-23 | 2018-10-19 | 澜起科技(上海)有限公司 | 缓冲存储器及用于控制内部存储器数据访问的装置和方法 |
US10025747B2 (en) | 2015-05-07 | 2018-07-17 | Samsung Electronics Co., Ltd. | I/O channel scrambling/ECC disassociated communication protocol |
US10031677B1 (en) | 2015-10-14 | 2018-07-24 | Rambus Inc. | High-throughput low-latency hybrid memory module |
CN105553636B (zh) | 2015-12-11 | 2018-07-03 | 中国航空工业集团公司西安航空计算技术研究所 | 一种余度模式fc发送通道帧同步电路及方法 |
CN106940683B (zh) | 2016-01-04 | 2018-12-28 | 综合器件技术公司 | 用于上电时的单端存储器信号均衡的方法和装置 |
US20180181504A1 (en) | 2016-12-23 | 2018-06-28 | Intel Corporation | Apparatuses and methods for training one or more signal timing relations of a memory interface |
US10489069B2 (en) | 2017-11-29 | 2019-11-26 | International Business Machines Corporation | Address/command chip synchronized autonomous data chip address sequencer for a distributed buffer memory system |
US10534555B2 (en) | 2017-11-29 | 2020-01-14 | International Business Machines Corporation | Host synchronized autonomous data chip address sequencer for a distributed buffer memory system |
US10395698B2 (en) | 2017-11-29 | 2019-08-27 | International Business Machines Corporation | Address/command chip controlled data chip address sequencing for a distributed memory buffer system |
US10747442B2 (en) | 2017-11-29 | 2020-08-18 | International Business Machines Corporation | Host controlled data chip address sequencing for a distributed memory buffer system |
-
2017
- 2017-11-29 US US15/825,882 patent/US10489069B2/en active Active
-
2018
- 2018-11-22 WO PCT/IB2018/059206 patent/WO2019106496A1/en active Application Filing
- 2018-11-22 CN CN201880077210.7A patent/CN111417935B/zh active Active
- 2018-11-22 DE DE112018005427.6T patent/DE112018005427T5/de active Pending
- 2018-11-22 GB GB2008475.2A patent/GB2582497B/en active Active
- 2018-11-22 JP JP2020529445A patent/JP7036519B2/ja active Active
-
2019
- 2019-10-10 US US16/598,103 patent/US10976939B2/en active Active
-
2021
- 2021-03-05 US US17/193,666 patent/US11379123B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005092630A (ja) * | 2003-09-18 | 2005-04-07 | Sony Corp | メモリ制御装置及び制御方法 |
JP2006221642A (ja) * | 2005-02-08 | 2006-08-24 | Sony Computer Entertainment Inc | ハイブリッドdmaキュー及びdmaテーブルのデータ処理方法、装置及びシステム |
JP2006313538A (ja) * | 2005-05-03 | 2006-11-16 | Samsung Electronics Co Ltd | メモリモジュール及びメモリシステム |
US20140281191A1 (en) * | 2013-03-15 | 2014-09-18 | International Business Machines Corporation | Address mapping including generic bits |
Also Published As
Publication number | Publication date |
---|---|
WO2019106496A1 (en) | 2019-06-06 |
JP7036519B2 (ja) | 2022-03-15 |
CN111417935A (zh) | 2020-07-14 |
US11379123B2 (en) | 2022-07-05 |
US10976939B2 (en) | 2021-04-13 |
US20210191630A1 (en) | 2021-06-24 |
DE112018005427T5 (de) | 2020-07-16 |
GB2582497A (en) | 2020-09-23 |
CN111417935B (zh) | 2023-11-21 |
US20190163378A1 (en) | 2019-05-30 |
US20200042205A1 (en) | 2020-02-06 |
US10489069B2 (en) | 2019-11-26 |
GB202008475D0 (en) | 2020-07-22 |
GB2582497B (en) | 2022-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7036519B2 (ja) | 分散バッファ・メモリ・システムのためのアドレス/コマンド・チップ同期式自律型データ・チップ・アドレス・シーケンサ | |
CN103377695B (zh) | 存储系统、存储器件、存储控制器及操作其的方法 | |
US10108372B2 (en) | Methods and apparatuses for executing a plurality of queued tasks in a memory | |
US7299313B2 (en) | System, method and storage medium for a memory subsystem command interface | |
TWI294573B (en) | Apparatus and method for controlling establishing command order in an out of order dma command queue, and computer readable medium recording with related instructions | |
US7707366B2 (en) | Memory control device | |
US7694035B2 (en) | DMA shared byte counters in a parallel computer | |
US9032162B1 (en) | Systems and methods for providing memory controllers with memory access request merging capabilities | |
US20120239874A1 (en) | Method and system for resolving interoperability of multiple types of dual in-line memory modules | |
US20130067156A1 (en) | Double data rate controller having shared address and separate data error correction | |
US11687254B2 (en) | Host synchronized autonomous data chip address sequencer for a distributed buffer memory system | |
US20120102262A1 (en) | Memory control device, storage device, and memory control method | |
KR20200123260A (ko) | 캐시 및 다중 독립 어레이를 갖는 메모리용 인터페이스 | |
US11587600B2 (en) | Address/command chip controlled data chip address sequencing for a distributed memory buffer system | |
US10747442B2 (en) | Host controlled data chip address sequencing for a distributed memory buffer system | |
US8745294B2 (en) | Dynamic random access memory for a semiconductor storage device-based system | |
US9620215B2 (en) | Efficiently accessing shared memory by scheduling multiple access requests transferable in bank interleave mode and continuous mode | |
US20120173783A1 (en) | Serial input output (sio) port expansion apparatus and method | |
US20220091927A1 (en) | Method and apparatus to reduce bandwidth overhead of crc protection on a memory channel | |
US9465691B2 (en) | Read request processing apparatus | |
US20100106911A1 (en) | Methods and systems for communication between storage controllers | |
US20130086335A1 (en) | Memory system and memory interface device | |
CN101002272A (zh) | 动态随机存取存储器内的数据寻址 | |
US20200168281A1 (en) | Read data sorting method and storage device | |
EP3327521B1 (en) | Duplexing process control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200603 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20200930 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220222 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20220222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7036519 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |