以下、説明される図1乃至図27F、及び本特許明細書における本開示の原理を説明するために用いられる様々の実施形態は例示の方法によるものに過ぎず、いかなる方式でも本開示の範囲を制限するものとして解釈されてはならない。本開示の原理は任意の適切に構成されたシステム又は装置で具現され得ることを当業者は理解できる。
次の文献及び標準説明、すなわち、3GPP TS 36.211 v13.2.0、“E−UTRA、Physical channels and modulation;”3GPP TS 36.212 v13.2.0、“E−UTRA、Multiplexing and Channel coding;” 3GPP TS 36.213 v13.2.0“E−UTRA、Physical Layer Procedures;”3GPP TS 36.321 v13.2.0、“E−UTRA、Medium Access Control(MAC)protocol specification;”及び3GPP TS 36.331 v13.2.0、“E−UTRA、Radio Resource Control(RRC)protocol specification.”は本明細書で完全に説明されたように参照として本開示に統合される。
以下の図1乃至図4Bでは、OFDM(orthogonal frequency division multiplexing)又はOFDMA(orthogonal frequency division multiple access)通信技術を用いて無線通信システムで具現される多様な実施形態に対して説明する。図1乃至図3の説明は互いに異なる実施形態が具現され得る方式に対する物理的又は構造的制限を意味しない。本開示の互いに異なる実施形態は任意の適切に構成された通信システムに具現されることもできる。
図1は、本開示の実施形態による、例示的無線ネットワークを示す図である。図1に示す無線ネットワークの実施形態は単なる説明のためのものである。無線ネットワーク100に対する他の実施形態が本開示の範疇から逸脱しない範囲内で用いられ得る。
図1に示すように、無線ネットワークは、eNB101、eNB102、及びeNB103を含む。eNB101はeNB102及びeNB103と通信する。また、eNB101は少なくとも1つのネットワーク130、例えば、インターネット、専用IP(Internet Protocol)ネットワーク、又は他のデータネットワークとも通信する。
eNB102は、eNB102のカバレッジ領域120内にある第1複数のユーザ装備(UE)に、ネットワーク130への無線広帯域アクセスを提供する。第1複数のUEは中小企業(SB)に位置し得るUE111;大企業(E)に位置し得るUE112;ワイファイホットスポット(HS)に位置し得るUE113;第1住居地域(R)に位置し得るUE114;第2住居地域(R)に位置し得るUE115;及び携帯電話、無線ラップトップ、無線PDAなどといったモバイル装置(M)であるUE116を含む。eNB103は、eNB103のカバレッジ領域125内にある第2複数のUEに、ネットワーク130への無線広帯域アクセスを提供する。第2複数のUEはUE115及びUE116を含む。いくつかの実施形態で、eNB101−103のうち1つ以上のeNBは5G、LTE、LTE−A、WiMAX、WiFi又は他の無線通信技術を用いて互いに及びUE111−116と通信できる。
ネットワークタイプによっては、“基地局”又は“BS”という用語はネットワークに無線アクセスを提供するように構成されたコンポーネント(又はコンポーネント集合)、例えば、送信ポイント(TP)、送−受信ポイント(TRP)、向上した基地局(eNodeB又はeNB)、5G基地局(gNB)、マクロセル、フェムトセル、WiFiアクセスポイント(AP)又はその他無線可能装置を指すことができる。基地局は1つ以上の無線通信プロトコル、例えば、5G 3GPP新たな無線インタフェース/アクセス(NR)、LTE(long term evolution)、LTE−A(LTE−advanced)、HSPA(high speed packet access)、Wi−Fi802.11a/b/g/n/acなどによって無線アクセスを提供できる。便宜上、用語“BS”及び“TRP”は本特許明細書で遠隔端末に対する無線アクセスを提供するネットワークインフラストラクチャーを指すために相互交換的に用いられる。また、ネットワークタイプによっては、“ユーザ装備”又は“UE”という用語は“移動局”、“加入者局”、“遠隔端末”、“無線端末”、“端末”、“受信ポイント”又は“ユーザ装置”のような任意のコンポーネントを指す場合がある。便宜上、用語“ユーザ装備”及び“UE”は、UEが移動装置(例えば、携帯電話機又はスマートフォン)であろうと一般に考慮される固定装置(例えば、デスクトップコンピュータ又はベンディングマシン)であろうと、BSに無線でアクセスする遠隔無線装備を指すものとして本特許明細書では用いられる。
点線は、単なる例示及び説明の目的で概円形で示すカバレッジ領域120及び125の概略的な範囲を示す。eNBと関連付けられたカバレッジ領域、例えば、カバレッジ領域120及び125はeNBの構成、及び自然及び人工障害物と関連付けられた無線環境の変化によって、不規則な形態を含む他の形態を持つ場合があることを明確に理解すべきである。
以下でより詳細に説明されるように、UE111−116のうち1つ以上は改善された無線通信システムにおける効率的なNR RMSI CORESET構成のための回路、プログラミング又はそれらの組み合わせを含む。特定の実施形態で、eNB101−103のうち1つ以上は改善された無線通信システムにおけるNR RMSI CORESET構成のための回路、プログラミング又はそれらの組み合わせを含む。
図1が無線ネットワークの一例を示したものであるが、多様な変化が図1に対して行われることができる。例えば、無線ネットワークは任意の適切な配列で任意の個数のeNB及び任意の個数のUEを含むことができる。また、eNB101は任意の個数のUEと直接通信し、このUEらにネットワーク130への無線広帯域アクセスを提供できる。それと同様に、各eNB102−103はネットワーク130と直接通信し、UEにネットワーク130への直接無線広帯域アクセスを提供できる。また、eNB101、102、及び/又は103は外部電話ネットワーク又は他のタイプのデータネットワークといった他の又は追加の外部ネットワークらへのアクセスを提供できる。
図2は、本開示の実施形態による、例示的なeNB102を示す図である。図2に示すeNB102の実施形態は単なる説明のためのものであり、図1のeNB101及び103は同じ又は類似の構成を有し得る。しかし、eNBは各種の多様な構成からなり、図2はeNBに対する任意の特定の具現で本開示の範囲を制限しない。
図2に示すように、eNB102は複数のアンテナ205a−205n、複数のRF送受信機210a−210n、送信(TX)処理回路215、及び受信(RX)処理回路220を含む。また、eNB102はコントローラ/プロセッサ225、メモリ230、バックホール又はネットワークインタフェース235を含む。
RF送受信機210a−210nは、アンテナ205a−205nから、ネットワーク100内でUEによって送信される信号のような入力(incoming)RF信号を受信する。RF送受信機210a−210nは、入力RF信号をダウンコンバート(down−convert)して、IF又は基底帯域信号を生成する。IF又は基底帯域信号は、基底帯域又はIF信号をフィルタリング、デコード、及び/又はデジタル化することによって処理された基底帯域信号を生成するRX処理回路220に伝送される。RX処理回路220は、その処理された基底帯域信号を、追加の処理のためにコントローラ/プロセッサ225に送信する。
TX処理回路215は、コントローラ/プロセッサ225からアナログ又はデジタルデータ(例えば、音声データ、ウェブデータ、電子メール、又は双方向ビデオゲームデータ)を受信する。TX処理回路215は、送出(outgoing)基底帯域データをエンコード、マルチプレキシング、及び/又はデジタル化し、処理された基底帯域又はIF信号を生成する。RF送受信機210a−210nは、TX処理回路215から、送出処理された基底帯域又はIF信号を受信し、その基底帯域又はIF信号を、アンテナ205a−205nを介して送信されるRF信号にアップコンバートする。
コントローラ/プロセッサ225はeNB102の全般的な動作を制御する1つ以上のプロセッサ又は他の処理装置を含むことができる。例えば、コントローラ/プロセッサ225は、周知の原理によってRF送受信機210a−210n、RX処理回路220、及びTX処理回路215によって順方向チャネル信号の受信及び逆方向チャネル信号の送信を制御できる。コントローラ/プロセッサ225は、より改善された無線通信機能のような追加機能もサポートできる。例えば、コントローラ/プロセッサ225は、複数のアンテナ205a−205nからの送出信号を所望の方向に效果的に操縦するために異なるように重み付け処理されるビームフォーミング又は指向性ルーティング動作をサポートできる。様々な他の機能のうちの任意の機能がコントローラ/プロセッサ225によってeNB102でサポートされ得る。
また、コントローラ/プロセッサ225は、メモリ230に常駐するプログラムら及び他のプロセスら、例えば、OSを実行できる。コントローラ/プロセッサ225は、実行プロセスによる要求に応じてデータをメモリ230内又は外部に移動させることができる。
また、コントローラ/プロセッサ225は、バックホール又はネットワークインタフェース235にカップリングされる。バックホール又はネットワークインタフェース235は、eNB102がバックホール接続を介して又はネットワークを介して他の装置又はシステムと通信することを可能にする。インタフェース235は、任意の適切な有線又は無線接続(ら)を介した通信をサポートできる。例えば、eNB102がセルラー通信システム(例えば、5G、LTE、又はLTE−Aをサポートすること)の一部として具現される場合、インタフェース235は、eNB102が有線又は無線バックホール接続を介して他のeNBと通信することを可能にできる。eNB102がアクセスポイントとして具現される場合、インタフェース235は、eNB102が有線又は無線ローカル領域ネットワークを介して又は有線又は無線接続を介してより大きなネットワーク(例えば、インターネット)に伝送することを可能にする。インタフェース235は、有線又は無線接続、例えば、イーサネット又はRF送受信機を介した通信をサポートする任意の適切な構造を含む。
メモリ230は、コントローラ/プロセッサ225にカップリングされる。メモリ230の一部はRAMを含むことができ、メモリ230の他の一部はフラッシュメモリ又は他のROMを含むことができる。
図2がeNB102の一例を示しているが、多様な変化が図2に対して行われ得る。例えば、eNB102は図2に示す各コンポーネントに対する任意の個数を含むことができる。一つの特定の例として、アクセスポイントは複数のインタフェース235を含むことができ、コントローラ/プロセッサ225は、互いに異なるネットワークアドレスの間でデータをルーティングするルーティング機能をサポートできる。他の特定の例として、単一インスタンスのTX処理回路215及び単一インスタンスのRX処理回路220を含むように図示されているが、eNB102は各々に対する複数のインスタンスを含むことができる(例えば、RF送受信機あたり1つ)。また、図2の各種コンポーネントが組み合わせられたり、さらに細分化されたり、省略されることができ、特定の必要に応じて追加のコンポーネントが付加されることもできる。
図3は、本開示の実施形態による、例示的なUE116を示す図である。図3に示すUE116の実施形態は単なる説明のためのものであり、図1のUE111−115は同じ又は類似の構成を有し得る。しかし、UEは各種の多様な構成からなり、図3はUEに対する任意の特定の具現で本開示の範囲を制限しない。
図3に示すように、UE116は、アンテナ305、無線周波数(radio frequency、RF)送受信機310、TX処理回路315、マイクロホン320、及び受信(RX)処理回路325を含む。また、UE116は、スピーカ330、プロセッサ340、入/出力(I/O)インタフェース(IF)345、タッチスクリーン350、ディスプレイ355、及びメモリ360を含む。メモリ360は、オペレーティングシステム(OS)361及び1つ以上のアプリケーション362を含む。
RF送受信機310は、ネットワーク100のeNBによって送信される入力RF信号をアンテナ305から受信する。RF送受信機310は、入力RF信号をダウンコンバートして、中間周波数(intermediate frequency、IF)又は基底帯域信号を生成する。IF又は基底帯域信号は、その基底帯域又はIF信号をフィルタリング、デコード、及び/又はデジタル化することによって処理された基底帯域信号を生成するRX処理回路325に伝送される。RX処理回路325は、その処理された基底帯域信号を、スピーカ330に送信するか(例えば、音声データ)、又は追加処理のためにプロセッサ340に送信する(例えば、ウェブブラウジングデータ)。
TX処理回路315は、マイクロホン320からアナログ又はデジタル音声データを受信するか、又はプロセッサ340から他の送出基底帯域データ(例えば、ウェブデータ、電子メール、又は双方向ビデオゲームデータ)を受信する。TX処理回路315は、その送出基底帯域データをエンコード、マルチプレキシング、及び/又はデジタル化して、処理された基底帯域又はIF信号を生成する。RF送受信機310は、TX処理回路315から送出処理された基底帯域又はIF信号を受信し、その基底帯域又はIF信号を、アンテナ305を介して送信されるRF信号にアップコンバートする。
プロセッサ340は、1つ以上のプロセッサ又は他の処理装置を含むことができ、メモリ360に記憶されたOS361を実行することによってUE116の全般的な動作を制御できる。例えば、プロセッサ340は、周知の原理によってRF送受信機310、RX処理回路325、及びTX処理回路315によって順方向チャネル信号の受信及び逆方向チャネル信号の送信を制御できる。いくつかの実施形態で、プロセッサ340は、少なくとも1つのマイクロプロセッサ又はマイクロコントローラを含む。
また、プロセッサ340は、メモリ360に常駐する他のプロセス及びプログラムを実行できる。プロセッサ340は、実行プロセスによる要求に応じてメモリ360内又は外部にデータを移動できる。いくつかの実施形態で、プロセッサ340は、OS361に基づいて又はeNB又はオペレータから受信された信号によってアプリケーションら362を実行するように構成される。また、プロセッサ340は、ラップトップコンピュータ及び携帯用コンピュータといった他の装置に接続される能力をUE116に提供するI/Oインタフェース345にカップリングされている。I/Oインタフェース345は、その周辺機器とプロセッサ340の間の通信経路である。
また、プロセッサ340は、タッチスクリーン350及びディスプレイ355にカップリングされる。UE116のオペレータはタッチスクリーン350を使用してUE116にデータを入力できる。ディスプレイ355は、例えば、ウェブサイトからのテキスト及び/又は少なくとも制限されたグラフィックをレンダリングできる液晶表示装置、発光ダイオードディスプレイ、又は他のディスプレイであり得る。
メモリ360は、プロセッサ340にカップリングされる。メモリ360の一部はランダムアクセスメモリ(RAM)を含むことができ、メモリ360の他の一部はフラッシュメモリ又は他の読み出し専用メモリ(ROM)を含むことができる。
図3がUE116の一例を示しているが、多様な変化が図3に対して行われ得る。例えば、図3の各種のコンポーネントは組み合わせられたり、さらに細分化されたり、省略されることができ、特定の必要に応じて追加のコンポーネントが付加されることもできる。一つの特定の例として、プロセッサ340は複数のプロセッサ、例えば、1つ以上の中央処理ユニット(CPU)及び1つ以上のグラフィック処理ユニット(GPU)に分割されることができる。また、図3がモバイル電話やスマートフォンのように構成されたUE116を示しているが、UEは他のタイプのモバイル又は固定装置として動作するように構成されることもできる。
図4Aは、送信経路回路のハイ−レベルダイヤグラムである。例えば、送信経路回路はOFDMA(orthogonal frequency division multiple access)通信のために用いられ得る。図4Bは、受信経路回路のハイ−レベルダイヤグラムである。例えば、受信経路回路はOFDMA(orthogonal frequency division multiple access)通信のために用いられ得る。図4A及び図4Bで、ダウンリンク通信の場合、送信経路回路は基地局(eNB)102又は中継局で具現されることができ、受信経路回路はユーザ装備(例えば、図1のユーザ装備116)で具現されることができる。他の例で、アップリンク通信の場合、受信経路回路450は基地局(例えば、図1のeNB102)又は中継局で具現されることができ、送信経路回路はユーザ装備(例えば、図1のユーザ装備116)で具現されることができる。
送信経路回路は、チャネルコーディング及び変調ブロック405、直列−並列(S−to−P)ブロック410、サイズN逆高速フーリエ変換(Inverse Fast Fourier Transform、IFFT)ブロック415、並列−直列(P−to−S)ブロック420、加算サイクリックプレフィックスブロック425、及びアップ−コンバータ(up−converter、UC)430を含む。受信経路回路450は、ダウン−コンバータ(down−converter、DC)455、除去サイクリックプレフィックスブロック460、直列−並列(S−to−P)ブロック465、サイズN高速フーリエ変換(Fast Fourier Transform、FFT)ブロック470、並列−直列(P−to−S)ブロック475、及びチャネルデコード及び復調ブロック480を含む。
図4A(400)及び図4B(450)でのコンポーネントのうち少なくともいくつかはソフトウェアに具現されることができ、一方で、他のコンポーネントは設定可能なハードウェア又はソフトウェアと設定可能なハードウェアの混合によって具現されることもできる。特に、本開示の明細書で説明されるFFTブロック及びIFFTブロックは構成可能なソフトウェアアルゴリズムとして具現されることができ、ここで、サイズNの値はその具現によって変更され得ることに留意する。
また、本開示が高速フーリエ変換及び逆高速フーリエ変換を具現する実施形態に関するものであるが、これは単なる例示によるものにすぎず、本開示の範囲を限定するものとして解釈されてはならない。本開示の他の実施形態では、高速フーリエ変換関数及び逆高速フーリエ変換関数が離散フーリエ変換(DFT)関数及び逆離散フーリエ変換(IDFT)関数にそれぞれ容易に代替され得ることを理解できる。DFT及びIDFT関数の場合、変数Nの値は任意の整数(例えば、1、2、3、4等)であることができ、FFT及びIFFT関数の場合、変数Nの値は2の冪乗(すなわち、1、2、4、8、16等)である任意の整数であり得ることを理解できる。
送信経路回路400で、チャネルコーディング及び変調ブロック405は、情報ビットのセットを受信し、コーディング(例えば、LDPCコーディング)を適用し、その入力ビットを変調(例えば、QPSK(Quadrature Phase Shift Keying)又はQAM(Quadrature Amplitude Modulation))することで、周波数−領域変調シンボルのシーケンスを生成する。直列−並列ブロック410は、直列変調されたシンボルを並列データに変換(すなわち、逆多重化)してN並列シンボルストリームを生成し、ここで、NはBS102及びUE116で用いられるIFFT/FFT大きさである。その後、サイズN IFFTブロック415は、N並列シンボルストリーム上でIFFT動作を行って、時間−領域出力信号を生成する。並列−直列ブロック420は、サイズN IFFTブロック415からの並列時間−領域出力シンボルを変換(すなわち、多重化)して、直列時間−領域信号を生成する。その後、加算サイクリックプレフィックスブロック425は、時間−領域信号にサイクリックプレフィックスを挿入する。最後に、アップ−コンバータ430は、無線チャネルを介した送信のために加算サイクリックプレフィックスブロック425の出力をRF周波数に変調(すなわち、アップコンバート)する。また、この信号はRF周波数に変換する前に、基底帯域でフィルタリングされることもできる。
送信されたRF信号は無線チャネルを通過した後にUE116に到達し、eNB102での動作に対する逆動作が行われる。ダウン−コンバータ455は、受信された信号を基底帯域周波数にダウンコンバートし、除去サイクリックプレフィックスブロック460は、そのサイクリックプレフィックスを除去して、直列時間−領域基底帯域信号を生成する。直列−並列ブロック465は、時間−領域基底帯域信号を並列時間−領域信号に変換する。その後、サイズN FFTブロック470は、FFTアルゴリズムを行ってN並列周波数−領域信号を生成する。並列−直列ブロック475は、並列周波数−領域信号を変調されたデータシンボルのシーケンスに変換する。チャネルデコード及び復調ブロック480は、その変調されたシンボルに対する復調を行なった後にデコードすることによって、元の入力データストリームを復元する。
eNB101−103は、それぞれユーザ装備111−116へのダウンリンク送信と類似した送信経路を具現でき、ユーザ装備111−116からのアップリンク受信と類似した受信経路を具現することもできる。同様に、ユーザ装備111−116は、それぞれeNB101−103へのアップリンク送信のためのアーキテクチャに対応する送信経路を具現でき、eNB101−103からのダウンリンク受信のためのアーキテクチャに対応する受信経路を具現することもできる。
5G通信システムの使用ケースが確認及び説明された。このような使用ケースらは大きく3つのグループに分類されることができる。一例として、eMBB(enhanced mobile broadband)はより緩やかなレイテンシ及び信頼性要求事項で高いbits/sec要求事項が行われるように決定される。他の例において、URLL(ultra−reliable and low latency)はより緩やかなbits/sec要求事項で決定される。さらに他の例において、mMTC(massive machine type communication)は装置の個数がkm2あたり十万乃至百万に達することができるが、信頼性/処理量/レイテンシ要求事項はより緩やかであり得るように決定される。このようなシナリオは、また、バッテリ消耗がなるべく最小化されるべきである点から電力効率の要求事項を含むこともできる。
通信システムは、基地局(BS)又はNodeBのような送信ポイントからユーザ装備(UE)に信号を伝達するダウンリンク(DL)、及びUEからの信号をNodeBのような受信ポイントに伝達するアップリンク(UL)を含む。また、一般に端末又は移動局と称されるUEは固定式又は移動式であることができ、セルラーフォン、個人用コンピュータ装置又は自動化された装置であり得る。一般に固定局であるeNodeBは、また、アクセスポイント又は他の同等な用語で称することができる。LTEシステムの場合、NodeBは時々eNodeBと称される。
LTEシステムのような通信システムで、DL信号は情報コンテンツを伝達するデータ信号、DL制御情報(DCI)を伝達する制御信号及びパイロット信号とも知られる基準信号(RS)を含むことができる。eNodeBは物理DL共有チャネル(physical DL shared channel、PDSCH)を介してデータ情報を送信する。eNodeBは物理DL制御チャネル(physical DL control channel、PDCCH)又はEPDCCH(Enhanced PDCCH)を介してDCIを送信する。
eNodeBは物理的ハイブリッドARQインジケーターチャネル(physical hybrid ARQ indicator channel、PHICH)でUEからのデータトランスポートブロック(transport block、TB)送信に応じて確認応答情報を送信する。eNodeBはUE−共通RS(common RS、CRS)、チャネル状態情報RS(channel state information RS、CSI−RS)又は復調RS(demodulation RS、DMRS)を含む複数のRSタイプのうち1つ以上を送信する。CRSはDLシステム帯域幅(BW)を介して送信され、チャネル推定値を獲得してデータ又は制御情報を復調するか、測定を行うためにUEによって用いられ得る。CRSオーバーヘッドを低減するために、eNodeBはCRSより時間及び/又は周波数ドメインでより小さい密度でCSI−RSを送信できる。DMRSはそれぞれのPDSCH又はEPDCCHのBWでのみ送信されることができ、UEはPDRSCH又はEPDCCHでそれぞれデータ又は制御情報を復調するためにDMRSを用いることができる。DLチャネルに対する送信時間間隔はサブフレームと呼ばれ、例えば、1ミリ秒のデュレーション(duration)を有し得る。
DL信号は、また、システム制御情報を搬送する論理チャネルの送信を含む。BCCHはマスター情報ブロック(master information block、MIB)を伝達する時にはブロードキャストチャネル(broadcast channel、BCH)と称されるか、システム情報ブロック(System Information Block、SIB)を伝達する時にはDL共有チャネル(DL−SCH)と称される伝送チャネルにマッピングされる。大半のシステム情報はDL−SCHを用いて送信される異なったSIBに含まれる。サブフレームでのDL−SCH上のシステム情報の存在はシステム情報RNTI(system information RNTI、SI−RNTI)でスクランブリングされたCRC(cyclic redundancy check)でコードワードを伝達する相応するPDCCHの送信によって示されることができる。代替的には、SIB送信のためのスケジューリング情報が以前のSIBに提供されることができ、第1SIB(SIB−1)に対するスケジューリング情報がMIBによって提供され得る。
DLリソース割り当てはサブフレームユニットと物理リソースブロック(PRB)グループで行われる。送信BWはリソースブロック(RB)と称される周波数リソースユニットを含む。それぞれのRBは
サブキャリア又は12つのREのようなリソース要素(RE)を含む。1つのサブフレームにわたる1つのRBのユニットはPRBと称される。UEにはPDSCH送信BWに対する総
REに対してM
PDSC RBが割り当てられ得る。
UL信号はデータ情報を伝達するデータ信号、UL制御情報(UCI)を伝達する制御信号及びUL RSを含むことができる。UL RSはDMRS及びSRS(Sounding RS)を含む。UEはそれぞれのPUSCH又はPUCCHのBWでのみDMRSを送信する。eNodeBはDMRSを使用してデータ信号又はUCI信号を復調できる。UEはSRSを送信してeNodeBにUL CSIを提供する。UEはそれぞれの物理UL共有チャネル(PUSCH)又は物理UL制御チャネル(PUCCH)を介してデータ情報又はUCIを送信する。UEが同じULサブフレームでデータ情報及びUCIを送信する必要がある場合、UEはその両方をPUSCHでマルチプレキシングできる。UCIはPDSCHでのデータTBに対する正確な(ACK)又は不正確な(NACK)探知又はPDCCH探知(DTX)の不在を示すHARQ−ACK(Hybrid Automatic Repeat request acknowledgement)情報、UEはeNodeBがUEへのPDSCH送信のためにリンク適応を行うことができるようにするUEのバッファ内のデータ、ランクインジケータ(RI)及びチャネル状態情報(CSI)を持つかを示すスケジューリング要求(scheduling request、SR)を含む。HARQ−ACK情報は半永久的にスケジューリングされたPDSCHの解除を示すPDCCH/EPDCCHの探知に応じてUEによって送信される。
ULサブフレームは2つのスロットを含む。それぞれのスロットはデータ情報、UCI、DMRS又はSRSを送信するための
シンボルを含む。ULシステムBWの周波数リソースユニットはRBである。UEには送信BWに対する総
REに対するN
RB RBが割り当てられる。PUCCHの場合、N
RB=1である。最後のサブフレームシンボルは1つ以上のUEからSRS送信をマルチプレキシングするために用いられ得る。データ/UCI/DMRS送信に利用可能なサブフレームシンボルの数は
であり、ここで、最終サブフレームシンボルがSRSを送信するために用いられる場合にはN
SRS=1で、そうでない場合は、N
SRS=0である。
図5は、本開示の実施形態によるサブフレームでPDSCHに対する送信機ブロック図(500)を示す図である。図5に示す送信機ブロック図(500)の実施形態は単なる例示のためのものである。図5は、本開示の範囲を送信機ブロック図(500)の任意の特定の具現で制限しない。
図5に示すように、情報ビット510は、ターボエンコーダのようなエンコーダ520によってエンコードされ、例えば、QPSK(Quadrature Phase Shift Keying)変調を用いて変調器530によって変調される。直列/並列(S/P)変換器540は、割り当てられたPDSCH送信BWに対して送信BW選択ユニット555によって選択されたREにマッピングされるようにマッパー550に後続的に提供されるM個の変調シンボルを生成し、ユニット560は、IFFT(Inverse Fast Fourier Transform)を適用し、その後、出力が時間ドメイン信号を生成するように並列/直列(P/S)変換器570によって直列化され、フィルタリングがフィルタ580によって適用され、信号が送信される(図5の590)。データスクランブリング(data scrambling)、サイクリックプレフィックス挿入(cyclic prefix insertion)、時間ウィンドウイング(time windowing)、インターリービング(interleaving)などといった付加的な機能は本技術分野に周知であり、簡潔性のために図示されない。
図6は、本開示の実施形態によるサブフレームでのPDSCHに対する受信機ブロック図(600)を示す図である。図6に示すダイヤグラム600の実施形態は単なる例示のためのものである。図6は、本開示の範囲をダイヤグラム600の任意の特定の具現で制限しない。
図6に示すように、受信された信号610がフィルタ620によってフィルタリングされ、割り当てられた受信BWに対するRE630がBWセレクタ635によって選択され、ユニット640が高速フーリエ変換(FFT)を適用し、出力が並列/直列変換器650によって直列化される。続いて、復調器660がDMRS又はCRS(図示せず)から得られたチャネル推定値を適用することによってデータシンボルをコヒーレントに(coherently)復調し、ターボデコーダのようなデコーダ670が、復調されたデータをデコードして情報データビットら680の推定値を提供する。時間ウィンドウイング、サイクリックプレフィックス除去、ディスクランブリング、チャネル推定及びジインターリービングのような付加的な機能は簡潔性のために図示されない。
図7は、本開示の実施形態によるサブフレームでのPUSCHに対する送信機ブロック図(700)を示す図である。図7に示すブロック図(700)の実施形態は単なる例示のためのものである。図7は、本開示の範囲をブロック図(700)の任意の特定の具現で制限しない。
図7に示すように、情報データビット710がターボエンコーダのようなエンコーダ720によってエンコードされ、変調器730によって変調される。離散フーリエ変換(DFT)ユニット740が、変調されたデータビットに対してDFTを適用し、割り当てられたPUSCH送信BWに対応するRE750が送信BW選択ユニット755によって選択され、ユニット760がIFFTを適用し、サイクリックプレフィックス挿入(図示せず)の後に、フィルタリングがフィルタ770によって適用され、信号が送信される(図7の780)。
図8は、本開示の実施形態によるサブフレームでのPUSCHに対する受信機ブロック図(800)を示す図である。図8に示すブロック図(800)の実施形態は単なる例示のためのものである。図8は、本開示の範囲をブロック図(800)の任意の特定の具現で制限しない。
図8に示すように、受信された信号810がフィルタ820によってフィルタリングされる。続いて、サイクリックプレフィックスが除去された後(図示せず)、ユニット830がFFTを適用し、割り当てられたPUSCH受信BWに相応するRE840が受信BWセレクタ845によって選択され、ユニット850が逆DFT(IDFT)を適用し、復調器860がDMRS(図示せず)から得られたチャネル推定値を適用することによってデータシンボルをコヒーレントに復調し、ターボデコーダのようなデコーダ870が、復調されたデータをデコードして情報データビット880の推定値を提供する。
次世代セルラーシステムでは、多様な使用ケースがLTEシステムの能力以上に構想される。5G又は5世代セルラーシステムと呼ばれる6GHz以下(sub−6GHz)及び6GHz以上(above−6GHz)(例えば、mmWave体制(regime))で動作できるシステムはかかる要件のうちの1つとなる。3GPP TR 22.891で、74 5G使用ケースが識別及び説明された。このような使用ケースは大まかに3つの互いに異なるグループに分類されることができる。第1グループは‘eMBB(enhanced mobile broadband)’と呼ばれ、これはより緩やかな待機時間及び信頼性要件を持つ高いデータ速度サービスを目標とする。第2グループは“URLL(ultra reliable and low latency)”と呼ばれ、これはより緩やかなデータ速度要件を持つが、待機時間に対する許容が少ない応用を目標とする。第3グループは“mMTC(massive MTC)”と呼ばれ、これは信頼性、データ速度及び待機時間の要件がより緩やかなkm2あたり百万のような多くの低パワーデバイス接続を目標とする。
5Gネットワークが互いに異なるサービス品質(QoS)を持つ様々なサービスをサポートするために、ネットワークスライシング(network slicing)という1つの方法がLTE仕様で識別された。PHYリソースを效率的に活用してDL−SCHで(異なったリソース割り当て方式、ニューマロラジ及びスケジューリング戦略を有する)様々なスライスをマルチプレキシングするために、フレキシブルかつ独立した(self−contained)フレーム又はサブフレーム設計が活用される。
図9は、本開示の実施形態による2つのスライス900の例示的なマルチプレキシングを示す図である。図9に示す2つのスライス900のマルチプレキシングの実施形態は単なる例示のためのものである。図9は、本開示の範囲を2つのスライス900のマルチプレキシングの任意の特定の具現で制限しない。
共通サブフレーム又はフレーム内にある2つのスライスをマルチプレキシングする2つの例示的なインスタンス(instance)が図9に示されている。このような例示的な実施形態で、スライスは1つの送信インスタンスが制御(CTRL)コンポーネント(例えば、920a、960a、960b、920b又は960c)及びデータコンポーネント(例えば、930a、970a、970b、930b又は970c)を含む1つ又は2つの送信インスタンスで構成されることができる。実施形態910では、2つのスライスが周波数ドメインでマルチプレキシングされるが、一方で、実施形態950では、2つのスライスが時間ドメインでマルチプレキシングされる。このような2つのスライスは互いに異なるニューマロラジセットに送信され得る。
LTE仕様はeNBに(64又は128のような)多数のアンテナ要素を装着できる最大32個のCSI−RSアンテナポートをサポートする。この場合、複数のアンテナ要素が1つのCSI−RSポート上にマッピングされる。5Gのような次世代セルラーシステムの場合、CSI−RSポートの最大数は同一に維持されるか又は増加できる。
図10は、本開示の実施形態による例示的なアンテナブロック1000を示す図である。図10に示すアンテナブロック1000の実施形態は単なる例示のためのものである。図10は、本開示の範囲をアンテナブロック1000の任意の特定の具現で制限しない。
mmWave帯域の場合、アンテナ要素の個数が与えられたフォームファクタ(form factor)に対してより大きい場合があるが、デジタルプリコーディングされたポートの個数に相応するCSI−RSポートの個数は図10に示すように(mmWave周波数で多数のADC/DACを設置する可能性のような)ハードウェア制約によって制限される傾向がある。この場合、1つのCSI−RSポートがアナログ位相シフタのバンク(bank)によって制御され得る多数のアンテナ要素にマッピングされる。すると、1つのCSI−RSポートはアナログビームフォーミングによって狭いアナログビームを生成する1つのサブアレイに相応できる。このようなアナログビームはシンボルら又はサブフレームらにわたって位相シフタバンクを変化させることによってより広い範囲の角度にわたってスウィープするように構成され得る。(RFチェーンの個数と同じ)サブアレイの個数はCSI−RSポートの個数NCSI−PORTと同じである。デジタルビームフォーミングユニットはNCSI−PORTアナログビームにわたって線型結合を行ってプリコーディング利得をさらに増加させる。アナログビームは広帯域(よって、周波数選択性ではない)であるが、デジタルプリコーディングは周波数サブ帯域ら又はリソースブロックらにわたって変化され得る。
3GPP LTE通信システムで、ネットワークアクセス及び無線リソース管理(radio resource management、RRM)は物理層同期化信号及び上位(MAC)階層手順によって可能になる。特に、UEは初期アクセスのために少なくとも1つのセルIDとともに同期化信号の存在を検出しようと試みる。UEがネットワークにあっていずれかのサービングセルと関連付けられると、UEはそれらの同期化信号を検出しようと試み/試みたり関連付けられたセル−特定RSを測定(例えば、それらのRSRPを測定)することで数個の隣接セルをモニタリングする。3GPP NR(新たな無線アクセス又はインタフェース)のような次世代セルラーシステムの場合、多様な使用ケース(例えば、eMBB、URLLC、mMTC、それぞれ異なったカバレッジ要求事項に該当する)及び周波数帯域(異なった電波損失を持つ)に適用される効率的かつ統合された無線リソース獲得又は追跡メカニズムが好ましい。異なったネットワーク及び無線リソースパラダイムで設計される可能性の高い、シームレスかつ低レイテンシのRRMが好ましい。かかる目標は、アクセス、無線リソース及び移動性管理フレームワークを設計するにあたって少なくとも次のような問題点を有する。
第一、NRはさらに多様なネットワークトポリジをサポートする可能性があるため、セルの概念が再定義されたり他の無線リソースエンティティで代替され得る。例えば、同期式ネットワークの場合、LTE仕様でのCOMP(coordinated multipoint transmission)シナリオと同様に1つのセルが複数のTRP(transport−receive point)と関連付けられ得る。この場合、シームレスな移動性が好ましい特徴である。
第二、大型アンテナアレイ及びビームフォーミングが用いられる場合、ビームらによって(例えば、空間ドメインフィルタとは異なるように称されることもできる)無線リソースを定義することが自然なアプローチであり得る。複数のビームフォーミングアーキテクチャが用いられ得ることを考慮すれば、多様なビームフォーミングアーキテクチャ(又は代わりに、ビームフォーミングアーキテクチャと無関係である)を収容するアクセス、無線リソース及び移動性管理フレームワークが好ましい。
図11は、本開示の実施形態による例示的なUE移動性シナリオ1100を示す図である。図11に示すUE移動性シナリオ1100の実施形態は単なる例示のためのものである。図11は、UE移動性シナリオ1100の任意の特定の具現で本開示の範囲を制限しない。
例えば、このフレームワークは1つのビームが1つのCSI−RSポートに対して形成されるか(例えば、複数のアナログポートが1つのデジタルポートに接続され、複数の広範囲に分離されたデジタルに適用されるか)又は1つのビームが複数のCSI−RSポートによって形成されるか否かによって又はそれにかかわらず適用され得る。また、このフレームワークはビームスウィーピング(図11に示すように)の使用有無にかかわらず適用され得る。
第三、異なった周波数帯域及び使用ケースは異なったカバレッジ制限事項を持つようになる。例えば、mmWave帯域は大きい電波損失を発生させる。したがって、いくつかの形態のカバレッジ強化方式が必要となる。いくつかの候補はビームスウィーピング(図10に図示)、反復、ダイバーシティ及び/又は多重TRP送信を含む。送信帯域幅が小さいmMTCの場合、十分なカバレッジを保証するためには時間ドメイン反復が必要となる。
2レベルの無線リソースエンティティを用いるUE−中心アクセスが図11に説明されている。このような2レベルは“セル(cell)”と“ビーム(beam)”と称することもできる。この2つの用語は例示的なものであって例示的な目的のために用いられる。無線リソース(radio resource、RR)1及び2のような別の用語が用いられることもできる。また、無線リソースユニットとしての“ビーム”という用語は、例えば、図10のビームスウィーピングが用いられるアナログビームと区別されるべきである。
図11に示すように、第1RRレベル(“セル”と称する)はUEがネットワークに進入して初期アクセス手順に関与する時に適用される。1110で、UE1111は同期化信号の存在を検出することを含む初期アクセス手順を行った後、セル1112に接続される。同期化信号は概略的なタイミング及び周波数獲得だけでなくサービングセルと関連付けられたセルアイデンティフィケーション(セルID)を検出するために用いられ得る。このような第1レベルで、異なったセルが異なったセルIDと関連付けられたものであり得るので、UEはセル境界を観察する。図11では、1つのセルが1つのTRPと関連づけられている(一般には、1つのセルが複数のTRPと関連付けられ得る)。セルIDがMAC階層エンティティであるため、初期アクセスは物理層手順(ら)(例えば、同期化信号獲得によるセル探索)だけでなくMAC階層手順(ら)をも含むようになる。
第2RRレベル(“ビーム”と称する)はUEがセルに既に接続されてネットワークにある時に適用される。この第2レベルで、UE1111は実施形態1150に示すように、セル境界を観察することなくネットワーク内で移動できる。すなわち、UE移動性はセルレベルでなくビームレベルで処理され、ここで、1つのセルはN個のビームと関連付けられ得る(Nは1又は>1であり得る)。しかし、セルとは違って、ビームは物理層エンティティである。したがって、UE移動性管理は物理層でのみ処理される。第2レベル(RR)に基づくUE移動性シナリオの例が図11の実施形態1150に与えられている。
UE1111がサービングセル1112と関連付けられた後、UE1111はビーム1151と関連付けられる。これはUEがそれよりビームアイデンティティ又はアイデンティフィケーションを獲得できるビーム又は無線リソース(radio resource、RR)獲得信号を得ることによって達成される。ビーム又はRR獲得信号の一例は測定基準信号(reference signal、RS)である。ビーム(又はRR)獲得信号を獲得すると、UE1111はネットワーク又は関連TRPに状態を報告できる。このような報告の一例は測定されたビーム電力(又は測定RS電力)又は1つ以上の薦められた“ビームアイデンティティ(ID)”又は“RR−ID”セットを含む。この報告に基づいて、ネットワーク又は関連TRPはデータ及び制御送信のためにビーム(無線リソースとして)をUE1111に割り当てることができる。UE1111が他のセルへ移動する時、以前のセルと次のセルの間の境界はUE1111に観察されることも見えることもない。セルハンドオーバの代わりに、UE1111はビーム1151からビーム1152へスイッチングする。このようなシームレス移動性(seamless mobility)はUE711からネットワーク又は関連TRPへの報告によって可能になる−特にUE1111がM個のビーム(又はRR)獲得信号を獲得及び測定することによってM>1個の好みのビームアイデンティティセットを報告する場合。
図12は、本開示の実施形態による例示的なビームスウィーピング動作1200を示す図である。図12に示すビームスウィーピング動作1200の実施形態は単なる例示のためのものである。図12は、ビームスウィーピング動作1200の任意の特定の具現で本開示の範囲を制限しない。
図12に示すように、UEの観点から前述した初期アクセス手順1210及び前述した移動性又は無線リソース管理1220が説明される。初期アクセス手順1210はDL同期化信号(ら)1211からのセルID獲得だけでなくブロードキャスト情報の検索(DL及びUL接続を確立するためにUEによって要求されるシステム情報とともに)及びその次のUL同期化(ランダムアクセス手順を含むことができる)を含む。UEが1211及び1212を完了すると、UEはネットワークに接続されていずれかのセルと関連付けられる。初期アクセス手順が完了した後、UE(可能であればモバイル)は1220で説明されたRRM状態にあるようになる。この状態は、まずUEが“ビーム”又はRR獲得信号(例えば、測定RS)から“ビーム”又はRR IDを周期的に(繰り返し)獲得しようと試みることができる獲得ステップ1221を含む。
UEにはモニタリングするビーム/RR IDのリストが構成されることができる。このような“ビーム”/RR IDのリストはTRP/ネットワークによってアップデート又は再構成され得る。このような構成は上位層(例えば、RRC)シグナリング又は専用L1又はL2制御チャネルを介してシグナリングされ得る。このリストに基づいて、UEはこのようなビーム/RR IDのそれぞれと関連付けられた信号をモニタリング及び測定できる。このような信号はLTEシステムにおけるCSI−RSリソースと類似した測定RSリソースに対応できる。この場合、UEにはモニタリングするK>1個のCSI−RSリソースセットが構成されることができる。測定報告1222にはいくつかのオプションが可能であり得る。第一、UEはK個のCSI−RSリソースのそれぞれを測定し、対応するRS電力(LTEシステムでのRSRP又はRSRQと類似である)を計算し、このRS電力をTRP(又はネットワーク)に報告できる。第二、UEはK個のCSI−RSリソースのそれぞれを測定し、関連付けられたCSI(CQI及び潜在的には他のCSIパラメータ、例えば、RI及びPMIを含むことができる)を計算し、このCSIをTRP(又はネットワーク)に報告できる。UEからの報告に基づいて、UEには上位層(RRC)シグナリング又はL1/L2制御シグナリングを介してM≧1個の“ビーム”又はRRが割り当てられる1223。よって、UEはこれらのM個の“ビーム”/RRに接続される。
非同期式ネットワークのような特定シナリオの場合、UEは3GPP LTEシステムと類似したセルIDベース又はセル−レベル移動性管理にフォールバックできる。したがって、無線リソースエンティティ(セル)の2レベルのうち1つのレベルのみが適用され得る。2−レベル(“セル”及び“ビーム”)無線リソースエンティティ又は管理が用いられる場合、同期化信号(ら)は主にネットワークに対する初期アクセス用に設計されることができる。共通信号ら(例えば、同期化信号(ら)及びブロードキャストチャネル)のカバレッジを強化するためにアナログビームスウィーピング(図12に示す)又は反復が用いられ得るmmWaveシステムの場合、同期化信号らが時間に応じて反復され得る(例えば、OFDMシンボル又はスロット又はサブフレーム全般にわたって)。しかし、このような反復ファクタはセル又はTRPあたりサポートされる“ビーム”(無線リソースユニットとして定義され、ビームスウィーピングに用いられるアナログビームとは区別される)の個数と必ずしも相関するわけではない。したがって、ビームアイデンティフィケーション(ID)が同期化信号(ら)から獲得又は検出されない。代わりに、ビームIDは測定RSのようなビーム(RR)獲得信号によって搬送される。同様に、ビーム(RR)獲得信号はセルIDを搬送しない(したがって、セルIDがビーム又はRR獲得信号から検出されない)。
したがって、新たな無線アクセス技術(NR)に対する初期アクセス手順及びRRMでの上記の新しい導電課題を考慮して、同期化信号ら(関連付けられたUE手順と共に)及びブロードキャスト情報(例えば、マスター情報ブロック又はMIB)を搬送するプライマリブロードキャストチャネルを設計する必要がある。
LTE NRの場合、同期化信号及びPBCHブロック(NR−SS/PBCHブロック)はeMBB目的のために及び認可帯域のみのために設計される。それぞれのNR−SS/PBCHブロックはNR−PSSに対する1つのシンボル、周波数ドメインでNR−PBCHの一部と多重化されるNR−SSSに対する1つのシンボル及び残りのNR−PBCHに対する2つのシンボルを折衝し、ここで、この4つのシンボルは連続的にマッピングされて時分割多重化される。
NR−SS/PBCHはNRの全てのサポートされるキャリア周波数範囲に対するNR−PSS及びNR−SSSシーケンス設計を含む、統合された設計である。NR−PSS及びNR−SSSの送信帯域幅(例えば、12PRB)はNR−PBCHの送信帯域幅(例えば、20PRB)より小さく、NR−SS/PBCHブロックの全体送信帯域幅はNR−PBCHのもの(例えば、20PRB)と同じである。NRの初期セル選択で、UEはデフォルトNR−SS/PBCHバーストセット周期を20msと仮定し、非独立型NRセルを検出するために、ネットワークは周波数キャリアあたり1つのNR−SS/PBCHバーストセット周期情報をUEに提供し、可能であれば、測定タイミング/デュレーションを導出するための情報を提供する。
NR無認可スペクトル(共有スペクトル含む)の場合、チャネルアクセスの不確実性により、NR−SS/PBCHブロックの送信はLBT(listen−before−talk)でのCCA(clear channel assessment)の結果によってキャンセル又は遅延される場合がある。V2Xサイドリンク同期化又はURLLCシステムの場合、同期化遅延の要求事項はLTE NRより遥かに制約的であるため、NR−SS/PBCHブロックのさらに多くの組み合わせを回避し同期化レイテンシを低減するために、ワン−ショット検出でより正確な同期化性能が必要となる。MTC又はIoTシステムの場合、運営SNR領域はLTE NRより遥かに低いので、弱いカバレッジ問題を回避するために、より良いワン−ショット検出性能が必要となる。
前述したシステムのうち少なくとも1つにおいて、これらのシステムに対する同期化信号らがLTE NRと同一に維持される場合は、性能(例えば、検出正確度及び同期化レイテンシ)が低下し得る。したがって、前述したシステムのうち少なくとも1つに対するNR−SS/PBCHブロック強化及び/又は修正が必要である(他のシステムが本開示で論議されたものと同じ又は異なった強化方式を用いることもできる)。例えば、強化及び/又は修正は、例えば、無認可スペクトルに対する、チャネルアクセス機会を増加させることを目標とすることができる。また、例えば、強化及び/又は修正は、例えば、無認可/V2X/URLLC/MTC/IoTシステムに対する、セル検索及び/又はブロードカスティングのワン−ショット検出正確度を向上させることを目標とすることができる。
主な設計考慮事項は異なった応用シナリオら(このシナリオらは異なったキャリア周波数範囲、独立型又は非独立型などを含む)に対して統合された強化NR−SS/PBCHブロック設計(例えば、強化されたNR−SS/PBCHブロックでの構成及び/又はマッピング及び/又は多重化)を採択するか否かである。
一実施形態では、強化されたNR−SS/PBCHブロックでの構成/マッピング/多重化の設計が全てのキャリア周波数範囲(例えば、5GHz、6GHz及び60GHzの無認可スペクトルらが同じ設計を使用する)に対して、そして、独立型及び非独立型シナリオらのすべてに対して統合されることができる。統合された設計は検出器の複雑性を最小化するために役立つ。強化されたNR−SS/PBCHブロックの統合設計は強化されたNR−SS/PBCHブロックの送信周期及び/又はLBTに対して可能な他の設計を排除しないという点に留意する。例えば、強化されたNR−SS/PBCHブロックで同じ構成/マッピング/多重化を用いるが、異なった送信周期及び/又はLBT手順(適用可能な場合)が異なったキャリア周波数範囲及び/又は独立型及び非独立型シナリオに用いられ得る。
他の実施形態では、強化されたNR−SS/PBCHブロックでの構成/マッピング/多重化の設計が全てのキャリア周波数範囲に対して統合(例えば、5GHz、6GHz及び60GHzの無認可スペクトルが同じ設計を使用する)されるが、独立型及び非独立型シナリオらに対して異なる。例えば、強化されたNR−SS/PBCHブロックでの統合された構成/マッピング/多重化設計が独立型シナリオ及び全てのキャリア周波数範囲に用いられ、強化されたNR−SS/PBCHブロックでの他の統合された構成/マッピング/多重化設計が非独立型シナリオ及び全てのキャリア周波数範囲に用いられる。強化されたNR−SS/PBCHブロックの統合された設計は強化されたNR−SS/PBCHブロックに対して可能な他の送信周期及び/又はLBT手順(適用可能な場合)の設計を排除しないという点に留意する。
さらに他の実施形態では、強化されたNR−SS/PBCHブロックでの構成/マッピング/多重化が独立型及び非独立型シナリオに対して統合されるが、異なったキャリア周波数範囲に対して異なる(例えば、5GHz、6GHz及び60GHzの無認可スペクトルが互いに異なる設計を使用する)。強化されたNR−SS/PBCHブロックの統合設計は強化されたNR−SS/PBCHブロックに対して可能な他の送信周期及び/又はLBT手順(適用可能な場合)の設計を排除しないという点に留意する。例えば、強化されたNR−SS/PBCHブロックで同じ構成/マッピング/多重化を用いるが、異なった送信周期及び/又はLBT手順(適用可能な場合)が独立型及び非独立型シナリオに用いられ得る。
さらに他の実施形態では、強化されたNR−SS/PBCHブロックでの構成/マッピング/多重化がそれぞれのキャリア周波数範囲(例えば、5GHz、6GHz及び60GHzの無認可スペクトルが異なった設計を使用する)及び独立型/非独立型シナリオに対して特定したものである。
他の重要な設計考慮事項は検出器の観点から強化されたNR−SS/PBCHブロックのデフォルト周期(又は等しくは強化されたNR−SS/PBCHバーストセットのデフォルト周期)である。DRS(Discovery RS)測定タイミング構成(DMTC)内で送信される強化されたNR−SS/PBCHブロックの場合、強化されたNR−SS/PBCHブロックのデフォルト周期(又は等しくは強化されたNR−SS/PBCHバーストセットのデフォルト周期)がDMTCのデフォルト周期であると見なされ得るが、実際の強化されたNR−SS/PBCHブロックの送信は厳密に周期的なものではない場合もある。
一実施形態では、(例えば、NR無認可スペクトルに対する)チャネルアクセス機会を強化させるために、強化されたNR−SS/PBCHブロックのデフォルト周期(又は等しくは強化されたNR−SS/PBCHバーストセットのデフォルト周期又はDMTCのデフォルト周期)がNR認可スペクトルに比べて減少し得る。例えば、デフォルト周期が10ms又は5msに減少し得る。
他の実施形態では、強化されたNR−SS/PBCHブロックのデフォルト周期(又は等しくは強化されたNR−SS/PBCHバーストセットのデフォルト周期又はDMTCのデフォルト周期)がLTE NRと同一に維持されることができる(例えば、20ms)。例えば、強化されたNR−SS/PBCHブロックに対するLBT手順のデュレーションが最小化されることによってNR無認可スペクトルに対するチャネルアクセス機会を向上させることができる。
次の設計考慮事項は、ワン−ショット同期化/ブロードカスティング性能を向上させるための(NR−ePSS/eSSS/ePBCHの信号/チャネル設計はNR−PSS/SSS/PBCHと同じ又は特定のシナリオに対するNR−PSS/SSS/PBCHと同じ場合があることに留意する)、強化されたNR−SS/PBCHブロック内でのNR−PSS/SSS/PBCH(NR−ePSS/eSSS/ePBCHと称される)の反復的及び/又は追加的及び/又は強化された送信である。
一実施形態で、強化されたNR−SS/PBCHブロックはNR−ePSS/eSSS/ePBCHのみで構成される。
一例で、NR−ePSS/eSSS/ePBCHは時分割多重化される(ここでNR−eSSS及びNR−ePBCHの一部は同じシンボルで周波数分割多重化され得る)。例えば、NR−PSS/SSS/PBCHがNR−ePSS/eSSS/ePBCHで代替されるが、LTE NR−SS/PBCHブロックのような方式で多重化及びマッピングされる。
他の例では、NR−ePSS/eSSS/ePBCHがLTE NR−SS/PBCHブロックと異なるように多重化及び/又はマッピングされる。例えば、NR−ePSS/eSSS/ePBCHという周波数分割多重化されるか、又は時分割及び周波数分割の混合で多重化される。
他の実施形態で、強化されたNR−SS/PBCHブロックはNR−PSS/SSS/PBCHのうち少なくとも1つ及びこれらの強化NR−ePSS/eSSS/ePBCHのうち少なくとも1つで構成される。
他の実施形態では、NR−ePSS/eSSS/ePBCHがNR−PSS/SSS/PBCHと時分割多重化される(FDMされたNR−SSS/NR−PBCH及び/又はFDMされたNR−eSSS/NR−ePBCHを含む強化されたNR−SS/PBCHブロックにシンボルが存在する場合があることに留意する)。
一例で、NR−ePSS及びNR−PSSがいずれも強化されたNR−SS/PBCHブロックでサポートされる場合、例えば、時間ドメインでのNR−PSS/NR−ePSS共同検出具現を容易にするために、NR−ePSS及びNR−PSSに対応してマッピングされたシンボルがTDMされて連続的になる。
他の例で、強化されたNR−SS/PBCHブロックで2つ以上のNR−ePSSがサポートされる場合、例えば、時間ドメインでのNR−ePSS共同検出具現を容易にするために、NR−ePSSに対してマッピングされたシンボルがTDMされて連続的になる。
さらに他の例で、NR−eSSS及びNR−SSSがいずれもが強化されたNR−SS/PBCHブロックでサポートされる場合、NR−eSSS及びNR−SSSに対応してマッピングされたシンボルがTDMされて非連続的になり、例えば、NR−eSSSとNR−SSSの間のシンボル(ら)がNR−PBCH/NR−ePBCHにマッピングされ得る。
さらに他の例で、2つ以上のNR−eSSSが強化されたNR−SS/PBCHブロックでサポートされる場合、NR−eSSSにマッピングされたシンボルがTDMされて非連続的になり、例えば、NR−eSSSの間のシンボル(ら)がNR−PBCH/NR−ePBCHにマッピングされ得る。
一実施形態では、NR−ePSS/eSSS/ePBCHがLTE NR−PSS/SSS/PBCHと周波数分割多重化される。
他の実施形態では、NR−ePSS/eSSS/ePBCHが時分割多重化及び周波数分割多重化の混合方式でLTE NR−PSS/SSS/PBCHと多重化される。
他の実施形態では、強化されたNR−SS/PBCHブロックがLTE NR−PSS/SSS/PBCHのみで構成される。例えば、無認可スペクトルの強化されたNR−SS/PBCHブロックは特定の応用シナリオ(例えば、非独立型シナリオ)に対するNR−PSS及びNR−SSSのみで構成される。
他の実施形態では、強化されたNR−SS/PBCHブロック内のNR−PSS/SSS/PBCHが時分割多重化される。
以前の設計考慮事項と結合して、上記の実施形態が異なった応用シナリオに適用され得ることに留意する。例えば、LTE NR−PSS/SSS/PBCHのみで構成される強化されたNR−SS/PBCHブロックが非独立型シナリオに用いられ、LTE NR−PSS/SSS/PBCH及びこれらの強化NR−ePSS/eSSS/ePBCHで構成されるNR−SS/PBCHブロックが独立型シナリオに用いられる。
強化されたNR−SS/PBCHブロックに対する他の設計考慮事項は可能なLBT及び/又は可能な強化NR−PSS/SSS/PBCHの追加送信及び/又は制御チャネルの送信及び/又はエンプティとして予備されること(例えば、AGC問題によって又はCORESETのために予備)によって影響されるマッピング方式である。LTE NR−SS/PBCHブロックの場合、NR−PSS/SSS/PBCHは4つの連続的シンボルにマッピングされる。強化されたNR−SS/PBCHブロックの場合、強化されたNR−PSS/SSS/PBCHの可能な導入によって、1つの強化されたNR−SS/PBCHブロックがLTE NR−SS/PBCHブロックに比べてより多くのシンボルを占めることができる。また、隣接する強化されたNR−SS/PBCHブロックの送信(例えば、無認可スペクトルの利用シナリオを考慮する場合)とCORESET又は制御信号に対する可能な位置を予備することの間の潜在的なLBTによって、スロットに対する強化されたNR−SS/PBCHのマッピングはLTE NR−SS/PBCHブロックと互いに異なることができる(例えば、LTE NR−SS/PBCHブロックと比べて非連続的シンボルにマッピングされるか、又は異なった順序でマッピングされる)。
一実施形態では、連続的なシンボルらで構成される強化されたNR−SS/PBCHブロックを設計することが有利である。例えば、無認可スペクトルの利用シナリオを考慮する場合、強化されたNR−SS/PBCHブロック内にLBTが不要となる。
他の実施形態で、CORESET又は制御チャネルに対する予備及び複数のニューマロラジの共存問題を考慮すれば、強化されたNR−SS/PBCHブロックは非連続的なシンボルで構成されることもできる。一例で、無認可スペクトルの利用シナリオを考慮すれば、強化されたNR−SS/PBCHブロック内のシンボルグループの間のギャップはLBTを行わない最大ギャップより短く(例えば、5GHzの場合は16us、60GHzの場合は8us)、これによって強化されたNR−SS/PBCHブロック内のギャップでLBTが不要となる。他の例で、無認可スペクトルの利用シナリオを考慮すれば、強化されたNR−SS/PBCHブロック内のシンボルグループの間のギャップはLBTを行わない最大ギャップより短く(例えば、5GHzの場合は16us、60GHzの場合は8us)、これにより送信を行うために強化されたNR−SS/PBCHブロック内のギャップにLBTが必要となる。
他の実施形態で、強化されたNR−SS/PBCHブロック内の可能なギャップによって、互いに異なる強化されたNR−SS/PBCHブロックに対する設計が同じでない場合もある。例えば、強化されたNR−SS/PBCHブロック(例えば、強化されたNR−SS/PBCHブロック内の信号/チャネル)のコンポーネントが同じでも、強化されたNR−SS/PBCHブロック内のギャップ位置は互いに異なる強化されたNR−SS/PBCHブロックに対して異なることができる。
一般に、強化されたNR−SS/PBCHブロックはNR−PSSに対してマッピングされた0−1シンボル、NR−SSSに対してマッピングされた0−1シンボル(各シンボル内で強化されたNR−SS/PBCHブロックはNR−PBCH又はNR−ePBCHとFDMされ得る)、NR−ePSSにマッピングされた0−2シンボル、NR−eSSSにマッピングされた0−2シンボル(各シンボル内で強化されたNR−SS/PBCHブロックはNR−PBCH又はNR−ePBCHとFDMされ得る)、NR−PBCHに対して完全にマッピングされた0−2シンボル(強化されたNR−SS/PBCHブロックのDMRSを含む)又はNR−ePBCHに対して完全にマッピングされた0−8シンボル(強化されたNR−SS/PBCHブロックのDMRSを含む)、及びギャップに対する0−Gシンボル(Gは整数)で構成されることができる。
各信号/チャネル/ギャップに対する特定の個数のシンボルは応用シナリオ(例えば、無認可スペクトル/V2Xサイドリンク/URLLC/MTC/IoT、及び/又はキャリア周波数範囲、及び/又は独立型/非独立型のうち少なくとも1つを含む利用シナリオ)から決定され得る。強化されたNR−SS/PBCHブロック構成/マッピング/多重化の例が図13乃至図19に図示されており、これはそれぞれ2つ乃至8つのシンボル(ギャップがカウントされていないシンボル)を有する強化されたNR−SS/PBCHブロックに対応し、強化されたNR−SS/PBCHブロック構成/マッピング/多重化に対するより多くの例が図20に図示されており、これは14個のシンボル(すなわち、潜在的な予備のエンプティシンボルを含むスロット)を持つ強化されたNR−SS/PBCHブロックに対応し、ここでは、上記の設計考慮事項が考慮された。
一実施形態では、強化されたNR−SS/PBCHブロックの全ての信号及び/又はチャネルが同じアンテナポートを使用して送信される。図13乃至図20は、本開示によってカバーされる全てのサポートされる設計の排他的例示ではない場合があることに留意する。
強化されたNR−SS/PBCHブロックに対してより広いBWがサポートされ得る場合、図面で各信号/チャネルのBWがそれに応じて拡大される点に留意する。例えば、強化されたNR−SS/PBCHブロックのBWが40個のPRBである場合、時間ドメイン多重化パターンの変化なく、図面で20個のPRBのBWが40個のPRBに交替され/されるか12個のPRBが24個のPRBに交替され得る。
強化されたNR−SS/PBCHブロックに対してより小さいBWがサポートされる場合、図面で各信号/チャネルのBWは強化されたNR−SS/PBCHブロックのサポートされるBWに対応する中央PRBらに減るようになる点に留意する。例えば、強化されたNR−SS/PBCHブロックのBWが12個のPRBである場合、図面で全ての信号/チャネルが中央12個のPRBらに減るようになることによって図面でNR−SSS又はNR−eSSSとFDMされるNR−PBCH又はNR−ePBCHが存在しなくなる。
図面でNR−PBCH/NR−ePBCHに対してマッピングされたシンボルら又はシンボルの一部がNR−PBCH/NR−ePBCHのDMRSを含むこともでき、ここで、一実施形態では、DMRSに対するREらがNR−PBCH/NR−ePBCHに対するREらとFDMされることができ、又は、他の実施形態ではNR−PBCH/NR−ePBCHに対するREらとTDMされ得る。
RMSI(remaining minimum system information)、OSI(other system information)などといった共通制御チャネルを受信するための制御リソースセット(control resource set、CORESET)が構成されるべきである。1つのCORESET構成が少なくともRMSIスケジューリングのために物理ブロードキャストチャネル(physical broadcast channel、PBCH)、例えば、マスター情報ブロック(master information block、MIB)を介して提供され得る。
CORESETはスロットタイミング、各スロットでのOFDMシンボル番号及び周波数リソースによって特徴付けられ得る。このようなCORESET特性がそれぞれのCORESETに対して表示されるか、又はあらかじめ構成される。RMSI/OSIスケジューリングの場合、このCORESET特性がPBCHで提供され得る。PBCHによって構成されるこれらのCORESET特性のうち、OFDMシンボル番号及び周波数リソースは全ての共通チャネル(例えば、システム情報ブロック(SIBx)等)に共通的に適用され得るが、スロットタイミングは互いに異なるSIBxに対して具体的に決定され得る。
本開示は、物理ダウンリンク制御チャネル(PDCCH)スケジューリングRMSIを含むRMSI及びCORESET(スロットタイミング及び/又は直交周波数分割多重化(OFDM)シンボル番号で潜在的に構成されることができる)に対する周波数/時間リソースの構成を考慮し、この構成は可能であればSIBに対しても再使用され得る。
本開示で、表記法x:y:(x+(n−1)*y)は長さ−nベクター(x,x+y,x+2y,…,x+(n−2)y,x+(n−1)y)を指すことに留意する。
PDCCHスケジューリングRMSIを含むRMSI及びCORESETに対する周波数/時間リソース(本明細書の残りの部分では、“RMSIリソースら”と略する)と関連付けられた、本開示の少なくとも次のコンポーネントは直接又は間接的にNR−PBCHのMIBでビットらで構成されるものと見なされる。
構成コンポーネントら。
RMSIリソースを構成するための第1コンポーネントはRMSIリソースのニューマロラジであり得る。
一実施形態で、RMSIリソースのニューマロラジはMIBで1つの個別ビットによって構成されることができる。
他の実施形態で、RMSIリソースのニューマロラジはペイロード大きさを低減するために他の構成で構成されることができる。例えば、本開示に示したテーブルの例で全てのRMSI CORESET構成の構成がキャプチャされる場合、SS/PBCHブロックのニューマロラジとRMSIリソースの組み合わせを制限することによって、RMSIニューマロラジの有効ペイロード大きさが1ビットより小さくなる場合がある。
RMSIリソースを構成するための第2コンポーネントはRMSIリソースの多重化パターンであり得る。
図13Aは、本開示の実施形態による例示的なTDM多重化パターン1300を示す図である。図13Aに示すTDM多重化パターン1300の実施形態は単なる例示のためのものである。図13Aは、本開示の範囲を任意の特定の具現で制限しない。
多重化パターンの一実施形態では、SS/PBCHブロック及びRMSIリソースがTDMされ、ここで、SS/PBCHブロックBWの中央とRMSIリソースBWの中央が整列されるか、又は整列されない場合があり、SS/PBCHブロックBWはRMSIリソースBWと同じであるか、又は同じでない場合がある。一例が図13Aに図示されている。
図13Bは、本開示の実施形態による例示的なFDM多重化パターン1320を示す図である。図13Bに示すFDM多重化パターン1320の実施形態は単なる例示のためのものである。図13Bは、本開示の範囲を任意の特定の具現で制限しない。
多重化パターンの他の実施形態では、SS/PBCHブロック及びRMSIリソースらがFDMされ、ここで、SS/PBCHブロックに対するシンボルらとRMSIリソースに対するシンボルらが同じであるか、又は同じでない場合があり、SS/PBCHブロックBWはRMSIリソースBWと同じであるか、又は同じでない場合がある。一例が図13Bに図示されている。
一例では、図13Bのタイミングオフセットが0であることができ、これによりCORESET及びRMSIのPDSCHがSS/PBCHブロックとFDMされる。
他の例では、図13Bのタイミングオフセットが0より大きい場合があり、これによりCORESETがSS/PBCHブロックとTDM及びFDMされ、RMSIのPDSCHがSS/PBCHブロックとFDMされる。
SS/PBCHブロックに対する第1シンボル及びRMSIリソースに対する第1シンボルが同じであるか否かにかかわらず、周波数オフセット表示方式は同じであることができ、例えば、この実施形態の上記した2つの例に対する周波数オフセット表示方式は同じであり得る。
図13Cは、本開示の実施形態による例示的なハイブリッドTDM及びFDM多重化パターン1340を示す図である。図13Cに示すハイブリッドTDM及びFDM多重化パターン1340の実施形態は単なる例示のためのものである。図13Cは、本開示の範囲を任意の特定の具現で制限しない。
他の実施形態では、SS/PBCHブロック及びRMSIリソースが同時にTDM及びFDMされる(例えば、ハイブリッドTDM及びFDMされる)。一例が図13Cに図示されている。
この実施形態の一例では、RMSIリソースがSS/PBCHブロックとハイブリッドTDM及びFDMされても、RMSI CORESETが純にSS/PBCHブロックとTDMされ得る。このケースにおいて、タイミング及び周波数オフセット構成はTDMケースを参照できる。
前述した実施形態の他の例では、複数のRMSIリソースブロック(例えば、SS/PBCHブロックの各側面上の2つのブロック)が純にSS/PBCHブロックとFDMされる。このケースにおいて、タイミング及び周波数オフセット構成は一部の適切な修正事項と共に、FDMケースを参照できる。
RMSIリソースを構成するための第3コンポーネントはPDCCHスケジューリングRMSIを含むCORESETの帯域幅(例えば、RMSI CORESET BW)であることができ、これはRMSIのサブキャリア間隔の観点からPRB(physical resource block)の数で表現されることができる。
一実施形態で、CORESETに対する周波数/時間リソースがREグリッドで長方形を形成する場合(例えば、図13A及び図13Bのような純なTDM及びFDMケースらで)、CORESETに対するPRBの数はPRBの観点からCORESET BWとともにOFDMシンボルの数で構成されることができる。RMSI CORESETに対して与えられた総PRB数に対して、CORESET BWはRMSI CORESETのニューマロラジに基づいて決定されることができることに留意する。この実施形態の1つの下位実施形態では、RMSI CORESETの有効BWがSS/PBCHブロックニューマロラジ観点から24個のPRB以上である。
一例で、CORESETに対する総PRBの個数が12個のPRBで構成される場合、12個のPRB CORESET BWを有する1つのOFDMシンボル又は6個のPRB CORESET BWを有する2つのOFDMシンボルを使用してこれが構成されることができる。
他の例で、CORESETに対する総PRBの個数が24個のPRBで構成される場合、24個のPRB CORESET BWを有する1つのOFDMシンボル又は12個のPRB CORESET BWを有する2つのOFDMシンボルを使用してこれが構成されることができる。
さらに他の例で、CORESETに対する総PRBの個数が48個のPRBで構成される場合、48個のPRB CORESET BWを有する1つのOFDMシンボル、又は24個のPRB CORESET BWを有する2つのOFDMシンボル、又は16個のPRB CORESET BWを有する3つのシンボルを使用してこれが構成されることができる。
さらに他の例で、CORESETに対する総PRBの個数が72個のPRBによって構成される場合、24個のPRB CORESET BWを有する3つのOFDMシンボルを使用してこれが構成されることができる。
さらに他の例で、CORESETに対する総PRBの個数が96個のPRBによって構成される場合、96個のPRB CORESET BWを有する1つのOFDMシンボル、又は48個のPRB CORESET BWを有する2つのOFDMシンボル、又は32個のPRB CORESET BWを有する3つのシンボルを使用してこれが構成されることができる。
さらに他の例で、CORESETに対する総PRBの個数が144個のPRBによって構成される場合、48個のPRB CORESET BWを有する3つのOFDMシンボルを使用してこれが構成されることができる。
他の実施形態では、CORESETに対するPRBの個数がPRBの総個数である単一個数で構成されることができ(例えば、N_CORESET_PRB=12又は24又は48又は96個のPRB)、また、REマッピングパターンを定義するために他のコンポーネントで追加的に構成されることができる。
例えば、CORESETに対する総PRBの個数がN_CORESET_PRBPRBによって構成され、REマッピングを定義するためにハイブリッドTDM及びFDMされるパターン(例えば、図13Cと同様に)で追加的に構成されることができる。
RMSIリソースを構成するための第4コンポーネントはRMSIリソースをモニタリングするためのタイミング情報であり得る。
このコンポーネントの一実施形態で、1つの構成はSS/PBCHブロックとRMSIリソースの間のタイミングオフセットであることができ、これはOFDMシンボルの個数によって構成されることができるか(例えば、SS/PBCHブロックニューマロラジ又はRMSI CORESETニューマロラジの観点から)、又はスロットの個数によって構成されることができるか(例えば、SS/PBCHブロックニューマロラジ又はRMSI CORESETニューマロラジの観点から)、又は時間によって構成されることができ(例えば、msの観点から)、これはSS/PBCHブロックの開始位置とRMSIリソース(又はCORESET位置)の間の差を示す。このようなタイミングオフセットの構成はTDM/FDM/ハイブリッドケースにおいて同じであるか、又は異なる場合があることに留意する。
例えば、TDMケースにおいて、タイミングオフセットは数ms以上であり得る。
他の例で、FDMケースにおいて、タイミングオフセットは0又は最大数個のOFDMシンボル分小さい場合がある。
さらに他の例で、ハイブリッドケースにおいて、タイミングオフセットはFDMケースのように小さい場合がある。
このようなコンポーネントの他の実施形態で、他の構成は時間ドメインでRMSIリソースをモニタする周期であり得る。
RMSIリソースを構成するための第5コンポーネントはSS/PBCHブロックとRMSIリソース(例えば、RMSI CORESET)の間の周波数オフセットであり得る。
周波数オフセット構成の定義はTDM/FDM/ハイブリッドケースを含む、多重化ケースらにおいて同じであるか、又は異なることができる。例えば、次の実施形態のうち1つがTDM/FDM/ハイブリッドケースに共通的に用いられる。他の実施形態では、次の実施形態のうち1つがTDMケースに対する周波数オフセットを定義するために用いられ、次の実施形態のうち1つがFDM/ハイブリッドケースに用いられる。また、SS/PBCHブロックBW及びRMSIリソースBWを知れば、次の周波数オフセットの定義がこれに相応になることができる(1つが他から差し引かれ得る)。
一実施形態で、周波数オフセットはSS/PBCHブロックBWの中央とRMSIリソースBWの中央の間の差によって定義されることができ、これはPRB又はRE又はHzの数に関することであり得る。一部の例(例えば、SS/PBCHブロックBW=20PRBであり、RMSIリソースBWは偶数である)で、この定義はSS/PBCHブロックBWとRMSIリソースBWの間の中央PRBグリッドオフセットと同じである。
他の実施形態で、周波数オフセットはSS/PBCHブロックの最下位/最上位RE/PRBグリッドとRMSIリソースの最下位/最上位RE/PRBグリッド間の差によって定義されることができ、これはPRB又はRE又はHzの数に関することであることができる。
ΔF(RMSI CORESETニューマロラジの観点)はΔF=F_ref+ΔF′と定義され、ここで、F_refは周波数オフセット基準を示し(RMSI CORESETニューマロラジの観点)その仕様での常数/予め定義された値として定義されるか、又は他の構成によって表示/構成されるか、又は他の情報から知るようになることができ、ΔF′(RMSI CORESETニューマロラジの観点)は周波数オフセット基準に対する表示/構成が必要な部分である。
周波数オフセットΔFに対する構成が必要な範囲(例えば、ベクターΔF_Rangeと定義される)は実際においてΔF′に対する範囲(例えば、ベクターΔF′_Rangeと定義される)によって決定され、周波数オフセット基準が知られているので、この範囲の間の関係はΔF_Range=F_ref+ΔF′_Rangeによって与えられる。
周波数オフセットの構成は互いに異なる多重化方式だけでなくSS/PBCHブロックのニューマロラジとBW、そしてRMSI CORESETの間の関係に依存できる。互いに異なる多重化パターンに対する次の実施形態が本開示で考慮される。一例では、TDM及びFDMサブケースからの複数の実施形態が同時にサポートできることに留意する。
TDMサブケース1において、最小チャネルBWはRMSI CORESET BW以上である。このサブケースの場合、可能なSSブロックの相対的位置、RMSI CORESET及び最小チャネル帯域幅の観点から複数の実施形態が考慮され、これは周波数オフセット基準及び構成される必要がある周波数オフセット範囲(すなわち、ΔF′_Range)を追加的に決定する。
図14は、本開示の実施形態によるTDM多重化パターンの第1ケースに対する周波数オフセット1400の例示的な構成を示す図である。図14に示す周波数オフセット1400構成の実施形態は単なる例示のためのものである。図14は、本開示の範囲を任意の特定の具現で制限しない。
TDMサブケース1の第1実施形態(例えば、TDM−実施形態1.1)で、RMSI CORESETの周波数位置は最小チャネルBW内で任意的であり得る(図14に示すように、ここで1402、1403、1404、1405及び1406はこの下位実施形態で考慮されるRMSIリソースの相対的位置に対する全ての例である。この実施形態で、周波数オフセット基準はF_ref=0(すなわち、ΔF=ΔF′)に決定されることができ、ΔF′に対する周波数オフセット範囲はPRBでのΔF′_Range=(PRBでの最小チャネルBW−PRBでのSS/PBCHブロックBW)*R_SCSに決定されることができ、ここで、最小チャネルBWはSS/PBCHブロックニューマロラジで定義され、ΔF′_RangeはRMSI CORESETニューマロラジで定義され、R_SCS=SCS_SS/SCS_CORESETはSS/PBCHブロック及びRMSI CORESETのサブキャリア間隔値の間の比率である。
TDMサブケース1の第2実施形態(例えば、TDM−実施形態1.2)で、RMSI CORESETの周波数位置は最小チャネルBWのサブセット内で制限され得る(可能な周波数位置はTDM実施形態1.1のサブセット)。例えば、RMSI CORESETの周波数位置はSS/PBCHブロックBWがPRBレベルでRMSI CORESET BWのサブセットになるように構成されることができる(この構成は既に特定の構成に最小チャネルBW内で全体RMSIリソースを得ることができることを保証する点に留意すべきである)。
図15は、本開示の実施形態によるTDM多重化パターンの第2ケースに対する周波数オフセット1500の例示的な構成を示す図である。図15に示す周波数オフセット1500の構成の実施形態は単なる例示のためのものである。図15は、本開示の範囲を任意の特定の具現で制限しない。
図15に示すように、1502、1503及び1504はこの下位実施形態で考慮されるRMSIリソースの相対的位置に対する全ての例である。この実施形態で、周波数オフセット基準はF_ref=0(すなわち、ΔF=ΔF′)に決定されることができ、ΔF′に対する周波数オフセット範囲はPRBでのΔF′_Range=max(0,(PRBでのRMSI CORESET BW−PRBでのSS/PBCHブロックBW*R_SCS))に決定されることができ、ここで、ΔF′_Rangeは、RMSI CORESETニューマロラジで定義され、R_SCS=SCS_SS/SCS_CORESETはSS/PBCHブロック及びRMSI CORESETのサブキャリア間隔値の間の比率である。RMSI CORESET BWがSS/PBCHブロックBWより小さいかまたは同じ場合、PRBでのΔF′_Rangeは0(PRBレベル表示が不要なことを意味する)である。
図16は、本開示の実施形態によるTDM多重化パターンの第3ケースに対する周波数オフセット1600の例示的な構成を示す図である。図16に示す周波数オフセット1600の構成の実施形態は単なる例示のためのものである。図16は、本開示の範囲を任意の特定の具現で制限しない。
TDMサブケース1の第3実施形態(例えば、TDM−実施形態1.3)で、RMSI CORESETの周波数位置は最小チャネルBW内で制限される(可能な周波数位置はTDM−実施形態1.1のサブセット)。例えば、RMSI CORESETの周波数位置はRMSI CORESET BWを超過するSS/PBCHブロックBWがRMSI CORESETニューマロラジ観点から1つのPRBを超過しないようにBW部分がなるように構成されることができる(この1つのPRBはSS/PBCHブロックPRB境界とRMSI CORESET PRB境界の間の可能なオフセットを示すフローティング同期化機能に用いられる)。この構成は既に特定の構成で最小チャネルBW内で全体RMSIリソースを得ることができることを保証することに留意すべきである。
図16に示すように、1602、1603及び1604はこの下位実施形態で考慮されるRMSIリソースの相対的位置の例で、フローティング同期化がSS/PBCHブロックに同時に適用され得る。この実施形態で、周波数オフセット基準はF_ref=0(すなわち、ΔF=ΔF′)に決定されることができ、ΔF′に対する周波数オフセット範囲はPRBでのΔF′_Range=max(1,(PRB+1でのRMSI CORESET BW−PRBでのSS/PBCHブロックBW*R_SCS))に決定されることができ、ここで、ΔF′_RangeはRMSI CORESETニューマロラジで定義され、R_SCS=SCS_SS/SCS_CORESETはSS/PBCHブロック及びRMSI CORESETのサブキャリア間隔値の間の比率である。RMSI CORESET BWがSS/PBCHブロックBWより小さいかまたは同じ場合、PRBでのΔF′_Rangeは1(1つのPRB内にPRBレベル表示が必要なくREレベル表示のみが必要なことを意味)である。
TDMサブケース2では、最小チャネルBWがRMSI CORESET BWより小さい。このサブケースの場合、可能なSSブロックの相対的位置、RMSI CORESET及び最小チャネル帯域幅の観点から複数の実施形態が考慮され、これは周波数オフセット基準及び構成される必要がある周波数オフセット範囲(すなわち、ΔF′_Range)を追加的に決定する。
図17は、本開示の実施形態によるTDM多重化パターンの第4ケースに対する周波数オフセット1700の例示的な構成を示す図である。図17に示す周波数オフセット1700の構成の実施形態は単なる例示のためのものである。図17は、本開示の範囲を任意の特定の具現で制限しない。
TDMサブケース2の第1実施形態(例えば、TDM実施形態2.1)で、SS/PBCHブロックの周波数位置はRMSI CORESET BW内で任意的であり得る。図17に示すように、1701、1702、…、1704は本実施形態で考慮されるSS/PBCHブロックの相対的な位置に対する全ての例である。この実施形態で、周波数オフセット基準はF_ref=0(すなわち、ΔF=ΔF′)に決定されることができ、ΔF′に対する周波数オフセット範囲はPRBでのΔF′_Range=PRBでのRMSI CORESET BW−PRBでのSS/PBCHブロックBW*R_SCSに決定されることができ、ここで、ΔF′_RangeはRMSI CORESETニューマロラジに定義され、R_SCS=SCS_SS/SCS_CORESETはSS/PBCHブロック及びRMSI CORESETのサブキャリア間隔値の間の比率である。
TDMサブケース2の第2実施形態(例えば、TDM−実施形態2.2)で、SS/PBCHブロックの周波数位置はRMSI CORESET BWの一部内で制限され得る(可能な周波数位置はTDM−実施形態2.1のサブセット)。例えば、RMSI CORESETの周波数位置はSS/PBCHブロックBWがPRBレベルでRMSI CORESET BWの一部のサブセットになるように構成されることができ、ここで、RMSI CORESET BWの一部は“制限されたBW”を指すものであって、オーバーヘッドを減少させるために仕様で予め定義された値であり得る。一例で、制限されたBWはSS/PBCHブロックニューマロラジ観点から24個のPRBであることができ、これは全体RMSI CORESET BWが最小UE BW内に存在できるようにするBWに対する最小値を示す。
図18は、本開示の実施形態によるTDM多重化パターンの第5ケースに対する周波数オフセット1800の例示的な構成を示す図である。図18に示す周波数オフセット1800の構成の実施形態は単なる例示のためのものである。図18は、本開示の範囲を任意の特定の具現で制限しない。
他の例では、制限されたBWが最小チャネルBWと同じであることができ、全体RMSI CORESET BWも最小UE BW内に存在し得る。図18に示すように、1801、1802、1803及び1804は本実施形態で考慮されるSS/PBCHブロックの相対的位置に対する全ての例である。この実施形態で、周波数オフセット基準は予め定義された制限されたBWの周波数位置によって決定される、RMSI CORESET BWに対する制限されたBWの中央オフセットを示し、仕様で予め定義された値であり、例えば、F_ref=ΔCORESET_BW_Offset(RMSI CORESETニューマロラジで定義)である。
一例で、制限されたBWはF_ref=ΔCORESET_BW_Offset=0になるようにRMSI CORESET BWの中央に制限され得る(すなわち、RMSI CORESET BW及び制限されたBWの中央が整列される)。他の例で、制限されたBWは開始する端部によって、F_ref=ΔCORESET_BW_Offset=CORESET BW/2−制限されたBW/2になるか、又はF_ref=ΔCORESET_BW_Offset=−CORESET BW/2+制限されたBW/2になるように、一端から開始するように制限され得る。この実施形態で、ΔF′に対する全体周波数オフセット範囲はPRBでのΔF′_Range=PRBでの制限されたBW−PRBでのSS/PBCHブロックBW*R_SCSに決定されることができ、ここで、制限されたBW及びΔF′_RangeはRMSI CORESETニューマロラジで定義され、R_SCS=SCS_SS/SCS_CORESETはSS/PBCHブロック及びRMSI CORESETのサブキャリア間隔値の間の比率である。
TDMサブケース2の第3実施形態(例えば、TDM−実施形態2.3)では、SS/PBCHブロックの周波数位置がRMSI CORESET BWの一部内で制限され(可能な周波数位置はTDM−実施形態2.1のサブセット)、潜在的な追加オフセットがRMSI CORESETニューマロラジ観点から最大1PRBで表示される(この1つのPRBはSS/PBCHブロックPRB境界とRMSI CORESET PRB境界の間の可能なオフセットを示すフローティング同期化の機能に用いられる)。
例えば、RMSI CORESETの周波数位置はRMSI CORESETニューマロラジ観点から最大1PRB分大きい潜在的追加オフセットを除いてSS/PBCHブロックBWがRMSI CORESET BWの一部のサブセットになるように構成されることができ、ここで、RMSI CORESET BWの一部は“制限されたBW”を示し、オーバーヘッドを低減するために仕様で予め定義された値であり得る。
図19は、本開示の実施形態によるTDM多重化パターンの第6ケースに対する周波数オフセット1900の例示的な構成を示す図である。図19に示す周波数オフセット1900の構成の実施形態は単なる例示のためのものである。図19は、本開示の範囲を任意の特定の具現で制限しない。
一例で、制限されたBWはSS/PBCHブロックニューマロラジ観点から24個のPRBであることができ、これは全体RMSI CORESET BWが最小UE BW内に存在できるようにするBWに対する最小値を指す。他の例では、制限されたBWが最小チャネルBWと同じであることができ、全体RMSI CORESET BWが最小UE BW内に存在し得る。図19に示すように、1901、1902、1903及び1904は本実施形態で考慮されるSS/PBCHブロックの相対的位置の全ての例である。
この実施形態で、周波数オフセット基準は予め定義された制限されたBWの周波数位置によって決定される、RMSI CORESET BWに対する制限されたBWの中央オフセットを示し、仕様で予め定義された値であり、例えば、F_ref=ΔCORESET_BW_Offset(RMSI CORESETニューマロラジで定義)である。
一例で、制限されたBWはF_ref=ΔCORESET_BW_Offset=0になるようにRMSI CORESET BWの中央に制限され得る(すなわち、RMSI CORESET BW及び制限されたBWの中央が整列される)。他の例で、制限されたBWは開始する端部によって、F_ref=ΔCORESET_BW_Offset=CORESET BW/2−制限されたBW/2になるか、又はF_ref=ΔCORESET_BW_Offset=−CORESET BW/2+制限されたBW/2になるように、一端から開始するように制限され得る。この実施形態で、ΔF′に対する全体周波数オフセット範囲はPRBでのΔF′_Range=PRBでの制限されたBW+1−PRBでのSS/PBCHブロックBW*R_SCSに決定されることができ、ここで制限されたBW及びΔF′_RangeはRMSI CORESETニューマロラジで定義され、R_SCS=SCS_SS/SCS_CORESETはSS/PBCHブロック及びRMSI CORESETのサブキャリア間隔値の間の比率である。
FDMサブケース1では、単一RMSIリソースブロックがSS/PBCHブロックとFDMされ、周波数ドメインでSS/PBCHブロックのいずれか一側にあり得る。このサブケースの場合、可能なSSブロックの相対的位置、RMSI CORESET及び最小チャネル帯域幅の観点から複数の実施形態が考慮され、これは周波数オフセット基準及び構成される必要がある周波数オフセット範囲(すなわち、ΔF′_Range)を追加的に決定する。
FDMサブケース1の第1実施形態(例えば、FDM−実施形態1.1)で、SS/PBCHブロックの周波数位置は最小チャネルBW内で任意的であることができ、RMSI CORESETブロックは周波数ドメインで潜在的に予め定義された常数ギャップΔGap(RMSI CORESETニューマロラジで定義)と最小チャネルBW外部で多重化される。
図20は、本開示の実施形態によるFDM多重化パターンの第1ケースに対する周波数オフセット2000の例示的な構成を示す図である。図20に示す周波数オフセット2000の構成の実施形態は単なる例示のためのものである。図20は、本開示の範囲を任意の特定の具現で制限しない。
図20に示すように、2001、2002、2003及び2004は本実施形態で考慮されるSS/PBCHブロックの相対的位置に対する全ての例である。一例で、ギャップは0PRBである。他の例で、ギャップは1PRB内にあるように決定され、フローティング同期化を可能にするためにREレベルオフセット値と整列される(例えば、REレベルオフセットが−6:1:5又は−6:1:6と定義された場合、ΔGap=6REで;REレベルオフセットが0:1:11又は0:1:12と定義された場合、ΔGap=0REで;REレベルオフセットが−11:1:0と定義された場合、ΔGap=11REで;REレベルオフセットが−12:1:0と定義された場合;ΔGap=12REである)。
この実施形態で、周波数オフセット基準はF_ref=RMSI CORESET BW/2+ΔGap+最小チャネルBW/2になるようにするRMSI CORESET BWと最小チャネルBWの間の中央オフセットとして決定されることができ、ΔF′に対する周波数オフセット範囲はPRBでのΔF′_Range=(PRBで最小チャネルBW−PRBでのSS/PBCHブロックBW)*R_SCSに決定されることができ、ここで、最小チャネルBWはSS/PBCHブロックニューマロラジで定義され、ΔF′_RangeはRMSI CORESETニューマロラジで定義され、R_SCS=SCS_SS/SCS_CORESETはSS/PBCHブロック及びRMSI CORESETのサブキャリア間隔値の間の比率である。
この実施形態の1つの可能な変形では、SS/PBCHブロックとのRMSIリソースの多重化パターンがSS/PBCHブロックのいずれか一方にあることができ、したがって、周波数オフセット基準はRMSI CORESET BW/2+ΔGap+最小チャネルBW/2又は−(RMSI CORESET BW/2+ΔGap′+最小チャネルBW*R_SCS/2)であることができ、ここで、ΔGap′は予め定義された常数ギャップである。1つの考慮事項で、フローティング同期化を可能にするためにΔGap′+ΔGap=12REである(例えば、−6:1:5と定義されたREレベルオフセットと整列されるようにΔGap=6REを選択する場合、この設定と整列されるように−5:1:6と定義されたREレベルオフセットでΔGap′=6REになる。
他の例で、−6:1:6と定義されたREレベルオフセットと整列されるようにΔGap=6REを選択する場合、この設定と整列されるように−6:1:6と定義されたREレベルオフセットでΔGap′=6REになる。他の例で、0:1:11と定義されたREレベルオフセットと整列されるようにΔGap=0REを選択する場合、この設定と整列されるように−11:1:0と定義されたREレベルオフセットでΔGap′=12REになる。他の例で、0:1:12と定義されたREレベルオフセットと整列されるようにΔGap=0REを選択する場合、この設定と整列されるように−12:1:0と定義されたREレベルオフセットでΔGap′=12REになる。さらに他の例で、−12:1:0と定義されたREレベルオフセットと整列されるようにΔGap=12REを選択する場合、この設定と整列されるように0:1:12と定義されたREレベルオフセットでΔGap′=0REになる)。この変形では、仕様で予め定義されたSS/PBCHブロックの特定の側でRMSIリソースを制限することに比べて構成の数が2倍になる。
FDMサブケース1の第2実施形態(例えば、FDM−実施形態1.2)で、SS/PBCHブロックの周波数位置は最小チャネルBW内にあることができ、RMSI CORESETブロックは周波数ドメインで潜在的に予め定義された常数ギャップΔGap(RMSI CORESETニューマロラジで定義)と最小チャネルBW内で(部分的に)多重化され得る。
図21は、本開示の実施形態によるFDM多重化パターンの第2ケースに対する周波数オフセット2100の例示的な構成を示す図である。図21に示す周波数オフセット2100の構成の実施形態は単なる例示のためのものである。図21は、本開示の範囲を任意の特定の具現で制限しない。
図21に示すように、2101、2102及び2103は本実施形態で考慮されるSS/PBCHブロックの相対的位置に対する全ての例である。一例で、ギャップは0PRBである。他の例で、ギャップは1PRB内にあるように決定され、フローティング同期化を可能にするためにREレベルオフセット値と整列される(例えば、REレベルオフセットが−6:1:5又は−6:1:6と定義された場合、ΔGap=6REで;REレベルオフセットが0:1:11又は0:1:12と定義された場合、ΔGap=0REで;REレベルオフセットが−11:1:0と定義された場合、ΔGap=11REで;REレベルオフセットが−12:1:0と定義された場合、ΔGap=12REである)。フローティング同期化を可能にするために予備されたREの他、他の可能なギャップのコンポーネントは混合ニューマロラジシナリオに対してFDMを可能にするための1PRBであり得る。この実施形態で、周波数オフセット基準はF_ref=RMSI CORESET BW/2+ΔGap+SS/PBCHブロックBW*R_SCS/2と決定されることができ、ΔF′に対する周波数オフセット範囲はPRBでのΔF′_Range=0(これは相対的位置がPRBレベルで固定されることを意味)に決定されることができ、ここで、ΔF′_RangeはRMSI CORESETニューマロラジで定義され、R_SCS=SCS_SS/SCS_CORESETはSS/PBCHブロック及びRMSI CORESETのサブキャリア間隔値の間の比率である。
この実施形態の1つの可能な変形では、SS/PBCHブロックとのRMSIリソースの多重化パターンがSS/PBCHブロックのいずれか一方にあることができ、したがって、周波数オフセット基準はRMSI CORESET BW/2+ΔGap+SS/PBCHブロックBW*R_SCS/2又は−(RMSI CORESET BW/2+ΔGap′+SS/PBCHブロックBW*R_SCS/2)であることができ、ここで、ΔGap′は予め定義された常数ギャップである。1つの考慮事項で、フローティング同期化を可能にするためにΔGap′+ΔGap=11REである(例えば、−6:1:5と定義されたREレベルオフセットと整列されるようにΔGap=6REを選択する場合、この設定と整列されるように−5:1:6と定義されたREレベルオフセットでΔGap′=6REになる。他の例で、−6:1:6と定義されたREレベルオフセットと整列されるようにΔGap=6REを選択する場合、この設定と整列されるように−6:1:6と定義されたREレベルオフセットでΔGap′=6REになる。
他の例で、0:1:11と定義されたREレベルオフセットと整列されるようにΔGap=0REを選択する場合、この設定と整列されるように−11:1:0と定義されたREレベルオフセットでΔGap′=12REになる。他の例で、0:1:12と定義されたREレベルオフセットと整列されるようにΔGap=0REを選択する場合、この設定と整列されるように−12:1:0と定義されたREレベルオフセットでΔGap′=12REになる。さらに他の例で、−12:1:0と定義されたREレベルオフセットと整列されるようにΔGap=12REを選択する場合、この設定と整列されるように0:1:12と定義されたREレベルオフセットでΔGap′=0REになる)。この変形では、仕様で予め定義されたSS/PBCHブロックの特定の側でRMSIリソースを制限することに比べて構成の数が2倍になる。
FDMサブケース1の第3実施形態(例えば、FDM−実施形態1.3)で、SS/PBCHブロックの周波数位置は最小チャネルBW内にあることができ、RMSI CORESETブロックは潜在的に予め定義された常数ギャップΔGap(RMSI CORESETニューマロラジで定義)と最小チャネルBW内で(部分的に)多重化されることができ、ここで、SS/PBCHブロックはRMSI CORESETニューマロラジ観点から最大1PRB分大きく表示される潜在的追加オフセットを有する(この1つのPRBはSS/PBCHブロックPRB境界とRMSI CORESET PRB境界の間の可能なオフセットを示すフローティング同期化の機能に用いられる)。
図22は、本開示の実施形態によるFDM多重化パターンの第3ケースに対する周波数オフセット2200の例示的な構成を示す図である。図22に示す周波数オフセット2200の構成の実施形態は単なる例示のためのものである。図22は、本開示の範囲を任意の特定の具現で制限しない。
図22に示すように、2201、2202及び2203は本実施形態で考慮されるSS/PBCHブロックの相対的位置に対する全ての例である。一例で、ギャップは0PRBである。他の例で、ギャップは1PRB内にあるように決定され、フローティング同期化を可能にするためにREレベルオフセット値と整列される(例えば、REレベルオフセットが−6:1:5又は−6:1:6と定義された場合、ΔGap=6REで;REレベルオフセットが0:1:11又は0:1:12と定義された場合、ΔGap=0REで;REレベルオフセットが−11:1:0と定義された場合、ΔGap=11REで;REレベルオフセットが−12:1:0と定義された場合、ΔGap=12REである)。この実施形態で、周波数オフセット基準はF_ref=RMSI CORESET BW/2+ΔGap+SS/PBCHブロックBW*R_SCS/2に決定されることができ、ΔF′に対する周波数オフセット範囲はPRBでのΔF′_Range=1に決定されることができ、ここで、ΔF′_RangeはRMSI CORESETニューマロラジで定義され、R_SCS=SCS_SS/SCS_CORESETはSS/PBCHブロック及びRMSI CORESETのサブキャリア間隔値の間の比率である。
この実施形態の1つの可能な変形では、SS/PBCHブロックとのRMSIリソースの多重化パターンがSS/PBCHブロックのいずれか一方にあることができ、したがって、周波数オフセット基準はRMSI CORESET BW/2+ΔGap+SS/PBCHブロックBW*R_SCS/2又は−(RMSI CORESET BW/2+ΔGap′+SS/PBCHブロックBW*R_SCS/2)であることができ、ここで、ΔGap′は予め定義された常数ギャップである。1つの考慮事項で、フローティング同期化を可能にするためにΔGap′+ΔGap=11REである(例えば、−6:1:5と定義されたREレベルオフセットと整列されるようにΔGap=6REを選択する場合、この設定と整列されるように−5:1:6と定義されたREレベルオフセットでΔGap′=6REになる。他の例で、−6:1:6と定義されたREレベルオフセットと整列されるようにΔGap=6REを選択する場合、この設定と整列されるように−6:1:6と定義されたREレベルオフセットでΔGap′=6REになる。
他の例で、0:1:11と定義されたREレベルオフセットと整列されるようにΔGap=0REを選択する場合、この設定と整列されるように−11:1:0と定義されたREレベルオフセットでΔGap′=12REになる。他の例で、0:1:12と定義されたREレベルオフセットと整列されるようにΔGap=0REを選択する場合、この設定と整列されるように−12:1:0と定義されたREレベルオフセットでΔGap′=12REになる。さらに他の例で、−12:1:0と定義されたREレベルオフセットと整列されるようにΔGap=12REを選択する場合、この設定と整列されるように0:1:12と定義されたREレベルオフセットでΔGap′=0REになる)。この変形では、仕様で予め定義されたSS/PBCHブロックの特定の側でRMSIリソースを制限することに比べて構成の数が2倍にされる。
FDMサブケース2では、複数のRMSIリソースブロック(例えば2つ)がSS/PBCHブロックとFDMされ、周波数ドメインでSS/PBCHブロックの両方にあることができる。このサブケースの場合、可能なSSブロックの相対的位置、RMSI CORESET及び最小チャネル帯域幅の観点から複数の実施形態が考慮され、これは周波数オフセット基準及び構成される必要がある周波数オフセット範囲(すなわち、ΔF′_Range)を追加的に決定する。
FDMサブケース2の第1実施形態(例えば、FDM−実施形態2.1)で、SS/PBCHブロックの周波数位置は最小チャネルBW内で任意的であることができ、複数のRMSI CORESETブロック(例えば、SS/PBCHブロックの各側の2つのブロック)は周波数ドメインで潜在的に予め定義された常数ギャップΔGap1及びΔGap2(いずれもRMSI CORESETニューマロラジで定義される)と最小チャネルBW外部で多重化される。
図23は、本開示の実施形態によるFDM多重化パターンの第4ケースに対する周波数オフセット2300の例示的な構成を示す図である。図23に示す周波数オフセット2300の構成の実施形態は単なる例示のためのものである。図23は、本開示の範囲を任意の特定の具現で制限しない。
図23に示すように、2301、2302、2303及び2304は本実施形態で考慮されるSS/PBCHブロックの相対的位置に対する全ての例である。この実施形態で、総RMSI CORESET BWは以前の定義と一致するようにするために、2つのブロックのBWの合計(例えば、RMSI CORESET BW=RMSI CORESET BW1+RMSI CORESET BW2)と定義される。
この実施形態で、RMSI CORESET BWの周波数中央はRMSI CORESET BW1、RMSI CORESET BW2、ΔGap1、ΔGap2及び最小チャネルBWを含む全体周波数範囲の中央を指すことができる。1つの考慮事項で、RMSI CORESET BW1及びRMSI CORESET BW2は固定されており、仕様でのオーバーヘッドを低減するために同じ値を有する。
他の考慮事項で、ギャップΔGap1及びΔGap2はΔGap1+ΔGap2=12REに決定され、フローティング同期化を可能にするためにREレベルオフセット値と整列される(例えば、REレベルオフセットが−6:1:5又は−6:1:6と定義された場合、ΔGap1=6RE及びΔGap2=6REで;REレベルオフセットが0:1:11又は0:1:12と定義された場合、ΔGap1=0RE及びΔGap2=12REで;REレベルオフセットが−11:1:0と定義された場合、ΔGap1=11RE及びΔGap2=1REで;REレベルオフセットが−12:1:0と定義された場合;ΔGap1=12RE及びΔGap2=0REである)。
この実施形態で、周波数オフセット基準はF_ref=(ΔGap1−ΔGap2)/2+(RMSI CORESET BW1−RMSI CORESET BW2)/2に決定されることができ、ΔF′に対する周波数オフセット範囲はPRBでのΔF′_Range=(PRBで最小チャネルBW−PRBでのSS/PBCHブロックBW)*R_SCSに決定されることができ、ここで、最小チャネルBWはSS/PBCHブロックニューマロラジで定義され、ΔF′_RangeはRMSI CORESETニューマロラジで定義され、R_SCS=SCS_SS/SCS_CORESETはSS/PBCHブロック及びRMSI CORESETのサブキャリア間隔値の間の比率である。
FDMサブケース2の第2実施形態(例えば、FDM−実施形態2.2)では、SS/PBCHブロックの周波数位置が最小チャネルBW内にあることができ、複数のRMSI CORESETブロック(例えば、SS/PBCHブロックの各側上の2つのブロック)が周波数ドメインで潜在的に予め定義された常数ギャップΔGap1及びΔGap2(いずれもRMSI CORESETニューマロラジで定義される)と最小チャネルBW内で(部分的に)多重化され得る。
図24は、本開示の実施形態によるFDM多重化パターンの第5ケースに対する周波数オフセット2400の例示的な構成を示す図である。図24に示す周波数オフセット2400の構成の実施形態は単なる例示のためのものである。図24は、本開示の範囲を任意の特定の具現で制限しない。
図24に示すように、2401、2402及び2403は本実施形態で考慮されるSS/PBCHブロックの相対的位置に対する全ての例である。この実施形態で、総RMSI CORESET BWは以前の定義と一致するようにするために、2つのブロックのBWの合計(例えば、RMSI CORESET BW=RMSI CORESET BW1+RMSI CORESET BW2)で定義される。この実施形態で、RMSI CORESET BWの周波数中央はRMSI CORESET BW1、RMSI CORESET BW2、ΔGap1、ΔGap2及びSS/PBCHブロックBWを含む全体周波数範囲の中央を指すことができる。
1つの考慮事項で、RMSI CORESET BW1及びRMSI CORESET BW2は固定されており、仕様でのオーバーヘッドを低減するために同じ値を有する。他の考慮事項で、ギャップΔGap1及びΔGap2はΔGap1+ΔGap2=12REに決定され、フローティング同期化を可能にするためにREレベルオフセット値と整列される(例えば、REレベルオフセットが−6:1:5又は−6:1:6と定義された場合、ΔGap1=6RE及びΔGap2=6REで;REレベルオフセットが0:1:11又は0:1:12と定義された場合、ΔGap1=0RE及びΔGap2=12REで;REレベルオフセットが−11:1:0と定義された場合、ΔGap1=11RE及びΔGap2=1REで;REレベルオフセットが−12:1:0と定義された場合;ΔGap1=12RE及びΔGap2=0REである)。この実施形態で、周波数オフセット基準はF_ref=(ΔGap1−ΔGap2)/2+(RMSI CORESET BW1−RMSI CORESET BW2)/2に決定されることができ、ΔF′に対する周波数オフセット範囲はPRBでのΔF′_Range=0(これは相対的位置がPRBレベルから固定されることを意味)に決定されることができ、ここで、ΔF′_RangeはRMSI CORESETニューマロラジで定義される。
FDMサブケース2の第3実施形態(例えば、FDM−実施形態2.3)では、SS/PBCHブロックの周波数位置が最小チャネルBW内にあることができ、複数のRMSI CORESETブロック(例えば、SS/PBCHブロックの各側上の2つのブロック)が周波数ドメインで潜在的に予め定義された常数ギャップΔGap1及びΔGap2(いずれもRMSI CORESETニューマロラジで定義される)と最小チャネルBW内で(部分的に)多重化されることができ、ここで、SS/PBCHブロックはRMSI CORESETニューマロラジ観点から最大1PRBで表示される(この1つのPRBはSS/PBCHブロックPRB境界とRMSI CORESET PRB境界の間の可能なオフセットを示すフローティング同期化の機能に用いられる)潜在的な追加オフセットを有する。
図25は、本開示の実施形態によるFDM多重化パターンの第6ケースに対する周波数オフセット2500の例示的な構成を示す図である。図25に示す周波数オフセット2500の構成の実施形態は単なる例示のためのものである。図25は、本開示の範囲を任意の特定の具現で制限しない。
図25に示すように、2501、2502及び2503は本実施形態で考慮されるSS/PBCHブロックの相対的位置に対する全ての例である。この実施形態で、総RMSI CORESET BWは以前の定義と一致するようにするために、2つのブロックのBWの合計(例えば、RMSI CORESET BW=RMSI CORESET BW1+RMSI CORESET BW2)で定義される。この実施形態で、RMSI CORESET BWの周波数中央はRMSI CORESET BW1、RMSI CORESET BW2、ΔGap1、ΔGap2及びSS/PBCHブロックBWを含む全体周波数範囲の中央を指すことができる。
1つの考慮事項で、RMSI CORESET BW1及びRMSI CORESET BW2は固定されており、仕様でのオーバーヘッドを低減するために同じ値を有する。他の考慮事項で、ギャップΔGap1及びΔGap2はΔGap1+ΔGap2=12REに決定され、フローティング同期化を可能にするためにREレベルオフセット値と整列される(例えば、REレベルオフセットが−6:1:5又は−6:1:6と定義された場合、ΔGap1=6RE及びΔGap2=6REで;REレベルオフセットが0:1:11又は0:1:12と定義された場合、ΔGap1=0RE及びΔGap2=12REで;REレベルオフセットが−11:1:0と定義された場合、ΔGap1=11RE及びΔGap2=1REで;REレベルオフセットが−12:1:0と定義された場合;ΔGap1=12RE及びΔGap2=0REである)。この実施形態で、周波数オフセット基準はF_ref=(ΔGap1−ΔGap2)/2+(RMSI CORESET BW1−RMSI CORESET BW2)/2に決定されることができ、ΔF′に対する周波数オフセット範囲はPRBでのΔF′_Range=1に決定されることができ、ここで、ΔF′_RangeはRMSI CORESETニューマロラジで定義される。
構成方法及び原理。
前記コンポーネントのうちの少なくとも1つを構成する方法は次の実施形態によることができる。
一実施形態で、前記コンポーネントはそれぞれビットで表現されることができる。例えば、コンポーネントiの場合(1≦i≦5)、N_Component_iビットが該当構成を構成するために用いられ、RMSI CORESET構成に対するMIB内の総ビット数はN_Component_1+N_Component_2+N_Component_3+N_Component_4+N_Component_5によって与えられる。
他の実施形態では、前記コンポーネントの組み合わせがテーブルの例で表現されることができる。各RMSI CORESET構成が全てのコンポーネントの情報を含む、テーブル内の行又は列によって示される。
他の実施形態では、ビットとテーブルをいずれも用いるハイブリッド構成方法がRMSI CORESET構成に用いられ得る。例えば、一部のコンポーネントら、又は前記コンポーネントの一部のパラメータが個別のビットで表現されることができ、残りのコンポーネント又はコンポーネントの一部の組み合わせがテーブル又は複数のテーブルで表現されることができる。
RMSI CORESET構成を表現するためにテーブルを用いたり部分的にテーブルを用いる方法で、主なモチベーションはMIB内の総ビット数を保存することである。例えば、周波数オフセットを表示するためのビット数が異なったTDM及びFDM実施形態に対して相当異なることができ、この場合、構成のために均一な数のビットを用いることは効率的でない場合がある。コンポーネントの組み合わせ数を制限しようとする場合は次の原理が考慮される。
一原理では、構成が完全に分離されることができないか、個別構成が総ビット数の増加を招かない限り、個別構成に用いられるビット数が最小化され得る。
他の原理では、サポートされるSS/PBCHブロック及びRMSI CORESETのニューマロラジの組み合わせが、より少ない数の構成が要求されるように制限され得る。下記の例のうち1つ又は複数の組み合わせが考慮される。
一例では、SCS_SS=240kHz及びSCS_CORESET=60kHzの組み合わせが全てのシナリオに対してサポートされることができない。
他の例では、SCS_SS=240kHz及びSCS_CORESET=60kHzの組み合わせが少なくともTDMケースに対してサポートされることができない。
他の例では、SCS_SS=240kHz及びSCS_CORESET=60kHzの組み合わせが少なくともFDMケースに対してサポートされることができない。
さらに他の例では、FDMケースに対して、SCS_SS=SCS_CORESETの組み合わせのみがサポートされることができる。
さらに他の原理では、RMSI CORESET BWが可能な場合RMSI CORESETニューマロラジに関連して、特定の制限を有し得る。下記の例のうち1つ又は複数の組み合わせが考慮される。
一例では、RMSI CORESET BWがSS/PBCHブロックニューマロラジの観点から少なくとも24つのPRBであることができ、SS/PBCHブロックニューマロラジの観点から最大48つのPRBであり得る。
他の例では、RMSI CORESET BWが少なくともTDMケースに対して、SS/PBCHブロックニューマロラジの観点から少なくとも24個のPRBであることができ、また、SS/PBCHブロックニューマロラジの観点から最大48個のPRBであり得る。
さらに他の例では、RMSI CORESET BWが少なくともFDMケースに対して、SS/PBCHブロックニューマロラジ観点から少なくとも12個のPRBであることができ、SS/PBCHブロックニューマロラジ観点から最大24個のPRBであり得る。
さらに他の例では、RMSI CORESET BWが少なくともFDMケースに対して、SS/PBCHブロックニューマロラジ観点から24個のPRBのみであり得る。
さらに他の原理では、RMSI CORESETに対するシンボルの数が可能な場合RMSI CORESETニューマロラジ及び/又はSS/PBCHニューマロラジ及び/又はRMSI CORESET BWと関連付けられた、特定の制限を有し得る。下記の例のうち1つ又は複数の組み合わせが考慮される。
一例では、RMSI CORESET BWがRMSI CORESETニューマロラジ観点から24個のPRBである場合、RMSI CORESETに対するシンボル数が1又は2であることができる。
他の例では、RMSI CORESET BWがRMSI CORESETニューマロラジ観点から48個のPRBである場合、RMSI CORESETに対するシンボル数が1又は2であることができる。
さらに他の例では、RMSI CORESET BWがRMSI CORESETニューマロラジ観点から96個のPRBである場合、RMSI CORESETに対するシンボル数が1であることができる。
さらに他の例では、RMSI CORESETに対するシンボル数がR_SCSと同じであることができ、ここで、R_SCSはSS/PBCH SCSとRMSI CORESET SCS(SS/PBCHブロックがマッピングされるスロット内でSSブロック前の一部の空白のシンボルを占める)の間の比率である。
さらに他の例では、RMSI CORESETに対するシンボル数は2*R_SCSと同じであることができ、ここで、R_SCSはSS/PBCH SCSとRMSI CORESET SCS(SS/PBCHブロックがマッピングされるスロット内でSSブロック前の一部の空白のシンボルを占める)の間の比率である。
さらに他の原理では、周波数オフセットを決定する時、SS/PBCHブロックの相対的位置、RMSI CORESET及び最小チャネルBWが必要な構成の数を最小化できるように制限され得る。下記の例のうち1つ又は複数の組み合わせが考慮される。
一例では、TDMサブケース1に対して、TDM−実施形態1.2又はTDM−実施形態1.3がTDM−実施形態1.1と比べて構成の数を減少させると考慮され得る。
他の例では、TDMサブケース2に対して、TDM−実施形態2.2又はTDM−実施形態2.3がTDM−実施形態2.1と比べて構成の数を減少させると考慮され得る。
さらに他の例では、FDMケースに対して、FDM実施形態1.2又はFDM実施形態1.3がFDM実施形態1.1と比べて構成の数を減少させると考慮され得る。
さらに他の例では、FDMケースに対して、FDM実施形態2.2又はFDM実施形態2.3がFDM実施形態2.1と比べて構成の数を減少させると考慮され得る。
RMSI CORESET構成を表現するためにテーブルを使用するか、部分的にテーブルを使用する方法に対する他の原理が本開示で考慮される。
他の1つの原理では、RMSI CORESETに対する構成テーブルが帯域ごとに定義されるか、又は同じSS/PBCHニューマロラジを用いて帯域グループごとに定義されるか、又はSS/PBCHニューマロラジごとに定義され得る。互いに異なるSS/PBCHニューマロラジに対する最大構成数(最大構成数が異なる場合)が、テーブルを示すために必要なビット数を決定することに留意する。他の実施形態では、RMSI CORESET構成の共通テーブルが全ての帯域及び全てのSS/PBCHニューマロラジに対して定義され得るが、互いに異なる帯域又は互いに異なるSS/PBCHニューマロラジに対する互いに異なる数の構成によって一部の構成の無駄があり得る(例えば、共通的な構成の数がそれぞれのSS/PBCHニューマロラジに対する任意の個別テーブルより大きい場合がある)。
さらに他の原理では、RMSI CORESETに対する構成テーブルがTDMケースからの1つ以上のエントリー(例えば、1つ又は複数のサブケースからのものであり得る)だけでなく、FDMケースからの1つ以上のエントリー(例えば、1つ又は複数のサブケースからのものであり得る)を含むことができる。それぞれのケースに対して、構成が対応的に決定されることができ(例えば、それぞれの多重化ケースごとに対する構成グループ)、テーブルでの総構成の数は全てのグループからの全ての構成の合計であり、どのような特定の多重化ケースがサポートされるかに依存する。
さらに他の原理では、本開示で考慮されるコンポーネントの一部又は全部がテーブル又は複数のテーブルを使用して共同でコーディングされることができ、残りのコンポーネントの各々(残りのコンポーネントがある場合)は独立的にコーディングされる少なくとも1つの個別フィールド(コンポーネント内の追加サブ−コンポーネントを考慮するための複数のフィールドであり得る)を有し得る。テーブルに共同でコーディングされるコンポーネントは次のうち少なくとも1つを含むことができる:多重化パターン(他のコンポーネントの組み合わせで明確に表示され得る場合は明示的に表示されない場合がある)、RMSI CORESETニューマロラジ、RMSI CORESET BW、RMSI CORESETシンボル数、PRBレベル周波数オフセット(二重フィールド構成方式のみにある)、REレベル周波数オフセット、周波数オフセット及びタイミングオフセット。
従属関係は(コンポーネントがテーブルに共同でコーディングされない場合にもこの従属性が維持される)、多重化パターン(又はタイミングオフセット)及びRMSI CORESETニューマロラジを知った後、RMSI CORESET BWに対する構成及びRMSI CORESETシンボル数が決定されることができ、タイミングオフセット及びRMSI CORESETシンボル数を除いたこのような全てのものが周波数オフセット(PRBレベル周波数オフセット及びREレベル周波数オフセット)の構成を決定する。
さらに他の原理では、テーブル方式を使用するか、部分的にテーブル方式を使用し、その構成が一部のテーブルの全てのコードワードを完全に使用しない場合、余分の/予備されたコードワードのうち1つがSS/PBCHブロックと関連付けられた余分の/予備されたコードワードのうち1つのRMSI及びCORESETを示さないように用いられることができ、MIB内の別のビットがこの情報を示すために要求されない。
例えば、二重フィールド周波数オフセット表示を使用し、REレベルオフセットΔF1に対する構成の数が12個の場合、4つの予備されたコードワードのうち1つ(例えば、1111)がSS/PBCHブロックと関連付けられた4つの予備されたコードワードのうち1つのRMSI及びCORESETを示さないように用いられ得る。他の例で、二重フィールド周波数オフセット表示を使用し、REレベルオフセットΔF1の構成数が24つの場合、8つの予備されたコードワードのうち1つ(例えば、11111)がSS/PBCHブロックと関連付けられた8つのコードワードのうち1つのRMSI及びCORESETを示さないように用いられ得る。
他の例で、二重フィールド周波数オフセット表示を使用し、PRBレベルオフセットΔF2に対する構成数が2^x2より小さい場合(ここで、x2はΔF2を表現するためのビット数)、未使用/予備されたコードワード(例えば、長さがx2である全ての1つのコードワード)がSS/PBCHブロックと関連付けられた未使用/予備されたコードワードのうち1つのRMSI及びCORESETを示さないように用いられ得る。
さらに他の例で、単一フィールド周波数オフセット表示を使用し、REレベルオフセットΔFに対する構成数が2^xより小さい場合(ここで、xはΔFを表現するためのビット数)、未使用/予備されたコードワード(例えば、長さがxである全ての1つのコードワード)のうち1つはSS/PBCHブロックと関連付けられた未使用/予備されたコードワードのうち1つのRMSI及びCORESETを示さないように用いられ得る。
さらに他の例で、CORESET BWとシンボル数のジョイントコーディングを使用し、構成の数が2^yより小さい場合(ここで、yはこの表示に対する総ビット数(例えば、y=1又は2))、未使用/予備されたコードワード(例えば、長さがyである全ての1つのコードワード)のうち1つはSS/PBCHブロックと関連付けられた未使用/予備されたコードワードのうち1つのRMSI及びCORESETを示さないように用いられ得る。
構成アプローチ及び例。
上記方法原理による次の構成方式の例が周波数オフセットを表すために考慮されることができ、これは上記TDM/FDM実施形態のうち任意のものに用いられ得る。一実施形態では、全ての帯域(例えば<6及び>6GHzの両方に対する)が同じ構成方式を用いる。他の実施形態では、構成方式が帯域ごとに選択されることができる。
第1方式(例えば、方式1)では、周波数オフセットが2つの部分/フィールド(二重フィールド構成方式)によって構成されることができる:第1構成はSS/PBCHブロックとRMSI CORESET PRBグリッド(例えば、フローティング同期化で定義されたREオフセット)間のREレベルオフセットであり、第2構成はSS/PBCHブロックとRMSIリソースの間のPRBレベルオフセットである。
第1方式の第1アプローチ(例えば、方式1a)では、REオフセットΔF1及びPRBオフセットΔF2がSS/PBCH RE及びPRBグラニュラリティでそれにより測定及び表現される(すなわち、これによってΔF1及びΔF2の可能な値の単位はSS/PBCH RE及びPRBである)。
すると、REでのΔF1及びPRBでのΔF2に対する可能な値の総数、すなわちN_ΔF1及びN_ΔF2は、TDMケースの場合、N_ΔF1=N_RE_PRB/R_SCS(非対称RE位置)、N_ΔF2=PRBでのΔF′_Range/R_SCS+1で、FDMケースの場合、N_ΔF2=PRBでのΔF′_Range/R_SCS(ここで、R_SCS=SCS_SS/SCS_CORESET)に決定されることができ、ΔF1及びΔF2の可能な値は(1)非対称RE位置を持つΔF1:−(N_ΔF1−2)/2, −(N_ΔF1−4)/2,…,(N_ΔF1−2)/2,N_ΔF1/2又は−N_ΔF1/2, −(N_ΔF1−2)/2,…,(N_ΔF1−2)/2又は0,1,…,N_ΔF1−1又は−(N_ΔF1−1),…,−1,0(または−(N_ΔF1−2)/2:1:N_ΔF1/2又は−N_ΔF1/2:1:(N_ΔF1−2)/2又は0:1:N_ΔF1−1又は−(N_ΔF1−1):1:0とも表示される);(2)対称RE位置を持つΔF1:−(N_ΔF1−1)/2, −(N_ΔF1−3)/2,…,(N_ΔF1−3)/2,(N_ΔF1−1)/2(または−(N_ΔF1−1)/2:1:(N_ΔF1−1)/2とも表示される)に決定されることができる。このような対称RE位置構成で、RE位置構成のうち1つは必須的なものでなく;又は(3)ΔF2:−(N_ΔF2−1)/2, −(N_ΔF2−3)/2,…,(N_ΔF2−3)/2,(N_ΔF2−1)/2(または−(N_ΔF2−1)/2:1:(N_ΔF2−1)/2とも表示される)に留意する。N_ΔF2=0又は1の場合、ΔF2の可能な値は0である(固定された値であって構成する必要がないことを示す)。
最終周波数オフセットΔFは表1のようなオフセット内の周波数オフセット基準を考慮して、TDM/FDM実施形態によって決定されることができ、ここで、ΔF=ΔF′+F_refで、ΔF′=ΔF1+ΔF2*N_RE_PRBである(ニューマロラジにかかわらずN_RE_PRB=12)。表1は方式1aを使用する異なった多重化ケースでのΔF決定を例示したものである。
第1方式の第2アプローチ(例えば、方式1b)では、REオフセットΔF1及びPRBオフセットΔF2がRMSI CORESET RE及びPRBグラニュラリティでそれにより測定及び表現される(すなわち、これによってΔF1及びΔF2の可能な値の単位はRMSI CORESET RE及びPRBである)。すると、REでのΔF1及びPRBでのΔF2の可能な値の総数、すなわち、N_ΔF1及びN_ΔF2は対応的に次のように決定されることができる:TDMケースの場合、N_ΔF1=N_RE_PRB(非対称RE位置);又はN_ΔF1=N_RE_PRB+1(対称RE位置);及びN_ΔF2=PRBでのΔF′_Range+1;FDMケースの場合、N_ΔF2=PRBでのΔF′_Range。
ΔF1及びΔF2の可能な値は(1)非対称RE位置を持つΔF1:−(N_ΔF1−2)/2, −(N_ΔF1−4)/2,…,(N_ΔF1−2)/2,N_ΔF1/2又は−N_ΔF1/2, −(N_ΔF1−2)/2,…,(N_ΔF1−2)/2又は0,1,…,N_ΔF1−1又は−(N_ΔF1−1),…,−1,0(または−(N_ΔF1−2)/2:1:N_ΔF1/2又は−N_ΔF1/2:1:(N_ΔF1−2)/2又は0:1:N_ΔF1−1又は−(N_ΔF1−1):1:0とも表示される);(2)対称RE位置を持つΔF1:−(N_ΔF1−1)/2, −(N_ΔF1−3)/2,…,(N_ΔF1−3)/2,(N_ΔF1−1)/2(または−(N_ΔF1−1)/2:1:(N_ΔF1−1)/2とも表示される)に決定されることができる。このような対称RE位置構成で、RE位置構成のうち1つは必須的なものでなく;又は(3)ΔF2:−(N_ΔF2−1)/2, −(N_ΔF2−3)/2,…,(N_ΔF2−3)/2,(N_ΔF2−1)/2(または−(N_ΔF2−1)/2:1:(N_ΔF2−1)/2とも表示される)に留意する。N_ΔF2=0又は1である場合、ΔF2の可能な値は0である(固定された値であって構成する必要がないことを示す)。
最終周波数オフセットΔFは表2のようなオフセット内の周波数オフセット基準を考慮して、TDM/FDM実施形態によって決定されることができ、ここで、ΔF=ΔF′+F_refで、ΔF′=ΔF1+ΔF2*N_RE_PRBである(ニューマロラジにかかわらずN_RE_PRB=12)。表2は方式1bを使用する異なった多重化ケースでのΔF決定を例示したものである。
第1方式の第3アプローチ(例えば、方式1c)では、REオフセットΔF1/PRBオフセットΔF2がSS/PBCHブロックRE/PRBとRMSI CORESET RE/PRBの間のより小さいもののグラニュラリティで測定及び表現される。すると、REでのΔF1及びPRBでのΔF2に対する可能な値の総数、すなわちN_ΔF1及びN_ΔF2は、TDMケースに対して、N_ΔF1=N_RE_PRB/min(R_SCS,1)(非対称RE位置);又はN_ΔF1=N_RE_PRB/min(R_SCS,1)+1(対称RE位置);N_ΔF2=PRBでのΔF′_Range/min(R_SCS,1)+1に決定されることができ;また、FDMケースに対してN_ΔF2=PRBでのΔF′_Range/min(R_SCS,1)に決定されることができる(R_SCS=SCS_SS/SCS_CORESET)。
ΔF1及びΔF2の可能な値は(1)非対称RE位置を持つΔF1:−(N_ΔF1−2)/2, −(N_ΔF1−4)/2,…,(N_ΔF1−2)/2,N_ΔF1/2又は−N_ΔF1/2, −(N_ΔF1−2)/2,…,(N_ΔF1−2)/2又は0,1,…,N_ΔF1−1又は−(N_ΔF1−1),…,−1,0(または−(N_ΔF1−2)/2:1:N_ΔF1/2又は−N_ΔF1/2:1:(N_ΔF1−2)/2又は0:1:N_ΔF1−1又は−(N_ΔF1−1):1:0とも表示される);(2)対称RE位置を持つΔF1:−(N_ΔF1−1)/2, −(N_ΔF1−3)/2,…,(N_ΔF1−3)/2,(N_ΔF1−1)/2(または−(N_ΔF1−1)/2:1:(N_ΔF1−1)/2とも表示される)に決定されることができる。このような対称RE位置構成で、RE位置構成のうち1つは必須的なものでなく;又は(3)ΔF2:−(N_ΔF2−1)/2, −(N_ΔF2−3)/2,…,(N_ΔF2−3)/2,(N_ΔF2−1)/2(または−(N_ΔF2−1)/2:1:(N_ΔF2−1)/2とも表示される)に留意する。N_ΔF2=0又は1である場合、ΔF2の可能な値は0である(固定された値であって構成する必要がないことを示す)。
最終周波数オフセットΔFはオフセット内の周波数オフセット基準を考慮して、TDM/FDM実施形態によって決定されることができ、ここで、ΔF=ΔF′+F_refで、ΔF′=ΔF1+ΔF2*N_RE_PRBである(ニューマロラジにかかわらずN_RE_PRB=12)。
第1方式の第4アプローチ(例えば、方式1d)では、REオフセットΔF1及びPRBオフセットΔF2がRMSI CORESET RE及びPRBで対応的に表現される(すなわち、ΔF1及びΔF2の単位がRMSI CORESET RE及びPRBである)。
ΔF2のグラニュラリティの第1例では、ΔF2のグラニュラリティがSS/PBCH PRBと同じである(例えば、RMSI CORESET SCSがSS/PBCH SCSより小さい場合SS/PBCH PRBより小さいグラニュラリティを示す必要はない)。すると、PRBでのΔF2に対する可能な値の総数、すなわちN_ΔF2は、TDMケースに対する、N_ΔF2=PRBでのΔF′_Range/R_SCS+1、及びFDMケースに対する、N_ΔF2=PRBでのΔF′_Range/R_SCSに決定されることができ、ここで、R_SCS=SCS_SS/SCS_CORESET(SS/PBCH SCSとCORESET SCSの間の比率)であり、ΔF2の可能な値は−(N_ΔF2−1)*R_SCS/2, −(N_ΔF2−3)*R_SCS/2,…,(N_ΔF2−3)*R_SCS/2,(N_ΔF2−1)*R_SCS/2(または−(N_ΔF2−1)*R_SCS/2:R_SCS:(N_ΔF2−1)*R_SCS/2とも表示される)に決定されることができる。N_ΔF2=0又は≦1である場合、ΔF2の可能な値は0である(固定された値であって構成する必要がないことを示す)。
ΔF2のグラニュラリティの第2例では、ΔF2のグラニュラリティがSS/PBCH PRBとRMSI CORESET PRBの最大値と同じである。すると、PRBでのΔF2に対する可能な値の総数、すなわちN_ΔF2は、TDMケースに対する、N_ΔF2=PRBでのΔF′_Range/max(1,R_SCS)+1、及びFDMケースに対する、N_ΔF2=PRBでのΔF′_Range/max(1,R_SCS)に決定されることができ、ここで、R_SCS=SCS_SS/SCS_CORESET(SS/PBCH SCSとCORESET SCSの間の比率)であり、ΔF2の可能な値は−(N_ΔF2−1)*max(1,R_SCS)/2, −(N_ΔF2−3)*max(1,R_SCS)/2,…,(N_ΔF2−3)*max(1,R_SCS)/2,(N_ΔF2−1)*max(1,R_SCS)/2(または−(N_ΔF2−1)*max(1,R_SCS)/2:max(1,R_SCS):(N_ΔF2−1)*max(1,R_SCS)/2とも表示される)に決定されることができる。N_ΔF2=0又は≦1である場合、ΔF2の可能な値は0である(固定された値であって構成する必要がないことを示す)。
ΔF2のグラニュラリティの第3例では、ΔF2のグラニュラリティがRMSI CORESET PRBと同じである(例えば、RMSI CORESET SCSがSS/PBCH SCSより大きい場合、RMSI CORESET PRBより小さいグラニュラリティを示す必要はない)。すると、PRBでのΔF2に対する可能な値の総数、すなわちN_ΔF2は、TDMケースに対する、N_ΔF2=PRBでのΔF′_Range+1、及びFDMケースに対する、N_ΔF2=PRBでのΔF′_Rangeに決定されることができ、ここで、R_SCS=SCS_SS/SCS_CORESET(SS/PBCH SCSとCORESET SCSの間の比率)であり、ΔF2の可能な値は−(N_ΔF2−1)/2, −(N_ΔF2−3)/2,…,(N_ΔF2−3)/2,(N_ΔF2−1)/2(または−(N_ΔF2−1)/2:1:(N_ΔF2−1)/2とも表示される)に決定されることができる。N_ΔF2=0又は1である場合、ΔF2の可能な値は0である(固定された値であって構成する必要がないことを示す)。
ΔF2のグラニュラリティの第4例では、ΔF2のグラニュラリティがSS/PBCH PRBとRMSI CORESET PRBの最小値と同じである。すると、PRBでのΔF2に対する可能な値の総数、すなわちN_ΔF2は、TDMケースに対する、N_ΔF2=PRBでのΔF′_Range/min(1,R_SCS)+1、及びFDMケースに対する、N_ΔF2=PRBでのΔF′_Range/min(1,R_SCS)に決定されることができ、ここで、R_SCS=SCS_SS/SCS_CORESET(SS/PBCH SCSとCORESET SCSの間の比率)であり、ΔF2の可能な値は−(N_ΔF2−1)*min(1,R_SCS)/2, −(N_ΔF2−3)*min(1,R_SCS)/2,…,(N_ΔF2−3)*min(1,R_SCS)/2,(N_ΔF2−1)*min(1,R_SCS)/2(または−(N_ΔF2−1)*min(1,R_SCS)/2:min(1,R_SCS):(N_ΔF2−1)*min(1,R_SCS)/2とも表示される)に決定されることができる。N_ΔF2=0又は≦1である場合、ΔF2の可能な値は0である(固定された値であって構成する必要がないことを示す)。
ΔF2のグラニュラリティの第5例では、ΔF2のグラニュラリティが1つ又は複数のRMSI CORESET PRBと同じであって(例えば、CORESET SCSがSS/PBCHより大きい場合、それが既にREオフセットに対してΔF1で表示されているため、RMSI CORESET PRBより小さいグラニュラリティを示す必要はない)、ここで、グラニュラリティΔf2(“RMSIラスター”とみなされることができる)はTDMサブケース1に対して最小CH BWとRMSI CORESET BWの間の関係によって決定され(例えば、RMSI CORESET BWが最小チャネルBW内にある場合、Δf2=RMSIニューマロラジでのPRBの最小CH BW−PRBでのRMSI CORESET BW+PRB_CH_Raster)、TDMサブケース2に対してキャリアBWとRMSI CORESET BWの間の関係によって決定され(例えば、RMSI CORESET BWが最小チャネルBWより大きい場合、Δf2=RMSIニューマロラジでのキャリアBW−RMSI CORESET BW+PRB_CH_Raster)、FDMケースに対してΔf2=1で(PRBレベル表示が不要なのでΔF2値は重要ではない)、ここで、PRB_CH_RasterはCORESET SCS、SS SCS及びチャネルラスターの間の関係によって決定され、PRB_CH_Raster=min(CH Raster/SCS_CORESET,1)に決定されることができ、これはSCS_CORESET>CHラスターの場合、ハーフPRB以下の表示が不要なことを意味する。PRB_CH_Rasterの決定に対する例の要約が表3に示されている。表3は、PRB_CH_Rasterの決定の例を示す。
この例で、Δf2は同じSS/PBCHブロック及びRMSI CORESET多重化パターンが用いられ得るようにする最大周波数オフセットを表す。PRBでのΔF2の可能な値の総数、すなわちN_ΔF2は、TDMケースの場合、N_ΔF2=[表示範囲/ΔF2]に決定されることができ、FDMケースの場合、N_ΔF2=1に決定されることができ、ここで、R_SCS=SCS_SS/SCS_CORESET(SS/PBCH SCSとCORESET SCSの間の比率)で、また、表示範囲はTDMケースの場合、RMSI CORESETニューマロラジ(最小CH BW内の相対的SS/PBCHブロック位置の数)観点からのSSラスター(例えば、=最小CH BW−SS/PBCHブロックBW(一部の帯域に関する))に対応する。ΔF2の可能な値はN_ΔF2>3である場合−(PRBでのΔF′_Range)/2:Δf2:(PRBでのΔF′_Range)/2に決定されることができ、ΔF2の可能な値(中央オフセットで表示される場合)はN_ΔF2=2である場合−(PRBでのΔF′_Range)/2及び+(PRBでのΔF′_Range)/2に決定されるか、又はN_ΔF2=2である場合−(PRBでのΔF′_Range)/2+1及び+(PRBでのΔF′_Range)/2−1に決定されることができ、また、ΔF2の可能な値(中央オフセットで表示される場合)はN_ΔF2=1である場合、0に決定されることができる(固定された値であって構成する必要がないことを示す)。ΔF′_Rangeは前のTDM及びFDM実施形態で決定される。
ΔF2の可能な値の選択はSS/PBCHブロックに対する周波数範囲がRMSI CORESETに対する周波数範囲のサブセットであると仮定し、これによってこれらのBWの差のみが表示を必要とするようになる。
この例に対する1つの可能な変形では、ΔF2=0の構成がない場合(中央オフセットとして表現される場合)、ΔF2=0の他の構成が導入され得る。可能な値0を導入する目的はより良好な測定のためである。
この例に対する他の可能な変形では、FDMケースにおいて、N_ΔF2=1である場合も、例えば、潜在的ギャップを有するSSブロックの下端の上端に対する多重化のような、その基準に対する2つの可能な値が依然として存在し得る。
図26Aは、本開示の実施形態による{SS SCS,RMSI SCS,CH BW,CORESET BW}={15kHz,15kHz,5MHz,24PRB}のケースにおけるΔF2(2610)の例示的な構成を示す図である。図26Aに示すΔF2(2610)の構成の実施形態は単なる例示のためのものである。図26Aは、本開示の範囲を任意の特定の具現で制限しない。
TDMサブケース−1に対する、ΔF2のグラニュラリティの第5例を有するこのようなアプローチ(方式1d)の例が図26Aに図示されており、この例の要約が表4に示されている。表4は、TDMサブケース−1に対するΔF2構成の例を示す。
図26Aのような第1例では、SCS_SS=15kHz及びSCS_CORESET=15kHz及びチャネルラスター=15kHz又は100kHzのTDMシナリオが考慮される(最小CH BWは5MHz(SS及びRMSIニューマロラジで25PRB)であると仮定される)。このケースでは、RMSI CORESET BWが24PRBである場合、表示範囲=5PRBで、Δf2=2PRBであり、これにより、N_ΔF2=3、すなわち3つの構成でSSブロック及びRMSI CORESETの中央/エッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から−2、0、2PRB(中央オフセット)であるか、又は4、2、0PRB(エッジオフセット)であり得る。
図26Aに示すように、26a01及び26a02は同じ構成#0(中央オフセットの場合ΔF2=−2PRB又はエッジオフセットの場合ΔF2=4PRB)を使用し、26a03及び26a04は同じ構成#1(中央オフセットの場合ΔF2=0PRB又はエッジオフセットの場合ΔF2=2PRB)を使用し、26a05及び26a06は同じ構成#2(中央オフセットの場合ΔF2=2PRB又はエッジオフセットの場合ΔF2=0PRB)を使用する。
図26Bは、本開示の実施形態による{SS SCS,RMSI SCS,CH BW,CORESET BW}={15kHz,30kHz,5MHz,12PRB}のケースにおけるΔF2(2620)の例示的な構成を示す図である。図26Bに示すΔF2(2620)の構成の実施形態は単なる例示のためのものである。図26Bは、本開示の範囲を任意の特定の具現で制限しない。
図26Bのような第2例では、SCS_SS=15kHz及びSCS_CORESET=30kHz及びチャネルラスター=15kHz又は100kHzのシナリオが考慮される(最小CH BWは5MHz(SSニューマロラジで25PRB及びRMSIニューマロラジにおいて11PRB)であると仮定される)。このケースでは、30kHzSCSを有する5MHzBWのチャネル利用が12PRB以上でなければ12PRBとしてのRMSI CORESET BWがサポートされることができない。例えば、図26Bでは、CORESETを最小CH BW内に合わせるように利用可能な構成がない。
図26Cは、本開示の実施形態による{SS SCS,RMSI SCS,CH BW,CORESET BW}={30kHz,15kHz,10MHz,48PRB}のケースにおけるΔF2(2630)の例示的な構成を示す図である。図26Cに示すΔF2(2630)の構成の実施形態は単なる例示のためのものである。図26Cは、本開示の範囲を任意の特定の具現で制限しない。
図26Cのような第3例では、SCS_SS=30kHz及びSCS_CORESET=15kHz及びチャネルラスター=15kHz又は100kHzのシナリオが考慮される(最小CH BWは10MHz(SSニューマロラジで24PRB及びRMSIニューマロラジで52PRB)であると仮定される)。このケースでは、RMSI CORESET BWが48PRBである場合、表示範囲=8PRBで、Δf2=5PRBであり、これによりN_ΔF2=2、すなわち2つの構成でSSブロック及びRMSI CORESETの中央/エッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から−2、2PRB(中央オフセット)であるか、又は6、2PRB(エッジオフセット)であり得る。
図26Cに示すように、26c01乃至26c05は同じ構成#0(中央オフセットの場合ΔF2=−2PRB又はエッジオフセットの場合ΔF2=6PRB)を使用し、26c06乃至26c09は同じ構成#1(中央オフセットの場合ΔF2=2PRB又はエッジオフセットの場合ΔF2=2PRB)を使用する。このケースにおいてチャネル利用整列が図26Cで図示されていない場合(例えば、中央に整列されない場合)、依然として2つの構成を用いることができ、各構成の値がそれによって変更されることができ、ここで、この値の差は混合ニューマロラジでのチャネル利用のPRBの間のオフセットと同じである。
図26Dは、本開示の実施形態による{SS SCS,RMSI SCS,CH BW,CORESET BW}={30kHz,30kHz,10MHz,24PRB}のケースにおけるΔF2(2640)の例示的な構成を示す図である。図26Dに示すΔF2(2640)の構成の実施形態は単なる例示のためのものである。図26Dは、本開示の範囲を任意の特定の具現で制限しない。
図26Dのような第4例では、SCS_SS=30kHz及びSCS_CORESET=30kHz及びチャネルラスター=15kHz又は100kHzのシナリオが考慮される(最小CH BWは10MHz(SS及びRMSIニューマロラジで24PRB)であると仮定される)。このケースでは、RMSI CORESET BWが24PRBである場合、表示範囲=4PRBで、Δf2=1PRBであり、これにより、N_ΔF2=5、すなわち5つの構成でSSブロック及びRMSI CORESETの中央/エッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から−2、−1、0、1、2PRB(中央オフセット)であるか、又は4、3、2、1、0PRB(エッジオフセット)であり得る。
図26Dに示すように、それぞれの26d01、26d03、26d05、26d07及び26d09は個別構成#0乃至#4を相応するように使用し、ここで、それぞれの構成は中央オフセットの場合−2、−1、0、1、2PRBとしてΔF2に対応するか、又はエッジオフセットの場合4、3、2、1、0PRBとしてΔF2に対応し、また、他のケース(例えば、26d02、26d04、26d06及び26d08)はそのオフセットがRMSI PRBの整数倍ではなくΔF2の既存の構成と組み合わせられるREレベルオフセット表示ΔF1がこのケースをカバーできるので別途の構成を必要としない。
図26Eは、本開示の実施形態による{SS SCS,RMSI SCS,CH BW,CORESET BW}={120kHz,60kHz,50MHz,48PRB}のケースにおけるΔF2(2650)の例示的な構成を示す図である。図26Eに示すΔF2(2650)の構成の実施形態は単なる例示のためのものである。図26Eは、本開示の範囲を任意の特定の具現で制限しない。
図26Eのような第5例では、SCS_SS=120kHz及びSCS_CORESET=60kHz及びチャネルラスター=60kHzのシナリオが考慮される(最小CH BWは50MHz(SSニューマロラジで32PRB及びRMSIニューマロラジで66PRB)であると仮定される)。このケースでは、RMSI CORESET BWが48PRBである場合、表示範囲=24PRBで、Δf2=19PRBであり、これにより、N_ΔF2=2、すなわち2つの構成でSSブロック及びRMSI CORESETの中央/エッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から−4、4PRB(中央オフセット)であるか、又は8、0PRB(エッジオフセット)であり得る。
図26Eに示すように、26e01乃至26e03は同じ構成#0(中央オフセットの場合ΔF2=−4PRB又はエッジオフセットの場合ΔF2=8PRB)を使用し、26e04乃至26e06は同じ構成#1(中央オフセットの場合ΔF2=4PRB又はエッジオフセットの場合ΔF2=8PRB)を使用する。一部のケース(例えば、26e03及び26e04)の場合、2つの構成のうち1つが用いられ得ることに留意する。また、第3の構成、中央オフセットの場合ΔF2=0又はエッジオフセットの場合ΔF2=4を追加する場合、26e03及び26e04がこの構成を用いることができる。
図26Fは、本開示の実施形態による{SS SCS,RMSI SCS,CH BW,CORESET BW}={120kHz,120kHz,50MHz,24PRB}のケースにおけるΔF2(2660)の例示的な構成を示す図である。図26Fに示すΔF2(2660)の構成の実施形態は単なる例示のためのものである。図26Fは、本開示の範囲を任意の特定の具現で制限しない。
図26Fのような第6例では、SCS_SS=120kHz及びSCS_CORESET=120kHz及びチャネルラスター=60kHzのシナリオが考慮される(最小CH BWは50MHz(SS及びRMSIニューマロラジで32PRB)であると仮定される)。このケースでは、RMSI CORESET BWが24PRBである場合、表示範囲=12PRBで、Δf2=9PRBであり、これにより、N_ΔF2=2、すなわち2つの構成でSSブロック及びRMSI CORESETの中央/エッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から−2、2PRB(中央オフセット)であるか、又は4、0PRB(エッジオフセット)であり得る。
図26Fに示すように、26f01乃至26f03は同じ構成#0(中央オフセットの場合ΔF2=−2PRB又はエッジオフセットの場合ΔF2=4PRB)を使用し、26f04乃至26f06は同じ構成#1(中央オフセットの場合ΔF2=2PRB又はエッジオフセットの場合ΔF2=0PRB)を使用する。一部のケース(例えば、26f03及び26f04)の場合、この構成のうち1つが用いられ得る。また、第3の構成、中央オフセットの場合ΔF2=0又はエッジオフセットの場合ΔF2=2を追加すると、26f03乃至26f04がこの構成を用いることができる。
図26Gは、本開示の実施形態による{SS SCS,RMSI SCS,CH BW,CORESET BW}={240kHz,120kHz,100MHz,48PRB}のケースにおけるΔF2(2670)の例示的な構成を示す図である。図26Gに示すΔF2(2670)の構成の実施形態は単なる例示のためのものである。図26Gは、本開示の範囲を任意の特定の具現で制限しない。
図26Gのような第7例では、SCS_SS=240kHz及びSCS_CORESET=120kHz及びチャネルラスター=60kHzのシナリオが考慮される(最小CH BWは100MHz(SSニューマロラジで32PRB及びRMSIニューマロラジで66PRB)であると仮定される)。このケースでは、RMSI CORESET BWが48PRBである場合、表示範囲=24PRBで、Δf2=19PRBであり、これにより、N_ΔF2=2、すなわち2つの構成でSSブロック及びRMSI CORESETの中央/エッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から−4、4PRB(中央オフセット)であるか、又は8、0PRB(エッジオフセット)であり得る。
図26Gに示すように、26g01乃至26g03は同じ構成#0(中央オフセットの場合ΔF2=−4PRB又はエッジオフセットの場合ΔF2=8PRB)を使用し、26g04乃至26g06は同じ構成#1(中央オフセットの場合ΔF2=4PRB又はエッジオフセットの場合ΔF2=0PRB)を使用する。一部のケース(例えば、26g03及び26g04)の場合、この構成のうち1つが用いられ得る。また、第3の構成、中央オフセットの場合ΔF2=0又はエッジオフセットの場合ΔF2=4を追加すると、26g03乃至26g04がこの構成を用いることができることに留意する。
図26Hは、本開示の実施形態による{SS SCS,RMSI SCS,CH BW,CORESET BW}={240kHz,60kHz,100MHz,96PRB}のケースにおけるΔF2(2680)の例示的な構成を示す図である。図26Hに示すΔF2(2680)の構成の実施形態は単なる例示のためのものである。図26Hは、本開示の範囲を任意の特定の具現で制限しない。
図26Hのような第8例では、SCS_SS=240kHz及びSCS_CORESET=60kHz及びチャネルラスター=60kHzのシナリオが考慮される(最小CH BWは100MHz(SSニューマロラジで32PRB及びRMSIニューマロラジで132PRB)であると仮定される)。このケースでは、RMSI CORESET BWが96PRBである場合、表示範囲=48PRBで、Δf2=37PRBであり、これにより、N_ΔF2=2、すなわち2つの構成でSSブロック及びRMSI CORESETの中央/エッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から−8、8PRB(中央オフセット)であるか、又は16、0PRB(エッジオフセット)であり得る。
図26Hに示すように、26h01乃至26h03は同じ構成#0(中央オフセットの場合ΔF2=−4PRB又はエッジオフセットの場合ΔF2=8PRB)を使用して、26h04乃至26h06は同じ構成#1(中央オフセットの場合ΔF2=4PRB又はエッジオフセットの場合ΔF2=0PRB)を使用する。一部のケース(例えば、26h03及び26h04)の場合、この構成のうち1つが用いられ得る。また、第3の構成、中央オフセットの場合ΔF2=0又はエッジオフセットの場合ΔF2=8を追加すると、26h03乃至26h04がこの構成を用いることができる。
図27Aは、本開示の実施形態による{SS SCS,RMSI SCS,CH BW,CORESET BW}={15kHz,15kHz,10MHz,48PRB}のケースにおけるΔF2(2700)の例示的な構成を示す図である。図27Aに示すΔF2(2700)の構成の実施形態は単なる例示のためのものである。図27Aは、本開示の範囲を任意の特定の具現で制限しない。
TDMサブケース−2に対する、ΔF2グラニュラリティの第5例を有するこのようなアプローチ(方式1d)の例が図27Aに図示されており、この例の要約が表5に示されている。表5は、TDMサブケース−2に対するΔF2構成の例を示す。
図27Aのような第1例では、SCS_SS=15kHz及びSCS_CORESET=15kHz及びチャネルラスター=15kHz又は100kHzのTDMシナリオが考慮される。キャリアBWは10MHzであり、SS及びRMSIニューマロラジで52PRBである。このケースでは、RMSI CORESET BWが48PRBで、制限されたBWがRMSI CORESET BWの中央24PRBとして選択され得る場合、表示範囲=5PRBで、Δf2=5PRBであり、これにより、N_ΔF2=2、すなわち2つの構成でSSブロック及びRMSI CORESETの中央/エッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から−2、2PRB(中央オフセット)であるか、又は12、16PRB(エッジオフセット)であり得る。
図27Aに示すように、27a01、27a02及び275a03は同じ構成#0(中央オフセットの場合ΔF2=−2PRB又はエッジオフセットの場合ΔF2=16PRB)を使用し、27a04、27a05及び27a06は同じ構成#1(中央オフセットの場合ΔF2=2PRB又はエッジオフセットの場合ΔF2=12PRB)を使用する。
図27Bは、本開示の実施形態による{SS SCS,RMSI SCS,CH BW,CORESET BW}={15kHz,15kHz,20MHz,96PRB}のケースにおけるΔF2(2710)の例示的な構成を示す図である。図27Bに示すΔF2(2710)の構成の実施形態は単なる例示のためのものである。図27Bは、本開示の範囲を任意の特定の具現で制限しない。
図27Bのような第2例では、SCS_SS=15kHz及びSCS_CORESET=15kHz及びチャネルラスター=15kHz又は100kHzのTDMシナリオが考慮される。キャリアBWは20MHzであり、SS及びRMSIニューマロラジで106PRBである。このケースでは、RMSI CORESET BWが96PRBで、制限されたBWがRMSI CORESET BWの中央24PRBとして選択され得る場合、表示範囲=5PRBで、Δf2=11PRBであり、これにより、N_ΔF2=1、すなわち1つの構成でSSブロック及びRMSI CORESETの中央/エッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から0PRB(中央オフセット)であるか、又は38PRB(エッジオフセット)であり得る。
図27Bに示すように、27b01乃至27b06はすべて同じ構成#0(中央オフセットの場合ΔF2=0PRB又はエッジオフセットの場合ΔF2=38PRB)を使用する。
図27Cは、本開示の実施形態による{SS SCS,RMSI SCS,CH BW,CORESET BW}={15kHz,30kHz,10MHz,24PRB}のケースにおけるΔF2(2720)の例示的な構成を示す図である。図27Cに示すΔF2(2720)の構成の実施形態は単なる例示のためのものである。図27Cは、本開示の範囲を任意の特定の具現で制限しない。
図27Cのような第3例では、SCS_SS=15kHz及びSCS_CORESET=30kHz及びチャネルラスター=15kHz又は100kHzのTDMシナリオが考慮される。キャリアBWは10MHzであり、SSニューマロラジで52PRBでRMSIニューマロラジで24PRBである。このケースでは、RMSI CORESET BWが24PRBで、制限されたBWがRMSI CORESET BWの中央12PRBとして選択され得る場合、表示範囲=2.5PRBで、Δf2=1PRBであり、これにより、N_ΔF2=3、すなわち3つの構成でSSブロック及びRMSI CORESETの中央/エッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から−1、0、1PRB(中央オフセット)であるか、又は6、7、8PRB(エッジオフセット)であり得る。
図27Cに示すように、27c01は構成#0(中央オフセットの場合ΔF2=−1PRB又はエッジオフセットの場合ΔF2=8PRB)を使用し、27c03は構成#1(中央オフセットの場合ΔF2=0PRB又はエッジオフセットの場合ΔF2=7PRB)を使用し、27c05は構成#2(中央オフセットの場合ΔF2=1PRB又はエッジオフセットの場合ΔF2=6PRB)を使用し、残りはPRBが整列されないので構成を必要としない(他の既存の構成とのREレベル表示組み合わせがこのようなケースをカバーできる)。
図27Dは、本開示の実施形態による{SS SCS,RMSI SCS,CH BW,CORESET BW}={15kHz,30kHz,20MHz,48PRB}のケースにおけるΔF2(2730)の例示的な構成を示す図である。図27Dに示すΔF2(2730)の構成の実施形態は単なる例示のためのものである。図27Dは、本開示の範囲を任意の特定の具現で制限しない。
図27Dのような第4例では、SCS_SS=15kHz及びSCS_CORESET=30kHz及びチャネルラスター=15kHz又は100kHzのTDMシナリオが考慮される。キャリアBWは20MHzであり、SSニューマロラジで106PRBでRMSIニューマロラジで50PRBである(混合ニューマロラジで偶数のPRBによって1つのPRBを切り捨てる)。このケースでは、RMSI CORESET BWが48PRBで、制限されたBWがRMSI CORESET BWの中央12PRBとして選択され得る場合、表示範囲=2.5PRBで、Δf2=3PRBであり、これにより、N_ΔF2=2、すなわち2つの構成でSSブロック及びRMSI CORESETの中央/エッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から−1、1PRB(中央オフセット)であるか、又は18、20PRB(エッジオフセット)であり得る。
図27Dに示すように、27d01、27d02及び27d03は同じ構成#0(中央オフセットの場合ΔF2=−1PRB又はエッジオフセットの場合ΔF2=20PRB)を使用し、27d04及び27d05及び27d06は同じ構成#1(中央オフセットの場合ΔF2=1PRB又はエッジオフセットの場合ΔF2=18PRB)を使用する。
図27Eは、本開示の実施形態による{SS SCS,RMSI SCS,CH BW,CORESET BW}={30kHz,15kHz,20MHz,96PRB}のケースにおけるΔF2(2740)の例示的な構成を示す図である。図27Eに示すΔF2(2740)の構成の実施形態は単なる例示のためのものである。図27Eは、本開示の範囲を任意の特定の具現で制限しない。
図27Eのような第5例では、SCS_SS=30kHz及びSCS_CORESET=15kHz及びチャネルラスター=15kHz又は100kHzのTDMシナリオが考慮される。キャリアBWは20MHzであり、SSニューマロラジで50PRBで(混合ニューマロラジで偶数のPRBによって1つのPRBを切り捨てる)、RMSIニューマロラジで106PRBである。このケースでは、RMSI CORESET BWが96PRBで、制限されたBWがRMSI CORESET BWの中央48PRBとして選択され得る場合、表示範囲=9PRBで、Δf2=11PRBであり、これにより、N_ΔF2=1、すなわち1つの構成でSSブロック及びRMSI CORESETの中央/エッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から0PRB(中央オフセット)であるか、又は28PRB(エッジオフセット)であり得る。
図27Eに示すように、すべてが同じ構成#0(中央オフセットの場合ΔF2=0PRB又はエッジオフセットの場合ΔF2=28PRB)を使用する。
図27Fは、本開示の実施形態による{SS SCS,RMSI SCS,CH BW,CORESET BW}={30kHz,30kHz,20MHz,48PRB}のケースにおけるΔF2(2750)の例示的な構成を示す図である。図27Fに示すΔF2(2750)の構成の実施形態は単なる例示のためのものである。図27Fは、本開示の範囲を任意の特定の具現で制限しない。
図27Fのような第6例では、SCS_SS=30kHz及びSCS_CORESET=30kHz及びチャネルラスター=15kHz又は100kHzのTDMシナリオが考慮される。キャリアBWは20MHzであり、SS及びRMSIニューマロラジで50PRBである。このケースでは、RMSI CORESET BWが48PRBで、制限されたBWがRMSI CORESET BWの中央24PRBとして選択され得る場合、表示範囲=9PRBで、Δf2=3PRBであり、これにより、N_ΔF2=3、すなわち3つの構成でSSブロック及びRMSI CORESETの中央/エッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から−2、0、2PRB(中央オフセット)であるか、又は12、14、16PRB(エッジオフセット)であり得る。
図27Fに示すように、27f01乃至27f03は同じ構成#0(中央オフセットの場合ΔF2=−2PRB又はエッジオフセットの場合ΔF2=16PRB)を使用し、27f04乃至27f06は同じ構成#1(中央オフセットの場合ΔF2=0PRB又はエッジオフセットの場合ΔF2=14PRB)を使用し、27f07乃至27f09は同じ構成#1(中央オフセットの場合ΔF2=2PRB又はエッジオフセットの場合ΔF2=12PRB)を使用する。
>6GHzケースの場合(例えば、SS SCSは240kHz又は120kHz)、チャネル利用率が相当高いので、表示範囲はΔf2より遥かに小さく、これにより単一構成でSSブロック及びRMSI CORESETの中央/エッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から0PRB(中央オフセット)であるか、又はCORESET_BW/2−SS_BW/2*R_SCS PRB(エッジオフセット)であり得る。
TDMサブケース1及び2を共に併合する場合、1つのジョイントテーブルが表6と同様に与えられることができ、ここで、a=R_SCS=SCS_SS/SCS_CORESETである。エッジオフセットと中央オフセットの間の関係はエッジオフセット=中央オフセット+CORESET_BW/2−SSブロックBW/2*R_SCSによって与えられることに留意する。表6は、TDMケースに対するΔF2構成の例を示す。
FDMケースに対する、ΔF2のグラニュラリティの第5例を有するこのようなアプローチ(例えば、方式1d)の場合、2つの構成でPRBレベル周波数オフセットΔF2を示すに十分で、すなわちCORESETがSSブロックの上端に多重化されるか又はSSブロックの下端に多重化され、これらのすべてはフローティング同期化及び/又はSS及びRMSIの混合ニューマロラジを可能にするようにするために潜在的により小さいギャップを有する。例えば、エッジオフセットはΔF1が0ではなく(すなわち、PRBグリッドが整列されない)SS及びRMSIニューマロラジが同じ場合SSブロックBW*R_SCS−1又はCORESET BWであることができ;またΔF1が0で(すなわち、PRBグリッドが整列される)SS及びRMSIニューマロラジが同じ場合SSブロックBW*R_SCS又はCORESET BWであることができ;また、ΔF1が0ではなく(すなわち、PRBグリッドが整列されない)SS及びRMSIニューマロラジが互いに異なる場合SSブロックBW*R_SCS−2又はCORESET BW+1であることができ;また、ΔF1が0で(すなわち、PRBグリッドが整列される)SS及びRMSIニューマロラジが互いに異なる場合SSブロックBW*R_SCS−1又はCORESET BW+1であることができる。
このアプローチ(方式1d)に対する一実施形態で、SS SCS及びRMSI CORESET SCSのそれぞれの組み合わせに対して、SS/PBCHブロック及びRMSI CORESETの多重化パターン、RMSI CORESET BW、CORESETに対するシンボル数、及びPRBレベルオフセットDL NR−PBCHでXビットを使用してテーブルで共同コーディングされ、ここで、Xは、例えば、4であり得る。
この実施形態の例が表7A乃至表7Hに示され、この表で、“パターン1”はSS/PBCHブロックとRMSI CORESETが互いに異なる時間インスタンスで発生し、SS/PBCHブロックTX BWとRMSI CORESETを含む初期活性DL BWPが重なる(前述の実施形態でTDMケース(サブケース1及び2を含む))多重化パターンを指し;“パターン2”はSS/PBCHブロックとRMSI CORESETが互いに異なる時間インスタンスで発生し、SS/PBCHブロックTX BWとRMSI CORESETを含む初期活性DL BWPが重ならない(互いに異なるシンボルから開始する(タイミングオフセットが0より大きい)SSブロック及びRMSI CORESETを有するFDMサブケース1)多重化パターンを指し;“パターン3”はSS/PBCHブロックとRMSI CORESETが同じ時間インスタンスで発生し、SS/PBCHブロックTX BWとRMSI CORESETを含む初期活性DL BWPが重ならない(同じシンボルから開始する(タイミングオフセットが0)SSブロック及びRMSI CORESETを有するFDMサブケース1)多重化パターンを指す。
表7Aは、SSのSCSが15kHz、かつCORESETのSCSが15kHzである場合、MIBで4ビットを用いたSS/PBCHブロック及びRMSI CORESETの多重化パターン、RMSI CORESET BW、CORESETのシンボル数、PRBレベルオフセットのジョイント構成を提供する。この構成テーブルは15kHzSS SCS及び5MHzの最小チャネルBWを有するキャリアのために少なくとも用いられ得る。最小チャネルBWが5MHzより大きいキャリアの場合、同期化ラスターが最小チャネルBWが5MHzであるキャリアと同じであるか小さく維持されることができる場合、表7Aがこれらのキャリアに対しても再使用され得る。
例えば、最小CH BWが10MHzであるが、SSラスターステップの大きさが依然として900kHz+チャネルラスター内にある帯域の場合、表7Aがこれらの帯域にも適用されることができ;最小CH BWが20MHzであるがSSラスターステップ大きさが依然として900kHz+チャネルラスター内にある帯域の場合、表7Aがこれらの帯域にも適用され得る。表7Aは、{SS SCS,RMSI SCS}={15kHz,15kHz}の場合、少なくとも最小CH BWが5MHz又は10MHzである帯域に対するRMSI CORESET構成を例示したものである。
表7Bは、SSのSCSが15kHzかつCORESETのSCSが30kHzである場合、MIBで4ビットを用いたSS/PBCHブロック及びRMSI CORESETの多重化パターン、RMSI CORESET BW、CORESETのシンボル数、PRBレベルオフセットのジョイント構成を提供する。この構成テーブルは15kHzSS SCS及び5MHzの最小チャネルBWを有するキャリアのために少なくとも用いられ得る。最小チャネルBWが5MHzより大きいキャリアの場合、同期化ラスターが最小チャネルBWが5MHzであるキャリアと同じであるか、又は小さく維持されることができる場合、表7Bがこれらのキャリアに対しても再使用され得る。例えば、最小CH BWが10MHzであるが、SSラスターステップ大きさが依然として900kHz+チャネルラスター内にある帯域の場合、表7Bがこれらの帯域にも適用されることができ;最小CH BWが20MHzであるが、SSラスターステップ大きさが依然として900kHz+チャネルラスター内にある帯域の場合、表7Bがこれらの帯域にも適用され得る。表7Bは、{SS SCS,RMSI SCS}={15kHz,30kHz}の場合、少なくとも最小CH BWが5MHz又は10MHzである帯域に対するRMSI CORESET構成を例示したものである。
表7Cは、SSのSCSが30kHzかつCORESETのSCSが15kHzである場合、MIBで4ビットを用いたSS/PBCHブロック及びRMSI CORESETの多重化パターン、RMSI CORESET BW、CORESETのシンボル数、PRBレベルオフセットのジョイント構成を提供する。この構成テーブルは30kHzSS SCS及び10MHzの最小チャネルBWを有するキャリアのために少なくとも用いられ得る。5MHz最小チャネルBWを有するキャリアの場合、1つのネットワークが10MHzで動作できれば、表7Cがこれらのキャリアに対しても再使用され得る。最小チャネルBWが10MHzより大きいキャリアの場合、同期化ラスターが最小チャネルBWが10MHzであるキャリアと同じ又は小さく維持されることができる場合、表7Cがこれらのキャリアに対しても再使用され得る。表7Cは、{SS SCS,RMSI SCS}={30kHz,15kHz}の場合、少なくとも最小CH BWが5MHz又は10MHzである帯域に対するRMSI CORESET構成を例示したものである。
表7Dは、SSのSCSが30kHzかつCORESETのSCSが30kHzである場合、MIBで4ビットを用いたSS/PBCHブロック及びRMSI CORESETの多重化パターン、RMSI CORESET BW、CORESETのシンボル数、PRBレベルオフセットのジョイント構成を提供する。この構成テーブルは30kHzSS SCS及び10MHzの最小チャネルBWを有するキャリアのために少なくとも用いられ得る。5MHz最小チャネルBWを有するキャリアの場合、1つのネットワークが10MHzで動作できれば、表7Dがこれらのキャリアに対しても再使用され得る。最小チャネルBWが10MHzより大きいキャリアの場合、同期化ラスターが最小チャネルBWが10MHzであるキャリアと同じ又は小さく維持されることができる場合、表7Dがこれらのキャリアに対しても再使用され得る。表7Dは、{SS SCS,RMSI SCS}={30kHz,30kHz}の場合、少なくとも最小CH BWが5MHz又は10MHzである帯域に対するRMSI CORESET構成を例示したものである。
表7Eは、SSのSCSが120kHzかつCORESETのSCSが60kHzである場合、MIBで4ビットを用いたSS/PBCHブロック及びRMSI CORESETの多重化パターン、RMSI CORESET BW、CORESETのシンボル数、PRBレベルオフセットのジョイント構成を提供する。この構成テーブルは120kHzSS SCS及び50MHzの最小チャネルBWを有するキャリアのために少なくとも用いられ得る。最小チャネルBWが50MHzに比べて大きなキャリアの場合、同期化ラスターが最小チャネルBWが50MHzであるキャリアと同じ又は小さく維持されることができる場合、表7Eがこれらのキャリアに対しても再使用され得る。表7Eは、{SS SCS,RMSI SCS}={120kHz,60kHz}の場合、少なくとも最小CH BWが50MHzである帯域に対するRMSI CORESET構成を例示したものである。
表7Fは、SSのSCSが120kHzかつCORESETのSCSが120kHzである場合、MIBで4ビットを用いたSS/PBCHブロック及びRMSI CORESETの多重化パターン、RMSI CORESET BW、CORESETのシンボル数、PRBレベルオフセットのジョイント構成を提供する。この構成テーブルは120kHzSS SCS及び50MHzの最小チャネルBWを有するキャリアのために少なくとも用いられ得る。最小チャネルBWが50MHzより大きいキャリアの場合、同期化ラスターが最小チャネルBWが50MHzであるキャリアと同じ又は小さく維持されることができる場合、表7Fがこれらのキャリアに対しても再使用され得る。表7Fは、{SS SCS,RMSI SCS}={120kHz,120kHz}の場合、少なくとも最小CH BWが50MHzである帯域に対するRMSI CORESET構成を例示したものである。
表7Gは、SSのSCSが240kHzかつCORESETのSCSが60kHzである場合、MIBで4ビットを用いたSS/PBCHブロック及びRMSI CORESETの多重化パターン、RMSI CORESET BW、CORESETのシンボル数、PRBレベルオフセットのジョイント構成を提供する。この構成テーブルは240kHzSS SCS及び100MHzの最小チャネルBWを有するキャリアのために少なくとも用いられ得る。50MHz最小チャネルBWを有するキャリアの場合、1つのネットワークが100MHzで動作できれば、表7Gがこれらのキャリアに対しても再使用され得る。最小チャネルBWが100MHzより大きいキャリアの場合、同期化ラスターが最小チャネルBWが100MHzであるキャリアと同じ又は小さく維持されることができる場合、表7Gがこれらのキャリアに対しても再使用され得る。表7Gは、{SS SCS,RMSI SCS}={240kHz,60kHz}の場合、少なくとも最小CH BWが50MHzである帯域に対するRMSI CORESET構成を例示したものである。
表7Hは、SSのSCSが240kHzかつCORESETのSCSが120kHzである場合、MIBで4ビットを用いたSS/PBCHブロック及びRMSI CORESETの多重化パターン、RMSI CORESET BW、CORESETのシンボル数、PRBレベルオフセットのジョイント構成を提供する。この構成テーブルは240kHzSS SCS及び100MHzの最小チャネルBWを有するキャリアのために少なくとも用いられ得る。50MHz最小チャネルBWを有するキャリアの場合、1つのネットワークが100MHzで動作できれば、表7Hがこれらのキャリアに対しても再使用され得る。最小チャネルBWが100MHzより大きいキャリアの場合、同期化ラスターが最小チャネルBWが100MHzであるキャリアと同じ又は小さく維持されることができる場合、表7Hがこれらのキャリアに対しても再使用され得る。表7Hは、{SS SCS,RMSI SCS}={240kHz,120kHz}の場合、少なくとも最小CH BWが50MHzである帯域に対するRMSI CORESET構成を例示したものである。
ΔF1のグラニュラリティの第1例では、ΔF1のグラニュラリティがRMSI CORESET SCSと同じである(例えば、チャネルラスターがRMSI CORESET SCSより小さい場合にもより小さいグラニュラリティの表示はない)。この場合、ネットワークはより小さいグラニュラリティの表示が必要ないようにチャネルラスターからサブセットを選択し、UEはSS/PBCHブロックPRBグリッドがRMSI REグリッドと整列されることによって、SS/PBCHブロックとRMSIの間のPRBグリッドオフセットがRMSIサブキャリア間隔の整数倍になったと仮定する。
すると、REでのΔF1に対する可能な値の総数、すなわちN_ΔF1はN_ΔF1=N_ΔF1=N_RE_PRB(非対称RE位置)として決定されるか;又はN_ΔF1=N_RE_PRB+1(対称RE位置)として決定されることができ、ここで、N_RE_PRB=12、及びR_SCS=SCS_SS/SCS_CORESET(ratio between SS/PBCH SCSとCORESET SCSの間の比率)で、ΔF1の可能な値は(1)非対称RE位置を持つΔF1:−(N_ΔF1−2)/2, −(N_ΔF1−4)/2,…,(N_ΔF1−2)/2,N_ΔF1/2又は−N_ΔF1/2, −(N_ΔF1−2)/2,…,(N_ΔF1−2)/2又は0,1,…,N_ΔF1−1又は−(N_ΔF1−1),…,−1、0(または−(N_ΔF1−2)/2:1:N_ΔF1/2又は−N_ΔF1/2:1:(N_ΔF1−2)/2又は0:1:N_ΔF1−1又は−(N_ΔF1−1):1:0とも表示される);(2)対称RE位置を持つΔF1:−(N_ΔF1−1)/2, −(N_ΔF1−3)/2,…,(N_ΔF1−3)/2,(N_ΔF1−1)/2(または−(N_ΔF1−1)/2:1:(N_ΔF1−1)/2とも表示される)に決定されることができる。このような対称RE位置構成で、RE位置構成のうち1つは必須でないことに留意する。
ΔF1のグラニュラリティの第2例では、ΔF1のグラニュラリティがSCSベース(例えば、<6GHzの場合15kHz、>6GHzの場合60kHz)と定義された場合、チャネルラスターと同じである。すると、REでのΔF1に対する可能な値の総数、すなわちN_ΔF1はN_ΔF1=N_RE_PRB*R_SCS′(非対称RE位置)に決定されるか;又はN_ΔF1=N_RE_PRB*R_SCS′+1(対称RE位置)に決定されることができ;ここで、N_RE_PRB=12、及び<6GHzに対してR_SCS′=SCS_CORESET/15kHzで、>6GHzに対してR_SCS′=SCS_CORESET/60kHzで(例えば、チャネルラスターがSCSベースである場合CORESET SCSとチャネルラスター間の比率)、または、ΔF1の可能な値は(1)非対称RE位置を持つΔF1:−(N_ΔF1−2)/2/R_SCS′,−(N_ΔF1−4)/2/R_SCS′,…,(N_ΔF1−2)/2/R_SCS′,N_ΔF1/2/R_SCS′又は−N_ΔF1/2/R_SCS′,−(N_ΔF1−2)/2/R_SCS′,…,(N_ΔF1−2)/2/R_SCS′又は0,1/R_SCS′,…,(N_ΔF1−1)/R_SCS′又は−(N_ΔF1−1)/R_SCS′,…,−1/R_SCS′,0(または−(N_ΔF1−2)/2/R_SCS′:1/R_SCS′:N_ΔF1/2/R_SCS′又は−N_ΔF1/2/R_SCS′:1/R_SCS′:(N_ΔF1−2)/2/R_SCS′又は0:1/R_SCS′:(N_ΔF1−1)/R_SCS′又は−(N_ΔF1−1)/R_SCS′:1/R_SCS′:0とも表示される);(2)対称RE位置を持つΔF1:−(N_ΔF1−1)/2/R_SCS′,−(N_ΔF1−3)/2/R_SCS′,…,(N_ΔF1−3)/2/R_SCS′,(N_ΔF1−1)/2/R_SCS′(または−(N_ΔF1−1)/2/R_SCS′:1/R_SCS′:(N_ΔF1−1)/2/R_SCS′とも表示される)に決定されることができる。このような対称RE位置構成で、RE位置構成のうち1つは必須でないことに留意する。
与えられた周波数範囲に対する、ΔF1のグラニュラリティの2つの例に対する1つ考慮事項で、この2つの例のうちグラニュラリティを選択できる。例えば、>6GHzである場合、第1例が用いられ、<6GHzである場合、第2例が用いられる。
第1方式の第4アプローチ(例えば、方式1d)では、最終周波数オフセットΔFが表8と同じオフセット内の周波数オフセット基準を考慮し、ΔF=ΔF1+ΔF2*N_RE_PRB(ニューマロラジにかかわらずN_RE_PRB=12)によって決定されることができる。表8は、方式1dを使用する異なった多重化ケースでのΔF決定を例示したものである。
第2方式(例えば、方式2)では、周波数オフセットがSS/PBCHブロックとRMSIリソースPRBグリッド(例えば、単一フィールド構成方式、ここでは、フローティング同期化によってPRB内でREオフセットを別途表示する必要がない)間のREオフセットをキャプチャする単一構成によって構成されることができる。この実施形態(例えば、二重フィールド構成と比較される単一フィールド構成)からの利点は潜在的構成(又はビット)数を低減することに留意する。
第2方式の第1アプローチ(例えば、方式2a)では、REオフセットΔF′がSS/PBCH SCSのグラニュラリティ(すなわち、ΔF′の可能な値の単位及びインターバルはSS/PBCH SCSである)で測定及び表現される。すると、ΔF′の可能な値の総数、すなわちN_ΔF′は、TDM及びFDMケースに対する、N_ΔF′=PRBでのΔF′_Range*N_RE_PRB/R_SCS(非対称RE位置)として決定されるか;又はTDM及びFDMケースに対する、N_ΔF′=PRBでのΔF′_Range*N_RE_PRB/R_SCS+1(対称RE位置)として決定されることができ、ここで、N_RE_PRB=12はニューマロラジと無関係な周波数ドメインでのPRB内のRE個数で、R_SCS=SCS_SS/SCS_CORESETで、また、ΔF′の可能な値は(1)非対称RE位置を持つΔF′:−(N_ΔF′−2)/2, −(N_ΔF′−4)/2,…,(N_ΔF′−2)/2,N_ΔF′/2又は−N_ΔF′/2, −(N_ΔF′−2)/2,…,(N_ΔF′−2)/2又は0,1,…,N_ΔF′−1又は−(N_ΔF′−1),…,−1、0(または−(N_ΔF′−2)/2:1:N_ΔF′/2又は−N_ΔF′/2:1:(N_ΔF′−2)/2又は0:1:N_ΔF′−1又は−(N_ΔF′−1):1:0とも表示される);(2)対称RE位置を持つΔF′:−(N_ΔF′−1)/2, −(N_ΔF′−3)/2,…,(N_ΔF′−3)/2,(N_ΔF′−1)/2(または−(N_ΔF′−1)/2:1:(N_ΔF′−1)/2とも表示される)に決定されることができる。このような対称RE位置構成で、RE位置構成のうち1つは必須でないことに留意する。
第2方式の第2アプローチ(例えば、方式2b)では、REオフセットΔF′がRMSI CORESET SCSのグラニュラリティ(すなわち、ΔF′の可能な値の単位はRMSI CORESET SCSである)で測定及び表現される。すると、ΔF′の可能な値の総数、すなわちN_ΔF′は、TDM及びFDMケースに対する、N_ΔF′=PRBでのΔF′_Range*N_RE_PRB(非対称RE位置)として決定されるか;又はTDM及びFDMケースに対する、N_ΔF′=PRBでのΔF′_Range*N_RE_PRB+1(対称RE位置)として決定されることができ、ここで、N_RE_PRB=12はニューマロラジと無関係な周波数ドメインでのPRB内のRE個数であり、またΔF′の可能な値は(1)非対称RE位置を持つΔF′:−(N_ΔF′−2)/2, −(N_ΔF′−4)/2,…,(N_ΔF′−2)/2,N_ΔF′/2又は−N_ΔF′/2, −(N_ΔF′−2)/2,…,(N_ΔF′−2)/2又は0,1,…,N_ΔF′−1又は−(N_ΔF′−1),…,−1、0(または−(N_ΔF′−2)/2:1:N_ΔF′/2又は−N_ΔF′/2:1:(N_ΔF′−2)/2又は0:1:N_ΔF′−1又は−(N_ΔF′−1):1:0とも表示される);(2)対称RE位置を持つΔF′:−(N_ΔF′−1)/2, −(N_ΔF′−3)/2,…,(N_ΔF′−3)/2,(N_ΔF′−1)/2(または−(N_ΔF′−1)/2:1:(N_ΔF′−1)/2とも表示される)に決定されることができる。このような対称RE位置構成で、RE位置構成のうち1つは必須でないことに留意。
第2方式の第3アプローチ(例えば、方式2c)では、REオフセットΔF′がSS/PBCH SCSとRMSI CORESET SCSの間のより小さいもののグラニュラリティ(すなわち、ΔF′の可能な値の単位及びインターバルはSS/PBCH SCSとRMSI CORESET SCSの間のより小さいものである)で測定及び表現される。すると、ΔF′の可能な値の総数、すなわちN_ΔF′は、TDM及びFDMケースに対する、N_ΔF′=PRBでのΔF′_Range*N_RE_PRB/min(R_SCS,1)(非対称RE位置)として決定されるか;又はTDM及びFDMケースに対する、N_ΔF′=PRBでのΔF′_Range*N_RE_PRB/min(R_SCS,1)+1(対称RE位置)として決定されることができ、ここで、N_RE_PRB=12はニューマロラジと無関係な周波数ドメインでのPRB内のRE個数であり、また、ΔF′の可能な値は(1)非対称RE位置を持つΔF′:−(N_ΔF′−2)/2, −(N_ΔF′−4)/2,…,(N_ΔF′−2)/2,N_ΔF′/2又は−N_ΔF′/2, −(N_ΔF′−2)/2,…,(N_ΔF′−2)/2又は0,1,…,N_ΔF′−1又は−(N_ΔF′−1),…,−1、0(または−(N_ΔF′−2)/2:1:N_ΔF′/2又は−N_ΔF′/2:1:(N_ΔF′−2)/2又は0:1:N_ΔF′−1又は−(N_ΔF′−1):1:0とも表示される);(2)対称RE位置を持つΔF′:−(N_ΔF′−1)/2, −(N_ΔF′−3)/2,…,(N_ΔF′−3)/2,(N_ΔF′−1)/2(または−(N_ΔF′−1)/2:1:(N_ΔF′−1)/2とも表示される)に決定されることができる。このような対称RE位置構成で、RE位置構成のうち1つは必須でないことに留意する。
第2方式の第4アプローチ(例えば、方式2d)では、REオフセットΔF′がΔF′=N_RE_PRB*ΔF2+ΔF1によって構成され、ここで、REオフセットΔF1及びPRBオフセットΔF2は方式1dと同じ方式で定義される。最終周波数オフセットΔFはオフセット内の周波数オフセット基準を考慮して、TDM/FDM実施形態によって決定されることができ、すなわちΔF=ΔF′+F_refである。
第3方式(例えば、方式3)では、周波数オフセットがSS/PBCHブロックとRMSIリソースの間の周波数オフセットをキャプチャする単一構成によって構成されることができ、ここで、オフセットはフローティング同期化がサポートされるか否かにかかわらず、チャネルラスターの大きさの観点から測定される。例えば、MIBでのN_ΔF′可能な構成は周波数オフセットを示すために用いられ、N_ΔF′の値はN_ΔF′構成がxビットで表現される場合(ここで、X=[log2(N_ΔF′)])、N_ΔF′=PRBでのΔF′_Range*N_RE_PRB*SCS_CORESET/CH_Rasterに決定されることができ、ここで、N_RE_PRB=12はニューマロラジにかかわらず周波数ドメインでのPRB内のRE個数で、SCS_CORESETはRMSI CORESETのサブキャリア間隔であり、CH_RasterはHz単位のチャネルラスター大きさで、ΔF′の可能な値は−(N_ΔF′−1)/2, −(N_ΔF′−3)/2,…,(N_ΔF′−3)/2,(N_ΔF′−1)/2(または−(N_ΔF′−1)/2:1:(N_ΔF′−1)/2とも表示される)に決定されることができる。
第4方式(例えば、方式4)では、周波数オフセットがSS/PBCHブロックとRMSIリソースの間の周波数オフセットをキャプチャする単一構成によって構成されることができ、ここで、オフセットはフローティング同期化がサポートされるか否かにかかわらず、同期化ラスターの大きさの観点から測定される。例えば、MIBでのN_ΔF′可能な構成は周波数オフセットを示すために用いられ、N_ΔF′の値はN_ΔF′構成がxビットで表現される場合(ここで、X=[log2(N_ΔF′)])、N_ΔF′=PRBでのΔF′_Range*N_RE_PRB*SCS_CORESET/SS_Rasterに決定されることができ、ここで、N_RE_PRB=12はニューマロラジにかかわらず周波数ドメインでのPRB内のRE個数で、SCS_CORESETはRMSI CORESETのサブキャリア間隔であり、SS_RasterはHz単位の同期化ラスター大きさで、ΔF′の可能な値は−(N_ΔF′−1)/2, −(N_ΔF′−3)/2,…,(N_ΔF′−3)/2,(N_ΔF′−1)/2(または−(N_ΔF′−1)/2:1:(N_ΔF′−1)/2とも表示される)に決定されることができる。
第5方式(例えば、方式5)では、周波数オフセットが2つの部分で構成されることができる(二重フィールド構成):第1構成はSS/PBCHブロックとRMSI CORESET PRBグリッドの間のREオフセット(例えば、フローティング同期化に定義されたREオフセット)で、第2構成はSS/PBCHブロックとRMSIリソースの間のPRBオフセットである。例えば、全体N_ΔF1・N_ΔF2でMIBの可能な構成は周波数オフセットを示すために用いられ、ここで、N_ΔF1構成はPRBグリッドと比べてREオフセットを示すために用いられ(例えば、フローティング同期化)、N_ΔF2構成はSS/PBCHブロックとRMSIリソースの間のPRBオフセット(例えば、このオフセットはPRBの観点からΔF2と表示される)を示すために用いられる。N_ΔF1構成がxビットで表現される場合x1=[log2(N_ΔF1)]で、N_ΔF2構成がx2ビットで表現される場合x2=[log2(N_ΔF2)]である。全体的には、必要なビット数は、ビットで表現される場合、x=x1+x2によって与えられる。方式5と方式1の差は、フローティング同期化での表示グラニュラリティがよりスパースであることができ、これはチャネルラスター値の潜在的変化に対応する。
このアプローチの一例では、PRBオフセットΔF2がRMSI CORESET PRBグラニュラリティで測定及び表現され、REオフセットΔF1がN_RE_ΔF1のRMSI CORESET REグラニュラリティで測定及び表現され(N_RE_ΔF1は1又は2又は3又は4又は6又は12であることができる)、N_RE_ΔF1 REでのΔF1及びPRBでのΔF2の可能な値の総数、すなわちN_ΔF1及びN_ΔF2はTDMケースに対して、N_ΔF1=N_RE_PRB/N_RE_ΔF1(非対称RE位置)に決定されるか;又はN_ΔF1=N_RE_PRB/N_RE_ΔF1+1(対称RE位置)に決定されることができ;また、N_ΔF2=PRBでのΔF_Range+1に決定されることができ;また、TDMケースに対して、N_ΔF2=PRBでのΔF_Rangeに決定されることができ;また、ΔF1及びΔF2の可能な値は(1)非対称RE位置を持つΔF1:−(N_ΔF1−2)/2, −(N_ΔF1−4)/2,…,(N_ΔF1−2)/2,N_ΔF1/2又は−N_ΔF1/2, −(N_ΔF1−2)/2,…,(N_ΔF1−2)/2又は0,1,…,N_ΔF1−1又は−(N_ΔF1−1),…,−1、0(または−(N_ΔF1−2)/2:1:N_ΔF1/2又は−N_ΔF1/2:1:(N_ΔF1−2)/2又は0:1:N_ΔF1−1又は−(N_ΔF1−1):1:0とも表示される);対称RE位置を持つΔF1:−(N_ΔF1−1)/2, −(N_ΔF1−3)/2,…,(N_ΔF1−3)/2,(N_ΔF1−1)/2(または−(N_ΔF1−1)/2:1:(N_ΔF1−1)/2とも表示される)に決定されるか;又はΔF2:−(N_ΔF2−1)/2, −(N_ΔF2−3)/2,…,(N_ΔF2−3)/2,(N_ΔF2−1)/2(または−(N_ΔF2−1)/2:1:(N_ΔF2−1)/2とも表示される)に決定されることができる。N_ΔF2=0又は1である場合、ΔF2の可能な値は0である(固定された値であって構成する必要がないことを示す)。
方式5はN_RE_ΔF1=1である場合、方式1と同じである。また、この方式の特別なケースでは、N_RE_ΔF1=12である場合(チャネルラスターがPRBレベルで定義されたシナリオを指すことができる)、N_ΔF1=1であり、これによってフローティング同期化の表示が必要なく(SS/PBCHブロックPRB及びRMSI CORESET PRBが自動的に整列される)、PRBオフセットのみを表示すればよい。
第6方式(例えば、方式6)では、周波数オフセットがPRBレベルでSS/PBCHブロックとRMSIリソースの間の周波数オフセットをキャプチャする単一構成によって構成されることができ、ここで、オフセットはRMSI CORESETニューマロラジ又はSS/PBCHブロックニューマロラジの観点から測定される。RMSIリソース及びSS/PBCHブロックPRBグリッドは整列されるか、サブセット関係を持つと仮定され(これらのニューマロラジが同じでない場合、サブキャリア間隔が大きいPRBグリッドがサブキャリア間隔がより小さいPRBグリッドのサブセットである)、これにより、MIBでフローティング同期化が不要となる。RMSIとREレベルで測定される初期活性BW外部の他のデータ間のPRBグリッドオフセットはRMSI/OSIに表示されることができる。PRBレベルオフセットの決定は方式1のΔF2を参照できる。
方式1dを用いた追加構成の例。
SS/PBCHブロックとRMSI CORESETの多重化パターン、RMSI CORESET BW、CORESETのシンボル数及びPRBレベルオフセットのジョイント構成を用いる方式1dに対するより多数の例が以下に提供され、ここでは、SS SCSとCORESET SCSの異なった組み合わせが考慮される。このような例で、表示範囲は最小CH BW−SS/PBCHブロックBW+CHラスターのような理論上限より小さい場合があり、対応するキャリアのSSラスターと同じである。
第1例では、NR帯域において、最小CH BW=10MHzである場合、SS SCSは15kHzに決定される。この帯域に対して、SSラスターが4320kHz(SS SCSで24PRB)で定義された場合、異なったSSラスターを使用する時、周波数オフセット表示が異なる場合があるので、CORESET構成が上記表と異なる場合がある。この例に対する周波数オフセット(PRBレベル)構成の要約が表9に示されている。表9は、TDMケースに対するΔF2構成の例を示す。
SCS_CORESET=15kHzに対するこのような例で、キャリアBWが10MHz(SS及びRMSIニューマロラジで52PRB)で、RMSI CORESET BWが24PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで24PRB)、Δf2=29PRBであり、これにより、N_ΔF2=1、すなわち1つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から2PRBであり得る。
SCS_CORESET=15kHzに対するこのような例で、キャリアBWが10MHz(SS及びRMSIニューマロラジで52PRB)で、RMSI CORESET BWが48PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで24PRB)、Δf2=5PRBであり、これにより、N_ΔF2=5、すなわち5つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から4、9、14、19、24PRBであり得る(オフセット値の選択は他のセットでも可能であるが、このケースではインターバルが5PRBであるべきである。例えば、このオフセットに可能な値はX、X+5、X+10、X+15、X+20であることができ、ここで、Xは0又は1又は2又は3又は4又は5又は6又は7であることができる)。
SCS_CORESET=15kHzに対するこのような例で、キャリアBWが(このケースで最小CH BWを超過する)20MHz(SS及びRMSIニューマロラジで106PRB)で、RMSI CORESET BWが96PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで24PRB)、Δf2=11PRBであり、これにより、N_ΔF2=3、すなわち3つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から27、38、49PRBであり得る。
SCS_CORESET=30kHzに対するこのような例で、キャリアBWが10MHz(SSニューマロラジで52PRB及びRMSIニューマロラジで24PRB)で、RMSI CORESET BWが24PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで24PRB及びRMSIニューマロラジで12PRB)、Δf2=1PRBであり、これにより、N_ΔF2=12、すなわち12つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から1,…,12PRBであり得る。
SCS_CORESET=30kHzに対するこのような例で、キャリアBWが(このケースで最小CH BWを超過する)20MHz(SSニューマロラジで106PRB及びRMSIニューマロラジで51PRB)で、RMSI CORESET BWが24PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで24PRB及びRMSIニューマロラジで12PRB)、Δf2=28PRBであり、これにより、N_ΔF2=1、すなわち1つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から7PRBであり得る。RMSIに対するこのケースのチャネル利用率はフィルタ設計によって50PRBのみで、Δf2=27PRBで、これによって1つの構成で十分で、可能な値はRMSI CORESETニューマロラジ観点から7PRBになることができる。
SCS_CORESET=30kHzに対するこのような例で、キャリアBWが(最小CH BWを超過する)20MHz(SSニューマロラジで106PRB及びRMSIニューマロラジで51PRB)で、RMSI CORESET BWが48PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで24PRB及びRMSIニューマロラジで12PRB)、Δf2=4PRBであり、これにより、N_ΔF2=3、すなわち3つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から15、19、23PRBであり得る。RMSIに対するこのケースのチャネル利用率がフィルタ設計によって50PRBのみで、Δf2=3PRBであり、これにより、N_ΔF2=4、すなわち4つの構成で十分で、可能な値はRMSI CORESETニューマロラジ観点からX、X+3、X+6、X+9PRBであることができ、ここで、Xは14又は15であることができる。
10MHz最小CH BW及び15kHzSS SCSを有する帯域に対するCORESET構成(CORESETに対する互いに異なるシンボル数選択と組み合わせられた周波数PRBオフセット)の一例が表10と同様に要約されることができ、ここで、表10Aは、{SS SCS,RMSI SCS}={15kHz,15kHz}に対するもので、表10Bは、30kHzのチャネル利用率が51PRBである場合{SS SCS,RMSI SCS}={15kHz,30kHz}に対するものであって、表10Cは、30kHzのチャネル利用率が50PRBである場合{SS SCS,RMSI SCS}={15kHz,30kHz}に対するものである。
最小CH BW=5MHz及び最小CH BW=10MHzに対するCORESET構成テーブルがすべてサポートされる場合、1つのアプローチでは、構成テーブルの表示がなく、UEはSSラスターが整列されているか、又は近接し過ぎているためUEが初期セル探索で区別できるか否かをブラインド検出する必要がある。最小CH BW=5MHz及び最小CH BW=10MHzに対するCORESET構成テーブルがすべてサポートされる場合、他のアプローチでは、PBCHで1ビットを使用して帯域(ら)数/構成テーブル/キャリア周波数範囲が表示される。一例では、表示のために用いられるビットがPBCHで予備されたビットであることができ、<3GHzにのみ該当することができる。他の例では、表示のために用いられるビットが元のハーフフレーム表示で用いられるPBCHのフィールドであることができ、PBCHでのハーフフレーム表示は>3GHzに対するもののみで、同じフィールドが帯域(ら)数/構成テーブル/キャリア周波数範囲を表示するために用いられる。表10Aは、{SS SCS,RMSI SCS}={15kHz,15kHz}の場合、少なくとも最小CH BWが10MHzである帯域に対するRMSI CORESET構成を例示したものである。
表10Bは、{SS SCS,RMSI SCS}={15kHz,30kHz}の場合、少なくとも最小CH BWが10MHzである帯域に対するRMSI CORESET構成を例示したものである。
表10Cは、{SS SCS,RMSI SCS}={15kHz,30kHz}の場合、少なくとも最小CH BWが10MHzである帯域に対するRMSI CORESET構成を例示したものである。
第2例では、NR帯域において、最小CH BW=10MHzである場合、SS SCSは15kHzに決定される。この帯域に対して、SSラスターが3600kHz(SS SCSで20PRB)で定義されることができ、異なったSSラスターを使用する時、周波数オフセット表示が異なる場合があるので、CORESET構成が上記表と異なる場合がある。この例に対する周波数オフセット(PRBレベル)構成の要約が表11に示されている。表11は、TDMケースに対するΔF2構成の例を示す。
SCS_CORESET=15kHzに対するこのような例で、キャリアBWが10MHz(SS及びRMSIニューマロラジで52PRB)で、RMSI CORESET BWが24PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで20PRB)、Δf2=29PRBであり、これにより、N_ΔF2=1、すなわち1つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から2PRBであり得る。
SCS_CORESET=15kHzに対するこのような例で、キャリアBWが10MHz(SS及びRMSIニューマロラジで52PRB)で、RMSI CORESET BWが48PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで20PRB)、Δf2=5PRBであり、これにより、N_ΔF2=4、すなわち4つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から7、12、17、22PRBであり得る(オフセット値の選択は他のセットでも可能であるが、このケースではインターバルが5PRBであるべきである。例えば、このオフセットで可能な値はX、X+5、X+10、X+15であることができ、ここで、Xは0又は1又は2又は3又は4又は5又は6又は7であることができる)。
SCS_CORESET=15kHzに対するこのような例で、キャリアBWが(このケースで最小CH BWを超過する)20MHz(SS及びRMSIニューマロラジで106PRB)で、RMSI CORESET BWが96PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで20PRB)、Δf2=11PRBであり、これにより、N_ΔF2=2、すなわち2つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から0、76PRBであり得る。
SCS_CORESET=30kHzに対するこのような例で、キャリアBWが10MHz(SSニューマロラジで52PRB及びRMSIニューマロラジで24PRB)で、RMSI CORESET BWが24PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで20PRB及びRMSIニューマロラジで10PRB)、Δf2=1PRBであり、これにより、N_ΔF2=10、すなわち10つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から2,…,11PRBであり得る。
SCS_CORESET=30kHzに対するこのような例で、キャリアBWが(最小CH BWを超過する)20MHz(SSニューマロラジで106PRB及びRMSIニューマロラジで51PRB)で、RMSI CORESET BWが48PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで20PRB及びRMSIニューマロラジで10PRB)、Δf2=4PRBであり、これにより、N_ΔF2=3、すなわち3つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から15、19、23PRBであり得る。RMSIに対するこのケースのチャネル利用率がフィルタ設計によって50PRBのみである場合、Δf2=3PRBであり、これにより、N_ΔF2=4、すなわち4つの構成で十分で、可能な値はRMSI CORESETニューマロラジ観点からX、X+3、X+6、X+9PRBであることができ、ここで、Xは14又は15であることができる。
10MHz最小CH BW及び15kHzSS SCSを有する帯域に対するCORESET構成(CORESETに対する互いに異なるシンボル数選択と組み合わせられた周波数PRBオフセット)の一例が表12と同様に要約されることができ、ここで、表12Aは、{SS SCS,RMSI SCS}={15kHz,15kHz}に対するものであって、表12Bは、30kHzのチャネル利用率が51PRBである場合{SS SCS,RMSI SCS}={15kHz,30kHz}に対するものであって、表12Cは、30kHzのチャネル利用率が50PRBである場合{SS SCS,RMSI SCS}={15kHz,30kHz}に対するものである。
最小CH BW=5MHz及び最小CH BW=10MHzに対するCORESET構成テーブルがすべてサポートされる場合、1つのアプローチでは、構成テーブルの表示がなく、UEはSSラスターが整列されているか、又は近接し過ぎているためUEが初期セル探索で区別できないか否かをブラインド検出する必要がある。
最小CH BW=5MHz及び最小CH BW=10MHzに対するCORESET構成テーブルがすべてサポートされる場合、他のアプローチでは、PBCHで1ビットを使用して帯域(ら)数/構成テーブル/キャリア周波数範囲が表示される。一例では、表示のために用いられるビットがPBCHで予備されたビットであることができ、<3GHzにのみ該当することができる。他の例では、表示のために用いられるビットが元のハーフフレーム表示で用いられるPBCHのフィールドであることができ、PBCHでのハーフフレーム表示は>3GHzに対するもののみで、同じフィールドが帯域(ら)数/構成テーブル/キャリア周波数範囲を表示するために用いられる。表12Aは、{SS SCS,RMSI SCS}={15kHz,15kHz}の場合、少なくとも最小CH BWが10MHzである帯域に対するRMSI CORESET構成を例示したものである。
表12Bは、{SS SCS,RMSI SCS}={15kHz,30kHz}の場合、少なくとも最小CH BWが10MHzである帯域に対するRMSI CORESET構成を例示したものである。
表12Cは、{SS SCS,RMSI SCS}={15kHz,30kHz}の場合、少なくとも最小CH BWが10MHzである帯域に対するRMSI CORESET構成を例示したものである。
第3例では、NR帯域において、最小CH BW=40MHzである場合、SS SCSは30kHzに決定される。この帯域に対して、SSラスターが30240kHz(SS SCSで84PRB)以下に定義された場合、異なったSSラスターを使用する時、周波数オフセット表示が異なる場合があるので、CORESET構成が上記表と異なる場合がある。周波数オフセット(PRBレベル)構成方式の要約が表13に示されている。
本議論では、最大TX BWが40MHzであり、最小UE BWが20MHzに定義されると、15kHzRMSI SCSを有するRMSI CORESET BWの192PRB及び30kHzRMSI SCSを有するRMSI CORESET BWの96PRBに対する構成がサポートされない。表13は、TDMケースに対するΔF2構成の例を示す。
SCS_CORESET=15kHzに対するこのような例で、キャリアBWが40MHz(SSニューマロラジで106PRB及びRMSIニューマロラジで216PRB)で、RMSI CORESET BWが48PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで84PRB及びRMSI SCSで168PRB)、Δf2=169PRBであり、これにより、N_ΔF2=1、すなわち1つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から4PRBであり得る。
SCS_CORESET=15kHzに対するこのような例で、キャリアBWが40MHz(SSニューマロラジで106PRB及びRMSIニューマロラジで216PRB)で、RMSI CORESET BWが96PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで84PRB及びRMSI SCSで168PRB)、Δf2=121PRBであり、これにより、N_ΔF2=2、すなわち2つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から0、56PRBであり得る。
SCS_CORESET=15kHzに対するこのような例で、キャリアBWが40MHz(SSニューマロラジで106PRB及びRMSIニューマロラジで216PRB)で、RMSI CORESET BWが192PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで84PRB及びRMSI SCSで168PRB)、Δf2=25PRBであり、これにより、N_ΔF2=7、すなわち7つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点からX、X+25、X+50、X+75、X+100、X+125、X+150PRBであることができ、ここで、Xは0又は1又は2であることができる。
SCS_CORESET=30kHzに対するこのような例で、キャリアBWが40MHz(SS及びRMSIニューマロラジで106PRB)で、RMSI CORESET BWが24PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで84PRB)、Δf2=83PRBであり、これにより、N_ΔF2=2、すなわち2つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から0、4PRBであり得る。
SCS_CORESET=30kHzに対するこのような例で、キャリアBWが40MHz(SS及びRMSIニューマロラジで106PRB)で、RMSI CORESET BWが48PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで84PRB)、Δf2=59PRBであり、これにより、N_ΔF2=2、すなわち2つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から0、28PRBであり得る。
SCS_CORESET=30kHzに対するこのような例で、キャリアBWが40MHz(SS及びRMSIニューマロラジで106PRB)で、RMSI CORESET BWが96PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで84PRB)、Δf2=11PRBであり、これにより、N_ΔF2=8、すなわち8つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から0、11、22、33、43、54、65、76PRBであり得る。
40MHz最小CH BW及び30kHzSS SCSを有する帯域に対するCORESET構成(CORESETに対する互いに異なるシンボル数選択と組み合わせられた周波数PRBオフセット)の一例が表14A及び表14Bと同様に要約されることができ、ここで、この表らは、{SCS_SS,SCS_RMSI}の互いに異なる組み合わせに対して決定され、例えば、表14Aは、{SS SCS,RMSI SCS}={30kHz,15kHz}に対するもので、表14Bは、{SS SCS,RMSI SCS}={30kHz,30kHz}に対するものである。最小UE BWはこの帯域に対して20MHzであると仮定される(例えば、15kHzRMSI SCSを有するRMSI CORESET BWの192PRB及び30kHzRMSI SCSを有するRMSI CORESET BWの96PRBに対する構成がサポートされない)ことに留意する。また、同期化ラスターが40MHz最小CH BWを有する帯域に対するものと同じであるか又は小さければ、他の帯域にもこのテーブルが用いられることができることに留意する。表14Aは、{SS SCS,RMSI SCS}={30kHz,15kHz}の場合、少なくとも最小CH BWが40MHzである帯域に対するRMSI CORESET構成を例示したものである。
表14Bは、{SS SCS,RMSI SCS}={30kHz,30kHz}の場合、少なくとも最小CH BWが40MHzである帯域に対するRMSI CORESET構成を例示したものである。
第4例では、NR帯域において、最小CH BW=40MHzである場合、SS SCSは30kHzに決定される。この帯域に対して、SSラスターが23040kHz(SS SCSで64PRB)で定義された場合、異なったSSラスターを使用する時、周波数オフセット表示が異なる場合があるので、CORESET構成が上記表と異なる場合がある。周波数オフセット(PRBレベル)構成方式の要約が表15に示されている。
本議論では、最大TX BWが40MHzであり、最小UE BWが20MHzと定義されると、15kHzRMSI SCSを有するRMSI CORESET BWの192PRB及び30kHzRMSI SCSを有するRMSI CORESET BWの96PRBに対する構成がサポートされない。表15は、TDMケースに対するΔF2構成の例を示す。
SCS_CORESET=15kHzに対するこのような例で、キャリアBWが40MHz(SSニューマロラジで106PRB及びRMSIニューマロラジで216PRB)で、RMSI CORESET BWが48PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで64PRB及びRMSI SCSで128PRB)、Δf2=169PRBであり、これにより、N_ΔF2=1、すなわち1つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から4PRBであり得る。
SCS_CORESET=15kHzに対するこのような例で、キャリアBWが40MHz(SSニューマロラジで106PRB及びRMSIニューマロラジで216PRB)で、RMSI CORESET BWが96PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで64PRB及びRMSI SCSで128PRB)、Δf2=121PRBであり、これにより、N_ΔF2=2、すなわち2つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から0、56PRBであり得る。
SCS_CORESET=15kHzに対するこのような例で、キャリアBWが40MHz(SSニューマロラジで106PRB及びRMSIニューマロラジで216PRB)で、RMSI CORESET BWが192PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで64PRB及びRMSI SCSで128PRB)、Δf2=25PRBであり、これにより、N_ΔF2=7、すなわち7つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点からX、X+25、X+50、X+75、X+100、X+125PRBであることができ、ここで、Xは14又は15であることができる。
SCS_CORESET=30kHzに対するこのような例で、キャリアBWが40MHz(SS及びRMSIニューマロラジで106PRB)で、RMSI CORESET BWが24PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで64PRB)、Δf2=83PRBであり、これにより、N_ΔF2=1、すなわち1つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から2PRBであり得る。
SCS_CORESET=30kHzに対するこのような例で、キャリアBWが40MHz(SS及びRMSIニューマロラジで106PRB)で、RMSI CORESET BWが48PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで64PRB)、Δf2=59PRBであり、これにより、N_ΔF2=2、すなわち2つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から0、28PRBであり得る。
SCS_CORESET=30kHzに対するこのような例で、キャリアBWが40MHz(SS及びRMSIニューマロラジで106PRB)で、RMSI CORESET BWが96PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで64PRB)、Δf2=11PRBであり、これにより、N_ΔF2=6、すなわち6つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点からX+11、X+22、X+33、X+44、X+55、X+66PRBであることができ、ここで、Xは0又は−1であることができる。
40MHz最小CH BW及び30kHzSS SCSを有する帯域に対するCORESET構成(CORESETに対する互いに異なるシンボル数選択と組み合わせられた周波数PRBオフセット)の一例が表16A及び表16Bと同様に要約されることができ、ここで、この2つの表は、{SCS_SS,SCS_RMSI}の互いに異なる組み合わせに対して決定され、例えば、表16Aは、{SS SCS,RMSI SCS}={30kHz,15kHz}に対するもので、表16Bは、{SS SCS,RMSI SCS}={30kHz,30kHz}に対するものである。最小UE BWはこの帯域に対して20MHzであると仮定される(例えば、15kHzRMSI SCSを有するRMSI CORESET BWの192PRB及び30kHzRMSI SCSを有するRMSI CORESET BWの96PRBに対する構成がサポートされない)ことに留意する。また、同期化ラスターが40MHz最小CH BWを有する帯域に対するものと同じ又は小さい場合、他の帯域にもこのテーブルが用いられることができることに留意する。表16Aは、{SS SCS,RMSI SCS}={30kHz,15kHz}の場合、少なくとも最小CH BWが40MHzである帯域に対するRMSI CORESET構成を例示したものである。
表16Bは、{SS SCS,RMSI SCS}={30kHz,30kHz}の場合、少なくとも最小CH BWが40MHzである帯域に対するRMSI CORESET構成を例示したものである。
第5例では、NR帯域において、最小CH BW=20MHzである場合、SS SCSは30kHzに決定される。この帯域に対して、SSラスターが10080kHz(SS SCSで28PRB)に定義された場合、異なったSSラスターを使用する時、周波数オフセット表示が異なる場合があるので、CORESET構成が上記表と異なる場合がある。周波数オフセット(PRBレベル)構成方式の要約が表17に示されている。表17は、TDMケースに対するΔF2構成の例を示す。
SCS_CORESET=15kHzに対するこのような例で、キャリアBWが20MHz(SSニューマロラジで51PRB及びRMSIニューマロラジで106PRB)で、RMSI CORESET BWが48PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで28PRB及びRMSI SCSで56PRB)、Δf2=59PRBであり、これにより、N_ΔF2=1、すなわち1つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から4PRBであり得る。
SCS_CORESET=15kHzに対するこのような例で、キャリアBWが20MHz(SSニューマロラジで51PRB及びRMSIニューマロラジで106PRB)で、RMSI CORESET BWが96PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで28PRB及びRMSI SCSで56PRB)、Δf2=11PRBであり、これにより、N_ΔF2=6、すなわち6つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点からX、X+11、X+22、X+33、X+44、X+55PRBであることができ、ここで、Xは0又は1であることができる。
SCS_CORESET=30kHzに対するこのような例で、キャリアBWが20MHz(SS及びRMSIニューマロラジで51PRB)で、RMSI CORESET BWが24PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCS及びRMSI SCSで28PRB)、Δf2=28PRBであり、これにより、N_ΔF2=1、すなわち1つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から2PRBであり得る。
SCS_CORESET=30kHzに対するこのような例で、キャリアBWが20MHz(SS及びRMSIニューマロラジで51PRB)で、RMSI CORESET BWが48PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCS及びRMSI SCSで28PRB)、Δf2=4PRBであり、これにより、N_ΔF2=7、すなわち7つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から2、6、10、14、18、22、26PRBであり得る。
20MHz最小CH BW及び30kHzSS SCSを有する帯域に対するCORESET構成(CORESETに対する互いに異なるシンボル数選択と組み合わせられた周波数PRBオフセット)の一例が表18A及び表18Bと同様に要約されることができ、ここで、この2つの表は、{SCS_SS,SCS_RMSI}の互いに異なる組み合わせに対して決定され、例えば、表18Aは、{SS SCS,RMSI SCS}={30kHz,15kHz}に対するもので、表18Bは、{SS SCS,RMSI SCS}={30kHz,30kHz}に対するものである。一例として、表18AではX=1である。他の例として、表18BではX=3である。表18Aは、{SS SCS,RMSI SCS}={30kHz,15kHz}の場合、少なくとも最小CH BWが20MHzである帯域に対するRMSI CORESET構成を例示したものである。
表18Bは、{SS SCS,RMSI SCS}={30kHz,30kHz}の場合、少なくとも最小CH BWが20MHzである帯域に対するRMSI CORESET構成を例示したものである。
第6例では、NR帯域において、最小CH BW=20MHzである場合、SS SCSは30kHzに決定される。この帯域に対して、SSラスターが8640kHz(SS SCSで64PRB)に定義された場合、異なったSSラスターを使用する時、周波数オフセット表示が異なる場合があるので、CORESET構成が上記表と異なる場合がある。周波数オフセット(PRBレベル)構成方式の要約が表19に示されている。表19は、TDMケースに対するΔF2構成の例を示す。
SCS_CORESET=15kHzに対するこのような例で、キャリアBWが20MHz(SSニューマロラジで51PRB及びRMSIニューマロラジで106PRB)で、RMSI CORESET BWが48PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで24PRB及びRMSI SCSで48PRB)、Δf2=59PRBであり、これにより、N_ΔF2=1、すなわち1つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から4PRBであり得る。
SCS_CORESET=15kHzに対するこのような例で、キャリアBWが20MHz(SSニューマロラジで51PRB及びRMSIニューマロラジで106PRB)で、RMSI CORESET BWが96PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで24PRB及びRMSI SCSで48PRB)、Δf2=11PRBであり、これにより、N_ΔF2=5、すなわち5つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から6、17、28、39、50PRBであり得る。
SCS_CORESET=30kHzに対するこのような例で、キャリアBWが20MHz(SS及びRMSIニューマロラジで51PRB)で、RMSI CORESET BWが24PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCS及びRMSI SCSで24PRB)、Δf2=28PRBであり、これにより、N_ΔF2=1、すなわち1つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から2PRBであり得る。
SCS_CORESET=30kHzに対するこのような例で、キャリアBWが20MHz(SS及びRMSIニューマロラジで51PRB)で、RMSI CORESET BWが48PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCS及びRMSI SCSで24PRB)、Δf2=4PRBであり、これにより、N_ΔF2=6、すなわち6つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から4、8、12、16、20、24PRBであり得る。
20MHz最小CH BW及び30kHzSS SCSを有する帯域に対するCORESET構成(CORESETに対する互いに異なるシンボル数選択と組み合わせられた周波数PRBオフセット)の一例が表20A及び表20Bと同様に要約されることができ、ここで、この2つの表は、{SCS_SS,SCS_RMSI}の互いに異なる組み合わせに対して決定され、表20Aは、{SS SCS,RMSI SCS}={30kHz,15kHz}に対するもので、表20Bは、{SS SCS,RMSI SCS}={30kHz,30kHz}に対するものである。一例として、表20AではX=1である。他の例として、表20BではX=3である。表20Aは、{SS SCS,RMSI SCS}={30kHz,15kHz}の場合、少なくとも最小CH BWが20MHzである帯域に対するRMSI CORESET構成を例示したものである。
表20Bは、{SS SCS,RMSI SCS}={30kHz,30kHz}の場合、少なくとも最小CH BWが20MHzである帯域に対するRMSI CORESET構成を例示したものである。
第7例では、NR帯域において、最小CH BW=100MHzである場合、SS SCSは120kHzに決定される。この帯域に対して、SSラスターが51840kHz(SS SCSで36PRB)に定義された場合、異なったSSラスターを使用する時、周波数オフセット表示が異なる場合があるので、CORESET構成が上記表と異なる場合がある。パターン1に対する、周波数オフセット(PRBレベル)構成方式の要約が表21に示されている。表21は、TDMケースに対するΔF2構成の例を示す。
SCS_CORESET=60kHz及び多重化パターン1に対するこのような例で、キャリアBWが100MHz(SSニューマロラジで66PRB及びRMSIニューマロラジで132PRB)で、RMSI CORESET BWが48PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで36PRB及びRMSI SCSで72PRB)、Δf2=85PRBであり、これにより、N_ΔF2=1、すなわち1つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から4PRBであり得る。
SCS_CORESET=60kHz及び多重化パターン1に対するこのような例で、キャリアBWが100MHz(SSニューマロラジで66PRB及びRMSIニューマロラジで132PRB)で、RMSI CORESET BWが96PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS SCSで36PRB及びRMSI SCSで72PRB)、Δf2=37PRBであり、これにより、N_ΔF2=2、すなわち2つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から10、46PRBであり得る。
SCS_CORESET=120kHz及び多重化パターン1に対するこのような例で、キャリアBWが100MHz(SS及びRMSIニューマロラジで66PRB)で、RMSI CORESET BWが24PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS及びRMSI SCSで36PRB)、Δf2=43PRBであり、これにより、N_ΔF2=1、すなわち1つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から2PRBであり得る。
SCS_CORESET=120kHz及び多重化パターン1に対するこのような例で、キャリアBWが100MHz(SS及びRMSIニューマロラジで66PRB)で、RMSI CORESET BWが48PRBである場合、表示範囲はSSラスターと同じであることができ(例えば、SS及びRMSI SCSで36PRB)、Δf2=19PRBであり、これにより、N_ΔF2=2、すなわち2つの構成でSSブロック及びRMSI CORESETのエッジの間のPRBレベル周波数オフセットを構成するに十分で、可能な値はRMSI CORESETニューマロラジ観点から5、23PRBであり得る。
多重化パターン2及びパターン3に対するこのような例では、2つの構成(例えばSSブロックの上端又は下端)で十分で、PRBオフセット値はΔF1の値及びSS及びRMSIのSCSが同じであるか否かに依存する。
100MHz最小CH BW及び120kHzSS SCSを有する帯域に対するCORESET構成(CORESETに対する互いに異なるシンボル数選択と組み合わせられた周波数PRBオフセット)の一例が表22A及び表22Bと同様に要約されることができ、ここで、この2つの表は、{SCS_SS,SCS_RMSI}の互いに異なる組み合わせに対して決定され、表22Aは、{SS SCS,RMSI SCS}={120kHz,60kHz}に対するもので、表22Bは、{SS SCS,RMSI SCS}={120kHz,120kHz}に対するものである。表22Aは、{SS SCS,RMSI SCS}={120kHz,60kHz}の場合、少なくとも最小CH BWが100MHzである帯域に対するRMSI CORESET構成を例示したものである。
表22Bは、{SS SCS,RMSI SCS}={120kHz,120kHz}の場合、少なくとも最小CH BWが100MHzである帯域に対するRMSI CORESET構成を例示したものである。
構成テーブル併合
複数のCORESET構成テーブルが互いに異なる最小CH BWを有する重複帯域に対してサポートされ得る場合、1つのアプローチでは、複数の構成テーブルが1つのテーブルに併合されてすべての帯域をサポートできる。
表23A乃至表23Eは、表7Aが5MHz最小CH BWを有する帯域に独占的に用いられ、表12Aが10MHz最小CH BWを有する帯域に独占的に用いられる場合、最小CH BWが5MHz又は10MHzである帯域を同時にサポートするために{SS SCS,RMSI SCS}={15kHz,15kHz}に対して、表7A及び表12Aを併合する例である。表23Aは、{SS SCS,RMSI SCS}={15kHz,15kHz}の場合、少なくとも最小CH BWが5MHz又は10MHzである帯域に対するRMSI CORESET構成を例示したものである。
表23Bは、{SS SCS,RMSI SCS}={15kHz,15kHz}の場合、少なくとも最小CH BWが5MHz又は10MHzである帯域に対するRMSI CORESET構成を例示したものである。
表23Cは、{SS SCS,RMSI SCS}={15kHz,15kHz}の場合、少なくとも最小CH BWが5MHz又は10MHzである帯域に対するRMSI CORESET構成を例示したものである。
表23Dは、{SS SCS,RMSI SCS}={15kHz,15kHz}の場合、少なくとも最小CH BWが5MHz又は10MHzである帯域に対するRMSI CORESET構成を例示したものである。
表23Eは、{SS SCS,RMSI SCS}={15kHz,15kHz}の場合、少なくとも最小CH BWが5MHz又は10MHzである帯域に対するRMSI CORESET構成を例示したものである。
表24Aは、表14Aが40MHz最小CH BWを有する帯域に独占的に用いられ、表20Aが20MHz最小CH BWを有する帯域に独占的に用いられる場合、最小CH BWが40MHz又は20MHzである帯域を同時にサポートするために{SS SCS,RMSI SCS}={30kHz,15kHz}に対して、表14A及び表20Aを併合する例である。表24Aは、{SS SCS,RMSI SCS}={30kHz,15kHz}の場合、少なくとも最小CH BWが20MHz又は40MHzである帯域に対するRMSI CORESET構成を例示したものである。
表24Bは、表14Bが40MHz最小CH BWを有する帯域に独占的に用いられ、表20Bが20MHz最小CH BWを有する帯域に独占的に用いられる場合、最小CH BWが40MHz又は20MHzである帯域を同時にサポートするために{SS SCS,RMSI SCS}={30kHz,30kHz}に対して、表14B及び表20Bを併合する例である。一例として、表24AではX=1である。他の例として、表24BではX=3である。表24Bは、{SS SCS,RMSI SCS}={30kHz,30kHz}の場合、少なくとも最小CH BWが20MHz又は40MHzである帯域に対するRMSI CORESET構成を例示したものである。
測定目的のための構成強化。
一実施形態で、それが該当テーブルに含まれず予備された構成が該当テーブルで利用可能な場合、CORESET BW及び複数のCORESETシンボルの全ての組み合わせに対して、SSブロック及びRMSI CORESET BWの中央整列構成が多重化パターン1に対して追加され得る。SSブロック及びRMSI CORESET BWの中央整列を追加する目的はSSブロックの信号(例えば、SSS)を使用してより良好な測定のためのものであって、この構成は必須ではない(例えば、全体構成数が理論上最小構成数を超過する場合がある)。
一例で、予備された構成のうち1つを使用して、“多重化パターン”=パターン1及び“CORESETのシンボル数”=1、2又は3と組み合わせられる“CORESET BW”=24PRBに対するΔF2=14が表7Bに追加され得る。
一例で、予備された構成のうち3つを使用して、“多重化パターン”=パターン1及び“CORESETのシンボル数”=1、2又は3と組み合わせられる“CORESET BW”=48PRBに対するΔF2=19が表7Bに追加され得る。
他の例で、予備された構成のうち3つを使用して、“多重化パターン”=パターン1及び“CORESETのシンボル数”=1、2又は3と組み合わせられる“CORESET BW”=48PRBに対するΔF2=4が表7Cに追加され得る。
さらに他の例で、予備された構成のうち3つを使用して、“多重化パターン”=パターン1及び“CORESETのシンボル数”=1、2及び3と組み合わせられる“CORESET BW”=48PRBに対するΔF2=4が表7Eに追加され得る。
さらに他の例で、予備された構成のうち1つを使用して、“多重化パターン”=パターン1及び“CORESETのシンボル数”=2と組み合わせられる“CORESET BW”=24PRBに対するΔF2=2が表7Fに追加され得る。
さらに他の例で、予備された構成のうち2つを使用して、“多重化パターン”=パターン1及び“CORESETのシンボル数”=1及び2と組み合わせられる“CORESET BW”=96PRBに対するΔF2=8が表7Gに追加され得る。
さらに他の例で、予備された構成のうち2つを使用して、“多重化パターン”=パターン1及び“CORESETのシンボル数”=1及び2と組み合わせられる“CORESET BW”=48PRBに対するΔF2=4が表7Hに追加され得る。
さらに他の例で、予備された構成のうち3つを使用して、“多重化パターン”=パターン1及び“CORESETのシンボル数”=1、2及び3と組み合わせられる“CORESET BW”=96PRBに対するΔF2=28が表14Aに追加され得る。
さらに他の例で、予備された構成のうち2つを使用して、“多重化パターン”=パターン1及び“CORESETのシンボル数”=2及び3と組み合わせられる“CORESET BW”=24PRBに対するΔF2=2が表14Bに追加され得る。
さらに他の例で、予備された構成のうち3つを使用して、“多重化パターン”=パターン1及び“CORESETのシンボル数”=1、2及び3と組み合わせられる“CORESET BW”=48PRBに対するΔF2=14が表14Cに追加され得る。
本開示が例示的な実施形態で説明されたが、多様な変更及び修正が当業者に提案され得る。本開示は、添付された請求範囲の範囲内にあるこのような変更及び修正を含むことが意図される。
本願の説明のうちいかなるものも任意の特定要素、ステップ又は機能が請求範囲に含まれるべき必須要素であることを示すと解釈されてはならない。特許対象の範囲は請求範囲によってのみ定義される。