JP2021184376A - Protective device - Google Patents
Protective device Download PDFInfo
- Publication number
- JP2021184376A JP2021184376A JP2020090008A JP2020090008A JP2021184376A JP 2021184376 A JP2021184376 A JP 2021184376A JP 2020090008 A JP2020090008 A JP 2020090008A JP 2020090008 A JP2020090008 A JP 2020090008A JP 2021184376 A JP2021184376 A JP 2021184376A
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- electrodes
- pair
- insulating layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001681 protective effect Effects 0.000 title claims abstract description 32
- 239000012212 insulator Substances 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 11
- 238000007650 screen-printing Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 230000008054 signal transmission Effects 0.000 description 5
- 239000006096 absorbing agent Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Thermistors And Varistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本開示は、一般に保護装置に関し、より詳細には放電用空洞を備えた保護装置に関する。 The present disclosure relates generally to protective devices, and more particularly to protective devices with discharge cavities.
従来、サージアブソーバとしての保護装置が知られている(特許文献1参照)。 Conventionally, a protective device as a surge absorber is known (see Patent Document 1).
特許文献1のサージアブソーバでは、絶縁体ブロック(セラミック素子)の内部に第1および第2の一対の内部電極と、第1および第2の一対の内部電極の一部が露出するように配置された放電用空洞とを備えたサージアブソーバにおいて、放電用空洞の近傍に、応力緩和用のダミー空洞を配設する。内部電極の主面に垂直な方向の一方側を上側、他方側を下側とした場合に、ダミー空洞を絶縁体層を介して、放電用空洞の上側または下側、あるいは上側と下側の両側に配設する。また、ダミー空洞を放電用空洞と略同軸上に位置させる。 In the surge absorber of Patent Document 1, the first and second pair of internal electrodes and a part of the first and second pair of internal electrodes are arranged so as to be exposed inside the insulator block (ceramic element). In the surge absorber provided with the discharge cavity, a dummy cavity for stress relaxation is arranged in the vicinity of the discharge cavity. When one side in the direction perpendicular to the main surface of the internal electrode is the upper side and the other side is the lower side, the dummy cavity is placed on the upper or lower side of the discharge cavity or on the upper and lower sides via the insulator layer. Arrange on both sides. In addition, the dummy cavity is positioned substantially coaxially with the discharge cavity.
一方、従来の保護装置を同一の回路に2個使用した場合、個々の静電容量差が大きい保護装置を使用すると、信号波形になまりが発生して信号波形が悪化する課題がある。 On the other hand, when two conventional protection devices are used in the same circuit, if a protection device having a large difference in capacitance is used, there is a problem that the signal waveform is blunted and the signal waveform is deteriorated.
本開示は上記課題に鑑みてなされ、個々の静電容量差が小さく、信号劣化への影響が少ない保護装置を提供することを目的とする。 The present disclosure has been made in view of the above problems, and an object of the present invention is to provide a protective device having a small difference in individual capacitance and a small influence on signal deterioration.
本開示の一態様に係る保護装置は、絶縁層に第1空洞及び第2空洞を有し、第1素子と、第2素子と、を備える。前記第1素子は、前記第1空洞を介して互いに対向する一対の第1電極を有する。前記第2素子は、前記第2空洞を介して互いに対向する一対の第2電極を有する。前記第1素子は、前記一対の第1電極間の電圧が放電電圧に達した場合に前記第1空洞において放電を生じさせる。前記第2素子は、前記一対の第2電極間の電圧が放電電圧に達した場合に前記第2空洞において放電を生じさせる。 The protective device according to one aspect of the present disclosure has a first cavity and a second cavity in the insulating layer, and includes a first element and a second element. The first element has a pair of first electrodes facing each other through the first cavity. The second element has a pair of second electrodes facing each other via the second cavity. The first element causes a discharge in the first cavity when the voltage between the pair of first electrodes reaches the discharge voltage. The second element causes a discharge in the second cavity when the voltage between the pair of second electrodes reaches the discharge voltage.
本開示によると、個々の静電容量差が小さく、信号劣化への影響が少ない保護装置を提供することができる。 According to the present disclosure, it is possible to provide a protective device having a small difference in individual capacitance and a small influence on signal deterioration.
以下に説明する実施形態及び変形例は、本開示の一例に過ぎず、本開示は、実施形態及び変形例に限定されない。以下の実施形態及び変形例以外であっても、本開示に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。 The embodiments and modifications described below are merely examples of the present disclosure, and the present disclosure is not limited to the embodiments and modifications. Other than the following embodiments and modifications, various changes can be made according to the design and the like as long as they do not deviate from the technical idea of the present disclosure.
また、本実施形態でいう「同一」とは、完全一致、及び製造誤差の範囲(例えば、±10%未満)を含むものとする。 Further, "identical" in the present embodiment includes an exact match and a range of manufacturing error (for example, less than ± 10%).
(実施形態)
以下、本実施形態に係る保護装置30について、図1〜図7Bを用いて説明する。
(Embodiment)
Hereinafter, the
(1)概要
高速インターフェース周辺機器、携帯電話やスマートフォンなどの電子機器などに、静電気(ESD:Electro-Static Discharge)への対策としてバリスタ、サージアブソーバなどの保護装置が用いられる。高速インターフェース周辺機器においては、差動信号伝送が用いられている。差動信号伝送とは、2本の信号線間の電位差で信号を伝送することである。
(1) Overview For high-speed interface peripheral devices and electronic devices such as mobile phones and smartphones, protective devices such as varistor and surge absorber are used as measures against static electricity (ESD: Electro-Static Discharge). Differential signal transmission is used in high-speed interface peripherals. Differential signal transmission is the transmission of a signal by the potential difference between two signal lines.
本実施形態に係る保護装置30は、ESDに脆弱な部品をESDから保護するESDサプレッサである。以下の説明では、保護装置30は、ESDサプレッサ30として説明する。
The
ESDサプレッサ30は、図1〜図3に示すように、第1素子21と、第2素子22と、絶縁層7と、を備える。第1素子21は、第3電極3と、第4電極4と、第1空洞1と、を有する。また、第2素子22は、第5電極5と、第6電極6と第2空洞2と、を有する。第1空洞1及び第2空洞2は、同一の絶縁層7に形成されている。つまり、絶縁層7は第1空洞1及び第2空洞2を有する。
As shown in FIGS. 1 to 3, the
ESDサプレッサ30は、図2に示すように、絶縁層8と、絶縁層9と、絶縁層10と、を積層した第1絶縁層ブロック14と、絶縁層11と、絶縁層12と、絶縁層13と、を積層した第2絶縁層ブロック15と、を更に備える。
As shown in FIG. 2, the
第1素子21は、第3電極3と第4電極4との間の電位差が、放電電圧に到達した場合に第3電極3と第4電極4との間の第1空洞1に放電を生じさせる。第1素子21は、第1空洞1に放電を生じさせることで、ESDによる電流をグランド(GND)にバイパスさせて、IC(Integrated Circuit)等の保護対象をESDから保護する。
The
第2素子22は、第5電極5と第6電極6との間の電位差が、放電電圧に到達した場合に第5電極5と第6電極6との間の第2空洞2に放電を生じさせる。第2素子22は、第2空洞2に放電を生じさせることで、ESDによる電流をグランド(GND)にバイパスさせて、IC(Integrated Circuit)等の保護対象をESDから保護する。
The
ESDサプレッサ30は、図3に示すように、インターフェース(IF:Interface)回路20と、コモンモードチョークコイル(CMCC:Common Mode Choke Coil)23との間に接続される。具体的には、IF回路20から、CANトランシーバ(Controller Area Network-Transceiver)24へ向かう往路の信号線に第1素子21の一端が接続されている。第1素子21の他端は接地されている。CANトランシーバ24からIF回路20へ向かう復路の信号線に第2素子22の一端が接続する。第2素子22の他端は接地されている。
As shown in FIG. 3, the
CANトランシーバは、CAN規格の送受信機である。CANは、シリアル通信プロトコルの一種類である。CAN規格のホストコンピュータを用いずに、マイクロコントローラやデバイスを接続することができる。 The CAN transceiver is a CAN standard transmitter / receiver. CAN is a type of serial communication protocol. Microcontrollers and devices can be connected without using a CAN standard host computer.
コモンモードチョークコイル23は、コモンモードノイズを低減するフィルタである。コモンモードチョークコイル23は、伝送モードによって信号とノイズを分離する。伝送モードは、ディファレンシャルモードとコモンモードの2種類あり、信号は原則としてディファレンシャルモードが使用される。コモンモードチョークコイル23は、コモンモードにだけ作用するフィルタであり、高速信号であるディファレンシャルモードに影響を与えることなく、コモンモードにおいて発生するコモンモードノイズを低減する。
The common
ESDサプレッサ30を保護装置30として回路に接続する影響については、オシロスコープでの信号確認(図6参照)及びeye diagramによる信号評価を実施している。オシロスコープでの信号確認では、入力した信号に対して、信号成分とノイズ成分に分けられ、出力されているかを評価する。
Regarding the influence of connecting the
eye diagramでは、図3に示す回路において、IF回路20からの信号と、CANトランシーバ24の側の信号を接続したものである。これらのインプット及びアウトプットをサンプリングし、重ね合わせてグラフィカルに表示したものをeye diagramという。eye diagramでは、eye diagramの内側の開口面積を評価すると共に、周期や電圧を評価することもできる。
In the eye diagram, in the circuit shown in FIG. 3, the signal from the
(2)構成
本実施形態のESDサプレッサ30は、図1〜図3に示すように、ESDサプレッサ30に、第1素子21と第2素子22との2つのESDサプレッサを備えている。第1素子21は、第1空洞1と、第3電極3と、第4電極4と、を備える。第2素子22は、第2空洞2と、第5電極5と、第6電極6と、を備える。
(2) Configuration As shown in FIGS. 1 to 3, the
ESDサプレッサ30は、図2に示すように、絶縁層8と、絶縁層9と、絶縁層10と、を積層した第1絶縁層ブロック14と、絶縁層11と、絶縁層12と、絶縁層13と、を積層した第2絶縁層ブロック15と、を更に備える。
As shown in FIG. 2, the
第1絶縁層ブロック14及び第2絶縁層ブロック15は、ESD放電が発生する第1素子21及び第2素子22を周囲から隔離し、電気的に絶縁状態を保っている。
The first insulating
第1空洞1と第2空洞2とは、同一の絶縁層7に形成された空洞である。このため、第1素子21と第2素子22とは、絶縁層7の厚みを共有している。また、絶縁層7において、第1空洞1と第2空洞2とは、異なる領域に設けられている。
The first cavity 1 and the
第1空洞1及び第2空洞2の空洞には、空気又は不活性ガスが封入された構造を有する。本実施形態では、空気が封入された構造として説明する。
The cavities of the first cavity 1 and the
第1空洞1を介して一対の第1電極40が設けられている。具体的には、一対の電極40のうち第3電極3は、絶縁層7の厚さ方向において互いに対向する2つの面のうち一方の面(以下、第1の面)に設けられている。より詳細には、絶縁層7の厚さ方向から絶縁層7を見て、第3電極3の一部の部位は第1空洞1と重なっており、残りの部位のうち少なくとも一部は第1の面と接している(重なっている)。残りの部位は、第1空洞1と重なっている。一対の電極40のうち第4電極4は、絶縁層7の厚さ方向において互いに対向する2つの面のうち他方の面(以下、第2の面)に設けられている。より詳細には、絶縁層7の厚さ方向から絶縁層7を見て、第4電極4の一部の部位は第1空洞1と重なっており、残りの部位のうち少なくとも一部は第2の面と接している(重なっている)。残りの部位は、第1空洞1と重なっている。
A pair of
第2空洞2を介して一対の第2電極41が設けられている。具体的には、一対の電極41のうち第5電極5は、絶縁層7の厚さ方向において互いに対向する2つの面のうち第1の面に設けられている。より詳細には、絶縁層7の厚さ方向から絶縁層7を見て、第5電極5の一部の部位は第2空洞2と重なっており、残りの部位のうち少なくとも一部は第1の面と接している(重なっている)、残りの部位のうち少なくとも一部は、第2空洞2と重なっている。一対の電極40のうち第6電極6は、絶縁層7の厚さ方向において互いに対向する2つの面のうち第2の面に設けられている。より詳細には、絶縁層7の厚さ方向から絶縁層7を見て、第6電極6の一部の部位は第2空洞2と重なっており、残りの部位のうち少なくとも一部は第2の面と接している(重なっている)。残りの部位は、第2空洞2と重なっている。 次に、電極について説明する。第1素子21は、第3電極3と、第4電極4と、を備える。第3電極3と第4電極4とが、一対の第1電極40を構成する。
A pair of
第2素子22は、第5電極5と、第6電極6と、を備える。第5電極5と第6電極6とが、一対の第2電極41を構成する。
The
一対の第1電極40と、一対の第2電極41とは、同一の形状をしている。つまり、第3電極3と、第4電極4と、第5電極5と、第6電極6とは、同一の形状をしている。
The pair of
一対の第1電極40の形状における長手方向に沿った向きと、一対の第2電極の形状における長手方向に沿った向きとは同一方向である。つまり、一対の第1電極40と一対の第2電極41とは、同じ方向に沿って配置されている。また、第3電極3と、第4電極4と、第5電極5と、第6電極6とは、それぞれの長手方向に沿った向きで同じ方向を向いている。
The orientation along the longitudinal direction in the shape of the pair of
第3電極3と、第4電極4とが第1空洞1を介して対向しているので、一対の第1電極40の間隔は、第1空洞1の厚みである。一方、第5電極5と第6電極6とが第2空洞2を介して対向しているので、一対の第2電極41の間隔は、第2空洞2の厚みである。第1空洞1と第2空洞2とは、絶縁層7に形成された空洞であるので、第1空洞1と第2空洞2とは、絶縁層7の厚みと同一の厚みを有する。つまり、一対の第1電極40と一対の第2電極41との間隔は、同一である。
Since the
一対の第1電極40は、第2絶縁層ブロック15から第1絶縁層ブロック14を見る方向において、第3電極3と、第4電極4とは重なる面積を有している。つまり、一対の第1電極40は、対向する面積を有する(図1参照)。また、一対の第2電極41についても、第2絶縁層ブロック15から第1絶縁層ブロック14を見る方向において、第5電極5と、第6電極6とは重なる面積を有している。つまり、一対の第2電極41は、対向する面積を有している。
The pair of
誘電率をε、対向する電極の面積をS、対向する電極間の距離をdとし、空間の静電容量をCとすると、一般に静電容量Cは次式で表わされる。
C=ε・S/d
Assuming that the permittivity is ε, the area of the facing electrodes is S, the distance between the facing electrodes is d, and the capacitance of the space is C, the capacitance C is generally expressed by the following equation.
C = ε ・ S / d
第1空洞1及び第2空洞2には空気が封入されているので、第1素子21と第2素子22との誘電率εは同一であるとみなすことができる。
Since air is sealed in the first cavity 1 and the
一対の第1電極40と一対の第2電極41とは、対向する電極において、重なる面積を有しており、この面積が同一の場合には、式1から、第1素子21と第2素子22との静電容量は同一であると言える。
The pair of
本実施形態においては、2個の保護素子である第1素子21と第2素子22とは、製造時のばらつきが少ない同一ロットである2個が1体となったESDサプレッサ30として使用される。
In the present embodiment, the two protective elements, the
本実施形態のESDサプレッサ30の製造方法について説明する。まず、絶縁層8〜10を形成するために、絶縁シートを形成する。絶縁シートを積層することにより、絶縁層8〜10を積層した絶縁層ブロック14が形成される。
The manufacturing method of the
次に、絶縁層ブロック14の表面にスクリーン印刷法により、第3電極3及び第5電極5を形成する。スクリーン印刷法では、スクリーンマスクを絶縁層ブロック14にアライメントする。インクをマスクに塗布し、スキージを用いて絶縁層ブロック14の表面にマスクパターンを転写する。アライメントのずれ量の差異は、ロット毎にばらつきが生じるものの、同一ロットにおけるアライメントのずれ量の差異は、ロット毎のアライメントのずれ量の差異に比べて小さくなる。
Next, the
その後、絶縁層7をスクリーン印刷法により形成する。具体的には、絶縁層ブロック14の表面に第3電極3及び第5電極5を形成し、その上に絶縁層7をスクリーン印刷法を用いて形成する。絶縁層7は、第1空洞1及び第2空洞2を有する。第1空洞1及び第2空洞2を形成する領域には、空洞を形成するための材料を埋め込む。スクリーン印刷法において、アライメントして絶縁層7を形成するために、第1空洞1と第3電極3との位置のずれ量と、第2空洞2と第5電極5との位置のずれ量と、は同一ロットであれば同等のずれ量となっている。
After that, the insulating
次に第4電極4と第6電極6とをスクリーン印刷法により形成する。第4電極4と第6電極6とを形成するスクリーン印刷において、マスクはアライメントして設置されるため、同一ロットであれば、第4電極4と第6電極6を形成するアライメントのずれ量は、異なるロットと比べるとアライメントのずれ量は小さくなる。
Next, the
その後、絶縁層7と、第4電極4及び第6電極6と、を覆うように絶縁シートを積層する。具体的には、絶縁層11〜13を積層し、絶縁層ブロック15を形成する。以上により、ESDサプレッサ30の原型は完成する。
After that, the insulating sheet is laminated so as to cover the insulating
次に、ESDサプレッサ30の原型を、圧力をかけながら高温で焼き上げることにより、ESDサプレッサ30が完成する。圧力をかけながら高温で焼き上げることにより、第1空洞1及び第2空洞2を形成するための材料はなくなり、第1空洞1及び第2空洞2は形成される。
Next, the
スクリーン印刷法を用いて形成されたESDサプレッサ30の第1素子21と第2素子22とは、第3電極3及び第5電極5、第1空洞1及び第2空洞2、第4電極及び第6電極6は、同一ロットで生産しており、アライメントのずれ量、ずれた方向等は同一である。また、絶縁層7は共通である。これらのことから、第1素子21と第2素子22とは、静電容量差は非常に小さく、別々のロットで生産した場合と比較しても小さくなっている。
The
このため、同一ロットで生産した第1素子21と第2素子22とは、別々のロットで生産した場合に比べると、性能差が小さくなっている。以上から、本実施形態のESDサプレッサ30は、静電容量差の少ない第1素子21と第2素子22とを有する。
Therefore, the performance difference between the
(3)動作
次に動作について説明する。
(3) Operation Next, the operation will be described.
ESDサプレッサ30は、図3に示すように、IF回路20と、CMCC(Common Mode Choke Coil)23との間に接続される。CMCC23は、CANトランシーバ24と接続されている。
As shown in FIG. 3, the
差動信号伝送を使用する回路において、信号線は2本が逆送で向かい合っており、信号は、2本の信号線の差分で取り出すことができる。第1信号線25及び第3信号線27が往路の信号線、第2信号線26及び第4信号線28が復路の信号線とする。
In a circuit using differential signal transmission, two signal lines face each other by reverse transmission, and the signal can be taken out by the difference between the two signal lines. The
往路において、IF20、第1信号線25、CMCC23、第3信号線27、CANトランシーバ24の順に信号は伝送する。
On the outward route, signals are transmitted in the order of IF20,
復路において、CANトランシーバ24、第4信号線28、CMCC23、第2信号線26、IF20の順に信号は伝送する。
On the return route, signals are transmitted in the order of the
IF20においてESDが発生した場合、ESDによる電流は、第1信号線25を通ってESDサプレッサ30の第1素子21に流れる。一対の第1電極40の電極間の電圧差が放電電圧に到達すると第1空洞1において放電を生じさせ、ESDから、CMCC23及びCANトランシーバ24の回路を保護する。
When ESD occurs in the
一方、ESDによる電流が第2信号線26に流れた場合には、ESDサプレッサ30の第2素子22に流れる。一対の第2電極41の電極間の電圧差が放電電圧に到達すると第2空洞2において放電を生じさせ、ESDから、CMCC23及びCANトランシーバ24の回路を保護する。
On the other hand, when the current due to ESD flows through the
図4Aに第1信号線25の電圧と時間の相関を示すグラフaを、図4Bに第2信号線26の電圧と時間の相関を示すグラフbを、それぞれ示す。
FIG. 4A shows a graph a showing the correlation between the voltage and time of the
図4A及び図4Bに示すように、ESDサプレッサ30の第1素子21の静電容量と第2素子22の静電容量とが同一の場合には、図4Aのグラフaと、図4Bのグラフbがほぼ同一となる。このため、図4Cのグラフcに示すように、第1信号線25と第2信号線26との差分は0に等しくなり、差動信号に与える影響は抑制される。つまり、ESDサプレッサ30の第1素子21と第2素子22との静電容量を揃えることで、差動信号に与える影響を抑制することができる。このため、個々の静電容量差が小さく、信号劣化への影響が少ない保護装置を提供することができる。
As shown in FIGS. 4A and 4B, when the capacitance of the
具体的な信号波形を図6に示す。図6では、図3に示す回路に、信号成分として入力したディファレンシャルモードの信号をグラフi、ノイズ成分としてコモンモードの信号をグラフj、CANトランシーバ24の受け取る信号をグラフkとして示している。
A specific signal waveform is shown in FIG. In FIG. 6, in the circuit shown in FIG. 3, the differential mode signal input as a signal component is shown as graph i, the common mode signal as noise component is shown as graph j, and the signal received by the
ESDサプレッサ30を用いると、ノイズ成分であるコモンモードはあるものの、図6のグラフjに示すように、一定の振幅に収めることができている。このため、CMCC23を経由することで、CANトランシーバ24は、グラフkに示すような信号成分を検知することができている。
When the
このときのeye diagramを図7Aに示す。図7AのグラフLは、図3に示すESDサプレッサ30を含んだ回路のeye diagramであり、図7BのグラフMは、図3に示す回路からESDサプレッサ30を除外した回路のeye diagramである。図7A及び図7Bを比較すると、eye diagramの周期及び電圧に差はない。このため、ESDサプレッサ30は、信号を阻害しておらず、保護装置30として適用できる。
The eye diagram at this time is shown in FIG. 7A. Graph L of FIG. 7A is an eye diagram of a circuit including the
(4)利点
ESDサプレッサ30の第1素子21の静電容量と第2素子22の静電容量とに顕著な差異がある場合について説明する。
(4) Advantages A case where there is a remarkable difference between the capacitance of the
図5Aに第1信号線25の電圧と時間の相関を示すグラフdを、図4Bに第2信号線26の電圧と時間の相関を示すグラフeを、それぞれ示す。
FIG. 5A shows a graph d showing the correlation between the voltage and time of the
図5A及び図5Bに示すように、ESDサプレッサ30の第1素子21の静電容量と第2素子22の静電容量に大きな差がある場合には、図5Aのグラフdと、図5Bのグラフeとの大きさに差異がある。このため、第1信号線25と第2信号線26との差分は、例えば、図5Cのグラフf、グラフg、グラフhに示すように、差動は0にはならず、差動で残留した信号成分がノイズ成分として信号成分に重畳する。
As shown in FIGS. 5A and 5B, when there is a large difference between the capacitance of the
このため、ESDサプレッサ30の第1素子21の静電容量と第2素子22の静電容量とに顕著な差異がある場合には、ESDサプレッサ30はノイズを生成する要因となる。
Therefore, when there is a significant difference between the capacitance of the
そこで、本実施形態の保護装置30は、第1空洞1と、第2空洞2を有し、第1素子21と、第2素子22と、を備える。第1素子21は、第1空洞1を介して互いに対向する一対の第1電極40を有する。第2素子22は、第2空洞2を介して互いに対向する一対の第2電極41を有する。第1素子21は、第1電極40間の電圧が放電電圧に達した場合に第1空洞1において放電を生じさせる。第2素子22は、第2電極41間の電圧が放電電圧に達した場合に第2空洞2において放電を生じさせる。
Therefore, the
この構成によると、上述したように、差動信号はほぼ0となる。そのため、個々の静電容量差が小さく、信号劣化への影響が少ない保護装置を提供することができる。 According to this configuration, as described above, the differential signal is almost zero. Therefore, it is possible to provide a protective device in which the individual capacitance difference is small and the influence on signal deterioration is small.
また、ESDサプレッサ30の第1素子21と第2素子22との静電容量の差がなくなることで、第1信号線25及び第2信号線26等の信号伝送を阻害する要因を小さくすることができる。
Further, by eliminating the difference in capacitance between the
(5)変形例
以下に、変形例について列記する。なお、以下に説明する変形例は、上記実施形態と適宜組み合わせて適用可能である。
(5) Modification examples The modification examples are listed below. The modifications described below can be applied in combination with the above embodiments as appropriate.
実施形態ではESDサプレッサ30は第1素子21及び第2素子22の2つの素子を持つ構成としたが、この構成に限定されない。例えば、素子は3つ以上であってもよい。例えば素子の数は3つで、3つの素子の中から2つを選択的に使用する構成であってもよい。また、素子は1つであってもよい。
In the embodiment, the
実施形態ではESDサプレッサ30の第1空洞1及び第2空洞2には空気が封入されている構成としたが、この構成に限定されない。例えば、不活性ガスが封入されていてもよい。また、誘電体で満たされていてもよい。
In the embodiment, the first cavity 1 and the
実施形態ではESDサプレッサ30の製造方法は、スクリーン印刷法を用いる構成としたが、この構成に限定されない。例えば、フープ材を用いて製造してもよい。製造時においては、フープ材により連結されており、連結された状態で、材料を積層して製造していくために、電極間の距離、重なり面積は塗布材などの厚さによって決定される。このため、同一ロットであれば、重なり面積のずれが生じた場合には1ロットすべてずれるので、第1素子21と第2素子22との性能差の揃ったESDサプレッサ30が形成される。
In the embodiment, the method for manufacturing the
実施形態ではESDサプレッサ30の製造方法はスクリーン印刷法を用いる構成としたが、この構成に限定されない。第1絶縁層ブロック14、第2絶縁層ブロック15、絶縁層7など必要な部材を圧着して製造してもよい。
In the embodiment, the method for manufacturing the
実施形態ではESDサプレッサはディファレンシャルとコモンとで1つずつ、第1素子21と、第2素子22とを有する構成としたが、この構成に限定されない。コモンにESDサプレッサを複数直列に接続してもよい。
In the embodiment, the ESD suppressor has one differential and one common, and has a
実施形態ではESDサプレッサ30の第1素子21と第2素子22とは、絶縁層7の異なる領域に設けられている構成としたが、この構成に限定されない。ESDサプレッサ30の第1素子21と第2素子22とは、絶縁層7の同一の領域に設けられていてもよい。つまり、第1空洞1と第2空洞2とは繋がっていてもよい。
In the embodiment, the
(まとめ)
以上、説明したように、第1の態様に係る保護装置(30)は、絶縁層(7)に第1空洞(1)と、第2空洞(2)を有し、第1素子(21)と、第2素子(22)と、を備える。第1素子(21)は、第1空洞(1)を介して互いに対向する一対の第1電極(40)を有する。第2素子(22)は、第2空洞(2)を介して互いに対向する一対の第2電極(41)を有する。第1素子(21)は、一対の第1電極(40)間の電圧が放電電圧に達した場合に第1空洞(1)において放電を生じさせる。第2素子(22)は、一対の第2電極(41)間の電圧が放電電圧に達した場合に第2空洞(2)において放電を生じさせる。
(summary)
As described above, the protective device (30) according to the first aspect has the first cavity (1) and the second cavity (2) in the insulating layer (7), and the first element (21). And a second element (22). The first element (21) has a pair of first electrodes (40) facing each other via the first cavity (1). The second element (22) has a pair of second electrodes (41) facing each other via the second cavity (2). The first element (21) causes a discharge in the first cavity (1) when the voltage between the pair of first electrodes (40) reaches the discharge voltage. The second element (22) causes a discharge in the second cavity (2) when the voltage between the pair of second electrodes (41) reaches the discharge voltage.
この構成によると、個々の静電容量差が小さく、信号劣化への影響が少ない保護装置を提供することができる。 According to this configuration, it is possible to provide a protective device in which the individual capacitance difference is small and the influence on signal deterioration is small.
第2の態様に係る保護装置(30)では、第1の態様において、第1空洞(1)及び第2空洞(2)は、同一の絶縁層に形成されている。 In the protective device (30) according to the second aspect, in the first aspect, the first cavity (1) and the second cavity (2) are formed in the same insulating layer.
この構成によると、第1素子(21)と第2素子(22)との絶縁層(7)の厚さの相違を小さくすることができる。このため、ESDサプレッサ(30)の第1素子(21)と第2素子(22)との静電容量差を小さくすることができる。 According to this configuration, the difference in the thickness of the insulating layer (7) between the first element (21) and the second element (22) can be reduced. Therefore, the difference in capacitance between the first element (21) and the second element (22) of the ESD suppressor (30) can be reduced.
第3の態様に係る保護装置(30)では、第1又は第2の態様において、第1空洞(1)及び第2空洞(2)は、絶縁層(7)において、異なる領域に設けられている。 In the protective device (30) according to the third aspect, in the first or second aspect, the first cavity (1) and the second cavity (2) are provided in different regions in the insulating layer (7). There is.
この構成によると、第1素子(21)と第2素子(22)とは、同一の絶縁層(7)の異なる領域に形成されることで、第1素子(21)と第2素子(22)との電気的な絶縁状態に不具合が起きる可能性を抑制することができる。 According to this configuration, the first element (21) and the second element (22) are formed in different regions of the same insulating layer (7), so that the first element (21) and the second element (22) are formed. ) And the possibility of problems in the electrical insulation state can be suppressed.
第4の態様に係る保護装置(30)では、第1〜第3の態様のいずれかにおいて、一対の第1電極(40)の形状における長手方向に沿った向きと、一対の第2電極(41)の形状における長手方向に沿った向きとは、同一方向である。 In the protective device (30) according to the fourth aspect, in any one of the first to third aspects, the orientation along the longitudinal direction in the shape of the pair of first electrodes (40) and the pair of second electrodes ( The orientation along the longitudinal direction in the shape of 41) is the same direction.
この構成によると、一対の第1電極(40)の形状における長手方向に沿った向きと、一対の第2電極(41)の形状における長手方向に沿った向きとは、同一方向であることにより、第1素子(21)と第2素子(22)との静電容量差を抑制することができる。 According to this configuration, the orientation along the longitudinal direction in the shape of the pair of first electrodes (40) and the orientation along the longitudinal direction in the shape of the pair of second electrodes (41) are the same. , The difference in capacitance between the first element (21) and the second element (22) can be suppressed.
第5の態様に係る保護装置(30)では、第1〜第4の態様のいずれかにおいて、一対の第1電極(40)の形状と、前記一対の第2電極(41)の形状とは、同一である。 In the protective device (30) according to the fifth aspect, in any one of the first to fourth aspects, the shape of the pair of first electrodes (40) and the shape of the pair of second electrodes (41) are different. , Is the same.
この構成によると、形状が同一であれば、対向する面積を統一しやすく、ESDサプレッサ(30)の第1素子(21)と第2素子(22)との静電容量差を抑制することができる。 According to this configuration, if the shapes are the same, it is easy to unify the facing areas, and it is possible to suppress the capacitance difference between the first element (21) and the second element (22) of the ESD suppressor (30). can.
第6の態様に係る保護装置(30)では、第1〜第5の態様のいずれかにおいて、一対の第1電極(40)の間隔と、前記一対の第2電極(41)の間隔とは、同一である。 In the protective device (30) according to the sixth aspect, in any one of the first to fifth aspects, the distance between the pair of first electrodes (40) and the distance between the pair of second electrodes (41) are different. , Is the same.
この構成によると、第1素子(21)と第2素子(22)との静電容量差を抑制することができる。間隔は、静電容量に対して反比例で効果があるため、ESDサプレッサ(30)の第1素子(21)と第2素子(22)との静電容量差を小さくする効果がある。 According to this configuration, it is possible to suppress the capacitance difference between the first element (21) and the second element (22). Since the interval has an effect in inverse proportion to the capacitance, it has an effect of reducing the capacitance difference between the first element (21) and the second element (22) of the ESD suppressor (30).
第7の態様に係る保護装置(30)では、第1〜第6の態様のいずれかにおいて、一対の第1電極(40)と、前記一対の第2電極(41)とでは、前記一対の第1電極(40)の対向する方向から見て重なる面積と前記一対の第2電極(41)の対向する方向から見て重なる面積とは同一である。 In the protective device (30) according to the seventh aspect, in any one of the first to sixth aspects, the pair of the first electrodes (40) and the pair of the second electrodes (41) are the pair. The overlapping area of the first electrode (40) when viewed from the opposite direction is the same as the overlapping area of the pair of second electrodes (41) when viewed from the opposite direction.
この構成によると、重なる面積の大きさは静電容量の大きさに比例するため、重なる面積を同一にすることにより、第1素子(21)と第2素子(22)との静電容量差を抑制することができる。 According to this configuration, the size of the overlapping area is proportional to the size of the capacitance. Therefore, by making the overlapping area the same, the capacitance difference between the first element (21) and the second element (22). Can be suppressed.
1 第1空洞
2 第2空洞
7 絶縁層
21 第1素子
22 第2素子
30 保護装置
1
Claims (7)
前記第1空洞を介して互いに対向する一対の第1電極を有する第1素子と、
前記第2空洞を介して互いに対向する一対の第2電極を有する第2素子と、を備え、
前記第1素子は、一対の第1電極間の電圧が放電電圧に達した場合に前記第1空洞において放電を生じさせ、
前記第2素子は、一対の第2電極間の電圧が放電電圧に達した場合に前記第2空洞において放電を生じさせる、
保護装置。 The insulating layer has a first cavity and a second cavity,
A first element having a pair of first electrodes facing each other through the first cavity,
A second element having a pair of second electrodes facing each other through the second cavity.
The first element causes a discharge in the first cavity when the voltage between the pair of first electrodes reaches the discharge voltage.
The second element causes a discharge in the second cavity when the voltage between the pair of second electrodes reaches the discharge voltage.
Protective device.
請求項1に記載の保護装置。 The first cavity and the second cavity are formed in the same insulating layer.
The protective device according to claim 1.
請求項1又は2に記載の保護装置。 The protective device according to claim 1 or 2, wherein the first cavity and the second cavity are provided in different regions in the insulating layer.
請求項1〜3のいずれか1項に記載の保護装置。 The orientation along the longitudinal direction in the shape of the pair of first electrodes and the orientation along the longitudinal direction in the shape of the pair of second electrodes are the same direction.
The protective device according to any one of claims 1 to 3.
請求項1〜4のいずれか1項に記載の保護装置。 The shape of the pair of first electrodes and the shape of the pair of second electrodes are the same.
The protective device according to any one of claims 1 to 4.
請求項1〜5のいずれか1項に記載の保護装置。 The distance between the pair of first electrodes and the distance between the pair of second electrodes are the same.
The protective device according to any one of claims 1 to 5.
請求項1〜6のいずれか1項に記載の保護装置。 In the pair of first electrodes and the pair of second electrodes, the overlapping area of the pair of first electrodes when viewed from the opposite direction and the overlapping area of the pair of second electrodes when viewed from the opposite direction are defined. Is the same,
The protective device according to any one of claims 1 to 6.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020090008A JP7457946B2 (en) | 2020-05-22 | 2020-05-22 | protection device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020090008A JP7457946B2 (en) | 2020-05-22 | 2020-05-22 | protection device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021184376A true JP2021184376A (en) | 2021-12-02 |
JP7457946B2 JP7457946B2 (en) | 2024-03-29 |
Family
ID=78767529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020090008A Active JP7457946B2 (en) | 2020-05-22 | 2020-05-22 | protection device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7457946B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3528655B2 (en) | 1999-02-17 | 2004-05-17 | 三菱マテリアル株式会社 | Chip type surge absorber and method of manufacturing the same |
JP2004214005A (en) | 2002-12-27 | 2004-07-29 | Murata Mfg Co Ltd | Surge absorber and surge absorber array |
JP2007227259A (en) | 2006-02-24 | 2007-09-06 | Murata Mfg Co Ltd | Surge suppressor |
TW200952301A (en) | 2008-06-02 | 2009-12-16 | Inpaq Technology Co Ltd | Electro-static discharge protection device with low temperature co-fire ceramic and manufacturing method thereof |
JP5994097B2 (en) | 2011-11-25 | 2016-09-21 | パナソニックIpマネジメント株式会社 | Manufacturing method of anti-static parts and anti-static parts |
JP6179263B2 (en) | 2013-08-09 | 2017-08-16 | Tdk株式会社 | ESD protection parts |
-
2020
- 2020-05-22 JP JP2020090008A patent/JP7457946B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP7457946B2 (en) | 2024-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7821759B2 (en) | Surge absorption circuit | |
US9318256B2 (en) | Circuit protection device and method of manufacturing the same | |
US7830239B2 (en) | Device to protect against a surge voltage and an electronic apparatus including the same | |
KR101859830B1 (en) | Electronic component | |
JP4866952B2 (en) | Composite electronic components | |
KR101012965B1 (en) | Complex device | |
KR100845948B1 (en) | Circuit protection device and method of manufacturing the same | |
KR20100070996A (en) | Esd protection device and composite electronic component of the same | |
TWI399770B (en) | Laminated capacitors | |
KR20070076523A (en) | Multilayer feedthrough capacitor array | |
JP4449838B2 (en) | Surge absorption circuit | |
JP2012033976A (en) | Composite electronic component | |
TWI450642B (en) | Circuit protection device | |
JP2021184376A (en) | Protective device | |
JP4483552B2 (en) | Surge absorption circuit | |
US7312971B2 (en) | Surge absorption circuit and laminated surge absorption device | |
KR20190011437A (en) | Composite electronic component and board for mounting the same | |
JP2003168945A (en) | Lc noise filter and manufacturing method thereof | |
KR100845947B1 (en) | Circuit protection device and method of manufacturing the same | |
KR101963294B1 (en) | Composite electronic component and board for mounting the same | |
JP7003495B2 (en) | Multilayer capacitor | |
JP6433610B1 (en) | Printed circuit board | |
JP2024051994A (en) | Electronic Components | |
KR20120059680A (en) | Common Mode Filter for HDMI | |
JP2004087970A (en) | Ptc composite chip component and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240301 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7457946 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |