JP2004087970A - Ptc composite chip component and its manufacturing method - Google Patents
Ptc composite chip component and its manufacturing method Download PDFInfo
- Publication number
- JP2004087970A JP2004087970A JP2002249451A JP2002249451A JP2004087970A JP 2004087970 A JP2004087970 A JP 2004087970A JP 2002249451 A JP2002249451 A JP 2002249451A JP 2002249451 A JP2002249451 A JP 2002249451A JP 2004087970 A JP2004087970 A JP 2004087970A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ptc
- varistors
- conductor
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、PTC複合チップ部品およびその製造方法ならびにPTC複合チップ部品を用いた通信回路のサージ保護回路に関し、特に信号線を介して受けるサージから通信回路を防御するためのPTCサーミスタおよびバリスタを複合したPTC複合チップ部品およびその製造方法ならびに通信回路のサージ保護回路に関する。
【0002】
【従来の技術】
近年の携帯電話や交換機などの通信機器においては、通信用LSIによりある規格化された信号方式に準拠し、有線または無線あるいは両者の組み合わせによってデータの送受信を行っているが、これらの通信間は外界から異常電圧(以下、サージという)が印加される場合がありこの印加されたサージは電線を介して通信機器の制御基板内へ侵入し高価なLSIなどを破壊してしまうことがある。この通信用LSIは高額かつ多ピンQFPであり、容易に交換できるものではないことからその前段でサージを防御する必要があり、この方策としてサージ保護回路を設けている。
【0003】
図1は、このような通信回路のサージ保護回路を示す図である。
【0004】
図1において、コネクタ端子6および7は、外部の通信装置との間で送受信するための信号線に接続される。コネクタ端子6および7は、トランス8を介し通信用IC9に接続されるが、コネクタ端子6および7それぞれとトランス8との間にPTCサーミスタ4および5が設けられている。さらに、PTCサーミスタ4および5とトランス8との間にトランス8と並列にバリスタ1単体の回路およびバリスタ2および3の直列からなる回路が設けられ、バリスタ2および3の中間は接地されている。
【0005】
コネクタ端子6および7の間に異なる電圧が生じるようなサージが印加された場合に対し、バリスタ1が予め設定したバリスタ電圧を越えた時点で作用してコネクタ端子6および7に接続される信号線間の電位差を落とすことにより、トランス8を介して通信用LSI9側へのサージの侵入を防ぎ、通信用LSI9が破壊しないレベルまでサージの電位を落とすことによって通信用LSI9の破壊を防止している。
【0006】
また、サージが印加されコネクタ端子6および7のが同じ電位で大きく上昇した場合は、バリスタ2および3がそれぞれ作用してバリスタ電圧を越えた時点で大電流をグランドへ流すことによりコネクタ端子6および7に接続する信号線の電位を下げトランス8が破壊しないよう防御している。また、PTCサーミスタ4および5により過大な電流が生じるのを防止している。このサージ保護回路を含む回線インターフェース部分は、他の回路と共に制御基板50に設けられている。
【0007】
従来の通信回路のサージ保護回路では、バリスタ1、2および3ならびにPTCサーミスタ4および5は、それぞれに個別の部品が用いられ、これらの部品間を制御基板上50の印刷配線が接続して回路を構成していた。
【0008】
【発明が解決しようとする課題】
近年の装置の小型化により、同一基板上への複数通信回線の搭載が進み、この回線インターフェース部分の占める割合が増大してきたため、上述のサージ保護回路の小型化の要求が高くなってきている。
【0009】
しかし、従来のバリスタ1、2および3ならびにPTCサーミスタ4および5それぞれに個別の部品を用いた通信回路のサージ保護回路では、小型化に限界があった。なぜならば、部品単体を高密度で配置する場合、サージの気中放電を回避するために部品間隔を約1mm程度設ける必要があり、実装面積の削減には限界があるからである。
【0010】
そこで本発明は、積層セラミックコンデンサ等で利用されている積層技術を応用し、さらに外部電極にPTCサーミスタ層を設けた構造とすることで、従来から必要であった機能を満たしつつ、従来において構成部品としていた5部品を1つのチップ部品に集約することで、サージ保護回路の小型化を図った。
【0011】
【課題を解決するための手段】
本発明のPTC複合チップ部品は、第一の層において互いに絶縁されたように設けられた第一および第二のPTCサーミスタ(図2の32、31)と、前記第一の層を挟むように設けられた第二および第三の層と、前記第二の層において互いに絶縁されたように設けられた第一および第二のバリスタ(図2の36、39)と、前記第一のバリスタとで前記第一のPTCサーミスタを挟むように前記第三の層に設けられた第三のバリスタ(図2の37)と、前記第二のバリスタとで前記第二のPTCサーミスタを挟むように前記第三の層において前記第三のバリスタとは互いに絶縁されたように設けられた第四のバリスタ(図2の38)と、前記第二の層の前記第一の層の反対側に隣接した第四の層に設けられ前記第一および第二のバリスタを電気的に導通させる第一の導体(図2の45)と、前記第三の層の前記第一の層の反対側に隣接した第五の層に設けられ前記第三および第四のバリスタそれぞれに電気的に導通する第二および第三の導体(図2の43、44)と、前記第一のPTCサーミスタの一端に電気的に接続する第一の外部電極(図9の61)と、前記第一のPTCサーミスタの他端に電気的に接続する第二の外部電極(図9の62)と、前記第二のPTCサーミスタの一端に電気的に接続する第三の外部電極(図9の63)と、前記第二のPTCサーミスタの他端に電気的に接続する第四の外部電極(図9の64)と、前記第二の導体に接続する第五の外部電極(図9の65)と、前記第三の導体に接続する第六の外部電極(図9の66)とを含むことを特徴とする。
【0012】
本発明のPTC複合チップ部品は、第一の層において互いに絶縁されたように設けられた第一および第二のPTCサーミスタ(図2の32、31)と、前記第一の層を挟むように設けられた第二および第三の層と、前記第二の層において互いに絶縁されたように設けられた第一および第二のバリスタ(図2の36、39)と、前記第一のバリスタとで前記第一のPTCサーミスタを挟むように前記第三の層に設けられた第三のバリスタ(図2の37)と、前記第二のバリスタとで前記第二のPTCサーミスタを挟むように前記第三の層において前記第三のバリスタとは互いに絶縁されたように設けられた第四のバリスタ(図2の38)と、前記第二の層の前記第一の層の反対側に隣接した第四の層に設けられ前記第一および第二のバリスタを電気的に導通させる第一の導体(図2の45)と、前記第三の層の前記第一の層の反対側に隣接した第五の層に設けられ前記第三および第四のバリスタそれぞれに電気的に導通する第二および第三の導体(図2の43、44)とを有する複合層の複数を互いの間に絶縁層を介在させて重ね、
前記第一のPTCサーミスタの一端に電気的に接続する第一の外部電極(図9の61)と、前記第一のPTCサーミスタの他端に電気的に接続する第二の外部電極(図9の62)と、前記第二のPTCサーミスタの一端に電気的に接続する第三の外部電極(図9の63)と、前記第二のPTCサーミスタの他端に電気的に接続する第四の外部電極(図9の64)と、前記第二の導体に接続する第五の外部電極(図9の65)と、前記第三の導体に接続する第六の外部電極(図9の66)とを含むことを特徴とする。
【0013】
上述のPTC複合チップ部品は、第一ないし第五の層を含む各層の平面形状が長方形で、これらの層が積層されて全体としての外形が直方体をなし、前記第一および第二のPTCサーミスタそれぞれの一端が外形をなす直方体の第一の側面に位置し、前記第一および第二のPTCサーミスタそれぞれの他端が外形をなす直方体の前記第一の側面の反対側の第二の側面に位置し、前記第二の導体が外形をなす直方体の前記第一および第二の側面の間の第三の側面に一端を有し、前記第三の導体が外形をなす直方体の前記第三の側面の反対側の第四の側面に一端を有し、前記第一および第三の外部電極の少なくとも一部が前記第一の側面に設けられ、前記第二および第四の外部電極の少なくとも一部が前記第二の側面に設けられ、前記第五の外部電極の少なくとも一部が前記第三の側面に設けられ、前記第六の外部電極の少なくとも一部が前記第四の側面に設けられたようにすることもできる。
【0014】
また、上述のPTC複合チップ部品は、前記第一ないし第六の外部電極の全てまたは一部が、PTCサーミスタ層(図3の67)を含むようにすることも、前記第一ないし第四の外部電極の全てまたは一部は、PTCサーミスタ層(図3の67)を含むようにすることもできる。この場合には、前記第一の外部電極と前記第二の外部電極との間の抵抗値が前記第三の外部電極と前記第四の外部電極との間の抵抗値が等しくなるように前記サーミスタ層が設けられた前記第一ないし第四外部電極それぞれにおいて前記PTCサーミスタ層の厚さを調整することもできる。さらに、前記第一ないし第四の外部電極のいずれかの幅を他の外部電極の幅から異ならせて外観上の極性を持たせるようにすることもできる。
【0015】
上述のPTC複合チップ部品の製造方法は、グリーンシート形成技術により絶縁層を形成し、この絶縁層上に前記第一の導体を形成し、前記第一の導体上に前記第一および第二のバリスタを互いに分離して形成した上に、前記第一および第二のバリスタそれぞれに重ねて前記第一および第二のPTCサーミスタを形成すると共に前記第一および第二のPTCサーミスタ以外の部分に絶縁体を形成して上面を平面とし、さらに前記第一および第二のPTCサーミスタに重ねて前記第三および第四のバリスタを形成した上に前記第二および第三の導体を形成して複合層を製造し、
複数の前記複合層を互いの間に絶縁層を介在させ、かつ全体の上面にも絶縁層を加えて積層して加圧焼成し、側面を研磨した後に側面に前記第一ないし第六の外部電極を形成することを特徴とする。
【0016】
上述のPTC複合チップ部品であって前記第一ないし第六の外部電極の少なくとも一部にPTCサーミスタ層を含めたものの製造方法は、グリーンシート形成技術により絶縁層を形成し、この絶縁層上に前記第一の導体を形成し、前記第一の導体上に前記第一および第二のバリスタを互いに分離して形成した上に、前記第一および第二のバリスタそれぞれに重ねて前記第一および第二のPTCサーミスタを形成すると共に前記第一および第二のPTCサーミスタ以外の部分に絶縁体を形成して上面を平面とし、さらに前記第一および第二のPTCサーミスタに重ねて前記第三および第四のバリスタを形成した上に前記第二および第三の導体を形成して複合層を製造し、
複数の前記複合層を互いの間に絶縁層を介在させ、かつ全体の上面にも絶縁層を加えて積層して加圧焼成し、側面を研磨した後に側面に前記第一ないし第六の外部電極を少なくとも一部は、チタン酸バリウムを主成分としたPTCセラミックスをスパッタリングしたPTCサーミスタ層を含めて形成することを特徴とする。
【0017】
上述のPTC複合チップ部品の製造方法であって前記第一ないし第六の外部電極の少なくとも一部にPTCサーミスタ層を含めたものの製造方法は、グリーンシート形成技術により絶縁層を形成し、この絶縁層上に前記第一の導体を形成し、前記第一の導体上に前記第一および第二のバリスタを互いに分離して形成した上に、前記第一および第二のバリスタそれぞれに重ねて前記第一および第二のPTCサーミスタを形成すると共に前記第一および第二のPTCサーミスタ以外の部分に絶縁体を形成して上面を平面とし、さらに前記第一および第二のPTCサーミスタに重ねて前記第三および第四のバリスタを形成した上に前記第二および第三の導体を形成して複合層を製造し、
複数の前記複合層を互いの間に絶縁層を介在させ、かつ全体の上面にも絶縁層を加えて積層して加圧焼成し、側面を研磨した後に側面に前記第一ないし第六の外部電極を少なくとも一部は、PTC特性を有する導電性ポリマーを塗布したPTCサーミスタ層を含めて形成することを特徴とする。
【0018】
上述のPTC複合チップ部品であって前記第一ないし第六の外部電極の少なくとも一部にPTCサーミスタ層を含めたものの製造方法は、複数の前記複合層を互いの間に絶縁層を介在させ、かつ全体の上面にも絶縁層を加えて積層して加圧焼成し、側面を研磨した段階で、側面に前記第一ないし第六の外部電極を形成していない状態で、前記第一のPTCサーミスタの一端と他端の間の抵抗値および前記第二のPTCサーミスタの一端と他端の間の抵抗値を測定し、この測定結果から前記第一および第二の外部電極間の抵抗値が前記第三および第四の外部電極間の抵抗値と等しくなるような膜厚で前記第一ないし第四の外部電極のPTCサーミスタ層を形成するようにすることもできる。
【0019】
上述のPTC複合チップ部品を用いた通信回路のサージ保護回路は、外部に対し信号を送受するための第一および第二の信号線それぞれを前記第一および第三の外部電極に接続し、通信回路の送受信用の第一および第二の端子それぞれを前記第二および第四の外部電極に接続し、前記第五および第六の外部電極を接地したことを特徴とする。
【0020】
本発明の積層セラミックコンデンサは、外部電極にPTCサーミスタ層を含むことを特徴とする。
【0021】
【発明の実施の形態】
本発明の実施の形態について図面を参照して説明する。
【0022】
図2は、本発明の実施の形態のPTC複合チップ部品の断面図である。
【0023】
このPTC複合チップ部品は、同一の内層にPTCサーミスタ31および32をなすセラミックスを形成し、この上の層にバリスタ36(ZnO2)および39をなすセラミックスを形成し、下の層にバリスタ37および38をなすセラミックスを形成し、PTCサーミスタ31をバリスタ38および39で挟み、PTCサーミスタ32をバリスタ36および37で挟んだ構造である。これらの層でPTCサーミスタ31、32およびバリスタ36〜39以外の部分は、絶縁物の酸化チタン(TiO2)46で充填されている。図2には示されていないがPTCサーミスタ31および32の両端それぞれは、PTC複合チップ部品の相対向する側面(図2の紙面に平行な側面、図9参照)に到達している。
【0024】
さらに、バリスタ36および39をこの上の層に形成したニッケル(Ni)45からなる導体で電気的に接続し、バリスタ37および38それぞれをこの下の層に形成したニッケル43および44からなる導体に接続し、ニッケル43および44それぞれの端をPTC複合チップ部品の相対向する側面(図2の紙面に垂直な側面)に到達させている。ニッケル43と44とは互いに絶縁されている。
【0025】
これらのPTCサーミスタ31および32、バリスタ36〜39ならびにニッケル43、44および45を有する層からなる複合層の複数を相互間に酸化チタン48からなるダミーセラミック層を挟んで積層し、最上層および最下層に酸化チタン47および34からなるダミーセラミック層を形成し、側面にPTCサーミスタ31の両端およびPTCサーミスタ32の両端ならびにニッケル43および44それぞれに接続する外部電極61〜66(図9参照)を形成している。
【0026】
外部電極61〜66は、図3に詳細な部分断面図を示すように、内部素子の表面にまずPTCサーミスタ層67を形成し、その上に銀(Ag)または銅(Cu)とニッケルのメッキ層68を形成し、さらにその上の最外層にはんだメッキ層(NiメッキまたはSnメッキ)69を形成している。
【0027】
次に図4〜図9を参照して、図2および図3に示すPTC複合チップ部品の製造方法を説明する。
【0028】
この製造方法は、積層セラミックコンデンサのグリーンシート形成技術を応用している。まず、ダミー層としての酸化チタン47または48を形成するために、図4に示すように酸化チタンのグリーンシートの複数枚を積層する。
【0029】
次に、図5に示すように酸化チタン47または48としての積層したグリーンシート上の周縁部を除いた部分にニッケル45の層をスクリーン印刷により形成し、ニッケル45の上面にバリスタ36および39を相互に分離してスクリーン印刷により形成する。
【0030】
次に図6に示すように、図5で示す積層物80上にPTCサーミスタ32および31を互いに分離して設け、PTCサーミスタ32および31以外の部分には酸化チタン46をスクリーン印刷により形成する。しかも、PTCサーミスタ32および31は、中央部がバリスタ36および39上に位置するように、両端が積層物80の対向する端辺に達するように形成する。
【0031】
次に図7に示すように、図6で示す積層物81上にバリスタ37および38それぞれを互いに分離して、PTCサーミスタ32および31上に位置するように、しかし両端が積層物80の対向する端辺に達しないように形成する。さらに、ニッケル43および44それぞれを互いに分離して、バリスタ37および38上に位置し、それぞれの反対側の側辺の一部を積層物81の側辺に達するまで突出させて形成する。
【0032】
次に図8に示すように、図7で示す積層物82の複数枚と最上面に酸化チタン34を積層した後に熱プレスして焼成し、さらに側面を研磨して内部素子を形成する。なお、酸化チタン34は図4に示した酸化チタン47と同様に複数枚のグリーンシートを積層したものである。また、図2は、図9における断面Aを示すものである。
【0033】
このように積層し研磨した内部素子の外側面に、図9に示すように外部電極61〜66を形成する。外部電極61〜66の形成は、内部素子形成後、その外部電極引き出し用の端面にチタン酸バリウム(BaTiO3)を主成分としたPTCセラミックスをスパッタリングにより形成、またはPTC特性を有する導電性ポリマ−を塗布してPTCサーミスタ層67を形成し、この上に銅または銀のメッキ層68でで中間電極を形成し、さらにニッケルまたは錫のはんだメッキ層69で電極最外層を形成する。
【0034】
なお、製造上のばらつきからPTCサーミスタ31の抵抗値とPTCサーミスタ32の抵抗値とは、必ずしも同一とはならず差が生じることもあるが、外部電極61〜64のPTCサーミスタ層67の抵抗値とPTCサーミスタ31または32の抵抗値を合わせた抵抗値、すなわち外部電極61と62との間の抵抗値または外部電極63と64との間の抵抗値(PTCサーミスタ31または32の修正抵抗値と称す)が同一となるようにしてこれらの相対抵抗値精度が所定の範囲内となるようにできる。
【0035】
すなわち、外部電極61〜64を未だ形成していない内部素子のみを形成した状態で予めPTCサーミスタ31および32の抵抗値を測定し、この測定結果からPTCサーミスタ31および32の修正抵抗値が同一となるような外部電極61と62とのPTCサーミスタ層67を合わせたものの抵抗値および外部電極63と64とのPTCサーミスタ層67を合わせたものの抵抗値を算定し、さらにこれらの抵抗値を得るための外部電極61と62とのPTCサーミスタ層67の合計膜厚および外部電極63と64とのPTCサーミスタ層67の合計膜厚を算定し、この膜厚を狙って外部電極61〜64のPTCサーミスタ層67を形成する。
【0036】
この場合に算定した合計膜圧を外部電極61、63および外部電極62、64におけるPTCサーミスタ層67にどのような割合で振り分けるかは任意である。例えば外部電極61と62とでPTCサーミスタ層67の膜厚を等しく、外部電極63と64とでPTCサーミスタ層67の膜厚を等しくしてもよいし、外部電極61および63にのみPTCサーミスタ層67を設け、外部電極62および64にはPTCサーミスタ層67を設けないようにすることもできる。
【0037】
図1に示す通信回路のサージ保護回路に図2、図9に示すPTC複合チップ部品を適用すれば、外部電極61および63それぞれをコネクタ端子6および7に接続し、外部電極62および64をトランス8の外部信号の送受用の2端子に接続し、外部電極65および66を接地する。この接続による図1と図2との関係は、PTCサーミスタ32および31はそれぞれ、PTCサーミスタ4および5として、バリスタ37および38はそれぞれ、バリスタ2および3として、バリスタ36および39はバリスタ1として動作する関係となる。
【0038】
図2にサージ電流の放出経路40、41および42を示す。コネクタ端子6、7間にサージが印加されPTCサーミスタ31および32の間にバリスタ39および36のバリスタ電圧を超える電圧が加えられた時には経路42のように電流が流れPTCサーミスタ31および32間の電位を下げる。一方、サージが印加されPTCサーミスタ36および39が同電位の状態でグランドに対して過電圧となっている場合は、それぞれからの電流を経路40および41を通してグランドへ放出させ、PTCサーミスタ31および32のグランドに対する電位を下げる。
【0039】
また、これら2種類のサージ状態が長く続く場合はバリスタ36および39またはバリスタ37および38にも長時間電流が流れ発熱状態となるが、本実施の形態ではPTCサーミスタ31および32をバリスタ36〜39で挟みこむ構造となっているため、PTCサーミスタ31および32のトリップ温度を安全な温度とすることにより、バリスタ36〜39の異常発熱以前にサージが印加されるコネクタ端子6および7からバリスタ36〜39を遮断でき、通信用IC9も遮断することができる。
【0040】
さらに、外部電極61〜66に設けたPTCサーミスタ層67による電流遮断効果を得ることができ、耐サージ遮断性能を改善することができる。
【0041】
また、積層セラミック素子特有の実装ストレスや潜在的欠陥によるマイクロクラック等を起因としたショート不具合に対しても、PTCセラミック層67を有する外部電極61〜66により、電流制限をかけることができ、過電流によるPTC複合チップ部品の赤熱発火等を防止することができる。
【0042】
また、外部電極61〜64のPTCサーミスタ層67の膜厚を調整することにより、PTCサーミスタ31および32の修正抵抗値の相対抵抗値精度を所定の範囲内にすることができ、図1のサージ保護回路を設けた通信回路を適正に動作させることができる。
【0043】
従って、本発明のPTC複合チップ部品を使用することで、通信回線の相対抵抗値バランスを損なうことなく、バリスタを内蔵したサージ保護回路をワンチップで実現できるという効果が得られる。
【0044】
通信回線の相対抵抗値のバランスを取る目的などで外部電極61〜64によってPTCサーミスタ層67の膜厚を変える必要がある場合は、外部電極61〜64の幅を変えて外観でその外部電極を識別できるようにすることもできる。例えば、図9の外部電極61と62とでPTCサーミスタ層67の膜厚を変えた場合に、外部電極61の幅と外部電極62の幅を1:2にするなどして外観上、極性をもたせることも可能である。
【0045】
なお、PTCサーミスタ層31および32の抵抗値は図6に示すPTCサーミスタ31および32の層を重ねる頻度を変えることによっても変更可能であり、またバリスタ電圧は図5および図7に示すバリスタ36〜39の層の厚さを変更することによって実現可能である。図2に示す各層の厚さおよび積層する繰り返し頻度は同じでなくてもよい。
【0046】
本発明の他の実施の形態として、積層セラミックコンデンサの外部電極にも図3に示したようなPTCサーミスタ層67を設けることにより、積層セラミックコンデンサの実装ストレスや、潜在的不具合によるマイクロクラックに起因するショート不具合が発生しても、外部電極のPTCサーミスタ層が電流制限抵抗となり、積層セラミックコンデンサの赤熱発火事故を防止することができる。積層セラミックコンデンサにおいては、PTCセラミック層を一対の外部電極の両側に設けても片側のみに設けてもよい。外部電極の片側にのみPTCサーミスタ層を設けた場合は、2つの外部電極の幅を1:2にするなどして外観上の極性をもたせることでPTCサーミスタ層を設けた外部電極を区別可能にできる。
【0047】
【発明の効果】
本発明のPTC複合チップ部品は、通信回路のサージ保護回路を構成する第一および第二のPTCサーミスタおよび第一ないし第四のバリスタを1チップ内に集積することにより、サージ保護回路を小さくできる効果がある。
【0048】
また、外部電極にPTCサーミスタ層を設け、この膜厚を調整して第一のPTCサーミスタおよびこの両端に接続された第一、第二の外部電極を合わせたものの抵抗値と第二のPTCサーミスタおよびこの両端に接続された第三、第四の外部電極を合わせたものの抵抗値とが同じになるようにして相対抵抗値精度を改善し、このPTC複合チップ部品をサージ保護回路に用いた通信回路の動作を適正に保つことができる。
【0049】
また、PTC複合チップ部品または積層セラミックコンデンサの外部電極にPTCサーミスタ層を設けることにより、マイクロクラックを起因としたショート不具合に対し、電流制限をかけることができ、赤熱発火等を防止することができる。
【図面の簡単な説明】
【図1】通信回路のサージ保護回路を示す回路図である。
【図2】本発明の実施の形態のPTC複合チップ部品の断面図である。
【図3】図1中の外部電極65の部分拡大断面図である。
【図4】図2に示すPTC複合チップ部品の酸化チタン47の製造を示す図である。
【図5】図2に示すPTC複合チップ部品のニッケル45およびバリスタ36、39の製造を示す図である。
【図6】図2に示すPTC複合チップ部品のPTCサーミスタ32、31および酸化チタン46の製造を示す図である。
【図7】図2に示すPTC複合チップ部品のバリスタ37、38およびニッケル43、44の製造を示す図である。
【図8】図7に示したPTCサーミスタ層32、31およびバリスタ36〜39を含む複合層の複数を積層する図2に示すPTC複合チップ部品の製造を示す図である。
【図9】図2に示すPTC複合チップ部品の斜視図である。
【符号の説明】
1 バリスタ
2 バリスタ
3 バリスタ
4 PTCサーミスタ
5 PTCサーミスタ
6 コネクタ端子
7 コネクタ端子
8 トランス
9 通信用IC
31 PTCサーミスタ
32 PTCサーミスタ
34 酸化チタン
36〜39 バリスタ
40〜42 経路
43〜45 ニッケル
47 酸化チタン
48 酸化チタン
50 制御基板
61〜66 外部電極
67 PTCサーミスタ層
68 メッキ層
69 はんだメッキ層
80〜82 積層物[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a PTC composite chip component, a method for manufacturing the same, and a surge protection circuit for a communication circuit using the PTC composite chip component, and more particularly to a PTC thermistor and a varistor for protecting the communication circuit from surges received via signal lines. The present invention relates to a PTC composite chip component, a method for manufacturing the same, and a surge protection circuit for a communication circuit.
[0002]
[Prior art]
In recent years, communication devices such as cellular phones and exchanges transmit and receive data in a wired or wireless manner or in a combination of both, in accordance with a standardized signal system by a communication LSI. An abnormal voltage (hereinafter, referred to as a surge) may be applied from the outside world, and the applied surge may enter a control board of a communication device through an electric wire and break an expensive LSI or the like. Since this communication LSI is an expensive and multi-pin QFP and cannot be easily replaced, it is necessary to protect against surges in the preceding stage, and a surge protection circuit is provided as a measure for this.
[0003]
FIG. 1 is a diagram showing a surge protection circuit of such a communication circuit.
[0004]
In FIG. 1, connector terminals 6 and 7 are connected to signal lines for transmitting and receiving signals to and from an external communication device. The connector terminals 6 and 7 are connected to a communication IC 9 via a transformer 8, and PTC thermistors 4 and 5 are provided between the connector terminals 6 and 7 and the transformer 8 respectively. Further, between the PTC thermistors 4 and 5, and the transformer 8, a circuit of the varistor 1 alone and a circuit composed of the
[0005]
A signal line connected to the connector terminals 6 and 7 is activated when the varistor 1 exceeds a preset varistor voltage with respect to a case where a surge causing a different voltage between the connector terminals 6 and 7 is applied. By reducing the potential difference between the two, the intrusion of a surge into the communication LSI 9 via the transformer 8 is prevented, and the destruction of the communication LSI 9 is prevented by reducing the surge potential to a level at which the communication LSI 9 is not destroyed. .
[0006]
Further, when a surge is applied and the connector terminals 6 and 7 greatly rise at the same potential, the
[0007]
In the surge protection circuit of the conventional communication circuit, the
[0008]
[Problems to be solved by the invention]
With the recent miniaturization of devices, the mounting of a plurality of communication lines on the same substrate has progressed, and the proportion occupied by the line interface has increased, so that the demand for miniaturization of the surge protection circuit described above has been increasing.
[0009]
However, in a conventional surge protection circuit of a communication circuit using individual components for each of the
[0010]
In view of the above, the present invention applies the multilayer technology used in multilayer ceramic capacitors and the like, and further provides a structure in which a PTC thermistor layer is provided on an external electrode, thereby satisfying the functions required in the past, while providing a conventional configuration. By combining the five parts that were used as parts into one chip part, the size of the surge protection circuit was reduced.
[0011]
[Means for Solving the Problems]
The PTC composite chip component according to the present invention includes first and second PTC thermistors (32, 31 in FIG. 2) provided so as to be insulated from each other in a first layer, so as to sandwich the first layer. The second and third layers provided, the first and second varistors (36 and 39 in FIG. 2) provided so as to be insulated from each other in the second layer, and the first varistor A third varistor (37 in FIG. 2) provided in the third layer so as to sandwich the first PTC thermistor, and the second varistor so as to sandwich the second PTC thermistor. A fourth varistor (38 in FIG. 2) provided so as to be insulated from the third varistor in the third layer, and a fourth varistor adjacent to the second layer opposite to the first layer; The first and second varistors provided in a fourth layer A first conductor (45 in FIG. 2) for conducting air and the third and fourth varistors provided on a fifth layer adjacent to the third layer on the opposite side of the first layer; Second and third conductors (43 and 44 in FIG. 2) that are electrically connected to a first external electrode (61 in FIG. 9) that is electrically connected to one end of the first PTC thermistor; A second external electrode (62 in FIG. 9) electrically connected to the other end of the first PTC thermistor and a third external electrode (FIG. 9) electrically connected to one end of the second PTC thermistor 63), a fourth external electrode (64 in FIG. 9) electrically connected to the other end of the second PTC thermistor, and a fifth external electrode (64 in FIG. 9) connected to the second conductor. 65) and a sixth external electrode (66 in FIG. 9) connected to the third conductor.
[0012]
The PTC composite chip component according to the present invention includes first and second PTC thermistors (32, 31 in FIG. 2) provided so as to be insulated from each other in a first layer, so as to sandwich the first layer. The second and third layers provided, the first and second varistors (36 and 39 in FIG. 2) provided so as to be insulated from each other in the second layer, and the first varistor A third varistor (37 in FIG. 2) provided in the third layer so as to sandwich the first PTC thermistor, and the second varistor so as to sandwich the second PTC thermistor. A fourth varistor (38 in FIG. 2) provided so as to be insulated from the third varistor in the third layer, and a fourth varistor adjacent to the second layer opposite to the first layer; The first and second varistors provided in a fourth layer A first conductor (45 in FIG. 2) for conducting air and the third and fourth varistors provided on a fifth layer adjacent to the third layer on the opposite side of the first layer; A plurality of composite layers having second and third conductors (43 and 44 in FIG. 2) electrically conductive to each other with an insulating layer interposed therebetween;
A first external electrode (61 in FIG. 9) electrically connected to one end of the first PTC thermistor and a second external electrode (FIG. 9) electrically connected to the other end of the first PTC thermistor 62), a third external electrode (63 in FIG. 9) electrically connected to one end of the second PTC thermistor, and a fourth external electrode electrically connected to the other end of the second PTC thermistor. An external electrode (64 in FIG. 9), a fifth external electrode (65 in FIG. 9) connected to the second conductor, and a sixth external electrode (66 in FIG. 9) connected to the third conductor. And characterized in that:
[0013]
In the above-mentioned PTC composite chip component, the planar shape of each layer including the first to fifth layers is rectangular, and these layers are stacked to form a rectangular parallelepiped as a whole, and the first and second PTC thermistors are provided. One end of each of the first and second PTC thermistors is located on a first side of the rectangular parallelepiped, and the other end of each of the first and second PTC thermistors is located on a second side opposite to the first side of the rectangular parallelepiped. The second conductor has an end on a third side between the first and second sides of the rectangular parallelepiped having the outer shape, and the third conductor has the third rectangular shape having the outer shape. An end is provided on a fourth side opposite to the side, at least a part of the first and third external electrodes is provided on the first side, and at least one of the second and fourth external electrodes is provided. Part is provided on the second side, and the fifth external part is provided. Provided at least partially the third aspect of the pole, at least part of the sixth external electrodes may be as provided in the fourth aspect.
[0014]
Further, in the above-described PTC composite chip component, all or a part of the first to sixth external electrodes may include a PTC thermistor layer (67 in FIG. 3). All or some of the external electrodes may include a PTC thermistor layer (67 in FIG. 3). In this case, the resistance value between the first external electrode and the second external electrode is such that the resistance value between the third external electrode and the fourth external electrode is equal. The thickness of the PTC thermistor layer can be adjusted in each of the first to fourth external electrodes provided with the thermistor layer. Further, the width of any one of the first to fourth external electrodes may be made different from the width of the other external electrodes so as to have a polar appearance.
[0015]
The method of manufacturing a PTC composite chip component described above includes forming an insulating layer by a green sheet forming technique, forming the first conductor on the insulating layer, and forming the first and second conductors on the first conductor. After the varistors are formed separately from each other, the first and second PTC thermistors are formed so as to overlap with the first and second varistors respectively, and the other parts than the first and second PTC thermistors are insulated. Forming a third body and a second PTC thermistor to form the third and fourth varistors on the first and second PTC thermistors; Manufactures
An insulating layer is interposed between the plurality of composite layers, and an insulating layer is also added to the entire upper surface, laminated and baked under pressure. An electrode is formed.
[0016]
The method of manufacturing the above-mentioned PTC composite chip component in which at least a part of the first to sixth external electrodes includes a PTC thermistor layer includes forming an insulating layer by a green sheet forming technique, and forming the insulating layer on the insulating layer. The first conductor is formed, and the first and second varistors are formed on the first conductor separately from each other, and the first and second varistors are respectively superimposed on the first and second varistors. A second PTC thermistor is formed, and an insulator is formed on a portion other than the first and second PTC thermistors to make an upper surface flat, and further, the third and the third PTC thermistors are superimposed on the third and second PTC thermistors. Forming a fourth varistor and forming the second and third conductors to produce a composite layer,
An insulating layer is interposed between the plurality of composite layers, and an insulating layer is also added to the entire upper surface, laminated and baked under pressure. At least a part of the electrode is formed including a PTC thermistor layer obtained by sputtering PTC ceramics containing barium titanate as a main component.
[0017]
In the method of manufacturing a PTC composite chip component described above, wherein at least a part of the first to sixth external electrodes includes a PTC thermistor layer, an insulating layer is formed by a green sheet forming technique. Forming the first conductor on a layer, forming the first and second varistors on the first conductor separately from each other, and superimposing the first and second varistors respectively on the first and second varistors; The first and second PTC thermistors are formed, and an insulator is formed on a portion other than the first and second PTC thermistors to make the upper surface flat, and the first and second PTC thermistors are further superimposed on the first and second PTC thermistors. Forming a third and fourth varistors and forming the second and third conductors to form a composite layer,
An insulating layer is interposed between the plurality of composite layers, and an insulating layer is also added to the entire upper surface, laminated and baked under pressure. At least a part of the electrode is formed including a PTC thermistor layer coated with a conductive polymer having PTC characteristics.
[0018]
A method of manufacturing the above-mentioned PTC composite chip component, wherein at least a part of the first to sixth external electrodes includes a PTC thermistor layer, an insulating layer is interposed between the plurality of composite layers, In addition, at the stage where the insulating layer is also added to the entire upper surface, baked under pressure, and the side surface is polished, the first PTC is formed without forming the first to sixth external electrodes on the side surface. The resistance between one end and the other end of the thermistor and the resistance between one end and the other end of the second PTC thermistor are measured. From the measurement result, the resistance between the first and second external electrodes is obtained. The PTC thermistor layers of the first to fourth external electrodes may be formed so as to have a thickness equal to the resistance value between the third and fourth external electrodes.
[0019]
The surge protection circuit of the communication circuit using the above-described PTC composite chip component connects first and second signal lines for transmitting and receiving signals to and from the outside to the first and third external electrodes, respectively. The transmission and reception first and second terminals of the circuit are connected to the second and fourth external electrodes, respectively, and the fifth and sixth external electrodes are grounded.
[0020]
The multilayer ceramic capacitor of the present invention is characterized in that the external electrode includes a PTC thermistor layer.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described with reference to the drawings.
[0022]
FIG. 2 is a cross-sectional view of the PTC composite chip component according to the embodiment of the present invention.
[0023]
In this PTC composite chip component, ceramics forming
[0024]
Further, the
[0025]
[0026]
The
[0027]
Next, a method for manufacturing the PTC composite chip component shown in FIGS. 2 and 3 will be described with reference to FIGS.
[0028]
This manufacturing method uses a green sheet forming technique for a multilayer ceramic capacitor. First, in order to form a
[0029]
Next, as shown in FIG. 5, a layer of
[0030]
Next, as shown in FIG. 6,
[0031]
Next, as shown in FIG. 7, the
[0032]
Next, as shown in FIG. 8, a plurality of the
[0033]
[0034]
Note that the resistance value of the
[0035]
That is, the resistance values of the
[0036]
In this case, the ratio of the calculated total film pressure to the PTC thermistor layer 67 in the
[0037]
If the PTC composite chip parts shown in FIGS. 2 and 9 are applied to the surge protection circuit of the communication circuit shown in FIG. 1, the
[0038]
FIG. 2 shows emission paths 40, 41 and 42 of the surge current. When a surge voltage is applied between the connector terminals 6 and 7 and a voltage exceeding the varistor voltage of the
[0039]
Further, when these two types of surge states continue for a long time, current also flows for a long time in the
[0040]
Furthermore, a current blocking effect by the PTC thermistor layer 67 provided on the
[0041]
In addition, the
[0042]
Further, by adjusting the thickness of the PTC thermistor layer 67 of the
[0043]
Therefore, by using the PTC composite chip component of the present invention, there is obtained an effect that a surge protection circuit having a built-in varistor can be realized on a single chip without impairing the relative resistance value balance of the communication line.
[0044]
When it is necessary to change the thickness of the PTC thermistor layer 67 by the
[0045]
The resistance values of the PTC thermistor layers 31 and 32 can be changed by changing the frequency of overlapping the PTC thermistor layers 31 and 32 shown in FIG. 6, and the varistor voltage is changed by the
[0046]
As another embodiment of the present invention, by providing the PTC thermistor layer 67 as shown in FIG. 3 also on the external electrodes of the multilayer ceramic capacitor, it is possible to reduce the mounting stress of the multilayer ceramic capacitor and the micro-cracks due to potential defects. Even if a short circuit failure occurs, the PTC thermistor layer of the external electrode becomes a current limiting resistor, and it is possible to prevent a red heat ignition accident of the multilayer ceramic capacitor. In the multilayer ceramic capacitor, the PTC ceramic layers may be provided on both sides of the pair of external electrodes or only on one side. When the PTC thermistor layer is provided only on one side of the external electrode, the external electrodes provided with the PTC thermistor layer can be distinguished by giving a polarity in appearance by making the width of the two external electrodes 1: 2 or the like. it can.
[0047]
【The invention's effect】
The PTC composite chip component of the present invention can reduce the size of the surge protection circuit by integrating the first and second PTC thermistors and the first to fourth varistors constituting the surge protection circuit of the communication circuit in one chip. effective.
[0048]
Further, a PTC thermistor layer is provided on the external electrode, and the film thickness is adjusted to adjust the resistance of the first PTC thermistor and the first and second external electrodes connected to both ends of the first PTC thermistor and the second PTC thermistor. In addition, the third and fourth external electrodes connected to both ends thereof have the same resistance value and the relative resistance value accuracy is improved so that the PTC composite chip component is used for a surge protection circuit. The operation of the circuit can be properly maintained.
[0049]
In addition, by providing a PTC thermistor layer on an external electrode of a PTC composite chip component or a multilayer ceramic capacitor, current can be limited to a short circuit caused by a micro crack, and red heat ignition or the like can be prevented. .
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a surge protection circuit of a communication circuit.
FIG. 2 is a cross-sectional view of the PTC composite chip component according to the embodiment of the present invention.
FIG. 3 is a partially enlarged sectional view of an
FIG. 4 is a view showing the production of
FIG. 5 is a view showing the production of
6 is a diagram showing the production of the
FIG. 7 is a view showing the production of
FIG. 8 is a view showing the production of the PTC composite chip component shown in FIG. 2 in which a plurality of composite layers including the PTC thermistor layers 32 and 31 and
FIG. 9 is a perspective view of the PTC composite chip component shown in FIG. 2;
[Explanation of symbols]
1 Varistor
2 Varistor
3 Varistor
4 PTC thermistor
5 PTC thermistor
6 Connector terminals
7 Connector terminal
8 transformer
9 Communication IC
31 PTC thermistor
32 PTC thermistor
34 Titanium oxide
36-39 Varistor
40-42 route
43-45 nickel
47 Titanium oxide
48 Titanium oxide
50 control board
61-66 External electrode
67 PTC thermistor layer
68 Plating layer
69 Solder plating layer
80-82 laminate
Claims (13)
前記第一のPTCサーミスタの一端に電気的に接続する第一の外部電極と、前記第一のPTCサーミスタの他端に電気的に接続する第二の外部電極と、前記第二のPTCサーミスタの一端に電気的に接続する第三の外部電極と、前記第二のPTCサーミスタの他端に電気的に接続する第四の外部電極と、前記第二の導体に接続する第五の外部電極と、前記第三の導体に接続する第六の外部電極とを含むことを特徴とするPTC複合チップ部品。First and second PTC thermistors provided so as to be insulated from each other in a first layer, second and third layers provided so as to sandwich the first layer, and the second layer A first and a second varistor provided so as to be insulated from each other, and a third varistor provided in the third layer so as to sandwich the first PTC thermistor with the first varistor. A fourth varistor provided so as to be insulated from the third varistor in the third layer so as to sandwich the second PTC thermistor between the second varistor and the second varistor; A first conductor provided on a fourth layer adjacent to the first layer opposite to the first layer and electrically connecting the first and second varistors; and a first conductor of the third layer. The fifth layer provided on the fifth layer adjacent to the opposite side of the layer. And a plurality of composite layers superposed by an insulating layer interposed between them and a second and third conductor electrically connected to the respective fourth varistor,
A first external electrode electrically connected to one end of the first PTC thermistor; a second external electrode electrically connected to the other end of the first PTC thermistor; A third external electrode electrically connected to one end, a fourth external electrode electrically connected to the other end of the second PTC thermistor, and a fifth external electrode connected to the second conductor. And a sixth external electrode connected to the third conductor.
複数の前記複合層を互いの間に絶縁層を介在させ、かつ全体の上面にも絶縁層を加えて積層して加圧焼成し、側面を研磨した後に側面に前記第一ないし第六の外部電極を形成することを特徴とする請求項1〜7のいずれかに記載のPTC複合チップ部品の製造方法。Forming an insulating layer by a green sheet forming technique, forming the first conductor on the insulating layer, and forming the first and second varistors on the first conductor separately from each other, The first and second PTC thermistors are formed so as to overlap the first and second varistors, respectively, and an insulator is formed in a portion other than the first and second PTC thermistors to form a flat upper surface, and Forming a composite layer by forming the second and third conductors on the third and fourth varistors on the first and second PTC thermistors;
An insulating layer is interposed between the plurality of composite layers, and an insulating layer is also added to the entire upper surface, laminated and baked under pressure. The method for manufacturing a PTC composite chip component according to claim 1, wherein an electrode is formed.
複数の前記複合層を互いの間に絶縁層を介在させ、かつ全体の上面にも絶縁層を加えて積層して加圧焼成し、側面を研磨した後に側面に前記第一ないし第六の外部電極を少なくとも一部は、チタン酸バリウムを主成分としたPTCセラミックスをスパッタリングしたPTCサーミスタ層を含めて形成することを特徴とする請求項4〜7のいずれかに記載のPTC複合チップ部品の製造方法。Forming an insulating layer by a green sheet forming technique, forming the first conductor on the insulating layer, and forming the first and second varistors on the first conductor separately from each other, The first and second PTC thermistors are formed so as to overlap the first and second varistors, respectively, and an insulator is formed in a portion other than the first and second PTC thermistors to form a flat upper surface, and Forming a composite layer by forming the second and third conductors on the third and fourth varistors on the first and second PTC thermistors;
An insulating layer is interposed between the plurality of composite layers, and an insulating layer is also added to the entire upper surface, laminated and baked under pressure. The PTC composite chip component according to any one of claims 4 to 7, wherein the electrode is formed at least partially including a PTC thermistor layer obtained by sputtering PTC ceramics containing barium titanate as a main component. Method.
複数の前記複合層を互いの間に絶縁層を介在させ、かつ全体の上面にも絶縁層を加えて積層して加圧焼成し、側面を研磨した後に側面に前記第一ないし第六の外部電極を少なくとも一部は、PTC特性を有する導電性ポリマーを塗布したPTCサーミスタ層を含めて形成することを特徴とする請求項4〜7のいずれかに記載のPTC複合チップ部品の製造方法。Forming an insulating layer by a green sheet forming technique, forming the first conductor on the insulating layer, and forming the first and second varistors on the first conductor separately from each other, The first and second PTC thermistors are formed so as to overlap the first and second varistors, respectively, and an insulator is formed in a portion other than the first and second PTC thermistors to form a flat upper surface, and Forming a composite layer by forming the second and third conductors on the third and fourth varistors on the first and second PTC thermistors;
An insulating layer is interposed between the plurality of composite layers, and an insulating layer is also added to the entire upper surface, laminated and baked under pressure. The method for manufacturing a PTC composite chip component according to any one of claims 4 to 7, wherein at least a part of the electrode is formed including a PTC thermistor layer coated with a conductive polymer having PTC characteristics.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002249451A JP4143365B2 (en) | 2002-08-28 | 2002-08-28 | PTC composite chip part and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002249451A JP4143365B2 (en) | 2002-08-28 | 2002-08-28 | PTC composite chip part and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004087970A true JP2004087970A (en) | 2004-03-18 |
JP4143365B2 JP4143365B2 (en) | 2008-09-03 |
Family
ID=32056556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002249451A Expired - Fee Related JP4143365B2 (en) | 2002-08-28 | 2002-08-28 | PTC composite chip part and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4143365B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100697923B1 (en) | 2005-02-22 | 2007-03-20 | 엘에스전선 주식회사 | PTC device having varistor therin |
KR101222926B1 (en) * | 2011-03-31 | 2013-02-05 | 주식회사 아모텍 | Varistor module |
-
2002
- 2002-08-28 JP JP2002249451A patent/JP4143365B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100697923B1 (en) | 2005-02-22 | 2007-03-20 | 엘에스전선 주식회사 | PTC device having varistor therin |
KR101222926B1 (en) * | 2011-03-31 | 2013-02-05 | 주식회사 아모텍 | Varistor module |
Also Published As
Publication number | Publication date |
---|---|
JP4143365B2 (en) | 2008-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9318256B2 (en) | Circuit protection device and method of manufacturing the same | |
JP6657272B2 (en) | Multilayer ceramic capacitor and its mounting substrate | |
JP4953988B2 (en) | Multilayer capacitor and capacitor mounting board | |
KR101813407B1 (en) | Composite electronic component and board for mounting the same | |
KR102084737B1 (en) | Method of manufacturing a complex component and the complex component manufactured by the same and electronic device having the same | |
KR101082079B1 (en) | EMI LC Filter having a fuction for protecting electro-static discharge | |
JP4335237B2 (en) | Feed-through multilayer capacitor | |
JP2007500442A (en) | Composite multilayer chip element | |
JP2006269876A (en) | Anti-electrrostatic component | |
US7443267B2 (en) | Low-pass filter and low-pass filter array | |
JPH0653077A (en) | Laminated capacitor array with varistor function | |
JP2005260137A (en) | Antistatic electricity component | |
JP2009033044A (en) | Through-type layered capacitor | |
JP2005203479A (en) | Static electricity countermeasure component | |
JP4143365B2 (en) | PTC composite chip part and manufacturing method thereof | |
KR101135354B1 (en) | Circuit protection device and method of manufacturing the same | |
KR101468138B1 (en) | Laminated chip device | |
JP2015142136A (en) | Laminate chip element | |
KR100672235B1 (en) | Varistor and manufacturing method thereof | |
KR20180078190A (en) | Complex component and electronic device having the same | |
KR100502281B1 (en) | Complex array chip of combining with various devices and fabricating method therefor | |
KR101207663B1 (en) | Method of manufacturing a common mode filter for HDMI | |
JP2006313877A (en) | Static electricity countermeasure component | |
KR20070090677A (en) | Laminated chip device and method of manufacturing thereof | |
JP2009038333A (en) | Feedthrough multilayer capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050322 |
|
A621 | Written request for application examination |
Effective date: 20050715 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070124 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070904 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20080527 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080616 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20120620 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20120620 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |