JP2021178018A - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP2021178018A
JP2021178018A JP2020084940A JP2020084940A JP2021178018A JP 2021178018 A JP2021178018 A JP 2021178018A JP 2020084940 A JP2020084940 A JP 2020084940A JP 2020084940 A JP2020084940 A JP 2020084940A JP 2021178018 A JP2021178018 A JP 2021178018A
Authority
JP
Japan
Prior art keywords
pad
predetermined
substrate
small chip
decorative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020084940A
Other languages
Japanese (ja)
Other versions
JP7264108B2 (en
Inventor
憲靖 平工
Noriyasu Hirako
鉉 岡村
Gen Okamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Bussan Co Ltd
Original Assignee
Sanyo Bussan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Bussan Co Ltd filed Critical Sanyo Bussan Co Ltd
Priority to JP2020084940A priority Critical patent/JP7264108B2/en
Publication of JP2021178018A publication Critical patent/JP2021178018A/en
Priority to JP2023063916A priority patent/JP7405294B2/en
Application granted granted Critical
Publication of JP7264108B2 publication Critical patent/JP7264108B2/en
Priority to JP2023209750A priority patent/JP2024019522A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Abstract

To provide a game machine capable of suitably mounting electronic components on a board.SOLUTION: A game machine includes a first decorative board 56 for mounting a connector, and a compact chip component smaller than the connector. The connector is mounted in a second mounting surface side as a plate surface in one side of the first decorative board 56. The compact chip component is mounted in a side of a first mounting surface 84 in a side opposite to the second mounting surface of the first decorative board 56. No compact chip components are mounted in an area in a back side of an area for mounting a connector on the second mounting surface in the first mounting surface 84.SELECTED DRAWING: Figure 8

Description

本発明は、遊技機に関するものである。 The present invention relates to a gaming machine.

遊技機の一種として、パチンコ機やスロットマシン等が知られている。これらの遊技機では、所定の抽選条件が成立したことに基づいて抽選が行われ、当該抽選の結果に応じて遊技者に特典が付与される構成が知られている。また、当該抽選の結果を遊技者に予測させたり、認識させたりするための演出が行われる構成が一般的である。これらの遊技機は、遊技を進行させるための電子部品や演出を実行するための電子部品が実装されている基板を備えている。 Pachinko machines, slot machines, and the like are known as a type of gaming machine. In these gaming machines, it is known that a lottery is performed based on the fact that a predetermined lottery condition is satisfied, and a privilege is given to a player according to the result of the lottery. In addition, it is common to have an effect for making the player predict or recognize the result of the lottery. These gaming machines include a substrate on which electronic components for advancing the game and electronic components for executing the effect are mounted.

パチンコ機について具体的には、例えば遊技領域に設けられた入球部に遊技球が入球したことに基づいて抽選が行われ、表示装置の表示面にて絵柄の変動表示が行われ、抽選にて当選結果となった場合には表示面にて特定絵柄の組み合わせ等が最終停止表示され、遊技者にとって有利な特別遊技状態に移行する構成等が知られている。そして、特別遊技状態に移行した場合には、例えば遊技領域に設けられた入球装置等の開閉が開始され、当該入球装置への入球に基づき遊技球の払出等が行われるようになっている(例えば特許文献1参照)。 Specifically, for pachinko machines, for example, a lottery is performed based on the fact that a game ball enters a ball entry portion provided in a game area, and a variable display of a pattern is performed on the display surface of a display device, and the lottery is performed. When the winning result is obtained, the combination of specific patterns and the like is finally stopped and displayed on the display surface, and it is known that the player shifts to a special gaming state that is advantageous to the player. Then, when the state shifts to the special gaming state, for example, opening and closing of the ball entry device provided in the game area is started, and the game ball is paid out based on the entry into the ball entry device. (See, for example, Patent Document 1).

特開2012−170465号公報Japanese Unexamined Patent Publication No. 2012-170465

ここで、上記例示等のような遊技機においては、電子部品を基板に好適に実装する必要があり、この点について未だ改良の余地がある。 Here, in a gaming machine such as the above example, it is necessary to mount electronic components on a substrate, and there is still room for improvement in this respect.

本発明は、上記例示した事情等に鑑みてなされたものであり、電子部品を基板に好適に実装することが可能な遊技機を提供することを目的とするものである。 The present invention has been made in view of the above-exemplified circumstances and the like, and an object of the present invention is to provide a gaming machine capable of suitably mounting electronic components on a substrate.

上記課題を解決すべく請求項1記載の発明は、第1所定電子部品及び当該第1所定電子部品よりも小さい第2所定電子部品が実装されている所定基板を備えた遊技機において、
前記第1所定電子部品は、前記所定基板の一方側の板面である第1所定板面側に実装されており、
前記第2所定電子部品は、前記所定基板の前記第1所定板面とは逆側の第2所定板面側に実装されており、
前記第2所定板面において前記第1所定板面における前記第1所定電子部品が搭載された領域の裏側の領域には、前記第2所定電子部品が搭載されていないことを特徴とする。
The invention according to claim 1 is a gaming machine provided with a predetermined substrate on which a first predetermined electronic component and a second predetermined electronic component smaller than the first predetermined electronic component are mounted.
The first predetermined electronic component is mounted on the first predetermined plate surface side, which is the plate surface on one side of the predetermined substrate.
The second predetermined electronic component is mounted on the second predetermined plate surface side opposite to the first predetermined plate surface of the predetermined substrate.
The second predetermined electronic component is not mounted in the region on the second predetermined plate surface on the back side of the region on the first predetermined plate surface on which the first predetermined electronic component is mounted.

本発明によれば、電子部品を基板に好適に実装することが可能となる。 According to the present invention, electronic components can be suitably mounted on a substrate.

第1の実施形態におけるパチンコ機の正面図である。It is a front view of the pachinko machine in 1st Embodiment. パチンコ機の主要な構成を展開して示す斜視図である。It is a perspective view which shows the main composition of a pachinko machine in an unfolded manner. パチンコ機の主要な構成を展開して示す斜視図である。It is a perspective view which shows the main composition of a pachinko machine in an unfolded manner. 遊技盤の構成を示す正面図である。It is a front view which shows the structure of a game board. 遊技領域を流下した遊技球の排出に関する構成を説明するための説明図である。It is explanatory drawing for demonstrating the composition concerning the discharge of the game ball which flowed down the game area. 主制御装置の正面図である。It is a front view of the main control device. 装飾カバー及び装飾基板を取り除いた状態におけるパチンコ機の正面図である。It is a front view of the pachinko machine with the decorative cover and the decorative substrate removed. (a)第1装飾基板の一方側の板面である第1実装面を示す平面図であり、(b)第1装飾基板に実装されているバイパスコンデンサの周辺領域を拡大して示す第1装飾基板の第1実装面の平面図であり、(c)第1装飾基板に実装されている小型チップ抵抗器の周辺領域を拡大して示す第1装飾基板の第1実装面の平面図である。(A) It is a plan view which shows the 1st mounting surface which is the plate surface of one side of the 1st decorative board, and (b) is the 1st which enlarges and shows the peripheral area of the bypass capacitor mounted on the 1st decorative board. It is a plan view of the 1st mounting surface of a decorative board, and (c) is the plan view of the 1st mounting surface of the 1st decorative board which enlarges and shows the peripheral area of the small chip resistor mounted on the 1st decorative board. be. 図8(a)のA−A線断面図である。8 is a cross-sectional view taken along the line AA of FIG. 8A. (a)第2装飾基板の一方側の板面である第1実装面を示す平面図であり、(b)第2装飾基板に実装されているバイパスコンデンサの周辺領域を拡大して示す第2装飾基板の第1実装面の平面図であり、(c)第2装飾基板に実装されている小型チップ抵抗器の周辺領域を拡大して示す第2装飾基板の第1実装面の平面図である。(A) It is a plan view which shows the 1st mounting surface which is the plate surface of one side of the 2nd decorative board, and (b) is the 2nd which enlarges and shows the peripheral area of the bypass capacitor mounted on the 2nd decorative board. It is a plan view of the 1st mounting surface of the decorative board, and (c) is the plan view of the 1st mounting surface of the 2nd decorative board which enlarges and shows the peripheral area of the small chip resistor mounted on the 2nd decorative board. be. 第1装飾基板における第1発光回路部の配線図である。It is a wiring diagram of the 1st light emitting circuit part in the 1st decorative board. (a)バイパスコンデンサの周辺を拡大して示す第1装飾基板の第1実装面側の斜視図であり、(b)小型チップ抵抗器の周辺を拡大して示す第1装飾基板の第1実装面側の斜視図である。(A) It is a perspective view of the 1st mounting surface side of the 1st decorative board which magnifies the periphery of a bypass capacitor, and (b) is the 1st mounting of the 1st decorative board which enlarges and shows the periphery of a small chip resistor. It is a perspective view of a surface side. (a)バイパスコンデンサの周辺領域を拡大して示す第1装飾基板の第1実装面の平面図であり、(b)当該周辺領域のパッドとソルダーレジストとの関係を説明するための説明図であり、(c)発生し得るバイパスコンデンサの移動態様を説明するための説明図であり、(d)比較例において発生し得るバイパスコンデンサの移動態様を説明するための説明図である。(A) It is a plan view of the 1st mounting surface of the 1st decorative board which enlarges and shows the peripheral area of a bypass capacitor, and (b) is the explanatory drawing for explaining the relationship between the pad of the peripheral area and a solder resist. There is, (c) is an explanatory diagram for explaining the movement mode of the bypass capacitor that can occur, and (d) is an explanatory diagram for explaining the movement mode of the bypass capacitor that can occur in the comparative example. (a)小型チップ抵抗器の周辺領域を拡大して示す第1装飾基板の第1実装面の平面図であり、(b)当該周辺領域のパッドとソルダーレジストとの関係を説明するための説明図であり、(c)発生し得る小型チップ抵抗器の移動態様を説明するための説明図であり、(d)比較例において発生し得る小型チップ抵抗器の移動態様を説明するための説明図である。(A) It is a plan view of the 1st mounting surface of the 1st decorative substrate which enlarges and shows the peripheral area of a small chip resistor, and (b) the description for demonstrating the relationship between the pad of the peripheral area and a solder resist. It is an explanatory diagram for explaining (c) the movement mode of the small chip resistor which may occur, and (d) explanatory drawing for explaining the movement mode of the small chip resistor which may occur in the comparative example. Is. (a)第1装飾基板の第2実装面を示す平面図であり、(b)第1発光回路部の裏側領域を拡大して示す第1装飾基板の第2実装面の平面図である。(A) is a plan view showing the second mounting surface of the first decorative board, and (b) is a plan view of the second mounting surface of the first decorative board showing an enlarged back area of the first light emitting circuit portion. (a)第1装飾基板の断面図であり、(b)比較例における第1装飾基板の断面図である。(A) is a cross-sectional view of a first decorative substrate, and (b) is a sectional view of the first decorative substrate in a comparative example. (a)集合基板の第1板面を示す平面図であり、(b)集合基板の谷割りを説明するための説明図であり、(c)集合基板の山割りを説明するための説明図である。(A) It is a plan view which shows the 1st plate surface of an assembly board, (b) is an explanatory view for explaining the valley division of an assembly board, and (c) is the explanatory view for explaining the mountain division of an assembly board. Is. (a)集合基板の分割に使用する分割治具の斜視図であり、(b)分割治具の正面図であり、(c)分割治具を用いて集合基板を分割する様子を説明するための説明図である。(A) It is a perspective view of the dividing jig used for dividing an assembly board, (b) is a front view of a dividing jig, and (c) is for explaining how the assembly board is divided using the dividing jig. It is an explanatory diagram of. パチンコ機の電気的構成を示すブロック図である。It is a block diagram which shows the electric structure of a pachinko machine. 当否抽選などに用いられる各種カウンタの内容を説明するための説明図である。It is explanatory drawing for demonstrating the contents of various counters used for a winning or failing lottery. 主側CPUにて実行されるメイン処理を示すフローチャートである。It is a flowchart which shows the main process executed by the main CPU. 主側CPUにて実行されるタイマ割込み処理を示すフローチャートである。It is a flowchart which shows the timer interrupt processing executed by the main CPU. 主側CPUにて実行される特図特電制御処理を示すフローチャートである。It is a flowchart which shows the special figure special electric control process which is executed by the main CPU. 主側CPUにて実行される特図変動開始処理を示すフローチャートである。It is a flowchart which shows the special figure variation start processing executed by the main CPU. (a)第2の実施形態における第1装飾基板の第1実装面を示す平面図であり、(b)第1装飾基板に実装されているバイパスコンデンサの周辺領域を拡大して示す第1装飾基板の第1実装面の平面図である。(A) It is a plan view which shows the 1st mounting surface of the 1st decorative board in 2nd Embodiment, and (b) is the 1st decoration which enlarges and shows the peripheral area of the bypass capacitor mounted on the 1st decorative board. It is a top view of the 1st mounting surface of a substrate. 第3の実施形態における発光基板の第1発光面の平面図である。It is a top view of the 1st light emitting surface of the light emitting substrate in 3rd Embodiment. 発光基板の第2発光面の平面図である。It is a top view of the 2nd light emitting surface of a light emitting substrate. (a)第4の実施形態における発光基板の第1発光面の平面図であり、(b)バイパスコンデンサの周辺領域を拡大して示す発光基板の第1発光面の平面図である。(A) is a plan view of the first light emitting surface of the light emitting board in the fourth embodiment, and (b) is a plan view of the first light emitting surface of the light emitting board showing an enlarged peripheral region of the bypass capacitor. (a)発光基板の第2発光面の平面図であり、(b)電源端子及びGND端子の周辺領域を拡大して示す発光基板の第2発光面の平面図である。(A) is a plan view of the second light emitting surface of the light emitting board, and (b) is a plan view of the second light emitting surface of the light emitting board showing an enlarged peripheral region of a power supply terminal and a GND terminal.

<第1の実施形態>
以下、遊技機の一種であるパチンコ機10の第1の実施形態を、図面に基づいて詳細に説明する。図1はパチンコ機10の正面図であり、図2及び図3はパチンコ機10の主要な構成を展開して示す斜視図である。なお、図2では便宜上パチンコ機10の遊技領域内の構成を省略しているとともに図3では後述する主制御装置60のパチンコ機10後方側の構成を省略している。
<First Embodiment>
Hereinafter, the first embodiment of the pachinko machine 10, which is a kind of gaming machine, will be described in detail with reference to the drawings. FIG. 1 is a front view of the pachinko machine 10, and FIGS. 2 and 3 are perspective views showing the main configurations of the pachinko machine 10 in an expanded manner. Note that, for convenience, the configuration in the gaming area of the pachinko machine 10 is omitted in FIG. 2, and the configuration on the rear side of the pachinko machine 10 of the main control device 60, which will be described later, is omitted in FIG.

パチンコ機10は、図1に示すように、当該パチンコ機10の外殻を形成する外枠11と、この外枠11に対して前方に回動可能に取り付けられた遊技機本体12と、を有する。外枠11は木製の板材を四辺に連結し構成されるものであって矩形枠状をなしている。パチンコ機10は、外枠11を島設備に取り付け固定することにより、遊技ホールに設置される。なお、パチンコ機10において外枠11は必須の構成ではなく、遊技ホールの島設備に外枠11が備え付けられた構成としてもよい。 As shown in FIG. 1, the pachinko machine 10 includes an outer frame 11 forming an outer shell of the pachinko machine 10 and a gaming machine main body 12 rotatably attached to the outer frame 11 in the forward direction. Have. The outer frame 11 is formed by connecting wooden plates on all four sides and has a rectangular frame shape. The pachinko machine 10 is installed in the game hall by attaching and fixing the outer frame 11 to the island equipment. The outer frame 11 is not an indispensable configuration for the pachinko machine 10, and the outer frame 11 may be provided in the island equipment of the game hall.

遊技機本体12は、図2及び図3に示すように、内枠13と、その内枠13の前方に配置される前扉枠14と、内枠13の後方に配置される裏パックユニット15と、を備えている。遊技機本体12のうち内枠13が外枠11に回動可能に支持されている。詳細には、正面視で左側を回動基端側とし右側を回動先端側として内枠13が前方へ回動可能とされている。 As shown in FIGS. 2 and 3, the gaming machine main body 12 includes an inner frame 13, a front door frame 14 arranged in front of the inner frame 13, and a back pack unit 15 arranged behind the inner frame 13. And have. The inner frame 13 of the gaming machine main body 12 is rotatably supported by the outer frame 11. Specifically, the inner frame 13 can rotate forward with the left side as the rotation base end side and the right side as the rotation tip side in front view.

内枠13には、前扉枠14が回動可能に支持されており、正面視で左側を回動基端側とし右側を回動先端側として前方へ回動可能とされている。また、内枠13には、裏パックユニット15が回動可能に支持されており、正面視で左側を回動基端側とし右側を回動先端側として後方へ回動可能とされている。 The front door frame 14 is rotatably supported by the inner frame 13, and is rotatable forward with the left side as the rotation base end side and the right side as the rotation tip side in front view. Further, the back pack unit 15 is rotatably supported on the inner frame 13, and is rotatable rearward with the left side as the rotation base end side and the right side as the rotation tip side in front view.

なお、遊技機本体12には、その回動先端部に施錠装置が設けられており、遊技機本体12を外枠11に対して開放不能に施錠状態とする機能を有しているとともに、前扉枠14を内枠13に対して開放不能に施錠状態とする機能を有している。これらの各施錠状態は、パチンコ機10前面にて露出させて設けられたシリンダ錠17に解錠キーを用いて解錠操作を行うことにより、それぞれ解除される。 The gaming machine main body 12 is provided with a locking device at the rotating tip portion thereof, and has a function of locking the gaming machine main body 12 to the outer frame 11 so as not to be openable. It has a function of locking the door frame 14 to the inner frame 13 so that it cannot be opened. Each of these locked states is released by performing an unlocking operation using the unlocking key on the cylinder lock 17 exposed on the front surface of the pachinko machine 10.

<前面側の構成>
次に、遊技機本体12の前面側の構成について説明する。
<Front side configuration>
Next, the configuration of the front side of the gaming machine main body 12 will be described.

内枠13は、外形が外枠11とほぼ同一形状をなす樹脂ベース21を主体に構成されている。樹脂ベース21の中央部には略楕円形状の窓孔23が形成されている。樹脂ベース21には遊技盤24が着脱可能に取り付けられている。遊技盤24は合板よりなり、遊技盤24の前面に形成された遊技領域PAが樹脂ベース21の窓孔23を通じて内枠13の前面側に露出した状態となっている。 The inner frame 13 is mainly composed of a resin base 21 having an outer shape substantially the same as that of the outer frame 11. A substantially elliptical window hole 23 is formed in the central portion of the resin base 21. A game board 24 is detachably attached to the resin base 21. The game board 24 is made of plywood, and the game area PA formed on the front surface of the game board 24 is exposed to the front side of the inner frame 13 through the window hole 23 of the resin base 21.

<遊技盤の構成>
ここで、遊技盤24の構成を図4に基づいて説明する。図4は遊技盤24の正面図である。
<Composition of game board>
Here, the configuration of the game board 24 will be described with reference to FIG. FIG. 4 is a front view of the game board 24.

遊技盤24には、遊技領域PAの外縁の一部を区画するようにして内レール部25と外レール部26とが取り付けられており、これら内レール部25と外レール部26とにより誘導手段としての誘導レールが構成されている。樹脂ベース21において窓孔23の下方に取り付けられた遊技球発射機構27(図2参照)から発射された遊技球は誘導レールにより遊技領域PAの上部に案内されるようになっている。 An inner rail portion 25 and an outer rail portion 26 are attached to the game board 24 so as to partition a part of the outer edge of the game area PA, and the guiding means is provided by the inner rail portion 25 and the outer rail portion 26. As a guide rail is configured. The game ball launched from the game ball launching mechanism 27 (see FIG. 2) attached below the window hole 23 in the resin base 21 is guided to the upper part of the game area PA by the guide rail.

ちなみに、遊技球発射機構27は、誘導レールに向けて延びる発射レール27aと、後述する上皿54aに貯留されている遊技球を発射レール27a上に供給する球送り装置27bと、発射レール27a上に供給された遊技球を誘導レールに向けて発射させる電動アクチュエータであるソレノイド27cと、を備えている。前扉枠14に設けられた発射操作装置(又は操作ハンドル)28が回動操作されることによりソレノイド27cが駆動制御され、遊技球が発射される。 By the way, the game ball launch mechanism 27 has a launch rail 27a extending toward the guide rail, a ball feeding device 27b for supplying the game ball stored in the precision plate 54a described later on the launch rail 27a, and the launch rail 27a. It is equipped with a solenoid 27c, which is an electric actuator that launches the game ball supplied to the guide rail toward the guide rail. The solenoid 27c is driven and controlled by the rotation operation of the launch operation device (or operation handle) 28 provided on the front door frame 14, and the game ball is launched.

遊技盤24には、前後方向に貫通する大小複数の開口部が形成されている。各開口部には一般入賞口31、特電入賞装置32、第1作動口33、第2作動口34、スルーゲート35、可変表示ユニット36、特図ユニット37及び普図ユニット38等がそれぞれ設けられている。一般入賞口31は合計で4個設けられており、それ以外はそれぞれ1個ずつ設けられている。 The game board 24 is formed with a plurality of large and small openings penetrating in the front-rear direction. Each opening is provided with a general winning opening 31, a special electric winning device 32, a first operating port 33, a second operating port 34, a through gate 35, a variable display unit 36, a special drawing unit 37, a normal drawing unit 38, and the like. ing. A total of four general winning openings 31 are provided, and one each is provided for the others.

スルーゲート35への入球が発生したとしても遊技球の払い出しは実行されない。一方、一般入賞口31、特電入賞装置32、第1作動口33及び第2作動口34への入球が発生すると、所定数の遊技球の払い出しが実行される。当該賞球個数について具体的には、第1作動口33への1個の遊技球の入球が発生した場合又は第2作動口34への1個の遊技球の入球が発生した場合には、1個の賞球の払い出しが実行され、一般入賞口31への1個の遊技球の入球が発生した場合には、10個の賞球の払い出しが実行され、特電入賞装置32への1個の遊技球の入球が発生した場合には、15個の賞球の払い出しが実行される。 Even if a ball enters the through gate 35, the game ball is not paid out. On the other hand, when a ball enters the general winning opening 31, the special electric winning device 32, the first operating opening 33, and the second operating opening 34, a predetermined number of game balls are paid out. Specifically, regarding the number of prize balls, when one game ball enters the first operating port 33 or when one game ball enters the second operating port 34. Is executed to pay out one prize ball, and when one game ball is entered into the general winning opening 31, 10 prize balls are paid out to the special electric winning device 32. When one of the game balls is entered, 15 prize balls are paid out.

なお、上記賞球個数は任意であり、例えば、第2作動口34の方が第1作動口33よりも賞球個数が少ない構成としてもよく、第2作動口34の方が第1作動口33よりも賞球個数が多い構成としてもよい。 The number of prize balls is arbitrary. For example, the number of prize balls in the second operating port 34 may be smaller than that in the first operating port 33, and the second operating port 34 is the first operating port. The number of prize balls may be larger than 33.

その他に、遊技盤24の最下部にはアウト口24aが設けられており、各種入賞口等に入らなかった遊技球はアウト口24aを通って遊技領域PAから排出される。また、遊技盤24には、遊技球の落下方向を適宜分散、調整等するために多数の釘24bが植設されているとともに、風車等の各種部材が配設されている。 In addition, an out opening 24a is provided at the lowermost portion of the game board 24, and a game ball that has not entered various winning openings or the like is discharged from the game area PA through the out opening 24a. Further, a large number of nails 24b are planted on the game board 24 in order to appropriately disperse and adjust the falling direction of the game ball, and various members such as a windmill are arranged.

ここで、入球とは所定の開口部を遊技球が通過することを意味し、開口部を通過した後に遊技領域PAから排出される態様だけではなく、開口部を通過した後に遊技領域PAから排出されることなく遊技領域PAの流下を継続する態様も含まれる。但し、以下の説明では、アウト口24aへの遊技球の入球と明確に区別するために、一般入賞口31、特電入賞装置32、第1作動口33、第2作動口34及びスルーゲート35への遊技球の入球を、入賞とも表現する。 Here, the entry ball means that the game ball passes through a predetermined opening, and not only is the ball discharged from the game area PA after passing through the opening, but also from the game area PA after passing through the opening. A mode in which the flow of the game area PA is continued without being discharged is also included. However, in the following description, in order to clearly distinguish the ball from entering the game ball into the out opening 24a, the general winning opening 31, the special electric winning device 32, the first operating port 33, the second operating port 34, and the through gate 35 The entry of a game ball into a game is also referred to as a prize.

第1作動口33及び第2作動口34は、作動口装置としてユニット化されて遊技盤24に設置されている。第1作動口33及び第2作動口34は共に上向きに開放されている。また、第1作動口33が上方となるようにして両作動口33,34は鉛直方向に並んでいる。第2作動口34には、左右一対の可動片よりなるガイド片としての普電役物34aが設けられている。普電役物34aの閉鎖状態では遊技球が第2作動口34に入賞できず、普電役物34aが開放状態となることで第2作動口34への入賞が可能となる。 The first operating port 33 and the second operating port 34 are unitized as an operating port device and installed on the game board 24. Both the first actuating port 33 and the second actuating port 34 are open upward. Further, both the operating ports 33 and 34 are arranged in the vertical direction so that the first operating port 33 faces upward. The second actuating port 34 is provided with a universal electric accessory 34a as a guide piece made of a pair of left and right movable pieces. In the closed state of the general electric accessory 34a, the game ball cannot win the prize in the second operating port 34, and when the general electric accessory 34a is in the open state, the prize can be won in the second operating port 34.

第2作動口34よりも遊技球の流下方向の上流側に、スルーゲート35が設けられている。スルーゲート35は縦方向に貫通した図示しない貫通孔を有しており、スルーゲート35に入賞した遊技球は入賞後に遊技領域PAを流下する。これにより、スルーゲート35に入賞した遊技球が第2作動口34へ入賞することが可能となっている。 A through gate 35 is provided on the upstream side of the second operating port 34 in the flow direction of the game ball. The through gate 35 has a through hole (not shown) penetrating in the vertical direction, and the game ball winning the through gate 35 flows down the game area PA after winning. As a result, the game ball that has won the through gate 35 can win the second operating port 34.

スルーゲート35への入賞に基づき第2作動口34の普電役物34aが閉鎖状態から開放状態に切り換えられる。具体的には、スルーゲート35への入賞をトリガとして内部抽選が行われるとともに、遊技領域PAにおいて遊技球が通過しない領域である右下の隅部に設けられた普図ユニット38の普図表示部38aにて絵柄の変動表示が行われる。そして、内部抽選の結果が電役開放当選であり当該結果に対応した停止結果が表示されて普図表示部38aの変動表示が終了された場合に普電開放状態へ移行する。普電開放状態では、普電役物34aが所定の態様で開放状態となる。 Based on the winning of the through gate 35, the universal electric accessory 34a of the second operating port 34 is switched from the closed state to the open state. Specifically, an internal lottery is performed triggered by winning a prize in the through gate 35, and a normal map display of the normal map unit 38 provided in the lower right corner, which is an area where the game ball does not pass in the game area PA. The variable display of the pattern is performed in the part 38a. Then, when the result of the internal lottery is the winning of the electric service opening, the stop result corresponding to the result is displayed, and the variable display of the general map display unit 38a is completed, the state shifts to the general electric opening state. In the open state of the normal electric power, the public electric accessory 34a is in the open state in a predetermined manner.

なお、普図表示部38aは、LEDによる複数の表示用セグメントが所定の態様で配列されてなるセグメント表示器により構成されているが、これに限定されることはなく、液晶表示装置、有機EL表示装置、CRT又はドットマトリックス表示器等その他のタイプの表示装置によって構成されていてもよい。また、普図表示部38aにて変動表示される絵柄としては、複数種の文字が変動表示される構成、複数種の記号が変動表示される構成、複数種のキャラクタが変動表示される構成又は複数種の色が切り換え表示される構成などが考えられる。 The normal figure display unit 38a is composed of a segment display in which a plurality of display segments by LEDs are arranged in a predetermined manner, but the present invention is not limited to this, and the liquid crystal display device and the organic EL are used. It may be composed of a display device, a CRT, a dot matrix display, or other type of display device. Further, as the pattern to be variablely displayed on the general map display unit 38a, a configuration in which a plurality of types of characters are variablely displayed, a configuration in which a plurality of types of symbols are variablely displayed, a configuration in which a plurality of types of characters are variablely displayed, or a configuration in which a plurality of types of characters are variablely displayed. A configuration in which multiple types of colors are switched and displayed can be considered.

普図ユニット38において、普図表示部38aに隣接した位置には、普図保留表示部38bが設けられている。遊技球がスルーゲート35に入賞した個数は最大4個まで保留され、普図保留表示部38bの点灯によってその保留個数が表示されるようになっている。 In the normal drawing unit 38, a normal drawing holding display unit 38b is provided at a position adjacent to the normal drawing display unit 38a. The number of game balls that have won a prize in the through gate 35 is reserved up to four, and the reserved number is displayed by lighting the general drawing reservation display unit 38b.

第1作動口33又は第2作動口34への入賞をトリガとして当たり抽選が行われる。そして、当該抽選結果は特図ユニット37及び可変表示ユニット36の図柄表示装置41における表示演出を通じて明示される。 A winning lottery is performed with a prize in the first operating port 33 or the second operating port 34 as a trigger. Then, the lottery result is clearly shown through the display effect in the symbol display device 41 of the special figure unit 37 and the variable display unit 36.

特図ユニット37について詳細には、特図ユニット37には特図表示部37aが設けられている。特図表示部37aの表示領域は図柄表示装置41の表示面41aよりも狭い。特図表示部37aでは、第1作動口33への入賞又は第2作動口34への入賞をトリガとして当たり抽選が行われることで絵柄の変動表示又は所定の表示が行われる。そして、抽選結果に対応した結果が表示される。なお、特図表示部37aは、LEDによる複数の表示用セグメントが所定の態様で配列されてなるセグメント表示器により構成されているが、これに限定されることはなく、液晶表示装置、有機EL表示装置、CRT又はドットマトリックス表示器等その他のタイプの表示装置によって構成されていてもよい。また、特図表示部37aにて表示される絵柄としては、複数種の文字が表示される構成、複数種の記号が表示される構成、複数種のキャラクタが表示される構成又は複数種の色が表示される構成などが考えられる。 More specifically, the special figure unit 37 is provided with a special figure display unit 37a. The display area of the special figure display unit 37a is narrower than the display surface 41a of the symbol display device 41. In the special figure display unit 37a, a winning lottery is performed triggered by a prize in the first operating port 33 or a winning in the second operating port 34, so that a variable display or a predetermined display of the pattern is performed. Then, the result corresponding to the lottery result is displayed. The special figure display unit 37a is composed of a segment display in which a plurality of display segments by LEDs are arranged in a predetermined manner, but the present invention is not limited to this, and the liquid crystal display device and the organic EL are used. It may be composed of a display device, a CRT, a dot matrix display, or other type of display device. Further, as the pattern displayed on the special figure display unit 37a, a configuration in which a plurality of types of characters are displayed, a configuration in which a plurality of types of symbols are displayed, a configuration in which a plurality of types of characters are displayed, or a configuration in which a plurality of types of colors are displayed. Is displayed.

特図ユニット37において、特図表示部37aに隣接した位置には、特図保留表示部37bが設けられている。遊技球が第1作動口33又は第2作動口34に入賞した個数は最大4個まで保留され、特図保留表示部37bの点灯によってその保留個数が表示されるようになっている。 In the special figure unit 37, a special figure hold display unit 37b is provided at a position adjacent to the special figure display unit 37a. The number of winning balls in the first operating port 33 or the second operating port 34 is reserved up to four, and the reserved number is displayed by lighting the special figure reservation display unit 37b.

図柄表示装置41について詳細には、図柄表示装置41は、液晶ディスプレイを備えた液晶表示装置として構成されており、後述する表示制御装置により表示内容が制御される。なお、図柄表示装置41は、液晶表示装置に限定されることはなく、プラズマディスプレイ装置、有機EL表示装置又はCRTといった表示画面を有する他の表示装置であってもよく、ドットマトリクス表示器であってもよい。 About the symbol display device 41 In detail, the symbol display device 41 is configured as a liquid crystal display device provided with a liquid crystal display, and the display content is controlled by a display control device described later. The symbol display device 41 is not limited to the liquid crystal display device, and may be another display device having a display screen such as a plasma display device, an organic EL display device, or a CRT, and is a dot matrix display device. You may.

図柄表示装置41では、第1作動口33への入賞又は第2作動口34への入賞に基づき特図表示部37aにて絵柄の変動表示又は所定の表示が行われる場合にそれに合わせて図柄の変動表示又は所定の表示が行われる。例えば、図柄表示装置41の表示面41aには、複数の表示領域として上段・中段・下段の3つの図柄列が設定され、各図柄列において「1」〜「9」の数字が付された主図柄が昇順又は降順で配列された状態でスクロール表示される。このスクロール表示においては、最初に全図柄列におけるスクロール表示が開始され、上図柄列→下図柄列→中図柄列の順にスクロール表示から待機表示に切り換えられ、最終的に各図柄列にて所定の図柄を静止表示した状態で終了される。そして、遊技結果が大当たり結果となる遊技回では、図柄表示装置41の表示面41aにおいて予め設定されている有効ライン上に所定の図柄の組み合わせが停止表示される。具体的には、後述する最有利大当たり結果となる場合には同一の奇数図柄の組み合わせが停止表示され、後述する低確大当たり結果となる場合には同一の偶数図柄の組み合わせが停止表示され、後述する低入賞高確大当たり結果となる場合には同一の図柄の組み合わせではないものの低入賞高確大当たり結果ではない場合には停止表示されない図柄の組み合わせが停止表示される。 In the symbol display device 41, when the special symbol display unit 37a performs a variable display or a predetermined display of the symbol based on the winning of the first operating port 33 or the winning of the second operating port 34, the symbol is displayed accordingly. A variable display or a predetermined display is performed. For example, on the display surface 41a of the symbol display device 41, three symbol rows of upper, middle, and lower rows are set as a plurality of display areas, and the numbers "1" to "9" are added to each symbol row. The symbols are scrolled and displayed in ascending or descending order. In this scroll display, the scroll display in all the symbol columns is started first, the scroll display is switched to the standby display in the order of the upper symbol column → the lower symbol column → the middle symbol column, and finally the predetermined symbol display is specified in each symbol column. It ends with the symbol still displayed. Then, in the game times in which the game result is a big hit result, a predetermined combination of symbols is stopped and displayed on the effective line preset on the display surface 41a of the symbol display device 41. Specifically, the same odd-numbered symbol combination is stopped and displayed when the most advantageous jackpot result described later is obtained, and the same even-numbered symbol combination is stopped and displayed when the low-probability jackpot result described later is obtained. If the result is a low-winning high-accuracy jackpot, the combination of symbols that are not the same combination, but if the result is not a low-winning high-accuracy jackpot, the combination of symbols that is not stopped is displayed as a stop.

なお、図柄表示装置41では、第1作動口33又は第2作動口34への入賞をトリガとした表示演出だけではなく、当たり当選となった後に移行する開閉実行モード中の表示演出などが行われる。また、いずれかの作動口33,34への入賞に基づいて、特図表示部37a及び図柄表示装置41にて表示が開始され、所定の結果を表示して終了されるまでが遊技回の1回に相当する。また、図柄表示装置41における図柄の変動表示の態様は上記のものに限定されることはなく任意であり、図柄列の数、図柄列における図柄の変動表示の方向、各図柄列の図柄数などは適宜変更可能である。また、図柄表示装置41にて変動表示される絵柄は上記のような図柄に限定されることはなく、例えば絵柄として数字のみが変動表示される構成としてもよい。 In the symbol display device 41, not only the display effect triggered by winning a prize in the first actuating port 33 or the second actuating port 34, but also the display effect in the open / close execution mode that shifts after winning is performed. Will be. Further, based on the winning of any of the operating ports 33 and 34, the display is started on the special figure display unit 37a and the symbol display device 41, and the game times 1 until the predetermined result is displayed and ended. Equivalent to times. Further, the mode of variable display of symbols in the symbol display device 41 is not limited to the above, and is arbitrary, such as the number of symbol rows, the direction of variable display of symbols in the symbol row, the number of symbols in each symbol row, and the like. Can be changed as appropriate. Further, the pattern to be variablely displayed by the symbol display device 41 is not limited to the above-mentioned symbol, and may be configured such that only numbers are variablely displayed as the symbol, for example.

第1作動口33への入賞又は第2作動口34への入賞に基づく当たり抽選にて大当たり当選となった場合には、特電入賞装置32への入賞が可能となる開閉実行モードへ移行する。特電入賞装置32は、遊技盤24の背面側へと通じる図示しない大入賞口を備えているとともに、当該大入賞口を開閉する開閉扉32aを備えている。開閉扉32aは、閉鎖状態及び開放状態のいずれかに配置される。具体的には、開閉扉32aは、通常は遊技球が入賞できない閉鎖状態になっており、内部抽選において開閉実行モードへの移行に当選した場合に遊技球が入賞可能な開放状態に切り換えられるようになっている。ちなみに、開閉実行モードとは、当たり結果となった場合に移行することとなるモードである。なお、閉鎖状態では入賞が不可ではないが開放状態よりも入賞が発生しづらい状態となる構成としてもよい。 If a big hit is won in the winning lottery based on the winning of the first operating port 33 or the winning of the second operating port 34, the mode shifts to the opening / closing execution mode in which the special electric winning device 32 can be won. The special electric winning device 32 is provided with a large winning opening (not shown) leading to the back side of the game board 24, and is provided with an opening / closing door 32a for opening and closing the large winning opening. The opening / closing door 32a is arranged in either a closed state or an open state. Specifically, the opening / closing door 32a is normally in a closed state in which the game ball cannot win a prize, and is switched to an open state in which the game ball can win a prize when the transition to the open / close execution mode is won in the internal lottery. It has become. By the way, the open / close execution mode is a mode in which the transition is made when a hit result is obtained. It should be noted that although it is not impossible to win a prize in the closed state, it may be configured in a state in which it is more difficult for the prize to occur than in the open state.

<遊技球の排出に関する構成>
図5は、遊技領域PAを流下した遊技球の排出に関する構成を説明するための説明図である。
<Structure related to ejection of game balls>
FIG. 5 is an explanatory diagram for explaining a configuration relating to discharge of a game ball flowing down the game area PA.

既に説明したとおり、一般入賞口31、特電入賞装置32、第1作動口33、第2作動口34及びアウト口24aのいずれかに入球した遊技球は遊技領域PAから排出される。換言すれば、遊技球発射機構27から発射されて遊技領域PAに流入した遊技球は一般入賞口31、特電入賞装置32、第1作動口33、第2作動口34及びアウト口24aのいずれかに入球することにより遊技領域PAから排出されることとなる。一般入賞口31、特電入賞装置32、第1作動口33、第2作動口34及びアウト口24aのいずれかに入球した遊技球は遊技盤24の背面側に導かれる。 As described above, the game ball that has entered any of the general winning opening 31, the special electric winning device 32, the first operating port 33, the second operating port 34, and the out port 24a is discharged from the gaming area PA. In other words, the game ball launched from the game ball launching mechanism 27 and flowing into the game area PA is any one of the general winning opening 31, the special electric winning device 32, the first operating port 33, the second operating port 34, and the out port 24a. By entering the ball, it will be discharged from the game area PA. The game ball that has entered any of the general winning opening 31, the special electric winning device 32, the first operating opening 33, the second operating opening 34, and the out opening 24a is guided to the back side of the game board 24.

遊技盤24の背面には、一般入賞口31、特電入賞装置32、第1作動口33、第2作動口34及びアウト口24aのそれぞれに対応させて排出通路部42〜48が形成されている。排出通路部42〜48に流入した遊技球はその流入した排出通路部42〜48を流下することにより、遊技盤24の背面側において遊技盤24の下端部に導かれ図示しない排出球回収部にて回収される。そして、排出球回収部にて回収された遊技球は、遊技ホールにおいてパチンコ機10が設置された島設備の球循環装置に排出される。 On the back surface of the game board 24, discharge passage portions 42 to 48 are formed corresponding to each of the general winning opening 31, the special electric winning device 32, the first operating port 33, the second operating port 34, and the out port 24a. .. The game balls that have flowed into the discharge passages 42 to 48 are guided to the lower end of the game board 24 on the back side of the game board 24 by flowing down the flowed discharge passages 42 to 48, and become a discharge ball recovery part (not shown). Will be collected. Then, the game balls collected by the discharge ball collection unit are discharged to the ball circulation device of the island facility in which the pachinko machine 10 is installed in the game hall.

各排出通路部42〜48には遊技球を検知するための各種検知センサ42a〜48aが設けられている。これら排出通路部42〜48及び検知センサ42a〜48aについて以下に説明する。一般入賞口31は既に説明したとおり4個設けられているため、それら4個のそれぞれに対応させて排出通路部42〜44が存在している。この場合、最も左の一般入賞口31に対応する第1排出通路部42及びその右隣りの一般入賞口31に対応する第2排出通路部43のそれぞれに対しては1個ずつ検知センサ42a,43aが設けられている。具体的には、第1排出通路部42の途中位置に検知範囲が存在するようにして第1入賞口検知センサ42aが設けられているとともに、第2排出通路部43の途中位置に検知範囲が存在するように第2入賞口検知センサ43aが設けられている。最も左の一般入賞口31に入球した遊技球は第1排出通路部42を通過する途中で第1入賞口検知センサ42aにて検知され、その右隣りの一般入賞口31に入球した遊技球は第2排出通路部43を通過する途中で第2入賞口検知センサ43aにて検知される。また、右側2個の一般入賞口31に対しては途中位置で合流するように形成された第3排出通路部44が設けられている。当該第3排出通路部44は、2個の一般入賞口31のそれぞれに対応する入口側領域を有しているとともに、それら入口側領域が途中で合流することで1個の出口側領域を有している。第3排出通路部44における出口側領域の途中位置に検知範囲が存在するように第3入賞口検知センサ44aが設けられている。右側2個のいずれかの一般入賞口31に入球した遊技球は第3排出通路部44を通過する途中で第3入賞口検知センサ44aにて検知される。 Various detection sensors 42a to 48a for detecting the game ball are provided in the discharge passage portions 42 to 48. The discharge passage portions 42 to 48 and the detection sensors 42a to 48a will be described below. Since four general winning openings 31 are provided as described above, the discharge passage portions 42 to 44 exist corresponding to each of the four general winning openings 31. In this case, one detection sensor 42a, one for each of the first discharge passage portion 42 corresponding to the leftmost general winning opening 31 and the second discharge passage portion 43 corresponding to the general winning opening 31 on the right side thereof. 43a is provided. Specifically, the first winning opening detection sensor 42a is provided so that the detection range exists in the middle position of the first discharge passage portion 42, and the detection range is provided in the middle position of the second discharge passage portion 43. The second winning opening detection sensor 43a is provided so as to exist. The game ball that has entered the leftmost general winning opening 31 is detected by the first winning opening detection sensor 42a while passing through the first discharge passage portion 42, and the game that has entered the general winning opening 31 to the right of the first winning opening detection sensor 42a. The ball is detected by the second winning opening detection sensor 43a on the way through the second discharge passage portion 43. Further, a third discharge passage portion 44 formed so as to join the two general winning openings 31 on the right side at an intermediate position is provided. The third discharge passage portion 44 has an inlet side region corresponding to each of the two general winning openings 31, and has one outlet side region when the inlet side regions merge in the middle. doing. The third winning opening detection sensor 44a is provided so that the detection range exists in the middle position of the exit side region in the third discharge passage portion 44. The game ball that has entered any of the two general winning openings 31 on the right side is detected by the third winning opening detection sensor 44a while passing through the third discharge passage portion 44.

特電入賞装置32に対応させて第4排出通路部45が存在している。第4排出通路部45の途中位置に検知範囲が存在するようにして特電検知センサ45aが設けられており、特電入賞装置32に入球した遊技球は第4排出通路部45を通過する途中で特電検知センサ45aにて検知される。第1作動口33に対応させて第5排出通路部46が存在している。第5排出通路部46の途中位置に検知範囲が存在するようにして第1作動口検知センサ46aが設けられており、第1作動口33に入球した遊技球は第5排出通路部46を通過する途中で第1作動口検知センサ46aにて検知される。第2作動口34に対応させて第6排出通路部47が存在している。第6排出通路部47の途中位置に検知範囲が存在するようにして第2作動口検知センサ47aが設けられており、第2作動口34に入球した遊技球は第6排出通路部47を通過する途中で第2作動口検知センサ47aにて検知される。アウト口24aに対応させて第7排出通路部48が存在している。第7排出通路部48の途中位置に検知範囲が存在するようにしてアウト口検知センサ48aが設けられており、アウト口24aに入球した遊技球は第7排出通路部48を通過する途中でアウト口検知センサ48aにて検知される。 The fourth discharge passage portion 45 exists corresponding to the special electric winning device 32. A special electric detection sensor 45a is provided so that a detection range exists in the middle of the fourth discharge passage portion 45, and the game ball that has entered the special electric winning device 32 is on the way through the fourth discharge passage portion 45. It is detected by the special electric detection sensor 45a. A fifth discharge passage portion 46 exists corresponding to the first actuating port 33. The first actuating port detection sensor 46a is provided so that the detection range exists in the middle of the fifth discharge passage portion 46, and the game ball that has entered the first actuating port 33 passes through the fifth discharge passage portion 46. It is detected by the first actuating port detection sensor 46a on the way through. A sixth discharge passage portion 47 exists corresponding to the second actuating port 34. The second operating port detection sensor 47a is provided so that the detection range exists in the middle position of the sixth discharging passage portion 47, and the game ball that has entered the second operating port 34 uses the sixth discharging passage portion 47. It is detected by the second actuating port detection sensor 47a on the way through. The seventh discharge passage portion 48 exists corresponding to the out port 24a. The out port detection sensor 48a is provided so that the detection range exists in the middle position of the seventh discharge passage portion 48, and the game ball that has entered the out port 24a is on the way through the seventh discharge passage portion 48. It is detected by the out port detection sensor 48a.

なお、各種検知センサ42a〜48aのうちいずれか1個の検知センサ42a〜48aにて検知対象となった遊技球は他の検知センサ42a〜48aの検知対象となることはない。また、スルーゲート35に対してもゲート検知センサ49aが設けられており、遊技領域PAを流下する途中でスルーゲート35を通過する遊技球はゲート検知センサ49aにて検知される。 The game ball that is the target of detection by any one of the various detection sensors 42a to 48a is not the target of detection by the other detection sensors 42a to 48a. Further, the gate detection sensor 49a is also provided for the through gate 35, and the game ball passing through the through gate 35 while flowing down the game area PA is detected by the gate detection sensor 49a.

各種検知センサ42a〜49aとしては、いずれも電磁誘導型の近接センサが用いられているが、遊技球を個別に検知できるのであれば使用するセンサは任意である。また、各種検知センサ42a〜49aは後述する主制御装置60に電気的に接続されており、各種検知センサ42a〜49aの検知結果は主制御装置60に出力される。具体的には、各種検知センサ42a〜49aは、遊技球を検知していない状況ではLOWレベル信号を出力し、遊技球を検知している状況ではHIレベル信号を出力する。なお、これに限定されることはなくHI及びLOWの関係が逆であってもよい。 As the various detection sensors 42a to 49a, electromagnetic induction type proximity sensors are used, but any sensor can be used as long as the game balls can be individually detected. Further, the various detection sensors 42a to 49a are electrically connected to the main control device 60 described later, and the detection results of the various detection sensors 42a to 49a are output to the main control device 60. Specifically, the various detection sensors 42a to 49a output a LOW level signal when the game ball is not detected, and output a HI level signal when the game ball is detected. The relationship between HI and LOW is not limited to this, and the relationship between HI and LOW may be reversed.

図2に示すように、上記構成の遊技盤24が樹脂ベース21に取り付けられてなる内枠13の前面側全体を覆うようにして前扉枠14が設けられている。前扉枠14には、図1に示すように、遊技領域PAのほぼ全域を前方から視認することができるようにした窓部51が形成されている。窓部51は、略楕円形状をなし、窓パネル52が嵌め込まれている。窓パネル52は、ガラスによって無色透明に形成されているが、これに限定されることはなく合成樹脂によって無色透明に形成されていてもよく、パチンコ機10前方から窓パネル52を通じて遊技領域PAを視認可能であれば有色透明に形成されていてもよい。 As shown in FIG. 2, the front door frame 14 is provided so as to cover the entire front surface side of the inner frame 13 in which the game board 24 having the above configuration is attached to the resin base 21. As shown in FIG. 1, the front door frame 14 is formed with a window portion 51 so that almost the entire area of the game area PA can be visually recognized from the front. The window portion 51 has a substantially elliptical shape, and the window panel 52 is fitted therein. The window panel 52 is colorless and transparently formed by glass, but is not limited to this, and may be colorless and transparent by synthetic resin, and the gaming area PA is formed from the front of the pachinko machine 10 through the window panel 52. It may be colored and transparent as long as it is visible.

窓部51の上方には、遊技状態に応じた効果音などが出力される左右一対のスピーカ部53が設けられている。また、窓部51の下方には、手前側へ膨出した上側膨出部54と下側膨出部55とが上下に並設されている。上側膨出部54内側には上方に開口した上皿54aが設けられており、下側膨出部55内側には同じく上方に開口した下皿55aが設けられている。上皿54aは、後述する払出装置より払い出された遊技球を一旦貯留し、一列に整列させながら遊技球発射機構27側へ導くための機能を有する。また、下皿55aは、上皿54a内にて余剰となった遊技球を貯留する機能を有する。 Above the window portion 51, a pair of left and right speaker portions 53 for outputting sound effects and the like according to the gaming state are provided. Further, below the window portion 51, an upper bulging portion 54 bulging toward the front side and a lower bulging portion 55 are vertically arranged side by side. An upper plate 54a opened upward is provided inside the upper bulging portion 54, and a lower plate 55a also opened upward is provided inside the lower bulging portion 55. The upper plate 54a has a function of temporarily storing the game balls paid out from the payout device described later and guiding them to the game ball launching mechanism 27 side while arranging them in a row. Further, the lower plate 55a has a function of storing excess game balls in the upper plate 54a.

図1に示すように、前扉枠14の前面において、窓部51の左側下部には第1装飾基板56が設けられているとともに、窓部51の上側の左右方向略中央には第2装飾基板57が設けられている。各装飾基板56,57には複数のLEDチップが実装されており、これらの装飾基板56,57では遊技状態に対応する発光演出が行われる。前扉枠14には、第1装飾基板56の前方を覆う第1装飾カバー58及び第2装飾基板57の前方を覆う第2装飾カバー59が設けられている。これらの装飾カバー58,59は、LEDチップから放出される光を透過する透明又は半透明の樹脂により形成されており、パチンコ機10前方に向けて膨出している。なお、装飾基板56,57及び装飾カバー58,59の詳細については後述する。 As shown in FIG. 1, on the front surface of the front door frame 14, the first decorative substrate 56 is provided on the lower left side of the window portion 51, and the second decoration is substantially centered on the upper side of the window portion 51 in the left-right direction. A substrate 57 is provided. A plurality of LED chips are mounted on the decorative boards 56 and 57, and the decorative boards 56 and 57 perform a light emitting effect corresponding to the gaming state. The front door frame 14 is provided with a first decorative cover 58 that covers the front of the first decorative board 56 and a second decorative cover 59 that covers the front of the second decorative board 57. These decorative covers 58 and 59 are made of a transparent or translucent resin that transmits light emitted from the LED chip, and bulge toward the front of the pachinko machine 10. The details of the decorative substrates 56 and 57 and the decorative covers 58 and 59 will be described later.

次に、遊技機本体12の背面側の構成について説明する。 Next, the configuration of the back side of the gaming machine main body 12 will be described.

図2に示すように、内枠13(具体的には、遊技盤24)の背面には、遊技の主たる制御を司る主制御装置60が搭載されている。図6は主制御装置60の正面図である。 As shown in FIG. 2, a main control device 60 that controls the main control of the game is mounted on the back surface of the inner frame 13 (specifically, the game board 24). FIG. 6 is a front view of the main control device 60.

<主制御装置60の構成>
主制御装置60は、図6に示すように、主制御基板61が基板ボックス60aに収容されてなる。主制御基板61の一方の板面である素子搭載面には、MPU62が搭載されている。基板ボックス60aは当該基板ボックス60aの外部から当該基板ボックス60a内に収容されたMPU62を目視することが可能となるように透明に形成されている。なお、基板ボックス60aは無色透明に形成されているが、基板ボックス60aの外部から当該基板ボックス60a内に収容されたMPU62を目視することが可能であれば有色透明に形成されていてもよい。主制御装置60は基板ボックス60aにおいて主制御基板61の素子搭載面と対向する対向壁部60bがパチンコ機10後方を向くようにして樹脂ベース21の背面に搭載されている。したがって、遊技機本体12を外枠11に対してパチンコ機10前方に開放させて樹脂ベース21の背面を露出させることにより、基板ボックス60aの対向壁部60bを目視することが可能となるとともに当該対向壁部60bを通じてMPU62を目視することが可能となる。
<Configuration of main control device 60>
As shown in FIG. 6, the main control device 60 includes a main control board 61 housed in a board box 60a. The MPU 62 is mounted on the element mounting surface, which is one of the plate surfaces of the main control board 61. The substrate box 60a is transparently formed so that the MPU 62 housed in the substrate box 60a can be visually recognized from the outside of the substrate box 60a. Although the substrate box 60a is formed to be colorless and transparent, it may be formed to be colored and transparent as long as the MPU 62 housed in the substrate box 60a can be visually recognized from the outside of the substrate box 60a. The main control device 60 is mounted on the back surface of the resin base 21 so that the facing wall portion 60b facing the element mounting surface of the main control board 61 faces the rear of the pachinko machine 10 in the board box 60a. Therefore, by opening the gaming machine main body 12 to the front of the pachinko machine 10 with respect to the outer frame 11 to expose the back surface of the resin base 21, it becomes possible to visually recognize the facing wall portion 60b of the substrate box 60a. The MPU 62 can be visually observed through the facing wall portion 60b.

基板ボックス60aは複数のケース体60cを前後に組合せることにより形成されているが、これら複数のケース体60cには、これらケース体60cの分離を阻止するとともにこれらケース体60cの分離に際してその痕跡を残すための結合部60eが設けられている。結合部60eは、略直方体形状の基板ボックス60aにおける一辺に複数並設されている。これにより、一部の結合部60eを利用してケース体60cの分離を阻止している状態において当該一部の結合部60eを破壊してケース体60cを分離したとしても、その後に別の結合部60eを結合状態とすることでケース体60cの分離を再度阻止することが可能となる。また、ケース体60cの分離に際して結合部60eが破壊されてその痕跡が残ることにより、結合部60eを目視確認することでケース体60cの分離が不正に行われているか否かを把握することが可能となる。また、基板ボックス60aにおいて結合部60eが並設された一辺とは逆の一辺にはケース体60c間の境界を跨ぐようにして封印シール60fが貼り付けられている。封印シール60fはその引き剥がしに際して粘着層がケース体60cに残る。これにより、ケース体60cの分離に際して封印シール60fが剥がされた場合にはその痕跡を残すことが可能となる。 The substrate box 60a is formed by combining a plurality of case bodies 60c back and forth, and the plurality of case bodies 60c prevent the case bodies 60c from being separated and trace the case bodies 60c when they are separated. A joint portion 60e is provided for leaving the surface. A plurality of connecting portions 60e are arranged side by side on one side of the substrate box 60a having a substantially rectangular parallelepiped shape. As a result, even if the part of the connecting portion 60e is destroyed and the case body 60c is separated in a state where the separation of the case body 60c is prevented by using a part of the connecting portion 60e, another coupling is subsequently performed. By putting the portion 60e in the coupled state, it is possible to prevent the case body 60c from being separated again. Further, when the case body 60c is separated, the joint portion 60e is destroyed and its trace remains, so that it is possible to grasp whether or not the case body 60c is illegally separated by visually checking the joint portion 60e. It will be possible. Further, in the substrate box 60a, a sealing seal 60f is attached so as to straddle the boundary between the case bodies 60c on the side opposite to the side on which the connecting portions 60e are arranged side by side. When the seal seal 60f is peeled off, an adhesive layer remains on the case body 60c. As a result, when the sealing seal 60f is peeled off when the case body 60c is separated, it is possible to leave a trace thereof.

上記構成の主制御装置60において主制御基板61には、パチンコ機10の設定状態を「設定1」から「設定6」の範囲で変更する契機を生じさせるために遊技ホールの管理者が所有する設定キーが挿入されてON操作される設定キー挿入部68aと、設定キー挿入部68aに対するON操作後においてパチンコ機10の設定状態を順次変更させるために操作される更新ボタン68bと、主制御装置60のMPU62に設けられた後述する主側RAM65のデータをクリアするために操作されるリセットボタン68cと、遊技履歴の管理結果を報知するための第1〜第3報知用表示装置69a〜69cと、が設けられている。なお、パチンコ機10の設定状態は「設定1」〜「設定6」の6段階に限定されることはなく複数段階であれば任意である。 In the main control device 60 having the above configuration, the main control board 61 is owned by the manager of the game hall in order to give an opportunity to change the setting state of the pachinko machine 10 in the range of "setting 1" to "setting 6". The setting key insertion unit 68a in which the setting key is inserted and turned on, the update button 68b operated to sequentially change the setting state of the pachinko machine 10 after the setting key insertion unit 68a is turned on, and the main control device. A reset button 68c operated to clear the data of the main RAM 65 provided in the MPU 62 of the 60, and the first to third notification display devices 69a to 69c for notifying the management result of the game history. , Are provided. The setting state of the pachinko machine 10 is not limited to the six stages of "setting 1" to "setting 6", and is arbitrary as long as it is a plurality of stages.

これら設定キー挿入部68a、更新ボタン68b、リセットボタン68c、及び第1〜第3報知用表示装置69a〜69cはいずれも主制御基板61の素子搭載面に設けられている。また、主制御基板61の素子搭載面は既に説明したとおり基板ボックス60aの対向壁部60bと対向しているが、設定キー挿入部68a、更新ボタン68b及びリセットボタン68cは対向壁部60bにより覆われていない。つまり、対向壁部60bには設定キー挿入部68a、更新ボタン68b及びリセットボタン68cのそれぞれと対向する領域が個別の開口部とされている。これにより、基板ボックス60aの開放を要することなく、設定キー挿入部68aに設定キーを挿入することが可能であり、更新ボタン68bを押圧操作することが可能であり、リセットボタン68cを押圧操作することが可能である。 The setting key insertion unit 68a, the update button 68b, the reset button 68c, and the first to third notification display devices 69a to 69c are all provided on the element mounting surface of the main control board 61. Further, the element mounting surface of the main control board 61 faces the facing wall portion 60b of the board box 60a as described above, but the setting key insertion portion 68a, the update button 68b, and the reset button 68c are covered by the facing wall portion 60b. Not reset. That is, the facing wall portion 60b has a region facing each of the setting key insertion portion 68a, the update button 68b, and the reset button 68c as individual openings. As a result, the setting key can be inserted into the setting key insertion unit 68a without the need to open the board box 60a, the update button 68b can be pressed, and the reset button 68c can be pressed. It is possible.

設定キー挿入部68aに設定キーを挿入して所定方向に回転操作することにより設定キー挿入部68aがON操作された状態となる。その状態でパチンコ機10への動作電力の供給を開始させることで(すなわち主制御装置60のMPU62への動作電力の供給を開始させることで)、パチンコ機10の設定状態を変更することが可能な変更可能状態となる。そして、この状態において更新ボタン68bを1回押圧操作する度にパチンコ機10の設定状態が「設定1」〜「設定6」の範囲において昇順で1段階ずつ変更される。なお、「設定6」の状態で更新ボタン68bが操作された場合には「設定1」に更新される。また、設定キー挿入部68aに挿入している設定キーをON操作の位置から所定方向とは反対方向に回転操作して初期位置に復帰させることにより設定キー挿入部68aがOFF操作された状態となる。設定キー挿入部68aがOFF操作された状態となることで上記変更可能状態が終了し、その時点における設定値の状態で遊技を行うことが可能な状態となる。つまり、変更可能状態が終了した後に更新ボタン68bを操作しても設定値を変更することはできない。 By inserting the setting key into the setting key insertion unit 68a and rotating the setting key in a predetermined direction, the setting key insertion unit 68a is turned on. By starting the supply of the operating power to the pachinko machine 10 in that state (that is, by starting the supply of the operating power to the MPU 62 of the main control device 60), it is possible to change the setting state of the pachinko machine 10. It becomes a changeable state. Then, each time the update button 68b is pressed once in this state, the setting state of the pachinko machine 10 is changed one step at a time in ascending order in the range of "setting 1" to "setting 6". If the update button 68b is operated in the state of "setting 6", it is updated to "setting 1". Further, the setting key insertion unit 68a is turned off by rotating the setting key inserted in the setting key insertion unit 68a in the direction opposite to the predetermined direction from the ON operation position to return to the initial position. Become. When the setting key insertion unit 68a is turned off, the changeable state ends, and the game can be played in the state of the set value at that time. That is, the set value cannot be changed even if the update button 68b is operated after the changeable state ends.

設定キー挿入部68aに対するON操作はパチンコ機10への動作電力の供給開始時(すなわち主制御装置60のMPU62への動作電力の供給開始時)のみ有効とされる。したがって、主制御装置60のMPU62において動作電力の供給開始時の処理が終了した後に設定キー挿入部68aに対するON操作を行ったとしても設定値を変更することはできない。 The ON operation for the setting key insertion unit 68a is valid only when the supply of the operating power to the pachinko machine 10 starts (that is, when the supply of the operating power to the MPU 62 of the main control device 60 starts). Therefore, even if the setting key insertion unit 68a is turned on after the processing at the start of supply of the operating power is completed in the MPU 62 of the main control device 60, the set value cannot be changed.

パチンコ機10の設定状態は当該パチンコ機10における単位時間当たりの有利度を定めるものであり、「設定n」(nは「1」〜「6」の整数)のnが大きい値ほど(すなわち設定値が高いほど)有利度が高くなる。詳細は後述するが大当たり結果の当選確率を決定する当否抽選モードとして相対的に当選確率が低くなる低確率モードと相対的に当選確率が高くなる高確率モードとが存在しており、設定値が高いほど低確率モードにおける大当たり結果の当選確率が高くなるように設定されている。一方、いずれの設定値であっても高確率モードにおける大当たり結果の当選確率は一定となっている。 The setting state of the pachinko machine 10 determines the advantage per unit time in the pachinko machine 10, and the larger n of "setting n" (n is an integer of "1" to "6"), the larger the value (that is, the setting). (The higher the value), the higher the advantage. Although the details will be described later, there are a low probability mode in which the winning probability is relatively low and a high probability mode in which the winning probability is relatively high as a winning / losing lottery mode for determining the winning probability of the jackpot result. The higher the probability, the higher the winning probability of the jackpot result in the low probability mode. On the other hand, the winning probability of the jackpot result in the high probability mode is constant regardless of the set value.

リセットボタン68cは上記のとおり主側RAM65のデータをクリアするために操作されるが、当該データのクリアを発生させるためにはリセットボタン68cを押圧操作した状態でパチンコ機10への動作電力の供給を開始させる必要がある(すなわち主制御装置60のMPU62への動作電力の供給を開始させる必要がある)。リセットボタン68cに対するON操作はパチンコ機10への動作電力の供給開始時(すなわち主制御装置60のMPU62への動作電力の供給開始時)のみ有効とされる。したがって、主制御装置60のMPU62において動作電力の供給開始時の処理が終了した後にリセットボタン68cを押圧操作したとしても主側RAM65のデータのクリアを行うことはできない。 The reset button 68c is operated to clear the data of the main RAM 65 as described above, but in order to generate the clearing of the data, the operating power is supplied to the pachinko machine 10 while the reset button 68c is pressed. (That is, it is necessary to start supplying the operating power to the MPU 62 of the main controller 60). The ON operation for the reset button 68c is valid only when the supply of the operating power to the pachinko machine 10 starts (that is, when the supply of the operating power to the MPU 62 of the main control device 60 starts). Therefore, even if the reset button 68c is pressed after the processing at the start of supply of the operating power is completed in the MPU 62 of the main control device 60, the data in the main RAM 65 cannot be cleared.

第1〜第3報知用表示装置69a〜69cはいずれも、LEDによる表示用セグメントが7個配列されたセグメント表示器であるが、これに限定されることはなく多色発光タイプの単一の発光体であってもよく、液晶表示装置であってもよく、有機ELディスプレイであってもよい。第1〜第3報知用表示装置69a〜69cはいずれもその表示面が主制御基板61の素子搭載面が向く方向を向くようにして設置されているとともに、基板ボックス60aの対向壁部60bにより覆われている。この場合に、基板ボックス60aが透明に形成されていることにより、基板ボックス60aの外部から当該基板ボックス60a内に収容された第1〜第3報知用表示装置69a〜69cの表示面を目視することが可能となる。また、既に説明したとおり主制御装置60は基板ボックス60aにおいて主制御基板61の素子搭載面と対向する対向壁部60bがパチンコ機10後方を向くようにして樹脂ベース21の背面に搭載されているため、遊技機本体12を外枠11に対してパチンコ機10前方に開放させて樹脂ベース21の背面をパチンコ機10前方に露出させた場合には、対向壁部60bを通じて第1〜第3報知用表示装置69a〜69cの表示面を目視することが可能となる。 The first to third notification display devices 69a to 69c are all segment display devices in which seven display segments by LEDs are arranged, but the present invention is not limited to this, and a single multicolor light emitting type is used. It may be a light emitter, a liquid crystal display device, or an organic EL display. The first to third notification display devices 69a to 69c are all installed so that their display surfaces face the direction in which the element mounting surface of the main control board 61 faces, and the facing wall portion 60b of the board box 60a causes the display devices to face each other. It is covered. In this case, since the substrate box 60a is transparently formed, the display surfaces of the first to third notification display devices 69a to 69c housed in the substrate box 60a are visually observed from the outside of the substrate box 60a. It becomes possible. Further, as described above, the main control device 60 is mounted on the back surface of the resin base 21 in the board box 60a so that the facing wall portion 60b facing the element mounting surface of the main control board 61 faces the rear of the pachinko machine 10. Therefore, when the gaming machine main body 12 is opened to the front of the pachinko machine 10 with respect to the outer frame 11 and the back surface of the resin base 21 is exposed to the front of the pachinko machine 10, the first to third notifications are sent through the facing wall portion 60b. It is possible to visually check the display surface of the display devices 69a to 69c.

第1報知用表示装置69aの表示面においては「0」〜「9」の数字だけではなく、アルファベット文字を含めた各種文字が表示される。一方、第2報知用表示装置69b及び第3報知用表示装置69cにおいては「0」〜「9」の数字が表示される。第1〜第3報知用表示装置69a〜69cを利用して遊技履歴の管理結果が報知される。また、パチンコ機10の設定状態を変更することが可能な変更可能状態においては現状の設定値に対応する値が第3報知用表示装置69cにて表示される。なお、当該設定値に対応する値が第1報知用表示装置69aにて表示される構成としてもよく、第2報知用表示装置69bにて表示される構成としてもよい。また、変更可能状態となる前における設定値が第1〜第3報知用表示装置69a〜69cのうちの一の報知用表示装置にて表示されるとともに現状の設定値が第1〜第3報知用表示装置69a〜69cのうちの他の一の報知用表示装置にて表示される構成としてもよい。 On the display surface of the first notification display device 69a, not only the numbers "0" to "9" but also various characters including alphabetic characters are displayed. On the other hand, the numbers "0" to "9" are displayed on the second notification display device 69b and the third notification display device 69c. The management result of the game history is notified by using the first to third notification display devices 69a to 69c. Further, in the changeable state in which the setting state of the pachinko machine 10 can be changed, the value corresponding to the current setting value is displayed on the third notification display device 69c. The value corresponding to the set value may be displayed on the first notification display device 69a, or may be displayed on the second notification display device 69b. Further, the set value before the changeable state is displayed on the notification display device of one of the first to third notification display devices 69a to 69c, and the current set value is the first to third notification. The display device may be configured to be displayed on the other notification display device among the display devices 69a to 69c.

内枠13の背面において主制御装置60の上方には、音声発光制御装置81が設けられている。音声発光制御装置81は、主制御装置60からの指示に従い音出力制御、発光制御及び表示制御装置82の制御を実行する。また、音声発光制御装置81は、第1装飾基板56及び第2装飾基板57に実装されているLEDチップの発光制御を実行する。 A voice emission control device 81 is provided above the main control device 60 on the back surface of the inner frame 13. The voice emission control device 81 executes sound output control, light emission control, and control of the display control device 82 according to instructions from the main control device 60. Further, the voice emission control device 81 executes emission control of the LED chip mounted on the first decorative substrate 56 and the second decorative substrate 57.

図3に示すように、主制御装置60及び音声発光制御装置81を含めて内枠13の背面側を覆うようにして裏パックユニット15が設置されている。裏パックユニット15は、透明性を有する合成樹脂により形成された裏パック72を備えており、当該裏パック72に払出機構部73及び制御装置集合ユニット74が取り付けられている。 As shown in FIG. 3, the back pack unit 15 is installed so as to cover the back side of the inner frame 13 including the main control device 60 and the voice emission control device 81. The back pack unit 15 includes a back pack 72 formed of a transparent synthetic resin, and a payout mechanism unit 73 and a control device collective unit 74 are attached to the back pack 72.

払出機構部73は、遊技ホールの島設備から供給される遊技球が逐次補給されるタンク75と、当該タンク75に貯留された遊技球を払い出すための払出装置76と、を備えている。払出装置76より払い出された遊技球は、当該払出装置76の下流側に設けられた払出通路を通じて、上皿54a又は下皿55aに排出される。なお、払出機構部73には、例えば交流24ボルトの主電源が供給されるとともに、電源のON操作及びOFF操作を行うための電源スイッチを有する裏パック基板が搭載されている。 The payout mechanism unit 73 includes a tank 75 in which game balls supplied from the island equipment of the game hall are sequentially replenished, and a payout device 76 for paying out the game balls stored in the tank 75. The game ball paid out from the payout device 76 is discharged to the upper plate 54a or the lower plate 55a through the payout passage provided on the downstream side of the payout device 76. The payout mechanism unit 73 is provided with, for example, a back pack board having a power switch for turning on and off the power supply while supplying a main power supply of AC 24 volts.

制御装置集合ユニット74は、払出装置76を制御する機能を有する払出制御装置77と、各種制御装置等で要する所定の電力が生成されて出力されるとともに遊技者による発射操作装置28の操作に伴う遊技球の打ち出しの制御が行われる電源・発射制御装置78と、を備えている。これら払出制御装置77と電源・発射制御装置78とは、払出制御装置77がパチンコ機10後方となるように前後に重ねて配置されている。 The control device collective unit 74 generates and outputs predetermined electric power required by the payout control device 77 having a function of controlling the payout device 76 and various control devices, and is accompanied by the operation of the launch operation device 28 by the player. It is equipped with a power supply / launch control device 78 for controlling the launch of a game ball. The payout control device 77 and the power supply / launch control device 78 are arranged so as to be stacked in the front-rear direction so that the payout control device 77 is behind the pachinko machine 10.

図7は装飾カバー58,59及び装飾基板56,57を取り除いた状態におけるパチンコ機10の正面図である。図1に示すように、第1装飾カバー58には、当該第1装飾カバー58の背面の上部、左下部及び右下部をパチンコ機10後方に起立させて、円柱状のカバー固定ボス58a〜58cが一体形成されている。また、第2装飾カバー59には、当該第2装飾カバー59の背面の左部及び右部をパチンコ機10後方に起立させて、円柱状のカバー固定ボス59a,59bが一体形成されている。これらのカバー固定ボス58a〜58c,59a,59bの起立先の端部にはネジ穴(図示略)が形成されている。図7に示すように、前扉枠14には、これらのカバー固定ボス58a〜58c,59a,59bに対応させて、前扉枠14を前後に貫通する貫通孔14a〜14eが形成されている。図1に示すように、第1装飾カバー58及び第2装飾カバー59は、カバー固定ボス58a〜58c,59a,59bが前扉枠14の背面側からネジ固定されることにより前扉枠14に固定されている。 FIG. 7 is a front view of the pachinko machine 10 with the decorative covers 58 and 59 and the decorative substrates 56 and 57 removed. As shown in FIG. 1, in the first decorative cover 58, the upper portion, the lower left portion, and the lower right portion of the back surface of the first decorative cover 58 are erected behind the pachinko machine 10, and the columnar cover fixing bosses 58a to 58c are formed. Is integrally formed. Further, in the second decorative cover 59, columnar cover fixing bosses 59a and 59b are integrally formed by erecting the left and right portions of the back surface of the second decorative cover 59 behind the pachinko machine 10. A screw hole (not shown) is formed at the end of the standing tip of these cover fixing bosses 58a to 58c, 59a, 59b. As shown in FIG. 7, the front door frame 14 is formed with through holes 14a to 14e that penetrate the front door frame 14 back and forth in correspondence with the cover fixing bosses 58a to 58c, 59a, 59b. .. As shown in FIG. 1, the first decorative cover 58 and the second decorative cover 59 are attached to the front door frame 14 by fixing the cover fixing bosses 58a to 58c, 59a, 59b from the back side of the front door frame 14. It is fixed.

<装飾基板56,57の構成>
次に、装飾基板56,57の構成について説明する。
<Structure of decorative substrates 56 and 57>
Next, the configurations of the decorative substrates 56 and 57 will be described.

図8(a)は第1装飾基板56の一方側の板面である第1実装面84を示す平面図であり、図8(b)は第1装飾基板56に実装されているバイパスコンデンサ85の周辺領域86を拡大して示す第1装飾基板56の第1実装面84の平面図であり、図8(c)は第1装飾基板56に実装されている小型チップ抵抗器87の周辺領域88を拡大して示す第1装飾基板56の第1実装面84の平面図であり、図9は図8(a)のA−A線断面図である。また、図10(a)は第2装飾基板57の一方側の板面である第1実装面89を示す平面図であり、図10(b)は第2装飾基板57に実装されているバイパスコンデンサ97の周辺領域98を拡大して示す第2装飾基板57の第1実装面89の平面図であり、図10(c)は第2装飾基板57に実装されている小型チップ抵抗器101の周辺領域102を拡大して示す第2装飾基板57の第1実装面89の平面図である。 FIG. 8A is a plan view showing a first mounting surface 84 which is a plate surface on one side of the first decorative board 56, and FIG. 8B is a bypass capacitor 85 mounted on the first decorative board 56. FIG. 8 (c) is a plan view of the first mounting surface 84 of the first decorative substrate 56 in which the peripheral region 86 of the first decorative substrate 56 is enlarged, and FIG. 8 (c) shows the peripheral region of the small chip resistor 87 mounted on the first decorative substrate 56. 88 is an enlarged plan view of the first mounting surface 84 of the first decorative substrate 56, and FIG. 9 is a sectional view taken along line AA of FIG. 8A. Further, FIG. 10A is a plan view showing a first mounting surface 89 which is a plate surface on one side of the second decorative substrate 57, and FIG. 10B is a bypass mounted on the second decorative substrate 57. FIG. 10 (c) is a plan view of the first mounting surface 89 of the second decorative board 57 in which the peripheral region 98 of the capacitor 97 is enlarged, and FIG. 10 (c) shows the small chip resistor 101 mounted on the second decorative board 57. It is a top view of the 1st mounting surface 89 of the 2nd decorative substrate 57 which enlarges and shows the peripheral area 102.

装飾基板56,57は、導電層と絶縁層とが交互に積層された構造を有する4層基板である。絶縁層としては、ガラスクロスの基材に熱硬化性エポキシ樹脂を含浸させた複合材などが用いられる。導電層は、絶縁層の上又は下に配置された銅箔プレートをエッチングすることにより形成されている。 The decorative substrates 56 and 57 are four-layer substrates having a structure in which conductive layers and insulating layers are alternately laminated. As the insulating layer, a composite material obtained by impregnating a base material of glass cloth with a thermosetting epoxy resin is used. The conductive layer is formed by etching a copper foil plate arranged above or below the insulating layer.

図9に示すように、第1装飾基板56は、導電層として、第1装飾基板56の第1実装面84側に配置されている第1配線層91と、第1装飾基板56の他方側の板面である第2実装面95側に配置されている第2配線層92と、を備えている。また、第1装飾基板56は、第1配線層91及び第2配線層92の間に配置されている導電層として、GNDプレーン層93(グランドプレーン層又はグラウンドプレーン層)と、電源プレーン層94と、を備えている。第1配線層91及び第2配線層92には、銅箔プレートをエッチングすることによりランド及び配線パターンが形成されている。 As shown in FIG. 9, the first decorative substrate 56 has a first wiring layer 91 arranged on the first mounting surface 84 side of the first decorative substrate 56 as a conductive layer, and the other side of the first decorative substrate 56. A second wiring layer 92 arranged on the side of the second mounting surface 95, which is the plate surface of the above, is provided. Further, the first decorative substrate 56 has a GND plane layer 93 (ground plane layer or ground plane layer) and a power supply plane layer 94 as conductive layers arranged between the first wiring layer 91 and the second wiring layer 92. And have. Lands and wiring patterns are formed on the first wiring layer 91 and the second wiring layer 92 by etching a copper foil plate.

図示は省略するが、第2装飾基板57は、第1装飾基板56と同様に、導電層として、第1実装面89側に配置されている第1配線層と、第2装飾基板57の他方側の板面である第2実装面側に配置されている第2配線層と、を備えている。また、第2装飾基板57は、第1装飾基板56と同様に、第1配線層及び第2配線層の間に配置されている導電層として、GNDプレーン層(グランドプレーン層又はグラウンドプレーン層)と、電源プレーン層と、を備えている。第1配線層及び第2配線層には、銅箔プレートをエッチングすることによりランド及び配線パターンが形成されている。 Although not shown, the second decorative substrate 57 has a first wiring layer arranged on the first mounting surface 89 side as a conductive layer and the other of the second decorative substrate 57, similarly to the first decorative substrate 56. It is provided with a second wiring layer arranged on the side of the second mounting surface, which is the plate surface on the side. Further, the second decorative substrate 57 is a GND plane layer (ground plane layer or ground plane layer) as a conductive layer arranged between the first wiring layer and the second wiring layer, similarly to the first decorative substrate 56. And a power plane layer. Lands and wiring patterns are formed on the first wiring layer and the second wiring layer by etching a copper foil plate.

図1に示すように、第1装飾基板56の右側上部には、湾曲している窓部51の左下部に対応する階段状凹部56aが形成されている。また、第1装飾基板56の左側下部には、第1装飾カバー58のカバー固定ボス58bを避けるための切欠部56bが形成されている。第1装飾基板56に切欠部56bが設けられていることにより、カバー固定ボス58bを避けつつ、第1装飾カバー58後方の広い領域に第1装飾基板56を設けることが可能となっている。 As shown in FIG. 1, a stepped recess 56a corresponding to the lower left of the curved window portion 51 is formed on the upper right side of the first decorative substrate 56. Further, a notch 56b for avoiding the cover fixing boss 58b of the first decorative cover 58 is formed on the lower left side of the first decorative substrate 56. Since the notch 56b is provided in the first decorative substrate 56, it is possible to provide the first decorative substrate 56 in a wide area behind the first decorative cover 58 while avoiding the cover fixing boss 58b.

第1装飾基板56は、階段状凹部56a及び切欠部56bを有する異形基板である。第1装飾基板56は、矩形及び略矩形の基板ではない。図8(a)に示すように、第1装飾基板56の第1方向DR1(図8(a)における上下方向)における寸法は、第1装飾基板56の当該第1方向DR1に直交する第2方向DR2(図8(a)における左右方向)における寸法よりも大きい。 The first decorative substrate 56 is a modified substrate having a stepped recess 56a and a notch 56b. The first decorative substrate 56 is not a rectangular or substantially rectangular substrate. As shown in FIG. 8A, the dimensions of the first decorative substrate 56 in the first direction DR1 (vertical direction in FIG. 8A) are the second orthogonal to the first direction DR1 of the first decorative substrate 56. It is larger than the dimension in the direction DR2 (the left-right direction in FIG. 8A).

図10(a)に示すように、第2装飾基板57は横長略楕円形に成形されている。第2装飾基板57は、矩形及び略矩形の基板ではない。第2装飾基板57の長軸方向LD(図10(a)における左右方向)における寸法は、第2装飾基板57の短軸方向SD(図10(a)における上下方向)における寸法よりも大きい。 As shown in FIG. 10A, the second decorative substrate 57 is formed into a horizontally long substantially elliptical shape. The second decorative substrate 57 is not a rectangular or substantially rectangular substrate. The dimension in the long axis direction LD (horizontal direction in FIG. 10A) of the second decorative substrate 57 is larger than the dimension in the minor axis direction SD (vertical direction in FIG. 10A) of the second decorative substrate 57.

図8(a)に示すように、階段状凹部56aの上下方向略中央には突出部56cが設けられている。第1装飾基板56の上端部左側、突出部56c、下端部左側及び下端部右側には、第1装飾基板56を厚さ方向に貫通させて、第1装飾基板56を前扉枠14の前面にネジ固定可能とする固定貫通孔56d〜56gが形成されている。また、図10(a)に示すように、第2装飾基板57の左部及び右部には、第2装飾基板57を厚さ方向に貫通させて、第2装飾基板57を前扉枠14にネジ固定可能とする固定貫通孔57a,57bが形成されている。 As shown in FIG. 8A, a protruding portion 56c is provided at substantially the center of the stepped recess 56a in the vertical direction. The first decorative substrate 56 is passed through the left side of the upper end portion, the protruding portion 56c, the left side of the lower end portion and the right side of the lower end portion of the first decorative substrate 56 in the thickness direction, and the first decorative substrate 56 is passed through the front surface of the front door frame 14. A fixing through hole 56d to 56g is formed in the hole so that the screw can be fixed. Further, as shown in FIG. 10A, the second decorative substrate 57 is passed through the left portion and the right portion of the second decorative substrate 57 in the thickness direction, and the second decorative substrate 57 is passed through the front door frame 14. The fixing through holes 57a and 57b that can be fixed with screws are formed in the hole.

図7に示すように、前扉枠14には、当該前扉枠14の前面に、装飾基板56,57(図8(a)及び図10(a))を固定可能とする円柱状の基板固定ボス103〜108が一体形成されている。基板固定ボス103〜108は、前扉枠14の前面からパチンコ機10前方に起立しており、当該基板固定ボス103〜108の起立先の端部には装飾基板56,57をネジ固定可能とするネジ孔103a〜108aが形成されている。装飾基板56,57は、パチンコ機10前方から基板固定ボス103〜108にネジ固定されることにより、第1実装面84,89(図8(a)及び図10(a))がパチンコ機10前方を向くようにして、図1に示すように前扉枠14の前面に固定されている。 As shown in FIG. 7, the front door frame 14 has a columnar substrate to which decorative substrates 56 and 57 (FIGS. 8A and 10A) can be fixed to the front surface of the front door frame 14. The fixed bosses 103 to 108 are integrally formed. The board fixing bosses 103 to 108 stand in front of the pachinko machine 10 from the front surface of the front door frame 14, and the decorative boards 56 and 57 can be screw-fixed to the ends of the standing points of the board fixing bosses 103 to 108. Screw holes 103a to 108a are formed. The decorative boards 56 and 57 are screwed to the board fixing bosses 103 to 108 from the front of the pachinko machine 10, so that the first mounting surfaces 84 and 89 (FIGS. 8A and 10A) are the pachinko machines 10. It is fixed to the front surface of the front door frame 14 as shown in FIG. 1 so as to face forward.

既に説明したとおり、装飾基板56,57に搭載されているLEDチップの発光制御、及びスピーカ部53の音出力制御は、音声発光制御装置81(図3)にて行われる。図8(a)に示すように、第1装飾基板56には、第1実装面84とは逆側の板面である第2実装面95(図9)に、第1コネクタ111及び第2コネクタ112が実装されている。また、図10(a)に示すように、第2装飾基板57には、第1実装面89とは逆側の板面である第2実装面に、第3コネクタ113、第4コネクタ114及び第5コネクタ115が実装されている。 As described above, the light emission control of the LED chip mounted on the decorative boards 56 and 57 and the sound output control of the speaker unit 53 are performed by the voice light emission control device 81 (FIG. 3). As shown in FIG. 8A, the first decorative substrate 56 has the first connector 111 and the second connector 111 and the second on the second mounting surface 95 (FIG. 9), which is a plate surface opposite to the first mounting surface 84. The connector 112 is mounted. Further, as shown in FIG. 10A, the second decorative substrate 57 has the third connector 113, the fourth connector 114, and the second connector 114 on the second mounting surface, which is a plate surface opposite to the first mounting surface 89. A fifth connector 115 is mounted.

第1コネクタ111には、音声発光制御装置81(図3)と第1装飾基板56とを電気的に接続するハーネス(図示略)が装着されている。第2コネクタ112及び第3コネクタ113には、第1装飾基板56と第2装飾基板57とを電気的に接続するハーネス(図示略)が装着されている。また、第4コネクタ114及び第5コネクタ115には、第2装飾基板57と左右一対のスピーカ部53とを電気的に接続するハーネス(図示略)が装着されている。音声発光制御装置81は、第1装飾基板56に対して、第1装飾基板56に実装されているLEDチップの発光制御を行うための情報を出力する。また、音声発光制御装置81は、第1装飾基板56を介して第2装飾基板57に対して、第2装飾基板57に実装されているLEDチップの発光制御を行うための情報及びスピーカ部53の音出力制御を行うための情報を出力する。 A harness (not shown) for electrically connecting the voice emission control device 81 (FIG. 3) and the first decorative substrate 56 is attached to the first connector 111. A harness (not shown) for electrically connecting the first decorative board 56 and the second decorative board 57 is attached to the second connector 112 and the third connector 113. Further, a harness (not shown) for electrically connecting the second decorative board 57 and the pair of left and right speaker portions 53 is attached to the fourth connector 114 and the fifth connector 115. The voice emission control device 81 outputs information for controlling the emission of the LED chip mounted on the first decorative substrate 56 to the first decorative substrate 56. Further, the voice emission control device 81 provides information and a speaker unit 53 for controlling the emission of the LED chip mounted on the second decorative substrate 57 with respect to the second decorative substrate 57 via the first decorative substrate 56. Outputs information for controlling the sound output of.

図7に示すように、前扉枠14には、第1〜第5コネクタ111〜115(図8(a)及び図10(a))に対応させて、前扉枠14を前後に貫通する第1〜第5コネクタ挿通孔14f〜14jが形成されている。装飾基板56,57(図8(a)及び図10(a))は、コネクタ111〜115が対応するコネクタ挿通孔14f〜14jに挿通されて前扉枠14の背面側に露出している状態で、前扉枠14に固定されている。第1〜第5コネクタ111〜115に対するハーネス(図示略)の着脱は、前扉枠14の背面側から行われる。 As shown in FIG. 7, the front door frame 14 penetrates the front door frame 14 back and forth in correspondence with the first to fifth connectors 111 to 115 (FIGS. 8A and 10A). The first to fifth connector insertion holes 14f to 14j are formed. The decorative substrates 56, 57 (FIGS. 8A and 10A) are in a state where the connectors 111 to 115 are inserted into the corresponding connector insertion holes 14f to 14j and exposed on the back side of the front door frame 14. It is fixed to the front door frame 14. The harness (not shown) is attached to and detached from the first to fifth connectors 111 to 115 from the back side of the front door frame 14.

図8(a)に示すように第1装飾基板56には、第1発光回路部121、第2発光回路部122及び第3発光回路部123が設けられている。また、図10(a)に示すように第2装飾基板57には、第4発光回路部124が設けられている。これらの発光回路部121〜124は、複数のLEDチップを発光制御するための回路を備えている。 As shown in FIG. 8A, the first decorative substrate 56 is provided with a first light emitting circuit unit 121, a second light emitting circuit unit 122, and a third light emitting circuit unit 123. Further, as shown in FIG. 10A, the second decorative substrate 57 is provided with a fourth light emitting circuit unit 124. These light emitting circuit units 121 to 124 include a circuit for controlling light emission of a plurality of LED chips.

発光回路部121〜124の具体的な構成について、第1発光回路部121の構成を例に挙げて説明する。 The specific configuration of the light emitting circuit units 121 to 124 will be described by taking the configuration of the first light emitting circuit unit 121 as an example.

図11は第1装飾基板56における第1発光回路部121の配線図である。図11に示すように、第1発光回路部121には、LEDドライバ126、バイパスコンデンサ85、16個のLEDチップ127〜142及び8個の小型チップ抵抗器87,143〜149が含まれている。また、図示は省略するが、第2〜第4発光回路部122〜124にもLEDドライバ、バイパスコンデンサ、複数のLEDチップ及び複数の小型チップ抵抗器が含まれている。なお、各発光回路部121〜124に含まれるLEDチップの数は任意であり、各発光回路部121〜124に含まれる小型チップ抵抗器の数はLEDドライバとLEDチップとの接続態様に応じて決まる。 FIG. 11 is a wiring diagram of the first light emitting circuit unit 121 in the first decorative substrate 56. As shown in FIG. 11, the first light emitting circuit unit 121 includes an LED driver 126, a bypass capacitor 85, 16 LED chips 127 to 142, and eight small chip resistors 87, 143 to 149. .. Although not shown, the second to fourth light emitting circuit units 122 to 124 also include an LED driver, a bypass capacitor, a plurality of LED chips, and a plurality of small chip resistors. The number of LED chips included in each light emitting circuit unit 121 to 124 is arbitrary, and the number of small chip resistors included in each light emitting circuit unit 121 to 124 depends on the connection mode between the LED driver and the LED chip. It will be decided.

図11に示すように、LEDドライバ126は、電源端子151と、クロック端子152と、データ端子153と、GND端子154(グランド端子又はグラウンド端子)と、第1〜第8出力端子155〜162と、を備えている。クロック端子152には、音声発光制御装置81から受信するクロック信号を入力する配線パターン164が電気的に接続されているとともに、データ端子153には、音声発光制御装置81から受信する点灯制御データを入力する配線パターン165が電気的に接続されている。また、GND端子154にはLEDドライバ126をGNDプレーン層93(図9)に電気的に接続するための第2配線パターン172bが接続されているとともに、電源端子151には、LEDドライバ126の駆動電源を供給する第4配線パターン172dが電気的に接続されている。 As shown in FIG. 11, the LED driver 126 includes a power supply terminal 151, a clock terminal 152, a data terminal 153, a GND terminal 154 (ground terminal or ground terminal), and first to eighth output terminals 155 to 162. , Is equipped. A wiring pattern 164 for inputting a clock signal received from the voice emission control device 81 is electrically connected to the clock terminal 152, and lighting control data received from the voice emission control device 81 is connected to the data terminal 153. The input wiring pattern 165 is electrically connected. Further, a second wiring pattern 172b for electrically connecting the LED driver 126 to the GND plane layer 93 (FIG. 9) is connected to the GND terminal 154, and the LED driver 126 is driven to the power supply terminal 151. The fourth wiring pattern 172d that supplies power is electrically connected.

なお、本明細書における「端子」とは、対応するパッド(又はパット)と電気的に接続するために電子部品(後述する小型チップ部品を含む。)に設けられた線状の金属部(例えば、LEDドライバ126における電源端子151及びGND端子154(図8(b))である。また、本明細書における「電極」とは、狭義には、対応するパッド(又はパット)と電気的に面で接続させるために電子部品(後述する小型チップ部品を含む。)に設けられた金属部(例えば、バイパスコンデンサ85における後述する第1電極85a及び第2電極85b(図8(b)))であり、上記「端子」を含まない。一方、本明細書における「電極」とは、広義には、対応するパッド(又はパット)と電気的に接続するために電子部品(後述する小型チップ部品を含む。)に設けられた金属部であり、上記「端子」を含む。 The term "terminal" as used herein refers to a linear metal portion (for example, a linear metal portion) provided on an electronic component (including a small chip component described later) for electrically connecting to a corresponding pad (or pad). , The power supply terminal 151 and the GND terminal 154 (FIG. 8 (b)) in the LED driver 126. Further, the “electrode” in the present specification is, in a narrow sense, an electrical surface with a corresponding pad (or pad). (For example, in the bypass capacitor 85, the first electrode 85a and the second electrode 85b (FIG. 8 (b)) described later) provided in the electronic component (including the small chip component described later) for connection with the above. Yes, and does not include the above "terminals". On the other hand, the "electrode" in the present specification broadly refers to an electronic component (small chip component described later) for electrically connecting to a corresponding pad (or pad). It is a metal part provided in) and includes the above-mentioned "terminal".

LEDドライバ126は、音声発光制御装置81から受信する点灯制御データに基づいて、第1〜第8出力端子155〜162に接続されているLEDチップ127〜142の発光制御を行う。LEDドライバ126の各出力端子155〜162には、上述した16個のLEDチップ127〜142のうち2つのLEDチップと、上述した8つの小型チップ抵抗器87,143〜149のうち1つの小型チップ抵抗器とが電気的に接続されている。小型チップ抵抗器87,143〜149は、LEDチップ127〜142に流れる電流を制限するために設けられている。小型チップ抵抗器87,143〜149が設けられていることによりLEDチップ127〜142を許容電流以下で駆動することができる。 The LED driver 126 controls the light emission of the LED chips 127 to 142 connected to the first to eighth output terminals 155 to 162 based on the lighting control data received from the voice light emission control device 81. Each output terminal 155 to 162 of the LED driver 126 has two LED chips out of the 16 LED chips 127 to 142 described above and one small chip among the eight small chip resistors 87, 143 to 149 described above. It is electrically connected to the resistor. The small chip resistors 87, 143 to 149 are provided to limit the current flowing through the LED chips 127 to 142. By providing the small chip resistors 87, 143 to 149, the LED chips 127 to 142 can be driven with an allowable current or less.

図12(a)はバイパスコンデンサ85の周辺を拡大して示す第1装飾基板56の第1実装面84側の斜視図であり、図12(b)は小型チップ抵抗器87の周辺を拡大して示す第1装飾基板56の第1実装面84側の斜視図である。図12(a)に示すように、バイパスコンデンサ85は、表面実装型のチップコンデンサであり、具体的には誘電体と電極とを多数積み重ねた積層セラミックコンデンサである。バイパスコンデンサ85は、略直方体であり、長手方向の両端部に一対の金属製の第1電極85a及び第2電極85bを備えている。 FIG. 12A is a perspective view of the first decorative substrate 56 on the side of the first mounting surface 84, which is an enlarged view of the periphery of the bypass capacitor 85, and FIG. 12B is an enlarged view of the periphery of the small chip resistor 87. It is a perspective view of the 1st mounting surface 84 side of the 1st decorative substrate 56 shown by the above. As shown in FIG. 12A, the bypass capacitor 85 is a surface mount type chip capacitor, specifically, a multilayer ceramic capacitor in which a large number of dielectrics and electrodes are stacked. The bypass capacitor 85 is a substantially rectangular parallelepiped and includes a pair of metal first electrodes 85a and second electrodes 85b at both ends in the longitudinal direction.

バイパスコンデンサ85は、当該バイパスコンデンサ85の厚さ方向に直交する平面に沿う長手方向(以下、「バイパスコンデンサ85の長手方向」ともいう。)の寸法が0.1mm以上であり0.9mm以下である小型チップ部品である。本明細書において、小型チップ部品とは、当該小型チップ部品の長手方向(以下、「小型チップ部品の長手方向」ともいう。)の寸法が0.1mm以上であり0.9mm以下である電子部品である。小型チップ部品の長手方向の寸法が0.9mm以下であることにより、第1装飾基板56において当該小型チップ部品が占有する面積を抑えることができる。これにより、第1装飾基板56において当該小型チップ部品以外の電子部品を実装する領域の面積を広く確保することができる。また、第1装飾基板56と電子部品の実装密度が高い基板との間で実装される電子部品を小型チップ部品に共通化することができる。小型チップ部品の長手方向の寸法が0.1mm以上であることにより、小型チップ部品と第1装飾基板56との接続箇所における機械的強度及び当該小型チップ部品自体の機械的強度が低下し過ぎてしまうことを防止できる。ここで、小型チップ部品の接続箇所には、小型チップ部品の電極に電気的に接続されるパッド、電極とパッドとを電気的に接続する半田フィレット、及びパッドから引き出されている配線パターンを含む。小型チップ部品の長手方向の寸法が0.1mm以上であることにより、小型チップ部品の実装漏れの有無を目視で確認することが困難となってしまうことを防止できる。小型チップ部品の長手方向の寸法は、0.3mm以上であり0.8mm以下であることが好ましい。小型チップ部品の長手方向の寸法が0.8mm以下であることにより、第1装飾基板56において当該小型チップ部品が占有する面積を低減することができる。小型チップ部品の長手方向の寸法が0.3mm以上であることにより、小型チップ部品と第1装飾基板56との接続箇所における機械的強度及び小型チップ部品自体の機械的強度を高めることができる。また、小型チップ部品の実装漏れの有無を確認するための工程を容易化することができる。小型チップ部品の長手方向の寸法は、0.4mm以上であり0.7mm以下であることがさらに好ましい。小型チップ部品の長手方向の寸法が0.7mm以下であることにより、第1装飾基板56において当該小型チップ部品が占有する面積をさらに低減することができる。小型チップ部品の長手方向の寸法が0.4mm以上であることにより、小型チップ部品と第1装飾基板56との接続箇所における機械的強度及び小型チップ部品自体の機械的強度を高め、当該接続箇所が破損する可能性を低減することができるとともに、小型チップ部品自体が破損してしまう可能性を低減することができる。また、小型チップ部品の長手方向の寸法が0.4mm以上であることにより、小型チップ部品の実装漏れの有無を目視で確認する場合における確認精度を高めることができる。 The bypass capacitor 85 has a dimension in the longitudinal direction along a plane orthogonal to the thickness direction of the bypass capacitor 85 (hereinafter, also referred to as “longitudinal direction of the bypass capacitor 85”) of 0.1 mm or more and 0.9 mm or less. It is a small chip component. In the present specification, the small chip component is an electronic component having a dimension in the longitudinal direction of the small chip component (hereinafter, also referred to as “longitudinal direction of the small chip component”) of 0.1 mm or more and 0.9 mm or less. Is. Since the dimension of the small chip component in the longitudinal direction is 0.9 mm or less, the area occupied by the small chip component in the first decorative substrate 56 can be suppressed. As a result, it is possible to secure a large area of the area for mounting the electronic components other than the small chip components on the first decorative substrate 56. Further, the electronic components mounted between the first decorative substrate 56 and the substrate having a high mounting density of the electronic components can be shared with the small chip components. When the dimension in the longitudinal direction of the small chip component is 0.1 mm or more, the mechanical strength at the connection point between the small chip component and the first decorative substrate 56 and the mechanical strength of the small chip component itself are excessively lowered. It can be prevented from being stored. Here, the connection point of the small chip component includes a pad electrically connected to the electrode of the small chip component, a solder fillet electrically connecting the electrode and the pad, and a wiring pattern drawn from the pad. .. When the dimension in the longitudinal direction of the small chip component is 0.1 mm or more, it is possible to prevent it from becoming difficult to visually confirm the presence or absence of mounting omission of the small chip component. The lengthwise dimension of the small chip component is preferably 0.3 mm or more and 0.8 mm or less. Since the dimension of the small chip component in the longitudinal direction is 0.8 mm or less, the area occupied by the small chip component in the first decorative substrate 56 can be reduced. When the dimension in the longitudinal direction of the small chip component is 0.3 mm or more, the mechanical strength at the connection point between the small chip component and the first decorative substrate 56 and the mechanical strength of the small chip component itself can be increased. In addition, it is possible to simplify the process for confirming the presence or absence of mounting omission of small chip components. The longitudinal dimension of the small chip component is more preferably 0.4 mm or more and 0.7 mm or less. When the dimension of the small chip component in the longitudinal direction is 0.7 mm or less, the area occupied by the small chip component in the first decorative substrate 56 can be further reduced. When the dimension of the small chip component in the longitudinal direction is 0.4 mm or more, the mechanical strength at the connection point between the small chip component and the first decorative substrate 56 and the mechanical strength of the small chip component itself are increased, and the connection point is increased. It is possible to reduce the possibility of damage to the small chip component itself and reduce the possibility of damage to the small chip component itself. Further, when the dimension in the longitudinal direction of the small chip component is 0.4 mm or more, it is possible to improve the confirmation accuracy when visually confirming the presence or absence of mounting omission of the small chip component.

バイパスコンデンサ85は、厚さ方向に直交する平面に沿う長手方向の寸法が略0.6mmであるとともに、厚さ方向に直交する平面に沿う短手方向(以下、「短手方向」ともいう。)の寸法及び厚さ方向の寸法が略0.3mmである小型チップ部品である。バイパスコンデンサ85の長手方向の寸法が0.7mm以下であることにより、第1装飾基板56において当該バイパスコンデンサ85が占有する面積を低減することができる。バイパスコンデンサ85の長手方向の寸法が0.4mm以上であることにより、バイパスコンデンサ85と第1装飾基板56との接続箇所における機械的強度及びバイパスコンデンサ85自体の機械的強度を高め、当該接続箇所が破損する可能性を低減することができるとともに、バイパスコンデンサ85自体が破損してしまう可能性を低減することができる。また、バイパスコンデンサ85の長手方向の寸法が0.4mm以上であることにより、バイパスコンデンサ85の実装漏れの有無を目視で確認する場合における確認精度を高めることができる。なお、バイパスコンデンサ85の長手方向の寸法が0.6mmよりも小さい構成(例えば0.4mmである構成)であってもよく、バイパスコンデンサ85の短手方向の寸法が0.3mmよりも小さい構成(例えば0.2mmである構成)であってもよく、厚さ方向の寸法が0.3mmよりも小さい構成(例えば0.2mmである構成)であってもよい。 The bypass capacitor 85 has a dimension in the longitudinal direction along a plane orthogonal to the thickness direction of approximately 0.6 mm, and is also referred to as a lateral direction along a plane orthogonal to the thickness direction (hereinafter, also referred to as a “minor direction”). ) And the thickness direction are approximately 0.3 mm, which is a small chip component. Since the dimension of the bypass capacitor 85 in the longitudinal direction is 0.7 mm or less, the area occupied by the bypass capacitor 85 in the first decorative substrate 56 can be reduced. When the dimension of the bypass capacitor 85 in the longitudinal direction is 0.4 mm or more, the mechanical strength at the connection point between the bypass capacitor 85 and the first decorative substrate 56 and the mechanical strength of the bypass capacitor 85 itself are increased, and the connection point is increased. It is possible to reduce the possibility that the bypass capacitor 85 itself is damaged, and it is possible to reduce the possibility that the bypass capacitor 85 itself is damaged. Further, when the dimension of the bypass capacitor 85 in the longitudinal direction is 0.4 mm or more, it is possible to improve the confirmation accuracy when visually confirming the presence or absence of mounting omission of the bypass capacitor 85. The longitudinal dimension of the bypass capacitor 85 may be smaller than 0.6 mm (for example, 0.4 mm), and the lateral dimension of the bypass capacitor 85 may be smaller than 0.3 mm. (For example, a configuration having a thickness of 0.2 mm) may be used, or a configuration having a dimension in the thickness direction smaller than 0.3 mm (for example, a configuration having a thickness of 0.2 mm) may be used.

第1装飾基板56には、第1実装面84側に、バイパスコンデンサ85の第1電極85aに対応する第1パッド171a(又は第1パット)と、第2電極85bに対応する第2パッド171b(又は第2パット)とが設けられている。第1パッド171a及び第2パッド171bは一対である。第1パッド171aからは2本の配線パターン172a,172bが引き出されているとともに、第2パッド171bからは2本の配線パターン172c,172dが引き出されている。これらのパッド171a,171b及び配線パターン172a〜172dは、1枚の銅箔プレートをエッチングすることにより一体的に形成されている。 On the first decorative substrate 56, the first pad 171a (or the first pad) corresponding to the first electrode 85a of the bypass capacitor 85 and the second pad 171b corresponding to the second electrode 85b are on the first mounting surface 84 side. (Or a second putt) is provided. The first pad 171a and the second pad 171b are a pair. Two wiring patterns 172a and 172b are drawn out from the first pad 171a, and two wiring patterns 172c and 172d are drawn out from the second pad 171b. These pads 171a, 171b and wiring patterns 172a to 172d are integrally formed by etching one copper foil plate.

バイパスコンデンサ85は、電極85a,85bが対応するパッド171a,171bに半田付けされることにより第1装飾基板56の第1実装面84側に実装されている。第1パッド171aの上には、第1電極85aと第1パッド171aとを電気的に接続する半田フィレット173aが形成されているとともに、第2パッド171bの上には、第2電極85bと第2パッド171bとを電気的に接続する半田フィレット173bが形成されている。半田フィレット173a,173bは、パッド171a,171b上に塗布された半田ペーストが加熱されて溶融半田となり、その後に冷却されて固化することにより形成されている。バイパスコンデンサ85の長手方向において、第1電極85aは第1パッド171aの略中央に固定されているとともに、第2電極85bは第2パッド171bの略中央に固定されている。 The bypass capacitor 85 is mounted on the first mounting surface 84 side of the first decorative substrate 56 by soldering the electrodes 85a and 85b to the corresponding pads 171a and 171b. A solder fillet 173a for electrically connecting the first electrode 85a and the first pad 171a is formed on the first pad 171a, and the second electrode 85b and the second electrode 85b are formed on the second pad 171b. A solder fillet 173b that electrically connects the two pads 171b is formed. The solder fillets 173a and 173b are formed by heating the solder paste applied on the pads 171a and 171b to form molten solder, which is then cooled and solidified. In the longitudinal direction of the bypass capacitor 85, the first electrode 85a is fixed to the substantially center of the first pad 171a, and the second electrode 85b is fixed to the substantially center of the second pad 171b.

図8(b)に示すように、バイパスコンデンサ85の第1電極85aに接続されている第1パッド171aから引き出された第1配線パターン172aは第1装飾基板56に設けられたビアホール174を介してGNDプレーン層93(図9)に電気的に接続されているとともに、当該第1パッド171aから引き出された第2配線パターン172bはLEDドライバ126のGND端子154に電気的に接続されている。また、バイパスコンデンサ85の第2電極85bに電気的に接続されている第2パッド171bから引き出された第3配線パターン172cは第1装飾基板56に設けられたビアホール175を介して電源プレーン層94(図9)に電気的に接続されているとともに、当該第2パッド171bから引き出された第4配線パターン172dはLEDドライバ126の電源端子151に電気的に接続されている。このように、第1パッド171aはLEDドライバ126のGND端子154とGNDプレーン層93との間に配置されているとともに、第2パッド171bはLEDドライバ126の電源端子151と電源プレーン層94との間に配置されている。 As shown in FIG. 8B, the first wiring pattern 172a drawn from the first pad 171a connected to the first electrode 85a of the bypass capacitor 85 passes through the via hole 174 provided in the first decorative substrate 56. The second wiring pattern 172b drawn out from the first pad 171a is electrically connected to the GND terminal 154 of the LED driver 126 while being electrically connected to the GND plane layer 93 (FIG. 9). Further, the third wiring pattern 172c drawn from the second pad 171b electrically connected to the second electrode 85b of the bypass capacitor 85 is connected to the power supply plane layer 94 via the via hole 175 provided in the first decorative substrate 56. The fourth wiring pattern 172d drawn from the second pad 171b is electrically connected to the power supply terminal 151 of the LED driver 126 while being electrically connected to FIG. 9 (FIG. 9). As described above, the first pad 171a is arranged between the GND terminal 154 of the LED driver 126 and the GND plane layer 93, and the second pad 171b is provided with the power supply terminal 151 of the LED driver 126 and the power supply plane layer 94. It is placed in between.

バイパスコンデンサ85は、電荷を蓄積可能であり、LEDドライバ126の駆動電源に含まれているノイズ成分の山部分を充電で小さくするとともに当該ノイズ成分の谷部分を放電で小さくする。このように、バイパスコンデンサ85は、LEDドライバ126の駆動電源に含まれているノイズ成分を吸収する。 The bypass capacitor 85 can store electric charges, and the peak portion of the noise component contained in the drive power supply of the LED driver 126 is reduced by charging, and the valley portion of the noise component is reduced by discharging. In this way, the bypass capacitor 85 absorbs the noise component contained in the drive power supply of the LED driver 126.

LEDドライバ126の電源端子151と電源プレーン層94との間にバイパスコンデンサ85が配置されていることにより、音声発光制御装置81からLEDドライバ126に供給される駆動電源に含まれているノイズ成分のLEDドライバ126への影響を低減することができる。図8(b)に示すように、バイパスコンデンサ85は、当該バイパスコンデンサ85とLEDドライバ126の電源端子151との間に他のICなどの電子部品が存在しないように、電源端子151に近づけて配置されている。これにより、LEDドライバ126の電源端子151に供給される駆動電源に含まれているノイズ成分がバイパスコンデンサ85に吸収される可能性を高めることができるとともに、LEDドライバ126が当該ノイズ成分の影響を受けて誤作動してしまう可能性を低減することができる。バイパスコンデンサ85と電源端子151との間に他のICが存在していない構成であるため、LEDドライバ126から発生したノイズ成分をバイパスコンデンサ85に吸収させて、当該ノイズ成分が他のICを誤作動させてしまうことを防止できる。また、バイパスコンデンサ85と電源端子151との間に他の電子部品が存在していない構成であるため、LEDドライバ126から発生したノイズ成分をバイパスコンデンサ85に吸収させて、当該ノイズ成分が他の電子部品を誤作動させてしまうことを防止できる。 By arranging the bypass capacitor 85 between the power supply terminal 151 of the LED driver 126 and the power supply plane layer 94, the noise component included in the drive power supply supplied from the voice emission control device 81 to the LED driver 126 is included. The influence on the LED driver 126 can be reduced. As shown in FIG. 8B, the bypass capacitor 85 is brought close to the power supply terminal 151 so that there are no other electronic components such as ICs between the bypass capacitor 85 and the power supply terminal 151 of the LED driver 126. Have been placed. As a result, it is possible to increase the possibility that the noise component contained in the drive power supply supplied to the power supply terminal 151 of the LED driver 126 is absorbed by the bypass capacitor 85, and the LED driver 126 is affected by the noise component. It is possible to reduce the possibility of receiving and malfunctioning. Since the configuration is such that no other IC exists between the bypass capacitor 85 and the power supply terminal 151, the noise component generated from the LED driver 126 is absorbed by the bypass capacitor 85, and the noise component mistakenly mistakes the other IC. It is possible to prevent it from being activated. Further, since the configuration is such that no other electronic component exists between the bypass capacitor 85 and the power supply terminal 151, the noise component generated from the LED driver 126 is absorbed by the bypass capacitor 85, and the noise component becomes another. It is possible to prevent the electronic components from malfunctioning.

図12(b)に示すように、小型チップ抵抗器87は、バイパスコンデンサ85(図12(a))と同様に、略直方体であり、長手方向の両端部に一対の金属製の第1電極87a及び第2電極87bを備えている。小型チップ抵抗器87は、バイパスコンデンサ85と同様に、当該小型チップ抵抗器87の厚さ方向に直交する平面に沿う長手方向(以下、「小型チップ抵抗器87の長手方向」ともいう。)の寸法が0.1mm以上であり0.9mm以下である小型チップ部品である。小型チップ抵抗器87は、厚さ方向に直交する平面に沿う長手方向の寸法が略0.6mmであるとともに、厚さ方向に直交する平面に沿う短手方向(以下、「短手方向」ともいう。)の寸法及び厚さ方向の寸法が略0.3mmである小型チップ部品である。小型チップ抵抗器87の長手方向の寸法が0.7mm以下であることにより、第1装飾基板56において当該小型チップ抵抗器87が占有する面積を低減することができる。小型チップ抵抗器87の長手方向の寸法が0.4mm以上であることにより、小型チップ抵抗器87と第1装飾基板56との接続箇所における機械的強度及び小型チップ抵抗器87自体の機械的強度を高め、当該接続箇所が破損する可能性を低減することができるとともに、小型チップ抵抗器87自体が破損してしまう可能性を低減することができる。また、小型チップ抵抗器87の長手方向の寸法が0.4mm以上であることにより、小型チップ抵抗器87の実装漏れの有無を目視で確認する場合における確認精度を高めることができる。なお、小型チップ抵抗器87の長手方向の寸法が0.6mmよりも小さい構成(例えば0.4mmである構成)であってもよく、小型チップ抵抗器87の短手方向の寸法が0.3mmよりも小さい構成(例えば0.2mmである構成)であってもよく、厚さ方向の寸法が0.3mmよりも小さい構成(例えば0.2mmである構成)であってもよい。 As shown in FIG. 12 (b), the small chip resistor 87 is a substantially rectangular parallelepiped like the bypass capacitor 85 (FIG. 12 (a)), and has a pair of metal first electrodes at both ends in the longitudinal direction. It includes 87a and a second electrode 87b. Similar to the bypass capacitor 85, the small chip resistor 87 has a longitudinal direction along a plane orthogonal to the thickness direction of the small chip resistor 87 (hereinafter, also referred to as “longitudinal direction of the small chip resistor 87”). It is a small chip component having a size of 0.1 mm or more and 0.9 mm or less. The small chip resistor 87 has a dimension in the longitudinal direction along a plane orthogonal to the thickness direction of approximately 0.6 mm, and has a lateral direction along a plane orthogonal to the thickness direction (hereinafter, also referred to as a "minor direction"). It is a small chip component having a dimension of (referred to) and a dimension in the thickness direction of approximately 0.3 mm. Since the dimension of the small chip resistor 87 in the longitudinal direction is 0.7 mm or less, the area occupied by the small chip resistor 87 in the first decorative substrate 56 can be reduced. Since the longitudinal dimension of the small chip resistor 87 is 0.4 mm or more, the mechanical strength at the connection point between the small chip resistor 87 and the first decorative substrate 56 and the mechanical strength of the small chip resistor 87 itself. It is possible to reduce the possibility that the connection portion is damaged, and it is possible to reduce the possibility that the small chip resistor 87 itself is damaged. Further, since the dimension of the small chip resistor 87 in the longitudinal direction is 0.4 mm or more, it is possible to improve the confirmation accuracy when visually confirming the presence or absence of mounting omission of the small chip resistor 87. The longitudinal dimension of the small chip resistor 87 may be smaller than 0.6 mm (for example, 0.4 mm), and the lateral dimension of the small chip resistor 87 may be 0.3 mm. It may be a configuration smaller than (for example, a configuration having a thickness of 0.2 mm) or a configuration having a dimension in the thickness direction smaller than 0.3 mm (for example, a configuration having a thickness of 0.2 mm).

第1装飾基板56には、第1実装面84側に、小型チップ抵抗器87の第1電極87aに対応する第1パッド176a(又は第1パット)と、第2電極87bに対応する第2パッド176b(又は第2パット)とが設けられている。第1パッド176a及び第2パッド176bは一対である。第1パッド176aからは1本の配線パターン181aが引き出されているとともに、第2パッド176bからは1本の配線パターン181bが引き出されている。これらのパッド176a,176b及び配線パターン181a,181bは、1枚の銅箔プレートをエッチングすることにより一体的に形成されている。 On the first decorative substrate 56, the first pad 176a (or the first pad) corresponding to the first electrode 87a of the small chip resistor 87 and the second electrode 87b corresponding to the second electrode 87b are on the first mounting surface 84 side. A pad 176b (or a second pad) is provided. The first pad 176a and the second pad 176b are a pair. One wiring pattern 181a is drawn out from the first pad 176a, and one wiring pattern 181b is drawn out from the second pad 176b. These pads 176a, 176b and wiring patterns 181a, 181b are integrally formed by etching one copper foil plate.

小型チップ抵抗器87は、電極87a,87bが対応するパッド176a,176bに半田付けされることにより第1装飾基板56の第1実装面84側に実装されている。第1パッド176aの上には、第1電極87aと第1パッド176aとを電気的に接続する半田フィレット177aが形成されているとともに、第2パッド176bの上には、第2電極87bと第2パッド176bとを電気的に接続する半田フィレット177bが形成されている。半田フィレット177a,177bは、パッド176a,176b上に塗布された半田ペーストが加熱されて溶融半田となり、その後に冷却されて固化することにより形成されている。小型チップ抵抗器87の長手方向において、第1電極87aは第1パッド176aの略中央に固定されているとともに、第2電極87bは第2パッド176bの略中央に固定されている。 The small chip resistor 87 is mounted on the first mounting surface 84 side of the first decorative substrate 56 by soldering the electrodes 87a and 87b to the corresponding pads 176a and 176b. A solder fillet 177a for electrically connecting the first electrode 87a and the first pad 176a is formed on the first pad 176a, and the second electrode 87b and the second electrode 87b are formed on the second pad 176b. A solder fillet 177b that electrically connects the two pads 176b is formed. The solder fillets 177a and 177b are formed by heating the solder paste applied on the pads 176a and 176b to form molten solder, which is then cooled and solidified. In the longitudinal direction of the small chip resistor 87, the first electrode 87a is fixed to the substantially center of the first pad 176a, and the second electrode 87b is fixed to the substantially center of the second pad 176b.

図8(c)に示すように、LEDチップ142は表面実装型のチップ部品である。LEDチップ142は、略直方体であり、長手方向の両端に一対の金属製の第1電極142a及び第2電極142bを備えている。また、第1装飾基板56には、これら第1電極142aに対応する銅製の第1パッド178a(又は第1パット)と、第2電極142bに対応する銅製の第2パッド178b(又は第2パット)とが設けられている。第1パッド178a及び第2パッド178bは一対である。 As shown in FIG. 8C, the LED chip 142 is a surface mount type chip component. The LED chip 142 is a substantially rectangular parallelepiped, and includes a pair of metal first electrodes 142a and second electrodes 142b at both ends in the longitudinal direction. Further, on the first decorative substrate 56, a copper first pad 178a (or a first pad) corresponding to these first electrodes 142a and a copper second pad 178b (or a second pad) corresponding to the second electrode 142b are formed. ) And are provided. The first pad 178a and the second pad 178b are a pair.

小型チップ抵抗器87の第1パッド176aから引き出されている第1配線パターン181aはLEDチップ142の第2パッド178bに電気的に接続されている。また、小型チップ抵抗器87の第2パッド176bから引き出されている第2配線パターン181bはLEDドライバ126の第8出力端子162に電気的に接続されている。 The first wiring pattern 181a drawn from the first pad 176a of the small chip resistor 87 is electrically connected to the second pad 178b of the LED chip 142. Further, the second wiring pattern 181b drawn out from the second pad 176b of the small chip resistor 87 is electrically connected to the eighth output terminal 162 of the LED driver 126.

上述したとおり、装飾基板56,57には、コネクタ111〜115、LEDドライバ126、LEDチップ127〜142、バイパスコンデンサ85,97及び小型チップ抵抗器87,101,143〜149などの電子部品が実装されている。これらの電子部品のうち小型チップ部品(バイパスコンデンサ85,97及び小型チップ抵抗器87,101,143〜149)の外寸は他の電子部品の外寸よりも小さく、小型チップ部品の電極とパッド(又はパット)との接触面積は、他の電子部品における電極とパッド(又はパット)との接触面積よりも小さい。このため、装飾基板56,57に実装されている各種電子部品のうち小型チップ部品と装飾基板56,57との接続箇所は、他の電子部品と装飾基板56,57との接続箇所と比較して、機械的強度が低い。本明細書において、小型チップ部品と装飾基板56,57との接続箇所には、小型チップ部品の電極に電気的に接続されているパッドと、小型チップ部品の電極とパッドとを電気的に接続する半田フィレットと、パッドから引き出されている配線パターンと、を含む。具体的には、バイパスコンデンサ85と第1装飾基板56との接続箇所には、バイパスコンデンサ85の電極85a,85bに電気的に接続されているパッド171a,171bと、バイパスコンデンサ85の電極85a,85bとパッド171a,171bとを電気的に接続する半田フィレット173a,173bと、パッド171a,171bから引き出されている配線パターン172a〜172dと、を含む。また、小型チップ抵抗器87と第1装飾基板56との接続箇所には、小型チップ抵抗器87の電極87a,87bに電気的に接続されているパッド176a,176bと、小型チップ抵抗器87の電極87a,87bとパッド176a,176bとを電気的に接続する半田フィレット177a,177bと、パッド176a,176bから引き出されている配線パターン181a,181bと、を含む。 As described above, electronic components such as connectors 111-115, LED drivers 126, LED chips 127-142, bypass capacitors 85, 97, and small chip resistors 87, 101, 143-149 are mounted on the decorative boards 56, 57. Has been done. Of these electronic components, the outer dimensions of the small chip components (bypass capacitors 85, 97 and small chip resistors 87, 101, 143 to 149) are smaller than the outer dimensions of other electronic components, and the electrodes and pads of the small chip components The contact area with (or pad) is smaller than the contact area between the electrode and the pad (or pad) in other electronic components. Therefore, among the various electronic components mounted on the decorative boards 56 and 57, the connection points between the small chip components and the decorative boards 56 and 57 are compared with the connection points between the other electronic components and the decorative boards 56 and 57. And the mechanical strength is low. In the present specification, at the connection points between the small chip component and the decorative boards 56, 57, the pad electrically connected to the electrode of the small chip component and the electrode and the pad of the small chip component are electrically connected. Includes the solder fillet to be used and the wiring pattern drawn from the pad. Specifically, at the connection points between the bypass capacitor 85 and the first decorative substrate 56, the pads 171a and 171b electrically connected to the electrodes 85a and 85b of the bypass capacitor 85 and the electrodes 85a of the bypass capacitor 85, It includes solder fillets 173a and 173b that electrically connect the 85b and the pads 171a and 171b, and wiring patterns 172a to 172d drawn from the pads 171a and 171b. Further, at the connection points between the small chip resistor 87 and the first decorative substrate 56, the pads 176a and 176b electrically connected to the electrodes 87a and 87b of the small chip resistor 87 and the small chip resistor 87 are connected. It includes solder fillets 177a, 177b that electrically connect the electrodes 87a, 87b and the pads 176a, 176b, and wiring patterns 181a, 181b drawn from the pads 176a, 176b.

LEDドライバ126及びLEDチップ127〜142などの電子部品よりも小さい小型チップ部品(バイパスコンデンサ85,97及び小型チップ抵抗器87,101,143〜149)を使用することにより装飾基板56,57においてコンデンサ及び抵抗器が占有する面積を低減することができる一方、装飾基板56,57に歪みが生じた場合に小型チップ部品と装飾基板56,57との接続箇所の破損が発生し易くなってしまうこと、及び小型チップ部品自体の破損が発生し易くなってしまうことが問題となる。本明細書において、小型チップ部品と装飾基板56,57との接続箇所の破損には、小型チップ部品の電極とパッド(又はパット)とを電気的に接続する半田フィレットにクラックが入る破損、当該半田フィレットが剥がれる破損、装飾基板56,57からパッドが剥がれる破損、及び装飾基板56,57からパッド周辺の配線パターンが剥がれる破損が含まれる。また、本明細書において、小型チップ部品自体の破損には、小型チップ部品にクラックが入る破損、及び小型チップ部品の内部構造(例えばバイパスコンデンサ85,97の積層構造)が破壊される破損が含まれる。 Capacitors on decorative boards 56, 57 by using smaller chip components (bypass capacitors 85, 97 and small chip resistors 87, 101, 143 to 149) that are smaller than electronic components such as LED drivers 126 and LED chips 127-142. And while the area occupied by the resistor can be reduced, when the decorative boards 56 and 57 are distorted, the connection points between the small chip components and the decorative boards 56 and 57 are likely to be damaged. , And the problem is that the small chip component itself is likely to be damaged. In the present specification, the damage at the connection point between the small chip component and the decorative boards 56, 57 means that the solder fillet that electrically connects the electrode and the pad (or pad) of the small chip component is cracked. This includes damage in which the solder fillet is peeled off, damage in which the pad is peeled off from the decorative substrates 56 and 57, and damage in which the wiring pattern around the pad is peeled off from the decorative substrates 56 and 57. Further, in the present specification, the damage of the small chip component itself includes the damage that the small chip component is cracked and the damage that the internal structure of the small chip component (for example, the laminated structure of bypass capacitors 85 and 97) is destroyed. Is done.

小型チップ部品が実装された状態の装飾基板56,57に歪みが生じ得る場合として、装飾基板56,57が前扉枠14にネジ固定される場合、装飾基板56,57の第2実装面95に実装されているコネクタ111〜115に対してハーネス(図示略)が着脱される場合、及び使用中に第1装飾基板56に実装されているLEDドライバ126やLEDチップ127〜142などの電子部品が発熱し、当該熱によって装飾基板56,57に熱的応力が作用する場合が挙げられる。また、複数の装飾基板56,57を含む集合基板に小型チップ部品を含む電子部品を実装した後に当該集合基板を分割して複数の装飾基板56,57を取り出す製造法において、集合基板を分割する場合にも小型チップ部品が実装された状態の装飾基板56,57に歪みが生じ得る。これらの場合には、装飾基板56,57に対して曲げ応力が作用するおそれがあるとともに、装飾基板56,57に対してねじり応力が作用するおそれがある。 As a case where the decorative boards 56, 57 in which the small chip components are mounted may be distorted, when the decorative boards 56, 57 are screwed to the front door frame 14, the second mounting surface 95 of the decorative boards 56, 57 Electronic components such as the LED driver 126 and the LED chips 127 to 142 mounted on the first decorative board 56 when the harness (not shown) is attached to and detached from the connectors 111 to 115 mounted on the first decorative substrate 56. Is generated, and the heat exerts a thermal stress on the decorative substrates 56 and 57. Further, in a manufacturing method in which an electronic component including a small chip component is mounted on an assembly board including a plurality of decorative boards 56, 57 and then the assembly board is divided to take out a plurality of decorative boards 56, 57, the assembly board is divided. In this case, the decorative boards 56 and 57 on which the small chip components are mounted may be distorted. In these cases, bending stress may act on the decorative substrates 56 and 57, and torsional stress may act on the decorative substrates 56 and 57.

図13(a)はバイパスコンデンサ85の周辺領域182(図8(b))を拡大して示す第1装飾基板56の第1実装面84の平面図であり、図13(b)は当該周辺領域182のパッド171a,171bとソルダーレジスト222との関係を説明するための説明図である。また、図13(c)は本実施形態において発生し得るバイパスコンデンサ85の移動態様を説明するための説明図であり、図13(d)は比較例において発生し得るバイパスコンデンサ85の移動態様を説明するための説明図である。なお、図13(b)ではソルダーレジスト222にハッチを付して表示している。 13 (a) is a plan view of the first mounting surface 84 of the first decorative substrate 56 in which the peripheral region 182 (FIG. 8 (b)) of the bypass capacitor 85 is enlarged, and FIG. 13 (b) is the peripheral region. It is explanatory drawing for demonstrating the relationship between the pad 171a, 171b of a region 182 and a solder resist 222. Further, FIG. 13 (c) is an explanatory diagram for explaining a movement mode of the bypass capacitor 85 that may occur in the present embodiment, and FIG. 13 (d) shows a movement mode of the bypass capacitor 85 that may occur in the comparative example. It is explanatory drawing for demonstrating. In FIG. 13B, the solder resist 222 is displayed with a hatch.

図13(a)に示すように、バイパスコンデンサ85の第1電極85a及び第2電極85bに対応する第1パッド171a及び第2パッド171bは略矩形に成形されている。図13(b)に示すように、第1パッド171a及び第2パッド171bは、互いに同一形状及び同一サイズである。パッド171a,171bの縦寸法LA1は、略0.35mmであり、バイパスコンデンサ85の短手方向の寸法(略0.3mm)よりも大きい。一対のパッド171a,171bが互いに同一形状及び同一サイズであることにより、当該一対のパッド171a,171b上に塗布される半田ペーストの量を略同一とすることができる。なお、パッド171a,171bの縦寸法LA1がバイパスコンデンサ85の短手方向の寸法と同一である構成としてもよく、パッド171a,171bの縦寸法LA1がバイパスコンデンサ85の短手方向の寸法よりも小さい構成としてもよい。 As shown in FIG. 13A, the first pad 171a and the second pad 171b corresponding to the first electrode 85a and the second electrode 85b of the bypass capacitor 85 are formed into a substantially rectangular shape. As shown in FIG. 13B, the first pad 171a and the second pad 171b have the same shape and the same size as each other. The vertical dimension LA1 of the pads 171a and 171b is approximately 0.35 mm, which is larger than the lateral dimension (approximately 0.3 mm) of the bypass capacitor 85. Since the pair of pads 171a and 171b have the same shape and the same size, the amount of solder paste applied on the pair of pads 171a and 171b can be substantially the same. The vertical dimension LA1 of the pads 171a and 171b may be the same as the dimension in the lateral direction of the bypass capacitor 85, and the vertical dimension LA1 of the pads 171a and 171b may be smaller than the dimension in the lateral direction of the bypass capacitor 85. It may be configured.

パッド171a,171bの横寸法LA2は略0.32mmである。第1パッド171a及び第2パッド171bは、バイパスコンデンサ85(図13(a))の長手方向(第1方向DR1)に所定の間隔LA3(具体的には略0.28mm)で離間させて設けられている。第1パッド171aの第2パッド171b側の外縁と、第2パッド171bの第1パッド171a側の外縁との距離(所定の間隔LA3)は、バイパスコンデンサ85の長手方向における寸法(略0.6mm)の略1/3(0.2mm)〜略1/2(略0.3mm)の範囲に設定されている。これにより、バイパスコンデンサ85の長手方向において、当該バイパスコンデンサ85の第1電極85aが第1パッド171aの略中央に位置するとともに第2電極85bが第2パッド171bの略中央に位置する態様で、当該バイパスコンデンサ85を第1装飾基板56に実装することができる。 The lateral dimension LA2 of the pads 171a and 171b is approximately 0.32 mm. The first pad 171a and the second pad 171b are provided at a predetermined interval LA3 (specifically, approximately 0.28 mm) in the longitudinal direction (first direction DR1) of the bypass capacitor 85 (FIG. 13 (a)). Has been done. The distance (predetermined interval LA3) between the outer edge of the first pad 171a on the second pad 171b side and the outer edge of the second pad 171b on the first pad 171a side is a dimension (approximately 0.6 mm) in the longitudinal direction of the bypass capacitor 85. ) Is set in the range of approximately 1/3 (0.2 mm) to approximately 1/2 (approximately 0.3 mm). As a result, in the longitudinal direction of the bypass capacitor 85, the first electrode 85a of the bypass capacitor 85 is located substantially in the center of the first pad 171a, and the second electrode 85b is located substantially in the center of the second pad 171b. The bypass capacitor 85 can be mounted on the first decorative substrate 56.

第1パッド171aと第2パッド171bとの間にソルダーレジスト222は塗布されていない。第1パッド171a及び第2パッド171bの間の狭い領域にソルダーレジスト222を塗布する構成とすると、ソルダーレジスト222の塗布領域にずれが生じた場合等にパッド171a,171bの一部又は全部がソルダーレジスト222に覆われる不良品の発生確率が高まってしまう。これに対して、第1パッド171aと第2パッド171bとの間にソルダーレジスト222を塗布しない構成であることにより、これらのパッド171a,171bの一部又は全部がソルダーレジスト222に覆われることを防止して、これらのパッド171a,171bの全域に半田ペーストを付着させることができる。これにより、第1パッド171aと第1電極85aとの接続面積を確保して第1パッド171aと第1電極85aとの接続箇所の機械的強度を確保することができるとともに、第2パッド171bと第2電極85bとの接続面積を確保して第2パッド171bと第2電極85bとの接続箇所の機械的強度を確保することができる。 No solder resist 222 is applied between the first pad 171a and the second pad 171b. When the solder resist 222 is applied to a narrow area between the first pad 171a and the second pad 171b, a part or all of the pads 171a and 171b are soldered when the application area of the solder resist 222 is displaced. The probability of defective products covered with resist 222 increases. On the other hand, since the solder resist 222 is not applied between the first pad 171a and the second pad 171b, a part or all of these pads 171a and 171b are covered with the solder resist 222. To prevent this, the solder paste can be adhered to the entire area of these pads 171a and 171b. As a result, the connection area between the first pad 171a and the first electrode 85a can be secured, and the mechanical strength of the connection portion between the first pad 171a and the first electrode 85a can be secured, and the second pad 171b and the second pad 171b can be secured. It is possible to secure the connection area with the second electrode 85b and secure the mechanical strength of the connection portion between the second pad 171b and the second electrode 85b.

図13(a)に示すように、一対のパッド171a,171bはバイパスコンデンサ85の長手方向である第1方向DR1に離間させて設けられているため、リフロー工程において第1装飾基板56をリフロー炉に搬送する場合には、第1装飾基板56を当該第1方向DR1に直交する第2方向DR2に搬送することにより、当該一対のパッド171a,171b上に塗布されている半田ペーストの加熱を略同時に開始させることができる。 As shown in FIG. 13A, since the pair of pads 171a and 171b are provided apart from the first direction DR1 which is the longitudinal direction of the bypass capacitor 85, the first decorative substrate 56 is used in the reflow furnace in the reflow process. By transporting the first decorative substrate 56 to the second direction DR2 orthogonal to the first direction DR1, the heating of the solder paste applied on the pair of pads 171a and 171b is abbreviated. It can be started at the same time.

パッド171a,171bに塗布された半田ペーストは、リフロー炉において加熱されて液状の溶融半田となる。溶融半田はバイパスコンデンサ85の電極85a,85bを浮かせて引き寄せる。半田ペーストにはフラックス成分が含まれており、溶融半田はパッド171a,171bの上で流動する。また、溶融半田からはガスが放出される。一対のパッド171a,171bのうち一方のパッド171aにおいて他方のパッド171bよりも先に半田ペーストが溶融した場合、バイパスコンデンサ85の一対の電極85a,85bのうち一方の電極85aのみが溶融半田と接触している状態となり、溶融半田の表面張力によりバイパスコンデンサ85の電極85a,85bに作用する力の均衡が崩れる。そして、バイパスコンデンサ85が第1装飾基板56の法線方向を軸として回転するバイパスコンデンサ85の回転が発生し易くなってしまうとともに、バイパスコンデンサ85が一方のパッド171aの上に一方の電極85aで略垂直に立ち上がる所謂チップ立ちが発生し易くなってしまう。このように、一対のパッド171a,171b間で半田ペーストが溶融するタイミングに差が生じた場合には、バイパスコンデンサ85の回転及びチップ立ちが発生し易くなってしまう。これに対して、リフロー工程において第1装飾基板56を第2方向DR2に搬送して一対のパッド171a,171b上に塗布されている半田ペーストの加熱を略同時に開始させることにより、当該一対のパッド171a,171b間において半田ペーストが溶融するタイミングを揃えることができるとともに、バイパスコンデンサ85の回転及びチップ立ちの発生を防止することができる。 The solder paste applied to the pads 171a and 171b is heated in a reflow furnace to become liquid molten solder. The molten solder floats and attracts the electrodes 85a and 85b of the bypass capacitor 85. The solder paste contains a flux component, and the molten solder flows on the pads 171a and 171b. In addition, gas is released from the molten solder. When the solder paste melts in one of the pads 171a and 171b before the other pad 171b, only one of the electrodes 85a and 85b of the bypass capacitor 85 comes into contact with the molten solder. The balance of the forces acting on the electrodes 85a and 85b of the bypass capacitor 85 is lost due to the surface tension of the molten solder. Then, the bypass capacitor 85 tends to rotate about the normal direction of the first decorative substrate 56, and the bypass capacitor 85 is placed on one pad 171a with one electrode 85a. So-called chip standing, which stands up substantially vertically, tends to occur. As described above, when there is a difference in the timing at which the solder paste melts between the pair of pads 171a and 171b, rotation of the bypass capacitor 85 and chip standing are likely to occur. On the other hand, in the reflow step, the first decorative substrate 56 is conveyed to the second direction DR2 and the heating of the solder paste applied on the pair of pads 171a and 171b is started substantially at the same time, whereby the pair of pads is started. The timing at which the solder paste melts can be aligned between 171a and 171b, and the rotation of the bypass capacitor 85 and the occurrence of chip standing can be prevented.

図8(b)に示すように、バイパスコンデンサ85は、当該バイパスコンデンサ85の長手方向が第1方向DR1に平行となる態様で、第1装飾基板56に実装されている。図8(c)に示すように、小型チップ抵抗器87は、当該小型チップ抵抗器87の長手方向が第1方向DR1に平行となる態様で、第1装飾基板56に実装されている。図示は省略するが、小型チップ抵抗器143〜149も、当該小型チップ抵抗器143〜149の長手方向が第1方向DR1に平行となる態様で、第1装飾基板56に実装されている。このように、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143〜149)は、当該小型チップ部品の長手方向が第1方向DR1に平行となる態様で、第1装飾基板56に実装されている。 As shown in FIG. 8B, the bypass capacitor 85 is mounted on the first decorative substrate 56 in such a manner that the longitudinal direction of the bypass capacitor 85 is parallel to the first direction DR1. As shown in FIG. 8C, the small chip resistor 87 is mounted on the first decorative substrate 56 in such a manner that the longitudinal direction of the small chip resistor 87 is parallel to the first direction DR1. Although not shown, the small chip resistors 143 to 149 are also mounted on the first decorative substrate 56 in such a manner that the longitudinal direction of the small chip resistors 143 to 149 is parallel to the first direction DR1. As described above, the small chip components (bypass capacitor 85 and small chip resistors 87, 143 to 149) are mounted on the first decorative substrate 56 in such a manner that the longitudinal direction of the small chip components is parallel to the first direction DR1. Has been done.

図8(b),(c)に示すように、バイパスコンデンサ85の電極85a,85bに対応するパッド171a,171bの離間方向、及び小型チップ抵抗器87の電極87a,87bに対応するパッド176a,176bの離間方向は、第1方向DR1である。複数の小型チップ部品においてパッド171a,171b,176a,176bの離間方向が共通している。このため、リフロー工程において第1装飾基板56を当該共通の離間方向(第1方向DR1)に直交する方向(第2方向DR2)又は略直交する方向に搬送することにより、バイパスコンデンサ85の一対の電極85a,85bに対応する一対のパッド171a,171bの上に塗布されている半田ペーストの加熱が開始されるタイミングを揃えることができるとともに、小型チップ抵抗器87の一対の電極87a,87bに対応する一対のパッド176a,176bの上に塗布されている半田ペーストの加熱が開始されるタイミングを揃えることができる。これにより、複数の小型チップ部品の回転及びチップ立ちの発生を防止することができる。 As shown in FIGS. 8B and 8C, the separation directions of the pads 171a and 171b corresponding to the electrodes 85a and 85b of the bypass capacitor 85, and the pads 176a and the pads 176a corresponding to the electrodes 87a and 87b of the small chip resistor 87, The separation direction of 176b is the first direction DR1. The pads 171a, 171b, 176a, and 176b have a common separation direction in the plurality of small chip components. Therefore, in the reflow step, the first decorative substrate 56 is conveyed in a direction orthogonal to the common separation direction (first direction DR1) (second direction DR2) or in a direction substantially orthogonal to the common separation direction (first direction DR1), thereby causing a pair of bypass capacitors 85. It is possible to align the timing at which the heating of the solder paste applied on the pair of pads 171a and 171b corresponding to the electrodes 85a and 85b is started, and it corresponds to the pair of electrodes 87a and 87b of the small chip resistor 87. It is possible to align the timing at which the heating of the solder paste applied on the pair of pads 176a and 176b is started. This makes it possible to prevent the rotation of a plurality of small chip components and the occurrence of chip standing.

バイパスコンデンサ85の電極85a,85bに対応するパッド171a,171bにおいて、配線パターン172a〜172dが引き出されている箇所(配線パターン172a〜172dの引き出し位置)は、熱が配線パターン172a〜172dに逃げ易いため、配線パターン172a〜172dが引き出されていない箇所と比較して、リフロー工程の加熱初期段階における温度上昇が遅れ易い。また、パッド171a,171bと比較して大面積であるGNDプレーン層93又は電源プレーン層94に接続されている第1配線パターン172a及び第3配線パターン172cは、当該GNDプレーン層93又は電源プレーン層94に接続されていない第2配線パターン172b及び第4配線パターン172dと比較して、加熱初期段階における温度上昇が遅れる。このため、第1パッド171aにおいてGNDプレーン層93に接続されている第1配線パターン172aが引き出されている箇所は、第2配線パターン172bが引き出されている箇所と比較して、加熱初期段階における温度上昇が遅れ易い。また、第2パッド171bにおいて電源プレーン層94に接続されている第3配線パターン172cが引き出されている箇所は、第4配線パターン172dが引き出されている箇所と比較して、加熱初期段階における温度上昇が遅れ易い。リフロー工程では、一対のパッド171a,171bから引き出されている配線パターン172a〜172dの数、引き出し位置及び接続先の影響を受けて加熱初期段階におけるパッド171a,171b内の温度分布が変化する。また、一対のパッド171a,171bから引き出されている配線パターン172a〜172dの引き出し方向も加熱初期段階におけるパッド171a,171b内の温度分布に影響を及ぼす可能性がある。詳細は後述するが、本実施形態における第1装飾基板56では、一対のパッド171a,171b間で加熱初期段階にパッド171a,171b内の温度分布に差が生じないように、一対のパッド171a,171bから引き出されている配線パターン172a〜172dの数、引き出し位置、接続先及び引き出し方向が設定されている。 In the pads 171a and 171b corresponding to the electrodes 85a and 85b of the bypass capacitor 85, heat easily escapes to the wiring patterns 172a to 172d at the places where the wiring patterns 172a to 172d are drawn out (the drawing positions of the wiring patterns 172a to 172d). Therefore, the temperature rise in the initial heating stage of the reflow process is likely to be delayed as compared with the portion where the wiring patterns 172a to 172d are not drawn out. Further, the first wiring pattern 172a and the third wiring pattern 172c connected to the GND plane layer 93 or the power supply plane layer 94, which have a larger area than the pads 171a and 171b, are the GND plane layer 93 or the power supply plane layer. Compared with the second wiring pattern 172b and the fourth wiring pattern 172d which are not connected to 94, the temperature rise in the initial stage of heating is delayed. Therefore, in the first pad 171a, the place where the first wiring pattern 172a connected to the GND plane layer 93 is pulled out is in the initial stage of heating as compared with the place where the second wiring pattern 172b is pulled out. The temperature rise tends to be delayed. Further, in the second pad 171b, the temperature at the place where the third wiring pattern 172c connected to the power supply plane layer 94 is pulled out is higher than the place where the fourth wiring pattern 172d is pulled out at the initial stage of heating. The rise is likely to be delayed. In the reflow step, the temperature distribution in the pads 171a and 171b at the initial stage of heating changes due to the influence of the number of wiring patterns 172a to 172d drawn out from the pair of pads 171a and 171b, the drawing position and the connection destination. Further, the drawing direction of the wiring patterns 172a to 172d drawn out from the pair of pads 171a and 171b may also affect the temperature distribution in the pads 171a and 171b at the initial stage of heating. Although the details will be described later, in the first decorative substrate 56 in the present embodiment, the pair of pads 171a, 171b, so as not to cause a difference in the temperature distribution in the pads 171a, 171b at the initial stage of heating between the pair of pads 171a, 171b. The number of wiring patterns 172a to 172d drawn out from 171b, the drawing position, the connection destination, and the drawing direction are set.

図13(d)に示すように、比較例におけるバイパスコンデンサ183では、第1パッド184a(又は第1パット)の右端から右方に向けて第1配線パターン185aが引き出されているとともに、当該第1パッド184aの左端から左方に向けて第2配線パターン185bが引き出されている。比較例における第1配線パターン185aは、既に説明した本実施形態の第1配線パターン172aと同様に、ビアホール174を介してGNDプレーン層93(図9)に電気的に接続される配線パターンであるとともに、比較例における第2配線パターン185bは、既に説明した本実施形態における第2配線パターン172bと同様に、LEDドライバ126のGND端子154に電気的に接続される配線パターンである。また、第2パッド184b(又は第2パット)の下端から下方に向けて第3配線パターン185cが引き出されているとともに、当該第2パッド184bの左端から左方に向けて第4配線パターン185dが引き出されている。比較例における第3配線パターン185cは、既に説明した本実施形態の第3配線パターン172cと同様に、ビアホール175を介して電源プレーン層94(図9)に電気的に接続される配線パターンであるとともに、比較例における第4配線パターン172dは、既に説明した本実施形態の第4配線パターン172dと同様に、LEDドライバ126の電源端子151に電気的に接続される配線パターンである。第1パッド184aにおいて、第1配線パターン185a及び第2配線パターン185bが引き出されている箇所(第1パッド184aの右端部及び左端部)は、加熱初期段階における温度上昇が遅れ易い。特に、GNDプレーン層93に接続されている第1配線パターン185aが引き出されている箇所(第1パッド184aの左端部)の温度上昇が遅れ易い。また、第2パッド184bにおいて、第3配線パターン185c及び第4配線パターン185dが引き出されている箇所(第2パッド184bの下端部及び左端部)は、加熱初期段階における温度上昇が遅れ易い。特に、電源プレーン層94に接続されている第3配線パターン185cが引き出されている箇所(第2パッド184bの下端部)の温度上昇が遅れ易い。このため、リフロー工程の加熱初期段階では、第2パッド184bの右側上部の温度が上昇し易い。第2パッド184bの右側上部のみで半田ペーストが溶融している状態が発生すると、図13(d)に示すように、第2パッド184bの右側上部が回転の中心となるとともに第1装飾基板56の法線方向が回転軸となってバイパスコンデンサ183が回転し、当該バイパスコンデンサ183が傾いた状態で第1装飾基板56に実装されてしまうおそれがある。この場合には、第1パッド184aと第1電極183aとの半田フィレット186による接続面積が小さくなってしまうため、接続不良を引き起こすおそれがある。また、バイパスコンデンサ183の回転により第1パッド184aと第1電極183aとが電気的に接触していない状態でバイパスコンデンサ183が実装されてしまう可能性もある。さらにまた、第1パッド184aの上にバイパスコンデンサ183が1つの電極183aで立ち上がるチップ立ちが発生し易くなってしまう。このように、第1パッド184a及び第2パッド184bから引き出されている配線パターン185a〜185dの引き出し位置が相違している比較例では、バイパスコンデンサ183の実装不良が発生し易くなってしまう。 As shown in FIG. 13D, in the bypass capacitor 183 in the comparative example, the first wiring pattern 185a is pulled out from the right end of the first pad 184a (or the first pad) toward the right, and the first wiring pattern 185a is drawn out. The second wiring pattern 185b is pulled out from the left end of the 1-pad 184a toward the left. The first wiring pattern 185a in the comparative example is a wiring pattern electrically connected to the GND plane layer 93 (FIG. 9) via the via hole 174, similarly to the first wiring pattern 172a of the present embodiment described above. The second wiring pattern 185b in the comparative example is a wiring pattern electrically connected to the GND terminal 154 of the LED driver 126, similarly to the second wiring pattern 172b in the present embodiment described above. Further, the third wiring pattern 185c is pulled out downward from the lower end of the second pad 184b (or the second pad), and the fourth wiring pattern 185d is drawn from the left end of the second pad 184b toward the left. It has been pulled out. The third wiring pattern 185c in the comparative example is a wiring pattern electrically connected to the power supply plane layer 94 (FIG. 9) via the via hole 175, similarly to the third wiring pattern 172c of the present embodiment described above. Further, the fourth wiring pattern 172d in the comparative example is a wiring pattern electrically connected to the power supply terminal 151 of the LED driver 126, similarly to the fourth wiring pattern 172d of the present embodiment described above. In the first pad 184a, the temperature rise at the portion where the first wiring pattern 185a and the second wiring pattern 185b are pulled out (the right end portion and the left end portion of the first pad 184a) tends to be delayed in the initial stage of heating. In particular, the temperature rise at the portion where the first wiring pattern 185a connected to the GND plane layer 93 is pulled out (the left end portion of the first pad 184a) tends to be delayed. Further, in the second pad 184b, the temperature rise at the portion where the third wiring pattern 185c and the fourth wiring pattern 185d are pulled out (the lower end portion and the left end portion of the second pad 184b) tends to be delayed in the initial stage of heating. In particular, the temperature rise at the portion where the third wiring pattern 185c connected to the power supply plane layer 94 is pulled out (the lower end portion of the second pad 184b) tends to be delayed. Therefore, in the initial heating stage of the reflow process, the temperature of the upper right side of the second pad 184b tends to rise. When the solder paste is melted only in the upper right side of the second pad 184b, as shown in FIG. 13D, the upper right side of the second pad 184b becomes the center of rotation and the first decorative substrate 56. The bypass capacitor 183 rotates with the normal direction as the rotation axis, and the bypass capacitor 183 may be mounted on the first decorative substrate 56 in a tilted state. In this case, the connection area between the first pad 184a and the first electrode 183a by the solder fillet 186 becomes small, which may cause a connection failure. Further, there is a possibility that the bypass capacitor 183 is mounted in a state where the first pad 184a and the first electrode 183a are not in electrical contact due to the rotation of the bypass capacitor 183. Furthermore, chip standing is likely to occur in which the bypass capacitor 183 rises on the first pad 184a with one electrode 183a. As described above, in the comparative example in which the drawing positions of the wiring patterns 185a to 185d drawn from the first pad 184a and the second pad 184b are different, the mounting failure of the bypass capacitor 183 is likely to occur.

これに対して、本実施形態における第1装飾基板56では、図13(a)に示すように、第1配線パターン172aが第1パッド171aから右方向に引き出されているとともに、第3配線パターン172cが第2パッド171bから右方向に引き出されている。また、第2配線パターン172bが第1パッド171aから左方向に引き出されているとともに、第4配線パターン172dが第2パッド171bから左方向に引き出されている。第1パッド171a及び第2パッド171bから同じ数(具体的には2本)の配線パターン172a〜172dが引き出されている構成において、第1パッド171aの中心から見て第1配線パターン172aが引き出されている当該第1パッド171aの辺が存在する方向(右方向)は、第2パッド171bの中心から見て第3配線パターン172cが引き出されている当該第2パッド171bの辺が存在する方向(右方向)と同一の方向であるとともに、第1パッド171aの中心から見て第2配線パターン172bが引き出されている当該第1パッド171aの辺が存在する方向(左方向)は、第2パッド171bの中心から見て第4配線パターン172dが引き出されている当該第2パッド171bの辺が存在する方向(左方向)と同一の方向である。これにより、リフロー工程の加熱初期段階において、一対のパッド171a,171b内の温度分布に差が生じることを防止できるとともに、バイパスコンデンサ85の回転及びチップ立ちの発生を防止できる。 On the other hand, in the first decorative substrate 56 in the present embodiment, as shown in FIG. 13A, the first wiring pattern 172a is pulled out from the first pad 171a in the right direction, and the third wiring pattern is formed. 172c is pulled out from the second pad 171b to the right. Further, the second wiring pattern 172b is pulled out from the first pad 171a to the left, and the fourth wiring pattern 172d is pulled out from the second pad 171b to the left. In a configuration in which the same number (specifically, two) of wiring patterns 172a to 172d are drawn out from the first pad 171a and the second pad 171b, the first wiring pattern 172a is pulled out from the center of the first pad 171a. The direction (right direction) in which the side of the first pad 171a is present is the direction in which the side of the second pad 171b from which the third wiring pattern 172c is pulled out is present when viewed from the center of the second pad 171b. The direction (left direction) in which the side of the first pad 171a from which the second wiring pattern 172b is pulled out when viewed from the center of the first pad 171a is present in the same direction as (right direction) is the second. The direction is the same as the direction (left direction) in which the side of the second pad 171b from which the fourth wiring pattern 172d is pulled out is present when viewed from the center of the pad 171b. As a result, it is possible to prevent a difference in the temperature distribution in the pair of pads 171a and 171b at the initial stage of heating in the reflow step, and it is possible to prevent the rotation of the bypass capacitor 85 and the occurrence of chip standing.

第1装飾基板56には小型チップ部品よりも厚さ方向に直交する平面に沿う長手方向の寸法が大きいコンデンサ(図示略)が複数搭載されており、これらのコンデンサの一部では、コンデンサの第1電極に電気的に接続される第1パッド(又は第1パット)の中心から見て第1配線パターンが引き出されている当該第1パッドの辺が存在する方向が、当該コンデンサの第2電極に電気的に接続される第2パッド(第2パット)の中心から見て第3配線パターンが引き出されている当該第2パッドの辺が存在する方向とは異なっている。小型チップ部品であるバイパスコンデンサ85では、第1パッド171aの中心から見て第1配線パターン172aが引き出されている当該第1パッド171aの辺が存在する方向と、第2パッド171bの中心から見て第3配線パターン172cが引き出されている当該第2パッド171bの辺が存在する方向とを同一の方向とするとともに、第1パッド171aの中心から見て第2配線パターン172bが引き出されている当該第1パッド171aの辺が存在する方向と、第2パッド171bの中心から見て第4配線パターン172dが引き出されている当該第2パッド171bの辺が存在する方向(左方向)とを同一の方向とすることにより、当該バイパスコンデンサ85の回転及びチップ立ちの発生が防止されている。 The first decorative substrate 56 is mounted with a plurality of capacitors (not shown) having larger dimensions in the longitudinal direction along a plane orthogonal to the thickness direction than the small chip components, and some of these capacitors are the first of the capacitors. The direction in which the side of the first pad from which the first wiring pattern is drawn from the center of the first pad (or the first pad) electrically connected to the first electrode exists is the second electrode of the capacitor. It is different from the direction in which the side of the second pad from which the third wiring pattern is pulled out is present when viewed from the center of the second pad (second pad) electrically connected to the capacitor. In the bypass capacitor 85, which is a small chip component, the direction in which the side of the first pad 171a from which the first wiring pattern 172a is pulled out is present when viewed from the center of the first pad 171a, and the direction seen from the center of the second pad 171b. The direction in which the side of the second pad 171b from which the third wiring pattern 172c is pulled out is the same, and the second wiring pattern 172b is pulled out when viewed from the center of the first pad 171a. The direction in which the side of the first pad 171a exists is the same as the direction in which the side of the second pad 171b from which the fourth wiring pattern 172d is pulled out when viewed from the center of the second pad 171b exists (left direction). By setting the direction to, the rotation of the bypass capacitor 85 and the occurrence of chip standing are prevented.

図8(b)に示すように、第1パッド171aにおいて、ビアホール174を介してGNDプレーン層93(図9)に電気的に接続されている第1配線パターン172aの引き出し位置は当該第1パッド171aの右端における上下方向略中央であるとともに、第2パッド171bにおいて、ビアホール175を介して電源プレーン層94(図9)に電気的に接続されている第3配線パターン172cの引き出し位置は当該第2パッド171bの右端における上下方向略中央である。GNDプレーン層93は第1パッド171aよりも広い面積を有しているとともに、電源プレーン層94は第2パッド171bよりも広い面積を有している。 As shown in FIG. 8B, in the first pad 171a, the lead-out position of the first wiring pattern 172a electrically connected to the GND plane layer 93 (FIG. 9) via the via hole 174 is the first pad. At the right end of 171a, the third wiring pattern 172c, which is substantially centered in the vertical direction and is electrically connected to the power plane layer 94 (FIG. 9) via the via hole 175 in the second pad 171b, is at the lead-out position. It is approximately the center in the vertical direction at the right end of the 2 pad 171b. The GND plane layer 93 has a larger area than the first pad 171a, and the power supply plane layer 94 has a wider area than the second pad 171b.

第1パッド171aが第1配線パターン172aを介して当該第1パッド171aよりも面積の広いGNDプレーン層93に電気的に接続されているとともに、第2パッド171bが第3配線パターン172cを介して当該第2パッド171bよりも面積の広い電源プレーン層94に電気的に接続されている構成において、第1パッド171aの4辺のうち当該第1パッド171aの中心から見て第1配線パターン172aが引き出されている辺が存在する方向(右方向)は、第2パッド171bの4辺のうち当該第2パッド171bの中心から見て第3配線パターン172cが引き出されている辺が存在する方向(右方向)と同一の方向である。これにより、リフロー工程の加熱初期段階において、一対のパッド171a,171b内の温度分布に差が生じる可能性が低減されている。 The first pad 171a is electrically connected to the GND plane layer 93 having a larger area than the first pad 171a via the first wiring pattern 172a, and the second pad 171b is connected via the third wiring pattern 172c. In a configuration electrically connected to the power supply plane layer 94 having a larger area than the second pad 171b, the first wiring pattern 172a among the four sides of the first pad 171a is viewed from the center of the first pad 171a. The direction in which the pulled out side exists (right direction) is the direction in which the side in which the third wiring pattern 172c is pulled out is present when viewed from the center of the second pad 171b among the four sides of the second pad 171b (the right direction). It is the same direction as the right direction). This reduces the possibility that the temperature distribution in the pair of pads 171a and 171b will differ in the initial heating stage of the reflow step.

図13(a)に示すように、第1パッド171aの右端から右方に引き出されている第1配線パターン172aの幅寸法は、第2パッド171bの右端から右方に引き出されている第3配線パターン172cの幅寸法と略同一である。このため、これらの配線パターン172a,172cの幅寸法が異なる構成と比較して、リフロー工程の加熱初期段階において一対のパッド171a,171b内の温度分布に差が生じる可能性が低減されている。また、第1パッド171aの左端から左方に引き出されている第2配線パターン172bの幅寸法は、第2パッド171bの左端から左方に引き出されている第4配線パターン172dの幅寸法と略同一である。このため、これらの配線パターン172b,172dの幅寸法が異なる構成と比較して、リフロー工程の加熱初期段階において一対のパッド171a,171b内の温度分布に差が生じる可能性が低減されている。 As shown in FIG. 13A, the width dimension of the first wiring pattern 172a drawn to the right from the right end of the first pad 171a is the third width dimension drawn to the right from the right end of the second pad 171b. It is substantially the same as the width dimension of the wiring pattern 172c. Therefore, the possibility that the temperature distribution in the pair of pads 171a and 171b is different in the initial heating stage of the reflow process is reduced as compared with the configurations in which the width dimensions of the wiring patterns 172a and 172c are different. Further, the width dimension of the second wiring pattern 172b pulled out from the left end of the first pad 171a to the left is abbreviated as the width dimension of the fourth wiring pattern 172d pulled out from the left end of the second pad 171b to the left. It is the same. Therefore, as compared with the configurations in which the width dimensions of the wiring patterns 172b and 172d are different, the possibility that the temperature distribution in the pair of pads 171a and 171b is different in the initial heating stage of the reflow process is reduced.

既に説明したとおり、GNDプレーン層93に電気的に接続されている第1配線パターン172aは第1パッド171aの右端から引き出されているため、第1パッド171aの右辺は当該第1パッド171aの左辺よりも加熱初期段階における温度上昇が遅れ易い。また、電源プレーン層94に接続されている第3配線パターン172cは第2パッド171bの右端から引き出されているため、第2パッド171bの右辺は当該第2パッド171bの左辺よりも加熱初期段階における温度上昇が遅れ易い。第1パッド171aから引き出されている配線パターン172a,172cの数は第2パッド171bから引き出されている配線パターン172b,172dの数と同じである。また、第1パッド171aの4辺のうち当該第1パッド171aの中心から見て第1配線パターン172aが引き出されている辺が存在する方向は、第2パッド171bの4辺のうち当該第2パッド171bの中心から見て第3配線パターン172cが引き出されている辺が存在する方向と同一の方向であるとともに、第1パッド171aの4辺のうち当該第1パッド171aの中心から見て第2配線パターン172bが引き出されている辺が存在する方向は、第2パッド171bの4辺のうち当該第2パッド171bの中心から見て第4配線パターン172dが引き出されている辺が存在する方向と同一の方向である。これにより、第1パッド171a上の溶融半田の表面張力によりバイパスコンデンサ85の第1電極85aに作用する力と、第2パッド171b上の溶融半田の表面張力によりバイパスコンデンサ85の第2電極85bに作用する力とを均衡させることができる。このため、仮に、一対のパッド171a,171bにおいて、半田ペーストの左側部のみが先に溶融した場合においても、図13(c)に示すように、バイパスコンデンサ85の移動態様を平行移動とし、バイパスコンデンサ85の回転を阻止することができる。これにより、第1パッド171aと第1電極85aとの半田フィレット173aによる接続面積の減少の程度を抑えることができるとともに、第2パッド171bと第2電極85bとの半田フィレット173bによる接続面積の減少の程度を抑えることができる。 As described above, since the first wiring pattern 172a electrically connected to the GND plane layer 93 is drawn from the right end of the first pad 171a, the right side of the first pad 171a is the left side of the first pad 171a. The temperature rise in the initial stage of heating is more likely to be delayed. Further, since the third wiring pattern 172c connected to the power plane layer 94 is pulled out from the right end of the second pad 171b, the right side of the second pad 171b is in the initial heating stage than the left side of the second pad 171b. The temperature rise tends to be delayed. The number of wiring patterns 172a and 172c drawn out from the first pad 171a is the same as the number of wiring patterns 172b and 172d drawn out from the second pad 171b. Further, the direction in which the side from which the first wiring pattern 172a is drawn out when viewed from the center of the first pad 171a among the four sides of the first pad 171a exists is the second of the four sides of the second pad 171b. The third wiring pattern 172c is in the same direction as the direction in which the side from which the third wiring pattern 172c is pulled out exists when viewed from the center of the pad 171b, and is the third of the four sides of the first pad 171a when viewed from the center of the first pad 171a. 2 The direction in which the side from which the wiring pattern 172b is drawn exists is the direction in which the side from which the fourth wiring pattern 172d is drawn exists from the four sides of the second pad 171b when viewed from the center of the second pad 171b. In the same direction as. As a result, the force acting on the first electrode 85a of the bypass capacitor 85 due to the surface tension of the molten solder on the first pad 171a and the surface tension of the molten solder on the second pad 171b cause the second electrode 85b of the bypass capacitor 85 to be affected. It can be balanced with the acting force. Therefore, even if only the left side portion of the solder paste is melted first in the pair of pads 171a and 171b, as shown in FIG. 13C, the movement mode of the bypass capacitor 85 is set to translation and bypass is performed. The rotation of the capacitor 85 can be prevented. As a result, the degree of decrease in the connection area between the first pad 171a and the first electrode 85a due to the solder fillet 173a can be suppressed, and the decrease in the connection area between the second pad 171b and the second electrode 85b due to the solder fillet 173b can be suppressed. The degree of can be suppressed.

図14(a)は小型チップ抵抗器87の周辺領域187(図8(c))を拡大して示す第1装飾基板56の第1実装面84の平面図であり、図14(b)は当該周辺領域187のパッド176a,176bとソルダーレジスト222との関係を説明するための説明図である。また、図14(c)は本実施形態において発生し得る小型チップ抵抗器87の移動態様を説明するための説明図であり、図14(d)は比較例において発生し得る小型チップ抵抗器191の移動態様を説明するための説明図である。なお、図14(b)ではソルダーレジスト222にハッチを付して表示している。 14 (a) is a plan view of the first mounting surface 84 of the first decorative substrate 56 showing an enlarged peripheral region 187 (FIG. 8 (c)) of the small chip resistor 87, and FIG. 14 (b) is a plan view. It is explanatory drawing for demonstrating the relationship between the pad 176a, 176b of the peripheral area 187 and the solder resist 222. Further, FIG. 14 (c) is an explanatory diagram for explaining a movement mode of the small chip resistor 87 that may occur in the present embodiment, and FIG. 14 (d) is a small chip resistor 191 that may occur in the comparative example. It is explanatory drawing for demonstrating the movement mode of. In FIG. 14B, the solder resist 222 is displayed with a hatch.

図14(a)に示すように、小型チップ抵抗器87の第1電極87a及び第2電極87bに対応する第1パッド176a及び第2パッド176bは略矩形に成形されている。図14(b)に示すように、第1パッド176a及び第2パッド176bは、互いに同一形状及び同一サイズである。パッド176a,176bの縦寸法LB1は、略0.35mmであり、小型チップ抵抗器87の短手方向の寸法(略0.3mm)よりも大きい。一対のパッド176a,176bが互いに同一形状及び同一サイズであることにより、当該一対のパッド176a,176b上に塗布される半田ペーストの量を略同一とすることができる。なお、パッド176a,176bの縦寸法LB1が小型チップ抵抗器87の短手方向の寸法と同一である構成としてもよく、パッド176a,176bの縦寸法LB1が小型チップ抵抗器87の短手方向の寸法よりも小さい構成としてもよい。 As shown in FIG. 14A, the first pad 176a and the second pad 176b corresponding to the first electrode 87a and the second electrode 87b of the small chip resistor 87 are formed into substantially rectangular shapes. As shown in FIG. 14B, the first pad 176a and the second pad 176b have the same shape and the same size as each other. The vertical dimension LB1 of the pads 176a and 176b is approximately 0.35 mm, which is larger than the lateral dimension (approximately 0.3 mm) of the small chip resistor 87. Since the pair of pads 176a and 176b have the same shape and the same size, the amount of solder paste applied on the pair of pads 176a and 176b can be substantially the same. The vertical dimension LB1 of the pads 176a and 176b may be the same as the dimension in the lateral direction of the small chip resistor 87, and the vertical dimension LB1 of the pads 176a and 176b may be the same as the dimension in the lateral direction of the small chip resistor 87. The configuration may be smaller than the dimensions.

パッド176a,176bの横寸法LB2は略0.32mmである。第1パッド176a及び第2パッド176bは、小型チップ抵抗器87(図14(a))の長手方向(第1方向DR1)に所定の間隔LB3(具体的には略0.28mm)で離間させて設けられている。第1パッド176aの第2パッド176b側の外縁と、第2パッド176bの第1パッド176a側の外縁との距離(所定の間隔LB3)は、小型チップ抵抗器87の長手方向における寸法(略0.6mm)の略1/3(0.2mm)〜略1/2(略0.3mm)の範囲に設定されている。これにより、小型チップ抵抗器87の長手方向において、当該小型チップ抵抗器87の第1電極87aが第1パッド176aの略中央に位置するとともに第2電極87bが第2パッド176bの略中央に位置する態様で、当該小型チップ抵抗器87を第1装飾基板56に実装することができる。 The horizontal dimension LB2 of the pads 176a and 176b is approximately 0.32 mm. The first pad 176a and the second pad 176b are separated from each other in the longitudinal direction (first direction DR1) of the small chip resistor 87 (FIG. 14 (a)) by a predetermined interval LB3 (specifically, approximately 0.28 mm). It is provided. The distance (predetermined interval LB3) between the outer edge of the first pad 176a on the second pad 176b side and the outer edge of the second pad 176b on the first pad 176a side is a dimension (approximately 0) in the longitudinal direction of the small chip resistor 87. It is set in the range of approximately 1/3 (0.2 mm) to approximately 1/2 (approximately 0.3 mm) of (0.6 mm). As a result, in the longitudinal direction of the small chip resistor 87, the first electrode 87a of the small chip resistor 87 is located substantially in the center of the first pad 176a and the second electrode 87b is located substantially in the center of the second pad 176b. In this embodiment, the small chip resistor 87 can be mounted on the first decorative substrate 56.

第1パッド176aと第2パッド176bとの間にソルダーレジスト222は塗布されていない。第1パッド176a及び第2パッド176bの間の狭い領域にソルダーレジスト222を塗布する構成とすると、ソルダーレジスト222の塗布領域にずれが生じた場合等にパッド176a,176bの一部又は全部がソルダーレジスト222に覆われる不良品の発生確率が高まってしまう。これに対して、第1パッド176aと第2パッド176bとの間にソルダーレジスト222を塗布しない構成であることにより、これらのパッド176a,176bの一部又は全部がソルダーレジスト222に覆われることを防止して、これらのパッド176a,176bの全域に半田ペーストを付着させることができる。これにより、第1パッド176aと第1電極87aとの接続面積を確保して第1パッド176aと第1電極87aとの接続箇所の機械的強度を確保することができるとともに、第2パッド176bと第2電極87bとの接続面積を確保して第2パッド176bと第2電極87bとの接続箇所の機械的強度を確保することができる。 No solder resist 222 is applied between the first pad 176a and the second pad 176b. When the solder resist 222 is applied to a narrow area between the first pad 176a and the second pad 176b, a part or all of the pads 176a and 176b are soldered when the application area of the solder resist 222 is displaced. The probability of defective products covered with resist 222 increases. On the other hand, since the solder resist 222 is not applied between the first pad 176a and the second pad 176b, a part or all of these pads 176a and 176b are covered with the solder resist 222. To prevent this, the solder paste can be adhered to the entire area of these pads 176a and 176b. As a result, the connection area between the first pad 176a and the first electrode 87a can be secured, and the mechanical strength of the connection portion between the first pad 176a and the first electrode 87a can be secured, and the second pad 176b and the second pad 176b can be secured. It is possible to secure the connection area with the second electrode 87b and secure the mechanical strength of the connection portion between the second pad 176b and the second electrode 87b.

図14(d)に示すように、比較例における小型チップ抵抗器191では、第1パッド192a(又は第1パット)の右端から右方に向けて第1配線パターン193aが引き出されているとともに、第2パッド192b(又は第2パット)の左端から左方に向けて第2配線パターン193bが引き出されている。比較例における第1配線パターン193aは、既に説明した本実施形態の第1配線パターン181aと同様に、LEDチップ142の第2電極142b(図8(c))に電気的に接続される配線パターンであるとともに、比較例における第2配線パターン193bは、既に説明した本実施形態における第2配線パターン181bと同様に、LEDドライバ126の第8出力端子162に電気的に接続される配線パターンである。第1配線パターン193aが引き出されている第1パッド192aの右辺は、配線パターンが引き出されていない左辺と比較して、リフロー工程の加熱初期段階における温度上昇が遅れ易い。また、第2配線パターン193bが引き出されている第2パッド192bの左辺は、配線パターンが引き出されていない右辺と比較して、加熱初期段階における温度上昇が遅れ易い。このため、加熱初期段階では、第1パッド192aにおける半田ペーストの左側部のみ及び第2パッド192bにおける半田ペーストの右側部のみが溶融している状態が発生し易く、図14(d)に示すように、第1装飾基板56の法線方向が回転軸となって小型チップ抵抗器191が回転し、当該小型チップ抵抗器191が傾いた状態で第1装飾基板56に実装されてしまうおそれがある。小型チップ抵抗器191が傾いた状態で実装されると、第1パッド184aと第1電極183aとの半田フィレット194による接続面積が小さくなってしまうとともに、第2パッド184bと第2電極183bとの半田フィレット195による接続面積が小さくなってしまう。また、小型チップ抵抗器191の回転により第1パッド192aと第1電極191aとが電気的に接触していない状態で小型チップ抵抗器191が実装されてしまう可能性もある。さらにまた、第1パッド192aの上に小型チップ抵抗器191が1つの電極191aで立ち上がるチップ立ちが発生し易くなってしまう。このように、一対のパッド192a,192bにおいて、配線パターン193a,193bの引き出し位置が相違している比較例では、小型チップ抵抗器191の実装不良が発生し易くなってしまう。 As shown in FIG. 14D, in the small chip resistor 191 in the comparative example, the first wiring pattern 193a is pulled out from the right end of the first pad 192a (or the first pad) toward the right, and the first wiring pattern 193a is drawn out. The second wiring pattern 193b is pulled out from the left end of the second pad 192b (or the second pad) toward the left. The first wiring pattern 193a in the comparative example is a wiring pattern electrically connected to the second electrode 142b (FIG. 8C) of the LED chip 142, similarly to the first wiring pattern 181a of the present embodiment described above. The second wiring pattern 193b in the comparative example is a wiring pattern electrically connected to the eighth output terminal 162 of the LED driver 126, similarly to the second wiring pattern 181b in the present embodiment described above. .. The right side of the first pad 192a from which the first wiring pattern 193a is pulled out tends to be delayed in temperature rise in the initial heating stage of the reflow process as compared with the left side from which the wiring pattern is not pulled out. Further, the left side of the second pad 192b from which the second wiring pattern 193b is pulled out tends to be delayed in temperature rise in the initial stage of heating as compared with the right side from which the wiring pattern is not pulled out. Therefore, in the initial stage of heating, a state in which only the left side portion of the solder paste on the first pad 192a and only the right side portion of the solder paste on the second pad 192b are likely to be melted is likely to occur, as shown in FIG. 14 (d). In addition, the small chip resistor 191 rotates with the normal direction of the first decorative board 56 as the rotation axis, and the small chip resistor 191 may be mounted on the first decorative board 56 in an inclined state. .. When the small chip resistor 191 is mounted in an inclined state, the connection area between the first pad 184a and the first electrode 183a by the solder fillet 194 becomes smaller, and the second pad 184b and the second electrode 183b become smaller. The connection area by the solder fillet 195 becomes small. Further, there is a possibility that the small chip resistor 191 is mounted in a state where the first pad 192a and the first electrode 191a are not in electrical contact due to the rotation of the small chip resistor 191. Furthermore, chip standing in which the small chip resistor 191 rises on one electrode 191a on the first pad 192a is likely to occur. As described above, in the comparative example in which the wiring patterns 193a and 193b are different from each other in the pair of pads 192a and 192b, the mounting defect of the small chip resistor 191 is likely to occur.

これに対して、本実施形態における第1装飾基板56では、図14(a)に示すように、第1パッド176aの右端から右方に向けて第1配線パターン181aが引き出されているとともに、第2パッド176bの右端から右方に向けて第2配線パターン181bが引き出されている。第1配線パターン181aの引き出し位置は第1パッド176aの右端における上下方向略中央であるとともに、第2配線パターン181bの引き出し位置は第2パッド176bの右端における上下方向略中央である。第1パッド176a及び第2パッド176bから同じ数(具体的には1本)の配線パターン181a,181bが引き出されている構成において、第1パッド176aの4辺のうち当該第1パッド176aの中心から見て第1配線パターン181aが引き出されている辺が存在する方向(右方向)は、第2パッド176bの4辺のうち当該第2パッド176bの中心から見て第2配線パターン181bが引き出されている辺が存在する方向(右方向)と同一の方向である。これにより、リフロー工程の加熱初期段階において一対のパッド176a,176b内の温度分布に差が生じることを防止できるとともに、小型チップ抵抗器87の回転及びチップ立ちの発生を防止できる。 On the other hand, in the first decorative substrate 56 in the present embodiment, as shown in FIG. 14A, the first wiring pattern 181a is pulled out from the right end to the right of the first pad 176a, and the first wiring pattern 181a is drawn out. The second wiring pattern 181b is pulled out from the right end of the second pad 176b toward the right. The pull-out position of the first wiring pattern 181a is substantially centered in the vertical direction at the right end of the first pad 176a, and the pull-out position of the second wiring pattern 181b is substantially centered in the vertical direction at the right end of the second pad 176b. In a configuration in which the same number (specifically, one) of wiring patterns 181a and 181b are drawn out from the first pad 176a and the second pad 176b, the center of the first pad 176a among the four sides of the first pad 176a. In the direction (right direction) in which the side from which the first wiring pattern 181a is pulled out exists, the second wiring pattern 181b is pulled out from the center of the second pad 176b among the four sides of the second pad 176b. It is the same direction as the direction in which the side is present (right direction). As a result, it is possible to prevent a difference in the temperature distribution in the pair of pads 176a and 176b at the initial stage of heating in the reflow process, and it is possible to prevent the rotation of the small chip resistor 87 and the occurrence of chip standing.

第1装飾基板56には小型チップ部品よりも厚さ方向に直交する平面に沿う長手方向の寸法が大きい抵抗器(図示略)が複数搭載されており、これらの抵抗器の一部では、抵抗器の第1電極に電気的に接続される第1パッド(又は第1パット)の4辺のうち当該第1パッドの中心から見て第1配線パターンが引き出されている辺が存在する方向が、当該抵抗器の第2電極に電気的に接続される第2パッド(又は第2パット)の4辺のうち当該第2パッドの中心から見て第2配線パターンが引き出されている辺が存在する方向とは異なっている。小型チップ部品である小型チップ抵抗器87では、第1パッド176aの4辺のうち当該第1パッド176aの中心から見て第1配線パターン181aが引き出されている辺が存在する方向と、第2パッド176bの4辺のうち当該第2パッド176bの中心から見て第2配線パターン181bが引き出されている辺が存在する方向とを同一の方向とすることにより、当該小型チップ抵抗器87の回転及びチップ立ちの発生が防止されている。 The first decorative substrate 56 is equipped with a plurality of resistors (not shown) having a larger longitudinal dimension along a plane orthogonal to the thickness direction than the small chip component, and some of these resistors have resistors. Of the four sides of the first pad (or first pad) electrically connected to the first electrode of the vessel, the direction in which the side from which the first wiring pattern is drawn from the center of the first pad exists is Of the four sides of the second pad (or second pad) electrically connected to the second electrode of the resistor, there is a side from which the second wiring pattern is drawn out when viewed from the center of the second pad. It is different from the direction of doing. In the small chip resistor 87, which is a small chip component, of the four sides of the first pad 176a, the direction in which the side from which the first wiring pattern 181a is drawn out when viewed from the center of the first pad 176a exists and the second. The rotation of the small chip resistor 87 is performed by making the direction in which the side from which the second wiring pattern 181b is drawn out is present when viewed from the center of the second pad 176b among the four sides of the pad 176b. And the occurrence of chip standing is prevented.

第1パッド176aの右端は、第1配線パターン181aの引き出し位置であるため、第1パッド176aの左端よりも加熱初期段階における温度上昇が遅れ易い。また、第2パッド176bの右端は、第2配線パターン181bの引き出し位置であるため、第2パッド176bの左端よりも加熱初期段階における温度上昇が遅れ易い。第1パッド176aから引き出されている配線パターン181aの数は、第2パッド176bから引き出されている配線パターン181bの数と同じである。第1パッド176aの4辺のうち当該第1パッド176aの中心から見て第1配線パターン181aが引き出されている辺が存在する方向(右方向)は、第2パッド176bの4辺のうち当該第2パッド176bの中心から見て第2配線パターン181bが引き出されている辺が存在する方向と同一の方向である。これにより、第1パッド176a上の溶融半田の表面張力により小型チップ抵抗器87の第1電極87aに作用する力と、第2パッド176b上の溶融半田の表面張力により小型チップ抵抗器87の第2電極87bに作用する力とを均衡させることができる。このため、仮に、一対の第1パッド176a及び第2パッド176bの半田ペーストにおける左側部のみが先に溶融した場合においても、図14(c)に示すように、小型チップ抵抗器87の移動態様を平行移動とし、小型チップ抵抗器87の回転を阻止することができる。これにより、第1パッド176aと第1電極87aとの半田フィレット177aによる接続面積の減少の程度を抑えることができるとともに、第2パッド176bと第2電極87bとの半田フィレット177bによる接続面積の減少の程度を抑えることができる。 Since the right end of the first pad 176a is the drawing position of the first wiring pattern 181a, the temperature rise in the initial heating stage is more likely to be delayed than the left end of the first pad 176a. Further, since the right end of the second pad 176b is the drawing position of the second wiring pattern 181b, the temperature rise in the initial heating stage is more likely to be delayed than the left end of the second pad 176b. The number of wiring patterns 181a drawn out from the first pad 176a is the same as the number of wiring patterns 181b drawn out from the second pad 176b. Of the four sides of the first pad 176a, the direction (right direction) in which the side from which the first wiring pattern 181a is drawn out when viewed from the center of the first pad 176a is the direction (right direction) among the four sides of the second pad 176b. When viewed from the center of the second pad 176b, the direction is the same as the direction in which the side from which the second wiring pattern 181b is pulled out exists. As a result, the force acting on the first electrode 87a of the small chip resistor 87 due to the surface tension of the molten solder on the first pad 176a and the surface tension of the molten solder on the second pad 176b cause the small chip resistor 87 to become the first. The force acting on the two electrodes 87b can be balanced. Therefore, even if only the left side portion of the solder paste of the pair of first pads 176a and second pad 176b is melted first, as shown in FIG. 14 (c), the movement mode of the small chip resistor 87 Can be translated to prevent the small chip resistor 87 from rotating. As a result, the degree of decrease in the connection area between the first pad 176a and the first electrode 87a due to the solder fillet 177a can be suppressed, and the decrease in the connection area between the second pad 176b and the second electrode 87b due to the solder fillet 177b can be suppressed. The degree of can be suppressed.

既に説明したとおり、小型チップ抵抗器87の第1電極87aと電気的に接続されている第1パッド176aは、第1配線パターン181aを介してLEDチップ142の第2電極142bと電気的に接続されている第2パッド178bに電気的に接続されている(図8(c)参照)。また、既に説明したとおり、小型チップ抵抗器87の第2電極87bと電気的に接続されている第2パッド176bは、第2配線パターン181bを介してLEDドライバ126(図8(a))の第8出力端子162(図11)と電気的に接続されているパッド(又はパット、図示略)に電気的に接続されている。図8(a)及び図8(c)に示すように、第1パッド176aから見て接続先の第2パッド178bは上方向に存在しているとともに、第2パッド176bから見て接続先の第8出力端子162に対応するパッド(又はパット、図示略)は左上方向に存在している。第8出力端子162に対応するパッド(図示略)において第2配線パターン181bが接続される箇所は、第2パッド176bからの第2配線パターン181bの引き出し方向(図8(a),(c)における右方向)を含む1軸の方向(図8(a),(c)における第2方向DR2)で見た場合に、第2パッド176bを基準として、当該第2パッド176bからの第2配線パターン181bの引き出し方向とは逆方向に存在している。第2配線パターン181bは、第1パッド176aからの第1配線パターン181aの引き出し方向と同一の方向(右方向)に第2パッド176bから引き出された後に、当該1軸の方向(第2方向DR2)で見た場合に第2パッド176bを基準として逆方向側に引き回されている。 As described above, the first pad 176a electrically connected to the first electrode 87a of the small chip resistor 87 is electrically connected to the second electrode 142b of the LED chip 142 via the first wiring pattern 181a. It is electrically connected to the second pad 178b (see FIG. 8C). Further, as already described, the second pad 176b electrically connected to the second electrode 87b of the small chip resistor 87 is the LED driver 126 (FIG. 8A) via the second wiring pattern 181b. It is electrically connected to a pad (or pad, not shown) that is electrically connected to the eighth output terminal 162 (FIG. 11). As shown in FIGS. 8 (a) and 8 (c), the second pad 178b of the connection destination when viewed from the first pad 176a exists in the upward direction, and is connected to the connection destination when viewed from the second pad 176b. The pad (or pad, not shown) corresponding to the eighth output terminal 162 exists in the upper left direction. In the pad (not shown) corresponding to the eighth output terminal 162, the place where the second wiring pattern 181b is connected is the drawing direction of the second wiring pattern 181b from the second pad 176b (FIGS. 8A and 8C). 2nd wiring from the 2nd pad 176b with reference to the 2nd pad 176b when viewed in the direction of one axis (the second direction DR2 in FIGS. 8A and 8C) including the right direction in the above. It exists in the direction opposite to the pull-out direction of the pattern 181b. The second wiring pattern 181b is drawn out from the second pad 176b in the same direction (right direction) as the drawing direction of the first wiring pattern 181a from the first pad 176a, and then in the direction of the one axis (second direction DR2). ), It is routed in the opposite direction with respect to the second pad 176b.

第2配線パターン181bが1軸の方向(第2方向DR2)で見た場合に第2パッド176bを基準として第2パッド176bからの第2配線パターン181bの引き出し方向とは逆方向に存在する箇所で接続先に接続される構成においても、第2配線パターン181bは、第1パッド176aからの第1配線パターン181aの引き出し方向と同一の方向に第2パッド176bから引き出されている。これにより、リフロー工程の加熱初期段階において一対の第1パッド176a及び第2パッド176b内の温度分布に差が生じる可能性を低減することができる。 A location where the second wiring pattern 181b exists in the direction opposite to the drawing direction of the second wiring pattern 181b from the second pad 176b with respect to the second pad 176b when viewed in the direction of one axis (second direction DR2). The second wiring pattern 181b is also drawn out from the second pad 176b in the same direction as the drawing direction of the first wiring pattern 181a from the first pad 176a even in the configuration in which the second wiring pattern 181b is connected to the connection destination. This makes it possible to reduce the possibility of a difference in temperature distribution in the pair of first pads 176a and second pads 176b in the initial heating stage of the reflow step.

図14(a)に示すように、第1パッド176aの右端から右方に引き出されている第1配線パターン181aの幅寸法は、第2パッド176bの右端から右方に引き出されている第2配線パターン181の幅寸法と略同一である。このため、パッド176a,176bから引き出されている配線パターン181a,181bの幅寸法が異なっている構成と比較して、リフロー工程の加熱初期段階において一対のパッド176a,176b内の温度分布に差が生じる可能性が低減されている。 As shown in FIG. 14A, the width dimension of the first wiring pattern 181a drawn to the right from the right end of the first pad 176a is the second width dimension drawn to the right from the right end of the second pad 176b. It is substantially the same as the width dimension of the wiring pattern 181. Therefore, there is a difference in the temperature distribution in the pair of pads 176a, 176b in the initial heating stage of the reflow process, as compared with the configuration in which the width dimensions of the wiring patterns 181a, 181b drawn from the pads 176a, 176b are different. The possibility of occurrence is reduced.

図8(a)〜図8(c)を参照しながら既に説明したとおり、第1装飾基板56において、小型チップ部品は、当該小型チップ部品の長手方向が第1方向DR1(第1装飾基板56の長手方向)に平行となる態様で第1装飾基板56に実装されている。このため、小型チップ部品の長手方向が第1方向DR1(第1装飾基板56の長手方向)に直交する態様で第1装飾基板56に実装されている場合と比較して、第1装飾基板56に歪みが生じた場合に小型チップ部品と第1装飾基板56との接続箇所に作用し得る応力の最大値が低減されているとともに、小型チップ部品自体に作用し得る応力の最大値が低減されている。 As already described with reference to FIGS. 8A to 8C, in the first decorative substrate 56, the small chip component has a longitudinal direction of the small chip component in the first direction DR1 (first decorative substrate 56). It is mounted on the first decorative substrate 56 in a manner parallel to the longitudinal direction of the first decorative substrate 56. Therefore, the first decorative substrate 56 is compared with the case where the small chip component is mounted on the first decorative substrate 56 in such a manner that the longitudinal direction of the small chip component is orthogonal to the first direction DR1 (longitudinal direction of the first decorative substrate 56). The maximum value of stress that can be applied to the connection point between the small chip component and the first decorative substrate 56 when the small chip component is distorted is reduced, and the maximum value of stress that can be applied to the small chip component itself is reduced. ing.

上述したとおり、第1装飾基板56には小型チップ部品よりも厚さ方向に直交する平面に沿う長手方向の寸法が大きいコンデンサ(図示略)が複数搭載されている。これらのコンデンサの一部は、当該コンデンサの長手方向が第1方向DR1に平行とはならない態様で第1装飾基板56に実装されている。小型チップ部品は、当該小型チップ部品の長手方向が第1方向DR1に直交する態様で第1装飾基板56に実装されていることにより保護されている。 As described above, the first decorative substrate 56 is mounted with a plurality of capacitors (not shown) having a larger dimension in the longitudinal direction along a plane orthogonal to the thickness direction than the small chip component. Some of these capacitors are mounted on the first decorative substrate 56 in such a manner that the longitudinal direction of the capacitors is not parallel to the first direction DR1. The small chip component is protected by being mounted on the first decorative substrate 56 in such a manner that the longitudinal direction of the small chip component is orthogonal to the first direction DR1.

図10(b)に示すように、バイパスコンデンサ97は、当該バイパスコンデンサ97の長手方向が第2装飾基板57の長軸方向LDに平行となる態様で第2装飾基板57に実装されている。また、図10(c)に示すように、小型チップ抵抗器101は、当該小型チップ抵抗器101の長手方向が第2装飾基板57の長軸方向LDに平行となる態様で第2装飾基板57に実装されている。このように、小型チップ部品(バイパスコンデンサ97及び小型チップ抵抗器101)は、当該小型チップ部品の長手方向が第2装飾基板57の長軸方向LDに平行となる態様で第2装飾基板57に実装されているため、小型チップ部品の長手方向が第2装飾基板57の長軸方向LDに直交する態様で第2装飾基板57に実装されている場合と比較して、第2装飾基板57に歪みが生じた場合に小型チップ部品と第2装飾基板57との接続箇所に作用し得る応力の最大値が低減されているとともに、小型チップ部品自体に作用し得る応力の最大値が低減されている。 As shown in FIG. 10B, the bypass capacitor 97 is mounted on the second decorative substrate 57 in such a manner that the longitudinal direction of the bypass capacitor 97 is parallel to the longitudinal direction LD of the second decorative substrate 57. Further, as shown in FIG. 10 (c), the small chip resistor 101 has a second decorative substrate 57 in such a manner that the longitudinal direction of the small chip resistor 101 is parallel to the longitudinal direction LD of the second decorative substrate 57. It is implemented in. As described above, the small chip component (bypass capacitor 97 and small chip resistor 101) is attached to the second decorative substrate 57 in such a manner that the longitudinal direction of the small chip component is parallel to the long axis direction LD of the second decorative substrate 57. Since it is mounted, it is mounted on the second decorative board 57 in a manner in which the longitudinal direction of the small chip component is orthogonal to the long axis direction LD of the second decorative board 57, as compared with the case where the small chip component is mounted on the second decorative board 57. The maximum value of the stress that can be applied to the connection point between the small chip component and the second decorative substrate 57 when distortion occurs is reduced, and the maximum value of the stress that can be applied to the small chip component itself is reduced. There is.

図8(b)に示すように、第1装飾基板56において、第1パッド171aから引き出されている第1配線パターン172a及び第2パッド171bから引き出されている第3配線パターン172cは、バイパスコンデンサ85の長手方向に直交する方向(バイパスコンデンサ85の短手方向の一方)に延びている。また、第1パッド171aから引き出されている第2配線パターン172b及び第2パッド171bから引き出されている第4配線パターン172dは、バイパスコンデンサ85の長手方向に直交する方向(バイパスコンデンサ85の短手方向の他方)に延びている。このように、バイパスコンデンサ85のパッド171a,171bから引き出されている配線パターン172a〜172dは、当該バイパスコンデンサ85の長手方向に直交する方向(短手方向)に延びている。なお、バイパスコンデンサ85のパッド171a,171bから引き出されている配線パターン172a〜172dが、当該バイパスコンデンサ85の長手方向に略直交する方向に延びている構成としてもよい。 As shown in FIG. 8B, in the first decorative substrate 56, the first wiring pattern 172a drawn from the first pad 171a and the third wiring pattern 172c drawn out from the second pad 171b are bypass capacitors. It extends in a direction orthogonal to the longitudinal direction of the 85 (one of the lateral directions of the bypass capacitor 85). Further, the second wiring pattern 172b drawn from the first pad 171a and the fourth wiring pattern 172d drawn out from the second pad 171b are in a direction orthogonal to the longitudinal direction of the bypass capacitor 85 (the short side of the bypass capacitor 85). Extends in the other direction). As described above, the wiring patterns 172a to 172d drawn out from the pads 171a and 171b of the bypass capacitor 85 extend in the direction orthogonal to the longitudinal direction (short direction) of the bypass capacitor 85. The wiring patterns 172a to 172d drawn out from the pads 171a and 171b of the bypass capacitor 85 may extend in a direction substantially orthogonal to the longitudinal direction of the bypass capacitor 85.

既に説明したとおり、パッド171a,171b及び配線パターン172a〜172dは一体的に形成されており、バイパスコンデンサ85の電極85a,85bは半田フィレット173a,173bによりパッド171a,171bに固定されている。パッド171a,171bから引き出されている配線パターン172a〜172dがバイパスコンデンサ85の長手方向に平行となる方向に延びている構成とすると、当該長手方向に直交する方向又は略直交する方向に延びる折り線を基点として第1装飾基板56を折り曲げるような力が第1装飾基板56に作用する場合にバイパスコンデンサ85と第1装飾基板56との接続箇所の破損が発生し易くなってしまうとともに、バイパスコンデンサ85自体の破損が発生し易くなってしまう。また、当該構成では、第1装飾基板56の歪みによりバイパスコンデンサ85の周辺に作用する応力がバイパスコンデンサ85自体に伝わり易くなり、バイパスコンデンサ85の破損が発生し易くなってしまう。これに対して、パッド171a,171bから引き出されている配線パターン172a〜172dがバイパスコンデンサ85の長手方向に直交する方向又は略直交する方向に延びている構成とすることにより、第1装飾基板56に歪みが生じた場合にバイパスコンデンサ85と第1装飾基板56との接続箇所に作用し得る応力の最大値が低減されているとともに、第1装飾基板56に歪みが生じた場合にバイパスコンデンサ85自体に作用し得る応力の最大値が低減されている。これにより、バイパスコンデンサ85と第1装飾基板56との接続箇所の破損を防止することができるとともに、バイパスコンデンサ85自体の破損を防止することができる。 As described above, the pads 171a and 171b and the wiring patterns 172a to 172d are integrally formed, and the electrodes 85a and 85b of the bypass capacitor 85 are fixed to the pads 171a and 171b by the solder fillets 173a and 173b. Assuming that the wiring patterns 172a to 172d drawn out from the pads 171a and 171b extend in a direction parallel to the longitudinal direction of the bypass capacitor 85, a folding line extending in a direction orthogonal to the longitudinal direction or a direction substantially orthogonal to the longitudinal direction. When a force that bends the first decorative substrate 56 acts on the first decorative substrate 56 with the above as a starting point, the connection portion between the bypass capacitor 85 and the first decorative substrate 56 is likely to be damaged, and the bypass capacitor is easily damaged. The 85 itself is likely to be damaged. Further, in this configuration, the stress acting on the periphery of the bypass capacitor 85 due to the distortion of the first decorative substrate 56 is likely to be transmitted to the bypass capacitor 85 itself, and the bypass capacitor 85 is likely to be damaged. On the other hand, the wiring patterns 172a to 172d drawn out from the pads 171a and 171b extend in a direction orthogonal to the longitudinal direction of the bypass capacitor 85 or in a direction substantially orthogonal to the longitudinal direction, whereby the first decorative substrate 56 The maximum value of the stress that can act on the connection point between the bypass capacitor 85 and the first decorative board 56 when the first decorative board 56 is distorted is reduced, and the bypass capacitor 85 is reduced when the first decorative board 56 is distorted. The maximum value of stress that can act on itself has been reduced. As a result, it is possible to prevent damage to the connection portion between the bypass capacitor 85 and the first decorative substrate 56, and it is also possible to prevent damage to the bypass capacitor 85 itself.

上述したとおり、第1装飾基板56には小型チップ部品よりも厚さ方向に直交する平面に沿う長手方向の寸法が大きいコンデンサ(図示略)が複数搭載されており、これらのコンデンサの一部では、コンデンサの電極に電気的に接続されるパッド(又はパット)から引き出されている配線パターンの引き出し方向が当該コンデンサの長手方向に直交する方向及び略直交する方向とは異なる方向に引き出されている。小型チップ部品であるバイパスコンデンサ85は、パッド171a,171bから引き出されている配線パターン172a〜172dがバイパスコンデンサ85の長手方向に直交する方向又は略直交する方向に延びている構成とすることにより保護されている。 As described above, the first decorative substrate 56 is equipped with a plurality of capacitors (not shown) having larger dimensions in the longitudinal direction along a plane orthogonal to the thickness direction than the small chip components, and some of these capacitors are mounted. , The drawing direction of the wiring pattern drawn from the pad (or pad) electrically connected to the electrode of the capacitor is drawn in a direction different from the direction orthogonal to the longitudinal direction of the capacitor and the direction substantially orthogonal to the longitudinal direction of the capacitor. .. The bypass capacitor 85, which is a small chip component, is protected by the configuration in which the wiring patterns 172a to 172d drawn out from the pads 171a and 171b extend in a direction orthogonal to the longitudinal direction of the bypass capacitor 85 or in a direction substantially orthogonal to the longitudinal direction. Has been done.

既に説明したとおり、小型チップ抵抗器87のパッド176a,176bから引き出されている配線パターン181a,181bは、当該小型チップ抵抗器87の長手方向に直交する第2方向DR2(小型チップ抵抗器87の短手方向)に延びている。また、既に説明したとおり、小型チップ抵抗器87は、電極87a,87bとパッド176a,176bとを電気的に接触させる半田フィレット177a,177bによって配線パターン181a,181bに電気的に接続されている。パッド176a,176bから引き出されている配線パターン181a,181bが小型チップ抵抗器87の長手方向に平行となる方向に延びている構成とすると、第1装飾基板56の歪みによりバイパスコンデンサ85の周辺に作用する応力がバイパスコンデンサ85自体に伝わり易くなり、バイパスコンデンサ85の破損が発生し易くなってしまう。これに対して、小型チップ抵抗器87のパッド176a,176bから引き出されている配線パターン181a,181bが当該小型チップ抵抗器87の長手方向に直交する方向(小型チップ抵抗器87の短手方向)又は略直交する方向に延びている構成とすることにより、小型チップ抵抗器87に作用し得る応力の最大値を低減することができる。これにより、第1装飾基板56に歪みが生じた場合に小型チップ抵抗器87と第1装飾基板56との接続箇所の破損を防止することができる。 As described above, the wiring patterns 181a and 181b drawn out from the pads 176a and 176b of the small chip resistor 87 are the second direction DR2 (of the small chip resistor 87) orthogonal to the longitudinal direction of the small chip resistor 87. It extends in the lateral direction). Further, as described above, the small chip resistor 87 is electrically connected to the wiring patterns 181a and 181b by the solder fillets 177a and 177b that electrically contact the electrodes 87a and 87b and the pads 176a and 176b. Assuming that the wiring patterns 181a and 181b drawn out from the pads 176a and 176b extend in a direction parallel to the longitudinal direction of the small chip resistor 87, the distortion of the first decorative substrate 56 causes the bypass capacitor 85 to be around. The acting stress is easily transmitted to the bypass capacitor 85 itself, and the bypass capacitor 85 is easily damaged. On the other hand, the wiring patterns 181a and 181b drawn out from the pads 176a and 176b of the small chip resistor 87 are orthogonal to the longitudinal direction of the small chip resistor 87 (the short side direction of the small chip resistor 87). Alternatively, the maximum value of the stress that can act on the small chip resistor 87 can be reduced by adopting a configuration that extends in a direction substantially orthogonal to each other. As a result, it is possible to prevent damage to the connection portion between the small chip resistor 87 and the first decorative substrate 56 when the first decorative substrate 56 is distorted.

上述したとおり、第1装飾基板56には小型チップ部品よりも厚さ方向に直交する平面に沿う長手方向の寸法が大きい抵抗器(図示略)が複数搭載されており、これらの抵抗器の一部では、抵抗器の電極に電気的に接続されるパッド(又はパット)から引き出されている配線パターンの引き出し方向が当該抵抗器の長手方向に直交する方向及び略直交する方向とは異なる方向に引き出されている。小型チップ部品である小型チップ抵抗器87は、パッド176a,176bから引き出されている配線パターン181a,181bが小型チップ抵抗器87の長手方向に直交する方向又は略直交する方向に延びている構成とすることにより保護されている。 As described above, the first decorative substrate 56 is equipped with a plurality of resistors (not shown) having a larger longitudinal dimension along a plane orthogonal to the thickness direction than the small chip component, and one of these resistors. In the section, the pull-out direction of the wiring pattern drawn from the pad (or pad) electrically connected to the electrode of the resistor is different from the direction orthogonal to the longitudinal direction of the resistor and the direction substantially orthogonal to the longitudinal direction of the resistor. It has been pulled out. The small chip resistor 87, which is a small chip component, has a configuration in which the wiring patterns 181a and 181b drawn out from the pads 176a and 176b extend in a direction orthogonal to the longitudinal direction of the small chip resistor 87 or in a direction substantially orthogonal to the longitudinal direction. It is protected by doing.

図8(a)〜図8(c)に示すように、第1装飾基板56において、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143〜149(図11))は、第1実装面84側のみに実装されており、第2実装面95側には実装されていない。第1装飾基板56において、小型チップ部品が第1実装面84側に集約されている構成において、LEDチップ127〜142(図11)及びLEDドライバ126も第1実装面84に実装されている。 As shown in FIGS. 8 (a) to 8 (c), in the first decorative substrate 56, the small chip components (bypass capacitor 85 and small chip resistors 87, 143 to 149 (FIG. 11)) are first mounted. It is mounted only on the surface 84 side, and is not mounted on the second mounting surface 95 side. In the first decorative substrate 56, the LED chips 127 to 142 (FIG. 11) and the LED driver 126 are also mounted on the first mounting surface 84 in a configuration in which the small chip components are integrated on the first mounting surface 84 side.

図15(a)は第1装飾基板56の第2実装面95を示す平面図であり、図15(b)は第1発光回路部121の裏側領域205を拡大して示す第1装飾基板56の第2実装面95の平面図である。図15(b)に示すように、第2実装面95のLED裏側対応領域201に小型チップ部品は実装されていない。LED裏側対応領域201は、第1実装面84(図8(a))においてLEDチップ127〜142(図9)が実装されている領域の裏側に位置する第2実装面95の領域及び当該第2実装面95の領域の外縁からの距離が1mm以内の領域である。第1実装面84においてLEDチップ127〜142が実装されている領域の裏側に位置する第2実装面95の領域に小型チップ部品が実装されていない構成であることにより、LEDチップ127〜142の発熱により第1装飾基板56に作用し得る熱的応力の小型チップ部品への影響が低減されている。LED裏側対応領域201は、LEDチップ127〜142の駆動時に発生する熱によって繰り返し加熱される領域であり、第1装飾基板56の熱による歪みが生じ易い領域である。LED裏側対応領域201に小型チップ部品が実装されている構成とすると、第1装飾基板56における発光演出が繰り返し実行されることによって小型チップ部品と第1装飾基板56との接続箇所に熱的応力の負荷が蓄積してしまうおそれがあるとともに、小型チップ部品自体に熱的応力の負荷が蓄積してしまうおそれがある。これに対して、小型チップ部品がLED裏側対応領域201を避けて実装されていることにより、第1装飾基板56における発光演出が繰り返し実行されることが原因となって小型チップ部品と第1装飾基板56との接続箇所が破損してしまうことを防止できるとともに、小型チップ部品自体が破損してしまうことを防止できる。 FIG. 15A is a plan view showing a second mounting surface 95 of the first decorative substrate 56, and FIG. 15B is a first decorative substrate 56 showing an enlarged back side region 205 of the first light emitting circuit unit 121. It is a plan view of the 2nd mounting surface 95 of the above. As shown in FIG. 15B, the small chip component is not mounted in the LED back side corresponding area 201 of the second mounting surface 95. The LED back side corresponding area 201 includes a region of the second mounting surface 95 located on the back side of the region where the LED chips 127 to 142 (FIG. 9) are mounted on the first mounting surface 84 (FIG. 8A) and the second mounting surface 95. 2 The area where the distance from the outer edge of the area of the mounting surface 95 is within 1 mm. The LED chips 127 to 142 have a configuration in which the small chip components are not mounted in the region of the second mounting surface 95 located on the back side of the region where the LED chips 127 to 142 are mounted on the first mounting surface 84. The influence of the thermal stress that can act on the first decorative substrate 56 due to the heat generation on the small chip component is reduced. The LED back side corresponding region 201 is a region that is repeatedly heated by the heat generated when the LED chips 127 to 142 are driven, and is a region in which distortion due to heat of the first decorative substrate 56 is likely to occur. Assuming that the small chip component is mounted in the corresponding area 201 on the back side of the LED, the light emitting effect on the first decorative substrate 56 is repeatedly executed, so that the thermal stress is applied to the connection point between the small chip component and the first decorative substrate 56. There is a risk that the load of the LED will accumulate, and the load of thermal stress may accumulate on the small chip component itself. On the other hand, since the small chip component is mounted avoiding the LED back side corresponding area 201, the small chip component and the first decoration are caused by the fact that the light emitting effect on the first decorative substrate 56 is repeatedly executed. It is possible to prevent the connection point with the substrate 56 from being damaged, and it is possible to prevent the small chip component itself from being damaged.

図15(b)に示すように、第2実装面95のドライバ裏側対応領域202に小型チップ部品は実装されていない。ドライバ裏側対応領域202は、第1実装面84(図8(a))においてLEDドライバ126(図8(a))が実装されている領域及びLEDドライバ126の端子に対応するパッド(又はパット)が設けられている領域の裏側に位置する第2実装面95の領域及び当該第2実装面95の領域の外縁からの距離が1mm以内の領域である。第1実装面84においてLEDドライバ126が実装されている領域の裏側に位置する第2実装面95の領域に小型チップ部品が実装されていない構成であることにより、LEDドライバ126の発熱により第1装飾基板56に作用し得る熱的応力の小型チップ部品への影響が低減されている。ドライバ裏側対応領域202は、LEDドライバ126の駆動時に発生する熱によって繰り返し加熱される領域であり、第1装飾基板56の熱による歪みが生じ易い領域である。ドライバ裏側対応領域202に小型チップ部品が実装されている構成とすると、第1装飾基板56における発光演出が繰り返し実行されることによって小型チップ部品と第1装飾基板56との接続箇所に熱的応力の負荷が蓄積してしまうおそれがあるとともに、小型チップ部品自体に熱的応力の負荷が蓄積してしまうおそれがある。これに対して、小型チップ部品がドライバ裏側対応領域202を避けて実装されていることにより、第1装飾基板56における発光演出が繰り返し実行されることが原因となって小型チップ部品と第1装飾基板56との接続箇所が破損してしまうことを防止できるとともに、小型チップ部品自体が破損してしまうことを防止できる。 As shown in FIG. 15B, the small chip component is not mounted in the corresponding area 202 on the back side of the driver on the second mounting surface 95. The driver back side corresponding area 202 is a pad (or pad) corresponding to the area where the LED driver 126 (FIG. 8 (a)) is mounted on the first mounting surface 84 (FIG. 8 (a)) and the terminal of the LED driver 126. Is a region of the second mounting surface 95 located on the back side of the region provided with the above, and a region where the distance from the outer edge of the region of the second mounting surface 95 is within 1 mm. Since the small chip component is not mounted in the area of the second mounting surface 95 located on the back side of the area where the LED driver 126 is mounted on the first mounting surface 84, the first is generated by the heat generated by the LED driver 126. The influence of the thermal stress that can act on the decorative substrate 56 on the small chip components is reduced. The driver back side corresponding region 202 is a region that is repeatedly heated by the heat generated when the LED driver 126 is driven, and is a region in which distortion due to heat of the first decorative substrate 56 is likely to occur. Assuming that the small chip component is mounted in the corresponding area 202 on the back side of the driver, the light emitting effect on the first decorative board 56 is repeatedly executed, so that thermal stress is applied to the connection point between the small chip component and the first decorative board 56. There is a risk that the load will accumulate, and at the same time, the load of thermal stress may accumulate on the small chip component itself. On the other hand, since the small chip component is mounted so as to avoid the corresponding area 202 on the back side of the driver, the small chip component and the first decoration are caused by the fact that the light emitting effect on the first decorative substrate 56 is repeatedly executed. It is possible to prevent the connection point with the substrate 56 from being damaged, and it is possible to prevent the small chip component itself from being damaged.

図8(a)〜図8(c)に示すように、第1装飾基板56において、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87)は、LEDチップ142の外縁から1mm以上の距離を置いて配置されている。小型チップ部品をLEDチップ142の外縁から1mm以上離して配置することにより、小型チップ部品と第1装飾基板56との接続箇所が熱的応力によって破損してしまうことを防止することができるとともに、小型チップ部品自体が熱的応力によって破損してしまうことを防止することができる。 As shown in FIGS. 8A to 8C, in the first decorative substrate 56, the small chip components (bypass capacitor 85 and small chip resistor 87) have a distance of 1 mm or more from the outer edge of the LED chip 142. It is placed and placed. By arranging the small chip component at a distance of 1 mm or more from the outer edge of the LED chip 142, it is possible to prevent the connection point between the small chip component and the first decorative substrate 56 from being damaged by thermal stress. It is possible to prevent the small chip component itself from being damaged by thermal stress.

図8(a)〜図8(c)に示すように、第1装飾基板56において、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87)は、LEDドライバ126の外縁及びLEDドライバ126の端子に対応するパッドから1mm以上の距離を置いて配置されている。小型チップ部品をLEDドライバ126の外縁及びLEDドライバ126の端子に対応するパッドから1mm以上離して配置することにより、小型チップ部品と第1装飾基板56との接続箇所が熱的応力によって破損してしまうことを防止することができるとともに、小型チップ部品自体が熱的応力によって破損してしまうことを防止することができる。 As shown in FIGS. 8A to 8C, in the first decorative substrate 56, the small chip components (bypass capacitor 85 and small chip resistor 87) are the outer edge of the LED driver 126 and the terminals of the LED driver 126. It is arranged at a distance of 1 mm or more from the corresponding pad. By arranging the small chip component at a distance of 1 mm or more from the outer edge of the LED driver 126 and the pad corresponding to the terminal of the LED driver 126, the connection point between the small chip component and the first decorative substrate 56 is damaged by thermal stress. It is possible to prevent the small chip component itself from being damaged by thermal stress.

図8(a)〜図8(c)に示すように、第1装飾基板56において、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143〜149(図11))は、貫通孔周辺領域211a〜211dを避けて配置されている。貫通孔周辺領域211a〜211dは、固定貫通孔56d〜56gの外縁からの距離が5mm未満の領域である。第1装飾基板56を前扉枠14にネジ固定する際に、貫通孔周辺領域211a〜211dには第1装飾基板56に歪みを生じさせる力が作用し得る。小型チップ部品を固定貫通孔56d〜56gの外縁から5mm以上離して配置することにより、第1装飾基板56が前扉枠14にネジ固定される際に固定貫通孔56d〜56g近傍に生じ得る第1装飾基板56の歪みが原因となって小型チップ部品と第1装飾基板56との接続箇所が破損してしまうことを防止できるとともに、小型チップ部品自体が破損してしまうことを防止できる。 As shown in FIGS. 8 (a) to 8 (c), in the first decorative substrate 56, the small chip components (bypass capacitor 85 and small chip resistors 87, 143 to 149 (FIG. 11)) are around the through hole. It is arranged so as to avoid the regions 211a to 211d. The through-hole peripheral regions 211a to 211d are regions where the distance from the outer edge of the fixed through-holes 56d to 56g is less than 5 mm. When the first decorative substrate 56 is screwed to the front door frame 14, a force that causes distortion in the first decorative substrate 56 may act on the through-hole peripheral regions 211a to 211d. By arranging the small chip component at a distance of 5 mm or more from the outer edge of the fixed through hole 56d to 56 g, it may occur in the vicinity of the fixed through hole 56d to 56 g when the first decorative substrate 56 is screwed to the front door frame 14. It is possible to prevent the connection portion between the small chip component and the first decorative board 56 from being damaged due to the distortion of the decorative substrate 56, and it is possible to prevent the small chip component itself from being damaged.

図8(a)に示すように、固定貫通孔56d〜56gは、第1装飾基板56の角部に設けられている。このため、固定貫通孔56d〜56gが第1装飾基板56の中央付近に設けられている構成と比較して、第1装飾基板56において小型チップ部品を実装できない領域の面積が低減されている。 As shown in FIG. 8A, the fixed through holes 56d to 56g are provided at the corners of the first decorative substrate 56. Therefore, the area of the region where the small chip component cannot be mounted on the first decorative substrate 56 is reduced as compared with the configuration in which the fixed through holes 56d to 56 g are provided near the center of the first decorative substrate 56.

既に説明したとおり、固定貫通孔56eは、階段状凹部56aの突出部56cに設けられている。これにより、小型チップ部品を搭載可能な領域を確保しながら第1装飾基板56を前扉枠14に対して安定的に固定することが可能となっている。 As described above, the fixed through hole 56e is provided in the protruding portion 56c of the stepped recess 56a. This makes it possible to stably fix the first decorative substrate 56 to the front door frame 14 while securing an area on which small chip components can be mounted.

小型チップ部品が第1実装面84に集約されている構成において、図15(a)に示すように、コネクタ111,112は第2実装面95に集約されている。図8(a)に示すように、第1実装面84において、小型チップ部品はコネクタ裏側対応領域203,204を避けて配置されている。コネクタ裏側対応領域203,204は、第2実装面95(図15(a))においてコネクタ111,112が実装されている領域の裏側に位置する第1実装面84の領域及び当該第1実装面84の領域の外縁からの距離が5mm未満の領域である。第2実装面95においてコネクタ111,112が実装されている領域の裏側に位置する第1実装面84の領域に小型チップ部品が実装されていない構成であることにより、コネクタ111,112へのハーネスの着脱に際して第1装飾基板56に作用し得る応力の小型チップ部品への影響が低減されている。コネクタ裏側対応領域203,204は、コネクタ111,112にハーネス(図示略)を装着する際に引張り応力が作用し易い領域であるとともに、コネクタ111,112からハーネスを引き抜く際に圧縮応力が作用し易い領域である。コネクタ裏側対応領域203,204に小型チップ部品が実装されている構成とすると、コネクタ111,112へのハーネスの着脱に際して小型チップ部品と第1装飾基板56との接続箇所に応力が作用するおそれがあるとともに、小型チップ部品自体に応力が作用するおそれがある。これに対して、小型チップ部品がコネクタ裏側対応領域203,204を避けて配置されていることにより、コネクタ111,112へのハーネスの着脱に際して小型チップ部品と第1装飾基板56との接続箇所が破損してしまうことが防止されているとともに、小型チップ部品自体が破損してしまうことが防止されている。 In the configuration in which the small chip components are integrated on the first mounting surface 84, the connectors 111 and 112 are integrated on the second mounting surface 95 as shown in FIG. 15A. As shown in FIG. 8A, the small chip components are arranged on the first mounting surface 84 so as to avoid the corresponding areas 203 and 204 on the back side of the connector. The corresponding areas 203 and 204 on the back side of the connector are the area of the first mounting surface 84 located on the back side of the area where the connectors 111 and 112 are mounted on the second mounting surface 95 (FIG. 15A) and the first mounting surface. The region of 84 is a region where the distance from the outer edge is less than 5 mm. Harnesses to the connectors 111 and 112 are configured so that the small chip components are not mounted in the area of the first mounting surface 84 located on the back side of the area where the connectors 111 and 112 are mounted on the second mounting surface 95. The influence of the stress that can act on the first decorative substrate 56 when attaching and detaching the first decorative substrate 56 to the small chip component is reduced. The corresponding areas 203 and 204 on the back side of the connector are areas in which tensile stress is likely to be applied when the harness (not shown) is attached to the connectors 111 and 112, and compressive stress is applied when the harness is pulled out from the connectors 111 and 112. It is an easy area. If the small chip parts are mounted in the corresponding areas 203 and 204 on the back side of the connector, stress may act on the connection points between the small chip parts and the first decorative board 56 when the harness is attached to and detached from the connectors 111 and 112. At the same time, stress may act on the small chip component itself. On the other hand, since the small chip parts are arranged so as to avoid the corresponding areas 203 and 204 on the back side of the connector, the connection points between the small chip parts and the first decorative board 56 are provided when the harness is attached to and detached from the connectors 111 and 112. It is prevented from being damaged and the small chip component itself is prevented from being damaged.

図8(a)に示すように、LEDドライバ126は、第1装飾基板56の外縁から10mm未満の領域を含む領域に配置されている一方、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143〜149(図11))は、第1装飾基板56の外縁から10mm以上離して配置されている。既に説明したとおり、第1装飾基板56に実装されている各種電子部品のうち小型チップ部品と第1装飾基板56との接続箇所は、他の電子部品と第1装飾基板56との接続箇所と比較して、機械的強度が低い。小型チップ部品が第1装飾基板56の外縁から10mm以上離して配置されていることにより、第1装飾基板56を取り扱う際に作業者の手が小型チップ部品に触れる等して小型チップ部品と第1装飾基板56との接続箇所が破損してしまう可能性が低減されているとともに、小型チップ部品自体が破損してしまう可能性が低減されている。 As shown in FIG. 8A, the LED driver 126 is arranged in an area including an area less than 10 mm from the outer edge of the first decorative substrate 56, while the small chip components (bypass capacitor 85 and small chip resistor 87) are arranged. , 143 to 149 (FIG. 11)) are arranged at a distance of 10 mm or more from the outer edge of the first decorative substrate 56. As described above, among the various electronic components mounted on the first decorative board 56, the connection points between the small chip components and the first decorative board 56 are the connection points between the other electronic components and the first decorative board 56. In comparison, the mechanical strength is low. Since the small chip component is arranged at a distance of 10 mm or more from the outer edge of the first decorative substrate 56, the operator's hand touches the small chip component when handling the first decorative substrate 56, and the small chip component and the first decorative substrate 56 are arranged. 1 The possibility that the connection point with the decorative substrate 56 is damaged is reduced, and the possibility that the small chip component itself is damaged is reduced.

小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143〜149(図11))が貫通孔周辺領域211a〜211d及び第1装飾基板56の外縁からの距離が10mm未満の領域を避けて配置されている構成において、固定貫通孔56d〜56gは第1装飾基板56の外縁からの距離が10mm未満の領域に設けられている。このため、固定貫通孔56d〜56gが第1装飾基板56の外縁から10mm以上離れた位置に設けられている構成と比較して、第1装飾基板56において小型チップ部品を搭載可能な領域の面積が広く確保されている。 Small chip components (bypass capacitor 85 and small chip resistors 87, 143 to 149 (FIG. 11)) are arranged avoiding areas around the through holes 211a to 211d and areas where the distance from the outer edge of the first decorative substrate 56 is less than 10 mm. In this configuration, the fixed through holes 56d to 56 g are provided in a region where the distance from the outer edge of the first decorative substrate 56 is less than 10 mm. Therefore, the area of the area where the small chip component can be mounted in the first decorative substrate 56 is compared with the configuration in which the fixed through holes 56d to 56 g are provided at a position 10 mm or more away from the outer edge of the first decorative substrate 56. Is widely secured.

図8(b)に示すように、第1装飾基板56においてLEDドライバ126の周囲には、LEDドライバ126の搭載位置を把握可能とする外形シルク213と、搭載されている電子部品がLEDドライバ126であることを把握可能とする識別用シルク214(「IC1」という表示)と、が設けられている。また、図8(c)に示すように、LEDチップ142の周囲には、LEDチップ142の搭載位置を把握可能とする外形シルク215と、搭載されている電子部品がLEDチップ142であることを把握可能とする識別用シルク216(「LED16」という表示)と、が設けられている。図9に示すように、第1配線層91はソルダーレジスト222により被覆されている。外形シルク213及び識別用シルク214は、第1実装面84から凸となる態様で印刷されている。外形シルク213,215及び識別用シルク214,216の印刷は、第1装飾基板56に電子部品が実装される前に行われる。 As shown in FIG. 8B, in the first decorative substrate 56, around the LED driver 126, an outer silk 213 that makes it possible to grasp the mounting position of the LED driver 126, and the mounted electronic components are the LED driver 126. The identification silk 214 (indicated as "IC1"), which makes it possible to grasp the fact that the silk 214 is used, is provided. Further, as shown in FIG. 8 (c), around the LED chip 142, the outer silk 215 that makes it possible to grasp the mounting position of the LED chip 142, and the mounted electronic component is the LED chip 142. An identification silk 216 (displayed as "LED 16") that can be grasped is provided. As shown in FIG. 9, the first wiring layer 91 is covered with a solder resist 222. The outer shape silk 213 and the identification silk 214 are printed in such a manner that they are convex from the first mounting surface 84. Printing of the outer silks 213 and 215 and the identification silks 214 and 216 is performed before the electronic components are mounted on the first decorative substrate 56.

第1装飾基板56に小型チップ部品を含む電子部品を実装した後に、電子部品の実装漏れが発生していないことを目視により確認する場合、作業者は外形シルク213,215が設けられている場所と電子部品(LEDドライバ126及びLEDチップ142)が実装されている場所とを比較することにより、電子部品が正確な位置に実装されているか否かを把握することができる。また、作業者は、識別用シルク214,216の表示内容に基づいて、実装されている電子部品(LEDドライバ126及びLEDチップ142)の種類を把握することができる。 After mounting the electronic components including the small chip components on the first decorative substrate 56, when visually confirming that no mounting omission of the electronic components has occurred, the operator is in the place where the outer silks 213 and 215 are provided. By comparing with the place where the electronic component (LED driver 126 and the LED chip 142) is mounted, it is possible to grasp whether or not the electronic component is mounted at an accurate position. Further, the operator can grasp the types of the mounted electronic components (LED driver 126 and LED chip 142) based on the display contents of the identification silks 214 and 216.

図8(b)に示すように、バイパスコンデンサ85の周囲には、実装されている電子部品がバイパスコンデンサ85であることを確認可能とする識別用シルク217(「C1」という表示)のみが設けられており、バイパスコンデンサ85の搭載位置を把握可能とする外形シルクは設けられていない。既に説明したとおり、バイパスコンデンサ85の外寸(縦寸法、横寸法及び高さ寸法)は、小型チップ部品以外の電子部品(LEDドライバ126及びLEDチップ127〜142等)の外寸と比較して小さい。このため、第1装飾基板56にバイパスコンデンサ85の外形シルクを印刷すると、電子部品の実装後に実際にはバイパスコンデンサ85の実装漏れが発生しているにも関わらず外形シルクのみを見てバイパスコンデンサ85が実装されていると作業者が誤って認識してしまうおそれがある。これに対して、バイパスコンデンサ85の周囲には外形シルクを設けない構成とすることにより、電子部品の実装後にバイパスコンデンサ85の実装漏れを把握し易くすることができる。また、バイパスコンデンサ85の周囲に識別用シルク217が設けられていることにより、当該識別用シルク217の周辺に搭載されている部品がバイパスコンデンサ85であることを把握可能とすることができる。 As shown in FIG. 8B, only the identification silk 217 (indicated as “C1”) is provided around the bypass capacitor 85 so that it can be confirmed that the mounted electronic component is the bypass capacitor 85. The outer silk is not provided so that the mounting position of the bypass capacitor 85 can be grasped. As already explained, the outer dimensions (vertical dimension, horizontal dimension and height dimension) of the bypass capacitor 85 are compared with the outer dimensions of electronic parts (LED driver 126, LED chips 127 to 142, etc.) other than small chip parts. small. Therefore, when the outer silk of the bypass capacitor 85 is printed on the first decorative substrate 56, the bypass capacitor is viewed only by looking at the outer silk even though the mounting omission of the bypass capacitor 85 actually occurs after the electronic components are mounted. If 85 is mounted, the operator may mistakenly recognize it. On the other hand, by forming the outer shape silk around the bypass capacitor 85, it is possible to easily grasp the mounting omission of the bypass capacitor 85 after mounting the electronic components. Further, since the identification silk 217 is provided around the bypass capacitor 85, it is possible to grasp that the component mounted around the identification silk 217 is the bypass capacitor 85.

既に説明したとおり、小型チップ抵抗器87の外寸は、バイパスコンデンサ85の外寸と同様に、小型チップ部品以外の電子部品の外寸と比較して小さい。図8(c)に示すように、小型チップ抵抗器87の周囲には、実装されている電子部品が小型チップ抵抗器87であることを確認可能とする識別用シルク218(「R8」という表示)のみが設けられており、小型チップ抵抗器87の搭載位置を確認可能とする外形シルクは設けられていない。これにより、小型チップ抵抗器87の実装漏れを把握し易くすることができる。また、小型チップ抵抗器87の周囲に識別用シルク218が設けられていることにより、当該識別用シルク218の周辺に搭載されている電子部品が小型チップ抵抗器87であることを把握可能とすることができる。なお、自動搭載装置を利用して電子部品を第1装飾基板56に搭載する場合、自動搭載装置は第1装飾基板56における基準位置からの座標制御により電子部品の搭載を行うため、小型チップ部品の周辺に外形シルクを設けない構成としても当該小型チップ部品の搭載位置がずれることはない。 As described above, the outer dimensions of the small chip resistor 87 are smaller than the outer dimensions of electronic components other than the small chip components, similar to the outer dimensions of the bypass capacitor 85. As shown in FIG. 8 (c), the identification silk 218 (indicated as "R8") that makes it possible to confirm that the electronic component mounted around the small chip resistor 87 is the small chip resistor 87. ) Is provided, and no external silk is provided so that the mounting position of the small chip resistor 87 can be confirmed. As a result, it is possible to easily grasp the mounting omission of the small chip resistor 87. Further, since the identification silk 218 is provided around the small chip resistor 87, it is possible to grasp that the electronic component mounted around the identification silk 218 is the small chip resistor 87. be able to. When the electronic component is mounted on the first decorative board 56 by using the automatic mounting device, the automatic mounting device mounts the electronic component by controlling the coordinates from the reference position on the first decorative board 56, so that it is a small chip component. Even if the outer shape silk is not provided around the surface, the mounting position of the small chip component does not shift.

小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87)の周囲に設けられている識別用シルク217,218の文字寸法は、小型チップ部品よりも大きい電子部品(LEDドライバ126及びLEDチップ142)の周囲に設けられた識別用シルク214,216の文字寸法と同一の寸法である。これにより、小型チップ部品の周囲に設けられている識別用シルク217,218の目視による確認が容易化されている。 The character dimensions of the identification silks 217 and 218 provided around the small chip components (bypass capacitor 85 and small chip resistor 87) are larger than those of the small chip components (LED driver 126 and LED chip 142). It is the same size as the character size of the identification silks 214 and 216 provided around it. This facilitates visual confirmation of the identification silks 217 and 218 provided around the small chip parts.

図16(a)は本実施形態における第1装飾基板56の断面図であり、図16(b)は比較例における第1装飾基板224の断面図である。既に説明したとおり、バイパスコンデンサ85の一対の電極85a,85bに対応する一対のパッド171a,171bは、バイパスコンデンサ85の長手方向に略0.28mmの間隔を置いて形成されている。また、既に説明したとおり、第1パッド171aと第2パッド171bとの間にソルダーレジスト222は塗布されていない(図16(a)参照)。第1装飾基板56に半田ペーストを塗布する工程では、開口部が形成されたメタルマスク226により第1装飾基板56の第1実装面84及び第2実装面95(図9)がマスキングされる。メタルマスク226は、例えば厚さ略150μmの金属薄板である。メタルマスク226には、第1装飾基板56のパッド(又はパット)に対応する位置に、当該メタルマスク226を厚さ方向に貫通する開口部が設けられている。半田ペーストは、メタルマスク226の開口部からパッドの上に塗布される。メタルマスク226の厚さは均一であることにより各パッドに半田ペーストを均一に塗布することが可能となっている。 16 (a) is a cross-sectional view of the first decorative substrate 56 in the present embodiment, and FIG. 16 (b) is a cross-sectional view of the first decorative substrate 224 in the comparative example. As described above, the pair of pads 171a and 171b corresponding to the pair of electrodes 85a and 85b of the bypass capacitor 85 are formed at intervals of approximately 0.28 mm in the longitudinal direction of the bypass capacitor 85. Further, as already described, the solder resist 222 is not applied between the first pad 171a and the second pad 171b (see FIG. 16A). In the step of applying the solder paste to the first decorative substrate 56, the first mounting surface 84 and the second mounting surface 95 (FIG. 9) of the first decorative substrate 56 are masked by the metal mask 226 having the openings formed therein. The metal mask 226 is, for example, a thin metal plate having a thickness of about 150 μm. The metal mask 226 is provided with an opening that penetrates the metal mask 226 in the thickness direction at a position corresponding to the pad (or pad) of the first decorative substrate 56. The solder paste is applied onto the pad through the opening of the metal mask 226. Since the thickness of the metal mask 226 is uniform, it is possible to uniformly apply the solder paste to each pad.

図16(b)に示すように、外形シルク225a,225bはソルダーレジスト222の表面に対して凸となるため、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87(図8(b)及び図8(c)))の周囲に外形シルク225a,225bが設けられている構成とすると、第1実装面84とメタルマスク226との間に外形シルク225a,225bが存在することとなり、第1実装面84とメタルマスク226との距離が拡大してしまう。当該構成においては、第1パッド171aと第2パッド171bとの間に存在する空隙に半田ペースト227が回り込み、第1パッド171aと第2パッド171bとが電気的に接続されてしまうおそれがある。特に、多数の第1装飾基板56に対して連続的に半田ペースト221を塗布する場合には、メタルマスク226の開口部の縁に溜まった半田ペースト221が当該開口部の裏側に回り込み易くなり、第1パッド171aと第2パッド171bとが電気的に接続され易くなってしまう。これに対して、本実施形態では、図16(a)に示すように、小型チップ部品の周囲に外形シルクは設けられていない。これにより、第1実装面84とメタルマスク226との距離が離れすぎてしまうことを防止することができるとともに、半田ペースト221がパッド171a,171b間に入り込んでしまう半田不良の発生を防止することができる。また、小型チップ部品の一部が外形シルクの上に載って半田不良の原因となってしまうことが防止されている。 As shown in FIG. 16 (b), since the outer silks 225a and 225b are convex with respect to the surface of the solder resist 222, small chip components (bypass capacitor 85 and small chip resistor 87 (FIG. 8 (b) and FIG. 8) are shown. If the outer silks 225a and 225b are provided around the 8 (c))), the outer silks 225a and 225b exist between the first mounting surface 84 and the metal mask 226, and the first mounting The distance between the surface 84 and the metal mask 226 increases. In this configuration, the solder paste 227 may wrap around the gap existing between the first pad 171a and the second pad 171b, and the first pad 171a and the second pad 171b may be electrically connected. In particular, when the solder paste 221 is continuously applied to a large number of first decorative substrates 56, the solder paste 221 collected at the edge of the opening of the metal mask 226 tends to wrap around to the back side of the opening. The first pad 171a and the second pad 171b are easily electrically connected. On the other hand, in the present embodiment, as shown in FIG. 16A, no outer silk is provided around the small chip component. As a result, it is possible to prevent the first mounting surface 84 and the metal mask 226 from being too far apart, and it is possible to prevent the occurrence of solder defects in which the solder paste 221 enters between the pads 171a and 171b. Can be done. In addition, it is prevented that a part of the small chip parts is placed on the outer silk and causes soldering failure.

次に、装飾基板56,57を製造する方法について説明する。 Next, a method of manufacturing the decorative substrates 56 and 57 will be described.

第1装飾基板56を効率的に製造する方法として、複数の第1装飾基板56を含む集合基板(電子部品が実装される前のプリント配線板)に電子部品を実装した後に当該集合基板を分割して電子部品が実装された状態の第1装飾基板56を一度に複数枚取り出す方法が考えられる。また、第2装飾基板57を効率的に製造する方法として、複数の第2装飾基板57を含む集合基板(電子部品が実装される前のプリント配線板)に電子部品を実装した後に当該集合基板を分割して電子部品が実装された状態の第2装飾基板57を一度に複数枚取り出す方法が考えられる。これらの方法で装飾基板56,57を製造することにより、電子部品が実装された状態の装飾基板56,57を1枚ずつ製造する場合と比較して、電子部品を実装する工程の実行回数を低減することができるとともに、装飾基板56,57の製造効率を高めることができる。以下では、装飾基板56,57を製造する方法について、第1装飾基板56を効率的に製造する方法を例に挙げて説明する。 As a method for efficiently manufacturing the first decorative board 56, the collective board is divided after mounting the electronic components on the collective board (printed wiring board before the electronic components are mounted) including the plurality of first decorative boards 56. Then, a method of taking out a plurality of first decorative substrates 56 in a state where electronic components are mounted can be considered. Further, as a method for efficiently manufacturing the second decorative board 57, after mounting the electronic components on the collective board (printed wiring board before the electronic components are mounted) including the plurality of second decorative boards 57, the collective circuit board is concerned. A method is conceivable in which a plurality of second decorative substrates 57 in a state where electronic components are mounted are taken out at one time. By manufacturing the decorative boards 56 and 57 by these methods, the number of executions of the process of mounting the electronic components can be reduced as compared with the case where the decorative boards 56 and 57 in which the electronic components are mounted are manufactured one by one. It can be reduced and the manufacturing efficiency of the decorative substrates 56 and 57 can be increased. Hereinafter, the method for manufacturing the decorative substrates 56 and 57 will be described by exemplifying a method for efficiently producing the first decorative substrate 56.

図17(a)は集合基板231の一方側の板面である第1板面268を示す平面図であり、図17(b)は第1板面268が谷形状(凹)となるように集合基板231を割る谷割りを説明するための説明図であり、図17(c)は第1板面268が山形状(凸)となるように集合基板231を割る山割りを説明するための説明図である。なお、実際には集合基板231に含まれている第1装飾基板56のそれぞれに複数の電子部品が実装されているとともに配線パターン等も形成されているが、図17(a)〜図17(c)では図面の煩雑化を避けるために簡略化して図示してある。 FIG. 17A is a plan view showing a first plate surface 268 which is a plate surface on one side of the collective substrate 231, and FIG. 17B is a plan view so that the first plate surface 268 has a valley shape (concave). It is explanatory drawing for explaining the valley division which divides the assembly board 231, and FIG. 17C is for explaining the mountain division which divides the assembly board 231 so that the 1st plate surface 268 has a mountain shape (convex). It is explanatory drawing. In reality, a plurality of electronic components are mounted on each of the first decorative boards 56 included in the collective board 231 and wiring patterns and the like are also formed. However, FIGS. 17 (a) to 17 (Fig. 17) In c), it is simplified and illustrated in order to avoid complication of the drawing.

集合基板231は、既に説明した装飾基板56,57と同様に、導電層と絶縁層とが交互に積層された構造を有する4層基板である。図17(a)に示すように、集合基板231は、略正方形に成形された1枚のプリント配線板の一部を、側面に刃の付いたドリル状の刃具(ルータ)を回転させながら加工するルータ加工等によって切り抜くとともに当該プリント配線板に分割溝232〜247及びスリット251〜258を形成することにより作成される。 The collective substrate 231 is a four-layer substrate having a structure in which conductive layers and insulating layers are alternately laminated, similar to the decorative substrates 56 and 57 described above. As shown in FIG. 17A, the assembly board 231 is processed by rotating a part of one printed wiring board formed into a substantially square shape while rotating a drill-shaped cutting tool (router) having a blade on the side surface. It is created by cutting out by processing a router or the like and forming a dividing groove 223 to 247 and slits 251 to 258 in the printed wiring board.

集合基板231は、分割溝232〜247及びスリット251〜258によって4つの第1装飾基板56と、7つの捨て基板261〜267とに区画されている。集合基板231に分割溝232〜247及びスリット251〜258を形成する加工は、集合基板231に電子部品が搭載される前に行われる。集合基板231の分割は、分割溝232〜247及びスリット251〜258を利用して行われる。 The assembly substrate 231 is divided into four first decorative substrates 56 and seven discarded substrates 261 to 267 by dividing grooves 223 to 247 and slits 251 to 258. The processing for forming the split grooves 223 to 247 and the slits 251 to 258 on the assembly substrate 231 is performed before the electronic components are mounted on the assembly substrate 231. The division of the assembly substrate 231 is performed using the division grooves 223 to 247 and the slits 251 to 258.

分割溝232〜247は、例えば高速で回転する円盤状の刃を用いて集合基板231が切削加工されることにより直線状に形成されている。分割溝232〜247は、その断面が集合基板231の板厚を減少させるV字形になっており、分割溝232〜247の底部は最も板厚が小さい部分となっている。集合基板231において分割溝232〜247が形成されている領域は、分割溝232〜247が形成されていない領域と比較して、機械的強度が低くなっている。このため、分割溝232〜247を基点として集合基板231を分割することにより、集合基板231を分割する際に第1装飾基板56に作用する応力を低減することができる。これにより、集合基板231を分割する際に小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143〜149)と第1装飾基板56との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用し得る応力を低減することができる。また、分割の基点が分割溝232〜247からずれてしまうことを防止できる。なお、分割溝232〜247の断面形状はV字形に限定されることはない。分割溝232〜247の断面形状は、外力で集合基板231を容易に切り離し可能とする形状であれば、矩形であってもよく、U字形であってもよい。 The dividing grooves 223 to 247 are formed linearly by cutting the assembly substrate 231 using, for example, a disk-shaped blade that rotates at high speed. The cross section of the dividing grooves 223 to 247 has a V shape that reduces the plate thickness of the assembly substrate 231, and the bottom of the dividing grooves 223 to 247 is the portion having the smallest plate thickness. The region in which the dividing grooves 223 to 247 are formed in the assembly substrate 231 has a lower mechanical strength than the region in which the dividing grooves 223 to 247 are not formed. Therefore, by dividing the assembly substrate 231 with the division grooves 223 to 247 as the base points, the stress acting on the first decorative substrate 56 when the assembly substrate 231 is divided can be reduced. This makes it possible to reduce the stress that may act on the connection points between the small chip components (bypass capacitor 85 and small chip resistors 87, 143 to 149) and the first decorative board 56 when the assembly board 231 is divided. At the same time, the stress that can act on the small chip component itself can be reduced. In addition, it is possible to prevent the base point of division from shifting from the division grooves 223 to 247. The cross-sectional shape of the dividing grooves 223 to 247 is not limited to the V shape. The cross-sectional shape of the dividing grooves 223 to 247 may be rectangular or U-shaped as long as the assembly substrate 231 can be easily separated by an external force.

分割溝232〜247が直線状に形成されていることにより、分割溝232〜247が曲線状に形成されている構成と比較して、集合基板231の分割の際に第1装飾基板56に作用し得る応力が低減されている。 Since the dividing grooves 223 to 247 are formed in a straight line, the first decorative substrate 56 is acted upon when the assembly substrate 231 is divided, as compared with the configuration in which the dividing grooves 232 to 247 are formed in a curved shape. Possible stress is reduced.

本実施形態において、分割溝232〜247は、第1板面268と、当該第1板面268とは逆側の板面である第2板面269(図17(b))とを見分け易くして基板分割工程の作業性を向上させるために、集合基板231の第1板面268側のみに形成されている。スリット251〜258は、例えば上述したルータ加工によって形成されている。スリット251〜258は、細長い長孔状であり、分割溝232〜247よりも幅広に形成されている。 In the present embodiment, the dividing grooves 223 to 247 make it easy to distinguish between the first plate surface 268 and the second plate surface 269 (FIG. 17 (b)) which is a plate surface opposite to the first plate surface 268. Therefore, in order to improve the workability of the substrate dividing step, it is formed only on the first plate surface 268 side of the collective substrate 231. The slits 251 to 258 are formed, for example, by the router processing described above. The slits 251 to 258 have an elongated elongated hole shape, and are formed wider than the dividing grooves 223 to 247.

図17(a)に示すように、集合基板231の左右方向中央には縦長略矩形の中央捨て基板261が設けられている。分割溝232,233を挟んで中央捨て基板261の左側には一対の第1装飾基板56が設けられているとともに、分割溝234,235を挟んで中央捨て基板261の右側には一対の第1装飾基板56が設けられている。4つの第1装飾基板56は面一であり、これらの第1装飾基板56の第1実装面84は集合基板231の第1板面268側に存在している。 As shown in FIG. 17A, a vertically long substantially rectangular central discard substrate 261 is provided at the center in the left-right direction of the assembly substrate 231. A pair of first decorative substrates 56 are provided on the left side of the central discard substrate 261 sandwiching the dividing grooves 223 and 233, and a pair of first decorative substrates 56 are provided on the right side of the central discard substrate 261 sandwiching the dividing grooves 234 and 235. A decorative substrate 56 is provided. The four first decorative substrates 56 are flush with each other, and the first mounting surface 84 of these first decorative substrates 56 exists on the first plate surface 268 side of the collective substrate 231.

既に説明したとおり、第1装飾基板56には階段状凹部56a及び切欠部56bが形成されている。左下の第1装飾基板56において、階段状凹部56aは中央捨て基板261側に設けられているとともに、切欠部56bは後述する左側捨て基板263側に設けられている。左上の第1装飾基板56において、階段状凹部56aは左側捨て基板263側に設けられているとともに、切欠部56bは中央捨て基板261側に設けられている。一対の第1装飾基板56の階段状凹部56aは対向している。これらの階段状凹部56aの間は切り抜かれており、階段状凹部56a同士は連結されていない。 As described above, the first decorative substrate 56 is formed with a stepped recess 56a and a notch 56b. In the first decorative substrate 56 at the lower left, the stepped recess 56a is provided on the central discard substrate 261 side, and the notch 56b is provided on the left discard substrate 263 side described later. In the first decorative substrate 56 on the upper left, the stepped recess 56a is provided on the left side of the discarded substrate 263, and the notch 56b is provided on the side of the central discarded substrate 261. The stepped recesses 56a of the pair of first decorative substrates 56 face each other. The stepped recesses 56a are cut out, and the stepped recesses 56a are not connected to each other.

右下の第1装飾基板56において、階段状凹部56aは後述する右側捨て基板266側に設けられているとともに、切欠部56bは中央捨て基板261側に設けられている。右上の第1装飾基板56において、階段状凹部56aは中央捨て基板261側に設けられているとともに、切欠部56bは右側捨て基板266側に設けられている。一対の第1装飾基板56の階段状凹部56aは対向している。これらの階段状凹部56aの間は切り抜かれており、階段状凹部56a同士は連結されていない。 In the first decorative substrate 56 at the lower right, the stepped recess 56a is provided on the right side discarding substrate 266 side, which will be described later, and the notch 56b is provided on the central discarding substrate 261 side. In the first decorative substrate 56 on the upper right, the stepped recess 56a is provided on the central discard substrate 261 side, and the notch 56b is provided on the right discard substrate 266 side. The stepped recesses 56a of the pair of first decorative substrates 56 face each other. The stepped recesses 56a are cut out, and the stepped recesses 56a are not connected to each other.

中央捨て基板261の左側において、一対の第1装飾基板56の下側、左側及び上側には、左下捨て基板262、縦長略矩形の左側捨て基板263及び左上捨て基板264が設けられている。左下捨て基板262は、分割溝236,237を介して左側捨て基板263及び中央捨て基板261と連結されているとともに、左上捨て基板264は、分割溝238,239を介して左側捨て基板263及び中央捨て基板261と連結されている。左下捨て基板262と左上の第1装飾基板56との間にはスリット251が形成されており、左下捨て基板262及び左上の第1装飾基板56は連結されていない。また、左上捨て基板264と右上の第1装飾基板56との間にはスリット252が形成されており、左上捨て基板264及び右上の第1装飾基板56は連結されていない。左側捨て基板263は、分割溝240,241を介して左下の第1装飾基板56及び左上の第1装飾基板56と連結されている。 On the left side of the central discard substrate 261, a lower left discard substrate 262, a vertically long substantially rectangular left discard substrate 263, and an upper left discard substrate 264 are provided on the lower side, the left side, and the upper side of the pair of first decorative substrates 56. The lower left discard substrate 262 is connected to the left discard substrate 263 and the center discard substrate 261 via the dividing grooves 236 and 237, and the upper left discard substrate 264 is connected to the left discard substrate 263 and the center via the dividing grooves 238 and 239. It is connected to the discard board 261. A slit 251 is formed between the lower left discard substrate 262 and the upper left first decorative substrate 56, and the lower left discard substrate 262 and the upper left first decorative substrate 56 are not connected to each other. Further, a slit 252 is formed between the upper left discard substrate 264 and the upper right first decorative substrate 56, and the upper left discard substrate 264 and the upper right first decorative substrate 56 are not connected. The left-side discarding substrate 263 is connected to the lower left first decorative substrate 56 and the upper left first decorative substrate 56 via the dividing grooves 240 and 241.

中央捨て基板261の右側において、一対の第1装飾基板56の下側、右側及び上側には、右下捨て基板265、縦長略矩形の右側捨て基板266及び右上捨て基板267が設けられている。右下捨て基板265は、分割溝242,243を介して中央捨て基板261及び右側捨て基板266と連結されているとともに、右上捨て基板267は、分割溝244、245を介して中央捨て基板261及び右側捨て基板266と連結されている。右下捨て基板265と左下の第1装飾基板56との間にはスリット253が形成されており、右下捨て基板265及び左下の第1装飾基板56は連結されていない。また、右上捨て基板267と右下の第1装飾基板56との間にはスリット254が形成されており、右上捨て基板267及び右下の第1装飾基板56は連結されていない。右側捨て基板266は、分割溝246,247を介して左下の第1装飾基板56及び右下の第1装飾基板56と連結されている。 On the right side of the central discard substrate 261, a lower right discard substrate 265, a vertically long substantially rectangular right discard substrate 266, and an upper right discard substrate 267 are provided on the lower side, the right side, and the upper side of the pair of first decorative substrates 56. The lower right discard substrate 265 is connected to the central discard substrate 261 and the right discard substrate 266 via the dividing grooves 242 and 243, and the upper right discard substrate 267 is connected to the central discard substrate 261 and the central discard substrate 261 via the dividing grooves 244 and 245. It is connected to the right side discard board 266. A slit 253 is formed between the lower right discard substrate 265 and the lower left first decorative substrate 56, and the lower right discard substrate 265 and the lower left first decorative substrate 56 are not connected to each other. Further, a slit 254 is formed between the upper right discard substrate 267 and the lower right first decorative substrate 56, and the upper right discard substrate 267 and the lower right first decorative substrate 56 are not connected. The right-side discarded substrate 266 is connected to the lower left first decorative substrate 56 and the lower right first decorative substrate 56 via the dividing grooves 246 and 247.

このように、集合基板231の外周には全周に亘って捨て基板262〜267が設けられており、4つの第1装飾基板56は捨て基板262〜267によって囲われている。これにより、電子部品搭載後に第1装飾基板56に搭載されている電子部品に触れずに集合基板231を取り扱うことが可能となっている。よって、作業者の手が電子部品に接触するなどして電子部品が破損してしまうことが防止されている。なお、集合基板231に含まれる第1装飾基板56の数は「4」に限定されることはない。集合基板231に含まれている第1装飾基板56の数が「4」よりも多い構成(例えば「6」)としてもよく、集合基板231に含まれている第1装飾基板56の数が「4」よりも少ない構成(例えば「2」)としてもよい。 As described above, the discarded substrate 262 to 267 is provided on the outer circumference of the collective substrate 231 over the entire circumference, and the four first decorative substrates 56 are surrounded by the discarded substrate 262 to 267. This makes it possible to handle the collective substrate 231 without touching the electronic components mounted on the first decorative substrate 56 after mounting the electronic components. Therefore, it is prevented that the electronic component is damaged due to the operator's hand coming into contact with the electronic component. The number of the first decorative substrates 56 included in the collective substrate 231 is not limited to "4". The number of the first decorative substrates 56 included in the assembly substrate 231 may be larger than that of "4" (for example, "6"), and the number of the first decorative substrates 56 included in the assembly substrate 231 is ". The configuration may be less than "4" (for example, "2").

中央捨て基板261の左側に階段状凹部56aを対向させて一対の第1装飾基板56が設けられているとともに、中央捨て基板261の右側に階段状凹部56aを対向させて一対の第1装飾基板56が設けられていることにより、4つの第1装飾基板56を含む集合基板231の上下方向の寸法が低減されている。 A pair of first decorative boards 56 are provided on the left side of the central discard substrate 261 with the stepped recesses 56a facing each other, and a pair of first decorative boards with the stepped recesses 56a facing each other on the right side of the central discard board 261. By providing the 56, the vertical dimension of the collective substrate 231 including the four first decorative substrates 56 is reduced.

次に、装飾基板56,57の製造工程について、第1装飾基板56の製造工程を例に挙げて説明する。 Next, the manufacturing process of the decorative substrates 56 and 57 will be described by taking the manufacturing process of the first decorative substrate 56 as an example.

第1装飾基板56の製造工程では、まず集合基板231の第2板面269(第2実装面95側、図17(b)参照)が上を向いている状態で、集合基板231の第2板面269に設けられたパッド(又はパット)に半田ペーストを塗布する半田塗布工程、コネクタ固定用の接着剤を塗布する接着剤塗布工程、自動搭載装置(図示略)を用いてコネクタ111,112(図8(a))を集合基板231の第2板面269側に搭載する部品搭載工程、集合基板231をリフロー炉に搬送して加熱するリフロー工程、及び集合基板231を常温まで冷却する冷却工程が行われる。これにより、集合基板231の第2板面269側にコネクタ111,112が実装される。接着剤が硬化することにより2回目のリフロー工程においてコネクタ111,112の落下が防止される。 In the manufacturing process of the first decorative substrate 56, first, the second plate surface 269 of the assembly substrate 231 (second mounting surface 95 side, see FIG. 17B) is facing upward, and the second assembly substrate 231 is second. A solder application process for applying solder paste to a pad (or pad) provided on the plate surface 269, an adhesive application process for applying an adhesive for fixing a connector, and connectors 111 and 112 using an automatic mounting device (not shown). (Fig. 8 (a)) is a component mounting process for mounting the assembly board 231 on the second plate surface 269 side, a reflow process for transporting the assembly substrate 231 to a reflow furnace to heat it, and cooling for cooling the assembly substrate 231 to room temperature. The process is carried out. As a result, the connectors 111 and 112 are mounted on the second plate surface 269 side of the assembly board 231. The curing of the adhesive prevents the connectors 111 and 112 from falling in the second reflow step.

その後、集合基板231の第1板面268が上を向いている状態として、集合基板231の第1板面268側(第1実装面84側)に設けられたランドの上に半田ペーストを塗布する半田塗布工程、自動搭載装置(図示略)を用いて小型チップ部品を含む電子部品を集合基板231の第1板面268側に搭載する部品搭載工程、集合基板231をリフロー炉に搬送して加熱するリフロー工程、集合基板231を常温まで冷却する冷却工程、電子部品実装後の集合基板231を分割する基板分割工程、及び第1装飾基板56について電子部品の実装漏れが無いかを目視で確認する実装確認工程等が行われる。これにより、集合基板231の第1板面268側に小型チップ部品を含む電子部品が実装される。 After that, with the first plate surface 268 of the assembly board 231 facing upward, solder paste is applied onto the lands provided on the first plate surface 268 side (first mounting surface 84 side) of the assembly board 231. The solder coating process, the component mounting process for mounting electronic components including small chip components on the first plate surface 268 side of the assembly board 231 using an automatic mounting device (not shown), and the component mounting process for transporting the assembly board 231 to a reflow furnace. A reflow process for heating, a cooling process for cooling the assembly board 231 to room temperature, a substrate division process for dividing the assembly board 231 after mounting electronic components, and a visual check for omission of mounting of electronic components on the first decorative board 56. The mounting confirmation process and the like are performed. As a result, electronic components including small chip components are mounted on the first plate surface 268 side of the assembly board 231.

図17(a)に示すように、左側捨て基板263及び右側捨て基板266には、集合基板231を厚さ方向に貫通させて、第1搭載基準孔271及び第2搭載基準孔272が形成されている。第1搭載基準孔271は、電子部品を第1板面268側に搭載する部品搭載工程において、集合基板231の位置合わせに利用されるとともに、第2搭載基準孔272は、電子部品を第2板面269側に搭載する部品搭載工程において、集合基板231の位置合わせに利用される。自動搭載装置は、集合基板231の位置合わせを行った後、座標制御により小型チップ部品の電極が対応するパッド(又はパット)に塗布された半田ペーストの上に載るように当該小型チップ部品を第1装飾基板56上にセットする。 As shown in FIG. 17A, the left-side discarding substrate 263 and the right-side discarding substrate 266 are formed with the first mounting reference hole 271 and the second mounting reference hole 272 by penetrating the assembly board 231 in the thickness direction. ing. The first mounting reference hole 271 is used for aligning the assembly board 231 in the component mounting process in which the electronic component is mounted on the first plate surface 268 side, and the second mounting reference hole 272 is used to mount the electronic component on the second plate surface 268. It is used for alignment of the assembly board 231 in the component mounting process for mounting on the plate surface 269 side. After aligning the assembly board 231, the automatic mounting device sets the small chip component so that the electrodes of the small chip component are placed on the solder paste applied to the corresponding pad (or pad) by coordinate control. 1 Set on the decorative substrate 56.

集合基板231の分割方法としては、作業者が手作業により集合基板231を割る方法及びプレス機等を用いて機械的に集合基板231を切断する方法が知られている。このうち、手作業による分割方法を採用することにより、設備費用を抑えながら複数種類の集合基板に臨機応変に対応することが可能となる。 As a method for dividing the collective substrate 231, a method in which an operator manually splits the collective substrate 231 and a method in which the collective substrate 231 is mechanically cut by using a press machine or the like are known. Of these, by adopting the manual division method, it is possible to flexibly respond to a plurality of types of collective boards while suppressing equipment costs.

集合基板231の割り方として、分割溝232〜247を基点として小型チップ部品が集約されている第1板面268が谷形状(凹)となるように集合基板231を割る谷割りと、当該第1板面268が山形状(凸)となるように集合基板231を割る山割りと、が考えられる。基板分割工程では、図17(b)に示すように、分割溝232〜247を基点として第1板面268を谷形状(凹)とする谷割りで集合基板231が分割されて複数枚(具体的には4枚)の第1装飾基板56が取り出される。 As a method of dividing the assembly board 231, a valley division in which the assembly board 231 is divided so that the first plate surface 268 in which the small chip parts are aggregated from the dividing groove 232 to 247 has a valley shape (concave) is formed, and the first It is conceivable to divide the assembly board 231 so that the plate surface 268 has a mountain shape (convex). In the substrate division step, as shown in FIG. 17B, the assembly substrate 231 is divided into a plurality of sheets (specifically) by a valley division having the first plate surface 268 as a valley shape (concave) with the division grooves 223 to 247 as the base points. The first decorative substrate 56 (4 sheets) is taken out.

既に説明したとおり、第1装飾基板56において小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143〜149)は、第1実装面84側に集約されている。集合基板231において小型チップ部品は、第1板面268側(第1実装面84側)に集約されており、第2板面269側(第2実装面95側)には実装されていない。また、既に説明したとおり、小型チップ部品と第1装飾基板56との接続箇所は、他の電子部品と第1装飾基板56との接続箇所よりも機械的強度が低い。図17(c)に示すように集合基板231を山割りする場合、集合基板231の第1板面268側(第1実装面84側)に作用し得る力は引張り応力となるとともに、第2板面269側(第2実装面95側)に作用し得る力は圧縮応力となる。一方、図17(b)に示すように集合基板231を谷割りする場合、集合基板231の第1板面268側(第1実装面84側)に作用し得る力は圧縮応力となるとともに、第2板面269側(第2実装面95側)に作用し得る力は引張り応力となる。 As described above, in the first decorative substrate 56, the small chip components (bypass capacitor 85 and small chip resistors 87, 143 to 149) are integrated on the first mounting surface 84 side. In the assembly board 231 the small chip components are integrated on the first plate surface 268 side (first mounting surface 84 side) and not mounted on the second plate surface 269 side (second mounting surface 95 side). Further, as already described, the connection portion between the small chip component and the first decorative substrate 56 has a lower mechanical strength than the connection portion between the other electronic component and the first decorative substrate 56. When the assembly substrate 231 is divided into mountains as shown in FIG. 17C, the force that can act on the first plate surface 268 side (first mounting surface 84 side) of the assembly substrate 231 becomes a tensile stress and a second. The force that can act on the plate surface 269 side (second mounting surface 95 side) is compressive stress. On the other hand, when the assembly substrate 231 is divided into valleys as shown in FIG. 17B, the force that can act on the first plate surface 268 side (first mounting surface 84 side) of the assembly substrate 231 becomes a compressive stress and is also a compressive stress. The force that can act on the second plate surface 269 side (second mounting surface 95 side) is tensile stress.

集合基板231を分割する際の応力は、谷形状(凹)となる板面よりも山形状(凸)となる板面に対して大きく作用する。小型チップ部品が集約されている第1板面268側(第1実装面84側)が谷形状(凹)となるように集合基板231を谷割りすることにより、集合基板231の分割に際して小型チップ部品と第1装飾基板56との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用し得る応力を低減することができる。これにより、小型チップ部品と第1装飾基板56との接続箇所が破損してしまう可能性を低減できるとともに、小型チップ部品自体が破損してしまう可能性を低減できる。このように、基板分割工程において小型チップ部品の接触不良が発生する可能性を低減することにより、第1装飾基板56の製造効率を向上させることができる。 The stress at the time of dividing the assembly substrate 231 acts more on the plate surface having a mountain shape (convex) than on the plate surface having a valley shape (concave). By dividing the assembly board 231 into valleys so that the first plate surface 268 side (first mounting surface 84 side) on which the small chip components are integrated has a valley shape (concave), the small chips are divided when the assembly board 231 is divided. The stress that can act on the connection point between the component and the first decorative substrate 56 can be reduced, and the stress that can act on the small chip component itself can be reduced. As a result, the possibility that the connection portion between the small chip component and the first decorative substrate 56 is damaged can be reduced, and the possibility that the small chip component itself is damaged can be reduced. As described above, the manufacturing efficiency of the first decorative substrate 56 can be improved by reducing the possibility of contact failure of small chip components in the substrate division step.

小型チップ部品のうちバイパスコンデンサ85として使用されている積層セラミックコンデンサは、引張り応力に弱く、バイパスコンデンサ85に引張り応力が作用した場合にはバイパスコンデンサ85自体にクラックが生じ易い。バイパスコンデンサ85を含む小型チップ部品が集約されている第1板面268側(第1実装面84側)が谷形状(凹)となるように集合基板231を谷割りすることにより、バイパスコンデンサ85に作用し得る力を圧縮応力として、バイパスコンデンサ85に引張り応力が作用することを回避できる。これにより、集合基板231の分割に際してバイパスコンデンサ85自体が破損してしまう可能性を低減できる。 Among the small chip components, the monolithic ceramic capacitor used as the bypass capacitor 85 is vulnerable to tensile stress, and when the tensile stress acts on the bypass capacitor 85, the bypass capacitor 85 itself tends to crack. The bypass capacitor 85 is formed by dividing the assembly board 231 into a valley shape (concave) so that the first plate surface 268 side (first mounting surface 84 side) on which the small chip components including the bypass capacitor 85 are integrated has a valley shape (concave). It is possible to avoid the tensile stress acting on the bypass capacitor 85 by using the force that can act on the bypass capacitor 85 as the compressive stress. This makes it possible to reduce the possibility that the bypass capacitor 85 itself will be damaged when the assembly board 231 is divided.

既に説明したとおり、分割溝232〜247を基点として集合基板231を分割することにより、小型チップ部品と第1装飾基板56との接続箇所に作用し得る応力を最小限に抑えることができるとともに、小型チップ部品に作用し得る応力を最小限に抑えることができる。一方、分割の基点が分割溝232〜247からずれてしまうと、これらの応力が増大してしまう。分割の基点が分割溝232〜247からずれてしまうことを防止するとともに基板分割工程の作業性を向上させるために、分割治具が用いられる。 As described above, by dividing the assembly substrate 231 with the division grooves 223 to 247 as the base points, the stress that can be applied to the connection point between the small chip component and the first decorative substrate 56 can be minimized, and the stress that can be applied to the connection point can be minimized. The stress that can act on small chip components can be minimized. On the other hand, if the base point of the division deviates from the division grooves 223 to 247, these stresses increase. A division jig is used to prevent the base point of division from shifting from the division grooves 223 to 247 and to improve the workability of the substrate division process.

図18(a)は本実施形態における集合基板231の分割に使用される分割治具281の斜視図であり、図18(b)は分割治具281の正面図であり、図18(c)は分割治具281を用いて集合基板231を分割する様子を説明するための説明図である。図18(a)に示すように、分割治具281は、分割溝232〜247に当接されて集合基板231を分割する際に支点となる金属製の薄刃282と、当該薄刃282を支持する基部283と、を備えている。基部283は、横長直方体状に成形された樹脂製の基台部283aと、基台部283aの一方側の板面から起立させて一体形成されている直方体状の起立部283bと、を備えている。 18 (a) is a perspective view of the dividing jig 281 used for dividing the collective substrate 231 in the present embodiment, and FIG. 18 (b) is a front view of the dividing jig 281, FIG. 18 (c). Is an explanatory diagram for explaining how the assembly board 231 is divided by using the dividing jig 281. As shown in FIG. 18A, the dividing jig 281 supports a metal thin blade 282 which is abutted against the dividing grooves 223 to 247 and serves as a fulcrum when dividing the assembly substrate 231 and the thin blade 282. It comprises a base 283 and. The base portion 283 includes a resin-made base portion 283a formed into a horizontally long rectangular parallelepiped shape, and a rectangular parallelepiped upright portion 283b integrally formed by standing upright from a plate surface on one side of the base portion 283a. There is.

薄刃282は、プレート状の刃部282aと、フランジ部282bとを備えている。薄刃282は、フランジ部282bが起立部283bにネジ固定されることにより基部283に固定されている。刃部282aは、起立部283bの上側平面から上方に突出しており、起立部283bの長手方向に延在している。 The thin blade 282 includes a plate-shaped blade portion 282a and a flange portion 282b. The thin blade 282 is fixed to the base portion 283 by screwing the flange portion 282b to the upright portion 283b. The blade portion 282a projects upward from the upper plane of the upright portion 283b and extends in the longitudinal direction of the upright portion 283b.

起立部283bの長手方向における略中央には、刃部282aが分割溝232〜247に当接するように、刃部282aに対する集合基板231の位置合わせを補助するための突起部283cが一体形成されている。突起部283cは、起立部283bの上側平面から上方に、刃部282aよりも大きな突出寸法で突出している。図17(a)に示すように、左側捨て基板263の右部及び中央捨て基板261の左部において、一対の第1装飾基板56の間には突起部283cを挿通可能とする凹部284,285が設けられている。また、中央捨て基板261の右部及び右側捨て基板266の左部において、一対の第1装飾基板56の間には突起部283cを挿通可能とする凹部286,287が設けられている。 A protrusion 283c for assisting the alignment of the assembly substrate 231 with respect to the blade portion 282a is integrally formed at substantially the center of the upright portion 283b in the longitudinal direction so that the blade portion 282a abuts on the dividing grooves 223 to 247. There is. The protrusion 283c protrudes upward from the upper plane of the upright portion 283b with a protrusion dimension larger than that of the blade portion 282a. As shown in FIG. 17A, in the right portion of the left discard substrate 263 and the left portion of the center discard substrate 261, recesses 284 and 285 that allow the protrusion 283c to be inserted between the pair of first decorative substrates 56. Is provided. Further, in the right portion of the central discard substrate 261 and the left portion of the right discard substrate 266, recesses 286 and 287 that allow the protrusions 283c to be inserted are provided between the pair of first decorative substrates 56.

作業者は、図18(c)に示すように、集合基板231の第1板面268(第1実装面84)を下に向け、中央捨て基板261、左側捨て基板263及び右側捨て基板266のいずれか(図18(c)では中央捨て基板261)を起立部283bの上に固定する。このとき、突起部283cを捨て基板261,263,266に設けられた凹部284〜287(図17(a))に挿通することにより分割の基点とする分割溝232〜247が刃部282aに当接している状態を容易に作り出すことができる。当該状態において、第2板面269側に下向きの力を加えて起立部283bから右方にはみ出している部分を下方に押し込むことにより、第1板面268が谷形状(凹)となる態様で、分割溝232〜247を基点として集合基板231を谷割りすることができる。 As shown in FIG. 18 (c), the operator faces the first plate surface 268 (first mounting surface 84) of the assembly substrate 231 downward, and the center discard substrate 261 and the left discard substrate 263 and the right discard substrate 266. One of them (center discard substrate 261 in FIG. 18C) is fixed on the upright portion 283b. At this time, by discarding the protrusion 283c and inserting it into the recesses 284 to 287 (FIG. 17 (a)) provided in the substrates 261, 263, 266, the division grooves 223 to 247 serving as the base point of the division hit the blade portion 282a. You can easily create a state of contact. In this state, by applying a downward force to the second plate surface 269 side and pushing the portion protruding to the right from the upright portion 283b downward, the first plate surface 268 becomes a valley shape (concave). , The assembly substrate 231 can be divided into valleys with the dividing groove 223 to 247 as a base point.

作業者は、例えば、まず集合基板231(図17(a))を、左側の一対の第1装飾基板56、左下捨て基板262、左側捨て基板263及び左上捨て基板264を含む第1ユニットと、右側の一対の第1装飾基板56、中央捨て基板261、右下捨て基板265、右側捨て基板266及び右上捨て基板267を含む第2ユニットと、に分割する。その後、第1ユニットにおいて、一対の第1装飾基板56と左側捨て基板263とを分割することにより2枚の第1装飾基板56を取り出すことができる。また、第2ユニットにおいて、一対の第1装飾基板56と中央捨て基板261とを分割するとともに、当該一対の第1装飾基板56と右側捨て基板266とを分割することにより、2枚の第1装飾基板56を取り出すことができる。なお、4つの第1装飾基板56を取り出すために集合基板231を分割する順番は任意である。 For example, the operator first attaches the assembly board 231 (FIG. 17A) to a first unit including a pair of left first decorative boards 56, a left lower discard board 262, a left discard board 263, and an upper left discard board 264. It is divided into a pair of the first decorative substrate 56 on the right side, a central waste substrate 261 and a second unit including a lower right discard substrate 265, a right discard substrate 266 and an upper right discard substrate 267. After that, in the first unit, the two first decorative substrates 56 can be taken out by dividing the pair of the first decorative substrate 56 and the left side discard substrate 263. Further, in the second unit, the pair of the first decorative substrate 56 and the central discard substrate 261 are divided, and the pair of the first decorative substrate 56 and the right side discard substrate 266 are divided into two first pieces. The decorative substrate 56 can be taken out. The order in which the assembly substrate 231 is divided in order to take out the four first decorative substrates 56 is arbitrary.

分割の基点とする分割溝232〜247に刃部282aを当接させた状態で、当該刃部282aを支点として集合基板231を谷割りすることにより、分割の基点が分割溝232〜247からずれてしまうことを防止できる。これにより、集合基板231の分割に際して小型チップ部品と第1装飾基板56との接続箇所に作用し得る応力を最小限に抑えることができるとともに、小型チップ部品自体に作用し得る応力を最小限に抑えることができる。 With the blade portion 282a in contact with the split groove 232-247 which is the base point of the division, the assembly substrate 231 is divided into valleys with the blade portion 282a as a fulcrum, so that the base point of the division shifts from the division groove 223-247. It can be prevented from being lost. As a result, the stress that can be applied to the connection point between the small chip component and the first decorative substrate 56 when the assembly board 231 is divided can be minimized, and the stress that can be applied to the small chip component itself can be minimized. It can be suppressed.

第2実装面95を下方に押し込むことで集合基板231を谷割りする構成であることにより、第2実装面95を上方に引き上げることで集合基板231を谷割りする構成と比較して、作業者が集合基板231を分割するための力をかけ易くなっている。また、中央捨て基板261、左側捨て基板263及び右側捨て基板266において、凹部284〜287(図17(a))が一対の第1装飾基板56の間に設けられていることにより、第1装飾基板56に搭載されている電子部品に作用する応力が増大してしまうことを防止しながら、分割治具281に集合基板231を固定することが可能となっている。 Since the assembly board 231 is divided into valleys by pushing the second mounting surface 95 downward, the operator is compared with the configuration in which the assembly board 231 is divided into valleys by pulling up the second mounting surface 95. Is easy to apply a force for dividing the collective substrate 231. Further, in the central discard substrate 261 and the left discard substrate 263 and the right discard substrate 266, the recesses 284 to 287 (FIG. 17A) are provided between the pair of first decorative substrates 56, so that the first decoration is provided. It is possible to fix the collective substrate 231 to the dividing jig 281 while preventing the stress acting on the electronic components mounted on the substrate 56 from increasing.

図8(a)を参照しながら既に説明したとおり、第1装飾基板56には固定貫通孔56d〜56gが設けられており、小型チップ部品は貫通孔周辺領域211a〜211dを避けて配置されている。このため、図18(c)に示すように、第1板面268(第1実装面84)を下に向けて中央捨て基板261、左側捨て基板263及び右側捨て基板266のいずれかを起立部283bに固定した状態で第2板面269側に下向きの力を加えて起立部283bからはみ出している部分を下方に押し込んで集合基板231を分割する際に、下方に押し込む箇所として当該固定貫通孔56d〜56g付近を選択することができる。これにより、第1板面268側(第1実装面84側)に実装されている小型チップ部品に作用し得る応力を最小限に抑えることができる。 As already described with reference to FIG. 8A, the first decorative substrate 56 is provided with fixed through holes 56d to 56 g, and the small chip components are arranged so as to avoid the through hole peripheral regions 211a to 211d. There is. Therefore, as shown in FIG. 18 (c), one of the central discard substrate 261 and the left discard substrate 263 and the right discard substrate 266 is raised with the first plate surface 268 (first mounting surface 84) facing downward. When a downward force is applied to the second plate surface 269 side in a state of being fixed to 283b and the portion protruding from the upright portion 283b is pushed downward to divide the assembly board 231, the fixed through hole is pushed downward. The vicinity of 56d to 56g can be selected. As a result, the stress that can be applied to the small chip components mounted on the first plate surface 268 side (first mounting surface 84 side) can be minimized.

既に説明したとおり、分割溝232〜247は、集合基板231の第1板面268側のみに形成されており、第2板面269側には形成されていない。このため、作業者は、分割溝232〜247が形成されている側の板面(第1板面268)を下向きにして集合基板231を分割治具281にセットすればよく、誤って集合基板231が山割りされてしまう可能性が低減されている。 As described above, the dividing grooves 223 to 247 are formed only on the first plate surface 268 side of the assembly substrate 231 and not on the second plate surface 269 side. Therefore, the operator may set the assembly board 231 on the division jig 281 with the plate surface (first plate surface 268) on the side where the division grooves 223 to 247 are formed facing downward, and the assembly substrate may be erroneously set. The possibility that the 231 is split into mountains is reduced.

図17(a)に示すように、集合基板231内に存在する16個の分割溝232〜247は第1方向DR1に延在している。これらの分割溝232〜247の延在方向は互いに平行である。また、図8(a)〜図8(c)を参照しながら既に説明したとおり、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143〜149(図11))は、当該小型チップ部品の長手方向が集合基板231内に存在する16個の分割溝232〜247に平行となる態様で、第1装飾基板56に実装されている。このため、小型チップ部品の長手方向が分割溝232〜247の延在方向に直交する構成と比較して、分割溝232〜247を基点として集合基板231が分割される際に小型チップ部品と第1装飾基板56との接続箇所に作用し得る応力が低減されているとともに、小型チップ部品自体に作用し得る応力が低減されている。 As shown in FIG. 17A, the 16 dividing grooves 223 to 247 existing in the assembly substrate 231 extend in the first direction DR1. The extending directions of these dividing grooves 223 to 247 are parallel to each other. Further, as already described with reference to FIGS. 8 (a) to 8 (c), the small chip components (bypass capacitor 85 and small chip resistors 87, 143 to 149 (FIG. 11)) are the small chip components. Is mounted on the first decorative substrate 56 in such a manner that the longitudinal direction of the above is parallel to the 16 dividing grooves 232 to 247 existing in the collective substrate 231. Therefore, as compared with the configuration in which the longitudinal direction of the small chip component is orthogonal to the extending direction of the dividing groove 223 to 247, when the assembly substrate 231 is divided with the dividing groove 223 to 247 as the base point, the small chip component and the first 1 The stress that can act on the connection point with the decorative substrate 56 is reduced, and the stress that can act on the small chip component itself is reduced.

図17(a)に示すように、集合基板231において、バイパスコンデンサ85が搭載されている領域に対応する箇所にはスリット255〜258が設けられている。既に説明したとおり、スリット255〜258は、細長い長孔状であり、分割溝233,234,240,247よりも幅広に形成されている。分割溝232〜247を基点として集合基板231が谷割りされる際にスリット255〜258の周辺に作用し得る応力は、分割溝232〜247の周辺に作用し得る応力よりも小さい。バイパスコンデンサ85の搭載領域の対応箇所にスリット255〜258が設けられていることにより、集合基板231が分割される際にバイパスコンデンサ85と第1装飾基板56との接続箇所に作用し得る応力が低減されているとともに、バイパスコンデンサ85自体に作用し得る応力が低減されている。 As shown in FIG. 17A, slits 255 to 258 are provided in the assembly substrate 231 at a location corresponding to the region where the bypass capacitor 85 is mounted. As described above, the slits 255 to 258 have an elongated elongated hole shape and are formed wider than the dividing grooves 233, 234, 240 and 247. The stress that can be applied to the periphery of the slits 255 to 258 when the assembly substrate 231 is valley-divided with the dividing groove 223 to 247 as the base point is smaller than the stress that can be applied to the periphery of the dividing groove 223 to 247. Since the slits 255 to 258 are provided in the corresponding portions of the mounting area of the bypass capacitor 85, the stress that can act on the connection portion between the bypass capacitor 85 and the first decorative substrate 56 when the assembly substrate 231 is divided is applied. At the same time, the stress that can act on the bypass capacitor 85 itself is reduced.

図8(a),(b)に示すように、バイパスコンデンサ85は、LEDドライバ126よりも階段状凹部56a側に配置されている。図17(a)を参照しながら既に説明したとおり、集合基板231において階段状凹部56a側には分割溝233,234,240,247は設けられていない。バイパスコンデンサ85がLEDドライバ126を挟んで分割溝233,234,240,247の逆側に配置されていることにより、分割溝233,234,240,247を基点として集合基板231が分割される際にバイパスコンデンサ85と第1装飾基板56との接続箇所に作用し得る応力を低減することができるとともに、バイパスコンデンサ85自体に作用し得る応力を低減することができる。これにより、集合基板231を分割する際に、バイパスコンデンサ85と第1装飾基板56との接続箇所が破壊されてしまう可能性が低減されているとともに、バイパスコンデンサ85自体が破壊される可能性が低減されている。 As shown in FIGS. 8A and 8B, the bypass capacitor 85 is arranged on the stepped recess 56a side of the LED driver 126. As already described with reference to FIG. 17A, the assembly substrate 231 is not provided with the dividing grooves 233, 234, 240, 247 on the stepped recess 56a side. When the assembly board 231 is divided with the dividing groove 233, 234, 240, 247 as the base point because the bypass capacitor 85 is arranged on the opposite side of the dividing grooves 233, 234, 240, 247 with the LED driver 126 interposed therebetween. In addition, the stress that can act on the connection point between the bypass capacitor 85 and the first decorative substrate 56 can be reduced, and the stress that can act on the bypass capacitor 85 itself can be reduced. As a result, when the assembly board 231 is divided, the possibility that the connection point between the bypass capacitor 85 and the first decorative board 56 is destroyed is reduced, and the possibility that the bypass capacitor 85 itself is destroyed is reduced. It has been reduced.

図8(b),(c)を参照しながら既に説明したとおり、バイパスコンデンサ85の電極85a,85bに対応するパッド171a,171bの離間方向、及び小型チップ抵抗器87の電極87a,87bに対応するパッド176a,176bの離間方向は、第1方向DR1である。リフロー工程において集合基板231を当該共通の離間方向(第1方向DR1)に直交する方向(第2方向DR2)又は略直交する方向に搬送することにより、バイパスコンデンサ85の一対の電極85a,85bに対応する一対のパッド171a,171bの上に塗布されている半田ペーストの加熱が開始されるタイミングを揃えることができるとともに、小型チップ抵抗器87の一対の電極87a,87bに対応する一対のパッド176a,176bの上に塗布されている半田ペーストの加熱が開始されるタイミングを揃えることができる。これにより、複数の小型チップ部品の回転及びチップ立ちの発生を防止することができる。図17(a)に示すように、左側捨て基板263の第1板面268側には、リフロー工程における集合基板231の搬送方向を確認可能とする認識マーク288が設けられている。また、図示は省略するが、左側捨て基板263の第2板面269側にも、リフロー工程における集合基板231の搬送方向を確認可能とする認識マークが設けられている。これにより、作業者が集合基板231の搬送方向を間違えてしまう可能性が低減されている。 As already described with reference to FIGS. 8 (b) and 8 (c), it corresponds to the separation direction of the pads 171a and 171b corresponding to the electrodes 85a and 85b of the bypass capacitor 85 and the electrodes 87a and 87b of the small chip resistor 87. The separation direction of the pads 176a and 176b is the first direction DR1. In the reflow step, by transporting the assembly substrate 231 in a direction orthogonal to the common separation direction (first direction DR1) (second direction DR2) or in a direction substantially orthogonal to the common separation direction (first direction DR1), the assembly substrate 231 is transferred to the pair of electrodes 85a and 85b of the bypass capacitor 85. The timing at which the heating of the solder paste applied on the pair of pads 171a and 171b can be started can be aligned, and the pair of pads 176a corresponding to the pair of electrodes 87a and 87b of the small chip resistor 87 can be aligned. , The timing at which the heating of the solder paste applied on the 176b is started can be aligned. This makes it possible to prevent the rotation of a plurality of small chip components and the occurrence of chip standing. As shown in FIG. 17A, a recognition mark 288 is provided on the first plate surface 268 side of the left side discarded substrate 263 so that the transport direction of the assembled substrate 231 in the reflow process can be confirmed. Further, although not shown, a recognition mark is also provided on the second plate surface 269 side of the left side discarded substrate 263 so that the transport direction of the assembled substrate 231 in the reflow process can be confirmed. As a result, the possibility that the operator makes a mistake in the transport direction of the collective substrate 231 is reduced.

図8(a)を参照しながら既に説明したとおり、LEDドライバ126が第1装飾基板56の外縁から10mm未満の領域を含む領域に配置されている構成において、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143〜149(図11))は第1装飾基板56の外縁から10mm以上離して配置されている。既に説明したとおり、第1装飾基板56に実装されている各種電子部品のうち小型チップ部品と第1装飾基板56との接続箇所は、他の電子部品と第1装飾基板56との接続箇所と比較して、機械的強度が低い。また、第1装飾基板56の外縁から10mm以内の領域は、集合基板231(図17)において分割溝232〜247(図17)の近傍に存在している可能性のある領域であるとともに、集合基板231を谷割りするために力が加えられる可能性のある領域である。第1装飾基板56の外縁から10mm以上離して小型チップ部品が配置されていることにより、集合基板231の分割に際して小型チップ部品と第1装飾基板56との接続箇所に作用し得る応力の最大値が低減されているとともに、小型チップ部品自体に作用し得る応力の最大値が低減されている。 As already described with reference to FIG. 8 (a), in a configuration in which the LED driver 126 is arranged in an area including an area of less than 10 mm from the outer edge of the first decorative substrate 56, small chip components (bypass capacitor 85 and small size). The chip resistors 87, 143 to 149 (FIG. 11) are arranged at a distance of 10 mm or more from the outer edge of the first decorative substrate 56. As described above, among the various electronic components mounted on the first decorative board 56, the connection points between the small chip components and the first decorative board 56 are the connection points between the other electronic components and the first decorative board 56. In comparison, the mechanical strength is low. Further, the region within 10 mm from the outer edge of the first decorative substrate 56 is a region that may exist in the vicinity of the dividing grooves 223 to 247 (FIG. 17) in the assembly substrate 231 (FIG. 17) and is aggregated. This is an area where a force may be applied to split the substrate 231 into valleys. Since the small chip components are arranged at a distance of 10 mm or more from the outer edge of the first decorative substrate 56, the maximum value of stress that can act on the connection point between the small chip components and the first decorative substrate 56 when the assembly substrate 231 is divided. Is reduced, and the maximum value of stress that can act on the small chip component itself is reduced.

<パチンコ機10の電気的構成>
図19は、パチンコ機10の電気的構成を示すブロック図である。
<Electrical configuration of pachinko machine 10>
FIG. 19 is a block diagram showing an electrical configuration of the pachinko machine 10.

主制御装置60は、遊技の主たる制御を司る主制御基板61と、電源を監視する停電監視基板67と、を具備している。主制御基板61には、MPU62が搭載されている。MPU62には、制御部及び演算部を含む演算処理装置である主側CPU63の他に、主側ROM64及び主側RAM65が内蔵されている。なお、MPU62には、上記素子以外に、割込回路、タイマ回路、データ入出力回路、乱数発生器としての各種カウンタ回路などが内蔵されている。 The main control device 60 includes a main control board 61 that controls the main control of the game, and a power failure monitoring board 67 that monitors the power supply. The MPU 62 is mounted on the main control board 61. The MPU 62 contains a main ROM 64 and a main RAM 65 in addition to the main CPU 63, which is an arithmetic processing unit including a control unit and an arithmetic unit. In addition to the above elements, the MPU 62 has a built-in interrupt circuit, timer circuit, data input / output circuit, various counter circuits as a random number generator, and the like.

主側ROM64は、NOR型フラッシュメモリ及びNAND型フラッシュメモリなどの記憶保持に外部からの電力供給が不要なメモリ(すなわち、不揮発性記憶手段)であり、読み出し専用として利用される。主側ROM64は、主側CPU63により実行される各種の制御プログラムや固定値データを記憶している。 The main ROM 64 is a memory (that is, a non-volatile storage means) that does not require external power supply for storage retention such as a NOR type flash memory and a NAND type flash memory, and is used only for reading. The main ROM 64 stores various control programs and fixed value data executed by the main CPU 63.

主側RAM65は、SRAM及びDRAMなどの記憶保持に外部からの電力供給が必要なメモリ(すなわち、揮発性記憶手段)であり、読み書き両用として利用される。主側RAM65は、ランダムアクセスが可能であるとともに、同一のデータ容量で比較した場合に主側ROM64よりも読み出しに要する時間が早いものとなっている。主側RAM65は、主側ROM64内に記憶されている制御プログラムの実行に対して各種のデータなどを一時的に記憶する。 The main RAM 65 is a memory (that is, a volatile storage means) that requires external power supply for storage retention such as SRAM and DRAM, and is used for both reading and writing. The main RAM 65 can be randomly accessed, and the time required for reading is faster than that of the main ROM 64 when compared with the same data capacity. The main RAM 65 temporarily stores various data and the like for the execution of the control program stored in the main ROM 64.

主側CPU63では遊技履歴を管理するための処理が実行される。主側CPU63は、一般入賞口31、特電入賞装置32、第1作動口33、第2作動口34及びアウト口24aへの遊技球の入球履歴を把握するとともに、その把握した入球履歴に応じて一般入賞口31、特電入賞装置32、第1作動口33及び第2作動口34への入球頻度を把握する。また、主側CPU63は後述する開閉実行モード及び高頻度サポートモードの発生頻度を把握する。 The main CPU 63 executes a process for managing the game history. The main CPU 63 grasps the entry history of the game ball into the general winning opening 31, the special electric winning device 32, the first operating opening 33, the second operating opening 34, and the out opening 24a, and the grasped entry history Accordingly, the frequency of entering the ball into the general winning opening 31, the special electric winning device 32, the first operating opening 33, and the second operating opening 34 is grasped. Further, the main CPU 63 grasps the frequency of occurrence of the open / close execution mode and the high frequency support mode, which will be described later.

MPU62には、入力ポート及び出力ポートがそれぞれ設けられている。MPU62の入力側には主制御装置60に設けられた停電監視基板67及び払出制御装置77が接続されている。停電監視基板67には動作電力を供給する機能を有する電源・発射制御装置78が接続されており、MPU62には停電監視基板67を介して動作電力が供給される。 The MPU 62 is provided with an input port and an output port, respectively. A power failure monitoring board 67 and a payout control device 77 provided in the main control device 60 are connected to the input side of the MPU 62. A power supply / emission control device 78 having a function of supplying operating power is connected to the power failure monitoring board 67, and operating power is supplied to the MPU 62 via the power failure monitoring board 67.

MPU62の入力側には、各入球検知センサ42a〜49aといった各種センサが接続されている。各入球検知センサ42a〜49aには、既に説明したとおり、第1入賞口検知センサ42a、第2入賞口検知センサ43a、第3入賞口検知センサ44a、特電検知センサ45a、第1作動口検知センサ46a、第2作動口検知センサ47a、アウト口検知センサ48a及びゲート検知センサ49aが含まれる。これら入球検知センサ42a〜49aの検知結果に基づいて、主側CPU63にて各入球部への入球判定が行われる。また、主側CPU63では第1作動口33への入賞に基づいて各種抽選が実行されるとともに第2作動口34への入賞に基づいて各種抽選が実行される。 Various sensors such as ball entry detection sensors 42a to 49a are connected to the input side of the MPU 62. As described above, the ball entry detection sensors 42a to 49a include the first winning opening detection sensor 42a, the second winning opening detection sensor 43a, the third winning opening detection sensor 44a, the special electric detection sensor 45a, and the first operating opening detection sensor. A sensor 46a, a second operating port detection sensor 47a, an out port detection sensor 48a, and a gate detection sensor 49a are included. Based on the detection results of the ball entry detection sensors 42a to 49a, the main CPU 63 determines the entry into each entry portion. Further, in the main CPU 63, various lottery is executed based on the winning of the first operating port 33, and various lottery is executed based on the winning of the second operating port 34.

MPU62の入力側には、主制御基板61に設けられた設定キー挿入部68a、更新ボタン68b及びリセットボタン68cが設けられている。設定キー挿入部68aには図示しないセンサが設けられており、当該センサにより当該設定キー挿入部68aがON操作の位置及びOFF操作の位置のいずれに配置されているのかが検知される。そして、主側CPU63はそのセンサからの検知結果に基づいて設定キー挿入部68aがON操作の位置及びOFF操作の位置のいずれに配置されているのかを特定する。更新ボタン68bには図示しないセンサが設けられており、当該センサにより更新ボタン68bが押圧操作されているか否かが検知される。そして、主側CPU63はそのセンサからの検知結果に基づいて更新ボタン68bが押圧操作されているか否かを特定する。リセットボタン68cには図示しないセンサが設けられており、当該センサによりリセットボタン68cが押圧操作されているか否かが検知される。そして、主側CPU63はそのセンサからの検知結果に基づいてリセットボタン68cが押圧操作されているか否かを特定する。 On the input side of the MPU 62, a setting key insertion portion 68a, an update button 68b, and a reset button 68c provided on the main control board 61 are provided. The setting key insertion unit 68a is provided with a sensor (not shown), and the sensor detects whether the setting key insertion unit 68a is located at the ON operation position or the OFF operation position. Then, the main CPU 63 specifies whether the setting key insertion unit 68a is located at the ON operation position or the OFF operation position based on the detection result from the sensor. The update button 68b is provided with a sensor (not shown), and the sensor detects whether or not the update button 68b is pressed. Then, the main CPU 63 specifies whether or not the update button 68b is pressed based on the detection result from the sensor. The reset button 68c is provided with a sensor (not shown), and the sensor detects whether or not the reset button 68c is pressed. Then, the main CPU 63 specifies whether or not the reset button 68c is pressed based on the detection result from the sensor.

MPU62の出力側には、停電監視基板67、払出制御装置77及び音声発光制御装置81が接続されている。払出制御装置77には、例えば、上記入球部のうち入球の発生が遊技球の払い出しに対応する賞球対応入球部に遊技球が入球したことに基づいて賞球コマンドが出力される。音声発光制御装置81には、変動用コマンド、種別コマンド及びオープニングコマンドなどの各種コマンドが出力される。 A power failure monitoring board 67, a payout control device 77, and a voice emission control device 81 are connected to the output side of the MPU 62. The payout control device 77 outputs, for example, a prize ball command based on the fact that the game ball has entered the prize ball corresponding entry unit corresponding to the payout of the game ball in the above-mentioned entry unit. NS. Various commands such as fluctuation commands, type commands, and opening commands are output to the voice emission control device 81.

MPU62の出力側には、特電入賞装置32の開閉扉32aを開閉動作させる特電用の駆動部32b、第2作動口34の普電役物34aを開閉動作させる普電用の駆動部34b、特図ユニット37及び普図ユニット38が接続されている。ちなみに、特図ユニット37には、特図表示部37a及び特図保留表示部37bが設けられているが、これらの全てがMPU62の出力側に接続されている。同様に、普図ユニット38には、普図表示部38a及び普図保留表示部38bが設けられているが、これらの全てがMPU62の出力側に接続されている。主制御基板61には各種ドライバ回路が設けられており、当該ドライバ回路を通じてMPU62は各種駆動部及び各種表示部の駆動制御を実行する。 On the output side of the MPU 62, there is a drive unit 32b for special electric power that opens and closes the opening / closing door 32a of the special electric winning device 32, and a drive unit 34b for general electric power that opens and closes the general electric accessory 34a of the second operating port 34. The figure unit 37 and the normal figure unit 38 are connected. Incidentally, the special figure unit 37 is provided with a special figure display unit 37a and a special figure hold display unit 37b, all of which are connected to the output side of the MPU 62. Similarly, the normal drawing unit 38 is provided with a normal drawing display unit 38a and a normal drawing holding display unit 38b, all of which are connected to the output side of the MPU 62. Various driver circuits are provided on the main control board 61, and the MPU 62 executes drive control of various drive units and various display units through the driver circuits.

つまり、開閉実行モードにおいては特電入賞装置32が開閉されるように、主側CPU63において特電用の駆動部32bの駆動制御が実行される。また、普電役物34aの開放状態当選となった場合には、普電役物34aが開閉されるように、主側CPU63において普電用の駆動部34bの駆動制御が実行される。また、各遊技回に際しては、主側CPU63において特図表示部37aの表示制御が実行される。また、普電役物34aを開放状態とするか否かの抽選結果を明示する場合に、主側CPU63において普図表示部38aの表示制御が実行される。また、第1作動口33若しくは第2作動口34への入賞が発生した場合、又は特図表示部37aにおいて変動表示が開始される場合に、主側CPU63において特図保留表示部37bの表示制御が実行され、スルーゲート35への入賞が発生した場合、又は普図表示部38aにおいて変動表示が開始される場合に、主側CPU63において普図保留表示部38bの表示制御が実行される。 That is, in the open / close execution mode, the drive control of the special electric drive unit 32b is executed in the main CPU 63 so that the special electric winning device 32 is opened / closed. Further, when the open state of the utility accessory 34a is won, the drive control of the drive unit 34b for the utility is executed in the main CPU 63 so that the utility accessory 34a is opened and closed. Further, at each game round, the display control of the special figure display unit 37a is executed on the main CPU 63. Further, when the lottery result of whether or not to open the general electric accessory 34a is clearly shown, the display control of the general drawing display unit 38a is executed in the main CPU 63. Further, when a prize is awarded to the first operating port 33 or the second operating port 34, or when the variable display is started in the special figure display unit 37a, the display control of the special figure hold display unit 37b is performed on the main CPU 63. Is executed, and when a prize is won in the through gate 35, or when the variable display is started in the normal figure display unit 38a, the display control of the normal figure hold display unit 38b is executed in the main CPU 63.

MPU62の出力側には第1〜第3報知用表示装置69a〜69cが接続されている。第1〜第3報知用表示装置69a〜69cでは、遊技履歴の管理結果の表示が行われる。また、パチンコ機10の設定状態の変更に際しては第3報知用表示装置69cにて現状の設定値の表示が行われる。第1〜第3報知用表示装置69a〜69cは主側CPU63により表示制御される。 The first to third notification display devices 69a to 69c are connected to the output side of the MPU 62. The first to third notification display devices 69a to 69c display the management result of the game history. Further, when the setting state of the pachinko machine 10 is changed, the current set value is displayed on the third notification display device 69c. The display control of the first to third notification display devices 69a to 69c is performed by the main CPU 63.

停電監視基板67は、主制御基板61と電源・発射制御装置78とを中継し、電源・発射制御装置78から出力される最大電圧である直流安定24ボルトの電圧を監視する。払出制御装置77は、主制御装置60から受信した賞球コマンドに基づいて、払出装置76により賞球や貸し球の払出制御を行うものである。 The power failure monitoring board 67 relays between the main control board 61 and the power supply / emission control device 78, and monitors the DC stable 24 volt voltage, which is the maximum voltage output from the power supply / emission control device 78. The payout control device 77 controls the payout of prize balls and rental balls by the payout device 76 based on the prize ball command received from the main control device 60.

電源・発射制御装置78は、例えば、遊技ホール等における商用電源(外部電源)に接続されている。そして、その商用電源から供給される外部電力に基づいて主制御基板61や払出制御装置77等に対して各々に必要な動作電力を生成するとともに、その生成した動作電力を供給する。ちなみに、電源・発射制御装置78にはバックアップ用コンデンサなどの電断時用電源部が設けられており、パチンコ機10の電源がOFF状態の場合であっても当該電断時用電源部から主制御装置60の主側RAM65及び払出制御装置77に記憶保持用の電力が供給される。また、電源・発射制御装置78は遊技球発射機構27の発射制御を担うものであり、遊技球発射機構27は所定の発射条件が整っている場合に駆動される。また、払出機構部73には既に説明したとおり電源スイッチが設けられており、電源スイッチがON操作されることによりパチンコ機10への動作電力の供給が開始され、電源スイッチがOFF操作されることによりパチンコ機10への動作電力の供給が停止される。 The power supply / launch control device 78 is connected to, for example, a commercial power supply (external power supply) in a game hall or the like. Then, based on the external power supplied from the commercial power source, the operating power required for each of the main control board 61, the payout control device 77, and the like is generated, and the generated operating power is supplied. By the way, the power supply / emission control device 78 is provided with a power supply unit for power failure such as a backup capacitor, and even when the power of the pachinko machine 10 is in the OFF state, the power supply unit for power failure is mainly used. Power for storage retention is supplied to the main RAM 65 of the control device 60 and the payout control device 77. Further, the power supply / launch control device 78 is responsible for launch control of the game ball launch mechanism 27, and the game ball launch mechanism 27 is driven when predetermined launch conditions are met. Further, the payout mechanism unit 73 is provided with a power switch as described above, and when the power switch is turned on, the supply of operating power to the pachinko machine 10 is started and the power switch is turned off. The supply of operating power to the pachinko machine 10 is stopped.

音声発光制御装置81は、主制御装置60から受信した各種コマンドに基づいて、前扉枠14に設けられたスピーカ部53を駆動制御する。また、既に説明したとおり、音声発光制御装置81は、第1装飾基板56に実装されているLEDチップ127〜142及び第2装飾基板57に実装されているLEDチップの発光制御を行う。さらにまた、音声発光制御装置81は、表示制御装置82を制御する。表示制御装置82は、音声発光制御装置81から受信したコマンドに基づいて、図柄表示装置41の表示制御を実行する。 The voice emission control device 81 drives and controls the speaker unit 53 provided on the front door frame 14 based on various commands received from the main control device 60. Further, as described above, the voice emission control device 81 controls the emission of the LED chips 127 to 142 mounted on the first decorative substrate 56 and the LED chips mounted on the second decorative substrate 57. Furthermore, the voice emission control device 81 controls the display control device 82. The display control device 82 executes the display control of the symbol display device 41 based on the command received from the voice emission control device 81.

<主側CPU63にて各種抽選を行うための電気的構成>
次に、主側CPU63にて各種抽選を行うための電気的な構成について図20を用いて説明する。
<Electrical configuration for performing various lottery on the main CPU 63>
Next, an electrical configuration for performing various lottery on the main CPU 63 will be described with reference to FIG. 20.

主側CPU63は遊技に際し各種カウンタ情報を用いて、大当たり発生抽選、特図表示部37aの表示の設定、図柄表示装置41の図柄表示の設定、普図表示部38aの表示の設定などを行うこととしており、具体的には、図20に示すように、当たり発生の抽選に使用する当たり乱数カウンタC1と、大当たり種別を判定する際に使用する大当たり種別カウンタC2と、図柄表示装置41が外れ変動する際のリーチ発生抽選に使用するリーチ乱数カウンタC3と、当たり乱数カウンタC1の初期値設定に使用する乱数初期値カウンタCINIと、特図表示部37a及び図柄表示装置41における表示継続時間を決定する変動種別カウンタCSと、を用いることとしている。さらに、第2作動口34の普電役物34aを普電開放状態とするか否かの抽選に使用する普電役物開放カウンタC4を用いることとしている。なお、上記各カウンタC1〜C3,CINI,CS,C4は、主側RAM65の各種カウンタエリア65bに設けられている。 The main CPU 63 uses various counter information during the game to perform a big hit generation lottery, a setting of the display of the special figure display unit 37a, a setting of the symbol display of the symbol display device 41, a setting of the display of the normal figure display unit 38a, and the like. Specifically, as shown in FIG. 20, the hit random number counter C1 used for the lottery for the occurrence of hits, the jackpot type counter C2 used for determining the jackpot type, and the symbol display device 41 are displaced and fluctuate. The reach random number counter C3 used for the reach generation lottery, the random number initial value counter CINI used for setting the initial value of the winning random number counter C1, and the display duration in the special figure display unit 37a and the symbol display device 41 are determined. The variable type counter CS is used. Further, the general electric accessory opening counter C4 used for the lottery as to whether or not the general electric accessory 34a of the second operating port 34 is set to the general electric accessory open state is used. The counters C1 to C3, CINI, CS, and C4 are provided in various counter areas 65b of the main RAM 65.

各カウンタC1〜C3,CINI,CS,C4は、その更新の都度前回値に1が加算され、最大値に達した後に「0」に戻るループカウンタとなっている。各カウンタは短時間間隔で更新される。当たり乱数カウンタC1、大当たり種別カウンタC2及びリーチ乱数カウンタC3に対応した情報は、第1作動口33又は第2作動口34への入賞が発生した場合に、主側RAM65に取得情報記憶手段として設けられた保留格納エリア65aに格納される。 Each of the counters C1 to C3, CINI, CS, and C4 is a loop counter in which 1 is added to the previous value each time the counter is updated, and the counter returns to "0" after reaching the maximum value. Each counter is updated at short intervals. Information corresponding to the hit random number counter C1, the jackpot type counter C2, and the reach random number counter C3 is provided in the main RAM 65 as an acquisition information storage means when a prize is won in the first operating port 33 or the second operating port 34. It is stored in the reserved storage area 65a.

保留格納エリア65aは、保留用エリアREと、実行エリアAEとを備えている。保留用エリアREは、第1保留エリアRE1、第2保留エリアRE2、第3保留エリアRE3及び第4保留エリアRE4を備えており、第1作動口33又は第2作動口34への入賞履歴に合わせて、当たり乱数カウンタC1、大当たり種別カウンタC2及びリーチ乱数カウンタC3の各数値情報の組合せが保留情報として、いずれかの保留エリアRE1〜RE4に格納される。 The hold storage area 65a includes a hold area RE and an execution area AE. The holding area RE includes a first holding area RE1, a second holding area RE2, a third holding area RE3, and a fourth holding area RE4, and is recorded in the winning history of the first operating port 33 or the second operating port 34. In addition, the combination of the numerical information of the hit random number counter C1, the jackpot type counter C2, and the reach random number counter C3 is stored as the hold information in any of the hold areas RE1 to RE4.

この場合、第1保留エリアRE1〜第4保留エリアRE4には、第1作動口33又は第2作動口34への入賞が複数回連続して発生した場合に、第1保留エリアRE1→第2保留エリアRE2→第3保留エリアRE3→第4保留エリアRE4の順に各数値情報が時系列的に格納されていく。このように4つの保留エリアRE1〜RE4が設けられていることにより、第1作動口33又は第2作動口34への遊技球の入賞履歴が最大4個まで保留記憶されるようになっている。 In this case, in the first holding area RE1 to the fourth holding area RE4, when the first operating port 33 or the second operating port 34 is awarded a plurality of times in succession, the first holding area RE1 → the second. Each numerical information is stored in the order of the holding area RE2 → the third holding area RE3 → the fourth holding area RE4 in chronological order. By providing the four holding areas RE1 to RE4 in this way, up to four winning histories of the game balls to the first operating port 33 or the second operating port 34 can be held and stored. ..

なお、保留記憶可能な数は、4個に限定されることはなく任意であり、2個、3個又は5個以上といったように他の複数であってもよく、単数であってもよい。 The number that can be stored on hold is not limited to four, and may be any other, such as two, three, or five or more, or may be a single number.

実行エリアAEは、特図表示部37aの変動表示を開始する際に、保留用エリアREの第1保留エリアRE1に格納された各数値情報を移動させるためのエリアであり、1遊技回の開始に際しては実行エリアAEに記憶されている各種数値情報に基づいて、当否判定などが行われる。 The execution area AE is an area for moving each numerical information stored in the first holding area RE1 of the holding area RE when starting the variable display of the special figure display unit 37a, and is the start of one game. At that time, a hit / fail judgment or the like is performed based on various numerical information stored in the execution area AE.

上記各カウンタについて詳細に説明する。 Each of the above counters will be described in detail.

まず、普電役物開放カウンタC4について説明する。普電役物開放カウンタC4は、例えば、0〜250の範囲内で順に1ずつ加算され、最大値に達した後に「0」に戻る構成となっている。普電役物開放カウンタC4は定期的に更新され、スルーゲート35に遊技球が入賞したタイミングで主側RAM65の普電保留エリア65cに格納される。そして、所定のタイミングにおいて、その格納された普電役物開放カウンタC4の値によって普電役物34aを開放状態に制御するか否かの抽選が行われる。 First, the general electric utility opening counter C4 will be described. The general electric utility opening counter C4 is configured to, for example, add 1 in order within the range of 0 to 250, and return to "0" after reaching the maximum value. The general electric accessory opening counter C4 is periodically updated, and is stored in the general electric holding area 65c of the main RAM 65 at the timing when the game ball wins the through gate 35. Then, at a predetermined timing, a lottery is performed as to whether or not to control the general electric accessory 34a to the open state by the value of the stored general electric accessory open counter C4.

本パチンコ機10では、普電役物34aによるサポートの態様が相互に異なるように複数種類のサポートモードが設定されている。詳細には、サポートモードには、遊技領域PAに同様の態様で遊技球の発射が継続されている状況で比較した場合に、第2作動口34の普電役物34aが単位時間当たりに開放状態となる頻度が相対的に高低となるように、高頻度サポートモードと低頻度サポートモードとが設定されている。 In the pachinko machine 10, a plurality of types of support modes are set so that the modes of support by the general electric accessory 34a are different from each other. Specifically, in the support mode, the general electric accessory 34a of the second operating port 34 is opened per unit time when compared in the situation where the launch of the game ball is continued in the game area PA in the same manner. A high-frequency support mode and a low-frequency support mode are set so that the frequency of states is relatively high or low.

高頻度サポートモードと低頻度サポートモードとでは、普電役物開放カウンタC4を用いた普電開放抽選における普電開放状態当選となる確率は同一(例えば、共に4/5)となっているが、高頻度サポートモードでは低頻度サポートモードよりも、普電開放状態当選となった際に普電役物34aが開放状態となる回数が多く設定されており、さらに1回の開放時間が長く設定されている。この場合、高頻度サポートモードにおいて普電開放状態当選となり普電役物34aの開放状態が複数回発生する場合において、1回の開放状態が終了してから次の開放状態が開始されるまでの閉鎖時間は、1回の開放時間よりも短く設定されている。さらにまた、高頻度サポートモードでは低頻度サポートモードよりも、1回の普電開放抽選が行われてから次の普電開放抽選が行われる上で最低限確保される確保時間(すなわち、普図表示部38aにおける1回の表示継続時間)が短く設定されている。 In the high-frequency support mode and the low-frequency support mode, the probability of winning the normal-electricity open state in the general-purpose electric power opening lottery using the general-purpose electric goods opening counter C4 is the same (for example, both are 4/5). In the high-frequency support mode, the number of times the general-purpose accessory 34a is opened when the general-purpose electric accessory 34a is won is set more than in the low-frequency support mode, and one opening time is set longer. Has been done. In this case, in the high frequency support mode, when the open state of the general electric power is won and the open state of the public electric accessory 34a occurs multiple times, from the end of one open state to the start of the next open state. The closing time is set shorter than the one-time opening time. Furthermore, in the high frequency support mode, the minimum secured time is secured for the next public power opening lottery after one public power opening lottery is performed (that is, the normal power drawing), as compared with the low frequency support mode. The duration of one display on the display unit 38a) is set short.

上記のとおり、高頻度サポートモードでは、低頻度サポートモードよりも第2作動口34への入賞が発生する確率が高くなる。換言すれば、低頻度サポートモードでは、第2作動口34よりも第1作動口33への入賞が発生する確率が高くなるが、高頻度サポートモードでは、第1作動口33よりも第2作動口34への入賞が発生する確率が高くなる。そして、第2作動口34への入賞が発生した場合には、所定個数の遊技球の払出が実行されるため、高頻度サポートモードでは、遊技者は持ち球をあまり減らさないようにしながら遊技を行うことができる。 As described above, in the high frequency support mode, the probability of winning the second operating port 34 is higher than in the low frequency support mode. In other words, in the low frequency support mode, the probability of winning the first operating port 33 is higher than that of the second operating port 34, but in the high frequency support mode, the second operation is higher than that of the first operating port 33. The probability that a prize will be awarded to the mouth 34 increases. Then, when a prize is won in the second operating port 34, a predetermined number of game balls are paid out. Therefore, in the high frequency support mode, the player plays a game while not reducing the number of balls held so much. It can be carried out.

なお、高頻度サポートモードを低頻度サポートモードよりも単位時間当たりに普電開放状態となる頻度を高くする上での構成は、上記のものに限定されることはなく、例えば普電開放抽選における普電開放状態当選となる確率を高くする構成としてもよい。また、1回の普電開放抽選が行われてから次の普電開放抽選が行われる上で確保される確保時間(例えば、スルーゲート35への入賞に基づき普図表示部38aにて実行される変動表示の時間)が複数種類用意されている構成においては、高頻度サポートモードでは低頻度サポートモードよりも、短い確保時間が選択され易い又は平均の確保時間が短くなるように設定されていてもよい。さらには、開放回数を多くする、開放時間を長くする、1回の普電開放抽選が行われてから次の普電開放抽選が行われる上で確保される確保時間を短くする、係る確保時間の平均時間を短くする及び当選確率を高くするのうち、いずれか1条件又は任意の組合せの条件を適用することで、低頻度サポートモードに対する高頻度サポートモードの有利性を高めてもよい。 In addition, the configuration for increasing the frequency of the high-frequency support mode to be in the open state per unit time is higher than that of the low-frequency support mode, and the configuration is not limited to the above. It may be configured to increase the probability of winning the public electric open state. In addition, the secured time secured for the next Fuden opening lottery after one Fuden opening lottery is performed (for example, is executed by the Fuzu display unit 38a based on the winning of the through gate 35). In a configuration in which multiple types of variable display times are prepared, the high frequency support mode is set so that a shorter reservation time is easier to select or the average reservation time is shorter than the low frequency support mode. May be good. Furthermore, the number of times of opening is increased, the opening time is lengthened, and the securing time secured for the next public power opening lottery after one public power opening lottery is held is shortened. By applying any one of the conditions or any combination of the conditions of shortening the average time and increasing the winning probability, the advantage of the high frequency support mode over the low frequency support mode may be enhanced.

ここで、既に説明したとおりパチンコ機10には「設定1」〜「設定6」の設定状態が存在しているが、低頻度サポートモードにおける普電役物34aの開放頻度及び開放態様はいずれの設定値であっても同一であるとともに、高頻度サポートモードにおける普電役物34aの開放頻度及び開放態様もいずれの設定値であっても同一となっている。但し、これに限定されることはなく、低頻度サポートモード及び高頻度サポートモードの少なくとも一方について普電役物34aの開放頻度及び開放態様の少なくとも一方がパチンコ機10の設定状態に応じて変動する構成としてもよい。例えば設定値が高いほど、低頻度サポートモードにおいて普電役物34aの開放頻度が高くなる構成としてもよく、低頻度サポートモードにおいて普電役物34aが1回開放状態となる場合における第2作動口34への遊技球の入球確率が高くなる構成としてもよい。また、設定値が高いほど、高頻度サポートモードにおいて普電役物34aの開放頻度が高くなる構成としてもよく、高頻度サポートモードにおいて普電役物34aが1回開放状態となる場合における第2作動口34への遊技球の入球確率が高くなる構成としてもよい。 Here, as described above, the pachinko machine 10 has the setting states of "setting 1" to "setting 6", but whichever is the opening frequency and opening mode of the general electric accessory 34a in the low frequency support mode. The set values are the same, and the opening frequency and opening mode of the general electric accessory 34a in the high frequency support mode are the same regardless of the set values. However, the present invention is not limited to this, and for at least one of the low-frequency support mode and the high-frequency support mode, at least one of the opening frequency and the opening mode of the general electric accessory 34a varies depending on the setting state of the pachinko machine 10. It may be configured. For example, the higher the set value, the higher the frequency of opening the utility accessory 34a in the low frequency support mode. In the low frequency support mode, the second operation when the utility accessory 34a is opened once. The configuration may be such that the probability of the game ball entering the mouth 34 is high. Further, the higher the set value, the higher the frequency of opening the utility accessory 34a in the high frequency support mode. In the high frequency support mode, the utility accessory 34a is opened once. The configuration may be such that the probability of the game ball entering the operating port 34 is high.

次に、当たり乱数カウンタC1について説明する。当たり乱数カウンタC1は、例えば0〜7999の範囲内で順に1ずつ加算され、最大値に達した後に「0」に戻る構成となっている。特に当たり乱数カウンタC1が1周した場合、その時点の乱数初期値カウンタCINIの値が当該当たり乱数カウンタC1の初期値として読み込まれる。なお、乱数初期値カウンタCINIは、当たり乱数カウンタC1と同様のループカウンタである(値=0〜7999)。当たり乱数カウンタC1は定期的に更新され、遊技球が第1作動口33又は第2作動口34に入賞したタイミングで主側RAM65の保留格納エリア65aに格納される。 Next, the winning random number counter C1 will be described. The winning random number counter C1 is configured to be incremented by 1 in order within the range of 0 to 7999, for example, and return to "0" after reaching the maximum value. In particular, when the hit random number counter C1 makes one round, the value of the random number initial value counter CINI at that time is read as the initial value of the hit random number counter C1. The random number initial value counter CINI is a loop counter similar to the hit random number counter C1 (value = 0 to 7999). The winning random number counter C1 is periodically updated and stored in the hold storage area 65a of the main RAM 65 at the timing when the game ball wins the first operating port 33 or the second operating port 34.

大当たり当選となる乱数の値は、主側ROM64に当否テーブルとして記憶されている。図19に示すように、主側ROM64には当否テーブル記憶エリア64aが設けられている。当否テーブル記憶エリア64aには、当否テーブルとして、低確率モード用の低確当否テーブルと、高確率モード用の高確当否テーブルとが記憶されている。 The value of the random number that wins the jackpot is stored in the main ROM 64 as a winning / failing table. As shown in FIG. 19, the main ROM 64 is provided with a pass / fail table storage area 64a. In the hit / miss table storage area 64a, a low probability / hit / fail table for the low probability mode and a high probability / hit / fail table for the high probability mode are stored as the hit / miss table.

低確当否テーブルは、「設定1」〜「設定6」の設定状態に1対1で対応させて設けられている。つまり、パチンコ機10の設定状態が「設定1」である場合に参照される設定1用の低確当否テーブルと、パチンコ機10の設定状態が「設定2」である場合に参照される設定2用の低確当否テーブルと、パチンコ機10の設定状態が「設定3」である場合に参照される設定3用の低確当否テーブルと、パチンコ機10の設定状態が「設定4」である場合に参照される設定4用の低確当否テーブルと、パチンコ機10の設定状態が「設定5」である場合に参照される設定5用の低確当否テーブルと、パチンコ機10の設定状態が「設定6」である場合に参照される設定6用の低確当否テーブルと、が存在している。 The low accuracy / rejection table is provided so as to have a one-to-one correspondence with the setting states of "setting 1" to "setting 6". That is, the low accuracy table for setting 1 referred to when the setting state of the pachinko machine 10 is "setting 1", and the setting 2 referred to when the setting state of the pachinko machine 10 is "setting 2". When the setting state of the pachinko machine 10 is "setting 4" and the low accuracy table for setting 3 referred to when the setting state of the pachinko machine 10 is "setting 3". The low accuracy table for setting 4 referred to in the above, the low accuracy table for setting 5 referred to when the setting state of the pachinko machine 10 is "setting 5", and the setting state of the pachinko machine 10 is "setting 5". There is a low probability table for setting 6 that is referred to in the case of "setting 6".

これら低確当否テーブルは高い設定値ほど大当たり結果の当選確率が高くなるように設定されている。具体的には、設定1用の低確当否テーブルが参照された場合には1/320で大当たり結果となり、設定2用の低確当否テーブルが参照された場合には約1/308で大当たり結果となり、設定3用の低確当否テーブルが参照された場合には約1/278で大当たり結果となり、設定4用の低確当否テーブルが参照された場合には約1/286で大当たり結果となり、設定5用の低確当否テーブルが参照された場合には約1/276で大当たり結果となり、設定6用の低確当否テーブルが参照された場合には約1/267で大当たり結果となる。これにより、パチンコ機10の設定状態が高い設定値である方が低確率モードにおいて大当たり結果が発生し易くなり、遊技者にとって有利となる。 These low probability / failure tables are set so that the higher the set value, the higher the winning probability of the jackpot result. Specifically, when the low probability / failure table for setting 1 is referred to, a jackpot result is obtained at 1/320, and when the low probability / failure table for setting 2 is referred to, a jackpot result is obtained at about 1/308. When the low probability / failure table for setting 3 is referred to, a big hit result is obtained at about 1/278, and when the low probability / failure table for setting 4 is referred to, a big hit result is obtained at about 1/286. When the low probability / failure table for setting 5 is referred to, a jackpot result is obtained at about 1/276, and when the low probability / failure table for setting 6 is referred to, a jackpot result is obtained at about 1/267. As a result, when the setting state of the pachinko machine 10 is a high setting value, a big hit result is likely to occur in the low probability mode, which is advantageous for the player.

一方、高確当否テーブルは、「設定1」〜「設定6」のいずれの設定状態であっても共通となるように1種類のみ設けられている。高確当否テーブルは「設定1」〜「設定6」のいずれの設定状態であっても低確当否テーブルよりも大当たり結果の当選確率が高くなるように設定されている。具体的には、高確当否テーブルが参照された場合には約1/30で大当たり結果となる。これにより、パチンコ機10の設定状態に関係なく高確率モードを低確率モードよりも有利な状態とすることが可能となる。また、最も低い設定状態である「設定1」であっても高確率モードとなることで最も高い設定状態である「設定6」の低確率モードよりも大当たり結果となる確率を高くすることが可能となる。また、高確率モードについてはパチンコ機10の設定状態による有利又は不利が生じないようにすることが可能となるとともに、高確当否テーブルを主側ROM64にて予め記憶するための記憶容量を抑えることが可能となる。 On the other hand, only one type of high accuracy / rejection table is provided so as to be common regardless of the setting state of "setting 1" to "setting 6". The high probability hit / fail table is set so that the winning probability of the jackpot result is higher than that of the low probability hit / fail table in any of the setting states of "setting 1" to "setting 6". Specifically, when the high accuracy table is referred to, a big hit result is obtained at about 1/30. This makes it possible to make the high-probability mode more advantageous than the low-probability mode regardless of the setting state of the pachinko machine 10. In addition, even in the lowest setting state "setting 1", it is possible to increase the probability of a big hit result by setting the high probability mode as compared with the low probability mode of the highest setting state "setting 6". Will be. Further, in the high probability mode, it is possible to prevent the advantages or disadvantages due to the setting state of the pachinko machine 10 from occurring, and to suppress the storage capacity for storing the high probability accuracy table in the main ROM 64 in advance. Is possible.

大当たり種別カウンタC2は、0〜29の範囲内で順に1ずつ加算され、最大値に達した後に「0」に戻る構成となっている。大当たり種別カウンタC2は定期的に更新され、遊技球が第1作動口33又は第2作動口34に入賞したタイミングで保留格納エリア65aに格納される。 The jackpot type counter C2 is configured to add 1 in order within the range of 0 to 29 and return to "0" after reaching the maximum value. The jackpot type counter C2 is periodically updated and stored in the hold storage area 65a at the timing when the game ball wins the first operating port 33 or the second operating port 34.

本パチンコ機10では、複数の大当たり結果が設定されている。これら複数の大当たり結果は、(1)開閉実行モードにおける特電入賞装置32の開閉制御の態様、(2)開閉実行モード終了後の当否抽選手段における抽選モード、(3)開閉実行モード終了後の第2作動口34の普電役物34aにおけるサポートモード、という3つの条件に差異を設けることにより、複数の大当たり結果が設定されている。 In this pachinko machine 10, a plurality of jackpot results are set. These plurality of big hit results are (1) the mode of opening / closing control of the special electric winning device 32 in the opening / closing execution mode, (2) the lottery mode in the winning / failing lottery means after the opening / closing execution mode ends, and (3) the first after the opening / closing execution mode ends. A plurality of jackpot results are set by providing differences in the three conditions of the support mode in the general electric accessory 34a of the two operating ports 34.

開閉実行モードにおける特電入賞装置32の開閉制御の態様としては、開閉実行モードが開始されてから終了するまでの間における特電入賞装置32への入賞の発生頻度が相対的に高低となるように高頻度入賞モードと低頻度入賞モードとが設定されている。具体的には、高頻度入賞モード及び低頻度入賞モードのいずれであっても、予め定められた回数のラウンド遊技を上限として実行される。 As an aspect of the opening / closing control of the special electric winning device 32 in the opening / closing execution mode, the frequency of winning the special electric winning device 32 from the start to the end of the opening / closing execution mode is relatively high and low. Frequent winning mode and low frequency winning mode are set. Specifically, in either the high-frequency winning mode or the low-frequency winning mode, the game is executed up to a predetermined number of round games.

ラウンド遊技とは、予め定められた上限継続期間が経過すること、及び予め定められた上限個数の遊技球が特電入賞装置32に入賞することのいずれか一方の条件が満たされるまで継続する遊技のことである。また、大当たり結果が契機となった開閉実行モードにおけるラウンド遊技の回数は、その移行の契機となった大当たり結果の種類がいずれであっても固定ラウンド回数で同一となっている。具体的には、いずれの大当たり結果となった場合であっても、ラウンド遊技の上限回数は15ラウンドに設定されている。 A round game is a game that continues until either a predetermined upper limit continuation period elapses or a predetermined upper limit number of game balls wins a prize in the special electric winning device 32. That is. Further, the number of round games in the open / close execution mode triggered by the jackpot result is the same as the fixed number of rounds regardless of the type of jackpot result triggered by the transition. Specifically, the maximum number of round games is set to 15 rounds regardless of which jackpot result is obtained.

また、本パチンコ機10では、特電入賞装置32の1回の開放態様が、特電入賞装置32が開放されてから閉鎖されるまでの開放継続時間を相違させて、複数種類設定されている。詳細には、開放継続時間が長時間である29秒に設定された長時間態様と、開放継続時間が上記長時間よりも短い短時間である0.06秒に設定された短時間態様と、が設定されている。 Further, in the pachinko machine 10, a plurality of types of opening modes of the special electric winning device 32 are set with different opening durations from the opening of the special electric winning device 32 to the closing of the special electric winning device 32. Specifically, a long-time mode in which the opening duration is set to 29 seconds, which is a long time, and a short-time mode in which the opening duration is set to 0.06 seconds, which is shorter than the long time, are used. Is set.

本パチンコ機10では、発射操作装置28が遊技者により操作されている状況では、0.6秒に1個の遊技球が遊技領域PAに向けて発射されるように遊技球発射機構27が駆動制御される。また、ラウンド遊技は終了条件の上限個数が9個に設定されている。そうすると、上記開放態様のうち長時間態様では、遊技球の発射周期と1回のラウンド遊技との積よりも長い時間の開放継続時間が設定されていることとなる。一方、短時間態様では、遊技球の発射周期と1回のラウンド遊技との積よりも短い時間、より詳細には、遊技球の発射周期よりも短い時間の開放継続時間が設定されている。したがって、長時間態様で1回の開放が行われた場合には、特電入賞装置32に対して、1回のラウンド遊技における上限個数分の入賞が発生することが期待され、短時間態様で1回の開放が行われた場合には、特電入賞装置32への入賞が発生しないこと又は入賞が発生するとしても1個程度となることが期待される。 In the pachinko machine 10, when the launch operation device 28 is operated by the player, the game ball launch mechanism 27 is driven so that one game ball is launched toward the game area PA every 0.6 seconds. Be controlled. In addition, the maximum number of end conditions for round games is set to nine. Then, in the long-time mode among the above-mentioned opening modes, the opening duration is set to be longer than the product of the firing cycle of the game ball and one round game. On the other hand, in the short-time mode, the opening duration is set to be shorter than the product of the firing cycle of the game ball and one round game, and more specifically, the opening duration is shorter than the firing cycle of the game ball. Therefore, when the opening is performed once in the long-time mode, it is expected that the special electric winning device 32 will be awarded the maximum number of prizes in one round game, and 1 in the short-time mode. When the number of times is opened, it is expected that the special electric winning device 32 will not be awarded, or even if the winning is generated, the number will be about one.

高頻度入賞モードでは、各ラウンド遊技において長時間態様による特電入賞装置32の開放が1回行われる。一方、低頻度入賞モードでは、各ラウンド遊技において短時間態様による特電入賞装置32の開放が1回行われる。 In the high-frequency winning mode, the special electric winning device 32 is opened once in each round game according to the long-time mode. On the other hand, in the low-frequency winning mode, the special electric winning device 32 is opened once in each round game in a short-time mode.

なお、高頻度入賞モード及び低頻度入賞モードにおける特電入賞装置32の開閉回数、ラウンド遊技の回数、1回の開放に対する開放継続時間及び1回のラウンド遊技における上限個数は、高頻度入賞モードの方が低頻度入賞モードよりも、開閉実行モードが開始されてから終了するまでの間における特電入賞装置32への入賞の発生頻度が高くなるのであれば、上記の値に限定されることはなく任意である。 In addition, the number of times of opening and closing of the special electric winning device 32 in the high frequency winning mode and the low frequency winning mode, the number of round games, the opening duration for one opening, and the upper limit number in one round game are those in the high frequency winning mode. Is not limited to the above values and is arbitrary as long as the frequency of winning the special electric winning device 32 from the start to the end of the opening / closing execution mode is higher than that of the low frequency winning mode. Is.

図19に示すように、主側ROM64には振分テーブル記憶エリア64bが設けられている。振分テーブル記憶エリア64bには、大当たり種別カウンタC2に対する大当たり結果の振分先が設定されている振分テーブルが記憶されている。振分テーブルにおいては大当たり結果となった場合における大当たり結果の振分先として、低確大当たり結果と、低入賞高確大当たり結果と、最有利大当たり結果とが設定されている。 As shown in FIG. 19, the main ROM 64 is provided with a distribution table storage area 64b. In the distribution table storage area 64b, a distribution table in which the distribution destination of the jackpot result for the jackpot type counter C2 is set is stored. In the distribution table, the low probability jackpot result, the low winning high probability jackpot result, and the most advantageous jackpot result are set as the distribution destination of the jackpot result when the jackpot result is obtained.

低確大当たり結果は、開閉実行モードが高頻度入賞モードとなり、さらに開閉実行モードの終了後には、当否抽選モードが低確率モードとなるとともに、サポートモードが高頻度サポートモードとなる大当たり結果である。但し、この高頻度サポートモードは、移行後において遊技回数が終了基準回数(具体的には、100回)に達した場合に低頻度サポートモードに移行する。 The low-probability jackpot result is a jackpot result in which the open / close execution mode becomes the high-frequency winning mode, and after the open / close execution mode ends, the win / fail lottery mode becomes the low-probability mode and the support mode becomes the high-frequency support mode. However, this high-frequency support mode shifts to the low-frequency support mode when the number of games reaches the end reference number (specifically, 100 times) after the transition.

低入賞高確大当たり結果は、開閉実行モードが低頻度入賞モードとなり、さらに開閉実行モードの終了後には、当否抽選モードが高確率モードとなるとともに、サポートモードが高頻度サポートモードとなる大当たり結果である。これら高確率モード及び高頻度サポートモードは、当否抽選における抽選結果が大当たり状態当選となり、それによる大当たり状態に移行するまで継続する。 The low-winning high-probability jackpot result is a jackpot result in which the open / close execution mode becomes the low-frequency winning mode, and after the opening / closing execution mode ends, the winning / failing lottery mode becomes the high-probability mode and the support mode becomes the high-frequency support mode. be. These high-probability mode and high-frequency support mode continue until the lottery result in the winning / losing lottery becomes a big hit state and the state shifts to the big hit state.

最有利大当たり結果は、開閉実行モードが高頻度入賞モードとなり、さらに開閉実行モードの終了後には、当否抽選モードが高確率モードとなるとともに、サポートモードが高頻度サポートモードとなる大当たり結果である。これら高確率モード及び高頻度サポートモードは、当否抽選における抽選結果が大当たり状態当選となり、それによる大当たり状態に移行するまで継続する。 The most advantageous jackpot result is a jackpot result in which the open / close execution mode becomes the high-frequency winning mode, and after the open / close execution mode ends, the win / fail lottery mode becomes the high-probability mode and the support mode becomes the high-frequency support mode. These high-probability mode and high-frequency support mode continue until the lottery result in the winning / losing lottery becomes a big hit state and the state shifts to the big hit state.

なお、上記各遊技状態との関係で通常遊技状態とは、開閉実行モードではなく、さらに当否抽選モードが低確率モードであり、サポートモードが低頻度サポートモードである状態をいう。また、遊技結果として、低入賞高確大当たり結果が設定されていない構成としてもよい。また、低入賞高確大当たり結果における開閉実行モードでは、ラウンド遊技の回数が低確大当たり結果及び最有利大当たり結果の場合よりも少ない回数である構成としてもよい。 In relation to each of the above game states, the normal game state is not an open / close execution mode, but a state in which the winning / failing lottery mode is a low probability mode and the support mode is a low frequency support mode. Further, as a game result, a configuration in which a low winning high probability jackpot result is not set may be used. Further, in the open / close execution mode in the low winning high probability jackpot result, the number of round games may be smaller than in the case of the low probability jackpot result and the most advantageous jackpot result.

振分テーブルでは、「0〜29」の大当たり種別カウンタC2の値のうち、「0〜9」が低確大当たり結果に対応しており、「10〜14」が低入賞高確大当たり結果に対応しており、「15〜29」が最有利大当たり結果に対応している。 In the distribution table, among the values of the jackpot type counter C2 of "0 to 29", "0 to 9" corresponds to the low accuracy jackpot result, and "10 to 14" corresponds to the low winning high accuracy jackpot result. "15-29" corresponds to the most advantageous jackpot result.

振分テーブルは、「設定1」〜「設定6」のいずれの設定状態であっても共通となるように1種類のみ設けられている。これにより、大当たり結果の振分態様についてパチンコ機10の設定状態による有利又は不利が生じないようにすることが可能となるとともに、振分テーブルを主側ROM64にて予め記憶するための記憶容量を抑えることが可能となる。 Only one type of distribution table is provided so as to be common regardless of the setting state of "setting 1" to "setting 6". This makes it possible to prevent advantages or disadvantages due to the setting state of the pachinko machine 10 in the distribution mode of the jackpot result, and also to store the storage capacity for storing the distribution table in the main ROM 64 in advance. It becomes possible to suppress it.

なお、パチンコ機10の設定状態に応じて大当たり結果の振分態様が相違する構成としてもよい。例えば、高い設定値ほど最有利大当たり結果に振り分けられる確率を高くする構成としてもよく、高い設定値ほど最有利大当たり結果又は低入賞高確大当たり結果に振り分けられる確率を高くする構成としてもよい。この場合、高い設定値ほど大当たり結果となった後に高確率モードとなる確率を高くすることが可能となる。また、高い設定値ほど低入賞高確大当たり結果に振り分けられる確率を低くする構成としてもよく、高い設定値では低入賞高確大当たり結果に振り分けられないのに対して低い設定値では低入賞高確大当たり結果に振り分けられ得る構成としてもよい。この場合、高い設定値ほど高頻度入賞モードの開閉実行モードが発生する確率を高くすることが可能となる。 In addition, the distribution mode of the jackpot result may be different depending on the setting state of the pachinko machine 10. For example, the higher the set value, the higher the probability of being distributed to the most advantageous jackpot result, or the higher the set value, the higher the probability of being distributed to the most advantageous jackpot result or the low winning high probability jackpot result. In this case, the higher the set value, the higher the probability of entering the high probability mode after the jackpot result is obtained. In addition, the higher the setting value, the lower the probability that it will be distributed to the low winning high probability jackpot result. It may be configured so that it can be distributed to the jackpot results. In this case, the higher the set value, the higher the probability that the open / close execution mode of the high frequency winning mode will occur.

次に、リーチ乱数カウンタC3について説明する。リーチ乱数カウンタC3は、例えば0〜238の範囲内で順に1ずつ加算され、最大値に達した後に「0」に戻る構成となっている。本パチンコ機10には、図柄表示装置41における表示演出の一種として期待演出が設定されている。期待演出とは、図柄の変動表示を行うことが可能な図柄表示装置41を備え、所定の大当たり結果となる遊技回では最終的な停止結果が付与対応結果となる遊技機において、図柄表示装置41における図柄の変動表示が開始されてから停止結果が導出表示される前段階で、前記付与対応結果となり易い変動表示状態であると遊技者に思わせるための表示状態をいう。なお、付与対応結果について具体的には、いずれかの有効ライン上に同一の数字が付された図柄の組合せが停止表示される。 Next, the reach random number counter C3 will be described. The reach random number counter C3 is configured to be incremented by 1 in order within the range of, for example, 0 to 238, and return to "0" after reaching the maximum value. In the pachinko machine 10, an expected effect is set as a kind of display effect in the symbol display device 41. The expected effect is a symbol display device 41 that is provided with a symbol display device 41 capable of displaying variable symbols, and in a gaming machine in which a final stop result is given as a result of a game that results in a predetermined jackpot. In the stage before the stop result is derived and displayed after the variable display of the symbol in the above is started, it means a display state for making the player think that the variable display state is likely to be the grant correspondence result. Specifically, regarding the grant correspondence result, the combination of symbols with the same number on any of the effective lines is stopped and displayed.

期待演出には、リーチ表示と、リーチ表示が発生する前段階などにおいてリーチ表示の発生や付与対応結果の発生を期待させるための予告表示との2種類が設定されている。 Two types of expected effects are set: a reach display and a notice display for expecting the occurrence of the reach display and the occurrence of the grant response result in the stage before the reach display occurs.

リーチ表示には、図柄表示装置41の表示面41aに表示される複数の図柄列のうち一部の図柄列について図柄を停止表示させることで、リーチ図柄の組合せを表示し、その状態で残りの図柄列において図柄の変動表示を行う表示状態が含まれる。また、上記のようにリーチ図柄の組合せを表示した状態で、残りの図柄列において図柄の変動表示を行うとともに、その背景画面において所定のキャラクタなどを動画として表示することによりリーチ演出を行うものや、リーチ図柄の組合せを縮小表示させる又は非表示とした上で、表示面41aの略全体において所定のキャラクタなどを動画として表示することによりリーチ演出を行うものが含まれる。 In the reach display, the combination of reach symbols is displayed by stopping and displaying a part of the symbol rows among the plurality of symbol rows displayed on the display surface 41a of the symbol display device 41, and the remaining symbols are displayed in that state. A display state in which a variable display of a symbol is performed in a symbol column is included. In addition, in the state where the combination of reach symbols is displayed as described above, the variation display of the symbols is performed in the remaining symbol rows, and the reach effect is performed by displaying a predetermined character or the like as a moving image on the background screen. , A combination of reach symbols is reduced or hidden, and a predetermined character or the like is displayed as a moving image on substantially the entire display surface 41a to perform a reach effect.

予告表示には、図柄表示装置41の表示面41aにおいて図柄の変動表示が開始されてから、全ての図柄列にて図柄が変動表示されている状況において、又は一部の図柄列であって複数の図柄列にて図柄が変動表示されている状況において、図柄列上の図柄とは別にキャラクタを表示させる態様が含まれる。また、背景画面をそれまでの態様とは異なる所定の態様とするものや、図柄列上の図柄をそれまでの態様とは異なる所定の態様とするものも含まれる。かかる予告表示は、リーチ表示が行われる場合及びリーチ表示が行われない場合のいずれの遊技回においても発生し得るが、リーチ表示が行われる場合の方がリーチ表示が行われない場合よりも高確率で発生するように設定されている。 In the notice display, after the variable display of the symbol is started on the display surface 41a of the symbol display device 41, the symbol is variablely displayed in all the symbol rows, or a plurality of symbol rows. In the situation where the symbols are displayed in a variable manner in the symbol row, the mode in which the character is displayed separately from the symbols on the symbol row is included. Further, a background screen having a predetermined mode different from the previous mode and a symbol on the symbol row having a predetermined mode different from the previous mode are also included. Such a notice display may occur in any of the game times when the reach display is performed and when the reach display is not performed, but the case where the reach display is performed is higher than the case where the reach display is not performed. It is set to occur with a probability.

リーチ表示は、最終的に同一の図柄の組合せが停止表示される遊技回では、リーチ乱数カウンタC3の値に関係なく実行される。また、同一の図柄の組合せが停止表示されない大当たり結果に対応した遊技回では、リーチ乱数カウンタC3の値に関係なく実行されない。また、外れ結果に対応した遊技回では、主側ROM64に記憶されたリーチ用テーブルを参照して所定のタイミングで取得したリーチ乱数カウンタC3がリーチ表示の発生に対応している場合に実行される。 The reach display is executed regardless of the value of the reach random number counter C3 in the game times when the combination of the same symbols is finally stopped and displayed. Further, in the game times corresponding to the jackpot result in which the combination of the same symbols is not stopped and displayed, the game is not executed regardless of the value of the reach random number counter C3. Further, in the game round corresponding to the deviation result, it is executed when the reach random number counter C3 acquired at a predetermined timing by referring to the reach table stored in the main ROM 64 corresponds to the occurrence of the reach display. ..

一方、予告表示を行うか否かの決定は、主制御装置60において行うのではなく、音声発光制御装置81において行われる。この場合、音声発光制御装置81は、いずれかの大当たり結果に対応した遊技回の方が、外れ結果に対応した遊技回に比べ、予告表示が発生し易いこと、及び出現率の低い予告表示が発生し易いことの少なくとも一方の条件を満たすように、予告表示用の抽選処理を実行する。ちなみに、この抽選結果は、図柄表示装置41にて遊技回用の演出が実行される場合に反映される。 On the other hand, the determination as to whether or not to display the advance notice is performed not by the main control device 60 but by the voice emission control device 81. In this case, in the voice emission control device 81, the notice display is more likely to occur in the game times corresponding to any of the jackpot results than in the game times corresponding to the missed result, and the notice display having a low appearance rate is displayed. A lottery process for displaying a notice is executed so as to satisfy at least one of the conditions that are likely to occur. Incidentally, this lottery result is reflected when the effect for the game round is executed on the symbol display device 41.

ここで、外れ結果となる遊技回においてリーチ表示の発生となる確率は「設定1」〜「設定6」のいずれの設定状態であっても同一である。これにより、外れ結果となる遊技回においてリーチ表示が発生する確率に関してパチンコ機10の設定状態による有利又は不利が生じないようにすることが可能となる。但し、これに限定されることはなく、高い設定値ほど外れ結果となる遊技回においてリーチ表示が発生する確率が高くなる構成としてもよい。 Here, the probability that the reach display will occur in the game times that result in the deviation is the same regardless of the setting state of "setting 1" to "setting 6". As a result, it is possible to prevent the advantage or disadvantage due to the setting state of the pachinko machine 10 from occurring with respect to the probability that the reach display will occur in the game times that result in the deviation. However, the present invention is not limited to this, and a configuration may be configured in which the higher the set value, the higher the probability that the reach display will occur in the game times that result in deviation.

次に、変動種別カウンタCSについて説明する。変動種別カウンタCSは、例えば0〜198の範囲内で順に1ずつ加算され、最大値に達した後に「0」に戻る構成となっている。変動種別カウンタCSは、特図表示部37aにおける表示継続時間と、図柄表示装置41における図柄の表示継続時間とを主側CPU63において決定する上で用いられる。変動種別カウンタCSは、後述するタイマ割込み処理が1回実行される毎に1回更新され、次回のタイマ割込み処理が実行されるまでの残余時間内でも繰り返し更新される。そして、特図表示部37aにおける変動表示の開始時及び図柄表示装置41による図柄の変動開始時における変動パターン決定に際して変動種別カウンタCSのバッファ値が取得される。 Next, the variable type counter CS will be described. The variation type counter CS is configured to be incremented by 1 in order within the range of 0 to 198, and returns to "0" after reaching the maximum value. The variation type counter CS is used in the main CPU 63 to determine the display duration on the special symbol display unit 37a and the symbol display duration on the symbol display device 41. The variation type counter CS is updated once every time the timer interrupt process described later is executed, and is repeatedly updated even within the remaining time until the next timer interrupt process is executed. Then, the buffer value of the variation type counter CS is acquired when the variation pattern is determined at the start of the variation display on the special symbol display unit 37a and at the start of the variation of the symbol by the symbol display device 41.

<主側CPU63の処理構成について>
次に、主側CPU63にて遊技を進行させるために実行される各処理を説明する。かかる主側CPU63の処理としては大別して、電源投入に伴い起動されるメイン処理と、定期的に(本実施の形態では4ミリ秒周期で)起動されるタイマ割込み処理とがある。
<About the processing configuration of the main CPU 63>
Next, each process executed for advancing the game on the main CPU 63 will be described. The processing of the main CPU 63 is roughly divided into a main processing that is started when the power is turned on and a timer interrupt processing that is started periodically (in this embodiment, at a cycle of 4 milliseconds).

<メイン処理>
まず、図21のフローチャートを参照しながらメイン処理を説明する。
<Main processing>
First, the main process will be described with reference to the flowchart of FIG.

メイン処理では、まず電源投入ウエイト処理を実行する(ステップS101)。当該電源投入ウエイト処理では、例えばメイン処理が起動されてからウエイト用の所定時間(具体的には1秒)が経過するまで次の処理に進行することなく待機する。かかる電源投入ウエイト処理の実行期間において図柄表示装置41の動作開始及び初期設定が完了することとなる。その後、主側RAM65のアクセスを許可する(ステップS102)。 In the main process, first, the power-on weight process is executed (step S101). In the power-on weight process, for example, the process waits without proceeding to the next process until a predetermined time for weight (specifically, 1 second) elapses after the main process is started. During the execution period of the power-on weight process, the operation start and initial setting of the symbol display device 41 are completed. After that, the access of the main RAM 65 is permitted (step S102).

その後、設定キー挿入部68aがON操作されているか否かを判定する(ステップS103)。設定キー挿入部68aがON操作されていない場合(ステップS103:NO)、リセットボタン68cが押圧操作されているか否かを判定する(ステップS104)。リセットボタン68cが押圧操作されている場合(ステップS104:YES)、主側RAM65においてパチンコ機10の設定状態を示す設定値の情報が設定されたエリアを除いて、主側RAM65の各エリアを「0」クリアするとともにその「0」クリアしたエリアに対して初期設定を行う(ステップS105)。つまり、設定キー挿入部68aのON操作を伴わずにリセットボタン68cを押圧操作しながらパチンコ機10への動作電力の供給が開始された場合には設定値の情報についてはパチンコ機10への動作電力の供給が停止される前の状態に維持したまま主側RAM65のクリア処理が実行されるとともにそのクリア処理が実行された記憶エリアに対して初期設定が行われる。これにより、設定値の変更を要することなく主側RAM65の他のエリアを初期化させることが可能となる。なお、ステップS105では主側CPU63の各種レジスタも「0」クリアした後に初期設定を行う。 After that, it is determined whether or not the setting key insertion unit 68a is turned on (step S103). When the setting key insertion unit 68a is not turned on (step S103: NO), it is determined whether or not the reset button 68c is pressed (step S104). When the reset button 68c is pressed (step S104: YES), each area of the main RAM 65 is "" except for the area in which the information of the set value indicating the setting state of the pachinko machine 10 is set in the main RAM 65. Initial setting is performed for the area where "0" is cleared and the "0" is cleared (step S105). That is, when the supply of the operating power to the pachinko machine 10 is started while pressing the reset button 68c without turning on the setting key insertion unit 68a, the information of the set value is operated to the pachinko machine 10. The clearing process of the main RAM 65 is executed while maintaining the state before the power supply is stopped, and the initial setting is performed for the storage area where the clearing process is executed. This makes it possible to initialize other areas of the main RAM 65 without requiring a change in the set value. In step S105, the initial settings are performed after the various registers of the main CPU 63 are also cleared to "0".

リセットボタン68cが押圧操作されていない場合(ステップS104:NO)、停電フラグに「1」がセットされているか否かを判定する(ステップS106)。停電フラグは主側RAM65に設けられており、主側CPU63への動作電力の供給が停止される場合において予め定められた停電時処理が正常に実行された場合には当該停電フラグに「1」がセットされることとなる。停電フラグに「1」がセットされている場合には、チェックサムの算出結果が電源遮断時に保存したチェックサムと一致するか否かすなわち記憶保持されたデータの有効性を判定する(ステップS107)。ステップS105の処理を実行した場合、又はステップS107にて肯定判定をした場合、主側RAM65を確認することでパチンコ機10の設定値が正常か否かを判定する(ステップS108)。具体的には、設定値が「設定1」〜「設定6」のいずれかである場合に正常であると判定し、「0」又は7以上である場合に異常であると判定する。 When the reset button 68c is not pressed (step S104: NO), it is determined whether or not the power failure flag is set to "1" (step S106). The power failure flag is provided in the main RAM 65, and when the supply of operating power to the main CPU 63 is stopped and the predetermined power failure processing is normally executed, the power failure flag is set to "1". Will be set. When the power failure flag is set to "1", it is determined whether or not the checksum calculation result matches the checksum saved when the power is cut off, that is, the validity of the stored data is determined (step S107). .. When the process of step S105 is executed, or when an affirmative determination is made in step S107, it is determined whether or not the set value of the pachinko machine 10 is normal by checking the main RAM 65 (step S108). Specifically, when the set value is any one of "setting 1" to "setting 6", it is determined to be normal, and when it is "0" or 7 or more, it is determined to be abnormal.

ステップS106〜ステップS108のいずれかで否定判定をした場合には動作禁止処理を実行する。動作禁止処理では、ホール管理者等にエラーの発生を報知するためのエラー報知処理を実行した後に(ステップS109)、無限ループとなる。当該動作禁止処理は、後述する全部クリア処理(ステップS115)が実行されることにより解除される。 If a negative determination is made in any of steps S106 to S108, the operation prohibition process is executed. In the operation prohibition process, an infinite loop occurs after the error notification process for notifying the hall manager or the like of the occurrence of an error is executed (step S109). The operation prohibition process is canceled by executing the all clear process (step S115) described later.

ステップS106〜ステップS108の全てにおいて肯定判定をした場合には電源投入設定処理を実行する(ステップS110)。電源投入設定処理では、停電フラグの初期化といった主側RAM65の所定のエリアを初期値に設定するとともに、現状の遊技状態に対応したコマンドを音声発光制御装置81に送信する。 If an affirmative determination is made in all of steps S106 to S108, the power-on setting process is executed (step S110). In the power-on setting process, a predetermined area of the main RAM 65 such as initialization of the power failure flag is set as an initial value, and a command corresponding to the current gaming state is transmitted to the voice emission control device 81.

なお、主側CPU63はタイマ割込み処理を定期的に実行する構成であるが、メイン処理が開始された段階においてはタイマ割込み処理の発生が禁止されている。このタイマ割込み処理の発生が禁止された状態はステップS110の処理が完了してステップS111の処理が実行される前のタイミングで解除され、タイマ割込み処理の実行が許可される。これにより、主側CPU63への動作電力の供給が開始された場合にはステップS110の電源投入設定処理が終了して、ステップS111の処理が開始される前の段階までタイマ割込み処理は実行されない。よって、当該状況となるまでは主側CPU63にて遊技を進行させるための処理が開始されないこととなる。 The main CPU 63 is configured to periodically execute the timer interrupt process, but the occurrence of the timer interrupt process is prohibited at the stage when the main process is started. The state in which the occurrence of the timer interrupt process is prohibited is released at the timing before the process of step S110 is completed and the process of step S111 is executed, and the execution of the timer interrupt process is permitted. As a result, when the supply of the operating power to the main CPU 63 is started, the power-on setting process of step S110 is completed, and the timer interrupt process is not executed until the stage before the process of step S111 is started. Therefore, the process for advancing the game is not started in the main CPU 63 until the situation is reached.

その後、ステップS111〜ステップS114の残余処理に進む。つまり、主側CPU63はタイマ割込み処理を定期的に実行する構成であるが、1のタイマ割込み処理と次のタイマ割込み処理との間に残余時間が生じることとなる。この残余時間は各タイマ割込み処理の処理完了時間に応じて変動することとなるが、かかる不規則な時間を利用してステップS111〜ステップS114の残余処理を繰り返し実行する。この点、当該ステップS111〜ステップS114の残余処理は非定期的に実行される非定期処理であると言える。 After that, the process proceeds to the residual processing of steps S111 to S114. That is, although the main CPU 63 is configured to periodically execute the timer interrupt processing, a residual time is generated between the timer interrupt processing of one and the next timer interrupt processing. This residual time varies depending on the processing completion time of each timer interrupt process, and the residual process of steps S111 to S114 is repeatedly executed by utilizing the irregular time. In this respect, it can be said that the residual processing in steps S111 to S114 is an irregular processing that is executed irregularly.

残余処理では、まずステップS111にて、タイマ割込み処理の発生を禁止するために割込み禁止の設定を行う。続くステップS112では、乱数初期値カウンタCINIの更新を行う乱数初期値更新処理を実行するとともに、ステップS113にて変動種別カウンタCSの更新を行う変動用カウンタ更新処理を実行する。これらの更新処理では、主側RAM65の対応するカウンタから現状の数値情報を読み出し、その読み出した数値情報を1加算する処理を実行した後に、読み出し元のカウンタに上書きする処理を実行する。この場合、カウンタ値が最大値を超えた際にそれぞれ「0」にクリアする。その後、ステップS114にて、タイマ割込み処理の発生を禁止している状態から許可する状態へ切り換える割込み許可の設定を行う。ステップS114の処理を実行した場合、ステップS111に戻り、ステップS111〜ステップS114の処理を繰り返す。 In the residual processing, first, in step S111, interrupt prohibition is set in order to prohibit the occurrence of timer interrupt processing. In the following step S112, the random number initial value update process for updating the random number initial value counter CINI is executed, and the variation counter update process for updating the variation type counter CS is executed in step S113. In these update processes, the current numerical information is read from the corresponding counter of the main RAM 65, a process of adding 1 to the read numerical information is executed, and then a process of overwriting the read source counter is executed. In this case, when the counter value exceeds the maximum value, it is cleared to "0" respectively. After that, in step S114, the interrupt enable setting for switching from the state in which the occurrence of the timer interrupt process is prohibited to the state in which the timer interrupt process is permitted is set. When the process of step S114 is executed, the process returns to step S111, and the processes of steps S111 to S114 are repeated.

一方、設定キー挿入部68aがON操作されている場合(ステップS103:YES)には、全部クリア処理を実行する(ステップS115)。全部クリア処理では、主側RAM65においてパチンコ機10の設定状態を示す設定値の情報が設定されたエリアも含めて、主側RAM65の全てのエリアを「0」クリアするとともにその「0」クリアしたエリアに対して初期設定を行う。つまり、パチンコ機10の設定状態を変更するための操作が行われている場合にはリセットボタン68cが押圧操作されていなくても主側RAM65の全てのエリアが「0」クリアされるとともにそのクリア処理が実行された記憶エリアに対して初期設定が行われる。また、ステップS115では主側CPU63の各種レジスタも「0」クリアした後に初期設定を行う。なお、これに限定されることはなく、パチンコ機10の設定状態を変更するための操作が行われている場合であってもリセットボタン68cが押圧操作されていない場合には主側RAM65の全部クリア処理が実行されずに、パチンコ機10の設定状態を変更するための操作が行われているとともにリセットボタン68cが押圧操作されている場合に全部クリア処理が実行される構成としてもよい。 On the other hand, when the setting key insertion unit 68a is turned on (step S103: YES), all clear processing is executed (step S115). In the all clear process, all areas of the main RAM 65 are cleared by "0" and "0" is cleared, including the area in which the information of the set value indicating the setting state of the pachinko machine 10 is set in the main RAM 65. Make initial settings for the area. That is, when the operation for changing the setting state of the pachinko machine 10 is performed, all the areas of the main RAM 65 are cleared to "0" even if the reset button 68c is not pressed, and the clearing is performed. Initial settings are made for the storage area where the processing was executed. Further, in step S115, the initial setting is performed after the various registers of the main CPU 63 are also cleared to "0". It should be noted that the present invention is not limited to this, and even if an operation for changing the setting state of the pachinko machine 10 is performed, if the reset button 68c is not pressed, the entire main RAM 65 is used. The clearing process may be executed when the operation for changing the setting state of the pachinko machine 10 is performed and the reset button 68c is pressed without executing the clearing process.

その後、ステップS116にて設定値更新処理を実行した後に、ステップS110の処理に移行する。設定値更新処理(ステップS116)では、まず主側RAM65に設けられた設定値カウンタに「1」をセットする。設定値カウンタはパチンコ機10の設定状態がいずれの設定値であるのかを主側CPU63にて特定するためのカウンタである。設定値カウンタに「1」がセットされることにより、設定値更新処理が実行される場合にはそれまでの設定値に関係なく設定値が「設定1」となる。その後、「設定1」に対応する「1」の数字が表示されるように第3報知用表示装置69cを表示制御する。遊技ホールの管理者は設定値の変更に際しては第3報知用表示装置69cを確認することでパチンコ機10の現状の設定状態を把握することが可能となる。その後、更新実行処理を実行する。 Then, after executing the set value update process in step S116, the process proceeds to the process of step S110. In the set value update process (step S116), first, "1" is set in the set value counter provided in the main RAM 65. The set value counter is a counter for the main CPU 63 to specify which set value the set state of the pachinko machine 10 is. By setting "1" in the set value counter, when the set value update process is executed, the set value becomes "setting 1" regardless of the set values up to that point. After that, the display control of the third notification display device 69c is performed so that the number "1" corresponding to "setting 1" is displayed. When changing the set value, the manager of the game hall can grasp the current setting state of the pachinko machine 10 by checking the third notification display device 69c. After that, the update execution process is executed.

更新実行処理では、設定キー挿入部68aがOFF操作されていないことを条件として、更新ボタン68bが1回押圧操作されたか否かを判定し、更新ボタン68bが1回押圧操作されている場合には主側RAM65の設定値カウンタの値を1加算する。また、当該1加算後における設定値カウンタの値が「6」を超えた場合には、設定値カウンタに「1」をセットする。これにより、更新ボタン68bが1回押圧操作される度に1段階上の設定値に更新され、「設定6」の状況で更新ボタン68bが1回押圧操作された場合には「設定1」に戻ることになる。更新実行処理では、設定値カウンタの値を更新した場合、主側RAM65の設定値カウンタの値に対応する数字が表示されるように第3報知用表示装置69cを表示制御する。遊技ホールの管理者は第3報知用表示装置69cを確認することで更新ボタン68bを押圧操作した後のパチンコ機10の設定状態を把握することが可能となる。設定値更新処理(ステップS116)では、設定キー挿入部68aのOFF操作が行われるまで、更新実行処理を繰り返し実行する。そして、設定キー挿入部68aのOFF操作が行われた場合には、第3報知用表示装置69cにおける設定値の表示を終了させて、本設定値更新処理を終了する。 In the update execution process, it is determined whether or not the update button 68b has been pressed once, provided that the setting key insertion unit 68a has not been pressed once, and when the update button 68b has been pressed once. Adds 1 to the value of the set value counter of the main RAM 65. If the value of the set value counter after the addition of 1 exceeds "6", "1" is set in the set value counter. As a result, each time the update button 68b is pressed once, the setting value is updated one step higher, and when the update button 68b is pressed once in the situation of "setting 6", it is set to "setting 1". Will be back. In the update execution process, when the value of the set value counter is updated, the display control of the third notification display device 69c is performed so that the number corresponding to the value of the set value counter of the main RAM 65 is displayed. By checking the third notification display device 69c, the manager of the game hall can grasp the setting state of the pachinko machine 10 after pressing the update button 68b. In the set value update process (step S116), the update execution process is repeatedly executed until the setting key insertion unit 68a is turned off. Then, when the setting key insertion unit 68a is turned off, the display of the set value on the third notification display device 69c is terminated, and the set value update process is terminated.

<タイマ割込み処理>
次に、図22のフローチャートを参照しながらタイマ割込み処理を説明する。タイマ割込み処理は定期的(例えば4ミリ秒周期)に実行される。
<Timer interrupt processing>
Next, the timer interrupt process will be described with reference to the flowchart of FIG. The timer interrupt process is executed periodically (for example, in a cycle of 4 milliseconds).

タイマ割込み処理では、まず停電情報記憶処理を実行する(ステップS201)。停電情報記憶処理では、停電監視基板67から電源遮断の発生に対応した停電信号を受信しているか否かを監視し、停電の発生を特定した場合には停電時処理を実行した後に無限ループとなる。停電時処理では、主側RAM65の停電フラグに「1」をセットするとともに、チェックサムを算出しその算出したチェックサムを保存する。 In the timer interrupt process, first, the power failure information storage process is executed (step S201). In the power failure information storage process, it is monitored whether or not a power failure signal corresponding to the occurrence of a power failure is received from the power failure monitoring board 67, and if the occurrence of a power failure is identified, an infinite loop occurs after executing the power failure processing. Become. In the power failure processing, "1" is set in the power failure flag of the main RAM 65, a checksum is calculated, and the calculated checksum is saved.

その後、抽選用乱数更新処理を実行する(ステップS202)。抽選用乱数更新処理では、当たり乱数カウンタC1、大当たり種別カウンタC2、リーチ乱数カウンタC3及び普電役物開放カウンタC4の更新を実行する。具体的には、当たり乱数カウンタC1、大当たり種別カウンタC2、リーチ乱数カウンタC3及び普電役物開放カウンタC4から現状の数値情報を順次読み出し、それら読み出した数値情報をそれぞれ1加算する処理を実行した後に、読み出し元のカウンタに上書きする処理を実行する。この場合、カウンタ値が最大値を超えた際にそれぞれ「0」にクリアする。その後、ステップS203ではステップS112と同様に乱数初期値更新処理を実行するとともに、ステップS204にてステップS113と同様に変動用カウンタ更新処理を実行する。 After that, the lottery random number update process is executed (step S202). In the lottery random number update process, the hit random number counter C1, the jackpot type counter C2, the reach random number counter C3, and the general electric accessory release counter C4 are updated. Specifically, the current numerical information was sequentially read from the hit random number counter C1, the jackpot type counter C2, the reach random number counter C3, and the general electric utility release counter C4, and the read numerical information was added by 1 to each. Later, a process of overwriting the read source counter is executed. In this case, when the counter value exceeds the maximum value, it is cleared to "0" respectively. After that, in step S203, the random number initial value update process is executed in the same manner as in step S112, and in step S204, the fluctuation counter update process is executed in the same manner as in step S113.

その後、不正用の監視対象として設定されている所定の事象が発生しているか否かを監視する不正検知処理を実行する(ステップS205)。当該不正検知処理では、複数種類の事象の発生を監視し、所定の事象が発生していることを確認することで、主側RAM65に設けられた遊技停止フラグに「1」をセットする。続くステップS206では、上記遊技停止フラグに「1」がセットされているか否かを判定することで、遊技の進行を停止している状態であるか否かを判定する。ステップS206にて否定判定をした場合に、ステップS207以降の処理を実行する。 After that, a fraud detection process for monitoring whether or not a predetermined event set as a monitoring target for fraud has occurred is executed (step S205). In the fraud detection process, "1" is set in the game stop flag provided in the main RAM 65 by monitoring the occurrence of a plurality of types of events and confirming that a predetermined event has occurred. In the following step S206, it is determined whether or not the progress of the game is stopped by determining whether or not "1" is set in the game stop flag. If a negative determination is made in step S206, the processes after step S207 are executed.

ステップS207では、ポート出力処理を実行する。ポート出力処理では、前回のタイマ割込み処理において出力情報の設定が行われている場合に、その出力情報に対応した出力を各種駆動部32b,34bに行うための処理を実行する。例えば、特電入賞装置32を開放状態に切り換えるべき情報が設定されている場合には特電用の駆動部32bへの駆動信号の出力を開始させ、閉鎖状態に切り換えるべき情報が設定されている場合には当該駆動信号の出力を停止させる。また、第2作動口34の普電役物34aを開放状態に切り換えるべき情報が設定されている場合には普電用の駆動部34bへの駆動信号の出力を開始させ、閉鎖状態に切り換えるべき情報が設定されている場合には当該駆動信号の出力を停止させる。 In step S207, the port output process is executed. In the port output process, when the output information is set in the previous timer interrupt process, the process for outputting the output corresponding to the output information to the various drive units 32b and 34b is executed. For example, when the information to switch the special electric winning device 32 to the open state is set, the output of the drive signal to the drive unit 32b for the special electric is started, and when the information to switch to the closed state is set. Stops the output of the drive signal. Further, when the information for switching the utility accessory 34a of the second operating port 34 to the open state is set, the output of the drive signal to the drive unit 34b for the utility should be started and the state should be switched to the closed state. If the information is set, the output of the drive signal is stopped.

その後、読み込み処理を実行する(ステップS208)。読み込み処理では、停電信号及び入賞信号以外の信号の読み込みを実行し、その読み込んだ情報を今後の処理にて利用するために記憶する。 After that, the reading process is executed (step S208). In the reading process, signals other than the power failure signal and the winning signal are read, and the read information is stored for use in future processing.

その後、入球検知処理を実行する(ステップS209)。当該入球検知処理では、各入球検知センサ42a〜49aから受信している信号を読み込み、その読み込み結果に基づいて、アウト口24a、一般入賞口31、特電入賞装置32、第1作動口33、第2作動口34及びスルーゲート35への入球の有無を特定する。 After that, the ball entry detection process is executed (step S209). In the ball entry detection process, the signals received from the ball entry detection sensors 42a to 49a are read, and based on the read result, the out port 24a, the general winning opening 31, the special electric winning device 32, and the first operating port 33 are read. , The presence or absence of a ball entering the second operating port 34 and the through gate 35 is specified.

その後、主側RAM65に設けられている複数種類のタイマカウンタの数値情報をまとめて更新するためのタイマ更新処理を実行する(ステップS210)。この場合、記憶されている数値情報が減算されて更新されるタイマカウンタを集約して扱う構成であるが、減算式のタイマカウンタの更新及び加算式のタイマカウンタの更新の両方を集約して行う構成としてもよい。 After that, a timer update process for collectively updating the numerical information of a plurality of types of timer counters provided in the main RAM 65 is executed (step S210). In this case, the timer counters to which the stored numerical information is subtracted and updated are collectively handled, but both the subtraction type timer counter update and the addition type timer counter update are collectively performed. It may be configured.

その後、遊技球の発射制御を行うための発射制御処理を実行する(ステップS211)。発射操作装置28への発射操作が継続されている状況では、所定の発射周期である0.6秒に1個の遊技球が発射される。続くステップS212では、入力状態監視処理として、ステップS208の読み込み処理にて読み込んだ情報に基づいて、各入球検知センサ42a〜49aの断線確認や、遊技機本体12や前扉枠14の開放確認を行う。 After that, a launch control process for controlling the launch of the game ball is executed (step S211). In a situation where the firing operation to the firing operation device 28 is continued, one game ball is launched every 0.6 seconds, which is a predetermined firing cycle. In the following step S212, as the input state monitoring process, the disconnection confirmation of the ball entry detection sensors 42a to 49a and the opening confirmation of the gaming machine main body 12 and the front door frame 14 are confirmed based on the information read in the reading process of step S208. I do.

その後、遊技回の実行制御及び開閉実行モードの実行制御を行うための特図特電制御処理を実行する(ステップS213)。特図特電制御処理については後に詳細に説明する。 After that, the special figure special electric control process for performing the execution control of the game times and the execution control of the open / close execution mode is executed (step S213). The special figure special electric control process will be described in detail later.

その後、普図普電制御処理を実行する(ステップS214)。普図普電制御処理では、スルーゲート35への入賞が発生している場合に普図側の保留情報を取得するための処理を実行するとともに、普図側の保留情報が記憶されている場合にその保留情報について開放判定を行い、さらにその開放判定を契機として普図用の演出を行うための処理を実行する。また、開放判定の結果に基づいて、第2作動口34の普電役物34aを開閉させる処理を実行する。この場合、サポートモードが低頻度サポートモードであればそれに対応する処理が実行され、サポートモードが高頻度サポートモードであればそれに対応する処理が実行される。また、開閉実行モードである場合にはその直前のサポートモードが高頻度サポートモードであったとしても低頻度サポートモードとなる。 After that, the Fuzu Fuden control process is executed (step S214). In the Fuzu Fuden control process, when a prize has been won in the through gate 35, a process for acquiring the hold information on the Fuzu side is executed, and the hold information on the Fuzu side is stored. In addition, a release determination is made for the reserved information, and further, a process for performing an effect for a normal drawing is executed with the opening determination as an opportunity. Further, based on the result of the opening determination, a process of opening and closing the general electric accessory 34a of the second operating port 34 is executed. In this case, if the support mode is the low frequency support mode, the corresponding process is executed, and if the support mode is the high frequency support mode, the corresponding process is executed. Further, in the case of the open / close execution mode, even if the support mode immediately before that is the high frequency support mode, the low frequency support mode is set.

続くステップS215では、直前のステップS213及びステップS214の処理結果に基づいて、特図表示部37aに係る保留情報の増減個数を特図保留表示部37bに反映させるための出力情報の設定を行うとともに、普図表示部38aに係る保留情報の増減個数を普図保留表示部38bに反映させるための出力情報の設定を行う。また、ステップS215では、直前のステップS213及びステップS214の処理結果に基づいて、特図表示部37aの表示内容を更新させるための出力情報の設定を行うとともに、普図表示部38aの表示内容を更新させるための出力情報の設定を行う。 In the following step S215, based on the processing results of the immediately preceding steps S213 and S214, the output information for reflecting the increase / decrease number of the reserved information related to the special figure display unit 37a in the special figure reservation display unit 37b is set. , The output information for reflecting the increase / decrease number of the reserved information related to the normal figure display unit 38a in the normal figure hold display unit 38b is set. Further, in step S215, the output information for updating the display contents of the special figure display unit 37a is set based on the processing results of the immediately preceding steps S213 and S214, and the display contents of the normal figure display unit 38a are set. Set the output information for updating.

その後、払出制御装置77から受信したコマンド及び信号の内容を確認し、その確認結果に対応した処理を行うための払出状態受信処理を実行する(ステップS216)。また、賞球コマンドを出力対象として設定するための払出出力処理を実行する(ステップS217)。また、今回のタイマ割込み処理にて実行された各種処理の処理結果に応じた外部信号の出力の開始及び終了を制御するための外部情報設定処理を実行する(ステップS218)。その後、遊技領域PAにおける遊技球の入球結果に対応する情報を第1〜第3報知用表示装置69a〜69cにて表示するための管理用処理を実行して(ステップS219)、本タイマ割込み処理を終了する。 After that, the contents of the command and the signal received from the payout control device 77 are confirmed, and the payout state reception process for performing the process corresponding to the check result is executed (step S216). In addition, a payout output process for setting the prize ball command as an output target is executed (step S217). Further, the external information setting process for controlling the start and end of the output of the external signal according to the processing result of the various processes executed in the timer interrupt process this time is executed (step S218). After that, a management process for displaying the information corresponding to the entry result of the game ball in the game area PA on the first to third notification display devices 69a to 69c is executed (step S219), and this timer interrupt is performed. End the process.

<特図特電制御処理>
次に、ステップS213の特図特電制御処理について、図23のフローチャートを参照しながら説明する。
<Special figure special electric control processing>
Next, the special figure special electric control process of step S213 will be described with reference to the flowchart of FIG. 23.

まず保留情報の取得処理を実行する(ステップS301)。保留情報の取得処理では、第1作動口33又は第2作動口34への入賞が発生しているか否かを判定し、入賞が発生している場合には保留格納エリア65aにおける保留数が上限値(本実施の形態では「4」)未満であるか否かを判定する。保留数が上限値未満である場合には、保留数を1加算するとともに、前回のステップS202にて更新した当たり乱数カウンタC1、大当たり種別カウンタC2及びリーチ乱数カウンタC3の各数値情報を、保留用エリアREの空き保留エリアRE1〜RE4のうち最初の保留エリアに格納する。なお、第1作動口33及び第2作動口34への入賞が同時に発生している場合には、保留情報の取得処理を1回実行する範囲内において、上記保留情報を取得するための処理を複数回実行する。また、保留情報の新たな取得が行われた場合にはそれに対応する取得時コマンドを音声発光制御装置81に送信する。音声発光制御装置81は当該コマンドを受信した場合、図柄表示装置41における保留情報の個数を示す画像の表示を保留情報の増加に対応する表示内容に更新させる。 First, the pending information acquisition process is executed (step S301). In the holding information acquisition process, it is determined whether or not a prize has been generated in the first operating port 33 or the second operating port 34, and if a winning has occurred, the number of holdings in the holding storage area 65a is the upper limit. It is determined whether or not the value is less than the value (“4” in the present embodiment). If the number of holdings is less than the upper limit, the number of holdings is added by 1, and the numerical information of the hit random number counter C1, the jackpot type counter C2, and the reach random number counter C3 updated in the previous step S202 is used for holding. It is stored in the first holding area of the free holding areas RE1 to RE4 of the area RE. If the first operating port 33 and the second operating port 34 are winning at the same time, the process for acquiring the hold information is performed within the range in which the hold information acquisition process is executed once. Run multiple times. Further, when a new acquisition of the hold information is performed, an acquisition command corresponding to the acquisition is transmitted to the voice emission control device 81. When the voice emission control device 81 receives the command, the voice emission control device 81 updates the display of the image indicating the number of hold information on the symbol display device 41 to the display content corresponding to the increase in the hold information.

その後、主側RAM65に設けられた特図特電カウンタの情報を読み出すとともに(ステップS302)、主側ROM64に設けられた特図特電アドレステーブルを読み出す(ステップS303)。そして、特図特電アドレステーブルから特図特電カウンタの情報に対応した開始アドレスを取得し(ステップS304)、ステップS306〜ステップS312の処理のうちその取得した開始アドレスが示す処理にジャンプする(ステップS305)。特図特電カウンタは、ステップS306〜ステップS312の各種処理のうちいずれを実行すべきであるかを主側CPU63にて把握するためのカウンタであり、特図特電アドレステーブルは、特図特電カウンタの数値情報に対応させて、ステップS306〜ステップS312の処理を実行するためのプログラムの開始アドレスが設定されている。 After that, the information of the special figure special electric counter provided in the main RAM 65 is read (step S302), and the special figure special electric address table provided in the main ROM 64 is read (step S303). Then, the start address corresponding to the information of the special figure special electric counter is acquired from the special figure special electric address table (step S304), and the process jumps to the process indicated by the acquired start address among the processes of steps S306 to S312 (step S305). ). The special figure special electric counter is a counter for the main CPU 63 to grasp which of the various processes of steps S306 to S312 should be executed, and the special figure special electric address table is a special figure special electric counter. Corresponding to the numerical information, the start address of the program for executing the processes of steps S306 to S312 is set.

ステップS306では特図変動開始処理を実行する。図24は特図変動開始処理を示すフローチャートである。 In step S306, the special figure fluctuation start process is executed. FIG. 24 is a flowchart showing the special figure fluctuation start processing.

特図変動開始処理では保留用エリアREに格納されている保留情報の個数が1以上であることを条件として(ステップS401:YES)、データ設定処理を実行する(ステップS402)。データ設定処理では、まず保留数を1減算するとともに、保留用エリアREの第1保留エリアRE1に格納されたデータを実行エリアAEに移動する。その後、保留用エリアREの各保留エリアRE1〜RE4に格納されたデータをシフトさせる処理を実行する。このデータシフト処理は、第1保留エリアRE1〜第4保留エリアRE4に格納されているデータを下位エリア側に順にシフトさせる処理であり、詳細には、第2保留エリアRE2→第1保留エリアRE1、第3保留エリアRE3→第2保留エリアRE2、第4保留エリアRE4→第3保留エリアRE3といった具合に各エリア内のデータをシフトさせた後に第4保留エリアRE4を「0」クリアする。この際、保留エリアのデータのシフトが行われたことを認識させるためのシフト時コマンドを音声発光制御装置81に送信する。音声発光制御装置81は当該コマンドを受信した場合、図柄表示装置41における保留情報の個数を示す画像の表示を保留情報の減少に対応する表示内容に更新させる。 In the special figure fluctuation start process, the data setting process is executed on condition that the number of hold information stored in the hold area RE is 1 or more (step S401: YES) (step S402). In the data setting process, the number of holds is first subtracted by 1, and the data stored in the first hold area RE1 of the hold area RE is moved to the execution area AE. After that, the process of shifting the data stored in the reserved areas RE1 to RE4 of the reserved area RE is executed. This data shift process is a process of sequentially shifting the data stored in the first hold area RE1 to the fourth hold area RE4 toward the lower area side, and more specifically, the second hold area RE2 → the first hold area RE1. , 3rd holding area RE3 → 2nd holding area RE2, 4th holding area RE4 → 3rd holding area RE3, etc. After shifting the data in each area, the 4th holding area RE4 is cleared to “0”. At this time, a shift command for recognizing that the data in the hold area has been shifted is transmitted to the voice emission control device 81. When the voice emission control device 81 receives the command, the voice emission control device 81 updates the display of the image indicating the number of hold information on the symbol display device 41 to the display content corresponding to the decrease of the hold information.

データ設定処理を実行した後は当否テーブルを主側ROM64の当否テーブル記憶エリア64aから読み出す(ステップS403)。既に説明したとおり、当否テーブル記憶エリア64aには、当否テーブルとして、設定1用低確当否テーブル〜設定6用低確当否テーブル及び高確当否テーブルが記憶されている。ステップS403では、まず主側RAM65の当否抽選モードを示す情報を読み出すことにより現状の当否抽選モードを把握する。高確率モードである場合には当否テーブル記憶エリア64aから高確当否テーブルを読み出す。一方、低確率モードである場合には主側RAM65の設定値カウンタの値を読み出すことによりパチンコ機10の設定状態を把握する。そして、その把握した設定値に対応する低確当否テーブルを当否テーブル記憶エリア64aから読み出す。 After executing the data setting process, the pass / fail table is read from the pass / fail table storage area 64a of the main ROM 64 (step S403). As described above, the hit / miss table storage area 64a stores the low probability / hit / fail table for setting 1 to the low probability / hit / fail table for setting 6 and the high probability / hit / fail table as the hit / miss table. In step S403, the current winning / failing lottery mode is grasped by first reading the information indicating the winning / failing lottery mode of the main RAM 65. In the high probability mode, the high probability table is read from the hit / miss table storage area 64a. On the other hand, in the low probability mode, the setting state of the pachinko machine 10 is grasped by reading the value of the setting value counter of the main RAM 65. Then, the low probability / failure table corresponding to the grasped set value is read from the hit / miss table storage area 64a.

その後、ステップS403にて読み出した当否テーブルを参照して当否判定処理を実行する(ステップS404)。当否判定処理では、実行エリアAEに格納された情報のうち当否判定用の情報、すなわち当たり乱数カウンタC1に係る数値情報が、ステップS403にて読み出した当否テーブルに設定された大当たり数値情報と一致しているか否かを判定する。 After that, the pass / fail determination process is executed with reference to the pass / fail table read in step S403 (step S404). In the hit / fail determination process, the hit / fail determination information, that is, the numerical information related to the hit random number counter C1 among the information stored in the execution area AE, matches the jackpot numerical information set in the hit / miss table read in step S403. Determine if it is.

当否判定処理の結果が大当たり当選結果である場合には(ステップS405:YES)、振分判定処理を実行する(ステップS406)。振分判定処理では、実行エリアAEに格納された情報のうち振分判定用の情報、すなわち大当たり種別カウンタC2に係る数値情報を読み出す。そして、主側ROM64の振分テーブル記憶エリア64bに設けられた振分テーブルを参照して、上記読み出した大当たり種別カウンタC2に係る数値情報がいずれの大当たり結果に対応しているのかを特定する。具体的には、低確大当たり結果、低入賞高確大当たり結果及び最有利大当たり結果のうちいずれの大当たり結果に対応しているのかを特定する。 If the result of the hit / fail determination process is the jackpot winning result (step S405: YES), the distribution determination process is executed (step S406). In the distribution determination process, among the information stored in the execution area AE, the information for distribution determination, that is, the numerical information related to the jackpot type counter C2 is read out. Then, with reference to the distribution table provided in the distribution table storage area 64b of the main ROM 64, it is specified which jackpot result corresponds to the numerical information related to the read jackpot type counter C2. Specifically, it is specified which of the low probability jackpot result, the low winning high probability jackpot result, and the most advantageous jackpot result corresponds to.

その後、大当たり結果用の停止結果設定処理を実行する(ステップS407)。具体的には、今回の変動開始に係る遊技回において特図表示部37aに最終的に停止表示させる絵柄の態様の情報を、主側ROM64に予め記憶されている大当たり結果用の停止結果テーブルから特定し、その特定した情報を主側RAM65に書き込む。この大当たり結果用の停止結果テーブルには、特図表示部37aに停止表示される絵柄の態様の情報が、大当たり結果の種類毎に相違させて設定されている。 After that, the stop result setting process for the jackpot result is executed (step S407). Specifically, the information on the mode of the pattern to be finally stopped and displayed on the special figure display unit 37a in the game round related to the start of this fluctuation is stored in the main ROM 64 in advance from the stop result table for the jackpot result. It is specified, and the specified information is written to the main RAM 65. In the stop result table for the jackpot result, the information of the mode of the pattern to be stopped and displayed on the special figure display unit 37a is set differently for each type of the jackpot result.

その後、振分判定結果に対応したフラグセット処理を実行する(ステップS408)。具体的には、主側RAM65には各大当たり結果の種類に対応したフラグが設けられており、ステップS408では、それら各大当たり結果の種類に対応したフラグのうち、ステップS406の振分判定処理の結果に対応したフラグに「1」をセットする。 After that, the flag setting process corresponding to the distribution determination result is executed (step S408). Specifically, the main RAM 65 is provided with a flag corresponding to each type of jackpot result, and in step S408, among the flags corresponding to each type of jackpot result, the distribution determination process of step S406 is performed. Set "1" to the flag corresponding to the result.

一方、ステップS405にて大当たり当選結果ではないと判定した場合には、外れ結果用の停止結果設定処理を実行する(ステップS409)。具体的には、今回の変動開始に係る遊技回において特図表示部37aに最終的に停止表示させる絵柄の態様の情報を、主側ROM64に予め記憶されている外れ結果用の停止結果テーブルから特定し、その特定した情報を主側RAM65に書き込む。この場合に選択される絵柄の態様の情報は、大当たり結果の場合に選択される絵柄の態様の情報とは異なっている。 On the other hand, if it is determined in step S405 that the result is not the jackpot winning result, the stop result setting process for the loss result is executed (step S409). Specifically, the information on the mode of the pattern to be finally stopped and displayed on the special figure display unit 37a in the game round related to the start of this fluctuation is stored in advance in the main ROM 64 from the stop result table for the deviation result. It is specified, and the specified information is written to the main RAM 65. The information on the aspect of the pattern selected in this case is different from the information on the aspect of the pattern selected in the case of the jackpot result.

ステップS408及びステップS409のいずれかの処理を実行した後は、遊技回の継続期間の把握処理を実行する(ステップS410)。かかる処理では、変動種別カウンタCSの数値情報を取得する。また、今回の遊技回において図柄表示装置41にてリーチ表示が発生するか否かを判定する。具体的には、今回の変動開始に係る遊技回が低確大当たり結果又は最有利大当たり結果である場合には、リーチ表示が発生すると判定する。また、いずれの大当たり結果でもなく、さらに実行エリアAEに格納されているリーチ乱数カウンタC3に係る数値情報がリーチ発生に対応した数値情報である場合には、リーチ表示が発生すると判定する。 After executing any of the processes of step S408 and step S409, the process of grasping the duration of the game times is executed (step S410). In such processing, the numerical information of the variable type counter CS is acquired. In addition, it is determined whether or not the reach display is generated by the symbol display device 41 in this game round. Specifically, when the game times related to the start of the fluctuation this time are the low probability jackpot result or the most advantageous jackpot result, it is determined that the reach display occurs. Further, if it is not the result of any big hit and the numerical information related to the reach random number counter C3 stored in the execution area AE is the numerical information corresponding to the occurrence of reach, it is determined that the reach display occurs.

リーチ表示が発生すると判定した場合には、主側ROM64に記憶されているリーチ発生用継続期間テーブルを参照して、今回の変動種別カウンタCSの数値情報に対応した遊技回の継続期間を取得する。一方、リーチ表示が発生しないと判定した場合には、主側ROM64に記憶されているリーチ非発生用継続期間テーブルを参照して、今回の変動種別カウンタCSの数値情報に対応した遊技回の継続期間を取得する。ちなみに、リーチ非発生用継続期間テーブルを参照して取得され得る遊技回の継続期間は、リーチ発生用継続期間テーブルを参照して取得され得る遊技回の継続期間と異なっている。 When it is determined that the reach display will occur, the duration of the game times corresponding to the numerical information of the current variation type counter CS is acquired by referring to the reach generation duration table stored in the main ROM 64. .. On the other hand, when it is determined that the reach display does not occur, the continuation of the game times corresponding to the numerical information of the variation type counter CS this time is continued by referring to the reach non-occurrence duration table stored in the main ROM 64. Get the period. Incidentally, the duration of the game times that can be acquired by referring to the reach non-occurrence duration table is different from the duration of the game times that can be acquired by referring to the reach generation duration table.

なお、リーチ非発生時における遊技回の継続期間は、保留用エリアREに格納されている保留情報の数が多いほど遊技回の継続期間が短くなるように設定されている。また、サポートモードが高頻度サポートモードである状況においては低頻度サポートモードである状況よりも、保留情報の数が同一である場合で比較して、短い遊技回の継続期間が選択されるようにリーチ非発生用継続期間テーブルが設定されている。但し、これに限定されることはなく、保留情報の数やサポートモードに応じて遊技回の継続期間が変動しない構成としてもよく、上記の関係とは逆であってもよい。さらには、リーチ発生時における遊技回の継続期間に対して、上記構成を適用してもよい。また、各種大当たり結果の場合、外れリーチ時の場合及びリーチ非発生の外れ結果の場合のそれぞれに対して個別に継続期間テーブルが設定されていてもよい。この場合、各遊技結果に応じた遊技回の継続期間の振分が行われることとなる。 The duration of the game times when the reach does not occur is set so that the larger the number of hold information stored in the hold area RE, the shorter the duration of the game times. Also, in the situation where the support mode is the high frequency support mode, the duration of the shorter game times is selected as compared with the case where the number of pending information is the same as in the situation where the support mode is the low frequency support mode. A duration table for non-reach is set. However, the present invention is not limited to this, and the duration of the game may not change depending on the number of reserved information and the support mode, and the above relationship may be reversed. Further, the above configuration may be applied to the duration of the game times when the reach occurs. Further, in the case of various jackpot results, the duration table may be set individually for each of the case of the out-of-reach case and the case of the out-of-reach non-occurrence case. In this case, the duration of the game is distributed according to the result of each game.

その後、ステップS410にて取得した遊技回の継続期間の情報を、主側RAM65に設けられた特図特電タイマカウンタにセットする(ステップS411)。特図特電タイマカウンタにセットされた数値情報の更新は、タイマ更新処理(ステップS210)にて実行される。ちなみに、遊技回用の演出として、特図表示部37aにおける絵柄の変動表示と図柄表示装置41における図柄の変動表示とが行われるが、これらの各変動表示が終了される場合にはその遊技回の停止結果が表示された状態(図柄表示装置41では有効ライン上に所定の図柄の組合せが待機された状態)で最終停止期間(例えば0.5秒)に亘って最終停止表示される。この場合に、ステップS410にて取得される遊技回の継続期間は1遊技回分のトータル時間となっている。 After that, the information on the duration of the game times acquired in step S410 is set in the special figure special electric timer counter provided in the main RAM 65 (step S411). The update of the numerical information set in the special figure special electric timer counter is executed in the timer update process (step S210). By the way, as an effect for the game round, the variable display of the pattern on the special symbol display unit 37a and the variable display of the symbol on the symbol display device 41 are performed, and when each of these variable displays is completed, the variable display is performed. The final stop is displayed over the final stop period (for example, 0.5 seconds) in the state where the stop result of is displayed (in the symbol display device 41, a predetermined combination of symbols is waiting on the effective line). In this case, the duration of the game rounds acquired in step S410 is the total time for one game round.

その後、変動用コマンド及び種別コマンドを音声発光制御装置81に送信する(ステップS412)。変動用コマンドには、遊技回の継続期間の情報が含まれる。ここで、上記のとおりリーチ非発生用継続期間テーブルを参照して取得される遊技回の継続期間は、リーチ発生用継続期間テーブルを参照して取得される遊技回の継続期間と異なっているため、変動用コマンドにリーチ発生の有無の情報が含まれていなかったとしても、音声発光制御装置81では遊技回の継続期間の情報からリーチ発生の有無を特定することは可能である。この点、変動用コマンドには、リーチ発生の有無を示す情報が含まれているとも言える。なお、変動用コマンドにリーチ発生の有無を直接示す情報が含まれていてもよい。また、種別コマンドには、遊技結果の情報が含まれる。 After that, the variation command and the type command are transmitted to the voice emission control device 81 (step S412). The variable command includes information on the duration of the game. Here, as described above, the duration of the game times acquired by referring to the reach non-occurrence duration table is different from the duration of the game times acquired by referring to the reach generation duration table. Even if the variation command does not include information on the presence or absence of reach occurrence, the voice emission control device 81 can specify the presence or absence of reach occurrence from the information on the duration of the game times. In this respect, it can be said that the variable command contains information indicating whether or not reach has occurred. It should be noted that the variable command may include information that directly indicates whether or not reach has occurred. In addition, the type command includes information on the game result.

音声発光制御装置81は変動用コマンド及び種別コマンドを主側CPU63から受信した場合、装飾基板56,57、スピーカ部53及び図柄表示装置41において遊技回用の演出が実行されるようにする。この場合、当該遊技回用の演出は変動用コマンド及び種別コマンドの内容に対応する態様で行われる。また、図柄表示装置41では遊技回用の演出として図柄の変動表示が行われ、当該遊技回用の演出が終了する場合には当否判定処理及び振分判定処理の結果に対応する図柄の組み合わせが停止表示される。 When the voice emission control device 81 receives the variation command and the type command from the main CPU 63, the decorative board 56, 57, the speaker unit 53, and the symbol display device 41 execute the effect of playing the game. In this case, the effect for the game round is performed in a manner corresponding to the contents of the variable command and the type command. Further, in the symbol display device 41, the variable display of the symbol is performed as the effect for the game round, and when the effect for the game round is completed, the combination of the symbols corresponding to the result of the hit / miss determination process and the distribution determination process is performed. Stop is displayed.

その後、特図表示部37aにおける絵柄の変動表示を開始させる(ステップS413)。そして、特図特電カウンタを1加算して(ステップS414)、本特図変動開始処理を終了する。特図変動開始処理が実行される場合における特図特電カウンタの数値情報は「0」である。ステップS414にて「1」が加算されることにより当該特図特電カウンタの数値情報は「1」となる。 After that, the variable display of the pattern on the special figure display unit 37a is started (step S413). Then, the special figure special electric counter is added by 1 (step S414), and the present special figure fluctuation start process is terminated. The numerical information of the special figure special electric counter when the special figure fluctuation start processing is executed is "0". By adding "1" in step S414, the numerical information of the special figure special electric counter becomes "1".

特図特電制御処理(図23)の説明に戻り、ステップS307では特図変動中処理を実行する。特図変動中処理では、遊技回の継続時間中であって最終停止表示前のタイミングであるか否かを判定し、最終停止表示前であれば特図表示部37aにおける絵柄の表示態様を規則的に変化させるための処理を実行する。最終停止表示させるタイミングとなった場合には、特図特電カウンタの数値情報を1加算することで、当該カウンタの数値情報を特図変動中処理に対応したものから特図確定中処理に対応したものに更新する。なお、本実施形態においては主側CPU63から音声発光制御装置81に最終停止コマンドは送信されない。 Returning to the description of the special figure special electric control process (FIG. 23), in step S307, the special figure changing process is executed. In the special figure change processing, it is determined whether or not the timing is before the final stop display during the duration of the game round, and if it is before the final stop display, the display mode of the pattern on the special figure display unit 37a is ruled. Execute the process to change the target. When it is time to display the final stop, the numerical information of the special figure special electric counter is added by 1, so that the numerical information of the counter is changed from the one corresponding to the special figure changing process to the special figure fixing process. Update to one. In this embodiment, the final stop command is not transmitted from the main CPU 63 to the voice emission control device 81.

ステップS308では特図確定中処理を実行する。特図確定中処理では、特図表示部37aにおける絵柄の表示態様を今回の遊技回の抽選結果に対応した表示態様とする。また、特図確定中処理では、最終停止期間が経過したか否かを判定し、当該期間が経過している場合には開閉実行モードへの移行が発生するか否かの判定を行う。開閉実行モードへの移行が発生しない場合には特図特電カウンタの数値情報を「0」クリアする。開閉実行モードへの移行が発生する場合には特図特電カウンタの数値情報を1加算することで、当該カウンタの数値情報を特図確定中処理に対応したものから特電開始処理に対応したものに更新する。 In step S308, the process during the determination of the special figure is executed. In the process of determining the special figure, the display mode of the pattern on the special figure display unit 37a is set to the display mode corresponding to the lottery result of the current game round. Further, in the process during the determination of the special figure, it is determined whether or not the final stop period has elapsed, and if the period has elapsed, it is determined whether or not the transition to the open / close execution mode occurs. If the transition to the open / close execution mode does not occur, the numerical information of the special figure special electric counter is cleared to "0". When the transition to the open / close execution mode occurs, the numerical information of the special figure special electric counter is added by 1, so that the numerical information of the counter is changed from the one corresponding to the special figure confirmation processing to the one corresponding to the special electric start processing. Update.

ステップS309では特電開始処理を実行する。特電開始処理では今回の開閉実行モードにおけるオープニング期間を開始させるための処理を未だ実行していない場合、オープニング期間のセット処理を実行する。また、オープニングコマンドを音声発光制御装置81に送信する。音声発光制御装置81はオープニングコマンドを受信することにより、装飾基板56,57、スピーカ部53及び図柄表示装置41にてオープニング演出が実行されるようにする。オープニング期間が経過している場合、最初のラウンド遊技を開始させるための開始用処理を実行する。当該開始用処理では、特電入賞装置32を開放状態とするとともにラウンド遊技の終了条件を設定する。この終了条件の設定に際しては、今回の最初のラウンド遊技において特電入賞装置32を開放状態に継続させる場合の上限継続期間をセットするとともに、今回の最初のラウンド遊技において特電入賞装置32に入賞可能な遊技球の上限個数を主側RAM65に設けられた入賞個数カウンタにセットする。 In step S309, the special electric start processing is executed. In the special electric start processing, if the processing for starting the opening period in the opening / closing execution mode of this time has not been executed yet, the opening period setting processing is executed. Further, the opening command is transmitted to the voice emission control device 81. Upon receiving the opening command, the voice emission control device 81 causes the decorative boards 56, 57, the speaker unit 53, and the symbol display device 41 to execute the opening effect. If the opening period has elapsed, the start process for starting the first round game is executed. In the start processing, the special electric winning device 32 is opened and the end condition of the round game is set. When setting this end condition, the upper limit continuation period when the special electric winning device 32 is kept in the open state in the first round game of this time is set, and the special electric winning device 32 can be won in the first round game of this time. The upper limit number of game balls is set in the winning number counter provided in the main RAM 65.

ステップS310では特電開放中処理を実行する。特電開放中処理ではラウンド遊技の終了条件が成立したか否かを判定する。終了条件が成立している場合には特電入賞装置32を閉鎖状態とする。そして、今回終了したラウンド遊技が最後の実行回のラウンド遊技でなければ特図特電カウンタの数値情報を1加算することで当該カウンタの数値情報を特電開放中処理に対応したものから特電閉鎖中処理に対応したものに更新し、今回終了したラウンド遊技が最後の実行回のラウンド遊技であれば特図特電カウンタの数値情報を2加算することで当該カウンタの数値情報を特電開放中処理に対応したものから特電終了処理に対応したものに更新する。 In step S310, the processing during the opening of the special electric power is executed. In the processing during the opening of the special electric power, it is determined whether or not the end condition of the round game is satisfied. If the end condition is satisfied, the special electric winning device 32 is closed. Then, if the round game ended this time is not the round game of the last execution time, the numerical information of the special electric counter is added by 1 to change the numerical information of the counter from the one corresponding to the special electric opening processing to the special electric closing processing. If the round game that ended this time is the round game of the last execution time, the numerical information of the special figure special electric counter is added by 2 to correspond to the processing while the special electric is open. Update from the one corresponding to the special train end processing.

ステップS311では特電閉鎖中処理を実行する。特電閉鎖中処理では、ラウンド遊技間のインターバル期間が経過したか否かを判定する。インターバル期間は前回のラウンド遊技が終了する場合に設定される。インターバル期間が経過した場合には、特電入賞装置32を開放状態とするとともにラウンド遊技の終了条件を設定する。そして、特図特電カウンタの数値情報を1減算することで、当該カウンタの数値情報を特電閉鎖中処理に対応したものから特電開放中処理に対応したものに更新する。 In step S311, the process during closing of the special electric train is executed. In the special electric closed processing, it is determined whether or not the interval period between round games has elapsed. The interval period is set when the previous round game ends. When the interval period has elapsed, the special electric winning device 32 is opened and the end condition of the round game is set. Then, by subtracting 1 from the numerical information of the special figure special electric counter, the numerical information of the counter is updated from the one corresponding to the special electric closed processing to the one corresponding to the special electric opening processing.

ステップS312では特電終了処理を実行する。特電終了処理では、今回の開閉実行モードにおけるエンディング期間を開始させるための処理を未だ実行していない場合、エンディング期間(例えば5秒)をセットするとともに、エンディングコマンドを音声発光制御装置81に送信する。音声発光制御装置81はエンディングコマンドを受信することにより、装飾基板56,57、スピーカ部53及び図柄表示装置41にてエンディング演出が実行されるようにする。エンディング期間が経過した場合には、開閉実行モードの終了後における当否抽選モード及びサポートモードのそれぞれを、今回の開閉実行モードの開始契機となった大当たり結果に対応するモードに設定する。 In step S312, the special electric power termination process is executed. In the special electric end processing, if the processing for starting the ending period in the opening / closing execution mode of this time has not been executed yet, the ending period (for example, 5 seconds) is set and the ending command is transmitted to the voice emission control device 81. .. Upon receiving the ending command, the voice emission control device 81 causes the decorative boards 56, 57, the speaker unit 53, and the symbol display device 41 to execute the ending effect. When the ending period has elapsed, each of the winning / failing lottery mode and the support mode after the end of the opening / closing execution mode is set to the mode corresponding to the jackpot result that triggered the start of the opening / closing execution mode this time.

以上詳述した本実施形態によれば、以下の優れた効果を奏する。 According to the present embodiment described in detail above, the following excellent effects are obtained.

第1装飾基板56では、バイパスコンデンサ85の一対の電極85a,85bに対応する一対のパッド171a,171bから同じ数(具体的には2本)の配線パターン172a〜172dが引き出されている。第1パッド171aの4辺のうち当該第1パッド171aの中心から見て第1配線パターン172aが引き出されている辺が存在する方向(右方向)は、第2パッド171bの4辺のうち当該第2パッド171bの中心から見て第3配線パターン172cが引き出されている辺が存在する方向(右方向)と同一の方向である。また、第1パッド171aの4辺のうち当該第1パッド171aの中心から見て第2配線パターン172bが引き出されている辺が存在する方向(左方向)は、第2パッド171bの4辺のうち当該第2パッド171bの中心から見て第4配線パターン172dが引き出されている辺が存在する方向(左方向)と同一の方向である。これにより、リフロー工程の加熱初期段階において、一対のパッド171a,171b内の温度分布に差が生じることを防止できるとともに、バイパスコンデンサ85の回転及びチップ立ちの発生を防止できる。 In the first decorative substrate 56, the same number (specifically, two) of wiring patterns 172a to 172d are drawn out from the pair of pads 171a and 171b corresponding to the pair of electrodes 85a and 85b of the bypass capacitor 85. Of the four sides of the first pad 171a, the direction (right direction) in which the side from which the first wiring pattern 172a is pulled out when viewed from the center of the first pad 171a exists is the direction (right direction) among the four sides of the second pad 171b. It is the same direction as the direction (right direction) in which the side from which the third wiring pattern 172c is pulled out exists when viewed from the center of the second pad 171b. Further, of the four sides of the first pad 171a, the direction (left direction) in which the side from which the second wiring pattern 172b is pulled out when viewed from the center of the first pad 171a exists is the four sides of the second pad 171b. Of these, the direction is the same as the direction (left direction) in which the side from which the fourth wiring pattern 172d is pulled out exists when viewed from the center of the second pad 171b. As a result, it is possible to prevent a difference in the temperature distribution in the pair of pads 171a and 171b at the initial stage of heating in the reflow step, and it is possible to prevent the rotation of the bypass capacitor 85 and the occurrence of chip standing.

バイパスコンデンサ85は、長手方向の寸法が略0.6mmであるとともに、短手方向の寸法及び厚さ方向の寸法が略0.3mmである小型チップ部品である。バイパスコンデンサ85の厚さ方向に直交する平面に沿う長手方向の寸法が0.7mm以下であることにより、第1装飾基板56において当該バイパスコンデンサ85が占有する面積を低減することができる。バイパスコンデンサ85の当該長手方向の寸法が0.4mm以上であることにより、バイパスコンデンサ85と第1装飾基板56との接続箇所における機械的強度及びバイパスコンデンサ85自体の機械的強度を高め、当該接続箇所が破損する可能性を低減することができるとともに、バイパスコンデンサ85自体が破損してしまう可能性を低減することができる。また、バイパスコンデンサ85の当該長手方向の寸法が0.4mm以上であることにより、バイパスコンデンサ85の実装漏れの有無を目視で確認する場合における確認精度を高めることができる。 The bypass capacitor 85 is a small chip component having a longitudinal dimension of approximately 0.6 mm and a lateral dimension and a thickness direction of approximately 0.3 mm. Since the dimension in the longitudinal direction along the plane orthogonal to the thickness direction of the bypass capacitor 85 is 0.7 mm or less, the area occupied by the bypass capacitor 85 in the first decorative substrate 56 can be reduced. When the dimension of the bypass capacitor 85 in the longitudinal direction is 0.4 mm or more, the mechanical strength at the connection point between the bypass capacitor 85 and the first decorative substrate 56 and the mechanical strength of the bypass capacitor 85 itself are increased, and the connection is made. The possibility of damage to the portion can be reduced, and the possibility of damage to the bypass capacitor 85 itself can be reduced. Further, when the dimension of the bypass capacitor 85 in the longitudinal direction is 0.4 mm or more, it is possible to improve the confirmation accuracy when visually confirming the presence or absence of mounting omission of the bypass capacitor 85.

小型チップ抵抗器87の一対の電極87a,87bに対応する一対のパッド176a,176bから同じ数(具体的には1本)の配線パターン181a,181bが引き出されている構成において、第1パッド176aの4辺のうち当該第1パッド176aの中心から見て第1配線パターン181aが引き出されている辺が存在する方向(右方向)は、第2パッド176bの4辺のうち当該第2パッド176bの中心から見て第2配線パターン181bが引き出されている辺が存在する方向(右方向)と同一の方向である。これにより、リフロー工程の加熱初期段階において一対のパッド176a,176b内の温度分布に差が生じることを防止できるとともに、小型チップ抵抗器87の回転及びチップ立ちの発生を防止できる。 In a configuration in which the same number (specifically, one) of wiring patterns 181a and 181b are drawn from the pair of pads 176a and 176b corresponding to the pair of electrodes 87a and 87b of the small chip resistor 87, the first pad 176a Of the four sides of the second pad 176b, the direction (right direction) in which the side from which the first wiring pattern 181a is pulled out when viewed from the center of the first pad 176a is the second pad 176b among the four sides of the second pad 176b. It is the same direction as the direction (right direction) in which the side from which the second wiring pattern 181b is pulled out exists when viewed from the center of the above. As a result, it is possible to prevent a difference in the temperature distribution in the pair of pads 176a and 176b at the initial stage of heating in the reflow process, and it is possible to prevent the rotation of the small chip resistor 87 and the occurrence of chip standing.

小型チップ抵抗器87は、バイパスコンデンサ85と同様に、部品の厚さ方向に直交する平面に沿う長手方向の寸法(小型チップ抵抗器87の長手方向の寸法)が0.1mm以上であり0.9mm以下である小型チップ部品である。小型チップ抵抗器87は、長手方向の寸法が略0.6mmであるとともに、短手方向の寸法及び厚さ方向の寸法が略0.3mmである小型チップ部品である。小型チップ抵抗器87の当該長手方向の寸法が0.7mm以下であることにより、第1装飾基板56において当該小型チップ抵抗器87が占有する面積を低減することができる。小型チップ抵抗器87の当該長手方向の寸法が0.4mm以上であることにより、小型チップ抵抗器87と第1装飾基板56との接続箇所における機械的強度及び小型チップ抵抗器87自体の機械的強度を高め、当該接続箇所が破損する可能性を低減することができるとともに、小型チップ抵抗器87自体が破損してしまう可能性を低減することができる。また、小型チップ抵抗器87の当該長手方向の寸法が0.4mm以上であることにより、小型チップ抵抗器87の実装漏れの有無を目視で確認する場合における確認精度を高めることができる。 Similar to the bypass capacitor 85, the small chip resistor 87 has a longitudinal dimension (longitudinal dimension of the small chip resistor 87) along a plane orthogonal to the thickness direction of the component of 0.1 mm or more. It is a small chip component having a size of 9 mm or less. The small chip resistor 87 is a small chip component having a longitudinal dimension of about 0.6 mm and a lateral dimension and a thickness direction of approximately 0.3 mm. Since the dimension of the small chip resistor 87 in the longitudinal direction is 0.7 mm or less, the area occupied by the small chip resistor 87 in the first decorative substrate 56 can be reduced. When the dimension of the small chip resistor 87 in the longitudinal direction is 0.4 mm or more, the mechanical strength at the connection point between the small chip resistor 87 and the first decorative substrate 56 and the mechanical strength of the small chip resistor 87 itself. The strength can be increased, the possibility of damage to the connection portion can be reduced, and the possibility of damage to the small chip resistor 87 itself can be reduced. Further, when the dimension of the small chip resistor 87 in the longitudinal direction is 0.4 mm or more, it is possible to improve the confirmation accuracy when visually confirming the presence or absence of mounting omission of the small chip resistor 87.

バイパスコンデンサ85の第1電極85aに対応する第1パッド171aは第1配線パターン172aを介して当該第1パッド171aよりも面積の広いGNDプレーン層93に電気的に接続されているとともに、バイパスコンデンサ85の第2電極85bに対応する第2パッド171bは第3配線パターン172cを介して当該第2パッド171bよりも面積の広い電源プレーン層94に電気的に接続されている。第1パッド171aの4辺のうち当該第1パッド171aの中心から見て第1配線パターン172aが引き出されている辺が存在する方向(右方向)は、第2パッド171bの4辺のうち当該第2パッド171bの中心から見て第3配線パターン172cが引き出されている辺が存在する方向(右方向)と同一の方向である。これにより、リフロー工程の加熱初期段階において、一対のパッド171a,171b内の温度分布に差が生じる可能性が低減されている。 The first pad 171a corresponding to the first electrode 85a of the bypass capacitor 85 is electrically connected to the GND plane layer 93 having a larger area than the first pad 171a via the first wiring pattern 172a, and is also a bypass capacitor. The second pad 171b corresponding to the second electrode 85b of the 85 is electrically connected to the power supply plane layer 94 having a larger area than the second pad 171b via the third wiring pattern 172c. Of the four sides of the first pad 171a, the direction (right direction) in which the side from which the first wiring pattern 172a is pulled out when viewed from the center of the first pad 171a exists is the direction (right direction) among the four sides of the second pad 171b. It is the same direction as the direction (right direction) in which the side from which the third wiring pattern 172c is pulled out exists when viewed from the center of the second pad 171b. This reduces the possibility that the temperature distribution in the pair of pads 171a and 171b will differ in the initial heating stage of the reflow step.

バイパスコンデンサ85の第1電極85aに対応する第1パッド171aから引き出されている第1配線パターン172aの幅寸法は、第2電極85bに対応する第2パッド171bから引き出されている第3配線パターン172cの幅寸法と略同一である。このため、これらの配線パターン172a,172cの幅寸法が異なる構成と比較して、リフロー工程の加熱初期段階において一対のパッド171a,171b内の温度分布に差が生じる可能性が低減されている。また、第1パッド171aから引き出されている第2配線パターン172bの幅寸法は、第2パッド171bから引き出されている第4配線パターン172dの幅寸法と略同一である。このため、これらの配線パターン172b,172dの幅寸法が異なる構成と比較して、リフロー工程の加熱初期段階において一対のパッド171a,171b内の温度分布に差が生じる可能性が低減されている。 The width dimension of the first wiring pattern 172a drawn from the first pad 171a corresponding to the first electrode 85a of the bypass capacitor 85 is the third wiring pattern drawn out from the second pad 171b corresponding to the second electrode 85b. It is substantially the same as the width dimension of 172c. Therefore, the possibility that the temperature distribution in the pair of pads 171a and 171b is different in the initial heating stage of the reflow process is reduced as compared with the configurations in which the width dimensions of the wiring patterns 172a and 172c are different. Further, the width dimension of the second wiring pattern 172b drawn out from the first pad 171a is substantially the same as the width dimension of the fourth wiring pattern 172d drawn out from the second pad 171b. Therefore, as compared with the configurations in which the width dimensions of the wiring patterns 172b and 172d are different, the possibility that the temperature distribution in the pair of pads 171a and 171b is different in the initial heating stage of the reflow process is reduced.

小型チップ抵抗器87の第1電極87aに対応する第1パッド176aから引き出されている第1配線パターン181aの幅寸法は、第2電極87bに対応する第2パッド176bから引き出されている第2配線パターン181の幅寸法と略同一である。このため、パッド176a,176bから引き出されている配線パターン181a,181bの幅寸法が異なっている構成と比較して、リフロー工程の加熱初期段階において一対のパッド176a,176b内の温度分布に差が生じる可能性が低減されている。 The width dimension of the first wiring pattern 181a drawn from the first pad 176a corresponding to the first electrode 87a of the small chip resistor 87 is the second drawn from the second pad 176b corresponding to the second electrode 87b. It is substantially the same as the width dimension of the wiring pattern 181. Therefore, there is a difference in the temperature distribution in the pair of pads 176a, 176b in the initial heating stage of the reflow process, as compared with the configuration in which the width dimensions of the wiring patterns 181a, 181b drawn from the pads 176a, 176b are different. The possibility of occurrence is reduced.

バイパスコンデンサ85の一対の電極85a,85bに対応する一対のパッド171a,171bから引き出されている配線パターン172a〜172dの数及び引き出し位置が共通化されているため、第1パッド171a上の溶融半田の表面張力によりバイパスコンデンサ85の第1電極85aに作用する力と、第2パッド171b上の溶融半田の表面張力によりバイパスコンデンサ85の第2電極85bに作用する力とを均衡させることができる。このため、仮に、一対のパッド171a,171bにおいて、半田ペーストの左側部のみが先に溶融した場合においても、バイパスコンデンサ85の移動態様を平行移動とし、バイパスコンデンサ85の回転を阻止することができる。これにより、第1パッド171aと第1電極85aとの半田フィレット173aによる接続面積の減少の程度を抑えることができるとともに、第2パッド171bと第2電極85bとの半田フィレット173bによる接続面積の減少の程度を抑えることができる。 Since the number and the drawing positions of the wiring patterns 172a to 172d drawn out from the pair of pads 171a and 171b corresponding to the pair of electrodes 85a and 85b of the bypass capacitor 85 are common, the molten solder on the first pad 171a is used. The force acting on the first electrode 85a of the bypass capacitor 85 due to the surface tension of the bypass capacitor 85 and the force acting on the second electrode 85b of the bypass capacitor 85 due to the surface tension of the molten solder on the second pad 171b can be balanced. Therefore, even if only the left side portion of the solder paste is melted first in the pair of pads 171a and 171b, the movement mode of the bypass capacitor 85 can be set to translation and the rotation of the bypass capacitor 85 can be prevented. .. As a result, the degree of decrease in the connection area between the first pad 171a and the first electrode 85a due to the solder fillet 173a can be suppressed, and the decrease in the connection area between the second pad 171b and the second electrode 85b due to the solder fillet 173b can be suppressed. The degree of can be suppressed.

小型チップ抵抗器87の一対の電極87a,87bに対応する一対のパッド176a,176bから引き出されている配線パターン181a,181bの数及び引き出し位置が共通化されているため、第1パッド176a上の溶融半田の表面張力により小型チップ抵抗器87の第1電極87aに作用する力と、第2パッド176b上の溶融半田の表面張力により小型チップ抵抗器87の第2電極87bに作用する力とを均衡させることができる。このため、仮に、一対の第1パッド176a及び第2パッド176bの半田ペーストにおける左側部のみが先に溶融した場合においても、小型チップ抵抗器87の移動態様を平行移動とし、小型チップ抵抗器87の回転を阻止することができる。これにより、第1パッド176aと第1電極87aとの半田フィレット177aによる接続面積の減少の程度を抑えることができるとともに、第2パッド176bと第2電極87bとの半田フィレット177bによる接続面積の減少の程度を抑えることができる。 Since the number and the drawing positions of the wiring patterns 181a and 181b drawn out from the pair of pads 176a and 176b corresponding to the pair of electrodes 87a and 87b of the small chip resistor 87 are common, the first pad 176a is used. The force acting on the first electrode 87a of the small chip resistor 87 due to the surface tension of the molten solder and the force acting on the second electrode 87b of the small chip resistor 87 due to the surface tension of the molten solder on the second pad 176b. Can be balanced. Therefore, even if only the left side portion of the solder paste of the pair of first pads 176a and the second pad 176b is melted first, the movement mode of the small chip resistor 87 is set to translation, and the small chip resistor 87 is moved. Can prevent the rotation of. As a result, the degree of decrease in the connection area between the first pad 176a and the first electrode 87a due to the solder fillet 177a can be suppressed, and the decrease in the connection area between the second pad 176b and the second electrode 87b due to the solder fillet 177b can be suppressed. The degree of can be suppressed.

小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87)は、当該小型チップ部品の長手方向が第1方向DR1に平行となるようにして第1装飾基板56に実装されている。第1装飾基板56の第1方向DR1における寸法は、第1装飾基板56の当該第1方向DR1に直交する第2方向DR2における寸法よりも大きい。小型チップ部品の長手方向が第1方向DR1に直交するようにして当該小型チップ部品が第1装飾基板56に実装されている構成とすると、第1方向DR1に延びる境界線を基点として第1装飾基板56を折り曲げるような力が第1装飾基板56に作用する場合に、小型チップ部品と第1装飾基板56との接続箇所に対して当該接続箇所を破損させるような応力が作用してしまうおそれがあるとともに、小型チップ部品自体に対して当該小型チップ部品を破損させるような応力が作用してしまうおそれがある。これに対して、小型チップ部品の長手方向が第1方向DR1に直交するようにして当該小型チップ部品が第1装飾基板56に実装されている構成であることにより、小型チップ部品と第1装飾基板56との接続箇所に対して作用し得る応力の最大値が低減されているとともに、小型チップ部品に対して作用し得る応力の最大値が低減されている。よって、小型チップ部品と第1装飾基板56との接続箇所の破損が防止されているとともに、小型チップ部品自体の破損が防止されている。 The small chip components (bypass capacitor 85 and small chip resistor 87) are mounted on the first decorative substrate 56 so that the longitudinal direction of the small chip components is parallel to the first direction DR1. The dimension of the first decorative substrate 56 in the first direction DR1 is larger than the dimension of the first decorative substrate 56 in the second direction DR2 orthogonal to the first direction DR1. Assuming that the small chip component is mounted on the first decorative substrate 56 so that the longitudinal direction of the small chip component is orthogonal to the first direction DR1, the first decoration is based on the boundary line extending to the first direction DR1. When a force that bends the substrate 56 acts on the first decorative substrate 56, there is a possibility that stress that damages the connection portion between the small chip component and the first decorative substrate 56 acts on the connection portion. At the same time, there is a possibility that stress that damages the small chip component itself acts on the small chip component itself. On the other hand, the small chip component and the first decoration are configured so that the longitudinal direction of the small chip component is orthogonal to the first direction DR1 and the small chip component is mounted on the first decorative substrate 56. The maximum value of the stress that can be applied to the connection point with the substrate 56 is reduced, and the maximum value of the stress that can be applied to the small chip component is reduced. Therefore, the connection portion between the small chip component and the first decorative substrate 56 is prevented from being damaged, and the small chip component itself is prevented from being damaged.

小型チップ部品(バイパスコンデンサ97及び小型チップ抵抗器101)は、当該小型チップ部品の長手方向が長軸方向LDに平行となるようにして第2装飾基板57に実装されている。第2装飾基板57の長軸方向LDにおける寸法は、第2装飾基板57の当該長軸方向LDに直交する短軸方向SDにおける寸法よりも大きい。小型チップ部品の長手方向が長軸方向LDに直交するようにして当該小型チップ部品が第2装飾基板57に実装されている構成とすると、長軸方向LDに延びる境界線を基点として第2装飾基板57を折り曲げるような力が第2装飾基板57に作用する場合に、小型チップ部品と第2装飾基板57との接続箇所に対して当該接続箇所を破損させるような応力が作用してしまうおそれがあるとともに、小型チップ部品自体に対して当該小型チップ部品を破損させるような応力が作用してしまうおそれがある。これに対して、小型チップ部品の長手方向が長軸方向LDに直交するようにして当該小型チップ部品が第2装飾基板57に実装されている構成であることにより、小型チップ部品と第2装飾基板57との接続箇所に対して作用し得る応力の最大値が低減されているとともに、小型チップ部品に対して作用し得る応力の最大値が低減されている。よって、小型チップ部品と第2装飾基板57との接続箇所の破損が防止されているとともに、小型チップ部品自体の破損が防止されている。 The small chip component (bypass capacitor 97 and small chip resistor 101) is mounted on the second decorative substrate 57 so that the longitudinal direction of the small chip component is parallel to the long axis direction LD. The dimension of the second decorative substrate 57 in the major axis direction LD is larger than the dimension of the second decorative substrate 57 in the minor axis direction SD orthogonal to the major axis direction LD. Assuming that the small chip component is mounted on the second decorative substrate 57 so that the longitudinal direction of the small chip component is orthogonal to the long axis direction LD, the second decoration is based on the boundary line extending in the long axis direction LD. When a force that bends the substrate 57 acts on the second decorative substrate 57, a stress that damages the connection portion between the small chip component and the second decorative substrate 57 may be applied. At the same time, there is a possibility that stress that damages the small chip component itself acts on the small chip component itself. On the other hand, the small chip component and the second decoration are configured so that the longitudinal direction of the small chip component is orthogonal to the long axis direction LD and the small chip component is mounted on the second decorative substrate 57. The maximum value of the stress that can be applied to the connection point with the substrate 57 is reduced, and the maximum value of the stress that can be applied to the small chip component is reduced. Therefore, the connection portion between the small chip component and the second decorative substrate 57 is prevented from being damaged, and the small chip component itself is prevented from being damaged.

バイパスコンデンサ85の電極85a,85bは半田フィレット173a,173bによりパッド171a,171bに固定されている。パッド171a,171b及び配線パターン172a〜172dは、銅箔プレートをエッチングすることにより一体的に形成されている。パッド171a,171bから引き出された配線パターン172a〜172dは、当該バイパスコンデンサ85の長手方向に直交する方向(短手方向)又は略直交する方向に延びている。パッド171a,171bから引き出された配線パターン172a〜172dがバイパスコンデンサ85の長手方向に平行となる方向に延びている構成とすると、バイパスコンデンサ85の長辺方向に直交する境界線又は略直交する境界線を基点として第1装飾基板56を折り曲げる方向に第1装飾基板56の歪みが生じる場合に、バイパスコンデンサ85と第1装飾基板56との接続箇所に対して当該接続箇所を破損させるような応力が作用するおそれがあるとともに、バイパスコンデンサ85自体に対して当該バイパスコンデンサ85を破損させるような応力が作用するおそれがある。これに対して、パッド171a,171bから引き出された配線パターン172a〜172dがバイパスコンデンサ85の長手方向に直交する方向又は略直交する方向に延びている構成とすることにより、第1装飾基板56に歪みが生じた場合にバイパスコンデンサ85と第1装飾基板56との接続箇所に作用し得る応力の最大値を低減することができるとともに、バイパスコンデンサ85自体に作用し得る応力の最大値を低減することができる。 The electrodes 85a and 85b of the bypass capacitor 85 are fixed to the pads 171a and 171b by solder fillets 173a and 173b. The pads 171a and 171b and the wiring patterns 172a to 172d are integrally formed by etching a copper foil plate. The wiring patterns 172a to 172d drawn out from the pads 171a and 171b extend in a direction orthogonal to the longitudinal direction (short direction) or a direction substantially orthogonal to the longitudinal direction of the bypass capacitor 85. Assuming that the wiring patterns 172a to 172d drawn from the pads 171a and 171b extend in a direction parallel to the longitudinal direction of the bypass capacitor 85, a boundary line orthogonal to the long side direction of the bypass capacitor 85 or a boundary substantially orthogonal to the long side direction of the bypass capacitor 85. When the first decorative substrate 56 is distorted in the direction of bending the first decorative substrate 56 with the wire as a base point, the stress that damages the connection portion between the bypass capacitor 85 and the first decorative substrate 56. May act, and a stress that damages the bypass capacitor 85 may act on the bypass capacitor 85 itself. On the other hand, the wiring patterns 172a to 172d drawn out from the pads 171a and 171b are configured to extend in a direction orthogonal to the longitudinal direction of the bypass capacitor 85 or in a direction substantially orthogonal to the longitudinal direction, thereby forming the first decorative substrate 56. It is possible to reduce the maximum value of stress that can act on the connection point between the bypass capacitor 85 and the first decorative substrate 56 when distortion occurs, and also reduce the maximum value of stress that can act on the bypass capacitor 85 itself. be able to.

小型チップ抵抗器87の電極87a,87bは半田フィレット177a,177bによりパッド176a,176bに固定されている。パッド176a,176b及び配線パターン181a,181bは、銅箔プレートをエッチングすることにより一体的に形成されている。パッド176a,176bから引き出された配線パターン181a,181bは、当該小型チップ抵抗器87の長手方向に直交する方向(短手方向)又は略直交する方向に延びている。パッド176a,176bから引き出された配線パターン181a,181bが小型チップ抵抗器87の長手方向に平行となる方向に延びている構成とすると、小型チップ抵抗器87の長辺方向に直交する線又は略直交する線を境界として第1装飾基板56を折り曲げるような曲げ応力が第1装飾基板56に作用した場合に、小型チップ抵抗器87と第1装飾基板56との接続箇所に対して当該接続箇所を破損させるような応力が作用するおそれがあるとともに、小型チップ抵抗器87自体に対して当該小型チップ抵抗器87を破損させるような応力が作用するおそれがある。これに対して、パッド176a,176bから引き出された配線パターン181a,181bが小型チップ抵抗器87の長手方向に直交する方向又は略直交する方向に延びている構成とすることにより、第1装飾基板56に歪みが生じた場合に小型チップ抵抗器87と第1装飾基板56との接続箇所に作用し得る応力の最大値を低減することができるとともに、小型チップ抵抗器87自体に作用し得る応力の最大値を低減することができる。 The electrodes 87a and 87b of the small chip resistor 87 are fixed to the pads 176a and 176b by solder fillets 177a and 177b. The pads 176a and 176b and the wiring patterns 181a and 181b are integrally formed by etching a copper foil plate. The wiring patterns 181a and 181b drawn out from the pads 176a and 176b extend in a direction orthogonal to the longitudinal direction (short direction) or substantially orthogonal to the longitudinal direction of the small chip resistor 87. Assuming that the wiring patterns 181a and 181b drawn from the pads 176a and 176b extend in a direction parallel to the longitudinal direction of the small chip resistor 87, a line orthogonal to the long side direction of the small chip resistor 87 or abbreviated. When a bending stress that bends the first decorative board 56 with an orthogonal line as a boundary acts on the first decorative board 56, the connection point with respect to the connection point between the small chip resistor 87 and the first decorative board 56. There is a possibility that a stress that damages the small chip resistor 87 acts on the small chip resistor 87 itself, and there is a possibility that a stress that damages the small chip resistor 87 acts on the small chip resistor 87 itself. On the other hand, the wiring patterns 181a and 181b drawn out from the pads 176a and 176b extend in a direction orthogonal to the longitudinal direction of the small chip resistor 87 or in a direction substantially orthogonal to the longitudinal direction, so that the first decorative substrate can be obtained. When the 56 is distorted, the maximum value of the stress that can act on the connection point between the small chip resistor 87 and the first decorative substrate 56 can be reduced, and the stress that can act on the small chip resistor 87 itself can be reduced. The maximum value of can be reduced.

小型チップ抵抗器87の第1電極87aと電気的に接続されている第1パッド176aは、第1配線パターン181aを介してLEDチップ142の第2電極142bと電気的に接続されている第2パッド178bに電気的に接続されている(図8(c)参照)。また、小型チップ抵抗器87の第2電極87bと電気的に接続されている第2パッド176bは、第2配線パターン181bを介してLEDドライバ126(図8(a))の第8出力端子162(図11)と電気的に接続されているパッド(図示略)に電気的に接続されている。第8出力端子162に対応するパッド(図示略)において第2配線パターン181bが接続される箇所は、第2パッド176bからの第2配線パターン181bの引き出し方向(図8(a),(c)における右方向)を含む1軸の方向(図8(a),(c)における第2方向DR2)で見た場合に、第2パッド176bを基準として、当該第2パッド176bからの第2配線パターン181bの引き出し方向とは逆方向に存在している。第2配線パターン181bは、第1パッド176aからの第1配線パターン181aの引き出し方向と同一の方向(右方向)に第2パッド176bから引き出された後に、当該1軸の方向(第2方向DR2)で見た場合に第2パッド176bを基準として逆方向側に引き回されている。第2配線パターン181bが1軸の方向(第2方向DR2)で見た場合に第2パッド176bを基準として第2パッド176bからの第2配線パターン181bの引き出し方向とは逆方向に存在する箇所で接続先に接続される構成においても、第2配線パターン181bは、第1パッド176aからの第1配線パターン181aの引き出し方向と同一の方向に第2パッド176bから引き出されている。これにより、リフロー工程の加熱初期段階において一対の第1パッド176a及び第2パッド176b内の温度分布に差が生じる可能性を低減することができる。 The first pad 176a electrically connected to the first electrode 87a of the small chip resistor 87 is electrically connected to the second electrode 142b of the LED chip 142 via the first wiring pattern 181a. It is electrically connected to the pad 178b (see FIG. 8C). Further, the second pad 176b, which is electrically connected to the second electrode 87b of the small chip resistor 87, is the eighth output terminal 162 of the LED driver 126 (FIG. 8A) via the second wiring pattern 181b. It is electrically connected to a pad (not shown) that is electrically connected to (FIG. 11). In the pad (not shown) corresponding to the eighth output terminal 162, the place where the second wiring pattern 181b is connected is the drawing direction of the second wiring pattern 181b from the second pad 176b (FIGS. 8A and 8C). 2nd wiring from the 2nd pad 176b with reference to the 2nd pad 176b when viewed in the direction of one axis (the second direction DR2 in FIGS. 8A and 8C) including the right direction in the above. It exists in the direction opposite to the pull-out direction of the pattern 181b. The second wiring pattern 181b is drawn out from the second pad 176b in the same direction (right direction) as the drawing direction of the first wiring pattern 181a from the first pad 176a, and then in the direction of the one axis (second direction DR2). ), It is routed in the opposite direction with respect to the second pad 176b. A location where the second wiring pattern 181b exists in the direction opposite to the drawing direction of the second wiring pattern 181b from the second pad 176b with respect to the second pad 176b when viewed in the direction of one axis (second direction DR2). The second wiring pattern 181b is also drawn out from the second pad 176b in the same direction as the drawing direction of the first wiring pattern 181a from the first pad 176a even in the configuration in which the second wiring pattern 181b is connected to the connection destination. This makes it possible to reduce the possibility of a difference in temperature distribution in the pair of first pads 176a and second pads 176b in the initial heating stage of the reflow step.

小型チップ部品の一対の電極に対応する一対のパッドは、互いに同一形状及び同一サイズである。このため、半田塗布工程において一対のパッドの上に塗布される半田ペーストの量を揃えることができるとともに、当該一対のパッド上に生じる溶融半田の量を揃えることができる。これにより、第1パッド上の溶融半田の表面張力により小型チップ部品の第1電極に作用する力と、第2パッド上の溶融半田の表面張力により小型チップ部品の第2電極に作用する力との均衡を図ることができる。よって、小型チップ部品の回転及び小型チップ部品のチップ立ちを防止することができる。 The pair of pads corresponding to the pair of electrodes of the small chip component have the same shape and size as each other. Therefore, the amount of solder paste applied on the pair of pads in the solder application step can be made uniform, and the amount of molten solder generated on the pair of pads can be made uniform. As a result, the surface tension of the molten solder on the first pad acts on the first electrode of the small chip component, and the surface tension of the molten solder on the second pad acts on the second electrode of the small chip component. Can be balanced. Therefore, it is possible to prevent the rotation of the small chip component and the chip standing of the small chip component.

バイパスコンデンサ85は、当該バイパスコンデンサ85の長手方向が第1方向DR1に平行となるようにして第1装飾基板56に実装されている。バイパスコンデンサ85の一対の電極85a,85bに対応する一対のパッド171a,171bはバイパスコンデンサ85の長手方向に離間させて設けられている。また、小型チップ抵抗器87は、当該小型チップ抵抗器87の長手方向が第1方向DR1に平行となるようにして第1装飾基板56に実装されている。小型チップ抵抗器87の一対の電極87a,87bに対応する一対のパッド176a,176bは、小型チップ抵抗器87の長手方向に離間させて設けられている。このように、複数の小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87)において、一対のパッド176a,176bの離間方向が共通している。このため、リフロー工程において第1装飾基板56を当該共通の離間方向に直交する方向又は略直交する方向に搬送することにより、バイパスコンデンサ85の一対の電極85a,85bに対応する一対のパッド171a,171bの上に塗布されている半田ペーストの加熱が開始されるタイミングを揃えることができるとともに、小型チップ抵抗器87の一対の電極87a,87bに対応する一対のパッド176a,176bの上に塗布されている半田ペーストの加熱が開始されるタイミングを揃えることができる。これにより、複数の小型チップ部品の回転及びチップ立ちの発生を防止することができる。 The bypass capacitor 85 is mounted on the first decorative substrate 56 so that the longitudinal direction of the bypass capacitor 85 is parallel to the first direction DR1. The pair of pads 171a and 171b corresponding to the pair of electrodes 85a and 85b of the bypass capacitor 85 are provided apart from each other in the longitudinal direction of the bypass capacitor 85. Further, the small chip resistor 87 is mounted on the first decorative substrate 56 so that the longitudinal direction of the small chip resistor 87 is parallel to the first direction DR1. The pair of pads 176a, 176b corresponding to the pair of electrodes 87a, 87b of the small chip resistor 87 are provided so as to be spaced apart from each other in the longitudinal direction of the small chip resistor 87. As described above, the pair of pads 176a and 176b have a common separation direction in the plurality of small chip components (bypass capacitor 85 and small chip resistor 87). Therefore, by transporting the first decorative substrate 56 in the direction orthogonal to the common separation direction or the direction substantially orthogonal to the common separation direction in the reflow step, the pair of pads 171a corresponding to the pair of electrodes 85a and 85b of the bypass capacitor 85, The timing at which the heating of the solder paste applied on the 171b is started can be aligned, and the solder paste is applied on the pair of pads 176a and 176b corresponding to the pair of electrodes 87a and 87b of the small chip resistor 87. It is possible to align the timing at which the heating of the solder paste is started. This makes it possible to prevent the rotation of a plurality of small chip components and the occurrence of chip standing.

小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87)が第1装飾基板56の第1実装面84に集約されている構成において、コネクタ111,112は当該第1装飾基板56の第2実装面95のみに実装されている。第1実装面84において、小型チップ部品は、コネクタ裏側対応領域203,204(第2実装面95においてコネクタ111,112が搭載されている領域及びその周辺領域に対応する第1実装面84の領域)を避けて配置されている。これにより、コネクタ111,112にハーネスを装着する際に小型チップ部品と第1装飾基板56との接続箇所に作用し得る引張り応力の最大値を低減することができるとともに、小型チップ部品自体に作用し得る引張り応力の最大値を低減することができる。また、コネクタ111,112からハーネスを引き抜く際に小型チップ部品と第1装飾基板56との接続箇所に作用し得る圧縮応力の最大値を低減することができるとともに、小型チップ部品自体に作用し得る圧縮応力の最大値を低減することができる。 In a configuration in which small chip components (bypass capacitor 85 and small chip resistor 87) are integrated on the first mounting surface 84 of the first decorative board 56, the connectors 111 and 112 are the second mounting surface of the first decorative board 56. It is implemented only in 95. On the first mounting surface 84, the small chip component is a region of the first mounting surface 84 corresponding to the area corresponding to the back side of the connector 203, 204 (the area on the second mounting surface 95 where the connectors 111, 112 are mounted and the peripheral area thereof). ) Is avoided. As a result, it is possible to reduce the maximum value of the tensile stress that can act on the connection point between the small chip component and the first decorative substrate 56 when the harness is attached to the connectors 111 and 112, and it acts on the small chip component itself. The maximum possible tensile stress can be reduced. Further, it is possible to reduce the maximum value of the compressive stress that can act on the connection point between the small chip component and the first decorative substrate 56 when the harness is pulled out from the connectors 111 and 112, and it can act on the small chip component itself. The maximum value of compressive stress can be reduced.

第1装飾基板56において、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143〜149(図11))は、固定貫通孔56d〜56gの外縁から5mm以上の距離を置いて配置されている。貫通孔周辺領域211a〜211dに小型チップ部品は搭載されていない。小型チップ部品を固定貫通孔56d〜56gの外縁から5mm以上離して配置することにより、第1装飾基板56が前扉枠14にネジ固定される際に固定貫通孔56d〜56g近傍に生じ得る第1装飾基板56の歪みが原因となって小型チップ部品と第1装飾基板56との接続箇所が破損してしまうことを防止できるとともに、小型チップ部品自体が破損してしまうことを防止できる。 In the first decorative substrate 56, the small chip components (bypass capacitor 85 and small chip resistors 87, 143 to 149 (FIG. 11)) are arranged at a distance of 5 mm or more from the outer edge of the fixed through holes 56d to 56 g. There is. Small chip components are not mounted in the through hole peripheral regions 211a to 211d. By arranging the small chip component at a distance of 5 mm or more from the outer edge of the fixed through hole 56d to 56 g, it may occur in the vicinity of the fixed through hole 56d to 56 g when the first decorative substrate 56 is screwed to the front door frame 14. It is possible to prevent the connection portion between the small chip component and the first decorative board 56 from being damaged due to the distortion of the decorative substrate 56, and it is possible to prevent the small chip component itself from being damaged.

第1装飾基板56の第2実装面95におけるLED裏側対応領域201に小型チップ部品は実装されていない。LED裏側対応領域201は、第1実装面84においてLEDチップ127〜142が実装されている領域の裏側に位置する第2実装面95の領域及び当該第2実装面95の領域の外縁からの距離が1mm以内の領域である。第1実装面84においてLEDチップ127〜142が実装されている領域の裏側に位置する第2実装面95の領域に小型チップ部品が実装されていない構成であることにより、LEDチップ127〜142の発熱により第1装飾基板56に作用し得る熱的応力の小型チップ部品への影響が低減されている。小型チップ部品がLED裏側対応領域201を避けて実装されていることにより、第1装飾基板56における発光演出が繰り返し実行されることが原因となって小型チップ部品と第1装飾基板56との接続箇所が破損してしまうことを防止できるとともに、小型チップ部品自体が破損してしまうことを防止できる。 The small chip component is not mounted on the LED back side corresponding area 201 on the second mounting surface 95 of the first decorative substrate 56. The LED back side corresponding area 201 is a distance from the outer edge of the area of the second mounting surface 95 located on the back side of the area where the LED chips 127 to 142 are mounted on the first mounting surface 84 and the area of the second mounting surface 95. Is an area within 1 mm. The LED chips 127 to 142 have a configuration in which the small chip components are not mounted in the region of the second mounting surface 95 located on the back side of the region where the LED chips 127 to 142 are mounted on the first mounting surface 84. The influence of the thermal stress that can act on the first decorative substrate 56 due to the heat generation on the small chip component is reduced. Since the small chip component is mounted avoiding the LED back side corresponding area 201, the connection between the small chip component and the first decorative substrate 56 is caused by the fact that the light emitting effect on the first decorative substrate 56 is repeatedly executed. It is possible to prevent the portion from being damaged and to prevent the small chip component itself from being damaged.

第2実装面95のドライバ裏側対応領域202に小型チップ部品は実装されていない。ドライバ裏側対応領域202は、第1実装面84においてLEDドライバ126が実装されている領域及びLEDドライバ126の端子に対応するパッドが設けられている領域の裏側に位置する第2実装面95の領域及び当該第2実装面95の領域の外縁からの距離が1mm以内の領域である。第1実装面84においてLEDドライバ126が実装されている領域及びLEDドライバ126の端子に対応するパッドが設けられている領域の裏側に位置する第2実装面95の領域に小型チップ部品が実装されていない構成であることにより、LEDドライバ126の発熱により第1装飾基板56に作用し得る熱的応力の小型チップ部品への影響が低減されている。小型チップ部品がドライバ裏側対応領域202を避けて実装されていることにより、第1装飾基板56における発光演出が繰り返し実行されることが原因となって小型チップ部品と第1装飾基板56との接続箇所が破損してしまうことを防止できるとともに、小型チップ部品自体が破損してしまうことを防止できる。 No small chip component is mounted in the corresponding area 202 on the back side of the driver on the second mounting surface 95. The driver back side corresponding area 202 is an area of the second mounting surface 95 located on the back side of the area where the LED driver 126 is mounted on the first mounting surface 84 and the area where the pad corresponding to the terminal of the LED driver 126 is provided. And the area where the distance from the outer edge of the area of the second mounting surface 95 is within 1 mm. Small chip components are mounted in the area of the second mounting surface 95 located on the back side of the area where the LED driver 126 is mounted and the area where the pad corresponding to the terminal of the LED driver 126 is provided on the first mounting surface 84. Since the configuration is not provided, the influence of the thermal stress that can act on the first decorative substrate 56 due to the heat generated by the LED driver 126 on the small chip component is reduced. Since the small chip component is mounted so as to avoid the corresponding area 202 on the back side of the driver, the connection between the small chip component and the first decorative board 56 is caused by the fact that the light emitting effect on the first decorative board 56 is repeatedly executed. It is possible to prevent the portion from being damaged and to prevent the small chip component itself from being damaged.

第1装飾基板56において、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87)は、LEDチップ142の外縁から1mm以上の距離を置いて配置されている。小型チップ部品をLEDチップ142の外縁から1mm以上離して配置することにより、小型チップ部品と第1装飾基板56との接続箇所に対する熱的応力の影響を最小限に抑えることができるとともに、小型チップ部品自体に対する熱的応力の影響を最小限に抑えることができる。また、小型チップ部品をLEDチップ142の外縁から1mm以上離して配置することにより、小型チップ部品と第1装飾基板56との接続箇所が熱的応力によって破損してしまうことを防止することができるとともに、小型チップ部品自体が熱的応力によって破損してしまうことを防止することができる。 In the first decorative substrate 56, the small chip components (bypass capacitor 85 and small chip resistor 87) are arranged at a distance of 1 mm or more from the outer edge of the LED chip 142. By arranging the small chip component at a distance of 1 mm or more from the outer edge of the LED chip 142, the influence of thermal stress on the connection point between the small chip component and the first decorative substrate 56 can be minimized, and the small chip can be used. The effect of thermal stress on the component itself can be minimized. Further, by arranging the small chip component at a distance of 1 mm or more from the outer edge of the LED chip 142, it is possible to prevent the connection portion between the small chip component and the first decorative substrate 56 from being damaged by thermal stress. At the same time, it is possible to prevent the small chip component itself from being damaged by thermal stress.

第1装飾基板56において、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87)は、LEDドライバ126の外縁及びLEDドライバ126の端子に対応するパッドから1mm以上の距離を置いて配置されている。小型チップ部品をLEDドライバ126の外縁及びLEDドライバ126の端子に対応するパッドから1mm以上離して配置することにより、小型チップ部品と第1装飾基板56との接続箇所が熱的応力によって破損してしまうことを防止することができるとともに、小型チップ部品自体が熱的応力によって破損してしまうことを防止することができる。 In the first decorative substrate 56, the small chip components (bypass capacitor 85 and small chip resistor 87) are arranged at a distance of 1 mm or more from the pad corresponding to the outer edge of the LED driver 126 and the terminal of the LED driver 126. .. By arranging the small chip component at a distance of 1 mm or more from the outer edge of the LED driver 126 and the pad corresponding to the terminal of the LED driver 126, the connection point between the small chip component and the first decorative substrate 56 is damaged by thermal stress. It is possible to prevent the small chip component itself from being damaged by thermal stress.

第1装飾基板56において、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143〜149(図11))は、貫通孔周辺領域211a〜211dを避けて配置されている。貫通孔周辺領域211a〜211dは、固定貫通孔56d〜56gの外縁からの距離が5mm未満の領域である。小型チップ部品を固定貫通孔56d〜56gの外縁から5mm以上離して配置することにより、第1装飾基板56が前扉枠14にネジ固定される際に固定貫通孔56d〜56g近傍に生じ得る第1装飾基板56の歪みが原因となって小型チップ部品と第1装飾基板56との接続箇所が破損してしまうことを防止できるとともに、小型チップ部品自体が破損してしまうことを防止できる。 In the first decorative substrate 56, the small chip components (bypass capacitor 85 and small chip resistors 87, 143 to 149 (FIG. 11)) are arranged so as to avoid the through hole peripheral regions 211a to 211d. The through-hole peripheral regions 211a to 211d are regions where the distance from the outer edge of the fixed through-holes 56d to 56g is less than 5 mm. By arranging the small chip component at a distance of 5 mm or more from the outer edge of the fixed through hole 56d to 56 g, it may occur in the vicinity of the fixed through hole 56d to 56 g when the first decorative substrate 56 is screwed to the front door frame 14. It is possible to prevent the connection portion between the small chip component and the first decorative board 56 from being damaged due to the distortion of the decorative substrate 56, and it is possible to prevent the small chip component itself from being damaged.

第1実装面84において、小型チップ部品はコネクタ裏側対応領域203,204を避けて配置されている。コネクタ裏側対応領域203,204は、第2実装面95においてコネクタ111,112が実装されている領域の裏側に位置する第1実装面84の領域及び当該第1実装面84の領域の外縁からの距離が5mm未満の領域である。第2実装面95においてコネクタ111,112が実装されている領域の裏側に位置する第1実装面84の領域に小型チップ部品が実装されていない構成であることにより、コネクタ111,112へのハーネスの着脱に際して第1装飾基板56に作用し得る応力の小型チップ部品への影響が低減されている。小型チップ部品がコネクタ裏側対応領域203,204を避けて配置されていることにより、コネクタ111,112へのハーネスの着脱に際して小型チップ部品と第1装飾基板56との接続箇所が破損してしまうことが防止されているとともに、小型チップ部品自体が破損してしまうことが防止されている。 On the first mounting surface 84, the small chip components are arranged so as to avoid the corresponding areas 203 and 204 on the back side of the connector. The corresponding areas 203 and 204 on the back side of the connector are from the outer edge of the area of the first mounting surface 84 located on the back side of the area where the connectors 111 and 112 are mounted on the second mounting surface 95 and the area of the first mounting surface 84. This is an area where the distance is less than 5 mm. Harnesses to the connectors 111 and 112 are configured so that the small chip components are not mounted in the area of the first mounting surface 84 located on the back side of the area where the connectors 111 and 112 are mounted on the second mounting surface 95. The influence of the stress that can act on the first decorative substrate 56 when attaching and detaching the first decorative substrate 56 to the small chip component is reduced. Since the small chip parts are arranged so as to avoid the corresponding areas 203 and 204 on the back side of the connector, the connection point between the small chip parts and the first decorative board 56 is damaged when the harness is attached to and detached from the connectors 111 and 112. Is prevented, and the small chip component itself is prevented from being damaged.

LEDドライバ126は、第1装飾基板56の外縁から10mm未満の領域を含む領域に配置されている一方、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143〜149(図11))は、第1装飾基板56の外縁から10mm以上離して配置されている。第1装飾基板56に実装されている各種電子部品のうち小型チップ部品と第1装飾基板56との接続箇所は、他の電子部品と第1装飾基板56との接続箇所と比較して、機械的強度が低い。小型チップ部品が第1装飾基板56の外縁から10mm以上離して配置されていることにより、第1装飾基板56を取り扱う際に作業者の手が小型チップ部品に触れる等して小型チップ部品と第1装飾基板56との接続箇所が破損してしまう可能性が低減されているとともに、小型チップ部品自体が破損してしまう可能性が低減されている。また、集合基板231の分割に際して小型チップ部品と第1装飾基板56との接続箇所に作用し得る応力の最大値が低減されているとともに、小型チップ部品自体に作用し得る応力の最大値が低減されている。 The LED driver 126 is arranged in an area including an area less than 10 mm from the outer edge of the first decorative substrate 56, while the small chip components (bypass capacitor 85 and small chip resistors 87, 143 to 149 (FIG. 11)) are included. , The first decorative substrate 56 is arranged at a distance of 10 mm or more from the outer edge. Among the various electronic components mounted on the first decorative board 56, the connection points between the small chip components and the first decorative board 56 are mechanical as compared with the connection points between the other electronic components and the first decorative board 56. The target strength is low. Since the small chip component is arranged at a distance of 10 mm or more from the outer edge of the first decorative substrate 56, the operator's hand touches the small chip component when handling the first decorative substrate 56, and the small chip component and the first decorative substrate 56 are arranged. 1 The possibility that the connection point with the decorative substrate 56 is damaged is reduced, and the possibility that the small chip component itself is damaged is reduced. Further, the maximum value of the stress that can act on the connection point between the small chip component and the first decorative substrate 56 when the collective substrate 231 is divided is reduced, and the maximum value of the stress that can act on the small chip component itself is reduced. Has been done.

小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143〜149(図11))が貫通孔周辺領域211a〜211d及び第1装飾基板56の外縁からの距離が10mm未満の領域を避けて配置されている構成において、固定貫通孔56d〜56gは第1装飾基板56の外縁からの距離が10mm未満の領域に設けられている。このため、固定貫通孔56d〜56gが第1装飾基板56の外縁から10mm以上離れた位置に設けられている構成と比較して、第1装飾基板56において小型チップ部品を搭載可能な領域の面積が広く確保されている。 Small chip components (bypass capacitor 85 and small chip resistors 87, 143 to 149 (FIG. 11)) are arranged avoiding areas around the through holes 211a to 211d and areas where the distance from the outer edge of the first decorative substrate 56 is less than 10 mm. In this configuration, the fixed through holes 56d to 56 g are provided in a region where the distance from the outer edge of the first decorative substrate 56 is less than 10 mm. Therefore, the area of the area where the small chip component can be mounted in the first decorative substrate 56 is compared with the configuration in which the fixed through holes 56d to 56 g are provided at a position 10 mm or more away from the outer edge of the first decorative substrate 56. Is widely secured.

LEDドライバ126の電源端子151と電源プレーン層94との間には、バイパスコンデンサ85が配置されている。これにより、音声発光制御装置81からLEDドライバ126に供給される駆動電源に含まれているノイズ成分のLEDドライバ126への影響が低減されている。バイパスコンデンサ85は、当該バイパスコンデンサ85と電源端子151との間に他のICなどの電子部品が存在しないように、電源端子151に近づけて配置されている。これにより、LEDドライバ126の電源端子151に供給される駆動電源に含まれているノイズ成分がバイパスコンデンサ85に吸収される可能性を高めることができるとともに、LEDドライバ126が当該ノイズ成分の影響を受けて誤作動してしまう可能性を低減することができる。バイパスコンデンサ85と電源端子151との間に他のICが存在していない構成であるため、LEDドライバ126から発生したノイズ成分をバイパスコンデンサ85に吸収させて、当該ノイズ成分が他のICを誤作動させてしまうことを防止できる。また、バイパスコンデンサ85と電源端子151との間に他の電子部品が存在していない構成であるため、LEDドライバ126から発生したノイズ成分をバイパスコンデンサ85に吸収させて、当該ノイズ成分が他の電子部品を誤作動させてしまうことを防止できる。 A bypass capacitor 85 is arranged between the power supply terminal 151 of the LED driver 126 and the power supply plane layer 94. As a result, the influence of the noise component contained in the drive power supply supplied from the voice emission control device 81 to the LED driver 126 on the LED driver 126 is reduced. The bypass capacitor 85 is arranged close to the power supply terminal 151 so that no other electronic component such as an IC exists between the bypass capacitor 85 and the power supply terminal 151. As a result, it is possible to increase the possibility that the noise component contained in the drive power supply supplied to the power supply terminal 151 of the LED driver 126 is absorbed by the bypass capacitor 85, and the LED driver 126 is affected by the noise component. It is possible to reduce the possibility of receiving and malfunctioning. Since the configuration is such that no other IC exists between the bypass capacitor 85 and the power supply terminal 151, the noise component generated from the LED driver 126 is absorbed by the bypass capacitor 85, and the noise component mistakenly mistakes the other IC. It is possible to prevent it from being activated. Further, since the configuration is such that no other electronic component exists between the bypass capacitor 85 and the power supply terminal 151, the noise component generated from the LED driver 126 is absorbed by the bypass capacitor 85, and the noise component becomes another. It is possible to prevent the electronic components from malfunctioning.

バイパスコンデンサ85の周囲には、実装されている電子部品がバイパスコンデンサ85であることを確認可能とする識別用シルク217(「C1」という表示)のみが設けられており、バイパスコンデンサ85の搭載位置を把握可能とする外形シルクは設けられていない。バイパスコンデンサ85の外寸(縦寸法、横寸法及び高さ寸法)は、小型チップ部品以外の電子部品(LEDドライバ126及びLEDチップ127〜142等)の外寸と比較して小さい。このため、第1装飾基板56にバイパスコンデンサ85の外形シルクを印刷すると、電子部品の実装後に実際にはバイパスコンデンサ85の実装漏れが発生しているにも関わらず外形シルクのみを見てバイパスコンデンサ85が実装されていると作業者が誤って認識してしまうおそれがある。これに対して、バイパスコンデンサ85の周囲には外形シルクを設けない構成とすることにより、電子部品の実装後にバイパスコンデンサ85の実装漏れを把握し易くすることができる。また、バイパスコンデンサ85の周囲に識別用シルク217が設けられていることにより、当該識別用シルク217の周辺に搭載されている部品がバイパスコンデンサ85であることを把握可能とすることができる。 Around the bypass capacitor 85, only the identification silk 217 (indicated as "C1") that makes it possible to confirm that the mounted electronic component is the bypass capacitor 85 is provided, and the mounting position of the bypass capacitor 85 is provided. There is no outer silk that makes it possible to grasp. The outer dimensions (vertical dimension, horizontal dimension and height dimension) of the bypass capacitor 85 are smaller than the outer dimensions of electronic components (LED driver 126, LED chips 127 to 142, etc.) other than small chip components. Therefore, when the outer silk of the bypass capacitor 85 is printed on the first decorative substrate 56, the bypass capacitor is viewed only by looking at the outer silk even though the mounting omission of the bypass capacitor 85 actually occurs after the electronic components are mounted. If 85 is mounted, the operator may mistakenly recognize it. On the other hand, by forming the outer shape silk around the bypass capacitor 85, it is possible to easily grasp the mounting omission of the bypass capacitor 85 after mounting the electronic components. Further, since the identification silk 217 is provided around the bypass capacitor 85, it is possible to grasp that the component mounted around the identification silk 217 is the bypass capacitor 85.

小型チップ抵抗器87の外寸は、バイパスコンデンサ85の外寸と同様に、小型チップ部品以外の電子部品の外寸と比較して小さい。小型チップ抵抗器87の周囲には、実装されている電子部品が小型チップ抵抗器87であることを確認可能とする識別用シルク218(「R8」という表示)のみが設けられており、小型チップ抵抗器87の搭載位置を確認可能とする外形シルクは設けられていない。これにより、小型チップ抵抗器87の実装漏れを把握し易くすることができる。また、小型チップ抵抗器87の周囲に識別用シルク218が設けられていることにより、当該識別用シルク218の周辺に搭載されている電子部品が小型チップ抵抗器87であることを把握可能とすることができる。 The outer dimensions of the small chip resistor 87 are smaller than the outer dimensions of electronic components other than the small chip components, similar to the outer dimensions of the bypass capacitor 85. Around the small chip resistor 87, only the identification silk 218 (indicated as "R8") that makes it possible to confirm that the mounted electronic component is the small chip resistor 87 is provided, and the small chip is provided. There is no external silk that allows the mounting position of the resistor 87 to be confirmed. As a result, it is possible to easily grasp the mounting omission of the small chip resistor 87. Further, since the identification silk 218 is provided around the small chip resistor 87, it is possible to grasp that the electronic component mounted around the identification silk 218 is the small chip resistor 87. be able to.

外形シルク225a,225bはソルダーレジスト222の表面に対して凸となるため、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87)の周囲に外形シルク225a,225bが設けられている構成とすると、第1実装面84とメタルマスク226との間に外形シルク225a,225bが存在することとなり、第1実装面84とメタルマスク226との距離が拡大してしまう。当該構成においては、第1パッド171aと第2パッド171bとの間に存在する空隙に半田ペースト227が回り込み、第1パッド171aと第2パッド171bとが電気的に接続されてしまうおそれがある。特に、多数の第1装飾基板56に対して連続的に半田ペースト221を塗布する場合には、メタルマスク226の開口部の縁に溜まった半田ペースト221が当該開口部の裏側に回り込み易くなり、第1パッド171aと第2パッド171bとが電気的に接続され易くなってしまう。これに対して、本実施形態では、小型チップ部品の周囲に外形シルクは設けられていない。これにより、第1実装面84とメタルマスク226との距離が離れすぎてしまうことを防止することができるとともに、半田ペースト221がパッド171a,171b間に入り込んでしまう半田不良の発生を防止することができる。また、小型チップ部品の一部が外形シルクの上に載って半田不良の原因となってしまうことが防止されている。 Since the outer silks 225a and 225b are convex with respect to the surface of the solder resist 222, it is assumed that the outer silks 225a and 225b are provided around the small chip components (bypass capacitor 85 and small chip resistor 87). The outer silks 225a and 225b exist between the first mounting surface 84 and the metal mask 226, and the distance between the first mounting surface 84 and the metal mask 226 increases. In this configuration, the solder paste 227 may wrap around the gap existing between the first pad 171a and the second pad 171b, and the first pad 171a and the second pad 171b may be electrically connected. In particular, when the solder paste 221 is continuously applied to a large number of first decorative substrates 56, the solder paste 221 collected at the edge of the opening of the metal mask 226 tends to wrap around to the back side of the opening. The first pad 171a and the second pad 171b are easily electrically connected. On the other hand, in the present embodiment, the outer silk is not provided around the small chip component. As a result, it is possible to prevent the first mounting surface 84 and the metal mask 226 from being too far apart, and it is possible to prevent the occurrence of solder defects in which the solder paste 221 enters between the pads 171a and 171b. Can be done. In addition, it is prevented that a part of the small chip parts is placed on the outer silk and causes soldering failure.

なお、第1装飾基板56の第2実装面95において小型チップ部品が実装されないLED裏側対応領域201は、第1実装面84(図8(a))においてLEDチップ127〜142(図9)が実装されている領域の裏側に位置する第2実装面95の領域及び当該第2実装面95の領域の外縁からの距離が1mm以内の領域に限定されることはない。LED裏側対応領域201を、第1実装面84においてLEDチップ127〜142が実装されている領域の裏側に位置する第2実装面95の領域及び当該第2実装面95の領域の外縁からの距離が2mm以内の領域としてもよい。これにより、LEDチップ127〜142の発熱により第1装飾基板56に作用し得る熱的応力の小型チップ部品への影響をさらに低減することができる。よって、第1装飾基板56における発光演出が繰り返し実行されることが原因となって小型チップ部品と第1装飾基板56との接続箇所が破損してしまう可能性を低減することができるとともに、小型チップ部品自体が破損してしまう可能性を低減することができる。 In the LED back side corresponding area 201 on which the small chip component is not mounted on the second mounting surface 95 of the first decorative substrate 56, the LED chips 127 to 142 (FIG. 9) are on the first mounting surface 84 (FIG. 8A). The area of the second mounting surface 95 located on the back side of the mounted area and the area of the second mounting surface 95 from the outer edge are not limited to the area within 1 mm. The distance from the outer edge of the region of the second mounting surface 95 and the region of the second mounting surface 95 located on the back side of the region where the LED chips 127 to 142 are mounted on the first mounting surface 84. May be a region of 2 mm or less. Thereby, the influence of the thermal stress that may act on the first decorative substrate 56 due to the heat generation of the LED chips 127 to 142 on the small chip component can be further reduced. Therefore, it is possible to reduce the possibility that the connection portion between the small chip component and the first decorative board 56 is damaged due to the repeated execution of the light emitting effect on the first decorative board 56, and it is possible to reduce the size. It is possible to reduce the possibility that the chip component itself will be damaged.

・第1装飾基板56の第2実装面95において小型チップ部品が実装されないドライバ裏側対応領域202は、第1実装面84(図8(a))においてLEDドライバ126(図8(a))が実装されている領域及びLEDドライバ126の端子に対応するパッドが設けられている領域の裏側に位置する第2実装面95の領域及び当該第2実装面95の領域の外縁からの距離が1mm以内の領域に限定されることはない。ドライバ裏側対応領域202を、第1実装面84においてLEDドライバ126が実装されている領域及びLEDドライバ126の端子に対応するパッドが設けられている領域の裏側に位置する第2実装面95の領域及び当該第2実装面95の領域の外縁からの距離が2mm以内の領域としてもよい。これにより、LEDドライバ126の発熱により第1装飾基板56に作用し得る熱的応力の小型チップ部品への影響をさらに低減することができる。よって、第1装飾基板56における発光演出が繰り返し実行されることが原因となって小型チップ部品と第1装飾基板56との接続箇所が破損してしまう可能性を低減することができるとともに、小型チップ部品自体が破損してしまう可能性を低減することができる。 In the driver backside corresponding area 202 on which the small chip component is not mounted on the second mounting surface 95 of the first decorative board 56, the LED driver 126 (FIG. 8 (a)) is provided on the first mounting surface 84 (FIG. 8 (a)). The distance from the outer edge of the area of the second mounting surface 95 located behind the area where the mounting area and the area corresponding to the terminal of the LED driver 126 are provided and the area of the second mounting surface 95 is within 1 mm. It is not limited to the area of. The driver back side corresponding area 202 is the area of the second mounting surface 95 located on the back side of the area where the LED driver 126 is mounted on the first mounting surface 84 and the area where the pad corresponding to the terminal of the LED driver 126 is provided. And the area of the second mounting surface 95 from the outer edge may be a region within 2 mm. Thereby, the influence of the thermal stress that may act on the first decorative substrate 56 due to the heat generated by the LED driver 126 on the small chip component can be further reduced. Therefore, it is possible to reduce the possibility that the connection portion between the small chip component and the first decorative board 56 is damaged due to the repeated execution of the light emitting effect on the first decorative board 56, and it is possible to reduce the size. It is possible to reduce the possibility that the chip component itself will be damaged.

・第1装飾基板56において、小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143〜149(図11))が実装されない貫通孔周辺領域211a〜211dは、固定貫通孔56d〜56gの外縁からの距離が5mm未満の領域に限定されることはない。貫通孔周辺領域211a〜211dを、固定貫通孔56d〜56gの外縁からの距離が7mm未満の領域としてもよい。これにより、第1装飾基板56が前扉枠14にネジ固定される際に固定貫通孔56d〜56g近傍に生じ得る第1装飾基板56の歪みが原因となって小型チップ部品と第1装飾基板56との接続箇所が破損してしまう可能性を低減することができるとともに、小型チップ部品自体が破損してしまう可能性を低減することができる。また、貫通孔周辺領域211a〜211dを、固定貫通孔56d〜56gの外縁からの距離が4mm未満の領域としてもよい。これにより、第1装飾基板56が前扉枠14にネジ固定される際に小型チップ部品と第1装飾基板56との接続箇所に作用する応力及び小型チップ部品自体に作用する応力を低減しながら、第1装飾基板56において小型チップ部品を搭載可能な領域の面積を広く確保することができる。 In the first decorative substrate 56, the through hole peripheral regions 211a to 211d on which the small chip components (bypass capacitor 85 and small chip resistors 87, 143 to 149 (FIG. 11)) are not mounted are the outer edges of the fixed through holes 56d to 56g. The distance from is not limited to a region of less than 5 mm. The through-hole peripheral regions 211a to 211d may be regions where the distance from the outer edge of the fixed through-holes 56d to 56g is less than 7 mm. As a result, the small chip component and the first decorative substrate are caused by the distortion of the first decorative substrate 56 that may occur in the vicinity of the fixing through holes 56d to 56 g when the first decorative substrate 56 is screwed to the front door frame 14. It is possible to reduce the possibility that the connection point with the 56 is damaged, and it is also possible to reduce the possibility that the small chip component itself is damaged. Further, the through hole peripheral regions 211a to 211d may be defined as regions where the distance from the outer edge of the fixed through holes 56d to 56g is less than 4 mm. As a result, when the first decorative substrate 56 is screwed to the front door frame 14, the stress acting on the connection point between the small chip component and the first decorative substrate 56 and the stress acting on the small chip component itself are reduced. , The area of the area where the small chip component can be mounted on the first decorative substrate 56 can be secured widely.

・第1装飾基板56の第1実装面84において、小型チップ部品が実装されないコネクタ裏側対応領域203,204は、第2実装面95(図15(a))においてコネクタ111,112が実装されている領域の裏側に位置する第1実装面84の領域及び当該第1実装面84の領域の外縁からの距離が5mm未満の領域に限定されることはない。コネクタ裏側対応領域203,204を、第2実装面95においてコネクタ111,112が実装されている領域の裏側に位置する第1実装面84の領域及び当該第1実装面84の領域の外縁からの距離が7mm未満の領域としてもよい。これにより、コネクタ111,112へのハーネスの着脱に際して小型チップ部品と第1装飾基板56との接続箇所が破損してしまう可能性を低減することができるとともに、小型チップ部品自体が破損してしまう可能性を低減することができる。また、コネクタ裏側対応領域203,204を、第2実装面95においてコネクタ111,112が実装されている領域の裏側に位置する第1実装面84の領域及び当該第1実装面84の領域の外縁からの距離が4mm未満の領域としてもよい。これにより、コネクタ111,112へのハーネスの着脱に際して小型チップ部品と第1装飾基板56との接続箇所及び小型チップ部品自体に作用する応力を低減しながら、第1装飾基板56において小型チップ部品を搭載可能な領域の面積を広く確保することができる。 On the first mounting surface 84 of the first decorative board 56, the connectors 111 and 112 are mounted on the second mounting surface 95 (FIG. 15A) in the connector back side corresponding areas 203 and 204 on which the small chip components are not mounted. The region of the first mounting surface 84 located on the back side of the region and the region of the first mounting surface 84 are not limited to the region where the distance from the outer edge is less than 5 mm. The corresponding areas 203 and 204 on the back side of the connector are from the outer edge of the area of the first mounting surface 84 located on the back side of the area where the connectors 111 and 112 are mounted on the second mounting surface 95 and the area of the first mounting surface 84. The area may be a region where the distance is less than 7 mm. As a result, it is possible to reduce the possibility that the connection portion between the small chip component and the first decorative board 56 will be damaged when the harness is attached to and detached from the connectors 111 and 112, and the small chip component itself will be damaged. The possibility can be reduced. Further, the connector back side corresponding areas 203 and 204 are the outer edges of the area of the first mounting surface 84 and the area of the first mounting surface 84 located on the back side of the area where the connectors 111 and 112 are mounted on the second mounting surface 95. It may be a region where the distance from is less than 4 mm. As a result, the small chip component can be attached to the first decorative board 56 while reducing the stress acting on the connection point between the small chip component and the first decorative board 56 and the small chip component itself when the harness is attached to and detached from the connectors 111 and 112. A wide area that can be mounted can be secured.

・第1装飾基板56において小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87,143〜149(図11))が実装されない基板外縁付近の領域は、第1装飾基板56の外縁からの距離が10mm未満の領域に限定されることはない。小型チップ部品が実装されない基板外縁付近の領域を、第1装飾基板56の外縁からの距離が12mm未満の領域としてもよい。これにより、第1装飾基板56を取り扱う際に作業者の手が小型チップ部品に触れること等が原因となって小型チップ部品と第1装飾基板56との接続箇所が破損する可能性を低減することができるとともに、小型チップ部品自体が破損する可能性を低減することができる。また、複数の第1装飾基板56を含む集合基板231を分割して第1装飾基板56を取り出す場合に、集合基板231の分割時に小型チップ部品と第1装飾基板56との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用する応力を低減することができる。また、小型チップ部品が実装されない基板外縁付近の領域を、第1装飾基板56の外縁からの距離が8mm未満の領域としてもよい。これにより、小型チップ部品と第1装飾基板56との接続箇所が破損する可能性及び小型チップ部品自体が破損する可能性を低減しながら、第1装飾基板56において小型チップ部品を搭載可能な領域の面積を広く確保することができる。 In the region near the outer edge of the board on which the small chip components (bypass capacitor 85 and small chip resistors 87, 143 to 149 (FIG. 11)) are not mounted on the first decorative board 56, the distance from the outer edge of the first decorative board 56 is large. It is not limited to a region smaller than 10 mm. The region near the outer edge of the substrate on which the small chip component is not mounted may be a region where the distance from the outer edge of the first decorative substrate 56 is less than 12 mm. This reduces the possibility that the connection point between the small chip component and the first decorative board 56 will be damaged due to the operator's hand touching the small chip component when handling the first decorative board 56. At the same time, the possibility that the small chip component itself is damaged can be reduced. Further, when the assembly board 231 including the plurality of first decorative boards 56 is divided and the first decorative board 56 is taken out, it acts on the connection point between the small chip component and the first decorative board 56 when the assembly board 231 is divided. The stress obtained can be reduced, and the stress acting on the small chip component itself can be reduced. Further, the region near the outer edge of the substrate on which the small chip component is not mounted may be a region where the distance from the outer edge of the first decorative substrate 56 is less than 8 mm. This reduces the possibility that the connection point between the small chip component and the first decorative board 56 will be damaged and the possibility that the small chip component itself will be damaged, and the area where the small chip component can be mounted on the first decorative board 56. A large area can be secured.

<第2の実施形態>
本実施形態では、第1装飾基板56に実装されている小型チップ部品のうち一部の小型チップ部品の長手方向が第1方向DR1に直交する点において上記第1の実施形態と相違している。以下、上記第1の実施形態と相違する構成について説明する。なお、上記第1の実施形態と同一の構成については基本的にその説明を省略する。
<Second embodiment>
This embodiment differs from the first embodiment in that the longitudinal direction of some of the small chip components mounted on the first decorative substrate 56 is orthogonal to the first direction DR1. .. Hereinafter, a configuration different from that of the first embodiment will be described. The description of the same configuration as that of the first embodiment is basically omitted.

図25(a)は本実施形態における第1装飾基板56の第1実装面84を示す平面図であり、図25(b)は第1装飾基板56に実装されているバイパスコンデンサ291の周辺領域292を拡大して示す第1装飾基板56の第1実装面84の平面図である。上記第1の実施形態と同様に、図25(a)に示すように第1方向DR1における第1装飾基板56の寸法は、当該第1方向DR1に直交する方向における第1装飾基板56の寸法よりも大きい。 25 (a) is a plan view showing the first mounting surface 84 of the first decorative board 56 in this embodiment, and FIG. 25 (b) is a peripheral region of the bypass capacitor 291 mounted on the first decorative board 56. It is a top view of the 1st mounting surface 84 of the 1st decorative substrate 56 which enlarges and shows 292. Similar to the first embodiment, as shown in FIG. 25A, the dimensions of the first decorative substrate 56 in the first direction DR1 are the dimensions of the first decorative substrate 56 in the direction orthogonal to the first direction DR1. Greater than.

図25(b)に示すようにバイパスコンデンサ291は、上記第1の実施形態におけるバイパスコンデンサ85と同様に、バイパスコンデンサ291の厚さ方向に直交する平面に沿う長手方向(以下、「バイパスコンデンサ291の長手方向」ともいう。)の寸法が0.1mm以上であり0.9mm以下である小型チップ部品である。バイパスコンデンサ291は、厚さ方向に直交する平面に沿う長手方向の寸法が略0.6mmであるとともに、厚さ方向に直交する平面に沿う短手方向(以下、「短手方向」ともいう。)の寸法及び厚さ方向の寸法が略0.3mmである小型チップ部品である。バイパスコンデンサ291の厚さ方向に直交する平面に沿う長手方向の寸法が0.7mm以下であることにより、発光基板301において当該バイパスコンデンサ291が占有する面積を低減することができる。バイパスコンデンサ291の厚さ方向に直交する平面に沿う長手方向の寸法が0.4mm以上であることにより、バイパスコンデンサ291と発光基板301との接続箇所における機械的強度及びバイパスコンデンサ291自体の機械的強度を高め、当該接続箇所が破損する可能性を低減することができるとともに、バイパスコンデンサ291自体が破損してしまう可能性を低減することができる。また、バイパスコンデンサ291の当該長手方向の寸法が0.4mm以上であることにより、バイパスコンデンサ291の実装漏れの有無を目視で確認する場合における確認精度を高めることができる。なお、バイパスコンデンサ291の長手方向の寸法が0.6mmよりも小さい構成(例えば0.4mmである構成)であってもよく、バイパスコンデンサ291の短手方向の寸法が0.3mmよりも小さい構成(例えば0.2mmである構成)であってもよく、厚さ方向の寸法が0.3mmよりも小さい構成(例えば0.2mmである構成)であってもよい。 As shown in FIG. 25B, the bypass capacitor 291 is the same as the bypass capacitor 85 in the first embodiment, in the longitudinal direction along the plane orthogonal to the thickness direction of the bypass capacitor 291 (hereinafter, “bypass capacitor 291”). It is a small chip component having a dimension of 0.1 mm or more and 0.9 mm or less in the "longitudinal direction". The bypass capacitor 291 has a dimension in the longitudinal direction along a plane orthogonal to the thickness direction of approximately 0.6 mm, and is also referred to as a lateral direction along a plane orthogonal to the thickness direction (hereinafter, also referred to as a “minor direction”). ) And the thickness direction are approximately 0.3 mm, which is a small chip component. Since the dimension in the longitudinal direction along the plane orthogonal to the thickness direction of the bypass capacitor 291 is 0.7 mm or less, the area occupied by the bypass capacitor 291 in the light emitting substrate 301 can be reduced. Since the dimension in the longitudinal direction along the plane orthogonal to the thickness direction of the bypass capacitor 291 is 0.4 mm or more, the mechanical strength at the connection point between the bypass capacitor 291 and the light emitting board 301 and the mechanical strength of the bypass capacitor 291 itself. The strength can be increased, the possibility of damage to the connection portion can be reduced, and the possibility of damage to the bypass capacitor 291 itself can be reduced. Further, when the dimension of the bypass capacitor 291 in the longitudinal direction is 0.4 mm or more, it is possible to improve the confirmation accuracy when visually confirming the presence or absence of mounting omission of the bypass capacitor 291. The longitudinal dimension of the bypass capacitor 291 may be smaller than 0.6 mm (for example, 0.4 mm), and the lateral dimension of the bypass capacitor 291 may be smaller than 0.3 mm. (For example, a configuration having a thickness of 0.2 mm) may be used, or a configuration having a dimension in the thickness direction smaller than 0.3 mm (for example, a configuration having a thickness of 0.2 mm) may be used.

バイパスコンデンサ291の第1電極291aに対応する第1パッド293a(又は第1パット)から引き出された第1配線パターン294aは第1装飾基板56に設けられたビアホール295を介してGNDプレーン層93(図9)に電気的に接続されているとともに、当該第1パッド293aから引き出された第2配線パターン294bはLEDドライバ296のGND端子297(グランド端子又はグラウンド端子)に電気的に接続されている。また、バイパスコンデンサ291の第2電極291bに対応する第2パッド293b(又は第2パット)から引き出された第3配線パターン294cは第1装飾基板56に設けられたビアホール298を介して電源プレーン層94(図9)に電気的に接続されているとともに、当該第2パッド293bから引き出された第4配線パターン294dはLEDドライバ296の電源端子299に電気的に接続されている。このように、第1パッド293aはLEDドライバ296のGND端子297とGNDプレーン層93との間に配置されているとともに、第2パッド293bはLEDドライバ296の電源端子299と電源プレーン層94との間に配置されている。 The first wiring pattern 294a drawn from the first pad 293a (or the first pad) corresponding to the first electrode 291a of the bypass capacitor 291 passes through the via hole 295 provided in the first decorative substrate 56 to form the GND plane layer 93 (or the GND plane layer 93). In addition to being electrically connected to FIG. 9), the second wiring pattern 294b drawn out from the first pad 293a is electrically connected to the GND terminal 297 (ground terminal or ground terminal) of the LED driver 296. .. Further, the third wiring pattern 294c drawn from the second pad 293b (or the second pad) corresponding to the second electrode 291b of the bypass capacitor 291 is a power supply plane layer via the via hole 298 provided in the first decorative substrate 56. The fourth wiring pattern 294d drawn from the second pad 293b is electrically connected to the power supply terminal 299 of the LED driver 296 while being electrically connected to 94 (FIG. 9). As described above, the first pad 293a is arranged between the GND terminal 297 of the LED driver 296 and the GND plane layer 93, and the second pad 293b is provided with the power supply terminal 299 of the LED driver 296 and the power supply plane layer 94. It is placed in between.

バイパスコンデンサ291は、当該バイパスコンデンサ291の長手方向が第1方向DR1に直交又は略直交するようにして第1装飾基板56に実装されている。第1配線パターン294aは第1パッド293aの上端から上方向に向けて引き出されているとともに、第2配線パターン294bは第1パッド293aの下端から下方向に向けて引き出されている。また、第3配線パターン294cは第2パッド293bの上端から上方向に向けて引き出されているとともに、第4配線パターン294dは第2パッド293bの下端から下方向に向けて引き出されている。 The bypass capacitor 291 is mounted on the first decorative substrate 56 so that the longitudinal direction of the bypass capacitor 291 is orthogonal to or substantially orthogonal to the first direction DR1. The first wiring pattern 294a is drawn upward from the upper end of the first pad 293a, and the second wiring pattern 294b is drawn downward from the lower end of the first pad 293a. Further, the third wiring pattern 294c is drawn upward from the upper end of the second pad 293b, and the fourth wiring pattern 294d is drawn downward from the lower end of the second pad 293b.

このように、バイパスコンデンサ291の一対の電極291a,291bに対応する一対のパッド293a,293bから引き出されている配線パターン294a〜294dは、バイパスコンデンサ291の長手方向に直交する方向又は略直交する方向に延びている。このため、一対のパッド293a,293bから引き出されている配線パターン294a〜294dがバイパスコンデンサ291の長手方向に平行となる方向に延びている構成と比較して、第1装飾基板56に歪みが生じた場合にバイパスコンデンサ291と第1装飾基板56との接続箇所に作用し得る応力を低減することができるとともに、バイパスコンデンサ291自体に作用し得る応力を低減することができる。例えば、集合基板231を分割する際にバイパスコンデンサ291と第1装飾基板56との接続箇所に作用し得る応力を低減することができるとともに、バイパスコンデンサ291自体に作用し得る応力を低減することができる。 As described above, the wiring patterns 294a to 294d drawn from the pair of pads 293a and 293b corresponding to the pair of electrodes 291a and 291b of the bypass capacitor 291 are in a direction orthogonal to the longitudinal direction of the bypass capacitor 291 or a direction substantially orthogonal to the longitudinal direction. Extends to. Therefore, the first decorative substrate 56 is distorted as compared with the configuration in which the wiring patterns 294a to 294d drawn out from the pair of pads 293a and 293b extend in the direction parallel to the longitudinal direction of the bypass capacitor 291. In this case, the stress that can act on the connection point between the bypass capacitor 291 and the first decorative substrate 56 can be reduced, and the stress that can act on the bypass capacitor 291 itself can be reduced. For example, it is possible to reduce the stress that can act on the connection point between the bypass capacitor 291 and the first decorative substrate 56 when the collective substrate 231 is divided, and it is also possible to reduce the stress that can act on the bypass capacitor 291 itself. can.

以上詳述した本実施形態によれば、以下の優れた効果を奏する。 According to the present embodiment described in detail above, the following excellent effects are obtained.

第1方向DR1における第1装飾基板56の寸法は、当該第1方向DR1に直交する方向における第1装飾基板56の寸法よりも大きい。バイパスコンデンサ291の長手方向が第1方向DR1に直交している構成において、バイパスコンデンサ291の一対の電極291a,291bに対応する一対のパッド293a,293bから引き出されている配線パターン294a〜294dは、バイパスコンデンサ291の長手方向に直交する方向又は略直交する方向に延びている。このため、一対のパッド293a,293bから引き出されている配線パターン294a〜294dがバイパスコンデンサ291の長手方向に平行となる方向に延びている構成と比較して、第1装飾基板56に歪みが生じた場合にバイパスコンデンサ291と第1装飾基板56との接続箇所に作用し得る応力を低減することができるとともに、バイパスコンデンサ291自体に作用し得る応力を低減することができる。 The dimension of the first decorative substrate 56 in the first direction DR1 is larger than the dimension of the first decorative substrate 56 in the direction orthogonal to the first direction DR1. In the configuration in which the longitudinal direction of the bypass capacitor 291 is orthogonal to the first direction DR1, the wiring patterns 294a to 294d drawn from the pair of pads 293a and 293b corresponding to the pair of electrodes 291a and 291b of the bypass capacitor 291 are The bypass capacitor 291 extends in a direction orthogonal to the longitudinal direction or a direction substantially orthogonal to the longitudinal direction. Therefore, the first decorative substrate 56 is distorted as compared with the configuration in which the wiring patterns 294a to 294d drawn out from the pair of pads 293a and 293b extend in the direction parallel to the longitudinal direction of the bypass capacitor 291. In this case, the stress that can act on the connection point between the bypass capacitor 291 and the first decorative substrate 56 can be reduced, and the stress that can act on the bypass capacitor 291 itself can be reduced.

<第3の実施形態>
本実施形態では、両方の板面にLEDチップが搭載されている発光基板を備えている点において上記第1の実施形態と相違している。以下、上記第1の実施形態と相違する構成について説明する。なお、上記第1の実施形態と同一の構成については基本的にその説明を省略する。
<Third embodiment>
The present embodiment is different from the first embodiment in that a light emitting substrate on which an LED chip is mounted is provided on both plate surfaces. Hereinafter, a configuration different from that of the first embodiment will be described. The description of the same configuration as that of the first embodiment is basically omitted.

遊技盤24(図4)の前面側において図柄表示装置41の右方には可動物(図示略)が設けられている。可動物は、遊技球が流下しない領域に配置されている。可動物は、両方の板面にLEDチップが実装されている発光基板301(図26)と、当該発光基板301を収容する基板ケース(図示略)とを備えている。 A movable object (not shown) is provided on the right side of the symbol display device 41 on the front side of the game board 24 (FIG. 4). The movable object is arranged in an area where the game ball does not flow down. The movable object includes a light emitting board 301 (FIG. 26) in which LED chips are mounted on both plate surfaces, and a board case (not shown) that houses the light emitting board 301.

図26は本実施形態における発光基板301の第1発光面302の平面図であり、図27は発光基板301の第2発光面303の平面図である。図26では第1発光面302に形成されている配線パターンの図示を省略しているとともに、図27では第2発光面303に形成されている配線パターンの図示を省略している。図26に示すように、発光基板301は、縦長略楕円形に成形されている。発光基板301は、上記第1の実施形態における第1装飾基板56と同様に、導電層と絶縁層とが交互に積層された構造を有する4層基板である。図示は省略するが、発光基板301は、上記第1の実施形態における第1装飾基板56と同様に、第1発光面302側に配置されている第1配線層と、第2発光面303側に配置されている第2配線層と、を備えている。また、発光基板301は、上記第1の実施形態における第1装飾基板56と同様に、第1配線層及び第2配線層の間に配置されている導電層として、GNDプレーン層(グランドプレーン層又はグラウンドプレーン層)と、電源プレーン層と、を備えている。 FIG. 26 is a plan view of the first light emitting surface 302 of the light emitting substrate 301 in the present embodiment, and FIG. 27 is a plan view of the second light emitting surface 303 of the light emitting board 301. In FIG. 26, the wiring pattern formed on the first light emitting surface 302 is omitted, and in FIG. 27, the wiring pattern formed on the second light emitting surface 303 is not shown. As shown in FIG. 26, the light emitting substrate 301 is formed into a vertically long substantially elliptical shape. The light emitting substrate 301 is a four-layer substrate having a structure in which conductive layers and insulating layers are alternately laminated, similar to the first decorative substrate 56 in the first embodiment. Although not shown, the light emitting substrate 301 has a first wiring layer arranged on the first light emitting surface 302 side and a second light emitting surface 303 side, similarly to the first decorative substrate 56 in the first embodiment. It is provided with a second wiring layer arranged in. Further, the light emitting substrate 301 is a GND plane layer (ground plane layer) as a conductive layer arranged between the first wiring layer and the second wiring layer, similarly to the first decorative substrate 56 in the first embodiment. Or a ground plane layer) and a power plane layer.

図26に示すように発光基板301の第1発光面302には、LEDチップ304〜313と、これらのLEDチップ304〜313の発光制御を行う第1LEDドライバ314とが実装されている。また、図27に示すように発光基板301の第2発光面303には、LEDチップ315〜325と、これらのLEDチップ315〜325の発光制御を行う第2LEDドライバ326とが実装されている。図26に示すようにLEDチップ304〜313は第1発光面302における中心付近の領域に配置されているとともに、図27に示すようにLEDチップ315〜325は第2発光面303における外縁付近の領域に配置されている。 As shown in FIG. 26, the LED chips 304 to 313 and the first LED driver 314 that controls the light emission of these LED chips 304 to 313 are mounted on the first light emitting surface 302 of the light emitting substrate 301. Further, as shown in FIG. 27, the LED chips 315 to 325 and the second LED driver 326 that controls the light emission of these LED chips 315 to 325 are mounted on the second light emitting surface 303 of the light emitting substrate 301. As shown in FIG. 26, the LED chips 304 to 313 are arranged in the region near the center of the first light emitting surface 302, and as shown in FIG. 27, the LED chips 315 to 325 are located near the outer edge of the second light emitting surface 303. It is located in the area.

図27に示すように、発光基板301の第2発光面303には、音声発光制御装置81(図19)から点灯制御データを受信するためのコネクタ327が実装されている。コネクタ327には、発光基板301と音声発光制御装置81とを電気的に接続するハーネス(図示略)が装着される。第1LEDドライバ314は、音声発光制御装置81から受信する点灯制御データに基づいて第1発光面302に実装されているLEDチップ304〜313の発光制御を行うとともに、第2LEDドライバ326は、音声発光制御装置81から受信する点灯制御データに基づいて第2発光面303に実装されているLEDチップ315〜325の発光制御を行う。 As shown in FIG. 27, a connector 327 for receiving lighting control data from the voice emission control device 81 (FIG. 19) is mounted on the second light emitting surface 303 of the light emitting board 301. A harness (not shown) for electrically connecting the light emitting board 301 and the voice light emitting control device 81 is attached to the connector 327. The first LED driver 314 controls the light emission of the LED chips 304 to 313 mounted on the first light emitting surface 302 based on the lighting control data received from the voice emission control device 81, and the second LED driver 326 emits voice light. Based on the lighting control data received from the control device 81, the light emission control of the LED chips 315 to 325 mounted on the second light emitting surface 303 is performed.

基板ケース(図示略)は、LEDチップ304〜313,315〜325から放出される光を透過する透明又は半透明の樹脂により形成されている。基板ケースは、遊技盤24の前面側に軸支されており、鉛直方向に延びる軸を中心として回転可能である。開閉実行モード以外の遊技状態において、発光基板301の第1発光面302はパチンコ機10前方を向いている。当該遊技状態では、第1発光面302に実装されているLEDチップ304〜313の発光制御が行われることにより、第1発光面302の中心付近の領域が発光する。遊技状態が開閉実行モードに移行すると、可動物(図示略)は発光基板301の第2発光面303がパチンコ機10前方を向くように、軸を中心として180度回転する。開閉実行モードでは、第2発光面303に実装されているLEDチップ315〜325の発光制御が行われることにより、第2発光面303の外縁付近の領域が発光する。可動物は、開閉実行モードが終了すると、第1発光面302がパチンコ機10前方を向くように、軸を中心として開閉実行モードの開始時とは逆方向に180度回転する。開閉実行モードでは、可動物において開閉実行モード以外の遊技状態とは異なる発光演出が行われる構成であることにより、開閉実行モード中の演出の興趣向上が図られている。 The substrate case (not shown) is made of a transparent or translucent resin that transmits light emitted from LED chips 304 to 313, 315 to 325. The board case is pivotally supported on the front side of the game board 24 and can rotate about a shaft extending in the vertical direction. In a gaming state other than the open / close execution mode, the first light emitting surface 302 of the light emitting board 301 faces the front of the pachinko machine 10. In the gaming state, the region near the center of the first light emitting surface 302 emits light by controlling the light emission of the LED chips 304 to 313 mounted on the first light emitting surface 302. When the gaming state shifts to the open / close execution mode, the movable object (not shown) rotates 180 degrees around the axis so that the second light emitting surface 303 of the light emitting substrate 301 faces the front of the pachinko machine 10. In the open / close execution mode, the light emission control of the LED chips 315 to 325 mounted on the second light emitting surface 303 causes the region near the outer edge of the second light emitting surface 303 to emit light. When the open / close execution mode ends, the movable object rotates 180 degrees in the direction opposite to the start of the open / close execution mode about the axis so that the first light emitting surface 302 faces the front of the pachinko machine 10. In the open / close execution mode, a light emitting effect different from that in the game state other than the open / close execution mode is performed on the movable object, so that the effect of the effect in the open / close execution mode is improved.

図26に示すように、発光基板301の第1発光面302には、バイパスコンデンサ328と、小型チップ抵抗器331〜335とが実装されている。上記第1の実施形態におけるバイパスコンデンサ85と同様に、バイパスコンデンサ328は、略直方体である。バイパスコンデンサ328は、上記第1の実施形態におけるバイパスコンデンサ85と同様に、当該バイパスコンデンサ328の厚さ方向に直交する平面に沿う長手方向(以下、「バイパスコンデンサ328の長手方向」ともいう。)の寸法が0.1mm以上であり0.9mm以下である小型チップ部品である。バイパスコンデンサ328は、厚さ方向に直交する平面に沿う長手方向の寸法が略0.6mmであるとともに、厚さ方向に直交する平面に沿う短手方向(以下、「短手方向」ともいう。)の寸法及び厚さ方向の寸法が略0.3mmである小型チップ部品である。バイパスコンデンサ328の長手方向の寸法が0.7mm以下であることにより、発光基板301において当該バイパスコンデンサ328が占有する面積をさらに低減することができる。バイパスコンデンサ328の長手方向の寸法が0.4mm以上であることにより、バイパスコンデンサ328と発光基板301との接続箇所における機械的強度及びバイパスコンデンサ328自体の機械的強度を高め、当該接続箇所が破損する可能性を低減することができるとともに、バイパスコンデンサ328自体が破損してしまう可能性を低減することができる。また、バイパスコンデンサ328の長手方向の寸法が0.4mm以上であることにより、バイパスコンデンサ328の実装漏れの有無を目視で確認する場合における確認精度を高めることができる。なお、バイパスコンデンサ328の長手方向の寸法が0.6mmよりも小さい構成(例えば0.4mmである構成)であってもよく、バイパスコンデンサ328の短手方向の寸法が0.3mmよりも小さい構成(例えば0.2mmである構成)であってもよく、厚さ方向の寸法が0.3mmよりも小さい構成(例えば0.2mmである構成)であってもよい。 As shown in FIG. 26, a bypass capacitor 328 and small chip resistors 331 to 335 are mounted on the first light emitting surface 302 of the light emitting substrate 301. Similar to the bypass capacitor 85 in the first embodiment, the bypass capacitor 328 is a substantially rectangular parallelepiped. The bypass capacitor 328 is the same as the bypass capacitor 85 in the first embodiment, in the longitudinal direction along the plane orthogonal to the thickness direction of the bypass capacitor 328 (hereinafter, also referred to as “longitudinal direction of the bypass capacitor 328”). It is a small chip component having a size of 0.1 mm or more and 0.9 mm or less. The bypass capacitor 328 has a dimension in the longitudinal direction along a plane orthogonal to the thickness direction of approximately 0.6 mm, and is also referred to as a lateral direction along a plane orthogonal to the thickness direction (hereinafter, also referred to as a “minor direction”). ) And the thickness direction are approximately 0.3 mm, which is a small chip component. Since the dimension of the bypass capacitor 328 in the longitudinal direction is 0.7 mm or less, the area occupied by the bypass capacitor 328 in the light emitting substrate 301 can be further reduced. When the dimension of the bypass capacitor 328 in the longitudinal direction is 0.4 mm or more, the mechanical strength at the connection point between the bypass capacitor 328 and the light emitting board 301 is increased and the mechanical strength of the bypass capacitor 328 itself is increased, and the connection point is damaged. It is possible to reduce the possibility that the bypass capacitor 328 itself is damaged. Further, since the dimension of the bypass capacitor 328 in the longitudinal direction is 0.4 mm or more, it is possible to improve the confirmation accuracy when visually confirming the presence or absence of mounting omission of the bypass capacitor 328. The length of the bypass capacitor 328 in the longitudinal direction may be smaller than 0.6 mm (for example, a configuration of 0.4 mm), and the dimension of the bypass capacitor 328 in the lateral direction may be smaller than 0.3 mm. (For example, a configuration having a thickness of 0.2 mm) may be used, or a configuration having a dimension in the thickness direction smaller than 0.3 mm (for example, a configuration having a thickness of 0.2 mm) may be used.

上記第1の実施形態における小型チップ抵抗器87と同様に、小型チップ抵抗器331〜335は、略直方体である。小型チップ抵抗器331〜335は、上記第1の実施形態における小型チップ抵抗器87と同様に、当該小型チップ抵抗器331〜335の厚さ方向に直交する平面に沿う長手方向(以下、「小型チップ抵抗器331〜335の長手方向」ともいう。)の寸法が0.1mm以上であり0.9mm以下である小型チップ部品である。小型チップ抵抗器331〜335は、厚さ方向に直交する平面に沿う長手方向の寸法が略0.6mmであるとともに、小型チップ抵抗器331〜335の短手方向(以下、「短手方向」ともいう。)の寸法及び厚さ方向の寸法が略0.3mmである小型チップ部品である。小型チップ抵抗器331〜335の長手方向の寸法が0.7mm以下であることにより、発光基板301において当該小型チップ抵抗器331〜335が占有する面積をさらに低減することができる。小型チップ抵抗器331〜335の長手方向の寸法が0.4mm以上であることにより、小型チップ抵抗器331〜335と発光基板301との接続箇所における機械的強度及び小型チップ抵抗器331〜335自体の機械的強度を高め、当該接続箇所が破損する可能性を低減することができるとともに、小型チップ抵抗器331〜335自体が破損してしまう可能性を低減することができる。また、小型チップ抵抗器331〜335の長手方向の寸法が0.4mm以上であることにより、小型チップ抵抗器331〜335の実装漏れの有無を目視で確認する場合における確認精度を高めることができる。なお、小型チップ抵抗器331〜335の長手方向の寸法が0.6mmよりも小さい構成(例えば0.4mmである構成)であってもよく、小型チップ抵抗器331〜335の短手方向の寸法が0.3mmよりも小さい構成(例えば0.2mmである構成)であってもよく、厚さ方向の寸法が0.3mmよりも小さい構成(例えば0.2mmである構成)であってもよい。 Similar to the small chip resistor 87 in the first embodiment, the small chip resistors 331 to 335 are substantially rectangular parallelepipeds. Similar to the small chip resistor 87 in the first embodiment, the small chip resistors 331 to 335 have a longitudinal direction along a plane orthogonal to the thickness direction of the small chip resistors 331 to 335 (hereinafter, "small size"). It is also referred to as "longitudinal direction of chip resistors 331-335"), which is a small chip component having a dimension of 0.1 mm or more and 0.9 mm or less. The small chip resistors 331 to 335 have a dimension in the longitudinal direction along a plane orthogonal to the thickness direction of approximately 0.6 mm, and the small chip resistors 331 to 335 have a lateral direction (hereinafter, "minor direction"). It is also a small chip component having a dimension of (also referred to as) and a dimension in the thickness direction of approximately 0.3 mm. Since the dimensions of the small chip resistors 331 to 335 in the longitudinal direction are 0.7 mm or less, the area occupied by the small chip resistors 331 to 335 in the light emitting substrate 301 can be further reduced. Since the longitudinal dimension of the small chip resistors 331 to 335 is 0.4 mm or more, the mechanical strength at the connection point between the small chip resistors 331 to 335 and the light emitting substrate 301 and the small chip resistors 331 to 335 themselves. It is possible to increase the mechanical strength of the small chip resistor 331 to 335 and reduce the possibility of damage to the connection portion. Further, since the dimensions of the small chip resistors 331 to 335 in the longitudinal direction are 0.4 mm or more, it is possible to improve the confirmation accuracy when visually confirming the presence or absence of mounting omission of the small chip resistors 331 to 335. .. The dimensions of the small chip resistors 331 to 335 in the longitudinal direction may be smaller than 0.6 mm (for example, a configuration of 0.4 mm), and the dimensions of the small chip resistors 331 to 335 in the lateral direction may be smaller. May be smaller than 0.3 mm (for example, 0.2 mm), and may be smaller than 0.3 mm in thickness direction (for example, 0.2 mm). ..

発光基板301において、小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331〜335)は、第1発光面302側に集約されており、第2発光面303側には実装されていない。このため、発光基板301の第1発光面302側に作用する応力が第2発光面303側に作用する応力よりも小さくなるように発光基板301を取り扱うことにより、小型チップ部品と発光基板301との接続箇所が破損する可能性を低減することができるとともに、小型チップ部品自体が破損する可能性を低減することができる。例えば、複数の発光基板301を含む集合基板(図示略)を分割して発光基板301を取り出す場合に、第1発光面302側が谷形状(凹)となる態様で集合基板を分割することにより小型チップ部品と発光基板301との接続箇所に引張り応力が作用することを防止できる。これにより、小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 In the light emitting board 301, the small chip components (bypass capacitor 328 and small chip resistors 331 to 335) are integrated on the first light emitting surface 302 side and are not mounted on the second light emitting surface 303 side. Therefore, by handling the light emitting board 301 so that the stress acting on the first light emitting surface 302 side of the light emitting board 301 is smaller than the stress acting on the second light emitting surface 303 side, the small chip component and the light emitting board 301 can be combined. It is possible to reduce the possibility of damage to the connection portion of the small chip component itself and reduce the possibility of damage to the small chip component itself. For example, when the light emitting board 301 including the plurality of light emitting boards 301 is divided and the light emitting board 301 is taken out, the collective board is made smaller by dividing the collective board so that the first light emitting surface 302 side has a valley shape (concave). It is possible to prevent tensile stress from acting on the connection point between the chip component and the light emitting substrate 301. As a result, it is possible to prevent the connection portion between the small chip component and the light emitting board 301 from being damaged, and it is possible to prevent the small chip component itself from being damaged.

図27に示すように、発光基板301の第2発光面303には、LEDチップ315〜325に流れる電流を制限するチップ抵抗器336〜346が実装されている。当該チップ抵抗器336〜346が設けられていることによりLEDチップ315〜325を許容電流以下で駆動することができる。チップ抵抗器336〜346は、略直方体であり、長手方向の両端部に一対の金属製の第1電極及び第2電極(図示略)を備えている。チップ抵抗器336〜346は、長手方向の寸法が1mmであるとともに、短手方向の寸法及び厚さ方向の寸法が0.5mmである表面実装型の抵抗器である。チップ抵抗器336〜346の厚さ方向に直交する平面に沿う長手方向の寸法(チップ抵抗器336〜346の長手方向の寸法である1mm)は0.9mmよりも大きく、チップ抵抗器336〜346は小型チップ部品ではない。なお、チップ抵抗器336〜346の長手方向の寸法は1mmよりも大きい寸法(例えば1.6mm)であってもよく、短手方向の寸法は0.5mmよりも大きい寸法(例えば0.8mm)であってもよく、厚さ方向の寸法は0.5mmよりも大きい寸法(例えば0.8mm)であってもよい。 As shown in FIG. 27, chip resistors 336 to 346 that limit the current flowing through the LED chips 315 to 325 are mounted on the second light emitting surface 303 of the light emitting substrate 301. By providing the chip resistors 336 to 346, the LED chips 315 to 325 can be driven with an allowable current or less. The chip resistors 336 to 346 are substantially rectangular parallelepipeds, and are provided with a pair of metal first electrodes and second electrodes (not shown) at both ends in the longitudinal direction. The chip resistors 336 to 346 are surface mount type resistors having a longitudinal dimension of 1 mm and a lateral dimension and a thickness direction of 0.5 mm. The longitudinal dimension along the plane orthogonal to the thickness direction of the chip resistors 336 to 346 (1 mm, which is the longitudinal dimension of the chip resistors 336 to 346) is larger than 0.9 mm, and the chip resistors 336 to 346 Is not a small chip component. The lengthwise dimension of the chip resistors 336 to 346 may be larger than 1 mm (for example, 1.6 mm), and the lateral dimension may be larger than 0.5 mm (for example, 0.8 mm). The dimension in the thickness direction may be a dimension larger than 0.5 mm (for example, 0.8 mm).

第2LEDドライバ326の駆動電源は、音声発光制御装置81からコネクタ327を介して第2LEDドライバ326の電源端子348に供給される。発光基板301の第2発光面303には、第2LEDドライバ326の駆動電源に含まれているノイズ成分を吸収するためのバイパスコンデンサ352が実装されている。バイパスコンデンサ352は、略直方体であり、長手方向の両端部に一対の金属製の第1電極352a及び第2電極352bを備えている。バイパスコンデンサ352は、長手方向の寸法が1mmであるとともに、短手方向の寸法及び厚さ方向の寸法が0.5mmである表面実装型のコンデンサである。バイパスコンデンサ352の厚さ方向に直交する平面に沿う長手方向の寸法(バイパスコンデンサ352の長手方向の寸法である1mm)は0.9mmよりも大きく、バイパスコンデンサ352は小型チップ部品ではない。なお、バイパスコンデンサ352の長手方向の寸法は1mmよりも大きい寸法(例えば1.6mm)であってもよく、短手方向の寸法は0.5mmよりも大きい寸法(例えば0.8mm)であってもよく、厚さ方向の寸法は0.5mmよりも大きい寸法(例えば0.8mm)であってもよい。 The drive power supply for the second LED driver 326 is supplied from the voice emission control device 81 to the power supply terminal 348 of the second LED driver 326 via the connector 327. A bypass capacitor 352 for absorbing a noise component contained in the drive power supply of the second LED driver 326 is mounted on the second light emitting surface 303 of the light emitting board 301. The bypass capacitor 352 is a substantially rectangular parallelepiped and includes a pair of metal first electrodes 352a and second electrodes 352b at both ends in the longitudinal direction. The bypass capacitor 352 is a surface mount type capacitor having a longitudinal dimension of 1 mm and a lateral dimension and a thickness direction of 0.5 mm. The longitudinal dimension along the plane orthogonal to the thickness direction of the bypass capacitor 352 (1 mm, which is the longitudinal dimension of the bypass capacitor 352) is larger than 0.9 mm, and the bypass capacitor 352 is not a small chip component. The length of the bypass capacitor 352 may be larger than 1 mm (for example, 1.6 mm), and the length of the bypass capacitor 352 may be larger than 0.5 mm (for example, 0.8 mm). The dimension in the thickness direction may be a dimension larger than 0.5 mm (for example, 0.8 mm).

バイパスコンデンサ352の第1電極352aは第2LEDドライバ326のGND端子349及びGNDプレーン層(図示略)に電気的に接続されているとともに、第2電極352bは第2LEDドライバ326の電源端子348及び電源プレーン層(図示略)に電気的に接続されている。バイパスコンデンサ352が電源端子348と電源プレーン層との間に配置されていることにより、音声発光制御装置81から第2LEDドライバ326に供給される駆動電源に含まれているノイズ成分の第2LEDドライバ326への影響が低減されている。 The first electrode 352a of the bypass capacitor 352 is electrically connected to the GND terminal 349 and the GND plane layer (not shown) of the second LED driver 326, and the second electrode 352b is the power supply terminal 348 and the power supply of the second LED driver 326. It is electrically connected to a plain layer (not shown). By arranging the bypass capacitor 352 between the power supply terminal 348 and the power supply plane layer, the second LED driver 326 of the noise component included in the drive power supply supplied from the voice emission control device 81 to the second LED driver 326 is provided. The impact on is reduced.

発光基板301の第2発光面303におけるチップ抵抗器340は、第1発光面302においてドライバ裏側対応領域353を含む領域に配置されている。ドライバ裏側対応領域353は、第1発光面302(図26)において第1LEDドライバ314(図26)が実装されている領域及び第1LEDドライバ314の端子に対応するパッド(又はパット)が設けられている領域の裏側に位置する第2発光面303の領域及び当該第2発光面303の領域からの距離が1mm以内の領域である。既に説明したとおり、当該チップ抵抗器340は小型チップ部品ではない。チップ抵抗器340と発光基板301との接続箇所は、小型チップ部品と発光基板301との接続箇所と比較して、機械的強度が高い。また、チップ抵抗器340自体は、小型チップ部品自体と比較して、機械的強度が高い。第2発光面303において、チップ抵抗器340をドライバ裏側対応領域353を含む領域に配置することにより、LEDチップ319をドライバ裏側対応領域353付近に配置することができる。一方、図26に示すように、発光基板301の第1発光面302における小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331〜335)は、ドライバ裏側対応領域354を避けて配置されている。ドライバ裏側対応領域354は、第2発光面303(図27)において第2LEDドライバ326(図27)が実装されている領域及び第2LEDドライバ326の端子に対応するパッド(又はパット)が設けられている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域からの距離が1mm以内の領域である。第2発光面303において第2LEDドライバ326が実装されている領域及び第2LEDドライバ326の端子に対応するパッドが設けられている領域の裏側に位置する第1発光面302の領域に小型チップ部品が実装されていない構成であることにより、第2LEDドライバ326の発熱により発光基板301に作用し得る熱的応力の小型チップ部品への影響が低減されている。小型チップ部品がドライバ裏側対応領域354を避けて配置されていることにより、第2LEDドライバ326の発熱による熱的応力の影響を受けて小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 The chip resistor 340 in the second light emitting surface 303 of the light emitting substrate 301 is arranged in the region including the driver back side corresponding region 353 in the first light emitting surface 302. The driver back side corresponding area 353 is provided with an area on the first light emitting surface 302 (FIG. 26) on which the first LED driver 314 (FIG. 26) is mounted and a pad (or pad) corresponding to the terminal of the first LED driver 314. The region of the second light emitting surface 303 located on the back side of the region and the region where the distance from the region of the second light emitting surface 303 is within 1 mm. As described above, the chip resistor 340 is not a small chip component. The connection point between the chip resistor 340 and the light emitting board 301 has higher mechanical strength than the connection point between the small chip component and the light emitting board 301. Further, the chip resistor 340 itself has higher mechanical strength than the small chip component itself. By arranging the chip resistor 340 in the area including the driver back side corresponding area 353 on the second light emitting surface 303, the LED chip 319 can be arranged in the vicinity of the driver back side corresponding area 353. On the other hand, as shown in FIG. 26, the small chip components (bypass capacitor 328 and small chip resistors 331-335) on the first light emitting surface 302 of the light emitting board 301 are arranged so as to avoid the corresponding region 354 on the back side of the driver. The driver back side corresponding area 354 is provided with an area on the second light emitting surface 303 (FIG. 27) on which the second LED driver 326 (FIG. 27) is mounted and a pad (or pad) corresponding to the terminal of the second LED driver 326. It is a region where the distance from the region of the first light emitting surface 302 located on the back side of the region and the region of the first light emitting surface 302 is within 1 mm. Small chip components are located in the area of the first light emitting surface 302 located on the back side of the area where the second LED driver 326 is mounted and the area where the pad corresponding to the terminal of the second LED driver 326 is provided on the second light emitting surface 303. Since the configuration is not mounted, the influence of the thermal stress that can act on the light emitting substrate 301 due to the heat generated by the second LED driver 326 on the small chip component is reduced. Since the small chip component is arranged so as to avoid the corresponding area 354 on the back side of the driver, the connection point between the small chip component and the light emitting board 301 is damaged due to the influence of the thermal stress due to the heat generated by the second LED driver 326. In addition to being able to prevent it, it is possible to prevent the small chip component itself from being damaged.

図27に示すように、発光基板301の第2発光面303におけるチップ抵抗器343は、第1発光面302においてLED裏側対応領域355を含む領域に配置されている。LED裏側対応領域355は、第1発光面302(図26)においてLEDチップ310,311(図26)が実装されている領域の裏側に位置する第2発光面303の領域及び当該第2発光面303の領域の外縁からの距離が1mm以内の領域である。第2発光面303において、チップ抵抗器343をLED裏側対応領域355を含む領域に配置することにより、LEDチップ322をLED裏側対応領域355付近に配置することができる。一方、図26に示すように、発光基板301の第1発光面302における小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331〜335)は、LED裏側対応領域361〜371を避けて配置されている。LED裏側対応領域361〜371は、第2発光面303(図27)においてLEDチップ315〜325(図27)が実装されている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域の外縁からの距離が1mm以内の領域である。第2発光面303においてLEDチップ315〜325が実装されている領域の裏側に位置する第1発光面302の領域に小型チップ部品が実装されていない構成であることにより、LEDチップ315〜325の発熱により発光基板301に作用し得る熱的応力の小型チップ部品への影響が低減されている。小型チップ部品がLED裏側対応領域361〜371を避けて配置されていることにより、LEDチップ315〜325の発熱による熱的応力の影響を受けて小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 As shown in FIG. 27, the chip resistor 343 on the second light emitting surface 303 of the light emitting substrate 301 is arranged in the region including the LED back side corresponding region 355 on the first light emitting surface 302. The LED back side corresponding region 355 is a region of the second light emitting surface 303 located on the back side of the region where the LED chips 310 and 311 (FIG. 26) are mounted on the first light emitting surface 302 (FIG. 26) and the second light emitting surface. The region of 303 is a region within 1 mm from the outer edge. By arranging the chip resistor 343 in the area including the LED back side corresponding area 355 on the second light emitting surface 303, the LED chip 322 can be arranged in the vicinity of the LED back side corresponding area 355. On the other hand, as shown in FIG. 26, the small chip components (bypass capacitor 328 and small chip resistors 331-335) on the first light emitting surface 302 of the light emitting board 301 are arranged so as to avoid the corresponding areas 361 to 371 on the back side of the LED. There is. The LED back side corresponding regions 361-371 are the region of the first light emitting surface 302 located on the back side of the region where the LED chips 315 to 325 (FIG. 27) are mounted on the second light emitting surface 303 (FIG. 27) and the first light emitting surface. The region of the light emitting surface 302 from the outer edge is a region within 1 mm. The LED chip 315-325 has a configuration in which the small chip component is not mounted in the region of the first light emitting surface 302 located on the back side of the region in which the LED chip 315-325 is mounted in the second light emitting surface 303. The influence of the thermal stress that may act on the light emitting substrate 301 due to the heat generation on the small chip component is reduced. Since the small chip parts are arranged so as to avoid the corresponding areas 361 to 371 on the back side of the LED, the connection point between the small chip parts and the light emitting board 301 is damaged due to the influence of the thermal stress due to the heat generation of the LED chips 315 to 325. It is possible to prevent the small chip parts themselves from being damaged.

図26に示すように、発光基板301の第1発光面302における中央付近には、LEDチップ310が実装されている。LEDチップ310の厚さ方向に直交する平面に沿う長手方向の寸法が0.9mmよりも大きく、LEDチップ310は小型チップ部品ではない。図26に示すように、LEDチップ310は、第1発光面302においてLED裏側対応領域368を含む領域に実装されている。LEDチップ310は、当該LED裏側対応領域368のうち、第2発光面303(図27)においてLEDチップ322(図27)が搭載されている領域の裏側に位置する第1発光面302の領域を含む領域に実装されている。発光基板301の第1発光面302において、小型チップ部品ではない電子部品の一部(LEDチップ310)が、第2発光面303(図27)においてLEDチップ322(図27)が搭載されている領域の裏側に位置する第1発光面302の領域を含む領域に実装されていることにより、第1発光面302において小型チップ部品以外の電子部品を実装可能な領域の面積が広く確保されている。 As shown in FIG. 26, the LED chip 310 is mounted near the center of the first light emitting surface 302 of the light emitting substrate 301. The dimension in the longitudinal direction along the plane orthogonal to the thickness direction of the LED chip 310 is larger than 0.9 mm, and the LED chip 310 is not a small chip component. As shown in FIG. 26, the LED chip 310 is mounted on the first light emitting surface 302 in a region including the LED backside corresponding region 368. The LED chip 310 covers an area of the first light emitting surface 302 located on the back side of the area on which the LED chip 322 (FIG. 27) is mounted on the second light emitting surface 303 (FIG. 27) in the LED back side corresponding area 368. It is implemented in the area that contains it. A part of an electronic component (LED chip 310) that is not a small chip component is mounted on the first light emitting surface 302 of the light emitting substrate 301, and an LED chip 322 (FIG. 27) is mounted on the second light emitting surface 303 (FIG. 27). By mounting on the region including the region of the first light emitting surface 302 located on the back side of the region, a wide area of the region on which electronic components other than the small chip components can be mounted is secured on the first light emitting surface 302. ..

小型チップ部品ではない電子部品の一部(LEDチップ310)が、第2発光面303(図27)においてLEDチップ322(図27)が搭載されている領域の裏側に位置する第1発光面302の領域を含む領域に実装されている発光基板301において、小型チップ部品はLED裏側対応領域361〜371を避けて配置されている。これにより、熱的応力の影響を受けて小型チップ部品と発光基板301との接続箇所、及び小型チップ部品自体が破損してしまう可能性が低減されている。 A part of the electronic component (LED chip 310) that is not a small chip component is located on the second light emitting surface 303 (FIG. 27) on the back side of the area where the LED chip 322 (FIG. 27) is mounted. In the light emitting substrate 301 mounted in the region including the region of the above, the small chip components are arranged so as to avoid the corresponding regions 361 to 371 on the back side of the LED. This reduces the possibility that the connection point between the small chip component and the light emitting substrate 301 and the small chip component itself will be damaged under the influence of thermal stress.

図27に示すように、発光基板301の第2発光面303におけるチップ抵抗器341は、コネクタ周辺領域372を含む領域に配置されている。コネクタ周辺領域372は、コネクタ327の外縁から5mm未満の領域である。第2発光面303において、チップ抵抗器341をコネクタ周辺領域372を含む領域に配置することにより、コネクタ周辺領域372を避けて配置する場合と比較して、発光基板301上にLEDチップ315〜325を広く分散させることができるとともに、第2発光面303の発光面積を広げることができる。一方、図26に示すように、発光基板301の第1発光面302における小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331〜335)は、コネクタ裏側対応領域373を避けて配置されている。コネクタ裏側対応領域373は、第2発光面303(図27)においてコネクタ327が実装されている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域の外縁からの距離が5mm未満の領域である。第2発光面303においてコネクタ327が実装されている領域の裏側に位置する第1発光面302の領域に小型チップ部品が実装されていない構成であることにより、コネクタ327へのハーネスの着脱に際して発光基板301に作用し得る応力の小型チップ部品への影響が低減されている。小型チップ部品がコネクタ裏側対応領域373を避けて配置されていることにより、コネクタ327へのハーネス(図示略)の着脱に際して小型チップ部品と発光基板301との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用する応力を低減することができる。よって、コネクタ327へのハーネスの着脱に際して小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 As shown in FIG. 27, the chip resistor 341 on the second light emitting surface 303 of the light emitting substrate 301 is arranged in the region including the connector peripheral region 372. The connector peripheral area 372 is an area less than 5 mm from the outer edge of the connector 327. In the second light emitting surface 303, the LED chips 315 to 325 are arranged on the light emitting substrate 301 as compared with the case where the chip resistor 341 is arranged in the area including the connector peripheral area 372 so as to avoid the connector peripheral area 372. Can be widely dispersed, and the light emitting area of the second light emitting surface 303 can be widened. On the other hand, as shown in FIG. 26, the small chip components (bypass capacitor 328 and small chip resistors 331-335) on the first light emitting surface 302 of the light emitting board 301 are arranged so as to avoid the corresponding region 373 on the back side of the connector. The connector back side corresponding region 373 is from the outer edge of the region of the first light emitting surface 302 located on the back side of the region where the connector 327 is mounted in the second light emitting surface 303 (FIG. 27) and the region of the first light emitting surface 302. This is an area where the distance is less than 5 mm. Since the small chip component is not mounted in the region of the first light emitting surface 302 located on the back side of the region where the connector 327 is mounted in the second light emitting surface 303, light is emitted when the harness is attached to or detached from the connector 327. The influence of the stress that can act on the substrate 301 on the small chip component is reduced. Since the small chip component is arranged so as to avoid the corresponding area 373 on the back side of the connector, the stress that may act on the connection point between the small chip component and the light emitting board 301 when attaching / detaching the harness (not shown) to / from the connector 327 is reduced. At the same time, the stress acting on the small chip component itself can be reduced. Therefore, it is possible to prevent the connection portion between the small chip component and the light emitting board 301 from being damaged when the harness is attached to and detached from the connector 327, and it is possible to prevent the small chip component itself from being damaged.

図27に示すように、発光基板301の第2発光面303におけるチップ抵抗器336は、第2発光面303側の基板外縁領域374を含む領域に配置されている。第2発光面303側の基板外縁領域374は、第2発光面303において発光基板301の外縁から10mm未満の領域である。第2発光面303において、チップ抵抗器336を基板外縁領域374を含む領域に配置することにより、基板外縁領域374を避けて配置する場合と比較して、発光基板301上にLEDチップ315〜325を広く分散させることができる。一方、図26に示すように、発光基板301の第1発光面302における小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331〜335)は、第1発光面302側の基板外縁領域375を避けて配置されている。第1発光面302側の基板外縁領域375は、第1発光面302において発光基板301の外縁から10mm未満の領域である。第1発光面302において、基板外縁領域375を避けて小型チップ部品を配置することにより、発光基板301を取り扱う際に作業者の手が小型チップ部品に触れること等が原因となって小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。また、複数の発光基板301を含む集合基板を分割して発光基板301を取り出す場合に、集合基板の分割時に小型チップ部品と発光基板301との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用する応力を低減することができる。よって、集合基板の分割時に小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 As shown in FIG. 27, the chip resistor 336 in the second light emitting surface 303 of the light emitting substrate 301 is arranged in the region including the substrate outer edge region 374 on the second light emitting surface 303 side. The substrate outer edge region 374 on the second light emitting surface 303 side is a region of the second light emitting surface 303 that is less than 10 mm from the outer edge of the light emitting substrate 301. In the second light emitting surface 303, by arranging the chip resistor 336 in the region including the substrate outer edge region 374, the LED chips 315 to 325 are arranged on the light emitting substrate 301 as compared with the case where the chip resistor 336 is arranged avoiding the substrate outer edge region 374. Can be widely dispersed. On the other hand, as shown in FIG. 26, the small chip components (bypass capacitor 328 and small chip resistors 331-335) on the first light emitting surface 302 of the light emitting board 301 avoid the substrate outer edge region 375 on the first light emitting surface 302 side. Are arranged. The substrate outer edge region 375 on the first light emitting surface 302 side is a region of the first light emitting surface 302 less than 10 mm from the outer edge of the light emitting substrate 301. By arranging the small chip components on the first light emitting surface 302 while avoiding the outer edge region 375 of the substrate, the small chip components may be caused by the operator's hand touching the small chip components when handling the light emitting substrate 301. It is possible to prevent the connection point between the light emitting board 301 and the light emitting board 301 from being damaged, and it is possible to prevent the small chip component itself from being damaged. Further, when the light emitting board 301 including the plurality of light emitting boards 301 is divided and the light emitting board 301 is taken out, it is possible to reduce the stress that may act on the connection point between the small chip component and the light emitting board 301 when the collective board is divided. At the same time, the stress acting on the small chip component itself can be reduced. Therefore, it is possible to prevent the connection portion between the small chip component and the light emitting board 301 from being damaged when the assembly board is divided, and it is possible to prevent the small chip component itself from being damaged.

図26及び図27に示すように、発光基板301には、当該発光基板301を厚さ方向に貫通させて、発光基板301を基板ケース体(図示略)にネジ固定可能とする固定貫通孔301a,301bが形成されている。図27に示すように、発光基板301の第2発光面303におけるチップ抵抗器346は、固定貫通孔周辺領域376を含む領域に配置されている。固定貫通孔周辺領域376は、固定貫通孔301bの外縁から5mm未満の領域である。第2発光面303において、チップ抵抗器346を固定貫通孔周辺領域376を含む領域に配置することにより、固定貫通孔周辺領域376を避けて配置する場合と比較して、発光基板301上にLEDチップ315〜325を広く分散させることができる。一方、図26に示すように、発光基板301の第1発光面302における小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331〜335)は、固定貫通孔周辺領域377,378を避けて配置されている。固定貫通孔周辺領域377,378は、第1発光面302において固定貫通孔301a,301bの外縁から5mm未満の領域である。第1発光面302において、固定貫通孔周辺領域377,378を避けて小型チップ部品を配置することにより、発光基板301を基板ケース体(図示略)に固定する際に、小型チップ部品と発光基板301との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用する応力を低減することができる。よって、発光基板301を基板ケース体に固定する際に、小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 As shown in FIGS. 26 and 27, the light emitting substrate 301 is penetrated through the light emitting substrate 301 in the thickness direction so that the light emitting substrate 301 can be screwed to the substrate case body (not shown). , 301b are formed. As shown in FIG. 27, the chip resistor 346 in the second light emitting surface 303 of the light emitting substrate 301 is arranged in the region including the fixed through hole peripheral region 376. The fixed through hole peripheral region 376 is a region less than 5 mm from the outer edge of the fixed through hole 301b. In the second light emitting surface 303, the LED is placed on the light emitting substrate 301 as compared with the case where the chip resistor 346 is arranged in the region including the fixed through hole peripheral region 376 so as to avoid the fixed through hole peripheral region 376. Chips 315-325 can be widely dispersed. On the other hand, as shown in FIG. 26, the small chip components (bypass capacitor 328 and small chip resistors 331-335) on the first light emitting surface 302 of the light emitting substrate 301 are arranged so as to avoid the fixed through hole peripheral regions 377 and 378. ing. The fixed through hole peripheral regions 377 and 378 are regions of the first light emitting surface 302 that are less than 5 mm from the outer edges of the fixed through holes 301a and 301b. By arranging the small chip components on the first light emitting surface 302 while avoiding the areas around the fixed through holes 377 and 378, the small chip components and the light emitting substrate are used when the light emitting substrate 301 is fixed to the substrate case body (not shown). The stress that can act on the connection point with the 301 can be reduced, and the stress that acts on the small chip component itself can be reduced. Therefore, when the light emitting board 301 is fixed to the substrate case body, it is possible to prevent the connection portion between the small chip component and the light emitting board 301 from being damaged, and it is possible to prevent the small chip component itself from being damaged.

図27に示すように、LEDチップ317,324の厚さ方向に直交する平面に沿った長手方向の寸法は0.9mmよりも大きく、LEDチップ317,324は小型チップ部品ではない。また、チップ抵抗器338,345の厚さ方向に直交する平面に沿った長手方向の寸法は0.9mmよりも大きく、チップ抵抗器338,345は小型チップ部品ではない。発光基板301において、LEDチップ317,324は、当該LEDチップ317,324の厚さ方向に直交する平面に沿った長手方向が発光基板301の長軸方向LDAに直交する短軸方向SDAに平行となる態様で発光基板301に実装されている。また、チップ抵抗器338,345は、当該チップ抵抗器338,345の厚さ方向に直交する平面に沿った長手方向が発光基板301の長軸方向LDAに直交する短軸方向SDAに平行となる態様で発光基板301に実装されている。一方、図26に示すように、発光基板301において、小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331〜335)は、当該小型チップ部品の厚さ方向に直交する平面に沿った長手方向が発光基板301の長軸方向LDAに平行となる態様で発光基板301に実装されている。これにより、小型チップ部品の長手方向が長軸方向LDAに直交する短軸方向SDAに平行となる態様で発光基板301に実装されている場合と比較して、発光基板301に歪みが生じた場合に小型チップ部品と発光基板301との接続箇所に作用し得る応力の最大値が低減されているとともに、小型チップ部品自体に作用し得る応力の最大値が低減されている。 As shown in FIG. 27, the dimensions of the LED chips 317 and 324 in the longitudinal direction along the plane orthogonal to the thickness direction are larger than 0.9 mm, and the LED chips 317 and 324 are not small chip components. Further, the dimension in the longitudinal direction along the plane orthogonal to the thickness direction of the chip resistors 338 and 345 is larger than 0.9 mm, and the chip resistors 338 and 345 are not small chip components. In the light emitting board 301, the LED chips 317 and 324 are parallel to the short axis direction SDA whose longitudinal direction along the plane orthogonal to the thickness direction of the LED chips 317 and 324 is orthogonal to the long axis direction LDA of the light emitting board 301. It is mounted on the light emitting board 301 in this manner. Further, the chip resistors 338, 345 have a longitudinal direction along a plane orthogonal to the thickness direction of the chip resistors 338, 345 parallel to the short axis direction SDA orthogonal to the long axis LDA of the light emitting substrate 301. It is mounted on the light emitting board 301 in an embodiment. On the other hand, as shown in FIG. 26, in the light emitting substrate 301, the small chip components (bypass capacitor 328 and small chip resistors 331-335) have a longitudinal direction along a plane orthogonal to the thickness direction of the small chip component. It is mounted on the light emitting board 301 in a manner parallel to the LDA in the long axis direction of the light emitting board 301. As a result, when the light emitting board 301 is distorted as compared with the case where the small chip component is mounted on the light emitting board 301 in such a manner that the longitudinal direction of the small chip component is parallel to the short axis direction SDA orthogonal to the long axis direction LDA. In addition, the maximum value of stress that can act on the connection point between the small chip component and the light emitting substrate 301 is reduced, and the maximum value of stress that can act on the small chip component itself is reduced.

小型チップ部品と発光基板301との接続箇所の機械的強度は、小型チップ部品よりも大きい電子部品と発光基板301との接続箇所の機械的強度よりも低い。また、小型チップ部品自体の機械的強度は、小型チップ部品よりも大きい電子部品自体の機械的強度よりも低い。小型チップ部品よりも大きい電子部品の一部は当該電子部品の長手方向が発光基板301の長軸方向LDAに平行ではない態様で発光基板301に搭載されている構成において、小型チップ部品は当該小型チップ部品の長手方向が発光基板301の長軸方向LDAに平行となる態様で発光基板301に搭載されている。これにより、小型チップ部品と発光基板301との接続箇所及び小型チップ部品自体が保護されている。 The mechanical strength of the connection point between the small chip component and the light emitting board 301 is lower than the mechanical strength of the connection point between the electronic component and the light emitting board 301, which is larger than the small chip component. Further, the mechanical strength of the small chip component itself is lower than the mechanical strength of the electronic component itself, which is larger than that of the small chip component. In a configuration in which some of the electronic components larger than the small chip component are mounted on the light emitting board 301 in such a manner that the longitudinal direction of the electronic component is not parallel to the long axis LDA of the light emitting board 301, the small chip component is the small size. The chip component is mounted on the light emitting board 301 in such a manner that the longitudinal direction of the chip component is parallel to the long axis direction LDA of the light emitting board 301. As a result, the connection point between the small chip component and the light emitting board 301 and the small chip component itself are protected.

以上詳述した本実施形態によれば、以下の優れた効果を奏する。 According to the present embodiment described in detail above, the following excellent effects are obtained.

発光基板301の第2発光面303においてチップ抵抗器340がドライバ裏側対応領域353を含む領域に配置されている構成において、第1発光面302における小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331〜335)は、ドライバ裏側対応領域354を避けて配置されている。ドライバ裏側対応領域354は、第2発光面303において第2LEDドライバ326が実装されている領域及び第2LEDドライバ326の端子に対応するパッドが設けられている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域からの距離が1mm以内の領域である。第2発光面303において第2LEDドライバ326が実装されている領域及び第2LEDドライバ326の端子に対応するパッドが設けられている領域の裏側に位置する第1発光面302の領域に小型チップ部品が実装されていない構成であることにより、第2LEDドライバ326の発熱により発光基板301に作用し得る熱的応力の小型チップ部品への影響が低減されている。小型チップ部品がドライバ裏側対応領域354を避けて配置されていることにより、第2LEDドライバ326の発熱による熱的応力の影響を受けて小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 In the configuration in which the chip resistor 340 is arranged in the region including the driver back side corresponding region 353 on the second light emitting surface 303 of the light emitting board 301, the small chip components (bypass capacitor 328 and the small chip resistor 331) on the first light emitting surface 302 are arranged. ~ 335) is arranged so as to avoid the corresponding area 354 on the back side of the driver. The driver back side corresponding area 354 is the first light emitting surface 302 located on the back side of the area where the second LED driver 326 is mounted and the area where the pad corresponding to the terminal of the second LED driver 326 is provided on the second light emitting surface 303. Is a region where the distance from the region of No. 1 and the region of the first light emitting surface 302 is within 1 mm. Small chip components are located in the area of the first light emitting surface 302 located on the back side of the area where the second LED driver 326 is mounted and the area where the pad corresponding to the terminal of the second LED driver 326 is provided on the second light emitting surface 303. Since the configuration is not mounted, the influence of the thermal stress that can act on the light emitting substrate 301 due to the heat generated by the second LED driver 326 on the small chip component is reduced. Since the small chip component is arranged so as to avoid the corresponding area 354 on the back side of the driver, the connection point between the small chip component and the light emitting board 301 is damaged due to the influence of the thermal stress due to the heat generated by the second LED driver 326. In addition to being able to prevent it, it is possible to prevent the small chip component itself from being damaged.

発光基板301の第2発光面303におけるチップ抵抗器343がLED裏側対応領域355を含む領域に配置されている構成において、発光基板301の第1発光面302における小型チップ部品は、LED裏側対応領域361〜371を避けて配置されている。LED裏側対応領域361〜371は、第2発光面303においてLEDチップ315〜325が実装されている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域の外縁からの距離が1mm以内の領域である。第2発光面303においてLEDチップ315〜325が実装されている領域の裏側に位置する第1発光面302の領域に小型チップ部品が実装されていない構成であることにより、LEDチップ315〜325の発熱により発光基板301に作用し得る熱的応力の小型チップ部品への影響が低減されている。小型チップ部品がLED裏側対応領域361〜371を避けて配置されていることにより、LEDチップ315〜325の発熱による熱的応力の影響を受けて小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 In the configuration in which the chip resistor 343 on the second light emitting surface 303 of the light emitting board 301 is arranged in the area including the LED back side corresponding area 355, the small chip component on the first light emitting surface 302 of the light emitting board 301 is the LED back side corresponding area. It is arranged avoiding 361-371. The LED backside corresponding regions 361-371 are from the outer edge of the region of the first light emitting surface 302 located on the back side of the region where the LED chips 315 to 325 are mounted on the second light emitting surface 303 and the region of the first light emitting surface 302. Is a region where the distance is within 1 mm. The LED chip 315-325 has a configuration in which the small chip component is not mounted in the region of the first light emitting surface 302 located on the back side of the region in which the LED chip 315-325 is mounted in the second light emitting surface 303. The influence of the thermal stress that may act on the light emitting substrate 301 due to the heat generation on the small chip component is reduced. Since the small chip parts are arranged so as to avoid the corresponding areas 361 to 371 on the back side of the LED, the connection point between the small chip parts and the light emitting board 301 is damaged due to the influence of the thermal stress due to the heat generation of the LED chips 315 to 325. It is possible to prevent the small chip parts themselves from being damaged.

小型チップ部品ではない電子部品の一部(LEDチップ310)が、第2発光面303(図27)においてLEDチップ322(図27)が搭載されている領域の裏側に位置する第1発光面302の領域を含む領域に実装されている発光基板301において、小型チップ部品はLED裏側対応領域361〜371を避けて配置されている。これにより、熱的応力の影響を受けて小型チップ部品と発光基板301との接続箇所、及び小型チップ部品自体が破損してしまう可能性が低減されている。 A part of the electronic component (LED chip 310) that is not a small chip component is located on the second light emitting surface 303 (FIG. 27) on the back side of the area where the LED chip 322 (FIG. 27) is mounted. In the light emitting substrate 301 mounted in the region including the region of the above, the small chip components are arranged so as to avoid the corresponding regions 361 to 371 on the back side of the LED. This reduces the possibility that the connection point between the small chip component and the light emitting substrate 301 and the small chip component itself will be damaged under the influence of thermal stress.

発光基板301の第2発光面303におけるチップ抵抗器341がコネクタ周辺領域372を含む領域に配置されている構成において、発光基板301の第1発光面302における小型チップ部品は、コネクタ裏側対応領域373を避けて配置されている。コネクタ裏側対応領域373は、第2発光面303においてコネクタ327が実装されている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域の外縁からの距離が5mm未満の領域である。第2発光面303においてコネクタ327が実装されている領域の裏側に位置する第1発光面302の領域に小型チップ部品が実装されていない構成であることにより、コネクタ327へのハーネスの着脱に際して発光基板301に作用し得る応力の小型チップ部品への影響が低減されている。小型チップ部品がコネクタ裏側対応領域373を避けて配置されていることにより、コネクタ327へのハーネス(図示略)の着脱に際して小型チップ部品と発光基板301との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用する応力を低減することができる。よって、コネクタ327へのハーネスの着脱に際して小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 In the configuration in which the chip resistor 341 on the second light emitting surface 303 of the light emitting board 301 is arranged in the region including the connector peripheral region 372, the small chip component on the first light emitting surface 302 of the light emitting board 301 is the corresponding area 373 on the back side of the connector. It is arranged avoiding. The connector back side corresponding region 373 is a region of the first light emitting surface 302 located on the back side of the region where the connector 327 is mounted on the second light emitting surface 303, and the distance from the outer edge of the region of the first light emitting surface 302 is less than 5 mm. Area of. Since the small chip component is not mounted in the region of the first light emitting surface 302 located on the back side of the region where the connector 327 is mounted in the second light emitting surface 303, light is emitted when the harness is attached to or detached from the connector 327. The influence of the stress that can act on the substrate 301 on the small chip component is reduced. Since the small chip component is arranged so as to avoid the corresponding area 373 on the back side of the connector, the stress that may act on the connection point between the small chip component and the light emitting board 301 when attaching / detaching the harness (not shown) to / from the connector 327 is reduced. At the same time, the stress acting on the small chip component itself can be reduced. Therefore, it is possible to prevent the connection portion between the small chip component and the light emitting board 301 from being damaged when the harness is attached to and detached from the connector 327, and it is possible to prevent the small chip component itself from being damaged.

発光基板301の第2発光面303におけるチップ抵抗器336が基板外縁領域374を含む領域に配置されている構成において、発光基板301の第1発光面302における小型チップ部品は、第1発光面302側の基板外縁領域375を避けて配置されている。これにより、発光基板301の取り扱いに際して作業者の手が小型チップ部品に触れること等が原因となって小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。また、複数の発光基板301を含む集合基板を分割して発光基板301を取り出す場合に、集合基板の分割時に小型チップ部品と発光基板301との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用する応力を低減することができる。よって、集合基板の分割時に小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 In the configuration in which the chip resistor 336 on the second light emitting surface 303 of the light emitting board 301 is arranged in the region including the substrate outer edge region 374, the small chip component on the first light emitting surface 302 of the light emitting board 301 is the first light emitting surface 302. It is arranged so as to avoid the substrate outer edge region 375 on the side. As a result, it is possible to prevent the connection point between the small chip component and the light emitting board 301 from being damaged due to the operator's hand touching the small chip component when handling the light emitting board 301, and the small chip component itself. Can be prevented from being damaged. Further, when the light emitting board 301 including the plurality of light emitting boards 301 is divided and the light emitting board 301 is taken out, it is possible to reduce the stress that may act on the connection point between the small chip component and the light emitting board 301 when the collective board is divided. At the same time, the stress acting on the small chip component itself can be reduced. Therefore, it is possible to prevent the connection portion between the small chip component and the light emitting board 301 from being damaged when the assembly board is divided, and it is possible to prevent the small chip component itself from being damaged.

発光基板301の第2発光面303におけるチップ抵抗器346が固定貫通孔周辺領域376を含む領域に配置されている構成において、発光基板301の第1発光面302における小型チップ部品は、固定貫通孔周辺領域377,378を避けて配置されている。これにより、発光基板301を基板ケース体に固定する際に、小型チップ部品と発光基板301との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用する応力を低減することができる。よって、発光基板301を基板ケース体に固定する際に、小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 In the configuration in which the chip resistor 346 on the second light emitting surface 303 of the light emitting board 301 is arranged in the region including the fixed through hole peripheral region 376, the small chip component on the first light emitting surface 302 of the light emitting board 301 has a fixed through hole. It is arranged so as to avoid the peripheral areas 377 and 378. As a result, when the light emitting board 301 is fixed to the substrate case body, the stress that can act on the connection point between the small chip component and the light emitting board 301 can be reduced, and the stress that acts on the small chip component itself is reduced. can do. Therefore, when the light emitting board 301 is fixed to the substrate case body, it is possible to prevent the connection portion between the small chip component and the light emitting board 301 from being damaged, and it is possible to prevent the small chip component itself from being damaged.

小型チップ部品よりも大きい電子部品の一部は当該電子部品の長手方向が発光基板301の長軸方向LDAに平行ではない態様で発光基板301に搭載されている構成において、小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331〜335)は、当該小型チップ部品の厚さ方向に直交する平面に沿った長手方向が発光基板301の長軸方向LDAに平行となる態様で発光基板301に実装されている。これにより、小型チップ部品の長手方向が長軸方向LDAに直交する短軸方向SDAに平行となる態様で発光基板301に実装されている場合と比較して、発光基板301に歪みが生じた場合に小型チップ部品と発光基板301との接続箇所に作用し得る応力の最大値が低減されているとともに、小型チップ部品自体に作用し得る応力の最大値が低減されている。 Some of the electronic components larger than the small chip components are mounted on the light emitting board 301 in such a manner that the longitudinal direction of the electronic components is not parallel to the long axis LDA of the light emitting board 301, and the small chip components (bypass capacitors). The 328 and the small chip resistors 331 to 335) are mounted on the light emitting board 301 in such a manner that the longitudinal direction along the plane orthogonal to the thickness direction of the small chip component is parallel to the long axis LDA of the light emitting board 301. ing. As a result, when the light emitting board 301 is distorted as compared with the case where the small chip component is mounted on the light emitting board 301 in such a manner that the longitudinal direction of the small chip component is parallel to the short axis direction SDA orthogonal to the long axis direction LDA. In addition, the maximum value of stress that can act on the connection point between the small chip component and the light emitting substrate 301 is reduced, and the maximum value of stress that can act on the small chip component itself is reduced.

なお、発光基板301の第1発光面302において、小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331〜335)が実装されないドライバ裏側対応領域354は、第2発光面303(図27)において第2LEDドライバ326(図27)が実装されている領域及び第2LEDドライバ326の端子に対応するパッドが設けられている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域からの距離が1mm以内の領域に限定されることはない。ドライバ裏側対応領域354を、第2発光面303において第2LEDドライバ326が実装されている領域及び第2LEDドライバ326の端子に対応するパッドが設けられている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域からの距離が2mm以内の領域としてもよい。これにより、第2LEDドライバ326の発熱により発光基板301に作用し得る熱的応力の小型チップ部品への影響をさらに低減することができる。よって、第2LEDドライバ326の発熱による熱的応力の影響を受けて小型チップ部品と発光基板301との接続箇所が破損する可能性を低減することができるとともに、小型チップ部品自体が破損する可能性を低減することができる。また、ドライバ裏側対応領域354を、第2発光面303において第2LEDドライバ326が実装されている領域及び第2LEDドライバ326の端子に対応するパッドが設けられている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域からの距離が0.5mm以内の領域としてもよい。これにより、第2LEDドライバ326の発熱により発光基板301に作用し得る熱的応力の小型チップ部品への影響を低減しながら、発光基板301の第1発光面302において小型チップ部品を搭載可能な領域の面積を広く確保することができる。 In the first light emitting surface 302 of the light emitting board 301, the driver backside corresponding area 354 in which the small chip components (bypass capacitor 328 and the small chip resistors 331 to 335) are not mounted is the second light emitting surface 303 (FIG. 27). The area of the first light emitting surface 302 located behind the area where the 2LED driver 326 (FIG. 27) is mounted and the area where the pad corresponding to the terminal of the second LED driver 326 is provided, and the area of the first light emitting surface 302. The distance from the region is not limited to the region within 1 mm. The driver back side corresponding area 354 is the first light emitting surface 302 located on the back side of the area where the second LED driver 326 is mounted and the area where the pad corresponding to the terminal of the second LED driver 326 is provided on the second light emitting surface 303. The region may be a region in which the distance from the region of No. 1 and the region of the first light emitting surface 302 is within 2 mm. As a result, the influence of the thermal stress that may act on the light emitting substrate 301 due to the heat generated by the second LED driver 326 on the small chip component can be further reduced. Therefore, it is possible to reduce the possibility that the connection point between the small chip component and the light emitting board 301 is damaged due to the influence of the thermal stress due to the heat generated by the second LED driver 326, and the possibility that the small chip component itself is damaged. Can be reduced. Further, the driver back side corresponding area 354 is located on the back side of the area where the second LED driver 326 is mounted on the second light emitting surface 303 and the area where the pad corresponding to the terminal of the second LED driver 326 is provided. The distance from the region of the surface 302 and the region of the first light emitting surface 302 may be a region of 0.5 mm or less. As a result, the area where the small chip component can be mounted on the first light emitting surface 302 of the light emitting board 301 while reducing the influence of the thermal stress that may act on the light emitting substrate 301 due to the heat generated by the second LED driver 326 on the small chip component. A large area can be secured.

・発光基板301の第1発光面302において小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331〜335)が実装されないLED裏側対応領域361〜371は、第2発光面303(図27)においてLEDチップ315〜325(図27)が実装されている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域の外縁からの距離が1mm以内の領域に限定されることはない。LED裏側対応領域361〜371を、第2発光面303においてLEDチップ315〜325が実装されている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域の外縁からの距離が2mm以内の領域としてもよい。これにより、LEDチップ315〜325の発熱により発光基板301に作用し得る熱的応力の小型チップ部品への影響をさらに低減することができる。よって、LEDチップ315〜325の発熱による熱的応力の影響を受けて小型チップ部品と発光基板301との接続箇所が破損する可能性を低減することができるとともに、小型チップ部品自体が破損する可能性を低減することができる。また、LED裏側対応領域361〜371を、第2発光面303においてLEDチップ315〜325が実装されている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域の外縁からの距離が0.5mm以内の領域としてもよい。これにより、LEDチップ315〜325の発熱により発光基板301に作用し得る熱的応力の小型チップ部品への影響を低減しながら、発光基板301の第1発光面302において小型チップ部品を搭載可能な領域の面積を広く確保することができる。 The LED backside corresponding area 361-371 on which the small chip components (bypass capacitor 328 and the small chip resistor 331-335) are not mounted on the first light emitting surface 302 of the light emitting board 301 is the LED on the second light emitting surface 303 (FIG. 27). The area of the first light emitting surface 302 located behind the area where the chips 315 to 325 (FIG. 27) are mounted and the area where the distance from the outer edge of the area of the first light emitting surface 302 is within 1 mm is limited. There is no. The LED backside corresponding regions 361-371 are formed from the outer edge of the region of the first light emitting surface 302 located on the back side of the region where the LED chips 315 to 325 are mounted on the second light emitting surface 303 and the region of the first light emitting surface 302. The distance may be a region of 2 mm or less. This makes it possible to further reduce the influence of the thermal stress that may act on the light emitting substrate 301 due to the heat generated by the LED chips 315 to 325 on the small chip components. Therefore, it is possible to reduce the possibility that the connection portion between the small chip component and the light emitting substrate 301 is damaged due to the influence of the thermal stress due to the heat generation of the LED chips 315 to 325, and the small chip component itself may be damaged. The sex can be reduced. Further, the LED back side corresponding regions 361 to 371 are the regions of the first light emitting surface 302 and the regions of the first light emitting surface 302 located on the back side of the region where the LED chips 315 to 325 are mounted on the second light emitting surface 303. The area may be within 0.5 mm from the outer edge. As a result, the small chip component can be mounted on the first light emitting surface 302 of the light emitting substrate 301 while reducing the influence of the thermal stress that may act on the light emitting substrate 301 due to the heat generated by the LED chips 315 to 325 on the small chip component. A large area can be secured.

・発光基板301の第1発光面302において小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331〜335)実装されないコネクタ裏側対応領域373は、第2発光面303(図27)においてコネクタ327が実装されている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域の外縁からの距離が5mm未満の領域に限定されることはない。コネクタ裏側対応領域373を、第2発光面303においてコネクタ327が実装されている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域の外縁からの距離が7mm未満の領域としてもよい。これにより、コネクタ327へのハーネスの着脱に際して小型チップ部品と発光基板301との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用する応力を低減することができる。よって、コネクタ327へのハーネスの着脱に際して小型チップ部品と発光基板301との接続箇所が破損する可能性を低減することができるとともに、小型チップ部品自体が破損する可能性を低減することができる。また、コネクタ裏側対応領域373を、第2発光面303においてコネクタ327が実装されている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域の外縁からの距離が4mm未満の領域としてもよい。これにより、コネクタ327へのハーネスの着脱に際して小型チップ部品と発光基板301との接続箇所及び小型チップ部品自体に作用する応力を低減しながら、発光基板301の第1発光面302において小型チップ部品を搭載可能な領域の面積を広く確保することができる。 In the connector backside corresponding area 373 in which small chip components (bypass capacitor 328 and small chip resistors 331-335) are not mounted on the first light emitting surface 302 of the light emitting board 301, the connector 327 is mounted on the second light emitting surface 303 (FIG. 27). The region of the first light emitting surface 302 located on the back side of the region and the region where the distance from the outer edge of the region of the first light emitting surface 302 is less than 5 mm is not limited. The distance from the outer edge of the region corresponding to the back side of the connector 373 of the first light emitting surface 302 located on the back side of the region where the connector 327 is mounted on the second light emitting surface 303 and the region of the first light emitting surface 302 is less than 7 mm. It may be the area of. As a result, it is possible to reduce the stress that can act on the connection point between the small chip component and the light emitting substrate 301 when the harness is attached to and detached from the connector 327, and it is possible to reduce the stress that acts on the small chip component itself. Therefore, it is possible to reduce the possibility that the connection portion between the small chip component and the light emitting board 301 is damaged when the harness is attached to and detached from the connector 327, and it is possible to reduce the possibility that the small chip component itself is damaged. Further, the distance from the outer edge of the region corresponding to the back side of the connector 373 is the region of the first light emitting surface 302 located on the back side of the region where the connector 327 is mounted on the second light emitting surface 303 and the region of the first light emitting surface 302. The area may be less than 4 mm. As a result, the small chip component can be attached to the first light emitting surface 302 of the light emitting board 301 while reducing the stress acting on the connection point between the small chip component and the light emitting board 301 and the small chip component itself when the harness is attached to and detached from the connector 327. A wide area that can be mounted can be secured.

・発光基板301の第1発光面302において小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331〜335)が実装されない固定貫通孔周辺領域377,378は、第1発光面302において固定貫通孔301a,301bの外縁から5mm未満の領域に限定されることはない。固定貫通孔周辺領域377,378を、第1発光面302において固定貫通孔301a,301bの外縁から7mm未満の領域としてもよい。これにより、発光基板301を基板ケース体(図示略)に固定する際に、小型チップ部品と発光基板301との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用する応力を低減することができる。よって、発光基板301を基板ケース体に固定する際に、小型チップ部品と発光基板301との接続箇所が破損する可能性を低減することができるとともに、小型チップ部品自体が破損する可能性を低減することができる。また、固定貫通孔周辺領域377,378を、第1発光面302において固定貫通孔301a,301bの外縁から4mm未満の領域としてもよい。これにより、発光基板301を基板ケース体(図示略)に固定する際に、小型チップ部品と発光基板301との接続箇所及び小型チップ部品自体に作用する応力を低減しながら、発光基板301の第1発光面302において小型チップ部品を搭載可能な領域の面積を広く確保することができる。 The fixed through-hole peripheral regions 377 and 378 on which the small chip components (bypass capacitor 328 and small chip resistors 331-335) are not mounted on the first light emitting surface 302 of the light emitting board 301 are fixed through holes 301a on the first light emitting surface 302. , 301b is not limited to a region less than 5 mm from the outer edge. The area around the fixed through hole 377,378 may be a region less than 7 mm from the outer edge of the fixed through hole 301a, 301b on the first light emitting surface 302. As a result, when the light emitting board 301 is fixed to the substrate case body (not shown), the stress that can be applied to the connection point between the small chip component and the light emitting board 301 can be reduced, and the stress can be applied to the small chip component itself. The stress to be applied can be reduced. Therefore, when the light emitting board 301 is fixed to the board case body, the possibility that the connection point between the small chip component and the light emitting board 301 is damaged can be reduced, and the possibility that the small chip component itself is damaged is reduced. can do. Further, the area around the fixed through hole 377,378 may be a region less than 4 mm from the outer edge of the fixed through hole 301a, 301b on the first light emitting surface 302. As a result, when the light emitting board 301 is fixed to the substrate case (not shown), the stress acting on the connection point between the small chip component and the light emitting board 301 and the small chip component itself is reduced, and the light emitting board 301 is the first. It is possible to secure a large area of a region on the light emitting surface 302 on which a small chip component can be mounted.

・発光基板301の第1発光面302において小型チップ部品(バイパスコンデンサ328及び小型チップ抵抗器331〜335)が実装されない第1発光面302側の基板外縁領域375は、第1発光面302において発光基板301の外縁から10mm未満の領域に限定されることはない。第1発光面302側の基板外縁領域375を、第1発光面302において発光基板301の外縁から12mm未満の領域としてもよい。これにより、発光基板301を取り扱う際に作業者の手が小型チップ部品に触れること等が原因となって小型チップ部品と発光基板301との接続箇所が破損する可能性を低減することができるとともに、小型チップ部品自体が破損する可能性を低減することができる。また、複数の発光基板301を含む集合基板を分割して発光基板301を取り出す場合に、集合基板の分割時に小型チップ部品と発光基板301との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用する応力を低減することができる。また、第1発光面302側の基板外縁領域375を、第1発光面302において発光基板301の外縁から8mm未満の領域としてもよい。これにより、小型チップ部品と発光基板301との接続箇所が破損する可能性及び小型チップ部品自体が破損する可能性を低減しながら、発光基板301の第1発光面302において小型チップ部品を搭載可能な領域の面積を広く確保することができる。 The substrate outer edge region 375 on the first light emitting surface 302 side on which the small chip components (bypass capacitor 328 and small chip resistors 331-335) are not mounted on the first light emitting surface 302 of the light emitting board 301 emits light on the first light emitting surface 302. It is not limited to a region less than 10 mm from the outer edge of the substrate 301. The substrate outer edge region 375 on the first light emitting surface 302 side may be a region less than 12 mm from the outer edge of the light emitting substrate 301 on the first light emitting surface 302. As a result, it is possible to reduce the possibility that the connection point between the small chip component and the light emitting board 301 will be damaged due to the operator's hand touching the small chip component when handling the light emitting board 301. , The possibility that the small chip component itself is damaged can be reduced. Further, when the light emitting board 301 including the plurality of light emitting boards 301 is divided and the light emitting board 301 is taken out, it is possible to reduce the stress that may act on the connection point between the small chip component and the light emitting board 301 when the collective board is divided. At the same time, the stress acting on the small chip component itself can be reduced. Further, the substrate outer edge region 375 on the first light emitting surface 302 side may be a region less than 8 mm from the outer edge of the light emitting substrate 301 on the first light emitting surface 302. As a result, the small chip component can be mounted on the first light emitting surface 302 of the light emitting board 301 while reducing the possibility that the connection point between the small chip component and the light emitting board 301 is damaged and the possibility that the small chip component itself is damaged. A wide area can be secured.

<第4の実施形態>
本実施形態では、発光基板301の第2発光面303側に実装されている第2LEDドライバ326の駆動電源に含まれているノイズ成分を吸収するためのバイパスコンデンサが第1発光面302側に実装されている点において上記第3の実施形態と相違している。以下、上記第3の実施形態と相違する構成について説明する。なお、上記第3の実施形態と同一の構成については基本的にその説明を省略する。
<Fourth Embodiment>
In the present embodiment, a bypass capacitor for absorbing noise components contained in the drive power supply of the second LED driver 326 mounted on the second light emitting surface 303 side of the light emitting board 301 is mounted on the first light emitting surface 302 side. It is different from the above-mentioned third embodiment in that it is done. Hereinafter, a configuration different from the third embodiment will be described. The description of the same configuration as that of the third embodiment is basically omitted.

図28(a)は本実施形態における発光基板301の第1発光面302の平面図である。図28(a)に示すように、発光基板301の第1発光面302側には、第2発光面303側(図29(a))に実装されている第2LEDドライバ326(図29(a))の駆動電源に含まれているノイズ成分を吸収するためのバイパスコンデンサ381が実装されている。図28(b)はバイパスコンデンサ381の周辺領域388を拡大して示す発光基板301の第1発光面302の平面図である。 FIG. 28A is a plan view of the first light emitting surface 302 of the light emitting substrate 301 in this embodiment. As shown in FIG. 28 (a), on the first light emitting surface 302 side of the light emitting substrate 301, the second LED driver 326 mounted on the second light emitting surface 303 side (FIG. 29 (a)) (FIG. 29 (a)). )) A bypass capacitor 381 for absorbing the noise component contained in the drive power supply is mounted. FIG. 28B is a plan view of the first light emitting surface 302 of the light emitting substrate 301 in which the peripheral region 388 of the bypass capacitor 381 is enlarged and shown.

上記第1の実施形態におけるバイパスコンデンサ85と同様に、バイパスコンデンサ381は、図28(b)に示すように、略直方体であり、長手方向の両端部に一対の金属製の第1電極381a及び第2電極381bを備えている。バイパスコンデンサ381は、上記第1の実施形態におけるバイパスコンデンサ85と同様に、当該バイパスコンデンサ381の厚さ方向に直交する平面に沿う長手方向(以下、「バイパスコンデンサ381の長手方向」ともいう。)の寸法が0.1mm以上であり0.9mm以下である小型チップ部品である。バイパスコンデンサ381は、厚さ方向に直交する平面に沿う長手方向の寸法が略0.6mmであるとともに、厚さ方向に直交する平面に沿う短手方向(以下、「短手方向」ともいう。)の寸法及び厚さ方向の寸法が略0.3mmである小型チップ部品である。バイパスコンデンサ381の長手方向の寸法が0.7mm以下であることにより、発光基板301において当該バイパスコンデンサ381が占有する面積をさらに低減することができる。バイパスコンデンサ381の長手方向の寸法が0.4mm以上であることにより、バイパスコンデンサ381と発光基板301との接続箇所における機械的強度及びバイパスコンデンサ381自体の機械的強度を高め、当該接続箇所が破損する可能性を低減することができるとともに、バイパスコンデンサ381自体が破損してしまう可能性を低減することができる。また、バイパスコンデンサ381の実装漏れの有無を目視で確認する場合における確認精度を高めることができる。なお、バイパスコンデンサ381の長手方向の寸法が0.6mmよりも小さい構成(例えば0.4mmである構成)であってもよく、バイパスコンデンサ381の短手方向の寸法が0.3mmよりも小さい構成(例えば0.2mmである構成)であってもよく、厚さ方向の寸法が0.3mmよりも小さい構成(例えば0.2mmである構成)であってもよい。 Similar to the bypass capacitor 85 in the first embodiment, the bypass capacitor 381 is a substantially rectangular parallelepiped as shown in FIG. 28 (b), and has a pair of metal first electrodes 381a and a pair of metal first electrodes 381a at both ends in the longitudinal direction. A second electrode 381b is provided. Similar to the bypass capacitor 85 in the first embodiment, the bypass capacitor 381 has a longitudinal direction along a plane orthogonal to the thickness direction of the bypass capacitor 381 (hereinafter, also referred to as “longitudinal direction of the bypass capacitor 381”). It is a small chip component having a size of 0.1 mm or more and 0.9 mm or less. The bypass capacitor 381 has a dimension in the longitudinal direction along a plane orthogonal to the thickness direction of approximately 0.6 mm, and is also referred to as a lateral direction along a plane orthogonal to the thickness direction (hereinafter, also referred to as a “minor direction”). ) And the thickness direction are approximately 0.3 mm, which is a small chip component. Since the dimension of the bypass capacitor 381 in the longitudinal direction is 0.7 mm or less, the area occupied by the bypass capacitor 381 in the light emitting substrate 301 can be further reduced. When the dimension of the bypass capacitor 381 in the longitudinal direction is 0.4 mm or more, the mechanical strength at the connection point between the bypass capacitor 381 and the light emitting board 301 is increased and the mechanical strength of the bypass capacitor 381 itself is increased, and the connection point is damaged. It is possible to reduce the possibility that the bypass capacitor 381 itself is damaged. Further, it is possible to improve the confirmation accuracy when visually confirming the presence or absence of mounting omission of the bypass capacitor 381. The longitudinal dimension of the bypass capacitor 381 may be smaller than 0.6 mm (for example, 0.4 mm), and the lateral dimension of the bypass capacitor 381 may be smaller than 0.3 mm. (For example, a configuration having a thickness of 0.2 mm) may be used, or a configuration having a dimension in the thickness direction smaller than 0.3 mm (for example, a configuration having a thickness of 0.2 mm) may be used.

発光基板301の第1発光面302には、バイパスコンデンサ381における第1電極381aに対応する金属製(具体的には銅製)の第1パッド382a(又は第1パット)と、第2電極381bに対応する金属製(具体的には銅製)の第2パッド382b(又は第2パット)とが設けられている。第1パッド382a及び第2パッド382bは一対である。第1電極381aは第1パッド382aに電気的に接続されているとともに、第2電極381bは第2パッド382bに電気的に接続されている。 On the first light emitting surface 302 of the light emitting substrate 301, a first pad 382a (or a first pad) made of metal (specifically, copper) corresponding to the first electrode 381a in the bypass capacitor 381 and a second electrode 381b are used. A corresponding metal (specifically, copper) second pad 382b (or second pad) is provided. The first pad 382a and the second pad 382b are a pair. The first electrode 381a is electrically connected to the first pad 382a, and the second electrode 381b is electrically connected to the second pad 382b.

図29(a)は発光基板301の第2発光面303の平面図である。上記第3の実施形態において既に説明したとおり、第2LEDドライバ326は電源端子348及びGND端子349を備えている。図29(b)は電源端子348及びGND端子349の周辺領域389を拡大して示す発光基板301の第2発光面303の平面図である。図28(b)及び図29(b)に示すように、発光基板301には、バイパスコンデンサ381の第1電極381aに対応する第1パッド382a(図28(b))と第2LEDドライバ326のGND端子349(図29(b))とを電気的に接続する第1スルーホール383が設けられているとともに、バイパスコンデンサ381の第2電極381bに対応する第2パッド382b(図28(b))と第2LEDドライバ326の電源端子348(図29(b))とを電気的に接続する第2スルーホール384が設けられている。これらのスルーホール383,384は発光基板301を厚さ方向に貫通させて形成されているとともに、これらのスルーホール383,384の内周は銅等の金属によってメッキされている。 FIG. 29A is a plan view of the second light emitting surface 303 of the light emitting substrate 301. As already described in the third embodiment, the second LED driver 326 includes a power supply terminal 348 and a GND terminal 349. FIG. 29B is a plan view of the second light emitting surface 303 of the light emitting substrate 301 in which the peripheral region 389 of the power supply terminal 348 and the GND terminal 349 is enlarged and shown. As shown in FIGS. 28B and 29B, the light emitting substrate 301 includes a first pad 382a (FIG. 28B) corresponding to the first electrode 381a of the bypass capacitor 381 and a second LED driver 326. A first through hole 383 that electrically connects to the GND terminal 349 (FIG. 29 (b)) is provided, and a second pad 382 b (FIG. 28 (b)) corresponding to the second electrode 381 b of the bypass capacitor 381 is provided. ) And the power supply terminal 348 of the second LED driver 326 (FIG. 29 (b)) are provided with a second through hole 384 for electrically connecting. These through holes 383 and 384 are formed by penetrating the light emitting substrate 301 in the thickness direction, and the inner circumferences of these through holes 383 and 384 are plated with a metal such as copper.

図28(b)に示すように、発光基板301の第1発光面302には、第1パッド382aと発光基板301に設けられたGNDビアホール385(グランドビアホール又はグラウンドビアホール)とを電気的に接続する第1配線パターン386aが設けられているとともに、第1パッド382aと第1スルーホール383とを電気的に接続する第2配線パターン386bが設けられている。バイパスコンデンサ381の第1電極381aに対応する第1パッド382aは、第1配線パターン386a及びGNDビアホール385を介してGNDプレーン層(図示略)に電気的に接続されているとともに、第2配線パターン386b及び第1スルーホール383を介して第2LEDドライバ326のGND端子349(図29(b))に電気的に接続されている。 As shown in FIG. 28B, the first pad 382a and the GND via hole 385 (ground via hole or ground via hole) provided in the light emitting substrate 301 are electrically connected to the first light emitting surface 302 of the light emitting board 301. The first wiring pattern 386a is provided, and the second wiring pattern 386b for electrically connecting the first pad 382a and the first through hole 383 is provided. The first pad 382a corresponding to the first electrode 381a of the bypass capacitor 381 is electrically connected to the GND plane layer (not shown) via the first wiring pattern 386a and the GND via hole 385, and the second wiring pattern. It is electrically connected to the GND terminal 349 (FIG. 29 (b)) of the second LED driver 326 via the 386b and the first through hole 383.

発光基板301の第1発光面302には、第2パッド382bと発光基板301に設けられた電源ビアホール387とを電気的に接続する第3配線パターン386cが設けられているとともに、第2パッド382bと第2スルーホール384とを電気的に接続する第4配線パターン386dが設けられている。バイパスコンデンサ381の第2電極381bに対応する第2パッド382bは、第3配線パターン386c及び電源ビアホール387を介して電源プレーン層(図示略)に電気的に接続されているとともに、第4配線パターン386d及び第2スルーホール384を介して第2LEDドライバ326の電源端子348(図29(b))に電気的に接続されている。 The first light emitting surface 302 of the light emitting board 301 is provided with a third wiring pattern 386c for electrically connecting the second pad 382b and the power supply via hole 387 provided in the light emitting board 301, and the second pad 382b. A fourth wiring pattern 386d for electrically connecting the second through hole 384 and the second through hole 384 is provided. The second pad 382b corresponding to the second electrode 381b of the bypass capacitor 381 is electrically connected to the power supply plane layer (not shown) via the third wiring pattern 386c and the power supply via hole 387, and is also connected to the fourth wiring pattern. It is electrically connected to the power supply terminal 348 (FIG. 29 (b)) of the second LED driver 326 via the 386d and the second through hole 384.

バイパスコンデンサ381が第2LEDドライバ326の電源端子348と電源プレーン層(図示略)との間に配置されていることにより、音声発光制御装置81から第2LEDドライバ326に供給される駆動電源に含まれているノイズ成分の第2LEDドライバ326への影響を低減することができる。バイパスコンデンサ381(図28(b))は、当該バイパスコンデンサ381と第2LEDドライバ326の電源端子348(図29(b))との間に他のICなどの電子部品が存在しないように、電源端子348に近づけて配置されている。これにより、第2LEDドライバ326の電源端子348に供給される駆動電源に含まれているノイズ成分がバイパスコンデンサ381に吸収される可能性を高めることができるとともに、第2LEDドライバ326が当該ノイズ成分の影響を受けて誤作動してしまう可能性を低減することができる。また、第2LEDドライバ326から発生したノイズ成分をバイパスコンデンサ381に吸収させることにより、当該ノイズ成分が他のICなどの電子部品を誤作動させてしまうことを防止できる。 Since the bypass capacitor 381 is arranged between the power supply terminal 348 of the second LED driver 326 and the power supply plane layer (not shown), it is included in the drive power supply supplied from the voice emission control device 81 to the second LED driver 326. It is possible to reduce the influence of the noise component on the second LED driver 326. The bypass capacitor 381 (FIG. 28 (b)) is a power source so that no other IC or other electronic component exists between the bypass capacitor 381 and the power supply terminal 348 (FIG. 29 (b)) of the second LED driver 326. It is arranged close to the terminal 348. As a result, it is possible to increase the possibility that the noise component contained in the drive power supply supplied to the power supply terminal 348 of the second LED driver 326 is absorbed by the bypass capacitor 381, and the second LED driver 326 has the noise component of the noise component. It is possible to reduce the possibility of malfunction due to the influence. Further, by absorbing the noise component generated from the second LED driver 326 into the bypass capacitor 381, it is possible to prevent the noise component from malfunctioning an electronic component such as another IC.

発光基板301において、バイパスコンデンサ381を含む小型チップ部品は、第1発光面302側(図28(a))に集約されており、第2発光面303側(図29(a))には実装されていない。このため、発光基板301の第1発光面302側に作用する応力が第2発光面303側に作用する応力よりも小さくなるように発光基板301を取り扱うことにより、小型チップ部品と発光基板301との接続箇所が破損する可能性を低減することができるとともに、小型チップ部品自体が破損する可能性を低減することができる。例えば、複数の発光基板301を含む集合基板(図示略)を分割して発光基板301を取り出す場合に、第1発光面302側が谷形状(凹)となる態様で集合基板を分割することにより小型チップ部品と発光基板301との接続箇所に引張り応力が作用することを防止できる。これにより、小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 In the light emitting board 301, the small chip components including the bypass capacitor 381 are integrated on the first light emitting surface 302 side (FIG. 28 (a)) and mounted on the second light emitting surface 303 side (FIG. 29 (a)). It has not been. Therefore, by handling the light emitting board 301 so that the stress acting on the first light emitting surface 302 side of the light emitting board 301 is smaller than the stress acting on the second light emitting surface 303 side, the small chip component and the light emitting board 301 can be combined. It is possible to reduce the possibility of damage to the connection portion of the small chip component itself and reduce the possibility of damage to the small chip component itself. For example, when the light emitting board 301 including the plurality of light emitting boards 301 is divided and the light emitting board 301 is taken out, the collective board is made smaller by dividing the collective board so that the first light emitting surface 302 side has a valley shape (concave). It is possible to prevent tensile stress from acting on the connection point between the chip component and the light emitting substrate 301. As a result, it is possible to prevent the connection portion between the small chip component and the light emitting board 301 from being damaged, and it is possible to prevent the small chip component itself from being damaged.

図29(a),(b)に示すように、発光基板301の第2発光面303において、第1スルーホール383及び第2スルーホール384は、第2LEDドライバ326の外縁から略0.8mm離れた位置に設けられている。また、図28(a),(b)に示すように、バイパスコンデンサ381は、第2LEDドライバ326(図28(a),(b))から離れる方向に、第1スルーホール383及び第2スルーホール384から略0.8mm離れた位置に実装されている。 As shown in FIGS. 29 (a) and 29 (b), in the second light emitting surface 303 of the light emitting substrate 301, the first through hole 383 and the second through hole 384 are approximately 0.8 mm away from the outer edge of the second LED driver 326. It is provided at the above position. Further, as shown in FIGS. 28 (a) and 28 (b), the bypass capacitor 381 has a first through hole 383 and a second through in the direction away from the second LED driver 326 (FIGS. 28 (a) and 28 (b)). It is mounted at a position approximately 0.8 mm away from the hole 384.

図28(a)に示すように、バイパスコンデンサ381は、ドライバ裏側対応領域391を避けて配置されている。ドライバ裏側対応領域391は、第2発光面303(図29)において第2LEDドライバ326(図29)が実装されている領域及び第2LEDドライバ326の端子に対応するパッド(又はパット)が設けられている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域からの距離が1mm以内の領域である。第2発光面303において第2LEDドライバ326が実装されている領域及び第2LEDドライバ326の端子に対応するパッドが設けられている領域の裏側に位置する第1発光面302の領域にバイパスコンデンサ381が実装されていない構成であることにより、第2LEDドライバ326の発熱により発光基板301に作用し得る熱的応力のバイパスコンデンサ381への影響が低減されている。バイパスコンデンサ381がドライバ裏側対応領域391を避けて配置されていることにより、第2LEDドライバ326の発熱による熱的応力の影響を受けてバイパスコンデンサ381と発光基板301との接続箇所が破損することを防止できるとともに、バイパスコンデンサ381自体が破損することを防止できる。 As shown in FIG. 28A, the bypass capacitor 381 is arranged so as to avoid the corresponding region 391 on the back side of the driver. The driver back side corresponding area 391 is provided with an area on the second light emitting surface 303 (FIG. 29) on which the second LED driver 326 (FIG. 29) is mounted and a pad (or pad) corresponding to the terminal of the second LED driver 326. It is a region where the distance from the region of the first light emitting surface 302 located on the back side of the region and the region of the first light emitting surface 302 is within 1 mm. The bypass capacitor 381 is located in the area of the first light emitting surface 302 located on the back side of the area where the second LED driver 326 is mounted and the area where the pad corresponding to the terminal of the second LED driver 326 is provided on the second light emitting surface 303. Since the configuration is not mounted, the influence of the thermal stress that may act on the light emitting substrate 301 due to the heat generated by the second LED driver 326 on the bypass capacitor 381 is reduced. Since the bypass capacitor 381 is arranged so as to avoid the corresponding area 391 on the back side of the driver, the connection point between the bypass capacitor 381 and the light emitting board 301 is damaged under the influence of the thermal stress due to the heat generation of the second LED driver 326. In addition to being able to prevent it, it is possible to prevent the bypass capacitor 381 itself from being damaged.

図28(b)に示すように、発光基板301の第1発光面302において、バイパスコンデンサ381の第1電極381aに対応する第1パッド382aとGNDビアホール385とを電気的に接続する第1配線パターン386aは、第1パッド382aの左端から左方に引き出されている直線状の配線パターンである。また、バイパスコンデンサ381の第2電極381bに対応する第2パッド382bと電源ビアホール387とを電気的に接続する第3配線パターン386cは、第2パッド382bの左端から左方に引き出されている直線状の配線パターンである。 As shown in FIG. 28B, in the first light emitting surface 302 of the light emitting substrate 301, the first wiring for electrically connecting the first pad 382a corresponding to the first electrode 381a of the bypass capacitor 381 and the GND via hole 385. The pattern 386a is a linear wiring pattern drawn from the left end of the first pad 382a to the left. Further, the third wiring pattern 386c for electrically connecting the second pad 382b corresponding to the second electrode 381b of the bypass capacitor 381 and the power supply via hole 387 is a straight line drawn from the left end of the second pad 382b to the left. It is a wiring pattern.

第1パッド382aの4辺のうち当該第1パッド382aの中心から見て第1配線パターン386aが引き出されている辺が存在する方向(左方向)は、第2パッド382bの4辺のうち当該第2パッド382bの中心から見て第3配線パターン386cが引き出されている辺が存在する方向(左方向)と同一の方向である。このため、リフロー工程の加熱初期段階において一対の第1パッド382a及び第2パッド382b内の温度分布に差が生じることを防止することができる。第1パッド382aからの第1配線パターン386aの引き出し方向は、第2パッド382bからの第3配線パターン386cの引き出し方向と同一の方向(左方向)である。このため、加熱初期段階において一対の第1パッド382a及び第2パッド382b内に生じ得る温度分布の差を低減することができる。 Of the four sides of the first pad 382a, the direction (left direction) in which the side from which the first wiring pattern 386a is pulled out when viewed from the center of the first pad 382a is the direction (left direction) of the four sides of the second pad 382b. It is the same direction as the direction (left direction) in which the side from which the third wiring pattern 386c is pulled out exists when viewed from the center of the second pad 382b. Therefore, it is possible to prevent a difference in temperature distribution in the pair of first pads 382a and second pads 382b at the initial heating stage of the reflow step. The drawing direction of the first wiring pattern 386a from the first pad 382a is the same as the drawing direction (left direction) of the third wiring pattern 386c from the second pad 382b. Therefore, it is possible to reduce the difference in temperature distribution that may occur in the pair of first pads 382a and second pads 382b in the initial stage of heating.

第1配線パターン386a及び第3配線パターン386cは、バイパスコンデンサ381の長手方向に直交する方向又は略直交する方向に引き出されている。このため、発光基板301に歪みが生じた場合にバイパスコンデンサ381と発光基板301との接続箇所に作用し得る応力の最大値を低減することができるとともに、バイパスコンデンサ381自体に作用し得る応力の最大値を低減することができる。また、第1配線パターン386a及び第3配線パターン386cは、バイパスコンデンサ381の長手方向に直線状に延びている。このため、発光基板301に生じ得る歪みの影響を受けてバイパスコンデンサ381と発光基板301との接続箇所が破損する可能性を低減できるとともに、バイパスコンデンサ381自体が破損する可能性を低減できる。 The first wiring pattern 386a and the third wiring pattern 386c are drawn out in a direction orthogonal to the longitudinal direction of the bypass capacitor 381 or a direction substantially orthogonal to the longitudinal direction. Therefore, when the light emitting board 301 is distorted, the maximum value of the stress that can act on the connection point between the bypass capacitor 381 and the light emitting board 301 can be reduced, and the stress that can act on the bypass capacitor 381 itself can be reduced. The maximum value can be reduced. Further, the first wiring pattern 386a and the third wiring pattern 386c extend linearly in the longitudinal direction of the bypass capacitor 381. Therefore, it is possible to reduce the possibility that the connection portion between the bypass capacitor 381 and the light emitting board 301 is damaged due to the influence of the distortion that may occur in the light emitting substrate 301, and it is possible to reduce the possibility that the bypass capacitor 381 itself is damaged.

発光基板301の第1発光面302において、バイパスコンデンサ381の第1電極381aに対応する第1パッド382aと第1スルーホール383とを電気的に接続する第2配線パターン386bは、第1パッド382aの右端から右方に引き出されている直線状の配線パターンである。また、バイパスコンデンサ381の第2電極381bに対応する第2パッド382bと第2スルーホール384とを電気的に接続する第4配線パターン386dは、第2パッド382bの右端から右方に引き出されている直線状の配線パターンである。 In the first light emitting surface 302 of the light emitting substrate 301, the second wiring pattern 386b for electrically connecting the first pad 382a corresponding to the first electrode 381a of the bypass capacitor 381 and the first through hole 383 is the first pad 382a. It is a linear wiring pattern drawn to the right from the right end of. Further, the fourth wiring pattern 386d for electrically connecting the second pad 382b corresponding to the second electrode 381b of the bypass capacitor 381 and the second through hole 384 is pulled out to the right from the right end of the second pad 382b. It is a linear wiring pattern.

第1パッド382aの4辺のうち当該第1パッド382aの中心から見て第2配線パターン386bが引き出されている辺が存在する方向(右方向)は、第2パッド382bの4辺のうち当該第2パッド382bの中心から見て第4配線パターン386dが引き出されている辺が存在する方向(右方向)と同一の方向である。このため、リフロー工程の加熱初期段階において一対の第1パッド382a及び第2パッド382b内の温度分布に差が生じることを防止することができる。第1パッド382aからの第2配線パターン386bの引き出し方向(右方向)は、第2パッド382bからの第4配線パターン386dの引き出し方向(右方向)と同一の方向である。このため、加熱初期段階において一対の第1パッド382a及び第2パッド382b内に生じ得る温度分布の差を低減することができる。 Of the four sides of the first pad 382a, the direction (right direction) in which the side from which the second wiring pattern 386b is drawn out when viewed from the center of the first pad 382a is the direction (right direction) among the four sides of the second pad 382b. When viewed from the center of the second pad 382b, the direction is the same as the direction (right direction) in which the side from which the fourth wiring pattern 386d is drawn exists. Therefore, it is possible to prevent a difference in temperature distribution in the pair of first pads 382a and second pads 382b at the initial heating stage of the reflow step. The drawing direction (right direction) of the second wiring pattern 386b from the first pad 382a is the same as the drawing direction (right direction) of the fourth wiring pattern 386d from the second pad 382b. Therefore, it is possible to reduce the difference in temperature distribution that may occur in the pair of first pads 382a and second pads 382b in the initial stage of heating.

第2配線パターン386b及び第4配線パターン386dは、バイパスコンデンサ381の長手方向に直交する方向又は略直交する方向に引き出されている。このため、発光基板301に歪みが生じた場合にバイパスコンデンサ381と発光基板301との接続箇所に作用し得る応力の最大値を低減することができるとともに、バイパスコンデンサ381自体に作用し得る応力の最大値を低減することができる。また、第2配線パターン386b及び第4配線パターン386dは、バイパスコンデンサ381の長手方向に直線状に延びている。このため、発光基板301に生じ得る歪みの影響を受けてバイパスコンデンサ381と発光基板301との接続箇所が破損する可能性を低減できるとともに、バイパスコンデンサ381自体が破損する可能性を低減できる。 The second wiring pattern 386b and the fourth wiring pattern 386d are drawn out in a direction orthogonal to the longitudinal direction of the bypass capacitor 381 or a direction substantially orthogonal to the longitudinal direction. Therefore, when the light emitting board 301 is distorted, the maximum value of the stress that can act on the connection point between the bypass capacitor 381 and the light emitting board 301 can be reduced, and the stress that can act on the bypass capacitor 381 itself can be reduced. The maximum value can be reduced. Further, the second wiring pattern 386b and the fourth wiring pattern 386d extend linearly in the longitudinal direction of the bypass capacitor 381. Therefore, it is possible to reduce the possibility that the connection portion between the bypass capacitor 381 and the light emitting board 301 is damaged due to the influence of the distortion that may occur in the light emitting substrate 301, and it is possible to reduce the possibility that the bypass capacitor 381 itself is damaged.

以上詳述した本実施形態によれば、以下の優れた効果を奏する。 According to the present embodiment described in detail above, the following excellent effects are obtained.

発光基板301の第2発光面303側に実装されている第2LEDドライバ326の駆動電源に含まれているノイズ成分を吸収するためのバイパスコンデンサ381は、第2発光面303とは逆側の板面である第1発光面302側に実装されている。バイパスコンデンサ381は小型チップ部品である。バイパスコンデンサ381の第2電極381bに対応する第2パッド382bは、第3配線パターン386c及び電源ビアホール387を介して電源プレーン層に電気的に接続されているとともに、第4配線パターン386d及び第2スルーホール384を介して第2LEDドライバ326の電源端子348に電気的に接続されている。バイパスコンデンサ381が第2LEDドライバ326の電源端子348と電源プレーン層との間に配置されていることにより、音声発光制御装置81から第2LEDドライバ326に供給される駆動電源に含まれているノイズ成分の第2LEDドライバ326への影響を低減することができる。 The bypass capacitor 381 for absorbing the noise component contained in the drive power supply of the second LED driver 326 mounted on the second light emitting surface 303 side of the light emitting board 301 is a plate on the opposite side to the second light emitting surface 303. It is mounted on the first light emitting surface 302 side, which is a surface. The bypass capacitor 381 is a small chip component. The second pad 382b corresponding to the second electrode 381b of the bypass capacitor 381 is electrically connected to the power supply plane layer via the third wiring pattern 386c and the power supply via hole 387, and the fourth wiring pattern 386d and the second. It is electrically connected to the power supply terminal 348 of the second LED driver 326 via the through hole 384. Since the bypass capacitor 381 is arranged between the power supply terminal 348 of the second LED driver 326 and the power supply plane layer, the noise component included in the drive power supply supplied from the voice emission control device 81 to the second LED driver 326. The influence on the second LED driver 326 can be reduced.

バイパスコンデンサ381は、当該バイパスコンデンサ381と第2LEDドライバ326の電源端子348との間に他のICなどの電子部品が存在しないように、電源端子348に近づけて配置されている。これにより、第2LEDドライバ326の電源端子348に供給される駆動電源に含まれているノイズ成分がバイパスコンデンサ381に吸収される可能性を高めることができるとともに、第2LEDドライバ326が当該ノイズ成分の影響を受けて誤作動してしまう可能性を低減することができる。また、第2LEDドライバ326から発生したノイズ成分をバイパスコンデンサ381に吸収させることにより、当該ノイズ成分が他のICなどの電子部品を誤作動させてしまうことを防止できる。 The bypass capacitor 381 is arranged close to the power supply terminal 348 so that there are no other electronic components such as ICs between the bypass capacitor 381 and the power supply terminal 348 of the second LED driver 326. As a result, it is possible to increase the possibility that the noise component contained in the drive power supply supplied to the power supply terminal 348 of the second LED driver 326 is absorbed by the bypass capacitor 381, and the second LED driver 326 has the noise component of the noise component. It is possible to reduce the possibility of malfunction due to the influence. Further, by absorbing the noise component generated from the second LED driver 326 into the bypass capacitor 381, it is possible to prevent the noise component from malfunctioning an electronic component such as another IC.

バイパスコンデンサ381の第1電極381aに対応する第1パッド382aが第1スルーホール383を介して第2LEDドライバ326のGND端子349に電気的に接続されているとともに、バイパスコンデンサ381の第2電極381bに対応する第2パッド382bが第2スルーホール384を介して第2LEDドライバ326の電源端子348に電気的に接続されている。このため、第2発光面303側に実装されている第2LEDドライバ326の駆動電源に含まれているノイズ成分を吸収するためのバイパスコンデンサ381を第2発光面303とは逆側の板面である第1発光面302側に配置することができる。バイパスコンデンサ381が小型チップ部品である構成において、当該バイパスコンデンサ381を第1発光面302側に配置することにより、発光基板301において小型チップ部品を第1発光面302側に集約させることができる。このため、発光基板301の第1発光面302側に作用する応力が第2発光面303側に作用する応力よりも小さくなるように発光基板301を取り扱うことにより、小型チップ部品と発光基板301との接続箇所が破損する可能性を低減することができるとともに、小型チップ部品自体が破損する可能性を低減することができる。例えば、複数の発光基板301を含む集合基板(図示略)を分割して発光基板301を取り出す場合に、第1発光面302側が谷形状(凹)となる態様で集合基板を分割することにより小型チップ部品と発光基板301との接続箇所に引張り応力が作用することを防止できる。これにより、小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 The first pad 382a corresponding to the first electrode 381a of the bypass capacitor 381 is electrically connected to the GND terminal 349 of the second LED driver 326 via the first through hole 383, and the second electrode 381b of the bypass capacitor 381 is connected. The second pad 382b corresponding to the above is electrically connected to the power supply terminal 348 of the second LED driver 326 via the second through hole 384. Therefore, the bypass capacitor 381 for absorbing the noise component contained in the drive power supply of the second LED driver 326 mounted on the second light emitting surface 303 side is mounted on the plate surface opposite to the second light emitting surface 303. It can be arranged on the side of a certain first light emitting surface 302. In a configuration in which the bypass capacitor 381 is a small chip component, by arranging the bypass capacitor 381 on the first light emitting surface 302 side, the small chip component can be concentrated on the first light emitting surface 302 side in the light emitting board 301. Therefore, by handling the light emitting board 301 so that the stress acting on the first light emitting surface 302 side of the light emitting board 301 is smaller than the stress acting on the second light emitting surface 303 side, the small chip component and the light emitting board 301 can be combined. It is possible to reduce the possibility of damage to the connection portion of the small chip component itself and reduce the possibility of damage to the small chip component itself. For example, when the light emitting board 301 including the plurality of light emitting boards 301 is divided and the light emitting board 301 is taken out, the collective board is made smaller by dividing the collective board so that the first light emitting surface 302 side has a valley shape (concave). It is possible to prevent tensile stress from acting on the connection point between the chip component and the light emitting substrate 301. As a result, it is possible to prevent the connection portion between the small chip component and the light emitting board 301 from being damaged, and it is possible to prevent the small chip component itself from being damaged.

バイパスコンデンサ381は、ドライバ裏側対応領域391を避けて配置されている。ドライバ裏側対応領域391は、第2発光面303において第2LEDドライバ326が実装されている領域及び第2LEDドライバ326の端子に対応するパッドが設けられている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域からの距離が1mm以内の領域である。第2発光面303において第2LEDドライバ326が実装されている領域及び第2LEDドライバ326の端子に対応するパッドが設けられている領域の裏側に位置する第1発光面302の領域にバイパスコンデンサ381が実装されていない構成であることにより、第2LEDドライバ326の発熱により発光基板301に作用し得る熱的応力のバイパスコンデンサ381への影響が低減されている。バイパスコンデンサ381がドライバ裏側対応領域391を避けて配置されていることにより、第2LEDドライバ326の発熱による熱的応力の影響を受けてバイパスコンデンサ381と発光基板301との接続箇所が破損することを防止できるとともに、バイパスコンデンサ381自体が破損することを防止できる。 The bypass capacitor 381 is arranged so as to avoid the corresponding area 391 on the back side of the driver. The driver back side corresponding area 391 is a first light emitting surface 302 located on the back side of the area where the second LED driver 326 is mounted and the area where the pad corresponding to the terminal of the second LED driver 326 is provided on the second light emitting surface 303. Is a region where the distance from the region of No. 1 and the region of the first light emitting surface 302 is within 1 mm. The bypass capacitor 381 is located in the area of the first light emitting surface 302 located on the back side of the area where the second LED driver 326 is mounted and the area where the pad corresponding to the terminal of the second LED driver 326 is provided on the second light emitting surface 303. Since the configuration is not mounted, the influence of the thermal stress that may act on the light emitting substrate 301 due to the heat generated by the second LED driver 326 on the bypass capacitor 381 is reduced. Since the bypass capacitor 381 is arranged so as to avoid the corresponding area 391 on the back side of the driver, the connection point between the bypass capacitor 381 and the light emitting board 301 is damaged under the influence of the thermal stress due to the heat generation of the second LED driver 326. In addition to being able to prevent it, it is possible to prevent the bypass capacitor 381 itself from being damaged.

バイパスコンデンサ381の第1電極381aに対応する第1パッド382aの4辺のうち当該第1パッド382aの中心から見て第1配線パターン386aが引き出されている辺が存在する方向は、バイパスコンデンサ381の第2電極381bに対応する第2パッド382bの4辺のうち当該第2パッド382bの中心から見て第3配線パターン386cが引き出されている辺が存在する方向と同一の方向である。このため、リフロー工程の加熱初期段階において一対の第1パッド382a及び第2パッド382b内の温度分布に差が生じることを防止することができる。第1パッド382aからの第1配線パターン386aの引き出し方向は、第2パッド382bからの第3配線パターン386cの引き出し方向と同一の方向である。このため、加熱初期段階において一対の第1パッド382a及び第2パッド382b内の温度分布の差を低減することができる。 Of the four sides of the first pad 382a corresponding to the first electrode 381a of the bypass capacitor 381, the direction in which the side from which the first wiring pattern 386a is drawn out when viewed from the center of the first pad 382a is the bypass capacitor 381. Of the four sides of the second pad 382b corresponding to the second electrode 381b, the direction is the same as the direction in which the side from which the third wiring pattern 386c is pulled out is present when viewed from the center of the second pad 382b. Therefore, it is possible to prevent a difference in temperature distribution in the pair of first pads 382a and second pads 382b at the initial heating stage of the reflow step. The drawing direction of the first wiring pattern 386a from the first pad 382a is the same as the drawing direction of the third wiring pattern 386c from the second pad 382b. Therefore, it is possible to reduce the difference in temperature distribution in the pair of first pads 382a and second pads 382b at the initial stage of heating.

第1配線パターン386a及び第3配線パターン386cは、バイパスコンデンサ381の長手方向に直交する方向又は略直交する方向に引き出されている。このため、発光基板301に歪みが生じた場合にバイパスコンデンサ381と発光基板301との接続箇所に作用し得る応力の最大値を低減することができるとともに、バイパスコンデンサ381自体に作用し得る応力の最大値を低減することができる。また、第1配線パターン386a及び第3配線パターン386cは、バイパスコンデンサ381の長手方向に直線状に延びている。このため、発光基板301に生じ得る歪みの影響を受けてバイパスコンデンサ381と発光基板301との接続箇所が破損する可能性を低減できるとともに、バイパスコンデンサ381自体が破損する可能性を低減できる。 The first wiring pattern 386a and the third wiring pattern 386c are drawn out in a direction orthogonal to the longitudinal direction of the bypass capacitor 381 or a direction substantially orthogonal to the longitudinal direction. Therefore, when the light emitting board 301 is distorted, the maximum value of the stress that can act on the connection point between the bypass capacitor 381 and the light emitting board 301 can be reduced, and the stress that can act on the bypass capacitor 381 itself can be reduced. The maximum value can be reduced. Further, the first wiring pattern 386a and the third wiring pattern 386c extend linearly in the longitudinal direction of the bypass capacitor 381. Therefore, it is possible to reduce the possibility that the connection portion between the bypass capacitor 381 and the light emitting board 301 is damaged due to the influence of the distortion that may occur in the light emitting substrate 301, and it is possible to reduce the possibility that the bypass capacitor 381 itself is damaged.

バイパスコンデンサ381の第1電極381aに対応する第1パッド382aの4辺のうち当該第1パッド382aの中心から見て第2配線パターン386bが引き出されている辺が存在する方向は、バイパスコンデンサ381の第2電極381bに対応する第2パッド382bの4辺のうち当該第2パッド382bの中心から見て第4配線パターン386dが引き出されている辺が存在する方向と同一の方向である。このため、リフロー工程の加熱初期段階において一対の第1パッド382a及び第2パッド382b内の温度分布に差が生じることを防止することができる。第1パッド382aからの第2配線パターン386bの引き出し方向は、第2パッド382bからの第4配線パターン386dの引き出し方向と同一の方向である。このため、加熱初期段階において一対の第1パッド382a及び第2パッド382b内の温度分布の差を低減することができる。 Of the four sides of the first pad 382a corresponding to the first electrode 381a of the bypass capacitor 381, the direction in which the side from which the second wiring pattern 386b is pulled out from the center of the first pad 382a exists is the bypass capacitor 381. Of the four sides of the second pad 382b corresponding to the second electrode 381b, the direction is the same as the direction in which the side from which the fourth wiring pattern 386d is pulled out exists when viewed from the center of the second pad 382b. Therefore, it is possible to prevent a difference in temperature distribution in the pair of first pads 382a and second pads 382b at the initial heating stage of the reflow step. The drawing direction of the second wiring pattern 386b from the first pad 382a is the same as the drawing direction of the fourth wiring pattern 386d from the second pad 382b. Therefore, it is possible to reduce the difference in temperature distribution in the pair of first pads 382a and second pads 382b at the initial stage of heating.

第2配線パターン386b及び第4配線パターン386dは、バイパスコンデンサ381の長手方向に直交する方向又は略直交する方向に引き出されている。このため、発光基板301に歪みが生じた場合にバイパスコンデンサ381と発光基板301との接続箇所に作用し得る応力の最大値を低減することができるとともに、バイパスコンデンサ381自体に作用し得る応力の最大値を低減することができる。また、第2配線パターン386b及び第4配線パターン386dは、バイパスコンデンサ381の長手方向に直線状に延びている。このため、発光基板301に生じ得る歪みの影響を受けてバイパスコンデンサ381と発光基板301との接続箇所が破損する可能性を低減できるとともに、バイパスコンデンサ381自体が破損する可能性を低減できる。 The second wiring pattern 386b and the fourth wiring pattern 386d are drawn out in a direction orthogonal to the longitudinal direction of the bypass capacitor 381 or a direction substantially orthogonal to the longitudinal direction. Therefore, when the light emitting board 301 is distorted, the maximum value of the stress that can act on the connection point between the bypass capacitor 381 and the light emitting board 301 can be reduced, and the stress that can act on the bypass capacitor 381 itself can be reduced. The maximum value can be reduced. Further, the second wiring pattern 386b and the fourth wiring pattern 386d extend linearly in the longitudinal direction of the bypass capacitor 381. Therefore, it is possible to reduce the possibility that the connection portion between the bypass capacitor 381 and the light emitting board 301 is damaged due to the influence of the distortion that may occur in the light emitting substrate 301, and it is possible to reduce the possibility that the bypass capacitor 381 itself is damaged.

なお、発光基板301の第1発光面302において、バイパスコンデンサ381が実装されないドライバ裏側対応領域391は、第2発光面303(図29)において第2LEDドライバ326(図29)が実装されている領域及び第2LEDドライバ326の端子に対応するパッドが設けられている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域からの距離が1mm以内の領域に限定されることはない。ドライバ裏側対応領域391を、第2発光面303において第2LEDドライバ326が実装されている領域及び第2LEDドライバ326の端子に対応するパッドが設けられている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域からの距離が2mm以内の領域としてもよい。これにより、第2LEDドライバ326の発熱により発光基板301に作用し得る熱的応力の小型チップ部品への影響をさらに低減することができる。よって、第2LEDドライバ326の発熱による熱的応力の影響を受けてバイパスコンデンサ381と発光基板301との接続箇所が破損する可能性を低減することができるとともに、バイパスコンデンサ381自体が破損する可能性を低減することができる。また、ドライバ裏側対応領域391を、第2発光面303において第2LEDドライバ326が実装されている領域及び第2LEDドライバ326の端子に対応するパッドが設けられている領域の裏側に位置する第1発光面302の領域及び当該第1発光面302の領域からの距離が0.5mm以内の領域としてもよい。これにより、第2LEDドライバ326の発熱により発光基板301に作用し得る熱的応力の小型チップ部品への影響を低減しながら、発光基板301の第1発光面302において小型チップ部品を搭載可能な領域の面積を広く確保することができる。 In the first light emitting surface 302 of the light emitting board 301, the driver back side corresponding area 391 on which the bypass capacitor 381 is not mounted is an area in which the second LED driver 326 (FIG. 29) is mounted on the second light emitting surface 303 (FIG. 29). And the area of the first light emitting surface 302 located behind the area where the pad corresponding to the terminal of the second LED driver 326 is provided, and the area where the distance from the area of the first light emitting surface 302 is within 1 mm is limited. There is no such thing. The first light emitting surface 302 located on the back side of the driver back side corresponding area 391 on the second light emitting surface 303 on the back side of the area where the second LED driver 326 is mounted and the area where the pad corresponding to the terminal of the second LED driver 326 is provided. The region may be a region in which the distance from the region of No. 1 and the region of the first light emitting surface 302 is within 2 mm. As a result, the influence of the thermal stress that may act on the light emitting substrate 301 due to the heat generated by the second LED driver 326 on the small chip component can be further reduced. Therefore, it is possible to reduce the possibility that the connection point between the bypass capacitor 381 and the light emitting board 301 is damaged due to the influence of the thermal stress due to the heat generated by the second LED driver 326, and the possibility that the bypass capacitor 381 itself is damaged. Can be reduced. Further, the driver back side corresponding area 391 is located on the back side of the area where the second LED driver 326 is mounted on the second light emitting surface 303 and the area where the pad corresponding to the terminal of the second LED driver 326 is provided. The distance from the region of the surface 302 and the region of the first light emitting surface 302 may be a region of 0.5 mm or less. As a result, the area where the small chip component can be mounted on the first light emitting surface 302 of the light emitting board 301 while reducing the influence of the thermal stress that may act on the light emitting substrate 301 due to the heat generated by the second LED driver 326 on the small chip component. A large area can be secured.

<他の実施形態>
なお、上述した実施形態の記載内容に限定されず、本発明の趣旨を逸脱しない範囲内で種々の変形改良が可能である。例えば以下のように変更してもよい。ちなみに、以下の別形態の構成を、上記実施形態の構成に対して、個別に適用してもよく、組合せて適用してもよい。
<Other embodiments>
It should be noted that the description is not limited to the above-described embodiment, and various modifications and improvements can be made without departing from the spirit of the present invention. For example, it may be changed as follows. Incidentally, the following configuration of another embodiment may be applied individually or in combination to the configuration of the above embodiment.

(1)上記第1の実施形態において、コネクタ111,112及び小型チップ部品を含む全ての電子部品が第1装飾基板56の一方側の板面である実装面に集約されているとともに、当該実装面において小型チップ部品がコネクタ111,112の周辺領域を避けて配置されている構成としてもよい。具体的には、第1装飾基板56の一方側の板面である実装面に第1コネクタ111、第2コネクタ112及び小型チップ部品(バイパスコンデンサ85,97及び小型チップ抵抗器87,101,143〜149)を含む全ての電子部品が集約されている。第1装飾基板56において実装面の逆側の板面である裏側板面に電子部品は実装されていない。第1装飾基板56において、第1コネクタ111の外縁からの距離が所定距離未満(具体的には5mm未満)である第1コネクタ周辺領域に小型チップ部品は実装されていない。第1コネクタ周辺領域は、第1コネクタ111にハーネスを装着する際に引張り応力が作用し易い領域であるとともに、第1コネクタからハーネスを取り外す際に圧縮応力が作用し易い領域である。また、第2コネクタ112からの距離が所定距離未満(具体的には5mm未満)である第2コネクタ周辺領域に小型チップ部品は実装されていない。第2コネクタ周辺領域は、第2コネクタ112にハーネスを装着する際に引張り応力が作用し易い領域であるとともに、第2コネクタ112からハーネスを取り外す際に圧縮応力が作用し易い領域である。コネクタ周辺領域に小型チップ部品が実装されている構成とすると、コネクタ111,112へのハーネスの着脱に際して当該小型チップ部品と第1装飾基板56との接続箇所に破損が生じるおそれがあるとともに、当該小型チップ部品自体の破損が生じるおそれがある。これに対して、小型チップ部品がコネクタ周辺領域を避けて配置されていることにより、コネクタ111,112へのハーネスの着脱に際して当該小型チップ部品と第1装飾基板56との接続箇所の破損が防止されているとともに、当該小型チップ部品自体の破損が防止されている。 (1) In the first embodiment, all the electronic components including the connectors 111 and 112 and the small chip components are integrated on the mounting surface which is the plate surface on one side of the first decorative substrate 56, and the mounting thereof is performed. The small chip components may be arranged so as to avoid the peripheral areas of the connectors 111 and 112 on the surface. Specifically, the first connector 111, the second connector 112, and small chip components (bypass capacitors 85, 97 and small chip resistors 87, 101, 143) are mounted on the mounting surface, which is one side of the first decorative substrate 56. All electronic components including ~ 149) are integrated. In the first decorative substrate 56, no electronic component is mounted on the back side plate surface which is the plate surface on the opposite side of the mounting surface. In the first decorative substrate 56, the small chip component is not mounted in the region around the first connector where the distance from the outer edge of the first connector 111 is less than a predetermined distance (specifically, less than 5 mm). The region around the first connector is a region in which tensile stress is likely to be applied when the harness is attached to the first connector 111, and is a region in which compressive stress is likely to be applied when the harness is removed from the first connector. Further, the small chip component is not mounted in the region around the second connector where the distance from the second connector 112 is less than a predetermined distance (specifically, less than 5 mm). The region around the second connector is a region in which tensile stress is likely to be applied when the harness is attached to the second connector 112, and is a region in which compressive stress is likely to be applied when the harness is removed from the second connector 112. If the small chip component is mounted in the peripheral area of the connector, the connection point between the small chip component and the first decorative board 56 may be damaged when the harness is attached to or detached from the connectors 111 and 112, and the said. The small chip component itself may be damaged. On the other hand, since the small chip parts are arranged so as to avoid the area around the connector, damage to the connection point between the small chip parts and the first decorative board 56 is prevented when the harness is attached to and detached from the connectors 111 and 112. At the same time, damage to the small chip component itself is prevented.

このように、第1装飾基板56の実装面に全ての電子部品が集約されている構成において、小型チップ部品が当該実装面においてコネクタ111,112の周辺領域を避けて配置されている構成であることにより、コネクタ111,112へのハーネスの着脱に際して当該小型チップ部品と第1装飾基板56との接続箇所の破損を防止することができるとともに、当該小型チップ部品自体の破損を防止することができる。 As described above, in the configuration in which all the electronic components are integrated on the mounting surface of the first decorative substrate 56, the small chip components are arranged on the mounting surface so as to avoid the peripheral regions of the connectors 111 and 112. As a result, it is possible to prevent damage to the connection portion between the small chip component and the first decorative board 56 when the harness is attached to and detached from the connectors 111 and 112, and it is possible to prevent damage to the small chip component itself. ..

(2)上記第1の実施形態において、一対のパッド171a,171bから引き出されている配線パターン172a〜172dの引き出し方向が異なっている構成としてもよい。具体的には、バイパスコンデンサ85の第1電極85aに対応する第1パッド171aの右端における上下方向略中央から右斜め上方向に第1配線パターンが引き出されているとともに、第2電極に対応する第2パッド171bの右端における上下方向略中央から右斜め下方向に第3配線パターンが引き出されている。パッド171a,171bから引き出されている第1配線パターン及び第3配線パターンの引き出し方向が相違している構成であっても、第1パッド171aの4辺のうち当該第1パッド171aの中心から見て第1配線パターンが引き出されている辺が存在する方向と、第2パッド171bの4辺のうち当該第2パッド171bの中心から見て第3配線パターンが引き出されている辺が存在する方向とが共通している構成とすることにより、リフロー工程の加熱初期段階においてパッド171a,171b内の温度分布に差が生じる可能性を低減できる。 (2) In the first embodiment, the wiring patterns 172a to 172d drawn out from the pair of pads 171a and 171b may be drawn out in different directions. Specifically, the first wiring pattern is drawn from substantially the center in the vertical direction to the diagonally upward right direction at the right end of the first pad 171a corresponding to the first electrode 85a of the bypass capacitor 85, and corresponds to the second electrode. The third wiring pattern is pulled out from the substantially center in the vertical direction at the right end of the second pad 171b in the diagonally downward direction to the right. Even if the first wiring pattern and the third wiring pattern drawn from the pads 171a and 171b have different drawing directions, they are viewed from the center of the first pad 171a among the four sides of the first pad 171a. The direction in which the side from which the first wiring pattern is drawn out exists, and the direction in which the side from which the third wiring pattern is drawn out from the center of the second pad 171b among the four sides of the second pad 171b exists. By adopting a configuration common to the above, it is possible to reduce the possibility of a difference in the temperature distribution in the pads 171a and 171b at the initial stage of heating in the reflow process.

(3)上記第1の実施形態において、パッド171a,171bから引き出されている配線パターン172a〜172dの一部がバイパスコンデンサ85の長手方向に直交しない方向に延びている構成としてもよい。具体的には、上記第1の実施形態と同様に、第1配線パターン172aがバイパスコンデンサ85の第1電極85aに対応する第1パッド171aの右端から右方に引き出されているとともに、第2配線パターン172bが第1パッド171aの左端から左方に引き出されている。また、上記第1の実施形態と同様に、第4配線パターン172dがバイパスコンデンサ85の第2電極85bに対応する第2パッド171bの左端から左方に引き出されている。本構成における第3配線パターンは、第2パッド171bの右端から右斜め下方向に引き出されている。このように、パッド171a,171bから引き出されている配線パターン172a〜172dの一部がバイパスコンデンサ85の長手方向に直交しない方向に延びている構成であっても、パッド171a,171bから引き出されている配線パターンがバイパスコンデンサ85の長手方向に延びている構成と比較して、第1装飾基板56に歪みが生じた場合にバイパスコンデンサ85と第1装飾基板56との接続箇所に作用し得る応力の最大値を低減することができるとともに、バイパスコンデンサ85自体に作用し得る応力の最大値を低減することができる。 (3) In the first embodiment, a part of the wiring patterns 172a to 172d drawn out from the pads 171a and 171b may extend in a direction not orthogonal to the longitudinal direction of the bypass capacitor 85. Specifically, similarly to the first embodiment, the first wiring pattern 172a is pulled out to the right from the right end of the first pad 171a corresponding to the first electrode 85a of the bypass capacitor 85, and the second. The wiring pattern 172b is pulled out from the left end of the first pad 171a to the left. Further, similarly to the first embodiment, the fourth wiring pattern 172d is pulled out from the left end of the second pad 171b corresponding to the second electrode 85b of the bypass capacitor 85 to the left. The third wiring pattern in this configuration is drawn out from the right end of the second pad 171b in the diagonally downward direction to the right. As described above, even if a part of the wiring patterns 172a to 172d drawn out from the pads 171a and 171b extends in a direction not orthogonal to the longitudinal direction of the bypass capacitor 85, they are pulled out from the pads 171a and 171b. Compared to the configuration in which the existing wiring pattern extends in the longitudinal direction of the bypass capacitor 85, the stress that can act on the connection point between the bypass capacitor 85 and the first decorative board 56 when the first decorative board 56 is distorted. The maximum value of the stress can be reduced, and the maximum value of the stress that can act on the bypass capacitor 85 itself can be reduced.

(4)上記第1の実施形態において、第1装飾基板56がGNDプレーン層93に代えてGNDベタパターン(グランドベタパターン又はグラウンドベタパターン)を備えているとともに、電源プレーン層94に代えて電源ベタパターンを備えている構成としてもよい。具体的には、第1装飾基板は、第1実装面及び第2実装面を有する2層基板である。第1装飾基板の第2実装面には、配線パターン172a〜172dよりも大面積であるGNDベタパターン及び電源ベタパターンが形成されている。バイパスコンデンサ85の第1パッド171aから引き出された第1配線パターン172aは第1装飾基板に設けられたスルーホールを介してGNDベタパターンに電気的に接続されているとともに、当該第1パッド171aから引き出された第2配線パターン172bはLEDドライバ126のGND端子154に電気的に接続されている。また、バイパスコンデンサ85の第2パッド171bから引き出された第3配線パターン172cは第1装飾基板に設けられたスルーホールを介して電源ベタパターンに電気的に接続されているとともに、当該第2パッド171bから引き出された第4配線パターン172dはLEDドライバ126の電源端子151に電気的に接続されている。第1パッド171aよりも大面積であるGNDベタパターンに接続されている第1配線パターン172aは、当該GNDベタパターンに接続されていない第2配線パターン172bと比較して、加熱初期段階における温度上昇が遅れる。また、第2パッド171bよりも大面積である電源ベタパターンに接続されている第3配線パターン172cは、当該電源ベタパターンに接続されていない第4配線パターン172dと比較して、加熱初期段階における温度上昇が遅れる。本構成においても、第1パッド171a及び第2パッド171bから同じ数(具体的には2本)の配線パターン172a〜172dが引き出されている構成において、第1パッド171aの4辺のうち当該第1パッド171aの中心から見て第1配線パターン172aが引き出されている辺が存在する方向は、第2パッド171bの4辺のうち当該第2パッド171bの中心から見て第3配線パターン172cが引き出されている辺が存在する方向と同一の方向である。また、第1パッド171aの4辺のうち当該第1パッド171aの中心から見て第2配線パターン172bが引き出されている辺が存在する方向は、第2パッド171bの4辺のうち当該第2パッド171bの中心から見て第4配線パターン172dが引き出されている辺が存在する方向と同一の方向である。これにより、リフロー工程の加熱初期段階において、一対のパッド171a,171b内の温度分布の差を低減することができるとともに、バイパスコンデンサ85の回転及びチップ立ちの発生を防止することができる。 (4) In the first embodiment, the first decorative substrate 56 is provided with a GND solid pattern (ground solid pattern or ground solid pattern) in place of the GND plane layer 93, and a power source is provided in place of the power supply plane layer 94. It may be configured to have a solid pattern. Specifically, the first decorative substrate is a two-layer substrate having a first mounting surface and a second mounting surface. A GND solid pattern and a power supply solid pattern, which have a larger area than the wiring patterns 172a to 172d, are formed on the second mounting surface of the first decorative substrate. The first wiring pattern 172a drawn from the first pad 171a of the bypass capacitor 85 is electrically connected to the GND solid pattern via a through hole provided in the first decorative substrate, and is also electrically connected to the GND solid pattern from the first pad 171a. The drawn out second wiring pattern 172b is electrically connected to the GND terminal 154 of the LED driver 126. Further, the third wiring pattern 172c drawn from the second pad 171b of the bypass capacitor 85 is electrically connected to the power supply solid pattern via a through hole provided in the first decorative substrate, and the second pad is also connected. The fourth wiring pattern 172d drawn from 171b is electrically connected to the power supply terminal 151 of the LED driver 126. The first wiring pattern 172a connected to the GND solid pattern, which has a larger area than the first pad 171a, has a temperature rise in the initial heating stage as compared with the second wiring pattern 172b not connected to the GND solid pattern. Is delayed. Further, the third wiring pattern 172c connected to the power supply solid pattern having a larger area than the second pad 171b is in the initial stage of heating as compared with the fourth wiring pattern 172d not connected to the power supply solid pattern. The temperature rise is delayed. Also in this configuration, in a configuration in which the same number (specifically, two) of wiring patterns 172a to 172d are drawn from the first pad 171a and the second pad 171b, the first of the four sides of the first pad 171a is said to be the first. The direction in which the side from which the first wiring pattern 172a is pulled out exists when viewed from the center of the 1 pad 171a is such that the third wiring pattern 172c is viewed from the center of the second pad 171b among the four sides of the second pad 171b. The direction in which the pulled out side exists is the same as the direction in which it exists. Further, the direction in which the side from which the second wiring pattern 172b is drawn out when viewed from the center of the first pad 171a among the four sides of the first pad 171a exists is the second of the four sides of the second pad 171b. Seen from the center of the pad 171b, the direction in which the side from which the fourth wiring pattern 172d is drawn exists is the same. As a result, it is possible to reduce the difference in temperature distribution in the pair of pads 171a and 171b at the initial stage of heating in the reflow step, and it is possible to prevent the bypass capacitor 85 from rotating and the occurrence of chip standing.

(5)上記第3の実施形態において、第2発光面303のLEDチップ315〜325の発光制御を行うための第2LEDドライバ326と、当該第2LEDドライバ326の駆動電源に含まれているノイズ成分を吸収するためのノイズ吸収コンデンサとが第1発光面302に実装されている構成としてもよい。本構成におけるノイズ吸収コンデンサは、上記第1の実施形態におけるバイパスコンデンサ85と同様に、小型チップ部品である。ノイズ吸収コンデンサを第1発光面302に実装することにより、ノイズ吸収コンデンサを小型チップ部品としながら、発光基板301に実装されている全ての小型チップ部品を第1発光面302側に集約させることができる。このため、発光基板301の第1発光面302側に作用する応力が第2発光面303側に作用する応力よりも小さくなるように発光基板301を取り扱うことにより、小型チップ部品と発光基板301との接続箇所が破損する可能性を低減することができるとともに、小型チップ部品自体が破損する可能性を低減することができる。例えば、複数の発光基板301を含む集合基板(図示略)を分割して発光基板301を取り出す場合に、第1発光面302側が谷形状(凹)となる態様で集合基板を分割することにより小型チップ部品と発光基板301との接続箇所に引張り応力が作用することを防止できる。これにより、小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 (5) In the third embodiment, the noise component included in the second LED driver 326 for controlling the light emission of the LED chips 315 to 325 of the second light emitting surface 303 and the drive power supply of the second LED driver 326. A noise absorbing capacitor for absorbing the noise may be mounted on the first light emitting surface 302. The noise absorbing capacitor in this configuration is a small chip component like the bypass capacitor 85 in the first embodiment. By mounting the noise absorbing capacitor on the first light emitting surface 302, it is possible to consolidate all the small chip parts mounted on the light emitting board 301 on the first light emitting surface 302 side while making the noise absorbing capacitor a small chip component. can. Therefore, by handling the light emitting board 301 so that the stress acting on the first light emitting surface 302 side of the light emitting board 301 is smaller than the stress acting on the second light emitting surface 303 side, the small chip component and the light emitting board 301 can be combined. It is possible to reduce the possibility of damage to the connection portion of the small chip component itself and reduce the possibility of damage to the small chip component itself. For example, when the light emitting board 301 including the plurality of light emitting boards 301 is divided and the light emitting board 301 is taken out, the collective board is made smaller by dividing the collective board so that the first light emitting surface 302 side has a valley shape (concave). It is possible to prevent tensile stress from acting on the connection point between the chip component and the light emitting substrate 301. As a result, it is possible to prevent the connection portion between the small chip component and the light emitting board 301 from being damaged, and it is possible to prevent the small chip component itself from being damaged.

(6)上記第3の実施形態及び第4の実施形態において、発光基板301が基板ケースにネジ固定される構成に代えて、発光基板301が前面側及び背面側から基板ケースに挟持される構成としてもよい。基板ケースは、前面側ケース体及び背面側ケース体を備えている。前面側ケース体には背面側に起立させて前面側固定突起部が設けられているとともに、背面側ケース体には前面側に起立させて背面側固定突起部が設けられている。発光基板301は、前面側固定突起部及び背面側固定突起部に挟持されることにより基板ケースに固定される。発光基板301において、小型チップ部品は、前面側固定突起部及び背面側固定突起部による挟持部から5mm以上離して配置されている。これにより、挟持部付近に生じ得る発光基板301の歪みの影響を受けて小型チップ部品と発光基板301との接続箇所が破損することを防止できるとともに、小型チップ部品自体が破損することを防止できる。 (6) In the third embodiment and the fourth embodiment, the light emitting board 301 is sandwiched between the board case from the front side and the back side instead of the structure in which the light emitting board 301 is screwed to the board case. May be. The board case includes a front side case body and a back side case body. The front side case body is provided with a front side fixing protrusion by standing upright on the back side, and the back side case body is provided with a back side fixing protrusion portion standing upright on the front side. The light emitting substrate 301 is fixed to the substrate case by being sandwiched between the front side fixed protrusion portion and the back side fixed protrusion portion. In the light emitting substrate 301, the small chip components are arranged at a distance of 5 mm or more from the holding portion by the front side fixed protrusion portion and the back side fixed protrusion portion. As a result, it is possible to prevent the connection point between the small chip component and the light emitting board 301 from being damaged due to the influence of the distortion of the light emitting board 301 that may occur in the vicinity of the sandwiched portion, and it is possible to prevent the small chip component itself from being damaged. ..

(7)上記各実施形態において、第1パッド(又は第1パット)の4辺のうち当該第1パッドの中心から見て配線パターンが引き出されている辺が存在する方向と、第2パッド(又は第2パット)の4辺のうち当該第2パッドの中心から見て配線パターンが引き出されている辺が存在する方向とが同一の方向であれば、第1パッドにおいて配線パターンが引き出されている辺における当該配線パターンの引き出し位置と、第2パッドにおいて配線パターンが引き出されている辺における当該配線パターンの引き出し位置とが同一ではない構成であってもよい。例えば、上記第1の実施形態において、小型チップ抵抗器87の第1電極87aに電気的に接続されている矩形の第1パッド176aの右辺における上下方向の中央よりも上寄りの位置から右方に第1配線パターン181aが引き出されているとともに、第2電極87bに電気的に接続されている矩形の第2パッド176bの右辺における上下方向の中央よりも下寄りの位置から右方に第2配線パターン181bが引き出されている構成としてもよい。このような構成においても、第1パッド176aの4辺のうち当該第1パッド176aの中心から見て第1配線パターン181aが引き出されている辺が存在する方向(右方向)と、第2パッド176bの4辺のうち当該第2パッド176bの中心から見て第2配線パターン181bが引き出されている辺が存在する方向(右方向)とが同一の方向であるため、リフロー工程の加熱初期段階における第1パッド176a及び第2パッド176bの温度分布に差が生じる可能性を低減することができる。 (7) In each of the above embodiments, the direction in which the side of the four sides of the first pad (or the first pad) from which the wiring pattern is drawn out when viewed from the center of the first pad exists, and the second pad ( Or, if the direction in which the side from which the wiring pattern is pulled out exists is the same as the four sides of the second pad) when viewed from the center of the second pad, the wiring pattern is pulled out in the first pad. The wiring pattern may be pulled out from the side where the wiring pattern is pulled out from the side where the wiring pattern is pulled out from the second pad, and the wiring pattern may be pulled out from the side where the wiring pattern is pulled out. For example, in the first embodiment, the right side of the rectangular first pad 176a electrically connected to the first electrode 87a of the small chip resistor 87 is located to the right of the center in the vertical direction. The first wiring pattern 181a is pulled out to the right side of the rectangular second pad 176b electrically connected to the second electrode 87b. The wiring pattern 181b may be pulled out. Even in such a configuration, of the four sides of the first pad 176a, the direction (right direction) in which the side from which the first wiring pattern 181a is pulled out when viewed from the center of the first pad 176a exists, and the second pad. Of the four sides of 176b, the direction in which the side from which the second wiring pattern 181b is pulled out is present (right direction) when viewed from the center of the second pad 176b is the same direction, so that the initial heating stage of the reflow step is performed. It is possible to reduce the possibility that a difference occurs in the temperature distributions of the first pad 176a and the second pad 176b in the above.

(8)上記各実施形態において、小型チップ部品の第1電極に電気的に接続される第1パッド(又は第1パット)並びに第2電極に電気的に接続される第2パッド(又は第2パット)の形状は矩形に限定されることはなく、六角形及び八角形等の多角形であってもよい。例えば、第1パッド及び第2パッドの形状が六角形である構成において、第1パッドの6辺のうち当該第1パッドの中心から見て第1配線パターンが引き出されている辺が存在する方向を、第2パッドの6辺のうち当該第2パッドの中心から見て第2配線パターンが引き出されている辺が存在する方向と同一の方向とすることにより、リフロー工程の加熱初期段階において第1パッド及び第2パッド内の温度分布に差が生じる可能性を低減することができる。 (8) In each of the above embodiments, the first pad (or the first pad) electrically connected to the first electrode of the small chip component and the second pad (or the second pad) electrically connected to the second electrode. The shape of the pad) is not limited to a rectangle, and may be a polygon such as a hexagon or an octagon. For example, in a configuration in which the shapes of the first pad and the second pad are hexagonal, the direction in which the side from which the first wiring pattern is drawn out from the center of the first pad among the six sides of the first pad exists. Is set to the same direction as the direction in which the side from which the second wiring pattern is pulled out exists when viewed from the center of the second pad among the six sides of the second pad. It is possible to reduce the possibility that the temperature distribution in the 1st pad and the 2nd pad will be different.

(9)上記各実施形態において、小型チップ部品(第1の実施形態におけるバイパスコンデンサ85,97、小型チップ抵抗器87,101、第2の実施形態におけるバイパスコンデンサ291、第4の実施形態におけるバイパスコンデンサ381)に狭義の電極(第1電極85a,87a,97a,101a,291a,381a及び第2電極85b,87b,97b,101b,291b,381b)が設けられている構成に代えて、当該小型チップ部品に端子が設けられている構成としてもよい。上記第1の実施形態において既に説明したとおり、「端子」とは、対応するパッド(又はパット)と電気的に接続するために電子部品(小型チップ部品を含む。)に設けられた線状の金属部であるとともに、「電極」とは、狭義には、対応するパッド(又はパット)と電気的に面で接続させるために電子部品(小型チップ部品を含む。)に設けられた金属部であり、上記「端子」を含まない。 (9) In each of the above embodiments, small chip components (bypass capacitors 85, 97 in the first embodiment, small chip resistors 87, 101, bypass capacitors 291 in the second embodiment, bypass in the fourth embodiment). The capacitor 381) is replaced with a configuration in which electrodes in a narrow sense (first electrodes 85a, 87a, 97a, 101a, 291a, 381a and second electrodes 85b, 87b, 97b, 101b, 291b, 381b) are provided. A terminal may be provided on the chip component. As already described in the first embodiment, the "terminal" is a linear shape provided on an electronic component (including a small chip component) for electrically connecting to a corresponding pad (or pad). Along with being a metal part, an "electrode" is, in a narrow sense, a metal part provided on an electronic component (including a small chip component) for electrical surface connection with a corresponding pad (or pad). Yes, it does not include the above "terminals".

具体的には、バイパスコンデンサ85,97,291,381に、当該バイパスコンデンサ85,97,291,381の厚さ方向に直交する平面に沿う長手方向の一端から当該長手方向の一方側に延びる線状の第1端子が設けられているとともに、当該バイパスコンデンサ85の当該長手方向の上記一端とは逆側の他端から当該長手方向の上記一方側とは逆側の他方側に延びる線状の第2端子が設けられている構成としてもよい。また、小型チップ抵抗器87,101に、当該小型チップ抵抗器87,101の厚さ方向に直交する平面に沿う長手方向の一端から当該長手方向の一方側に延びる線状の第1端子が設けられているとともに、当該小型チップ抵抗器87の当該長手方向の上記一端とは逆側の他端から当該長手方向の上記一方側とは逆側の他方側に延びる線状の第2端子が設けられている構成としてもよい。 Specifically, a line extending from one end in the longitudinal direction along a plane orthogonal to the thickness direction of the bypass capacitor 85,97,291,381 to one side in the longitudinal direction on the bypass capacitor 85,97,291,381. A linear first terminal is provided, and a linear shape extends from the other end of the bypass capacitor 85 opposite to the one end in the longitudinal direction to the other side opposite to the one end in the longitudinal direction. The configuration may be such that a second terminal is provided. Further, the small chip resistors 87 and 101 are provided with a linear first terminal extending from one end in the longitudinal direction along a plane orthogonal to the thickness direction of the small chip resistors 87 and 101 to one side in the longitudinal direction. In addition, a linear second terminal extending from the other end of the small chip resistor 87 opposite to the one end in the longitudinal direction to the other side opposite to the one side in the longitudinal direction is provided. It may be configured as such.

(10)上記各実施形態において、LEDドライバ126,314,326に端子が設けられている構成に代えて、当該LEDドライバ126,314,326に狭義の電極が設けられている構成としてもよい。上記第1の実施形態において既に説明したとおり、「端子」とは、対応するパッド(又はパット)と電気的に接続するために電子部品(小型チップ部品を含む。)に設けられた線状の金属部であるとともに、「電極」とは、狭義には、対応するパッド(又はパット)と電気的に面で接続させるために電子部品(小型チップ部品を含む。)に設けられた金属部であり、上記「端子」を含まない。具体的には、LEDドライバ126,314,326の略直方体の筐体において、パッド(又はパット)に対向する箇所に狭義の電極が設けられており、当該パッドと当該電極とが半田により電気的に接続される構成としてもよい。 (10) In each of the above embodiments, the LED driver 126, 314, 326 may be provided with an electrode in a narrow sense instead of the configuration in which the LED driver 126, 314, 326 is provided with a terminal. As already described in the first embodiment, the "terminal" is a linear shape provided on an electronic component (including a small chip component) for electrically connecting to a corresponding pad (or pad). Along with being a metal part, an "electrode" is, in a narrow sense, a metal part provided on an electronic component (including a small chip component) for electrical surface connection with a corresponding pad (or pad). Yes, it does not include the above "terminals". Specifically, in the substantially rectangular parallelepiped housing of the LED drivers 126, 314, 326, electrodes in a narrow sense are provided at locations facing the pads (or pads), and the pads and the electrodes are electrically connected by soldering. It may be configured to be connected to.

(11)上記第1の実施形態では、集合基板231においてバイパスコンデンサ85が搭載されている領域に対応する箇所にスリット255〜258が設けられている構成としたが、これに限定されることはなく、当該箇所に通常の第1分割溝よりも深い第2分割溝(底部が薄い分割溝)が形成されている構成としてもよい。第1分割溝及び第2分割溝は直線状に形成されている。第2分割溝の底部の板厚は第1分割溝の底部の板厚よりも小さく、第2分割溝の機械的強度は第1分割溝の機械的強度よりも低い。このため、一直線上に存在する第1分割溝及び第2分割溝を基点として集合基板231が谷割りされる際に、第2分割溝の周辺に作用する応力は第1分割溝の周辺に作用する応力よりも小さい。集合基板231においてバイパスコンデンサ85が搭載されている領域に対応する箇所に第2分割溝が設けられている構成とすることにより、集合基板231の分割に際してバイパスコンデンサ85と第1装飾基板56との接続箇所に作用し得る応力を低減することができるとともに、バイパスコンデンサ85自体に作用し得る応力を低減することができる。 (11) In the first embodiment, the slit 255-258 is provided at a position corresponding to the region where the bypass capacitor 85 is mounted on the assembly board 231. However, the present invention is not limited to this. Instead, a second dividing groove (a dividing groove having a thin bottom) that is deeper than the normal first dividing groove may be formed at the relevant portion. The first dividing groove and the second dividing groove are formed linearly. The plate thickness at the bottom of the second dividing groove is smaller than the plate thickness at the bottom of the first dividing groove, and the mechanical strength of the second dividing groove is lower than the mechanical strength of the first dividing groove. Therefore, when the assembly substrate 231 is valley-divided with the first dividing groove and the second dividing groove existing on a straight line as the base points, the stress acting on the periphery of the second dividing groove acts on the periphery of the first dividing groove. Less than the stress to be applied. By providing the second dividing groove in the portion corresponding to the region where the bypass capacitor 85 is mounted in the assembly board 231, the bypass capacitor 85 and the first decorative board 56 are combined when the assembly board 231 is divided. The stress that can act on the connection point can be reduced, and the stress that can act on the bypass capacitor 85 itself can be reduced.

(12)上記第1の実施形態では、分割溝232〜247が集合基板231の第1板面268側のみに形成されている構成としたが、これに限定されることはなく、分割溝232〜247が第1板面268側及び第2板面269側の両方に設けられている構成としてもよい。分割溝232〜247は、集合基板231の第1板面268側及び第2板面269側のそれぞれに1本ずつ形成されており、その形成位置は第1板面268側及び第2板面269側で略一致させてある。本構成において、捨て基板261〜267には、集合基板231を谷割りする際に山形状(凸)となる板面を確認可能とする山側面表示がシルク印刷により設けられている。山側面表示は、第2板面269側に設けられている。作業者は、山側面表示が印刷されている側を上向きにして集合基板231を分割治具281にセットすることにより、第1板面268が谷形状(凹)となるようにして集合基板231を谷割りすることができる。山側面表示は捨て基板のみに印刷されており、集合基板231から取り出される第1装飾基板56には印刷されていない。このように、捨て基板261〜267に山側面表示が印刷されている構成とすることにより、集合基板231が誤って山割りされてしまうことを防止することができる。 (12) In the first embodiment, the dividing groove 223 to 247 is formed only on the first plate surface 268 side of the assembly substrate 231. However, the present invention is not limited to this, and the dividing groove 232 is not limited to this. ~ 247 may be provided on both the first plate surface 268 side and the second plate surface 269 side. One dividing groove 223 to 247 is formed on each of the first plate surface 268 side and the second plate surface 269 side of the assembly substrate 231, and the forming positions thereof are the first plate surface 268 side and the second plate surface. It is almost the same on the 269 side. In this configuration, the discarded substrates 261 to 267 are provided with a mountain side surface display by silk printing so that a plate surface having a mountain shape (convex) can be confirmed when the collective substrate 231 is divided into valleys. The mountain side display is provided on the second plate surface 269 side. The operator sets the assembly board 231 on the dividing jig 281 with the side on which the mountain side display is printed facing upward so that the first plate surface 268 has a valley shape (concave). Can be divided into valleys. The mountain side surface display is printed only on the discarded substrate, and is not printed on the first decorative substrate 56 taken out from the collective substrate 231. In this way, by adopting the configuration in which the mountain side surface display is printed on the discarded boards 261 to 267, it is possible to prevent the collective board 231 from being accidentally split into mountains.

(13)上記第1の実施形態では集合基板231において第1装飾基板56と捨て基板261,263,266との境界に分割溝232〜235,240,241,246,247が形成されている構成としたが、これに限定されることはなく、第1装飾基板56と捨て基板261,263,266との境界に、第1装飾基板56及び捨て基板261,263,266が連結されている部分と連結されていない部分とが交互に存在するミシン目が形成されている構成としてもよい。集合基板231のミシン目における機械的強度は、当該ミシン目の周辺領域における機械的強度よりも低い。第1装飾基板56と捨て基板261,263,266との境界にミシン目を設けることにより、集合基板231の分割に際して小型チップ部品と第1装飾基板56との接続箇所に作用し得る応力を低減することができるとともに、小型チップ部品自体に作用し得る応力を低減することができる。 (13) In the first embodiment, the assembly substrate 231 has a configuration in which dividing grooves 223 to 235, 240, 241,246, 247 are formed at the boundary between the first decorative substrate 56 and the discarded substrates 261,263,266. However, the present invention is not limited to this, and the portion where the first decorative substrate 56 and the discarded substrate 261,263,266 are connected to the boundary between the first decorative substrate 56 and the discarded substrate 261,263,266. Perforations may be formed in which portions that are not connected to each other are alternately present. The mechanical strength at the perforations of the assembly substrate 231 is lower than the mechanical strength in the peripheral region of the perforations. By providing a perforation at the boundary between the first decorative substrate 56 and the discarded substrates 261,263,266, the stress that may act on the connection point between the small chip component and the first decorative substrate 56 when the assembly substrate 231 is divided is reduced. At the same time, it is possible to reduce the stress that may act on the small chip component itself.

(14)上記第1の実施形態では、集合基板231に第1装飾基板56が複数設定されている構成としたが、これに限定されることはなく、集合基板231に複数種類の基板が設定されている構成としてもよい。これにより、1枚の集合基板231から複数種類の基板を取り出すことを可能とすることができる。 (14) In the above first embodiment, a plurality of first decorative substrates 56 are set on the collective substrate 231. However, the present invention is not limited to this, and a plurality of types of substrates are set on the collective substrate 231. It may be configured as such. This makes it possible to take out a plurality of types of substrates from one collective substrate 231.

(15)上記第1の実施形態において、集合基板231を谷割りするために力を加えるべき場所を示す押し位置表示が集合基板231にシルク印刷されている構成としてもよい。作業者は、集合基板231を分割治具281に固定した後、押し位置表示が印刷されている部分を指で下方に押し込むことにより当該集合基板231を分割することができる。押し位置表示によって集合基板231を谷割りするために力を加えるべき場所を指定することにより、集合基板231の分割に際して小型チップ部品と第1装飾基板56との接続箇所に作用し得る応力を最小限に抑えることができるとともに、小型チップ部品自体に作用し得る応力を最小限に抑えることができる。 (15) In the first embodiment, a push position display indicating a place where a force should be applied to split the assembly substrate 231 may be silk-printed on the assembly substrate 231. The operator can divide the assembly board 231 by fixing the assembly board 231 to the division jig 281 and then pushing the portion on which the push position display is printed downward with a finger. By specifying the place where the force should be applied to split the assembly board 231 by the push position display, the stress that can be applied to the connection point between the small chip component and the first decorative board 56 when the assembly board 231 is divided is minimized. It can be suppressed to the limit, and the stress that can be applied to the small chip component itself can be minimized.

(16)上記第1の実施形態及び第2の実施形態では、発光演出を実行するための装飾基板56,57に小型チップ部品(バイパスコンデンサ85及び小型チップ抵抗器87)が実装されている構成としたが、これに限定されることはなく、例えばパチンコ機10を振動させる振動演出を実行するためのモータ制御基板に小型チップ部品が実装されている構成であってもよい。また、主制御装置60が備えている主制御基板61、音声発光制御装置81が備えている音声発光制御基板、払出制御装置77が備えている払出制御基板、電源・発射制御装置78が備えている電源・発射制御基板及び表示制御装置82が備えている表示制御基板のうち少なくとも1つ以上の基板に小型チップ部品が実装されている構成としてもよい。 (16) In the first embodiment and the second embodiment, small chip components (bypass capacitor 85 and small chip resistor 87) are mounted on decorative substrates 56 and 57 for executing light emission effect. However, the present invention is not limited to this, and for example, a configuration in which a small chip component is mounted on a motor control board for executing a vibration effect that vibrates the pachinko machine 10 may be used. Further, the main control board 61 included in the main control device 60, the voice emission control board included in the voice emission control device 81, the payout control board included in the payout control device 77, and the power supply / emission control device 78 are provided. The small chip component may be mounted on at least one of the power supply / emission control boards and the display control board provided in the display control device 82.

(17)主制御装置60から送信されるコマンドに基づいて、音声発光制御装置81により表示制御装置82が制御される構成に代えて、主制御装置60から送信されるコマンドに基づいて、表示制御装置82が音声発光制御装置81を制御する構成としてもよい。また、音声発光制御装置81と表示制御装置82とが別々に設けられた構成に代えて、両制御装置が一の制御装置として設けられた構成としてもよく、それら両制御装置のうち一方の機能が主制御装置60に集約されていてもよく、それら両制御装置の両機能が主制御装置60に集約されていてもよい。また、主制御装置60から音声発光制御装置81に送信されるコマンドの内容や、音声発光制御装置81から表示制御装置82に送信されるコマンドの内容も任意である。 (17) Display control based on the command transmitted from the main control device 60 instead of the configuration in which the display control device 82 is controlled by the voice emission control device 81 based on the command transmitted from the main control device 60. The device 82 may be configured to control the voice emission control device 81. Further, instead of the configuration in which the voice emission control device 81 and the display control device 82 are separately provided, a configuration in which both control devices are provided as one control device may be used, and the function of one of the two control devices may be provided. May be integrated in the main control device 60, and both functions of both control devices may be integrated in the main control device 60. Further, the content of the command transmitted from the main control device 60 to the voice emission control device 81 and the content of the command transmitted from the voice emission control device 81 to the display control device 82 are also arbitrary.

(18)上記各実施形態とは異なる他のタイプのパチンコ機等、例えば特別装置の特定領域に遊技球が入ると電動役物が所定回数開放するパチンコ機や、特別装置の特定領域に遊技球が入ると権利が発生して大当たりとなるパチンコ機、他の役物を備えたパチンコ機、アレンジボール機、雀球等の遊技機にも、本発明を適用できる。 (18) Other types of pachinko machines different from the above embodiments, for example, a pachinko machine in which an electric accessory is opened a predetermined number of times when a game ball enters a specific area of a special device, or a game ball in a specific area of a special device. The present invention can also be applied to a pachinko machine, which is a big hit when a right is entered, a pachinko machine equipped with other accessories, an arrange ball machine, a game machine such as a sparrow ball, and the like.

また、弾球式でない遊技機、例えば、複数種の図柄が周方向に付された複数のリールを備え、メダルの投入及びスタートレバーの操作によりリールの回転を開始し、ストップスイッチが操作されるか所定時間が経過することでリールが停止した後に、表示窓から視認できる有効ライン上に特定図柄又は特定図柄の組合せが成立していた場合にはメダルの払い出し等といった特典を遊技者に付与するスロットマシンにも本発明を適用できる。 In addition, a non-bullet type gaming machine, for example, a plurality of reels having a plurality of types of symbols attached in the circumferential direction is provided, the reels are started to rotate by inserting medals and operating the start lever, and the stop switch is operated. Or, after the reel has stopped after a predetermined time has elapsed, if a specific symbol or a combination of specific symbols is established on the effective line that can be seen from the display window, a privilege such as paying out a medal is given to the player. The present invention can also be applied to slot machines.

また、外枠に開閉可能に支持された遊技機本体に貯留部及び取込装置を備え、貯留部に貯留されている所定数の遊技球が取込装置により取り込まれた後にスタートレバーが操作されることによりリールの回転を開始する、パチンコ機とスロットマシンとが融合された遊技機にも、本発明を適用できる。 In addition, the main body of the gaming machine, which is supported to be openable and closable on the outer frame, is equipped with a storage unit and a take-in device, and the start lever is operated after a predetermined number of game balls stored in the storage unit are taken in by the take-in device. The present invention can also be applied to a gaming machine in which a pachinko machine and a slot machine are fused to start rotation of a reel.

<上記各実施形態から抽出される発明群について>
以下、上述した各実施形態から抽出される発明群の特徴について、必要に応じて効果等を示しつつ説明する。なお以下においては、理解の容易のため、上記各実施形態において対応する構成を括弧書き等で適宜示すが、この括弧書き等で示した具体的構成に限定されるものではない。
<About the invention group extracted from each of the above embodiments>
Hereinafter, the characteristics of the invention group extracted from each of the above-described embodiments will be described while showing the effects and the like as necessary. In the following, for the sake of easy understanding, the corresponding configurations in each of the above embodiments are appropriately shown in parentheses or the like, but the present invention is not limited to the specific configurations shown in the parentheses or the like.

<特徴A群>
特徴A1.所定電子部品(第1の実施形態におけるバイパスコンデンサ85,97、小型チップ抵抗器87,101、第2の実施形態におけるバイパスコンデンサ291、第4の実施形態におけるバイパスコンデンサ381)が実装されている所定基板(第1の実施形態における第1装飾基板56、第2装飾基板57、第4の実施形態における発光基板301)を備えた遊技機において、
前記所定電子部品は、一対の電極として、第1所定電極(第1電極85a,87a,291a,381a)及び第2所定電極(第2電極85b,87b,291b,381b)を備えており、
前記所定基板は、
前記第1所定電極が電気的に接続される第1所定接続部(第1パッド171a,176a,293a,382a)と、
前記第1所定接続部から引き出されている第1所定配線パターン(第1配線パターン172a,181a,294a,386a、第2配線パターン172b,294b,386b)と、
前記第2所定電極が電気的に接続される第2所定接続部(第2パッド171b,176b,293b,382b)と、
前記第2所定接続部から引き出されている第2所定配線パターン(第2配線パターン181b、第3配線パターン172c,294c,386c、第4配線パターン172d,294d,386d)と、
を備えており、
前記第1所定接続部の中心から見て前記第1所定配線パターンが引き出されている当該第1所定接続部の辺が存在する方向は、前記第2所定接続部の中心から見て前記第2所定配線パターンが引き出されている当該第2所定接続部の辺が存在する方向と同一の方向であることを特徴とする遊技機。
<Characteristic A group>
Features A1. Predetermined electronic components (bypass capacitors 85, 97 in the first embodiment, small chip resistors 87, 101, bypass capacitors 291 in the second embodiment, bypass capacitors 381 in the fourth embodiment) are mounted. In a gaming machine provided with a substrate (first decorative substrate 56 in the first embodiment, second decorative substrate 57, light emitting substrate 301 in the fourth embodiment).
The predetermined electronic component includes a first predetermined electrode (first electrode 85a, 87a, 291a, 381a) and a second predetermined electrode (second electrode 85b, 87b, 291b, 381b) as a pair of electrodes.
The predetermined substrate is
A first predetermined connection portion (first pad 171a, 176a, 293a, 382a) to which the first predetermined electrode is electrically connected, and
The first predetermined wiring pattern (first wiring pattern 172a, 181a, 294a, 386a, second wiring pattern 172b, 294b, 386b) drawn from the first predetermined connection portion.
A second predetermined connection portion (second pad 171b, 176b, 293b, 382b) to which the second predetermined electrode is electrically connected and a second predetermined connection portion (second pad 171b, 176b, 293b, 382b).
The second predetermined wiring pattern (second wiring pattern 181b, third wiring pattern 172c, 294c, 386c, fourth wiring pattern 172d, 294d, 386d) drawn from the second predetermined connection portion.
Equipped with
The direction in which the side of the first predetermined connection portion from which the first predetermined wiring pattern is pulled out is present when viewed from the center of the first predetermined connection portion is the second direction when viewed from the center of the second predetermined connection portion. A gaming machine characterized in that the side of the second predetermined connection portion from which the predetermined wiring pattern is drawn is in the same direction as the existing direction.

特徴A1によれば、第1所定接続部の中心から見て第1所定配線パターンが引き出されている当該第1所定接続部の辺が存在する方向は、第2所定接続部の中心から見て第2所定配線パターンが引き出されている当該第2所定接続部の辺が存在する方向と同一の方向である。このため、リフロー工程の加熱初期段階における一対の第1所定接続部及び第2所定接続部内の温度分布を揃えることができるとともに、当該第1所定接続部及び第2所定接続部の上に塗布された半田ペーストが溶融する態様を揃えることができる。これにより、所定基板の法線方向を回転軸として所定電子部品が回転することを防止できるとともに、所定電子部品が1つの接続部(第1所定接続部又は第2所定接続部)の上に1つの電極(第1所定電極又は第2所定電極)のみで立ち上がる所謂チップ立ちが発生することを防止できる。よって、第1所定電極と第1所定接続部との電気的な接続面積を確保することができるとともに、第2所定電極と第2所定接続部との電気的な接続面積を確保することができる。 According to the feature A1, the direction in which the side of the first predetermined connection portion from which the first predetermined wiring pattern is pulled out when viewed from the center of the first predetermined connection portion exists is as seen from the center of the second predetermined connection portion. The direction is the same as the direction in which the side of the second predetermined connection portion from which the second predetermined wiring pattern is drawn exists. Therefore, the temperature distribution in the pair of the first predetermined connection portion and the second predetermined connection portion in the initial heating stage of the reflow step can be made uniform, and the temperature distribution is applied on the first predetermined connection portion and the second predetermined connection portion. It is possible to arrange the mode in which the solder paste is melted. As a result, it is possible to prevent the predetermined electronic component from rotating about the normal direction of the predetermined substrate as the rotation axis, and the predetermined electronic component is placed on one connection portion (first predetermined connection portion or second predetermined connection portion). It is possible to prevent so-called chip standing that rises only with one electrode (first predetermined electrode or second predetermined electrode). Therefore, it is possible to secure an electrical connection area between the first predetermined electrode and the first predetermined connection portion, and it is possible to secure an electrical connection area between the second predetermined electrode and the second predetermined connection portion. ..

特徴A2.前記第1所定配線パターンの前記第1所定接続部からの引き出し方向は、前記第2所定配線パターンの前記第2所定接続部からの引き出し方向と同一の方向であることを特徴とする特徴A1に記載の遊技機。 Feature A2. The feature A1 is characterized in that the drawing direction of the first predetermined wiring pattern from the first predetermined connecting portion is the same as the drawing direction of the second predetermined wiring pattern from the second predetermined connecting portion. The described gaming machine.

特徴A2によれば、リフロー工程の加熱初期段階において第1所定接続部及び第2所定接続部内の温度分布に差が生じる可能性を低減することができる。 According to the feature A2, it is possible to reduce the possibility that the temperature distribution in the first predetermined connection portion and the second predetermined connection portion is different in the initial heating stage of the reflow step.

特徴A3.前記第1所定接続部は、前記第1所定配線パターンを介して当該第1所定接続部よりも面積の広い第1金属領域(GNDプレーン層93)に電気的に接続されており、
前記第2所定接続部は、前記第2所定配線パターンを介して当該第2所定接続部よりも面積の広い第2金属領域(電源プレーン層94)に電気的に接続されていることを特徴とする特徴A1又はA2に記載の遊技機。
Feature A3. The first predetermined connection portion is electrically connected to a first metal region (GND plane layer 93) having a larger area than the first predetermined connection portion via the first predetermined wiring pattern.
The second predetermined connection portion is characterized in that it is electrically connected to a second metal region (power plane layer 94) having a larger area than the second predetermined connection portion via the second predetermined wiring pattern. The gaming machine according to the feature A1 or A2.

特徴A3によれば、所定接続部(第1所定接続部又は第2所定接続部)において面積の広い金属領域(第1金属領域又は第2金属領域)に電気的に接続されている所定配線パターン(第1所定配線パターン又は第2所定配線パターン)の引き出し部が存在する辺はリフロー工程の加熱初期段階において温度上昇が遅れ易いが、第1所定接続部の中心から見て加熱初期段階にて温度上昇が遅れやすい辺が存在している方向は、第2所定接続部の中心から見て加熱初期段階にて温度上昇が遅れやすい辺が存在している方向と同一の方向である。これにより、当該加熱初期段階における第1所定接続部及び第2所定接続部内の温度分布を揃えることができる。 According to the feature A3, a predetermined wiring pattern electrically connected to a metal region (first metal region or second metal region) having a large area in a predetermined connection portion (first predetermined connection portion or second predetermined connection portion). The side where the lead-out portion of (the first predetermined wiring pattern or the second predetermined wiring pattern) exists tends to be delayed in temperature rise in the initial heating stage of the reflow process, but in the initial heating stage when viewed from the center of the first predetermined connection portion. The direction in which the side where the temperature rise is likely to be delayed is the same as the direction in which the side where the temperature rise is likely to be delayed exists in the initial stage of heating when viewed from the center of the second predetermined connection portion. As a result, the temperature distributions in the first predetermined connection portion and the second predetermined connection portion in the initial stage of heating can be made uniform.

特徴A4.前記第1所定接続部から引き出されている配線パターンは、前記第1所定配線パターンのみであり、
前記第2所定接続部から引き出されている配線パターンは、前記第2所定配線パターンのみであることを特徴とする特徴A1乃至A3のいずれか1に記載の遊技機。
Feature A4. The wiring pattern drawn out from the first predetermined connection portion is only the first predetermined wiring pattern.
The gaming machine according to any one of features A1 to A3, wherein the wiring pattern drawn out from the second predetermined connection portion is only the second predetermined wiring pattern.

特徴A4によれば、加熱初期段階における一対の第1所定接続部及び第2所定接続部内の温度分布に差が生じる可能性を低減することができる。 According to the feature A4, it is possible to reduce the possibility that a difference occurs in the temperature distribution in the pair of the first predetermined connection portion and the second predetermined connection portion in the initial stage of heating.

特徴A5.前記所定基板は、
前記第1所定接続部から引き出されている第3所定配線パターン(第2配線パターン172b,294b,386b)と、
前記第2所定接続部から引き出されている第4所定配線パターン(第4配線パターン172d,294d,386d)と、
を備えており、
前記第1所定接続部の中心から見て前記第3所定配線パターンが引き出されている当該第1所定接続部の辺が存在する方向は、前記第2所定接続部の中心から見て前記第4所定配線パターンが引き出されている当該第2所定接続部の辺が存在する方向と同一の方向であることを特徴とする特徴A1乃至A3のいずれか1に記載の遊技機。
Feature A5. The predetermined substrate is
A third predetermined wiring pattern (second wiring pattern 172b, 294b, 386b) drawn from the first predetermined connection portion and
The fourth predetermined wiring pattern (fourth wiring pattern 172d, 294d, 386d) drawn from the second predetermined connection portion and
Equipped with
The direction in which the side of the first predetermined connection portion from which the third predetermined wiring pattern is drawn from the center of the first predetermined connection portion exists is the fourth direction as seen from the center of the second predetermined connection portion. The gaming machine according to any one of features A1 to A3, wherein the side of the second predetermined connection portion from which the predetermined wiring pattern is drawn is in the same direction as the existing direction.

特徴A5によれば、上記特徴A1の構成を備え、第1所定接続部の中心から見て第1所定配線パターンが引き出されている当該第1所定接続部の辺が存在する方向は、第2所定接続部の中心から見て第2所定配線パターンが引き出されている当該第2所定接続部の辺が存在する方向と同一の方向である構成において、第1所定接続部の中心から見て第3所定配線パターンが引き出されている当該第1所定接続部の辺が存在する方向は、第2所定接続部の中心から見て第4所定配線パターンが引き出されている当該第2所定接続部の辺が存在する方向と同一の方向である。このため、リフロー工程の加熱初期段階における一対の第1所定接続部及び第2所定接続部内の温度分布を揃えることができるとともに、これら第1所定接続部及び第2所定接続部の上に塗布された半田ペーストが溶融する態様を揃えることができる。これにより、所定基板の法線方向を回転軸として所定電子部品が回転することを防止できるとともに、所定電子部品が一方の接続部(第1所定接続部又は第2所定接続部)の上に一方の電極(第1所定電極又は第2所定電極)のみで立ち上がる所謂チップ立ちが発生することを防止できる。よって、第1所定電極と第1所定接続部との電気的な接続面積を確保することができるとともに、第2所定電極と第2所定接続部との電気的な接続面積を確保することができる。 According to the feature A5, the direction in which the side of the first predetermined connection portion having the configuration of the above feature A1 and the side of the first predetermined connection portion from which the first predetermined wiring pattern is drawn out when viewed from the center of the first predetermined connection portion exists is the second. In a configuration in which the direction in which the side of the second predetermined connection portion from which the second predetermined wiring pattern is drawn is the same as the direction in which the side of the second predetermined connection portion is drawn from the center of the predetermined connection portion, the second predetermined connection portion is viewed from the center. 3 The direction in which the side of the first predetermined connection portion from which the predetermined wiring pattern is drawn exists is the direction of the second predetermined connection portion from which the fourth predetermined wiring pattern is drawn from the center of the second predetermined connection portion. It is the same direction as the side where the side exists. Therefore, the temperature distribution in the pair of the first predetermined connection portion and the second predetermined connection portion in the initial heating stage of the reflow step can be made uniform, and the temperature distribution is applied on the first predetermined connection portion and the second predetermined connection portion. It is possible to arrange the mode in which the solder paste is melted. As a result, it is possible to prevent the predetermined electronic component from rotating about the normal direction of the predetermined substrate as the rotation axis, and the predetermined electronic component is placed on one connection portion (first predetermined connection portion or second predetermined connection portion). It is possible to prevent the so-called chip standing that rises only by the electrode (first predetermined electrode or second predetermined electrode) of the above. Therefore, it is possible to secure an electrical connection area between the first predetermined electrode and the first predetermined connection portion, and it is possible to secure an electrical connection area between the second predetermined electrode and the second predetermined connection portion. ..

特徴A6.前記第3所定配線パターンの前記第1所定接続部からの引き出し方向は、前記第4所定配線パターンの前記第2所定接続部からの引き出し方向と同一の方向であることを特徴とする特徴A5に記載の遊技機。 Feature A6. The feature A5 is characterized in that the drawing direction of the third predetermined wiring pattern from the first predetermined connection portion is the same as the drawing direction of the fourth predetermined wiring pattern from the second predetermined connection portion. The described gaming machine.

特徴A6によれば、リフロー工程の加熱初期段階にて一対の第1所定接続部及び第2所定接続部内の温度分布に差が生じる可能性を低減することができる。 According to the feature A6, it is possible to reduce the possibility that the temperature distribution in the pair of the first predetermined connection portion and the second predetermined connection portion is different in the initial heating stage of the reflow step.

特徴A7.前記第1所定接続部は、前記第1所定配線パターンを介して当該第1所定接続部よりも面積の広い第1金属領域(GNDプレーン層93)に電気的に接続されており、
前記第3所定配線パターンは、前記第1所定接続部よりも面積の広い金属領域には電気的に接続されておらず、
前記第2所定接続部は、前記第2所定配線パターンを介して当該第2所定接続部よりも面積の広い第2金属領域(電源プレーン層94)に電気的に接続されており、
前記第4所定配線パターンは、前記第2所定接続部よりも面積の広い金属領域には電気的に接続されていないことを特徴とする特徴A5又はA6に記載の遊技機。
Feature A7. The first predetermined connection portion is electrically connected to a first metal region (GND plane layer 93) having a larger area than the first predetermined connection portion via the first predetermined wiring pattern.
The third predetermined wiring pattern is not electrically connected to a metal region having a larger area than the first predetermined connection portion.
The second predetermined connection portion is electrically connected to a second metal region (power plane layer 94) having a larger area than the second predetermined connection portion via the second predetermined wiring pattern.
The gaming machine according to feature A5 or A6, wherein the fourth predetermined wiring pattern is not electrically connected to a metal region having a larger area than the second predetermined connection portion.

特徴A7によれば、所定接続部(第1所定接続部又は第2所定接続部)において面積の広い金属領域(第1金属領域又は第2金属領域)に電気的に接続されている所定配線パターン(第1所定配線パターン又は第2所定配線パターン)の引き出し部が存在する辺はリフロー工程の加熱初期段階において温度上昇が遅れ易いが、第1所定接続部の中心から見て加熱初期段階にて温度上昇が遅れやすい辺が存在している方向は、第2所定接続部の中心から見て加熱初期段階にて温度上昇が遅れやすい辺が存在している方向と同一の方向である。また、第1所定接続部の中心から見て当該第1所定接続部から面積の広い金属領域に電気的に接続されていない第3所定配線パターンが引き出されている辺が存在している方向は、第2所定接続部の中心から見て当該第2所定接続部から面積の広い金属領域に電気的に接続されていない第4所定配線パターンが引き出されている辺が存在している方向と同一の方向である。このため、当該加熱初期段階における第1所定接続部及び第2所定接続部内の温度分布を揃えることができる。 According to the feature A7, a predetermined wiring pattern electrically connected to a metal region (first metal region or second metal region) having a large area in a predetermined connection portion (first predetermined connection portion or second predetermined connection portion). The side where the lead-out portion of (the first predetermined wiring pattern or the second predetermined wiring pattern) exists tends to be delayed in temperature rise in the initial heating stage of the reflow process, but in the initial heating stage when viewed from the center of the first predetermined connection portion. The direction in which the side where the temperature rise tends to be delayed exists is the same as the direction in which the side where the temperature rise tends to be delayed exists in the initial stage of heating when viewed from the center of the second predetermined connection portion. Further, the direction in which the side where the third predetermined wiring pattern that is not electrically connected to the metal region having a large area from the first predetermined connection portion when viewed from the center of the first predetermined connection portion exists is present. , Same as the direction in which the side where the fourth predetermined wiring pattern that is not electrically connected to the metal region having a large area from the second predetermined connection portion when viewed from the center of the second predetermined connection portion is drawn out exists. The direction of. Therefore, the temperature distributions in the first predetermined connection portion and the second predetermined connection portion in the initial stage of heating can be made uniform.

特徴A8.前記第2所定配線パターンを利用して前記第2所定接続部と電気的に接続される接続対象(LEDドライバ126の第8出力端子162に電気的に接続されているパッド)において前記第2所定配線パターンが接続される箇所は、前記第2所定接続部からの前記第2所定配線パターンの引き出し方向を含む所定の1軸の方向(図8(a)及び図8(c)における第2方向DR2)で見た場合に、前記第2所定接続部を基準として、当該第2所定接続部からの前記第2所定配線パターンの引き出し方向とは逆方向に存在しており、
前記第2所定配線パターンは、前記第1所定接続部からの前記第1所定配線パターンの引き出し方向と同一の方向に前記第2所定接続部から引き出された後に、前記所定の1軸の方向で見た場合に前記第2所定接続部を基準として前記逆方向側に引き回されていることを特徴とする特徴A1乃至A7のいずれか1に記載の遊技機。
Feature A8. The second predetermined in a connection target (a pad electrically connected to the eighth output terminal 162 of the LED driver 126) that is electrically connected to the second predetermined connection portion using the second predetermined wiring pattern. The location where the wiring pattern is connected is the direction of a predetermined axis including the drawing direction of the second predetermined wiring pattern from the second predetermined connection portion (second direction in FIGS. 8A and 8C). When viewed in DR2), the second predetermined connection portion is used as a reference and exists in the direction opposite to the drawing direction of the second predetermined wiring pattern from the second predetermined connection portion.
The second predetermined wiring pattern is drawn from the second predetermined connection portion in the same direction as the drawing direction of the first predetermined wiring pattern from the first predetermined connection portion, and then in the direction of the predetermined one axis. The gaming machine according to any one of features A1 to A7, wherein the gaming machine is routed in the opposite direction with respect to the second predetermined connection portion when viewed.

特徴A8によれば、第2所定配線パターンが所定の1軸の方向で見た場合に第2所定接続部を基準として第2所定接続部からの第2所定配線パターンの引き出し方向とは逆方向に存在する箇所で接続対象に接続される構成においても、第2所定配線パターンは、第1所定接続部からの第1所定配線パターンの引き出し方向と同一の方向に第2所定接続部から引き出されている。これにより、リフロー工程の加熱初期段階において一対の第1所定接続部及び第2所定接続部内の温度分布に差が生じる可能性を低減することができる。 According to the feature A8, when the second predetermined wiring pattern is viewed in the direction of the predetermined one axis, the direction opposite to the drawing direction of the second predetermined wiring pattern from the second predetermined connection portion with respect to the second predetermined connection portion. The second predetermined wiring pattern is drawn out from the second predetermined connection portion in the same direction as the drawing direction of the first predetermined wiring pattern from the first predetermined connection portion even in the configuration in which the second predetermined wiring pattern is connected to the connection target at the location existing in. ing. As a result, it is possible to reduce the possibility that the temperature distribution in the pair of the first predetermined connection portion and the second predetermined connection portion will be different in the initial heating stage of the reflow step.

特徴A9.前記所定電子部品は、当該所定電子部品の厚みの方向に直交する第1方向の寸法が、当該所定電子部品の厚みの方向に直交する第2方向の寸法よりも大きい構成であり、
前記第1所定配線パターンの前記第1所定接続部からの引き出し方向及び前記第2所定配線パターンの前記第2所定接続部からの引き出し方向の少なくとも一方は、前記第1方向に直交する方向又は略直交する方向であることを特徴とする特徴A1乃至A8のいずれか1に記載の遊技機。
Feature A9. The predetermined electronic component has a configuration in which the dimension in the first direction orthogonal to the thickness direction of the predetermined electronic component is larger than the dimension in the second direction orthogonal to the thickness direction of the predetermined electronic component.
At least one of the drawing direction of the first predetermined wiring pattern from the first predetermined connection portion and the drawing direction of the second predetermined wiring pattern from the second predetermined connection portion is a direction orthogonal to the first direction or abbreviated. The gaming machine according to any one of features A1 to A8, characterized in that the directions are orthogonal to each other.

特徴A9によれば、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。これにより、所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、所定電子部品自体が破損することを防止できる。 According to the feature A9, when the predetermined electronic component is distorted, the maximum value of the stress that can be applied to the connection point between the predetermined electronic component and the predetermined board can be reduced, and the stress that can be applied to the predetermined electronic component itself can be reduced. The maximum value of can be reduced. As a result, it is possible to prevent the connection point between the predetermined electronic component and the predetermined board from being damaged, and it is possible to prevent the predetermined electronic component itself from being damaged.

特徴A10.前記第1所定接続部、前記第2所定接続部、前記第1所定配線パターン及び前記第2所定配線パターンは、前記所定基板における一方側の板面である所定実装面(第1装飾基板56の第1実装面84)に設けられており、
前記第1所定配線パターン及び前記第2所定配線パターンの少なくとも一方は、前記所定実装面において直線状に延びる配線パターンであることを特徴とする特徴A9に記載の遊技機。
Feature A10. The first predetermined connection portion, the second predetermined connection portion, the first predetermined wiring pattern, and the second predetermined wiring pattern are a predetermined mounting surface (the first decorative substrate 56) which is a plate surface on one side of the predetermined board. It is provided on the first mounting surface 84), and is provided on the first mounting surface 84).
The gaming machine according to feature A9, wherein at least one of the first predetermined wiring pattern and the second predetermined wiring pattern is a wiring pattern extending linearly on the predetermined mounting surface.

特徴A10によれば、第1所定配線パターン及び第2所定配線パターンの少なくとも一方は、所定実装面において直線状に延びている。このため、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。これにより、所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、所定電子部品自体が破損することを防止できる。 According to the feature A10, at least one of the first predetermined wiring pattern and the second predetermined wiring pattern extends linearly on the predetermined mounting surface. Therefore, when the predetermined substrate is distorted, the maximum value of the stress that can act on the connection point between the predetermined electronic component and the predetermined substrate can be reduced, and the maximum value of the stress that can act on the predetermined electronic component itself can be reduced. Can be reduced. As a result, it is possible to prevent the connection point between the predetermined electronic component and the predetermined board from being damaged, and it is possible to prevent the predetermined electronic component itself from being damaged.

特徴A11.前記所定基板は、前記所定実装面から当該所定基板の厚みの方向に延びる非貫通の所定ビアホール(ビアホール174,175)又は当該所定基板を厚みの方向に貫通する所定スルーホール(第1スルーホール383、第2スルーホール384)を備えており、
前記第1所定配線パターン及び前記第2所定配線パターンの少なくとも一方は、前記所定実装面において前記第1所定接続部又は前記第2所定接続部と、前記所定ビアホール又は前記所定スルーホールとを電気的に接続する直線状の配線パターンであることを特徴とする特徴A10に記載の遊技機。
Feature A11. The predetermined substrate is a non-penetrating predetermined via hole (via holes 174, 175) extending from the predetermined mounting surface in the thickness direction of the predetermined substrate, or a predetermined through hole (first through hole 383) penetrating the predetermined substrate in the thickness direction. , 2nd through hole 384)
At least one of the first predetermined wiring pattern and the second predetermined wiring pattern electrically connects the first predetermined connection portion or the second predetermined connection portion and the predetermined via hole or the predetermined through hole on the predetermined mounting surface. The gaming machine according to feature A10, which is characterized by having a linear wiring pattern connected to the machine.

特徴A11によれば、所定基板に所定ビアホール又は所定スルーホールを設け、第1所定配線パターン及び第2所定配線パターンの少なくとも一方を直線状の配線パターンとすることにより、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。 According to the feature A11, when a predetermined via hole or a predetermined through hole is provided on a predetermined board and at least one of the first predetermined wiring pattern and the second predetermined wiring pattern is a linear wiring pattern, the predetermined board is distorted. In the above, the maximum value of the stress that can act on the connection point between the predetermined electronic component and the predetermined substrate can be reduced, and the maximum value of the stress that can act on the predetermined electronic component itself can be reduced.

特徴A12.前記所定基板は、
前記第1所定接続部から引き出されている第3所定配線パターン(第2配線パターン172b,294b,386b)と、
前記第2所定接続部から引き出されている第4所定配線パターン(第4配線パターン172d,294d,386d)と、
を備えており、
前記所定電子部品は、当該所定電子部品の厚みの方向に直交する第1方向の寸法が、当該所定電子部品の厚みの方向に直交する第2方向の寸法よりも大きい構成であり、
前記第1所定配線パターンの前記第1所定接続部からの引き出し方向、前記第2所定配線パターンの前記第2所定接続部からの引き出し方向、前記第3所定配線パターンの前記第1所定接続部からの引き出し方向及び前記第4所定配線パターンの前記第2所定接続部からの引き出し方向は、前記第1方向に直交する方向又は略直交する方向であることを特徴とする特徴A1乃至A11のいずれか1に記載の遊技機。
Feature A12. The predetermined substrate is
A third predetermined wiring pattern (second wiring pattern 172b, 294b, 386b) drawn from the first predetermined connection portion and
The fourth predetermined wiring pattern (fourth wiring pattern 172d, 294d, 386d) drawn from the second predetermined connection portion and
Equipped with
The predetermined electronic component has a configuration in which the dimension in the first direction orthogonal to the thickness direction of the predetermined electronic component is larger than the dimension in the second direction orthogonal to the thickness direction of the predetermined electronic component.
The drawing direction of the first predetermined wiring pattern from the first predetermined connection portion, the drawing direction of the second predetermined wiring pattern from the second predetermined connection portion, and the drawing direction of the third predetermined wiring pattern from the first predetermined connection portion. The drawing direction of the fourth predetermined wiring pattern and the drawing direction of the fourth predetermined wiring pattern from the second predetermined connection portion are any of the features A1 to A11 characterized in that they are orthogonal to the first direction or substantially orthogonal to the first direction. The gaming machine according to 1.

特徴A12によれば、所定電子部品の第1方向の寸法が第2方向の寸法よりも大きい構成において、第1所定配線パターンの第1所定接続部からの引き出し方向、第2所定配線パターンの第2所定接続部からの引き出し方向、第3所定配線パターンの第1所定接続部からの引き出し方向及び第4所定配線パターンの第2所定接続部からの引き出し方向は、第1方向に直交する方向又は略直交する方向である。このため、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。 According to the feature A12, in a configuration in which the dimension of the predetermined electronic component in the first direction is larger than the dimension of the second direction, the direction of drawing out the first predetermined wiring pattern from the first predetermined connection portion and the second predetermined wiring pattern are the first. 2 The drawing direction from the predetermined connection portion, the drawing direction of the third predetermined wiring pattern from the first predetermined connection portion, and the drawing direction of the fourth predetermined wiring pattern from the second predetermined connection portion are directions orthogonal to the first direction or. The directions are approximately orthogonal to each other. Therefore, when the predetermined substrate is distorted, the maximum value of the stress that can act on the connection point between the predetermined electronic component and the predetermined substrate can be reduced, and the maximum value of the stress that can act on the predetermined electronic component itself can be reduced. Can be reduced.

特徴A13.前記所定電子部品は、コンデンサ(第1の実施形態におけるバイパスコンデンサ85,97、第2の実施形態におけるバイパスコンデンサ291、第4の実施形態におけるバイパスコンデンサ381)又は抵抗器(第1の実施形態における小型チップ抵抗器87,101)であることを特徴とする特徴A1乃至A12のいずれか1に記載の遊技機。 Feature A13. The predetermined electronic component is a capacitor (bypass capacitor 85, 97 in the first embodiment, bypass capacitor 291 in the second embodiment, bypass capacitor 381 in the fourth embodiment) or a resistor (in the first embodiment). The gaming machine according to any one of features A1 to A12, which is a small chip resistor 87,101).

特徴A13によれば、上記特徴A1の構成を備え、第1所定接続部の中心から見て第1所定配線パターンが引き出されている当該第1所定接続部の辺が存在する方向は、第2所定接続部の中心から見て第2所定配線パターンが引き出されている当該第2所定接続部の辺が存在する方向と同一の方向である。このため、リフロー工程の加熱初期段階における一対の第1所定接続部及び第2所定接続部内の温度分布を揃えることができるとともに、当該第1所定接続部及び第2所定接続部の上に塗布された半田ペーストが溶融する態様を揃えることができる。これにより、所定基板の法線方向を回転軸としてコンデンサ又は抵抗器が回転することを防止できるとともに、コンデンサ又は抵抗器が1つの接続部(第1所定接続部又は第2所定接続部)の上に1つの電極(第1所定電極又は第2所定電極)のみで立ち上がる所謂チップ立ちが発生することを防止できる。よって、第1所定電極と第1所定接続部との電気的な接続面積を確保することができるとともに、第2所定電極と第2所定接続部との電気的な接続面積を確保することができる。 According to the feature A13, the direction in which the side of the first predetermined connection portion having the configuration of the above feature A1 and the side of the first predetermined connection portion from which the first predetermined wiring pattern is drawn out when viewed from the center of the first predetermined connection portion exists is the second direction. The direction is the same as the direction in which the side of the second predetermined connection portion from which the second predetermined wiring pattern is drawn out is present when viewed from the center of the predetermined connection portion. Therefore, the temperature distribution in the pair of the first predetermined connection portion and the second predetermined connection portion in the initial heating stage of the reflow step can be made uniform, and the temperature distribution is applied on the first predetermined connection portion and the second predetermined connection portion. It is possible to arrange the mode in which the solder paste is melted. As a result, it is possible to prevent the capacitor or the resistor from rotating about the normal direction of the predetermined board as the rotation axis, and the capacitor or the resistor is on one connection portion (first predetermined connection portion or second predetermined connection portion). It is possible to prevent the so-called chip standing that rises with only one electrode (first predetermined electrode or second predetermined electrode). Therefore, it is possible to secure an electrical connection area between the first predetermined electrode and the first predetermined connection portion, and it is possible to secure an electrical connection area between the second predetermined electrode and the second predetermined connection portion. ..

特徴A14.所定電子部品(第1の実施形態におけるバイパスコンデンサ85,97、小型チップ抵抗器87,101、第2の実施形態におけるバイパスコンデンサ291、第4の実施形態におけるバイパスコンデンサ381)が実装されている所定基板(第1の実施形態における第1装飾基板56、第2装飾基板57、第4の実施形態における発光基板301)を備えた遊技機において、
前記所定電子部品は、一対の電極として、第1所定電極(第1電極85a,87a,291a,381a)及び第2所定電極(第2電極85b,87b,291b,381b)を備えており、
前記所定基板は、
前記第1所定電極が電気的に接続される第1所定接続部(第1パッド171a,176a,293a,382a)と、
前記第1所定接続部から引き出されている第1所定配線パターン(第1配線パターン172a,181a,294a,386a、第2配線パターン172b,294b,386b)と、
前記第2所定電極が電気的に接続される第2所定接続部(第2パッド171b,176b,293b,382b)と、
前記第2所定接続部から引き出されている第2所定配線パターン(第2配線パターン181b、第3配線パターン172c,294c,386c、第4配線パターン172d,294d,386d)と、
を備えており、
前記第1所定配線パターンの前記第1所定接続部からの引き出し方向は、前記第2所定配線パターンの前記第2所定接続部からの引き出し方向と同一の方向であることを特徴とする遊技機。
Feature A14. Predetermined electronic components (bypass capacitors 85, 97 in the first embodiment, small chip resistors 87, 101, bypass capacitors 291 in the second embodiment, bypass capacitors 381 in the fourth embodiment) are mounted. In a gaming machine provided with a substrate (first decorative substrate 56 in the first embodiment, second decorative substrate 57, light emitting substrate 301 in the fourth embodiment).
The predetermined electronic component includes a first predetermined electrode (first electrode 85a, 87a, 291a, 381a) and a second predetermined electrode (second electrode 85b, 87b, 291b, 381b) as a pair of electrodes.
The predetermined substrate is
A first predetermined connection portion (first pad 171a, 176a, 293a, 382a) to which the first predetermined electrode is electrically connected, and
The first predetermined wiring pattern (first wiring pattern 172a, 181a, 294a, 386a, second wiring pattern 172b, 294b, 386b) drawn from the first predetermined connection portion.
A second predetermined connection portion (second pad 171b, 176b, 293b, 382b) to which the second predetermined electrode is electrically connected and a second predetermined connection portion (second pad 171b, 176b, 293b, 382b).
The second predetermined wiring pattern (second wiring pattern 181b, third wiring pattern 172c, 294c, 386c, fourth wiring pattern 172d, 294d, 386d) drawn from the second predetermined connection portion.
Equipped with
A gaming machine characterized in that the drawing direction of the first predetermined wiring pattern from the first predetermined connecting portion is the same as the drawing direction of the second predetermined wiring pattern from the second predetermined connecting portion.

特徴A14によれば、第1所定配線パターンの第1所定接続部からの引き出し方向が、第2所定配線パターンの第2所定接続部からの引き出し方向と同一の方向であるため、リフロー工程の加熱初期段階において一対の第1所定接続部及び第2所定接続部内の温度分布に差が生じる可能性を低減することができるとともに、当該第1所定接続部及び第2所定接続部の上に塗布された半田ペーストが溶融する態様を揃えることができる。これにより、所定基板の法線方向を回転軸として所定電子部品が回転することを防止できるとともに、所定電子部品が1つの接続部(第1所定接続部又は第2所定接続部)の上に1つの電極(第1所定電極又は第2所定電極)のみで立ち上がる所謂チップ立ちが発生することを防止できる。よって、第1所定電極と第1所定接続部との電気的な接続面積を確保することができるとともに、第2所定電極と第2所定接続部との電気的な接続面積を確保することができる。 According to the feature A14, since the drawing direction of the first predetermined wiring pattern from the first predetermined connection portion is the same as the drawing direction of the second predetermined wiring pattern from the second predetermined connection portion, the heating of the reflow step is performed. In the initial stage, it is possible to reduce the possibility that the temperature distribution in the pair of the first predetermined connection portion and the second predetermined connection portion is different, and the coating is applied on the first predetermined connection portion and the second predetermined connection portion. It is possible to arrange the mode in which the solder paste is melted. As a result, it is possible to prevent the predetermined electronic component from rotating about the normal direction of the predetermined substrate as the rotation axis, and the predetermined electronic component is placed on one connection portion (first predetermined connection portion or second predetermined connection portion). It is possible to prevent so-called chip standing that rises only with one electrode (first predetermined electrode or second predetermined electrode). Therefore, it is possible to secure an electrical connection area between the first predetermined electrode and the first predetermined connection portion, and it is possible to secure an electrical connection area between the second predetermined electrode and the second predetermined connection portion. ..

なお、特徴A1〜A14の構成に対して、特徴A1〜A14、特徴B1〜B12、特徴C1〜C12、特徴D1〜D12、特徴E1〜E6、特徴F1〜F15、特徴G1、特徴H1のうちいずれか1又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。 It should be noted that any of the features A1 to A14, the features B1 to B12, the features C1 to C12, the features D1 to D12, the features E1 to E6, the features F1 to F15, the features G1, and the features H1 with respect to the configuration of the features A1 to A14. Or one or more configurations may be applied. This makes it possible to produce a synergistic effect due to the combined configuration.

<特徴B群>
特徴B1.所定電子部品(第1の実施形態におけるバイパスコンデンサ85,97、小型チップ抵抗器87,101、第2の実施形態におけるバイパスコンデンサ291、第4の実施形態におけるバイパスコンデンサ381)が実装されている所定基板(第1の実施形態における第1装飾基板56、第2装飾基板57、第4の実施形態における発光基板301)を備えた遊技機において、
前記所定電子部品は、当該所定電子部品の厚みの方向に直交する第1方向の寸法が、当該所定電子部品の厚みの方向に直交する第2方向の寸法よりも大きい構成であり、
前記所定基板は、
前記所定電子部品の電極(第1電極85a,87a,291a,381a、第2電極85b,87b,291b,381b)が電気的に接続される所定接続部(第1パッド171a,176a,293a,382a、第2パッド171b,176b,293b,382b)と、
当該所定接続部から引き出されている所定配線パターン(第1配線パターン172a,181a,294a,386a、第2配線パターン172b,294b,386b、第2配線パターン181b、第3配線パターン172c,294c,386c、第4配線パターン172d,294d,386d)と、
を備え、
前記所定配線パターンの前記所定接続部からの引き出し方向は、前記第1方向に対して直交する方向又は略直交する方向であることを特徴とする遊技機。
<Characteristic B group>
Feature B1. Predetermined electronic components (bypass capacitors 85, 97 in the first embodiment, small chip resistors 87, 101, bypass capacitors 291 in the second embodiment, bypass capacitors 381 in the fourth embodiment) are mounted. In a gaming machine provided with a substrate (first decorative substrate 56 in the first embodiment, second decorative substrate 57, light emitting substrate 301 in the fourth embodiment).
The predetermined electronic component has a configuration in which the dimension in the first direction orthogonal to the thickness direction of the predetermined electronic component is larger than the dimension in the second direction orthogonal to the thickness direction of the predetermined electronic component.
The predetermined substrate is
Predetermined connection portions (first pads 171a, 176a, 293a, 382a) to which the electrodes of the predetermined electronic component (first electrodes 85a, 87a, 291a, 381a, second electrodes 85b, 87b, 291b, 381b) are electrically connected. , 2nd pads 171b, 176b, 293b, 382b) and
Predetermined wiring patterns (first wiring pattern 172a, 181a, 294a, 386a, second wiring pattern 172b, 294b, 386b, second wiring pattern 181b, third wiring pattern 172c, 294c, 386c) drawn from the predetermined connection portion. , 4th wiring pattern 172d, 294d, 386d) and
Equipped with
A gaming machine characterized in that the drawing direction of the predetermined wiring pattern from the predetermined connection portion is a direction orthogonal to the first direction or a direction substantially orthogonal to the first direction.

特徴B1によれば、所定配線パターンの所定接続部からの引き出し方向は、第1方向に対して直交する方向又は略直交する方向である。このため、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。これにより、所定電子部品と所定基板との接続箇所が破損することを防止できる。また、所定電子部品自体に作用し得る応力の最大値を低減することにより、所定電子部品自体が破損することを防止できる。 According to the feature B1, the drawing direction of the predetermined wiring pattern from the predetermined connection portion is a direction orthogonal to the first direction or a direction substantially orthogonal to the first direction. Therefore, when the predetermined substrate is distorted, the maximum value of the stress that can act on the connection point between the predetermined electronic component and the predetermined substrate can be reduced, and the maximum value of the stress that can act on the predetermined electronic component itself can be reduced. Can be reduced. As a result, it is possible to prevent the connection point between the predetermined electronic component and the predetermined board from being damaged. Further, by reducing the maximum value of the stress that can act on the predetermined electronic component itself, it is possible to prevent the predetermined electronic component itself from being damaged.

特徴B2.前記所定接続部及び前記所定配線パターンは、前記所定基板における一方側の板面である所定実装面(第1装飾基板56の第1実装面84)に設けられており、
前記所定配線パターンは、前記所定実装面において直線状に延びる配線パターンであることを特徴とする特徴B1に記載の遊技機。
Feature B2. The predetermined connection portion and the predetermined wiring pattern are provided on a predetermined mounting surface (first mounting surface 84 of the first decorative substrate 56) which is a plate surface on one side of the predetermined board.
The gaming machine according to feature B1, wherein the predetermined wiring pattern is a wiring pattern extending linearly on the predetermined mounting surface.

特徴B2によれば、所定配線パターンは所定実装面において直線状に延びている。このため、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。これにより、所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、所定電子部品自体が破損することを防止できる。 According to the feature B2, the predetermined wiring pattern extends linearly on the predetermined mounting surface. Therefore, when the predetermined substrate is distorted, the maximum value of the stress that can act on the connection point between the predetermined electronic component and the predetermined substrate can be reduced, and the maximum value of the stress that can act on the predetermined electronic component itself can be reduced. Can be reduced. As a result, it is possible to prevent the connection point between the predetermined electronic component and the predetermined board from being damaged, and it is possible to prevent the predetermined electronic component itself from being damaged.

特徴B3.前記所定基板は、前記所定実装面から当該所定基板の厚みの方向に延びる非貫通の所定ビアホール(ビアホール174,175)又は前記所定基板を厚みの方向に貫通する所定スルーホール(第1スルーホール383、第2スルーホール384)を備えており、
前記所定配線パターンは、前記所定実装面において前記所定接続部と前記所定ビアホール又は前記所定スルーホールとを電気的に接続する直線状の配線パターンであることを特徴とする特徴B2に記載の遊技機。
Feature B3. The predetermined substrate is a non-penetrating predetermined via hole (via holes 174, 175) extending from the predetermined mounting surface in the thickness direction of the predetermined substrate, or a predetermined through hole (first through hole 383) penetrating the predetermined substrate in the thickness direction. , 2nd through hole 384)
The gaming machine according to feature B2, wherein the predetermined wiring pattern is a linear wiring pattern that electrically connects the predetermined connection portion and the predetermined via hole or the predetermined through hole on the predetermined mounting surface. ..

特徴B3によれば、所定基板に所定ビアホール又は所定スルーホールを設け、所定配線パターンを直線状の配線パターンとすることにより、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。 According to the feature B3, when a predetermined via hole or a predetermined through hole is provided on a predetermined board and the predetermined wiring pattern is a linear wiring pattern, the predetermined electronic component and the predetermined board are connected to each other when the predetermined board is distorted. The maximum value of the stress that can act on the location can be reduced, and the maximum value of the stress that can act on the predetermined electronic component itself can be reduced.

特徴B4.前記所定電子部品は、第1所定電極(第1電極85a,87a,291a,381a)及び第2所定電極(第2電極85b,87b,291b,381b)を備えており、
前記所定基板は、
前記第1所定電極が電気的に接続される前記所定接続部である第1所定接続部(第1パッド171a,176a,293a,382a)と、
前記第1所定接続部に電気的に接続されている前記所定配線パターンである第1所定配線パターン(第1配線パターン172a,181a,294a,386a、第2配線パターン172b,294b,386b)と、
前記第2所定電極が電気的に接続される前記所定接続部である第2所定接続部(第2パッド171b,176b,293b,382b)と、
前記第2所定接続部に電気的に接続されている前記所定配線パターンである第2所定配線パターン(第2配線パターン181b、第3配線パターン172c,294c,386c、第4配線パターン172d,294d,386d)と、
を備えており、
前記第1所定配線パターンの前記第1所定接続部からの引き出し方向及び前記第2所定配線パターンの前記第2所定接続部からの引き出し方向は、前記第1方向に直交する方向又は略直交する方向であることを特徴とする特徴B1乃至B3のいずれか1に記載の遊技機。
Feature B4. The predetermined electronic component includes a first predetermined electrode (first electrode 85a, 87a, 291a, 381a) and a second predetermined electrode (second electrode 85b, 87b, 291b, 381b).
The predetermined substrate is
The first predetermined connection portion (first pad 171a, 176a, 293a, 382a), which is the predetermined connection portion to which the first predetermined electrode is electrically connected, and
The first predetermined wiring pattern (first wiring pattern 172a, 181a, 294a, 386a, second wiring pattern 172b, 294b, 386b), which is the predetermined wiring pattern electrically connected to the first predetermined connection portion,
The second predetermined connection portion (second pad 171b, 176b, 293b, 382b), which is the predetermined connection portion to which the second predetermined electrode is electrically connected, and
The second predetermined wiring pattern (second wiring pattern 181b, third wiring pattern 172c, 294c, 386c, fourth wiring pattern 172d, 294d, which is the predetermined wiring pattern electrically connected to the second predetermined connection portion, 386d) and
Equipped with
The drawing direction of the first predetermined wiring pattern from the first predetermined connection portion and the drawing direction of the second predetermined wiring pattern from the second predetermined connection portion are directions orthogonal to the first direction or substantially orthogonal to the first direction. The gaming machine according to any one of features B1 to B3.

特徴B4によれば、第1所定配線パターンの第1所定接続部からの引き出し方向及び第2所定配線パターンの第2所定接続部からの引き出し方向は、第1方向に直交する方向又は略直交する方向である。このため、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。これにより、所定電子部品と所定基板との接続箇所が破損することを防止できる。また、所定電子部品自体に作用し得る応力の最大値を低減することにより、所定電子部品自体が破損することを防止できる。 According to the feature B4, the drawing direction of the first predetermined wiring pattern from the first predetermined connection portion and the drawing direction of the second predetermined wiring pattern from the second predetermined connection portion are orthogonal to the first direction or substantially orthogonal to each other. The direction. Therefore, when the predetermined substrate is distorted, the maximum value of the stress that can act on the connection point between the predetermined electronic component and the predetermined substrate can be reduced, and the maximum value of the stress that can act on the predetermined electronic component itself can be reduced. Can be reduced. As a result, it is possible to prevent the connection point between the predetermined electronic component and the predetermined board from being damaged. Further, by reducing the maximum value of the stress that can act on the predetermined electronic component itself, it is possible to prevent the predetermined electronic component itself from being damaged.

特徴B5.前記第1所定接続部の中心から見て前記第1所定配線パターンが引き出されている当該第1所定接続部の辺が存在する方向は、前記第2所定接続部の中心から見て前記第2所定配線パターンが引き出されている当該第2所定接続部の辺が存在する方向と同一の方向であることを特徴とする特徴B4に記載の遊技機。 Feature B5. The direction in which the side of the first predetermined connection portion from which the first predetermined wiring pattern is pulled out is present when viewed from the center of the first predetermined connection portion is the second direction when viewed from the center of the second predetermined connection portion. The gaming machine according to feature B4, wherein the side of the second predetermined connection portion from which the predetermined wiring pattern is drawn is in the same direction as the existing direction.

特徴B5によれば、リフロー工程の加熱初期段階における第1所定接続部及び第2所定接続部内の温度分布を揃えることができるとともに、第1所定接続部及び第2所定接続部の上に塗布された半田ペーストが溶融する態様を揃えることができる。これにより、所定基板の法線方向を回転軸として所定電子部品が回転することを防止できるとともに、所定電子部品が1つの接続部(第1所定接続部又は第2所定接続部)の上に1つの電極(第1所定電極又は第2所定電極)のみで立ち上がる所謂チップ立ちが発生することを防止できる。よって、第1所定電極と第1所定接続部との電気的な接続面積を確保することができるとともに、第2所定電極と第2所定接続部との電気的な接続面積を確保することができる。 According to the feature B5, the temperature distribution in the first predetermined connection portion and the second predetermined connection portion in the initial heating stage of the reflow process can be made uniform, and the temperature distribution is applied on the first predetermined connection portion and the second predetermined connection portion. It is possible to arrange the mode in which the solder paste is melted. As a result, it is possible to prevent the predetermined electronic component from rotating about the normal direction of the predetermined substrate as the rotation axis, and the predetermined electronic component is placed on one connection portion (first predetermined connection portion or second predetermined connection portion). It is possible to prevent so-called chip standing that rises only with one electrode (first predetermined electrode or second predetermined electrode). Therefore, it is possible to secure an electrical connection area between the first predetermined electrode and the first predetermined connection portion, and it is possible to secure an electrical connection area between the second predetermined electrode and the second predetermined connection portion. ..

特徴B6.前記所定電子部品は、一対の電極として、前記第1所定電極及び前記第2所定電極を備えていることを特徴とする特徴B4又はB5に記載の遊技機。 Feature B6. The gaming machine according to feature B4 or B5, wherein the predetermined electronic component includes the first predetermined electrode and the second predetermined electrode as a pair of electrodes.

特徴B6によれば、上記特徴B4の構成を備え、第1所定接続部の中心から見て第1所定配線パターンの第1所定接続部からの引き出し位置が存在する方向は、第2所定接続部の中心から見て第2所定配線パターンの第2所定接続部からの引き出し位置が存在する方向と同一の方向であるため、リフロー工程の加熱初期段階における一対の第1所定接続部及び第2所定接続部内の温度分布を揃えることができるとともに、当該一対の第1所定接続部及び第2所定接続部の上に塗布された半田ペーストが溶融する態様を揃えることができる。これにより、所定基板の法線方向を回転軸として所定電子部品が回転することを防止できるとともに、所定電子部品が1つの接続部(第1所定接続部又は第2所定接続部)の上に1つの電極(第1所定電極又は第2所定電極)のみで立ち上がる所謂チップ立ちが発生することを防止できる。よって、第1所定電極と第1所定接続部との電気的な接続面積を確保することができるとともに、第2所定電極と第2所定接続部との電気的な接続面積を確保することができる。 According to the feature B6, the configuration of the feature B4 is provided, and the direction in which the lead-out position of the first predetermined wiring pattern from the first predetermined connection portion exists when viewed from the center of the first predetermined connection portion is the second predetermined connection portion. Since the drawing position from the second predetermined connection portion of the second predetermined wiring pattern is in the same direction as the direction in which the second predetermined connection pattern exists, the pair of first predetermined connection portions and the second predetermined connection portion in the initial heating stage of the reflow process. The temperature distribution in the connection portion can be made uniform, and the mode in which the solder paste applied on the pair of the first predetermined connection portion and the second predetermined connection portion is melted can be made uniform. As a result, it is possible to prevent the predetermined electronic component from rotating about the normal direction of the predetermined substrate as the rotation axis, and the predetermined electronic component is placed on one connection portion (first predetermined connection portion or second predetermined connection portion). It is possible to prevent so-called chip standing that rises only with one electrode (first predetermined electrode or second predetermined electrode). Therefore, it is possible to secure an electrical connection area between the first predetermined electrode and the first predetermined connection portion, and it is possible to secure an electrical connection area between the second predetermined electrode and the second predetermined connection portion. ..

特徴B7.前記第1所定接続部は、前記第1所定配線パターンを介して当該第1所定接続部よりも面積の広い第1金属領域(GNDプレーン層93)に電気的に接続されており、
前記第2所定接続部は、前記第2所定配線パターンを介して当該第2所定接続部よりも面積の広い第2金属領域(電源プレーン層94)に電気的に接続されていることを特徴とする特徴B4乃至B6のいずれか1に記載の遊技機。
Feature B7. The first predetermined connection portion is electrically connected to a first metal region (GND plane layer 93) having a larger area than the first predetermined connection portion via the first predetermined wiring pattern.
The second predetermined connection portion is characterized in that it is electrically connected to a second metal region (power plane layer 94) having a larger area than the second predetermined connection portion via the second predetermined wiring pattern. The gaming machine according to any one of B4 to B6.

特徴B7によれば、所定接続部(第1所定接続部又は第2所定接続部)において面積の広い金属領域(第1金属領域又は第2金属領域)に電気的に接続されている所定配線パターン(第1所定配線パターン又は第2所定配線パターン)の引き出し部が存在する辺はリフロー工程の加熱初期段階において温度上昇が遅れ易いが、第1所定接続部の中心から見て加熱初期段階にて温度上昇が遅れやすい辺が存在している方向は、第2所定接続部の中心から見て加熱初期段階にて温度上昇が遅れやすい辺が存在している方向と同一の方向である。これにより、当該加熱初期段階における第1所定接続部及び第2所定接続部内の温度分布を揃えることができる。 According to the feature B7, a predetermined wiring pattern electrically connected to a metal region (first metal region or second metal region) having a large area in a predetermined connection portion (first predetermined connection portion or second predetermined connection portion). The side where the lead-out portion of (the first predetermined wiring pattern or the second predetermined wiring pattern) exists tends to be delayed in temperature rise in the initial heating stage of the reflow process, but in the initial heating stage when viewed from the center of the first predetermined connection portion. The direction in which the side where the temperature rise is likely to be delayed is the same as the direction in which the side where the temperature rise is likely to be delayed exists in the initial stage of heating when viewed from the center of the second predetermined connection portion. As a result, the temperature distributions in the first predetermined connection portion and the second predetermined connection portion in the initial stage of heating can be made uniform.

特徴B8.前記第1所定接続部から引き出されている配線パターンは、前記第1所定配線パターンのみであり、
前記第2所定接続部から引き出されている配線パターンは、前記第2所定配線パターンのみであることを特徴とする特徴B4乃至B7のいずれか1に記載の遊技機。
Feature B8. The wiring pattern drawn out from the first predetermined connection portion is only the first predetermined wiring pattern.
The gaming machine according to any one of features B4 to B7, wherein the wiring pattern drawn out from the second predetermined connection portion is only the second predetermined wiring pattern.

特徴B8によれば、上記特徴B4の構成を備え、第1所定配線パターンの第1所定接続部からの引き出し方向及び第2所定配線パターンの第2所定接続部からの引き出し方向が第1方向に直交する方向又は略直交する方向である構成において、第1所定接続部から引き出されている配線パターンは第1所定配線パターンのみであるとともに、第2所定接続部から引き出されている配線パターンは第2所定配線パターンのみである。このため、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。 According to the feature B8, the configuration of the feature B4 is provided, and the lead-out direction of the first predetermined wiring pattern from the first predetermined connection portion and the lead-out direction of the second predetermined wiring pattern from the second predetermined connection portion are in the first direction. In a configuration that is orthogonal or substantially orthogonal, the wiring pattern drawn out from the first predetermined connection portion is only the first predetermined wiring pattern, and the wiring pattern drawn out from the second predetermined connection portion is the first. 2 Only a predetermined wiring pattern. Therefore, when the predetermined substrate is distorted, the maximum value of the stress that can act on the connection point between the predetermined electronic component and the predetermined substrate can be reduced, and the maximum value of the stress that can act on the predetermined electronic component itself can be reduced. Can be reduced.

特徴B9.前記所定基板は、
前記第1所定接続部から引き出されている第3所定配線パターン(第2配線パターン172b,294b,386b)と、
前記第2所定接続部から引き出されている第4所定配線パターン(第4配線パターン172d,294d,386d)と、
を備えており、
前記第3所定配線パターンの前記第1所定接続部からの引き出し方向及び前記第4所定配線パターンの前記第2所定接続部からの引き出し方向は、前記第1方向に直交する方向又は略直交する方向であることを特徴とする特徴B4乃至B7のいずれか1に記載の遊技機。
Feature B9. The predetermined substrate is
A third predetermined wiring pattern (second wiring pattern 172b, 294b, 386b) drawn from the first predetermined connection portion and
The fourth predetermined wiring pattern (fourth wiring pattern 172d, 294d, 386d) drawn from the second predetermined connection portion and
Equipped with
The drawing direction of the third predetermined wiring pattern from the first predetermined connection portion and the drawing direction of the fourth predetermined wiring pattern from the second predetermined connection portion are directions orthogonal to the first direction or substantially orthogonal to the first direction. The gaming machine according to any one of features B4 to B7.

特徴B9によれば、第1所定配線パターン、第2所定配線パターン、第3所定配線パターン及び第4所定配線パターンは、第1方向に直交する方向又は略直交する方向に延びている。このため、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。これにより、所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、所定電子部品自体が破損することを防止できる。 According to the feature B9, the first predetermined wiring pattern, the second predetermined wiring pattern, the third predetermined wiring pattern, and the fourth predetermined wiring pattern extend in a direction orthogonal to the first direction or a direction substantially orthogonal to the first direction. Therefore, when the predetermined substrate is distorted, the maximum value of the stress that can act on the connection point between the predetermined electronic component and the predetermined substrate can be reduced, and the maximum value of the stress that can act on the predetermined electronic component itself can be reduced. Can be reduced. As a result, it is possible to prevent the connection point between the predetermined electronic component and the predetermined board from being damaged, and it is possible to prevent the predetermined electronic component itself from being damaged.

特徴B10.前記第1所定接続部の中心から見て前記第1所定配線パターンが引き出されている当該第1所定接続部の辺が存在する方向は、前記第2所定接続部の中心から見て前記第2所定配線パターンが引き出されている当該第2所定接続部の辺が存在する方向と同一の方向であり、
前記第1所定接続部の中心から見て前記第3所定配線パターンが引き出されている当該第1所定接続部の辺が存在する方向は、前記第2所定接続部の中心から見て前記第4所定配線パターンが引き出されている当該第2所定接続部の辺が存在する方向と同一の方向であることを特徴とする特徴B9に記載の遊技機。
Feature B10. The direction in which the side of the first predetermined connection portion from which the first predetermined wiring pattern is pulled out exists when viewed from the center of the first predetermined connection portion is the direction in which the second predetermined connection portion is viewed from the center of the second predetermined connection portion. The direction is the same as the direction in which the side of the second predetermined connection portion from which the predetermined wiring pattern is drawn exists.
The direction in which the side of the first predetermined connection portion from which the third predetermined wiring pattern is drawn from the center of the first predetermined connection portion exists is the fourth direction as seen from the center of the second predetermined connection portion. The gaming machine according to feature B9, wherein the side of the second predetermined connection portion from which the predetermined wiring pattern is drawn is in the same direction as the existing direction.

特徴B10によれば、上記特徴B4の構成を備え、第1所定接続部の中心から見て第1所定配線パターンの第1所定接続部からの引き出し位置が存在する方向は、第2所定接続部の中心から見て第2所定配線パターンの第2所定接続部からの引き出し位置が存在する方向と同一の方向である構成において、第1所定接続部の中心から見て第3所定配線パターンの第1所定接続部からの引き出し位置が存在する方向は、第2所定接続部の中心から見て第4所定配線パターンの第2所定接続部からの引き出し位置が存在する方向と同一の方向である。このため、リフロー工程の加熱初期段階における第1所定接続部及び第2所定接続部内の温度分布を揃えることができるとともに、これら第1所定接続部及び第2所定接続部の上に塗布された半田ペーストが溶融する態様を揃えることができる。これにより、所定基板の法線方向を回転軸として所定電子部品が回転することを防止できるとともに、所定電子部品が一方の所定接続部の上に一方の所定電極のみで立ち上がる所謂チップ立ちが発生することを防止できる。よって、所定電極と所定接続部との電気的な接続面積を確保することができる。 According to the feature B10, the configuration of the feature B4 is provided, and the direction in which the lead-out position of the first predetermined wiring pattern from the first predetermined connection portion is present when viewed from the center of the first predetermined connection portion is the second predetermined connection portion. In a configuration in which the drawing position of the second predetermined wiring pattern from the second predetermined connection portion is in the same direction as seen from the center of the first predetermined connection portion, the third predetermined wiring pattern is viewed from the center of the first predetermined connection portion. 1 The direction in which the withdrawal position from the predetermined connection portion exists is the same as the direction in which the withdrawal position from the second predetermined connection portion of the fourth predetermined wiring pattern exists when viewed from the center of the second predetermined connection portion. Therefore, the temperature distribution in the first predetermined connection portion and the second predetermined connection portion in the initial heating stage of the reflow step can be made uniform, and the solder applied on the first predetermined connection portion and the second predetermined connection portion. It is possible to arrange the mode in which the paste melts. As a result, it is possible to prevent the predetermined electronic component from rotating about the normal direction of the predetermined substrate as the rotation axis, and at the same time, so-called chip standing occurs in which the predetermined electronic component stands up on one predetermined connection portion with only one predetermined electrode. Can be prevented. Therefore, it is possible to secure an electrical connection area between the predetermined electrode and the predetermined connection portion.

特徴B11.前記第1所定接続部は、前記第1所定配線パターンを介して当該第1所定接続部よりも面積の広い第1金属領域(GNDプレーン層93)に電気的に接続されており、
前記第3所定配線パターンは、前記第1所定接続部よりも面積の広い金属領域には接続されておらず、
前記第2所定接続部は、前記第2所定配線パターンを介して当該第2所定接続部よりも面積の広い第2金属領域(電源プレーン層94)に電気的に接続されており、
前記第4所定配線パターンは、前記第2所定接続部よりも面積の広い金属領域には接続されていないことを特徴とする特徴B9又はB10に記載の遊技機。
Feature B11. The first predetermined connection portion is electrically connected to a first metal region (GND plane layer 93) having a larger area than the first predetermined connection portion via the first predetermined wiring pattern.
The third predetermined wiring pattern is not connected to a metal region having a larger area than the first predetermined connection portion.
The second predetermined connection portion is electrically connected to a second metal region (power plane layer 94) having a larger area than the second predetermined connection portion via the second predetermined wiring pattern.
The gaming machine according to feature B9 or B10, wherein the fourth predetermined wiring pattern is not connected to a metal region having a larger area than the second predetermined connection portion.

特徴B11によれば、第1所定接続部から引き出されている第1所定配線パターン及び第3所定配線パターンのうち第1所定配線パターンのみが第1所定接続部よりも面積の広い金属領域に接続されているとともに、第2所定接続部から引き出されている第2所定配線パターン及び第4所定配線パターンのうち第2所定配線パターンのみが第2所定接続部よりも面積の広い金属領域に接続されている。このため、リフロー工程の加熱初期段階において、第1所定配線パターンの温度が上昇する態様と、第2所定配線パターンの温度が上昇する態様とに差が生じる可能性を低減することができる。また、第1所定接続部から引き出されている第3配線パターン及び第2所定接続部から引き出されている第4所定配線パターンは、面積の広い金属領域には電気的に接続されていない。このため、リフロー工程の加熱初期段階において、第3所定配線パターンの温度が上昇する態様と、第4所定配線パターンの温度が上昇する態様とに差が生じる可能性を低減することができる。これにより、第1所定接続部内の温度分布と第2所定接続部内の温度分布とに差が生じてしまうことを防止することができる。 According to the feature B11, only the first predetermined wiring pattern among the first predetermined wiring pattern and the third predetermined wiring pattern drawn out from the first predetermined connection portion is connected to the metal region having a larger area than the first predetermined connection portion. Of the second predetermined wiring pattern and the fourth predetermined wiring pattern drawn out from the second predetermined connection portion, only the second predetermined wiring pattern is connected to the metal region having a larger area than the second predetermined connection portion. ing. Therefore, it is possible to reduce the possibility that a difference occurs between the mode in which the temperature of the first predetermined wiring pattern rises and the mode in which the temperature of the second predetermined wiring pattern rises in the initial heating stage of the reflow step. Further, the third wiring pattern drawn from the first predetermined connection portion and the fourth predetermined wiring pattern drawn from the second predetermined connection portion are not electrically connected to the metal region having a large area. Therefore, it is possible to reduce the possibility that a difference occurs between the mode in which the temperature of the third predetermined wiring pattern rises and the mode in which the temperature of the fourth predetermined wiring pattern rises in the initial heating stage of the reflow step. This makes it possible to prevent a difference between the temperature distribution in the first predetermined connection portion and the temperature distribution in the second predetermined connection portion.

特徴B12.前記所定電子部品は、コンデンサ(第1の実施形態におけるバイパスコンデンサ85,97、第2の実施形態におけるバイパスコンデンサ291、第4の実施形態におけるバイパスコンデンサ381)又は抵抗器(第1の実施形態における小型チップ抵抗器87,101)であることを特徴とする特徴B1乃至B11のいずれか1に記載の遊技機。 Feature B12. The predetermined electronic component is a capacitor (bypass capacitor 85, 97 in the first embodiment, bypass capacitor 291 in the second embodiment, bypass capacitor 381 in the fourth embodiment) or a resistor (in the first embodiment). The gaming machine according to any one of features B1 to B11, which is a small chip resistor 87,101).

特徴B12によれば、上記特徴B1の構成を備え、所定配線パターンの所定接続部からの引き出し方向は、第1方向に対して直交する方向又は略直交する方向である。このため、所定基板に歪みが生じる場合において、コンデンサ又は抵抗器と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、コンデンサ又は抵抗器自体に作用し得る応力の最大値を低減することができる。コンデンサ又は抵抗器と所定基板との接続箇所に作用し得る応力の最大値を低減することにより、コンデンサ又は抵抗器と所定基板との接続箇所が破損することを防止できる。また、コンデンサ又は抵抗器自体に作用し得る応力の最大値を低減することにより、コンデンサ又は抵抗器自体が破損することを防止できる。 According to the feature B12, the configuration of the feature B1 is provided, and the drawing direction of the predetermined wiring pattern from the predetermined connection portion is a direction orthogonal to the first direction or a direction substantially orthogonal to the first direction. Therefore, when the predetermined board is distorted, the maximum value of the stress that can act on the connection point between the capacitor or the resistor and the predetermined board can be reduced, and the stress that can act on the capacitor or the resistor itself can be reduced. The maximum value can be reduced. By reducing the maximum value of the stress that can act on the connection point between the capacitor or the resistor and the predetermined board, it is possible to prevent the connection point between the capacitor or the resistor and the predetermined board from being damaged. Further, by reducing the maximum value of the stress that can act on the capacitor or the resistor itself, it is possible to prevent the capacitor or the resistor itself from being damaged.

なお、特徴B1〜B12の構成に対して、特徴A1〜A14、特徴B1〜B12、特徴C1〜C12、特徴D1〜D12、特徴E1〜E6、特徴F1〜F15、特徴G1、特徴H1のうちいずれか1又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。 It should be noted that any of the features A1 to A14, the features B1 to B12, the features C1 to C12, the features D1 to D12, the features E1 to E6, the features F1 to F15, the features G1, and the features H1 with respect to the configuration of the features B1 to B12. Or one or more configurations may be applied. This makes it possible to produce a synergistic effect due to the combined configuration.

<特徴C群>
特徴C1.第1所定電子部品(第1の実施形態におけるコネクタ111,112、第3の実施形態における第2LEDドライバ326、コネクタ327、LEDチップ315〜325)及び当該第1所定電子部品よりも小さい第2所定電子部品(第1の実施形態におけるバイパスコンデンサ85、小型チップ抵抗器87、第3の実施形態におけるバイパスコンデンサ328、小型チップ抵抗器331〜335)が実装されている所定基板(第1装飾基板56、発光基板301)を備えた遊技機において、
前記第1所定電子部品は、前記所定基板の一方側の板面である第1所定板面(第2実装面95、第2発光面303)側に実装されており、
前記第2所定電子部品は、前記所定基板の前記第1所定板面とは逆側の第2所定板面(第1実装面84、第1発光面302)側に実装されており、
前記第2所定板面において前記第1所定板面における前記第1所定電子部品が搭載された領域の裏側の領域には、前記第2所定電子部品が搭載されていないことを特徴とする遊技機。
<Characteristic C group>
Features C1. The first predetermined electronic component (capacitors 111, 112 in the first embodiment, the second LED driver 326 in the third embodiment, the connector 327, the LED chip 315-325) and the second predetermined electronic component smaller than the first predetermined electronic component. A predetermined board (first decorative board 56) on which electronic components (bypass capacitor 85 in the first embodiment, small chip resistor 87, bypass capacitor 328 in the third embodiment, small chip resistors 331-335) are mounted. , In a gaming machine equipped with a light emitting board 301)
The first predetermined electronic component is mounted on the first predetermined plate surface (second mounting surface 95, second light emitting surface 303), which is a plate surface on one side of the predetermined substrate.
The second predetermined electronic component is mounted on a second predetermined plate surface (first mounting surface 84, first light emitting surface 302) opposite to the first predetermined plate surface of the predetermined substrate.
A gaming machine characterized in that the second predetermined electronic component is not mounted in a region on the second predetermined plate surface on the back side of a region on the first predetermined plate surface on which the first predetermined electronic component is mounted. ..

特徴C1によれば、第2所定板面において第1所定板面における第1所定電子部品が搭載された領域の裏側の領域には、第2所定電子部品が搭載されていないため、当該裏側の領域に所定基板を歪ませる応力が作用した場合に、当該応力の影響を受けて第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。 According to the feature C1, since the second predetermined electronic component is not mounted in the area on the back side of the region on the second predetermined plate surface on which the first predetermined electronic component is mounted, the back side thereof. When a stress that distorts a predetermined substrate acts on a region, it is possible to prevent the connection point between the second predetermined electronic component and the predetermined board from being damaged due to the influence of the stress, and the second predetermined electronic component itself is damaged. Can be prevented from doing so.

特徴C2.前記第2所定板面において前記第1所定板面における前記第1所定電子部品が搭載された領域の裏側の領域からの距離が所定距離未満の領域(コネクタ裏側対応領域203,204、ドライバ裏側対応領域354、LED裏側対応領域361〜371)にも前記第2所定電子部品が搭載されていないことを特徴とする特徴C1に記載の遊技機。 Feature C2. On the second predetermined plate surface, a region where the distance from the region on the back side of the region on the first predetermined plate surface on which the first predetermined electronic component is mounted is less than a predetermined distance (connector back side corresponding areas 203, 204, driver back side corresponding). The gaming machine according to feature C1, wherein the second predetermined electronic component is not mounted in the area 354, the LED back side corresponding area 361-371).

特徴C2によれば、第2所定板面において、第1所定板面における第1所定電子部品が搭載された領域の裏側の領域からの距離が所定距離未満の領域にも第2所定電子部品が搭載されていない構成であるため、当該裏側の領域からの距離が所定距離未満の領域に所定基板を歪ませる応力が作用した場合に、当該応力の影響を受けて第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。 According to the feature C2, in the second predetermined plate surface, the second predetermined electronic component is also provided in the region where the distance from the region on the back side of the region on the first predetermined plate surface on which the first predetermined electronic component is mounted is less than the predetermined distance. Since it is not mounted, when a stress that distorts a predetermined substrate acts on a region where the distance from the backside region is less than a predetermined distance, the second predetermined electronic component and the predetermined substrate are affected by the stress. It is possible to prevent the connection point with and from being damaged, and it is possible to prevent the second predetermined electronic component itself from being damaged.

特徴C3.前記所定基板の前記第2所定板面側には、前記第2所定電子部品よりも大きい特定電子部品(LEDチップ310)が実装されており、
前記第2所定板面において前記第1所定板面における前記第1所定電子部品が搭載された領域の裏側の領域からの距離が所定距離未満の領域(LED裏側対応領域368)に、前記特定電子部品が搭載されていることを特徴とする特徴C2に記載の遊技機。
Feature C3. A specific electronic component (LED chip 310) larger than the second predetermined electronic component is mounted on the second predetermined plate surface side of the predetermined substrate.
In the second predetermined plate surface, the specific electron is placed in a region (LED back side corresponding region 368) in which the distance from the region on the back side of the region on the first predetermined plate surface on which the first predetermined electronic component is mounted is less than the predetermined distance. The gaming machine according to feature C2, which is characterized in that parts are mounted.

特徴C3によれば、上記特徴C2の構成を備え、第2所定板面において第1所定板面における第1所定電子部品が搭載された領域の裏側の領域からの距離が所定距離未満の領域に第2所定電子部品が搭載されていない構成において、当該裏側の領域からの距離が所定距離未満の領域に特定電子部品が搭載されている。これにより、第2所定板面において第2所定電子部品よりも大きい特定電子部品を配置可能な領域の面積を広く確保することができる。 According to the feature C3, the configuration of the feature C2 is provided, and the distance from the region on the back side of the region on the first predetermined plate surface on which the first predetermined electronic component is mounted is less than the predetermined distance on the second predetermined plate surface. In a configuration in which the second predetermined electronic component is not mounted, the specific electronic component is mounted in a region where the distance from the back side region is less than the predetermined distance. As a result, it is possible to secure a wide area on the second predetermined plate surface where a specific electronic component larger than the second predetermined electronic component can be arranged.

特徴C4.前記所定基板の前記第2所定板面側には、前記第2所定電子部品よりも大きい特定電子部品(LEDチップ310)が実装されており、
前記第2所定板面において前記第1所定板面における前記第1所定電子部品が搭載された領域の裏側の領域に、前記特定電子部品が搭載されていることを特徴とする特徴C1乃至C3のいずれか1に記載の遊技機。
Feature C4. A specific electronic component (LED chip 310) larger than the second predetermined electronic component is mounted on the second predetermined plate surface side of the predetermined substrate.
The features C1 to C3 characterized in that the specific electronic component is mounted in a region on the second predetermined plate surface on the back side of a region on the first predetermined plate surface on which the first predetermined electronic component is mounted. The gaming machine according to any one.

特徴C4によれば、上記特徴C1の構成を備え、第2所定板面において第1所定板面における第1所定電子部品が搭載された領域の裏側の領域に第2所定電子部品が搭載されていない構成において、当該裏側の領域に特定電子部品が搭載されている。これにより、第2所定板面において第2所定電子部品よりも大きい特定電子部品を配置可能な領域の面積を広く確保することができる。 According to the feature C4, the configuration of the feature C1 is provided, and the second predetermined electronic component is mounted in the area behind the region where the first predetermined electronic component is mounted on the first predetermined plate surface on the second predetermined plate surface. In the non-configuration, the specific electronic component is mounted in the area on the back side. As a result, it is possible to secure a wide area on the second predetermined plate surface where a specific electronic component larger than the second predetermined electronic component can be arranged.

特徴C5.前記所定基板は、
前記第1所定電子部品の電極に接続される特定接続部(第2LEDドライバ326の電源端子348に接続されるパッド、GND端子349に接続されるパッド)と、
前記第2所定電子部品の電極(バイパスコンデンサ381の電極381a,381b)に接続される所定接続部(第1パッド382a、第2パッド382b)と、
前記所定接続部及び前記特定接続部を電気的に接続する所定配線パターン(第2配線パターン386b、第4配線パターン386d)と、
を備えており、
前記所定配線パターンは、前記第2所定板面において前記第1所定板面における前記第1所定電子部品が搭載された領域の裏側の領域の外で前記所定接続部と電気的に接続されており、
前記第2所定板面において前記第1所定板面における前記第1所定電子部品が搭載された領域(第2LEDドライバ326の搭載領域)の裏側の領域には、前記第2所定電子部品が搭載されていないことを特徴とする特徴C1乃至C4のいずれか1に記載の遊技機。
Feature C5. The predetermined substrate is
A specific connection portion (a pad connected to the power supply terminal 348 of the second LED driver 326, a pad connected to the GND terminal 349) connected to the electrodes of the first predetermined electronic component, and
Predetermined connection portions (first pad 382a, second pad 382b) connected to the electrodes (electrodes 381a, 381b of the bypass capacitor 381) of the second predetermined electronic component, and
A predetermined wiring pattern (second wiring pattern 386b, fourth wiring pattern 386d) that electrically connects the predetermined connection portion and the specific connection portion, and
Equipped with
The predetermined wiring pattern is electrically connected to the predetermined connection portion on the second predetermined plate surface outside the region on the back side of the region on which the first predetermined electronic component is mounted on the first predetermined plate surface. ,
The second predetermined electronic component is mounted in a region on the second predetermined plate surface on the back side of the region on the first predetermined plate surface on which the first predetermined electronic component is mounted (mounting area of the second LED driver 326). The gaming machine according to any one of features C1 to C4, which is characterized in that it is not.

特徴C5によれば、所定配線パターンを、第2所定板面において第1所定板面における第1所定電子部品が搭載された領域の裏側の領域の外まで引き延ばして所定接続部と電気的に接続させることにより、当該裏側の領域に第2所定電子部品が配置されないようにすることができる。 According to the feature C5, the predetermined wiring pattern is extended to the outside of the region behind the region where the first predetermined electronic component is mounted on the first predetermined plate surface on the second predetermined plate surface and electrically connected to the predetermined connection portion. By doing so, it is possible to prevent the second predetermined electronic component from being arranged in the area on the back side.

特徴C6.前記所定基板の外縁からの距離が所定の距離未満である所定外縁領域(第1装飾基板56の外縁から10mm未満の領域)には、前記第2所定電子部品が実装されていないことを特徴とする特徴C1乃至C5のいずれか1に記載の遊技機。 Feature C6. The second predetermined electronic component is not mounted in the predetermined outer edge region (the region less than 10 mm from the outer edge of the first decorative substrate 56) in which the distance from the outer edge of the predetermined substrate is less than the predetermined distance. The gaming machine according to any one of C1 to C5.

特徴C6によれば、所定基板において、第2所定電子部品は所定外縁領域を避けて配置されている。このため、所定基板を取り扱う際に作業者の手が誤って第2所定電子部品に触れる等して第2所定電子部品と所定基板との接続箇所又は第2所定電子部品自体が破損してしまう可能性を低減することができる。また、複数枚の所定基板が含まれている集合基板を分割して複数枚の所定基板を取り出す所定基板の製造方法において、集合基板を分割する際に第2所定電子部品と所定基板との接続箇所に作用し得る応力を低減することができるとともに、第2所定電子部品自体に作用し得る応力を低減することができる。これにより、集合基板を分割する際に第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。 According to the feature C6, in the predetermined substrate, the second predetermined electronic component is arranged so as to avoid the predetermined outer edge region. For this reason, when the predetermined board is handled, the operator's hand accidentally touches the second predetermined electronic component, and the connection point between the second predetermined electronic component and the predetermined board or the second predetermined electronic component itself is damaged. The possibility can be reduced. Further, in the method of manufacturing a predetermined board in which a plurality of predetermined boards are divided and a plurality of predetermined boards are taken out, the second predetermined electronic component and the predetermined board are connected when the collective board is divided. The stress that can act on the location can be reduced, and the stress that can act on the second predetermined electronic component itself can be reduced. As a result, it is possible to prevent the connection point between the second predetermined electronic component and the predetermined board from being damaged when the assembly board is divided, and it is possible to prevent the second predetermined electronic component itself from being damaged.

特徴C7.前記所定外縁領域に前記第1所定電子部品が実装されていることを特徴とする特徴C6に記載の遊技機。 Feature C7. The gaming machine according to feature C6, wherein the first predetermined electronic component is mounted on the predetermined outer edge region.

特徴C7によれば、上記特徴C6の構成を備え、所定外縁領域には第2所定電子部品が実装されていない構成において、当該所定外縁領域に第1所定電子部品を実装することにより、所定外縁領域に第2所定電子部品及び第1所定電子部品の両方が実装されていない構成と比較して、所定基板において第1所定電子部品を実装可能な領域の面積を広く確保することができる。 According to the feature C7, in a configuration having the configuration of the above feature C6 and in which the second predetermined electronic component is not mounted in the predetermined outer edge region, the predetermined outer edge is mounted by mounting the first predetermined electronic component in the predetermined outer edge region. Compared with a configuration in which both the second predetermined electronic component and the first predetermined electronic component are not mounted in the region, it is possible to secure a large area of the region in which the first predetermined electronic component can be mounted on the predetermined substrate.

特徴C8.前記所定基板には、当該所定基板を固定するための基板固定部(固定貫通孔56d〜56g)が設けられており、
前記基板固定部からの距離が特定距離未満の固定部周辺領域(貫通孔周辺領域211a〜211d)には前記第2所定電子部品が実装されていないことを特徴とする特徴C1乃至C7のいずれか1に記載の遊技機。
Feature C8. The predetermined substrate is provided with a substrate fixing portion (fixing through hole 56d to 56g) for fixing the predetermined substrate.
Any of the features C1 to C7 characterized in that the second predetermined electronic component is not mounted in the fixed portion peripheral region (through hole peripheral regions 211a to 211d) in which the distance from the substrate fixing portion is less than a specific distance. The gaming machine according to 1.

特徴C8によれば、第2所定電子部品が固定部周辺領域を避けて配置されていることにより、所定基板が固定される際に第2所定電子部品と所定基板との接続箇所に作用し得る応力を低減することができるとともに、第2所定電子部品自体に作用し得る応力を低減することができる。 According to the feature C8, since the second predetermined electronic component is arranged so as to avoid the area around the fixed portion, it may act on the connection point between the second predetermined electronic component and the predetermined board when the predetermined substrate is fixed. The stress can be reduced, and the stress that can act on the second predetermined electronic component itself can be reduced.

特徴C9.前記固定部周辺領域に前記第1所定電子部品が実装されていることを特徴とする特徴C8に記載の遊技機。 Feature C9. The gaming machine according to feature C8, wherein the first predetermined electronic component is mounted in a region around the fixed portion.

特徴C9によれば、上記特徴C8の構成を備え、固定部周辺領域には第2所定電子部品が実装されていない構成において、当該固定部周辺領域に第1所定電子部品を実装することにより、固定部周辺領域に第2所定電子部品及び第1所定電子部品の両方が実装されていない構成と比較して、所定基板において第1所定電子部品を実装可能な領域の面積を広く確保することができる。 According to the feature C9, in a configuration having the configuration of the above feature C8 and in which the second predetermined electronic component is not mounted in the fixed portion peripheral region, the first predetermined electronic component is mounted in the fixed portion peripheral region. Compared with a configuration in which both the second predetermined electronic component and the first predetermined electronic component are not mounted in the area around the fixed portion, it is possible to secure a large area of the region where the first predetermined electronic component can be mounted on the predetermined board. can.

特徴C10.前記所定基板の前記第1所定板面において、前記所定基板の外縁からの距離が所定の距離未満である所定外縁領域(第1装飾基板56の外縁から10mm未満の領域)には、前記第2所定電子部品が実装されておらず、
前記基板固定部は、前記所定外縁領域に設けられていることを特徴とする特徴C8又はC9に記載の遊技機。
Feature C10. In the predetermined outer edge region (region less than 10 mm from the outer edge of the first decorative substrate 56) where the distance from the outer edge of the predetermined substrate is less than the predetermined distance on the first predetermined plate surface of the predetermined substrate, the second The specified electronic components are not mounted,
The gaming machine according to feature C8 or C9, wherein the substrate fixing portion is provided in the predetermined outer edge region.

特徴C10によれば、第2所定電子部品を配置できない所定外縁領域に固定部を配置することにより、所定基板において第2所定電子部品を実装可能な領域の面積を広く確保することができる。また、複数枚の所定基板が含まれている集合基板を分割して複数枚の所定基板を取り出す所定基板の製造方法において、集合基板を分割する際に第2所定電子部品と所定基板との接続箇所に作用し得る応力を低減することができるとともに、第2所定電子部品自体に作用し得る応力を低減することができる。これにより、集合基板を分割する際に第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。固定部が外縁部に設けられていることにより、所定基板において第2所定電子部品が実装できない領域の面積を低減することができる。 According to the feature C10, by arranging the fixing portion in the predetermined outer edge region where the second predetermined electronic component cannot be arranged, it is possible to secure a wide area of the region where the second predetermined electronic component can be mounted on the predetermined substrate. Further, in the method of manufacturing a predetermined board in which a plurality of predetermined boards are divided and a plurality of predetermined boards are taken out, the second predetermined electronic component and the predetermined board are connected when the collective board is divided. The stress that can act on the location can be reduced, and the stress that can act on the second predetermined electronic component itself can be reduced. As a result, it is possible to prevent the connection point between the second predetermined electronic component and the predetermined board from being damaged when the assembly board is divided, and it is possible to prevent the second predetermined electronic component itself from being damaged. Since the fixing portion is provided on the outer edge portion, it is possible to reduce the area of the region where the second predetermined electronic component cannot be mounted on the predetermined substrate.

特徴C11.前記第1所定電子部品は、コネクタ(コネクタ111,112,327)、IC(第2LEDドライバ326)又はLEDチップ(LEDチップ315〜325)であることを特徴とする特徴C1乃至C10のいずれか1に記載の遊技機。 Feature C11. The first predetermined electronic component is any one of features C1 to C10, characterized in that the first predetermined electronic component is a connector (connector 111, 112, 327), an IC (second LED driver 326), or an LED chip (LED chip 315-325). The gaming machine described in.

特徴C11によれば、第1所定電子部品がコネクタである場合、コネクタにハーネスを装着する際に第2所定電子部品と所定基板との接続箇所に作用し得る引張り応力を低減することができるとともに、コネクタからハーネスを取り外す際に第2所定電子部品と所定基板との接続箇所に作用し得る圧縮応力を低減することができる。これにより、コネクタへのハーネスの着脱に際して、第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。また、第1所定電子部品がICである場合、ICが所定裏側領域を避けて配置されている構成であるため、ICが発熱して所定基板に熱的応力が作用した場合に、当該応力の影響を受けて第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。さらにまた、第1所定電子部品がLEDチップを備えている場合、LEDチップが所定裏側領域を避けて配置されている構成であるため、LEDチップが発熱して所定基板に熱的応力が作用した場合に、当該応力の影響を受けて第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。 According to the feature C11, when the first predetermined electronic component is a connector, it is possible to reduce the tensile stress that may act on the connection point between the second predetermined electronic component and the predetermined board when the harness is attached to the connector. It is possible to reduce the compressive stress that may act on the connection point between the second predetermined electronic component and the predetermined board when the harness is removed from the connector. As a result, it is possible to prevent the connection point between the second predetermined electronic component and the predetermined board from being damaged when the harness is attached to and detached from the connector, and it is possible to prevent the second predetermined electronic component itself from being damaged. Further, when the first predetermined electronic component is an IC, the IC is arranged so as to avoid the predetermined backside region. Therefore, when the IC generates heat and a thermal stress acts on the predetermined substrate, the stress is applied. It is possible to prevent the connection point between the second predetermined electronic component and the predetermined board from being damaged due to the influence, and it is possible to prevent the second predetermined electronic component itself from being damaged. Furthermore, when the first predetermined electronic component includes the LED chip, the LED chip is arranged so as to avoid the predetermined backside region, so that the LED chip generates heat and a thermal stress acts on the predetermined substrate. In this case, it is possible to prevent the connection point between the second predetermined electronic component and the predetermined board from being damaged due to the influence of the stress, and it is possible to prevent the second predetermined electronic component itself from being damaged.

特徴C12.前記第2所定電子部品は、コンデンサ(第1の実施形態におけるバイパスコンデンサ85,97、第2の実施形態におけるバイパスコンデンサ291、第4の実施形態におけるバイパスコンデンサ381)又は抵抗器(第1の実施形態における小型チップ抵抗器87,101)であることを特徴とする特徴C1乃至C11のいずれか1に記載の遊技機。 Feature C12. The second predetermined electronic component is a capacitor (bypass capacitor 85, 97 in the first embodiment, bypass capacitor 291 in the second embodiment, bypass capacitor 381 in the fourth embodiment) or a resistor (first embodiment). The gaming machine according to any one of features C1 to C11, which is a small chip resistor 87,101) in the embodiment.

特徴C12によれば、上記特徴C1の構成を備え、第2所定板面において第1所定板面における第1所定電子部品が搭載された領域の裏側の領域には、コンデンサ又は抵抗器が搭載されていない構成であるため、当該裏側の領域に所定基板を歪ませる応力が作用した場合に、当該応力の影響を受けてコンデンサ又は抵抗器と所定基板との接続箇所が破損することを防止できるとともに、コンデンサ又は抵抗器自体が破損することを防止できる。 According to the feature C12, the capacitor or the resistor is mounted in the region behind the region in which the first predetermined electronic component is mounted on the first predetermined plate surface on the second predetermined plate surface, which has the configuration of the above feature C1. Since the configuration is not provided, when a stress that distorts the predetermined board acts on the region on the back side, it is possible to prevent the connection point between the capacitor or the resistor and the predetermined board from being damaged by the influence of the stress. , Capacitors or resistors themselves can be prevented from being damaged.

なお、特徴C1〜C12の構成に対して、特徴A1〜A14、特徴B1〜B12、特徴C1〜C12、特徴D1〜D12、特徴E1〜E6、特徴F1〜F15、特徴G1、特徴H1のうちいずれか1又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。 It should be noted that any of the features A1 to A14, the features B1 to B12, the features C1 to C12, the features D1 to D12, the features E1 to E6, the features F1 to F15, the features G1, and the features H1 with respect to the configuration of the features C1 to C12. Or one or more configurations may be applied. This makes it possible to produce a synergistic effect due to the combined configuration.

<特徴D群>
特徴D1.所定基板(第1装飾基板56、第2装飾基板57、発光基板301)を備えた遊技機において、
前記所定基板には、第1所定電子部品(第1の実施形態におけるコネクタ111,112、第3の実施形態における第2LEDドライバ326、コネクタ327、LEDチップ315〜325)と、当該第1所定電子部品よりも小さい複数の第2所定電子部品(第1の実施形態におけるバイパスコンデンサ85、小型チップ抵抗器87、第3の実施形態におけるバイパスコンデンサ328、小型チップ抵抗器331〜335)と、が実装されており、
前記複数の第2所定電子部品は、前記所定基板の一方の板面である第1板面(第1実装面84、第1発光面302)側に実装されており、前記所定基板における前記第1板面とは逆側の板面である第2板面(第2実装面95、第2発光面303)側には実装されていないことを特徴とする遊技機。
<Characteristic D group>
Feature D1. In a gaming machine provided with a predetermined substrate (first decorative substrate 56, second decorative substrate 57, light emitting substrate 301),
On the predetermined substrate, a first predetermined electronic component (capacitors 111 and 112 in the first embodiment, a second LED driver 326 in the third embodiment, a connector 327, an LED chip 315-325) and the first predetermined electronic component are provided. A plurality of second predetermined electronic components smaller than the components (bypass capacitor 85 in the first embodiment, small chip resistor 87, bypass capacitor 328 in the third embodiment, small chip resistors 331-335) are mounted. Has been
The plurality of second predetermined electronic components are mounted on the first plate surface (first mounting surface 84, first light emitting surface 302), which is one plate surface of the predetermined substrate, and the second predetermined electronic component is mounted on the predetermined substrate. A gaming machine characterized in that it is not mounted on the second plate surface (second mounting surface 95, second light emitting surface 303) side, which is the plate surface opposite to the first plate surface.

特徴D1によれば、第2所定電子部品は、所定基板の第1板面側に集約されており、第2板面側には実装されていない。このため、所定基板の第1板面側に作用する応力が最小限の応力となるように所定基板を取り扱うことにより、第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。例えば、複数の所定基板が連結されている集合基板を分割して複数の所定基板を取り出す所定基板の製造方法において、第2所定電子部品が実装されている第1板面が谷形状(凹)となるように集合基板を割ることにより、第2所定電子部品と所定基板との接続箇所に引張り応力が作用することを防止することができるとともに、第2所定電子部品自体に引張り応力が作用することを防止することができる。また、第2所定電子部品と所定基板との接続箇所に作用し得る応力を低減することができるとともに、第2所定電子部品自体に作用し得る応力を低減することができる。これにより、集合基板の分割に際して、第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。 According to the feature D1, the second predetermined electronic component is integrated on the first plate surface side of the predetermined substrate, and is not mounted on the second plate surface side. Therefore, by handling the predetermined substrate so that the stress acting on the first plate surface side of the predetermined substrate becomes the minimum stress, it is possible to prevent the connection point between the second predetermined electronic component and the predetermined substrate from being damaged. At the same time, it is possible to prevent the second predetermined electronic component itself from being damaged. For example, in a method for manufacturing a predetermined board in which a plurality of predetermined boards are connected to each other and a plurality of predetermined boards are taken out, the first plate surface on which the second predetermined electronic component is mounted has a valley shape (concave). By breaking the collective substrate so as to be, it is possible to prevent the tensile stress from acting on the connection point between the second predetermined electronic component and the predetermined substrate, and the tensile stress acts on the second predetermined electronic component itself. It can be prevented. In addition, the stress that can act on the connection point between the second predetermined electronic component and the predetermined substrate can be reduced, and the stress that can act on the second predetermined electronic component itself can be reduced. As a result, it is possible to prevent the connection point between the second predetermined electronic component and the predetermined board from being damaged when the assembly board is divided, and it is possible to prevent the second predetermined electronic component itself from being damaged.

特徴D2.前記所定基板には、複数の前記第1所定電子部品が実装されており、
前記複数の第1所定電子部品のうち一部の前記第1所定電子部品は前記第2板面側に実装されており、
前記複数の第1所定電子部品のうち他の一部の前記第1所定電子部品は前記第1板面側に実装されていることを特徴とする特徴D1に記載の遊技機。
Feature D2. A plurality of the first predetermined electronic components are mounted on the predetermined board.
Among the plurality of first predetermined electronic components, some of the first predetermined electronic components are mounted on the second plate surface side.
The gaming machine according to feature D1, wherein some of the other first predetermined electronic components among the plurality of first predetermined electronic components are mounted on the first plate surface side.

特徴D2によれば、第1所定電子部品が所定基板の第1板面側及び第2板面側の両方に実装されている構成において、上記特徴D1の構成を備え、複数の第2所定電子部品は、所定基板の第1板面側に集約されており、第2板面側には実装されていない構成である。所定基板における第1板面側及び第2板面側の両方に第1所定電子部品が実装されている構成であっても、所定基板の第1板面側に第2所定電子部品が集約されている構成であるため、所定基板の第1板面側に作用する応力が最小限の応力となるように所定基板を取り扱うことにより、第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。また、所定基板における第1板面側及び第2板面側の両方に第1所定電子部品が実装されている構成とすることにより、所定基板における第1所定電子部品の配置の自由度を高めることができる。 According to the feature D2, in a configuration in which the first predetermined electronic component is mounted on both the first plate surface side and the second plate surface side of the predetermined substrate, the configuration of the feature D1 is provided, and a plurality of second predetermined electrons are provided. The components are integrated on the first plate surface side of the predetermined board, and are not mounted on the second plate surface side. Even if the first predetermined electronic component is mounted on both the first plate surface side and the second plate surface side of the predetermined board, the second predetermined electronic component is integrated on the first plate surface side of the predetermined board. Therefore, by handling the predetermined board so that the stress acting on the first plate surface side of the predetermined board becomes the minimum stress, the connection point between the second predetermined electronic component and the predetermined board is damaged. This can be prevented and the second predetermined electronic component itself can be prevented from being damaged. Further, by adopting a configuration in which the first predetermined electronic component is mounted on both the first plate surface side and the second plate surface side of the predetermined board, the degree of freedom in arranging the first predetermined electronic component on the predetermined board is increased. be able to.

特徴D3.前記第1板面において前記第2板面における前記第1所定電子部品が搭載された領域の裏側の領域には、前記第2所定電子部品が搭載されていないことを特徴とする特徴D1又はD2に記載の遊技機。 Feature D3. Features D1 or D2 characterized in that the second predetermined electronic component is not mounted in the region on the first plate surface on the back side of the region on the second plate surface on which the first predetermined electronic component is mounted. The gaming machine described in.

特徴D3によれば、第1板面において第2板面における第1所定電子部品が搭載された領域の裏側の領域に所定基板を歪ませる応力が作用した場合に、当該応力の影響を受けて第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。 According to the feature D3, when a stress that distorts a predetermined substrate acts on a region on the first plate surface on the back side of a region on the second plate surface on which the first predetermined electronic component is mounted, the stress is affected. It is possible to prevent the connection point between the second predetermined electronic component and the predetermined board from being damaged, and it is possible to prevent the second predetermined electronic component itself from being damaged.

特徴D4.前記所定基板は、
前記第1所定電子部品の電極に電気的に接続されている特定接続部(第2LEDドライバ326の電源端子348に接続されるパッド、GND端子349に接続されるパッド)と、
前記第2所定電子部品の電極(バイパスコンデンサ381の電極381a,381b)に電気的に接続されている所定接続部(第1パッド382a、第2パッド382b)と、
を備えており、
前記所定接続部及び前記特定接続部は電気的に接続されていることを特徴とする特徴D1乃至D3のいずれか1に記載の遊技機。
Feature D4. The predetermined substrate is
A specific connection portion (a pad connected to the power supply terminal 348 of the second LED driver 326, a pad connected to the GND terminal 349) electrically connected to the electrodes of the first predetermined electronic component, and
Predetermined connection portions (first pad 382a, second pad 382b) electrically connected to the electrodes (electrodes 381a, 381b of the bypass capacitor 381) of the second predetermined electronic component, and
Equipped with
The gaming machine according to any one of features D1 to D3, wherein the predetermined connection portion and the specific connection portion are electrically connected.

特徴D4によれば、第2板面側に実装されている第1所定電子部品と電気的に接続される第2所定電子部品を、当該第2板面とは逆側の第1板面側に配置することにより、第1板面側に第2所定電子部品を集約することができるとともに、第2板面側に第2所定電子部品が実装されていない構成とすることができる。 According to the feature D4, the second predetermined electronic component electrically connected to the first predetermined electronic component mounted on the second plate surface side is placed on the first plate surface side opposite to the second plate surface. By arranging the components on the first plate surface side, the second predetermined electronic component can be integrated, and the second predetermined electronic component can be not mounted on the second plate surface side.

特徴D5.前記所定基板は、
前記第1所定電子部品の電極に接続される特定接続部(第2LEDドライバ326の電源端子348に接続されるパッド、GND端子349に接続されるパッド)と、
前記第2所定電子部品の電極(バイパスコンデンサ381の電極381a,381b)に接続される所定接続部(第1パッド382a、第2パッド382b)と、
前記所定接続部及び前記特定接続部を電気的に接続する所定配線パターン(第2配線パターン386b、第4配線パターン386d)と、
を備えており、
前記所定配線パターンは、前記第1板面において前記第2板面における前記第1所定電子部品が搭載された領域の裏側の領域の外で前記所定接続部と電気的に接続されており、
前記第1板面において前記第2板面における前記第1所定電子部品が搭載された領域(第2LEDドライバ326の搭載領域)の裏側の領域には、前記第2所定電子部品が搭載されていないことを特徴とする特徴D1乃至D4のいずれか1に記載の遊技機。
Feature D5. The predetermined substrate is
A specific connection portion (a pad connected to the power supply terminal 348 of the second LED driver 326, a pad connected to the GND terminal 349) connected to the electrodes of the first predetermined electronic component, and
Predetermined connection portions (first pad 382a, second pad 382b) connected to the electrodes (electrodes 381a, 381b of the bypass capacitor 381) of the second predetermined electronic component, and
A predetermined wiring pattern (second wiring pattern 386b, fourth wiring pattern 386d) that electrically connects the predetermined connection portion and the specific connection portion, and
Equipped with
The predetermined wiring pattern is electrically connected to the predetermined connection portion on the first plate surface outside the region on the back side of the region on which the first predetermined electronic component is mounted on the second plate surface.
The second predetermined electronic component is not mounted in the area on the first plate surface on the back side of the region on the second plate surface on which the first predetermined electronic component is mounted (mounting area of the second LED driver 326). The gaming machine according to any one of features D1 to D4.

特徴D5によれば、所定配線パターンを、第1板面において第2板面における第1所定電子部品が搭載された領域の裏側の領域の外まで引き延ばして所定接続部と電気的に接続させることにより、当該裏側の領域に第2所定電子部品が配置されないようにすることができる。 According to the feature D5, the predetermined wiring pattern is extended to the outside of the region on the back side of the region on the first plate surface where the first predetermined electronic component is mounted and electrically connected to the predetermined connection portion. Therefore, it is possible to prevent the second predetermined electronic component from being arranged in the area on the back side.

特徴D6.前記第2所定電子部品は、コンデンサ(第1の実施形態におけるバイパスコンデンサ85,97、第2の実施形態におけるバイパスコンデンサ291、第4の実施形態におけるバイパスコンデンサ381)又は抵抗器(第1の実施形態における小型チップ抵抗器87,101)であることを特徴とする特徴D1乃至D5のいずれか1に記載の遊技機。 Feature D6. The second predetermined electronic component is a capacitor (bypass capacitor 85, 97 in the first embodiment, bypass capacitor 291 in the second embodiment, bypass capacitor 381 in the fourth embodiment) or a resistor (first embodiment). The gaming machine according to any one of features D1 to D5, which is a small chip resistor 87,101) in the embodiment.

特徴D6によれば、上記特徴D1の構成を備え、コンデンサ又は抵抗器は、所定基板の第1板面側に集約されており、第2板面側には実装されていない。このため、所定基板の第1板面側に作用する応力が最小限の応力となるように所定基板を取り扱うことにより、コンデンサ又は抵抗器と所定基板との接続箇所が破損することを防止できるとともに、コンデンサ又は抵抗器自体が破損することを防止できる。例えば、複数の所定基板が連結されている集合基板を分割して複数の所定基板を取り出す所定基板の製造方法において、コンデンサ又は抵抗器が実装されている第1板面が谷形状(凹)となるように集合基板を割ることにより、コンデンサ又は抵抗器と所定基板との接続箇所に引張り応力が作用することを防止することができるとともに、コンデンサ又は抵抗器自体に引張り応力が作用することを防止することができる。また、コンデンサ又は抵抗器と所定基板との接続箇所に作用し得る応力を低減することができるとともに、コンデンサ又は抵抗器自体に作用し得る応力を低減することができる。これにより、集合基板の分割に際して、コンデンサ又は抵抗器と所定基板との接続箇所が破損することを防止できるとともに、コンデンサ又は抵抗器自体が破損することを防止できる。 According to the feature D6, the capacitor or the resistor has the configuration of the feature D1 and is integrated on the first plate surface side of the predetermined substrate, and is not mounted on the second plate surface side. Therefore, by handling the predetermined board so that the stress acting on the first plate surface side of the predetermined board becomes the minimum stress, it is possible to prevent the connection point between the capacitor or the resistor and the predetermined board from being damaged. , The capacitor or the resistor itself can be prevented from being damaged. For example, in a method of manufacturing a predetermined board in which a plurality of predetermined boards are connected to each other and a plurality of predetermined boards are taken out, the first plate surface on which a capacitor or a resistor is mounted has a valley shape (concave). By breaking the assembly board so as to be, it is possible to prevent the tensile stress from acting on the connection point between the capacitor or the resistor and the predetermined board, and also to prevent the tensile stress from acting on the capacitor or the resistor itself. can do. Further, the stress that can act on the connection point between the capacitor or the resistor and the predetermined substrate can be reduced, and the stress that can act on the capacitor or the resistor itself can be reduced. As a result, it is possible to prevent the connection point between the capacitor or the resistor and the predetermined board from being damaged when the assembly board is divided, and it is possible to prevent the capacitor or the resistor itself from being damaged.

特徴D7.前記所定基板の外縁からの距離が所定の距離未満である所定外縁領域(第1装飾基板56の外縁から10mm未満の領域)には、前記第2所定電子部品が実装されていないことを特徴とする特徴D1乃至D6のいずれか1に記載の遊技機。 Feature D7. The second predetermined electronic component is not mounted in the predetermined outer edge region (the region less than 10 mm from the outer edge of the first decorative substrate 56) in which the distance from the outer edge of the predetermined substrate is less than the predetermined distance. The gaming machine according to any one of D1 to D6.

特徴D7によれば、所定基板において、第2所定電子部品は所定外縁領域を避けて配置されている。このため、所定基板を取り扱う際に作業者の手が誤って第2所定電子部品に触れる等して第2所定電子部品と所定基板との接続箇所又は第2所定電子部品自体が破損してしまう可能性を低減することができる。また、複数枚の所定基板が含まれている集合基板を分割して複数枚の所定基板を取り出す所定基板の製造方法において、集合基板を分割する際に第2所定電子部品と所定基板との接続箇所に作用し得る応力を低減することができるとともに、第2所定電子部品自体に作用し得る応力を低減することができる。これにより、集合基板を分割する際に第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。 According to the feature D7, on the predetermined substrate, the second predetermined electronic component is arranged so as to avoid the predetermined outer edge region. For this reason, when the predetermined board is handled, the operator's hand accidentally touches the second predetermined electronic component, and the connection point between the second predetermined electronic component and the predetermined board or the second predetermined electronic component itself is damaged. The possibility can be reduced. Further, in the method of manufacturing a predetermined board in which a plurality of predetermined boards are divided and a plurality of predetermined boards are taken out, the second predetermined electronic component and the predetermined board are connected when the collective board is divided. The stress that can act on the location can be reduced, and the stress that can act on the second predetermined electronic component itself can be reduced. As a result, it is possible to prevent the connection point between the second predetermined electronic component and the predetermined board from being damaged when the assembly board is divided, and it is possible to prevent the second predetermined electronic component itself from being damaged.

特徴D8.前記所定外縁領域に前記第1所定電子部品が実装されていることを特徴とする特徴D7に記載の遊技機。 Feature D8. The gaming machine according to feature D7, wherein the first predetermined electronic component is mounted on the predetermined outer edge region.

特徴D8によれば、上記特徴D7の構成を備え、所定外縁領域には第2所定電子部品が実装されていない構成において、当該所定外縁領域に第1所定電子部品を実装することにより、所定外縁領域に第2所定電子部品及び第1所定電子部品の両方が実装されていない構成と比較して、所定基板において第1所定電子部品を実装可能な領域の面積を広く確保することができる。 According to the feature D8, in a configuration having the configuration of the above feature D7 and in which the second predetermined electronic component is not mounted in the predetermined outer edge region, the predetermined outer edge is mounted by mounting the first predetermined electronic component in the predetermined outer edge region. Compared with a configuration in which both the second predetermined electronic component and the first predetermined electronic component are not mounted in the region, it is possible to secure a large area of the region in which the first predetermined electronic component can be mounted on the predetermined substrate.

特徴D9.前記所定基板には、当該所定基板を固定するための基板固定部(固定貫通孔56d〜56g)が設けられており、
前記第2所定電子部品は、前記基板固定部からの距離が特定距離未満の固定部周辺領域(貫通孔周辺領域211a〜211d)を避けて配置されていることを特徴とする特徴D1乃至D8のいずれか1に記載の遊技機。
Feature D9. The predetermined substrate is provided with a substrate fixing portion (fixing through hole 56d to 56g) for fixing the predetermined substrate.
The second predetermined electronic component is characterized in that the second predetermined electronic component is arranged so as to avoid the fixed portion peripheral region (through hole peripheral regions 211a to 211d) in which the distance from the substrate fixing portion is less than a specific distance. The gaming machine according to any one.

特徴D9によれば、第2所定電子部品が固定部周辺領域を避けて配置されていることにより、所定基板が固定される際に第2所定電子部品と所定基板との接続箇所に作用し得る応力を低減することができるとともに、第2所定電子部品自体に作用し得る応力を低減することができる。 According to the feature D9, since the second predetermined electronic component is arranged so as to avoid the area around the fixed portion, it may act on the connection point between the second predetermined electronic component and the predetermined board when the predetermined substrate is fixed. The stress can be reduced, and the stress that can act on the second predetermined electronic component itself can be reduced.

特徴D10.前記固定部周辺領域に前記第1所定電子部品が実装されていることを特徴とする特徴D9に記載の遊技機。 Feature D10. The gaming machine according to feature D9, wherein the first predetermined electronic component is mounted in a region around the fixed portion.

特徴D10によれば、上記特徴D9の構成を備え、固定部周辺領域には第2所定電子部品が実装されていない構成において、当該固定部周辺領域に第1所定電子部品を実装することにより、固定部周辺領域に第2所定電子部品及び第1所定電子部品の両方が実装されていない構成と比較して、所定基板において第1所定電子部品を実装可能な領域の面積を広く確保することができる。 According to the feature D10, in a configuration having the configuration of the above feature D9 and in which the second predetermined electronic component is not mounted in the fixed portion peripheral region, the first predetermined electronic component is mounted in the fixed portion peripheral region. Compared with a configuration in which both the second predetermined electronic component and the first predetermined electronic component are not mounted in the area around the fixed portion, it is possible to secure a large area of the region where the first predetermined electronic component can be mounted on the predetermined board. can.

特徴D11.前記所定基板の前記第1板面において、前記所定基板の外縁からの距離が所定の距離未満である所定外縁領域(第1装飾基板56の外縁から10mm未満の領域)には、前記第2所定電子部品が実装されておらず、
前記基板固定部は、前記所定外縁領域に設けられていることを特徴とする特徴D9又はD10に記載の遊技機。
Feature D11. In the predetermined outer edge region (region less than 10 mm from the outer edge of the first decorative substrate 56) where the distance from the outer edge of the predetermined substrate is less than the predetermined distance on the first plate surface of the predetermined substrate, the second predetermined No electronic components are mounted
The gaming machine according to feature D9 or D10, wherein the substrate fixing portion is provided in the predetermined outer edge region.

特徴D11によれば、第2所定電子部品を配置できない所定外縁領域に固定部を配置することにより、所定基板において第2所定電子部品を実装可能な領域の面積を広く確保することができる。また、複数枚の所定基板が含まれている集合基板を分割して複数枚の所定基板を取り出す所定基板の製造方法において、集合基板を分割する際に第2所定電子部品と所定基板との接続箇所に作用し得る応力を低減することができるとともに、第2所定電子部品自体に作用し得る応力を低減することができる。これにより、集合基板を分割する際に第2所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、第2所定電子部品自体が破損することを防止できる。固定部が外縁部に設けられていることにより、所定基板において第2所定電子部品が実装できない領域の面積を低減することができる。 According to the feature D11, by arranging the fixing portion in the predetermined outer edge region where the second predetermined electronic component cannot be arranged, it is possible to secure a wide area of the region where the second predetermined electronic component can be mounted on the predetermined substrate. Further, in the method of manufacturing a predetermined board in which a plurality of predetermined boards are divided and a plurality of predetermined boards are taken out, the second predetermined electronic component and the predetermined board are connected when the collective board is divided. The stress that can act on the location can be reduced, and the stress that can act on the second predetermined electronic component itself can be reduced. As a result, it is possible to prevent the connection point between the second predetermined electronic component and the predetermined board from being damaged when the assembly board is divided, and it is possible to prevent the second predetermined electronic component itself from being damaged. Since the fixing portion is provided on the outer edge portion, it is possible to reduce the area of the region where the second predetermined electronic component cannot be mounted on the predetermined substrate.

特徴D12.前記所定基板の前記第2板面側に前記第1所定電子部品として特定コンデンサ(第3の実施形態におけるバイパスコンデンサ352)が実装されており、前記所定基板の前記第1板面側に前記第2所定電子部品として所定コンデンサ(第3の実施形態におけるバイパスコンデンサ328)が実装されている構成、及び前記所定基板の前記第2板面側に前記第1所定電子部品として特定抵抗器(第3の実施形態におけるチップ抵抗器336〜346)が実装されており、前記所定基板の前記第1板面側に前記第2所定電子部品として所定抵抗器(第3の実施形態における小型チップ抵抗器331〜335)が実装されている構成のうち、少なくとも一方の構成を備えていることを特徴とする特徴D1乃至D11のいずれか1に記載の遊技機。 Feature D12. A specific capacitor (bypass capacitor 352 in the third embodiment) is mounted as the first predetermined electronic component on the second plate surface side of the predetermined board, and the first plate surface side of the predetermined substrate. 2. A configuration in which a predetermined capacitor (bypass capacitor 328 in the third embodiment) is mounted as a predetermined electronic component, and a specific resistor (third) as the first predetermined electronic component on the second plate surface side of the predetermined substrate. The chip resistors 336 to 346 in the third embodiment are mounted, and a predetermined resistor (small chip resistor 331 in the third embodiment) is mounted on the first plate surface side of the predetermined substrate as the second predetermined electronic component. The gaming machine according to any one of features D1 to D11, characterized in that it has at least one of the configurations to which ~ 335) is mounted.

特徴D12によれば、所定基板に第1所定電子部品である特定コンデンサと第2所定電子部品である所定コンデンサとが実装されている構成において、所定コンデンサを第1板面側に配置することにより、第2所定電子部品を第1板面側に集約させることができるとともに、第2板面側には第2所定電子部品が実装されていない状態とすることができる。また、所定基板に第1所定電子部品である特定抵抗器と第2所定電子部品である所定抵抗器とが実装されている構成において、所定抵抗器を第1板面側に配置することにより、第2所定電子部品を第1板面側に集約させることができるとともに、第2板面側には第2所定電子部品が実装されていない状態とすることができる。 According to the feature D12, in the configuration in which the specific capacitor which is the first predetermined electronic component and the predetermined capacitor which is the second predetermined electronic component are mounted on the predetermined board, the predetermined capacitor is arranged on the first plate surface side. The second predetermined electronic component can be integrated on the first plate surface side, and the second predetermined electronic component can be not mounted on the second plate surface side. Further, in a configuration in which a specific resistor which is a first predetermined electronic component and a predetermined resistor which is a second predetermined electronic component are mounted on a predetermined board, the predetermined resistor is arranged on the first plate surface side. The second predetermined electronic component can be integrated on the first plate surface side, and the second predetermined electronic component can be not mounted on the second plate surface side.

なお、特徴D1〜D12の構成に対して、特徴A1〜A14、特徴B1〜B12、特徴C1〜C12、特徴D1〜D12、特徴E1〜E6、特徴F1〜F15、特徴G1、特徴H1のうちいずれか1又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。 It should be noted that, with respect to the configuration of the features D1 to D12, any one of the features A1 to A14, the features B1 to B12, the features C1 to C12, the features D1 to D12, the features E1 to E6, the features F1 to F15, the features G1, and the features H1. Or one or more configurations may be applied. This makes it possible to produce a synergistic effect due to the combined configuration.

<特徴E群>
特徴E1.所定基板(第1装飾基板56)を備えた遊技機において、
前記所定基板には、第1所定電子部品(LEDドライバ126、LEDチップ142)と、当該第1所定電子部品よりも小さい第2所定電子部品(バイパスコンデンサ85、小型チップ抵抗器87)と、が実装されており、
前記所定基板において前記第1所定電子部品の複数の電極(端子151〜162、第1電極142a、第2電極142b)が電気的に接続される複数の接続部(第1パッド178a、第2パッド178b)間にはレジストが設けられており、
前記所定基板において前記第2所定電子部品の複数の電極(第1電極85a,87a、第2電極85b,87b)が電気的に接続される複数の接続部(第1パッド171a、第1パッド176a、第2パッド171b、第2パッド176b)間には前記レジストが設けられておらず、
前記所定基板において前記第1所定電子部品が搭載された領域の周囲には、当該領域を区画する外形表示(外形シルク213,215)が設けられており、
前記所定基板において前記第2所定電子部品が搭載された領域の周囲には、当該領域を区画する外形表示が設けられていないことを特徴とする遊技機。
<Characteristic E group>
Features E1. In a gaming machine provided with a predetermined substrate (first decorative substrate 56),
The predetermined electronic component (LED driver 126, LED chip 142) and a second predetermined electronic component (bypass capacitor 85, small chip resistor 87) smaller than the first predetermined electronic component are mounted on the predetermined board. Implemented and
A plurality of connection portions (first pad 178a, second pad) to which a plurality of electrodes (terminals 151-162, first electrode 142a, second electrode 142b) of the first predetermined electronic component are electrically connected on the predetermined substrate. A resist is provided between 178b).
A plurality of connection portions (first pad 171a, first pad 176a) to which a plurality of electrodes (first electrodes 85a, 87a, second electrodes 85b, 87b) of the second predetermined electronic component are electrically connected on the predetermined substrate. , 2nd pad 171b, 2nd pad 176b), the resist is not provided.
An outer shape display (outer shape silk 213, 215) for partitioning the region is provided around the region on which the first predetermined electronic component is mounted on the predetermined substrate.
A gaming machine characterized in that an outer shape display for partitioning the region is not provided around a region on which the second predetermined electronic component is mounted on the predetermined substrate.

特徴E1によれば、第1所定電子部品及び第2所定電子部品を実装した後の目視確認において、第1所定電子部品の周囲に設けられた外形表示を利用して、第1所定電子部品の実装漏れが発生しているか否かを確認することができるとともに、第1所定電子部品の位置ずれが発生しているか否かを確認することができる。第2所定電子部品の周囲に外形表示を設けない構成とすることにより、当該第2所定電子部品が搭載される領域において所定基板とメタルマスクとの間に隙間が生じることを防止することができる。これにより、レジストが塗布されていない接続部の間に半田ペーストが回り込んで2つの接続部が電気的に接触してしまうことを防止できる。 According to the feature E1, in the visual confirmation after mounting the first predetermined electronic component and the second predetermined electronic component, the outer shape display provided around the first predetermined electronic component is used to obtain the first predetermined electronic component. It is possible to confirm whether or not a mounting omission has occurred, and it is also possible to confirm whether or not a misalignment of the first predetermined electronic component has occurred. By configuring the configuration so that the outer shape display is not provided around the second predetermined electronic component, it is possible to prevent a gap from being generated between the predetermined substrate and the metal mask in the area where the second predetermined electronic component is mounted. .. This makes it possible to prevent the solder paste from wrapping around between the connecting portions to which the resist is not applied and causing the two connecting portions to come into electrical contact with each other.

特徴E2.前記所定基板において、前記第2所定電子部品が搭載されている領域の外には、当該領域に搭載されている電子部品が前記第2所定電子部品であることを示す部品識別表示(識別用シルク217,218)が設けられていることを特徴とする特徴E1に記載の遊技機。 Feature E2. In the predetermined board, outside the region where the second predetermined electronic component is mounted, a component identification display (identification silk) indicating that the electronic component mounted in the region is the second predetermined electronic component. 217, 218) The gaming machine according to feature E1, characterized in that it is provided.

特徴E2によれば、部品識別表示に基づいて所定基板に実装されている電子部品が第2所定電子部品であることを目視により確認可能とすることができる。また、上記特徴E1の構成を備え、所定基板において第2所定電子部品が搭載された領域の周囲には当該領域を区画する外形表示が設けられていない構成において、部品識別表示に基づいて第2所定電子部品の実装の有無を確認可能とすることができる。 According to the feature E2, it is possible to visually confirm that the electronic component mounted on the predetermined board is the second predetermined electronic component based on the component identification display. Further, in a configuration having the configuration of the above feature E1 and not providing an outer shape display for partitioning the region around the region on which the second predetermined electronic component is mounted on the predetermined substrate, the second component identification display is used. It is possible to confirm whether or not a predetermined electronic component is mounted.

特徴E3.前記所定基板において前記第1所定電子部品が搭載されている領域の外には、当該領域に搭載されている電子部品が前記第1所定電子部品であることを示す第1部品識別表示(識別用シルク214,216)が設けられており、
前記所定基板において前記第2所定電子部品が搭載されている領域の外には、当該領域に搭載されている電子部品が前記第2所定電子部品であることを示す第2部品識別表示(識別用シルク217,218)が設けられており、
前記第2部品識別表示の文字サイズは、前記第1部品識別表示の文字サイズと同一であることを特徴とする特徴E1又はE2に記載の遊技機。
Feature E3. Outside the region where the first predetermined electronic component is mounted on the predetermined board, a first component identification display (for identification) indicating that the electronic component mounted in the region is the first predetermined electronic component. Silk 214,216) is provided,
A second component identification display (for identification) indicating that the electronic component mounted on the predetermined board is the second predetermined electronic component outside the region on which the second predetermined electronic component is mounted. Silk 217,218) is provided,
The gaming machine according to feature E1 or E2, wherein the character size of the second component identification display is the same as the character size of the first component identification display.

特徴E3によれば、第1部品識別表示に基づいて所定基板に実装されている電子部品が第1所定電子部品であることを目視により確認可能とすることができるとともに、第2部品識別表示に基づいて所定基板に実装されている電子部品が第2所定電子部品であることを目視により確認可能とすることができる。また、上記特徴E1の構成を備え、所定基板において第2所定電子部品が搭載された領域の周囲には当該領域を区画する外形表示が設けられていない構成において、部品識別表示に基づいて第2所定電子部品の実装の有無を確認可能とすることができる。 According to the feature E3, it is possible to visually confirm that the electronic component mounted on the predetermined board is the first predetermined electronic component based on the first component identification display, and the second component identification display can be used. Based on this, it is possible to visually confirm that the electronic component mounted on the predetermined board is the second predetermined electronic component. Further, in a configuration having the configuration of the above feature E1 and not providing an outer shape display for partitioning the region around the region on which the second predetermined electronic component is mounted on the predetermined substrate, the second component identification display is used. It is possible to confirm whether or not a predetermined electronic component is mounted.

上記特徴E1の構成を備え、第2所定電子部品は第1所定電子部品よりも小さい構成であるが、第2部品識別表示の文字サイズは、第1部品識別表示の文字サイズと同一である。このため、所定基板に実装されている電子部品が第2所定電子部品であることを目視により容易に確認可能とすることができる。 The second predetermined electronic component has the configuration of the above feature E1 and is smaller than the first predetermined electronic component, but the character size of the second component identification display is the same as the character size of the first component identification display. Therefore, it is possible to easily visually confirm that the electronic component mounted on the predetermined board is the second predetermined electronic component.

特徴E4.前記所定基板には、所定制御部品(第1の実施形態におけるLEDドライバ126、第4の実施形態における第2LEDドライバ326)が実装されており、
前記所定基板は、
前記第2所定電子部品の電極(バイパスコンデンサ85の第2電極85b、バイパスコンデンサ381の第2電極381b)に電気的に接続される所定接続部(第2パッド171b,382b)と、
前記所定制御部品の所定の端子(電源端子151,348)に電気的に接続される特定の接続部(電源端子151に電気的に接続されるパッド、電源端子348に電気的に接続されるパッド)と、
を備えており、
前記所定接続部及び前記特定の接続部は電気的に接続されており、
前記所定の端子と当該第2所定電子部品との間に、前記所定制御部品以外の制御部品(IC)は配置されていないことを特徴とする特徴E1乃至E3のいずれか1に記載の遊技機。
Feature E4. A predetermined control component (LED driver 126 in the first embodiment, second LED driver 326 in the fourth embodiment) is mounted on the predetermined board.
The predetermined substrate is
Predetermined connection portions (second pads 171b, 382b) electrically connected to the electrodes of the second predetermined electronic component (second electrode 85b of the bypass capacitor 85, second electrode 381b of the bypass capacitor 381), and
A specific connection portion (a pad electrically connected to the power supply terminal 151, a pad electrically connected to the power supply terminal 348) electrically connected to a predetermined terminal (power supply terminal 151, 348) of the predetermined control component. )When,
Equipped with
The predetermined connection portion and the specific connection portion are electrically connected to each other.
The gaming machine according to any one of features E1 to E3, wherein no control component (IC) other than the predetermined control component is arranged between the predetermined terminal and the second predetermined electronic component. ..

特徴E4によれば、所定制御部品の所定の端子におけるノイズ成分の影響を受けて他の制御部品が誤作動してしまうことを防止できる。 According to the feature E4, it is possible to prevent other control components from malfunctioning due to the influence of the noise component at the predetermined terminal of the predetermined control component.

特徴E5.前記所定の端子と前記第2所定電子部品との間には、前記所定制御部品以外の電子部品は配置されていないことを特徴とする特徴E4に記載の遊技機。 Feature E5. The gaming machine according to feature E4, wherein no electronic component other than the predetermined control component is arranged between the predetermined terminal and the second predetermined electronic component.

特徴E5によれば、所定制御部品の所定の端子におけるノイズ成分の影響を受けて他の電子部品が誤作動してしまうことを防止できる。 According to the feature E5, it is possible to prevent other electronic components from malfunctioning due to the influence of the noise component at the predetermined terminal of the predetermined control component.

特徴E6.前記第2所定電子部品は、コンデンサ(第1の実施形態におけるバイパスコンデンサ85,97、第2の実施形態におけるバイパスコンデンサ291、第4の実施形態におけるバイパスコンデンサ381)又は抵抗器(第1の実施形態における小型チップ抵抗器87,101)であることを特徴とする特徴E1乃至E5のいずれか1に記載の遊技機。 Feature E6. The second predetermined electronic component is a capacitor (bypass capacitor 85, 97 in the first embodiment, bypass capacitor 291 in the second embodiment, bypass capacitor 381 in the fourth embodiment) or a resistor (first embodiment). The gaming machine according to any one of features E1 to E5, which is a small chip resistor 87,101) in the embodiment.

特徴E6によれば、上記特徴E1の構成を備え、コンデンサ又は抵抗器が搭載される領域において所定基板とメタルマスクとの間に隙間が生じることを防止することができる。これにより、レジストが塗布されていない接続部の間に半田ペーストが回り込んで2つの接続部が電気的に接触してしまうことを防止できる。 According to the feature E6, the configuration of the feature E1 is provided, and it is possible to prevent a gap from being generated between the predetermined substrate and the metal mask in the region where the capacitor or the resistor is mounted. This makes it possible to prevent the solder paste from wrapping around between the connecting portions to which the resist is not applied and causing the two connecting portions to come into electrical contact with each other.

なお、特徴E1〜E6の構成に対して、特徴A1〜A14、特徴B1〜B12、特徴C1〜C12、特徴D1〜D12、特徴E1〜E6、特徴F1〜F15、特徴G1、特徴H1のうちいずれか1又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。 It should be noted that, with respect to the configuration of the features E1 to E6, any one of the features A1 to A14, the features B1 to B12, the features C1 to C12, the features D1 to D12, the features E1 to E6, the features F1 to F15, the features G1, and the features H1. Or one or more configurations may be applied. This makes it possible to produce a synergistic effect due to the combined configuration.

<特徴F群>
特徴F1.所定電子部品(第1の実施形態におけるバイパスコンデンサ85,97、小型チップ抵抗器87,101、第4の実施形態におけるバイパスコンデンサ381)が実装されている所定基板(第1装飾基板56、第2装飾基板57、発光基板301)を備えた遊技機において、
前記所定電子部品は、当該所定電子部品の厚みの方向に直交する第1方向(バイパスコンデンサ85,97,381の長手方向、小型チップ抵抗器87,101の長手方向)の寸法が、当該所定電子部品の厚みの方向に直交する第2方向(バイパスコンデンサ85,97,381の短手方向、小型チップ抵抗器87,101の短手方向)の寸法よりも大きい構成であり、
前記所定基板は、当該所定基板の板面に沿った所定方向(第1方向DR1、長軸方向LD,LDA)の寸法が、当該所定基板の板面に沿った方向であって前記所定方向に直交する方向である特定方向(第2方向DR2、短軸方向SD,SDA)の寸法よりも大きい構成であり、
前記所定電子部品は、当該所定電子部品の前記第1方向が前記所定基板の前記所定方向と平行になるようにして前記所定基板に実装されていることを特徴とする遊技機。
<Characteristic F group>
Features F1. Predetermined boards (first decorative board 56, second) on which predetermined electronic components (bypass capacitors 85, 97 in the first embodiment, small chip resistors 87, 101, bypass capacitors 381 in the fourth embodiment) are mounted. In a gaming machine provided with a decorative substrate 57 and a light emitting substrate 301),
The predetermined electronic component has a dimension in the first direction (longitudinal direction of bypass capacitors 85, 97, 381, longitudinal direction of small chip resistors 87, 101) orthogonal to the thickness direction of the predetermined electronic component. The configuration is larger than the dimensions of the second direction (the short side of the bypass capacitors 85, 97, 381 and the short side of the small chip resistors 87, 101) orthogonal to the thickness direction of the component.
The predetermined substrate has dimensions in a predetermined direction (first direction DR1, major axis direction LD, LDA) along the plate surface of the predetermined substrate in the direction along the plate surface of the predetermined substrate and is in the predetermined direction. The configuration is larger than the dimensions of the specific directions (second direction DR2, minor axis direction SD, SDA) that are orthogonal to each other.
The gaming machine is characterized in that the predetermined electronic component is mounted on the predetermined board so that the first direction of the predetermined electronic component is parallel to the predetermined direction of the predetermined board.

特徴F1によれば、所定電子部品の第1方向が所定基板の所定方向と平行になるようにして所定電子部品が所定基板に実装されている構成であるため、所定電子部品の第1方向が所定基板の所定方向と平行にならない態様で所定電子部品が所定基板に実装されている構成と比較して、所定基板に歪みが生じる場合に所定電子部品と所定基板との接続箇所に作用し得る応力を低減することができるとともに、所定電子部品自体に作用し得る応力を低減することができる。これにより、所定電子部品と所定基板との接続箇所が破損することを防止できる。また、所定基板に歪みが生じる場合に所定電子部品自体に作用し得る応力を低減することにより、所定電子部品自体が破損することを防止できる。 According to the feature F1, since the predetermined electronic component is mounted on the predetermined board so that the first direction of the predetermined electronic component is parallel to the predetermined direction of the predetermined board, the first direction of the predetermined electronic component is Compared to a configuration in which a predetermined electronic component is mounted on a predetermined board in a manner not parallel to the predetermined direction of the predetermined board, it may act on a connection point between the predetermined electronic component and the predetermined board when the predetermined board is distorted. The stress can be reduced, and the stress that can act on the predetermined electronic component itself can be reduced. As a result, it is possible to prevent the connection point between the predetermined electronic component and the predetermined board from being damaged. Further, by reducing the stress that can act on the predetermined electronic component itself when the predetermined substrate is distorted, it is possible to prevent the predetermined electronic component itself from being damaged.

特徴F2.前記所定基板は、前記所定電子部品よりも大きい特定電子部品(LEDチップ317,324、チップ抵抗器338,345)を備えており、
前記特定電子部品は、当該特定電子部品の厚みの方向に直交する特定第1方向(LEDチップ317,324の長手方向、チップ抵抗器338,345の長手方向)の寸法が、当該特定電子部品の厚みの方向に直交する特定第2方向(LEDチップ317,324の短手方向、チップ抵抗器338,345の短手方向)の寸法よりも大きい構成であり、
前記特定電子部品は、当該特定電子部品の前記特定第1方向が前記所定基板の前記所定方向と平行ではない態様で前記所定基板に実装されていることを特徴とする特徴F1に記載の遊技機。
Feature F2. The predetermined board includes specific electronic components (LED chips 317, 324, chip resistors 338, 345) that are larger than the predetermined electronic components.
The specific electronic component has a specific first direction (longitudinal direction of LED chips 317,324, longitudinal direction of chip resistors 338,345) orthogonal to the thickness direction of the specific electronic component. The configuration is larger than the dimensions of the specific second direction (the short direction of the LED chips 317 and 324 and the short direction of the chip resistors 338 and 345) orthogonal to the thickness direction.
The gaming machine according to feature F1, wherein the specific electronic component is mounted on the predetermined board in such a manner that the specific first direction of the specific electronic component is not parallel to the predetermined direction of the predetermined board. ..

特徴F2によれば、特定電子部品の特定第1方向が所定基板の所定方向に平行ではない態様で当該特定電子部品が所定基板に実装されている構成において、上記特徴F1の構成を備え、所定電子部品は、当該所定電子部品の第1方向が所定基板の所定方向に平行となるようにして所定基板に実装されている。このため、所定基板に歪みが生じる場合に所定電子部品と所定基板との接続箇所に作用し得る応力及び所定電子部品自体に作用し得る応力が低減されている構成において、所定基板における特定電子部品の実装の自由度を高めることができる。 According to the feature F2, in a configuration in which the specific electronic component is mounted on the predetermined board in such a manner that the specific first direction of the specific electronic component is not parallel to the predetermined direction of the predetermined board, the feature F1 is provided and predetermined. The electronic component is mounted on the predetermined board so that the first direction of the predetermined electronic component is parallel to the predetermined direction of the predetermined board. Therefore, in a configuration in which the stress that can act on the connection point between the predetermined electronic component and the predetermined board and the stress that can act on the predetermined electronic component itself when the predetermined substrate is distorted are reduced, the specific electronic component on the predetermined substrate is used. It is possible to increase the degree of freedom of implementation of.

特徴F3.前記所定基板の外形は、矩形及び略矩形ではないことを特徴とする特徴F1又はF2に記載の遊技機。 Feature F3. The gaming machine according to feature F1 or F2, wherein the outer shape of the predetermined substrate is not rectangular or substantially rectangular.

特徴F3によれば、所定基板の外形が矩形及び略矩形ではない構成において、上記特徴F1の構成を備え、所定電子部品は、当該所定電子部品の第1方向が所定基板の所定方向に平行となるようにして所定基板に実装されている。このため、所定電子部品の第1方向が所定基板の所定方向に直交している構成と比較して、所定基板に歪みが生じる場合に所定電子部品と所定基板との接続箇所に作用し得る応力を低減することができるとともに、所定電子部品自体に作用し得る応力を低減することができる。 According to the feature F3, in a configuration in which the outer shape of the predetermined substrate is not rectangular or substantially rectangular, the configuration of the feature F1 is provided, and the predetermined electronic component has a predetermined electronic component in which the first direction of the predetermined electronic component is parallel to the predetermined direction of the predetermined board. It is mounted on a predetermined board so as to be. Therefore, as compared with the configuration in which the first direction of the predetermined electronic component is orthogonal to the predetermined direction of the predetermined substrate, the stress that can act on the connection point between the predetermined electronic component and the predetermined substrate when the predetermined substrate is distorted. Can be reduced, and the stress that can act on the predetermined electronic component itself can be reduced.

特徴F4.前記所定電子部品は、コンデンサ(第1の実施形態におけるバイパスコンデンサ85,97、第2の実施形態におけるバイパスコンデンサ291、第4の実施形態におけるバイパスコンデンサ381)又は抵抗器(第1の実施形態における小型チップ抵抗器87,101)であることを特徴とする特徴F1乃至F3のいずれか1に記載の遊技機。 Features F4. The predetermined electronic component is a capacitor (bypass capacitor 85, 97 in the first embodiment, bypass capacitor 291 in the second embodiment, bypass capacitor 381 in the fourth embodiment) or a resistor (in the first embodiment). The gaming machine according to any one of features F1 to F3, which is a small chip resistor 87,101).

特徴F4によれば、上記特徴F1の構成を備え、コンデンサ又は抵抗器の第1方向が所定基板の所定方向と平行にならない態様でコンデンサ又は抵抗器が所定基板に実装されている構成と比較して、所定基板に歪みが生じる場合にコンデンサ又は抵抗器と所定基板との接続箇所に作用し得る応力を低減することができるとともに、コンデンサ又は抵抗器自体に作用し得る応力を低減することができる。所定基板に歪みが生じる場合にコンデンサ又は抵抗器と所定基板との接続箇所に作用し得る応力を低減することにより、コンデンサ又は抵抗器と所定基板との接続箇所が破損することを防止できる。また、所定基板に歪みが生じる場合にコンデンサ又は抵抗器自体に作用し得る応力を低減することにより、コンデンサ又は抵抗器自体が破損することを防止できる。 According to the feature F4, the configuration of the feature F1 is provided, and the capacitor or the resistor is mounted on the predetermined board in such a manner that the first direction of the capacitor or the resistor is not parallel to the predetermined direction of the predetermined board. Therefore, when the predetermined board is distorted, the stress that can act on the connection point between the capacitor or the resistor and the predetermined board can be reduced, and the stress that can act on the capacitor or the resistor itself can be reduced. .. By reducing the stress that can act on the connection point between the capacitor or the resistor and the predetermined board when the predetermined board is distorted, it is possible to prevent the connection point between the capacitor or the resistor and the predetermined board from being damaged. Further, by reducing the stress that can act on the capacitor or the resistor itself when the predetermined substrate is distorted, it is possible to prevent the capacitor or the resistor itself from being damaged.

特徴F5.前記所定基板は、
前記所定電子部品の電極(第1電極85a,87a,291a,381a、第2電極85b,87b,291b,381b)が電気的に接続される所定接続部(第1パッド171a,176a,293a,382a、第2パッド171b,176b,293b,382b)と、
前記所定接続部から引き出されている所定配線パターン(第1配線パターン172a,181a,294a,386a、第2配線パターン172b,294b,386b、第2配線パターン181b、第3配線パターン172c,294c,386c、第4配線パターン172d,294d,386d)と、
を備えており、
前記所定配線パターンの前記所定接続部からの引き出し方向は、前記第1方向に直交する方向又は略直交する方向であることを特徴とする特徴F1乃至F4のいずれか1に記載の遊技機。
Feature F5. The predetermined substrate is
Predetermined connection portions (first pads 171a, 176a, 293a, 382a) to which the electrodes of the predetermined electronic component (first electrodes 85a, 87a, 291a, 381a, second electrodes 85b, 87b, 291b, 381b) are electrically connected. , 2nd pads 171b, 176b, 293b, 382b) and
Predetermined wiring patterns (first wiring pattern 172a, 181a, 294a, 386a, second wiring pattern 172b, 294b, 386b, second wiring pattern 181b, third wiring pattern 172c, 294c, 386c) drawn from the predetermined connection portion. , 4th wiring pattern 172d, 294d, 386d) and
Equipped with
The gaming machine according to any one of features F1 to F4, wherein the predetermined wiring pattern is drawn out from the predetermined connection portion in a direction orthogonal to the first direction or a direction substantially orthogonal to the first direction.

特徴F5によれば、所定配線パターンは第1方向に直交する方向又は略直交する方向に延びている。このため、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。これにより、所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、所定電子部品自体が破損することを防止できる。 According to the feature F5, the predetermined wiring pattern extends in a direction orthogonal to the first direction or a direction substantially orthogonal to the first direction. Therefore, when the predetermined substrate is distorted, the maximum value of the stress that can act on the connection point between the predetermined electronic component and the predetermined substrate can be reduced, and the maximum value of the stress that can act on the predetermined electronic component itself can be reduced. Can be reduced. As a result, it is possible to prevent the connection point between the predetermined electronic component and the predetermined board from being damaged, and it is possible to prevent the predetermined electronic component itself from being damaged.

特徴F6.前記所定接続部及び前記所定配線パターンは、前記所定基板における一方側の板面である所定実装面(第1装飾基板56の第1実装面84)に設けられており、
前記所定配線パターンは、前記所定実装面において直線状に延びる配線パターンであることを特徴とする特徴F5に記載の遊技機。
Feature F6. The predetermined connection portion and the predetermined wiring pattern are provided on a predetermined mounting surface (first mounting surface 84 of the first decorative substrate 56) which is a plate surface on one side of the predetermined board.
The gaming machine according to feature F5, wherein the predetermined wiring pattern is a wiring pattern extending linearly on the predetermined mounting surface.

特徴F6によれば、所定配線パターンは所定実装面において直線状に延びている。このため、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。これにより、所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、所定電子部品自体が破損することを防止できる。 According to the feature F6, the predetermined wiring pattern extends linearly on the predetermined mounting surface. Therefore, when the predetermined substrate is distorted, the maximum value of the stress that can act on the connection point between the predetermined electronic component and the predetermined substrate can be reduced, and the maximum value of the stress that can act on the predetermined electronic component itself can be reduced. Can be reduced. As a result, it is possible to prevent the connection point between the predetermined electronic component and the predetermined board from being damaged, and it is possible to prevent the predetermined electronic component itself from being damaged.

特徴F7.前記所定基板は、前記所定実装面から前記所定基板の厚みの方向に延びる非貫通の所定ビアホール(ビアホール174,175)又は前記所定基板を厚みの方向に貫通する所定スルーホール(第1スルーホール383、第2スルーホール384)を備えており、
前記所定配線パターンは、前記所定実装面において前記所定接続部と前記所定ビアホール又は前記所定スルーホールとを電気的に接続する直線状の配線パターンであることを特徴とする特徴F6に記載の遊技機。
Feature F7. The predetermined substrate is a non-penetrating predetermined via hole (via holes 174, 175) extending from the predetermined mounting surface in the thickness direction of the predetermined substrate or a predetermined through hole (first through hole 383) penetrating the predetermined substrate in the thickness direction. , 2nd through hole 384)
The gaming machine according to feature F6, wherein the predetermined wiring pattern is a linear wiring pattern that electrically connects the predetermined connection portion and the predetermined via hole or the predetermined through hole on the predetermined mounting surface. ..

特徴F7によれば、所定基板に所定ビアホール又は所定スルーホールを設け、所定配線パターンを直線状の配線パターンとすることにより、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。 According to the feature F7, when a predetermined via hole or a predetermined through hole is provided on a predetermined board and the predetermined wiring pattern is a linear wiring pattern, the predetermined electronic component and the predetermined board are connected to each other when the predetermined board is distorted. The maximum value of the stress that can act on the location can be reduced, and the maximum value of the stress that can act on the predetermined electronic component itself can be reduced.

特徴F8.前記所定電子部品は、第1所定電極(第1電極85a,87a,291a,381a)及び第2所定電極(第2電極85b,87b,291b,381b)を備えており、
前記所定基板は、
前記第1所定電極が電気的に接続される第1所定接続部(第1パッド171a,176a,293a,382a)と、
前記第1所定接続部に電気的に接続されている第1所定配線パターン(第1配線パターン172a,181a,294a,386a、第2配線パターン172b,294b,386b)と、
前記第2所定電極が電気的に接続される第2所定接続部(第2パッド171b,176b,293b,382b)と、
前記第2所定接続部に電気的に接続されている第2所定配線パターン(第2配線パターン181b、第3配線パターン172c,294c,386c、第4配線パターン172d,294d,386d)と、
を備えており、
前記第1所定配線パターンの前記第1所定接続部からの引き出し方向及び前記第2所定配線パターンの前記第2所定接続部からの引き出し方向は、前記所定電子部品の前記第1方向に直交する方向又は略直交する方向であることを特徴とする特徴F1乃至F7のいずれか1に記載の遊技機。
Feature F8. The predetermined electronic component includes a first predetermined electrode (first electrode 85a, 87a, 291a, 381a) and a second predetermined electrode (second electrode 85b, 87b, 291b, 381b).
The predetermined substrate is
A first predetermined connection portion (first pad 171a, 176a, 293a, 382a) to which the first predetermined electrode is electrically connected, and
The first predetermined wiring pattern (first wiring pattern 172a, 181a, 294a, 386a, second wiring pattern 172b, 294b, 386b) electrically connected to the first predetermined connection portion.
A second predetermined connection portion (second pad 171b, 176b, 293b, 382b) to which the second predetermined electrode is electrically connected and a second predetermined connection portion (second pad 171b, 176b, 293b, 382b).
The second predetermined wiring pattern (second wiring pattern 181b, third wiring pattern 172c, 294c, 386c, fourth wiring pattern 172d, 294d, 386d) electrically connected to the second predetermined connection portion.
Equipped with
The drawing direction of the first predetermined wiring pattern from the first predetermined connection portion and the drawing direction of the second predetermined wiring pattern from the second predetermined connection portion are directions orthogonal to the first direction of the predetermined electronic component. The gaming machine according to any one of features F1 to F7, characterized in that the directions are substantially orthogonal to each other.

特徴F8によれば、第1所定配線パターンの第1所定接続部からの引き出し方向及び第2所定配線パターンの第2所定接続部からの引き出し方向は、第1方向に直交する方向又は略直交する方向である。このため、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。これにより、所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、所定電子部品自体が破損することを防止できる。 According to the feature F8, the drawing direction of the first predetermined wiring pattern from the first predetermined connection portion and the drawing direction of the second predetermined wiring pattern from the second predetermined connection portion are orthogonal to the first direction or substantially orthogonal to each other. The direction. Therefore, when the predetermined substrate is distorted, the maximum value of the stress that can act on the connection point between the predetermined electronic component and the predetermined substrate can be reduced, and the maximum value of the stress that can act on the predetermined electronic component itself can be reduced. Can be reduced. As a result, it is possible to prevent the connection point between the predetermined electronic component and the predetermined board from being damaged, and it is possible to prevent the predetermined electronic component itself from being damaged.

特徴F9.前記第1所定接続部の中心から見て前記第1所定配線パターンが引き出されている当該第1所定接続部の辺が存在する方向は、前記第2所定接続部の中心から見て前記第2所定配線パターンが引き出されている当該第2所定接続部の辺が存在する方向と同一の方向であることを特徴とする特徴F8に記載の遊技機。 Features F9. The direction in which the side of the first predetermined connection portion from which the first predetermined wiring pattern is pulled out is present when viewed from the center of the first predetermined connection portion is the second direction when viewed from the center of the second predetermined connection portion. The gaming machine according to feature F8, wherein the side of the second predetermined connection portion from which the predetermined wiring pattern is drawn is in the same direction as the existing direction.

特徴F9によれば、リフロー工程の加熱初期段階における第1所定接続部及び第2所定接続部内の温度分布を揃えることができるとともに、第1所定接続部及び第2所定接続部の上に塗布された半田ペーストが溶融する態様を揃えることができる。これにより、所定基板の法線方向を回転軸として所定電子部品が回転することを防止できるとともに、所定電子部品が1つの接続部(第1所定接続部又は第2所定接続部)の上に1つの電極(第1所定電極又は第2所定電極)のみで立ち上がる所謂チップ立ちが発生することを防止できる。よって、第1所定電極と第1所定接続部との電気的な接続面積を確保することができるとともに、第2所定電極と第2所定接続部との電気的な接続面積を確保することができる。 According to the feature F9, the temperature distribution in the first predetermined connection portion and the second predetermined connection portion in the initial heating stage of the reflow process can be made uniform, and the temperature distribution is applied on the first predetermined connection portion and the second predetermined connection portion. It is possible to arrange the mode in which the solder paste is melted. As a result, it is possible to prevent the predetermined electronic component from rotating about the normal direction of the predetermined substrate as the rotation axis, and the predetermined electronic component is placed on one connection portion (first predetermined connection portion or second predetermined connection portion). It is possible to prevent so-called chip standing that rises only with one electrode (first predetermined electrode or second predetermined electrode). Therefore, it is possible to secure an electrical connection area between the first predetermined electrode and the first predetermined connection portion, and it is possible to secure an electrical connection area between the second predetermined electrode and the second predetermined connection portion. ..

特徴F10.前記所定電子部品は、一対の電極として、前記第1所定電極及び前記第2所定電極を備えていることを特徴とする特徴F8又はF9に記載の遊技機。 Feature F10. The gaming machine according to feature F8 or F9, wherein the predetermined electronic component includes the first predetermined electrode and the second predetermined electrode as a pair of electrodes.

特徴F10によれば、上記特徴F8の構成を備え、第1所定接続部の中心から見て第1所定配線パターンの第1所定接続部からの引き出し位置が存在する方向は、第2所定接続部の中心から見て第2所定配線パターンの第2所定接続部からの引き出し位置が存在する方向と同一の方向であるため、リフロー工程の加熱初期段階における一対の第1所定接続部及び第2所定接続部内の温度分布を揃えることができるとともに、当該一対の第1所定接続部及び第2所定接続部の上に塗布された半田ペーストが溶融する態様を揃えることができる。これにより、所定基板の法線方向を回転軸として所定電子部品が回転することを防止できるとともに、所定電子部品が1つの接続部(第1所定接続部又は第2所定接続部)の上に1つの電極(第1所定電極又は第2所定電極)のみで立ち上がる所謂チップ立ちが発生することを防止できる。よって、第1所定電極と第1所定接続部との電気的な接続面積を確保することができるとともに、第2所定電極と第2所定接続部との電気的な接続面積を確保することができる。 According to the feature F10, the configuration of the feature F8 is provided, and the direction in which the lead-out position of the first predetermined wiring pattern from the first predetermined connection portion exists when viewed from the center of the first predetermined connection portion is the second predetermined connection portion. Since the drawing position from the second predetermined connection portion of the second predetermined wiring pattern is in the same direction as the direction in which the second predetermined connection pattern is present, the pair of first predetermined connection portions and the second predetermined connection portion in the initial heating stage of the reflow process. The temperature distribution in the connection portion can be made uniform, and the mode in which the solder paste applied on the pair of the first predetermined connection portion and the second predetermined connection portion is melted can be made uniform. As a result, it is possible to prevent the predetermined electronic component from rotating about the normal direction of the predetermined substrate as the rotation axis, and the predetermined electronic component is placed on one connection portion (first predetermined connection portion or second predetermined connection portion). It is possible to prevent so-called chip standing that rises only with one electrode (first predetermined electrode or second predetermined electrode). Therefore, it is possible to secure an electrical connection area between the first predetermined electrode and the first predetermined connection portion, and it is possible to secure an electrical connection area between the second predetermined electrode and the second predetermined connection portion. ..

特徴F11.前記第1所定接続部は、前記第1所定配線パターンを介して当該第1所定接続部よりも面積の広い第1金属領域(GNDプレーン層93)に電気的に接続されており、
前記第2所定接続部は、前記第2所定配線パターンを介して当該第2所定接続部よりも面積の広い第2金属領域(電源プレーン層94)に電気的に接続されていることを特徴とする特徴F8乃至F10のいずれか1に記載の遊技機。
Features F11. The first predetermined connection portion is electrically connected to a first metal region (GND plane layer 93) having a larger area than the first predetermined connection portion via the first predetermined wiring pattern.
The second predetermined connection portion is characterized in that it is electrically connected to a second metal region (power plane layer 94) having a larger area than the second predetermined connection portion via the second predetermined wiring pattern. The gaming machine according to any one of F8 to F10.

特徴F11によれば、所定接続部(第1所定接続部又は第2所定接続部)において面積の広い金属領域(第1金属領域又は第2金属領域)に電気的に接続されている所定配線パターン(第1所定配線パターン又は第2所定配線パターン)の引き出し部が存在する辺はリフロー工程の加熱初期段階において温度上昇が遅れ易いが、第1所定接続部の中心から見て加熱初期段階にて温度上昇が遅れやすい辺が存在している方向は、第2所定接続部の中心から見て加熱初期段階にて温度上昇が遅れやすい辺が存在している方向と同一の方向である。これにより、当該加熱初期段階における第1所定接続部及び第2所定接続部内の温度分布を揃えることができる。 According to the feature F11, a predetermined wiring pattern electrically connected to a metal region (first metal region or second metal region) having a large area in a predetermined connection portion (first predetermined connection portion or second predetermined connection portion). The side where the lead-out portion of (the first predetermined wiring pattern or the second predetermined wiring pattern) exists tends to be delayed in temperature rise in the initial heating stage of the reflow process, but in the initial heating stage when viewed from the center of the first predetermined connection portion. The direction in which the side where the temperature rise tends to be delayed exists is the same as the direction in which the side where the temperature rise tends to be delayed exists in the initial stage of heating when viewed from the center of the second predetermined connection portion. As a result, the temperature distributions in the first predetermined connection portion and the second predetermined connection portion in the initial stage of heating can be made uniform.

特徴F12.前記第1所定接続部から引き出されている配線パターンは、前記第1所定配線パターンのみであり、
前記第2所定接続部から引き出されている配線パターンは、前記第2所定配線パターンのみであることを特徴とする特徴F8乃至F11のいずれか1に記載の遊技機。
Feature F12. The wiring pattern drawn out from the first predetermined connection portion is only the first predetermined wiring pattern.
The gaming machine according to any one of features F8 to F11, wherein the wiring pattern drawn out from the second predetermined connection portion is only the second predetermined wiring pattern.

特徴F12によれば、上記特徴F8の構成を備え、第1所定配線パターンの第1所定接続部からの引き出し方向及び第2所定配線パターンの第2所定接続部からの引き出し方向が第1方向に直交する方向又は略直交する方向である構成において、第1所定接続部から引き出されている配線パターンは、第1所定配線パターンのみであり、第2所定接続部から引き出されている配線パターンは、第2所定配線パターンのみである。このため、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。 According to the feature F12, the configuration of the feature F8 is provided, and the lead-out direction of the first predetermined wiring pattern from the first predetermined connection portion and the lead-out direction of the second predetermined wiring pattern from the second predetermined connection portion are in the first direction. In a configuration that is orthogonal or substantially orthogonal, the wiring pattern drawn out from the first predetermined connection portion is only the first predetermined wiring pattern, and the wiring pattern drawn out from the second predetermined connection portion is Only the second predetermined wiring pattern. Therefore, when the predetermined substrate is distorted, the maximum value of the stress that can act on the connection point between the predetermined electronic component and the predetermined substrate can be reduced, and the maximum value of the stress that can act on the predetermined electronic component itself can be reduced. Can be reduced.

特徴F13.前記所定基板は、
前記第1所定接続部から引き出されている第3所定配線パターン(第2配線パターン172b,294b,386b)と、
前記第2所定接続部から引き出されている第4所定配線パターン(第4配線パターン172d,294d,386d)と、
を備えており、
前記第3所定配線パターンの前記第1所定接続部からの引き出し方向及び前記第4所定配線パターンの前記第2所定接続部からの引き出し方向は、前記所定電子部品の前記第1方向に直交する方向又は略直交する方向であることを特徴とする特徴F8乃至F11のいずれか1に記載の遊技機。
Feature F13. The predetermined substrate is
A third predetermined wiring pattern (second wiring pattern 172b, 294b, 386b) drawn from the first predetermined connection portion and
The fourth predetermined wiring pattern (fourth wiring pattern 172d, 294d, 386d) drawn from the second predetermined connection portion and
Equipped with
The drawing direction of the third predetermined wiring pattern from the first predetermined connection portion and the drawing direction of the fourth predetermined wiring pattern from the second predetermined connection portion are directions orthogonal to the first direction of the predetermined electronic component. The gaming machine according to any one of features F8 to F11, characterized in that the directions are substantially orthogonal to each other.

特徴F13によれば、第1所定配線パターン、第2所定配線パターン、第3所定配線パターン及び第4所定配線パターンは、第1方向に直交する方向又は略直交する方向に延びている。このため、所定基板に歪みが生じる場合において、所定電子部品と所定基板との接続箇所に作用し得る応力の最大値を低減することができるとともに、所定電子部品自体に作用し得る応力の最大値を低減することができる。これにより、所定電子部品と所定基板との接続箇所が破損することを防止できるとともに、所定電子部品自体が破損することを防止できる。 According to the feature F13, the first predetermined wiring pattern, the second predetermined wiring pattern, the third predetermined wiring pattern, and the fourth predetermined wiring pattern extend in a direction orthogonal to the first direction or a direction substantially orthogonal to the first direction. Therefore, when the predetermined substrate is distorted, the maximum value of the stress that can act on the connection point between the predetermined electronic component and the predetermined substrate can be reduced, and the maximum value of the stress that can act on the predetermined electronic component itself can be reduced. Can be reduced. As a result, it is possible to prevent the connection point between the predetermined electronic component and the predetermined board from being damaged, and it is possible to prevent the predetermined electronic component itself from being damaged.

特徴F14.前記第1所定接続部の中心から見て前記第1所定配線パターンが引き出されている当該第1所定接続部の辺が存在する方向は、前記第2所定接続部の中心から見て前記第2所定配線パターンが引き出されている当該第2所定接続部の辺が存在する方向と同一の方向であり、
前記第1所定接続部の中心から見て前記第3所定配線パターンが引き出されている当該第1所定接続部の辺が存在する方向は、前記第2所定接続部の中心から見て前記第4所定配線パターンが引き出されている当該第2所定接続部の辺が存在する方向と同一の方向であることを特徴とする特徴F13に記載の遊技機。
Feature F14. The direction in which the side of the first predetermined connection portion from which the first predetermined wiring pattern is pulled out exists when viewed from the center of the first predetermined connection portion is the direction in which the second predetermined connection portion is viewed from the center of the second predetermined connection portion. The direction is the same as the direction in which the side of the second predetermined connection portion from which the predetermined wiring pattern is drawn exists.
The direction in which the side of the first predetermined connection portion from which the third predetermined wiring pattern is drawn from the center of the first predetermined connection portion exists is the fourth direction as seen from the center of the second predetermined connection portion. The gaming machine according to feature F13, wherein the side of the second predetermined connection portion from which the predetermined wiring pattern is drawn is in the same direction as the existing direction.

特徴F14によれば、リフロー工程の加熱初期段階における一対の第1所定接続部及び第2所定接続部内の温度分布を揃えることができるとともに、これら第1所定接続部及び第2所定接続部の上に塗布された半田ペーストが溶融する態様を揃えることができる。これにより、所定基板の法線方向を回転軸として所定電子部品が回転することを防止できるとともに、所定電子部品が一方の所定接続部の上に一方の所定電極のみで立ち上がる所謂チップ立ちが発生することを防止できる。よって、所定電極と所定接続部との電気的な接続面積を確保することができる。 According to the feature F14, the temperature distribution in the pair of the first predetermined connection portion and the second predetermined connection portion in the initial heating stage of the reflow process can be made uniform, and above the first predetermined connection portion and the second predetermined connection portion. It is possible to arrange the mode in which the solder paste applied to is melted. As a result, it is possible to prevent the predetermined electronic component from rotating about the normal direction of the predetermined substrate as the rotation axis, and at the same time, so-called chip standing occurs in which the predetermined electronic component stands up on one predetermined connection portion with only one predetermined electrode. Can be prevented. Therefore, it is possible to secure an electrical connection area between the predetermined electrode and the predetermined connection portion.

特徴F15.前記第1所定接続部は、前記所定配線パターンを介して当該第1所定接続部よりも面積の広い第1金属領域(GNDプレーン層93)に電気的に接続されており、
前記第3所定配線パターンは、前記第1所定接続部よりも面積の広い金属領域には電気的に接続されておらず、
前記第2所定接続部は、前記所定配線パターンを介して当該第2所定接続部よりも面積の広い第2金属領域(電源プレーン層94)に電気的に接続されており、
前記第4所定配線パターンは、前記第2所定接続部よりも面積の広い金属領域には電気的に接続されていないことを特徴とする特徴F13又はF14に記載の遊技機。
Feature F15. The first predetermined connection portion is electrically connected to a first metal region (GND plane layer 93) having a larger area than the first predetermined connection portion via the predetermined wiring pattern.
The third predetermined wiring pattern is not electrically connected to a metal region having a larger area than the first predetermined connection portion.
The second predetermined connection portion is electrically connected to a second metal region (power plane layer 94) having a larger area than the second predetermined connection portion via the predetermined wiring pattern.
The gaming machine according to feature F13 or F14, wherein the fourth predetermined wiring pattern is not electrically connected to a metal region having a larger area than the second predetermined connection portion.

特徴F15によれば、所定接続部(第1所定接続部又は第2所定接続部)において面積の広い金属領域(第1金属領域又は第2金属領域)に電気的に接続されている所定配線パターン(第1所定配線パターン又は第2所定配線パターン)の引き出し部が存在する辺はリフロー工程の加熱初期段階において温度上昇が遅れ易いが、第1所定接続部の中心から見て加熱初期段階にて温度上昇が遅れやすい辺が存在している方向は、第2所定接続部の中心から見て加熱初期段階にて温度上昇が遅れやすい辺が存在している方向と同一の方向である。また、第1所定接続部の中心から見て当該第1所定接続部から面積の広い金属領域に電気的に接続されていない第3所定配線パターンが引き出されている辺が存在している方向は、第2所定接続部の中心から見て当該第2所定接続部から面積の広い金属領域に電気的に接続されていない第4所定配線パターンが引き出されている辺が存在している方向と同一の方向である。このため、当該加熱初期段階における第1所定接続部及び第2所定接続部内の温度分布を揃えることができる。 According to the feature F15, a predetermined wiring pattern electrically connected to a metal region (first metal region or second metal region) having a large area in a predetermined connection portion (first predetermined connection portion or second predetermined connection portion). The side where the lead-out portion of (the first predetermined wiring pattern or the second predetermined wiring pattern) exists tends to be delayed in temperature rise in the initial heating stage of the reflow process, but in the initial heating stage when viewed from the center of the first predetermined connection portion. The direction in which the side where the temperature rise tends to be delayed exists is the same as the direction in which the side where the temperature rise tends to be delayed exists in the initial stage of heating when viewed from the center of the second predetermined connection portion. Further, the direction in which the side where the third predetermined wiring pattern that is not electrically connected to the metal region having a large area from the first predetermined connection portion when viewed from the center of the first predetermined connection portion exists is present. , Same as the direction in which the side where the fourth predetermined wiring pattern that is not electrically connected to the metal region having a large area from the second predetermined connection portion when viewed from the center of the second predetermined connection portion is drawn out exists. The direction of. Therefore, the temperature distributions in the first predetermined connection portion and the second predetermined connection portion in the initial stage of heating can be made uniform.

なお、特徴F1〜F15の構成に対して、特徴A1〜A14、特徴B1〜B12、特徴C1〜C12、特徴D1〜D12、特徴E1〜E6、特徴F1〜F15、特徴G1、特徴H1のうちいずれか1又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。 It should be noted that, with respect to the configuration of the features F1 to F15, any one of the features A1 to A14, the features B1 to B12, the features C1 to C12, the features D1 to D12, the features E1 to E6, the features F1 to F15, the features G1, and the features H1. Or one or more configurations may be applied. This makes it possible to produce a synergistic effect due to the combined configuration.

<特徴G群>
特徴G1.所定制御部品(第1の実施形態におけるLEDドライバ126、第4の実施形態における第2LEDドライバ326)及び所定コンデンサ(第1の実施形態におけるバイパスコンデンサ85、第4の実施形態におけるバイパスコンデンサ381)が実装されている所定基板(第1装飾基板56、発光基板301)を備えた遊技機において、
前記所定基板は、前記所定制御部品の所定の端子(電源端子151,348)に当該所定制御部品の駆動電源を供給する電源供給配線パターン(第3配線パターン172c,386c、第4配線パターン172d,386d)を備えており、
前記所定コンデンサは、前記電源供給配線パターン及びグランド(GNDプレーン層93)に電気的に接続されており、
前記所定の端子と当該所定コンデンサとの間には、前記所定制御部品以外の制御部品(IC)は配置されていないことを特徴とする遊技機。
<Characteristic G group>
Features G1. Predetermined control components (LED driver 126 in the first embodiment, second LED driver 326 in the fourth embodiment) and predetermined capacitors (bypass capacitor 85 in the first embodiment, bypass capacitor 381 in the fourth embodiment) In a gaming machine provided with a predetermined board (first decorative board 56, light emitting board 301) mounted.
The predetermined board has a power supply wiring pattern (third wiring pattern 172c, 386c, fourth wiring pattern 172d,) for supplying a driving power source for the predetermined control component to a predetermined terminal (power supply terminal 151, 348) of the predetermined control component. 386d) is provided,
The predetermined capacitor is electrically connected to the power supply wiring pattern and ground (GND plane layer 93).
A gaming machine characterized in that no control component (IC) other than the predetermined control component is arranged between the predetermined terminal and the predetermined capacitor.

特徴G1.所定制御部品の所定の端子に供給される駆動電源のノイズ成分を所定コンデンサに吸収させることにより、所定制御部品が当該ノイズ成分の影響を受けて誤作動してしまうことを防止できる。また、所定制御部品から発生したノイズ成分を所定コンデンサに吸収させることにより、当該ノイズ成分の影響を受けて他の電子部品が誤作動してしまうことを防止できる。 Features G1. By absorbing the noise component of the drive power supply supplied to the predetermined terminal of the predetermined control component into the predetermined capacitor, it is possible to prevent the predetermined control component from malfunctioning due to the influence of the noise component. Further, by absorbing the noise component generated from the predetermined control component into the predetermined capacitor, it is possible to prevent other electronic components from malfunctioning due to the influence of the noise component.

なお、特徴G1の構成に対して、特徴A1〜A14、特徴B1〜B12、特徴C1〜C12、特徴D1〜D12、特徴E1〜E6、特徴F1〜F15、特徴G1、特徴H1のうちいずれか1又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。 It should be noted that, with respect to the configuration of the feature G1, any one of the features A1 to A14, the features B1 to B12, the features C1 to C12, the features D1 to D12, the features E1 to E6, the features F1 to F15, the features G1, and the features H1. Alternatively, a plurality of configurations may be applied. This makes it possible to produce a synergistic effect due to the combined configuration.

<特徴H群>
特徴H1.所定基板(第1装飾基板56)を備えた遊技機において、
前記所定基板には、第1所定電子部品(第1の実施形態におけるLEDドライバ126、LEDチップ142)と、当該第1所定電子部品よりも小さい第2所定電子部品(第1の実施形態におけるバイパスコンデンサ85、小型チップ抵抗器87)と、が実装されており、
前記所定基板において前記第1所定電子部品が搭載された領域の周囲には、当該領域を区画する外形表示(外形シルク213,215)が設けられており、
前記所定基板において前記第2所定電子部品が搭載された領域の周囲には、当該領域を区画する外形表示が設けられていないことを特徴とする遊技機。
<Characteristic H group>
Features H1. In a gaming machine provided with a predetermined substrate (first decorative substrate 56),
The predetermined board has a first predetermined electronic component (LED driver 126, LED chip 142 in the first embodiment) and a second predetermined electronic component smaller than the first predetermined electronic component (bypass in the first embodiment). A capacitor 85, a small chip resistor 87), and are mounted.
An outer shape display (outer shape silk 213, 215) for partitioning the region is provided around the region on which the first predetermined electronic component is mounted on the predetermined substrate.
A gaming machine characterized in that an outer shape display for partitioning the region is not provided around a region on which the second predetermined electronic component is mounted on the predetermined substrate.

特徴H1によれば、第1所定電子部品及び第2所定電子部品を実装した後の目視確認において、第1所定電子部品の周囲に設けられている外形表示を利用して、第1所定電子部品の実装漏れが発生しているか否かを確認することができるとともに、第1所定電子部品の位置ずれが発生しているか否かを確認することができる。第2所定電子部品は第1所定電子部品よりも小さい構成において、第2所定電子部品の周囲に外形表示を設けないことにより、当該目視確認において、実際には所定電子部品の実装漏れが発生しているにも関わらず外形表示のみを見て所定電子部品が実装されていると作業者が誤って認識してしまうことを防止できる。 According to the feature H1, in the visual confirmation after mounting the first predetermined electronic component and the second predetermined electronic component, the first predetermined electronic component is used by utilizing the external shape display provided around the first predetermined electronic component. It is possible to confirm whether or not the mounting omission has occurred, and it is also possible to confirm whether or not the misalignment of the first predetermined electronic component has occurred. The second predetermined electronic component has a smaller configuration than the first predetermined electronic component, and by not providing an external shape display around the second predetermined electronic component, a mounting omission of the predetermined electronic component actually occurs in the visual confirmation. However, it is possible to prevent the operator from erroneously recognizing that a predetermined electronic component is mounted by looking only at the outline display.

なお、特徴H1の構成に対して、特徴A1〜A14、特徴B1〜B12、特徴C1〜C12、特徴D1〜D12、特徴E1〜E6、特徴F1〜F15、特徴G1、特徴H1のうちいずれか1又は複数の構成を適用してもよい。これにより、その組み合わせた構成による相乗的な効果を奏することが可能となる。 It should be noted that, with respect to the configuration of the feature H1, any one of the features A1 to A14, the features B1 to B12, the features C1 to C12, the features D1 to D12, the features E1 to E6, the features F1 to F15, the features G1, and the features H1. Alternatively, a plurality of configurations may be applied. This makes it possible to produce a synergistic effect due to the combined configuration.

上記特徴A群、上記特徴B群、上記特徴C群、上記特徴D群、上記特徴E群、上記特徴F群、上記特徴G群及び上記特徴H群に係る発明によれば、以下の課題を解決することが可能である。 According to the inventions relating to the feature A group, the feature B group, the feature C group, the feature D group, the feature E group, the feature F group, the feature G group, and the feature H group, the following problems are solved. It is possible to solve it.

遊技機の一種として、パチンコ機やスロットマシン等が知られている。これらの遊技機では、所定の抽選条件が成立したことに基づいて抽選が行われ、当該抽選の結果に応じて遊技者に特典が付与される構成が知られている。また、当該抽選の結果を遊技者に予測させたり、認識させたりするための演出が行われる構成が一般的である。これらの遊技機は、遊技を進行させるための電子部品や演出を実行するための電子部品が搭載されている基板を備えている。 Pachinko machines, slot machines, and the like are known as a type of gaming machine. In these gaming machines, it is known that a lottery is performed based on the fact that a predetermined lottery condition is satisfied, and a privilege is given to a player according to the result of the lottery. In addition, it is common to have an effect for making the player predict or recognize the result of the lottery. These gaming machines include a substrate on which electronic components for advancing the game and electronic components for executing the effect are mounted.

パチンコ機について具体的には、例えば遊技領域に設けられた入球部に遊技球が入球したことに基づいて抽選が行われ、表示装置の表示面にて絵柄の変動表示が行われ、抽選にて当選結果となった場合には表示面にて特定絵柄の組み合わせ等が最終停止表示され、遊技者にとって有利な特別遊技状態に移行する構成等が知られている。そして、特別遊技状態に移行した場合には、例えば遊技領域に設けられた入球装置等の開閉が開始され、当該入球装置への入球に基づき遊技球の払出等が行われるようになっている。 Specifically, for pachinko machines, for example, a lottery is performed based on the fact that a game ball enters a ball entry portion provided in a game area, and a variable display of a pattern is performed on the display surface of a display device, and the lottery is performed. When the winning result is obtained, the combination of specific patterns and the like is finally stopped and displayed on the display surface, and it is known that the player shifts to a special gaming state that is advantageous to the player. Then, when the state shifts to the special gaming state, for example, the opening and closing of the ball entry device provided in the game area is started, and the game ball is paid out based on the entry into the ball entry device. ing.

ここで、上記例示等のような遊技機においては、電子部品を基板に好適に実装する必要があり、この点について未だ改良の余地がある。 Here, in a gaming machine such as the above example, it is necessary to mount electronic components on a substrate, and there is still room for improvement in this respect.

以下に、以上の各特徴を適用し得る又は各特徴に適用される遊技機の基本構成を示す。 The following shows the basic configuration of a gaming machine to which each of the above features can be applied or is applied to each feature.

パチンコ遊技機:遊技者が操作する操作手段と、その操作手段の操作に基づいて遊技球を発射する遊技球発射手段と、その発射された遊技球を所定の遊技領域に導く球通路と、遊技領域内に配置された各遊技部品とを備え、それら各遊技部品のうち所定の通過部を遊技球が通過した場合に遊技者に特典を付与する遊技機。 Pachinko gaming machine: An operating means operated by a player, a game ball launching means for launching a game ball based on the operation of the operating means, a ball passage for guiding the launched game ball to a predetermined game area, and a game. A gaming machine that includes each gaming component arranged in an area and grants a privilege to a player when a gaming ball passes through a predetermined passing portion of each gaming component.

スロットマシン等の回胴式遊技機:複数の絵柄を可変表示させる絵柄表示装置を備え、始動操作手段の操作に起因して前記複数の絵柄の可変表示が開始され、停止操作手段の操作に起因して又は所定時間経過することにより前記複数の絵柄の可変表示が停止され、その停止後の絵柄に応じて遊技者に特典を付与する遊技機。 Rotating machine such as a slot machine: Equipped with a picture display device that variably displays a plurality of pictures, the variable display of the plurality of pictures is started due to the operation of the start operation means, and is caused by the operation of the stop operation means. A gaming machine in which the variable display of the plurality of symbols is stopped after a lapse of a predetermined time, and a privilege is given to the player according to the symbols after the stop.

10…パチンコ機、56…第1装飾基板、56d〜56g…固定貫通孔、57…第2装飾基板、84…第1実装面、85…バイパスコンデンサ、85a…第1電極、85b…第2電極、87…小型チップ抵抗器、87a…第1電極、87b…第2電極、93…GNDプレーン層、94…電源プレーン層、95…第2実装面、97…バイパスコンデンサ、101…小型チップ抵抗器、111,112…コネクタ、126…LEDドライバ、142…LEDチップ、142a…第1電極、142b…第2電極、151…電源端子、152,153…端子、154…GND端子、155〜162…端子、171a…第1パッド、171b…第2パッド、172a…第1配線パターン、172b…第2配線パターン、172c…第3配線パターン、172d…第4配線パターン、174,175…ビアホール、176a…第1パッド、176b…第2パッド、178a…第1パッド、178b…第2パッド、181a…第1配線パターン、181b…第2配線パターン、203,204…コネクタ裏側対応領域、211a〜211d…貫通孔周辺領域、213…外形シルク、214…識別用シルク、215…外形シルク、216〜218…識別用シルク、291…バイパスコンデンサ、291a…第1電極、291b…第2電極、293a…第1パッド、293b…第2パッド、294a…第1配線パターン、294b…第2配線パターン、294c…第3配線パターン、294d…第4配線パターン、301…発光基板、302…第1発光面、303…第2発光面、310…LEDチップ、315〜325…LEDチップ、326…第2LEDドライバ、327…コネクタ、328…バイパスコンデンサ、331〜335…小型チップ抵抗器、336〜346…チップ抵抗器、348…電源端子、349…GND端子、352…バイパスコンデンサ、353,354…ドライバ裏側対応領域、355,361〜371…LED裏側対応領域、381…バイパスコンデンサ、381a…第1電極、381b…第2電極、382a…第1パッド、382b…第2パッド、383…第1スルーホール、384…第2スルーホール、386a…第1配線パターン、386b…第2配線パターン、386c…第3配線パターン、386d…第4配線パターン、DR1…第1方向、DR2…第2方向、LD,LDA…長軸方向、SD,SDA…短軸方向。 10 ... Pachinko machine, 56 ... 1st decorative board, 56d-56g ... Fixed through hole, 57 ... 2nd decorative board, 84 ... 1st mounting surface, 85 ... Bypass capacitor, 85a ... 1st electrode, 85b ... 2nd electrode , 87 ... Small chip resistor, 87a ... 1st electrode, 87b ... 2nd electrode, 93 ... GND plane layer, 94 ... Power plane layer, 95 ... 2nd mounting surface, 97 ... Bypass capacitor, 101 ... Small chip resistor , 111, 112 ... Connector, 126 ... LED driver, 142 ... LED chip, 142a ... 1st electrode, 142b ... 2nd electrode, 151 ... Power supply terminal, 152, 153 ... Terminal, 154 ... GND terminal, 155-162 ... Terminal , 171a ... 1st pad, 171b ... 2nd pad, 172a ... 1st wiring pattern, 172b ... 2nd wiring pattern, 172c ... 3rd wiring pattern, 172d ... 4th wiring pattern, 174,175 ... Via hole, 176a ... 1 pad, 176b ... 2nd pad, 178a ... 1st pad, 178b ... 2nd pad, 181a ... 1st wiring pattern, 181b ... 2nd wiring pattern, 203, 204 ... Connector back side corresponding area, 211a to 211d ... Through hole Peripheral area, 213 ... outer silk, 214 ... identification silk, 215 ... outer silk, 216 to 218 ... identification silk, 291 ... bypass capacitor, 291a ... first electrode, 291b ... second electrode, 293a ... first pad, 293b ... 2nd pad, 294a ... 1st wiring pattern, 294b ... 2nd wiring pattern, 294c ... 3rd wiring pattern, 294d ... 4th wiring pattern, 301 ... light emitting board, 302 ... 1st light emitting surface, 303 ... second Light emitting surface, 310 ... LED chip, 315-325 ... LED chip, 326 ... second LED driver, 327 ... connector, 328 ... bypass capacitor, 331-335 ... small chip resistor, 336-346 ... chip resistor, 348 ... power supply Terminal, 349 ... GND terminal, 352 ... Bypass capacitor, 353, 354 ... Driver backside compatible area, 355,361,371 ... LED backside compatible area, 381 ... Bypass capacitor, 381a ... First electrode, 381b ... Second electrode, 382a ... 1st pad, 382b ... 2nd pad, 383 ... 1st through hole, 384 ... 2nd through hole, 386a ... 1st wiring pattern, 386b ... 2nd wiring pattern, 386c ... 3rd wiring pattern, 386d ... 4th Wiring pattern, DR1 ... 1st direction, DR2 ... 2nd direction, LD, LDA ... long axis direction, SD, SDA ... Short axis direction.

Claims (10)

第1所定電子部品及び当該第1所定電子部品よりも小さい第2所定電子部品が実装されている所定基板を備えた遊技機において、
前記第1所定電子部品は、前記所定基板の一方側の板面である第1所定板面側に実装されており、
前記第2所定電子部品は、前記所定基板の前記第1所定板面とは逆側の第2所定板面側に実装されており、
前記第2所定板面において前記第1所定板面における前記第1所定電子部品が搭載された領域の裏側の領域には、前記第2所定電子部品が搭載されていないことを特徴とする遊技機。
In a gaming machine provided with a predetermined board on which a first predetermined electronic component and a second predetermined electronic component smaller than the first predetermined electronic component are mounted.
The first predetermined electronic component is mounted on the first predetermined plate surface side, which is the plate surface on one side of the predetermined substrate.
The second predetermined electronic component is mounted on the second predetermined plate surface side opposite to the first predetermined plate surface of the predetermined substrate.
A gaming machine characterized in that the second predetermined electronic component is not mounted in a region on the second predetermined plate surface on the back side of a region on the first predetermined plate surface on which the first predetermined electronic component is mounted. ..
前記第2所定板面において前記第1所定板面における前記第1所定電子部品が搭載された領域の裏側の領域からの距離が所定距離未満の領域にも前記第2所定電子部品が搭載されていないことを特徴とする請求項1に記載の遊技機。 The second predetermined electronic component is also mounted on the second predetermined plate surface in a region where the distance from the region on the back side of the region on the first predetermined plate surface on which the first predetermined electronic component is mounted is less than the predetermined distance. The gaming machine according to claim 1, wherein the gaming machine is not provided. 前記所定基板の前記第2所定板面側には、前記第2所定電子部品よりも大きい特定電子部品が実装されており、
前記第2所定板面において前記第1所定板面における前記第1所定電子部品が搭載された領域の裏側の領域からの距離が所定距離未満の領域に、前記特定電子部品が搭載されていることを特徴とする請求項2に記載の遊技機。
A specific electronic component larger than the second predetermined electronic component is mounted on the second predetermined plate surface side of the predetermined substrate.
The specific electronic component is mounted in a region of the second predetermined plate surface where the distance from the region on the back side of the region on the first predetermined plate surface on which the first predetermined electronic component is mounted is less than a predetermined distance. 2. The gaming machine according to claim 2.
前記所定基板の前記第2所定板面側には、前記第2所定電子部品よりも大きい特定電子部品が実装されており、
前記第2所定板面において前記第1所定板面における前記第1所定電子部品が搭載された領域の裏側の領域に、前記特定電子部品が搭載されていることを特徴とする請求項1乃至3のいずれか1に記載の遊技機。
A specific electronic component larger than the second predetermined electronic component is mounted on the second predetermined plate surface side of the predetermined substrate.
Claims 1 to 3 characterized in that the specific electronic component is mounted in a region on the second predetermined plate surface on the back side of a region on the first predetermined plate surface on which the first predetermined electronic component is mounted. The gaming machine according to any one of.
前記所定基板は、
前記第1所定電子部品の電極に接続される特定接続部と、
前記第2所定電子部品の電極に接続される所定接続部と、
前記所定接続部及び前記特定接続部を電気的に接続する所定配線パターンと、
を備えており、
前記所定配線パターンは、前記第2所定板面において前記第1所定板面における前記第1所定電子部品が搭載された領域の裏側の領域の外で前記所定接続部と電気的に接続されており、
前記第2所定板面において前記第1所定板面における前記第1所定電子部品が搭載された領域の裏側の領域には、前記第2所定電子部品が搭載されていないことを特徴とする請求項1乃至4のいずれか1に記載の遊技機。
The predetermined substrate is
A specific connection portion connected to the electrode of the first predetermined electronic component and
A predetermined connection portion connected to the electrode of the second predetermined electronic component and
A predetermined wiring pattern for electrically connecting the predetermined connection portion and the specific connection portion,
Equipped with
The predetermined wiring pattern is electrically connected to the predetermined connection portion on the second predetermined plate surface outside the region on the back side of the region on which the first predetermined electronic component is mounted on the first predetermined plate surface. ,
The second predetermined plate surface is characterized in that the second predetermined electronic component is not mounted in the region on the back side of the region on the first predetermined plate surface on which the first predetermined electronic component is mounted. The gaming machine according to any one of 1 to 4.
前記所定基板の外縁からの距離が所定の距離未満である所定外縁領域には、前記第2所定電子部品が実装されていないことを特徴とする請求項1乃至5のいずれか1に記載の遊技機。 The game according to any one of claims 1 to 5, wherein the second predetermined electronic component is not mounted in the predetermined outer edge region where the distance from the outer edge of the predetermined substrate is less than the predetermined distance. Machine. 前記所定外縁領域に前記第1所定電子部品が実装されていることを特徴とする請求項6に記載の遊技機。 The gaming machine according to claim 6, wherein the first predetermined electronic component is mounted on the predetermined outer edge region. 前記所定基板には、当該所定基板を固定するための基板固定部が設けられており、
前記基板固定部からの距離が特定距離未満の固定部周辺領域には前記第2所定電子部品が実装されていないことを特徴とする請求項1乃至7のいずれか1に記載の遊技機。
The predetermined substrate is provided with a substrate fixing portion for fixing the predetermined substrate.
The gaming machine according to any one of claims 1 to 7, wherein the second predetermined electronic component is not mounted in a region around the fixed portion where the distance from the substrate fixing portion is less than a specific distance.
前記固定部周辺領域に前記第1所定電子部品が実装されていることを特徴とする請求項8に記載の遊技機。 The gaming machine according to claim 8, wherein the first predetermined electronic component is mounted in a region around the fixed portion. 前記所定基板の前記第1所定板面において、前記所定基板の外縁からの距離が所定の距離未満である所定外縁領域には、前記第2所定電子部品が実装されておらず、
前記基板固定部は、前記所定外縁領域に設けられていることを特徴とする請求項8又は9に記載の遊技機。
On the first predetermined plate surface of the predetermined substrate, the second predetermined electronic component is not mounted in the predetermined outer edge region where the distance from the outer edge of the predetermined substrate is less than the predetermined distance.
The gaming machine according to claim 8 or 9, wherein the substrate fixing portion is provided in the predetermined outer edge region.
JP2020084940A 2020-05-14 2020-05-14 game machine Active JP7264108B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020084940A JP7264108B2 (en) 2020-05-14 2020-05-14 game machine
JP2023063916A JP7405294B2 (en) 2020-05-14 2023-04-11 gaming machine
JP2023209750A JP2024019522A (en) 2020-05-14 2023-12-13 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020084940A JP7264108B2 (en) 2020-05-14 2020-05-14 game machine

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023063916A Division JP7405294B2 (en) 2020-05-14 2023-04-11 gaming machine

Publications (2)

Publication Number Publication Date
JP2021178018A true JP2021178018A (en) 2021-11-18
JP7264108B2 JP7264108B2 (en) 2023-04-25

Family

ID=78510081

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2020084940A Active JP7264108B2 (en) 2020-05-14 2020-05-14 game machine
JP2023063916A Active JP7405294B2 (en) 2020-05-14 2023-04-11 gaming machine
JP2023209750A Pending JP2024019522A (en) 2020-05-14 2023-12-13 Game machine

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2023063916A Active JP7405294B2 (en) 2020-05-14 2023-04-11 gaming machine
JP2023209750A Pending JP2024019522A (en) 2020-05-14 2023-12-13 Game machine

Country Status (1)

Country Link
JP (3) JP7264108B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025113A (en) * 2014-07-16 2016-02-08 株式会社デンソー Wiring board
JP2017017043A (en) * 2016-10-25 2017-01-19 東芝ライテック株式会社 Lighting apparatus
JP2017079299A (en) * 2015-10-22 2017-04-27 日東工業株式会社 Printed board unit and electronic device
JP2017093891A (en) * 2015-11-26 2017-06-01 株式会社藤商事 Game machine
JP2018023543A (en) * 2016-08-09 2018-02-15 株式会社大都技研 Game machine
JP2018064907A (en) * 2016-10-21 2018-04-26 サミー株式会社 Game machine
JP2020014508A (en) * 2018-07-23 2020-01-30 株式会社大一商会 Game machine

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0710976U (en) * 1993-07-28 1995-02-14 キンセキ株式会社 Substrate resist coating structure
JP2008227183A (en) 2007-03-13 2008-09-25 Fujitsu Ltd Printed board unit and printed circuit board
JP6440215B2 (en) 2017-02-15 2018-12-19 株式会社ソフイア Game machine
JP6965213B2 (en) 2018-07-12 2021-11-10 株式会社三共 Pachinko machine

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025113A (en) * 2014-07-16 2016-02-08 株式会社デンソー Wiring board
JP2017079299A (en) * 2015-10-22 2017-04-27 日東工業株式会社 Printed board unit and electronic device
JP2017093891A (en) * 2015-11-26 2017-06-01 株式会社藤商事 Game machine
JP2018023543A (en) * 2016-08-09 2018-02-15 株式会社大都技研 Game machine
JP2018064907A (en) * 2016-10-21 2018-04-26 サミー株式会社 Game machine
JP2017017043A (en) * 2016-10-25 2017-01-19 東芝ライテック株式会社 Lighting apparatus
JP2020014508A (en) * 2018-07-23 2020-01-30 株式会社大一商会 Game machine

Also Published As

Publication number Publication date
JP2023080178A (en) 2023-06-08
JP7405294B2 (en) 2023-12-26
JP2024019522A (en) 2024-02-09
JP7264108B2 (en) 2023-04-25

Similar Documents

Publication Publication Date Title
JP6648068B2 (en) Gaming machine
JP5958671B2 (en) Game machine
JP7405294B2 (en) gaming machine
JP7435235B2 (en) gaming machine
JP7435234B2 (en) gaming machine
JP7435233B2 (en) gaming machine
JP2021178021A (en) Game machine
JP2021178027A (en) Game machine
JP2021178017A (en) Game machine
JP2021178022A (en) Game machine
JP2021178016A (en) Game machine
JP2021178019A (en) Game machine
JP2021178026A (en) Game machine
JP2021178020A (en) Game machine
JP7480103B2 (en) Gaming Machines
JP7436574B2 (en) gaming machine
JP6445728B2 (en) Game machine
JP2024006634A (en) Game machine
JP2024006637A (en) Game machine
JP2024006635A (en) Game machine
JP2024007031A (en) Game machine
JP2024010730A (en) Game machine
JP2024006639A (en) Game machine
JP2024010726A (en) Game machine
JP2024006633A (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230327

R150 Certificate of patent or registration of utility model

Ref document number: 7264108

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150