JP2021174512A - エンドトゥエンドデータバス反転を含む積層メモリデバイス - Google Patents
エンドトゥエンドデータバス反転を含む積層メモリデバイス Download PDFInfo
- Publication number
- JP2021174512A JP2021174512A JP2020194873A JP2020194873A JP2021174512A JP 2021174512 A JP2021174512 A JP 2021174512A JP 2020194873 A JP2020194873 A JP 2020194873A JP 2020194873 A JP2020194873 A JP 2020194873A JP 2021174512 A JP2021174512 A JP 2021174512A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data bus
- bus inversion
- logic
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 154
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 abstract description 14
- 238000005516 engineering process Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 238000003860 storage Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 150000004706 metal oxides Chemical group 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- 102100039133 Integrator complex subunit 6 Human genes 0.000 description 1
- 101150014481 Ints6 gene Proteins 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000005387 chalcogenide glass Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000004984 smart glass Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1647—Handling requests for interconnection or transfer for access to memory bus based on arbitration with interleaved bank access
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1087—Data input latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1093—Input synchronization
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Memory System (AREA)
- Semiconductor Memories (AREA)
- Logic Circuits (AREA)
Abstract
【課題】積層メモリデバイスにおける省電力を可能にするエンドトゥエンドDBIのための技術を提供する。【解決手段】メモリ装置10において、データバス反転(DBI)技術は、同時レーンスイッチング数を制限して、電力及び同時スイッチング動作(SSO)ノイズを低減するために、様々な並列入/出力(IO)回路において使用されて利用される。高帯域幅メモリ(HBM)デバイスなどの積層メモリデバイスにおいて、メモリコアまでDBIを拡張し、電力消費、電圧ドループ及びSSOノイズのうちの1又は複数を著しく低減する。メモリコアと、複数のスルーシリコンビア(TSV)と、メモリコア及びTSVの間に連結されたデータバス反転ロジックとを含んでもよい。データバス反転ロジックは、TSVを通して信号経路上のデータ信号を、データ信号のデータバス反転に従ってエンコード及びデコードする。【選択図】図1
Description
高帯域幅メモリ(HBM)ダイナミックランダムアクセスメモリ(DRAM)インタフェースの規格が、JEDEC(www.jedec.org)により公開されている。これらの規格の更新は、HBM2およびHMB2Eを含む。HBM技術は、いくつかの他のメモリ技術と比較して、より低い電力消費でより高い帯域幅を提供する。HBM技術は、メモリダイスタックと、いくつかの他のメモリ技術と比較してはるかにより広いメモリバスとを含み得る。
本明細書において説明する材料は、例として示されており、添付図面における限定として示されているわけではない。説明を簡潔かつ明確なものにするために、図に示される要素は、必ずしも縮尺通りに描かれていない。例えば、いくつかの要素の寸法は、明確にするために他の要素に対して誇張されることがある。さらに、適切であるとみなされる場合、対応する要素または類似する要素を示すために、参照符号が図面中で繰り返し用いられている。図面は、以下の通りである。
一実施形態によるメモリ装置の例のブロック図である。
一実施形態による電子装置の例のブロック図である。
実施形態による、スイッチングするレーンの数対合計発生回数の例の棒グラフである。
実施形態による、スイッチングするレーンの数対合計発生回数の例の棒グラフである。
一実施形態によるデータバス反転の例の例示的なタイミング図である。
一実施形態による内部データバス反転を含むデータバス反転の別の例の例示的なタイミング図である。
一実施形態によるメモリスタックデバイスの例の透視ブロック図である。
一実施形態による電子装置の例の正面視ブロック図である。
一実施形態による電子装置の例の上面視ブロック図である。
一実施形態によるメモリ装置の別の例のブロック図である。
一実施形態によるコンピューティングシステムの例のブロック図である。
添付図面を参照して、1または複数の実施形態または実装をここで説明する。特定の構成および配置について論じるが、これは例示目的でのみ行われることを理解されたい。当業者であれば、本明細書の趣旨および範囲から逸脱することなく他の構成および配置が用いられ得ることを認識するであろう。本明細書において説明する技術および/または配置が、本明細書において説明するもの以外の様々な他のシステムおよびアプリケーションにおいても用いられ得ることが、当業者には明らかとなろう。
以下の説明では、例えばシステムオンチップ(SoC)アーキテクチャなどのアーキテクチャにおいて明示され得る様々な実装を記載するが、本明細書において説明する技術および/または配置の実装は、特定のアーキテクチャおよび/またはコンピューティングシステムに限定されず、同様の目的の任意のアーキテクチャおよび/またはコンピューティングシステムにより実装され得る。例えば、複数の集積回路(IC)チップおよび/またはパッケージおよび/または様々なコンピューティングデバイスおよび/またはセットトップボックス、スマートフォンなどの民生用電子(CE)デバイスなどを例えば用いた様々なアーキテクチャが、本明細書において説明する技術および/または配置を実装し得る。さらに、以下の説明では、例えば、ロジックの実装、システムコンポーネントの種類および相互関係、ロジックの分割/統合の選択など、多数の具体的な詳細を記載し得るが、特許請求される主題は、そのような具体的な詳細なく実施され得る。他の例において、例えば制御構造および完全なソフトウェア命令シーケンスなど、いくつかの材料は、本明細書において開示される材料を不明瞭にしないよう、詳細に示されないことがある。
本明細書において開示される材料は、ハードウェア、ファームウェア、ソフトウェアまたはそれらの任意の組み合わせにおいて実装され得る。本明細書において開示される材料は、1または複数のプロセッサにより読み出され実行され得る、機械可読媒体に格納された命令としても実装され得る。機械可読媒体は、機械(例えば、コンピューティングデバイス)により読み取り可能な形式で情報を格納または伝送するための任意の媒体および/またはメカニズムを含み得る。例えば、機械可読媒体は、リードオンリメモリ(ROM)、ランダムアクセスメモリ(RAM)、磁気ディスク記憶媒体、光学記憶媒体、フラッシュメモリデバイス、電気、光、音または他の形式の伝搬信号(例えば、搬送波、赤外線信号、デジタル信号など)および他のものを含み得る。
「一実装」、「実装」、「例示的な実装」などについての本明細書における言及は、説明される実装が特定の特徴、構造または特性を含み得ることを示すが、全ての実施形態がそのような特定の特徴、構造または特性を必ずしも含まないことがある。さらに、そのような文言は、必ずしも同じ実装に言及しているわけではない。さらに、ある実施形態に関連して特定の特徴、構造または特性が説明される場合、本明細書において明示的に説明されているか否かにかかわらず、他の実装に関連してそのような特徴、構造または特性をもたらすことは当業者の知識の範囲内であることが述べられている。
本明細書において説明する様々な実施形態は、メモリコンポーネントおよび/またはメモリコンポーネントのインタフェースを含み得る。そのようなメモリコンポーネントは、揮発性メモリおよび/または不揮発性(NV)メモリを含み得る。揮発性メモリは、自らが格納するデータの状態を維持するために電力を必要とする記憶媒体であってよい。揮発性メモリの非限定的な例は、DRAMまたはスタティックRAM(SRAM)など、様々な種類のRAMを含み得る。メモリモジュールにおいて用いられ得る1つの特定の種類のDRAMは、シンクロナスダイナミックRAM(SDRAM)である。特定の実施形態において、メモリコンポーネントのDRAMは、ダブルデータレート(DDR)SDRAM向けのJESD79F、DDR2 SDRAM向けのJESD79−2F、DDR3 SDRAM向けのJESD79−3F、DDR4 SDRAM向けのJESD79−4A、低電力DDR(LPDDR)向けのJESD209、LPDDR2向けのJESD209−2、LPDDR3向けのJESD209−3およびLPDDR4向けのJESD209−4(これらの規格は、jedec.orgで入手可能である)など、Joint Electron Device Engineering Council(JEDEC)が公表する規格に準拠し得る。そのような規格(および同様の規格)は、DDRベース規格と称されてよく、そのような規格を実装するストレージデバイスの通信インタフェースは、DDRベースインタフェースと称されてよい。
NVメモリ(NVM)は、自らが格納するデータの状態を維持するために電力を必要としない記憶媒体であってよい。一実施形態において、当該メモリデバイスは、NAND技術またはNOR技術に基づくものなど、ブロックアドレス指定可能メモリデバイスを含み得る。メモリデバイスは、3次元(3D)クロスポイントメモリデバイスなどの将来世代不揮発性デバイス、または他のバイトアドレス指定可能所定位置書き込み不揮発性メモリデバイスも含み得る。一実施形態において、当該メモリデバイスは、カルコゲナイドガラス、多閾値レベルNANDフラッシュメモリ、NORフラッシュメモリ、シングルレベルもしくはマルチレベル相変化メモリ(PCM)、抵抗性メモリ、ナノワイヤメモリ、強誘電体トランジスタRAM(FeTRAM)、反強誘電体メモリ、メモリスタ技術を統合した磁気抵抗RAM(MRAM)メモリ、金属酸化物基、酸素欠損基および導電性ブリッジRAM(CB−RAM)を含む抵抗性メモリ、もしくは、スピン転送トルク(STT)−MRAM、スピントロニクス磁気接合メモリ型デバイス、磁気トンネル接合(MTJ)型デバイス、DW(Domain Wall)およびSOT(Spin Orbit Transfer)型デバイス、サイリスタ型メモリデバイス、または上記のもののいずれかの組み合わせ、または他のメモリを用いたメモリデバイスであってもよく、それらを含んでもよい。メモリデバイスは、ダイ自体および/またはパッケージングされたメモリ製品を指してよい。特定の実施形態において、不揮発性メモリを有するメモリコンポーネントは、JESD218、JESD219、JESD220−1、JESD223B、JESD223−1などのJEDECが公表する1または複数の規格、または他の好適な規格に準拠し得る(本明細書において引用したJEDEC規格は、jedec.orgで入手可能である)。
図1を参照すると、メモリ装置10の一実施形態は、メモリコア11と、複数のスルーシリコンビア(TSV)12と、メモリコア11とTSV12との間に連結されたデータバス反転(DBI)ロジック13とを含み得る。DBIロジック13は、TSV12を通して、信号経路上のデータ信号を、データ信号のデータバス反転に従ってエンコードおよびデコードするように構成され得る。いくつかの実施形態において、DBIロジック13は、メモリコントローラからメモリ装置の物理層へとデータ信号のデータバス反転を拡張し、かつ/またはメモリコントローラからメモリコア11へとデータバス反転を拡張するように構成され得る。
いくつかの実施形態において、DBIロジック13はさらに、データ信号のデータバス反転に従って、TSV12内でデータ信号のビットを非連続的に配置するように構成され得る。例えば、DBIロジック13は、データ信号のビットを非連続的に配置するためのマルチエントリ先入れ先出し(FIFO)バッファを含み得る(例えば、2エントリFIFO)。いくつかの実施形態において、メモリコア11は複数のランクと関連付けられてもよく、DBIロジック13はさらに、複数のランクの異なるランクに対する連続する読み出し動作のための以前の読み出しサイクルを保持し、かつ複数のランクの非アクティブなランクから送信されるデータを保持するように構成され得る。
上記のメモリコア11、TSV12、DBIロジック13、および他のシステムコンポーネントの各々の実施形態は、ハードウェア、ソフトウェア、またはこれらの任意の好適な組み合わせを含む任意の好適なメモリ技術を用いて実装され得る。例えば、ハードウェアの実装は、例えば特定用途向け集積回路(ASIC)、相補型金属酸化物半導体(CMOS)などの回路技術もしくはトランジスタ−トランジスタロジック(TTL)技術またはそれらの任意の組み合わせを用いた、例えば、プログラマブルロジックアレイ(PLA)、フィールドプログラマブルゲートアレイ(FPGA)、複合プログラマブルロジックデバイス(CPLD)、または、固定機能ロジックハードウェアなどの構成可能ロジックを含み得る。
いくつかの実施形態において、メモリコンポーネントは、(例えば同じダイ上の)コントローラを含む様々な他のコンポーネント内に位置し得るか、またはそのような他のコンポーネントと同じ場所に位置し得る。好適なコントローラの実施形態は、汎用コントローラ、専用コントローラ、メモリコントローラ、ストレージコントローラ、マイクロコントローラ、汎用プロセッサ、専用プロセッサ、中央処理ユニット(CPU)、実行ユニットなどを含み得る。代替的にまたは追加的に、当該コントローラの全部または各部分は、例えば、プロセッサまたはコンピューティングデバイスにより実行される、ランダムアクセスメモリ(RAM)、リードオンリメモリ(ROM)、プログラマブルROM(PROM)、ファームウェア、フラッシュメモリなどの機械可読記憶媒体またはコンピュータ可読記憶媒体に格納されたセットロジック命令として、1または複数のモジュールに実装され得る。例えば、コンポーネントの動作を実行するためのコンピュータプログラムコードは、例えばPYTHON、PERL、JAVA(登録商標)、SMALLTALK(登録商標)、C++、C#などのオブジェクト指向プログラミング言語を含む1または複数のオペレーティングシステム(OS)適用可能/適合プログラミング言語と、「C」プログラミング言語または同様のプログラミング言語などの従来の手続き型プログラミング言語との任意の組み合わせで書き込まれ得る。
図2をここで参照すると、電子装置20の一実施形態は、シリコン基板21と、シリコン基板21を完全に通って配設された複数のビア22(例えば、TSV)と、シリコン基板21および複数のビア22に連結されたメモリ回路23とを含み得る。メモリ回路23は、複数のビア22を通して、信号経路上のデータ信号を、データ信号のデータバス反転に従ってエンコードおよびデコードするためのロジック24を含み得る。いくつかの実施形態において、ロジック24は、メモリコントローラからメモリ回路23の物理層へとデータ信号のデータバス反転を拡張し、かつ/またはメモリコントローラからメモリ回路23のメモリコアへとデータバス反転を拡張するように構成され得る。
いくつかの実施形態において、ロジック24はさらに、データ信号のデータバス反転に従って、複数のビア22内でデータ信号のビットを非連続的に配置するように構成され得る。例えば、ロジック24は、データ信号のビットを非連続的に配置するためのマルチエントリFIFOバッファを含み得る(例えば、2エントリFIFO)。いくつかの実施形態において、メモリ回路23は複数のランクと関連付けられてもよく、ロジック24はさらに、複数のランクの異なるランクに対する連続する読み出し動作のための以前の読み出しサイクルを保持し、かつ複数のランクの非アクティブなランクから送信されるデータを保持するように構成され得る。
本明細書の実施形態のいずれにおいても、メモリ回路23は、DRAMなどのRAMを含み得る。いくつかのメモリデバイスにおいて、例えば様々なHBM技術において利用され得るように、複数のスルーシリコンビア(TSV)を利用して装置20の複数の実施形態が互いに連結され得る。シリコン基板21、ビア22、メモリ回路23、およびロジック24の実施形態は、任意の好適なシリコン/メモリ製造技術を利用して製造され得る。
例えば、電子装置10は、メモリ回路23が連結されたシリコン基板21を含む半導体装置上に実装され得る。いくつかの実施形態において、メモリ回路23は、シリコン基板21上のメモリコンポーネントのうちの1または複数において少なくとも部分的に実装され得る。例えば、メモリ回路23は、シリコン基板21内に位置するトランジスタチャネル領域を有するシリコン基板21に連結されたトランジスタアレイおよび/または他の集積回路コンポーネントを含み得る。メモリ回路23とシリコン基板21との間のインタフェースは階段形接合でなくてもよい。メモリ回路23はまた、シリコン基板21の初期ウェハ上で成長するエピタキシャルレイヤを含んでいるとみなされ得る。
いくつかの実施形態は、有利には、積層メモリデバイスにおける省電力を可能にするエンドトゥエンドDBIのための技術を提供し得る。DBI技術は、同時レーンスイッチング数を制限して、電力および同時スイッチング動作(SSO)ノイズを低減するために、様々な並列入/出力(IO)回路において使用されて利用され得る。HBMデバイスなどの積層メモリデバイスにおいて、DBIエンコードおよびデコードは従来、ロジックベースダイにおいて実行され得る一方、メモリコアへのTSV経路は従来、エンコードされていない伝送である。従来の配置の問題点は、メモリコアへのエンコードされていない伝送では、電力消費、電圧ドループ、およびSSOノイズが増加することである。有利には、いくつかの実施形態は、メモリコアまでDBIを拡張し、それにより、電力消費、電圧ドループ、およびSSOノイズのうちの1または複数を著しく低減する技術を含む。
HBMデバイスのスピードが高まるにつれて、DQバス上のデータは、コアクロックスピードが高まることを制限するために、TSV経路を通して並列化され得る(例えば、HBM2において1−DQ:2−TSV、HBM3において1−DQ:4−TSVなど)。いくつかの実施形態は、バースト長(BL)ビット(例えば、BL0〜BL7)を再構成して、TSV信号経路を通して、メモリコントローラからHBMデバイスメモリコアへとDBIエンコードを拡張し得る。
HBMデバイスにおいて生成された熱は、その電力消費と正比例し得る。HBMデバイスはSoCデバイスと同じパッケージ上にあり得るため、HBMデバイスによって生成された熱は冷却液に直接変換される。いくつかのHBMデバイスにおけるデバイスの電力は20ワットを超える場合がある。さらに、HBMデバイス性能は、電力供給の解決策の堅牢性によって制限され得る。必要な電力供給性能を供給するためにかなりのパッケージリソースが必要とされ得るが、これは瞬時電流消費に依存し得る。いくつかの実施形態は、有利に、電力消費を低減し、かつ/またはスイッチング電流を低減して、パッケージの電力供給の制約を緩和し得る。
合計電力消費のおよそ40%は、TSVを通したデータ送信のためであり得る。いくつかの実施形態は、平均トグルを低減し、平均電力消費を低減するためのDBI技術を提供し得る。DBIエンコード当たり8ビットのデータの場合、サイクルごとの平均トグル数は約20%低減され得る(例えば、20ワットのHBMデバイスに対して約1.6ワットの省電力を有利に提供する)。過渡電流(ICC(t))は、サイクルごとにスイッチングするレーンの数に正比例し得る。いくつかの実施形態は、DBI当たりのビット数を半分に制限することにより、メモリコア領域内のICC(t)を低減して電力供給をより強固にするためのDBI技術を提供し得る。いくつかの実施形態は、SoCメモリコントローラおよびSoC物理層(PHY)からの経路、ならびに/またはSoC PHYからHBMデバイスメモリコアへの経路に対して独立して適用され得る。いくつかの実施形態において、メモリコントローラからHBMデバイスメモリコアへとDBI技術を適用することによってより多くの利点が実現される。
図3Aおよび3Bを参照すると、例示的な棒グラフが交流(AC)DBIの影響を示している。8ビット/DBIのエンコードは、2^12ビットの合計ランレングスで示されている。グラフは、サイクルごとにスイッチングするレーン数のヒストグラムを示す。AC−DBIを含まないスクランブルデータでは、サイクルごとのスイッチングは平均4レーンである(例えば、図3Aを参照されたい)。AC−DBIが適用されると、平均は、DBIレーンを含めて約3.21レーンまで漸近的に下がる(例えば、図3Bを参照されたい)。有利には、DBIを適用することにより、平均スイッチングが約20%低減される。
図4を参照すると、1:4のIO対内部バスインターリーブ比を有するHBMデバイスアーキテクチャについて、バースト長が8の場合の例示的な連続ビット配置およびタイミング図が示されている。例示されている配置はレイテンシを低減し得るが、同じDBIエンコードを内部TSV経路へと拡張することを妨げる。例えば、DBI1ビットはBL0とBL1との間のスイッチングアクティビティをエンコードしたが、DQ内部0は、BL0、続いてBL4を送信する。
図5を参照すると、1:4のIO対内部バスインターリーブ比を有するHBMデバイスアーキテクチャについて、バースト長が8の場合の例示的な非連続ビット配置およびタイミング図が示されている。示されるようにビットを構成し、内部DBI経路を追加することにより、メモリコントローラからSoC PHYを通じてメモリコアまで同じDBIエンコードが有利に拡張される(例えば、ベースロジックダイを通じて、かつTSV経路に沿って)。いくつかの実施形態において、追加のDBI内部経路は、約12%の追加のTSVを追加し得る。いくつかの実施形態において、初期IOビット配置をDBIビット配置へと再構成するために、2エントリFIFOが利用され得る。
いくつかの実施形態において、HBMデバイスは、異なるランクにわたって同じチャネルが分散されているマルチランクシステムを含み得る。メモリコントローラまたはDBIロジックは、異なるランクに対する連続する読み出しのための以前のサイクルを保持し得る。TSVは全てのランクについてチャネルと接続され得るため(例えば、図9を参照されたい)、非アクティブなランクにおけるDBIロジックは、送信されたデータを保持し得る。ランクスイッチの間に追加のタイミングが利用可能であり得、これにより、デバイスがバスを事前調整することが可能となり、適切なDBI動作が保証される。
図6を参照すると、メモリスタックデバイス40の一実施形態は、示されるように連結された、ベースロジックデバイスと、8個のメモリデバイスCORE0からCORE7のスタックとを含み得る。メモリデバイスの各々は、本明細書に説明されるようにDBIロジックを含み得る。当業者であれば、例示される配置は、好適なTSV配置の一例であることを認識するであろう。他の実施形態においては、メモリコアの各々について好適なDBIロジックと共に、任意の好適なTSV配置と共に任意の好適な数のメモリコアが利用され得る。
図7Aから図7Bを参照すると、電子装置50の一実施形態は、インターポーザ51と、インターポーザ51に連結されたプロセッサ52と、インターポーザ51に連結され、かつインターポーザ51を通じてプロセッサ52と通信可能に連結された少なくとも1つのメモリスタックデバイス53(例えば、DRAMスタック)とを含み得る。少なくとも1つのメモリスタックデバイス53は、少なくとも1つのロジックダイ54と少なくとも2つのWPメモリダイ55(例えば、DRAM)とを含むダイススタックを含み得る。メモリダイ55および/またはロジックダイ54のダイ間接続は、例えば、スルーシリコンビア(TSV)56で作成され得る。少なくとも2つのメモリダイス55は各々、DBIロジックを含み得る(例えば、本明細書に説明されるように)。いくつかの実施形態において、装置50は、インターポーザ51に連結されたパッケージ基板57をさらに含み得る。例えば、パッケージ基板57は、SoCパッケージまたはプリント回路基板、例えばグラフィックボード、HPCボードなどを含み得る。
いくつかの実施形態において、各メモリダイス55上に一体化されたDBIロジックは、TSV56を通して、信号経路上のデータ信号を、データ信号のデータバス反転に従ってエンコードおよびデコードするように構成され得る。例えば、DBIロジックは、プロセッサ52から少なくとも2つのメモリダイス55へ(例えば、またはプロセッサ52からSOC PHYへ、またはSOC PHYからメモリダイス55へ)とデータバス反転を拡張するように構成され得る。 いくつかの実施形態において、DBIロジックはさらに、データ信号のデータバス反転に従って、TSV56内でデータ信号のビットを非連続的に配置するように構成され得る。例えば、DBIロジックは、データ信号のビットを非連続的に配置するためのマルチエントリFIFOバッファを含み得る。いくつかの実施形態において、少なくとも1つのメモリスタックデバイス53は複数のランクと関連付けられてもよく、DBIロジックは、複数のランクの異なるランクに対する連続する読み出し動作のための以前の読み出しサイクルを保持し、かつ/または複数のランクの非アクティブなランクから送信されるデータを保持するように構成され得る。
図8を参照すると、メモリ装置80の一実施形態は、メモリコア83と少なくとも部分的に一体化されたDBIロジック82を含み得る。DBIロジック82は、内部DBI信号経路内でビットを非連続的に配置するためのDBIエンコード/デコードロジック84と、2エントリFIFO85とを含み得る。例えば、内部DBI信号経路は、メモリスタックデバイスにおけるTSVによって提供され得る。DBIロジック82は、コントローラからメモリコア83までデータバス反転を拡張し得る。
動作中、DBIビットを含むDBIエンコードDQバイトは、コントローラとメモリ装置80との間のインタフェース上で送信される。書き込み中、メモリ装置80は、分割4相クロックを使用してデータを受信し得る。FIFO85は、示されるように、2サイクルのデータを受信してリフレームするように構成されている。DBIビットもDQと共にデシリアライズされ、メモリコア83へと内部バス(TSV)上で送信され、そこでDBIエンコード/デコードロジック84によってDBIデコードが実行される。読み出し中には反対のことが起こる。データは、DBIエンコード/デコードロジック84によってメモリコア内でDBIエンコードされ、内部バス上で送信される。データはFIFO85内でリフレームされ、シリアライズされて、メモリ装置80とコントローラとの間のインタフェース上で送信される。
本明細書において論じる技術は、様々なコンピューティングシステム(例えば、非モバイルコンピューティングデバイス、例えばデスクトップ、ワークステーション、サーバ、ラックシステムなど、モバイルコンピューティングデバイス、例えばスマートフォン、タブレット、ウルトラモバイルパーソナルコンピュータ(UMPC)、ラップトップコンピュータ、ウルトラブックコンピューティングデバイス、スマートウォッチ、スマートグラス、スマートブレスレットなど、および/または、モノのインターネット(IoT)デバイス(例えば、センサ、カメラなど)などのクライアント/エッジデバイスを含む)において提供され得る。
図9をここで参照すると、コンピューティングシステム100の実施形態は、1または複数のプロセッサ102−1から102−N(本明細書において一般的に「プロセッサ102」または「プロセッサ102」と称される)を含み得る。プロセッサ102は、相互接続またはバス104を介して通信し得る。各プロセッサ102は、様々なコンポーネントを含んでよく、それらのうちのいくつかは、明確性のためにプロセッサ102−1を参照してのみ論じられる。したがって、残りのプロセッサ102−2から102−Nの各々は、プロセッサ102−1を参照して論じるものと同じまたは同様のコンポーネントを含み得る。
いくつかの実施形態において、プロセッサ102−1は、1または複数のプロセッサコア106−1から106−M(本明細書において「コア106」と称されるか、またはより一般的に「コア106」と称される)、キャッシュ108(様々な実施形態において共有キャッシュまたはプライベートキャッシュであってよい)および/またはルータ110を含み得る。プロセッサコア106は、単一の集積回路(IC)チップ上に実装され得る。さらに、当該チップは、1または複数の共有キャッシュおよび/またはプライベートキャッシュ(キャッシュ108など)、バスもしくは相互接続(バスもしくは相互接続112など)、メモリコントローラまたは他のコンポーネントを含み得る。
いくつかの実施形態において、ルータ110は、プロセッサ102−1および/またはシステム100の様々なコンポーネントとの間で通信するために用いられ得る。さらに、プロセッサ102−1は、1つより多くのルータ110を含み得る。さらに、多数のルータ110が通信することで、プロセッサ102−1の内部または外部の様々なコンポーネント間のデータルーティングを可能にし得る。
キャッシュ108は、コア106など、プロセッサ102−1の1または複数のコンポーネントにより利用されるデータ(例えば、命令を含む)を格納し得る。例えば、キャッシュ108は、プロセッサ102のコンポーネントがより速くアクセスできるよう、メモリ114に格納されたデータをローカルでキャッシュし得る。図9に示されるように、メモリ114は、相互接続104を介してプロセッサ102と通信し得る。いくつかの実施形態において、キャッシュ108(共有され得る)は、様々なレベルを有し得る。例えば、キャッシュ108は、中レベルキャッシュおよび/または最終レベルキャッシュ(LLC)であってよい。また、コア106の各々は、レベル1(L1)キャッシュ(116−1)(本明細書において一般的に「L1キャッシュ116」と称される)を含み得る。プロセッサ102−1の様々なコンポーネントが直接、バス(例えば、バス112)および/またはメモリコントローラまたはハブを通じてキャッシュ108と通信し得る。
図9に示されるように、メモリ114は、メモリコントローラ120を通じてシステム100の他のコンポーネントに連結され得る。メモリ114は、揮発性メモリを含んでよく、同じ意味でメインメモリと称され得る。メモリコントローラ120が相互接続104とメモリ114との間に連結されているように示されたとしても、メモリコントローラ120は、システム100の他の箇所に位置し得る。例えば、いくつかの実施形態において、メモリコントローラ120またはその各部分は、プロセッサ102のうちの1つの内に設けられ得る。
システム100は、(例えば、有線インタフェースまたは無線インタフェースを介してコンピュータネットワークおよび/またはクラウド129と通信する)ネットワークインタフェース128を介して、他のデバイス/システム/ネットワークと通信し得る。例えば、ネットワークインタフェース128は、(例えば、米国電気電子技術者協会(IEEE 802.11インタフェース(IEEE 802.11a/b/g/n/acなどを含む)、セルラーインタフェース、3G、4G、LTE、Bluetooth(登録商標)などを介して)ネットワーク/クラウド129と無線通信するためのアンテナ(不図示)を含み得る。
システム100は、SSDコントローラロジック125を介して相互接続104に連結されたSSDデバイス130などのストレージデバイスも含み得る。故に、ロジック125は、システム100の様々なコンポーネントによるSSDデバイス130へのアクセスを制御し得る。さらに、ロジック125が図9において相互接続104に直接連結されるように示されたとしても、ロジック125は、代替的に、ストレージバス/相互接続(例えば、SATA(シリアルアドバンスドテクノロジアタッチメント)バス、周辺コンポーネント相互接続(PCI))(またはPCI EXPRESS(PCIe)インタフェース)、NVM EXPRESS(NVMe)など)を介して、システム100の1または複数の他のコンポーネントと通信できる(例えば、バスブリッジ、チップセットなどのようないくつかの他のロジックを介してストレージバスが相互接続104に連結される場合)。追加的に、様々な実施形態において、ロジック125は、メモリコントローラロジックに組み込まれ得るか、または同じ集積回路(IC)デバイス上に(例えば、SSDデバイス130と同じ回路基板デバイス上に、またはSSDデバイス130と同じエンクロージャ内に)設けられ得る。
さらに、ロジック125および/またはSSDデバイス130は、(例えば、1または複数のビットまたは信号の形式の)情報を受信するよう1または複数のセンサ(不図示)に連結されることで、1または複数のセンサのステータスまたは当該センサにより検出される値を示し得る。これらのセンサは、コア106、相互接続104または112、プロセッサ102の外部のコンポーネント、SSDデバイス130、SSDバス、SATAバス、ロジック125などを含む、システム100(または本明細書において論じる他のコンピューティングシステム)のコンポーネントに近接して設けられることで、例えば、温度、動作周波数、動作電圧、電力消費および/またはコア間通信アクティビティなど、システム/プラットフォームの電力/熱的挙動に影響を及ぼす様々な要因の変化を感知し得る。
有利には、メモリ114、またはプロセッサ102と通信可能に連結された他のメモリは、装置10(図1)、装置20(図2)、メモリスタックデバイス40(図6)、装置50(図7Aおよび7B)、装置80(図8)、および/または本明細書で論じられた特徴のいずれかの1または複数の態様を実装するための技術を含み得る。例えば、メモリ114は、本明細書で論じられた特徴のうちの1または複数を有する内部DBI経路を含むHBM互換性DRAMデバイスの実施形態を含み得る(例えば、DBIロジック、内部DBI経路用の追加のTSVなどを含むメモリコア)。
「連結」という用語は、対象コンポーネント間の任意の種類の直接または間接の関係を指すために本明細書において用いられてよく、電気接続、機械接続、流体接続、光接続、電磁接続、電気機械接続または他の接続に適用されてよい。加えて、「第1の」、「第2の」などの用語は、本明細書において説明を容易にするためにのみ用いられてよく、別段の記載がない限り、特定の一時的または経時的な意味を含まない。
本願および特許請求の範囲において用いられる「のうちの1または複数」という用語により結合される項目の列挙は、列挙された用語の任意の組み合わせを意味してよい。例えば、「A、BおよびCのうちの1または複数」という文言および「A、BまたはCのうちの1または複数」という文言は両方とも、A、B、C、AおよびB、AおよびC、BおよびC、または、A、BおよびCを意味してよい。本明細書において説明するシステムの様々なコンポーネントは、ソフトウェア、ファームウェアおよび/またはハードウェアおよび/またはそれらの任意の組み合わせに実装されてよい。例えば、本明細書において論じるシステムまたはデバイスの様々なコンポーネントは、少なくとも部分的に、例えばスマートフォンなど、コンピューティングシステム内で見つかり得るものなどのコンピューティングSoCのハードウェアにより提供され得る。当業者であれば、本明細書において説明するシステムが、対応する図に示されていない追加のコンポーネントを含み得ることを認識し得る。例えば、本明細書において論じるシステムは、例えば明確性のために示されていないビットストリームマルチプレクサモジュールまたはデマルチプレクサモジュールなどの追加のコンポーネントを含み得る。
本明細書において論じる例示的な処理の実装が、図示された順序で示される全ての動作の実行を含み得るが、本開示はこの点で限定されず、様々な例において、本明細書における例示的な処理の実装は、示される動作のサブセット、図示されたものとは異なる順序で実行される動作または追加の動作のみを含み得る。
加えて、本明細書において論じる動作のうちのいずれか1または複数は、1または複数のコンピュータプログラム製品により提供される命令に応答して行われ得る。そのようなプログラム製品は、例えばプロセッサにより実行された場合に本明細書において説明する機能を提供し得る命令を提供する信号担持媒体を含み得る。コンピュータプログラム製品は、任意の形態の1または複数の機械可読媒体で提供され得る。故に、例えば、1または複数のグラフィック処理ユニットまたはプロセッサコアを含むプロセッサは、1または複数の機械可読媒体によりプログラムコードおよび/または命令または命令セットがプロセッサに伝達されたことに応答して、本明細書における例示的な処理のブロックのうちの1または複数を行い得る。概して、機械可読媒体は、本明細書において説明するデバイスおよび/またはシステムのいずれかに、本明細書において論じる動作の少なくとも各部分および/または本明細書において論じるデバイス、システムまたは任意のモジュールもしくはコンポーネントの任意の部分を実装させ得るプログラムコードおよび/または命令または命令セットの形式のソフトウェアを伝達し得る。
本明細書において説明する任意の実装において用いられるように、「モジュール」という用語は、ソフトウェアロジック、ファームウェアロジック、ハードウェアロジックおよび/または本明細書において説明する機能を提供するように構成された回路の任意の組み合わせを指す。ソフトウェアは、ソフトウェアパッケージ、コードおよび/または命令セットまたは命令として具現化されてよく、本明細書において説明する任意の実装において用いられる「ハードウェア」は、例えば、ハードワイヤード回路、プログラマブル回路、ステートマシン回路、固定機能回路、実行ユニット回路および/または、プログラマブル回路により実行される命令を格納したファームウェアを単独で、または任意の組み合わせで含み得る。これらのモジュールは、例えば、集積回路(IC)システムオンチップ(SoC)などのより大きいシステムの一部を形成する回路として、集合的にまたは個別に具現化され得る。
様々な実施形態が、ハードウェア要素、ソフトウェア要素またはその両方の組み合わせを用いて実装され得る。ハードウェア要素の例は、プロセッサ、マイクロプロセッサ、回路、回路素子(例えば、トランジスタ、抵抗器、コンデンサ、およびインダクタなど)、集積回路、特定用途向け集積回路(ASIC)、プログラマブルロジックデバイス(PLD)、デジタル信号プロセッサ(DSP)、フィールドプログラマブルゲートアレイ(FPGA)、ロジックゲート、レジスタ、半導体デバイス、チップ、マイクロチップおよびチップセットなどを含み得る。ソフトウェアの例は、ソフトウェアコンポーネント、プログラム、アプリケーション、コンピュータプログラム、アプリケーションプログラム、システムプログラム、マシンプログラム、オペレーティングシステムソフトウェア、ミドルウェア、ファームウェア、ソフトウェアモジュール、ルーチン、サブルーチン、関数、方法、プロシージャ、ソフトウェアインタフェース、アプリケーションプログラムインタフェース(API)、命令セット、コンピューティングコード、コンピュータコード、コードセグメント、コンピュータコードセグメント、単語、値、記号、またはそれらの任意の組み合わせを含み得る。実施形態がハードウェア要素および/またはソフトウェア要素を用いて実装されるか否かの判断は、所望の計算レート、電力レベル、耐熱性、処理サイクルバジェット、入力データレート、出力データレート、メモリリソース、データバス速度および他の設計上または性能上の制約などの任意の数の要因に応じて異なり得る。
少なくとも1つの実施形態の1または複数の態様は、プロセッサ内の様々なロジックを表す機械可読媒体に格納された代表的な命令により実装されてよく、当該命令は、機械により読み出された場合、本明細書において説明する技術を実行するためのロジックを機械に組み立てさせる。IPコアとして知られるそのような表現は、有形の機械可読媒体に格納されてよく、ロジックまたはプロセッサを実際に製造する製造機械に搭載するために様々な顧客または製造施設に供給されてよい。
本明細書に記載される特定の特徴を、様々な実装を参照して説明してきたが、この説明は、限定的な意味で解釈されるようには意図されていない。故に、本開示が関連する当業者には明らかである、本明細書において説明した実装および他の実装の様々な修正は、本開示の趣旨および範囲内にあるものとみなされる。
これらの実施形態は、そのように説明した実施形態に限定されないが、添付の特許請求の範囲から逸脱することなく修正および変更のうえで実施され得ることが認識されるであろう。例えば、上記の実施形態は、特徴の特定の組み合わせを含み得る。しかしながら、上記の実施形態は、この点で限定されず、様々な実装において、上記の実施形態は、そのような特徴のサブセットのみの実行、そのような特徴の異なる順序での実行、そのような特徴の異なる組み合わせでの実行および/または明示的に列挙されたそれらの特徴に対する追加の特徴の実行を含み得る。したがって、これらの実施形態の範囲は、添付の特許請求の範囲が権利を与えられる同等のものの範囲全体と共に、そのような特許請求の範囲を参照して決定されるべきである。
[他の可能な項目]
[項目1]
電子装置であって、
シリコン基板と、
上記シリコン基板を完全に通って配設された複数のビアと、
上記シリコン基板および上記複数のビアに連結されたメモリ回路とを備え、上記メモリ回路が、
上記複数のビアを通して、信号経路上のデータ信号を、上記データ信号のデータバス反転に従ってエンコードおよびデコードするためのロジックを含む、電子装置。
[項目2]
上記ロジックがさらに、
メモリコントローラから上記メモリ回路の物理層へと上記データ信号の上記データバス反転を拡張する、項目1に記載の装置。
[項目3]
上記ロジックがさらに、
メモリコントローラから上記メモリ回路のメモリコアへと上記データバス反転を拡張する、項目1に記載の装置。
[項目4]
上記ロジックがさらに、
上記データ信号の上記データバス反転に従って、上記複数のビア内で上記データ信号のビットを非連続的に配置する、項目1に記載の装置。
[項目5]
上記ロジックが、
上記データ信号の上記ビットを非連続的に配置するためのマルチエントリ先入れ先出しバッファを含む、項目4に記載の装置。
[項目6]
上記メモリ回路が複数のランクに関連付けられ、上記ロジックがさらに、
上記複数のランクの異なるランクに対する連続する読み出し動作のための以前の読み出しサイクルを保持する、項目1に記載の装置。
[項目7]
上記ロジックがさらに、
上記複数のランクの非アクティブなランクから送信されるデータを保持する、項目6に記載の装置。
[項目8]
メモリ装置であって、
メモリコアと、
複数のスルーシリコンビア(TSV)と、
上記メモリコアおよび上記TSVの間に連結されたデータバス反転ロジックであって、
上記TSVを通して、信号経路上のデータ信号を、上記データ信号のデータバス反転に従ってエンコードおよびデコードする、データバス反転ロジックと、
を備える、メモリ装置。
[項目9]
上記データバス反転ロジックがさらに、
メモリコントローラから上記メモリ装置の物理層へと上記データ信号の上記データバス反転を拡張する、項目8に記載の装置。
[項目10]
上記データバス反転ロジックがさらに、
メモリコントローラから上記メモリコアへと上記データバス反転を拡張する、項目8に記載の装置。
[項目11]
上記データバス反転ロジックがさらに、
上記データ信号の上記データバス反転に従って、上記TSV内で上記データ信号のビットを非連続的に配置する、項目8に記載の装置。
[項目12]
上記データバス反転ロジックが、
上記データ信号の上記ビットを非連続的に配置するためのマルチエントリ先入れ先出しバッファを含む、項目11に記載の装置。
[項目13]
上記メモリコアが複数のランクと関連付けられ、上記データバス反転ロジックがさらに、
上記複数のランクの異なるランクに対する連続する読み出し動作のための以前の読み出しサイクルを保持する、項目8に記載の装置。
[項目14]
上記データバス反転ロジックがさらに、
上記複数のランクの非アクティブなランクから送信されるデータを保持する、項目13に記載の装置。
[項目15]
電子装置であって、
インターポーザと、
上記インターポーザに連結されたプロセッサと、
上記インターポーザに連結され、かつ上記インターポーザを介して上記プロセッサに通信可能に連結された少なくとも1つのメモリスタックデバイスとを備え、上記少なくとも1つのメモリスタックデバイスが、少なくとも1つのロジックダイと少なくとも2つのメモリダイスとを含むダイススタックを含み、上記少なくとも1つのロジックダイおよび上記少なくとも2つのメモリダイスは複数のスルーシリコンビア(TSV)によって互いに連結され、上記少なくとも2つのメモリダイスが各々、
上記TSVを通して、信号経路上のデータ信号を、上記データ信号のデータバス反転に従ってエンコードおよびデコードするデータバス反転ロジックを含む、電子装置。
[項目16]
上記データバス反転ロジックがさらに、
上記プロセッサから上記少なくとも2つのメモリダイスへと上記データバス反転を拡張する、項目15に記載の装置。
[項目17]
上記データバス反転ロジックがさらに、
上記データ信号の上記データバス反転に従って、上記TSV内で上記データ信号のビットを非連続的に配置する、項目15に記載の装置。
[項目18]
上記データバス反転ロジックが、
上記データ信号の上記ビットを非連続的に配置するためのマルチエントリ先入れ先出しバッファを含む、項目17に記載の装置。
[項目19]
上記少なくとも1つのメモリスタックデバイスが複数のランクと関連付けられ、上記データバス反転ロジックがさらに、
上記複数のランクの異なるランクに対する連続する読み出し動作のための以前の読み出しサイクルを保持する、項目15に記載の装置。
[項目20]
上記データバス反転ロジックがさらに、
上記複数のランクの非アクティブなランクから送信されるデータを保持する、項目19に記載の装置。
[他の可能な項目]
[項目1]
電子装置であって、
シリコン基板と、
上記シリコン基板を完全に通って配設された複数のビアと、
上記シリコン基板および上記複数のビアに連結されたメモリ回路とを備え、上記メモリ回路が、
上記複数のビアを通して、信号経路上のデータ信号を、上記データ信号のデータバス反転に従ってエンコードおよびデコードするためのロジックを含む、電子装置。
[項目2]
上記ロジックがさらに、
メモリコントローラから上記メモリ回路の物理層へと上記データ信号の上記データバス反転を拡張する、項目1に記載の装置。
[項目3]
上記ロジックがさらに、
メモリコントローラから上記メモリ回路のメモリコアへと上記データバス反転を拡張する、項目1に記載の装置。
[項目4]
上記ロジックがさらに、
上記データ信号の上記データバス反転に従って、上記複数のビア内で上記データ信号のビットを非連続的に配置する、項目1に記載の装置。
[項目5]
上記ロジックが、
上記データ信号の上記ビットを非連続的に配置するためのマルチエントリ先入れ先出しバッファを含む、項目4に記載の装置。
[項目6]
上記メモリ回路が複数のランクに関連付けられ、上記ロジックがさらに、
上記複数のランクの異なるランクに対する連続する読み出し動作のための以前の読み出しサイクルを保持する、項目1に記載の装置。
[項目7]
上記ロジックがさらに、
上記複数のランクの非アクティブなランクから送信されるデータを保持する、項目6に記載の装置。
[項目8]
メモリ装置であって、
メモリコアと、
複数のスルーシリコンビア(TSV)と、
上記メモリコアおよび上記TSVの間に連結されたデータバス反転ロジックであって、
上記TSVを通して、信号経路上のデータ信号を、上記データ信号のデータバス反転に従ってエンコードおよびデコードする、データバス反転ロジックと、
を備える、メモリ装置。
[項目9]
上記データバス反転ロジックがさらに、
メモリコントローラから上記メモリ装置の物理層へと上記データ信号の上記データバス反転を拡張する、項目8に記載の装置。
[項目10]
上記データバス反転ロジックがさらに、
メモリコントローラから上記メモリコアへと上記データバス反転を拡張する、項目8に記載の装置。
[項目11]
上記データバス反転ロジックがさらに、
上記データ信号の上記データバス反転に従って、上記TSV内で上記データ信号のビットを非連続的に配置する、項目8に記載の装置。
[項目12]
上記データバス反転ロジックが、
上記データ信号の上記ビットを非連続的に配置するためのマルチエントリ先入れ先出しバッファを含む、項目11に記載の装置。
[項目13]
上記メモリコアが複数のランクと関連付けられ、上記データバス反転ロジックがさらに、
上記複数のランクの異なるランクに対する連続する読み出し動作のための以前の読み出しサイクルを保持する、項目8に記載の装置。
[項目14]
上記データバス反転ロジックがさらに、
上記複数のランクの非アクティブなランクから送信されるデータを保持する、項目13に記載の装置。
[項目15]
電子装置であって、
インターポーザと、
上記インターポーザに連結されたプロセッサと、
上記インターポーザに連結され、かつ上記インターポーザを介して上記プロセッサに通信可能に連結された少なくとも1つのメモリスタックデバイスとを備え、上記少なくとも1つのメモリスタックデバイスが、少なくとも1つのロジックダイと少なくとも2つのメモリダイスとを含むダイススタックを含み、上記少なくとも1つのロジックダイおよび上記少なくとも2つのメモリダイスは複数のスルーシリコンビア(TSV)によって互いに連結され、上記少なくとも2つのメモリダイスが各々、
上記TSVを通して、信号経路上のデータ信号を、上記データ信号のデータバス反転に従ってエンコードおよびデコードするデータバス反転ロジックを含む、電子装置。
[項目16]
上記データバス反転ロジックがさらに、
上記プロセッサから上記少なくとも2つのメモリダイスへと上記データバス反転を拡張する、項目15に記載の装置。
[項目17]
上記データバス反転ロジックがさらに、
上記データ信号の上記データバス反転に従って、上記TSV内で上記データ信号のビットを非連続的に配置する、項目15に記載の装置。
[項目18]
上記データバス反転ロジックが、
上記データ信号の上記ビットを非連続的に配置するためのマルチエントリ先入れ先出しバッファを含む、項目17に記載の装置。
[項目19]
上記少なくとも1つのメモリスタックデバイスが複数のランクと関連付けられ、上記データバス反転ロジックがさらに、
上記複数のランクの異なるランクに対する連続する読み出し動作のための以前の読み出しサイクルを保持する、項目15に記載の装置。
[項目20]
上記データバス反転ロジックがさらに、
上記複数のランクの非アクティブなランクから送信されるデータを保持する、項目19に記載の装置。
Claims (20)
- 電子装置であって、
シリコン基板と、
前記シリコン基板を完全に通って配設された複数のビアと、
前記シリコン基板および前記複数のビアに連結されたメモリ回路とを備え、前記メモリ回路が、
前記複数のビアを通して、信号経路上のデータ信号を、前記データ信号のデータバス反転に従ってエンコードおよびデコードするためのロジックを含む、電子装置。 - 前記ロジックがさらに、
メモリコントローラから前記メモリ回路の物理層へと前記データ信号の前記データバス反転を拡張する、請求項1に記載の電子装置。 - 前記ロジックがさらに、
メモリコントローラから前記メモリ回路のメモリコアへと前記データバス反転を拡張する、請求項1または2に記載の電子装置。 - 前記ロジックがさらに、
前記データ信号の前記データバス反転に従って、前記複数のビア内で前記データ信号のビットを非連続的に配置する、請求項1または2に記載の電子装置。 - 前記ロジックが、
前記データ信号の前記ビットを非連続的に配置するためのマルチエントリ先入れ先出しバッファを含む、請求項4に記載の電子装置。 - 前記メモリ回路が複数のランクに関連付けられ、前記ロジックがさらに、
前記複数のランクの異なるランクに対する連続する読み出し動作のための以前の読み出しサイクルを保持する、請求項1または2に記載の電子装置。 - 前記ロジックがさらに、
前記複数のランクの非アクティブなランクから送信されるデータを保持する、請求項6に記載の電子装置。 - メモリ装置であって、
メモリコアと、
複数のスルーシリコンビア(TSV)と、
前記メモリコアと前記TSVとの間に連結されたデータバス反転ロジックであって、
前記TSVを通して、信号経路上のデータ信号を、前記データ信号のデータバス反転に従ってエンコードおよびデコードする、データバス反転ロジックと、
を備える、メモリ装置。 - 前記データバス反転ロジックがさらに、
メモリコントローラから前記メモリ装置の物理層へと前記データ信号の前記データバス反転を拡張する、請求項8に記載のメモリ装置。 - 前記データバス反転ロジックがさらに、
メモリコントローラから前記メモリコアへと前記データバス反転を拡張する、請求項8または9に記載のメモリ装置。 - 前記データバス反転ロジックがさらに、
前記データ信号の前記データバス反転に従って、前記TSV内で前記データ信号のビットを非連続的に配置する、請求項8または9に記載のメモリ装置。 - 前記データバス反転ロジックが、
前記データ信号の前記ビットを非連続的に配置するためのマルチエントリ先入れ先出しバッファを含む、請求項11に記載のメモリ装置。 - 前記メモリコアが複数のランクと関連付けられ、前記データバス反転ロジックがさらに、
前記複数のランクの異なるランクに対する連続する読み出し動作のための以前の読み出しサイクルを保持する、請求項8または9に記載のメモリ装置。 - 前記データバス反転ロジックがさらに、
前記複数のランクの非アクティブなランクから送信されるデータを保持する、請求項13に記載のメモリ装置。 - 電子装置であって、
インターポーザと、
前記インターポーザに連結されたプロセッサと、
前記インターポーザに連結され、かつ前記インターポーザを介して前記プロセッサに通信可能に連結された少なくとも1つのメモリスタックデバイスとを備え、前記少なくとも1つのメモリスタックデバイスが、少なくとも1つのロジックダイと少なくとも2つのメモリダイスとを含むダイススタックを含み、前記少なくとも1つのロジックダイおよび前記少なくとも2つのメモリダイスは複数のスルーシリコンビア(TSV)によって互いに連結され、前記少なくとも2つのメモリダイスが各々、
前記TSVを通して、信号経路上のデータ信号を、前記データ信号のデータバス反転に従ってエンコードおよびデコードするデータバス反転ロジックを含む、電子装置。 - 前記データバス反転ロジックがさらに、
前記プロセッサから前記少なくとも2つのメモリダイスへと前記データバス反転を拡張する、請求項15に記載の電子装置。 - 前記データバス反転ロジックがさらに、
前記データ信号の前記データバス反転に従って、前記TSV内で前記データ信号のビットを非連続的に配置する、請求項15または16に記載の電子装置。 - 前記データバス反転ロジックが、
前記データ信号の前記ビットを非連続的に配置するためのマルチエントリ先入れ先出しバッファを含む、請求項17に記載の電子装置。 - 前記少なくとも1つのメモリスタックデバイスが複数のランクと関連付けられ、前記データバス反転ロジックがさらに、
前記複数のランクの異なるランクに対する連続する読み出し動作のための以前の読み出しサイクルを保持する、請求項15または16に記載の電子装置。 - 前記データバス反転ロジックがさらに、
前記複数のランクの非アクティブなランクから送信されるデータを保持する、請求項19に記載の電子装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/854,280 | 2020-04-21 | ||
US16/854,280 US20200251159A1 (en) | 2020-04-21 | 2020-04-21 | Stacked memory device with end to end data bus inversion |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021174512A true JP2021174512A (ja) | 2021-11-01 |
Family
ID=71835752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020194873A Pending JP2021174512A (ja) | 2020-04-21 | 2020-11-25 | エンドトゥエンドデータバス反転を含む積層メモリデバイス |
Country Status (4)
Country | Link |
---|---|
US (1) | US20200251159A1 (ja) |
EP (1) | EP3901778B1 (ja) |
JP (1) | JP2021174512A (ja) |
KR (1) | KR20210130088A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210076606A (ko) * | 2019-12-16 | 2021-06-24 | 삼성전자주식회사 | SoC, 메모리 장치, 전자 장치 및 전자 장치의 데이터 저장 방법 |
US20210004347A1 (en) * | 2020-09-23 | 2021-01-07 | Intel Corporation | Approximate data bus inversion technique for latency sensitive applications |
US11822484B2 (en) * | 2021-12-20 | 2023-11-21 | Advanced Micro Devices, Inc. | Low power cache |
US20230208446A1 (en) * | 2021-12-29 | 2023-06-29 | Western Digital Technologies, Inc. | Mitigating DBI Bit Flip Induced Errors |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011081885A (ja) * | 2009-10-09 | 2011-04-21 | Elpida Memory Inc | 半導体装置及びその制御方法並びにデータ処理システム |
US9665507B2 (en) * | 2010-07-22 | 2017-05-30 | Rambus Inc. | Protocol including a command-specified timing reference signal |
US9252802B2 (en) * | 2014-02-07 | 2016-02-02 | Qualcomm Incorporated | Encoding for partitioned data bus |
US9735778B1 (en) * | 2014-08-20 | 2017-08-15 | Altera Corporation | Method and apparatuses for optimizing power management on an integrated circuit device |
US9665527B2 (en) * | 2014-12-09 | 2017-05-30 | Intel Corporation | Dynamic bus inversion with programmable termination level to maintain programmable target ratio of ones and zeros in signal lines |
JP6493042B2 (ja) * | 2015-07-09 | 2019-04-03 | 富士通株式会社 | 半導体装置及び半導体装置の制御方法 |
KR102432934B1 (ko) * | 2015-12-02 | 2022-08-17 | 에스케이하이닉스 주식회사 | 적층형 반도체 장치 |
KR20170136304A (ko) * | 2016-06-01 | 2017-12-11 | 삼성전자주식회사 | 적층형 반도체 장치 및 이를 포함하는 시스템 |
US10373657B2 (en) * | 2016-08-10 | 2019-08-06 | Micron Technology, Inc. | Semiconductor layered device with data bus |
KR102399197B1 (ko) * | 2020-01-17 | 2022-05-18 | 경희대학교 산학협력단 | 이상치 인지 근사적 코딩을 수행하는 전자 장치 그리고 그것의 동작 방법 |
US11705214B2 (en) * | 2020-03-30 | 2023-07-18 | Micron Technologv. Inc. | Apparatuses and methods for self-test mode abort circuit |
-
2020
- 2020-04-21 US US16/854,280 patent/US20200251159A1/en active Pending
- 2020-11-25 JP JP2020194873A patent/JP2021174512A/ja active Pending
- 2020-12-22 KR KR1020200180531A patent/KR20210130088A/ko unknown
- 2020-12-22 EP EP20216297.0A patent/EP3901778B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP3901778A1 (en) | 2021-10-27 |
EP3901778B1 (en) | 2023-08-30 |
KR20210130088A (ko) | 2021-10-29 |
US20200251159A1 (en) | 2020-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9940984B1 (en) | Shared command address (C/A) bus for multiple memory channels | |
US11797433B2 (en) | Zoned namespace with zone grouping | |
JP2021174512A (ja) | エンドトゥエンドデータバス反転を含む積層メモリデバイス | |
CN107924693B (zh) | 多区块系统中的可编程的片上端接定时 | |
US20200089407A1 (en) | Inter zone write for zoned namespaces | |
US9773531B2 (en) | Accessing memory | |
EP3084767B1 (en) | Techniques for accessing a dynamic random access memory array | |
TW201800953A (zh) | 低接腳總數高頻寬記憶體及記憶體匯流排 | |
KR20090088455A (ko) | 멀티 다이 메모리 디바이스 | |
WO2017172286A1 (en) | Write delivery for memory subsystem with narrow bandwidth repeater channel | |
US11144466B2 (en) | Memory device with local cache array | |
US11056179B2 (en) | Techniques to couple high bandwidth memory device on silicon substrate and package substrate | |
JP6710689B2 (ja) | 最小限のパッケージングの複雑性で異なる外部メモリタイプをサポートするための共通のダイ | |
US20210406206A1 (en) | Memory device manageability bus | |
EP3843097A1 (en) | High bandwidth dram memory with wide prefetch | |
US11567877B2 (en) | Memory utilized as both system memory and near memory | |
US20220350525A1 (en) | Two-dimensional data access for volatile memory | |
US20230185658A1 (en) | Configurable memory protection levels per region | |
US20240028531A1 (en) | Dynamic switch for memory devices | |
US20230305708A1 (en) | Interface for different internal and external memory io paths | |
US20200226272A1 (en) | Remote pooled memory device | |
US20220358072A1 (en) | Memory module adapter card with multiplexer circuitry | |
US20230229606A1 (en) | Method and apparatus to reset components in a sideband bus interface in a memory module | |
US20210327799A1 (en) | Signal trace configuration to reduce cross talk | |
US20210279128A1 (en) | Buffer that supports burst transfers having parallel crc and data transmissions |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230825 |