JP2021167885A - Liquid crystal device and electronic apparatus - Google Patents

Liquid crystal device and electronic apparatus Download PDF

Info

Publication number
JP2021167885A
JP2021167885A JP2020070869A JP2020070869A JP2021167885A JP 2021167885 A JP2021167885 A JP 2021167885A JP 2020070869 A JP2020070869 A JP 2020070869A JP 2020070869 A JP2020070869 A JP 2020070869A JP 2021167885 A JP2021167885 A JP 2021167885A
Authority
JP
Japan
Prior art keywords
liquid crystal
electrode
substrate
alignment film
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020070869A
Other languages
Japanese (ja)
Inventor
直樹 富川
Naoki Tomikawa
俊平 芳川
Shumpei Yoshikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2020070869A priority Critical patent/JP2021167885A/en
Publication of JP2021167885A publication Critical patent/JP2021167885A/en
Pending legal-status Critical Current

Links

Images

Abstract

To provide a liquid crystal device and an electronic apparatus that can appropriately retain ionic impurities on an outside of a display area.SOLUTION: In a liquid crystal device 100, since a concave part 27 is formed in a first substrate 20 on an outside of a display area E1, when a liquid crystal layer 50 is driven, ionic impurities reach an inside of the concave part 27 from the display area E1 due to a flow of liquid crystal molecules. A first alignment film 280 extending along an inner wall of the concave part 27, of an alignment film 28 formed on the first substrate 20, has a smaller water contact angle and higher hydrophilicity than a second alignment film 180 provided on the outside of the display area E1, of an alignment film 18 formed on a second substrate 10. The ionic impurities are thus adsorbed on the first alignment film 280 on the inside of the concave part 27. Consequently, even when the flow of the liquid crystal molecules LC is stopped due to stoppage of the drive of the liquid crystal layer 50, dispersion of the ionic impurities from the concave part 27 to the display area E1 due to concentration gradient is less likely to occur.SELECTED DRAWING: Figure 6

Description

本発明は、液晶装置および電子機器に関するものである。 The present invention relates to a liquid crystal display and an electronic device.

液晶装置は、素子基板と、シール材を介して素子基板と貼り合わされた対向基板とを有しており、シール材の内側に液晶層等の液晶層が配置されている。かかる液晶装置において、素子基板および対向基板に形成された無機配向膜の表面の親水性を低下させることによって、無機配向膜の耐水性を向上させた態様が提案されている(特許文献1参照)。また、特許文献1には、液晶層においてイオン性不純物が画素領域の隅部に偏在すると隅部での光変調特性が低下することを防止することを目的に、素子基板の表示領域の外側の非表示領域にトラップ電極を設け、イオン性不純物を表示領域の外側に引き寄せることによって、表示領域のイオン性不純物を減少させる技術が提案されている。また、トラップ電極を覆う配向膜の親水性が低い場合、トラップ電極に対する電位の印加を休止すると、トラップ電極付近に凝縮されていた高濃度のイオン性不純物が、表示領域との間のイオン性不純物の濃度差によって表示領域に拡散してしまう。そこで、特許文献1では、素子基板に設けた配向膜の表面のうち、表示領域に位置する部分の表面については親水性を低下させる一方、非表示領域に位置する部分の表面については、高い親水性を維持することによって、非表示領域から表示領域へのイオン性不純物の拡散を抑制する技術が開示されている。 The liquid crystal device has an element substrate and an opposing substrate bonded to the element substrate via a sealing material, and a liquid crystal layer such as a liquid crystal layer is arranged inside the sealing material. In such a liquid crystal display, an embodiment in which the water resistance of the inorganic alignment film is improved by reducing the hydrophilicity of the surfaces of the inorganic alignment film formed on the element substrate and the facing substrate has been proposed (see Patent Document 1). .. Further, Patent Document 1 describes the outer side of the display region of the element substrate for the purpose of preventing the optical modulation characteristics at the corners from being deteriorated when ionic impurities are unevenly distributed in the corners of the liquid crystal layer. A technique has been proposed in which a trap electrode is provided in a non-display region to attract ionic impurities to the outside of the display region to reduce ionic impurities in the display region. Further, when the hydrophilicity of the alignment film covering the trap electrode is low, when the application of the potential to the trap electrode is stopped, the high-concentration ionic impurities condensed in the vicinity of the trap electrode are replaced with the ionic impurities in the display region. It spreads to the display area due to the difference in density. Therefore, in Patent Document 1, of the surface of the alignment film provided on the element substrate, the surface of the portion located in the display region is lowered in hydrophilicity, while the surface of the portion located in the non-display region is highly hydrophilic. A technique for suppressing the diffusion of ionic impurities from a non-display region to a display region by maintaining the property is disclosed.

特開2016−9046号公報Japanese Unexamined Patent Publication No. 2016-9046

しかしながら、特許文献1に記載の構成のように、非表示領域に位置する配向膜の高い親水性を維持した場合、イオン性不純物の吸着性が高いので、トラップ電極に引き寄せられたイオン性不純物が配向膜の表面にイオン層を形成してしまい、トラップ電極に印加した電位がイオン層によって遮蔽されることがある。かかる遮蔽が発生すると、トラップ電極のトラップ効果が低下する。それ故、従来の技術では、表示領域の外側にイオン性不純物を適正に滞留させておくことができないという課題がある。 However, when the high hydrophilicity of the alignment film located in the non-display region is maintained as in the configuration described in Patent Document 1, the ionic impurities are highly adsorbed, so that the ionic impurities attracted to the trap electrode are attracted to the trap electrode. An ion layer may be formed on the surface of the alignment film, and the potential applied to the trap electrode may be shielded by the ion layer. When such shielding occurs, the trapping effect of the trap electrode is reduced. Therefore, in the conventional technique, there is a problem that ionic impurities cannot be properly retained outside the display area.

上記課題を解決するために、本発明に係る液晶装置の一態様は、表示領域の外側に凹部が設けられた基板本体と、前記凹部の内壁に沿うように設けられた第1配向膜とを有する第1基板と、前記表示領域の外側に第2配向膜を有する第2基板と、を備え、前記第1配向膜は、第2配向膜よりも水接触角が小さいことを特徴とする。 In order to solve the above problems, one aspect of the liquid crystal display according to the present invention is to provide a substrate body having a recess outside the display area and a first alignment film provided along the inner wall of the recess. A first substrate having a first alignment film and a second substrate having a second alignment film outside the display region are provided, and the first alignment film is characterized in that the water contact angle is smaller than that of the second alignment film.

本発明に係る液晶装置の別態様は、表示領域の外側に凹部が設けられた基板本体と、前記凹部の内壁に沿うように設けられた第1配向膜とを有する第1基板と、前記表示領域の外側に第2配向膜を有する第2基板と、を備え、前記第1配向膜は、ヒンダードアミン系光安定剤により形成された表面処理膜を含み、前記第2配向膜は、トリメトキシデシルシランにより形成された表面処理膜を含むことを特徴とする。 Another aspect of the liquid crystal display according to the present invention is a first substrate having a substrate main body provided with a recess outside the display area, a first alignment film provided along the inner wall of the recess, and the display. A second substrate having a second alignment film on the outside of the region is provided, the first alignment film includes a surface-treated film formed by a hindered amine-based light stabilizer, and the second alignment film is trimethoxydecyl. It is characterized by containing a surface-treated film formed of silane.

本発明を適用した電気装置は、直視型表示装置や投射型表示装置等の各種電子機器に用いることができる。電子機器が投射型表示装置である場合、投射型表示装置は、前記液晶装置に供給される光を出射する光源部と、前記液晶装置によって変調された光を投射する投射光学系と、を有している。 The electric device to which the present invention is applied can be used for various electronic devices such as a direct-view type display device and a projection type display device. When the electronic device is a projection type display device, the projection type display device includes a light source unit that emits light supplied to the liquid crystal device and a projection optical system that projects light modulated by the liquid crystal device. doing.

本発明の第1実施形態に係る液晶装置の平面構成を模式的に示す説明図。Explanatory drawing which shows typically the plane structure of the liquid crystal apparatus which concerns on 1st Embodiment of this invention. 図1に示す液晶装置のH−H′断面を模式的に示す断面図。The cross-sectional view which shows typically the HH'cross section of the liquid crystal apparatus shown in FIG. 図1に示す液晶装置の電気的な構成を示す説明図。Explanatory drawing which shows the electric structure of the liquid crystal apparatus shown in FIG. 図3に示す画素の構造を模式的に示す断面図。FIG. 5 is a cross-sectional view schematically showing the structure of the pixels shown in FIG. 図1に示す液晶装置の平面構成を示す説明図。Explanatory drawing which shows the plane structure of the liquid crystal apparatus shown in FIG. 図5に示す液晶装置のA1−A1′断面を模式的に示す説明図。The explanatory view which shows typically the cross section of A1-A1' of the liquid crystal apparatus shown in FIG. 図4に示す配向膜表面の説明図。Explanatory drawing of the alignment film surface shown in FIG. 本発明の第2実施形態に係る液晶装置の説明図。Explanatory drawing of the liquid crystal display which concerns on 2nd Embodiment of this invention. 本発明の第3実施形態に係る液晶装置の平面構成を示す説明図。Explanatory drawing which shows the plane structure of the liquid crystal apparatus which concerns on 3rd Embodiment of this invention. 図9に示す液晶装置のA2−A2′断面を模式的に示す説明図。The explanatory view which shows typically the cross section of A2-A2' of the liquid crystal apparatus shown in FIG. 本発明の第4実施形態に係る液晶装置の平面構成を示す説明図。Explanatory drawing which shows the plane structure of the liquid crystal apparatus which concerns on 4th Embodiment of this invention. 図11に示す液晶装置のA3−A3′断面を模式的に示す説明図。The explanatory view which shows typically the cross section of A3-A3' of the liquid crystal apparatus shown in FIG. 図11に示すトラップ電極に印加される信号の一例を示す説明図。The explanatory view which shows an example of the signal applied to the trap electrode shown in FIG. 本発明を適用した液晶装置を用いた投射型表示装置の概略構成図。The schematic block diagram of the projection type display device using the liquid crystal device to which this invention was applied.

以下、図面を参照して、本発明の実施形態を説明する。なお、以下に参照する図面では、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。また、以下の説明において、第2基板10に形成された膜等を説明する際、上層とは第2基板10の基板本体10wとは反対側を意味し、下層とは基板本体10wの側を意味する。第1基板20に形成された膜等を説明する際、上層とは第1基板20の基板本体20wとは反対側を意味し、下層とは基板本体20wの側を意味する。また、平面視とは、第2基板10および第1基板20に対する法線方向からみた様子を意味する。また、以下の説明では、トランジスターの一例として、薄膜トランジスター(Thin Film Transistor;TFT30)を画素スイッチング素子として備えたアクティブマトリックス型の液晶装置100を中心に説明する。かかる液晶装置100は、後述する投射型表示装置(液晶プロジェクター)の光変調手段(液晶ライトバルブ)等として好適に用いることができる。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings referred to below, the parts to be described are appropriately enlarged or reduced so as to be recognizable. Further, in the following description, when the film or the like formed on the second substrate 10 is described, the upper layer means the side opposite to the substrate body 10w of the second substrate 10, and the lower layer means the side of the substrate body 10w. means. When describing the film or the like formed on the first substrate 20, the upper layer means the side of the first substrate 20 opposite to the substrate body 20w, and the lower layer means the side of the substrate body 20w. Further, the plan view means a state seen from the normal direction with respect to the second substrate 10 and the first substrate 20. Further, in the following description, as an example of the transistor, an active matrix type liquid crystal display 100 including a thin film transistor (TFT30) as a pixel switching element will be mainly described. Such a liquid crystal device 100 can be suitably used as a light modulation means (liquid crystal light bulb) of a projection type display device (liquid crystal projector) described later.

[第1実施形態]
1.全体構成
図1は、本発明の第1実施形態に係る液晶装置100の平面構成を模式的に示す説明図である。図2は、図1に示す液晶装置100のH−H′断面を模式的に示す断面図である。図1および図2に示す液晶装置100は液晶パネル110を有している。液晶装置100は、第1基板20と、第1基板20に対向する第2基板10とを有しており、第1基板20と第2基板10とは、枠状のシール材40を介して貼り合わされている。第1基板20と第2基板10との間には、シール材40の内側に液晶層50が配置されている。第1基板20は、石英基板、サファイア基板、ガラス基板等の透光性基板からなる基板本体20wを有しており、基板本体20wから配向膜28までが第1基板20に相当する。第2基板10は、石英基板、サファイア基板、ガラス基板等の透光性基板からなる基板本体10wを有しており、基板本体10wから配向膜18までが第2基板10に相当する。
[First Embodiment]
1. 1. Overall Configuration FIG. 1 is an explanatory diagram schematically showing a planar configuration of the liquid crystal display 100 according to the first embodiment of the present invention. FIG. 2 is a cross-sectional view schematically showing an HH'cross section of the liquid crystal device 100 shown in FIG. The liquid crystal device 100 shown in FIGS. 1 and 2 has a liquid crystal panel 110. The liquid crystal display device 100 has a first substrate 20 and a second substrate 10 facing the first substrate 20, and the first substrate 20 and the second substrate 10 are connected to each other via a frame-shaped sealing material 40. It is pasted together. A liquid crystal layer 50 is arranged inside the sealing material 40 between the first substrate 20 and the second substrate 10. The first substrate 20 has a substrate main body 20w made of a translucent substrate such as a quartz substrate, a sapphire substrate, and a glass substrate, and the substrate main body 20w to the alignment film 28 correspond to the first substrate 20. The second substrate 10 has a substrate main body 10w made of a translucent substrate such as a quartz substrate, a sapphire substrate, and a glass substrate, and the substrate main body 10w to the alignment film 18 correspond to the second substrate 10.

第2基板10は第1基板20よりも大きく、シール材40は、第1基板20の外縁に沿って配置されている。液晶層50において、液晶層50は、正または負の誘電異方性を有する液晶材料からなる。シール材40は、例えば、熱硬化性または紫外線硬化性のエポキシ樹脂等の接着剤からなり、第1基板20と第2基板10との間隔を一定に保持するためのスペーサーを含んでいる。 The second substrate 10 is larger than the first substrate 20, and the sealing material 40 is arranged along the outer edge of the first substrate 20. In the liquid crystal layer 50, the liquid crystal layer 50 is made of a liquid crystal material having positive or negative dielectric anisotropy. The sealing material 40 is made of, for example, an adhesive such as a thermosetting or ultraviolet curable epoxy resin, and includes a spacer for keeping the distance between the first substrate 20 and the second substrate 10 constant.

シール材40で囲まれた領域内には、画素Pがマトリクス状に複数配列された画素領域Eが設けられており、第1基板20には、シール材40と画素領域Eとの間に画素領域Eの周りを囲む見切り部21が設けられている。見切り部21は、金属あるいは金属酸化物等からなる遮光層によって構成されている。図示を省略するが、遮光層は、第1基板20に対して、隣り合う画素Pの境界部分に平面視で重なるブラックマトリックスとして構成されることもある。 In the region surrounded by the sealing material 40, a pixel region E in which a plurality of pixels P are arranged in a matrix is provided, and the first substrate 20 has pixels between the sealing material 40 and the pixel region E. A parting portion 21 that surrounds the area E is provided. The parting portion 21 is formed of a light-shielding layer made of a metal, a metal oxide, or the like. Although not shown, the light-shielding layer may be configured as a black matrix that overlaps the boundary portion of adjacent pixels P with respect to the first substrate 20 in a plan view.

第2基板10において、基板本体10wの第1基板20と対向する一方面10sの側には、シール材40の外側に、1つの辺に沿って複数の端子104が配列されており、端子104と画素領域Eとの間にデータ線駆動回路101が設けられている。基板本体10wの一方面10sの側において、画素領域Eの外側には、端子104が配列された辺と隣り合う2辺の各々に沿って走査線駆動回路102が設けられ、端子104が配列された辺と対向する辺に沿って検査回路103が設けられている。基板本体10wの一方面10sの側において、シール材40と検査回路103との間には、2つの走査線駆動回路102を繋ぐ複数の配線105が設けられている。データ線駆動回路101、および走査線駆動回路102に繋がる複数の配線は各々、複数の端子104に接続されている。以下、端子104が配列されている方向をX軸方向とし、X軸方向に直交する方向をY軸方向として説明する。なお、検査回路103は、データ線駆動回路101と画素領域Eとの間に設けてもよい。 In the second substrate 10, a plurality of terminals 104 are arranged along one side on the side of the one surface 10s of the substrate body 10w facing the first substrate 20 on the outside of the sealing material 40, and the terminals 104. A data line drive circuit 101 is provided between the pixel region E and the pixel region E. On the side of one side 10s of the board body 10w, a scanning line drive circuit 102 is provided along each of the two sides adjacent to the side on which the terminals 104 are arranged on the outside of the pixel area E, and the terminals 104 are arranged. The inspection circuit 103 is provided along the side facing the side. On the side of one side 10s of the substrate body 10w, a plurality of wirings 105 connecting the two scanning line drive circuits 102 are provided between the sealing material 40 and the inspection circuit 103. The plurality of wirings connected to the data line driving circuit 101 and the scanning line driving circuit 102 are each connected to the plurality of terminals 104. Hereinafter, the direction in which the terminals 104 are arranged will be referred to as the X-axis direction, and the direction orthogonal to the X-axis direction will be described as the Y-axis direction. The inspection circuit 103 may be provided between the data line drive circuit 101 and the pixel area E.

基板本体10wの一方面10sの側では、複数の画素P毎に配置された画素電極15と、画素電極15を覆う配向膜18とが設けられている。また、図示を省略するが、基板本体10wの一方面10sの側には、後述する画素スイッチング素子や配線等が設けられている。画素電極15は、ITO(Indium Tin Oxide)等の透光性導電膜からなる。 On the side of one surface 10s of the substrate body 10w, a pixel electrode 15 arranged for each of a plurality of pixels P and an alignment film 18 covering the pixel electrode 15 are provided. Further, although not shown, a pixel switching element, wiring, and the like, which will be described later, are provided on the side of one surface 10s of the substrate body 10w. The pixel electrode 15 is made of a translucent conductive film such as ITO (Indium Tin Oxide).

第1基板20において、基板本体20wの第2基板10と対向する一方面20sの側には、見切り部21と、見切り部21を覆う平坦化膜22と、平坦化膜22を覆う共通電極25と、共通電極25を覆う配向膜28とが設けられている。見切り部21は、平面視において、画素領域Eの周りを囲むととともに、走査線駆動回路102および検査回路103と重っている。従って、第1基板20側から走査線駆動回路102等に入射しようとする光を遮蔽することにより、光による誤動作を防止している。また、見切り部21は、不必要な迷光が画素領域Eに入射することを防止し、表示される画像のコントラストを高めている。平坦化膜22は、例えば酸化シリコン等の無機材料からなる。共通電極25は、ITO等の透光性導電膜からなり、第1基板20と第2基板10との間に設けられた上下導通部106に電気的に接続されている。上下導通部106は、第2基板10に設けられた配線を介して端子104に電気的に接続されている。 In the first substrate 20, on the side of one surface 20s of the substrate body 20w facing the second substrate 10, a parting portion 21, a flattening film 22 covering the parting portion 21, and a common electrode 25 covering the flattening film 22 And an alignment film 28 that covers the common electrode 25 are provided. In a plan view, the parting portion 21 surrounds the pixel region E and overlaps with the scanning line drive circuit 102 and the inspection circuit 103. Therefore, by blocking the light that is about to enter the scanning line drive circuit 102 or the like from the first substrate 20 side, a malfunction due to the light is prevented. Further, the parting portion 21 prevents unnecessary stray light from entering the pixel region E and enhances the contrast of the displayed image. The flattening film 22 is made of an inorganic material such as silicon oxide. The common electrode 25 is made of a translucent conductive film such as ITO, and is electrically connected to a vertical conductive portion 106 provided between the first substrate 20 and the second substrate 10. The vertical conduction portion 106 is electrically connected to the terminal 104 via wiring provided on the second substrate 10.

配向膜18、28は、液晶装置100の光学設計に基づいて選定される。本実施形態において、配向膜18、28は、気相成長法によって成膜されたSiO(酸化シリコン)等の無機材料を含む無機配向膜からなり、負の誘電異方性を有する液晶分子を略垂直配向させる。 The alignment films 18 and 28 are selected based on the optical design of the liquid crystal display 100. In the present embodiment, the alignment films 18 and 28 are composed of an inorganic alignment film containing an inorganic material such as SiO x (silicon oxide) formed by the vapor phase growth method, and liquid crystal molecules having negative dielectric anisotropy are formed. Align approximately vertically.

本実施形態の液晶装置100は透過型であって、液晶パネル110に対する光の入射側、および出射側の各々に配置される偏光素子の光学設計に応じて、電圧無印加状態で画素Pの透過率が最大となるノーマリーホワイトモードや、電圧無印加状態で画素Pの透過率が最小となるノーマリーブラックモードの液晶装置として構成される。本実施形態では、配向膜18、および配向膜28として無機配向膜を用い、液晶層50に負の誘電異方性を有する液晶材料を用いることによって、ノーマリーブラックモードの光学設計が適用された例を中心に説明する。 The liquid crystal device 100 of the present embodiment is a transmissive type, and transmits the pixels P in a state where no voltage is applied according to the optical design of the polarizing elements arranged on the incident side and the outgoing side of the light with respect to the liquid crystal panel 110. It is configured as a liquid crystal display in a normally white mode in which the rate is maximized and a normally black mode in which the transmittance of the pixel P is minimized when no voltage is applied. In this embodiment, an inorganic alignment film is used as the alignment film 18 and the alignment film 28, and a liquid crystal material having negative dielectric anisotropy is used for the liquid crystal layer 50, whereby the optical design of the normally black mode is applied. An example will be mainly described.

2.電気的な構成
図3は、図1に示す液晶装置100の電気的な構成を示す説明図である。図3に示すように、液晶装置100は、少なくとも画素領域EにおいてX軸方向に延在する複数の走査線3aと、Y軸方向に延在する複数のデータ線6aとを有しており、走査線3aとデータ線6aとは、第2基板10において、互いに絶縁された状態にある。本実施形態において、第2基板10は、データ線6aに沿って延在する容量線3bを有している。また、複数の走査線3aと複数のデータ線6aとの各交差に対応して画素Pが設けられている。複数の画素Pは各々、画素電極15、TFT30、および蓄積容量16を備えている。走査線3aはTFT30のゲートに電気的に接続され、データ線6aはTFT30のソースに電気的に接続されている。画素電極15はTFT30のドレインに電気的に接続されている。
2. Electrical Configuration FIG. 3 is an explanatory diagram showing an electrical configuration of the liquid crystal display 100 shown in FIG. As shown in FIG. 3, the liquid crystal display 100 has a plurality of scanning lines 3a extending in the X-axis direction and a plurality of data lines 6a extending in the Y-axis direction at least in the pixel region E. The scanning line 3a and the data line 6a are in a state of being insulated from each other on the second substrate 10. In the present embodiment, the second substrate 10 has a capacitance line 3b extending along the data line 6a. Further, pixels P are provided corresponding to each intersection of the plurality of scanning lines 3a and the plurality of data lines 6a. Each of the plurality of pixels P includes a pixel electrode 15, a TFT 30, and a storage capacity 16. The scan line 3a is electrically connected to the gate of the TFT 30 and the data line 6a is electrically connected to the source of the TFT 30. The pixel electrode 15 is electrically connected to the drain of the TFT 30.

データ線6aは、図1に示すデータ線駆動回路101に接続されており、データ線駆動回路101から供給される画像信号D1、D2、…、Dnを各画素Pに供給する。走査線3aは、図1に示す走査線駆動回路102に接続されており、走査線駆動回路102から供給される走査信号SC1、SC2、…、SCmを順次、各画素Pに供給する。データ線駆動回路101からデータ線6aに供給される画像信号D1〜Dnは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線6a同士に対してグループ毎に供給してもよい。走査線駆動回路102は、走査線3aに対して、走査信号SC1〜SCmを所定のタイミングで線順次で供給する。 The data line 6a is connected to the data line drive circuit 101 shown in FIG. 1, and supplies image signals D1, D2, ..., Dn supplied from the data line drive circuit 101 to each pixel P. The scanning line 3a is connected to the scanning line driving circuit 102 shown in FIG. 1, and the scanning signals SC1, SC2, ..., SCm supplied from the scanning line driving circuit 102 are sequentially supplied to each pixel P. The image signals D1 to Dn supplied from the data line drive circuit 101 to the data lines 6a may be supplied in line order in this order, or may be supplied in groups to a plurality of data lines 6a adjacent to each other. good. The scanning line driving circuit 102 supplies the scanning signals SC1 to SCm to the scanning line 3a in a line sequence at a predetermined timing.

液晶装置100では、スイッチング素子であるTFT30が走査信号SC1〜SCmの入力によりオン状態とされる期間、データ線6aから供給される画像信号D1〜Dnが所定のタイミングで画素電極15に書き込まれる。画素電極15を介して液晶層50に書き込まれた所定レベルの画像信号D1〜Dnは、画素電極15と液晶層50を介して対向配置された共通電極25との間で一定期間保持される。画像信号D1〜Dnの周波数は例えば60Hzである。本実施形態においては、画素電極15と液晶層50との間に保持された画像信号D1〜Dnがリークするのを防止するため、画素電極15と共通電極25との間に形成される液晶容量と並列に蓄積容量16が接続されている。蓄積容量16は、TFT30のドレインと容量線3bとの間に設けられている。 In the liquid crystal display 100, the image signals D1 to Dn supplied from the data line 6a are written to the pixel electrode 15 at a predetermined timing during the period in which the TFT 30 which is a switching element is turned on by the input of the scanning signals SC1 to SCm. The image signals D1 to Dn of a predetermined level written on the liquid crystal layer 50 via the pixel electrode 15 are held between the pixel electrode 15 and the common electrodes 25 arranged opposite to each other via the liquid crystal layer 50 for a certain period of time. The frequencies of the image signals D1 to Dn are, for example, 60 Hz. In the present embodiment, the liquid crystal capacitance formed between the pixel electrode 15 and the common electrode 25 in order to prevent the image signals D1 to Dn held between the pixel electrode 15 and the liquid crystal layer 50 from leaking. The storage capacity 16 is connected in parallel with. The storage capacity 16 is provided between the drain of the TFT 30 and the capacity line 3b.

図1に示す検査回路103にはデータ線6aが接続されており、液晶装置100の製造過程において、上記画像信号を検出することによって、液晶装置100の動作欠陥などを確認するのに用いられる。従って、図3では、検査回路103の図示を省略してある。なお、図1には、画素領域Eの外側に形成される周辺回路として、データ線駆動回路101、走査線駆動回路102、および検査回路103を示してあるが、周辺回路として、上記画像信号をサンプリングしてデータ線6aに供給するサンプリング回路や、データ線6aに所定電位レベルのプリチャージ信号を上記画像信号D1〜Dnに先行して供給するプリチャージ回路等が設けられる場合もある。 A data line 6a is connected to the inspection circuit 103 shown in FIG. 1, and is used for confirming an operation defect or the like of the liquid crystal device 100 by detecting the image signal in the manufacturing process of the liquid crystal device 100. Therefore, in FIG. 3, the inspection circuit 103 is not shown. Note that FIG. 1 shows a data line drive circuit 101, a scanning line drive circuit 102, and an inspection circuit 103 as peripheral circuits formed outside the pixel region E. As peripheral circuits, the above image signal is used. A sampling circuit that samples and supplies the data line 6a, a precharge circuit that supplies a precharge signal of a predetermined potential level to the data line 6a in advance of the image signals D1 to Dn, and the like may be provided.

3.画素Pの構成
図4は、図3に示す画素Pの構造を模式的に示す断面図である。図4に示すように、第2基板10において、基板本体10wの一方面10sには、走査線3aが形成される。走査線3aは、例えばAl(アルミニウム)、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)等の遮光層からなる。
3. 3. Configuration of Pixel P FIG. 4 is a cross-sectional view schematically showing the structure of pixel P shown in FIG. As shown in FIG. 4, in the second substrate 10, a scanning line 3a is formed on one surface 10s of the substrate body 10w. The scanning line 3a is composed of a light-shielding layer such as Al (aluminum), Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), Mo (molybdenum) and the like.

走査線3aの上層には酸化シリコン等からなる第1絶縁膜11aが形成され、第1絶縁膜11aの上層に半導体層30aが形成されている。半導体層30aは、多結晶シリコン膜からなる。半導体層30aは、酸化シリコン等からなるゲート絶縁膜としての第2絶縁膜11bによって覆われており、第2絶縁膜11bの上層には、走査線3aに電気的に接続されたゲート電極30gが形成される。 A first insulating film 11a made of silicon oxide or the like is formed on the upper layer of the scanning line 3a, and a semiconductor layer 30a is formed on the upper layer of the first insulating film 11a. The semiconductor layer 30a is made of a polycrystalline silicon film. The semiconductor layer 30a is covered with a second insulating film 11b as a gate insulating film made of silicon oxide or the like, and a gate electrode 30g electrically connected to the scanning line 3a is formed on the upper layer of the second insulating film 11b. It is formed.

ゲート電極30gの上層には酸化シリコン等からなる第3絶縁膜11cが形成されており、第2絶縁膜11bおよび第3絶縁膜11cには、半導体層30aのソース領域およびドレイン領域に到るコンタクトホールCNT1、CNT2が形成される。第3絶縁膜11cの上層には、コンタクトホールCNT1、CNT2を介して半導体層30aに接続するデータ線6a、および第1中継電極6bが形成される。このようにしてTFT30が構成される。本実施形態において、TFT30は、LDD(Lightly Doped Drain)構造を有している。 A third insulating film 11c made of silicon oxide or the like is formed on the upper layer of the gate electrode 30 g, and the second insulating film 11b and the third insulating film 11c are contacts that reach the source region and the drain region of the semiconductor layer 30a. Holes CNT1 and CNT2 are formed. On the upper layer of the third insulating film 11c, a data line 6a connected to the semiconductor layer 30a via the contact holes CNT1 and CNT2, and a first relay electrode 6b are formed. The TFT 30 is configured in this way. In the present embodiment, the TFT 30 has an LDD (Lightly Doped Drain) structure.

データ線6aおよび第1中継電極6bの上層側には酸化シリコン等からなる第1層間絶縁膜12aが形成される。第1層間絶縁膜12aの表面は、化学的機械的研磨処理(Chemical Mechanical Polishing:CMP処理)等によって平坦化されている。第1層間絶縁膜12aには、第1中継電極6bに到るコンタクトホールCNT3が形成されており、第1層間絶縁膜12aの上層には、配線7aと、コンタクトホールCNT3を介して第1中継電極6bに電気的に接続される第2中継電極7bとが形成される。配線7aは、TFT30の半導体層30aやデータ線6aと平面視で重なるように形成されており、固定電位が印加されたシールド層として機能する。 A first interlayer insulating film 12a made of silicon oxide or the like is formed on the upper layer side of the data line 6a and the first relay electrode 6b. The surface of the first interlayer insulating film 12a is flattened by a chemical mechanical polishing treatment (CMP treatment) or the like. A contact hole CNT3 reaching the first relay electrode 6b is formed in the first interlayer insulating film 12a, and a first relay is formed in the upper layer of the first interlayer insulating film 12a via the wiring 7a and the contact hole CNT3. A second relay electrode 7b electrically connected to the electrode 6b is formed. The wiring 7a is formed so as to overlap the semiconductor layer 30a and the data line 6a of the TFT 30 in a plan view, and functions as a shield layer to which a fixed potential is applied.

配線7aおよび第2中継電極7bの上層側には酸化シリコン等からなる第2層間絶縁膜13aが形成される。第2層間絶縁膜13aの表面は、CMP処理等によって平坦化されている。第2層間絶縁膜13aには、第2中継電極7bに到るコンタクトホールCNT4が形成される。第2層間絶縁膜13aの上層には、遮光性の金属等によって、第1容量電極16aおよび第3中継電極16dが形成される。第1容量電極16aは複数の画素Pに跨るように形成された容量線3bであり、固定電位が供給される。第1容量電極16aおよび第3中継電極16dの上層には、第1容量電極16aの外縁および第3中継電極16dの外縁等を覆うように絶縁膜13bが形成される。第1容量電極16aおよび絶縁膜13bの上層側には誘電体層16bが形成される。誘電体層16bは、シリコン窒化膜や、酸化ハフニウム(HfO2)、アルミナ(Al23)、酸化タンタル(Ta25)等からなる。誘電体層16bの上層には、窒化チタン(TiN)等からなる第2容量電極16cが形成され、第1容量電極16a、誘電体層16b、および第2容量電極16cによって蓄積容量16が構成される。第2容量電極16cは、誘電体層16bおよび絶縁膜13bの除去部分を介して第3中継電極16dに電気的に接続されている。 A second interlayer insulating film 13a made of silicon oxide or the like is formed on the upper layer side of the wiring 7a and the second relay electrode 7b. The surface of the second interlayer insulating film 13a is flattened by CMP treatment or the like. A contact hole CNT4 that reaches the second relay electrode 7b is formed in the second interlayer insulating film 13a. A first capacitance electrode 16a and a third relay electrode 16d are formed on the upper layer of the second interlayer insulating film 13a by a light-shielding metal or the like. The first capacitance electrode 16a is a capacitance line 3b formed so as to straddle a plurality of pixels P, and a fixed potential is supplied. An insulating film 13b is formed on the upper layers of the first capacitance electrode 16a and the third relay electrode 16d so as to cover the outer edge of the first capacitance electrode 16a, the outer edge of the third relay electrode 16d, and the like. A dielectric layer 16b is formed on the upper layer side of the first capacitance electrode 16a and the insulating film 13b. The dielectric layer 16b is made of a silicon nitride film, hafnium oxide (HfO 2 ), alumina (Al 2 O 3 ), tantalum oxide (Ta 2 O 5 ), or the like. A second capacitance electrode 16c made of titanium nitride (TiN) or the like is formed on the upper layer of the dielectric layer 16b, and the storage capacitance 16 is formed by the first capacitance electrode 16a, the dielectric layer 16b, and the second capacitance electrode 16c. NS. The second capacitance electrode 16c is electrically connected to the third relay electrode 16d via the removed portion of the dielectric layer 16b and the insulating film 13b.

第2容量電極16cの上層側には酸化シリコン等からなる第3層間絶縁膜14aが形成され、第3層間絶縁膜14aの表面は、CMP処理等によって平坦化されている。第3層間絶縁膜14aには、第2容量電極16cに到達するコンタクトホールCNT5が形成されている。第3層間絶縁膜14aの上層にはITO等の透光性導電膜からなる画素電極15が形成され、画素電極15は、コンタクトホールCNT5を介して第2容量電極16cに電気的に接続されている。 A third interlayer insulating film 14a made of silicon oxide or the like is formed on the upper layer side of the second capacitance electrode 16c, and the surface of the third interlayer insulating film 14a is flattened by CMP treatment or the like. A contact hole CNT5 that reaches the second capacitance electrode 16c is formed in the third interlayer insulating film 14a. A pixel electrode 15 made of a translucent conductive film such as ITO is formed on the upper layer of the third interlayer insulating film 14a, and the pixel electrode 15 is electrically connected to the second capacitance electrode 16c via the contact hole CNT5. There is.

このように構成した液晶装置100では、第2基板10に、複数の配線が形成されており、配線間を絶縁する絶縁膜や層間絶縁膜の符号を用いて配線部を表してある。例えば、配線部11の代表的な配線は走査線3aである。配線部12の代表的な配線はデータ線6aである。配線部13の代表的な配線は配線7aである。配線部14の代表的な配線は、第1容量電極16aとしての容量線3bである。 In the liquid crystal display 100 configured as described above, a plurality of wirings are formed on the second substrate 10, and the wiring portion is represented by using a code of an insulating film or an interlayer insulating film that insulates the wirings. For example, a typical wiring of the wiring unit 11 is a scanning line 3a. A typical wiring of the wiring unit 12 is a data line 6a. A typical wiring of the wiring unit 13 is wiring 7a. A typical wiring of the wiring unit 14 is a capacitance line 3b as the first capacitance electrode 16a.

4.液晶層50等の構成
配向膜18、28は、無機配向膜であって、酸化シリコン等の無機材料を斜め蒸着して柱状に成長させたカラム18c、28cの集合体を含む。従って、液晶層50において、液晶分子LCは、第2基板10および第1基板20に対する法線方向に対して、3°〜5°のプレチルト角度θpを有して概ね、垂直配向(VA;Vertical Alignment)する。液晶分子LCは、画素電極15と共通電極25との間に駆動信号が印加された際、画素電極15と共通電極25との間に生ずる電界方向によって傾きが変化する。
4. Composition of the liquid crystal layer 50 and the like The alignment films 18 and 28 are inorganic alignment films and include an aggregate of columns 18c and 28c grown in columns by obliquely vapor-depositing an inorganic material such as silicon oxide. Therefore, in the liquid crystal layer 50, the liquid crystal molecule LC has a pretilt angle θp of 3 ° to 5 ° with respect to the normal direction with respect to the second substrate 10 and the first substrate 20, and is generally vertically oriented (VA; Vertical). Align). When a drive signal is applied between the pixel electrode 15 and the common electrode 25, the liquid crystal molecule LC has a tilt that changes depending on the direction of the electric field generated between the pixel electrode 15 and the common electrode 25.

図1において、第2基板10に配向膜18を形成する際の斜め蒸着方向は、例えば、破線の矢印C1で示す方位であり、Y軸方向に角度θaの角度を成す方向である。第1基板20に配向膜28を形成する際の斜め蒸着方向は、例えば、実線の矢印C2で示す方位であり、Y軸方向に角度θaの角度を成す方向である。かかる蒸着方向によって、液晶分子LCの配向方向が規定される。角度θaは例えば45度である。第2基板10に配向膜18を形成する際の斜め蒸着の方位と、第1基板20に配向膜28を形成する際の斜め蒸着の方位とは逆向きである。 In FIG. 1, the oblique vapor deposition direction when the alignment film 18 is formed on the second substrate 10 is, for example, the direction indicated by the arrow C1 of the broken line, and is the direction forming an angle θa in the Y-axis direction. The oblique vapor deposition direction when the alignment film 28 is formed on the first substrate 20 is, for example, the direction indicated by the solid arrow C2, and is a direction forming an angle θa in the Y-axis direction. The orientation direction of the liquid crystal molecule LC is defined by the vapor deposition direction. The angle θa is, for example, 45 degrees. The orientation of the oblique vapor deposition when the alignment film 18 is formed on the second substrate 10 is opposite to the orientation of the oblique vapor deposition when the alignment film 28 is formed on the first substrate 20.

5.画素領域E等の説明
図5は、図1に示す液晶装置100の平面構成を示す説明図であり、第1基板20と第2基板10とが重なっている領域の説明図である。図6は、図5に示す液晶装置100のA1−A1′断面を模式的に示す説明図ある。図5および図6に示すように、液晶装置100の画素領域Eは複数の画素PがX軸方向およびY軸方向に配置されており、複数の画素Pは各々、TFT30に電気的に接続された画素電極15を有している。画素Pおよび画素電極15は、平面的な形状、大きさや配置ピッチ等が同一である。
5. Explanation of Pixel Region E and the like FIG. 5 is an explanatory diagram showing a planar configuration of the liquid crystal device 100 shown in FIG. 1, and is an explanatory diagram of an region where the first substrate 20 and the second substrate 10 overlap. FIG. 6 is an explanatory view schematically showing a cross section of A1-A1'of the liquid crystal device 100 shown in FIG. As shown in FIGS. 5 and 6, in the pixel region E of the liquid crystal device 100, a plurality of pixels P are arranged in the X-axis direction and the Y-axis direction, and each of the plurality of pixels P is electrically connected to the TFT 30. It has a pixel electrode 15. The pixel P and the pixel electrode 15 have the same planar shape, size, arrangement pitch, and the like.

画素領域Eは、複数の画素Pのうち、画像の表示に直接寄与する表示画素P0が配置された表示領域E1を有し、表示領域E1の周りには、複数の画素Pのうち、画像の表示に直接寄与しない複数のダミー画素DPを有するダミー画素領域E2を有している。以下の説明では、複数の画素電極15のうち、表示画素P0に設けられた画素電極15を有効画素電極150とし、ダミー画素DPに設けられた画素電極15をダミー画素電極151とする。図5に示す態様では、ダミー画素領域E2にX軸方向において表示領域E1を挟んで2個ずつ、Y軸方向において表示領域E1を挟んで2個ずつのダミー画素DPが配置されている。但し、ダミー画素領域E2におけるダミー画素DPの配置数はこれに限定されるものではなく、X軸方向およびY軸方向の各々において、表示領域E1を挟んで少なくとも1個ずつのダミー画素DPが配置されていればよい。また、3個ずつ以上でもよく、X軸方向とY軸方向とにおける配置数が異なっていてもよい。 The pixel area E has a display area E1 in which display pixels P0 that directly contribute to the display of the image among the plurality of pixels P are arranged, and around the display area E1, of the plurality of pixels P, the image It has a dummy pixel region E2 having a plurality of dummy pixel DPs that do not directly contribute to the display. In the following description, among the plurality of pixel electrodes 15, the pixel electrode 15 provided on the display pixel P0 is referred to as the effective pixel electrode 150, and the pixel electrode 15 provided on the dummy pixel DP is referred to as the dummy pixel electrode 151. In the embodiment shown in FIG. 5, two dummy pixel DPs are arranged in the dummy pixel area E2 with the display area E1 sandwiched in the X-axis direction, and two dummy pixel DPs are arranged in the dummy pixel area E2 with the display area E1 sandwiched in the Y-axis direction. However, the number of dummy pixel DPs arranged in the dummy pixel area E2 is not limited to this, and at least one dummy pixel DP is arranged across the display area E1 in each of the X-axis direction and the Y-axis direction. It suffices if it is done. Further, the number may be three or more, and the number of arrangements in the X-axis direction and the Y-axis direction may be different.

本実施形態では、ダミー画素領域E2を電子見切り部120として機能させる。より具体的には、ダミー画素電極151は各々、下層側に設けられたTFT30に電気的に接続されており、液晶装置100がノーマリーブラックモードの場合、表示領域E1の画素Pの表示状態に関わらず、常にダミー画素DPの透過率が変化しない程度の交流電位が印加される。従って、電子見切り部120の全域が黒表示となる。なお、図1および図2を参照して説明した見切り部21は、シール材40とダミー画素領域E2との間に位置するため、ダミー画素領域E2からなる電子見切り部120は、見切り部21とともに、液晶装置100のON・OFFに依存しない見切りとして機能する。 In the present embodiment, the dummy pixel region E2 is made to function as the electronic parting section 120. More specifically, each of the dummy pixel electrodes 151 is electrically connected to the TFT 30 provided on the lower layer side, and when the liquid crystal device 100 is in the normally black mode, the display state of the pixel P in the display area E1 is displayed. Regardless, an AC potential is always applied to the extent that the transmittance of the dummy pixel DP does not change. Therefore, the entire area of the electronic parting section 120 is displayed in black. Since the parting portion 21 described with reference to FIGS. 1 and 2 is located between the sealing material 40 and the dummy pixel region E2, the electronic parting portion 120 composed of the dummy pixel region E2 is together with the parting portion 21. , It functions as a parting line that does not depend on ON / OFF of the liquid crystal device 100.

6.表示領域E1の外側の凹部
図5および図6に示すように、第1基板20の基板本体20wにおいて、表示領域E1の外側には、表示領域E1より液晶層50の厚さを厚くする凹部27が形成されている。本実施形態では、基板本体20wにおいて、凹部27は、画素領域Eとシール材40との間に形成されている。より具体的には、第1基板20の基板本体20wの一方面20sにおいて、画素領域Eとシール材40とに挟まれた外周領域E3には、液晶層50とは反対側に凹んだ凹部27が設けられており、凹部27が形成されている領域における液晶層50の厚さd1は、凹部27が形成されていない表示領域E1における液晶層50の厚さd0より厚い。凹部27の深さは約50μmである。凹部27は、平面視において、少なくとも、図1に矢印C1、C2で示す方位に沿う方向に位置するシール材40の2つの角部40a、40bと、角部40a、40bの内側に位置する画素領域Eの隅部Ea、Ebとの間に形成される。本実施形態において、凹部27は、表示領域E1の周りを囲むように矩形の枠状に形成されている。
6. Recession on the outside of the display area E1 As shown in FIGS. 5 and 6, in the substrate body 20w of the first substrate 20, the recess 27 on the outside of the display area E1 makes the liquid crystal layer 50 thicker than the display area E1. Is formed. In the present embodiment, in the substrate main body 20w, the recess 27 is formed between the pixel region E and the sealing material 40. More specifically, in the one surface 20s of the substrate body 20w of the first substrate 20, the outer peripheral region E3 sandwiched between the pixel region E and the sealing material 40 has a recess 27 recessed on the side opposite to the liquid crystal layer 50. The thickness d1 of the liquid crystal layer 50 in the region where the recess 27 is formed is thicker than the thickness d0 of the liquid crystal layer 50 in the display region E1 where the recess 27 is not formed. The depth of the recess 27 is about 50 μm. The recess 27 is at least two corners 40a and 40b of the sealing material 40 located in the direction along the directions indicated by arrows C1 and C2 in FIG. 1 and pixels located inside the corners 40a and 40b in a plan view. It is formed between the corners Ea and Eb of the region E. In the present embodiment, the recess 27 is formed in a rectangular frame shape so as to surround the display area E1.

7.配向膜18、28の水接触角
図7は、図4に示す配向膜18、28表面の説明図である。本実施形態において、配向膜18は、カラム18cと表面処理膜181とを含み、配向膜28は、カラム28cと表面処理膜281とを含む。図4に示す配向膜18、28のカラム18c、28cを構成するSiOXには、Si原子の未結合手(ダングリングボンド)や、Si原子同士が結合したダイマー構造(Si−Si結合)が存在し、かかるSi原子の未結合手は、図7の上段に示すように、雰囲気中の水分や液晶層50中の水分との反応によって、シラノール基(−Si−OH)により終端されやすい。ここで、シラノール基は、反応性が高く、液晶層50の液晶材料と反応しやすい。そこで、本実施形態では、図7の下段に示すように、配向膜18、28のカラム18c、28c表面を有機シロキサン等のシランカップリング剤により表面処理して、水酸基(−OH)部分に表面処理膜181、281を結合させてある。
7. Water contact angle of the alignment films 18 and 28 FIG. 7 is an explanatory view of the surfaces of the alignment films 18 and 28 shown in FIG. In the present embodiment, the alignment film 18 includes a column 18c and a surface treatment film 181, and the alignment film 28 includes a column 28c and a surface treatment film 281. SiO X constituting the columns 18c and 28c of the alignment films 18 and 28 shown in FIG. 4 has an unbonded Si atom (dangling bond) and a dimer structure (Si—Si bond) in which Si atoms are bonded to each other. As shown in the upper part of FIG. 7, such unbonded hands of Si atoms that are present are likely to be terminated by silanol groups (-Si-OH) by reaction with water in the atmosphere or water in the liquid crystal layer 50. Here, the silanol group has high reactivity and easily reacts with the liquid crystal material of the liquid crystal layer 50. Therefore, in the present embodiment, as shown in the lower part of FIG. 7, the surfaces of the columns 18c and 28c of the alignment films 18 and 28 are surface-treated with a silane coupling agent such as organic siloxane, and the surface is surfaced on the hydroxyl group (−OH) portion. The treated membranes 181 and 281 are bonded together.

より具体的には、シランカップリング剤は、加水分解によってシラノール(Si−OH)を生成した後、シラノール同士が徐々に縮合してシロキサン結合(Si−O−Si)を生成し、表面処理膜181、281を形成する。また、シランカップリング剤は、無機酸化物表面とも類似のメカニズムで反応し、無機酸化物表面と強固な共有結合を生成する。従って、配向膜28のカラム28c表面には疎水性の表面処理膜281が設けられ、配向膜18のカラム18c表面には疎水性の表面処理膜181が設けられる。このため、配向膜18、28のカラム18c、28c表面のシラノール基と液晶層50の液晶材料との接触が抑制されている。それ故、カラム18c、28c表面のシラノール基と液晶材料との間で光化学反応が発生しにくい。 More specifically, in the silane coupling agent, silanol (Si-OH) is produced by hydrolysis, and then silanols are gradually condensed to form a siloxane bond (Si-O-Si) to form a surface treatment film. It forms 181 and 281. In addition, the silane coupling agent reacts with the surface of the inorganic oxide by a mechanism similar to that of the surface of the inorganic oxide to form a strong covalent bond with the surface of the inorganic oxide. Therefore, a hydrophobic surface-treated film 281 is provided on the surface of the column 28c of the alignment film 28, and a hydrophobic surface-treated film 181 is provided on the surface of the column 18c of the alignment film 18. Therefore, contact between the silanol groups on the surfaces of the columns 18c and 28c of the alignment films 18 and 28 and the liquid crystal material of the liquid crystal layer 50 is suppressed. Therefore, a photochemical reaction is unlikely to occur between the silanol groups on the surfaces of the columns 18c and 28c and the liquid crystal material.

シランカップリング剤としては、トリメトキシヘキルシシラン、トリエトキシヘキシルシラン、トリメトキシオクチルシシラン、トリエトキシオクチルシラン、トリメトキシデシルシラン、トリエトキシデシルシラン等を例示することができる。本実施形態では、シランカップリング剤として、トリメトキシデシルシランが用いられており、トリメトキシデシルシランは疎水性官能基としてデシル基を有している。また、シランカップリング剤は、フッ素原子を有していてもよい。 Examples of the silane coupling agent include trimethoxyhexylsilane, triethoxyhexylsilane, trimethoxyoctylcissilane, triethoxyoctylsilane, trimethoxydecylsilane, and triethoxydecylsilane. In the present embodiment, trimethoxydecylsilane is used as the silane coupling agent, and trimethoxydecylsilane has a decyl group as a hydrophobic functional group. Further, the silane coupling agent may have a fluorine atom.

また、表面処理膜181、281は疎水性であるため、水との接触角が大きい。従って、表面処理膜181、281はイオンの吸着性が低い。それ故、表面処理膜181、281は、配向膜18、28のカラム18c、28c表面でのイオン性不純物の吸着を抑制することができる。 Further, since the surface-treated films 181 and 281 are hydrophobic, the contact angle with water is large. Therefore, the surface-treated films 181 and 281 have low ion adsorption properties. Therefore, the surface treatment films 181, 281 can suppress the adsorption of ionic impurities on the surfaces of the columns 18c and 28c of the alignment films 18 and 28.

ここで、配向膜18は、全体がシランカップリング剤による表面処理によって表面処理膜181が形成されており、表示領域E1および表示領域E1の外側の双方が疎水性を有している。これに対して、配向膜28のうち、表示領域E1を含む画素領域Eに形成されている部分は、シランカップリング剤による表面処理によって表面処理膜281が形成されているが、表示領域E1の外側の凹部27の内壁に沿うように形成されている部分は、シランカップリング剤による表面処理が施されておらず、表面処理膜281が存在しない。このため、配向膜28のうち、表示領域E1に位置する部分は疎水性を有する一方、表示領域E1の外側で凹部27の内壁に沿うように設けられた第1配向膜280は、親水性を有している。 Here, the alignment film 18 is entirely surface-treated with a silane coupling agent to form a surface-treated film 181, and both the display region E1 and the outside of the display region E1 have hydrophobicity. On the other hand, in the alignment film 28, the portion formed in the pixel region E including the display region E1 has the surface treatment film 281 formed by the surface treatment with the silane coupling agent. The portion formed along the inner wall of the outer recess 27 has not been surface-treated with a silane coupling agent, and the surface-treated film 281 does not exist. Therefore, the portion of the alignment film 28 located in the display region E1 is hydrophobic, while the first alignment film 280 provided outside the display region E1 along the inner wall of the recess 27 is hydrophilic. Have.

従って、配向膜28のうち、表示領域E1の外側で凹部27の内壁に沿うように設けられた第1配向膜280は、配向膜18のうち、表示領域E1の外側に設けられた第2配向膜180よりも水接触角が小さく、親水性が高い。 Therefore, in the alignment film 28, the first alignment film 280 provided outside the display region E1 along the inner wall of the recess 27 is the second alignment film 18 provided outside the display region E1. The water contact angle is smaller than that of the membrane 180, and the hydrophilicity is high.

配向膜28のうち、表示領域E1の外側で凹部27の内壁に沿うように設けられた第1配向膜280の水接触角を小さくした構成は、例えば、シランカップリング剤による表面処理によって表面処理膜281を配向膜28の全体に形成した後、凹部27の内壁に向けてエキシマUV照射を行い、凹部27の内壁に沿うように形成された表面処理膜181の分解や除去を行うことよって実現できる。 Of the alignment film 28, the configuration in which the water contact angle of the first alignment film 280 provided along the inner wall of the recess 27 on the outside of the display region E1 is reduced is, for example, surface-treated by surface treatment with a silane coupling agent. Realized by forming the film 281 on the entire alignment film 28 and then irradiating the inner wall of the recess 27 with excimer UV to decompose or remove the surface-treated film 181 formed along the inner wall of the recess 27. can.

8.本実施形態の主な効果
以上説明したように、本実施形態の液晶装置100において、第1基板20には、表示領域E1の外側に凹部27が形成されている。このため、液晶層50を駆動した際、図4に矢印Bで示すように、液晶分子LCが振動し、図1に示す矢印C1、C2で示した斜め蒸着方向に液晶分子LCのフローが生ずると、液晶注入時に混入したイオン性不純物や、シール材40からの溶出等によって液晶層50に存在するイオン性不純物は、液晶分子LCのフローに沿って、画素領域Eの対角に位置する2つの隅部Ea、Ebに向かって移動し、凹部27の内部に到達する。また、凹部27の内部に到達したイオン性不純物は、凹部27で滞留する。従って、画素領域Eの隅部Ea、Ebにイオン性不純物が高濃度で集まるという事態が発生しにくいので、隅部Ea、Ebで液晶層50の絶縁抵抗が低下して駆動電位を低下させるという事態が発生しにくい。それ故、隅部Ea、Ebでは、イオン性不純物に起因する表示ムラや通電による焼き付き現象が発生しにくい。
8. Main effects of the present embodiment As described above, in the liquid crystal display 100 of the present embodiment, the first substrate 20 has a recess 27 formed on the outside of the display area E1. Therefore, when the liquid crystal layer 50 is driven, the liquid crystal molecule LC vibrates as shown by the arrow B in FIG. 4, and the flow of the liquid crystal molecule LC is generated in the diagonal vapor deposition direction shown by the arrows C1 and C2 shown in FIG. The ionic impurities mixed during the liquid crystal injection and the ionic impurities present in the liquid crystal layer 50 due to elution from the sealing material 40 are located diagonally to the pixel region E along the flow of the liquid crystal molecule LC2. It moves toward the two corners Ea and Eb and reaches the inside of the recess 27. Further, the ionic impurities that have reached the inside of the recess 27 stay in the recess 27. Therefore, it is unlikely that ionic impurities gather at the corners Ea and Eb of the pixel region E at a high concentration, so that the insulation resistance of the liquid crystal layer 50 is lowered at the corners Ea and Eb to lower the drive potential. The situation is unlikely to occur. Therefore, in the corners Ea and Eb, display unevenness due to ionic impurities and a burn-in phenomenon due to energization are unlikely to occur.

また、配向膜28のうち、表示領域E1の外側で凹部27の内壁に沿うように設けられた第1配向膜280は、配向膜18のうち、表示領域E1の外側に設けられた第2配向膜180よりも水接触角が小さく、親水性が高い。このため、液晶分子LCのフローによって、第1基板20の表面および第2基板10の表面に沿って、表示領域E1の外側に移動してきたイオン性不純物は、凹部27の内部で第1配向膜280に吸着される。従って、液晶層50の駆動を停止したために液晶分子LCのフローが停止したときでも、濃度勾配に起因する凹部27から表示領域E1へのイオン性不純物の拡散が発生しにくいので、イオン性不純物に起因する表示ムラや通電による焼き付き現象が発生しにくい。 Further, the first alignment film 280 provided along the inner wall of the recess 27 on the outside of the display region E1 of the alignment film 28 is the second orientation provided on the outside of the display region E1 of the alignment film 18. The water contact angle is smaller than that of the membrane 180, and the hydrophilicity is high. Therefore, the ionic impurities that have moved to the outside of the display region E1 along the surface of the first substrate 20 and the surface of the second substrate 10 by the flow of the liquid crystal molecule LC are the first alignment film inside the recess 27. It is adsorbed on 280. Therefore, even when the flow of the liquid crystal molecule LC is stopped because the driving of the liquid crystal layer 50 is stopped, the diffusion of the ionic impurities from the recess 27 to the display region E1 due to the concentration gradient is unlikely to occur, so that the ionic impurities become ionic impurities. Display unevenness and seizure phenomenon due to energization are less likely to occur.

さらに、表示領域E1の外側に凹部27を形成したため、第1基板20と第2基板10との間に配置された液晶層50の体積を、凹部27を形成しない場合より大きくすることができる。従って、表示領域E1の外側に移動したイオン性不純物の濃度を低減することができるので、濃度勾配に起因する凹部27から表示領域E1へのイオン性不純物の拡散が発生しにくい。 Further, since the recess 27 is formed on the outside of the display area E1, the volume of the liquid crystal layer 50 arranged between the first substrate 20 and the second substrate 10 can be made larger than that in the case where the recess 27 is not formed. Therefore, since the concentration of the ionic impurities that have moved to the outside of the display region E1 can be reduced, diffusion of the ionic impurities from the recess 27 due to the concentration gradient to the display region E1 is unlikely to occur.

さらにまた、画素領域Eに設けられた配向膜18、28は、表面の表面処理膜181、281によって疎水性が付与されており、液晶層50との接触が抑制されている。このため、配向膜18、28のシラノール基と液晶材料との間で光化学反応が発生しにくいので、不純物が発生しにくい。また、配向膜18、28の表面は表面処理膜181、281によってイオン性不純物の吸着が抑制されているため、液晶分子LCのフローによって、画素領域Eの外側にイオン性不純物を移動させやすい。 Furthermore, the alignment films 18 and 28 provided in the pixel region E are imparted with hydrophobicity by the surface treatment films 181, 281 on the surface, and contact with the liquid crystal layer 50 is suppressed. Therefore, since a photochemical reaction is unlikely to occur between the silanol groups of the alignment films 18 and 28 and the liquid crystal material, impurities are unlikely to be generated. Further, since the surface treatment films 181, 281 suppress the adsorption of ionic impurities on the surfaces of the alignment films 18 and 28, the flow of the liquid crystal molecule LC makes it easy to move the ionic impurities to the outside of the pixel region E.

[第2実施形態]
図8は、本発明の第2実施形態に係る液晶装置100の説明図である。図8には、図6と同様、図5に示す液晶装置100のA1−A1′断面を模式的に示してある。なお、本実施形態の基本的な構成は第1実施形態と同様であるため、共通する部分には同一の符号を付してそれらの詳細な説明を省略する。
[Second Embodiment]
FIG. 8 is an explanatory diagram of the liquid crystal display 100 according to the second embodiment of the present invention. FIG. 8 schematically shows an A1-A1'cross section of the liquid crystal device 100 shown in FIG. 5, as in FIG. Since the basic configuration of the present embodiment is the same as that of the first embodiment, the common parts are designated by the same reference numerals and detailed description thereof will be omitted.

図8に示す液晶装置100でも、第1実施形態と同様、配向膜28のうち、表示領域E1の外側で凹部27の内壁に沿うように設けられた第1配向膜280は、配向膜18のうち、表示領域E1の外側に設けられた第2配向膜180よりもイオン性不純物をトラップしやすい。 In the liquid crystal apparatus 100 shown in FIG. 8, as in the first embodiment, the first alignment film 280 provided along the inner wall of the recess 27 outside the display region E1 is the alignment film 18 of the alignment film 28. Of these, ionic impurities are more likely to be trapped than the second alignment film 180 provided outside the display region E1.

かかる構成を実現するにあたって、第1配向膜280を構成するカラム28c表面は、第1有機シランによる第1表面処理がなされ、第2配向膜180を構成するカラム18c表面は、第2有機シランによる第2表面処理がなされている。例えば、第2有機シランは、トリメトキシデシルシランであり、第1有機シランは、第2有機シランよりも液晶層50中のラジカルやイオン性不純物を選択的にトラップする機能を有する化学種(例えば、ヒンダードアミン系光安定剤)である。より具体的には、第1有機シランは、ヒンダードアミン系光安定化基等からなる光安定化基を含有する有機シランであり、ヒンダードアミン系光安定剤として機能する。 In order to realize such a configuration, the surface of the column 28c constituting the first alignment film 280 is first surface-treated with the first organic silane, and the surface of the column 18c constituting the second alignment film 180 is treated with the second organic silane. A second surface treatment has been performed. For example, the second organic silane is trimethoxydecylsilane, and the first organic silane is a chemical species having a function of selectively trapping radicals and ionic impurities in the liquid crystal layer 50 as compared with the second organic silane (for example). , Hindered amine-based light stabilizer). More specifically, the first organic silane is an organic silane containing a photostabilizing group composed of a hindered amine-based light stabilizing group and the like, and functions as a hindered amine-based light stabilizer.

また、表示領域E1の配向膜28を構成するカラム28c表面は、第2有機シランとしてのトリメトキシデシルシランによる表面処理が行われている。配向膜18を構成するカラム18c表面は、第2配向膜180を含む全体が第2有機シランとしてのトリメトキシデシルシランによる表面処理が行われている。従って、配向膜28のうち、表示領域E1に形成されている部分の表面には、トリメトキシデシルシランにより形成された表面処理膜287が形成され、表示領域E1の外側に形成されている第1配向膜280の表面には、ヒンダードアミン系光安定剤により形成された第1表面処理膜286が形成されている。また、第2配向膜180を含む配向膜18の表面全体にトリメトキシデシルシランによる第2表面処理膜187が形成されている。 Further, the surface of the column 28c constituting the alignment film 28 of the display region E1 is surface-treated with trimethoxydecylsilane as the second organic silane. The entire surface of the column 18c constituting the alignment film 18 is surface-treated with trimethoxydecylsilane as a second organic silane, including the second alignment film 180. Therefore, the surface treatment film 287 formed of trimethoxydecylsilane is formed on the surface of the portion of the alignment film 28 formed in the display region E1, and the first one formed outside the display region E1. A first surface-treated film 286 formed of a hindered amine-based light stabilizer is formed on the surface of the alignment film 280. Further, a second surface-treated film 187 with trimethoxydecylsilane is formed on the entire surface of the alignment film 18 including the second alignment film 180.

このように構成した場合も、凹部27で滞留するイオン性不純物は、第1配向膜280に吸着される。従って、表示領域E1の外側から表示領域E1へのイオン性不純物の拡散が発生しにくいので、イオン性不純物に起因する表示ムラや通電による焼き付き現象が発生しにくい等、第1実施形態1と同様な効果を奏する。 Even in this configuration, the ionic impurities retained in the recess 27 are adsorbed on the first alignment film 280. Therefore, since the diffusion of ionic impurities from the outside of the display region E1 to the display region E1 is unlikely to occur, display unevenness due to the ionic impurities and the burn-in phenomenon due to energization are unlikely to occur, as in the first embodiment. It has a great effect.

本実施形態の液晶装置100を製造するにあたっては、まず、第1基板20にカラム28cを形成した後、配向膜28の全体に第1有機シランによる表面処理を行い、第1表面処理膜286を形成する。次に、凹部27以外の領域にエキシマUV照射を行い、凹部27以外の領域において第1表面処理膜286の分解や除去を行う。次に、第2有機シランによる表面処理を行い、凹部27以外の領域に表面処理膜287を形成する。その際、凹部27に相当する領域には、すでに第1表面処理膜286が形成されているため、第2有機シランによる表面処理を行った際、凹部27に相当する領域には表面処理膜287が形成されず、凹部27に相当する領域には第1表面処理膜286のみが形成された構造となる。一方、第2基板10ではカラム18cを形成した後、第2有機シランによる表面処理を行い、第2配向膜180を含む配向膜18の全体に第2表面処理膜187を形成する。 In manufacturing the liquid crystal display 100 of the present embodiment, first, a column 28c is formed on the first substrate 20, and then the entire alignment film 28 is surface-treated with the first organic silane to form the first surface-treated film 286. Form. Next, excimer UV irradiation is performed on a region other than the recess 27, and the first surface treatment film 286 is decomposed or removed in the region other than the recess 27. Next, surface treatment with the second organic silane is performed to form a surface treatment film 287 in a region other than the recess 27. At that time, since the first surface treatment film 286 has already been formed in the region corresponding to the recess 27, when the surface treatment with the second organic silane is performed, the surface treatment film 287 is formed in the region corresponding to the recess 27. Is not formed, and only the first surface treatment film 286 is formed in the region corresponding to the recess 27. On the other hand, in the second substrate 10, after the column 18c is formed, the surface treatment with the second organic silane is performed to form the second surface treatment film 187 on the entire alignment film 18 including the second alignment film 180.

[第3実施形態]
図9は、本発明の第3実施形態に係る液晶装置100の平面構成を示す説明図である。図9には、第1基板20と第2基板10とが重なっている領域を示してある。図10は、図9に示す液晶装置100のA2−A2′断面を模式的に示す説明図ある。なお、本実施形態の基本的な構成は第1実施形態と同様であるため、共通する部分には同一の符号を付してそれらの詳細な説明を省略する。
[Third Embodiment]
FIG. 9 is an explanatory view showing a planar configuration of the liquid crystal display 100 according to the third embodiment of the present invention. FIG. 9 shows a region where the first substrate 20 and the second substrate 10 overlap. FIG. 10 is an explanatory view schematically showing a cross section of A2-A2'of the liquid crystal device 100 shown in FIG. Since the basic configuration of the present embodiment is the same as that of the first embodiment, the common parts are designated by the same reference numerals and detailed description thereof will be omitted.

図9および図10に示すように、本実施形態でも、第1実施形態と同様、第1基板20の基板本体20wの一方面20sにおいて、画素領域Eとシール材40とに挟まれた外周領域E3には、液晶層50とは反対側に凹んだ凹部27が設けられている。凹部27は、平面視において、少なくとも画素領域Eの隅部Ea、Ebの外側に形成されている。本実施形態において、凹部27は、表示領域E1の周りを囲むように矩形の枠状に形成されている。また、配向膜28のうち、表示領域E1の外側で凹部27の内壁に沿うように設けられた第1配向膜280は、配向膜18のうち、表示領域E1の外側に設けられた第2配向膜180よりも水接触角が小さく、親水性が高い。 As shown in FIGS. 9 and 10, also in the present embodiment, as in the first embodiment, the outer peripheral region sandwiched between the pixel region E and the sealing material 40 on one surface 20s of the substrate body 20w of the first substrate 20. The E3 is provided with a recess 27 recessed on the side opposite to the liquid crystal layer 50. The recess 27 is formed at least outside the corners Ea and Eb of the pixel region E in a plan view. In the present embodiment, the recess 27 is formed in a rectangular frame shape so as to surround the display area E1. Further, the first alignment film 280 provided along the inner wall of the recess 27 on the outside of the display region E1 of the alignment film 28 is the second orientation provided on the outside of the display region E1 of the alignment film 18. The water contact angle is smaller than that of the membrane 180, and the hydrophilicity is high.

本実施形態において、第2基板10の画素領域Eの外側には、画素領域Eのイオン性不純物を画素領域Eの外側に引き寄せるトラップ電極130が設けられている。本実施形態において、トラップ電極130は、定電位が印加される電極135からなり、電極135には、例えば、+1.5Vの正の直流電位が印加される。従って、画素領域Eの負のイオン性不純物は、電極135とダミー画素DPに設けられたダミー画素電極151との間に発生した横電界によって、トラップ電極130に引き寄せられる。電極135は、凹部27と平面視で重なる領域に設けられている。 In the present embodiment, a trap electrode 130 that attracts ionic impurities in the pixel region E to the outside of the pixel region E is provided outside the pixel region E of the second substrate 10. In the present embodiment, the trap electrode 130 is composed of an electrode 135 to which a constant potential is applied, and a positive DC potential of, for example, + 1.5 V is applied to the electrode 135. Therefore, the negative ionic impurities in the pixel region E are attracted to the trap electrode 130 by the transverse electric field generated between the electrode 135 and the dummy pixel electrode 151 provided in the dummy pixel DP. The electrode 135 is provided in a region that overlaps the recess 27 in a plan view.

ここで、電極135は、少なくとも、画素領域Eの対角方向における2つの隅部Ea、Ebと、シール材40の前記対角方向における2つの角部40a、40bとの間の各々に設けられている。本実施形態において、電極135は、画素領域Eの周りを囲む枠状に形成されている。なお、電極135には、共通電極25との間に負の直流電位が印加されることもある。 Here, the electrodes 135 are provided at least between the two corner portions Ea and Eb in the diagonal direction of the pixel region E and the two corner portions 40a and 40b in the diagonal direction of the sealing material 40. ing. In the present embodiment, the electrode 135 is formed in a frame shape surrounding the pixel region E. A negative DC potential may be applied to the electrode 135 with the common electrode 25.

このような態様によれば、液晶層50を駆動した際の液晶分子LCのフローに加えて、電極135とダミー画素電極151との間に発生した横電界によって、イオン性不純物は、凹部27の内部に到達する。また、凹部27の内部に到達したイオン性不純物は、凹部27で滞留する。また、配向膜28のうち、表示領域E1の外側で凹部27の内壁に沿うように設けられた第1配向膜280は、配向膜18のうち、表示領域E1の外側に設けられた第2配向膜180よりも水接触角が小さく、親水性が高いので、イオン性不純物は、第1配向膜280に吸着される。従って、液晶層50の駆動を停止したために液晶分子LCのフローが停止したときや、電極135による横電界の発生を停止させたときでも、濃度勾配に起因する表示領域E1の外側から表示領域E1へのイオン性不純物の拡散が発生しにくいので、イオン性不純物に起因する表示ムラや通電による焼き付き現象が発生しにくい等、第1実施形態と同様な効果を奏する。 According to such an aspect, in addition to the flow of the liquid crystal molecule LC when the liquid crystal layer 50 is driven, the ionic impurities are removed from the recess 27 by the transverse electric field generated between the electrode 135 and the dummy pixel electrode 151. Reach the inside. Further, the ionic impurities that have reached the inside of the recess 27 stay in the recess 27. Further, in the alignment film 28, the first alignment film 280 provided on the outside of the display region E1 along the inner wall of the recess 27 is the second alignment film 280 provided on the outside of the display region E1 in the alignment film 18. Since the water contact angle is smaller and the hydrophilicity is higher than that of the film 180, the ionic impurities are adsorbed on the first alignment film 280. Therefore, even when the flow of the liquid crystal molecule LC is stopped because the driving of the liquid crystal layer 50 is stopped, or when the generation of the transverse electric field by the electrode 135 is stopped, the display area E1 is displayed from the outside of the display area E1 due to the concentration gradient. Since diffusion of ionic impurities to the surface is unlikely to occur, display unevenness due to ionic impurities and seizure phenomenon due to energization are unlikely to occur, and the same effects as those of the first embodiment are obtained.

さらに、電極135を覆う第2配向膜180は、親水性が低いため、イオン吸着性が小さい。このため、電極135に引き寄せられたイオン性不純物が第2配向膜180に吸着してイオン層を形成するという事態が発生しにくい。従って、電極135に印加した電位がイオン層によって遮蔽されるという事態が発生しにくいので、電極135は、画素領域Eの液晶層50に含まれるイオン性不純物を引き寄せやすい。 Further, the second alignment film 180 covering the electrode 135 has low hydrophilicity and therefore has low ion adsorption property. Therefore, it is unlikely that the ionic impurities attracted to the electrode 135 are adsorbed on the second alignment film 180 to form an ionic layer. Therefore, since it is unlikely that the potential applied to the electrode 135 is shielded by the ion layer, the electrode 135 tends to attract ionic impurities contained in the liquid crystal layer 50 of the pixel region E.

さらにまた、画素領域Eに設けられた配向膜18、28は、表面の表面処理膜181、281によって疎水性が付与されており、イオン性不純物の吸着が抑制されている。このため、液晶分子LCのフローや、電極135が形成する横電解によって、イオン性不純物を画素領域Eの外側に移動させやすい。 Furthermore, the alignment films 18 and 28 provided in the pixel region E are imparted with hydrophobicity by the surface treatment films 181, 281 on the surface, and the adsorption of ionic impurities is suppressed. Therefore, the flow of the liquid crystal molecule LC and the transverse electrolysis formed by the electrode 135 make it easy to move the ionic impurities to the outside of the pixel region E.

なお、本実施形態は、第1実施形態にトラップ電極130を設けた態様であったが、第2実施形態にトラップ電極130を設けてもよい。 In this embodiment, the trap electrode 130 is provided in the first embodiment, but the trap electrode 130 may be provided in the second embodiment.

[第4実施形態]
図11は、本発明の第4実施形態に係る液晶装置100の平面構成を示す説明図である。図11には、第1基板20と第2基板10とが重なっている領域を示してある。図12は、図11に示す液晶装置100のA3−A3′断面を模式的に示す説明図である。図13は、図11に示すトラップ電極130に印加される信号の一例を示す説明図である。なお、本実施形態の基本的な構成は第1実施形態および第3実施形態と同様であるため、共通する部分には同一の符号を付してそれらの詳細な説明を省略する。
[Fourth Embodiment]
FIG. 11 is an explanatory view showing a planar configuration of the liquid crystal display 100 according to the fourth embodiment of the present invention. FIG. 11 shows a region where the first substrate 20 and the second substrate 10 overlap. FIG. 12 is an explanatory view schematically showing a cross section of A3-A3'of the liquid crystal device 100 shown in FIG. FIG. 13 is an explanatory diagram showing an example of a signal applied to the trap electrode 130 shown in FIG. Since the basic configuration of the present embodiment is the same as that of the first embodiment and the third embodiment, the common parts are designated by the same reference numerals and detailed description thereof will be omitted.

図11および図12に示すように、本実施形態でも、第1実施形態と同様、第1基板20の基板本体20wの一方面20sにおいて、画素領域Eとシール材40とに挟まれた外周領域E3には、液晶層50とは反対側に凹んだ凹部27が設けられている。凹部27は、平面視において、少なくとも画素領域Eの隅部Ea、Ebの外側に形成されている。本実施形態において、凹部27は、表示領域E1の周りを囲むように矩形の枠状に形成されている。また、配向膜28のうち、表示領域E1の外側で凹部27の内壁に沿うように設けられた第1配向膜280は、配向膜18のうち、表示領域E1の外側に設けられた第2配向膜180よりも水接触角が小さく、親水性が高い。 As shown in FIGS. 11 and 12, also in the present embodiment, as in the first embodiment, the outer peripheral region sandwiched between the pixel region E and the sealing material 40 on one surface 20s of the substrate body 20w of the first substrate 20. The E3 is provided with a recess 27 recessed on the side opposite to the liquid crystal layer 50. The recess 27 is formed at least outside the corners Ea and Eb of the pixel region E in a plan view. In the present embodiment, the recess 27 is formed in a rectangular frame shape so as to surround the display area E1. Further, the first alignment film 280 provided along the inner wall of the recess 27 on the outside of the display region E1 of the alignment film 28 is the second orientation provided on the outside of the display region E1 of the alignment film 18. The water contact angle is smaller than that of the membrane 180, and the hydrophilicity is high.

本実施形態においては、第3実施形態と同様、第2基板10の画素領域Eの外側には、画素領域Eのイオン性不純物を画素領域Eの外側に引き寄せるトラップ電極130が設けられている。本実施形態では、液晶装置100の第2基板10には、トラップ電極130として、平面視で画素領域Eとシール材40とに挟まれた領域に第1信号Vaが供給される第1電極131と、平面視で第1電極131とシール材40とに挟まれた領域で第1信号Vaと異なる位相の第2信号Vbが供給される第2電極132とが設けられている。また、第2基板10には、平面視で第2電極132とシール材40とに挟まれた領域で第1信号Vaおよび第2信号Vbと異なる位相の第3信号Vcが供給される第3電極133が設けられている。第1電極131、第2電極132、および第3電極133は、凹部27と平面視で重なる領域に設けられている。 In the present embodiment, as in the third embodiment, a trap electrode 130 that attracts ionic impurities in the pixel region E to the outside of the pixel region E is provided outside the pixel region E of the second substrate 10. In the present embodiment, the first signal Va is supplied to the second substrate 10 of the liquid crystal device 100 as the trap electrode 130 in the region sandwiched between the pixel region E and the sealing material 40 in a plan view. And a second electrode 132 to which a second signal Vb having a phase different from that of the first signal Va is supplied in a region sandwiched between the first electrode 131 and the sealing material 40 in a plan view is provided. Further, the second substrate 10 is supplied with a third signal Vc having a phase different from that of the first signal Va and the second signal Vb in a region sandwiched between the second electrode 132 and the sealing material 40 in a plan view. The electrode 133 is provided. The first electrode 131, the second electrode 132, and the third electrode 133 are provided in a region that overlaps the recess 27 in a plan view.

ここで、第1電極131、第2電極132、および第3電極133は、画素領域Eの対角方向における2つの隅部Ea、Ebと、シール材40の前記対角方向における2つの角部40a、40bとの間の各々に設けられている。本実施形態において、第1電極131、第2電極132、および第3電極133は、画素領域Eの周りを囲む枠状に形成されている。 Here, the first electrode 131, the second electrode 132, and the third electrode 133 have two corner portions Ea and Eb in the diagonal direction of the pixel region E and two corner portions in the diagonal direction of the sealing material 40. It is provided in each of 40a and 40b. In the present embodiment, the first electrode 131, the second electrode 132, and the third electrode 133 are formed in a frame shape surrounding the pixel region E.

本実施形態においては、例えば、図13に示すように、第1電極131に供給される第1信号Vaが正極性(+)から負極性(−)に遷移する前に、第2電極132に供給される第2信号Vbが負極性(−)から正極性(+)に遷移する。また、第2信号Vbが正極性(+)から負極性(−)に遷移する前に、第3電極133に印加される第3信号Vcが負極性(−)から正極性(+)に遷移する。また、第1電極131に印加される第1信号Vaが負極性(−)から正極性(+)に遷移する前に、第2電極132に印加される第2信号Vbが正極性(+)から負極性(−)に遷移する。また、第2信号Vbが負極性(−)から正極性(+)に遷移する前に、第3電極133に印加される第3信号Vcが正極性(+)から負極性(−)に遷移する。 In the present embodiment, for example, as shown in FIG. 13, the first signal Va supplied to the first electrode 131 is transferred to the second electrode 132 before the transition from the positive electrode property (+) to the negative electrode property (−). The supplied second signal Vb transitions from the negative electrode property (−) to the positive electrode property (+). Further, before the second signal Vb transitions from the positive electrode property (+) to the negative electrode property (-), the third signal Vc applied to the third electrode 133 transitions from the negative electrode property (-) to the positive electrode property (+). do. Further, before the first signal Va applied to the first electrode 131 transitions from the negative electrode property (−) to the positive electrode property (+), the second signal Vb applied to the second electrode 132 has the positive electrode property (+). Transition from to negative electrode (-). Further, before the second signal Vb transitions from the negative electrode property (−) to the positive electrode property (+), the third signal Vc applied to the third electrode 133 transitions from the positive electrode property (+) to the negative electrode property (−). do.

ここで、第2電極132に与えられた第2信号Vbは、第1電極131に与えられ第1信号Vaに対して、時間軸tにおいてΔt時間だけ遅れている。同様に、第3電極133に与えられた第3信号Vcは、第2電極132に与えられた第2信号Vbに対して、時間軸tにおいてΔt時間だけ遅れている。例えば、Δt時間を1/3周期とすれば、第1電極131、第2電極132、第3電極133の各々に与えられた交流信号は、互いに1/3周期だけ位相がずれることとなる。言い換えれば、第1電極131、第2電極132、第3電極133の各々の電位が互いに位相がずれた状態となる最大の位相のずれ量Δtは、交流信号の1周期を電極の数nで除した値となる。 Here, the second signal Vb given to the second electrode 132 is delayed by Δt time on the time axis t with respect to the first signal Va given to the first electrode 131. Similarly, the third signal Vc given to the third electrode 133 is delayed by Δt time on the time axis t with respect to the second signal Vb given to the second electrode 132. For example, assuming that the Δt time is 1/3 cycle, the AC signals given to each of the first electrode 131, the second electrode 132, and the third electrode 133 are out of phase with each other by 1/3 cycle. In other words, the maximum phase shift amount Δt at which the potentials of the first electrode 131, the second electrode 132, and the third electrode 133 are out of phase with each other is the number n of electrodes in one cycle of the AC signal. The value is divided.

なお、図13に示した矩形波の交流信号は、基準電位を0Vとして、高電位(5V)と低電位(−5V)とに遷移するものであるが、基準電位、高電位、低電位の設定は、これに限定されるものではない。 The rectangular wave AC signal shown in FIG. 13 transitions between a high potential (5V) and a low potential (-5V) with the reference potential set to 0V, and has a reference potential, a high potential, and a low potential. The settings are not limited to this.

かかる構成によれば、図13に示す時間t0から時間t1において、第1電極131に供給される第1信号Vaが5Vの正極性(+)のとき、第1電極131に隣り合う第2電極132に供給の第2信号Vbは、−5Vの負極性となる。従って、第1電極131と第2電極132との間には、第1電極131から第2電極132に向う電界が生ずる。また、時間t1から時間t2において、第2電極132に供給される第2信号Vbが5Vの正極性(+)のとき、第2電極132に隣り合う第3電極133に供給される第3電位が−5Vの負極性(−)となる。従って、第2電極132と第3電極133との間には、第2電極132から第3電極133に向う電界が生ずる。 According to this configuration, when the first signal Va supplied to the first electrode 131 has a positive electrode property (+) of 5V from time t0 to time t1 shown in FIG. 13, the second electrode adjacent to the first electrode 131 The second signal Vb supplied to 132 has a negative electrode property of −5 V. Therefore, an electric field from the first electrode 131 to the second electrode 132 is generated between the first electrode 131 and the second electrode 132. Further, when the second signal Vb supplied to the second electrode 132 has a positive electrode property (+) of 5 V from time t1 to time t2, the third potential supplied to the third electrode 133 adjacent to the second electrode 132. Is a negative electrode property (-) of -5V. Therefore, an electric field from the second electrode 132 to the third electrode 133 is generated between the second electrode 132 and the third electrode 133.

また、時間t2から時間t3において、第3電極133に供給される第3信号Vcが5Vの正極性(+)のとき、第3電極133に隣り合う第2電極132に供給される第2信号Vbが5Vの正極性(+)から−5の負極性(−)に遷移する。従って、時間t0から時間t3の交流信号における1周期に相当する時間内において、第1電極131、第2電極132、および第3電極133の電極間における電界の分布が、第1電極131から第3電極133へ時間的にスクロールされる。 Further, when the third signal Vc supplied to the third electrode 133 has a positive electrode property (+) of 5 V from time t2 to time t3, the second signal supplied to the second electrode 132 adjacent to the third electrode 133 Vb transitions from a positive electrode property (+) of 5 V to a negative electrode property (−) of −5. Therefore, within the time corresponding to one cycle of the AC signal from time t0 to time t3, the distribution of the electric field between the electrodes of the first electrode 131, the second electrode 132, and the third electrode 133 is changed from the first electrode 131 to the first electrode 131. It is time-scrolled to the three electrodes 133.

ここで、イオン性不純物は、正極性(+)を有するものと、負極性(−)を有するものとが存在する可能性があるが、第1電極131の第1電位の極性に対応して正極性(+)または負極性(−)のイオン性不純物が第1電極131に引き寄せられることになる。第1電極131に引き寄せられたイオン性不純物をそのまま滞留させておくと、次第にイオン性不純物が蓄積されて、電子見切り部120や表示領域E1の表示に影響を及ぼすおそれがあるので、第1電極131に引き寄せられたイオン性不純物を逐次、第2電極132や第3電極133に移動させる。すなわち、第1電極131に引き寄せられた正極性(+)または負極性(−)のイオン性不純物を、第2電極132を経由して第3電極133へ移動させることができる。それ故、イオン性不純物は、上記の電界方向の第1電極131から第3電極133への移動に伴ってダミー画素領域E2から、見切り部21が設けられた外周領域E3に掃き寄せられる。かかる動作は画像を表示している期間、あるいは画像の表示を休止している期間のいずれに実施してもよい。 Here, the ionic impurities may have a positive electrode property (+) and a negative electrode property (−), but correspond to the polarity of the first potential of the first electrode 131. Positive (+) or negative (−) ionic impurities will be attracted to the first electrode 131. If the ionic impurities attracted to the first electrode 131 are retained as they are, the ionic impurities are gradually accumulated and may affect the display of the electron parting portion 120 and the display area E1, so that the first electrode The ionic impurities attracted to 131 are sequentially moved to the second electrode 132 and the third electrode 133. That is, the positive electrode (+) or negative electrode (−) ionic impurities attracted to the first electrode 131 can be moved to the third electrode 133 via the second electrode 132. Therefore, the ionic impurities are swept from the dummy pixel region E2 to the outer peripheral region E3 provided with the parting portion 21 as the ionic impurities move from the first electrode 131 to the third electrode 133 in the electric field direction. Such an operation may be performed during either the period during which the image is displayed or the period during which the display of the image is paused.

なお、電界のスクロールに伴って確実にイオン性不純物を第3電極133に掃き寄せるためには、イオン性不純物の移動速度を考慮して交流信号の周波数を決める。なお、トラップ電極130に印加する交流信号は、図13に示した矩形波の交流信号に限定されない。例えば、図13の矩形波の交流信号は、電位が正極性(+)である時間と負極性(−)である時間が同じであるが、例えば、電位が正極性(+)である時間よりも電位が負極性(−)である時間の方が長い設定の交流信号としてもよい。また、矩形波の交流信号は、5Vと−5Vの2値の電位間で振幅させてもよいが、異なる3値以上の電位を遷移するように波形を設定してもよい。さらに、トラップ電極の各々に印加される交流信号は、1周期の時間内において互いに位相が異なる正弦波であってもよい。 In order to ensure that the ionic impurities are swept to the third electrode 133 as the electric field scrolls, the frequency of the AC signal is determined in consideration of the moving speed of the ionic impurities. The AC signal applied to the trap electrode 130 is not limited to the rectangular wave AC signal shown in FIG. For example, in the rectangular wave AC signal of FIG. 13, the time when the potential is positive (+) and the time when the potential is negative (−) are the same, but for example, from the time when the potential is positive (+). The AC signal may be set so that the time when the potential is negative (−) is longer. Further, the AC signal of the rectangular wave may be oscillated between the potentials of two values of 5V and -5V, but the waveform may be set so as to transition between different potentials of three or more values. Further, the AC signal applied to each of the trap electrodes may be a sine wave whose phase is different from each other within the time of one cycle.

このような態様によれば、液晶層50を駆動した際の液晶分子LCのフローに加えて、第1電極131、第2電極132、および第3電極133の間に発生する電界によって、イオン性不純物は、凹部27の内部に到達する。また、凹部27の内部に到達したイオン性不純物は、凹部27で滞留する。また、配向膜28のうち、表示領域E1の外側で凹部27の内壁に沿うように設けられた第1配向膜280は、配向膜18のうち、表示領域E1の外側に設けられた第2配向膜180よりも水接触角が小さく、親水性が高いので、イオン性不純物は、第1配向膜280に吸着される。従って、液晶層50の駆動を停止したために液晶分子LCのフローが停止したときや、第1電極131、第2電極132、および第3電極133の間での横電界の発生を停止させたときでも、濃度勾配に起因する表示領域E1の外側から表示領域E1へのイオン性不純物の拡散が発生しにくいので、イオン性不純物に起因する表示ムラや通電による焼き付き現象が発生しにくい等、第1実施形態と同様な効果を奏する。 According to such an embodiment, in addition to the flow of the liquid crystal molecule LC when the liquid crystal layer 50 is driven, the electric field generated between the first electrode 131, the second electrode 132, and the third electrode 133 causes ionicity. Impurities reach the inside of the recess 27. Further, the ionic impurities that have reached the inside of the recess 27 stay in the recess 27. Further, in the alignment film 28, the first alignment film 280 provided on the outside of the display region E1 along the inner wall of the recess 27 is the second alignment film 280 provided on the outside of the display region E1 in the alignment film 18. Since the water contact angle is smaller and the hydrophilicity is higher than that of the film 180, the ionic impurities are adsorbed on the first alignment film 280. Therefore, when the flow of the liquid crystal molecule LC is stopped because the driving of the liquid crystal layer 50 is stopped, or when the generation of the transverse electric field between the first electrode 131, the second electrode 132, and the third electrode 133 is stopped. However, since the diffusion of ionic impurities from the outside of the display region E1 due to the concentration gradient to the display region E1 is unlikely to occur, display unevenness due to ionic impurities and the seizure phenomenon due to energization are unlikely to occur. It has the same effect as that of the embodiment.

さらに、第1電極131、第2電極132、および第3電極133を覆う第2配向膜180は、親水性が低いため、イオン吸着性が小さい。このため、第1電極131、第2電極132、および第3電極133に引き寄せられたイオン性不純物が第2配向膜180に吸着してイオン層を形成するという事態が発生しにくい。従って、第1電極131、第2電極132、および第3電極133に印加した電位がイオン層によって遮蔽されるという事態が発生しにくいので、第1電極131、第2電極132、および第3電極133は、画素領域Eの液晶層50に含まれるイオン性不純物を引き寄せやすい。 Further, the second alignment film 180 covering the first electrode 131, the second electrode 132, and the third electrode 133 has low hydrophilicity and therefore has low ion adsorption property. Therefore, it is unlikely that the ionic impurities attracted to the first electrode 131, the second electrode 132, and the third electrode 133 are adsorbed on the second alignment film 180 to form an ionic layer. Therefore, it is unlikely that the potential applied to the first electrode 131, the second electrode 132, and the third electrode 133 is shielded by the ion layer, so that the first electrode 131, the second electrode 132, and the third electrode are unlikely to occur. 133 tends to attract ionic impurities contained in the liquid crystal layer 50 of the pixel region E.

さらにまた、画素領域Eに設けられた配向膜18、28は、表面の表面処理膜181、281によって疎水性が付与されており、イオン性不純物の吸着が抑制されている。このため、液晶分子LCのフローや、第1電極131、第2電極132、および第3電極133が形成する電解によって、イオン性不純物を画素領域Eの外側に移動させやすい。 Furthermore, the alignment films 18 and 28 provided in the pixel region E are imparted with hydrophobicity by the surface treatment films 181, 281 on the surface, and the adsorption of ionic impurities is suppressed. Therefore, the flow of the liquid crystal molecule LC and the electrolysis formed by the first electrode 131, the second electrode 132, and the third electrode 133 make it easy to move the ionic impurities to the outside of the pixel region E.

また、本実施形態において、イオントラップ電極130と重なる領域には共通電極25が設けられていない。このため、イオントラップ電極130によって形成される水平電場が、共通電極25の電位によって弱まることを抑制することができる。それ故、イオン性不純物を効率よく掃引することができる。かかる構成の場合、共通電極25は、凹部27の内側を除いて第1基板20の全面に形成される。この場合でも、図12に示すように、第1基板20において凹部27より外側には、凹部27の内側の共通電極25と繋がった透明導電層25aが設けられている。従って、共通電極25をシール材40の外側に設けられた上下導通部106を介して第2基板10に設けられた配線と電気的に接続することができる。なお、本実施形態は、第1実施形態にトラップ電極130を設けた態様であったが、第2実施形態にトラップ電極130を設けてもよい。また、本実施形態では、トラップ電極130が3つの電極を有していたが、トラップ電極130が2つの電極、あるいは4つ以上の電極を有していてもよい。また、トラップ電極130において、2つの電極の間に交流信号を印加する態様であってもよい。 Further, in the present embodiment, the common electrode 25 is not provided in the region overlapping the ion trap electrode 130. Therefore, it is possible to prevent the horizontal electric field formed by the ion trap electrode 130 from being weakened by the potential of the common electrode 25. Therefore, ionic impurities can be efficiently swept away. In the case of such a configuration, the common electrode 25 is formed on the entire surface of the first substrate 20 except for the inside of the recess 27. Even in this case, as shown in FIG. 12, a transparent conductive layer 25a connected to the common electrode 25 inside the recess 27 is provided outside the recess 27 in the first substrate 20. Therefore, the common electrode 25 can be electrically connected to the wiring provided on the second substrate 10 via the vertical conductive portion 106 provided on the outside of the sealing material 40. In this embodiment, the trap electrode 130 is provided in the first embodiment, but the trap electrode 130 may be provided in the second embodiment. Further, in the present embodiment, the trap electrode 130 has three electrodes, but the trap electrode 130 may have two electrodes or four or more electrodes. Further, in the trap electrode 130, an AC signal may be applied between the two electrodes.

[他の実施形態]
上記実施形態では、画素電極15が第2基板10に形成され、共通電極25が第1基板20に形成されていたが、共通電極25が第2基板10に形成され、画素電極15が第1基板20に形成されている場合に本発明を適用してもよい。すなわち、画素電極15が形成されている方の基板に凹部27を形成してもよい。また、画素電極15および共通電極25の双方が第2基板10あるいは第1基板20に形成されている場合に本発明を適用してもよい。
[Other Embodiments]
In the above embodiment, the pixel electrode 15 is formed on the second substrate 10 and the common electrode 25 is formed on the first substrate 20, but the common electrode 25 is formed on the second substrate 10 and the pixel electrode 15 is the first. The present invention may be applied when it is formed on the substrate 20. That is, the recess 27 may be formed on the substrate on which the pixel electrode 15 is formed. Further, the present invention may be applied when both the pixel electrode 15 and the common electrode 25 are formed on the second substrate 10 or the first substrate 20.

上記実施形態では、透過型の液晶装置100に本発明を適用したが、反射型の液晶装置100に本発明を適用してもよい。 In the above embodiment, the present invention is applied to the transmissive liquid crystal display 100, but the present invention may be applied to the reflective liquid crystal display 100.

[電子機器への搭載例]
上述した実施形態に係る液晶装置100を用いた電子機器について説明する。図14は、本発明を適用した液晶装置100を用いた投射型表示装置の概略構成図である。図14には、偏光板等の光学素子の図示を省略してある。図14に示す投射型表示装置2100は、液晶装置100を用いた電子機器の一例である。
[Example of mounting on electronic devices]
An electronic device using the liquid crystal display 100 according to the above-described embodiment will be described. FIG. 14 is a schematic configuration diagram of a projection type display device using the liquid crystal display device 100 to which the present invention is applied. In FIG. 14, an optical element such as a polarizing plate is not shown. The projection type display device 2100 shown in FIG. 14 is an example of an electronic device using the liquid crystal device 100.

図14に示す投射型表示装置2100において、上記実施形態に係る液晶装置100がライトバルブとして用いられ、装置を大きくすることなく高精細で明るい表示が可能である。図14に示すように、投射型表示装置2100の内部には、ハロゲンランプ等の白色光源を有するランプユニット2102からなる光源部が設けられている。ランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR(赤)色、G(緑)色、B(青)色の3原色に分離される。分離された投射光は、各原色に対応するライトバルブ100R、100G、100Bにそれぞれ導かれ、変調される。なお、B色の光は、他のR色やG色と比較すると光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124を有するリレーレンズ系2121を介して導かれる。 In the projection type display device 2100 shown in FIG. 14, the liquid crystal device 100 according to the above embodiment is used as a light bulb, and high-definition and bright display is possible without enlarging the device. As shown in FIG. 14, a light source unit composed of a lamp unit 2102 having a white light source such as a halogen lamp is provided inside the projection type display device 2100. The projected light emitted from the lamp unit 2102 is converted into three primary colors of R (red), G (green), and B (blue) by the three mirrors 2106 and the two dichroic mirrors 2108 arranged inside. Be separated. The separated projected light is guided and modulated by the light bulbs 100R, 100G, and 100B corresponding to each primary color, respectively. Since the light of color B has a longer optical path than other colors R and G, it is guided through a relay lens system 2121 having an incident lens 2122, a relay lens 2123, and an exit lens 2124 in order to prevent the loss. Be taken.

ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、ダイクロイックプリズム2112において、R色およびB色の光は90度に反射し、G色の光は透過する。したがって、各原色の画像が合成された後、スクリーン2120には、投射レンズ群2114からなる投射光学系によってカラー画像が投射される。 The light modulated by the light bulbs 100R, 100G, and 100B is incident on the dichroic prism 2112 from three directions. Then, in the dichroic prism 2112, the R color and B color light are reflected at 90 degrees, and the G color light is transmitted. Therefore, after the images of the primary colors are combined, the color image is projected onto the screen 2120 by the projection optical system including the projection lens group 2114.

[他の投射型表示装置]
なお、投射型表示装置については、光源部として、各色の光を出射するLED光源等を用い、かかるLED光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。
[Other projection type display devices]
The projection type display device may be configured to use an LED light source or the like that emits light of each color as a light source unit and supply the colored light emitted from the LED light source to another liquid crystal device. ..

[他の電子機器]
本発明を適用した液晶装置100を備えた電子機器は、上記実施形態の投射型表示装置2100に限定されない。例えば、投射型のヘッドアップディスプレイや直視型のヘッドマウントディスプレイ、パーソナルコンピューター、スマートフォン、デジタルスチルカメラ、液晶テレビ等の電子機器に用いてもよい。
[Other electronic devices]
The electronic device provided with the liquid crystal display device 100 to which the present invention is applied is not limited to the projection type display device 2100 of the above embodiment. For example, it may be used for electronic devices such as a projection type head-up display, a direct-view type head-mounted display, a personal computer, a smartphone, a digital still camera, and an LCD TV.

10…第2基板、18…配向膜、18c、28c…カラム、20…第1基板、21…見切り部、25…共通電極、27…凹部、28…配向膜、30…TFT、40…シール材、50…液晶層、100…液晶装置、100B、100G、100R…ライトバルブ、110…液晶パネル、120…電子見切り部、130…トラップ電極、131…第1電極、132…第2電極、133…第3電極、135…電極、150…有効画素電極、151…ダミー画素電極、181、281、287…表面処理膜、187…第2表面処理膜、286…第2表面処理膜、2100…投射型表示装置、2102…ランプユニット(光源部)、2114…投射レンズ群(投射光学系)、DP…ダミー画素、E…画素領域、E1…表示領域、E2…ダミー画素領域、E3…外周領域、P…画素、P0…表示画素、PD…ダミー画素、LC…液晶分子、Ea、Eb…隅部、Va…第1信号、Vb…第2信号、Vc…第3信号。 10 ... 2nd substrate, 18 ... Alignment film, 18c, 28c ... Column, 20 ... 1st substrate, 21 ... Parting part, 25 ... Common electrode, 27 ... Recession, 28 ... Alignment film, 30 ... TFT, 40 ... Sealing material , 50 ... Liquid crystal layer, 100 ... Liquid crystal device, 100B, 100G, 100R ... Light valve, 110 ... Liquid crystal panel, 120 ... Electronic parting part, 130 ... Trap electrode, 131 ... First electrode, 132 ... Second electrode, 133 ... Third electrode, 135 ... Electrode, 150 ... Effective pixel electrode, 151 ... Dummy pixel electrode, 181, 281, 287 ... Surface treatment film, 187 ... Second surface treatment film, 286 ... Second surface treatment film, 2100 ... Projection type Display device, 2102 ... Lamp unit (light source unit), 2114 ... Projection lens group (projection optical system), DP ... Dummy pixel, E ... Pixel area, E1 ... Display area, E2 ... Dummy pixel area, E3 ... Outer peripheral area, P ... Pixel, P0 ... Display pixel, PD ... Dummy pixel, LC ... Liquid crystal molecule, Ea, Eb ... Corner, Va ... 1st signal, Vb ... 2nd signal, Vc ... 3rd signal.

Claims (7)

表示領域の外側に凹部が設けられた基板本体と、前記凹部の内壁に沿うように設けられた第1配向膜とを有する第1基板と、
前記表示領域の外側に第2配向膜を有する第2基板と、
を備え、
前記第1配向膜は、前記第2配向膜よりも水接触角が小さいことを特徴とする液晶装置。
A substrate body having a recess provided on the outside of the display area, and a first substrate having a first alignment film provided along the inner wall of the recess.
A second substrate having a second alignment film on the outside of the display region,
With
The first alignment film is a liquid crystal display having a smaller water contact angle than the second alignment film.
請求項1に記載の液晶装置において、
前記第2配向膜は、有機シランにより形成された表面処理膜を含み、
前記第1配向膜は、前記表面処理膜を含まないことを特徴とする液晶装置。
In the liquid crystal display according to claim 1,
The second alignment film contains a surface-treated film formed of organic silane.
The liquid crystal display, wherein the first alignment film does not include the surface-treated film.
表示領域の外側に凹部が設けられた基板本体と、前記凹部の内壁に沿うように設けられた第1配向膜とを有する第1基板と、
前記表示領域の外側に第2配向膜を有する第2基板と、
を備え、
前記第1配向膜は、ヒンダードアミン系光安定剤により形成された表面処理膜を含み、
前記第2配向膜は、トリメトキシデシルシランにより形成された表面処理膜を含むことを特徴とする液晶装置。
A substrate body having a recess provided on the outside of the display area, and a first substrate having a first alignment film provided along the inner wall of the recess.
A second substrate having a second alignment film on the outside of the display region,
With
The first alignment film contains a surface-treated film formed by a hindered amine-based light stabilizer.
The second alignment film is a liquid crystal display including a surface-treated film formed of trimethoxydecylsilane.
請求項1から3までの何れか一項に記載の液晶装置において、
前記第2基板において、前記凹部と重なる領域に定電位が印加される電極を有することを特徴とする液晶装置。
In the liquid crystal display according to any one of claims 1 to 3,
A liquid crystal display characterized in that the second substrate has an electrode to which a constant potential is applied in a region overlapping the recess.
請求項1から3までの何れか一項に記載の液晶装置において、
前記第2基板において、前記凹部と重なる領域に、第1信号が供給される第1電極と、第1信号の位相に対してずれた位相の第2信号が供給される第2電極と、を有することを特徴とする液晶装置。
In the liquid crystal display according to any one of claims 1 to 3,
In the second substrate, a first electrode to which a first signal is supplied and a second electrode to which a second signal having a phase shifted from the phase of the first signal is supplied to a region overlapping the recess. A liquid crystal display characterized by having.
請求項1から5までの何れか一項に記載の液晶装置において、
前記第1配向膜および前記第2配向膜は各々、無機材料を含む無機配向膜であることを特徴とする液晶装置。
In the liquid crystal display according to any one of claims 1 to 5,
A liquid crystal display, wherein each of the first alignment film and the second alignment film is an inorganic alignment film containing an inorganic material.
請求項1から6までの何れか一項に記載の液晶装置を備えたことを特徴とする電子機器。 An electronic device comprising the liquid crystal display according to any one of claims 1 to 6.
JP2020070869A 2020-04-10 2020-04-10 Liquid crystal device and electronic apparatus Pending JP2021167885A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020070869A JP2021167885A (en) 2020-04-10 2020-04-10 Liquid crystal device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020070869A JP2021167885A (en) 2020-04-10 2020-04-10 Liquid crystal device and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2021167885A true JP2021167885A (en) 2021-10-21

Family

ID=78079691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020070869A Pending JP2021167885A (en) 2020-04-10 2020-04-10 Liquid crystal device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2021167885A (en)

Similar Documents

Publication Publication Date Title
US8885134B2 (en) Liquid crystal device and electronic apparatus
JP2014206622A (en) Liquid crystal device driving method, liquid crystal device, electronic apparatus
WO2015068364A1 (en) Method for driving electro-optical apparatus, electro-optical apparatus, and electronic device
JP6044358B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2016133634A (en) Liquid crystal device, method of driving liquid crystal device, and electronic apparatus
JP2017078792A (en) Liquid crystal device and electronic apparatus
JP5919636B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
US20200026131A1 (en) Liquid crystal device and electronic apparatus
JP2018151544A (en) Liquid crystal device and electronic apparatus
US11636817B2 (en) Liquid crystal device and electronic apparatus
JP2020201397A (en) Electro-optical device and electronic apparatus
JP7367347B2 (en) Electro-optical devices and electronic equipment
JP6299900B2 (en) Liquid crystal device driving method, liquid crystal device, and electronic apparatus
JP2021167885A (en) Liquid crystal device and electronic apparatus
JP2020201398A (en) Electro-optical device and electronic apparatus
JP2018180428A (en) Liquid crystal device, and electronic apparatus
US11682361B2 (en) Liquid crystal device and electronic apparatus having electrode between pixel area and seal material
JP6897118B2 (en) Liquid crystal device, electronic device
JP2017083678A (en) Electro-optical device and electronic apparatus
CN115236903B (en) Electro-optical device and electronic apparatus
JP6777122B2 (en) Liquid crystal devices and electronic devices
JP2022140978A (en) Electro-optical device and electronic apparatus
JP2022170961A (en) Liquid crystal device and electronic equipment
JP6103091B2 (en) Liquid crystal device and electronic device
JP2022129556A (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210913

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20211104