JP2021167258A - Method for producing group-iii nitride semiconductor single crystal and tool - Google Patents
Method for producing group-iii nitride semiconductor single crystal and tool Download PDFInfo
- Publication number
- JP2021167258A JP2021167258A JP2020070511A JP2020070511A JP2021167258A JP 2021167258 A JP2021167258 A JP 2021167258A JP 2020070511 A JP2020070511 A JP 2020070511A JP 2020070511 A JP2020070511 A JP 2020070511A JP 2021167258 A JP2021167258 A JP 2021167258A
- Authority
- JP
- Japan
- Prior art keywords
- melt
- substrate
- single crystal
- leg
- semiconductor single
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 103
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 131
- 239000000155 melt Substances 0.000 claims abstract description 82
- 238000002425 crystallisation Methods 0.000 claims abstract description 15
- 230000008025 crystallization Effects 0.000 claims abstract description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 33
- 229910052757 nitrogen Inorganic materials 0.000 claims description 16
- 238000007598 dipping method Methods 0.000 claims description 9
- 229910052733 gallium Inorganic materials 0.000 claims description 9
- 238000002360 preparation method Methods 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 abstract description 79
- 239000010980 sapphire Substances 0.000 abstract description 79
- 238000000034 method Methods 0.000 abstract description 19
- 238000007654 immersion Methods 0.000 abstract 2
- 239000007789 gas Substances 0.000 description 10
- 238000007716 flux method Methods 0.000 description 8
- 229910002601 GaN Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000007788 liquid Substances 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004943 liquid phase epitaxy Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
Description
本明細書の技術分野は、フラックス法を用いるIII 族窒化物半導体単結晶の製造方法および治具に関する。 The technical field of the present specification relates to a method for producing a group III nitride semiconductor single crystal using a flux method and a jig.
半導体結晶を成長させる方法として、有機金属気相成長法(MOCVD)やハイドライド気相エピタキシー法(HVPE)などの気相成長法や、分子線エピタキシー法(MBE)、そして、液相エピタキシー法などがある。液相エピタキシー法には、Naフラックスを使用するフラックス法がある。 As a method for growing a semiconductor crystal, a gas phase growth method such as an organic metal vapor phase growth method (MOCVD) or a hydride gas phase epitaxy method (HVPE), a molecular beam epitaxy method (MBE), and a liquid phase epitaxy method are used. be. The liquid phase epitaxy method includes a flux method using Na flux.
フラックス法では、サファイア基板等に、窒化ガリウム層(GaN層)を形成して種結晶基板とし、融液中で種結晶基板に半導体単結晶を成長させることが一般的である。その場合、坩堝の内部に種結晶基板および原材料およびフラックスを入れた後、反応室の内部で温度や圧力を調整しつつ半導体単結晶を成長させる。 In the flux method, it is common to form a gallium nitride layer (GaN layer) on a sapphire substrate or the like to form a seed crystal substrate, and to grow a semiconductor single crystal on the seed crystal substrate in a melt. In that case, after putting the seed crystal substrate, raw materials and flux inside the crucible, the semiconductor single crystal is grown while adjusting the temperature and pressure inside the reaction chamber.
特許文献1には、種結晶のポイントシードに融液を接触させることによりIII 族窒化物半導体結晶を成長させる技術が開示されている。これにより、III 族窒化物半導体結晶にかかる応力を緩和し、クラックの発生を防止する旨が記載されている(特許文献1の段落[0011])。
しかし、特許文献1に記載の技術では、転位およびインクルージョンなどの欠陥密度と、膜厚および反りなどの形状とが基板面内で不均一になりやすいという問題点がある。また、結晶全面にわたって平坦で高品質な半導体単結晶を成長させることが困難である。
However, the technique described in
本明細書の技術が解決しようとする課題は、基板全面にわたって結晶品質の均一なIII 族窒化物半導体単結晶を製造することのできるIII 族窒化物半導体単結晶の製造方法および治具を提供することである。 The problem to be solved by the technique of the present specification is to provide a method and a jig for producing a group III nitride semiconductor single crystal capable of producing a group III nitride semiconductor single crystal having uniform crystal quality over the entire surface of the substrate. That is.
第1の態様におけるIII 族窒化物半導体単結晶の製造方法は、III 族窒化物半導体からなる凸部を離散的に配置した基板を準備する基板準備工程と、基板の凸部の上に六角錐面を有する初期核を成長させる初期核成長工程と、坩堝の内部で少なくともNaとGaとを溶融させて融液とするとともに窒素を融液に溶解させて融液の内部で初期核の六角錐面の隙間を埋めて平坦面を有する埋め込み層を形成する埋め込み層形成工程と、融液の内部で平坦面からIII 族窒化物半導体単結晶を成長させる半導体単結晶成長工程と、を有する。埋め込み層形成工程では、基板を融液に浸漬する浸漬工程と、基板を融液から引き上げた状態で初期核の上に残留する融液から結晶成長させる結晶化工程と、を繰り返す。結晶化工程における基板の板面と水平面とがなす角の角度は、浸漬工程における基板の板面と水平面とがなす角の角度よりも大きい。 The method for producing a group III nitride semiconductor single crystal in the first aspect includes a substrate preparation step of preparing a substrate in which convex portions made of group III nitride semiconductors are discretely arranged, and a hexagonal cone on the convex portions of the substrate. The hexagonal cone of the initial nucleus inside the melt is made by melting at least Na and Ga inside the pit to make a melt and dissolving nitrogen in the melt. It includes an embedded layer forming step of filling the gaps between the surfaces to form an embedded layer having a flat surface, and a semiconductor single crystal growth step of growing a group III nitride semiconductor single crystal from the flat surface inside the melt. In the embedded layer forming step, a dipping step of immersing the substrate in the melt and a crystallization step of growing crystals from the melt remaining on the initial nucleus while the substrate is pulled up from the melt are repeated. The angle formed by the plate surface of the substrate and the horizontal plane in the crystallization step is larger than the angle formed by the plate surface of the substrate and the horizontal plane in the dipping step.
このIII 族窒化物半導体単結晶の製造方法は、六角錐面を有する初期核と埋め込み層とを形成する。凸部のIII 族窒化物半導体から延びる転位は、初期核および埋め込み層を成長させる際に上方への延伸を抑制される。そのため、埋め込み層の上に転位密度の低いIII 族窒化物半導体単結晶を成長させることができる。半導体単結晶成長工程において、融液中での基板の傾斜角度が小さいため、基板面内における成長条件の不均一性を低減できる。これにより、基板全面にわたって結晶品質の均一なIII 族窒化物半導体単結晶を製造することができる。 This method for producing a group III nitride semiconductor single crystal forms an initial nucleus having a hexagonal pyramid surface and an embedded layer. Dislocations extending from the group III nitride semiconductor of the convex part are suppressed from extending upward during the growth of the initial nucleus and the embedded layer. Therefore, a group III nitride semiconductor single crystal having a low dislocation density can be grown on the embedded layer. In the semiconductor single crystal growth step, since the inclination angle of the substrate in the melt is small, the non-uniformity of the growth conditions in the substrate surface can be reduced. As a result, a group III nitride semiconductor single crystal having uniform crystal quality can be produced over the entire surface of the substrate.
本明細書では、基板全面にわたって結晶品質の均一なIII 族窒化物半導体単結晶を製造することのできるIII 族窒化物半導体単結晶の製造方法および治具が提供されている。 This specification provides a method and a jig for producing a group III nitride semiconductor single crystal capable of producing a group III nitride semiconductor single crystal having uniform crystal quality over the entire surface of the substrate.
以下、具体的な実施形態について、III 族窒化物半導体単結晶の製造方法および治具を例に挙げて図を参照しつつ説明する。しかし、本明細書の技術はこれらの実施形態に限定されるものではない。 Hereinafter, specific embodiments will be described with reference to the drawings, taking as an example a method for manufacturing a group III nitride semiconductor single crystal and a jig. However, the techniques herein are not limited to these embodiments.
(第1の実施形態)
1.半導体単結晶
図1は、第1の実施形態の結晶CRの概略構成を示す図である。図1に示すように、結晶CRは、サファイア基板S1と、第1層11と、埋め込み層12と、単結晶CR1と、を有する。サファイア基板S1は、凸部S1aと底部S1bとを有する。凸部S1aは、ポイントシードである。サファイア基板S1と凸部S1aとの間にはバッファ層が形成されている。バッファ層は、例えば、GaNバッファ層である。凸部S1aは、離散的に配置されたGaNである。凸部S1aの形状は、例えば、円柱形状、六角錘形状、六角柱形状である。底部S1bは、平坦なサファイア基板S1の表面である。
(First Embodiment)
1. 1. Semiconductor single crystal FIG. 1 is a diagram showing a schematic configuration of a crystal CR of the first embodiment. As shown in FIG. 1, the crystal CR includes a sapphire substrate S1, a
第1層11は、凸部S1aの上に形成されたIII 族窒化物半導体の初期核が合体した層である。各々の初期核は、凸部S1aの上に主にc面以外の結晶面を成長させた層である。各々の初期核は、六角錘と、六角柱と六角錘とを重ねた形状と、六角錘台と、六角柱と六角錘台とを重ねた形状と、のいずれかを含む形状を有する。上記に列挙した形状は、六角錘面を有する。六角錘面は、六角錘の斜面と六角錘台の斜面とを含むこととする。
The
埋め込み層12は、第1層11の上に形成されたIII 族窒化物半導体層である。埋め込み層12は、第1層11の六角錐面の隙間を埋める層である。埋め込み層12は、多層膜構造を有し、第1層11の凹部を埋めている。埋め込み層12の上面12aは、c面であり、平坦面である。
The embedded
単結晶CR1は、III 族窒化物半導体から成る単結晶である。単結晶CR1は、結晶CRをサファイア基板S1から剥離した後、初期核および埋め込み層12を除去することにより得られる。
The single crystal CR1 is a single crystal composed of a group III nitride semiconductor. The single crystal CR1 is obtained by peeling the crystal CR from the sapphire substrate S1 and then removing the initial nucleus and the embedded
2.結晶成長装置
図2は、第1の実施形態の結晶CRを製造するための結晶成長装置1000である。結晶成長装置1000は、Naフラックス法を用いて成長基板上にIII 族窒化物半導体の単結晶を成長させるためのものである。
2. Crystal Growth Device FIG. 2 is a
図2に示すように、結晶成長装置1000は、圧力容器1100と、圧力容器蓋1110と、中間室1200と、反応室1300と、反応室蓋1310と、下部回転軸1320と、ターンテーブル1330と、上部回転軸1340と、側部ヒーター1410と、下部ヒーター1420と、ガス供給口1510と、ガス排気口1520と、真空引き排気口1530と、測定用通気口1540と、を有する。
As shown in FIG. 2, the
圧力容器1100は、結晶成長装置1000の筐体である。圧力容器蓋1110は、圧力容器1100の鉛直下方の位置に配置されている。圧力容器1100は、中間室1200および反応室1300を収容している。中間室1200は、圧力容器1100の内部の室である。反応室1300は、容器CB1および坩堝CB2を収容し、その内部で半導体単結晶を成長させるための室である。反応室蓋1310は、反応室1300の蓋である。
The
下部回転軸1320は、正回転および負回転をすることができるようになっている。下部回転軸1320は、モーター(図示せず)から回転駆動を受けることができる。ターンテーブル1330は、下部回転軸1320に連れまわって回転することができる。側部ヒーター1410および下部ヒーター1420は、反応室1300を加熱するためのものである。
The
上部回転軸1340は、正回転および負回転をすることができるようになっている。上部回転軸1340は、モーター(図示せず)から回転駆動を受けることができる。上部回転軸1340は、後述する治具100を動かすためのものである。
The
ガス供給口1510は、圧力容器1100の内部に窒素ガスを含むガスを供給するための供給口である。ガス排気口1520は、圧力容器1100の内部からガスを排気するためのものである。真空引き排気口1530は、圧力容器1100を真空引きするためのものである。測定用通気口1540は、圧力容器1100の内部のガスを測定のために抽出するためのものである。測定用通気口1540のガスの流れの下流の位置には、O2 センサーや露点計が配置されている。
The
結晶成長装置1000は、坩堝CB2の内部の温度および圧力を調整するとともに坩堝CB2を回転させることができる。そのため、坩堝CB2の内部では、所望の条件で種結晶から半導体単結晶を成長させることができる。
The
3.治具
3−1.治具の構造
図3は、第1の実施形態の治具100の概略構成を示す図である。治具100は、フラックス法で半導体単結晶を成長させるための坩堝CB2の内部に配置される。治具100は、坩堝CB2の内部でIII 族窒化物半導体単結晶を成長させるためのサファイア基板S1を支持することができる。治具100は、第1脚部110と、第2脚部120と、第3脚部130と、連結部140と、回転軸150と、ナット160と、板部材170と、軸180と、を有する。治具100の各部材の材質は、アルミナである。
3. 3. Jig 3-1. Jig Structure FIG. 3 is a diagram showing a schematic configuration of the
第1脚部110および第2脚部120および第3脚部130は、サファイア基板S1を支持するためのものである。第1脚部110および第2脚部120および第3脚部130は、それぞれ、第1凹部111と第2凹部121と第3凹部131とを有する。第1凹部111と第2凹部121と第3凹部131とは、サファイア基板S1を支持するためのものである。
The
第1脚部110は、第2脚部120および第3脚部130よりも長い。第1脚部110の下端から第1凹部111までの長さと、第2脚部120の下端から第2凹部121までの長さと、第3脚部130の下端から第3凹部131までの長さとは、等しい。そのため、第1脚部110および第2脚部120および第3脚部130が坩堝CB2の底部に接触している状態では、サファイア基板S1の板面はほぼ水平である。連結部140から第1凹部111までの長さは、連結部140から第2凹部121および連結部140から第3凹部131までの長さより長い。そのため、板状の連結部140が水平の場合には、サファイア基板S1は水平面に対して傾斜している(図4参照)。
The
連結部140は、第1脚部110と第2脚部120と第3脚部130とを互いに連結する。このため、第1脚部110と第2脚部120と第3脚部130とは、互いに固定されている。連結部140は、貫通孔を有する。連結部140は、ナット160に固定されない状態でナット160に支持されている。そのため、連結部140は、回転軸150に対して傾いた姿勢をとることができる。
The connecting
回転軸150は、坩堝CB2の内部に挿入されている。回転軸150は、上部回転軸1340と連結可能である。回転軸150は、連結部140の貫通孔を貫通する。回転軸150は、矢印J1のように軸のまわりに回転可能である。回転軸150の先端側の外表面にはねじ山151が形成されている。このため、回転軸150にはナット160を固定することができる。
The
ナット160は、第1貫通孔160aと第2貫通孔160bとを有する。ナット160の第1貫通孔160aには、内表面にねじ山が形成されている。ナット160の第2貫通孔160bにはねじ山が形成されていない。ナット160の第2貫通孔160bには軸180が挿入されている。ナット160の第1貫通孔160aは、回転軸150のねじ山151に嵌めあわされている。回転軸150が回転すると、ナット160は回転軸150の軸方向に往復運動することができる。その際に、ナット160は第2貫通孔160bに挿入されている軸180にガイドされる。
The
板部材170は、坩堝CB2に対して固定されている部材である。板部材170は、貫通孔を有する。回転軸150は、貫通孔に挿入されている。回転軸150が回転しても、板部材170は回転しない。軸180は、回転軸150の回転によって連結部140およびナット160が回転することを防止する。
The
3−2.治具の動作
ここで、坩堝CB2の内部における治具100の動作について説明する。回転軸150の回転によりナット160は上昇または下降する。ナット160の上昇または下降は、回転軸150の回転方向により制御することができる。
3-2. Operation of Jig Here, the operation of the
図4に示すように、治具100およびサファイア基板S1は、融液ML1の上方であって融液ML1の外部にある。融液ML1は、GaおよびNaを主成分とする。このように、融液ML1の外部に位置しているときのサファイア基板S1は、水平面と平行ではない。このときサファイア基板S1の板面と水平面とがなす角の角度θ1は、例えば、1°以上10°以下である。好ましくは、2°以上9°以下である。より好ましくは、3°以上8°以下である。この段階で、融液ML1の昇温および坩堝CB2の窒素による昇圧を行う。そして、半導体を成長させるために十分な窒素を融液ML1に溶解させる。
As shown in FIG. 4, the
図5に示すように、ナット160を下降させて治具100を融液ML1に徐々に沈める。治具100の第1脚部110が坩堝CB2の底部に接触する。このとき、第2脚部120および第3脚部130は坩堝CB2の底部に接触していない。第1脚部110の長さは、第2脚部120の長さおよび第3脚部130の長さよりも長いためである。
As shown in FIG. 5, the
ナット160が下降するにつれて、第1脚部110が坩堝CB2の底部に接触しつつ、第2脚部120および第3脚部130が下降する。連結部140は、回転軸150に固定されておらず、ナット160にひっかかっているだけの状態である。ナット160は、連結部140の落下を防止する。連結部140は、回転軸150およびナット160に固定されていないため、連結部140は、水平な位置から姿勢を変えることができる。第1脚部110が下降せずに第2脚部120および第3脚部130が下降するため、このときサファイア基板S1の板面と水平面とがなす角の角度θ2は0°に近づく。
As the
図6に示すように、治具100の第2脚部120および第3脚部130は坩堝CB2の底部に接触する。これにより、第1脚部110および第2脚部120および第3脚部130が坩堝CB2に接触する。この段階で、サファイア基板S1の板面はほぼ水平である。このときサファイア基板S1の板面と水平面とがなす角の角度は、例えば、0°以上2°以下である。好ましくは、0°以上1.5°以下である。より好ましくは、0°以上1°以下である。このときの角度は、サファイア基板S1の径の大きさにも依存する。
As shown in FIG. 6, the
次に、ナット160を上昇させる。この際には、まず、第2脚部120および第3脚部130が坩堝CB2の底部から離れ、第1脚部110はすぐには坩堝CB2から離れない。このため、サファイア基板S1の板面は水平面に対して傾斜する。
Next, the
そして、ナット160が十分に上昇すると、第1脚部110も坩堝CB2から離れる。ナット160の上昇を続ける。
Then, when the
図7に示すように、サファイア基板S1が融液ML1の外部に出る。このとき、サファイア基板S1のうち第1脚部110の反対側の位置から融液ML1の外部に出る。このように、サファイア基板S1が融液ML1から外部に出る際には、サファイア基板S1は水平面に対して傾斜している。サファイア基板S1を融液ML1から引き上げる際に、融液ML1の液面はサファイア基板S1の表面を徐々に移動する。このため、サファイア基板S1の初期核の表面の凹凸に微少量の融液を均一に残留させることができる。
As shown in FIG. 7, the sapphire substrate S1 goes out of the melt ML1. At this time, the sapphire substrate S1 goes out of the melt ML1 from a position opposite to the
4.半導体単結晶の製造方法
この製造方法は、III 族窒化物半導体からなる凸部を離散的に配置した基板を準備する基板準備工程と、基板の凸部の上に六角錐形状を有する初期核を成長させる初期核成長工程と、坩堝の内部で少なくともNaとGaとを溶融させて融液とするとともに窒素を融液に溶解させて融液の内部で初期核の六角錐面の隙間を埋めて平坦面を有する埋め込み層を形成する埋め込み層形成工程と、融液の内部で平坦面からIII 族窒化物半導体単結晶を成長させる半導体単結晶成長工程と、III 族窒化物半導体単結晶を基板から分離する分離工程と、を有する。
4. Manufacturing method of semiconductor single crystal In this manufacturing method, a substrate preparation step of preparing a substrate in which convex portions made of group III nitride semiconductors are discretely arranged and an initial nucleus having a hexagonal pyramid shape on the convex portions of the substrate are formed. In the initial nuclear growth step to grow, at least Na and Ga are melted inside the pit to make a melt, and nitrogen is dissolved in the melt to fill the gaps in the hexagonal pyramidal surface of the initial nucleus inside the melt. An embedded layer forming step of forming an embedded layer having a flat surface, a semiconductor single crystal growing step of growing a group III nitride semiconductor single crystal from a flat surface inside a melt, and a group III nitride semiconductor single crystal from a substrate. It has a separation step of separating.
4−1.基板準備工程
図8および図9に示すサファイア基板S1を準備する。図8は、第1の実施形態のサファイア基板S1の側面図である。図9は、第1の実施形態のサファイア基板S1の平面図である。前述のように、サファイア基板S1は、凸部S1aと底部S1bとを有する。このように、GaNからなる凸部S1aがサファイア基板S1の表面上にポイント状に配置されている。凸部S1aはハニカム状に配置されている。凸部S1aの径は、例えば、100μm以上300μm以下である。ここで、凸部S1aの径とは、例えば、円柱形上の場合には円の直径であり、六角錘形状の場合には底面の六角形の対角の長さである。凸部S1aのピッチI1は、例えば、100μm以上800μm以下である。
4-1. Substrate preparation step The sapphire substrate S1 shown in FIGS. 8 and 9 is prepared. FIG. 8 is a side view of the sapphire substrate S1 of the first embodiment. FIG. 9 is a plan view of the sapphire substrate S1 of the first embodiment. As described above, the sapphire substrate S1 has a convex portion S1a and a bottom portion S1b. In this way, the convex portions S1a made of GaN are arranged in a point shape on the surface of the sapphire substrate S1. The convex portion S1a is arranged in a honeycomb shape. The diameter of the convex portion S1a is, for example, 100 μm or more and 300 μm or less. Here, the diameter of the convex portion S1a is, for example, the diameter of a circle in the case of a cylindrical shape, and the diagonal length of the hexagon on the bottom surface in the case of a hexagonal weight shape. The pitch I1 of the convex portion S1a is, for example, 100 μm or more and 800 μm or less.
4−2.初期核成長工程
液相エピタキシー法の一種であるフラックス法を用いて、サファイア基板S1の上に半導体単結晶を成長させる。ここで用いる原材料の一例を表1に示す。また、炭素比を、0.1mol%以上2.0mol%以下の範囲内で変えてもよい。なお、表1の値は、あくまで例示であり、これ以外の値であってもよい。また、これ以外にドーピング元素を添加してもよい。
4-2. Initial nuclear growth step A semiconductor single crystal is grown on the sapphire substrate S1 by using the flux method, which is a kind of liquid phase epitaxy method. Table 1 shows an example of the raw materials used here. Further, the carbon ratio may be changed within the range of 0.1 mol% or more and 2.0 mol% or less. The values in Table 1 are merely examples, and may be other values. In addition to this, a doping element may be added.
GaとNaとを坩堝CB2の内部に入れる。バッファ層を形成済みのサファイア基板S1を治具100にセットするとともに坩堝CB2の内部に配置する。坩堝CB2の内部の温度を上昇させるとともに坩堝CB2の窒素の圧力を上昇させてGaとNaとを溶融させる。これにより窒素を溶解させた融液ML1が生成される。そして、坩堝CB2の温度および窒素の圧力が所望の値になったところで、サファイア基板S1を治具100により下降させて融液ML1の内部に入れる。
Put Ga and Na inside the crucible CB2. The sapphire substrate S1 on which the buffer layer has been formed is set on the
表1は、原材料を示している。 Table 1 shows the raw materials.
[表1]
原材料 原材料の量
Ga/Na比 10〜40mol%
C 0.1mol%〜2.0mol%(Naに対して)
[Table 1]
Raw material Amount of raw material Ga / Na ratio 10-40 mol%
C 0.1 mol% to 2.0 mol% (relative to Na)
表2は、育成条件を示している。 Table 2 shows the growing conditions.
[表2]
温度 700℃〜900℃程度
窒素の圧力 2MPa〜10MPa
[Table 2]
Temperature 700 ° C to 900 ° C Nitrogen pressure 2MPa to 10MPa
まず、サファイア基板S1の凸部S1aの上から第1層11を3次元成長させる。このように、坩堝CB2の内部で少なくともNaとGaとを溶融させるとともに窒素を溶解させた融液ML1とする。そして融液ML1の内部で初期核を成長させる。初期核成長工程の時間は、例えば、10時間以上40時間以下である。
First, the
図10は、初期核を成長させたサファイア基板S1を示す図である。サファイア基板S1の上には六角錐面を有する第1層11が形成されている。
FIG. 10 is a diagram showing a sapphire substrate S1 in which an initial nucleus is grown. A
4−3.埋め込み層形成工程
次に、第1層11の上に埋め込み層12を形成する。その際に、図11に示すように、サファイア基板S1を融液ML1の内部に入れた第1状態と、サファイア基板S1を融液ML1の外部に出した第2状態と、を繰り返す。
4-3. Embedded layer forming step Next, the embedded
第1状態は、サファイア基板S1を融液ML1に浸漬する浸漬工程である。第2状態は、サファイア基板S1を融液ML1から引き上げた状態で初期核の上に残留する融液から結晶成長させる結晶化工程である。図11に示すように、結晶化工程におけるサファイア基板S1の板面と水平面とがなす角の角度は、浸漬工程におけるサファイア基板S1の板面と水平面とがなす角の角度よりも大きい。 The first state is a dipping step of immersing the sapphire substrate S1 in the melt ML1. The second state is a crystallization step in which the sapphire substrate S1 is pulled up from the melt ML1 and crystals are grown from the melt remaining on the initial nucleus. As shown in FIG. 11, the angle formed by the plate surface of the sapphire substrate S1 and the horizontal plane in the crystallization step is larger than the angle formed by the plate surface and the horizontal plane of the sapphire substrate S1 in the dipping step.
サファイア基板S1を融液ML1の内部に入れてから引き上げる。この引き上げの際に、サファイア基板S1が水平面、すなわち融液ML1の液面に対して傾斜している。このため、3次元成長させた第1層11の表面に微量の融液が基板面内に均一に残留することとなる。そして、融液ML1の外部の第2状態でサファイア基板S1上の融液ML1から結晶成長させる。このように、埋め込み層12は、融液ML1の外部で結晶化される。なお、融液ML1の液面に対してサファイア基板S1の板面を傾斜させない場合には、液だまりができて融液ML1が基板面内に不均一になる。
The sapphire substrate S1 is put inside the melt ML1 and then pulled up. At the time of this pulling, the sapphire substrate S1 is inclined with respect to the horizontal plane, that is, the liquid level of the melt ML1. Therefore, a small amount of melt remains uniformly on the surface of the substrate on the surface of the
このような融液ML1に浸漬する浸漬工程と、融液ML1の外部で結晶化させる結晶化工程とを、例えば30回以上200回以下の範囲で繰り返すことにより、図12に示すような埋め込み層12が形成される。ここで、埋め込み層12の上面12aはc面である。埋め込み層形成工程の時間は、例えば、20時間以上100時間以下である。融液ML1中では、サファイア基板S1はほぼ水平である。このため、気液界面と成長面との間の距離が、基板面内でほぼ一定である。このため、半導体の均一な成長をさせることができる。
The embedded layer as shown in FIG. 12 is obtained by repeating such a dipping step of immersing in the melt ML1 and a crystallization step of crystallization outside the melt ML1 within a range of, for example, 30 times or more and 200 times or less. 12 is formed. Here, the
4−4.半導体単結晶成長工程
次に、サファイア基板S1を融液ML1の内部に配置する。治具100の第1脚部110と第2脚部120と第3脚部130とは坩堝CB2の底部に接触している。そのため、サファイア基板S1の板面は、ほぼ水平である。結晶化工程におけるサファイア基板S1の板面と水平面とがなす角の角度は、半導体単結晶成長工程におけるサファイア基板S1の板面と水平面とがなす角の角度よりも大きい。この状態で、埋め込み層12の上面12aから半導体単結晶を成長させる。これにより、図1に示すような結晶CRが製造される。半導体単結晶成長工程の時間は、例えば、30時間以上100時間以下である。単結晶CR1の膜厚によって、自由に成長時間を変えてもよい。
4-4. Semiconductor single crystal growth step Next, the sapphire substrate S1 is placed inside the melt ML1. The
4−5.分離工程
その後、結晶CRを常温まで冷却する。この際に単結晶CR1がサファイア基板S1から自然に剥離する。単結晶CR1の結晶性が均一であるため、結晶CRに割れが発生するおそれはほとんどない。その後、第1層11および埋め込み層12を研磨等により除去するとよい。
4-5. Separation step After that, the crystal CR is cooled to room temperature. At this time, the single crystal CR1 naturally peels off from the sapphire substrate S1. Since the crystallinity of the single crystal CR1 is uniform, there is almost no possibility that the crystal CR will be cracked. After that, the
5.治具のもたらす効果
5−1.融液中
第1の実施形態では、治具100は、融液ML1の内部でサファイア基板S1をほぼ水平に保持する。融液ML1に溶解する窒素の濃度は、融液ML1の表面で高く融液ML1の底に向かうにつれて減少する。サファイア基板S1は、融液ML1の内部でほぼ水平に保たれているときには、サファイア基板S1の板面にわたって、窒素の濃度がほぼ一定であると考えられる。サファイア基板S1の板面にわたって均一な半導体単結晶を成長させることができる。したがって、特に大口径基板の上に半導体単結晶を成長させる場合に有効である。このサファイア基板S1をほぼ水平に保持することは、初期核成長工程および単結晶成長工程のいずれにおいても有効である。
5. Effects of jigs 5-1. In the melt In the first embodiment, the
5−2.引き上げ
また、治具100は、融液ML1からサファイア基板S1を引き上げる際に、サファイア基板S1を水平面に対してわずかに傾斜させる。そのため、サファイア基板S1を融液ML1から引き上げる際に、サファイア基板S1の六角錐形状の初期核の隙間に過剰な量の融液が残留するおそれはほとんどない。
5-2. The
5−3.埋め込み層
融液ML1の上方で埋め込み層12を成長させる際に、サファイア基板S1の初期核の上に微少量の融液が残留している状態で、その融液から結晶成長させることができる。そのため、初期核の上の微少量の融液から結晶成長させる際に、結晶性に優れた埋め込み層12を成長させることができる。また、埋め込み層12の表面は非常に平坦である。
5-3. Embedded layer When the embedded
6.転位
サファイア基板S1の凸部S1aのGaNの転位は、第1層11におけるc面以外の結晶成長面での成長時に曲げられる。そして、その後の埋め込み層形成工程および単結晶成長工程において転位は互いに合流して減少する。このため、埋め込み層12の表面においては、転位の数は非常に少ない。単結晶CR1の上部では、転位はさらに減少している。転位密度は、例えば、104 cm-2以上105 cm-2以下の程度である。
6. Dislocations The GaN dislocations of the convex portion S1a of the sapphire substrate S1 are bent during growth on a crystal growth plane other than the c-plane in the
7.変形例
7−1.サファイア基板
サファイア基板S1は、例えば、円柱形状の凸部S1aをハニカム状に配置したものである。凸部S1aは、その他の形状であってもよい。凸部S1aの形状として例えば、多角柱形状、円錐台形状、が挙げられる。凸部S1aと隣接する凸部S1aとは、a軸方向で会合するように、凸部S1aを配置することが好ましい。
7. Modification 7-1. Sapphire substrate The sapphire substrate S1 is, for example, a cylindrical convex portion S1a arranged in a honeycomb shape. The convex portion S1a may have other shapes. Examples of the shape of the convex portion S1a include a polygonal prism shape and a truncated cone shape. It is preferable to arrange the convex portion S1a so that the convex portion S1a and the convex portion S1a adjacent to the convex portion S1a meet in the a-axis direction.
7−2.初期核成長工程
初期核成長工程については、フラックス法の代わりに、MOCVD法等の気相成長法により成長させてよい場合がある。
7-2. Initial nuclear growth step The initial nuclear growth step may be grown by a vapor phase growth method such as the MOCVD method instead of the flux method.
7−3.待機工程
初期核成長工程は待機工程を有してもよい。待機工程は、融液ML1の温度および窒素の圧力が所定の値に達した後に、サファイア基板S1を融液ML1に浸漬する前に実施される。この際の待機時間は、例えば、1時間以上30時間以下である。
7-3. Stand-by step The initial nuclear growth step may have a stand-by step. The standby step is performed after the temperature of the melt ML1 and the pressure of nitrogen reach predetermined values and before the sapphire substrate S1 is immersed in the melt ML1. The waiting time at this time is, for example, 1 hour or more and 30 hours or less.
7−4.治具の材質
治具100の各部材の材質は、アルミナ以外のセラミックスであってもよい。治具100の各部材の材質は、Naフラックス法への影響が小さいことが好ましい。また、他の材質の上にアルミナをコーティングしてもよい。
7-4. Jig Material The material of each member of the
7−5.複数枚の基板
第1の実施形態では、治具100は1枚のサファイア基板S1を保持する。しかし、治具は2枚以上のサファイア基板S1を保持してもよい。脚部が複数の凹部を有すればよい。
7-5. Multiple Substrate In the first embodiment, the
7−6.基板の材質
サファイア基板S1の代わりに、GaNを成長可能であり、Naに耐性のある基板を用いてもよい。
7-6. Substrate Material Instead of the sapphire substrate S1, a substrate capable of growing GaN and resistant to Na may be used.
7−7.回転軸
治具100の回転軸150は、軸方向に往復運動することが可能であってもよい。
7-7. Rotation axis The
7−8.組み合わせ
上記の変形例を自由に組み合わせてもよい。
7-8. Combination You may freely combine the above modified examples.
(付記)
第1の態様におけるIII 族窒化物半導体単結晶の製造方法は、III 族窒化物半導体からなる凸部を離散的に配置した基板を準備する基板準備工程と、基板の凸部の上に六角錐面を有する初期核を成長させる初期核成長工程と、坩堝の内部で少なくともNaとGaとを溶融させて融液とするとともに窒素を融液に溶解させて融液の内部で初期核の六角錐面の隙間を埋めて平坦面を有する埋め込み層を形成する埋め込み層形成工程と、融液の内部で平坦面からIII 族窒化物半導体単結晶を成長させる半導体単結晶成長工程と、を有する。埋め込み層形成工程では、基板を融液に浸漬する浸漬工程と、基板を融液から引き上げた状態で初期核の上に残留する融液から結晶成長させる結晶化工程と、を繰り返す。結晶化工程における基板の板面と水平面とがなす角の角度は、浸漬工程における基板の板面と水平面とがなす角の角度よりも大きい。
(Additional note)
The method for producing a group III nitride semiconductor single crystal in the first aspect includes a substrate preparation step of preparing a substrate in which convex portions made of group III nitride semiconductors are discretely arranged, and a hexagonal cone on the convex portions of the substrate. The hexagonal cone of the initial nucleus inside the melt is made by melting at least Na and Ga inside the pit to make a melt and dissolving nitrogen in the melt. It includes an embedded layer forming step of filling the gaps between the surfaces to form an embedded layer having a flat surface, and a semiconductor single crystal growth step of growing a group III nitride semiconductor single crystal from the flat surface inside the melt. In the embedded layer forming step, a dipping step of immersing the substrate in the melt and a crystallization step of growing crystals from the melt remaining on the initial nucleus while the substrate is pulled up from the melt are repeated. The angle formed by the plate surface of the substrate and the horizontal plane in the crystallization step is larger than the angle formed by the plate surface of the substrate and the horizontal plane in the dipping step.
第2の態様におけるIII 族窒化物半導体単結晶の製造方法においては、結晶化工程における基板の板面と水平面とがなす角の角度は、半導体単結晶成長工程における基板の板面と水平面とがなす角の角度よりも大きい。 In the method for producing a group III nitride semiconductor single crystal in the second aspect, the angle between the plate surface of the substrate and the horizontal plane in the crystallization step is the angle between the plate surface and the horizontal plane of the substrate in the semiconductor single crystal growth step. It is larger than the angle of the angle of formation.
第3の態様におけるIII 族窒化物半導体単結晶の製造方法においては、初期核成長工程では、坩堝の内部で少なくともNaとGaとを溶融させて融液とするとともに窒素を融液に溶解させて融液の内部で初期核を成長させる。 In the method for producing a group III nitride semiconductor single crystal in the third aspect, in the initial nuclear growth step, at least Na and Ga are melted inside the crucible to form a melt, and nitrogen is dissolved in the melt. The early nuclei grow inside the melt.
第4の態様における治具は、坩堝の内部でIII 族窒化物半導体単結晶を成長させるための基板を支持する治具である。治具は、第1脚部と第2脚部と第3脚部と、第1脚部と第2脚部と第3脚部とを互いに連結するとともに貫通孔を有する連結部と、貫通孔を貫通するとともにねじ山を有する回転軸と、回転軸のねじ山に嵌めあわされたナットと、を有する。第1脚部と第2脚部と第3脚部とはそれぞれ、基板を支持するための凹部を有する。第1脚部は第2脚部および第3脚部よりも長い。連結部は、ナットに固定されない状態でナットに支持されている。 The jig in the fourth aspect is a jig that supports a substrate for growing a group III nitride semiconductor single crystal inside a crucible. The jig includes a connecting portion that connects the first leg portion, the second leg portion, the third leg portion, the first leg portion, the second leg portion, and the third leg portion to each other and has a through hole, and a through hole. It has a rotating shaft that penetrates and has a thread, and a nut that is fitted into the thread of the rotating shaft. The first leg portion, the second leg portion, and the third leg portion each have a recess for supporting the substrate. The first leg is longer than the second and third legs. The connecting portion is supported by the nut without being fixed to the nut.
CR…結晶
CR1…単結晶
S1…サファイア基板
S1a…凸部
S1b…底部
11…第1層
12…埋め込み層
CB2…坩堝
100…治具
110…第1脚部
120…第2脚部
130…第3脚部
140…連結部
CR ... Crystal CR1 ... Single crystal S1 ... Sapphire substrate S1a ... Convex part S1b ...
Claims (4)
前記基板の前記凸部の上に六角錐面を有する初期核を成長させる初期核成長工程と、
坩堝の内部で少なくともNaとGaとを溶融させて融液とするとともに窒素を前記融液に溶解させて前記融液の内部で前記初期核の前記六角錐面の隙間を埋めて平坦面を有する埋め込み層を形成する埋め込み層形成工程と、
前記融液の内部で前記平坦面からIII 族窒化物半導体単結晶を成長させる半導体単結晶成長工程と、
を有し、
前記埋め込み層形成工程では、
前記基板を前記融液に浸漬する浸漬工程と、
前記基板を前記融液から引き上げた状態で前記初期核の上に残留する融液から結晶成長させる結晶化工程と、を繰り返し、
前記結晶化工程における前記基板の板面と水平面とがなす角の角度は、
前記浸漬工程における前記基板の板面と水平面とがなす角の角度よりも大きいこと
を含むIII 族窒化物半導体単結晶の製造方法。 A substrate preparation process for preparing a substrate in which convex portions made of group III nitride semiconductors are arranged discretely,
An initial nucleus growth step of growing an initial nucleus having a hexagonal pyramid surface on the convex portion of the substrate, and
At least Na and Ga are melted inside the crucible to form a melt, and nitrogen is dissolved in the melt to fill the gaps in the hexagonal pyramid surface of the initial nucleus inside the melt to have a flat surface. The embedded layer forming step of forming the embedded layer and
A semiconductor single crystal growth step of growing a group III nitride semiconductor single crystal from the flat surface inside the melt,
Have,
In the embedded layer forming step,
A dipping step of immersing the substrate in the melt and
The crystallization step of growing crystals from the melt remaining on the initial nucleus while the substrate was pulled up from the melt was repeated.
The angle between the plate surface of the substrate and the horizontal plane in the crystallization step is
A method for producing a group III nitride semiconductor single crystal, which comprises an angle larger than the angle formed by the plate surface of the substrate and the horizontal plane in the dipping step.
前記結晶化工程における前記基板の板面と水平面とがなす角の角度は、
前記半導体単結晶成長工程における前記基板の板面と水平面とがなす角の角度よりも大きいこと
を含むIII 族窒化物半導体単結晶の製造方法。 In the method for producing a group III nitride semiconductor single crystal according to claim 1.
The angle between the plate surface of the substrate and the horizontal plane in the crystallization step is
A method for producing a group III nitride semiconductor single crystal, which comprises an angle larger than the angle formed by the plate surface and the horizontal plane of the substrate in the semiconductor single crystal growth step.
前記初期核成長工程では、
前記坩堝の内部で少なくともNaとGaとを溶融させて融液とするとともに窒素を前記融液に溶解させて前記融液の内部で前記初期核を成長させること
を含むIII 族窒化物半導体単結晶の製造方法。 In the method for producing a group III nitride semiconductor single crystal according to claim 1 or 2.
In the initial nuclear growth step,
A group III nitride semiconductor single crystal comprising melting at least Na and Ga inside the crucible to form a melt and dissolving nitrogen in the melt to grow the initial nuclei inside the melt. Manufacturing method.
第1脚部と第2脚部と第3脚部と、
前記第1脚部と前記第2脚部と前記第3脚部とを互いに連結するとともに貫通孔を有する連結部と、
前記貫通孔を貫通するとともにねじ山を有する回転軸と、
前記回転軸の前記ねじ山に嵌めあわされたナットと、
を有し、
前記第1脚部と前記第2脚部と前記第3脚部とはそれぞれ、前記基板を支持するための凹部を有し、
前記第1脚部は前記第2脚部および前記第3脚部よりも長く、
前記連結部は、前記ナットに固定されない状態で前記ナットに支持されていること
を含む治具。 A jig that supports a substrate for growing a group III nitride semiconductor single crystal inside a crucible.
The first leg, the second leg, the third leg,
A connecting portion that connects the first leg portion, the second leg portion, and the third leg portion to each other and has a through hole,
A rotating shaft that penetrates the through hole and has a thread,
A nut fitted to the thread of the rotating shaft and
Have,
The first leg portion, the second leg portion, and the third leg portion each have recesses for supporting the substrate.
The first leg is longer than the second leg and the third leg.
A jig including that the connecting portion is supported by the nut without being fixed to the nut.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020070511A JP7486118B2 (en) | 2020-04-09 | 2020-04-09 | Method and tool for producing group III nitride semiconductor single crystal |
JP2024070021A JP2024083636A (en) | 2020-04-09 | 2024-04-23 | Method for producing group iii nitride semiconductor single crystal and jig |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020070511A JP7486118B2 (en) | 2020-04-09 | 2020-04-09 | Method and tool for producing group III nitride semiconductor single crystal |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024070021A Division JP2024083636A (en) | 2020-04-09 | 2024-04-23 | Method for producing group iii nitride semiconductor single crystal and jig |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021167258A true JP2021167258A (en) | 2021-10-21 |
JP7486118B2 JP7486118B2 (en) | 2024-05-17 |
Family
ID=78079295
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020070511A Active JP7486118B2 (en) | 2020-04-09 | 2020-04-09 | Method and tool for producing group III nitride semiconductor single crystal |
JP2024070021A Pending JP2024083636A (en) | 2020-04-09 | 2024-04-23 | Method for producing group iii nitride semiconductor single crystal and jig |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024070021A Pending JP2024083636A (en) | 2020-04-09 | 2024-04-23 | Method for producing group iii nitride semiconductor single crystal and jig |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP7486118B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03112887A (en) * | 1989-09-25 | 1991-05-14 | Sumitomo Electric Ind Ltd | Apparatus for liquid-phase epitaxial growth |
JP2013045964A (en) * | 2011-08-25 | 2013-03-04 | Sharp Corp | Immersion processing method of substrate to be processed and immersion processing device |
JP2019151519A (en) * | 2018-03-02 | 2019-09-12 | 国立大学法人大阪大学 | Method for manufacturing group iii nitride crystal |
-
2020
- 2020-04-09 JP JP2020070511A patent/JP7486118B2/en active Active
-
2024
- 2024-04-23 JP JP2024070021A patent/JP2024083636A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03112887A (en) * | 1989-09-25 | 1991-05-14 | Sumitomo Electric Ind Ltd | Apparatus for liquid-phase epitaxial growth |
JP2013045964A (en) * | 2011-08-25 | 2013-03-04 | Sharp Corp | Immersion processing method of substrate to be processed and immersion processing device |
JP2019151519A (en) * | 2018-03-02 | 2019-09-12 | 国立大学法人大阪大学 | Method for manufacturing group iii nitride crystal |
Also Published As
Publication number | Publication date |
---|---|
JP7486118B2 (en) | 2024-05-17 |
JP2024083636A (en) | 2024-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6551908B2 (en) | Method for producing semiconductor thin films on moving substrates | |
JP2011042560A (en) | Method and equipment for producing sapphire single crystal | |
JP5953884B2 (en) | Method for producing sapphire single crystal | |
JPWO2010079826A1 (en) | Single crystal manufacturing apparatus, single crystal manufacturing method, and single crystal | |
JP2005314216A (en) | Method for manufacturing substrate wafer for low-defect semiconductor component, component obtained by the same, and its use | |
JP2008247706A (en) | Method for growing corundum single crystal, corundum single crystal and corundum single crystal wafer | |
CN112226813A (en) | Target single crystal growth device and method | |
JP2021167258A (en) | Method for producing group-iii nitride semiconductor single crystal and tool | |
JP4060106B2 (en) | Unidirectionally solidified silicon ingot, manufacturing method thereof, silicon plate, solar cell substrate and sputtering target material | |
JP5272247B2 (en) | Method for melting polycrystalline silicon raw material in CZ method | |
KR20100056640A (en) | Single crystal growth apparatus | |
EP3314044A1 (en) | High pressure reactor and method of growing group iii nitride crystals in supercritical ammonia | |
CN110725008A (en) | Annealing and de-panning method after crystal growth and crystal preparation method | |
US20090249996A1 (en) | Silicon single crystal pulling method | |
JP4899608B2 (en) | Semiconductor single crystal manufacturing apparatus and manufacturing method | |
JP2002184709A (en) | Method and device for manufacturing thin semiconductor film | |
JP5924181B2 (en) | Manufacturing method of FZ single crystal silicon | |
JP2010265150A (en) | Method for producing sapphire single crystal and method for producing seed crystal | |
KR101892107B1 (en) | Silicone single crystal growing apparatus and siclicone single crystal growing method using the apparatus | |
JP2003292395A (en) | Liquid phase-growing apparatus and liquid phase-growing method | |
JP2013147361A (en) | Sapphire single crystal and method for producing sapphire single crystal | |
CN220537977U (en) | Supporting rod device with inclined splicing surface | |
KR101472351B1 (en) | Method for interpreting a growing of sapphire single crystal and method for growing sapphire single crystal | |
CN117769612A (en) | Apparatus and method for producing single crystal silicon rod | |
JP3477292B2 (en) | Semiconductor liquid phase epitaxy equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20210301 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20220701 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230306 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20230306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20230306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240424 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7486118 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |