JP2021165808A - 電気光学装置、及び電子機器 - Google Patents

Abstract

【課題】デマルチプレックス駆動方式の電気光学装置を、制御信号の入力端子数及び映像信号出力数を増加させずに高精細化する。【解決手段】走査線とＫ本のデータ線との各交差に画素回路が配置された画素領域１１０と、画像信号回路１４０Ａと、入力端子群１６０とを有する電気光学装置１を提供する。データ線駆動回路１４０Ａは、映像信号の供給先となるデータ線をＫ系列の選択信号に応じて選択するＫ個のサンプルスイッチを含むデマルチプレクサーを有し、画素領域１１０と入力端子群１６０との間に配置される。データ線駆動回路１４０Ａは、Ｋ系列の選択信号をＪ個の制御信号に基づいて生成する回路ブロックを有する。当該回路ブロックと当該回路ブロックに隣り合う回路ブロックの間には、映像入力端子と各サンプルスイッチとに接続される映像データ線が配置される。なお、Ｋは２以上の整数、ＪはＫより小さい整数。【選択図】図１

Description

本開示は、電気光学装置、及び電子機器に関する。

液晶素子を用いて画像を表示する電気光学装置は、各画素の階調を指定する画像信号に基づくビデオ電圧を、データ線を介して各画素に対応する画素回路へ供給することで、各画素回路が有する液晶の透過率をビデオ電圧に基づく透過率に制御する。この結果、各画素の階調は、画像信号で指定される階調に設定される。特許文献１には、デマルチプレックス駆動方式の電気光学装置が開示されている。特許文献２には、相展開駆動方式の電気光学装置が開示されている。

特開２０１８−１８５４１５号公報 特開２００８−２４２１６０号公報

デマルチプレックス駆動方式は相展開駆動方式に比較して映像出力信号数が多くなり、高精細化に対応するために映像信号出力数を増やすと、映像出力アンプの消費電力が増える。映像出力アンプにおける電力消費を抑えるために映像出力アンプの能力を制限すると、高速駆動化が困難になる。デマルチプレックス駆動方式において映像信号出力数を増やさずに高精細化に対応する方策としては、系列の選択のために外部から与えられる選択信号の数を増やすことが考えられる。しかし、選択信号の数を増やすと、選択信号用の入力端子の増加に応じてパネルサイズを大きくする必要があるという課題、及び選択信号の高速駆動が必要になるという課題がある。

上記課題を解決するために本開示の電気光学装置の一態様は、走査線とＫ系列に区分されるＫ本のデータ線との各交差に画素回路が設けられた画素領域と、各系列のデータ電圧が時分割多重された映像信号が入力される映像入力端子及び制御信号が入力される入力端子を含み前記画素領域の一辺に沿って配置された入力端子群と、を有する第１基板とを有する電気光学装置において、前記映像信号の供給先となるデータ線をＫ系列の選択信号に応じて選択するＫ個のサンプルスイッチを有するデマルチプレクサーを有し、前記画素領域と前記入力端子群との間に配置されたデータ線駆動回路を有し、前記データ線駆動回路は、前記Ｋ系列の選択信号を生成する回路ブロックと、前記回路ブロックと前記回路ブロックに隣り合う回路ブロックとの間に配置され、前記映像入力端子と前記Ｋ個のサンプルスイッチとに接続される映像データ線と、を有する。なお、Ｋは２以上の整数であり、ＪはＫよりも小さい整数である。

本開示の第１実施形態に係る電気光学装置の構成を示すブロック図である。 パネル基板の構成を示すブロック図である。 選択回路の構成例を示す図である。 選択信号生成回路の構成、検査モード及び通常モードの動作の説明図である。 フレキシブル基板における配線の説明図である。 本開示の第２実施形態に係る電気光学装置の構成を示すブロック図である。 選択回路の構成例を示す図である。 選択信号生成回路の構成の説明図である。 デコーダー回路にてデコードされるコードの説明図である。 デコーダー回路の動作例の説明図。 デコーダー回路の動作例の説明図である。 電子機器の一例を示す説明図である。 電子機器の他の例を示す説明図である。 電子機器の他の例を示す説明図である。

以下、図面を参照して本開示の実施形態を説明する。以下に述べる実施形態には技術的に好ましい種々の限定が付されている。しかし、本開示の実施形態は、以下に述べる形態に限られるものではない。

＜第１実施形態＞
図１は、本開示の第１実施形態に係る電気光学装置１の説明図である。電気光学装置１は、デマルチプレクサーを有する電気光学装置である。電気光学装置１は、パネル基板１００Ａと、駆動基板２００と、フレキシブル基板３００とを有する。フレキシブル基板３００は、パネル基板１００Ａと駆動基板２００に接続される。パネル基板１００Ａは、フレキシブル基板３００及び駆動基板２００を介して、図示しないホストＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）装置に接続される。

駆動基板２００には、ドライバーＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等の映像信号出力回路２１０Ａ及び映像信号出力回路２１０Ｂが設けられる。映像信号出力回路２１０Ａ及び映像信号出力回路２１０Ｂは、画像信号及び駆動制御のための各種の制御信号を、図示しないホストＣＰＵ装置から受信し、フレキシブル基板３００を介してパネル基板１００Ａの各回路を駆動する装置である。映像信号出力回路２１０Ａ及び映像信号出力回路２１０Ｂの各々の映像信号出力数は一般的な相展開駆動方式の電気光学装置における映像信号出力回路の映像信出力数と同等である。具体的には、映像信号出力回路２１０Ａ及び映像信号出力回路２１０Ｂの各々は４８個の映像信号を出力する。以下では、映像信号出力回路２１０Ａと映像信号出力回路２１０Ｂとを区別する必要がない場合には、映像信号出力回路２１０と表記する。１個の映像信号出力回路２１０あたりの映像信号出力数は、一般的な相展開駆動方式の電気光学装置における映像信号出力回路と同等であるため、各映像信号出力を担うアンプとして能力の高いものを使用できる。例えば３０ｎｓｅｃ〜４０ｓｅｃ程度での書き込みが可能なアンプを用いて映像信号出力回路２１０を構成してもよい。本実施形態では２個の映像信号出力回路２１０でパネル基板１００Ａの各回路を駆動するが、１つの映像信号出力回路２１０でパネル基板１００Ａの各回路を駆動してもよい。

図１に示すように、パネル基板１００Ａは、画素領域１１０と、走査線駆動回路１３０と、データ線駆動回路１４０Ａと、プリチャージ回路１５０と、入力端子群１６０とを有する。図２は、パネル基板１００Ａの構成例を示すブロック図である。なお、図２では入力端子群１６０の図示は省略されている。図２に示すように、画素領域１１０には、Ｎ本の走査線１２０と、Ｍ本のデータ線１２２と、Ｎ×Ｍ個の画素回路ＰＸとが配置される。なお、Ｎ及びＭは共に２以上の整数であり、本実施形態ではＮは１０８０、Ｍは１９２０（２０×４８×２）である。つまり、電気光学装置１の解像度はＦＨＤである。Ｍ本のデータ線１２２は、例えば、Ｋ本のデータ線１２２を含むデータ線群に分類される。但し、Ｋは２以上の整数である。図２に示す例では、Ｋは２０である。なお、Ｋは、２以上の整数であれば、２０に限定されない。また、データ線１２２の総数は、１９２０に限定されない。例えば、データ線１２２の総数は、Ｋ本でもよい。この場合、データ線群の数は１個である。パネル基板１００Ａは本開示における第１基板の一例であり、駆動基板２００は本開示における第２基板の一例である。

１９２０本のデータ線１２２は、各々２０本のデータ線１２２を含む９６個のデータ線群に分類される。これら９６個のデータ線群のうち、左側の４８個のデータ線群には映像信号出力回路２１０Ａから出力される映像信号が与えられ、右側の４８個のデータ線群には映像信号出力回路２１０Ｂから出力される映像信号が与えられる。映像信号出力回路２１０Ａから映像信号が与えられるデータ線群に対応する画素回路ＰＸが配置されている領域は本開示における第１の画素領域の一例である。また、映像信号出力回路２１０Ｂから映像信号が与えられるデータ線群に対応する画素回路ＰＸが配置されている領域は、第１の画素領域と走査線１２０を共有する第２の画素領域の一例である。また、映像信号出力回路２１０Ａは本開示における第１の映像信号出力回路の一例であり、映像信号出力回路２１０Ｂは本開示における第２の映像信号出力回路の一例である。

Ｎ本の走査線１２０の各々には、走査信号Ｇが供給され、データ線１２２には、画像信号Ｓ又はプリチャージ信号が供給される。走査信号Ｇの符号の末尾の数字は、行番号に対応する。また、画像信号Ｓ、後述するサンプルスイッチＳＷｖの符号の末尾の数字は、列番号に対応する。

Ｎ×Ｍ個の画素回路ＰＸの各々は、Ｎ本の走査線１２０とＭ本のデータ線１２２との各交差に対応して配置される。図２に示す例では、画素回路ＰＸは、縦１０８０行×横１９２０列の行列状に配置される。なお、画素回路ＰＸの数は、図２に示す例に限定されない。図２では、図の一番上側に記載された画素回路ＰＸの行を１行目とし、図の一番左側に記載された画素回路ＰＸの列を１列目とする。また、以下では、ｎ行目の画素回路ＰＸに接続される走査線１２０は、ｎ行目の走査線１２０とも称され、ｍ列目の画素回路ＰＸに接続されるデータ線１２２は、ｍ列目のデータ線１２２とも称される。なお、図２に示す例では、ｎは、１以上１０８０以下の整数であり、ｍは、１以上１９２０以下の整数である。

図１に示すように、入力端子群１６０は、画素領域１１０の行方向の一辺に沿って配置され、入力端子群１６０にはフレキシブル基板３００が接続される。入力端子群１６０には、データ線群の個数分の映像入力端子と、系列選択のための制御信号の入力端子とが含まれる。映像入力端子には、対応するデータ線群に含まれる各系列のデータ電圧が時分割多重された映像信号が入力される。映像信号出力回路２１０Ａから映像信号が与えられる映像入力端子は本開示における第１の映像入力端子の一例であり、映像信号出力回路２１０Ｂから映像信号が与えられる映像入力端子は本開示における第２の映像入力端子の一例である。

データ線駆動回路１４０Ａは、図１に示すように、画素領域１１０と入力端子群１６０との間に配置される。データ線駆動回路１４０Ａは、水平走査期間において、各データ線群に含まれる２０個のデータ線１２２を順番に選択する２０個の選択信号ＳＥＬ１〜ＳＥＬ２０に基づく２０個の供給期間に、当該２０個のデータ線１２２の各々に画像信号Ｓを順番に供給する。以下では、選択信号ＳＥＬ１〜ＳＥＬ２０の各々を区別する必要がない場合には、選択信号ＳＥＬと表記する。水平走査期間は、各列のデータ線１２２に供給される画像信号Ｓに基づくビデオ電圧を、１行の画素回路ＰＸに書き込むための期間である。

書き込み対象の行は、走査線駆動回路１３０から走査線１２０に供給される走査信号Ｇにより選択される。走査線駆動回路１３０については従来のデマルチプレックス駆動方式の電気光学装置における走査線駆動回路と特段に変わるところはないため、詳細な説明を省略する。プリチャージ回路１５０は、水平走査期間において、Ｋ本の全データ線１２２に、画像信号Ｓの供給に先立ってプリチャージ信号を供給する。この結果、画像信号Ｓが供給される前のデータ線１２２は、プリチャージ信号に基づく所定のプリチャージ電圧に充電される。プリチャージ回路１５０については従来の相展開駆動方式の電気光学装置におけるプリチャージ回路と特段に変わるところはないため、詳細な説明を省略する。

データ線駆動回路１４０Ａは、図１に示すように、画素領域１１０と入力端子群１６０との間に配置される。図２に示すように、データ線駆動回路１４０Ａは、１２個の映像データ線ＶＩＤに対して一つずつ設けられる選択回路Ａ１〜Ａ８を有する。選択回路Ａ１〜Ａ８の各々の構成は同一である。このため、図２では、選択回路Ａ１についてのみ具体的な構成が図示されている。選択回路Ａ１〜Ａ８の各々を区別する必要がない場合には、選択回路Ａと表記する。選択回路Ａは、対応する１２個のデータ線群の各々に一つずつ対応する１２個のデマルチプレクサーＤＭ１〜ＤＭ１２と、選択信号生成回路１４１０Ａと、を含む。選択回路Ａに含まれるデマルチプレクサーＤＭ１〜ＤＭ１２の各々は、対応するデータ線群に含まれるデータ線１２２に供給するビデオ電圧を時分割多重化した映像信号が与えられる映像データ線ＶＩＤに接続されている。なお、図２では映像データ線ＶＩＤの結線はデマルチプレクサーＤＭ１に関してのみの簡略表記としている。

デマルチプレクサーＤＭ１〜ＤＭ１２の各々は、映像信号の供給先となるデータ線１２２をＫ系列の選択信号ＳＥＬに応じて選択するＫ個のサンプルスイッチＳＷｖを含む。サンプルスイッチＳＷｖは、例えば、ＴＦＴ（thin film transistor）等で構成されるＮチャネル型のトランジスターである。サンプルスイッチＳＷｖは、ゲート等の制御端子で受ける選択信号ＳＥＬのレベルに応じて、導通状態と非導通状態との何れかに設定される。なお、サンプルスイッチＳＷｖは、Ｐチャネル型のトランジスターでもよいし、ＴＦＴ以外のスイッチング素子でもよい。図２に示すように、選択回路Ａは、選択信号ＳＥＬ１〜ＳＥＬ２０が各々に供給される２０本の信号線よりなる系列選択信号線群１４２０を有する。系列選択信号線群１４２０は、選択回路Ａ内において画素領域１１０の行方向に沿って配線される。

選択信号生成回路１４１０Ａは、フレキシブル基板３００を介して映像信号出力回路２１０から与えられるＪ個の制御信号に基づいて、Ｋ系列の選択信号ＳＥＬを生成する。ＪはＫよりも小さい整数であり、本実施形態ではＪは９である。選択信号生成回路１４１０Ａは、本開示における回路ブロックの一例である。また、映像信号出力回路２４０Ａから出力される映像信号が与えられるデータ線群に対応するデマルチプレクサーは本開示における第１のデマルチプレクサーの一例であり、当該第１のデマルチプレクサーに対応する選択信号生成回路１４１０Ａは本開示における第１の回路ブロックの一例である。また、映像信号出力回路２４０Ｂから出力される映像信号が与えられるデータ線群に対応するデマルチプレクサーは本開示における第２のデマルチプレクサーの一例であり、当該第２のデマルチプレクサーに対応する選択信号生成回路１４１０Ａは本開示における第２の回路ブロックの一例である。

本実施形態では、選択信号生成回路１４１０Ａは、制御信号ＥＮＢＸ２Ｂ、ＥＮＢＸ１Ｂ、ＥＮＢＸ２、ＥＮＢＸ１、ＴＥＳＴ、ＣＬＫＸ、ＣＬＫＸＢ、ＤＩＲＸ、及びＤＸに基づいて、選択信号ＳＥＬ１〜２０を生成する。例えば、制御信号ＥＮＢＸ２及び制御信号ＥＮＢＸ１は出力イネーブル信号である。制御信号ＥＮＢＸ２Ｂは制御信号ＥＮＢＸ２を論理反転させた反転信号であり、制御信号ＥＮＢＸ１Ｂは制御信号ＥＮＢＸ１を論理反転させた反転信号である。制御信号ＴＥＳＴはデータ線駆動回路１４０Ａの検査の実行を指示するテスト信号である。制御信号ＣＬＫＸはクロック信号であり、制御信号ＣＬＫＸＢは制御信号ＣＬＫＸを論理反転させた信号である。制御信号ＤＩＲＸは走査方向指示信号である。制御信号ＤＸはスタートパルス信号である。制御信号ＥＮＢＸ２及び制御信号ＥＮＢＸ１は本開示における第１信号の一例であり、制御信号ＥＮＢＸ２Ｂ及び制御信号ＥＮＢＸ１Ｂは本開示における第２信号の一例である。

図３は、選択回路Ａに対する映像データ線ＶＩＤ、各種制御信号が入力される制御信号線群１４３０及び選択信号生成回路１４１０Ａに動作電圧を供給する電源線の配線例の説明図である。図３に示すように、映像データ線ＶＩＤは、選択回路Ａの選択信号生成回路１４１０Ａの外縁に沿って、換言すれば、選択信号生成回路１４１０Ａと、当該選択信号生成回路１４１０Ａに隣り合う選択信号生成回路１４１０Ａとの間を通過するように配置される。映像データ線ＶＩＤを、隣接する選択回路Ａの選択信号生成回路１４１０Ａ間を通過するように配置したのは、入力端子群１６０に含まれる映像入力端子からデマルチプレクサーまで余分な迂回をせずにできるだけ短い距離で映像データ線ＶＩＤを配線するためである。選択信号生成回路１４１０Ａに動作電圧を供給する高電位電源線ＰＶＤＤＸと低電位電源線ＰＶＳＳＸは、画素領域１１０の行方向の一辺に沿って配置されている。低電位電源線ＰＶＳＳＸには、図示せぬ電源回路から接地電位である電位ＶＳＳＸが与えられる。電位ＶＳＳＸはサンプルスイッチＳＷｖの非選択電位である。高電位電源線ＰＶＤＤＸには、図示せぬ電源回路から電位ＶＤＤＸが与えられる。電位ＶＤＤＸは電位ＶＳＳＸよりも高電位であり、サンプルスイッチＳＷｖの選択電位である。高電位電源線ＰＶＤＤＸと低電位電源線ＰＶＳＳＸは本開示における高電位及び低電位の各電源線の一例である。

高電位電源線ＰＶＤＤＸと低電位電源線ＰＶＳＳＸとが、画素領域１１０の行方向の一辺に沿って配置されていると、入力端子群１６０も画素領域１１０の行方向の一辺に沿って配置されており、データ線駆動回路１４０Ａは画素領域１１０と入力端子群１６０との間に配置されているため、できるだけ短い距離で映像データ線ＶＩＤを配線すると、高電位電源線ＰＶＤＤＸと低電位電源線ＰＶＳＳＸの映像データ線ＶＩＤと交差する。図３に示すように、高電位電源線ＰＶＤＤＸと低電位電源線ＰＶＳＳＸの映像データ線ＶＩＤと交差する箇所は、他の箇所よりも細くなっている。高電位電源線ＰＶＤＤＸと低電位電源線ＰＶＳＳＸは映像データ線ＶＩＤと交差する箇所が他の箇所よりも細くなっているので、選択信号生成回路１４１０Ａを駆動する際の電源ノイズの映像信号への重畳が抑制され、品質のよい表示が実現される。換言すれば、本実施形態では、映像データ線ＶＩＤを高電位電源線ＰＶＤＤＸと低電位電源線ＰＶＳＳＸと交差させても品質のよい表示を実現できるので、映像データ線ＶＩＤをできるだけ短い距離で配線することができる。従って、映像データ線ＶＩＤの配線抵抗や駆動負荷は従来の相展開駆動方式の電気光学装置よりも小さいので高速駆動に適したものとなる。

図３に示すように、映像データ線ＶＩＤは、制御信号線群１４３０とも交差する。詳細については後述するが、制御信号線群１４３０に供給される制御信号には、選択信号ＳＥＬ１〜ＳＥＬ２０の生成には利用されない制御信号ＥＮＢＸ２Ｂ及び制御信号ＥＮＢＸ１Ｂが含まれている。本実施形態では、本来は不要な制御信号ＥＮＢＸ２Ｂ及びＥＮＢＸ１Ｂが供給される制御信号線を映像データ線ＶＩＤと交差させることで、正相及び逆相の２つの信号からの映像信号へのノイズ重畳が相殺され、品質のよい表示が実現される。換言すれば、本実施形態では、映像データ線ＶＩＤを制御信号線群１４３０と交差させても品質のよい表示を実現できるので、映像データをできるだけ短い距離で配線することができる。制御信号線群１４３０に含まれる制御信号線のうち制御信号ＥＮＢＸ２が入力される制御信号線及び制御信号ＥＮＢＸ１が入力される制御信号線は本開示における第１信号線の一例である。また、制御信号線群１４３０に含まれる制御信号線のうち制御信号ＥＮＢＸ２Ｂが入力される制御信号線及び制御信号ＥＮＢＸ１Ｂが入力される制御信号線は本開示における第２信号線の一例である。なお、制御信号ＥＮＢＸ２Ｂ及び制御信号ＥＮＢＸ１Ｂを選択信号ＳＥＬ１〜ＳＥＬ２０の生成に利用することを禁止するものではない。加えて、制御信号線群１４３０に含まれる信号配線と映像データ線ＶＩＤと交差する箇所が他の箇所よりも細くなっている態様を採用してもよい。

図４は、選択信号生成回路１４１０Ａの構成、検査モード及び通常モードの動作の説明図である。選択信号生成回路１４１０Ａは、制御信号ＤＸ、ＣＬＫＸ及びＣＬＫＸＢによって順次選択駆動するシフトレジスターとバッファー回路とを備える。図４では、シフトレジスターはＳ／Ｒと表記されており、バッファー回路はＢＵＦと表記されている。データ線駆動回路１４０Ａは８個の選択信号生成回路１４１０Ａを含む。選択信号生成回路１４１０Ａは１個のシフトレジスターを含む。従ってデータ線駆動回路１４０Ａは８個のシフトレジスターを含む構成となっている。図４では説明のために８個のシフトレジスターのうちの３個のみが図示されている。図４において符号Ｉ／Ｏ＿Ｒはシフトレジスターの入力ノードを示し、符号Ｉ／Ｏ＿Ｌはシフトレジスターの出力ノードを示す。また、選択信号生成回路１４１０Ａは、１つのシフトレジスターに対して２０個のバッファー回路を有するが、図４では説明のために、当該２０個のバッファー回路のうちの４個のみが図示されている。具体的には、選択信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３及びＳＥＬ２０に各々対応する４個のバッファー回路のみが図示されている。バッファー回路は制御信号ＥＮＢＸ２又は制御信号ＥＮＢＸ１と、シフトレジスターの各段の出力信号との論理積回路と、論理積回路の出力信号を入力する多段のインバーター群で構成される。

データ線駆動回路１４０Ａに含まれる８個のシフトレジスターの各々は、２０段の出力を有する。また、当該シフトレジスターのシフト方向は制御信号ＤＩＲＸによって切り替え可能である。図３に示したように、映像データ線ＶＩＤは、選択信号生成回路１４１０Ａのシフトレジスターの両脇を通過するように配線される。このようにすると１２個の映像データ線ＶＩＤの配線抵抗差及び寄生容量差を小さくできるので表示上のムラが抑制される。１２個の映像データ線ＶＩＤはシフトレジスターの一方にまとめて配置することもできる。しかしそのようにすると、例えば、選択回路Ａ１におけるデマルチプレクサーＤＭ１２に対応する映像データ線ＶＩＤと、選択回路Ａ２におけるデマルチプレクサーＤＭ１に対応する映像データ線ＶＩＤとで配線抵抗差及び寄生容量差が大きくなり、ブロック境界のムラのような表示不具合を生じることがある。

バッファー回路には、対応するシフトレジスターの出力信号と制御信号ＥＮＢＸ１又は制御信号ＥＮＢＸ２とが入力される。例えば、奇数列目のバッファー回路には、対応するシフトレジスターの出力信号と制御信号ＥＮＢＸ１とが入力され、当該バッファー回路は両信号の論理積信号を奇数番目の系列の選択信号ＳＥＬとして出力する。偶数列目のバッファー回路には、対応するシフトレジスターの出力信号と制御信号ＥＮＢＸ２とが入力され、当該バッファー回路は両信号の論理積信号を偶数番目の系列の選択信号ＳＥＬとして出力する。制御信号ＥＮＢＸ１及びＥＮＢＸ２の２系統を用いるのは、信号鈍りを考慮し、確実な波形整形を行うためである。このように、本実施形態では、選択信号ＳＥＬの生成に制御信号ＥＮＢＸ１又は制御信号ＥＮＢＸ２が利用されるものの、制御信号ＥＮＢＸ１Ｂ及び制御信号ＥＮＢＸ２Ｂは利用されない。なお、選択信号生成回路１４１０Ａの構成としては、従来の相展開駆動方式の電気光学装置におけるデータ線駆動回路のシフトレジスターの段数を減らした構成を採用すればよい。

データ線駆動回路１４０Ａに含まれる全ての選択信号生成回路１４１０Ａのシフトレジスターは直列接続スイッチを介して直列に接続されている。図４では、これら直列接続スイッチのうちのスイッチＳＷ１Ａ及びスイッチＳＷ２Ａのみが図示されている。また、上記各シフトレジスターの入力端は、経路切り替えスイッチを介して、制御信号ＤＸが供給される制御信号線に接続されている。図４では、これら経路切り替えスイッチのうちのスイッチＳＷ１Ｂ及びスイッチＳＷ２Ｂのみが図示されている。なお、直列接続スイッチを介して直列接続された１段目のシフトレジスターには常に制御信号ＤＸが入力されるので、１段目のシフトレジスターに対して経路切り替えスイッチは設けられない。また、最終段のシフトレジスターの出力端は、スイッチＳＷ３Ａを介して、エンドパルスＥＰを記憶するバッファー回路に接続される。このバッファー回路の入力端は、スイッチＳＷ３Ｂを介して低電位電源線ＰＶＳＳＸに接続される。

制御信号ＴＥＳＴに応じて直列接続スイッチ及びスイッチＳＷ３Ａと経路切り替えスイッチ及びスイッチＳＷ３Ｂとを排他的にオン又はオフすることで、データ線駆動回路１４０Ａは検査モードと通常駆動モードの２つの動作モードの何れかで動作する。直列接続スイッチ及びスイッチＳＷ３Ａ、経路切り替えスイッチ及びスイッチＳＷ３Ｂは本開示におけるスイッチの一例である。なお、図４では制御信号ＴＥＳＴと直列接続スイッチ、スイッチＳＷ３Ａ、経路切り替えスイッチ及びスイッチＳＷ３Ｂとの接続は省略表記としているが、詳細には例えば各スイッチをＣＭＯＳスイッチで構成する。直列接続スイッチ及びスイッチＳＷ３ＡのＮチャネルトランジスターのゲート電極を、制御信号ＴＥＳＴが与えられる制御信号線に接続し、Ｐチャネルトランジスターのゲート電極を、制御信号ＴＥＳＴの反転信号が与えられる制御信号線に接続する。一方、経路切り替えスイッチ及びスイッチＳＷ３ＢのＰチャネルトランジスターのゲート電極を、制御信号ＴＥＳＴが与えられる制御信号線に接続し、Ｎチャネルトランジスターのゲート電極を、制御信号ＴＥＳＴの反転信号が与えられる制御信号線に接続する。制御信号ＴＥＳＴの反転信号は図示省略したインバーターを用いて制御信号ＴＥＳＴから簡単に生成できる。このようにすると制御信号ＴＥＳＴがＨレベルの時に直列接続スイッチ及びスイッチＳＷ３Ａがオンし、経路切り替えスイッチ及びスイッチＳＷ３Ｂがオフするから検査モードとなる。一方、制御信号ＴＥＳＴがＬレベルの時に直列接続スイッチ及びスイッチＳＷ３Ａがオフし、経路切り替えスイッチ及びスイッチＳＷ３Ｂがオンするから通常駆動モードとなる。このため、データ線駆動回路１４０Ａにおける信号の供給経路は検査モードと通常駆動モードとで異なる。

検査モードでは、データ線駆動回路１４０Ａに含まれる全てのシフトレジスターが直列に接続されるので、各シフトレジスターが正常であれば、制御信号ＤＸがデータ線駆動回路１４０Ａに入力されると、最終段のシフトレジスターに接続されたバッファー回路からエンドパルスＥＰが出力される。つまり、データ線駆動回路１４０Ａに含まれる全てのシフトレジスターの検査を簡単に実行することができる。エンドパルスＥＰを出力するバッファー回路は通常駆動モードでは静止しているので電力消費が抑制される。

データ線駆動回路１４０Ａは選択回路Ａ１〜Ａ８に８分割され、選択回路Ａ１〜Ａ８の各々において選択信号ＳＥＬが生成される。系列選択信号線群１４２０は選択回路Ａに設けられているので、データ線駆動回路を分割しない２０系列の従来のデマルチプレックス駆動方式の電気光学装置と比較して、本実施形態では、１つの選択回路Ａにおける系列選択信号線群１４２０の配線長さは１／８になる。また、１つの選択回路Ａにおいて１本の系列選択信号線に接続されるサンプルスイッチＳＷｖは１２個であり、従来のデマルチプレックス駆動方式の電気光学装置では１本の系列選択信号線に接続されるサンプルスイッチは９６個であるから、１本の系列選択信号線に接続されるサンプルスイッチの数は１／８になる。本実施形態によれば、従来のデマルチプレックス駆動方式の電気光学装置と比較して系列選択信号線の配線長さが短くなる分だけ配線抵抗が小さくなる。また、１本の系列選択信号線に接続されるスイッチ数も減るので、駆動負荷が小さくなり、時定数は小さくなる。従って、バッファー回路によるサンプルスイッチの高速駆動を実現できる。時定数が小さくなった余裕によってサンプルスイッチのチャネル幅を大きくし、データ線への書き込み能力を向上させることもできる。

シフトレジスターを駆動する各種制御信号の生成は、従来の相展開駆動用ＩＣに小規模な変更を加えることで実現できる。何故ならば本願の構成による選択回路Ａに含まれるシフトレジスターはいわば従来の相展開駆動方式の電気光学装置のシフトレジスターの縮小型であるからである。映像信号の送信順は異なるが、これは記憶手段に内蔵された映像信号の送り出し順序を変更することで対応できる。つまり、従来の相展開駆動用ＩＣに小規模な変更を加えることで映像信号出力回路２１０を構成できる。このように、本実施形態によれば、同一の駆動用ＩＣを用いて相展開駆動方式とデマルチプレックス駆動方式とに対応可能であるため、用途に応じて駆動方式を柔軟に選択することが可能になり、電気光学装置の開発コスト及び製造コストの削減が可能になる。例えばＦＨＤ未満の解像度の電気光学装置であれば、フレキシブル基板を低コストで製造できることから従来の相展開駆動方式を選択し、ＦＨＤ以上の解像度の電気光学装置では高速駆動に適した本願の駆動構成を選択すればよい。画素数が多くなると、従来のデマルチプレックス駆動方式の電気光学装置において採用されるＣＯＦ実装では放熱が課題となるが、本開示の構成であれば映像信号出力回路２１０はパネル基板１００Ａとは別個の駆動基板２００上に配置されているので熱対策が容易になる。

図５は、フレキシブル基板３００における配線例を示す図である。図５に示すように、フレキシブル基板３００には、コモン電源線等を含む電源線群と、パネル基板１００Ａへ映像信号を供給する複数の映像データ線ＶＩＤと、パネル基板１００Ａへ各種制御信号を供給する制御信号線群とが当該フレキシブル基板３００のパネル基板１００Ａ側の端辺３００ａに沿って配置される。図５ではパネル基板１００Ａ側を抽出して配線の配列についての特徴的な要素を示している。選択回路Ａに対して６本の外部映像データ線ＶＩＤよりなる外部映像データ線群が左右に１群ずつ配線され、外部映像データ線群の間には、選択回路Ａに動作電電圧を供給する高電位電源線ＰＶＤＤＸと低電位電源線ＰＶＳＳＸとが配置される。前述した第１の映像入力端子と映像信号出力回路２１０Ａとを接続する外部映像データ線ＶＩＤは本開示における第１外部映像データ線の一例であり、前述した第２の映像入力端子と映像信号出力回路２１０Ｂとを接続する外部映像データ線ＶＩＤは本開示における第２外部映像データ線の一例である。本実施形態では、専用の電源線である高電位電源線ＰＶＤＤＸ及び低電位電源線ＰＶＳＳＸによりデータ線駆動回路１４０Ａに動作電圧が供給されるので、データ線駆動回路１４０Ａに対する給電が強化される。その結果、選択回路Ａにおける電圧降下が抑制され、サンプルスイッチＳＷｖのオン電位及びオフ電位が保たれ、表示ムラが抑制される。

図５に示すように、本実施形態において外部映像データ線ＶＩＤの隣に位置する電源線は同じ電位の電源線であり、具体的には高電位電源線ＰＶＤＤＸである。外部映像データ線の隣に同じ電位の電源線を配置すれば、外部映像データ線と電源線間の結合容量による電源ノイズの影響があったとしても選択回路Ａ１〜Ａ８の各々において電源ノイズの影響が同一化され、映像信号の補正によるムラの補正に対応しやすくなる。また、外部映像データ線ＶＩＤの隣に位置する電源線を高電位電源線ＰＶＤＤＸとした理由は次の通りである。表示品位においてはデータ線１２２への映像信号の書き込み終了時の電源ノイズを抑制することが重要である。サンプルスイッチＳＷｖとしてＮチャネル型トランジスターを採用する場合、サンプルスイッチＳＷｖをオフする時には、当該サンプルスイッチＳＷｖを制御するバッファー回路の最終段のインバーターの消費電力が大きくなる。サンプルスイッチＳＷｖをオフする時には低電位側の電源ノイズが大きいので、外部映像データ線ＶＩＤの隣に位置する電源線はサンプルスイッチＳＷｖの選択電位であり、サンプルスイッチＳＷｖをオフする時の電源ノイズが比較的小さい高電位電源線であることが好ましい。このため、本実施形態では、外部映像データ線ＶＩＤの隣に位置する電源線を高電位電源線ＰＶＤＤＸとした。なお、サンプルスイッチＳＷｖとしてＰチャネル型トランジスターを採用する場合、サンプルスイッチＳＷｖをオフする時には、サンプルスイッチＳＷｖをオフする時には高電位側の電源ノイズが大きいので、映像データ線ＶＩＤの隣に位置する電源線はサンプルスイッチＳＷｖの選択電位であり、サンプルスイッチＳＷｖをオフする時の電源ノイズが比較的小さい低電位電源線であることが好ましい。この場合外部映像データ線ＶＩＤの隣に位置する電源線を低電位電源線ＰＶＳＳＸとすればよい。

以上説明したように本実施形態によれば、系列数よりも少ない制御信号数で系列の選択を実現できるので、デマルチプレックス駆動方式の電気光学装置において、制御信号の入力端子数及び映像信号出力数を増加させずに高精細化に対応することが可能になる。

＜第２実施形態＞
図６は、本開示の第２実施形態の電気光学装置１の構成を示すブロック図である。図６では、図１におけるものと同じ構成要素には同一の符号が付されている。図６と図１とを対比すれば明らかように、本実施形態の電気光学装置１は、パネル基板１００Ａに換えてパネル基板１００Ｂを設けた点が第１実施形態の電気光学装置１と異なる。パネル基板１００Ｂは、プリチャージ回路１５０が省略されている点と、データ線駆動回路１４０Ａに換えてデータ線駆動回路１４０Ｂを設けた点がパネル基板１００Ａと異なる。図６では、詳細な図示を省略したが、データ線駆動回路１４０Ｂは、選択回路Ａ１〜Ａ８に換えて選択回路Ｂ１〜Ｂ８を設けた点が第１実施形態のデータ線駆動回路１４０Ａと異なる。以下では、選択回路Ｂ１〜Ｂ８の各々を区別する必要がない場合には、選択回路Ｂと表記する。本実施形態においてプリチャージ回路１５０が省略可能である理由については後に明らかにする。以下、第１実施形態との相違点である選択回路Ｂを中心に説明する。

図７は、選択回路Ｂの構成を示すブロック図である。選択回路Ｂは、アドレスデータ線Ｄ０〜Ｄ０４によってアドレシングされる。なお、図７では、アドレスデータ線Ｄ２〜Ｄ４の図示は省略されている。また、アドレスデータ線Ｄ０Ｂはアドレスデータ線Ｄ０に対する反転信号線であり、アドレスデータ線Ｄ１Ｂはアドレスデータ線Ｄ１に対する反転信号線である。

図７と図３とを対比すれば明らかなように、選択回路Ｂは、選択信号生成回路１４１０Ａに換えて選択信号生成回路１４１０Ｂを有する点が選択回路Ａと異なる。図８はデータ線駆動回路１４０Ｂの構成例を示すブロック図である。データ線駆動回路１４０Ｂは８個の選択回路Ｂを含む。従って、データ線駆動回路１４０Ｂは８個のデコーダー回路を含む。これら８個のデコーダー回路の各々は、例えば５ビットのデコーダー回路であり、アドレスデータ線Ｄ０〜Ｄ４に接続されている。なお、図８では各アドレスデータ線の反転信号については省略表記している。例えば、アドレスデータ線Ｄ０に与えられる信号の反転信号は、アドレスデータ線Ｄ０の信号を入力したバッファー回路によって生成することができる。バッファー回路はインバーターを奇数個直列接続した構成でよい。

また、選択信号生成回路１４１０Ｂは、１つのデコーダー回路に対して各々が第１〜第Ｋ系列に対応する合計２０個の論理和回路と、合計２０個のバッファー回路とを備える。当該２０個の論理和回路の各々は、デコーダー回路の出力信号と制御信号ＡＬＬとの論理和を演算し、その演算結果を出力する。制御信号ＡＬＬは全てのデータ線１２２を選択することを指示する強制選択信号である。アドレスデータ線Ｄ０〜Ｄ４と制御信号ＡＬＬの各々はプルダウン抵抗Ｒを介して低電位電源線ＰＶＳＳＸに接続されている。このプルダウン抵抗Ｒの抵抗値は例えば１ＭΩである。このプルダウン抵抗Ｒは、電源をオン又はオフする際に、選択電位の選択信号ＳＥＬが誤って生成されることを防止するために設けられている。電源をオン又はオフする際に、意図せずに選択信号ＳＥＬが選択電位にならないので、例えば線スジ状の焼き付きを抑制することができる。

バッファー回路は、同じ系列の論理和回路の出力信号と、制御信号ＥＮＢＸ１又はＥＮＢＸ２との論理積を演算し、その演算結果を出力する。奇数系列のバッファー回路は、同じ系列の論理和回路の出力信号と、制御信号ＥＮＢＸ１との論理積を演算し、その演算結果を出力する。偶数系列のバッファー回路は、同じ系列の論理和回路の出力信号と、制御信号ＥＮＢＸ２との論理積を演算し、その演算結果を出力する。制御信号ＥＮＢＸ１及びＥＮＢＸ２についても、プルダウン抵抗を介して低電位電源線ＰＶＳＳＸに接続されてもよい。図９は、５ビットのデコーダー回路のコード例を示す図である。アドレスデータ線Ｄ０〜Ｄ４の各々の出力信号が全て０の時は選択信号が選択電位にならないように構成されている。

本実施形態では、制御信号ＡＬＬを利用して選択信号ＳＥＬ１〜ＳＥＬ２０を全て同時にオン又はオフすることができ、データ線駆動回路１４０Ｂからプリチャージを実行することができる。このため、本実施形態ではプリチャージ回路１５０が省略されている。プリチャージ回路１５０を省略できるので、本実施形態によれば、電気光学装置を小型化することが可能になる。なお、本実施形態の電気光学装置１にデータ線駆動回路１４０Ｂの検査を行う検査回路設け、より詳細な検査を行えるようにしてもよい。

本実施形態によっても、第１実施形態と同じ効果が奏される。加えて、本実施形態によれば、選択信号を任意の順序で選択電位にすることが簡単になる。このため、本実施形態によれば、系列の選択順をフレーム毎又は１行毎にローテーションさせつつ系列の選択を実行することが可能になり、表示ムラの解消に効果的である。例えば、図１０に示すように、第１水平走査期間においては第１系列、第３系列、・・・第１９系列、第２系列、第４系列・・・第２０系列の順に各系列が選択され、第２水平走査期間においては第３系列、第５系列、・・・第１９系列、第１系列、第４系列・・・第２０系列、第２系列の順に各系列が選択される。第９水平走査期間においては、図１１に示すように、第１７系列、第１９系列、第１系列・・・第１８系列、第２０系列、第２系列・・・第１６系列の順に各系列が選択され、第２０水平走査期間においては第１９系列、第１系列、・・・第１７系列、第２０系列、第２系列・・・第１８系列の順に各系列が選択される。選択回路Ｂに含まれるデコーダー回路の駆動信号はシフトレジスターの駆動信号と異なるが、例えばアドレスデータ信号は上位回路からの指定信号を受けて出力するような構成にすれば従来の相展開駆動方式の駆動ＩＣに小規模な変更を加えることで映像信号出力回路２１０を構成できる。

＜変形例＞
以上に例示した各形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は、相互に矛盾しない範囲で適宜に併合され得る。
＜変形例１＞
第１実施形態において選択信号生成回路１４１０Ａを、出力が１０段のシフトレジスターを用いて構成してもよい。更に、映像データ線ＶＩＤは、選択信号生成回路１４１０Ａのシフトレジスターの両脇を通過するように配線したが、これに限定されるものではない。例えば選択信号生成回路を複数個のサブ回路ブロックに分割し、それらのサブ回路ブロック間を通過するように配置してもよい。この場合サブ回路ブロックは例えばシフトレジスターを構成するラッチ回路の一つ又は複数で構成される。この際にサブ回路ブロックに含まれるラッチ回路の数は等しくなくてもよい。第２実施形態であれば、サブ回路ブロックは例えばデコーダー回路の系列選択出力をする単位回路の一つ又は複数で構成される。この際にサブ回路ブロックに含まれる系列選択出力をする単位回路の数は等しくなくてもよい。更には映像データ線ＶＩＤの配置において、選択信号生成回路を構成するトランジスターを完全に避けることを強制するものでもない。具体的には選択信号生成回路を構成するトランジスターの上層にある配線層に映像データ線ＶＩＤを配置し、映像データ線ＶＩＤの一部がトランジスターと重なってもよい。第２実施形態において、選択信号生成回路１４１０Ｂを、１０通りの出力に対応するデコーダー回路、具体的には、４ビットのデコーダー回路を用いて構成してもよい。更に、第２実施形態において、アドレスデータ線の抵抗Ｒを介した接続先の電源は、選択電位の選択信号ＳＥＬが誤って生成されないコードを選択するように設定すればよい。従って例えば図９に基づいて選択系列がない「ＮＯ ＳＥＬ」であるコード、つまりアドレスデータ線Ｄ０〜Ｄ４の抵抗Ｒを介した接続先を全てＶＤＤＸとしてもよい。あるいはアドレスデータ線Ｄ０の抵抗Ｒを介した接続先をＶＳＳＸ、それ以外のＤ１〜Ｄ４の抵抗Ｒを介した接続先をＶＤＤＸにしてもよい。

＜変形例２＞
上述した各実施形態においては、電気光学装置として液晶を用いた装置を例示したが、本開示はこれに限定されない。即ち、電気エネルギーによって光学特性が変化する電気光学材料を用いる電気光学装置であればよい。なお、電気光学材料とは、電流信号又は電圧信号等の電気信号の供給によって透過率や輝度といった光学的特性が変化する材料である。例えば、有機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｓｅｎｔ）、無機ＥＬや発光ポリマーなどの発光素子を用いた表示パネルに対しても上述した第１実施形態及び第２実施形態と同様に本開示が適用され得る。

また、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを電気光学材料として用いた電気泳動表示パネルに対しても上述した第１実施形態及び第２実施形態と同様に本開示が適用され得る。更に、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学材料として用いたツイストボールディスプレイパネルに対しても上述した第１実施形態及び第２実施形態と同様に本開示が適用され得る。黒色トナーを電気光学材料として用いたトナーディスプレイパネルなど各種の電気光学装置に対しても上述した第１実施形態及び第２実施形態と同様に本開示が適用され得る。

＜応用例＞
この発明は、各種の電子機器に利用され得る。図１２から図１４は、この発明の適用対象となる電子機器の具体的な形態を例示するものである。
図１２は、電子機器の一例を示す説明図である。なお、図１２は、電気光学装置１を採用した可搬型のパーソナルコンピューター２０００の斜視図である。パーソナルコンピューター２０００は、各種の画像を表示する電気光学装置１と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを有する。

図１３は、電子機器の他の例を示す説明図である。なお、図１３は、携帯電話機３０００の斜視図である。携帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２と、各種の画像を表示する電気光学装置１とを有する。スクロールボタン３００２を操作することによって、電気光学装置１に表示される画面がスクロールされる。

図１４は、電子機器の他の例を示す説明図である。なお、図１４は、電気光学装置１を採用した投射型表示装置４０００の構成を示す模式図である。投射型表示装置４０００は、例えば、３板式のプロジェクターである。図１４に示す電気光学装置１Ｒは、赤色の表示色に対応する電気光学装置１であり、電気光学装置１Ｇは、緑の表示色に対応する電気光学装置１であり、電気光学装置１Ｂは、青色の表示色に対応する電気光学装置１である。

即ち、投射型表示装置４０００は、赤、緑及び青の表示色に各々対応する３個の電気光学装置１Ｒ、１Ｇ、１Ｂを有する。照明光学系４００１は、光源である照明装置４００２からの出射光のうち赤色成分ｒを電気光学装置１Ｒに供給し、緑色成分ｇを電気光学装置１Ｇに供給し、青色成分ｂを電気光学装置１Ｂに供給する。各電気光学装置１Ｒ、１Ｇ、１Ｂは、照明光学系４００１から供給される各単色光を表示画像に応じて変調するライトバルブ等の光変調器として機能する。投射光学系４００３は、各電気光学装置１Ｒ、１Ｇ、１Ｂからの出射光を合成して投射面４００４に投射する。即ち、本開示は、液晶プロジェクターにも適用可能である。

なお、本開示が適用される電子機器としては、図１、及び図１２から図１４に例示した機器のほか、携帯情報端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）が挙げられる。その他にも、デジタルスチルカメラ，テレビ，ビデオカメラ，カーナビゲーション装置，インパネ等の車載用の表示器，電子手帳，電子ペーパー，電卓，ワードプロセッサー，ワークステーション，テレビ電話，ＰＯＳ端末が挙げられる。更にプリンター，スキャナー，複写機，ビデオプレーヤー，タッチパネルを備えた機器等などが挙げられる。

＜実施形態及び各変形例の少なくとも１つから把握される態様＞
本開示は、上述した実施形態及び変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の態様で実現することができる。例えば、本開示は、以下の態様によっても実現可能である。以下に記載した各態様中の技術的特徴に対応する上記実施形態中の技術的特徴は、本開示の課題の一部又は全部を解決するために、或いは本開示の効果の一部又は全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。

本開示の電気光学装置の一態様は、走査線とＫ系列に区分されるＫ本のデータ線との各交差に画素回路が設けられた画素領域と、各系列のデータ電圧が時分割多重された映像信号が入力される映像入力端子及び制御信号が入力される入力端子を含み前記画素領域の一辺に沿って配置された入力端子群と、を有する第１基板と、データ線駆動回路とを有する。データ線駆動回路は、前記映像信号の供給先となるデータ線をＫ系列の選択信号に応じて選択するＫ個のスイッチを有するデマルチプレクサーを有し、前記画素領域と前記入力端子群との間に配置される。また、データ線駆動回路は、前記Ｋ系列の選択信号を生成する回路ブロックと、前記回路ブロックと前記回路ブロックに隣り合う回路ブロックとの間に配置され、前記映像入力端子と前記Ｋ個のスイッチとに接続される映像データ線と、を有する。なお、Ｋは２以上の整数である。本態様によれば、データ線駆動回路は複数の回路ブロックに分割され、各回路ブロックにおいて選択信号が生成される。また、回路ブロック間に映像データ線が配線される。映像データ線の配線抵抗及び駆動負荷は従来相当となる。また、選択信号線の配線抵抗及び駆動負荷は小さくなるため、高速駆動可能で映像データ線数を少なくできる。よって、出力アンプの能力を相展開駆動同等に上げられる。

より好ましい態様の電気光学装置においては、前記回路ブロックは、シフトレジスターを備え、前記シフトレジスターの出力信号に基づいて前記Ｋ系列の選択信号を生成してもよい。本態様によれば、従来の相展開駆動用ＩＣに小規模な変更を加えることで映像信号出力回路を構成することができ、用途に応じて駆動方式を柔軟に選択することが可能になる。更に好ましい態様の電気光学装置においては、前記回路ブロックは、前記シフトレジスターの出力信号に基づいて前記Ｋ系列の選択信号を生成する通常モードと、前記シフトレジスターの出力信号を出力する検査モードとの２つの動作モードを有し、前記２つの動作モードを切り替えるスイッチを有してもよい。本態様によれば、データ線駆動回路の検査を簡便に行うことが可能になる。

別の好ましい態様の電気光学装置においては、前記回路ブロックは、デコーダー回路を備え、前記デコーダー回路からの出力信号に基づいて前記Ｋ系列の選択信号を生成してもよい。本態様によれば、系列の選択順をフレーム毎又は１行毎にローテーションさせつつ系列の選択を実行することが可能になり、表示ムラの解消に効果的である。

別の好ましい態様の電気光学装置においては、前記回路ブロックに動作電力を供給する高電位及び低電位の各電源線が前記映像データ線と交差し、前記各電源線は、前記映像データ線と交差する箇所の太さが他の箇所の太さよりも細くてもよい。本態様によれば、各電源線は映像データ線と交差する箇所の面積が他の箇所よりも細くなっているので、回路ブロックを駆動する時の電源ノイズの映像信号への重畳が抑制され、品質のよい表示が実現される。

別の好ましい態様に電気光学装置においては、前記映像データ線は、第１信号が供給される第１信号線及び前記第１信号の反転信号である第２信号が供給される第２信号線と交差してもよい。本態様によれば、第１信号と第２信号とにより映像データ線へのノイズ重畳が相殺され、品質のよい表示が実現される。
別の好ましい態様の電気光学装置においては、前記回路ブロックは、前記Ｋ系列の選択信号をＪ個の前記制御信号に基づいて生成し、前記第１信号及び前記第２信号はＪ個の前記制御信号に含まれてもよい。なお、ＪはＫよりも小さい整数である。本態様によれば、Ｋ系列の選択信号を、当該選択信号の系列数よりも少ないＪ個の制御信号で生成することが可能になる。

別の好ましい態様の電気光学装置においては、前記映像入力端子に前記映像信号を出力する映像信号出力回路が配置された第２基板を有してもよい。本態様によれば、第１基板とは異なる第２基板に映像信号出力回路が設けられているので、映像信号出力回路の熱対策が容易になる。

別の好ましい態様の電気光学装置においては、前記第１基板は、前記走査線を共有する第１の前記画素領域及び第２の前記画素領域を有してもよい。この態様においては、前記入力端子群は、第１の前記画素領域のデータ線に供給される第１の前記映像信号が入力される第１の前記映像入力端子と、第２の前記画素領域のデータ線に供給される第２の前記映像信号が入力される第２の前記映像入力端子と、を含んでもよい。前記データ線駆動回路は、第１の前記画素領域に対応する第１の前記デマルチプレクサー及び第１の前記回路ブロックと、第２の前記画素領域に対応する第２の前記デマルチプレクサー及び第２の前記回路ブロックと、を有してもよい。更に、前記第１基板と前記第２基板とを接続するフレキシブル基板を有してもよく、前記フレキシブル基板には、第１外部映像データ線と、第２外部映像データ線と、電源線群とが配置されてもよい。第１外部映像データ線は、第１の前記映像入力端子と前記映像信号出力回路とを接続する。第２外部映像データ線は、第２の前記映像入力端子と前記映像信号出力回路とを接続する。電源線群は、前記第１外部映像データ線と前記第２外部映像データ線との間に配置され、第１の前記回路ブロックに動作電力を供給する高電位及び低電位の各電源線と第２の前記回路ブロックに動作電力を供給する高電位及び低電位の各電源線とを含む。本態様によれば、第１の回路ブロック及び第２の回路ブロックの各々に専用の電源線を介して給電が為されるので、第１の回路ブロック及び第２の回路ブロックの各々における電圧降下が抑制される。

別の好ましい態様の電気光学装置においては、前記電源線群において前記第１外部映像データ線の隣に配置された電源線の電位と前記第２外部映像データ線の隣に配置された電源線の電位とが同電位であってもよい。本態様によれば、第１外部映像データ線の隣に配置される電源線の電位と第２外部映像データ線の隣に配置される電源線の電位とが同じであるため、電源ノイズの影響があったとしても第１の回路ブロック及び第２の回路ブロックの各々において電源ノイズの影響が同一となり、映像信号の補正によるムラの補正に対応しやすくなる。

別の好ましい態様の電気光学装置においては、前記第１外部映像データ線の隣に配置された電源線及び前記第２外部映像データ線の隣に配置された電源線はサンプルスイッチの選択電位の電源線であってもよい。本態様によれば、スイッチのオフ動作に起因する表示ムラの発生が抑制される。

また、本開示の電子機器は、上記何れかの態様の電気光学装置を備える。本態様によれば、デマルチプレックス駆動方式の電気光学装置を備えた電子機器を高速駆動することが可能になり、映像データ線数を少なくすることが可能になる。よって、デマルチプレックス駆動方式の電気光学装置を備えた電子機器における映像信号の出力アンプの能力を相展開駆動同等に上げられる。

１、１Ｂ、１Ｇ、１Ｒ…電気光学装置、１００Ａ、１００Ｂ…パネル基板、２００…駆動基板、３００…フレキシブル基板、１１０…画素領域、１２０…走査線、１２２…データ線、１３０…走査線駆動回路、１４０Ａ、１４０Ｂ…データ線駆動回路、１５０…プリチャージ回路、１６０…入力端子群、２１０Ａ、２１０Ｂ…映像信号出力回路、Ａ１〜Ａ８、Ｂ１〜Ｂ８…選択回路、１４１０Ａ、１４１０Ｂ…選択信号生成回路、１４２０…系列選択信号線群、１４３０…制御信号線群、ＰＶＤＤＸ…高電位電源線、ＰＶＳＳＸ…低電位電源線、２０００…パーソナルコンピューター、２００１…電源スイッチ、２００２…キーボード、２０１０…本体部、３０００…携帯電話機、３００１…操作ボタン、３００２…スクロールボタン、４０００…投射型表示装置、４００１…照明光学系、４００２…照明装置、４００３…投射光学系、４００４…投射面、ＰＸ…画素回路、ＳＷｖ…サンプルスイッチ。

Claims (12)

1. 走査線とＫ（Ｋは２以上の整数）系列に区分されるＫ本のデータ線との各交差に画素回路が設けられた画素領域と、各系列のデータ電圧が時分割多重された映像信号が入力される映像入力端子及び制御信号が入力される入力端子を含み前記画素領域の一辺に沿って配置された入力端子群と、を有する第１基板とを有する電気光学装置において、
   前記映像信号の供給先となるデータ線をＫ系列の選択信号に応じて選択するＫ個のサンプルスイッチを有するデマルチプレクサーを有し、前記画素領域と前記入力端子群との間に配置されたデータ線駆動回路を有し、
   前記データ線駆動回路は、
   前記Ｋ系列の選択信号を生成する回路ブロックと、
   前記回路ブロックと前記回路ブロックに隣り合う回路ブロックとの間に配置され、前記映像入力端子と前記Ｋ個のサンプルスイッチとに接続される映像データ線と、を有する、
   電気光学装置。
2. 前記回路ブロックは、シフトレジスターを備え、前記シフトレジスターの出力信号に基づいて前記Ｋ系列の選択信号を生成する、請求項１に記載の電気光学装置。
3. 前記回路ブロックは、前記シフトレジスターの出力信号に基づいて前記Ｋ系列の選択信号を生成する通常モードと、前記シフトレジスターの出力信号を出力する検査モードとの２つの動作モードを有し、前記２つの動作モードを切り替えるスイッチを有する、請求項２に記載の電気光学装置。
4. 前記回路ブロックは、デコーダー回路を備え、前記デコーダー回路からの出力信号に基づいて前記Ｋ系列の選択信号を生成する、請求項１に記載の電気光学装置。
5. 前記回路ブロックに動作電力を供給する高電位及び低電位の各電源線が前記映像データ線と交差し、前記各電源線は、前記映像データ線と交差する箇所の太さが他の箇所の太さよりも細い、請求項１乃至４のうちの何れか１項に記載の電気光学装置。
6. 前記映像データ線は、第１信号が供給される第１信号線及び前記第１信号の反転信号である第２信号が供給される第２信号線と交差する、請求項１乃至５の何れか１項に記載の電気光学装置。
7. 前記回路ブロックは、前記Ｋ系列の選択信号をＪ（ＪはＫよりも小さい整数）個の前記制御信号に基づいて生成し、
   前記第１信号及び前記第２信号はＪ個の前記制御信号に含まれる、請求項６に記載の電気光学装置。
8. 前記映像入力端子に前記映像信号を出力する映像信号出力回路が配置された第２基板を有する、
   請求項１乃至７のうちの何れか１項に記載の電気光学装置。
9. 前記第１基板は、
   前記走査線を共有する第１の前記画素領域及び第２の前記画素領域を有し、
   前記入力端子群は、
   第１の前記画素領域のデータ線に供給される第１の前記映像信号が入力される第１の前記映像入力端子と、
   第２の前記画素領域のデータ線に供給される第２の前記映像信号が入力される第２の前記映像入力端子と、を含み、
   前記データ線駆動回路は、
   第１の前記画素領域に対応する第１の前記デマルチプレクサー及び第１の前記回路ブロックと、
   第２の前記画素領域に対応する第２の前記デマルチプレクサー及び第２の前記回路ブロックと、を有し、
   前記第１基板と前記第２基板とを接続するフレキシブル基板を有し、
   前記フレキシブル基板には、
   第１の前記映像入力端子と前記映像信号出力回路とを接続する第１外部映像データ線と、
   第２の前記映像入力端子と前記映像信号出力回路とを接続する第２外部映像データ線と、
   前記第１外部映像データ線と前記第２外部映像データ線との間に配置され、第１の前記回路ブロックに動作電力を供給する高電位及び低電位の各電源線と第２の前記回路ブロックに動作電力を供給する高電位及び低電位の各電源線とを含む電源線群と、が配置される、
   請求項１乃至８のうちの何れか１項に記載の電気光学装置。
10. 前記電源線群において前記第１外部映像データ線の隣に配置された電源線の電位と前記第２外部映像データ線の隣に配置された電源線の電位とが同電位である、請求項９に記載の電気光学装置。
11. 前記第１外部映像データ線の隣に配置された電源線及び前記第２外部映像データ線の隣に配置された電源線は前記サンプルスイッチの選択電位の電源線である、請求項１０に記載の電気光学装置。
12. 請求項１乃至１１のうちの何れか１項に記載の電気光学装置を有する電子機器。

Images