JP2021156913A - 電気光学装置、及び電子機器 - Google Patents

Abstract

【課題】電気光学装置における表示ムラの発生を回避しつつ高精細化及び狭ピッチ化への対応を可能にする。【解決手段】第１から第８系列に区分される１６本のデータ線１２２と走査線との交差に画素回路が設けられる電気光学装置に、時分割多重された映像信号の供給先となるデータ線１２２を系列の選択信号に応じて選択する選択回路１４０Ａを設ける。選択回路１４０Ａは、第１選択信号線群１４１０と、第２選択信号線１４２０と、第２選択信号線１４２０から選択信号が与えられるスイッチＳＷ１〜ＳＷ１６と、入力端が第ｋ系列の第１選択信号線に接続され、出力端が第ｋ系列の第２選択信号線に接続されるバッファー回路ＢＵＦｋを有する。なお、ｋは１から８の整数の何れかである。【選択図】図４

Description

本開示は、電気光学装置、及び電子機器に関する。

特許文献１には、デマルチプレックス駆動の電気光学装置において、データ線を選択するスイッチ毎にバッファー回路を設けることが記載されている。

特開２０１６−９０８００号公報

特許文献１に開示の技術には、高精細化又は狭ピッチ化への対応が難しいという課題がある。データ線を選択するスイッチ毎にバッファー回路を設ける構成では高精細化又は狭ピッチ化しようとすると、バッファー回路の配置が困難になるからである。また、特許文献１に開示の技術には、データ線毎にバッファー回路が設けられているから、バッファー回路を構成する素子特性のばらつき等に起因して、バッファー回路の出力の遅延のばらつきによる表示ムラが発生するという問題がある。

上記課題を解決するために本開示の電気光学装置の一態様は、第１から第Ｋ系列に区分されるＫ本のデータ線を１グループとする複数のグループを含むＭ本のデータ線と、走査線と、前記Ｍ本のデータ線と前記走査線との各交差に設けられる画素回路と、を有する電気光学装置において、前記Ｋ本のデータ線に対応して設けられ、前記Ｋ本のデータ線に供給されるデータ電圧が時分割多重された映像信号が供給される信号線と、前記Ｋ本のデータ線の中から、前記信号線に供給されている映像信号の供給先となる少なくとも１本のデータ線を、対応する系列の選択信号に応じて選択する選択回路と、を有し、前記選択回路は、各々に異なる系列の選択信号が与えられる第１から第Ｋ系列の第１選択信号線と、第１から第Ｋ系列の第２選択信号線と、前記Ｍ本のデータ線に対応して設けられ、前記第１から第Ｋ系列の第２選択信号線のうち対応するデータ線の系列に対応する前記第２選択信号線から与えられる選択信号に応じて前記信号線と前記対応するデータ線との接続又は非接続を切り替えるＭ個のスイッチと、バッファー回路群と、を有し、前記バッファー回路群は、前記各系列に各々対応するＫ個のバッファー回路を含み、前記Ｋ個のバッファー回路のうちの第ｋ系列のバッファー回路の入力端は第ｋ系列の前記第１選択信号線に接続され、前記第ｋ系列のバッファー回路の出力端は第ｋ系列の前記第２選択信号線に接続される。なお、Ｋは２以上の整数であり、ＭはＫよりも大きい整数であり、ｋは１〜Ｋの整数の何れかである。

本開示の第１実施形態に係る電気光学装置の説明図である。 本開示の第１実施形態に係る電気光学装置の構成例を示すブロック図である。 選択回路の構成例を示すブロック図である。 選択回路に含まれるバッファー回路群及びスイッチアレイの構成例を示すブロック図である。 バッファー回路群におけるバッファー回路の配置順序に起因する効果の説明図である。 バッファー回路の出力の遅延差を示す図である。 バッファー回路の出力の遅延のばらつきを示す図である。 遅延差に基づくバッファー回路のグループ分けの説明図である。 本開示の第２実施形態に係る電気光学装置の選択回路の構成例を示すブロック図である。 本開示の第３実施形態に係る電気光学装置の選択回路の構成例を示すブロック図である。 本開示の第４実施形態に係る電気光学装置の選択回路の構成例を示すブロック図である。 変形例１の選択回路の構成例を示すブロック図である。 変形例１の選択回路の構成例を示すブロック図である。 電子機器の一例を示す説明図である。 電子機器の他の例を示す説明図である。 電子機器の他の例を示す説明図である。

以下、図面を参照して本開示の実施形態を説明する。以下に述べる実施形態には技術的に好ましい種々の限定が付されている。しかし、本開示の実施形態は、以下に述べる形態に限られるものではない。

＜第１実施形態＞
図１は、本開示の第１実施形態に係る電気光学装置１の説明図である。電気光学装置１は、デマルチプレックス駆動の電気光学装置である。図１は、電気光学装置１に対する信号伝送系の構成を示す。電気光学装置１は、電気光学パネル１００と、ドライバーＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等の駆動用集積回路２００と、フレキシブル回路基板３００とを有する。

電気光学パネル１００は、駆動用集積回路２００が搭載されるフレキシブル回路基板３００に接続される。また、電気光学パネル１００は、フレキシブル回路基板３００及び駆動用集積回路２００を介して、図示しないホストＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）装置に接続される。駆動用集積回路２００は、映像信号及び駆動制御のための各種の制御信号をホストＣＰＵ装置からフレキシブル回路基板３００を介して受信し、フレキシブル回路基板３００を介して電気光学パネル１００を駆動する装置である。駆動制御のための各種の制御信号には、デマルチプレックス駆動においてデータ線を選択するための選択信号が含まれる。

電気光学装置１は、液晶素子を用いて映像を表示する。例えば、電気光学装置１は、各画素の階調を指定する映像信号に基づくデータ電圧を、画素に対応する画素回路に供給することで、各画素回路が有する液晶の透過率をデータ電圧に基づく透過率に制御する。この結果、各画素の階調は、映像信号で指定される階調に設定される。

図２は、電気光学装置１の構成例を示すブロック図である。電気光学装置１は、電気光学パネル１００と、第１走査線駆動回路１１０Ｒ及び第２走査線駆動回路１１０Ｌと、選択回路１４０Ａと、信号生成部１５０と、実装端子群１６０とを有する。実装端子群１６０には、フレキシブル回路基板３００が接続される。

電気光学パネル１００は、Ｎ本の走査線１２０と、Ｍ本のデータ線１２２と、Ｎ本の走査線１２０とＭ本のデータ線１２２との各交差に配置されるＭ×Ｎ個の画素回路ＰＸと、を有する。走査線１２０の総数であるＮは２以上の整数である。本実施形態ではＮ＝１０８０である。また、データ線１２２の総数であるＭも２以上の整数であり、本実施形態では１９２０である。図２に示す例では、画素回路ＰＸは、縦１０８０行×横１９２０列の行列状に配置される。走査線１２０の数とデータ線１２２の数と画素回路ＰＸの数とは、図２に示す例に限定されない。以下では、図２の一番上側に記載された画素回路ＰＸの行を１行目とし、図２の一番右側に記載された画素回路ＰＸの列を１列目とする。また、以下では、ｎ行目の画素回路ＰＸに接続される走査線１２０は、ｎ行目の走査線１２０とも称され、ｍ列目の画素回路ＰＸに接続されるデータ線１２２は、ｍ列目のデータ線１２２とも称される。

Ｍ本のデータ線１２２は、例えば、第１系列から第Ｋ系列のＫ本のデータ線１２２を１つのグループとして複数のグループに分類される。但し、Ｋは２以上、且つＭよりも小さい整数である。本実施形態ではＫは８である。より詳細に説明すると、ｍ列目のデータ線１２２は、ｍを８で除算したときの剰余により第１から第８系列の８個の系列に区分けされる。なお、ｍは１から１９２０までの整数の何れかである。例えば、１列目のデータ線１２２は第１系列に、２列目のデータ線１２２は第２系列に、３列目のデータ線１２２は第３系列に、そして、４列目のデータ線１２２は第４系列に夫々区分けされる。また、５列目のデータ線１２２は第５系列に、６列目のデータ線１２２は第６系列に、７列目のデータ線１２２は第７系列に、そして、８列目のデータ線１２２は第８系列に夫々区分けされる。以下では、第１から第８系列の８本のデータ線１２２を含むグループのことをデータ線群と呼ぶ。本実施形態では、１９２０本のデータ線１２２は、２４０個のデータ線群に分類される。なお、Ｋは２以上の整数かつＭよりも小さい整数であれば８に限定されない。

Ｎ本の走査線１２０は、一端が第１走査線駆動回路１１０Ｒに接続され、他端が第２走査線駆動回路１１０Ｌに接続される。第１走査線駆動回路１１０Ｒ及び第２走査線駆動回路１１０Ｌは、信号生成部１５０から与えられるクロック信号、スタートパルス信号、イネーブル信号に応じて、映像信号の供給対象の行を選択する走査信号を出力する。信号生成部１５０は、第１走査線駆動回路１１０Ｒ及び第２走査線駆動回路１１０Ｌと実装端子群１６０とに接続される。信号生成部１５０は、実装端子群１６０及びフレキシブル回路基板３００を介して駆動用集積回路２００から与えられる制御信号に応じて上記信号を生成する。本実施形態では、Ｎ本の走査線１２０の各々を順次選択する駆動回路を第１走査線駆動回路１１０Ｒと第２走査線駆動回路１１０Ｌとを設けたが、何れか１つの走査線回路で実装してもよい。

電気光学パネル１００には、２４０個のデータ線群の各々に対応して信号線１７０−１〜１７０−２４０が設けられる。図２では、１列目から８列目のデータ線１２２を含むデータ線群に対応する信号線１７０−１、及び１９１３列目から１９２０列目のデータ線１２２を含むデータ線群に対応する信号線１７０−２４０のみが図示されている。以下では、信号線１７０−１〜１７０−２４０の各々を区別する必要がない場合には、信号線１７０と表記する。信号線１７０は、実装端子群１６０と選択回路１４０Ａとに接続される。信号線１７０には、フレキシブル回路基板３００及び実装端子群１６０を介して駆動用集積回路２００から映像信号が与えられる。例えば、信号線１７０−１には、１列目から８列目のデータ線１２２に供給されるデータ電圧を時分割多重化した映像信号ＶＩＤ１が与えられる。また、信号線１７０−２４０には、１９１３列目から１９２０列目のデータ線１２２に供給するデータ電圧を時分割多重化した映像信号ＶＩＤ２４０が与えられる。

選択回路１４０Ａには、映像信号の他に、第１から第８系列の各系列を選択する選択信号ＳＥＬ１〜ＳＥＬ８がフレキシブル回路基板３００及び実装端子群１６０を介して駆動用集積回路２００から与えられる。選択回路１４０Ａは、２４０個のデータ線群の各々について、データ線群に対応する信号線１７０に供給されている映像信号の供給先となる１本のデータ線１２２を、系列の選択信号ＳＥＬ１〜ＳＥＬ８に応じて選択する。以下では、ｍ列目のデータ線１２２に出力される映像信号をＳｍと表記する。図３は、選択回路１４０Ａの構成例を示すブロック図である。図３に示すように、選択回路１４０Ａは第１選択信号線群１４１０と、第２選択信号線群１４２０と、バッファー回路群１４３０Ａ−１〜１４３０Ａ−３と、スイッチアレイ１４４０Ａ−１〜１４４０Ａ−６と、第２選択信号線群１４２０の分離部１４５０とを有する。

第１選択信号線群１４１０は、各々に異なる系列の選択信号が与えられる第１から第８系列の合計８本の第１選択信号線を含む。図３では詳細な図示を省略したが、本実施形態では、第１選択信号線の右端部が入力端であり、当該入力端は実装端子群１６０に接続されている。以下では、第ｋ系列に対応する第１選択信号線、即ち選択信号ＳＥＬｋが供給される第１選択信号線を第１選択信号線１４１０（ｋ）と表記する場合がある。なお、ｋは１から８の整数のうちの何れかである。図３に示すように、第１選択信号線１４１０（１）〜１４１０（８）の各々は、互いに平行に配線されている。本実施形態では、第１選択信号線１４１０（１）〜１４１０（８）の各々は走査線１２０と平行に配線されている。なお、第１選択信号線１４１０（ｋ）の入力端は、レベルシフト回路及びバッファー回路を介して実装端子群１６０に接続されてもよい。

第２選択信号線群１４２０は、第１から第８系列の合計８本の第２選択信号線を含む。以下では、第ｋ系列の第２選択信号線を第２選択信号線１４２０（ｋ）と表記する場合がある。図３に示すように、第２選択信号線１４２０（１）〜１４２０（８）の各々は互いに平行に配線されている。また、第１選択信号線１４１０（ｋ）と第２選択信号線１４２０（ｋ）とは互いに平行に配線されている。第２選択信号線群１４２０は、第２選択信号線群１４２０の分離部１４５０よって、８×２×２＝３２本のデータ線１２２毎に分離されている。

選択回路１４０Ａは、２４０個のデータ線群の各々に一対一に対応する合計２４０個のスイッチアレイを有する。図３では、これら２４０個のスイッチアレイのうち、スイッチアレイ１４４０Ａ−１、１４４０Ａ−２、１４４０Ａ−３、１４４０Ａ−４、１４４０Ａ−５、及び１４４０Ａ−６が図示されている。図３に示す例では、スイッチアレイ１４４０Ａ−１は、１列目から８列目のデータ線１２２を含むデータ線群に対応し、スイッチアレイ１４４０Ａ−２は、９列目から１６列目のデータ線１２２を含むデータ線群に対応する。以下では、２４０個のスイッチアレイの各々を区別する必要がない場合には、スイッチアレイ１４４０Ａと表記する。スイッチアレイ１４４０Ａの詳細については後に明らかする。

また、本実施形態の選択回路１４０Ａでは、２つのスイッチアレイ１４４０Ａに対してバッファー回路群が１つ設けられる。本実施形態では、１つのスイッチアレイ１４４０Ａに対して１つのデータ線群が対応し、１つのデータ線群には８本のデータ線１２２が含まれるのであるから、バッファー回路群は８×２＝１６本のデータ線１２２毎に設けられる。選択回路１４０Ａは２４０個のスイッチアレイ１４４０Ａを有するのであるから、選択回路１４０Ａは１２０個のバッファー回路群を有する。図３では、これら１２０個のバッファー回路群のうち、バッファー回路群１４３０Ａ−１、バッファー回路群１４３０Ａ−２及びバッファー回路群１４３０Ａ−３が図示されている。図３に示す例では、バッファー回路群１４３０Ａ−１は、スイッチアレイ１４４０Ａ−１及びスイッチアレイ１４４０Ａ−２に対応する。以下では、１２０個のバッファー回路群の各々を区別する必要がない場合には、バッファー回路群１４３０Ａと表記する。

バッファー回路群１４３０Ａには、高電位電源ＶＤＤＸと低電位電源ＶＳＳＸの電位差が動作電圧として供給される。図３に示すように、高電位電源ＶＤＤＸ及び低電位電源ＶＳＳＸは、第１走査線駆動回路１１０Ｒ及び第２走査線駆動回路１１０Ｌに動作電圧を供給する高電位電源ＶＤＤＹ及び低電位電源ＶＳＳＹとは分離されている。バッファー回路群１４３０Ａの詳細については後に明らかする。

図４は、バッファー回路群１４３０Ａ及びスイッチアレイ１４４０Ａの構成例を示すブロック図である。なお、図４では、バッファー回路群１４３０Ａ−１、スイッチアレイ１４４０Ａ−１及びスイッチアレイ１４４０Ａ−２の構成が図示されている。バッファー回路群１４３０Ａ−１は、第１から第８系列の各系列に一対一に対応する８個のバッファー回路を含む。図４におけるバッファー回路ＢＵＦｋは第ｋ系列に対応するバッファー回路である。以下では、バッファー回路ＢＵＦ１〜ＢＵＦ８の各々を区別する必要がない場合には、バッファー回路ＢＵＦと表記する。バッファー回路ＢＵＦは、直列に接続されたインバーターＩＮＶ１及びインバーターＩＮＶ２により構成される。バッファー回路ＢＵＦｋの入力端、即ちインバーターＩＮＶ１の入力端は第１選択信号線１４１０（ｋ）に接続される。バッファー回路ＢＵＦｋの出力端、即ちインバーターＩＮＶ２の出力端は第２選択信号線１４２０（ｋ）に接続される。前述したように、選択回路１４０Ａには１２０個のバッファー回路群１４３０Ａが含まれ、１つのバッファー回路群１４３０Ａには８個のバッファー回路ＢＵＦが含まれる。従って、選択回路１４０Ａには、９６０個のバッファー回路ＢＵＦが含まれる。

図４に示すように、１つのスイッチアレイ１４４０Ａには、当該スイッチアレイ１４４０Ａに対応するデータ線群に含まれる第１から第８系列の合計８本のデータ線１２２の各々に対応して設けられるスイッチＳＷ１〜ＳＷ８が含まれる。以下、スイッチＳＷ１〜ＳＷ８の各々を区別する必要がない場合には、スイッチＳＷと表記する。前述したように、選択回路１４０Ａには、２４０個のスイッチアレイ１４４０Ａが含まれ、１つのスイッチアレイ１４４０Ａには８個のスイッチＳＷが含まれる。従って、選択回路１４０Ａには、８×２４０＝１９２０個、即ちデータ線１２２の総数と同数のスイッチＳＷが含まれる。選択回路１４０Ａに含まれる１９２０個のスイッチＳＷの各々には、対応するデータ線１２２の系列に対応する第２選択信号線から与えられる選択信号に応じて信号線１７０と当該データ線１２２との接続又は非接続を切り替える。

本実施形態では、スイッチＳＷはＮチャンネルトランジスターである。１つのバッファー回路で複数のスイッチＳＷを駆動する場合には、スイッチング速度確保のために、バッファー回路を構成する最終段のインバーターのトランジスターの能力はスイッチＳＷのトランジスターのゲート容量や第２選択信号線の寄生容量を考慮した駆動能力を持たせる。例えば、チャネル長が同じであるならば、バッファー回路を構成する最終段のインバーターのトランジスターのチャネル幅は、バッファー回路が制御するスイッチＳＷのチャネル幅ｘスイッチ数のおおむね１／８以上にする態様がよい。スイッチＳＷｋの一端は、当該スイッチＳＷｋを含むスイッチアレイ１４４０Ａに対応するデータ線群に含まれる８本のデータ線１２２のうちの第ｋ系列のデータ線１２２に接続される。例えば、スイッチアレイ１４４０Ａ−１のスイッチＳＷｋの一端はｋ列目のデータ線１２２に接続される。スイッチＳＷｋの他端は、上記データ線群に対応する信号線１７０に共通接続される。例えば、スイッチアレイ１４４０Ａ−１のスイッチＳＷｋの他端は信号線１７０−１に共通接続される。そして、スイッチＳＷｋのゲート電極は第２選択信号線１４２０（ｋ）に接続される。第２選択信号線１４２０（ｋ）を介してスイッチＳＷｋのゲートに与えられる選択信号がハイレベルになると、スイッチＳＷｋはオンとなり、当該スイッチＳＷｋに対応する第ｋ系列のデータ線１２２に映像信号が供給される。なお、スイッチＳＷはＮチャンネルトランジスターに限定されない。例えばＣＭＯＳ構成であってもよい。その場合、第２選択信号線群はＮチャンネルトランジスターとＰチャンネルトランジスターを制御する一対の信号線をＫ個、すなわち２ｘＫ本有する信号線群となる。

本実施形態において第２選択信号線群１４２０を第１選択信号線群１４１０と平行に配置した理由は、１２０個のバッファー回路群１４３０Ａの各々におけるバッファー回路ＢＵＦｋの出力端を効率良く第２選択信号線１４２０（ｋ）に接続するためである。本実施形態では、複数のバッファー回路群１４３０Ａの各々におけるバッファー回路ＢＵＦｋの出力端が第２選択信号線１４２０（ｋ）に接続されているため、バッファー回路ＢＵＦｋの駆動負荷となる配線容量は当該バッファー回路ＢＵＦｋが何れのバッファー回路群１４３０Ａに属するかによらず略等しくなる。このため、本実施形態では、配線容量のばらつきに起因する表示ムラの発生が抑制される。また、本実施形態の選択回路１４０Ａでは、第２選択信号線１４２０（ｋ）とスイッチＳＷｋとを接続する支線及び第２選択信号線１４２０（ｋ）とバッファー回路ＢＵＦｋとを接続する支線は、第２選択信号線１４２０（ｋ）に沿って一方の方向に信号線１７０が配置され、他方の方向に他の系列の支線が配置されることが好ましい。このようにすると、第２選択信号線の支線と信号線１７０との容量結合に起因する第２選択信号線の支線の電位変動に応じた信号線１７０の電位変動が系列間で略均等になり、容量結合に起因する表示ムラが抑制される。

また、第２選択信号線１４２０（ｋ）には複数のバッファー回路群１４３０Ａの各々におけるバッファー回路ＢＵＦｋの出力端が接続されているので、バッファー回路ＢＵＦｋを構成するトランジスターの特性のばらつきに起因するバッファー回路ＢＵＦｋの出力の遅延のばらつきが平均化される。このため、本実施形態によれば、複数のバッファー回路群１４３０Ａの各々におけるバッファー回路ＢＵＦｋの出力端を互いに接続しない場合に比較して表示ムラの発生が抑制される。この表示ムラの典型例としては縦スジムラが挙げられる。このように、第２選択信号線は遅延のばらつきを平均化し補正する役割を担うので、第２選択信号線の配線幅は第１選択信号線の配線幅より小さいことが好ましい。このようにするとバッファー回路ＢＵＦｋからスイッチＳＷｋまでの結線領域をコンパクトに形成することができる。

また、バッファー回路群１４３０Ａにおけるバッファー回路ＢＵＦ１〜ＢＵＦ８の並び順は、図４に示すように、第１選択信号線群１４１０の入力端に近い側、即ち右側から順にバッファー回路ＢＵＦ１、バッファー回路ＢＵＦ３、バッファー回路ＢＵＦ５、バッファー回路ＢＵＦ７、バッファー回路ＢＵＦ２、バッファー回路ＢＵＦ４、バッファー回路ＢＵＦ６、そして、バッファー回路ＢＵＦ８となっている。ここで、図５に示すようにバッファー回路ＢＵＦ１〜ＢＵＦ８を系列順に並べて構成したバッファー回路群１４３０Ｂを有する選択回路１４０Ｂを想定する。選択回路１４０Ｂでは、図中の点線で囲った部分において、バッファー回路ＢＵＦｋと第２選択信号線１４２０（ｋ）とを接続する支線１４２２と、スイッチＳＷｋと第２選択信号線１４２０（ｋ）とを接続する支線１４２４と、で配線容量が形成される。このため、選択回路１４０Ｂでは、バッファー回路ＢＵＦの駆動負荷となる配線容量が系列毎に異なることとなる。バッファー回路ＢＵＦの駆動負荷が系列毎に異なると、スイッチＳＷを制御するタイミングが系列毎に異なることとなり、表示ムラが発生する。本実施形態では、図４に示すようにバッファー回路ＢＵＦ１〜ＢＵＦ８が配列されているので、各系列の配線寄生容量が略等しくなり、スイッチＳＷの制御タイミングは系列によらず略等しくなる。このように、本実施形態によれば、バッファー回路ＢＵＦの駆動負荷のばらつきを軽減し、駆動負荷のばらつきに起因する表示ムラの発生を回避できる。図５のバッファー回路ＢＵＦ１〜ＢＵＦ８が配列において、系列毎の配線容量を略等しくするには支線１４２２について、第２選択信号線との接続点より更にスイッチＳＷ側へ延長し、１４２４とについて、第２選択信号線との接続点より更にバッファー回路ＢＵＦ側へ延長する構成が考えられる。しかし、支線１４２２、支線１４２４配線間隔が密になるので配線容量が大きくなってしまう。つまりバッファー回路ＢＵＦの駆動負荷が大きくなる問題がある。

第１選択信号線１４１０（ｋ）を介して伝送される信号には、第１選択信号線１４１０（ｋ）の配線抵抗及び駆動負荷に応じて、第１選択信号線１４１０（ｋ）の入力側と末端側とで遅延を生じる。また、バッファー回路ＢＵＦのインバーターＩＮＶ１及びインバーターＩＮＶ２による遅延も存在する。例えば、図６に示すように、第１系列の選択信号ＳＥＬ１に関しては、１列目のデータ線１２２に対応するバッファー回路ＢＵＦの出力の遅延ＴＤ１に比較して、１７列目のデータ線１２２に対応するバッファー回路ＢＵＦの出力の遅延ＴＤ１７は大きくなる。以降、１９０５列目のデータ線１２２に対応するバッファー回路ＢＵＦまで第１系列のバッファー回路ＢＵＦの遅延は大きくなってゆく。バッファー回路ＢＵＦの出力の遅延の変化は、巨視的にみれば、図７のグラフＧ０１に示すように、第１選択信号線の入力橋に近い側では急峻で、入力端から遠い側では穏やかになる。以下では、１つの系列に対応する複数のバッファー回路ＢＵＦについて巨視的に見た出力の遅延の相違を遅延差と呼ぶ。

上記遅延差がある状況下で第ｋ系列に対応する複数のバッファー回路ＢＵＦの各々の出力端を第２選択信号線１４２０（ｋ）に接続すると、上記遅延差を主因として、大きな貫通電流が流れ、バッファー回路ＢＵＦにおいて電圧降下が生じる。例えば、図６に示す例では、１列目のデータ線１２２に対応するバッファー回路群１４３０Ａのバッファー回路ＢＵＦ１の出力と１９０５列目のデータ線１２２に対応するバッファー回路群１４３０Ａのバッファー回路ＢＵＦ１の出力とが相違する期間Ｔ１及び期間Ｔ２において貫通電流が流れ得る。これに対して、本実施形態では、第２選択信号線群１４２０は分離部１４５０により分離されているので、遅延差の近いバッファー回路ＢＵＦでグループが形成される。このため、貫通電流が減少し、バッファー回路ＢＵＦにおける電圧降下の発生を抑制することができる。その結果、データ線１２２への書き込み能力の低下を抑制し、同時にスイッチＳＷのオフ電位を保つことができる。

一方、バッファー回路ＢＵＦの出力の遅延を微視的にみた場合、バッファー回路ＢＵＦの出力の遅延には、バッファー回路ＢＵＦを構成するトランジスターの特性のばらつきに起因するばらつきが発生する。それらを誇張して示したのが図７のグラフＧ０２である。電気光学パネル１００において互いに近接した複数のデータ線１２２に対応するバッファー回路ＢＵＦに出力の遅延のばらつきがあると、典型的には縦スジムラとなって視認されやすく、また、外部回路による補正も困難である。これに対して、本実施形態では、図８に示すように、出力の遅延差が近いバッファー回路ＢＵＦ同士で第１グループ、第２グループ、第３グループ、第４グループ及び第５グループが形成され、グループ内で遅延のばらつきが平均化される。このように、本実施形態では、バッファー回路ＢＵＦの出力の遅延のばらつきが補正されるので、当該ばらつきに起因する縦スジムラの発生が抑制される。また、出力の遅延差が近いバッファー回路ＢＵＦ同士がグルーピングされるので、外部回路により映像信号に補正を施すことも容易になる。

また、バッファー回路ＢＵＦの消費電力費は大きく、スイッチング時には電源ノイズが発生する。しかし、本実施形態では、バッファー回路ＢＵＦに動作電圧を供給する高電位電源ＶＤＤＸ及び低電位電源ＶＳＳＸと、第１走査線駆動回路１１０Ｒ及び第２走査線駆動回路１１０Ｌに動作電圧を供給する高電位電源ＶＤＤＹ及びＶＳＳＹとが、電気光学パネル１００内で分離されている。このため、バッファー回路ＢＵＦの動作に伴うノイズが走査線電位に重畳されることはなく、走査線１２０の選択電位が安定化する。従って、画素回路ＰＸへの信号書き込み能力が損なわれることはない。また、走査線１２０の保持電位が安定化するので画素リークが発生せず、良好な表示が実現される。

本実施形態の電気光学装置１によれば以下の４つの効果が奏される。
第１の効果は、スイッチＳＷ毎にバッファー回路ＢＵＦを配置せず、複数のスイッチＳＷをより少ない数のバッファー回路ＢＵＦにより駆動するという構成から導かれる効果である。具体的には、高精細化及び狭ピッチ化への対応の際にバッファー回路ＢＵＦの配置が容易になる。また、複数のバッファー回路ＢＵＦにより同系列に属する複数のスイッチＳＷが駆動されるので、バッファー回路ＢＵＦの出力の遅延のばらつきが補正され、表示ムラの発生が抑制される。つまり、本実施形態によれば、表示ムラの発生を回避しつつ高精細化及び狭ピッチ化への対応が可能となる。

第２の効果は、分離部１４５０により第２選択信号線群１４２０が分離されているという構成により導かれる効果である。具体的には、バッファー回路ＢＵＦの出力の遅延差に起因する貫通電流の発生が抑制され、バッファー回路ＢＵＦにおける電圧降下が抑制される。バッファー回路ＢＵＦにおける電圧降下が抑制されるので、データ線１２２への書き込み能力の低下が抑制される。また、スイッチＳＷのオフを保ち、意図しないリークの発生を回避できる。

第３の効果は、バッファー回路群１４３０Ａにおいて第Ｉ系列のバッファー回路ＢＵＦの隣に第Ｊ系列のバッファー回路ＢＵＦが配置されるという構成により導かれる効果である。なお、Ｉ及びＪは１〜Ｋの範囲の整数であり、且つＩとＪの差は１より大きい。この構成により、電気光学装置１では、各系列における第２選択信号線の配線寄生容量が略等しくなり、当該配線寄生要領のばらつきに起因する表示ムラの発生が抑制される。

第４の効果は、第１走査線駆動回路１１０Ｒ及び第２走査線駆動回路１１０Ｌに動作電圧を供給する高電位電源ＶＤＤＹ及び低電位電源ＶＳＳＹと、バッファー回路ＢＵＦに動作電圧を供給する高電位電源ＶＤＤＸ及び低電位電源ＶＳＳＸとが電気光学パネル１００内で分離されているという構成から導かれる効果である。この構成により、バッファー回路ＢＵＦの電源ノイズが走査線電位に重畳されず、走査線１２０の選択電位が安定化し、画素の信号書き込み能力が損なわれない。また、この構成により、走査線１２０の保持電位が安定化し、画素リークの発生が抑止され良好な表示が実現される。

＜その他の実施形態＞
第１実施形態では、Ｍ本のデータ線１２２は第１から第８系列に区分される８本のデータ線１２２を１グループとする複数のグループにグループ分けされた。そして、第１から第８の各系列に各々対応する８個のバッファー回路ＢＵＦを含むバッファー回路群１４３０Ａが８×２本のデータ線１２２毎に設けられた。しかし、データ線１２２の系列数Ｋは８に限定される訳ではない。

図９は、本開示の第２実施形態の選択回路１４０Ｃの構成例を示す図である。選択回路１４０Ｃと選択回路１４０Ａとの相違点は次の通りである。第１の相違点は、選択回路１４０ＣではＫが１２である点である。Ｋが１２であるため、選択回路１４０Ｃは、各々が１２個のスイッチＳＷを含むスイッチアレイ１４４０Ｂを１６０個有する。図９では１６０個のスイッチアレイ１４４０Ｂのうちの５個が図示されている。図９に示すように、選択回路１４０Ｃにおいても、２つのスイッチアレイ１４４０Ｂに対して、バッファー回路ＢＵＦ１〜ＢＵＦ１２を含むバッファー回路群が１つ設けられる。従って選択回路１４０Ｃは８０個のバッファー回路群を有する。選択回路１４０Ｃに含まれるスイッチの総数は１２×１６０＝１９２０であり、選択回路１４０Ｃに含まれるバッファー回路ＢＵＦの総数は１２×１６０／２＝９６０である。本実施形態によれば、表示ムラの発生を回避しつつ高精細化及び狭ピッチ化への対応が可能となる。

また、データ線の系列数がＫであり、バッファー回路群をＫ×Ｐ本のデータ線毎に設ける場合におけるＰの値は２に限定される訳ではない。図１０は、本開示の第３実施形態の選択回路１４０Ｄの構成例を示す図である。選択回路１４０Ｄでは、Ｋは８であり、Ｐは４である。選択回路１４０Ｄは選択回路１４０Ａと同様に２４０個のスイッチアレイ１４４０Ａを含み、４つのスイッチアレイ１４４０Ａに対して、８個のバッファー回路ＢＵＦを含むバッファー回路群を１つ有する。従って、選択回路１４０Ｄに含まれるバッファー回路ＢＵＦの総数は、８×２４０／４＝４８０個である。選択回路１４０Ｄに含まれるバッファー回路ＢＵＦの総数は、選択回路１４０Ａ又は選択回路１４０Ｃに含まれるバッファー回路ＢＵＦの総数よりも少ないため、第３実施形態によれば、第１実施形態及び第２実施形態に比較して高精細化及び狭ピッチ化への対応が容易になる。

図１１は、本開示の第４実施形態の選択回路１４０Ｅの構成例を示す図である。選択回路１４０Ｅでは、Ｋは１２であり、Ｐは３である。選択回路１４０Ｅは選択回路１４０Ｃと同様に１６０個のスイッチアレイ１４４０Ｂを含み、３つのスイッチアレイ１４４０Ｂに対して、１２個のバッファー回路ＢＵＦを含むバッファー回路群を１つ有する。従って、選択回路１４０Ｅに含まれるバッファー回路ＢＵＦの総数は、１２×１６０／３＝６４０個である。選択回路１４０Ｅに含まれるバッファー回路ＢＵＦの総数は、選択回路１４０Ａ又は選択回路１４０Ｃに含まれるバッファー回路ＢＵＦの総数よりも少ないため、第４実施形態によっても、第１実施形態及び第２実施形態に比較して高精細化及び狭ピッチ化への対応が容易になる。

＜変形例＞
以上に例示した各形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は、相互に矛盾しない範囲で適宜に併合され得る。
＜変形例１＞
上記第１、第２、第３及び第４実施形態では、Ｋ×Ｐ×２本のデータ線毎に第２選択信号線群１４２０の分離部１４５０が設けられた。しかし、Ｋ×Ｐ×Ｑ本のデータ線毎に第２選択信号線群１４２０の分離部１４５０を設ける場合におけるＱの値は２に限定される訳ではなく、２以上の整数であればよい。図１２は、Ｋ＝８、Ｐ＝２、及びＱ＝４の場合の選択回路１４０Ｆの構成例を示すブロック図である。なお、図１２では、スイッチアレイはＳＷＡＲと表記される。Ｑの値は、第２選択信号線群１４２０の分離部１４５０でグループ分けされる複数のバッファー回路ＢＵＦの出力の遅延差のばらつきの大きさが所定範囲に収まるように適宜設定されればよい。なお、バッファー回路ＢＵＦの出力の遅延差及びバッファー回路ＢＵＦにける電圧降下を無視できる場合には第２選択信号線群１４２０の分離部１４５０を省略してもよい。

また、電気光学装置全体でＱの値が一定である必要はない。具体的には、第１選択信号線の入力端に近い側と遠い側とでＱの値が異なっていてもよい。図１３は、第１選択信号線の入力端に近い側のから遠い側に向かうにつれてＱ＝２→２→４→４とＱの値が大きくなるように構成された選択回路１４０Ｇの構成例を示すブロック図ある。なお、図１３では、スイッチアレイはＳＷＡＲと表記される。図７に示したように、第１選択信号線の入力端から遠い側におけるバッファー回路ＢＵＦの出力の遅延差は、当該入力端から近い側におけるバッファー回路ＢＵＦの出力の遅延差よりも小さくなる。このため、第１選択信号線の入力端から遠い側では、出力を平均化するバッファー回路ＢＵＦの数が多くなっても特段の問題は生じ難い。これを踏まえて、図１３に示す例では、第１選択信号線の入力端に近い側のから遠い側に向かうにつれてＱの値が大きくなるように第２選択信号線群１４２０の分離部１４５０が設けられている。

＜変形例２＞
上記第１実施形態では、第Ｉ系列のバッファー回路ＢＵＦの隣に第Ｊ系列のバッファー回路ＢＵＦが配置され、ＪとＩの差は１より大きかった。しかし、ＪとＩの差が１より大きいことは必須ではない。また、上記第１実施形態では、バッファー回路ＢＵＦの電源と走査線駆動回路の電源とが分離されていたが、両電源の分離も必須ではない。

＜変形例３＞
上述した第１、第２、第３及び第４実施形態においては、電気光学装置として液晶を用いた装置を例示したが、本開示はこれに限定されない。即ち、電気エネルギーによって光学特性が変化する電気光学材料を用いる電気光学装置であればよい。なお、電気光学材料とは、電流信号又は電圧信号等の電気信号の供給によって透過率や輝度といった光学的特性が変化する材料である。例えば、有機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｓｅｎｔ）、無機ＥＬや発光ポリマーなどの発光素子を用いた表示パネルに対しても上述した各実施形態と同様に本開示が適用され得る。

また、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを電気光学材料として用いた電気泳動表示パネルに対しても上述した各実施形態と同様に本開示が適用され得る。更に、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学材料として用いたツイストボールディスプレイパネルに対しても上述した各実施形態と同様に本開示が適用され得る。黒色トナーを電気光学材料として用いたトナーディスプレイパネルなど各種の電気光学装置に対しても上述した各実施形態と同様に本開示が適用され得る。

＜応用例＞
本開示は、各種の電子機器に利用され得る。図１４から図１６は、本開示の適用対象となる電子機器の具体的な形態を例示するものである。

図１４は、電子機器の一例を示す説明図である。なお、図１４は、電気光学装置１を採用した可搬型のパーソナルコンピューター２０００の斜視図である。パーソナルコンピューター２０００は、各種の画像を表示する電気光学装置１と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを有する。

図１５は、電子機器の他の例を示す説明図である。なお、図１５は、携帯電話機３０００の斜視図である。携帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２と、各種の画像を表示する電気光学装置１とを有する。スクロールボタン３００２を操作することによって、電気光学装置１に表示される画面がスクロールされる。

図１６は、電子機器の他の例を示す説明図である。なお、図１６は、電気光学装置１を採用した投射型表示装置４０００の構成を示す模式図である。投射型表示装置４０００は、例えば、３板式のプロジェクターである。図１６に示す電気光学装置１Ｒは、赤色の表示色に対応する電気光学装置１であり、電気光学装置１Ｇは、緑の表示色に対応する電気光学装置１であり、電気光学装置１Ｂは、青色の表示色に対応する電気光学装置１である。

即ち、投射型表示装置４０００は、赤、緑及び青の表示色に各々対応する３個の電気光学装置１Ｒ、１Ｇ、１Ｂを有する。照明光学系４００１は、光源である照明装置４００２からの出射光のうち赤色成分ｒを電気光学装置１Ｒに供給し、緑色成分ｇを電気光学装置１Ｇに供給し、青色成分ｂを電気光学装置１Ｂに供給する。各電気光学装置１Ｒ、１Ｇ、１Ｂは、照明光学系４００１から供給される各単色光を表示画像に応じて変調するライトバルブ等の光変調器として機能する。投射光学系４００３は、各電気光学装置１Ｒ、１Ｇ、１Ｂからの出射光を合成して投射面４００４に投射する。即ち、本開示は、液晶プロジェクターにも適用可能である。

なお、本開示が適用される電子機器としては、図１、及び図１４から図１６に例示した機器のほか、携帯情報端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）が挙げられる。その他にも、デジタルスチルカメラ，テレビ，ビデオカメラ，カーナビゲーション装置，車載用の表示器（インパネ），電子手帳，電子ペーパー，電卓，ワードプロセッサー，ワークステーション，テレビ電話，ＰＯＳ端末が挙げられる。更に、プリンター，スキャナー，複写機，ビデオプレーヤー，タッチパネルを備えた機器等などが挙げられる。

＜実施形態及び各変形例の少なくとも１つから把握される態様＞
本開示は、上述した実施形態及び変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の態様で実現することができる。例えば、本開示は、以下の態様によっても実現可能である。以下に記載した各態様中の技術的特徴に対応する上記実施形態中の技術的特徴は、本開示の課題の一部又は全部を解決するために、或いは本開示の効果の一部又は全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。

本開示の電気光学装置は、第１から第Ｋ系列に区分されるＫ本のデータ線を１グループとする複数のグループを含むＭ本のデータ線と、走査線と、前記Ｍ本のデータ線と前記走査線との各交差に設けられる画素回路と、を有する。Ｋは２以上の整数であり、ＭはＫよりも大きい整数である。また、本開示の電子光学機器は、前記Ｋ本のデータ線に対応して設けられ、前記Ｋ本のデータ線に供給されるデータ電圧が時分割多重された映像信号が供給される信号線と、前記Ｋ本のデータ線の中から、前記信号線に供給されている映像信号の供給先となる少なくとも１本のデータ線を、対応する系列の選択信号に応じて選択する選択回路と、を有する。前記選択回路は、各々に異なる系列の選択信号が与えられる第１から第Ｋ系列の第１選択信号線と、第１から第Ｋ系列の第２選択信号線と、を有する。前記選択回路は、更に、前記Ｍ本のデータ線に対応して設けられ、前記第１から第Ｋ系列の第２選択信号線のうち対応するデータ線の系列に対応する前記第２選択信号線から与えられる選択信号に応じて前記信号線と前記対応するデータ線との接続又は非接続を切り替えるＭ個のスイッチと、バッファー回路群と、を有する。前記バッファー回路群は、前記各系列に各々対応するＫ個のバッファー回路を含む。前記Ｋ個のバッファー回路のうちの第ｋ系列のバッファー回路の入力端は第ｋ系列の前記第１選択信号線に接続され、前記第ｋ系列のバッファー回路の出力端は第ｋ系列の前記第２選択信号線に接続される。ｋは１〜Ｋまでの整数の何れかである。本態様によれば、スイッチ毎にバッファー回路を配置しないので、バッファー回路の配置が容易になり、高精細化及び狭ピッチ化への対応が可能となる。また、複数のバッファー回路により同系列に属する複数のスイッチが駆動されるので、当該複数のバッファー回路の出力の遅延のばらつきが補正され、表示ムラが抑制される。このように、本態様によれば、表示ムラの発生を回避しつつ高精細化及び狭ピッチ化への対応が可能となる。

より好ましい態様の電気光学装置においては、前記バッファー回路群は、Ｋ×Ｐ本のデータ線毎に設けられてもよい。なお、Ｐは２以上の整数である。本態様によれば、データ線の系列数Ｋに応じてＰの値を適切に設定することで、バッファー回路の配置を容易にしつつ、表示ムラの抑制を実現できる。

更に好ましい態様の電気光学装置においては、前記Ｋ系列の第２選択信号線を分割する分離部がＫ×Ｐ×Ｑ本のデータ線毎に設けられてもよい。なお、Ｑは２以上の整数である。本態様によれば、第２選択信号線群が適時分割されるので、バッファー回路の出力の遅延差による貫通電流が抑制され、バッファー回路の電圧降下が抑制される。

更に好ましい態様の電気光学装置においては、電気光学装置全体でＱの値が一定である必要はなく、前記第１選択信号線の入力端に近い側と遠い側とで前記Ｑの値が異なってもよい。具体的には、第１選択信号線の入力端に近い側のから遠い側に向かうにつれてＱの値を大きくすることで、バッファー回路間の貫通電流を効果的に抑制し、バッファー回路の電圧降下を効果的に抑制することが可能になる。また、バッファー回路群を単位とした映像補正等も対応しやすくなる。

更に好ましい態様の電気光学装置においては、前記バッファー回路群において、第Ｉ系列のバッファー回路の隣に第Ｊ系列のバッファー回路が配置されてもよい。なお、Ｉは１〜Ｋの整数の何れかであり、Ｊは＝１〜Ｋ、且つＩとの差が１より大きい整数である。本態様によれば、各系列における第２選択信号線の配線寄生容量が略等しくなり、表示ムラが抑制される。

更に好ましい態様の電気光学装置においては、前記走査線を駆動する走査線駆動回路の電源と前記バッファー回路群の電源とが分離されていてもよい。本態様によれば、バッファー回路の電源ノイズが走査線電位に重畳されず、走査線の選択電位が安定するので、画素の信号書き込み能力を損なわない。また、走査線の保持電位を安定するので、画素リークの発生が抑止され、良好な表示を実現できる。

また、本開示の電子機器は、上記何れかの態様の電気光学装置を有する。本態様によっても、表示ムラの発生を回避しつつ高精細化及び狭ピッチ化への対応が可能となる。

１、１Ｂ、１Ｇ、１Ｒ…電気光学装置、１００…電気光学パネル、１１０Ｒ…第１走査線駆動回路、１１０Ｌ…第２走査線駆動回路、１２０…走査線、１２２…データ線、１４０Ａ、１４０Ｂ、１４０Ｃ、１４０Ｄ、１４０Ｅ、１４０Ｆ、１４０Ｇ…選択回路、１５０…信号生成部、１６０…実装端子群、１７０…信号線、２００…駆動用集積回路、３００…フレキシブル回路基板、１４１０…第１選択信号線群、１４２０…第２選択信号線群、１４３０Ａ、１４３０Ｂ、１４３０Ｃ…バッファー回路群、１４４０Ａ、１４４０Ｂ…スイッチアレイ、ＢＵＦ、ＢＵＦ１〜ＢＵＦ８…バッファー回路、ＳＷ、ＳＷ１〜ＳＷ８…スイッチ、ＩＮＶ１，ＩＮＶ２…インバーター、１４５０…分離部、２０００…パーソナルコンピューター、２００１…電源スイッチ、２００２…キーボード、２０１０…本体部、３０００…携帯電話機、３００１…操作ボタン、３００２…スクロールボタン、４０００…投射型表示装置、４００１…照明光学系、４００２…照明装置、４００３…投射光学系、４００４…投射面、ＰＸ…画素回路。

Claims (7)

1. 第１から第Ｋ（Ｋは２以上の整数）系列に区分されるＫ本のデータ線を１グループとする複数のグループを含むＭ（ＭはＫよりも大きい整数）本のデータ線と、走査線と、前記Ｍ本のデータ線と前記走査線との各交差に設けられる画素回路と、を有する電気光学装置において、
   前記Ｋ本のデータ線に対応して設けられ、前記Ｋ本のデータ線に供給されるデータ電圧が時分割多重された映像信号が供給される信号線と、
   前記Ｍ本のデータ線の中から、前記信号線に供給されている映像信号の供給先となる少なくとも１本のデータ線を、対応する系列の選択信号に応じて選択する選択回路と、を有し、
   前記選択回路は、
   各々に異なる系列の選択信号が与えられる第１から第Ｋ系列の第１選択信号線と、
   第１から第Ｋ系列の第２選択信号線と、
   前記Ｍ本のデータ線に対応して設けられ、前記第１から第Ｋ系列の第２選択信号線のうち対応するデータ線の系列に対応する前記第２選択信号線から与えられる選択信号に応じて前記信号線と前記対応するデータ線との接続又は非接続を切り替えるＭ個のスイッチと、
   バッファー回路群と、を有し、
   前記バッファー回路群は、
   前記各系列に各々対応するＫ個のバッファー回路を含み、
   前記Ｋ個のバッファー回路のうちの第ｋ（ｋ＝１〜Ｋ）系列のバッファー回路の入力端は第ｋ系列の前記第１選択信号線に接続され、前記第ｋ系列のバッファー回路の出力端は第ｋ系列の前記第２選択信号線に接続される、
   電気光学装置。
2. 前記バッファー回路群は、Ｋ×Ｐ（Ｐは２以上の整数）本のデータ線毎に設けられる、請求項１に記載の電気光学装置。
3. 前記Ｋ系列の第２選択信号線を分割する分離部がＫ×Ｐ×Ｑ（Ｑは２以上の整数）本のデータ線毎に設けられる、請求項２に記載の電気光学装置。
4. 前記第１選択信号線の入力端に近い側と遠い側とで前記Ｑの値が異なる、請求項３に記載の電気光学装置。
5. 前記バッファー回路群において、第Ｉ（Ｉ＝１〜Ｋ）系列のバッファー回路の隣に第Ｊ（Ｊ＝１〜Ｋ、且つＩとＪの差は１より大きい）系列のバッファー回路が配置される、請求項１乃至４のうちの何れか１項に記載の電気光学装置。
6. 前記走査線を駆動する走査線駆動回路の電源と前記バッファー回路群の電源とが分離されている、請求項１乃至５のうちの何れか１項に記載の電気光学装置。
7. 請求項１乃至６のうちの何れか１項に記載の電気光学装置を有する電子機器。

Images