JP2021162939A - Communication program - Google Patents

Communication program Download PDF

Info

Publication number
JP2021162939A
JP2021162939A JP2020061546A JP2020061546A JP2021162939A JP 2021162939 A JP2021162939 A JP 2021162939A JP 2020061546 A JP2020061546 A JP 2020061546A JP 2020061546 A JP2020061546 A JP 2020061546A JP 2021162939 A JP2021162939 A JP 2021162939A
Authority
JP
Japan
Prior art keywords
switch
arithmetic processing
terminal
switching
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020061546A
Other languages
Japanese (ja)
Other versions
JP6795779B1 (en
Inventor
紳介 村上
Shinsuke Murakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Client Computing Ltd
Original Assignee
Fujitsu Client Computing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Client Computing Ltd filed Critical Fujitsu Client Computing Ltd
Priority to JP2020061546A priority Critical patent/JP6795779B1/en
Application granted granted Critical
Publication of JP6795779B1 publication Critical patent/JP6795779B1/en
Publication of JP2021162939A publication Critical patent/JP2021162939A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

To enable cable-less data transmission, thereby improving work efficiency.SOLUTION: An information processing system 1-1 includes an information processing apparatus 1a, a relay apparatus 1b, and an arithmetic processing apparatus group 1c including arithmetic processing apparatuses 1c-1, ..., 1c-n. The information processing apparatus 1a includes a control unit 1a1 and a storage unit 1a2. The relay apparatus 1b performs relay communication via an expansion bus between the information processing apparatus 1a and the arithmetic processing apparatus group 1c. The relay apparatus 1b includes one or a plurality of switches 1b2 and a switch control unit 1b1. The control unit 1a1 outputs a transfer instruction to transfer data to an arithmetic processing apparatus to which the data is to be written in the arithmetic processing apparatus group 1c, and transfers the data. The switch control unit 1b1 performs switch control of the switches 1b2 on the basis of the transfer instruction to set a data transfer path.SELECTED DRAWING: Figure 1

Description

本発明は、通信プログラムに関する。 The present invention relates to a communication program.

ホストＰＣ（Personal Computer）とコプロセッサ（co-processor）間の通信を、ＰＣＩｅ（Peripheral Component Interconnect Express：登録商標）等の拡張バスを用いて行う情報処理システムが開発されている。 An information processing system has been developed in which communication between a host PC (Personal Computer) and a co-processor is performed using an expansion bus such as PCIe (Peripheral Component Interconnect Express: registered trademark).

このような情報処理システムでは、コプロセッサにＯＳ（Operating System）イメージのデータを書き込む場合、ホストＰＣと、コプロセッサが搭載されたコプロボード（拡張ボード）とがケーブルで接続される。そして、ホストＰＣによってメモリから読み出されたＯＳイメージデータが、ケーブル経由でコプロボードへ転送される。 In such an information processing system, when writing OS (Operating System) image data to a coprocessor, a host PC and a copro board (expansion board) on which the coprocessor is mounted are connected by a cable. Then, the OS image data read from the memory by the host PC is transferred to the copro board via the cable.

関連技術としては、例えば、コネクタをケーブルの一端および外部メモリコントローラの一方に選択的に接続するバス切替スイッチを制御して通信を行う技術が提案されている。 As a related technique, for example, a technique has been proposed in which a bus changeover switch for selectively connecting a connector to one end of a cable and one of an external memory controller is controlled for communication.

特開２００８−３０４９８７号公報Japanese Unexamined Patent Publication No. 2008-304987

しかし、上記のような情報処理システムでは、コプロボードは複数台あるため、すべてのコプロボードにＯＳイメージデータを転送する場合、ケーブルを手作業によってコプロボードの台数分つなぎ替えることになり、作業効率が悪いという問題がある。 However, in the above information processing system, since there are multiple copro boards, when transferring OS image data to all copro boards, the cables must be manually reconnected for the number of copro boards, resulting in poor work efficiency. There's a problem.

１つの側面では、本発明は、ケーブルレスでのデータ転送を可能にして作業効率の向上を図った通信プログラムを提供することを目的とする。 On one aspect, it is an object of the present invention to provide a communication program that enables cableless data transfer and improves work efficiency.

上記課題を解決するために、通信プログラムが提供される。通信プログラムは、情報処理装置に設置されたコンピュータに、複数の演算処理装置を含む演算処理装置群のうちからデータ書き込み対象とする演算処理装置にデータ転送を行うための転送指示を出力し、拡張バスを介して情報処理装置と演算処理装置群との通信を中継する中継装置に設置された単一または複数のスイッチに対して転送指示にもとづくスイッチ制御を行ってデータの転送経路を設定し、設定した転送経路から演算処理装置にデータを転送する。 A communication program is provided to solve the above problems. The communication program outputs a transfer instruction for transferring data to the computer installed in the information processing device from the arithmetic processing device group including a plurality of arithmetic processing devices to the arithmetic processing device to be written to the data, and extends the communication program. A data transfer route is set by performing switch control based on a transfer instruction for a single or multiple switches installed in a relay device that relays communication between an information processing device and a group of arithmetic processing devices via a bus. Data is transferred from the set transfer path to the arithmetic processing device.

１側面によれば、作業効率の向上を図ることができる。 According to one aspect, work efficiency can be improved.

第１の実施の形態の情報処理システムの一例を説明するための図である。It is a figure for demonstrating an example of the information processing system of 1st Embodiment. スイッチ接続状態の一例を示す図である。It is a figure which shows an example of a switch connection state. スイッチ接続状態の一例を示す図である。It is a figure which shows an example of a switch connection state. 第２の実施の形態の情報処理システムの機能ブロックの一例を示す図である。It is a figure which shows an example of the functional block of the information processing system of 2nd Embodiment. 第２の実施の形態の情報処理システムの機能ブロックの一例を示す図である。It is a figure which shows an example of the functional block of the information processing system of 2nd Embodiment. ホストＰＣのハードウェア構成の一例を示す図である。It is a figure which shows an example of the hardware configuration of a host PC. スイッチおよびスイッチ制御部の接続構成の一例を示す図である。It is a figure which shows an example of the connection structure of a switch and a switch control part. 接続状態テーブルの一例を示す図である。It is a figure which shows an example of the connection state table. スイッチ接続状態の一例を示す図である。It is a figure which shows an example of a switch connection state. スイッチ接続状態の一例を示す図である。It is a figure which shows an example of a switch connection state. スイッチ接続状態の一例を示す図である。It is a figure which shows an example of a switch connection state. スイッチ接続状態の一例を示す図である。It is a figure which shows an example of a switch connection state. スイッチ接続状態の一例を示す図である。It is a figure which shows an example of a switch connection state. スイッチ接続状態の一例を示す図である。It is a figure which shows an example of a switch connection state. ケーブル非接続時のスイッチ制御の一例を示す図である。It is a figure which shows an example of the switch control at the time of not connecting a cable. ケーブル接続時のスイッチ制御の一例を示す図である。It is a figure which shows an example of the switch control at the time of cable connection. ケーブル接続時のスイッチ制御の一例を示す図である。It is a figure which shows an example of the switch control at the time of cable connection. ブリッジボードを介してスイッチ制御を行う場合の動作シーケンスの一例を示す図である。It is a figure which shows an example of the operation sequence at the time of performing a switch control via a bridge board. ブリッジボードを介してスイッチ制御を行う場合の動作シーケンスの一例を示す図である。It is a figure which shows an example of the operation sequence at the time of performing a switch control via a bridge board. ブリッジボードを介してスイッチ制御を行う場合の動作シーケンスの一例を示す図である。It is a figure which shows an example of the operation sequence at the time of performing a switch control via a bridge board. ブリッジボードを介してスイッチ制御を行う場合の動作シーケンスの一例を示す図である。It is a figure which shows an example of the operation sequence at the time of performing a switch control via a bridge board. ケーブルを介してスイッチ制御を行う場合の動作シーケンスの一例を示す図である。It is a figure which shows an example of the operation sequence at the time of performing a switch control via a cable. ケーブルを介してスイッチ制御を行う場合の動作シーケンスの一例を示す図である。It is a figure which shows an example of the operation sequence at the time of performing a switch control via a cable. ケーブルを介してスイッチ制御を行う場合の動作シーケンスの一例を示す図である。It is a figure which shows an example of the operation sequence at the time of performing a switch control via a cable.

以下、本実施の形態について図面を参照して説明する。
［第１の実施の形態］
図１は第１の実施の形態の情報処理システムの一例を説明するための図である。情報処理システム１−１は、情報処理装置１ａ、中継装置１ｂ、および演算処理装置１ｃ−１、・・・、１ｃ−ｎを含む演算処理装置群１ｃを備える。 Hereinafter, the present embodiment will be described with reference to the drawings.
[First Embodiment]
FIG. 1 is a diagram for explaining an example of the information processing system of the first embodiment. The information processing system 1-1 includes an information processing device 1a, a relay device 1b, and an arithmetic processing device group 1c including arithmetic processing devices 1c-1, ..., 1cn.

情報処理装置１ａは、制御部１ａ１および記憶部１ａ２を含む。制御部１ａ１の機能は、情報処理装置１ａが備える図示しないプロセッサが、所定の通信プログラムを実行することによって実現される。 The information processing device 1a includes a control unit 1a1 and a storage unit 1a2. The function of the control unit 1a1 is realized by a processor (not shown) included in the information processing device 1a executing a predetermined communication program.

記憶部１ａ２は、演算処理装置群１ｃに転送すべきデータやシステム運用に関する制御情報等が格納されている。なお、演算処理装置群１ｃに転送すべきデータは、外部メモリから情報処理装置１ａに与えられてもよい。 The storage unit 1a2 stores data to be transferred to the arithmetic processing unit group 1c, control information related to system operation, and the like. The data to be transferred to the arithmetic processing unit group 1c may be given to the information processing device 1a from the external memory.

中継装置１ｂは、情報処理装置１ａおよび演算処理装置群１ｃとの間で拡張バスを介した中継通信を行う。また、中継装置１ｂは、単一または複数のスイッチ１ｂ２およびスイッチ制御部１ｂ１を含む。 The relay device 1b performs relay communication between the information processing device 1a and the arithmetic processing unit group 1c via an expansion bus. Further, the relay device 1b includes a single or a plurality of switches 1b2 and a switch control unit 1b1.

動作について説明する。
〔ステップＳ１〕制御部１ａ１は、演算処理装置群１ｃのうちからデータ書き込み対象とする演算処理装置（対象演算処理装置）にデータ転送を行うための転送指示を出力する。
〔ステップＳ２〕スイッチ制御部１ｂ１は、制御部１ａ１からの転送指示にもとづいてスイッチ１ｂ２のスイッチ制御を行ってスイッチ１ｂ２をスイッチングし、データの転送経路を中継装置１ｂ内に設定する。 The operation will be described.
[Step S1] The control unit 1a1 outputs a transfer instruction for performing data transfer from the arithmetic processing unit group 1c to the arithmetic processing unit (target arithmetic processing unit) to be written.
[Step S2] The switch control unit 1b1 switches the switch 1b2 based on the transfer instruction from the control unit 1a1 to switch the switch 1b2, and sets the data transfer path in the relay device 1b.

〔ステップＳ３〕制御部１ａ１は、データを出力する。制御部１ａ１から出力されたデータは、スイッチ１ｂ２のスイッチングによって設定された転送経路を通じて、対象演算処理装置に転送される。 [Step S3] The control unit 1a1 outputs data. The data output from the control unit 1a1 is transferred to the target arithmetic processing unit through the transfer path set by the switching of the switch 1b2.

このように、情報処理システム１−１では、演算処理装置群のうちからデータ書き込み対象とする演算処理装置にデータ転送を行うための転送指示にもとづいて、中継装置内のスイッチのスイッチ制御を行ってデータの転送経路を設定する。そして、設定した転送経路からデータ書き込み対象の演算処理装置にデータを転送する。 In this way, in the information processing system 1-1, the switch control of the switch in the relay device is performed based on the transfer instruction for transferring data from the arithmetic processing unit group to the arithmetic processing unit to be written. Set the data transfer route. Then, the data is transferred from the set transfer path to the arithmetic processing unit to which the data is written.

これにより、情報処理装置から演算処理装置にデータを転送する場合、情報処理装置と演算処理装置とをケーブルで接続してケーブルを介してのデータ転送が不要になる。したがって、ケーブルレスでのデータ転送が可能になるので、作業効率の向上を図ることができる。 As a result, when data is transferred from the information processing device to the arithmetic processing device, the information processing device and the arithmetic processing device are connected by a cable, and data transfer via the cable becomes unnecessary. Therefore, since data transfer can be performed without a cable, work efficiency can be improved.

図２、図３はスイッチ接続状態の一例を示す図である。中継装置１ｂは、単一のスイッチ１ｂ２−１を有しているものとする。スイッチ１ｂ２−１は、入力端子ａ０、出力端子ｂ０１、ｂ０２および切替端子ｃ０を備えて、１入力２出力のスイッチ構造を有している。また、中継装置１ｂには、２台の演算処理装置１ｃ−１、１ｃ−２が拡張バスを介して接続され、スイッチ１ｂ２−１に対しては、演算処理装置１ｃ−１は出力端子ｂ０１に接続され、演算処理装置１ｃ−２は出力端子ｂ０２に接続されている。 2 and 3 are diagrams showing an example of the switch connection state. It is assumed that the relay device 1b has a single switch 1b2-1. The switch 1b2-1 includes an input terminal a0, output terminals b01 and b02, and a switching terminal c0, and has a switch structure of one input and two outputs. Further, two arithmetic processing units 1c-1 and 1c-2 are connected to the relay device 1b via an expansion bus, and for the switch 1b2-1, the arithmetic processing unit 1c-1 is connected to the output terminal b01. It is connected, and the arithmetic processing unit 1c-2 is connected to the output terminal b02.

スイッチ制御部１ｂ１は、スイッチ制御信号として、スイッチ１ｂ２−１を未接続状態（切替端子がどの出力端子にも接続されない状態）にし、またスイッチ１ｂ２−１のスイッチ切替状態を有効化するためのイネーブル信号OE0と、スイッチ１ｂ２−１のスイッチングを制御するための切替信号SEL0とを有している。 The switch control unit 1b1 makes the switch 1b2-1 unconnected (a state in which the switching terminal is not connected to any output terminal) as a switch control signal, and enables the switch 1b2-1 to enable the switching state. It has a signal OE0 and a switching signal SEL0 for controlling the switching of the switch 1b2-1.

図２を用いて、演算処理装置１ｃ−１を選択してデータ転送を行う場合について説明する。
〔ステップＳ１ａ〕スイッチ制御部１ｂ１は、初期運用時、イネーブル信号OE0のレベルをＨレベル（イネーブル信号の第１のレベル）にし、Ｈレベルのイネーブル信号OE0をスイッチ１ｂ２−１に出力する。 A case where the arithmetic processing unit 1c-1 is selected and data transfer is performed will be described with reference to FIG.
[Step S1a] At the initial operation, the switch control unit 1b1 sets the level of the enable signal OE0 to the H level (first level of the enable signal), and outputs the H level enable signal OE0 to the switch 1b2-1.

〔ステップＳ２ａ〕スイッチ１ｂ２−１は、Ｈレベルのイネーブル信号OE0にもとづいて、未接続状態になる。すなわち、切替端子ｃ０は、出力端子ｂ０１、ｂ０２のいずれにも接続していない状態になる。 [Step S2a] The switch 1b2-1 is disconnected based on the H level enable signal OE0. That is, the switching terminal c0 is not connected to any of the output terminals b01 and b02.

〔ステップＳ３ａ〕制御部１ａ１は、演算処理装置１ｃ−１にデータ転送を行うための転送指示をスイッチ制御部１ｂ１に送信する。
〔ステップＳ４ａ〕スイッチ制御部１ｂ１は、転送指示にもとづいて、切替信号SEL0のレベルをＬレベル（切替信号の第１のレベル）にし、Ｌレベルの切替信号SEL0をスイッチ１ｂ２−１に出力する。 [Step S3a] The control unit 1a1 transmits a transfer instruction for performing data transfer to the arithmetic processing unit 1c-1 to the switch control unit 1b1.
[Step S4a] The switch control unit 1b1 sets the level of the switching signal SEL0 to the L level (first level of the switching signal) based on the transfer instruction, and outputs the L level switching signal SEL0 to the switch 1b2-1.

〔ステップＳ５ａ〕スイッチ１ｂ２−１は、切替端子ｃ０を出力端子ｂ０１に接続するスイッチングを行う。
〔ステップＳ６ａ〕スイッチ制御部１ｂ１は、イネーブル信号OE0のレベルをＬレベル（イネーブル信号の第２のレベル）にして、Ｌレベルのイネーブル信号OE0をスイッチ１ｂ２−１に出力し、ステップＳ５ａでスイッチングしたスイッチ切替状態を確定する。
〔ステップＳ７ａ〕制御部１ａ１から出力されたデータは、演算処理装置１ｃ−１に転送される。 [Step S5a] The switch 1b2-1 performs switching for connecting the switching terminal c0 to the output terminal b01.
[Step S6a] The switch control unit 1b1 sets the level of the enable signal OE0 to the L level (second level of the enable signal), outputs the L level enable signal OE0 to the switch 1b2-1, and switches in step S5a. Confirm the switch switching state.
[Step S7a] The data output from the control unit 1a1 is transferred to the arithmetic processing unit 1c-1.

図３を用いて、演算処理装置１ｃ−２を選択してデータ転送を行う場合について説明する。
〔ステップＳ１ｂ〕スイッチ制御部１ｂ１は、初期運用時、イネーブル信号OE0のレベルをＨレベルにし、Ｈレベルのイネーブル信号OE0をスイッチ１ｂ２−１に出力する。 A case where data transfer is performed by selecting the arithmetic processing unit 1c-2 will be described with reference to FIG.
[Step S1b] At the initial operation, the switch control unit 1b1 sets the level of the enable signal OE0 to the H level and outputs the H level enable signal OE0 to the switch 1b2-1.

〔ステップＳ２ｂ〕スイッチ１ｂ２−１は、Ｈレベルのイネーブル信号OE0にもとづいて、未接続状態になる。
〔ステップＳ３ｂ〕制御部１ａ１は、演算処理装置１ｃ−２にデータ転送を行うための転送指示をスイッチ制御部１ｂ１に送信する。 [Step S2b] The switch 1b2-1 is disconnected based on the H level enable signal OE0.
[Step S3b] The control unit 1a1 transmits a transfer instruction for performing data transfer to the arithmetic processing unit 1c-2 to the switch control unit 1b1.

〔ステップＳ４ｂ〕スイッチ制御部１ｂ１は、転送指示にもとづいて、切替信号SEL0のレベルをＨレベル（切替信号の第２のレベル）にし、Ｈレベルの切替信号SEL0をスイッチ１ｂ２−１に出力する。
〔ステップＳ５ｂ〕スイッチ１ｂ２−１は、切替端子ｃ０を出力端子ｂ０２に接続するスイッチングを行う。 [Step S4b] The switch control unit 1b1 sets the level of the switching signal SEL0 to the H level (second level of the switching signal) based on the transfer instruction, and outputs the H level switching signal SEL0 to the switch 1b2-1.
[Step S5b] The switch 1b2-1 performs switching for connecting the switching terminal c0 to the output terminal b02.

〔ステップＳ６ｂ〕スイッチ制御部１ｂ１は、イネーブル信号OE0のレベルをＬレベルにして、Ｌレベルのイネーブル信号OE0をスイッチ１ｂ２−１に出力し、ステップＳ５ｂでスイッチングしたスイッチ切替状態を確定する。
〔ステップＳ７ｂ〕制御部１ａ１から出力されたデータは、演算処理装置１ｃ−２に転送される。 [Step S6b] The switch control unit 1b1 sets the level of the enable signal OE0 to the L level, outputs the L level enable signal OE0 to the switch 1b2-1, and determines the switch switching state switched in step S5b.
[Step S7b] The data output from the control unit 1a1 is transferred to the arithmetic processing unit 1c-2.

このように、スイッチ制御部１ｂ１は、制御部１ａ１からの転送指示にもとづいて、イネーブル信号OE0および切替信号SEL0をスイッチ１ｂ２−１に出力し、イネーブル信号OE0の第１のレベル（Ｈレベル）にもとづいて、切替端子ｃ０が出力端子ｂ０１および出力端子ｂ０２のいずれにも接続されない未接続状態に設定する。また、切替信号SEL0のレベルにもとづいて、切替端子ｃ０の第１の出力端子ｂ０１への接続、または第２の出力端子ｂ０２への接続を行ってスイッチ切替状態に設定し、イネーブル信号OE0の第２のレベル（Ｌレベル）にもとづいて、設定したスイッチ切替状態を確定する。 In this way, the switch control unit 1b1 outputs the enable signal OE0 and the changeover signal SEL0 to the switch 1b2-1 based on the transfer instruction from the control unit 1a1 to the first level (H level) of the enable signal OE0. Therefore, the switching terminal c0 is set to the unconnected state in which it is not connected to either the output terminal b01 or the output terminal b02. Further, based on the level of the switching signal SEL0, the switching terminal c0 is connected to the first output terminal b01 or the second output terminal b02 to set the switch switching state, and the enable signal OE0 is set to the switch switching state. The set switch switching state is confirmed based on the level 2 (L level).

このようなスイッチ制御によって、スイッチ１ｂ２−１に対して、未接続状態、スイッチ切替状態およびスイッチ切替状態確定が順に行われるので、複数の演算処理装置のうちから１台の所定の演算処理装置に対して転送経路を精度よく設定することができる。このため、例えば、電源が入っていない演算処理装置に不用意に転送経路が設定されてしまうといったような誤動作を防止することができる。 By such switch control, the unconnected state, the switch switching state, and the switch switching state are determined in order for the switch 1b2-1. Therefore, one predetermined arithmetic processing unit is selected from the plurality of arithmetic processing units. On the other hand, the transfer route can be set accurately. Therefore, for example, it is possible to prevent a malfunction such as a transfer path being carelessly set in an arithmetic processing unit that is not turned on.

一方、スイッチ制御部１ｂ１は、制御部１ａ１から演算処理装置１ｃ−１への転送指示を受けた場合、切替信号SEL0の第１のレベル（Ｌレベル）にもとづいて、切替端子ｃ０を出力端子ｂ０１に接続して転送経路を設定する。また、演算処理装置１ｃ−２への転送指示を受けた場合、切替信号SEL0の第２のレベル（Ｈレベル）にもとづいて、切替端子ｃ０を出力端子ｂ０２に接続して転送経路を設定する。 On the other hand, when the switch control unit 1b1 receives a transfer instruction from the control unit 1a1 to the arithmetic processing unit 1c-1, the switch control unit 1b1 outputs the switching terminal c0 to the output terminal b01 based on the first level (L level) of the switching signal SEL0. Connect to and set the transfer route. When receiving a transfer instruction to the arithmetic processing unit 1c-2, the switching terminal c0 is connected to the output terminal b02 to set the transfer path based on the second level (H level) of the switching signal SEL0.

このような構成および制御により、少ないスイッチの個数で複数の演算処理装置のうちから所定の演算処理装置を効率よく選択することができ、また、回路実装規模の増加も抑制することができる。 With such a configuration and control, a predetermined arithmetic processing unit can be efficiently selected from a plurality of arithmetic processing units with a small number of switches, and an increase in the circuit mounting scale can be suppressed.

なお、上記では、初期運用時にスイッチ１ｂ２−１をイネーブル信号OE0で未接続状態にする流れで動作を記載したが、制御部１ａ１から転送指示を受信した場合に、スイッチ１ｂ２−１をイネーブル信号OE0で未接続状態にし、その後、スイッチ切替、スイッチ切替状態確定の流れで制御してもよい。 In the above, the operation is described in the flow of disconnecting the switch 1b2-1 with the enable signal OE0 during the initial operation, but when the transfer instruction is received from the control unit 1a1, the switch 1b2-1 is set to the enable signal OE0. You may make it unconnected with, and then control it in the flow of switch switching and switch switching state confirmation.

［第２の実施の形態］
次に第２の実施の形態として、拡張バスの一例であるＰＣＩｅを用いた情報処理システムについて説明する。 [Second Embodiment]
Next, as a second embodiment, an information processing system using PCIe, which is an example of an expansion bus, will be described.

＜機能ブロック＞
図４、図５は第２の実施の形態の情報処理システムの機能ブロックの一例を示す図である。情報処理システム１−２は、メインボード１０、ブリッジボード２０およびコプロボード３０−１、・・・、３０−６を備える。コプロボード３０−１、・・・、３０−６は６台としているが、任意の台数がブリッジボード２０に接続可能である。 <Functional block>
4 and 5 are diagrams showing an example of functional blocks of the information processing system of the second embodiment. The information processing system 1-2 includes a main board 10, a bridge board 20, and copro boards 30-1, ..., 30-6. The number of copro boards 30-1, ..., 30-6 is six, but any number can be connected to the bridge board 20.

なお、図中に示すメインボード１０とコプロボード３０−１を接続する破線は、ケーブル接続時におけるデータの転送経路を示し、ブリッジボード２０内に示す点線は、ケーブル非接続時におけるデータの転送経路を示している。 The broken line connecting the main board 10 and the copro board 30-1 in the figure indicates the data transfer path when the cable is connected, and the dotted line shown in the bridge board 20 indicates the data transfer path when the cable is not connected. Shown.

メインボード１０とブリッジボード２０は、１つのＰＣＩｅコネクタ４ａを介して互いに接続される。ブリッジボード２０とコプロボード３０−１、・・・、３０−６は、６個の各ＰＣＩｅコネクタ（図では、ＰＣＩｅコネクタ４ｂとして総称している）を介して互いに接続される。 The main board 10 and the bridge board 20 are connected to each other via one PCIe connector 4a. The bridge board 20 and the copro boards 30-1, ..., 30-6 are connected to each other via six PCIe connectors (collectively referred to as PCIe connectors 4b in the figure).

メインボード１０は、図１の情報処理装置１ａの機能を実現するホストＰＣ１０ａを備える。ホストＰＣ１０ａは、制御部１１、Ｉ／Ｆ（インタフェース）部１１ａおよび記憶部１２を含む。制御部１１は、図１に示した制御部１ａ１の機能を実現し、記憶部１２は、図１に示した記憶部１ａ２の機能を実現する。 The main board 10 includes a host PC 10a that realizes the functions of the information processing device 1a shown in FIG. The host PC 10a includes a control unit 11, an I / F (interface) unit 11a, and a storage unit 12. The control unit 11 realizes the function of the control unit 1a1 shown in FIG. 1, and the storage unit 12 realizes the function of the storage unit 1a2 shown in FIG.

また、メインボード１０には、外部メモリとして、ＵＳＢ（Universal Serial Bus）メモリｍ０が接続されるコネクタＣＮ１と、ＵＳＢケーブルが接続されるコネクタＣＮ２とが設けられており、コネクタＣＮ１、ＣＮ２は、制御部１１に接続されている。 Further, the main board 10 is provided with a connector CN1 to which the USB (Universal Serial Bus) memory m0 is connected and a connector CN2 to which the USB cable is connected as external memory, and the connectors CN1 and CN2 are controlled. It is connected to the unit 11.

ＵＳＢメモリｍ０には、例えば、ＯＳイメージデータ（以下、単にイメージデータと呼ぶ場合がある）およびイメージデータをコプロボード側に書き込むためのソフトウェアが格納されている。 The USB memory m0 stores, for example, OS image data (hereinafter, may be simply referred to as image data) and software for writing the image data to the copro board side.

ブリッジボード２０は、図１の中継装置１ｂの機能を実現する中継制御部２０ａを備える。中継制御部２０ａは、スイッチｓｗ１、・・・、ｓｗ５、スイッチ制御部２１、ＵＳＢハブ２２、ＵＳＢ／ＵＡＲＴ（Universal Asynchronous Receiver Transmitter）変換ＩＣ（Integrated Circuit）２３および電源制御部２４を含む。
なお、スイッチ制御部２１は、図１のスイッチ制御部１ｂ１の機能を実現し、スイッチｓｗ１、・・・、ｓｗ５は、図１のスイッチ１ｂ２の機能を実現する。また、ポートｐ１、・・・、ｐ６は、コプロボード３０−１、・・・、３０−６にデータを転送するための出力ポートである。 The bridge board 20 includes a relay control unit 20a that realizes the function of the relay device 1b of FIG. The relay control unit 20a includes switches sw1, ..., Sw5, a switch control unit 21, a USB hub 22, a USB / UART (Universal Asynchronous Receiver Transmitter) conversion IC (Integrated Circuit) 23, and a power supply control unit 24.
The switch control unit 21 realizes the function of the switch control unit 1b1 of FIG. 1, and the switches sw1, ..., Sw5 realize the function of the switch 1b2 of FIG. Further, ports p1, ..., P6 are output ports for transferring data to the copro boards 30-1, ..., 30-6.

コプロボード３０−１、・・・、３０−６は、図１の演算処理装置群１ｃの機能を実現する。コプロボード３０−１、・・・、３０−６は、コプロセッサである演算処理部３１と、スイッチｓｗ６とを含む。 The copro boards 30-1, ..., 30-6 realize the functions of the arithmetic processing unit group 1c shown in FIG. The copro boards 30-1, ..., 30-6 include an arithmetic processing unit 31 which is a coprocessor and a switch sw6.

また、コプロボード３０−１、・・・、３０−６それぞれには、ＵＳＢケーブルが接続されるコネクタＣＮ３（第２のコネクタ）が設けられており、コネクタＣＮ３は、スイッチｓｗ６に接続される（図５ではコプロボード３０−１の内部構成のみを示しているが、コプロボード３０−２、・・・、３０−６も同様の構成である）。 Further, each of the copro boards 30-1, ..., 30-6 is provided with a connector CN3 (second connector) to which a USB cable is connected, and the connector CN3 is connected to the switch sw6 (FIG. 6). Although only the internal configuration of the copro board 30-1 is shown in 5, the copro boards 30-2, ..., 30-6 also have the same configuration).

ホストＰＣ１０ａにおいて、制御部１１は、プロセッサ（コンピュータ）で実現され、ホストＰＣ１０ａの動作およびシステム運用の主機能を担い、また、ＵＳＢケーブルの接続状態または非接続状態それぞれのデータ転送制御を行う。Ｉ／Ｆ部１１ａは、制御部１１とブリッジボード２０内の電源制御部２４とのインタフェース制御を行う。 In the host PC 10a, the control unit 11 is realized by a processor (computer), is responsible for the main functions of the operation of the host PC 10a and the system operation, and also controls the data transfer of each of the connected state and the disconnected state of the USB cable. The I / F unit 11a controls the interface between the control unit 11 and the power supply control unit 24 in the bridge board 20.

ここで、ＵＳＢメモリｍ０には、イメージデータと、イメージデータを書き込むためのソフトウェアであるリカバリツールとが格納されている。リカバリツールは、コプロボード３０−１、・・・、３０−６内の演算処理部にイメージデータを書き込むためのツールである。 Here, the USB memory m0 stores the image data and the recovery tool which is software for writing the image data. The recovery tool is a tool for writing image data to the arithmetic processing unit in the copro boards 30-1, ..., 30-6.

例えば、コプロボード３０−１、・・・、３０−６内の演算処理部がUbuntu（商標）のＯＳでイメージデータを書き込む機構になっている場合は、リカバリツールとしてUbuntuがＵＳＢメモリｍ０に格納される。そして、制御部１１は、このリカバリツールを用いて、転送したイメージデータを演算処理部に書き込む。 For example, if the arithmetic processing unit in the copro boards 30-1, ..., 30-6 has a mechanism for writing image data with the OS of Ubuntu (trademark), Ubuntu is stored in the USB memory m0 as a recovery tool. NS. Then, the control unit 11 writes the transferred image data to the arithmetic processing unit using this recovery tool.

このように、制御部１１は、コプロボード３０−１、・・・、３０−６内の演算処理部に対して、イメージデータを書き込む場合（演算処理部をリカバリする場合）、ＵＳＢメモリｍ０から読み出したリカバリツールを実行して、ＵＳＢメモリｍ０から読み出したイメージデータを所定のコプロボードに転送して、所定のコプロボード内の演算処理部に対してイメージデータを書き込む。 In this way, when the control unit 11 writes the image data to the arithmetic processing units in the copro boards 30-1, ..., 30-6 (when recovering the arithmetic processing unit), the control unit 11 reads from the USB memory m0. The recovery tool is executed, the image data read from the USB memory m0 is transferred to a predetermined copro board, and the image data is written to the arithmetic processing unit in the predetermined copro board.

制御部１１は、ＵＳＢケーブルがコネクタＣＮ２（第１のコネクタ）に接続された場合、ＵＳＢメモリｍ０からイメージデータおよびリカバリツールを読み出し、読み出したイメージデータを、ＵＳＢケーブルを介して所定のコプロボードに転送する。または、制御部１１は、ＵＳＢケーブルがコネクタＣＮ２に接続されていない場合、ＵＳＢメモリｍ０からイメージデータおよびリカバリツールを読み出し、読み出したイメージデータを、ブリッジボード２０を介して所定のコプロボードに転送する。 When the USB cable is connected to the connector CN2 (first connector), the control unit 11 reads the image data and the recovery tool from the USB memory m0, and transfers the read image data to a predetermined copro board via the USB cable. do. Alternatively, when the USB cable is not connected to the connector CN2, the control unit 11 reads the image data and the recovery tool from the USB memory m0, and transfers the read image data to a predetermined copro board via the bridge board 20.

なお、上記では、イメージデータおよびリカバリツールをＵＳＢメモリｍ０に格納する構成としたが、あらかじめ記憶部１２に格納しておいてもよい。この場合、制御部１１は、ＵＳＢケーブルがコネクタＣＮ２に接続された場合、記憶部１２からイメージデータおよびリカバリツールを読み出し、読み出したイメージデータを、ＵＳＢケーブルを介して所定のコプロボードに転送する。 In the above, the image data and the recovery tool are stored in the USB memory m0, but they may be stored in the storage unit 12 in advance. In this case, when the USB cable is connected to the connector CN2, the control unit 11 reads the image data and the recovery tool from the storage unit 12, and transfers the read image data to a predetermined copro board via the USB cable.

または、制御部１１は、ＵＳＢケーブルがコネクタＣＮ２に接続されていない場合、例えば、ＵＩ（User Interface）からの指示を契機に、記憶部１２からイメージデータおよびリカバリツールを読み出し、読み出したイメージデータを、ブリッジボード２０を介して所定のコプロボードに転送する。 Alternatively, when the USB cable is not connected to the connector CN2, the control unit 11 reads the image data and the recovery tool from the storage unit 12 in response to an instruction from the UI (User Interface), and reads the read image data. , Transfer to a predetermined copro board via the bridge board 20.

一方、制御部１１は、ブリッジボード２０内の各構成要素に対して起動オン／オフ指示を与える。この場合、制御部１１は、起動信号ｅｎ１にもとづいて、スイッチ制御部２１を無効化状態（非起動状態）から有効化状態（起動状態）にする。また、制御部１１は、起動信号ｅｎ２にもとづいて、ＵＳＢ／ＵＡＲＴ変換ＩＣ２３を無効化状態から有効化状態にする。 On the other hand, the control unit 11 gives an activation on / off instruction to each component in the bridge board 20. In this case, the control unit 11 changes the switch control unit 21 from the disabled state (non-started state) to the enabled state (started state) based on the start signal en1. Further, the control unit 11 changes the USB / UART conversion IC 23 from the disabled state to the enabled state based on the start signal en2.

さらに、制御部１１は、リカバリの開始時（演算処理部へのイメージデータの転送・書き込みの開始時）、リカバリモード信号ｒｍをオンにして、演算処理部に対してリカバリ開始指示を与える。 Further, the control unit 11 turns on the recovery mode signal rm at the start of recovery (at the start of transfer / writing of image data to the arithmetic processing unit), and gives a recovery start instruction to the arithmetic processing unit.

ブリッジボード２０において、スイッチｓｗ１、・・・、ｓｗ５は、１入力２出力のスイッチ構造を有するスイッチＩＣである。スイッチ制御部２１は、起動信号ｅｎ１にもとづいて起動し、制御部１１から与えられた転送指示を、ＵＳＢハブ２２を通じて受信して、スイッチｓｗ１、・・・、ｓｗ５のスイッチ制御を行う。 In the bridge board 20, switches sw1, ..., Sw5 are switch ICs having a switch structure of 1 input and 2 outputs. The switch control unit 21 is activated based on the start signal en1, receives a transfer instruction given from the control unit 11 through the USB hub 22, and controls the switches sw1, ..., Sw5.

この場合、スイッチ制御部２１は、スイッチｓｗ１、・・・、ｓｗ５のイネーブル信号である信号OE、およびスイッチｓｗ１、・・・、ｓｗ５のスイッチングの切替信号である信号SEL1、SEL2、SEL3を出力してスイッチ制御を行う。なお、スイッチｓｗ１、・・・、ｓｗ５のスイッチ制御の詳細動作については、図７から図１４で後述する。 In this case, the switch control unit 21 outputs the signal OE which is the enable signal of the switches sw1, ..., Sw5, and the signals SEL1, SEL2, and SEL3 which are the switching signals of the switches sw1, ..., Sw5. To control the switch. The detailed operation of the switch control of the switches sw1, ..., Sw5 will be described later with reference to FIGS. 7 to 14.

ＵＳＢハブ２２（集線部）は、制御部１１の信号線（第１の制御ライン）と、スイッチｓｗ１の信号線およびスイッチ制御部２１の信号線（第２の制御ライン）とを集線する。ここで、ホストＰＣ１０ａとブリッジボード２０間は、ＰＣＩｅインタフェースで接続されるため、ホストＰＣ１０ａとブリッジボード２０との通信は、ＰＣＩｅインタフェースで許容される通信インタフェースで行われることが求められる。 The USB hub 22 (concentrating unit) concentrates the signal line of the control unit 11 (first control line), the signal line of the switch sw1, and the signal line of the switch control unit 21 (second control line). Here, since the host PC 10a and the bridge board 20 are connected by the PCIe interface, it is required that the communication between the host PC 10a and the bridge board 20 is performed by the communication interface allowed by the PCIe interface.

また、ＰＣＩｅインタフェースで許容される通信インタフェースの１つにＵＳＢインタフェースがある。このため、ＵＳＢハブ２２をブリッジボード２０側に設けて、ブリッジボード２０内の構成要素がＵＳＢハブ２２を介してホストＰＣ１０ａ側の制御部１１と通信できるような構成にしている。 Further, one of the communication interfaces allowed in the PCIe interface is a USB interface. Therefore, the USB hub 22 is provided on the bridge board 20 side so that the components in the bridge board 20 can communicate with the control unit 11 on the host PC 10a side via the USB hub 22.

ＰＣＩｅコネクタ４ａで使用できるＵＳＢインタフェースエリアは、ＰＣＩｅインタフェースエリアよりも少ないが、上記のようなＵＳＢハブ２２を設けてメインボード１０とブリッジボード２０間を通信することで、少ないＵＳＢインタフェースのリザーブドエリアを効率よく使用することができる。 The USB interface area that can be used with the PCIe connector 4a is smaller than the PCIe interface area, but by providing the USB hub 22 as described above and communicating between the main board 10 and the bridge board 20, a small reserved area for the USB interface is provided. Can be used efficiently.

一方、ＵＳＢ／ＵＡＲＴ変換ＩＣ２３は、起動信号ｅｎ２にもとづいて起動し、制御部１１とコプロボード３０−１、・・・、３０−６内の演算処理部との通信インタフェースを行う。また、通信インタフェースの変換としては、ＵＳＢインタフェースからＵＡＲＴインタフェースへの通信インタフェース変換、またはＵＡＲＴインタフェースからＵＳＢインタフェースへの通信インタフェース変換を行う。 On the other hand, the USB / UART conversion IC 23 is activated based on the activation signal en2, and performs a communication interface between the control unit 11 and the arithmetic processing unit in the copro boards 30-1, ..., 30-6. Further, as the conversion of the communication interface, the communication interface conversion from the USB interface to the UART interface or the communication interface conversion from the UART interface to the USB interface is performed.

ＵＳＢ／ＵＡＲＴ変換ＩＣ２３は、コプロボード３０−１、・・・、３０−６それぞれの演算処理部に対しては、ＵＡＲＴインタフェースの信号ｕ１、・・・、ｕ６による通信を行う。なお、コプロボードへのデータ転送後の状態チェック等の制御部１１とコプロボード間の通信は、ＵＳＢ／ＵＡＲＴ変換ＩＣ２３を介して行われる。 The USB / UART conversion IC 23 communicates with the arithmetic processing units of the copro boards 30-1, ..., 30-6 by the signals u1, ..., U6 of the UART interface. Communication between the control unit 11 and the copro board, such as checking the state after data transfer to the copro board, is performed via the USB / UART conversion IC 23.

電源制御部２４は、スタンバイ電力にもとづいて駆動し、システム内の各構成デバイスに対する電力供給または電力停止制御を行う。例えば、電源制御部２４は、電源ボタンの操作にもとづいて、ホストＰＣ１０ａへのアクティブ電力の供給または電力供給停止の制御を行う。また、電源制御部２４は、コプロボード３０−１、・・・、３０−６それぞれの演算処理部に対して電源起動信号ｓ１、・・・、ｓ６を送信する。 The power supply control unit 24 is driven based on the standby power, and performs power supply or power stop control for each component device in the system. For example, the power control unit 24 controls the supply of active power to the host PC 10a or the stop of power supply based on the operation of the power button. Further, the power supply control unit 24 transmits power supply start signals s1, ..., S6 to the arithmetic processing units of the copro boards 30-1, ..., 30-6, respectively.

コプロボード３０−１、・・・３０−６において、コプロボード３０−１、・・・３０−６それぞれは、電源制御部２４からの電源起動信号ｓ１、・・・、ｓ６にもとづいて起動する。 In the copro boards 30-1 and ... 30-6, the copro boards 30-1 and ... 30-6 are activated based on the power supply start signals s1, ..., And s6 from the power supply control unit 24, respectively.

コプロボード３０−１内の演算処理部３１は、ＡＩ（Artificial Intelligence）推論処理や画像処理等の並列演算処理を行う演算プロセッサであり、例えば、ＧＰＵ（Graphics Processing Unit）やＦＰＧＡ（Field Programmable Gate Array）等が採用される。また、演算処理部３１は、コプロボード３０−１の運用制御を行う。なお、コプロボード３０−２、・・・、３０−６にも同様な機能を持つ演算処理部が含まれる。 The arithmetic processing unit 31 in the copro board 30-1 is an arithmetic processor that performs parallel arithmetic processing such as AI (Artificial Intelligence) inference processing and image processing. For example, GPU (Graphics Processing Unit) or FPGA (Field Programmable Gate Array). Etc. are adopted. In addition, the arithmetic processing unit 31 controls the operation of the copro board 30-1. The copro boards 30-2, ..., 30-6 also include an arithmetic processing unit having the same function.

スイッチｓｗ６は、コネクタＣＮ３にＵＳＢケーブルが接続されたときの電力の供給有無にもとづいてスイッチングを行う。具体的には、スイッチｓｗ６は、Ｖｂｕｓ（ＵＳＢの信号線のうちの電源ライン）からの電力供給を受けられるように、コネクタＣＮ３のＶｂｕｓピンに接続されている。 The switch sw6 switches based on whether or not power is supplied when the USB cable is connected to the connector CN3. Specifically, the switch sw6 is connected to the Vbus pin of the connector CN3 so that it can receive power from Vbus (a power supply line among the USB signal lines).

したがって、コネクタＣＮ３にＵＳＢケーブルが接続されてデータが転送された場合、スイッチｓｗ６に対して電力が供給される。また、ＵＳＢケーブルが非接続の場合は、スイッチｓｗ６への電力供給は停止することになる。なお、スイッチｓｗ６のスイッチ制御の詳細動作については、図１５から図１７で後述する。 Therefore, when a USB cable is connected to the connector CN3 and data is transferred, power is supplied to the switch sw6. If the USB cable is not connected, the power supply to the switch sw6 will be stopped. The detailed operation of the switch control of the switch sw6 will be described later with reference to FIGS. 15 to 17.

次に各構成要素を接続しているバスのインタフェースについて説明する。図４中の＜＞記号にはバスインタフェースの名称を記載している。なお、＜＞記号がない場合は、Ｈレベル／Ｌレベルの制御線またはデータ線を示している。 Next, the interface of the bus connecting each component will be described. The name of the bus interface is indicated by the <> symbol in FIG. If there is no <> symbol, an H level / L level control line or data line is indicated.

制御部１１とＵＳＢハブ２２との接続インタフェースは、ＵＳＢである。制御部１１とＩ／Ｆ部１１ａとの接続インタフェースは、ｅＳＰＩ（enhanced Serial Peripheral Interface）であり、Ｉ／Ｆ部１１ａと電源制御部２４との接続インタフェースはＩ２Ｃ（Inter-Integrated Circuit：Ｉ２Ｃは商標）である。 The connection interface between the control unit 11 and the USB hub 22 is USB. Connection interface between the control unit 11 and the I / F section 11a is eSPI (enhanced Serial Peripheral Interface), the connection interface with the I / F unit 11a and a power supply control unit 24 I 2 C (Inter-Integrated Circuit: I 2 C is a trademark).

ＵＳＢハブ２２とスイッチｓｗ１との接続インタフェースおよびスイッチｓｗ１、・・・、ｓｗ５間の接続インタフェースはＵＳＢである。ＵＳＢハブ２２とスイッチ制御部２１との接続インタフェースはＵＳＢであり、ＵＳＢハブ２２とＵＳＢ／ＵＡＲＴ変換ＩＣ２３との接続インタフェースはＵＳＢである。ＵＳＢ／ＵＡＲＴ変換ＩＣ２３と、演算処理部３１との接続インタフェースは、ＵＡＲＴである。 The connection interface between the USB hub 22 and the switch sw1 and the connection interface between the switches sw1, ..., Sw5 are USB. The connection interface between the USB hub 22 and the switch control unit 21 is USB, and the connection interface between the USB hub 22 and the USB / UART conversion IC 23 is USB. The connection interface between the USB / UART conversion IC 23 and the arithmetic processing unit 31 is a UART.

＜ホストＰＣのハードウェア構成＞
図６はホストＰＣのハードウェア構成の一例を示す図である。ホストＰＣ１０ａは、制御部１１の機能を有するプロセッサ（コンピュータ）１００によって全体制御されている。 <Hardware configuration of host PC>
FIG. 6 is a diagram showing an example of the hardware configuration of the host PC. The host PC 10a is totally controlled by the processor (computer) 100 having the function of the control unit 11.

プロセッサ１００には、バス１０３を介して、メモリ１０１および複数の周辺機器が接続されている。プロセッサ１００は、マルチプロセッサであってもよい。プロセッサ１００は、例えば、ＣＰＵ（Central Processing Unit）、ＭＰＵ（Micro Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、またはＰＬＤ（Programmable Logic Device）である。またプロセッサ１００は、ＣＰＵ、ＭＰＵ、ＤＳＰ、ＡＳＩＣ、ＰＬＤのうちの２以上の要素の組み合わせであってもよい。 A memory 101 and a plurality of peripheral devices are connected to the processor 100 via a bus 103. The processor 100 may be a multiprocessor. The processor 100 is, for example, a CPU (Central Processing Unit), an MPU (Micro Processing Unit), a DSP (Digital Signal Processor), an ASIC (Application Specific Integrated Circuit), or a PLD (Programmable Logic Device). Further, the processor 100 may be a combination of two or more elements of the CPU, MPU, DSP, ASIC, and PLD.

メモリ１０１は、ホストＰＣ１０ａの記憶部１２に相当し、例えば、主記憶装置として使用される。メモリ１０１には、プロセッサ１００に実行させるＯＳのプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、メモリ１０１には、プロセッサ１００による処理に要する各種データが格納される。 The memory 101 corresponds to the storage unit 12 of the host PC 10a, and is used as, for example, a main storage device. At least a part of the OS program and the application program to be executed by the processor 100 is temporarily stored in the memory 101. Further, the memory 101 stores various data required for processing by the processor 100.

また、メモリ１０１は、ホストＰＣ１０ａの補助記憶装置としても使用され、ＯＳのプログラム、アプリケーションプログラム、および各種データが格納される。メモリ１０１は、補助記憶装置として、フラッシュメモリやＳＳＤ（Solid State Drive）等の半導体記憶装置やＨＤＤ（Hard Disk Drive）等の磁気記録媒体を含んでもよい。 The memory 101 is also used as an auxiliary storage device for the host PC 10a, and stores OS programs, application programs, and various data. The memory 101 may include a semiconductor storage device such as a flash memory or SSD (Solid State Drive) or a magnetic recording medium such as an HDD (Hard Disk Drive) as an auxiliary storage device.

バス１０３に接続されている周辺機器としては、入出力インタフェース１０２およびネットワークインタフェース１０４がある。入出力インタフェース１０２は、プロセッサ１００からの命令に従ってホストＰＣ１０ａの状態を表示する表示装置として機能するモニタ（例えば、ＬＥＤ（Light Emitting Diode）やＬＣＤ（Liquid Crystal Display）等）が接続できる。 Peripheral devices connected to the bus 103 include an input / output interface 102 and a network interface 104. A monitor (for example, LED (Light Emitting Diode), LCD (Liquid Crystal Display), etc.) that functions as a display device that displays the status of the host PC 10a according to an instruction from the processor 100 can be connected to the input / output interface 102.

さらに、入出力インタフェース１０２は、キーボードやマウス等の情報入力装置を接続可能であって、情報入力装置から送られてくる信号をプロセッサ１００に送信する。さらにまた、入出力インタフェース１０２は、周辺機器を接続するための通信インタフェースとしても機能する。 Further, the input / output interface 102 can be connected to an information input device such as a keyboard or a mouse, and transmits a signal sent from the information input device to the processor 100. Furthermore, the input / output interface 102 also functions as a communication interface for connecting peripheral devices.

例えば、入出力インタフェース１０２は、レーザ光等を利用して、光ディスクに記録されたデータの読み取りを行う光学ドライブ装置を接続することができる。光ディスクには、Ｂｌｕ−ｒａｙＤｉｓｃ（登録商標）、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ−Ｒ（Recordable）／ＲＷ（Rewritable）等がある。 For example, the input / output interface 102 can be connected to an optical drive device that reads data recorded on an optical disk by using a laser beam or the like. Optical discs include Blu-ray Disc (registered trademark), CD-ROM (Compact Disc Read Only Memory), CD-R (Recordable) / RW (Rewritable), and the like.

また、入出力インタフェース１０２は、メモリ装置やメモリリーダライタを接続することができる。メモリ装置は、入出力インタフェース１０２との通信機能を搭載した記録媒体である。メモリリーダライタは、メモリカードへのデータの書き込み、またはメモリカードからのデータの読み出しを行う装置である。メモリカードは、カード型の記録媒体である。 Further, the input / output interface 102 can be connected to a memory device or a memory reader / writer. The memory device is a recording medium equipped with a communication function with the input / output interface 102. A memory reader / writer is a device that writes data to or reads data from a memory card. A memory card is a card-type recording medium.

ネットワークインタフェース１０４は、ネットワークと接続してネットワークインタフェース制御を行い、例えば、ＮＩＣ（Network Interface Card）、無線ＬＡＮ（Local Area Network）カード等を使用することもできる。ネットワークインタフェース１０４で受信されたデータは、メモリ１０１やプロセッサ１００に出力される。以上のようなハードウェア構成によって、ホストＰＣ１０ａの処理機能を実現することができる。 The network interface 104 is connected to the network to control the network interface, and for example, a NIC (Network Interface Card), a wireless LAN (Local Area Network) card, or the like can be used. The data received by the network interface 104 is output to the memory 101 and the processor 100. With the above hardware configuration, the processing function of the host PC 10a can be realized.

一方、ホストＰＣ１０ａは、プロセッサ１００がそれぞれ所定のプログラムを実行することで本発明の処理を行うことができる。ホストＰＣ１０ａは、例えば、コンピュータで読み取り可能な記録媒体に記録されたプログラムを実行することにより、本発明の処理機能を実現する。ホストＰＣ１０ａに実行させる処理内容を記述したプログラムは、様々な記録媒体に記録しておくことができる。 On the other hand, the host PC 10a can perform the processing of the present invention by each of the processors 100 executing a predetermined program. The host PC 10a realizes the processing function of the present invention, for example, by executing a program recorded on a computer-readable recording medium. The program that describes the processing content to be executed by the host PC 10a can be recorded on various recording media.

例えば、ホストＰＣ１０ａに実行させるプログラムを補助記憶装置に格納しておくことができる。プロセッサ１００は、補助記憶装置内のプログラムの少なくとも一部を主記憶装置にロードし、プログラムを実行する。 For example, a program to be executed by the host PC 10a can be stored in the auxiliary storage device. The processor 100 loads at least a part of the program in the auxiliary storage device into the main storage device and executes the program.

また、光ディスク、メモリ装置、メモリカード等の可搬型記録媒体に記録しておくこともできる。可搬型記録媒体に格納されたプログラムは、例えば、プロセッサ１００からの制御により、補助記憶装置にインストールされた後、実行可能となる。またプロセッサ１００が、可搬型記録媒体から直接プログラムを読み出して実行することもできる。 It can also be recorded on a portable recording medium such as an optical disk, a memory device, or a memory card. The program stored in the portable recording medium can be executed after being installed in the auxiliary storage device, for example, under the control of the processor 100. The processor 100 can also read and execute the program directly from the portable recording medium.

＜スイッチおよびスイッチ制御部の接続構成＞
図７はスイッチおよびスイッチ制御部の接続構成の一例を示す図である。図４に示したスイッチｓｗ１、・・・、ｓｗ５およびスイッチ制御部２１の接続構成を示している。スイッチｓｗ１、・・・、ｓｗ５は、１入力２出力のスイッチであり、スイッチｓｗ１、・・・、ｓｗ５はそれぞれ切替端子ｃ１、・・・、ｃ５を有する。 <Connection configuration of switch and switch control unit>
FIG. 7 is a diagram showing an example of a connection configuration of a switch and a switch control unit. The connection configuration of the switches sw1, ..., Sw5 and the switch control unit 21 shown in FIG. 4 is shown. The switches sw1, ..., Sw5 are switches with one input and two outputs, and the switches sw1, ..., Sw5 have switching terminals c1, ..., C5, respectively.

スイッチｓｗ１の入力端子ａ１は、ＵＳＢハブ２２に接続される。スイッチｓｗ１の第１の出力端子ｂ１１は、スイッチｓｗ２の入力端子ａ２に接続され、スイッチｓｗ１の第２の出力端子ｂ１２は、スイッチｓｗ５の入力端子ａ５に接続される。
スイッチｓｗ２の第１の出力端子ｂ２１は、スイッチｓｗ３の入力端子ａ３に接続され、スイッチｓｗ２の第２の出力端子ｂ２２は、スイッチｓｗ４の入力端子ａ４に接続される。 The input terminal a1 of the switch sw1 is connected to the USB hub 22. The first output terminal b11 of the switch sw1 is connected to the input terminal a2 of the switch sw2, and the second output terminal b12 of the switch sw1 is connected to the input terminal a5 of the switch sw5.
The first output terminal b21 of the switch sw2 is connected to the input terminal a3 of the switch sw3, and the second output terminal b22 of the switch sw2 is connected to the input terminal a4 of the switch sw4.

スイッチｓｗ３の第１の出力端子ｂ３１は、ポートｐ１に接続され、スイッチｓｗ３の第２の出力端子ｂ３２は、ポートｐ２に接続される。スイッチｓｗ４の第１の出力端子ｂ４１は、ポートｐ３に接続され、スイッチｓｗ４の第２の出力端子ｂ４２は、ポートｐ４に接続される。スイッチｓｗ５の第１の出力端子ｂ５１は、ポートｐ５接続され、スイッチｓｗ５の第２の出力端子ｂ５２は、ポートｐ６に接続される。 The first output terminal b31 of the switch sw3 is connected to the port p1, and the second output terminal b32 of the switch sw3 is connected to the port p2. The first output terminal b41 of the switch sw4 is connected to the port p3, and the second output terminal b42 of the switch sw4 is connected to the port p4. The first output terminal b51 of the switch sw5 is connected to the port p5, and the second output terminal b52 of the switch sw5 is connected to the port p6.

さらに、ポートｐ１は、ＰＣＩｅコネクタ４ｂを介して、コプロボード３０−１に接続され、ポートｐ２は、ＰＣＩｅコネクタ４ｂを介して、コプロボード３０−２に接続される。ポートｐ３は、ＰＣＩｅコネクタ４ｂを介して、コプロボード３０−３に接続され、ポートｐ４は、ＰＣＩｅコネクタ４ｂを介して、コプロボード３０−４に接続される。ポートｐ５は、ＰＣＩｅコネクタ４ｂを介して、コプロボード３０−５に接続され、ポートｐ６は、ＰＣＩｅコネクタ４ｂを介して、コプロボード３０−６に接続される。 Further, the port p1 is connected to the copro board 30-1 via the PCIe connector 4b, and the port p2 is connected to the copro board 30-2 via the PCIe connector 4b. Port p3 is connected to the copro board 30-3 via the PCIe connector 4b, and port p4 is connected to the copro board 30-4 via the PCIe connector 4b. The port p5 is connected to the copro board 30-5 via the PCIe connector 4b, and the port p6 is connected to the copro board 30-6 via the PCIe connector 4b.

また、スイッチ制御部２１は、スイッチｓｗ１、・・・、ｓｗ５をスイッチ制御するための制御信号として、信号OE（イネーブル信号）、信号SEL1、SEL2、SEL3（切替信号）を有している。 Further, the switch control unit 21 has signals OE (enable signal), signals SEL1, SEL2, and SEL3 (switching signals) as control signals for switch control of switches sw1, ..., Sw5.

信号OEは、スイッチｓｗ１、・・・、ｓｗ５に送信され、スイッチｓｗ１、・・・、ｓｗ５を一括して未接続状態、またはスイッチ切替状態を確定するための信号である。具体的には、信号OEがＨレベル（イネーブル信号が第１のレベル）のとき、スイッチｓｗ１、・・・、ｓｗ５は未接続状態（無効化状態）になる。また、信号OEがＬレベル（イネーブル信号が第２のレベル）のとき、スイッチｓｗ１、・・・、ｓｗ５はスイッチ切替状態が確定される（有効化状態）。 The signal OE is a signal transmitted to the switches sw1, ..., Sw5 to determine the unconnected state or the switch switching state of the switches sw1, ..., Sw5 at once. Specifically, when the signal OE is at the H level (the enable signal is the first level), the switches sw1, ..., Sw5 are in the unconnected state (disabled state). Further, when the signal OE is at the L level (the enable signal is the second level), the switch switching states of the switches sw1, ..., Sw5 are determined (enabled state).

一方、信号SEL1は、スイッチｓｗ１に送信され、信号SEL2は、スイッチｓｗ２に送信され、信号SEL3は、スイッチｓｗ３、ｓｗ４、ｓｗ５に送信される。信号SEL1、SEL2、SEL3は、スイッチｓｗ１、・・・、ｓｗ５の切替端子を駆動する信号であり、Ｌレベルのとき、スイッチ内の切替端子は第１の出力端子（上側出力端子）に接続され、Ｈレベルのとき、スイッチ内の切替端子は第２の出力端子（下側出力端子）に接続される。 On the other hand, the signal SEL1 is transmitted to the switch sw1, the signal SEL2 is transmitted to the switch sw2, and the signal SEL3 is transmitted to the switches sw3, sw4, sw5. The signals SEL1, SEL2, and SEL3 are signals that drive the switching terminals of the switches sw1, ..., Sw5. At the L level, the switching terminals in the switch are connected to the first output terminal (upper output terminal). At the H level, the changeover terminal in the switch is connected to the second output terminal (lower output terminal).

上記のようなスイッチｓｗ１、・・・、ｓｗ５の接続構成により、少ないスイッチの個数で効率よくコプロボード３０−１、・・・、３０−６のうちから１つのコプロボードを選択することができ、また回路実装規模の増加を抑制することができる。 With the connection configuration of the switches sw1, ..., Sw5 as described above, one copro board can be efficiently selected from the copro boards 30-1, ..., 30-6 with a small number of switches. It is possible to suppress an increase in the circuit mounting scale.

＜ブリッジボード側のスイッチ制御＞
次に図８から図１４を用いて、ブリッジボード２０側に配置されているスイッチｓｗ１、・・・、ｓｗ５のスイッチ制御について説明する。 <Switch control on the bridge board side>
Next, the switch control of the switches sw1, ..., Sw5 arranged on the bridge board 20 side will be described with reference to FIGS. 8 to 14.

図８は接続状態テーブルの一例を示す図である。接続状態テーブルＴ０は、コプロボード３０−１、・・・、３０−６に対するスイッチｓｗ１、・・・、ｓｗ５の接続状態を示すテーブルであり、項目として、信号名およびスイッチ制御部２１のＧＰＩＯ（General Purpose Input Output）のピン番を有している。 FIG. 8 is a diagram showing an example of a connection status table. The connection status table T0 is a table showing the connection status of the switches sw1, ..., Sw5 to the copro boards 30-1, ..., 30-6, and the items are the signal name and the GPIO (General) of the switch control unit 21. It has a pin number of Purpose Input Output).

また、コプロボード３０−１、・・・、３０−６がブリッジボード２０を介してホストＰＣ１０ａと接続するときのスイッチ制御信号である（OE、SEL1、SEL2、SEL3）のレベル状態が示されている。接続状態テーブルＴ０のデータ構造は、例えば、記憶部１２に格納される。 Further, the level state of the switch control signals (OE, SEL1, SEL2, SEL3) when the copro boards 30-1, ..., 30-6 are connected to the host PC 10a via the bridge board 20 is shown. .. The data structure of the connection state table T0 is stored in, for example, the storage unit 12.

信号OEはスイッチ制御部２１のＧＰＩＯの６ピンから出力されることが示されている。また、信号SEL1はスイッチ制御部２１のＧＰＩＯの７ピンから出力され、信号SEL2はスイッチ制御部２１のＧＰＩＯの１０ピンから出力され、信号SEL3はスイッチ制御部２１のＧＰＩＯの１１ピンから出力されることが示されている。なお、テーブル中の“−”は、信号SEL2はＬレベルまたはＨレベルのいずれでもよい不定であることを示している。 It is shown that the signal OE is output from pin 6 of the GPIO of the switch control unit 21. Further, the signal SEL1 is output from the GPIO pin 7 of the switch control unit 21, the signal SEL2 is output from the GPIO pin 10 of the switch control unit 21, and the signal SEL3 is output from the GPIO pin 11 of the switch control unit 21. Is shown. A "-" in the table indicates that the signal SEL2 is indefinite, which may be either L level or H level.

図９から図１４はスイッチ接続状態の一例を示す図である。スイッチ制御部２１は、スイッチ制御の開始時は、信号OEをＨレベルにして、スイッチｓｗ１、・・・、ｓｗ５のスイッチ状態を未接続状態にする。すなわち、各スイッチの切替端子はどの出力端子にも接続されない状態になる。そして、信号SEL1、SEL2、SEL3にもとづくスイッチ切替後に信号OEをＬレベルにして、スイッチｓｗ１、・・・、ｓｗ５のスイッチ切替状態を確定させる。 9 to 14 are diagrams showing an example of the switch connection state. At the start of switch control, the switch control unit 21 sets the signal OE to the H level and sets the switch states of the switches sw1, ..., Sw5 to the unconnected state. That is, the changeover terminal of each switch is not connected to any output terminal. Then, after switching the switches based on the signals SEL1, SEL2, and SEL3, the signal OE is set to the L level, and the switch switching states of the switches sw1, ..., Sw5 are determined.

図９は、ホストＰＣ１０ａとコプロボード３０−１とを接続する場合のスイッチ切替状態を示している。図８の接続状態テーブルＴ０から、信号SEL1、SEL2、SEL3の状態は（SEL1、SEL2、SEL3）＝（Ｌ、Ｌ、Ｌ）である。 FIG. 9 shows a switch switching state when the host PC 10a and the copro board 30-1 are connected. From the connection state table T0 of FIG. 8, the states of the signals SEL1, SEL2, and SEL3 are (SEL1, SEL2, SEL3) = (L, L, L).

したがって、スイッチｓｗ１は、信号SEL1がＬレベルなので、切替端子ｃ１が出力端子ｂ１１に接続される。スイッチｓｗ２は、信号SEL2がＬレベルなので、切替端子ｃ２が出力端子ｂ２１に接続される。さらに、スイッチｓｗ３は、信号SEL3がＬレベルなので、切替端子ｃ３が出力端子ｂ３１に接続される。 Therefore, in the switch sw1, since the signal SEL1 is at the L level, the switching terminal c1 is connected to the output terminal b11. Since the signal SEL2 of the switch sw2 is L level, the switching terminal c2 is connected to the output terminal b21. Further, since the signal SEL3 of the switch sw3 is L level, the switching terminal c3 is connected to the output terminal b31.

その後、信号OEがＬレベルに設定されることで、信号SEL1、SEL2、SEL3によって上記のように設定されたスイッチング状態で、スイッチｓｗ１、ｓｗ２、ｓｗ３が有効化状態になる。このようなスイッチ制御によって、ホストＰＣ１０ａとコプロボード３０−１とがブリッジボード２０を介して接続される転送経路ｒ１が確立される。 After that, when the signal OE is set to the L level, the switches sw1, sw2, and sw3 are activated in the switching state set as described above by the signals SEL1, SEL2, and SEL3. By such switch control, the transfer path r1 in which the host PC 10a and the copro board 30-1 are connected via the bridge board 20 is established.

なお、信号SEL3がＬレベルなので、スイッチｓｗ４の切替端子ｃ４は出力端子ｂ４１に接続され、スイッチｓｗ５の切替端子ｃ５は出力端子ｂ５１に接続される（スイッチｓｗ４、ｓｗ５のスイッチングは、転送経路ｒ１の設定には関係してこない）。 Since the signal SEL3 is L level, the switching terminal c4 of the switch sw4 is connected to the output terminal b41, and the switching terminal c5 of the switch sw5 is connected to the output terminal b51 (switching of the switches sw4 and sw5 is performed by the transfer path r1. It has nothing to do with the settings).

このように、スイッチ制御部２１は、制御部１１からコプロボード３０−１への転送指示を受けた場合、第１の切替信号（SEL1）の第１のレベル（Ｌレベル）にもとづいて第１のスイッチ（ｓｗ１）の第１の切替端子（ｃ１）を第１のスイッチ（ｓｗ１）の第１の出力端子（ｂ１１）に接続する。また、第２の切替信号（SEL2）の第１のレベル（Ｌレベル）にもとづいて第２のスイッチ（ｓｗ２）の第２の切替端子（ｃ２）を第２のスイッチ（ｓｗ２）の第１の出力端子（ｂ２１）に接続する。さらに、第３の切替信号（SEL3）の第１のレベル（Ｌレベル）にもとづいて第３のスイッチ（ｓｗ３）の第３の切替端子（ｃ３）を第３のスイッチ（ｓｗ３）の第１の出力端子（ｂ３１）に接続して転送経路（ｒ１）を設定する。このようなスイッチ制御により、少ないスイッチの個数でコプロボード３０−１、・・・、３０−６のうちからコプロボード３０−１を効率よく選択することができる。 As described above, when the switch control unit 21 receives the transfer instruction from the control unit 11 to the copro board 30-1, the switch control unit 21 receives the first level (L level) of the first changeover signal (SEL1). The first switching terminal (c1) of the switch (sw1) is connected to the first output terminal (b11) of the first switch (sw1). Further, the second switching terminal (c2) of the second switch (sw2) is changed to the first switching terminal (c2) of the second switch (sw2) based on the first level (L level) of the second switching signal (SEL2). Connect to the output terminal (b21). Further, the third switching terminal (c3) of the third switch (sw3) is changed to the first switching terminal (c3) of the third switch (sw3) based on the first level (L level) of the third switching signal (SEL3). Connect to the output terminal (b31) and set the transfer path (r1). By such switch control, the copro board 30-1 can be efficiently selected from the copro boards 30-1, ..., 30-6 with a small number of switches.

図１０は、ホストＰＣ１０ａとコプロボード３０−２とを接続する場合のスイッチ切替状態を示している。図８の接続状態テーブルＴ０から、信号SEL1、SEL2、SEL3の状態は（SEL1、SEL2、SEL3）＝（Ｌ、Ｌ、Ｈ）である。 FIG. 10 shows a switch switching state when the host PC 10a and the copro board 30-2 are connected. From the connection state table T0 of FIG. 8, the states of the signals SEL1, SEL2, and SEL3 are (SEL1, SEL2, SEL3) = (L, L, H).

したがって、スイッチｓｗ１は、信号SEL1がＬレベルなので、切替端子ｃ１が出力端子ｂ１１に接続される。また、スイッチｓｗ２は、信号SEL2がＬレベルなので、切替端子ｃ２が出力端子ｂ２１に接続される。さらに、スイッチｓｗ３は、信号SEL3がＨレベルなので、切替端子ｃ３が出力端子ｂ３２に接続される。 Therefore, in the switch sw1, since the signal SEL1 is at the L level, the switching terminal c1 is connected to the output terminal b11. Further, since the signal SEL2 of the switch sw2 is L level, the switching terminal c2 is connected to the output terminal b21. Further, since the signal SEL3 of the switch sw3 is H level, the switching terminal c3 is connected to the output terminal b32.

その後、信号OEがＬレベルに設定されることで、信号SEL1、SEL2、SEL3によって上記のように設定されたスイッチング状態で、スイッチｓｗ１、ｓｗ２、ｓｗ３が有効化状態になる。このようなスイッチ制御によって、ホストＰＣ１０ａとコプロボード３０−２とがブリッジボード２０を介して接続される転送経路ｒ２が確立される。 After that, when the signal OE is set to the L level, the switches sw1, sw2, and sw3 are activated in the switching state set as described above by the signals SEL1, SEL2, and SEL3. By such switch control, the transfer path r2 in which the host PC 10a and the copro board 30-2 are connected via the bridge board 20 is established.

なお、信号SEL3がＨレベルなので、スイッチｓｗ４の切替端子ｃ４は出力端子ｂ４２に接続され、スイッチｓｗ５の切替端子ｃ５は出力端子ｂ５２に接続される（スイッチｓｗ４、ｓｗ５のスイッチングは、転送経路ｒ２の設定には関係してこない）。 Since the signal SEL3 is H level, the switching terminal c4 of the switch sw4 is connected to the output terminal b42, and the switching terminal c5 of the switch sw5 is connected to the output terminal b52 (switching of the switches sw4 and sw5 is performed on the transfer path r2. It has nothing to do with the settings).

このように、スイッチ制御部２１は、制御部１１からコプロボード３０−２への転送指示を受けた場合、第１の切替信号（SEL1）の第１のレベル（Ｌレベル）にもとづいて第１のスイッチ（ｓｗ１）の第１の切替端子（ｃ１）を第１のスイッチ（ｓｗ１）の第１の出力端子（ｂ１１）に接続する。また、第２の切替信号（SEL2）の第１のレベル（Ｌレベル）にもとづいて第２のスイッチ（ｓｗ２）の第２の切替端子（ｃ２）を第２のスイッチ（ｓｗ２）の第１の出力端子（ｂ２１）に接続する。さらに、第３の切替信号（SEL3）の第２のレベル（Ｈレベル）にもとづいて第３のスイッチ（ｓｗ３）の第３の切替端子（ｃ３）を第３のスイッチ（ｓｗ３）の第２の出力端子（ｂ３２）に接続して転送経路（ｒ２）を設定する。このようなスイッチ制御により、少ないスイッチの個数でコプロボード３０−１、・・・、３０−６のうちからコプロボード３０−２を効率よく選択することができる。 As described above, when the switch control unit 21 receives the transfer instruction from the control unit 11 to the copro board 30-2, the switch control unit 21 receives the first level (L level) of the first changeover signal (SEL1). The first switching terminal (c1) of the switch (sw1) is connected to the first output terminal (b11) of the first switch (sw1). Further, the second switching terminal (c2) of the second switch (sw2) is changed to the first switching terminal (c2) of the second switch (sw2) based on the first level (L level) of the second switching signal (SEL2). Connect to the output terminal (b21). Further, the third switching terminal (c3) of the third switch (sw3) is changed to the second switching terminal (c3) of the third switch (sw3) based on the second level (H level) of the third switching signal (SEL3). Connect to the output terminal (b32) and set the transfer path (r2). By such switch control, the copro board 30-2 can be efficiently selected from the copro boards 30-1, ..., 30-6 with a small number of switches.

図１１は、ホストＰＣ１０ａとコプロボード３０−３とを接続する場合のスイッチ切替状態を示している。図８の接続状態テーブルＴ０から、信号SEL1、SEL2、SEL3の状態は（SEL1、SEL2、SEL3）＝（Ｌ、Ｈ、Ｌ）である。 FIG. 11 shows a switch switching state when the host PC 10a and the copro board 30-3 are connected. From the connection state table T0 of FIG. 8, the states of the signals SEL1, SEL2, and SEL3 are (SEL1, SEL2, SEL3) = (L, H, L).

したがって、スイッチｓｗ１は、信号SEL1がＬレベルなので、切替端子ｃ１が出力端子ｂ１１に接続される。また、スイッチｓｗ２は、信号SEL2がＨレベルなので、切替端子ｃ２が出力端子ｂ２２に接続される。さらに、スイッチｓｗ４は、信号SEL3がＬレベルなので、切替端子ｃ４が出力端子ｂ４１に接続される。 Therefore, in the switch sw1, since the signal SEL1 is at the L level, the switching terminal c1 is connected to the output terminal b11. Further, since the signal SEL2 of the switch sw2 is H level, the switching terminal c2 is connected to the output terminal b22. Further, since the signal SEL3 of the switch sw4 is L level, the switching terminal c4 is connected to the output terminal b41.

その後、信号OEがＬレベルに設定されることで、信号SEL1、SEL2、SEL3によって上記のように設定されたスイッチング状態で、スイッチｓｗ１、ｓｗ２、ｓｗ４が有効化状態になる。このようなスイッチ制御によって、ホストＰＣ１０ａとコプロボード３０−３とがブリッジボード２０を介して接続される転送経路ｒ３が確立される。 After that, when the signal OE is set to the L level, the switches sw1, sw2, and sw4 are activated in the switching state set as described above by the signals SEL1, SEL2, and SEL3. By such switch control, the transfer path r3 in which the host PC 10a and the copro board 30-3 are connected via the bridge board 20 is established.

なお、信号SEL3がＬレベルなので、スイッチｓｗ３の切替端子ｃ３は出力端子ｂ３１に接続され、スイッチｓｗ５の切替端子ｃ５は出力端子ｂ５１に接続される（スイッチｓｗ３、ｓｗ５のスイッチングは、転送経路ｒ３の設定には関係してこない）。 Since the signal SEL3 is L level, the switching terminal c3 of the switch sw3 is connected to the output terminal b31, and the switching terminal c5 of the switch sw5 is connected to the output terminal b51 (switching of the switches sw3 and sw5 is performed on the transfer path r3. It has nothing to do with the settings).

このように、スイッチ制御部２１は、制御部１１からコプロボード３０−３への転送指示を受けた場合、第１の切替信号（SEL1）の第１のレベル（Ｌレベル）にもとづいて第１のスイッチ（ｓｗ１）の第１の切替端子（ｃ１）を第１のスイッチ（ｓｗ１）の第１の出力端子（ｂ１１）に接続する。また、第２の切替信号（SEL2）の第２のレベル（Ｈレベル）にもとづいて第２のスイッチ（ｓｗ２）の第２の切替端子（ｃ２）を第２のスイッチ（ｓｗ２）の第２の出力端子（ｂ２２）に接続する。さらに、第３の切替信号（SEL3）の第１のレベル（Ｌレベル）にもとづいて第４のスイッチ（ｓｗ４）の第４の切替端子（ｃ４）を第４のスイッチ（ｓｗ４）の第１の出力端子（ｂ４１）に接続して転送経路（ｒ３）を設定する。このようなスイッチ制御により、少ないスイッチの個数でコプロボード３０−１、・・・、３０−６のうちからコプロボード３０−３を効率よく選択することができる。 As described above, when the switch control unit 21 receives the transfer instruction from the control unit 11 to the copro board 30-3, the switch control unit 21 receives the first level (L level) of the first changeover signal (SEL1). The first switching terminal (c1) of the switch (sw1) is connected to the first output terminal (b11) of the first switch (sw1). Further, the second switching terminal (c2) of the second switch (sw2) is changed to the second switching terminal (c2) of the second switch (sw2) based on the second level (H level) of the second switching signal (SEL2). Connect to the output terminal (b22). Further, based on the first level (L level) of the third changeover signal (SEL3), the fourth changeover terminal (c4) of the fourth switch (sw4) is changed to the first changeover terminal (c4) of the fourth switch (sw4). Connect to the output terminal (b41) and set the transfer path (r3). By such switch control, the copro board 30-3 can be efficiently selected from the copro boards 30-1, ..., 30-6 with a small number of switches.

図１２は、ホストＰＣ１０ａとコプロボード３０−４とを接続する場合のスイッチ切替状態を示している。図８の接続状態テーブルＴ０から、信号SEL1、SEL2、SEL3の状態は（SEL1、SEL2、SEL3）＝（Ｌ、Ｈ、Ｈ）である。 FIG. 12 shows a switch switching state when the host PC 10a and the copro board 30-4 are connected. From the connection state table T0 of FIG. 8, the states of the signals SEL1, SEL2, and SEL3 are (SEL1, SEL2, SEL3) = (L, H, H).

したがって、スイッチｓｗ１は、信号SEL1がＬレベルなので、切替端子ｃ１が出力端子ｂ１１に接続される。また、スイッチｓｗ２は、信号SEL2がＨレベルなので、切替端子ｃ２が出力端子ｂ２２に接続される。さらに、スイッチｓｗ４は、信号SEL3がＨレベルなので、切替端子ｃ４が出力端子ｂ４２に接続される。 Therefore, in the switch sw1, since the signal SEL1 is at the L level, the switching terminal c1 is connected to the output terminal b11. Further, since the signal SEL2 of the switch sw2 is H level, the switching terminal c2 is connected to the output terminal b22. Further, in the switch sw4, since the signal SEL3 is H level, the switching terminal c4 is connected to the output terminal b42.

その後、信号OEがＬレベルに設定されることで、信号SEL1、SEL2、SEL3によって上記のように設定されたスイッチング状態で、スイッチｓｗ１、ｓｗ２、ｓｗ４が有効化状態になる。このようなスイッチ制御によって、ホストＰＣ１０ａとコプロボード３０−４とがブリッジボード２０を介して接続される転送経路ｒ４が確立される。 After that, when the signal OE is set to the L level, the switches sw1, sw2, and sw4 are activated in the switching state set as described above by the signals SEL1, SEL2, and SEL3. By such switch control, the transfer path r4 in which the host PC 10a and the copro board 30-4 are connected via the bridge board 20 is established.

なお、信号SEL3がＨレベルなので、スイッチｓｗ３の切替端子ｃ３は出力端子ｂ３２に接続され、スイッチｓｗ５の切替端子ｃ５は出力端子ｂ５２に接続される（スイッチｓｗ３、ｓｗ５のスイッチングは、転送経路ｒ４の設定には関係してこない）。 Since the signal SEL3 is H level, the switching terminal c3 of the switch sw3 is connected to the output terminal b32, and the switching terminal c5 of the switch sw5 is connected to the output terminal b52 (switching of the switches sw3 and sw5 is performed on the transfer path r4. It has nothing to do with the settings).

このように、スイッチ制御部２１は、制御部１１からコプロボード３０−４への転送指示を受けた場合、第１の切替信号（SEL1）の第１のレベル（Ｌレベル）にもとづいて第１のスイッチ（ｓｗ１）の第１の切替端子（ｃ１）を第１のスイッチ（ｓｗ１）の第１の出力端子（ｂ１１）に接続する。また、第２の切替信号（SEL2）の第２のレベル（Ｈレベル）にもとづいて第２のスイッチ（ｓｗ２）の第２の切替端子（ｃ２）を第２のスイッチ（ｓｗ２）の第２の出力端子（ｂ２２）に接続する。さらに、第３の切替信号（SEL3）の第２のレベル（Ｈレベル）にもとづいて第４のスイッチ（ｓｗ４）の第４の切替端子（ｃ４）を第４のスイッチ（ｓｗ４）の第２の出力端子（ｂ４２）に接続して転送経路（ｒ４）を設定する。このようなスイッチ制御により、少ないスイッチの個数でコプロボード３０−１、・・・、３０−６のうちからコプロボード３０−４を効率よく選択することができる。 As described above, when the switch control unit 21 receives the transfer instruction from the control unit 11 to the copro board 30-4, the switch control unit 21 receives the first level (L level) of the first changeover signal (SEL1). The first switching terminal (c1) of the switch (sw1) is connected to the first output terminal (b11) of the first switch (sw1). Further, the second switching terminal (c2) of the second switch (sw2) is changed to the second switching terminal (c2) of the second switch (sw2) based on the second level (H level) of the second switching signal (SEL2). Connect to the output terminal (b22). Further, the fourth switching terminal (c4) of the fourth switch (sw4) is changed to the second switching terminal (c4) of the fourth switch (sw4) based on the second level (H level) of the third switching signal (SEL3). Connect to the output terminal (b42) and set the transfer path (r4). By such switch control, the copro board 30-4 can be efficiently selected from the copro boards 30-1, ..., 30-6 with a small number of switches.

図１３は、ホストＰＣ１０ａとコプロボード３０−５とを接続する場合のスイッチ切替状態を示している。図８の接続状態テーブルＴ０から、信号SEL1、SEL2、SEL3の状態は（SEL1、SEL2、SEL3）＝（Ｈ、−、Ｌ）である。なお、信号SEL2はＬレベルまたはＨレベルのいずれでもよいが、ここではＬレベルにしたとする。 FIG. 13 shows a switch switching state when the host PC 10a and the copro board 30-5 are connected. From the connection state table T0 of FIG. 8, the states of the signals SEL1, SEL2, and SEL3 are (SEL1, SEL2, SEL3) = (H, −, L). The signal SEL2 may be either L level or H level, but here it is assumed that it is set to L level.

スイッチｓｗ１は、信号SEL1がＨレベルなので、切替端子ｃ１が出力端子ｂ１２に接続される。また、スイッチｓｗ５は、信号SEL3がＬレベルなので、切替端子ｃ５が出力端子ｂ５１に接続される。 Since the signal SEL1 of the switch sw1 is H level, the switching terminal c1 is connected to the output terminal b12. Further, since the signal SEL3 of the switch sw5 is L level, the switching terminal c5 is connected to the output terminal b51.

その後、信号OEがＬレベルに設定されることで、信号SEL1、SEL3によって上記のように設定されたスイッチング状態で、スイッチｓｗ１、ｓｗ５が有効化状態になる。このようなスイッチ制御によって、ホストＰＣ１０ａとコプロボード３０−５とがブリッジボード２０を介して接続される転送経路ｒ５が確立される。 After that, when the signal OE is set to the L level, the switches sw1 and sw5 are activated in the switching state set as described above by the signals SEL1 and SEL3. By such switch control, the transfer path r5 in which the host PC 10a and the copro board 30-5 are connected via the bridge board 20 is established.

なお、信号SEL2がＬレベルなので、スイッチｓｗ２の切替端子ｃ２は出力端子ｂ２１に接続される。また、信号SEL3がＬレベルなので、スイッチｓｗ３の切替端子ｃ３は出力端子ｂ３１に接続され、スイッチｓｗ４の切替端子ｃ４は出力端子ｂ４１に接続される（スイッチｓｗ２、ｓｗ３、ｓｗ４のスイッチングは、転送経路ｒ５の設定には関係してこない）。 Since the signal SEL2 is at the L level, the switching terminal c2 of the switch sw2 is connected to the output terminal b21. Further, since the signal SEL3 is L level, the switching terminal c3 of the switch sw3 is connected to the output terminal b31, and the switching terminal c4 of the switch sw4 is connected to the output terminal b41 (switching of the switches sw2, sw3, sw4 is a transfer path. It has nothing to do with the setting of r5).

このように、スイッチ制御部２１は、制御部１１からコプロボード３０−５への転送指示を受けた場合、第１の切替信号（SEL1）の第２のレベル（Ｈレベル）にもとづいて第１のスイッチ（ｓｗ１）の第１の切替端子（ｃ１）を第１のスイッチ（ｓｗ１）の第２の出力端子（ｂ１２）に接続する。また、第３の切替信号（SEL3）の第１のレベル（Ｌレベル）にもとづいて第５のスイッチ（ｓｗ５）の第５の切替端子（ｃ５）を第５のスイッチ（ｓｗ５）の第１の出力端子（ｂ５１）に接続して転送経路（ｒ５）を設定する。このようなスイッチ制御により、少ないスイッチの個数でコプロボード３０−１、・・・、３０−６のうちからコプロボード３０−５を効率よく選択することができる。 As described above, when the switch control unit 21 receives the transfer instruction from the control unit 11 to the copro board 30-5, the switch control unit 21 receives the transfer instruction from the control unit 11 to the first switching signal (SEL1) based on the second level (H level). The first switching terminal (c1) of the switch (sw1) is connected to the second output terminal (b12) of the first switch (sw1). Further, the fifth switching terminal (c5) of the fifth switch (sw5) is changed to the first switching terminal (c5) of the fifth switch (sw5) based on the first level (L level) of the third switching signal (SEL3). Connect to the output terminal (b51) and set the transfer path (r5). By such switch control, the copro board 30-5 can be efficiently selected from the copro boards 30-1, ..., 30-6 with a small number of switches.

図１４は、ホストＰＣ１０ａとコプロボード３０−６とを接続する場合のスイッチ切替状態を示している。図８の接続状態テーブルＴ０から、信号SEL1、SEL2、SEL3の状態は（SEL1、SEL2、SEL3）＝（Ｈ、−、Ｈ）である。なお、信号SEL2はＬレベルまたはＨレベルのいずれでもよいが、ここではＬレベルにしたとする。 FIG. 14 shows a switch switching state when the host PC 10a and the copro board 30-6 are connected. From the connection state table T0 of FIG. 8, the states of the signals SEL1, SEL2, and SEL3 are (SEL1, SEL2, SEL3) = (H, −, H). The signal SEL2 may be either L level or H level, but here it is assumed that it is set to L level.

スイッチｓｗ１は、信号SEL1がＨレベルなので、切替端子ｃ１が出力端子ｂ１２に接続される。また、スイッチｓｗ５は、信号SEL3がＨレベルなので、切替端子ｃ５が出力端子ｂ５２に接続される。 Since the signal SEL1 of the switch sw1 is H level, the switching terminal c1 is connected to the output terminal b12. Further, since the signal SEL3 of the switch sw5 is H level, the switching terminal c5 is connected to the output terminal b52.

その後、信号OEがＬレベルに設定されることで、信号SEL1、SEL3によって上記のように設定されたスイッチング状態で、スイッチｓｗ１、ｓｗ５が有効化状態になる。このようなスイッチ制御によって、ホストＰＣ１０ａとコプロボード３０−６とがブリッジボード２０を介して接続される転送経路ｒ６が確立される。 After that, when the signal OE is set to the L level, the switches sw1 and sw5 are activated in the switching state set as described above by the signals SEL1 and SEL3. By such switch control, the transfer path r6 in which the host PC 10a and the copro board 30-6 are connected via the bridge board 20 is established.

なお、信号SEL2がＬレベルなので、スイッチｓｗ２の切替端子ｃ２は出力端子ｂ２１に接続される。また、信号SEL3がＨレベルなので、スイッチｓｗ３の切替端子ｃ３は出力端子ｂ３２に接続され、スイッチｓｗ４の切替端子ｃ４は出力端子ｂ４２に接続される（スイッチｓｗ２、ｓｗ３、ｓｗ４のスイッチングは、転送経路ｒ６の設定には関係してこない）。 Since the signal SEL2 is at the L level, the switching terminal c2 of the switch sw2 is connected to the output terminal b21. Further, since the signal SEL3 is H level, the switching terminal c3 of the switch sw3 is connected to the output terminal b32, and the switching terminal c4 of the switch sw4 is connected to the output terminal b42 (switching of the switches sw2, sw3, sw4 is a transfer path. It has nothing to do with the setting of r6).

このように、スイッチ制御部２１は、制御部１１からコプロボード３０−６への転送指示を受けた場合、第１の切替信号（SEL1）の第２のレベル（Ｈレベル）にもとづいて第１のスイッチ（ｓｗ１）の第１の切替端子（ｃ１）を第１のスイッチ（ｓｗ１）の第２の出力端子（ｂ１２）に接続する。また、第３の切替信号（SEL3）の第２のレベル（Ｈレベル）にもとづいて第５のスイッチ（ｓｗ５）の第５の切替端子（ｃ５）を第５のスイッチ（ｓｗ５）の第２の出力端子（ｂ５２）に接続して転送経路（ｒ６）を設定する。このようなスイッチ制御により、少ないスイッチの個数でコプロボード３０−１、・・・、３０−６のうちからコプロボード３０−６を効率よく選択することができる。 As described above, when the switch control unit 21 receives the transfer instruction from the control unit 11 to the copro board 30-6, the switch control unit 21 receives the transfer instruction from the control unit 11 to the first switching signal (SEL1) based on the second level (H level). The first switching terminal (c1) of the switch (sw1) is connected to the second output terminal (b12) of the first switch (sw1). Further, the fifth switching terminal (c5) of the fifth switch (sw5) is changed to the second switching terminal (c5) of the fifth switch (sw5) based on the second level (H level) of the third switching signal (SEL3). Connect to the output terminal (b52) and set the transfer path (r6). By such switch control, the copro board 30-6 can be efficiently selected from the copro boards 30-1, ..., 30-6 with a small number of switches.

上記のように、スイッチ制御部２１は、制御部１１からの転送指示にもとづいて、イネーブル信号OEおよび切替信号SEL1、SEL2、SEL3をスイッチｓｗ１、・・・、ｓｗ５に出力し、イネーブル信号OEの第１のレベル（Ｈレベル）にもとづいて、切替端子ｃ１、・・・、ｃ５がすべての出力端子のいずれにも接続されない未接続状態に設定する。 As described above, the switch control unit 21 outputs the enable signal OE and the switching signals SEL1, SEL2, and SEL3 to the switches sw1, ..., Sw5 based on the transfer instruction from the control unit 11, and outputs the enable signal OE to the switches sw1, ..., Sw5. Based on the first level (H level), the switching terminals c1, ..., C5 are set to the unconnected state in which they are not connected to any of the output terminals.

また、切替信号SEL1、SEL2、SEL3のレベルにもとづいて、切替端子ｃ１、・・・、ｃ５の第１の出力端子への接続、または第２の出力端子への接続を行ってスイッチ切替状態に設定し、イネーブル信号OEの第２のレベル（Ｌレベル）にもとづいて、設定したスイッチ切替状態を確定する。 Further, based on the level of the switching signals SEL1, SEL2, and SEL3, the switching terminals c1, ..., C5 are connected to the first output terminal or the second output terminal to enter the switch switching state. Set, and confirm the set switch switching state based on the second level (L level) of the enable signal OE.

このようなスイッチ制御によって、スイッチｓｗ１、・・・、ｓｗ５に対して、未接続状態、スイッチ切替状態およびスイッチ切替状態確定が順に行われるので、複数のコプロボード３０−１、・・・、３０−６のうちから１台の所定のコプロボードに対して転送経路を精度よく設定することができる。このため、例えば、電源が入っていないコプロボードに不用意に転送経路が設定されてしまうといったような誤動作を防止することができる。 By such switch control, the unconnected state, the switch switching state, and the switch switching state are determined in order for the switches sw1, ..., Sw5, so that a plurality of copro boards 30-1, ..., 30- The transfer path can be set accurately for one predetermined copro board out of 6. Therefore, for example, it is possible to prevent a malfunction such as a transfer path being carelessly set on a copro board that is not turned on.

一方、スイッチ制御部２１は、切替信号のレベルにもとづいて、切替端子を第１の出力端子または第２の出力端子に接続して転送経路を設定する。これにより、少ないスイッチの個数で複数のコプロボード３０−１、・・・、３０−６のうちから所定のコプロボードを効率よく選択することができ、また、回路実装規模の増加も抑制することができる。 On the other hand, the switch control unit 21 connects the switching terminal to the first output terminal or the second output terminal and sets the transfer path based on the level of the switching signal. As a result, a predetermined copro board can be efficiently selected from a plurality of copro boards 30-1, ..., 30-6 with a small number of switches, and an increase in the circuit mounting scale can be suppressed. ..

＜コプロボード側のスイッチ制御＞
次に図１５から図１７を用いて、コプロボード側に配置されているスイッチｓｗ６（演算処理側スイッチ）のスイッチ制御について説明する。なお、図中の太実線は、データ転送が行われる転送経路を示している。 <Switch control on the co-pro board side>
Next, the switch control of the switch sw6 (operation processing side switch) arranged on the copro board side will be described with reference to FIGS. 15 to 17. The thick solid line in the figure indicates the transfer route in which the data is transferred.

図１５はケーブル非接続時のスイッチ制御の一例を示す図である。コプロボード３０−１に配置されるスイッチｓｗ６は、２入力１出力のスイッチである。スイッチｓｗ６の入力端子ａ６１（第１の入力端子）は、ＰＣＩｅコネクタ４ｂを介してブリッジボード２０内のポートｐ１に接続され、入力端子ａ６２（第２の入力端子）は、コネクタＣＮ３に接続される。スイッチｓｗ６の出力端子ｂ６は、演算処理部３１に接続される。 FIG. 15 is a diagram showing an example of switch control when the cable is not connected. The switch sw6 arranged on the copro board 30-1 is a 2-input, 1-output switch. The input terminal a61 (first input terminal) of the switch sw6 is connected to the port p1 in the bridge board 20 via the PCIe connector 4b, and the input terminal a62 (second input terminal) is connected to the connector CN3. .. The output terminal b6 of the switch sw6 is connected to the arithmetic processing unit 31.

また、スイッチｓｗ６は、コネクタＣＮ３からの電力供給にもとづくスイッチングを行う。具体的には、スイッチｓｗ６は、コネクタＣＮ３から電力供給を受けている場合は、スイッチｓｗ６の切替端子ｃ６は、入力端子ａ６２に接続される。また、コネクタＣＮ３から電力供給を受けない場合は、切替端子ｃ６は、入力端子ａ６１に接続される。
なお、図１５、図１６では、スイッチｓｗ１、・・・、ｓｗ５およびスイッチ制御部２１を含む構成ブロックをスイッチ部２と表記している。 Further, the switch sw6 performs switching based on the power supply from the connector CN3. Specifically, when the switch sw6 receives power from the connector CN3, the switching terminal c6 of the switch sw6 is connected to the input terminal a62. Further, when the power is not supplied from the connector CN3, the switching terminal c6 is connected to the input terminal a61.
In FIGS. 15 and 16, the constituent block including the switches sw1, ..., Sw5 and the switch control unit 21 is referred to as the switch unit 2.

〔ステップＳ１１〕ＵＳＢメモリｍ０が、メインボード１０に設置されているコネクタＣＮ１に差し込まれる。ＵＳＢメモリｍ０には、演算処理部３１に書き込むべきデータ（イメージデータ）等が格納されている。 [Step S11] The USB memory m0 is inserted into the connector CN1 installed on the main board 10. The USB memory m0 stores data (image data) or the like to be written in the arithmetic processing unit 31.

〔ステップＳ１２〕コネクタＣＮ３には、メインボード１０とコプロボード３０−１とを接続するＵＳＢケーブルがつながれておらず、システムはケーブル非接続状態にある。
〔ステップＳ１３〕コネクタＣＮ３はケーブル非接続状態にある。したがって、スイッチｓｗ６に対して、ケーブルを通じて流れてくる電力の供給はなく、コネクタＣＮ３からスイッチｓｗ６への電力供給は停止している。 [Step S12] The USB cable that connects the main board 10 and the copro board 30-1 is not connected to the connector CN3, and the system is in a cable unconnected state.
[Step S13] The connector CN3 is in a cable-unconnected state. Therefore, there is no power supply to the switch sw6 through the cable, and the power supply from the connector CN3 to the switch sw6 is stopped.

〔ステップＳ１４〕スイッチｓｗ６は、コネクタＣＮ３から電力供給を受けないため、切替端子ｃ６が、入力端子ａ６１に接続される。
〔ステップＳ１５〕ブリッジボード２０において、スイッチ部２によるスイッチ制御が行われて、図９に示したような転送経路ｒ１が確立する。 [Step S14] Since the switch sw6 does not receive power from the connector CN3, the switching terminal c6 is connected to the input terminal a61.
[Step S15] In the bridge board 20, switch control is performed by the switch unit 2, and the transfer path r1 as shown in FIG. 9 is established.

〔ステップＳ１６〕メインボード１０内の制御部１１は、コネクタＣＮ１に挿入されたＵＳＢメモリｍ０からデータを読み出し、データをブリッジボード２０へ出力する。出力されたデータは、ブリッジボード２０内の転送経路ｒ１を流れて、コプロボード３０−１内の演算処理部３１に転送される。 [Step S16] The control unit 11 in the main board 10 reads data from the USB memory m0 inserted in the connector CN1 and outputs the data to the bridge board 20. The output data flows through the transfer path r1 in the bridge board 20 and is transferred to the arithmetic processing unit 31 in the copro board 30-1.

このように、ケーブル非接続状態の場合は、スイッチｓｗ６の切替端子ｃ６が入力端子ａ６１に接続するスイッチングが行われる。このため、制御部１１から出力されるデータは、ブリッジボード２０内のスイッチ部２のスイッチ制御により確立された転送経路ｒ１を介して、演算処理部３１に転送されることになる。 In this way, when the cable is not connected, switching is performed in which the switching terminal c6 of the switch sw6 is connected to the input terminal a61. Therefore, the data output from the control unit 11 is transferred to the arithmetic processing unit 31 via the transfer path r1 established by the switch control of the switch unit 2 in the bridge board 20.

図１６はケーブル接続時のスイッチ制御の一例を示す図である。ＵＳＢケーブルＣａをメインボード１０とコプロボード３０−１につなげてデータ転送を行う場合を示している。
〔ステップＳ２１〕ＵＳＢメモリｍ０が、メインボード１０に設置されているコネクタＣＮ１に差し込まれる。 FIG. 16 is a diagram showing an example of switch control at the time of cable connection. The case where the USB cable Ca is connected to the main board 10 and the copro board 30-1 to perform data transfer is shown.
[Step S21] The USB memory m0 is inserted into the connector CN1 installed on the main board 10.

〔ステップＳ２２〕ＵＳＢケーブルＣａの一端がメインボード１０に設置されているコネクタＣＮ２に接続され、ＵＳＢケーブルＣａの他端がコプロボード３０−１に設置されているコネクタＣＮ３に接続される。 [Step S22] One end of the USB cable Ca is connected to the connector CN2 installed on the main board 10, and the other end of the USB cable Ca is connected to the connector CN3 installed on the copro board 30-1.

〔ステップＳ２３〕コネクタＣＮ３は、ケーブル接続状態にある。したがって、ＵＳＢケーブルＣａを通じて流れてくる電力が、コネクタＣＮ３からスイッチｓｗ６へ供給される。すなわち、スイッチｓｗ６は、コネクタＣＮ３のＶｂｕｓピンから供給される電力を受信する。 [Step S23] The connector CN3 is in a cable-connected state. Therefore, the power flowing through the USB cable Ca is supplied from the connector CN3 to the switch sw6. That is, the switch sw6 receives the power supplied from the Vbus pin of the connector CN3.

〔ステップＳ２４〕スイッチｓｗ６は、コネクタＣＮ３から電力供給を受けるため、切替端子ｃ６が、入力端子ａ６２に接続される。
〔ステップＳ２５〕メインボード１０内の制御部１１は、コネクタＣＮ１に挿入されたＵＳＢメモリｍ０からデータを読み出し、データをコネクタＣＮ２へ出力する。出力されたデータは、ＵＳＢケーブルＣａを介してコプロボード３０−１内の演算処理部３１に転送される。 [Step S24] Since the switch sw6 receives power from the connector CN3, the switching terminal c6 is connected to the input terminal a62.
[Step S25] The control unit 11 in the main board 10 reads data from the USB memory m0 inserted in the connector CN1 and outputs the data to the connector CN2. The output data is transferred to the arithmetic processing unit 31 in the copro board 30-1 via the USB cable Ca.

このように、ケーブル接続状態の場合は、スイッチｓｗ６の切替端子ｃ６が入力端子ａ６２に接続するスイッチングが行われる。このため、制御部１１から出力されるデータは、外部接続されたＵＳＢケーブルＣａを介して、演算処理部３１に転送されることになる。 In this way, in the cable connection state, switching is performed in which the switching terminal c6 of the switch sw6 is connected to the input terminal a62. Therefore, the data output from the control unit 11 is transferred to the arithmetic processing unit 31 via the externally connected USB cable Ca.

図１７はケーブル接続時のスイッチ制御の一例を示す図である。ＵＳＢケーブルＣａを保守端末５（外部機器）とコプロボード３０−１につなげて、保守端末５からデータ転送を行う場合を示している。
〔ステップＳ２１ａ〕保守端末５で演算処理部３１に書き込むべきデータ（イメージデータ）等が生成・格納される。 FIG. 17 is a diagram showing an example of switch control at the time of cable connection. The case where the USB cable Ca is connected to the maintenance terminal 5 (external device) and the copro board 30-1 to transfer data from the maintenance terminal 5 is shown.
[Step S21a] Data (image data) or the like to be written in the arithmetic processing unit 31 is generated and stored in the maintenance terminal 5.

〔ステップＳ２２ａ〕ＵＳＢケーブルＣａの一端が保守端末５に接続され、ＵＳＢケーブルＣａの他端がコプロボード３０−１に設置されているコネクタＣＮ３に接続される。
〔ステップＳ２３ａ〕コネクタＣＮ３はケーブル接続状態にあるので、ＵＳＢケーブルＣａを通じて流れてくる電力が、コネクタＣＮ３からスイッチｓｗ６へ供給される。すなわち、スイッチｓｗ６は、コネクタＣＮ３のＶｂｕｓピンから供給される電力を受信する。 [Step S22a] One end of the USB cable Ca is connected to the maintenance terminal 5, and the other end of the USB cable Ca is connected to the connector CN3 installed on the copro board 30-1.
[Step S23a] Since the connector CN3 is in the cable connected state, the power flowing through the USB cable Ca is supplied from the connector CN3 to the switch sw6. That is, the switch sw6 receives the power supplied from the Vbus pin of the connector CN3.

〔ステップＳ２４ａ〕スイッチｓｗ６は、コネクタＣＮ３から電力供給を受けるため、切替端子ｃ６が、入力端子ａ６２に接続される。
〔ステップＳ２５ａ〕保守端末５からＵＳＢケーブルＣａを介してコプロボード３０−１内の演算処理部３１にデータ転送が行われる。 [Step S24a] Since the switch sw6 receives power from the connector CN3, the switching terminal c6 is connected to the input terminal a62.
[Step S25a] Data is transferred from the maintenance terminal 5 to the arithmetic processing unit 31 in the copro board 30-1 via the USB cable Ca.

このように、システム内のホストＰＣ１０ａを用いずに、任意の保守端末５からＵＳＢケーブルＣａを介して、コプロボード３０−１内の演算処理部３１にデータ転送を行うことができる。 In this way, data can be transferred from an arbitrary maintenance terminal 5 to the arithmetic processing unit 31 in the copro board 30-1 via the USB cable Ca without using the host PC 10a in the system.

なお、上記では、コプロボード３０−１内の演算処理部３１へのデータ転送について説明したが、他のコプロボード３０−２、・・・、３０−６内の各演算処理部へのデータ転送も同様である。 In the above, the data transfer to the arithmetic processing unit 31 in the copro board 30-1 has been described, but the same applies to the data transfer to each arithmetic processing unit in the other copro boards 30-2, ..., 30-6. Is.

上記のように、コプロボード３０−１、・・・、３０−６は、コネクタＣＮ３を備え、データが転送されるケーブル（ＵＳＢケーブルＣａ）がコネクタＣＮ３に接続された場合、ブリッジボード２０を介さずにケーブルを介してホストＰＣ１０ａ（または保守端末５）から転送されたデータを受信する。 As described above, the copro boards 30-1, ..., 30-6 are provided with the connector CN3, and when the cable (USB cable Ca) to which data is transferred is connected to the connector CN3, the copro boards 30-1, ..., 30-6 do not go through the bridge board 20. Receives the data transferred from the host PC 10a (or maintenance terminal 5) via the cable.

これにより、コプロボード３０−１、・・・、３０−６へのイメージデータ書き込み処理時、ユーザはブリッジボード２０を介しての自動設定、またはケーブルをつなげての手作業による設定のいずれかを適応的に選ぶことができるので、操作環境の柔軟性を高め利便性を向上させることができる。 As a result, when writing image data to the copro boards 30-1, ..., 30-6, the user adapts either automatic setting via the bridge board 20 or manual setting by connecting a cable. Since it is possible to select the target, it is possible to increase the flexibility of the operation environment and improve the convenience.

また、コプロボード３０−１、・・・、３０−６に配置される２入力１出力のスイッチｓｗ６（演算処理側スイッチ）は、コネクタＣＮ３に対してＵＳＢケーブルＣａが非接続状態であり、コネクタＣＮ３を介してＵＳＢケーブルＣａを通じて流れる電力供給を受けない場合、切替端子ｃ６を入力端子ａ６１に接続して、ブリッジボード２０で設定された転送経路からのデータを出力端子ｂ６から出力する。 Further, in the 2-input 1-output switch sw6 (switch on the arithmetic processing side) arranged on the copro boards 30-1, ..., 30-6, the USB cable Ca is not connected to the connector CN3, and the connector CN3 When the power supply flowing through the USB cable Ca is not received, the switching terminal c6 is connected to the input terminal a61, and the data from the transfer path set by the bridge board 20 is output from the output terminal b6.

さらにコネクタＣＮ３に対してＵＳＢケーブルＣａが接続状態であり、コネクタＣＮ３を介してＵＳＢケーブルＣａを通じて流れる電力供給を受ける場合、切替端子ｃ６を入力端子ａ６２に接続して、ＵＳＢケーブルＣａからのデータを出力端子ｂ６から出力する。 Further, when the USB cable Ca is connected to the connector CN3 and the power supplied through the USB cable Ca via the connector CN3 is received, the switching terminal c6 is connected to the input terminal a62 and the data from the USB cable Ca is input. Output from output terminal b6.

このように、ケーブル接続時に供給される電力にもとづいてスイッチングするスイッチｓｗ６を用いることにより、ブリッジボード２０側またはＵＳＢケーブルＣａ側からのデータを精度よく選択して、コプロボード内の演算処理部に出力することができる。また、このような構成により、スイッチｓｗ６をスイッチ制御するためのあらたな制御機能が不要であるため、回路実装規模の増加を抑制することができる。 In this way, by using the switch sw6 that switches based on the power supplied when the cable is connected, the data from the bridge board 20 side or the USB cable Ca side can be accurately selected and output to the arithmetic processing unit in the copro board. can do. Further, with such a configuration, since a new control function for switch control of the switch sw6 is unnecessary, an increase in the circuit mounting scale can be suppressed.

さらに、ケーブル接続時には、ＵＳＢケーブルＣａを介してのデータ転送が優先的に行われるので、ユーザの意図に沿った操作でデータ転送が可能になり、演算処理部へのイメージデータの書き込み作業の利便性を向上させることができる。 Further, when the cable is connected, the data transfer via the USB cable Ca is preferentially performed, so that the data can be transferred according to the user's intention, which is convenient for writing the image data to the arithmetic processing unit. The sex can be improved.

なお、上記において、メインボード１０のコネクタＣＮ２にＵＳＢケーブルＣａが接続されたことを制御部１１が検出した場合、制御部１１は転送指示の出力を停止して、スイッチ制御を停止する。また、ＵＳＢケーブルＣａのコネクタＣＮ２の接続を検出した場合は、制御部１１は転送指示およびデータを出力してブリッジボード２０からのデータ転送を行う。 In the above, when the control unit 11 detects that the USB cable Ca is connected to the connector CN2 of the main board 10, the control unit 11 stops the output of the transfer instruction and stops the switch control. When the connection of the connector CN2 of the USB cable Ca is detected, the control unit 11 outputs a transfer instruction and data to transfer the data from the bridge board 20.

これにより、ケーブルでのデータ転送およびケーブルレスでのデータ転送が自動的に選択されるので操作性の向上を図ることができる。さらに、接続されたＵＳＢケーブルＣａを介してデータ転送が行われる場合は、ブリッジボード２０内のスイッチ制御が停止するので、ブリッジボード２０内の消費電力を抑制することができる。 As a result, cable data transfer and cableless data transfer are automatically selected, so that operability can be improved. Further, when data transfer is performed via the connected USB cable Ca, the switch control in the bridge board 20 is stopped, so that the power consumption in the bridge board 20 can be suppressed.

＜動作シーケンス＞
次に図１８から図２４を用いて、動作シーケンスについて説明する。図１８から図２１はブリッジボードを介してスイッチ制御を行う場合の動作シーケンスの一例を示す図である。なお、図では、コプロボード内の演算処理部として、コプロボード３０−１の演算処理部３１と、コプロボード３０−２の演算処理部３２を示している。 <Operation sequence>
Next, the operation sequence will be described with reference to FIGS. 18 to 24. 18 to 21 are diagrams showing an example of an operation sequence when switch control is performed via a bridge board. In the figure, as the arithmetic processing unit in the copro board, the arithmetic processing unit 31 of the copro board 30-1 and the arithmetic processing unit 32 of the copro board 30-2 are shown.

〔ステップＳ３１〕システムに電源が投入される。制御部１１、およびコプロボード３０−１、３０−２それぞれに搭載されている演算処理部３１、３２が電源オンする。なお、スイッチ制御部２１およびＵＳＢ／ＵＡＲＴ変換ＩＣ２３それぞれに対しては、起動信号ｅｎ１、ｅｎ２が現段階で送信されていない。よって、スイッチ制御部２１、ＵＳＢ／ＵＡＲＴ変換ＩＣ２３およびスイッチｓｗ１、・・・、ｓｗ５は無効化状態にある。 [Step S31] The system is powered on. The power of the control unit 11 and the arithmetic processing units 31 and 32 mounted on the copro boards 30-1 and 30-2, respectively, are turned on. The start signals en1 and en2 are not transmitted to the switch control unit 21 and the USB / UART conversion IC23, respectively, at this stage. Therefore, the switch control unit 21, the USB / UART conversion IC23, and the switches sw1, ..., Sw5 are in the disabled state.

〔ステップＳ３２〕制御部１１は、コプロボード３０−１内の演算処理部３１のリカバリ処理を開始する。
〔ステップＳ３３〕制御部１１は、リカバリモード信号ｒｍをオン（例えば、Ｈレベル）にする。
〔ステップＳ３３ａ〕Ｈレベルのリカバリモード信号ｒｍが、制御部１１からコプロボード３０−１、・・・、３０−６内の各演算処理部に送信される。 [Step S32] The control unit 11 starts the recovery process of the arithmetic processing unit 31 in the copro board 30-1.
[Step S33] The control unit 11 turns on the recovery mode signal rm (for example, H level).
[Step S33a] The H-level recovery mode signal rm is transmitted from the control unit 11 to each arithmetic processing unit in the copro boards 30-1, ..., 30-6.

〔ステップＳ３４〕制御部１１は、電源制御部２４に対してコプロボード３０−１の演算処理部３１を再起動させる指示を与える。
〔ステップＳ３４ａ〕制御部１１の指示にもとづき、電源制御部２４からコプロボード３０−１の演算処理部３１を起動させるための電源起動信号ｓ１（図４、図５）が出力される。 [Step S34] The control unit 11 gives an instruction to the power supply control unit 24 to restart the arithmetic processing unit 31 of the copro board 30-1.
[Step S34a] Based on the instruction of the control unit 11, the power supply control unit 24 outputs a power supply start signal s1 (FIGS. 4 and 5) for activating the arithmetic processing unit 31 of the copro board 30-1.

〔ステップＳ３５〕演算処理部３１は、電源起動信号ｓ１にもとづいて、再起動する。
〔ステップＳ３６〕演算処理部３１は、再起動した後、Ｈレベルのリカバリモード信号ｒｍの受信にもとづいて、リカバリモードに移行する。 [Step S35] The arithmetic processing unit 31 restarts based on the power supply start signal s1.
[Step S36] After restarting, the arithmetic processing unit 31 shifts to the recovery mode based on the reception of the H level recovery mode signal rm.

〔ステップＳ３７〕制御部１１は、スイッチ制御部２１に起動指示を与える。
〔ステップＳ３７ａ〕Ｈレベルの起動信号ｅｎ１が、制御部１１からスイッチ制御部２１に送信される。 [Step S37] The control unit 11 gives a start instruction to the switch control unit 21.
[Step S37a] The H-level start signal en1 is transmitted from the control unit 11 to the switch control unit 21.

〔ステップＳ３８〕スイッチ制御部２１は、Ｈレベルの起動信号ｅｎ１の受信にもとづいて、有効化状態になる。
〔ステップＳ３８ａ〕スイッチ制御部２１は、有効化状態になったことの結果通知を制御部１１に返信する。 [Step S38] The switch control unit 21 is activated based on the reception of the H level start signal en1.
[Step S38a] The switch control unit 21 returns a notification of the result of the activation state to the control unit 11.

〔ステップＳ３９〕制御部１１は、スイッチ制御部２１の起動を検出する。
〔ステップＳ４０〕制御部１１は、ブリッジボード２０を介した、演算処理部３１へのＯＳイメージデータ書き込みを開始する。制御部１１は、ＵＳＢハブ２２を介して転送指示（選択対象のコプロボードの識別子等が含まれていてもよい）をスイッチ制御部２１に出力する。 [Step S39] The control unit 11 detects the activation of the switch control unit 21.
[Step S40] The control unit 11 starts writing the OS image data to the arithmetic processing unit 31 via the bridge board 20. The control unit 11 outputs a transfer instruction (which may include an identifier of the copro board to be selected) to the switch control unit 21 via the USB hub 22.

〔ステップＳ４１〕スイッチ制御部２１は、制御部１１からの転送指示にもとづいて、信号OEをＨレベルにしてスイッチｓｗ１、・・・、ｓｗ５を未接続状態に設定する。
〔ステップＳ４２〕スイッチ制御部２１は、信号SEL1、SEL2、SEL3を制御してコプロボード３０−１が選択される転送経路を設定する。具体的には図８、図９で上述したように（SEL1、SEL2、SEL3）＝（Ｌ、Ｌ、Ｌ）のレベル設定がなされて、ブリッジボード２０内に転送経路ｒ１が設定される。 [Step S41] The switch control unit 21 sets the signal OE to H level and sets the switches sw1, ..., Sw5 to the unconnected state based on the transfer instruction from the control unit 11.
[Step S42] The switch control unit 21 controls the signals SEL1, SEL2, and SEL3 to set a transfer path from which the copro board 30-1 is selected. Specifically, as described above in FIGS. 8 and 9, the level of (SEL1, SEL2, SEL3) = (L, L, L) is set, and the transfer path r1 is set in the bridge board 20.

〔ステップＳ４３〕スイッチ制御部２１は、信号OEをＬレベルにして、スイッチｓｗ１、・・・、ｓｗ５のスイッチ切替状態を確定する。
〔ステップＳ４４〕スイッチｓｗ１、・・・、ｓｗ５は、転送経路ｒ１が設定されるスイッチ切替状態で有効化状態になる。 [Step S43] The switch control unit 21 sets the signal OE to the L level and determines the switch switching states of the switches sw1, ..., Sw5.
[Step S44] The switches sw1, ..., Sw5 are enabled in the switch switching state in which the transfer path r1 is set.

〔ステップＳ４５〕制御部１１は、転送経路ｒ１を介した演算処理部３１との通信の状態チェックを行う。
〔ステップＳ４５ａ〕制御部１１から演算処理部３１へ転送経路ｒ１を介した状態要求が送信され、演算処理部３１は、状態チェック結果を制御部１１に返信する。 [Step S45] The control unit 11 checks the state of communication with the arithmetic processing unit 31 via the transfer path r1.
[Step S45a] A state request is transmitted from the control unit 11 to the arithmetic processing unit 31 via the transfer path r1, and the arithmetic processing unit 31 returns the status check result to the control unit 11.

〔ステップＳ４６〕制御部１１は、転送経路ｒ１を介した演算処理部３１との通信に異常がないことを検出した場合、リカバリツールを実行する。
〔ステップＳ４７〕制御部１１は、ブリッジボード２０内の転送経路ｒ１を介して、演算処理部３１にイメージデータの転送を開始する。
〔ステップＳ４７ａ〕イメージデータがブリッジボード２０内の転送経路ｒ１を介して、演算処理部３１に転送される。 [Step S46] When the control unit 11 detects that there is no abnormality in the communication with the arithmetic processing unit 31 via the transfer path r1, the control unit 11 executes the recovery tool.
[Step S47] The control unit 11 starts transferring image data to the arithmetic processing unit 31 via the transfer path r1 in the bridge board 20.
[Step S47a] The image data is transferred to the arithmetic processing unit 31 via the transfer path r1 in the bridge board 20.

〔ステップＳ４８〕制御部１１は、イメージデータの転送完了後、電源制御部２４に対してコプロボード３０−１の演算処理部３１を再起動させる指示を与える。
〔ステップＳ４８ａ〕制御部１１の指示にもとづき、電源制御部２４からコプロボード３０−１の演算処理部３１を起動させるための電源起動信号ｓ１が出力される。 [Step S48] The control unit 11 gives an instruction to the power supply control unit 24 to restart the arithmetic processing unit 31 of the copro board 30-1 after the transfer of the image data is completed.
[Step S48a] Based on the instruction of the control unit 11, the power supply control unit 24 outputs a power supply start signal s1 for activating the arithmetic processing unit 31 of the copro board 30-1.

〔ステップＳ４９〕演算処理部３１は、電源起動信号ｓ１にもとづいて、再起動する。
〔ステップＳ５０〕演算処理部３１は、リカバリしたイメージでＯＳを起動する。
〔ステップＳ５１〕制御部１１は、ＵＳＢ／ＵＡＲＴ変換ＩＣ２３（図中の変換ＩＣはＵＳＢ／ＵＡＲＴ変換ＩＣ２３を指す）に起動指示を与える。
〔ステップＳ５１ａ〕Ｈレベルの起動信号ｅｎ２が、制御部１１からＵＳＢ／ＵＡＲＴ変換ＩＣ２３に送信される。 [Step S49] The arithmetic processing unit 31 restarts based on the power supply start signal s1.
[Step S50] The arithmetic processing unit 31 starts the OS with the recovered image.
[Step S51] The control unit 11 gives a start instruction to the USB / UART conversion IC 23 (the conversion IC in the figure refers to the USB / UART conversion IC 23).
[Step S51a] The H-level start signal en2 is transmitted from the control unit 11 to the USB / UART conversion IC 23.

〔ステップＳ５２〕ＵＳＢ／ＵＡＲＴ変換ＩＣ２３は、Ｈレベルの起動信号ｅｎ２の受信にもとづいて、有効化状態になる。
〔ステップＳ５２ａ〕ＵＳＢ／ＵＡＲＴ変換ＩＣ２３は、有効化状態になった結果を制御部１１に返信する。 [Step S52] The USB / UART conversion IC 23 is activated based on the reception of the H-level start signal en2.
[Step S52a] The USB / UART conversion IC 23 returns the result of the activation state to the control unit 11.

〔ステップＳ５３〕制御部１１は、ＵＳＢ／ＵＡＲＴ変換ＩＣ２３を介して、演算処理部３１にＳＳＨ（Secure Shell）接続を行う。ＳＳＨとは、通信内容を暗号化して遠隔コンピュータと通信するためのプロトコルである。
〔ステップＳ５３ａ〕制御部１１は、ＵＳＢ／ＵＡＲＴ変換ＩＣ２３を介して、演算処理部３１と通信を行い、イメージデータの書き込み状態や、演算処理部３１の動作状態等を取得する。 [Step S53] The control unit 11 makes an SSH (Secure Shell) connection to the arithmetic processing unit 31 via the USB / UART conversion IC 23. SSH is a protocol for encrypting communication contents and communicating with a remote computer.
[Step S53a] The control unit 11 communicates with the arithmetic processing unit 31 via the USB / UART conversion IC 23, and acquires the writing state of the image data, the operating state of the arithmetic processing unit 31, and the like.

〔ステップＳ５４〕制御部１１は、演算処理部３１の正常起動を確認する。
〔ステップＳ５５〕制御部１１は、演算処理部３１の正常起動の確認次第、次のリカバリ対象であるコプロボード３０−２内の演算処理部３２のリカバリ処理を開始する。 [Step S54] The control unit 11 confirms that the arithmetic processing unit 31 has started normally.
[Step S55] The control unit 11 starts the recovery process of the arithmetic processing unit 32 in the copro board 30-2, which is the next recovery target, as soon as the normal startup of the arithmetic processing unit 31 is confirmed.

〔ステップＳ５６〕制御部１１は、リカバリモード信号ｒｍをオンにする。
〔ステップＳ５６ａ〕Ｈレベルのリカバリモード信号ｒｍが、制御部１１からコプロボード３０−１、・・・、３０−６内の各演算処理部に送信される。 [Step S56] The control unit 11 turns on the recovery mode signal rm.
[Step S56a] The H-level recovery mode signal rm is transmitted from the control unit 11 to each arithmetic processing unit in the copro boards 30-1, ..., 30-6.

〔ステップＳ５７〕制御部１１は、電源制御部２４に対してコプロボード３０−２の演算処理部３２を再起動させる指示を与える。
〔ステップＳ５７ａ〕制御部１１の指示にもとづき、電源制御部２４からコプロボード３０−２の演算処理部３２を起動させるための電源起動信号ｓ２（図４、図５）が出力される。 [Step S57] The control unit 11 gives an instruction to the power supply control unit 24 to restart the arithmetic processing unit 32 of the copro board 30-2.
[Step S57a] Based on the instruction of the control unit 11, the power supply control unit 24 outputs a power supply start signal s2 (FIGS. 4 and 5) for activating the arithmetic processing unit 32 of the copro board 30-2.

〔ステップＳ５８〕演算処理部３２は、電源起動信号ｓ２にもとづいて、再起動する。
〔ステップＳ５９〕演算処理部３２は、再起動した後、Ｈレベルのリカバリモード信号ｒｍの受信にもとづいて、リカバリモードに移行する。 [Step S58] The arithmetic processing unit 32 restarts based on the power supply start signal s2.
[Step S59] After restarting, the arithmetic processing unit 32 shifts to the recovery mode based on the reception of the H level recovery mode signal rm.

以降、演算処理部３２に対しても演算処理部３１のリカバリ時と同様なシーケンスが行われる。すなわち、制御部１１は、演算処理部３１へのイメージデータの正常書き込み処理が終了次第、次のコプロボード３０−２の演算処理部３２に対するリカバリ処理を行って演算処理部３２へのデータ転送制御を行う。他のコプロボードに対しても同様であり、すべての演算処理部に対するデータ転送制御が終了するまで上記動作が繰り返される。 After that, the same sequence as at the time of recovery of the arithmetic processing unit 31 is performed on the arithmetic processing unit 32. That is, as soon as the normal writing process of the image data to the arithmetic processing unit 31 is completed, the control unit 11 performs the recovery processing for the arithmetic processing unit 32 of the next copro board 30-2 and controls the data transfer to the arithmetic processing unit 32. conduct. The same applies to other copro boards, and the above operation is repeated until the data transfer control for all the arithmetic processing units is completed.

このように、コプロボード３０−１、・・・、３０−６のうちから選択したコプロボード３０−１へのデータの転送後にコプロボード３０−１からのデータの書き込み完了応答を受信すると、コプロボード３０−２、・・・、３０−６のうちからデータ転送が未完了のコプロボード３０−２が選択されてデータ転送を行うためのスイッチ制御が行われ、コプロボード３０−２にデータが転送される。このような処理をデータ転送が未完了のコプロボードがなくなるまで繰り返し行って（データ転送処理をコプロボード３０−１、・・・、３０−６の台数分行って）、コプロボード３０−１、・・・、３０−６へのデータ書き込みを実行する。 In this way, when the data write completion response from the copro board 30-1 is received after the data is transferred to the copro board 30-1 selected from the copro boards 30-1, ..., 30-6, the copro board 30-2 , ..., Copro board 30-2 for which data transfer has not been completed is selected from 30-6, switch control for performing data transfer is performed, and data is transferred to copro board 30-2. Such processing is repeated until there are no more copro boards for which data transfer has not been completed (data transfer processing is performed for the number of copro boards 30-1, ..., 30-6), and copro boards 30-1, ... , 30-6 is executed.

このような制御により、すべてのコプロボード３０−１、・・・、３０−６に対して自動的にイメージデータが書き込まれることになり、作業効率を大幅に向上させることが可能になる。 By such control, the image data is automatically written to all the copro boards 30-1, ..., 30-6, and the work efficiency can be greatly improved.

図２２から図２４はケーブルを介してスイッチ制御を行う場合の動作シーケンスの一例を示す図である。なお、図では、コプロボード内の演算処理部として、コプロボード３０−１の演算処理部３１と、コプロボード３０−２の演算処理部３２を示している。 22 to 24 are diagrams showing an example of an operation sequence when switch control is performed via a cable. In the figure, as the arithmetic processing unit in the copro board, the arithmetic processing unit 31 of the copro board 30-1 and the arithmetic processing unit 32 of the copro board 30-2 are shown.

〔ステップＳ６１〕システムに電源が投入される。制御部１１、およびコプロボード３０−１、３０−２それぞれに搭載されている演算処理部３１、３２が電源オンする。なお、ＵＳＢ／ＵＡＲＴ変換ＩＣ２３に対しては、起動信号ｅｎ２が現段階で送信されていないので、ＵＳＢ／ＵＡＲＴ変換ＩＣ２３は無効化状態にある。 [Step S61] The system is powered on. The power of the control unit 11 and the arithmetic processing units 31 and 32 mounted on the copro boards 30-1 and 30-2, respectively, are turned on. Since the start signal en2 has not been transmitted to the USB / UART conversion IC 23 at this stage, the USB / UART conversion IC 23 is in the disabled state.

〔ステップＳ６２〕制御部１１は、コプロボード３０−１内の演算処理部３１のリカバリ処理を開始する。
〔ステップＳ６３〕制御部１１は、リカバリモード信号ｒｍをオンにする。
〔ステップＳ６３ａ〕Ｈレベルのリカバリモード信号ｒｍが、制御部１１からコプロボード３０−１、・・・、３０−６内の各演算処理部に送信される。 [Step S62] The control unit 11 starts the recovery process of the arithmetic processing unit 31 in the copro board 30-1.
[Step S63] The control unit 11 turns on the recovery mode signal rm.
[Step S63a] The H-level recovery mode signal rm is transmitted from the control unit 11 to each arithmetic processing unit in the copro boards 30-1, ..., 30-6.

〔ステップＳ６４〕制御部１１は、電源制御部２４に対してコプロボード３０−１の演算処理部３１を再起動させる指示を与える。
〔ステップＳ６４ａ〕制御部１１の指示にもとづき、電源制御部２４からコプロボード３０−１の演算処理部３１を起動させるための電源起動信号ｓ１（図４、図５）が出力される。
〔ステップＳ６５〕演算処理部３１は、電源起動信号ｓ１にもとづいて、再起動する。 [Step S64] The control unit 11 gives an instruction to the power supply control unit 24 to restart the arithmetic processing unit 31 of the copro board 30-1.
[Step S64a] Based on the instruction of the control unit 11, the power supply control unit 24 outputs a power supply start signal s1 (FIGS. 4 and 5) for activating the arithmetic processing unit 31 of the copro board 30-1.
[Step S65] The arithmetic processing unit 31 restarts based on the power supply start signal s1.

〔ステップＳ６６〕演算処理部３１は、再起動した後、Ｈレベルのリカバリモード信号ｒｍの受信にもとづいて、リカバリモードに移行する。
〔ステップＳ６７〕メインボード１０とコプロボード３０−１が、手動によってＵＳＢケーブルＣａで接続される。 [Step S66] After restarting, the arithmetic processing unit 31 shifts to the recovery mode based on the reception of the H level recovery mode signal rm.
[Step S67] The main board 10 and the copro board 30-1 are manually connected by a USB cable Ca.

〔ステップＳ６８〕制御部１１は、ＵＳＢケーブルＣａを介した演算処理部３１との通信の状態チェックを行う。
〔ステップＳ６８ａ〕制御部１１から演算処理部３１へＵＳＢケーブルＣａを介した状態要求が送信され、演算処理部３１は、状態チェック結果を、ＵＳＢケーブルＣａを介して制御部１１に返信する。 [Step S68] The control unit 11 checks the state of communication with the arithmetic processing unit 31 via the USB cable Ca.
[Step S68a] A state request is transmitted from the control unit 11 to the arithmetic processing unit 31 via the USB cable Ca, and the arithmetic processing unit 31 returns the status check result to the control unit 11 via the USB cable Ca.

〔ステップＳ６９〕制御部１１は、ＵＳＢケーブルＣａを介した演算処理部３１との通信に異常がないことを検出した場合、リカバリツールを実行する。
〔ステップＳ７０〕制御部１１は、ＵＳＢケーブルＣａを介して、演算処理部３１にイメージデータの転送を開始する。
〔ステップＳ７０ａ〕イメージデータがＵＳＢケーブルＣａを介して、演算処理部３１に転送される。 [Step S69] When the control unit 11 detects that there is no abnormality in the communication with the arithmetic processing unit 31 via the USB cable Ca, the control unit 11 executes the recovery tool.
[Step S70] The control unit 11 starts transferring image data to the arithmetic processing unit 31 via the USB cable Ca.
[Step S70a] The image data is transferred to the arithmetic processing unit 31 via the USB cable Ca.

〔ステップＳ７１〕制御部１１は、イメージデータの転送完了後、電源制御部２４に対してコプロボード３０−１の演算処理部３１を再起動させる指示を与える。
〔ステップＳ７１ａ〕制御部１１の指示にもとづき、電源制御部２４からコプロボード３０−１の演算処理部３１を起動させるための電源起動信号ｓ１が出力される。 [Step S71] The control unit 11 gives an instruction to the power supply control unit 24 to restart the arithmetic processing unit 31 of the copro board 30-1 after the transfer of the image data is completed.
[Step S71a] Based on the instruction of the control unit 11, the power supply control unit 24 outputs a power supply start signal s1 for activating the arithmetic processing unit 31 of the copro board 30-1.

〔ステップＳ７２〕演算処理部３１は、電源起動信号ｓ１にもとづいて、再起動する。
〔ステップＳ７３〕演算処理部３１は、リカバリしたイメージでＯＳを起動する。
〔ステップＳ７４〕制御部１１は、ＵＳＢ／ＵＡＲＴ変換ＩＣ２３（図中の変換ＩＣはＵＳＢ／ＵＡＲＴ変換ＩＣ２３を指す）に起動指示を与える。
〔ステップＳ７４ａ〕Ｈレベルの起動信号ｅｎ２が、制御部１１からＵＳＢ／ＵＡＲＴ変換ＩＣ２３に送信される。 [Step S72] The arithmetic processing unit 31 restarts based on the power supply start signal s1.
[Step S73] The arithmetic processing unit 31 starts the OS with the recovered image.
[Step S74] The control unit 11 gives a start instruction to the USB / UART conversion IC 23 (the conversion IC in the figure refers to the USB / UART conversion IC 23).
[Step S74a] The H-level start signal en2 is transmitted from the control unit 11 to the USB / UART conversion IC 23.

〔ステップＳ７５〕ＵＳＢ／ＵＡＲＴ変換ＩＣ２３は、Ｈレベルの起動信号ｅｎ２の受信にもとづいて、有効化状態になる。
〔ステップＳ７５ａ〕ＵＳＢ／ＵＡＲＴ変換ＩＣ２３は、有効化状態になった結果を制御部１１に返信する。 [Step S75] The USB / UART conversion IC 23 is activated based on the reception of the H-level start signal en2.
[Step S75a] The USB / UART conversion IC 23 returns the result of the activation state to the control unit 11.

〔ステップＳ７６〕制御部１１は、ＵＳＢ／ＵＡＲＴ変換ＩＣ２３を介して、演算処理部３１にＳＳＨ接続を行う。
〔ステップＳ７６ａ〕制御部１１は、ＵＳＢ／ＵＡＲＴ変換ＩＣ２３を介して、演算処理部３１と通信を行い、イメージデータの書き込み状態や、演算処理部３１の動作状態等を取得する。 [Step S76] The control unit 11 makes an SSH connection to the arithmetic processing unit 31 via the USB / UART conversion IC 23.
[Step S76a] The control unit 11 communicates with the arithmetic processing unit 31 via the USB / UART conversion IC 23, and acquires the writing state of the image data, the operating state of the arithmetic processing unit 31, and the like.

〔ステップＳ７７〕制御部１１は、演算処理部３１の正常起動を確認する。
〔ステップＳ７８〕制御部１１は、演算処理部３１の正常起動の確認次第、次のリカバリ対象であるコプロボード３０−２内の演算処理部３２のリカバリ処理を開始する。 [Step S77] The control unit 11 confirms that the arithmetic processing unit 31 has started normally.
[Step S78] The control unit 11 starts the recovery process of the arithmetic processing unit 32 in the next recovery target, the copro board 30-2, as soon as the normal startup of the arithmetic processing unit 31 is confirmed.

〔ステップＳ７９〕制御部１１は、リカバリモード信号ｒｍをオンにする。
〔ステップＳ７９ａ〕Ｈレベルのリカバリモード信号ｒｍが、制御部１１からコプロボード３０−１、・・・、３０−６内の各演算処理部に送信される。 [Step S79] The control unit 11 turns on the recovery mode signal rm.
[Step S79a] The H-level recovery mode signal rm is transmitted from the control unit 11 to each arithmetic processing unit in the copro boards 30-1, ..., 30-6.

〔ステップＳ８０〕制御部１１は、電源制御部２４に対してコプロボード３０−２の演算処理部３２を再起動させる指示を与える。
〔ステップＳ８０ａ〕制御部１１の指示にもとづき、電源制御部２４からコプロボード３０−２の演算処理部３２を起動させるための電源起動信号ｓ２（図４、図５）が出力される。 [Step S80] The control unit 11 gives an instruction to the power supply control unit 24 to restart the arithmetic processing unit 32 of the copro board 30-2.
[Step S80a] Based on the instruction of the control unit 11, the power supply control unit 24 outputs a power supply start signal s2 (FIGS. 4 and 5) for activating the arithmetic processing unit 32 of the copro board 30-2.

〔ステップＳ８１〕演算処理部３２は、電源起動信号ｓ２にもとづいて、再起動する。
〔ステップＳ８２〕演算処理部３２は、再起動した後、Ｈレベルのリカバリモード信号ｒｍの受信にもとづいて、リカバリモードに移行する。
〔ステップＳ８３〕メインボード１０とコプロボード３０−２が、手動によってＵＳＢケーブルＣａで接続される。 [Step S81] The arithmetic processing unit 32 restarts based on the power supply start signal s2.
[Step S82] After restarting, the arithmetic processing unit 32 shifts to the recovery mode based on the reception of the H level recovery mode signal rm.
[Step S83] The main board 10 and the copro board 30-2 are manually connected by a USB cable Ca.

以降、演算処理部３２に対しても演算処理部３１のリカバリ時と同様なシーケンスが行われる。すなわち、演算処理部３１へのイメージデータの正常書き込みを処理するとケーブルのつなぎ替えが行われ、次のコプロボード３０−２の演算処理部３２に対するリカバリ処理を行って演算処理部３２へのデータ転送制御を行う。他のコプロボードに対しても同様であり、すべての演算処理部に対するデータ転送制御が終了するまで上記動作が繰り返される。 After that, the same sequence as at the time of recovery of the arithmetic processing unit 31 is performed on the arithmetic processing unit 32. That is, when the normal writing of the image data to the arithmetic processing unit 31 is processed, the cable is reconnected, the recovery processing for the arithmetic processing unit 32 of the next copro board 30-2 is performed, and the data transfer control to the arithmetic processing unit 32 is performed. I do. The same applies to other copro boards, and the above operation is repeated until the data transfer control for all the arithmetic processing units is completed.

以上説明したように、本発明によれば、ケーブルレスでのデータ転送を行うので作業効率の向上を図ることができる。また、従前では、ケーブルを手作業によってコプロボードの台数分つなぎ替えていたため、誤って別のコプロボードにケーブルを接続してＯＳイメージを書き込んでしまう可能性があった。これに対し、本発明では、ケーブルレスでのデータ転送が可能なので、このような書き込み作業ミスを防止することができる。 As described above, according to the present invention, since data transfer is performed without a cable, work efficiency can be improved. Also, in the past, since the cables were manually reconnected for the number of copro boards, there was a possibility that the cables were accidentally connected to another copro board and the OS image was written. On the other hand, in the present invention, since data transfer can be performed without a cable, such a writing operation error can be prevented.

さらに、本発明では、ケーブルを使用してのデータ転送と、ケーブルレスでのデータ転送との両方の機能を有し、ケーブルが接続されている場合は、ケーブルを介してのデータ転送が優先的に行われる構成にした。これにより、ユーザの意図に沿った操作でデータ転送が可能になるため、演算処理部へのイメージデータの書き込み作業の利便性を向上させることができる。 Further, the present invention has both functions of data transfer using a cable and data transfer without a cable, and when a cable is connected, data transfer via the cable is prioritized. It was configured to be done in. As a result, data can be transferred according to the user's intention, so that the convenience of writing the image data to the arithmetic processing unit can be improved.

上記で説明した情報処理システムおよび中継装置の処理機能は、コンピュータによって実現することができる。この場合、情報処理システムおよび中継装置が有すべき機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。 The processing functions of the information processing system and the relay device described above can be realized by a computer. In this case, a program that describes the processing contents of the functions that the information processing system and the relay device should have is provided. By executing the program on a computer, the above processing function is realized on the computer.

処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記憶装置、光ディスク、光磁気記録媒体、半導体メモリ等がある。磁気記憶装置には、ハードディスク装置（ＨＤＤ）、フレキシブルディスク（ＦＤ）、磁気テープ等がある。光ディスクには、ＣＤ−ＲＯＭ／ＲＷ等がある。光磁気記録媒体には、ＭＯ（Magneto Optical disk）等がある。 The program describing the processing content can be recorded on a computer-readable recording medium. Computer-readable recording media include magnetic storage devices, optical disks, opto-magnetic recording media, semiconductor memories, and the like. Magnetic storage devices include hard disk devices (HDD), flexible disks (FD), magnetic tapes, and the like. Optical discs include CD-ROM / RW and the like. The magneto-optical recording medium includes MO (Magneto Optical disk) and the like.

プログラムを流通させる場合、例えば、そのプログラムが記録されたＣＤ−ＲＯＭ等の可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。 When a program is distributed, for example, a portable recording medium such as a CD-ROM on which the program is recorded is sold. It is also possible to store the program in the storage device of the server computer and transfer the program from the server computer to another computer via the network.

プログラムを実行するコンピュータは、例えば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムに従った処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。 The computer that executes the program stores, for example, the program recorded on the portable recording medium or the program transferred from the server computer in its own storage device. Then, the computer reads the program from its own storage device and executes the processing according to the program. The computer can also read the program directly from the portable recording medium and execute the processing according to the program.

また、コンピュータは、ネットワークを介して接続されたサーバコンピュータからプログラムが転送される毎に、逐次、受け取ったプログラムに従った処理を実行することもできる。また、上記の処理機能の少なくとも一部を、ＤＳＰ、ＡＳＩＣ、ＰＬＤ等の電子回路で実現することもできる。 In addition, the computer can sequentially execute processing according to the received program each time the program is transferred from the server computer connected via the network. Further, at least a part of the above processing functions can be realized by an electronic circuit such as a DSP, ASIC, or PLD.

以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。さらに、前述した実施の形態のうちの任意の２以上の構成（特徴）を組み合わせたものであってもよい。 Although the embodiment has been illustrated above, the configuration of each part shown in the embodiment can be replaced with another having the same function. Further, any other components or processes may be added. Further, any two or more configurations (features) of the above-described embodiments may be combined.

１−１ 情報処理システム
１ａ 情報処理装置
１ａ１ 制御部
１ａ２ 記憶部
１ｂ 中継装置
１ｂ１ スイッチ制御部
１ｂ２ スイッチ
１ｃ 演算処理装置群
１ｃ−１、・・・、１ｃ−ｎ 演算処理装置 1-1 Information processing system 1a Information processing device 1a1 Control unit 1a2 Storage unit 1b Relay device 1b1 Switch control unit 1b2 Switch 1c Arithmetic processing device group 1c-1, ..., 1cn Arithmetic processing device

上記課題を解決するために、通信プログラムが提供される。通信プログラムは、情報処理装置に設置されたコンピュータに、複数の演算処理装置を含む演算処理装置群のうちからデータ書き込み対象とする演算処理装置にデータ転送を行う際に、拡張バスを介して情報処理装置と演算処理装置群との通信を中継する中継装置に設置された単一または複数のスイッチに対して中継装置にスイッチ制御を実行させてデータの転送経路を設定させるための転送指示を中継装置に出力し、設定された転送経路から演算処理装置にデータを転送する処理を実行させ、スイッチは、入力端子と、第１の出力端子と、第２の出力端子と、入力端子から入力されたデータを第１の出力端子または第２の出力端子から出力させる切替端子と、を有する１入力２出力のスイッチ構造を有し、中継装置に拡張バスを介して一方の演算処理装置と他方の演算処理装置とが接続され、中継装置が１つのスイッチを備え、第１の出力端子に一方の演算処理装置が接続され、第２の出力端子に他方の演算処理装置が接続される場合、処理は、転送指示により中継装置に対して、イネーブル信号および切替信号をスイッチに出力し、イネーブル信号の第１のレベルにもとづいて、切替端子が第１の出力端子および第２の出力端子のいずれにも接続されない未接続状態に設定し、切替信号のレベルにもとづいて、切替端子の第１の出力端子への接続、または第２の出力端子への接続を行ってスイッチ切替状態に設定し、イネーブル信号の第２のレベルにもとづいて、設定したスイッチ切替状態を確定するスイッチ制御を実行させる。 A communication program is provided to solve the above problems. The communication program provides information via an expansion bus when transferring data to a computer installed in an information processing device from a group of arithmetic processing devices including a plurality of arithmetic processing devices to an arithmetic processing device to be written with data. Relays communication between the processing device and the arithmetic processing device group Relays the transfer instruction for causing the relay device to execute switch control and set the data transfer path for a single or multiple switches installed in the relay device. and outputs to the apparatus, to execute the process of transferring data to the processing unit from the set transfer path, the switch includes an input terminal, a first output terminal, a second output terminal, input from the input terminal It has a 1-input, 2-output switch structure with a switching terminal for outputting the data from the first output terminal or the second output terminal, and the relay device has one arithmetic processing device and the other via an expansion bus. Processing when the arithmetic processing device is connected, the relay device includes one switch, one arithmetic processing device is connected to the first output terminal, and the other arithmetic processing device is connected to the second output terminal. Outputs an enable signal and a switching signal to the switch in response to a transfer instruction, and the switching terminal is set to either the first output terminal or the second output terminal based on the first level of the enable signal. Is not connected. Set to the unconnected state, and based on the level of the switching signal, connect the switching terminal to the first output terminal or the second output terminal to set the switch switching state and enable it. The switch control for determining the set switch switching state is executed based on the second level of the signal .

Claims (7)

情報処理装置に設置されたコンピュータに、
複数の演算処理装置を含む演算処理装置群のうちからデータ書き込み対象とする前記演算処理装置にデータ転送を行うための転送指示を出力し、
拡張バスを介して前記情報処理装置と前記演算処理装置群との通信を中継する中継装置に設置された単一または複数のスイッチに対して前記転送指示にもとづくスイッチ制御を行って前記データの転送経路を設定し、
設定した前記転送経路から前記演算処理装置に前記データを転送する、
処理を実行させる通信プログラム。 On the computer installed in the information processing device
A transfer instruction for performing data transfer is output from the arithmetic processing unit group including a plurality of arithmetic processing units to the arithmetic processing unit to which data is to be written.
Transferring the data by performing switch control based on the transfer instruction for a single or a plurality of switches installed in the relay device that relays the communication between the information processing device and the arithmetic processing unit group via the expansion bus. Set the route,
Transfer the data from the set transfer path to the arithmetic processing unit.
A communication program that executes processing. 前記スイッチは、入力端子と、第１の出力端子と、第２の出力端子と、前記入力端子から入力された前記データを前記第１の出力端子または前記第２の出力端子から出力させる切替端子と、を有する１入力２出力のスイッチ構造を有し、
前記処理は、前記転送経路の設定時、
イネーブル信号および切替信号を前記スイッチに出力し、
前記イネーブル信号の第１のレベルにもとづいて、前記切替端子が前記第１の出力端子および前記第２の出力端子のいずれにも接続されない未接続状態に設定し、
前記切替信号のレベルにもとづいて、前記切替端子の前記第１の出力端子への接続、または前記第２の出力端子への接続を行ってスイッチ切替状態に設定し、
前記イネーブル信号の第２のレベルにもとづいて、設定した前記スイッチ切替状態を確定する、
請求項１記載の通信プログラム。 The switch is an input terminal, a first output terminal, a second output terminal, and a switching terminal that outputs the data input from the input terminal from the first output terminal or the second output terminal. It has a 1-input 2-output switch structure with and
The processing is performed when the transfer path is set.
The enable signal and the changeover signal are output to the switch, and the switch is output.
Based on the first level of the enable signal, the switching terminal is set to an unconnected state in which it is not connected to either the first output terminal or the second output terminal.
Based on the level of the switching signal, the switching terminal is connected to the first output terminal or the second output terminal to set the switch switching state.
The set switch switching state is determined based on the second level of the enable signal.
The communication program according to claim 1. 前記中継装置に前記拡張バスを介して第１の演算処理装置と第２の演算処理装置とが接続され、前記中継装置が１つの前記スイッチを備え、前記第１の出力端子に前記第１の演算処理装置が接続され、前記第２の出力端子に前記第２の演算処理装置が接続される場合、
前記処理は、
前記第１の演算処理装置への前記転送指示を出力した場合、前記切替信号の第１のレベルにもとづいて、前記切替端子を前記第１の出力端子に接続して前記転送経路を設定し、
前記第２の演算処理装置への前記転送指示を出力した場合、前記切替信号の第２のレベルにもとづいて、前記切替端子を前記第２の出力端子に接続して前記転送経路を設定する、
請求項２記載の通信プログラム。 A first arithmetic processing unit and a second arithmetic processing unit are connected to the relay device via the expansion bus, the relay device includes one switch, and the first output terminal has the first arithmetic unit. When the arithmetic processing unit is connected and the second arithmetic processing unit is connected to the second output terminal,
The above processing
When the transfer instruction to the first arithmetic processing unit is output, the transfer terminal is set by connecting the switching terminal to the first output terminal based on the first level of the switching signal.
When the transfer instruction to the second arithmetic processing unit is output, the transfer terminal is set by connecting the switching terminal to the second output terminal based on the second level of the switching signal.
The communication program according to claim 2. 前記中継装置に前記拡張バスを介して第１の演算処理装置、第２の演算処理装置、第３の演算処理装置、第４の演算処理装置、第５の演算処理装置および第６の演算処理装置が接続され、前記中継装置が第１のスイッチ、第２のスイッチ、第３のスイッチ、第４のスイッチおよび第５のスイッチを備える場合、
前記第１のスイッチの前記第１の出力端子に前記第２のスイッチの前記入力端子が接続され、前記第１のスイッチの前記第２の出力端子に前記第５のスイッチの前記入力端子が接続され、
前記第２のスイッチの前記第１の出力端子に前記第３のスイッチの前記入力端子が接続され、前記第２のスイッチの前記第２の出力端子に前記第４のスイッチの前記入力端子が接続され、
前記第３のスイッチの前記第１の出力端子に前記第１の演算処理装置が接続され、前記第３のスイッチの前記第２の出力端子に前記第２の演算処理装置が接続され、
前記第４のスイッチの前記第１の出力端子に前記第３の演算処理装置が接続され、前記第４のスイッチの前記第２の出力端子に前記第４の演算処理装置が接続され、
前記第５のスイッチの前記第１の出力端子に前記第５の演算処理装置が接続され、前記第５のスイッチの前記第２の出力端子に前記第６の演算処理装置が接続され、
前記処理は、
前記第１の演算処理装置への前記転送指示を出力した場合、第１の切替信号の第１のレベルにもとづいて前記第１のスイッチの第１の切替端子を前記第１のスイッチの前記第１の出力端子に接続し、第２の切替信号の第１のレベルにもとづいて前記第２のスイッチの第２の切替端子を前記第２のスイッチの前記第１の出力端子に接続し、第３の切替信号の第１のレベルにもとづいて前記第３のスイッチの第３の切替端子を前記第３のスイッチの前記第１の出力端子に接続して前記転送経路を設定し、
前記第２の演算処理装置への前記転送指示を出力した場合、前記第１の切替信号の第１のレベルにもとづいて前記第１のスイッチの前記第１の切替端子を前記第１のスイッチの前記第１の出力端子に接続し、前記第２の切替信号の第１のレベルにもとづいて前記第２のスイッチの前記第２の切替端子を前記第２のスイッチの前記第１の出力端子に接続し、前記第３の切替信号の第２のレベルにもとづいて前記第３のスイッチの前記第３の切替端子を前記第３のスイッチの前記第２の出力端子に接続して前記転送経路を設定し、
前記第３の演算処理装置への前記転送指示を出力した場合、前記第１の切替信号の第１のレベルにもとづいて前記第１のスイッチの前記第１の切替端子を前記第１のスイッチの前記第１の出力端子に接続し、前記第２の切替信号の第２のレベルにもとづいて前記第２のスイッチの前記第２の切替端子を前記第２のスイッチの前記第２の出力端子に接続し、前記第３の切替信号の第１のレベルにもとづいて前記第４のスイッチの第４の切替端子を前記第４のスイッチの前記第１の出力端子に接続して前記転送経路を設定し、
前記第４の演算処理装置への前記転送指示を出力した場合、前記第１の切替信号の第１のレベルにもとづいて前記第１のスイッチの前記第１の切替端子を前記第１のスイッチの前記第１の出力端子に接続し、前記第２の切替信号の第２のレベルにもとづいて前記第２のスイッチの前記第２の切替端子を前記第２のスイッチの前記第２の出力端子に接続し、前記第３の切替信号の第２のレベルにもとづいて前記第４のスイッチの前記第４の切替端子を前記第４のスイッチの前記第２の出力端子に接続して前記転送経路を設定し、
前記第５の演算処理装置への前記転送指示を出力した場合、前記第１の切替信号の第２のレベルにもとづいて前記第１のスイッチの前記第１の切替端子を前記第１のスイッチの前記第２の出力端子に接続し、前記第３の切替信号の第１のレベルにもとづいて前記第５のスイッチの第５の切替端子を前記第５のスイッチの前記第１の出力端子に接続して前記転送経路を設定し、
前記第６の演算処理装置への前記転送指示を出力した場合、前記第１の切替信号の第２のレベルにもとづいて前記第１のスイッチの前記第１の切替端子を前記第１のスイッチの前記第２の出力端子に接続し、前記第３の切替信号の第２のレベルにもとづいて前記第５のスイッチの第５の切替端子を前記第５のスイッチの前記第２の出力端子に接続して前記転送経路を設定する、
請求項２記載の通信プログラム。 A first arithmetic processing unit, a second arithmetic processing unit, a third arithmetic processing unit, a fourth arithmetic processing unit, a fifth arithmetic processing unit, and a sixth arithmetic processing unit are connected to the relay device via the expansion bus. When the device is connected and the relay device includes a first switch, a second switch, a third switch, a fourth switch and a fifth switch.
The input terminal of the second switch is connected to the first output terminal of the first switch, and the input terminal of the fifth switch is connected to the second output terminal of the first switch. Being done
The input terminal of the third switch is connected to the first output terminal of the second switch, and the input terminal of the fourth switch is connected to the second output terminal of the second switch. Being done
The first arithmetic processing unit is connected to the first output terminal of the third switch, and the second arithmetic processing unit is connected to the second output terminal of the third switch.
The third arithmetic processing unit is connected to the first output terminal of the fourth switch, and the fourth arithmetic processing unit is connected to the second output terminal of the fourth switch.
The fifth arithmetic processing unit is connected to the first output terminal of the fifth switch, and the sixth arithmetic processing unit is connected to the second output terminal of the fifth switch.
The above processing
When the transfer instruction to the first arithmetic processing unit is output, the first switching terminal of the first switch is set to the first switching terminal of the first switch based on the first level of the first switching signal. It is connected to the output terminal of 1, and the second switching terminal of the second switch is connected to the first output terminal of the second switch based on the first level of the second switching signal. Based on the first level of the changeover signal of 3, the third changeover terminal of the third switch is connected to the first output terminal of the third switch to set the transfer path.
When the transfer instruction to the second arithmetic processing unit is output, the first switching terminal of the first switch is set to the first switching terminal based on the first level of the first switching signal. Connected to the first output terminal, the second switching terminal of the second switch is connected to the first output terminal of the second switch based on the first level of the second switching signal. The transfer path is connected by connecting the third switching terminal of the third switch to the second output terminal of the third switch based on the second level of the third switching signal. Set,
When the transfer instruction to the third arithmetic processing unit is output, the first switching terminal of the first switch is set to the first switching terminal based on the first level of the first switching signal. Connected to the first output terminal, the second switching terminal of the second switch is connected to the second output terminal of the second switch based on the second level of the second switching signal. Connect and set the transfer path by connecting the fourth switching terminal of the fourth switch to the first output terminal of the fourth switch based on the first level of the third switching signal. death,
When the transfer instruction to the fourth arithmetic processing unit is output, the first switching terminal of the first switch is set to the first switching terminal based on the first level of the first switching signal. Connected to the first output terminal, the second switching terminal of the second switch is connected to the second output terminal of the second switch based on the second level of the second switching signal. The transfer path is connected by connecting the fourth switching terminal of the fourth switch to the second output terminal of the fourth switch based on the second level of the third switching signal. Set,
When the transfer instruction to the fifth arithmetic processing unit is output, the first switching terminal of the first switch is set to the first switching terminal based on the second level of the first switching signal. Connect to the second output terminal, and connect the fifth changeover terminal of the fifth switch to the first output terminal of the fifth switch based on the first level of the third changeover signal. And set the transfer route,
When the transfer instruction to the sixth arithmetic processing unit is output, the first switching terminal of the first switch is set to the first switching terminal based on the second level of the first switching signal. Connect to the second output terminal, and connect the fifth changeover terminal of the fifth switch to the second output terminal of the fifth switch based on the second level of the third changeover signal. And set the transfer route,
The communication program according to claim 2. 前記情報処理装置は第１のコネクタを備え、前記演算処理装置は第２のコネクタを備え、前記第１のコネクタおよび前記第２のコネクタがケーブルを介して接続された場合、
前記処理は、前記第１のコネクタへの前記ケーブルの接続状態を検出すると、前記中継装置を介さずに前記ケーブルを介して前記データを前記演算処理装置に転送する、
請求項１記載の通信プログラム。 When the information processing unit includes a first connector, the arithmetic processing unit includes a second connector, and the first connector and the second connector are connected via a cable,
When the processing detects the connection state of the cable to the first connector, the data is transferred to the arithmetic processing unit via the cable without going through the relay device.
The communication program according to claim 1. 前記処理は、前記情報処理装置への前記ケーブルの接続状態を検出した場合は前記転送指示および前記データの出力を停止し、前記ケーブルの未接続状態を検出した場合は前記転送指示および前記データを出力する請求項５記載の通信プログラム。 In the process, when the connection state of the cable to the information processing device is detected, the transfer instruction and the output of the data are stopped, and when the unconnected state of the cable is detected, the transfer instruction and the data are transmitted. The communication program according to claim 5, which is output. 前記処理は、前記演算処理装置群のうちの第１の演算処理装置へのデータ転送後に前記第１の演算処理装置からのデータ書き込み完了応答を受信すると、前記演算処理装置群のうちからデータ転送未完了の第２の演算処理装置を選択して前記第２の演算処理装置に前記データを転送するデータ転送処理を繰り返し行って、前記演算処理装置群へのデータ書き込みを実行する、
請求項１記載の通信プログラム。 In the processing, when the data writing completion response from the first arithmetic processing apparatus is received after the data transfer to the first arithmetic processing apparatus in the arithmetic processing apparatus group, the data is transferred from the arithmetic processing apparatus group. A second arithmetic processing apparatus that has not been completed is selected, the data transfer processing for transferring the data to the second arithmetic processing apparatus is repeated, and data writing to the arithmetic processing apparatus group is executed.
The communication program according to claim 1.
JP2020061546A 2020-03-30 2020-03-30 Communication program Active JP6795779B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020061546A JP6795779B1 (en) 2020-03-30 2020-03-30 Communication program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020061546A JP6795779B1 (en) 2020-03-30 2020-03-30 Communication program

Publications (2)

Publication Number Publication Date
JP6795779B1 JP6795779B1 (en) 2020-12-02
JP2021162939A true JP2021162939A (en) 2021-10-11

Family

ID=73544698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020061546A Active JP6795779B1 (en) 2020-03-30 2020-03-30 Communication program

Country Status (1)

Country Link
JP (1) JP6795779B1 (en)

Also Published As

Publication number Publication date
JP6795779B1 (en) 2020-12-02

Similar Documents

Publication Publication Date Title
JP5878656B2 (en) Method, apparatus, and computer program for cable redundancy and failover for multilane PCI Express IO interconnect
JP5739308B2 (en) Method, apparatus, and computer program for failover operation
US7539801B2 (en) Computing device with flexibly configurable expansion slots, and method of operation
TWI328168B (en) Method of and circuitry for reconfiguring links of a pci express bus of an information handling system, and information handling system
EP1746490A1 (en) Storage controller and storage system
TW201721449A (en) Implementing cable failover in multiple cable PCI express IO interconnections
CN110377296B (en) System and method for supporting Flash burning of server main control board
TWI754183B (en) Hdd backplane management device
US20080147901A1 (en) Method and apparatus for interfacing to an integrated circuit that employs multiple interfaces
JP6795779B1 (en) Communication program
JP6795780B1 (en) Information processing system and relay device
JP2007018049A (en) Storage control system
JP7139486B1 (en) Expansion units, programs and information processing systems
JP6802512B1 (en) Information processing equipment, programs, and information processing systems
US20080288626A1 (en) structure for resetting a hypertransport link in a blade server
JP6802511B1 (en) Information processing equipment and programs
CN110660429B (en) Storage system and storage control device
CN109391327B (en) Method and system for automatically combining data of data center
TW202437102A (en) Server system and firmware updating method thereof
US20200209932A1 (en) System and device
CN118672510A (en) Hard disk management system and method
JP2004234204A (en) Electronic device
CN118131863A (en) Bus level switching mainboard and electronic equipment
JP2019148986A (en) Passage control apparatus, control method, control program and storage system
KR20010110497A (en) Interface apparatus and method for note book pc

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200406

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200407

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201026

R150 Certificate of patent or registration of utility model

Ref document number: 6795779

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250