JP2021158712A - スイッチング電源装置およびスイッチング電源システム - Google Patents

Abstract

【課題】スイッチング電源装置の出力コンデンサの小型化と制御系の安定を実現することができるスイッチング電源装置を提供する。【解決手段】コイルと整流素子と第１スイッチ素子を有する電圧変換部と、前記コイルに流れる電流に応じたコイル電流値を検出する電流検出部と、前記電圧変換部の出力電圧値に応じた出力電圧値を検出する電圧検出部と、前記第１スイッチ素子のオン／オフを制御する制御回路と、を備え、前記制御回路は、前記電流検出部により検出されたコイル電流値が所定の第１電流閾値未満であり、且つ、前記電圧検出部により検出された前記出力電圧値が所定の電圧閾値未満である場合に、前記第１スイッチ素子をオンに制御し、前記制御回路は、前記電流検出部により検出された前記コイル電流値が前記第１電流閾値よりも大きい所定の第２電流閾値を超えた場合に、前記第１スイッチ素子をオフに制御する、スイッチング電源装置。【選択図】図１

Description

本発明は、スイッチング電源装置およびスイッチング電源システムに関する。

特許文献１には、ＰＦＣ回路と、前置コンバータと、ＤＣＤＣコンバータと、バイパス回路と、制御部を備える電源装置が記載されている（特許文献１の図１など参照。）。例えば、保持時間に動作する昇圧コンバータでは、出力コンデンサの容量を小さくすることができるが、後段のＤＣＤＣコンバータが定電力負荷となるため、制御系を安定化することが難しい場合があった。

これに関し、特許文献２には、ヒステリシスコンパレータを用いて昇圧コンバータを制御する昇圧型スイッチング電源が記載されている（特許文献２の図１および図２など参照。）。しかしながら、例えば、昇圧コンバータの出力が４００Ｖなどの値であるときには、分圧比が大きくなることで、ヒステリシス幅が小さくなりノイズの影響を受けやすい場合があった。

特開２０１２−９０４７６号公報 特開２０１３−１９２４２３号公報

上述のように、スイッチング電源装置において、出力コンデンサの小型化と制御系の安定性の両立が難しい場合があった。

本発明は、このような事情を考慮してなされたもので、出力コンデンサの小型化と制御系の安定を実現することができるスイッチング電源装置およびスイッチング電源システムを提供することを課題とする。

本発明の一態様は、コイルと整流素子と第１スイッチ素子を有する電圧変換部と、前記コイルに流れる電流に応じたコイル電流値を検出する電流検出部と、前記電圧変換部の出力電圧値に応じた出力電圧値を検出する電圧検出部と、前記第１スイッチ素子のオン／オフを制御する制御回路と、を備え、前記制御回路は、前記電流検出部により検出された前記コイル電流値が所定の第１電流閾値未満であり、且つ、前記電圧検出部により検出された前記出力電圧値が所定の電圧閾値未満である場合に、前記第１スイッチ素子をオンに制御し、前記制御回路は、前記電流検出部により検出された前記コイル電流値が前記第１電流閾値よりも大きい所定の第２電流閾値を超えた場合に、前記第１スイッチ素子をオフに制御する、スイッチング電源装置である。

本発明によれば、スイッチング電源装置およびスイッチング電源システムにおいて、出力コンデンサの小型化と制御系の安定を実現することができる。

本発明の一実施形態に係るスイッチング電源システムの全体構成を示す図である。 本発明の一実施形態に係るフリップフロップの真理値のテーブルを示す図である。 本発明の一実施形態に係るスイッチング電源装置における信号の一例を示す図である。 本発明の一実施形態に係るスイッチング電源装置において行われる処理の手順の一例を示す図である。

以下、図面を参照し、本発明の実施形態について説明する。

図１は、本発明の一実施形態に係るスイッチング電源システム１の全体構成を示す図である。
スイッチング電源システム１は、主流の経路に、力率改善（ＰＦＣ：Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）回路１２と、ＤＣＤＣコンバータ１３と、コンデンサ２１と、コンデンサ２２と、コイル３１と、ダイオード３２と、第１スイッチ素子４１と、電流検出部５１と、第２スイッチ素子４２を備える。
ここで、本実施形態では、スイッチング電源システム１において、コンデンサ２２と、コイル３１と、ダイオード３２と、第１スイッチ素子４１と、電流検出部５１が、スイッチング電源装置１４の電圧変換部（本実施形態では、昇圧変換部）の主要構成部である。

本実施形態では、ＰＦＣ回路（ＰＦＣコンバータ）１２とＤＣＤＣコンバータ１３との間に、コイル３１とダイオード３２と第１スイッチ素子４１を有する電圧変換部を有したスイッチング電源装置１４が設けられている。本実施形態では、スイッチング電源装置１４は、昇圧型のスイッチング電源装置である。
本実施形態では、コンデンサ２１としては４００Ｖに対応した単位容積あたりの容量が大きい電解コンデンサが用いられており、コンデンサ２２としては４００Ｖに対応したコンデンサが用いられている。

交流電源１１は、例えば、商用電源であってもよい。
電流検出部５１は、検出電流の流入出用端子として流入用端子Ｐ２１および流出用端子Ｐ２２と、１個の検出値出力端子Ｐ２３を有する。そして、電流検出部５１は、流入用端子Ｐ２１と流出用端子Ｐ２２との間に流れる電流を検出して、その検出結果に対応する電圧を検出値出力端子Ｐ２３から出力する。電流検出部５１に関し、本実施形態では抵抗系素子（低抵抗値素子）をベースに記載しているが、コイル３１に流れる電流を検出できる素子／構成（例えばホール素子、カレントトランスと波形整形回路の組み合わせ等）であればよく、またその素子／構成によっては電流検出部５１の回路上の位置も本実施形態の例に限定されない。

また、スイッチング電源装置１４は、電圧変換部を制御する制御系回路として、第１コンパレータ１１１と、第２コンパレータ１１２と、第３コンパレータ１１３と、ＡＮＤ回路（ＡＮＤゲート）１１４と、フリップフロップ１１５と、駆動回路２２１と、第１基準電圧部１２１と、第２基準電圧部１２２と、第３基準電圧部１２３と、第１出力電圧検出抵抗１３１と、第２出力電圧検出抵抗１３２を備える。
本実施形態では、第１スイッチ素子４１は、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、バイポーラトランジスタ若しくはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、又はＧａＮトランジスタ（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｔｒａｎｓｉｓｔｏｒ）若しくはＳｉＣトランジスタ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｔｒａｎｓｉｓｔｏｒ）である。
第２スイッチ素子４２は、オフ時に印加される電圧、オン時に流れる電流（ラッシュ電流を含む。）に対応したスイッチ素子が用いられる。

スイッチング電源システム１及びスイッチング電源装置１４における回路素子の接続関係を説明する。
まず、主流の経路における回路素子の接続関係について説明する。
交流電源１１は、ＰＦＣ回路１２の第１入力端子Ｐ１および第２入力端子Ｐ２にそれぞれ接続されている。
ＰＦＣ回路１２の２個の出力端子のうち高電位を出力する第１出力端子（高電位出力端子）Ｐ３と、コイル３１の一方の端子とが接続されている。コイル３１の他方の端子と、ダイオード３２のアノードとが接続されている。ダイオード３２のカソードと、ＤＣＤＣコンバータ１３の高電位を入力する第１入力端子（高電位入力端子）Ｐ１１とが接続されている。
コイル３１とダイオード３２とが直列に接続された両端部分と並列に、第２スイッチ素子４２が接続されている。

ＤＣＤＣコンバータ１３の２個の入力端子のうちの低電位を入力する第２入力端子（低電位入力端子）Ｐ１２と、電流検出部５１の流入用端子Ｐ２１とが接続されている。
ＰＦＣ回路１２の２個の出力端子のうち低電位を出力する第２出力端子（低電位出力端子）Ｐ４と、電流検出部５１の流出用端子Ｐ２２とが接続されている。
ＰＦＣ回路１２の２個の出力端子である高電位を出力する第１出力端子Ｐ３と低電位を出力する第２出力端子Ｐ４との間に、コンデンサ２１が接続されている。コンデンサ２１は、ＰＦＣ回路１２とＤＣＤＣコンバータ１３との間に設けられたスイッチング電源装置１４において、入力側のコンデンサとなる。
ＤＣＤＣコンバータ１３の２個の入力端子である第１入力端子Ｐ１１と第２入力端子Ｐ１２との間に、コンデンサ２２が接続されている。
コンデンサ２２は、ＰＦＣ回路１２とＤＣＤＣコンバータ１３との間に設けられたスイッチング電源装置１４において、出力側のコンデンサとなる。

コイル３１の他方の端子とダイオード３２のアノードとの接続点と、電流検出部５１の流入用端子Ｐ２１とＤＣＤＣコンバータ１３の第２入力端子Ｐ１２との接続点に、第１スイッチ素子４１が接続されている。具体的には、電流検出部５１の流入用端子Ｐ２１とＤＣＤＣコンバータ１３の第２入力端子Ｐ１２との接続点と、第１スイッチ素子４１のソース（Ｓ）端子とが接続されており、また、コイル３１の他方の端子とダイオード３２のアノードとの接続点と、第１スイッチ素子４１のドレイン（Ｄ）端子とが接続されている。なお、図１では、第１スイッチ素子４１がＦＥＴである例で記載している。

ＰＦＣ回路１２の低電位を出力する第２出力端子Ｐ４が第１基準電位部Ｇ１となる。本実施形態では、第１基準電位部Ｇ１は、スイッチング電源装置１４の制御の基準となる電位（基準電位）となる。
ＤＣＤＣコンバータ１３の２個の出力端子である第１出力端子Ｐ１３および第２出力端子Ｐ１４と、負荷２１１とが接続される。

本実施形態では、説明の便宜上、コイル３１のインダクタンスをＬ１で表し、コンデンサ２１の容量をＣ１で表し、コンデンサ２２の容量をＣ２で表し、コンデンサ２１に印加される電圧をＶｃ１（ＰＦＣ回路１２の直流出力電圧）で表し、コンデンサ２２に印加される電圧をＶｃ２（スイッチング電源装置１４の直流出力電圧）で表し、電流検出部５１の流入用端子Ｐ２１と流出用端子Ｐ２２との間を流れる電流をＩＬで表す。
ここで、電流ＩＬは、コイル３１を流れる電流に応じた電流となる。

次に、制御系における回路素子の接続関係について説明する。
第１基準電圧部１２１は、後述する第２基準電位部Ｇ２と接続されており、第２基準電位に対して所定の電位だけ高い電圧を出力する。本実施形態では、当該所定の電位に相当する電圧をＶｒｅｆと表す。
第２基準電圧部１２２は、第１基準電位部Ｇ１と接続されており、第１基準電位に対して所定の電流に相当する電位だけ高い電圧を出力する。本実施形態では、当該所定の電流をＩ＿ｍｉｎと表す。
第３基準電圧部１２３は、第１基準電位部Ｇ１と接続されており、第１基準電位に対して所定の電流に相当する電位だけ高い電圧を出力する。本実施形態では、当該所定の電流をＩ＿ｍａｘと表す。
ここで、電流Ｉ＿ｍｉｎよりも電流Ｉ＿ｍａｘの方が大きい。
本実施形態では、第１出力電圧検出抵抗１３１の抵抗値をＲ１と表し、第２出力電圧検出抵抗１３２の抵抗値をＲ２と表す。

ＤＣＤＣコンバータ１３の第１入力端子Ｐ１１と、第１出力電圧検出抵抗１３１の一方の端子とが接続されている。
第１出力電圧検出抵抗１３１の他方の端子と、第２出力電圧検出抵抗１３２の一方の端子とが接続されている。
第２出力電圧検出抵抗１３２の他方の端子と、ＤＣＤＣコンバータ１３の第２入力端子Ｐ１２とが接続されている。本実施形態では、ＤＣＤＣコンバータ１３の第２入力端子Ｐ１２を第２基準電位Ｇ２と表す。

第１コンパレータ１１１は、２個の入力端子であるプラス（＋）入力端子Ｐ４１およびマイナス（−）入力端子Ｐ４２と、１個の出力端子Ｐ４３を有する。
第２コンパレータ１１２は、２個の入力端子であるプラス（＋）入力端子Ｐ５１およびマイナス（−）入力端子Ｐ５２と、１個の出力端子Ｐ５３を有する。
第３コンパレータ１１３は、２個の入力端子であるプラス（＋）入力端子Ｐ６１およびマイナス（−）入力端子Ｐ６２と、１個の出力端子Ｐ６３を有する。
ＡＮＤ回路１１４は、２個の入力端子である第１入力端子Ｐ７１および第２入力端子Ｐ７２と、１個の出力端子Ｐ７３を有する。

フリップフロップ１１５は、２個の入力端子であるＳ入力端子Ｐ８１およびＲ入力端子Ｐ８２と、２個の出力端子であるＱ出力端子Ｐ８３および反転したＱの出力端子を有する。本実施形態では、反転したＱの出力端子は使用されない。
本実施形態では、フリップフロップ１１５は、ＲＳ型のフリップフロップである。

第１コンパレータ１１１のプラス入力端子Ｐ４１と、第１基準電圧部１２１の高電位側の端部とが接続されている。これにより、第１コンパレータ１１１のプラス入力端子Ｐ４１には、電圧Ｖｒｅｆが印加される。
第１コンパレータ１１１のマイナス入力端子Ｐ４２と、第１出力電圧検出抵抗１３１と第２出力電圧検出抵抗１３２との間の点とが接続されている。
第１コンパレータ１１１の出力端子Ｐ４３と、ＡＮＤ回路１１４の第２入力端子Ｐ７２とが接続されている。

第２コンパレータ１１２のプラス入力端子Ｐ５１と、第２基準電圧部１２２の高電位側の端部とが接続されている。これにより、第２コンパレータ１１２のプラス入力端子Ｐ５１には、電流Ｉ＿ｍｉｎに相当する電圧が印加される。
第２コンパレータ１１２のマイナス入力端子Ｐ５２と、電流検出部５１の検出結果出力端子Ｐ２３とが接続されている。
第２コンパレータ１１２の出力端子Ｐ５３と、ＡＮＤ回路１１４の第１入力端子Ｐ７１とが接続されている。

第３コンパレータ１１３のプラス入力端子Ｐ６１と、電流検出部５１の検出値出力端子Ｐ２３とが接続されている。
第３コンパレータ１１３のマイナス入力端子Ｐ６２と、第３基準電圧部１２３の高電位側の端部とが接続されている。これにより、第３コンパレータ１１３のマイナス入力端子Ｐ６２には、電流Ｉ＿ｍａｘに相当する電圧が印加される。
第３コンパレータ１１３の出力端子Ｐ６３と、フリップフロップ１１５のＲ入力端子Ｐ８２とが接続されている。

ＡＮＤ回路１１４の出力端子Ｐ７３と、フリップフロップ１１５のＳ入力端子Ｐ８１とが接続されている。
フリップフロップ１１５のＱ出力端子Ｐ８３と、第１スイッチ素子４１のゲート（Ｇ）端子とが接続されている。

ここで、第１コンパレータ１１１、第２コンパレータ１１２、第３コンパレータ１１３はそれぞれの比較結果を示す論理値を出力する。
ＡＮＤ回路１１４、およびフリップフロップ１１５は、それぞれ、論理値を入力して、論理値を出力する。

スイッチング電源装置１４における動作の例を説明する。
まず、主流の経路における動作の例について説明する。
ＰＦＣ回路１２は交流電源１１から交流電力を供給される。
ＰＦＣ回路１２は、交流電源１１から供給される交流電力の力率を改善しつつ、交流電力を直流電力に変換して出力する。本実施形態では、ＰＦＣ回路１２は、交流電力を直流電力に整流して出力する。
ＰＦＣ回路１２から出力される直流電力における直流電圧が、コイル３１と第１スイッチ素子４１とダイオード３２による電圧変換部で昇圧される。
コンデンサ２１およびコンデンサ２２は、それぞれ、平滑化を行う。
ＤＣＤＣコンバータ１３は、ＰＦＣ回路１２からコイル３１と第１スイッチ素子４１とダイオード３２を介して入力される直流電圧を負荷２１１に適した直流電圧に変換して出力する。

なお、第２スイッチ素子４２は、コイル３１およびダイオード３２を有する経路に対して、バイパス回路として用いられる。第２スイッチ素子は、例えば、所定の制御部（図示せず）によって制御されるが、本実施形態では、詳しい説明を省略する。

次に、制御系における動作の例について説明する。
第１コンパレータ１１１は、プラス入力端子Ｐ４１に入力される電圧Ｖｒｅｆと、マイナス入力端子Ｐ４２に入力される第２出力電圧検出抵抗１３２の両端にかかる電圧とを比較する。そして、第１コンパレータ１１１は、これらの電圧の大小関係の比較結果を示す値（本実施形態では、１値または０値）を出力端子Ｐ４３からＡＮＤ回路１１４の第２入力端子Ｐ７２に出力する。
ここで、第２出力電圧検出抵抗１３２の両端にかかる電圧は、ＤＣＤＣコンバータ１３に入力される電圧が第１出力電圧検出抵抗１３１および第２出力電圧検出抵抗１３２によって分圧された場合における、第２出力電圧検出抵抗１３２に対応する電圧である。つまり、第１コンパレータ１１１では、ＤＣＤＣコンバータ１３に入力される電圧が、電圧Ｖｒｅｆに応じた所定の電圧未満であるか否かを判定している。

第２コンパレータ１１２は、プラス入力端子Ｐ５１に入力される電流Ｉ＿ｍｉｎに対応する電圧と、マイナス入力端子Ｐ５２に入力される電流検出部５１からの電圧とを比較する。そして、第２コンパレータ１１２は、これらの電圧の大小関係の比較結果を示す値（本実施形態では、１値または０値）を出力端子Ｐ５３からＡＮＤ回路１１４の第１入力端子Ｐ７１に出力する。
ここで、電流検出部５１からの電圧は、電流ＩＬに対応している。つまり、第２コンパレータ１１２では、電流ＩＬが電流Ｉ＿ｍｉｎ未満であるか否かを判定している。

第３コンパレータ１１３は、プラス入力端子Ｐ６１に入力される電流検出部５１からの電圧と、マイナス入力端子Ｐ６２に入力される電流Ｉ＿ｍａｘに対応する電圧とを比較する。そして、第３コンパレータ１１３は、これらの電圧の大小関係の比較結果を示す値（本実施形態では、１値または０値）を出力端子Ｐ６３からフリップフロップ１１５のＲ入力端子Ｐ８２に出力する。
ここで、電流検出部５１からの電圧は、電流ＩＬに対応している。つまり、第３コンパレータ１１３では、電流ＩＬが電流Ｉ＿ｍａｘ未満であるか否かを判定している。言い換えると、第３コンパレータ１１３では、電流ＩＬが電流Ｉ＿ｍａｘ以上であるか否かを判定している。

ＡＮＤ回路１１４は、第１入力端子Ｐ７１の入力値と第２入力端子Ｐ７２の入力値に基づいて、ＡＮＤの論理演算結果に対応する値を出力端子Ｐ７３からフリップフロップ１１５のＳ入力端子Ｐ８１に出力する。
本実施形態では、ＡＮＤ回路１１４は、ＤＣＤＣコンバータ１３に入力される電圧が電圧Ｖｒｅｆに応じた所定の電圧未満であり、且つ、電流ＩＬが電流Ｉ＿ｍｉｎ未満である場合と、他の場合とで異なる値（本実施形態では、１値または０値）を出力する。

フリップフロップ１１５は、Ｓ入力端子Ｐ８１の入力値とＲ入力端子Ｐ８２の入力値に基づいて、これらに対応する値をＱ出力端子Ｐ８３から出力する。
本実施形態では、フリップフロップ１１５は、ＤＣＤＣコンバータ１３に入力される電圧が電圧Ｖｒｅｆに応じた所定の電圧未満であり、且つ、電流ＩＬが電流Ｉ＿ｍｉｎ未満である場合には、第１スイッチ素子４１をオン（ターンオン）にする値をＱ出力端子Ｐ８３から駆動回路２２１を経て、第１スイッチ素子４１のゲート端子に出力する。
一方、フリップフロップ１１５は、電流ＩＬが電流Ｉ＿ｍａｘを超える場合に、第１スイッチ素子４１をオフ（ターンオフ）にする値をＱ出力端子Ｐ８３から駆動回路２２１を経て、第１スイッチ素子４１のゲート端子に出力する。

図２は、本発明の一実施形態に係るフリップフロップ１１５の真理値のテーブル１０１１を示す図である。
テーブル１０１１には、「Ｖｃ２＜Ｖｒｅｆ×（Ｒ１＋Ｒ２）／Ｒ２」が成り立つか否かと、「ＩＬ＜Ｉ＿ｍｉｎ」が成り立つか否かと、「ＩＬ＞Ｉ＿ｍａｘ」が成り立つか否かと、の組み合わせと、次のＱ出力端子Ｐ８３の出力値（「Ｎｅｘｔ Ｑ」）とが対応付けられている。
ここで、それぞれの不等号が成り立つ場合に１値が対応付けられており、それぞれの不等号が成り立たない場合に０値が対応付けられている。
次のＱ出力端子Ｐ８３の出力値は、１値または０値となる。なお、テーブル１０１１において、次のＱ出力端子Ｐ８３の出力値に関し、「Ｑ」は現状と同じ出力値を維持することを表しており、「禁止」は「Ｉ＿ｍｉｎ＜Ｉ＿ｍａｘ」では実現しない入力を表している。

本実施形態では、第１コンパレータ１１１は、「Ｖｃ２＜Ｖｒｅｆ×（Ｒ１＋Ｒ２）／Ｒ２」が成り立つ場合に１値を出力し、他の場合に０値を出力する。
また、第２コンパレータ１１２は、「ＩＬ＜Ｉ＿ｍｉｎ」が成り立つ場合に１値を出力し、他の場合に０値を出力する。
また、第３コンパレータ１１３は、「ＩＬ＞Ｉ＿ｍａｘ」が成り立つ場合に１値を出力し、他の場合に０値を出力する。

本実施形態では、電圧Ｖｃ２を４００Ｖに維持するように、｛Ｖｒｅｆ×（Ｒ１＋Ｒ２）／Ｒ２＝４００｝となるＶｒｅｆが設定されている。

本実施形態では、最大基準電流であるＩ＿ｍａｘと最小基準電流であるＩ＿ｍｉｎとのの平均が、昇圧コンバータの（定格出力電力Ｐｏｕｔ）／（電圧閾値となる電圧Ｖｒｅｆ）に等しくなるように設定されている。
すなわち、｛（Ｉ＿ｍａｘ＋Ｉ＿ｍｉｎ）／２＝Ｐｏｕｔ／Ｖｒｅｆ｝となるように設定されている。
これにより、例えば、コイル３１に流れる電流の最大値を抑えてコイル３１を小型化でき、また、コイル３１や第１スイッチ素子４１に流れる電流の実効値を抑えて効率を改善できる。

スイッチング周波数を制限する設定について説明する。
ここで、スイッチング周波数をｆｓで表し、スイッチング周期をＴｓで表し、コイル３１のインダクタンスをＬで表し、入力電圧をＶｉで表し、出力電圧をＶｏで表す。
この場合、（Ｔｓ＝１／ｆｓ）である。
そして、［Ｔｓ＝Ｌ（Ｉ＿ｍａｘ−Ｉ＿ｍｉｎ）｛（１／Ｖｉ）＋（１／（Ｖｏ−Ｖｉ））｝］となるように設定されている。
Ｔｓは、（Ｖｉ＝Ｖｏ／２）のときに最小となる。この場合、｛Ｔｓ＝４Ｌ（Ｉ＿ｍａｘ−Ｉ＿ｍｉｎ）／Ｖｏ｝となる。
（Ｉ＿ｍａｘ−Ｉ＿ｍｉｎ）が大きくなるように電流ＩＬの上限であるＩ＿ｍａｘおよび下限であるＩ＿ｍｉｎが設定されることにより、Ｔｓを大きくしてスイッチング周波数を制限することができる。

図３は、本発明の一実施形態に係るスイッチング電源装置１４における信号の一例を示す図である。
図３に示されるグラフでは、それぞれの信号３１１〜３１３の時間波形を示してある。当該グラフにおいて、横軸は時間を表しており、それぞれの信号３１１〜３１３ごとに縦軸は信号値を表している。

信号３１１は、電流ＩＬの時間波形を表している。
信号３１２は、電圧Ｖｃ２の時間波形を表している。
信号３１３は、第１スイッチ素子４１のゲート電圧の時間波形を表している。
図３に示されるように、「Ｖｃ２＜Ｖｒｅｆ×（Ｒ１＋Ｒ２）／Ｒ２」および「ＩＬ＜Ｉ＿ｍｉｎ」が成り立つときに第１スイッチ素子４１のゲート電圧が１値となって第１スイッチ素子４１はターンオンし、「ＩＬ＞Ｉ＿ｍａｘ」が成り立つときに第１スイッチ素子４１のゲート電圧が０値となって第１スイッチ素子４１はターンオフし、これらが繰り返される。

本実施形態では、電流ＩＬがＩ＿ｍａｘ以下となるように抑えることができ、スイッチング周波数を所定値以下に抑えることができる。

図４は、本発明の一実施形態に係るスイッチング電源装置１４において行われる処理の手順の一例を示す図である。
スイッチング電源装置１４では、動作が開始されると、ステップＳ１〜ステップＳ５に示される処理を繰り返して行う。

（ステップＳ1）
スイッチング電源装置１４では、第１スイッチ素子４１のゲート電圧を０値（Ｌｏｗ）にする。第１スイッチ素子４１の状態はオフである。そして、スイッチング電源装置１４では、ステップＳ２の処理へ移行する。
ここで、本実施形態では、動作が開始されたときにおける第１スイッチ素子４１のゲート電圧は、０値（Ｌｏｗ）に設定されるとする。
なお、スイッチング電源装置１４では、第１スイッチ素子４１のゲート電圧が既に０値（Ｌｏｗ）である場合には、その状態を維持する。

（ステップＳ２）
スイッチング電源装置１４では、「Ｖｃ２＜Ｖｒｅｆ×（Ｒ１＋Ｒ２）／Ｒ２」であるか否かを判定する。
この判定の結果、スイッチング電源装置１４では、「Ｖｃ２＜Ｖｒｅｆ×（Ｒ１＋Ｒ２）／Ｒ２」であると判定した場合（ステップＳ２：ＹＥＳ）、ステップＳ３の処理へ移行する。
一方、この判定の結果、スイッチング電源装置１４では、「Ｖｃ２＜Ｖｒｅｆ×（Ｒ１＋Ｒ２）／Ｒ２」ではないと判定した場合（ステップＳ２：ＮＯ）、ステップＳ１の処理へ移行する。

（ステップＳ３）
スイッチング電源装置１４では、「ＩＬ＜Ｉ＿ｍｉｎ」であるか否かを判定する。
この判定の結果、スイッチング電源装置１４では、「ＩＬ＜Ｉ＿ｍｉｎ」であると判定した場合（ステップＳ３：ＹＥＳ）、ステップＳ４の処理へ移行する。
一方、この判定の結果、スイッチング電源装置１４では、「ＩＬ＜Ｉ＿ｍｉｎ」ではないと判定した場合（ステップＳ３：ＮＯ）、ステップＳ１の処理へ移行する。

ここで、本実施形態では、ステップＳ２の処理とステップＳ３の処理とは、同時に行われている。
なお、他の例として、ステップＳ２の処理と、ステップＳ３の処理とで、図４の例に対して処理の順序が入れ替えられてもよい。

（ステップＳ４）
スイッチング電源装置１４では、第１スイッチ素子４１のゲート電圧を１値（Ｈｉｇｈ）にする。第１スイッチ素子４１の状態はオンとなる。そして、スイッチング電源装置１４では、ステップＳ５の処理へ移行する。
なお、スイッチング電源装置１４では、第１スイッチ素子４１のゲート電圧が既に１値（Ｈｉｇｈ）である場合には、その状態を維持する。

（ステップＳ５）
スイッチング電源装置１４では、「ＩＬ＞Ｉ＿ｍａｘ」であるか否かを判定する。
この判定の結果、スイッチング電源装置１４では、「ＩＬ＞Ｉ＿ｍａｘ」であると判定した場合（ステップＳ５：ＹＥＳ）、ステップＳ１の処理へ移行する。
一方、この判定の結果、スイッチング電源装置１４では、「ＩＬ＞Ｉ＿ｍａｘ」ではないと判定した場合（ステップＳ５：ＮＯ）、ステップＳ４の処理へ移行する。

ここで、図４に示される処理の手順は、スイッチング電源装置１４において行われる動作を処理の手順の一例として示したものである。このため、図４に示される例は、一例であり、スイッチング電源装置１４において行われる動作は図４に示される例に限定されない。

以上のように、本実施形態に係るスイッチング電源装置１４では、次のような構成とした。
すなわち、ＰＦＣ回路１２とＤＣＤＣコンバータ１３との間に設けられたスイッチング電源装置１４は、直流電圧を入力する入力端子（図１の例では、ＰＦＣ回路１２からの出力を入力する部分）と、入力側のコンデンサ２１と、コイル３１と、第１スイッチ素子４１と、ダイオード３２と、出力側のコンデンサ２２と、直流電圧を出力する出力端子（図１の例では、ＤＣＤＣコンバータ１３への出力の部分）を備える。
そして、スイッチング電源装置１４において、出力端子の電圧Ｖｃ２が基準電圧よりも低く、且つコイル３１の電流が基準となる最小の電流よりも低いときに、第１スイッチ素子４１がターンオンし、コイル３１の電流は、オン時間とともに増加する。コイル３１の電流が基準となる最大の電流に達すると、第１スイッチ素子４１がターンオフし、コイル３１の電流は、オフ時間とともに減少する。コイル３１の電流が基準となる最小の電流に達すると、第１スイッチ素子４１がターンオンし、再度電流が増加する。以降は、出力端子の電圧Ｖｃ２が基準電圧を超えない場合は第１スイッチ素子４１のオン／オフ（オンとオフ）を繰り返す。

したがって、本実施形態に係るスイッチング電源装置１４では、電圧変換部（本実施形態の場合は昇圧変換部）の出力コンデンサを小型化し、かつ制御系の安定を実現することができる。
本実施形態に係るスイッチング電源装置１４では、例えば、ＡＣ（Ａｌｔｅｒｎａｔｉｎｇ Ｃｕｒｒｅｎｔ）ＤＣコンバータおよびＤＣＤＣコンバータ１３を、従来技術と比べて、小型化および高効率化（低損失化）することができる。
本実施形態に係るスイッチング電源装置１４では、コイル３１に流れる電流の上限および下限と、Ｂａｎｇ−Ｂａｎｇ制御とを組み合わせた制御により、安定で高速な制御とすることができ、これにより、例えば、コイル３１のピーク電流とスイッチング周波数を抑えることができる。

このように、本実施形態に係るスイッチング電源装置１４では、例えば、簡単な制御回路の構成で、昇圧コンバータの制御系を高速且つ安定とすることができる。そして、本実施形態に係るスイッチング電源装置１４では、制御系が安定となることから、電圧変換部（本実施形態の場合は昇圧変換部）の出力側のコンデンサ２２の容量を小さくすることができる。また、本実施形態に係るスイッチング電源装置１４では、基準となる最大の電流以下にコイル３１のピーク電流を抑えることで、コイル３１を小型化することができる。
また、本実施形態に係るスイッチング電源装置１４では、コイル３１の電流が基準となる最小の電流より低くなるまでターンオンしないため、スイッチング周波数が抑えられて昇圧コンバータを高効率化することができる。

また、本実施形態に係るスイッチング電源装置１４では、電圧変換部（本実施形態の場合は昇圧変換部）において、電流ＩＬに関して基準となる最大の電流と基準となる最小の電流との平均が、昇圧コンバータの（定格出力電力）／（電圧閾値となる電圧Ｖｒｅｆ）に等しくなるように設定されている。
したがって、本実施形態に係るスイッチング電源装置１４では、例えば、コイル３１に流れる電流の最大値を抑えてコイル３１を小型化でき、またコイル３１や第１スイッチ素子４１に流れる電流の実効値を抑えて効率を改善できる。

ここで、本実施形態では、スイッチング電源装置１４のコンバータとして、昇圧コンバータが用いられる場合を示したが、これに限られず、例えば、降圧コンバータあるいは昇降圧コンバータが用いられてもよい。また、これらのコンバータとして、例えば、非絶縁型のコンバータが用いられてもよく、あるいは、絶縁型のコンバータが用いられてもよい。
また、本実施形態では、整流素子として、ダイオード３２が用いられる場合を示したが、これに限られず、他の素子が用いられてもよい。

また、ＰＦＣ回路１２およびＤＣＤＣコンバータ１３などとしては、任意の回路構成が用いられてもよい。
また、本実施形態に係るスイッチング電源装置１４またはその変形例は、例えば、産業機器用モジュールあるいはユニット電源などに適用されてもよい。

＜構成例＞
一構成例として、スイッチング電源装置（図１の例では、スイッチング電源装置１４）は、コイル（図１の例では、コイル３１）と整流素子（図１の例では、ダイオード３２）と第１スイッチ素子（図１の例では、第１スイッチ素子４１）を有する電圧変換部（図１の例では、昇圧コンバータ）と、コイルに流れる電流に応じたコイル電流値（図１の例では、電流ＩＬ）を検出する電流検出部（図１の例では、電流検出部５１）と、電圧変換部の出力電圧値（図１の例では、電圧Ｖｃ２）に応じた出力電圧値（図１の例では、第１出力電圧検出抵抗１３１の抵抗値Ｒ１および第２出力電圧検出抵抗１３２の抵抗値Ｒ２によって分圧された抵抗値Ｒ２の両端電圧）を検出する電圧検出部（図１の例では、第１出力電圧検出抵抗１３１および第２出力電圧検出抵抗１３２）と、第１スイッチ素子のオン／オフを制御する制御回路（図１の例では、制御系の回路）と、を備える。
制御回路は、電流検出部により検出されたコイル電流値が所定の第１電流閾値（図１の例では、Ｉ＿ｍｉｎ）未満であり、且つ、電圧検出部により検出された出力電圧値が所定の電圧閾値（図１の例では、Ｖｒｅｆ）未満である場合に、第１スイッチ素子をオンに制御する。また、制御回路は、電流検出部により検出されたコイル電流値が第１電流閾値よりも大きい所定の第２電流閾値（図１の例では、Ｉ＿ｍａｘ）を超えた場合に、第１スイッチ素子をオフに制御する。
ここで、図１の例では、スイッチング電源装置１４は、ＰＦＣ回路１２とＤＣＤＣコンバータ１３との間に設けられており、コイル３１と、ダイオード３２と、第１スイッチ素子４１と、コンデンサ２１と、コンデンサ２２を備える。

一構成例として、スイッチング電源装置において、電圧変換部では、制御回路は、電流検出部により検出されたコイル電流値と第１電流閾値とを比較する第１比較回路（図１の例では、第２コンパレータ１１２）と、電圧検出部により検出された出力電圧値と電圧閾値とを比較する第２比較回路（図１の例では、第１コンパレータ１１１）と、電流検出部により検出されたコイル電流値と第２電流閾値とを比較する第３比較回路（図１の例では、第３コンパレータ１１３）と、第１比較回路からの論理出力と第２比較回路からの論理出力についてＡＮＤ演算を行う第１論理回路（図１の例では、ＡＮＤ回路１１４）と、第１論理回路からの論理出力と第３比較回路からの論理出力が入力され、入力論理値に応じて第１スイッチ素子（図１の例では、第１スイッチ素子４１）のオン／オフを制御する信号（図１の例では、第１スイッチ素子４１のゲート端子を制御するための信号）を駆動回路に出力する第２論理回路（図１の例では、フリップフロップ１１５）と、を含む。

一構成例として、スイッチング電源装置において、第１比較回路、第２比較回路及び第３比較回路は、それぞれ、コンパレータで構成される。
第１論理回路はＡＮＤゲートで構成される。
第２論理回路はフリップフロップで構成される。

一構成例として、スイッチング電源装置において、第１電流閾値は基準となる最小の電流値であり、第２電流閾値は基準となる最大の電流値である。
また、第１電流閾値と第２電流閾値との平均が、電圧変換部の定格出力電力を電圧閾値で除した電流値に等しい。

一構成例として、スイッチング電源装置において、電圧変換部は昇圧コンバータである。

一構成例として、スイッチング電源システム（図１の例では、スイッチング電源システム１）は、以上のようなスイッチング電源装置を中間部に備え、電圧変換部に入力電力を供給する前段のＰＦＣコンバータ（図１の例では、ＰＦＣ回路１２）と、電圧変換部から入力電力が供給される後段のＤＣＤＣコンバータ（図１の例では、ＤＣＤＣコンバータ１３）と、ＤＣＤＣコンバータから電力を供給される負荷（図１の例では、負荷２１１）と、電圧変換部をバイパスする第２スイッチ素子（図１の例では、第２スイッチ素子４２）と、を有する。

以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。

１…スイッチング電源システム、１１…交流電源、１２…ＰＦＣ回路、１３…ＤＣＤＣコンバータ、１４…スイッチング電源装置、２１、２２…コンデンサ、３１…コイル、３２…ダイオード、４１…第１スイッチ素子、４２…第２スイッチ素子、５１…電流検出部、１１１〜１１３…コンパレータ、１１４…ＡＮＤ回路、１１５…フリップフロップ、１２１…第１基準電圧部、１２２…第２基準電圧部、１２３…第３基準電圧部、１３１…第１出力電圧検出抵抗、１３２…第２出力電圧検出抵抗、３１１〜３１３…信号、１０１１…テーブル、Ｇ１…第１基準電位部、Ｇ２…第２基準電位部、Ｐ１、Ｐ１１、Ｐ７１…第１入力端子、Ｐ２、Ｐ１２、Ｐ７２…第２入力端子、Ｐ３、Ｐ１３…第１出力端子、Ｐ４、Ｐ１４…第２出力端子、Ｐ２１…流入用端子、Ｐ２２…流出用端子、Ｐ２３…検出値出力端子、Ｐ４１、Ｐ５１、Ｐ６１…プラス入力端子、Ｐ４２、Ｐ５２、Ｐ６２…マイナス入力端子、Ｐ４３、Ｐ５３、Ｐ６３、Ｐ７３…出力端子、Ｐ８１…Ｓ入力端子、Ｐ８２…Ｒ入力端子、Ｐ８３…Ｑ出力端子

Claims (6)

1. コイルと整流素子と第１スイッチ素子を有する電圧変換部と、
   前記コイルに流れる電流に応じたコイル電流値を検出する電流検出部と、
   前記電圧変換部の出力電圧値に応じた出力電圧値を検出する電圧検出部と、
   前記第１スイッチ素子のオン／オフを制御する制御回路と、を備え、
   前記制御回路は、前記電流検出部により検出された前記コイル電流値が所定の第１電流閾値未満であり、且つ、前記電圧検出部により検出された前記出力電圧値が所定の電圧閾値未満である場合に、前記第１スイッチ素子をオンに制御し、
   前記制御回路は、前記電流検出部により検出された前記コイル電流値が前記第１電流閾値よりも大きい所定の第２電流閾値を超えた場合に、前記第１スイッチ素子をオフに制御する、
   スイッチング電源装置。
2. 前記制御回路は、
   前記電流検出部により検出された前記コイル電流値と前記第１電流閾値とを比較する第１比較回路と、
   前記電圧検出部により検出された前記出力電圧値と前記電圧閾値とを比較する第２比較回路と、
   前記電流検出部により検出された前記コイル電流値と前記第２電流閾値とを比較する第３比較回路と、
   前記第１比較回路からの論理出力と前記第２比較回路からの論理出力についてＡＮＤ演算を行う第１論理回路と、
   前記第１論理回路からの論理出力と前記第３比較回路からの論理出力が入力され、入力論理値に応じて前記第１スイッチ素子のオン／オフを制御する信号を駆動回路に出力する第２論理回路と、
   を含む、
   請求項１に記載のスイッチング電源装置。
3. 前記第１比較回路、前記第２比較回路及び前記第３比較回路は、それぞれ、コンパレータで構成され、
   前記第１論理回路はＡＮＤゲートで構成され、
   前記第２論理回路はフリップフロップで構成される、
   請求項２に記載のスイッチング電源装置。
4. 前記第１電流閾値は基準となる最小の電流値であり、
   前記第２電流閾値は基準となる最大の電流値であり、
   前記第１電流閾値と前記第２電流閾値との平均が、前記電圧変換部の定格出力電力を前記電圧閾値で除した電流値に等しい、
   請求項１から請求項３のいずれか一項に記載のスイッチング電源装置。
5. 前記電圧変換部は昇圧コンバータである、
   請求項１から請求項４のいずれか一項に記載のスイッチング電源装置。
6. 請求項１から請求項５のいずれか一項に記載のスイッチング電源装置を中間部に備え、
   前記電圧変換部に入力電力を供給する前段のＰＦＣコンバータと、
   前記電圧変換部から入力電力が供給される後段のＤＣＤＣコンバータと、
   前記ＤＣＤＣコンバータから電力を供給される負荷と
   前記電圧変換部をバイパスする第２スイッチ素子と、を有する、
   スイッチング電源システム。

Images