JP2021157112A - アレイ基板、表示装置及び表示装置の製造方法 - Google Patents
アレイ基板、表示装置及び表示装置の製造方法 Download PDFInfo
- Publication number
- JP2021157112A JP2021157112A JP2020059063A JP2020059063A JP2021157112A JP 2021157112 A JP2021157112 A JP 2021157112A JP 2020059063 A JP2020059063 A JP 2020059063A JP 2020059063 A JP2020059063 A JP 2020059063A JP 2021157112 A JP2021157112 A JP 2021157112A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- region
- light emitting
- insulating film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 161
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000004020 conductor Substances 0.000 claims abstract description 76
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- 238000007689 inspection Methods 0.000 claims description 86
- 230000008439 repair process Effects 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 15
- 238000002844 melting Methods 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 description 124
- 239000010410 layer Substances 0.000 description 31
- 239000004065 semiconductor Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 238000005304 joining Methods 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 11
- 238000009413 insulation Methods 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 238000001514 detection method Methods 0.000 description 7
- 239000000155 melt Substances 0.000 description 7
- 239000004925 Acrylic resin Substances 0.000 description 6
- 229920000178 Acrylic resin Polymers 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000009719 polyimide resin Substances 0.000 description 6
- -1 silicon oxide nitride Chemical class 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 101100121429 Arabidopsis thaliana GCL2 gene Proteins 0.000 description 4
- 102100023303 Germ cell-less protein-like 1 Human genes 0.000 description 4
- 101000830085 Homo sapiens Germ cell-less protein-like 1 Proteins 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229920002050 silicone resin Polymers 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 239000002932 luster Substances 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- HMERQROICABIOC-UHFFFAOYSA-N [O-2].[Zn+2].[Sn+2]=O.[In+3] Chemical compound [O-2].[Zn+2].[Sn+2]=O.[In+3] HMERQROICABIOC-UHFFFAOYSA-N 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】無機発光ダイオードの交換をしても、電極の損傷が抑制されるアレイ基板、表示装置及び表示装置の製造方法を提供する。【解決手段】アレイ基板は、基板と、基板に積層される第１の絶縁膜と、第１の絶縁膜の上に設けられ、無機発光ダイオードのアノード電極と電気的に接続するための、複数の第１電極と、を備える。第１電極は、接合用導電体を介してアノード電極に接合される第１領域と、第１領域と異なる位置にある第２領域を有する。複数の第２領域のうち、加熱痕がある第２領域がある。【選択図】図３
Description
本開示は、アレイ基板、表示装置及び表示装置の製造方法に関する。
発光ダイオードを用いた表示装置は、発光ダイオードのサイズが小さいなどの理由により、発光ダイオードの基板への搭載など、製造が難しく、発光ダイオードの不良を招き易い。不良が起きた表示装置を破棄するなどして使用しない場合、歩留まりが低下する。そのため、発光ダイオードを用いた表示装置において、発光ダイオードの不良が起きた場合にも、発光ダイオードを交換することが求められている。例えば、特許文献１には、発光ダイオードを取り替える補修方法が記載されている。
特許文献１の技術では、ピックアップツール（保持部材）が用いられる。交換が必要な発光ダイオードとアレイ基板とが接合した状態で、ピックアップツール（保持部材）が、アレイ基板から発光ダイオードを引き剥がすと、アレイ基板側の電極が損傷してしまう可能性がある。
本開示は、無機発光ダイオードの交換をしても、電極の損傷が抑制されるアレイ基板、表示装置及び表示装置の製造方法を提供することを目的とする。
一態様のアレイ基板は、基板と、前記基板に積層される第１の絶縁膜と、前記第１の絶縁膜の上に設けられ、無機発光ダイオードのアノード電極と電気的に接続するための、複数の第１電極と、を備え、前記第１電極は、接合用導電体を介して前記アノード電極に接合される第１領域と、前記第１領域と異なる位置にある第２領域を有し、複数の前記第２領域のうち、加熱痕がある第２領域がある。
一態様の表示装置は、アレイ基板と、前記アレイ基板に接合する複数の無機発光ダイオードと、を備え、前記アレイ基板は、基板と、前記基板に積層される第１の絶縁膜と、前記第１の絶縁膜の上に設けられ、前記無機発光ダイオードのアノード電極と電気的に接続するための、複数の第１電極と、を備え、前記第１電極は、接合用導電体を介して前記アノード電極に接合される第１領域と、前記第１領域と異なる位置にある第２領域を有し、複数の前記第２領域のうち、加熱痕がある第２領域がある。
一態様の表示装置の製造方法は、基板と、前記基板に積層される第１の絶縁膜と、前記第１の絶縁膜の上に設けられ、無機発光ダイオードのアノード電極と電気的に接続するための、複数の第１電極と、を備え、前記第１電極は、接合用導電体を介して前記アノード電極に接合される第１領域と、前記第１領域と異なる位置にある第２領域を有するアレイ基板を準備する基板準備工程と、前記無機発光ダイオードと、接合用導電体を介して前記第１領域とを接合する接合工程と、前記無機発光ダイオードの点灯状態を検査する点灯検査工程と、前記点灯検査工程において補修が必要であるとされた無機発光ダイオードが接合している第１電極の第２領域に、レーザを照射して、当該無機発光ダイオードを取り除く補修工程と、を含む。
発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本開示が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本開示の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本開示と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
（実施形態１）
図１は、実施形態１に係る表示装置を模式的に示す平面図である。図２は、表示装置の画素回路を示す回路図である。図３は、図１のＩＩＩ−ＩＩＩ’線の矢視断面図である。図１に示すように、表示装置１は、アレイ基板２と、複数の画素Ｐｉｘと、駆動回路１２と、駆動ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）２００と、カソード配線２６と、を含む。アレイ基板２は、各画素Ｐｉｘを駆動するための配線基板である。アレイ基板２は、バックプレーン又はアクティブマトリックス基板とも呼ばれる。アレイ基板２は、基板２１（図１、図３参照）と、基板２１上に形成された第１トランジスタＴｒ１（図２、図３参照）、第２トランジスタＴｒ２（図２、図３参照）等と、トランジスタＴｒＧ（図３参照）と、各種配線等を含む。第１トランジスタＴｒ１、第２トランジスタＴｒ２等は、画素Ｐｉｘごとに設けられたスイッチング素子である。トランジスタＴｒＧは、駆動回路１２に含まれるスイッチング素子である。
図１は、実施形態１に係る表示装置を模式的に示す平面図である。図２は、表示装置の画素回路を示す回路図である。図３は、図１のＩＩＩ−ＩＩＩ’線の矢視断面図である。図１に示すように、表示装置１は、アレイ基板２と、複数の画素Ｐｉｘと、駆動回路１２と、駆動ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）２００と、カソード配線２６と、を含む。アレイ基板２は、各画素Ｐｉｘを駆動するための配線基板である。アレイ基板２は、バックプレーン又はアクティブマトリックス基板とも呼ばれる。アレイ基板２は、基板２１（図１、図３参照）と、基板２１上に形成された第１トランジスタＴｒ１（図２、図３参照）、第２トランジスタＴｒ２（図２、図３参照）等と、トランジスタＴｒＧ（図３参照）と、各種配線等を含む。第１トランジスタＴｒ１、第２トランジスタＴｒ２等は、画素Ｐｉｘごとに設けられたスイッチング素子である。トランジスタＴｒＧは、駆動回路１２に含まれるスイッチング素子である。
図１に示すように、表示装置１は、表示領域ＡＡと、周辺領域ＧＡとを有する。表示領域ＡＡは、複数の画素Ｐｉｘと重なって配置され、画像を表示する領域である。周辺領域ＧＡは、複数の画素Ｐｉｘと重ならない領域であり、表示領域ＡＡの外側に配置される。
複数の画素Ｐｉｘは、基板２１の表示領域ＡＡにおいて、第１方向Ｄｘ及び第２方向Ｄｙに配列される。なお、第１方向Ｄｘ及び第２方向Ｄｙは、基板２１の表面に対して平行な方向である。第１方向Ｄｘと第２方向Ｄｙとを含む面と平行な方向を平面方向ということがある。第１方向Ｄｘは、第２方向Ｄｙと直交する。よって、第２方向Ｄｙを直交方向という場合がある。ただし、第１方向Ｄｘは、第２方向Ｄｙと直交しないで交差する場合を含む。第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向であり、積層方向という場合がある。
駆動回路１２は、駆動ＩＣ２００からの各種制御信号に基づいて複数のゲート線を駆動する回路である。複数のゲート線には、図２に示す第１ゲート線ＧＣＬ１及び第２ゲート線ＧＣＬ２が含まれる。駆動回路１２は、複数のゲート線を順次又は同時に選択し、選択されたゲート線にゲート駆動信号を供給する。これにより、駆動回路１２は、ゲート線に接続された複数の画素Ｐｉｘを選択する。
駆動ＩＣ２００は、表示装置１の表示を制御する回路である。駆動ＩＣ２００は、基板２１の周辺領域ＧＡにＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）として実装される。これに限定されず、駆動ＩＣ２００は、基板２１の周辺領域ＧＡに接続されたフレキシブルプリント基板やリジット基板の上にＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）として実装されてもよい。
カソード配線２６は、基板２１の周辺領域ＧＡに設けられる。カソード配線２６は、表示領域ＡＡの複数の画素Ｐｉｘ及び周辺領域ＧＡの駆動回路１２を囲んで設けられる。複数の発光素子３のカソードは、共通のカソード配線２６に接続され、例えば、グランド電位が供給される。実施形態１では、カソード配線２６が後述する第２電極２２に接続される。
画素Ｐｉｘは、発光素子３を有する。発光素子３は、画素Ｐｉｘに対応して設けられ、異なる色の光を出射する第１発光素子３Ｒ、第２発光素子３Ｇ、及び第３発光素子３Ｂを含む。第１発光素子３Ｒは、赤色の光を出射する。第２発光素子３Ｇは、緑色の光を出射する。第３発光素子３Ｂは、青色の光を出射する。なお、以下の説明において、第１発光素子３Ｒ、第２発光素子３Ｇ及び第３発光素子３Ｂを区別して説明する必要がない場合には、単に発光素子３と表す。なお、複数の発光素子３は、４色以上の異なる光を出射してもよい。
画素Ｐｉｘの配列は、第１発光素子３Ｒを有する画素Ｐｉｘ、第２発光素子３Ｇを有する画素Ｐｉｘ、第３発光素子３Ｂを有する画素Ｐｉｘ、の順で第１方向Ｄｘに繰り返し配列される。つまり、第１発光素子３Ｒ、第２発光素子３Ｇ及び第３発光素子３Ｂは、この順で第１方向Ｄｘに繰り返し配列される。また、第１発光素子３Ｒ、第２発光素子３Ｇ及び第３発光素子３Ｂは、それぞれ第２方向Ｄｙに連続して複数配列される。
発光素子３は、平面視で、３μｍ以上、３００μｍ以下程度の大きさを有する無機発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）チップであり、マイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ）と呼ばれる。各画素にマイクロＬＥＤを備える表示装置は、マイクロＬＥＤ表示装置とも呼ばれる。なお、マイクロＬＥＤのマイクロは、無機発光ダイオードの大きさを限定するものではない。また、発光素子３は、ミニＬＥＤであってもよい。
画素回路２８は、発光素子３を駆動する駆動回路である。図２に示すように、画素回路２８は、複数のスイッチング素子（第１トランジスタＴｒ１、第２トランジスタＴｒ２、第３トランジスタＴｒ３及び第４トランジスタＴｒ４）と、第１ゲート線ＧＣＬ１、第２ゲート線ＧＣＬ２、信号線ＳＧＬ及び電源線ＬＶｄｄを有する。各トランジスタは、それぞれ薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）である。
第１トランジスタＴｒ１は駆動用ＴＦＴである。第２トランジスタＴｒ２は、発光期間と、非発光期間とのスイッチング用ＴＦＴである。第３トランジスタＴｒ３及び第４トランジスタＴｒ４は、電流切替用ＴＦＴである。信号線ＳＧＬは、定電流源に接続されている。電源線ＬＶｄｄは、定電圧源に接続されている。
また、第２トランジスタＴｒ２のドレインと、発光素子３のアノードとの間に保持容量ＣＳ１が形成される。また、発光素子３のアノードと電源線ＬＶｄｄとの間に保持容量ＣＳ２が形成される。画素回路２８は、保持容量ＣＳ１と保持容量ＣＳ２により、第２トランジスタＴｒ２の寄生容量とリーク電流とによるゲート電圧の変動を抑制する。
非発光期間では、駆動回路１２（図１参照）は、第１ゲート線ＧＣＬ１の電位を高レベルとし、第２ゲート線ＧＣＬ２の電位を低レベルとする。これにより、第２トランジスタＴｒ２及び第３トランジスタＴｒ３がオンとなり、第４トランジスタＴｒ４がオフとなる。発光素子３のアノードには、信号線ＳＧＬから電流Ｉｄａｔａが供給される。
発光期間では、駆動回路１２（図１参照）は、第１ゲート線ＧＣＬ１の電位を低レベルとし、第２ゲート線ＧＣＬ２の電位を高レベルとする。これにより、第２トランジスタＴｒ２及び第３トランジスタＴｒ３がオフとなり、第４トランジスタＴｒ４がオンとなる。発光素子３のアノードには、電源線ＬＶｄｄから電流Ｉｄが供給される。なお、図２は、あくまで一例であり、画素回路２８の構成及び表示装置１の動作は適宜変更することができる。
図３に示すように、発光素子３は、アレイ基板２の上に設けられる。アレイ基板２は、基板２１と、第１トランジスタＴｒ１、第２トランジスタＴｒ２等のスイッチング素子と、各種配線及び各種絶縁膜を有する。基板２１の周辺領域ＧＡには、複数のトランジスタとして、駆動回路１２に含まれるトランジスタＴｒＧが設けられている。基板２１は絶縁基板であり、例えば、ガラス基板、樹脂基板又は樹脂フィルム等が用いられる。
本開示において、基板２１の表面に垂直な方向において、基板２１から平坦化膜２７の上面２７ａに向かう方向を「上側」とする。また、平坦化膜２７の上面２７ａから基板２１に向かう方向を「下側」とする。また、「平面視」とは、基板２１の表面に垂直な方向から見た場合を示す。
第１トランジスタＴｒ１、第２トランジスタＴｒ２、及びトランジスタＴｒＧは、基板２１の一方の面側に設けられる。第１トランジスタＴｒ１は、半導体６１、ソース電極６２、ドレイン電極６３、第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂを含む。第１ゲート電極６４Ａは、第１絶縁膜９１を介して基板２１の上に設けられる。第１絶縁膜９１は、シリコン酸化膜（ＳｉＯ）、シリコン窒化膜（ＳｉＮ）又はシリコン酸化窒化膜（ＳｉＯＮ）等の無機絶縁材料が用いられる。また、各無機絶縁膜は、単層に限定されず積層膜であってもよい。
第２絶縁膜９２は、第１ゲート電極６４Ａを覆って第１絶縁膜９１の上に設けられる。第２絶縁膜９２は、シリコン酸化膜（ＳｉＯ）、シリコン窒化膜（ＳｉＮ）又はシリコン酸化窒化膜（ＳｉＯＮ）等の無機絶縁材料が用いられる。また、各無機絶縁膜は、単層に限定されず積層膜であってもよい。
半導体６１は、第２絶縁膜９２の上に設けられる。第３絶縁膜９３は、半導体６１を覆って第２絶縁膜９２の上に設けられる。第２ゲート電極６４Ｂは、第３絶縁膜９３の上に設けられる。半導体６１は、第３方向Ｄｚにおいて、第１ゲート電極６４Ａと第２ゲート電極６４Ｂとの間に設けられる。半導体６１において、第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂで挟まれた部分にチャネル領域が形成される。
図３に示す例では、第１トランジスタＴｒ１は、いわゆるデュアルゲート構造である。ただし、第１トランジスタＴｒ１は、第１ゲート電極６４Ａが設けられ、第２ゲート電極６４Ｂが設けられないボトムゲート構造でもよく、第１ゲート電極６４Ａが設けられず、第２ゲート電極６４Ｂのみが設けられるトップゲート構造でもよい。
半導体６１は、例えば、アモルファスシリコン、微結晶酸化物半導体、アモルファス酸化物半導体、ポリシリコン、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎｅ）又は窒化ガリウム（ＧａＮ）で構成される。酸化物半導体としては、ＩＧＺＯ、酸化亜鉛（ＺｎＯ）、ＩＴＺＯが例示される。ＩＧＺＯは、インジウムガリウム亜鉛酸化物である。ＩＴＺＯは、インジウムスズ亜鉛酸化物である。
第４絶縁膜９４は、第２ゲート電極６４Ｂを覆って第３絶縁膜９３の上に設けられる。第４絶縁膜９４は、透光性を有する有機絶縁膜であり、例えば、シリコーン樹脂、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂等の樹脂材料が用いられる。ソース電極６２及びドレイン電極６３は、第４絶縁膜９４の上に設けられる。本実施形態では、ソース電極６２は、コンタクトホールＨ５を介して半導体６１と電気的に接続される。ドレイン電極６３は、コンタクトホールＨ３を介して半導体６１と電気的に接続される。
第５絶縁膜９５は、ソース電極６２及びドレイン電極６３を覆って、第４絶縁膜９４の上に設けられる。第５絶縁膜９５は、第１トランジスタＴｒ１や、各種配線で形成される凹凸を平坦化する平坦化膜である。第５絶縁膜９５は、透光性を有する有機絶縁膜であり、例えば、シリコーン樹脂、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂等の樹脂材料が用いられる。
第２トランジスタＴｒ２は、半導体６５、ソース電極６６、ドレイン電極６７、第１ゲート電極６８Ａ及び第２ゲート電極６８Ｂを含む。第２トランジスタＴｒ２は第１トランジスタＴｒ１と類似した層構成を有しており、詳細な説明は省略する。第２トランジスタＴｒ２のドレイン電極６７は、コンタクトホールＨ８を介して接続配線６９に接続される。接続配線６９は、第１トランジスタＴｒ１の、第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂに接続される。
なお、半導体６５、ソース電極６６、ドレイン電極６７、第１ゲート電極６８Ａ及び第２ゲート電極６８Ｂは、それぞれ、第１トランジスタＴｒ１の、半導体６１、ソース電極６２、ドレイン電極６３、第１ゲート電極６４Ａ及び第２ゲート電極６４Ｂと同層に設けられているが、異なる層に設けられていてもよい。
トランジスタＴｒＧは、半導体７１、ソース電極７２、ドレイン電極７３、第１ゲート電極７４Ａ及び第２ゲート電極７４Ｂを含む。トランジスタＴｒＧは、駆動回路１２に含まれるスイッチング素子である。トランジスタＴｒＧも第１トランジスタＴｒ１と類似した層構成を有しており、詳細な説明は省略する。また、第３トランジスタＴｒ３及び第４トランジスタＴｒ４（図２参照）も第１トランジスタＴｒ１と類似した層構成を有する。
第４電極２５は、第５絶縁膜９５の上で延在して、第３方向Ｄｚにおいて第６絶縁膜９６を介して第２電極２２と対向する。これにより、第２電極２２と第４電極２５との間に容量が形成される。第２電極２２と第４電極２５との間に形成される容量は、画素回路２８の保持容量ＣＳとして用いられる。第６絶縁膜９６は、シリコン酸化膜（ＳｉＯ）、シリコン窒化膜（ＳｉＮ）又はシリコン酸化窒化膜（ＳｉＯＮ）等の無機絶縁材料が用いられる。また、各無機絶縁膜は、単層に限定されず積層膜であってもよい。
第７絶縁膜９７は、第２電極２２と、第１電極２３と、第６絶縁膜９６との上に設けられる。また、第７絶縁膜９７は、第１電極２３及び第２電極２２と、発光素子３と、の接続を可能とするための開口９７ａを有している。第７絶縁膜９７は、シリコン酸化膜（ＳｉＯ）、シリコン窒化膜（ＳｉＮ）又はシリコン酸化窒化膜（ＳｉＯＮ）等の無機絶縁材料が用いられる。また、各無機絶縁膜は、単層に限定されず積層膜であってもよい。
第３電極２４は、第５絶縁膜９５の上に設けられ、コンタクトホールＨ２を介してドレイン電極６３と接続される。このように、第１電極２３及び第３電極２４は、発光素子３のアノードと、第１トランジスタＴｒ１のドレイン電極６３とを接続する。また、第４電極２５は第３電極２４と同層に設けられ、コンタクトホールＨ４を介してソース電極６２と接続される。
第７絶縁膜９７の上には、平坦化膜２７が設けられている。平坦化膜２７は、表示領域ＡＡから周辺領域ＧＡに亘って設けられている。平坦化膜２７は、透光性を有する有機絶縁膜であり、例えば、シリコーン樹脂、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂等の樹脂材料が用いられる。また、平坦化膜２７の上には、例えばガラスなど、光を透過する部材で構成されるカバー部５が設けられている。
図４は、アレイ基板と発光素子との接続を模式的に説明するための説明図である。図４に示すように、発光素子３は、透光性基板３１の上に、バッファ層３２、ｎ型クラッド層３３、活性層３４、ｐ型クラッド層３５、アノード電極３６の順に積層される。発光素子３は、透光性基板３１が上側に、アノード電極３６が下側になるように実装される。また、ｎ型クラッド層３３において、第２電極２２と対向する面側には、活性層３４から露出した領域が設けられている。この領域にカソード電極３８が設けられている。
アノード電極３６は、発光層からの光を反射する金属光沢のある材料で形成される。アノード電極３６は接合用導電体３９Ａを介して第１電極２３に接続される。カソード電極３８は接合用導電体３９Ｂを介して第２電極２２に接続される。
発光素子３では、ｐ型クラッド層３５とｎ型クラッド層３３とが直接接合せずに、間に別の層（活性層３４）が導入されている。これにより、電子や正孔といったキャリアを活性層３４の中に集中させることができ、効率よく再結合（発光）させることが可能となる。高効率化のために数原子層からなる井戸層と障壁層とを周期的に積層させた多重量子井戸構造（ＭＱＷ構造）が、活性層３４として採用されてもよい。発光素子３は、ｎ型クラッド層、活性層、ｐ型クラッド層が順に積層された発光層を有し、例えば、窒化ガリウム（ＧａＮ）、アルミニウムインジウム燐（ＡｌＩｎＰ）等の化合物半導体が用いられる。図４に示すように、発光素子３は、ｎ型クラッド層に接続するカソード電極３８と、ｐ型クラッド層にアノード電極３６と、が下側に設けられた、いわゆるフェースダウン構造である。なお、発光素子３は、他の構造のＬＥＤチップでもよい。
図５は、実施形態１に係る第１電極及び第２電極を模式的に説明するための平面図である。図５に示すように、アレイ基板２は、第２電極２２、第１電極２３を有している。第７絶縁膜９７は第１電極２３及び第２電極２２を覆っており、第７絶縁膜９７の開口部分で第１電極２３及び第２電極２２の一部が露出する。図５に示すように、第２電極２２では、２つの第７絶縁膜９７の開口部分がある。第１電極２３において、２つの第７絶縁膜９７の開口部分と重なる領域は、第１領域２３Ａ及び第２領域２３Ｂである。第２電極２２にも、２つの第７絶縁膜９７の開口部分がある。第２電極２２において、２つの第７絶縁膜９７の開口部分と重なる領域は、第３領域２２Ａ及び第４領域２２Ｂである。
第２電極２２は、発光素子３を搭載するアレイ基板２の上面に設けられる。第２電極２２は、第６絶縁膜９６の第１面に設けられ、図５に示す配線２６Ａを介して周辺領域ＧＡに設けられたカソード配線２６（図１参照）に電気的に接続される。また、図４に示すように、第２電極２２は、接合用導電体３９Ｂを介して発光素子３のカソード電極３８と接続される。
第１電極２３は、発光素子３を搭載するアレイ基板２の上面に設けられる。第２電極２２は、第６絶縁膜９６の第１面に設けられる。第１電極２３は、図３に示すように、コンタクトホールＨ７を介して第３電極２４と接続される。第１電極２３は、接合用導電体３９Ａを介して発光素子３のアノード電極３６と接続される。
接合用導電体３９Ａは、例えば、Ｓｎを主成分とした金属である。第１電極２３は、例えば、Ａｌ、Ｔｉの順に積層された金属積層体である。接合用導電体３９Ａは、第１電極２３の表面の材料であるＡｌよりも、融点が小さい。同様に、接合用導電体３９Ｂは、例えば、Ｓｎを主成分とした金属である。第２電極２２は、例えば、Ａｌ、Ｔｉの順に積層された金属積層体である。接合用導電体３９Ｂは、第２電極２２の表面の材料であるＡｌよりも、融点が小さい。
図５に示すように、第１領域２３Ａの面積は、発光素子３の下側面積よりも小さい。ここで、発光素子３の下側面積は、第１方向Ｄｘの長さ３ｗと、第２方向Ｄｙの長さ３ｈとが乗算された３ｗ×３ｈである。第２領域２３Ｂの面積は、第１領域２３Ａの面積以上である。第１領域２３Ａが設けられる第１電極２３の面積は、第１方向Ｄｘの長さ２３ｗと、第２方向Ｄｙの長さ２３ｈとが乗算された２３ｗ×２３ｈである。このため、第１領域２３Ａの面積は、２３ｗ×２３ｈよりも小さい。
第２領域２３Ｂの面積は、発光素子３の下側面積以上であることがより好ましい。第２領域２３Ｂが設けられる第１電極２３の面積は、第１方向Ｄｘの長さ２３Ｂｗと、第２方向Ｄｙの長さ２３Ｂｈとが乗算された２３Ｂｗ×２３Ｂｈである。このため、第２領域２３Ｂの面積は、２３Ｂｗ×２３Ｂｈよりも小さい。
第２領域２３Ｂの表面の材料が金属光沢を有しているので、第２領域２３Ｂは、光反射層としても機能する。これにより、表示装置１の視野角特性が向上する。
図５に示すように、第３領域２２Ａの面積は、発光素子３の下側面積よりも小さい。第４領域２２Ｂの面積は、第３領域２２Ａの面積以上である。第３領域２２Ａが設けられる第２電極２２の面積は、第１方向Ｄｘの長さ２３ｗと、第２方向Ｄｙの長さ２３ｈとが乗算された２３ｗ×２３ｈである。このため、第３領域２２Ａの面積は、２３Ｂｗ×２３Ｂｈよりも小さい。
第４領域２２Ｂの面積は、発光素子３の下側面積以上であることがより好ましい。第４領域２２Ｂが設けられる第２電極２２の面積は、第１方向Ｄｘの長さ２２Ｂｗと、第２方向Ｄｙの長さ２２Ｂｈとが乗算された２２Ｂｗ×２２Ｂｈより大きい。このため、第４領域２２Ｂの面積は、２２Ｂｗ×２２Ｂｈよりも小さい。
第４領域２２Ｂの表面の材料が金属光沢を有しているので、第４領域２２Ｂは、光反射層としても機能する。これにより、表示装置１の視野角特性が向上する。
次に、表示装置１の製造方法について説明する。図６は、実施形態１における製造方法の一部の工程を説明するための説明図である。図７は、実施形態１の表示装置の製造装置の構成を示す説明図である。アレイ基板２を準備する基板準備工程の後、図６に示すように、予め準備したアレイ基板２に発光素子３が接合される接合工程が行われる。接合工程では、保持部材であるピックアップツール２００が、吸着力や粘着力を有し、発光素子３を保持する。ピックアップツール２００は、アレイ基板２の所定の画素Ｐｉｘ（図１参照）の上方へ発光素子３を搬送する。これにより、発光素子３が、アレイ基板２上に載置される（ステップＳＴ１１）。
図７に示す製造システム１００は、アレイ基板２と、アレイ基板２に配列された複数の発光素子３とを有する表示装置１の接合工程、点灯検査工程及び補修工程を行う。図７に示すように、製造システム１００は、点灯検査装置８と、検査用制御回路１０１と、光検出装置１０２と、画像処理回路１０３と、検査用駆動回路１０４と、レーザ装置１０５とを含む。
図７に示すレーザ装置１０５が、図６に示すように、発光素子３にレーザ光Ｌ１を照射する（ステップＳＴ１２）。アノード電極３６と第１電極２３との間の接合用導電体３９Ａがレーザ光Ｌ１により溶融し、アノード電極３６と第１電極２３とが接合用導電体３９Ａを介して、接合される。また、カソード電極３８と第２電極２２との間の接合用導電体３９Ｂがレーザ光Ｌ１により溶融し、カソード電極３８と第２電極２２とが接合用導電体３９Ｂを介して、接合される。
次に、製造システム１００は、複数の発光素子３の点灯検査を行う。図７に示すように、検査用制御回路１０１は、複数の発光素子３の点灯検査を制御する回路である。また、検査用制御回路１０１は、複数の発光素子３の点灯させるための検査用駆動回路１０４を制御する回路である。
点灯検査装置８は、複数の発光素子３の点灯検査を行うための検査基板である。点灯検査装置８の検査用電極８２は、第２電極２２に当接することで、発光素子３のカソード電極３８に電気的に接続される。
具体的に説明すると、製造システム１００は、点灯検査装置８の検査用電極８２を発光素子３の第２電極２２に接触させる（ステップＳＴ１２）。図７に示すように、検査用基板８１は、複数の発光素子３を挟んでアレイ基板２と対向して配置される。検査用電極８２は、検査用基板８１の、アレイ基板２と対向する面に設けられ、発光素子３と電気的に接続される。
検査用基板８１は、透光性を有する絶縁基板であり、例えばガラス基板、石英基板、又は、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、若しくは、ポリエチレンテレフタレート（ＰＥＴ）樹脂製のフレキシブル基板である。これにより、点灯検査装置８が複数の発光素子３に重畳して配置された場合であっても、複数の発光素子３から出射された光３Ｌは、点灯検査装置８を透過して光検出装置１０２に到達する。検査用電極８２は、導電材料である。
点灯検査装置８がアレイ基板２に向けて移動することで、発光素子３の第２電極２２は、検査用電極８２に接する。
検査用駆動回路１０４は、検査用制御回路１０１からの制御信号に基づいて、アレイ基板２にアノード電源電位ＰＶＤＤを供給し、点灯検査装置８にカソード電源電位ＰＶＳＳを供給する。発光素子３には、アノード電源電位ＰＶＤＤとカソード電源電位ＰＶＳＳとの電位差に応じた電流が流れ、発光素子３が発光する。なお、検査用駆動回路１０４は、検査用駆動信号として発光素子３が点灯する電位を供給すればよく、表示装置１の表示におけるアノード電源電位ＰＶＤＤ及びカソード電源電位ＰＶＳＳと異なる電位を供給してもよい。
光検出装置１０２は、複数の発光素子３からそれぞれ出射された光３Ｌを検出する。光検出装置１０２は、例えば、ＣＣＤ等の撮像素子を有する画像センサである。画像処理回路１０３は、光検出装置１０２からの検出信号（画像データ）を受け取って、画像処理を行うことで、複数の発光素子３のそれぞれの点灯状態（例えば輝度）を解析する。画像処理回路１０３は、複数の発光素子３の点灯状態に関する情報を検査用制御回路１０１に出力する。
検査用制御回路１０１は、画像処理回路１０３からの情報に基づいて、複数の発光素子３のそれぞれの点灯状態を判断する。例えば、発光素子３から出射された光３Ｌの輝度が、所定の範囲内であれば、検査用制御回路１０１は、発光素子３の点灯状態が良好であると判断する。点灯状態が良好である発光素子３は、リペアの対象から外される。検査用制御回路１０１は、発光素子３から出射された光３Ｌの輝度が、基準値よりも小さい場合に、発光素子３が非点灯状態であると判断する。また、検査用制御回路１０１は、全ての発光素子３の個数に対する、非点灯状態の発光素子３の個数の割合を接続不良率として演算する。また、検査用制御回路１０１は、点灯状態の発光素子３と非点灯状態の発光素子３のそれぞれの位置を演算する。
非点灯状態と判断された発光素子３は、製造システム１００により、所定のリペアが施される。補修工程では、接合用導電体３９Ａが溶融して発光素子３の位置が変動するのを抑制するため、ピックアップツール２００は、吸引又は吸着により、発光素子３を保持する。そして、レーザ装置１０５が第２領域２３Ｂ及び第４領域２２Ｂにレーザ光Ｌを照射する（ステップＳＴ１３）。
レーザ光Ｌが照射された第１電極２３の第２領域２３Ｂは、発熱し、熱が第１電極２３の第１領域２３Ａに伝熱すると、接合用導電体３９Ａが溶融する。同様に、レーザ光Ｌが照射された第２電極２２の第４領域２２Ｂは、発熱し、熱が第２電極２２の第３領域２２Ａに伝熱すると、接合用導電体３９Ｂが溶融する。
接合用導電体３９Ａ及び接合用導電体３９Ｂが溶融している状態で、ピックアップツール２００がアレイ基板２から発光素子３を引き剥がす。そして、第１電極２３とアノード電極３６とは、分離し、第２電極２２とカソード電極３８とは分離する（ステップＳＴ１４）。その結果、ピックアップツール２００がアレイ基板２から発光素子３を取り外しても、第１電極２３及び第２電極２２の損傷が抑制される。
ピックアップツール２００は、発光素子３を取り外した画素Ｐｉｘ（図１参照）の上方へ、別の発光素子３Ｎを搬送する。これにより、発光素子３Ｎが、アレイ基板２上に載置される（ステップＳＴ１５）。接合用導電体３９Ａ、接合用導電体３９Ｂは、リペアにより、体積が減少している。このため、接合用導電体３９Ａと同じ材料の接合用導電体３９Ｃを予め、アノード電極３６に接合している。同様に、接合用導電体３９Ｂと同じ材料の接合用導電体３９Ｄを予め、カソード電極３８に接合している。
次に、レーザ装置１０５が第２領域２３Ｂ及び第４領域２２Ｂにレーザ光Ｌを照射する（ステップＳＴ１６）。
レーザ光Ｌが照射された第１電極２３の第２領域２３Ｂは、発熱し、熱が第１電極２３の第１領域２３Ａに伝熱すると、接合用導電体３９Ａと接合用導電体３９Ｃとが溶融し、接合用導電体３９Ｅとなる。同様に、レーザ光Ｌが照射された第２電極２２の第４領域２２Ｂは、発熱し、熱が第２電極２２の第３領域２２Ａに伝熱すると、接合用導電体３９Ｂと、接合用導電体３９Ｄとが溶融し、接合用導電体３９Ｆとなる。
アノード電極３６と第１電極２３とが接合用導電体３９Ｅを介して、接合される。カソード電極３８と第２電極２２とが接合用導電体３９Ｆを介して、接合される。その結果、発光素子３Ｎがアレイ基板２上に接合される（ステップＳＴ１７）。発光素子３Ｎが上述した点灯検査工程において、点灯状態が良好であれば、補修工程の対象から外される。発光素子３Ｎが点灯検査工程において非点灯状態と判断された場合には、発光素子３Ｎに再度リペアが施される。
図８は、レーザの照射による影響を説明するための説明図である。図４、図８に示すように、レーザ光Ｌ１が照射された第２領域２３Ｂには、加熱痕ＬＡが残る。レーザが照射されていない第２領域２３Ｂの表面Ｆと比較して、加熱痕ＬＡは、表面に微細な凹凸ができ、表面Ｆと反射光の色が異なる。第４領域２２Ｂにできる加熱痕ＬＡについても同様の状態である。
以上説明するように、表示装置１は、アレイ基板２と、アレイ基板２に接合する無機発光ダイオードである複数の発光素子３とを備える。アレイ基板２は、基板２１と、基板２１に積層される第５絶縁膜９５及び第６絶縁膜９６と、第６絶縁膜９６の上に設けられ、発光素子３のアノード電極３６と電気的に接続するための、複数の第１電極２３と、を備える。
第１電極２３は、第１領域２３Ａと、第１領域２３Ａと異なる位置にある第２領域２３Ｂを有している。第１電極２３は、アノード電極３６と接合用導電体３９Ａを介して接合される。表示領域ＡＡには、画素Ｐｉｘごとに、第２領域２３Ｂがあるので、アレイ基板２には、複数の第２領域２３Ｂがある。発光素子３の点灯状態が良好であって補修工程を経ないで、アレイ基板２に発光素子３が接合された場合には、第２領域２３Ｂには、上述した加熱痕ＬＡは残らない。補修工程を経て、アレイ基板２に発光素子３Ｎが接合された場合には、表示領域ＡＡに含まれる複数の第２領域２３Ｂうち、加熱痕ＬＡがある第２領域２３Ｂが少なくとも１つある。
第２電極２２は、第３領域２２Ａと、第３領域２２Ａと異なる位置にある第４領域２２Ｂを有している。第２電極２２は、カソード電極３８と接合用導電体３９Ｂを介して接合される。表示領域ＡＡには、画素Ｐｉｘごとに、第４領域２２Ｂがあるので、アレイ基板２には、複数の第４領域２２Ｂがある。発光素子３の点灯状態が良好であって補修工程を経ないで、アレイ基板２に発光素子３が接合された場合には、第４領域２２Ｂには、上述した加熱痕ＬＡは残らない。補修工程を経て、アレイ基板２に発光素子３Ｎが接合された場合には、表示領域ＡＡに含まれる複数の第４領域２２Ｂうち、加熱痕ＬＡがある第４領域２２Ｂが少なくとも１つある。
これにより、交換が必要な発光素子３とアレイ基板２とが接合した状態で、ピックアップツール２００が、アレイ基板２から発光素子３を引き剥がしても、接合用導電体３９Ａ、接合用導電体３９Ｂが溶融しているので、アレイ基板２の第１電極２３及び第２電極２２が損傷しにくい。このため、表示装置１を補修することができ、製造歩留まりが向上する。
図３に示すように、第３電極２４は、基板２１と第１電極２３との間にある。そして、第３電極２４は、第５絶縁膜９５及び第６絶縁膜９６に埋め込まれている。第３電極２４は、発光素子３を駆動する第１トランジスタＴｒ１のドレイン電極６３に電気的に接続されている。そして、第１電極２３は、コンタクトホールＨ７を介して第３電極２４に接続される。第３電極２４は、ＩＴＯ、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＳｎＯなどの酸化物導電体を含むと、第１トランジスタＴｒ１をレーザの熱から保護することができる。酸化物導電体は、Ａｌなどの金属と比較して、熱の伝達効率が低いからである。
（実施形態２）
図９は、実施形態２に係る表示装置における断面図である。図９の断面は、実施形態１と同様に、図１のＩＩＩ−ＩＩＩ’線の矢視断面である。図１０は、実施形態２の第１電極を模式的に説明するための平面図である。図１１は、実施形態２における製造方法の一部の工程を説明するための説明図である。図１２は、実施形態２の表示装置の製造装置の構成を示す説明図である。上述した実施形態１で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。発光素子３Ａのカソード電極３８が発光素子３Ａ本体の上側にある点で、実施形態２の発光素子３Ａが実施形態１の発光素子３と相違する。
図９は、実施形態２に係る表示装置における断面図である。図９の断面は、実施形態１と同様に、図１のＩＩＩ−ＩＩＩ’線の矢視断面である。図１０は、実施形態２の第１電極を模式的に説明するための平面図である。図１１は、実施形態２における製造方法の一部の工程を説明するための説明図である。図１２は、実施形態２の表示装置の製造装置の構成を示す説明図である。上述した実施形態１で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。発光素子３Ａのカソード電極３８が発光素子３Ａ本体の上側にある点で、実施形態２の発光素子３Ａが実施形態１の発光素子３と相違する。
図９に示すように、実施形態２の第２電極２２は、発光素子３Ａ及び平坦化膜２７を覆って、発光素子３Ａのカソード電極３８に電気的に接続される。第２電極２２は、平坦化膜２７の上面と、カソード電極３８の上面とに亘って設けられる。第２電極２２は、カソード電極３８にカソード電源電位ＰＶＳＳを供給する。第２電極２２は、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透光性を有する導電性材料が用いられる。これにより、発光素子３Ａからの出射光を効率よく外部に取り出すことができる。
第２電極２２は、表示領域ＡＡから周辺領域ＧＡまで連続して設けられ、コンタクトホールＨ１の底部でカソード配線２６と接続される。具体的には、コンタクトホールＨ１は、周辺領域ＧＡで、平坦化膜２７及び第５絶縁膜９５を貫通して設けられ、コンタクトホールＨ１の底面にカソード配線２６が設けられる。カソード配線２６は、第４絶縁膜９４の上に設けられる。つまり、カソード配線２６は、ソース電極６２及びドレイン電極６３と同層に設けられ、同じ材料で形成される。
図９に示すように、アレイ基板２は、第１電極２３を有している。第７絶縁膜９７は第１電極２３を覆っており、第７絶縁膜９７の開口部分で第１電極２３の一部が露出する。図１０に示すように、第１電極２３において、２つの第７絶縁膜９７の開口部分と重なる領域は、第１領域２３Ａ及び第２領域２３Ｂである。
図１０に示すように、第１領域２３Ａの面積は、発光素子３Ａの下側面積よりも小さい。ここで、発光素子３Ａの下側面積は、第１方向Ｄｘの長さ３ｗと、第２方向Ｄｙの長さ３ｈとが乗算された３ｗ×３ｈである。第２領域２３Ｂの面積は、第１領域２３Ａの面積以上である。第１領域２３Ａが設けられる第１電極２３の面積は、第１方向Ｄｘの長さ２３ｗと、第２方向Ｄｙの長さ２３ｈとが乗算された２３ｗ×２３ｈである。このため、第１領域２３Ａの面積は、２３ｗ×２３ｈよりも小さい。
第２領域２３Ｂの面積は、発光素子３Ａの下側面積以上であることがより好ましい。第２領域２３Ｂが設けられる第１電極２３の面積は、第１方向Ｄｘの長さ２３Ｂｗと、第２方向Ｄｙの長さ２３Ｂｈとが乗算された２３Ｂｗ×２３Ｂｈである。このため、第２領域２３Ｂの面積は、２３Ｂｗ×２３Ｂｈよりも小さい。
次に、表示装置１の製造方法について説明する。アレイ基板２を準備する基板準備工程の後、図１１に示すように、予め準備したアレイ基板２に発光素子３が接合される接合工程が行われる。接合工程では、保持部材であるピックアップツール２００が、吸着力や粘着力を有し、発光素子３Ａを保持する。ピックアップツール２００は、アレイ基板２の所定の画素Ｐｉｘ（図１参照）の上方へ発光素子３Ａを搬送する。これにより、発光素子３Ａが、アレイ基板２上に載置される（ステップＳＴ２１）。
図１２に示す製造システム１００は、アレイ基板２と、アレイ基板２に配列された複数の発光素子３Ａとを有する表示装置１の接合工程、点灯検査工程及び補修工程を行う。図１２に示すように、製造システム１００は、点灯検査装置８と、検査用制御回路１０１と、光検出装置１０２と、画像処理回路１０３と、検査用駆動回路１０４と、レーザ装置１０５とを含む。
図１２に示すレーザ装置１０５が、図１１に示すように、発光素子３Ａにレーザ光Ｌ１を照射する（ステップＳＴ２２）。レーザリフトオフにより、レーザ装置１０５は、発光素子３Ａから透光性基板３１を剥離する。アノード電極３６と第１電極２３との間の接合用導電体３９Ａがレーザ光Ｌ１により溶融し、アノード電極３６と第１電極２３とが接合用導電体３９Ａを介して、接合される。
次に、製造システム１００は、複数の発光素子３Ａの点灯検査を行う。図１２に示すように、検査用制御回路１０１は、複数の発光素子３Ａの点灯検査を制御する回路である。また、検査用制御回路１０１は、複数の発光素子３Ａの点灯させるための検査用駆動回路１０４を制御する回路である。
点灯検査装置８は、複数の発光素子３Ａの点灯検査を行うための検査基板である。点灯検査装置８の検査用電極８２は、第２電極２２に当接することで、発光素子３Ａのカソード電極３８に電気的に接続される。
具体的に説明すると、製造システム１００は、点灯検査装置８の検査用電極８２を発光素子３Ａの第２電極２２に接触させる（ステップＳＴ２３）。図１２に示すように、検査用基板８１は、複数の発光素子３Ａを挟んでアレイ基板２と対向して配置される。検査用電極８２は、検査用基板８１の、アレイ基板２と対向する面に設けられ、発光素子３Ａと電気的に接続される。
検査用基板８１は、透光性を有する絶縁基板であり、例えばガラス基板、石英基板、又は、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、若しくは、ポリエチレンテレフタレート（ＰＥＴ）樹脂製のフレキシブル基板である。これにより、点灯検査装置８が複数の発光素子３Ａに重畳して配置された場合であっても、複数の発光素子３Ａから出射された光３Ｌは、点灯検査装置８を透過して光検出装置１０２に到達する。検査用電極８２は、ＩＴＯなどの透光性導電材料である。
点灯検査装置８がアレイ基板２に向けて移動することで、発光素子３Ａの第２電極２２は、検査用電極８２に接する。
検査用駆動回路１０４は、検査用制御回路１０１からの制御信号に基づいて、アレイ基板２にアノード電源電位ＰＶＤＤを供給し、点灯検査装置８にカソード電源電位ＰＶＳＳを供給する。発光素子３Ａには、アノード電源電位ＰＶＤＤとカソード電源電位ＰＶＳＳとの電位差に応じた電流が流れ、発光素子３Ａが発光する。なお、検査用駆動回路１０４は、検査用駆動信号として発光素子３Ａが点灯する電位を供給すればよく、表示装置１の表示におけるアノード電源電位ＰＶＤＤ及びカソード電源電位ＰＶＳＳと異なる電位を供給してもよい。
光検出装置１０２は、複数の発光素子３Ａからそれぞれ出射された光３Ｌを検出する。光検出装置１０２は、例えば、ＣＣＤ等の撮像素子を有する画像センサである。画像処理回路１０３は、光検出装置１０２からの検出信号（画像データ）を受け取って、画像処理を行うことで、複数の発光素子３Ａのそれぞれの点灯状態（例えば輝度）を解析する。画像処理回路１０３は、複数の発光素子３Ａの点灯状態に関する情報を検査用制御回路１０１に出力する。
検査用制御回路１０１は、画像処理回路１０３からの情報に基づいて、複数の発光素子３Ａのそれぞれの点灯状態を判断する。例えば、発光素子３Ａから出射された光３Ｌの輝度が、所定の範囲内であれば、検査用制御回路１０１は、発光素子３Ａの点灯状態が良好であると判断する。点灯状態が良好である発光素子３Ａは、リペアの対象から外される。検査用制御回路１０１は、発光素子３Ａから出射された光３Ｌの輝度が、基準値よりも小さい場合に、発光素子３Ａが非点灯状態であると判断する。また、検査用制御回路１０１は、全ての発光素子３Ａの個数に対する、非点灯状態の発光素子３Ａの個数の割合を接続不良率として演算する。また、検査用制御回路１０１は、点灯状態の発光素子３Ａと非点灯状態の発光素子３Ａのそれぞれの位置を演算する。
非点灯状態と判断された発光素子３Ａは、製造システム１００により、所定のリペアが施される。補修工程では、接合用導電体３９Ａが溶融して発光素子３Ａの位置が変動するのを抑制するため、ピックアップツール２００は、吸引又は吸着により、発光素子３Ａを保持する。そして、レーザ装置１０５が第２領域２３Ｂにレーザ光Ｌを照射する（ステップＳＴ２４）。
レーザ光Ｌが照射された第１電極２３の第２領域２３Ｂは、発熱し、熱が第１電極２３の第１領域２３Ａに伝熱すると、接合用導電体３９Ａが溶融する。
接合用導電体３９Ａが溶融している状態で、ピックアップツール２００がアレイ基板２から発光素子３Ａを引き剥がす。そして、第１電極２３とアノード電極３６とは、分離する（ステップＳＴ２５）。その結果、ピックアップツール２００は、アレイ基板２から発光素子３Ａを取り外しても、第１電極２３の損傷が抑制される。
ピックアップツール２００は、発光素子３Ａを取り外した画素Ｐｉｘ（図１参照）の上方へ、別の発光素子３ＡＮを搬送する。ステップＳＴ２２と同様に、図１２に示すレーザ装置１０５が、発光素子３ＡＮにレーザ光Ｌ１を照射する。これにより、発光素子３ＡＮが、アレイ基板２上に載置される（ステップＳＴ２６）。接合用導電体３９Ａは、リペアにより、体積が減少しているこのため、接合用導電体３９Ａと同じ材料の接合用導電体３９Ｃを予め、アノード電極３６に接合している。レーザ光Ｌ１が照射され、接合用導電体３９Ａと、接合用導電体３９Ｃとが溶融し、接合用導電体３９Ｅとなる。その結果、アノード電極３６と第１電極２３とが接合用導電体３９Ｅを介して、接合される。そして、発光素子３ＡＮがアレイ基板２上に接合される。発光素子３ＡＮが上述した点灯検査工程において、点灯状態が良好であれば、その発光素子３ＡＮは、補修工程の対象から外される。発光素子３ＡＮが点灯検査工程において非点灯状態と判断された場合には、発光素子３ＡＮに再度リペアが施される。
そして、実施形態１と同様に、図１５に示すレーザ光Ｌ１が照射された第２領域２３Ｂには、加熱痕ＬＡが残る。レーザが照射されていない第２領域２３Ｂの表面Ｆと比較して、加熱痕ＬＡは、表面に微細な凹凸ができ、表面Ｆと反射光の色が異なる。
以上説明するように、表示装置１は、アレイ基板２と、アレイ基板２に接合する無機発光ダイオードである複数の発光素子３Ａとを含む。アレイ基板２は、基板２１と、基板２１に積層される第５絶縁膜９５及び第６絶縁膜９６と、第６絶縁膜９６の上に設けられ、発光素子３Ａのアノード電極３６と電気的に接続するための、複数の第１電極２３と、を備える。
第１電極２３は、第１領域２３Ａと、第１領域２３Ａと異なる位置にある第２領域２３Ｂを有している。第１電極２３は、アノード電極３６と接合用導電体３９Ａを介して接合される。表示領域ＡＡには、画素Ｐｉｘごとに、第２領域２３Ｂがあるので、アレイ基板２には、複数の第２領域２３Ｂがある。発光素子３Ａの点灯状態が良好であって補修工程を経ないで、アレイ基板２に発光素子３Ａが接合された場合には、第２領域２３Ｂには、上述した加熱痕ＬＡは残らない。補修工程を経て、アレイ基板２に発光素子３ＡＮが接合された場合には、表示領域ＡＡに含まれる複数の第２領域２３Ｂもうち、加熱痕ＬＡがある第２領域２３Ｂが少なくとも１つある。
これにより、交換が必要な発光素子３Ａとアレイ基板２とが接合した状態で、ピックアップツール２００が、アレイ基板２から発光素子３Ａを引き剥がしても、接合用導電体３９Ａが溶融しているので、アレイ基板２の第１電極２３が損傷しにくい。このため、表示装置１を補修することができ、製造歩留まりが向上する。
（実施形態３）
図１３は、実施形態３に係る表示装置における断面図である。図１３の断面は、実施形態１と同様に、図１のＩＩＩ−ＩＩＩ’線の矢視断面である。上述した本実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。カソード電極３８の第２領域２３Ｂが第１領域２３Ａよりも上側に位置する点で、実施形態３のアレイ基板２が実施形態２のアレイ基板２と相違する。
図１３は、実施形態３に係る表示装置における断面図である。図１３の断面は、実施形態１と同様に、図１のＩＩＩ−ＩＩＩ’線の矢視断面である。上述した本実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。カソード電極３８の第２領域２３Ｂが第１領域２３Ａよりも上側に位置する点で、実施形態３のアレイ基板２が実施形態２のアレイ基板２と相違する。
第８絶縁膜９８は、第６絶縁膜９６上に形成される。第８絶縁膜９８は、第６絶縁膜９６の上に設けられ、第１領域２３Ａの位置よりも突出する凸部を形成する。第８絶縁膜９８は、透光性を有する有機絶縁膜であり、例えば、シリコーン樹脂、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂等の樹脂材料が用いられる。ただし、第８絶縁膜９８はある程度の高さを有していればよく、厚膜となるように形成された無機絶縁膜であってもよい。
実施形態３の第１電極２３は、第６絶縁膜９６及び第８絶縁膜９８の上に設けられる。第１領域２３Ａは、第６絶縁膜９６上にあり、第２領域２３Ｂは、第８絶縁膜９８上にある。従って、第１領域２３Ａは、第２領域２３Ｂよりも基板２１に近い位置になる。
第２領域２３Ｂが第１領域２３Ａよりも上側に位置するので、ピックアップツール２００の影になりにくい。また、第２領域２３Ｂが第１領域２３Ａよりも上側に位置するので、レーザ装置１０５がレーザ光Ｌ１を第１領域２３Ａへ照射しやすくなる。
（実施形態４）
図１４は、実施形態４に係る表示装置における断面図である。図１４の断面は、実施形態１と同様に、図１のＩＩＩ−ＩＩＩ’線の矢視断面である。図１５は、実施形態４の第１電極を模式的に説明するための平面図である。上述した本実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。カソード電極３８の第２領域２３Ｂが第１領域２３Ａよりも上側に位置する点で、実施形態４のアレイ基板２が実施形態２のアレイ基板２と相違する。平面視で第８絶縁膜９８が環状に設けられる点で、実施形態４のアレイ基板２が実施形態３のアレイ基板２と相違する。
図１４は、実施形態４に係る表示装置における断面図である。図１４の断面は、実施形態１と同様に、図１のＩＩＩ−ＩＩＩ’線の矢視断面である。図１５は、実施形態４の第１電極を模式的に説明するための平面図である。上述した本実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。カソード電極３８の第２領域２３Ｂが第１領域２３Ａよりも上側に位置する点で、実施形態４のアレイ基板２が実施形態２のアレイ基板２と相違する。平面視で第８絶縁膜９８が環状に設けられる点で、実施形態４のアレイ基板２が実施形態３のアレイ基板２と相違する。
第８絶縁膜９８は、第６絶縁膜９６上に形成される。第８絶縁膜９８は、第６絶縁膜９６の上に設けられ、第１領域２３Ａの位置よりも突出する凸部を形成する。第８絶縁膜９８による凸部は、発光素子３Ａが配置される第１領域２３Ａの周囲を囲む。これにより、接合時に接合用導電体３９Ａが溶融して広がっても、第８絶縁膜９８による凸部が堰となり、接合用導電体３９Ａの広がりが抑制される。その結果、予期しないショート等を抑制することができる。
（実施形態５）
図１６は、実施形態５に係る表示装置における断面図である。図１６の断面は、実施形態１と同様に、図１のＩＩＩ−ＩＩＩ’線の矢視断面である。上述した本実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。第１電極２３の第１領域２３Ａと、第１電極２３の第２領域２３Ｂとが分離している点で、実施形態５の第１電極２３が実施形態２の第１電極２３と相違する。
図１６は、実施形態５に係る表示装置における断面図である。図１６の断面は、実施形態１と同様に、図１のＩＩＩ−ＩＩＩ’線の矢視断面である。上述した本実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。第１電極２３の第１領域２３Ａと、第１電極２３の第２領域２３Ｂとが分離している点で、実施形態５の第１電極２３が実施形態２の第１電極２３と相違する。
図１６に示すように、実施形態５の第１電極２３の第１領域２３Ａと、第１電極２３の第２領域２３Ｂとが分離している。第１電極２３の第１領域２３Ａと、第１電極２３の第２領域２３Ｂとの間のスリットＳＰには、第７絶縁膜９７が覆われている。
第１電極２３の第２領域２３Ｂは、コンタクトホールＨ９を介して、第３電極２４に電気的に接続されている。
実施形態２と同様に、補修工程において、第１電極２３の第２領域２３Ｂには、レーザ光Ｌが照射される。レーザ光Ｌが照射された第１電極２３の第２領域２３Ｂは、発熱し、熱がコンタクトホールＨ９を介して、第３電極２４に伝わる。第３電極２４に伝わる熱は、コンタクトホールＨ７を介して第１電極２３の第１領域２３Ａに伝熱すると、接合用導電体３９Ａが溶融する。
第３電極２４は、第５絶縁膜９５及び第６絶縁膜９６に埋め込まれる。第５絶縁膜９５は、上述のように、有機絶縁膜であるので、無機絶縁膜よりも保温性が高い。このため、補修工程における接合用導電体３９Ａの溶融時間が長くなる。その結果、接合用導電体３９Ａが一度溶融した後、凝固した状態で、ピックアップツール２００がアレイ基板２から発光素子３Ａを引き剥がす可能性が小さくなる。そして、ピックアップツール２００は、アレイ基板２から発光素子３Ａを取り外しても、第１電極２３の損傷が抑制される。
以上、好適な実施の形態を説明したが、本開示はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本開示の趣旨を逸脱しない範囲で種々の変更が可能である。本開示の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本開示の技術的範囲に属する。
１ 表示装置
２ アレイ基板
３、３Ｎ、３Ａ、３ＡＮ 発光素子
５ カバー部
８ 点灯検査装置
２１ 基板
２２ 第２電極
２２Ａ 第３領域
２２Ｂ 第４領域
２３ 第１電極
２３Ａ 第１領域
２３Ｂ 第２領域
２４ 第３電極
３６ アノード電極
３８ カソード電極
３９Ａ、３９Ｂ 接合用導電体
８１ 検査用基板
８２ 検査用電極
９１ 絶縁膜
９２ 絶縁膜
９３ 絶縁膜
９４ 絶縁膜
９５ 絶縁膜
９６ 絶縁膜
９７ａ 開口
９７ 絶縁膜
９８ 絶縁膜
１００ 製造システム
１０１ 検査用制御回路
１０２ 光検出装置
１０３ 画像処理回路
１０４ 検査用駆動回路
１０５ レーザ装置
２００ ピックアップツール
２ アレイ基板
３、３Ｎ、３Ａ、３ＡＮ 発光素子
５ カバー部
８ 点灯検査装置
２１ 基板
２２ 第２電極
２２Ａ 第３領域
２２Ｂ 第４領域
２３ 第１電極
２３Ａ 第１領域
２３Ｂ 第２領域
２４ 第３電極
３６ アノード電極
３８ カソード電極
３９Ａ、３９Ｂ 接合用導電体
８１ 検査用基板
８２ 検査用電極
９１ 絶縁膜
９２ 絶縁膜
９３ 絶縁膜
９４ 絶縁膜
９５ 絶縁膜
９６ 絶縁膜
９７ａ 開口
９７ 絶縁膜
９８ 絶縁膜
１００ 製造システム
１０１ 検査用制御回路
１０２ 光検出装置
１０３ 画像処理回路
１０４ 検査用駆動回路
１０５ レーザ装置
２００ ピックアップツール
Claims (18)
- 基板と、
前記基板に積層される第１の絶縁膜と、
前記第１の絶縁膜の上に設けられ、無機発光ダイオードのアノード電極と電気的に接続するための、複数の第１電極と、
を備え、
前記第１電極は、接合用導電体を介して前記アノード電極に接合される第１領域と、前記第１領域と異なる位置にある第２領域を有し、
複数の前記第２領域のうち、加熱痕がある第２領域がある、
アレイ基板。 - 前記第１領域は、前記第２領域よりも前記基板に近い位置にある、
請求項１に記載のアレイ基板。 - 前記第１の絶縁膜の上に設けられ、前記第１領域の位置よりも突出する凸部を形成する第２の絶縁膜をさらに備え、
前記第２の絶縁膜の上に前記第２領域が配置される、
請求項１に記載のアレイ基板。 - 前記第１の絶縁膜の上に設けられ、前記第１領域の周囲を囲み、前記第１の絶縁膜よりも突出する凸部を形成する第２の絶縁膜をさらに備え、
前記第２の絶縁膜の上に前記第２領域が配置される、
請求項１に記載のアレイ基板。 - 前記接合用導電体は、前記第１電極の表面の材料よりも融点が低い、請求項１から４のいずれか１項に記載のアレイ基板。
- 前記基板と、前記第１電極との間にあって、前記第１の絶縁膜に埋め込まれた第３電極を備え、
前記第１電極の前記第１領域と、前記第１電極の前記第２領域とは、分離されており、
前記第１電極の前記第１領域と、前記第１電極の前記第２領域とは、コンタクトホールを介して前記第３電極にそれぞれ接続されている、請求項１から５のいずれか１項に記載のアレイ基板。 - 前記基板と前記第１電極との間にあって、前記第１の絶縁膜に埋め込まれ、かつ前記無機発光ダイオードを駆動するスイッチング素子に電気的に接続された第３電極を備え、
前記第１電極は、コンタクトホールを介して前記第３電極に接続され、
前記第３電極は、酸化物導電体を含む、請求項１から５のいずれか１項に記載のアレイ基板。 - 前記第１の絶縁膜の上に設けられ、無機発光ダイオードのカソード電極と電気的に接続するための、複数の第２電極をさらに備え、
前記第２電極は、前記カソード電極が接合用導電体を介して前記第２電極と接合される
第３領域と、前記第３領域と異なる位置にある第４領域を有し、
複数の前記第４領域のうち、加熱痕がある第４領域がある、
請求項１から請求項７のいずれか１項に記載のアレイ基板。 - アレイ基板と、
前記アレイ基板に接合する複数の無機発光ダイオードと、
を備え、
前記アレイ基板は、基板と、前記基板に積層される第１の絶縁膜と、前記第１の絶縁膜の上に設けられ、前記無機発光ダイオードのアノード電極と電気的に接続するための、複数の第１電極と、を備え、前記第１電極は、接合用導電体を介して前記アノード電極に接合される第１領域と、前記第１領域と異なる位置にある第２領域を有し、複数の前記第２領域のうち、加熱痕がある第２領域がある、
表示装置。 - 前記第１領域は、前記第２領域よりも前記基板に近い位置にある、
請求項９に記載の表示装置。 - 前記第１の絶縁膜の上に設けられ、前記第１領域の位置よりも突出する凸部を形成する第２の絶縁膜をさらに備え、
前記第２の絶縁膜の上に前記第２領域が配置される、
請求項９に記載の表示装置。 - 前記第１の絶縁膜の上に設けられ、前記第１領域の周囲を囲み、前記第１の絶縁膜よりも突出する凸部を形成する第２の絶縁膜をさらに備え、
前記第２の絶縁膜の上に前記第２領域が配置される、
請求項９に記載の表示装置。 - 前記接合用導電体は、前記第１電極の表面の材料よりも融点が低い、請求項９から１２のいずれか１項に記載の表示装置。
- 前記基板と、前記第１電極との間にあって、前記第１の絶縁膜に埋め込まれた第３電極を備え、
前記第１電極の前記第１領域と、前記第１電極の前記第２領域とは、分離されており、
前記第１電極の前記第１領域と、前記第１電極の前記第２領域とは、コンタクトホールを介して前記第３電極にそれぞれ接続されている、請求項９から１３のいずれか１項に記載の表示装置。 - 前記基板と前記第１電極との間にあって、前記第１の絶縁膜に埋め込まれ、かつ前記無機発光ダイオードを駆動するスイッチング素子に電気的に接続された第３電極を備え、
前記第１電極は、コンタクトホールを介して前記第３電極に接続され、
前記第３電極は、酸化物導電体を含む、請求項９から１３のいずれか１項に記載の表示装置。 - 前記第１の絶縁膜の上に設けられ、無機発光ダイオードのカソード電極と電気的に接続するための、複数の第２電極をさらに備え、
前記第２電極は、前記カソード電極が接合用導電体を介して前記第２電極と接合される
第３領域と、前記第３領域と異なる位置にある第４領域を有し、
複数の前記第４領域のうち、加熱痕がある第４領域がある、
請求項９から請求項１５のいずれか１項に記載の表示装置。 - 基板と、前記基板に積層される第１の絶縁膜と、前記第１の絶縁膜の上に設けられ、無機発光ダイオードのアノード電極と電気的に接続するための、複数の第１電極と、を備え、前記第１電極は、接合用導電体を介して前記アノード電極に接合される第１領域と、前記第１領域と異なる位置にある第２領域を有するアレイ基板を準備する基板準備工程と、
前記無機発光ダイオードと、接合用導電体を介して前記第１領域とを接合する接合工程と、
前記無機発光ダイオードの点灯状態を検査する点灯検査工程と、
前記点灯検査工程において補修が必要であるとされた無機発光ダイオードが接合している第１電極の第２領域に、レーザを照射して、当該無機発光ダイオードを取り除く補修工程と、を含む、
表示装置の製造方法。 - 前記アレイ基板は、前記第１の絶縁膜の上に設けられ、無機発光ダイオードのカソード電極と電気的に接続するための、複数の第２電極をさらに備え、
前記第２電極は、前記カソード電極が接合用導電体を介して前記第２電極と接合される第３領域と、前記第３領域と異なる位置にある第４領域を有し
前記補修工程では、前記点灯検査工程において補修が必要であるとされた無機発光ダイオードが接合している第２電極の第４領域に、レーザを照射して、当該無機発光ダイオードを取り除く、請求項１７に記載の表示装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020059063A JP7438815B2 (ja) | 2020-03-27 | 2020-03-27 | アレイ基板、表示装置及び表示装置の製造方法 |
| CN202110312484.3A CN113451331A (zh) | 2020-03-27 | 2021-03-24 | 阵列基板、显示装置以及显示装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020059063A JP7438815B2 (ja) | 2020-03-27 | 2020-03-27 | アレイ基板、表示装置及び表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021157112A true JP2021157112A (ja) | 2021-10-07 |
| JP7438815B2 JP7438815B2 (ja) | 2024-02-27 |
Family
ID=77809405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020059063A Active JP7438815B2 (ja) | 2020-03-27 | 2020-03-27 | アレイ基板、表示装置及び表示装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7438815B2 (ja) |
| CN (1) | CN113451331A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI802067B (zh) * | 2021-11-01 | 2023-05-11 | 友達光電股份有限公司 | 顯示裝置 |
| CN114203782A (zh) * | 2021-12-07 | 2022-03-18 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板及其修复方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH118338A (ja) * | 1997-06-17 | 1999-01-12 | Nichia Chem Ind Ltd | 表面実装型ｌｅｄの取り外し方法、取り外し装置及び発光装置のリペア方法 |
| JP2008277409A (ja) * | 2007-04-26 | 2008-11-13 | Matsushita Electric Ind Co Ltd | 半導体発光装置の製造方法 |
| US20190267426A1 (en) * | 2016-08-22 | 2019-08-29 | Goertek Inc. | Micro-led transfer method, manufacturing method and device |
| JP2019212694A (ja) * | 2018-05-31 | 2019-12-12 | 株式会社ジャパンディスプレイ | 表示装置 |
| US20200035750A1 (en) * | 2018-07-27 | 2020-01-30 | Shanghai Tianma Micro-electronics Co., Ltd. | Display panel, repair method of display panel, and display device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10446728B2 (en) * | 2014-10-31 | 2019-10-15 | eLux, Inc. | Pick-and remove system and method for emissive display repair |
| KR102404905B1 (ko) * | 2017-11-10 | 2022-06-07 | 삼성전자주식회사 | 디스플레이 장치 및 그 제조 방법 |
| CN109768129B (zh) * | 2019-02-01 | 2023-10-03 | 南昌大学 | 一种面向Micro LED芯片的转移设备 |
| JP7292138B2 (ja) * | 2019-07-23 | 2023-06-16 | 株式会社ジャパンディスプレイ | 表示装置のリペアシステム |
-
2020
- 2020-03-27 JP JP2020059063A patent/JP7438815B2/ja active Active
-
2021
- 2021-03-24 CN CN202110312484.3A patent/CN113451331A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH118338A (ja) * | 1997-06-17 | 1999-01-12 | Nichia Chem Ind Ltd | 表面実装型ｌｅｄの取り外し方法、取り外し装置及び発光装置のリペア方法 |
| JP2008277409A (ja) * | 2007-04-26 | 2008-11-13 | Matsushita Electric Ind Co Ltd | 半導体発光装置の製造方法 |
| US20190267426A1 (en) * | 2016-08-22 | 2019-08-29 | Goertek Inc. | Micro-led transfer method, manufacturing method and device |
| JP2019212694A (ja) * | 2018-05-31 | 2019-12-12 | 株式会社ジャパンディスプレイ | 表示装置 |
| US20200035750A1 (en) * | 2018-07-27 | 2020-01-30 | Shanghai Tianma Micro-electronics Co., Ltd. | Display panel, repair method of display panel, and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113451331A (zh) | 2021-09-28 |
| JP7438815B2 (ja) | 2024-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11923480B2 (en) | Light-emitting device and display device using the same | |
| US10811488B2 (en) | Display device | |
| JP4859880B2 (ja) | 有機電界発光表示装置 | |
| US11569087B2 (en) | Method of fabricating a display apparatus | |
| US11824150B2 (en) | Display device and array substrate | |
| US11107800B2 (en) | Display device | |
| US20200066821A1 (en) | Display device and manufacturing method for display device | |
| JP6985983B2 (ja) | 表示装置 | |
| KR101527971B1 (ko) | 유기전계발광 표시 장치 | |
| US10854817B2 (en) | Display device and method of manufacturing display device | |
| JP7438815B2 (ja) | アレイ基板、表示装置及び表示装置の製造方法 | |
| WO2021062640A1 (zh) | 电子基板及其制作方法、显示面板 | |
| US20210020734A1 (en) | Display device | |
| US20220302096A1 (en) | Display device | |
| WO2019167279A1 (ja) | 表示装置 | |
| US10862075B2 (en) | Manufacturing method for EL device | |
| US20080117143A1 (en) | Organic light emitting diode display and method of manufacture thereof | |
| CN113964107A (zh) | 显示装置 | |
| US20100301366A1 (en) | Organic electro-luminescence device | |
| CN114664883A (zh) | 显示面板 | |
| US10777633B2 (en) | Display device, display device manufacturing method, and display device manufacturing apparatus | |
| JP2022019449A (ja) | アレイ基板の検査方法、表示装置及び検査治具 | |
| WO2021192542A1 (ja) | 配線基板及び表示装置 | |
| JP7382265B2 (ja) | 一時保持用部材、及び表示装置の製造方法 | |
| US11856835B2 (en) | Method for manufacturing display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231031 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7438815 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |