JP2021157106A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2021157106A
JP2021157106A JP2020058847A JP2020058847A JP2021157106A JP 2021157106 A JP2021157106 A JP 2021157106A JP 2020058847 A JP2020058847 A JP 2020058847A JP 2020058847 A JP2020058847 A JP 2020058847A JP 2021157106 A JP2021157106 A JP 2021157106A
Authority
JP
Japan
Prior art keywords
led chip
display device
pixel
potential
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020058847A
Other languages
English (en)
Other versions
JP7429581B2 (ja
Inventor
宏宜 林
Hiroyoshi Hayashi
宏宜 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2020058847A priority Critical patent/JP7429581B2/ja
Priority to PCT/JP2021/001726 priority patent/WO2021192547A1/ja
Priority to DE112021001003.4T priority patent/DE112021001003T5/de
Priority to CN202180013661.6A priority patent/CN115088030A/zh
Publication of JP2021157106A publication Critical patent/JP2021157106A/ja
Priority to US17/941,088 priority patent/US20230005890A1/en
Application granted granted Critical
Publication of JP7429581B2 publication Critical patent/JP7429581B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/3413—Details of control of colour illumination sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • G09G3/3426—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines the different display panel areas being distributed in two dimensions, e.g. matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/024—Scrolling of light from the illumination source over the display in combination with the scanning of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

【課題】ＬＥＤチップを光源または表示素子として利用し、静電耐圧が高い表示装置を提供すること。【解決手段】表示装置は、複数の第１画素および複数の第２画素を含む表示装置であって、複数の第１画素の各々は、第１陽極および第１陰極を含む第１ＬＥＤチップと、第２陽極および第２陰極を含む第２ＬＥＤチップと、第１トランジスタと、を含み、第１トランジスタのソース電極およびドレイン電極の一方は、第１電源電圧線と電気的に接続し、第１トランジスタのソース電極およびドレイン電極の他方は、第１陽極および第２陰極と電気的に接続し、第１陰極および前記第２陽極は、第２電源電圧線と電気的に接続し、第１電源電圧線の第１電位は、第２電源電圧線の第２電位と異なる。【選択図】図３

Description

本発明の一実施形態は、ＬＥＤチップを用いた表示装置に関する。
液晶表示装置は、液晶および光源を利用する表示装置である。液晶表示装置では、液晶に電圧を印加することで液晶の配列を変化させる。光源から出射された光は、液晶の配列の違いにより、透過し、または遮光される。すなわち、液晶表示装置では、液晶をスイッチとして利用し、光源からの出射光の透過または非透過を制御する。
液晶表示装置の光源には、発光ダイオード（ＬＥＤ）を利用することができる。例えば、液晶表示装置の光源として、複数の、赤色ＬＥＤチップ、緑色ＬＥＤチップ、および青色ＬＥＤチップがマトリクス状に配列され、白色光が得られる光源（バックライトともいう。）を用いることができる。
一方、ＬＥＤチップは、逆方向への電圧の印加などにより静電破壊が発生する場合がある。そのため、ＬＥＤチップの静電破壊を防止するため、保護ダイオードをＬＥＤチップに対し並列的に接続する構成が知られている（例えば、特許文献１参照）。
また、表示装置に含まれる発光素子に着目すると、近年、複数の画素の各々に、微小なＬＥＤチップを配置したマイクロＬＥＤ表示装置の開発が進められている。マイクロＬＥＤ表示装置は、液晶表示装置と異なる自発光型表示装置であり、視認性に優れる。また、ＬＥＤチップは、発光効率が高く、寿命も長い。そのため、マイクロＬＥＤ表示装置は、有機ＥＬ表示装置に代わる次世代ディスプレイとして期待されている。
特開２００８−２２７４２３号
しかしながら、特許文献１の光源では、ＬＥＤチップ以外に別に保護ダイオードを形成する必要があり、製造コストが増加していた。また、保護ダイオードとしてＬＥＤチップを用いることができるとの記載もあるが、保護ダイオードとして利用するＬＥＤチップは、白色発光とは別に設けられており、光源の照射光を直接構成するものではない。
本発明は、ＬＥＤチップを光源または表示素子として利用し、静電耐圧が高い表示装置を提供することを課題の１つとする。
本発明の一実施形態に係る表示装置は、複数の第１画素および複数の第２画素を含む表示装置であって、複数の第１画素の各々は、第１陽極および第１陰極を含む第１ＬＥＤチップと、第２陽極および第２陰極を含む第２ＬＥＤチップと、第１トランジスタと、を含み、第１トランジスタのソース電極およびドレイン電極の一方は、第１電源電圧線と電気的に接続し、第１トランジスタのソース電極およびドレイン電極の他方は、第１陽極および第２陰極と電気的に接続し、第１陰極および前記第２陽極は、第２電源電圧線と電気的に接続し、第１電源電圧線の第１電位は、第２電源電圧線の第２電位と異なる。
本発明の一実施形態に係る表示装置の模式的な平面図である。 本発明の一実施形態に係る表示装置の表示部における画素の配列の平面図である。 本発明の一実施形態に係る表示装置の画素における画素回路の回路図である。 本発明の一実施形態に係る表示装置の画素回路におけるタイミングチャートである。 本発明の一実施形態に係る表示装置の画素の断面図である。 本発明の一実施形態に係る表示装置の表示部における画素の配列の平面図である。 本発明の一実施形態に係る表示装置の表示部の断面図である。 本発明の一実施形態に係る表示装置において、生体認証の方法を説明する図である。 本発明の一実施形態に係る表示装置において、生体認証の方法を説明する図である。 本発明の一実施形態に係る表示装置の断面図である。
以下、本発明の各実施形態において、図面等を参照しつつ説明する。但し、本発明は、その技術的思想の要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。
図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、図示の形状そのものが本発明の解釈を限定するものではない。また、図面において、明細書中で既出の図に関して説明したものと同様の機能を備えた要素には、別図であっても同一の符号を付して、重複する説明を省略する場合がある。
ある一つの膜を加工して複数の構造体を形成した場合、各々の構造体は異なる機能、役割を有する場合があり、また各々の構造体はそれが形成される下地が異なる場合がある。しかしながらこれら複数の構造体は、同一の工程で同一層として形成された膜に由来するものであり、同一の材料を有する。従って、これら複数の膜は同一層に存在しているものと定義する。
ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接して、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
本発明の各実施形態において、原則として、トランジスタが形成される基板からＬＥＤチップに向かう方向を「上」と表記し、また、図示する。
＜第１実施形態＞
図１〜図５を参照して、本発明の一実施形態に係る表示装置１０の構成について説明する。
図１は、本発明の一実施形態に係る表示装置１０の平面図である。
図１に示すように、表示装置１０は、表示領域１００および周辺領域２００を含む。周辺領域２００は、表示領域１００の外側に位置している。
表示領域１００は、画像または映像を表示する領域である。図１に示す表示領域１００の形状は、長辺および短辺を有する矩形であるが、表示領域１００の形状の構成はこれに限られない。表示領域１００の形状は、例えば、多角形、円形、または楕円など、表示装置１０の大きさまたは形状に合わせた任意の形状とすることができる。
表示領域１００は、複数の画素１１０を含む。図１に示す複数の画素１１０はマトリクス状に配列されている。しかし、複数の画素１１０の配列の構成はこれに限られない。複数の画素１１０は、例えば、千鳥状に配列することもできる。
周辺領域２００は、走査線駆動回路部２１０および端子部２２０を含む。図１に示す走査線駆動回路部２１０は、表示領域１００の矩形の長辺方向に沿って設けられている。しかしながら、走査線駆動回路部２１０の位置はこれに限られない。走査線駆動回路部２１０は、例えば、表示領域１００の矩形の短辺方向に沿って設けることもできる。
図１に示す走査線駆動回路部２１０は、表示領域１００の矩形の長辺側の２か所に設けられているが、矩形の長辺側の１か所に設けられていてもよい。また、走査線駆動回路部２１０は、表示領域１００の矩形の短辺側に設けられていてもよい。
表示装置１０は、端子部２２０を用いて、外部から電源または信号を供給することができる。そのため、端子部２２０は、外部と電気的に接続することができる複数の端子２２２を含む。図１に示す複数の端子２２２は、フレキシブルプリント回路基板（ＦＰＣ）３００と電気的に接続されている。また、ドライバＩＣ４００が、フレキシブルプリント回路基板３００上に設けられている。
端子部２２０は、表示装置１０の端部に設けられている。映像信号および制御信号は、表示装置１０の外部に設けられたコントローラ（図示せず）から、フレキシブルプリント回路基板３００を介して表示装置１０に供給される。また、映像信号および制御信号は、ドライバＩＣ４００を介して表示装置１０用の信号に変換され、それぞれ、複数の画素１１０および走査線駆動回路部２１０に入力される。さらに、映像信号および制御信号だけでなく、走査線駆動回路部２１０、ドライバＩＣ４００、および複数の画素１１０を駆動するための電源が表示装置１０に供給される。
図２は、本発明の一実施形態に係る表示装置１０の表示領域１００における画素１１０の配列の平面図である。
図２に示す表示領域１００では、複数の画素１１０が、ｍ行×ｎ列のマトリクス状に設けられている（ｍおよびｎは自然数）。図２に示すように、複数の画素１１０の各々は、第１画素１１０−１および第２画素１１０−２を含む。第１画素１１０−１には、第１ＬＥＤチップ１２０−１および第２ＬＥＤチップ１２０−２が設けられている。また、第２画素１１０−２は、第３ＬＥＤチップ１２０−３および第４ＬＥＤチップ１２０−４が設けられている。第１ＬＥＤチップ１２０−１、第２ＬＥＤチップ１２０−２、第３ＬＥＤチップ１２０−３、および第４ＬＥＤチップ１２０−４のそれぞれは、例えば、赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップ、および白色ＬＥＤチップである。すなわち、第１画素１１０−１は赤色発光および緑色発光が可能な画素であり、第２画素１１０−２は青色発光および白色発光が可能な画素である。
なお、以下の説明では、第１ＬＥＤチップ１２０−１、第２ＬＥＤチップ、第３ＬＥＤチップ１２０−３、および第４ＬＥＤチップ１２０−４を特に区別しないときは、便宜上、ＬＥＤチップ１２０として説明する場合がある。
また、図２に示すように、表示領域１００は、第１走査線１３０−１、第２走査線１３０−２、・・・、第ｍ走査線１３０−ｍを含む。さらに、表示領域１００は、第１データ線１４０−１、第２データ線１４０−２、・・・、第２ｎ−１データ線１４０−２ｎ−１、第２ｎデータ線１４０−２ｎを含む。
なお、以下の説明では、第１走査線１３０−１、第２走査線１３０−２、・・・、第ｍ走査線１３０−ｍを特に区別しないときは、便宜上、走査線１３０として説明する場合がある。また、隣接する２つの走査線１３０を説明するときに、便宜上、２つの走査線１３０を、第１走査線１３０−１および第２走査線１３０−２として説明する場合がある。さらに、第１データ線１４０−１、第２データ線１４０−２、・・・、第２ｎ−１データ線１４０−２ｎ−１、第２ｎデータ線１４０−２ｎを特に区別しないときは、便宜上、データ線１４０として説明する場合がある。また、１つの画素１１０に接続する隣接する２つのデータ線１４０を説明するときに、便宜上、２つのデータ線１４０を、第１データ線１４０−１および第２データ線１４０−２として説明する場合がある。
走査線１３０は、ｍ行の画素１１０ごとに設けられている。すなわち、１つの走査線１３０が、１つの行内に配置されている複数の画素１１０に接続するように設けられている。一方、データ線１４０は、ｎ列の画素１１０ごとに２つ設けられている。すなわち、２つのデータ線１４０が、１つの列内に配置されている複数の画素１１０に共通して接続するように設けられている。
ここで、１つの画素１１０内における第１画素１１０−１および第２画素１１０−２と走査線１３０およびデータ線１４０との接続関係について説明する。走査線１３０は、第１画素１１０−１および第２画素１１０−２に共通して接続するように設けられている。一方、データ線１４０は、第１データ線１４０−１および第２データ線１４０−２が、それぞれ、第１画素１１０−１および第２画素１１０−２に接続するように設けられている。したがって、画素１１０は、走査線１３０および第１データ線１４０−１が選択されることによって、第１画素１１０−１に設けられた第１ＬＥＤチップ１２０−１または第２ＬＥＤチップ１２０−２からの発光が可能となる。同様に、走査線１３０および第２データ線１４０−２が選択されることによって、第２画素１１０−２に設けられた第３ＬＥＤチップ１２０−３または第４ＬＥＤチップ１２０−４からの発光が可能となる。
図３を参照して、画素１１０を駆動する画素回路について説明する。
図３は、本発明の一実施形態に係る表示装置１０の画素１１０における画素回路の回路図である。
図３に示すように、画素１１０は、第１ＬＥＤチップ１２０−１、第２ＬＥＤチップ１２０−２、第３ＬＥＤチップ１２０−３、第４ＬＥＤチップ１２０−４、走査線１３０、第１データ線１４０−１、第２データ線１４０−２、第１駆動トランジスタ１５０−１、第２駆動トランジスタ１５０−２、第１選択トランジスタ１６０−１、第２選択トランジスタ１６０−２、第１容量素子１７０−１、第２容量素子１７０−２、第１電源電圧線１８０−１、第２電源電圧線１８０−２、および容量線１９０を含む。
第１画素１１０−１は、第１ＬＥＤチップ１２０−１、第２ＬＥＤチップ１２０−２、第１駆動トランジスタ１５０−１、第１選択トランジスタ１６０−１、および第１容量素子１７０−１を含み、走査線１３０、第１データ線１４０−１、第１電源電圧線１８０−１、第２電源電圧線１８０−２、および容量線１９０が接続されている。一方、第２画素１１０−２は、第３ＬＥＤチップ１２０−３、第４ＬＥＤチップ１２０−４、第２駆動トランジスタ１５０−２、第２選択トランジスタ１６０−２、および第２容量素子１７０−２を含み、走査線１３０、第２データ線１４０−２、第１電源電圧線１８０−１、第２電源電圧線１８０−２、および容量線１９０が接続されている。
第２画素１１０−２の駆動は、第１画素１１０−１の駆動と同様であるため、ここでは、第１画素１１０−１内の接続関係および駆動について説明し、第２画素１１０−２内の接続関係および駆動については説明を省略する。
走査線１３０は、第１選択トランジスタ１６０−１のゲート電極と電気的に接続している。第１選択トランジスタ１６０−１のソース電極およびドレイン電極の一方は、第１データ線１４０−１と電気的に接続し、第１選択トランジスタ１６０−１のソース電極およびドレイン電極の他方は、第１駆動トランジスタ１５０−１のゲート電極と電気的に接続している。第１駆動トランジスタ１５０−１のソース電極およびドレイン電極の一方は、第１電源電圧線１８０−１と電気的に接続し、第１駆動トランジスタ１５０−１のソース電極およびドレイン電極の他方は、第１ＬＥＤチップ１２０−１の陽極および第２ＬＥＤチップ１２０−２の陰極と電気的に接続している。第１ＬＥＤチップ１２０−１の陰極および第２ＬＥＤチップ１２０−２の陽極は、第２電源電圧線１８０−２と電気的に接続している。第１容量の電極の一方は、第１選択トランジスタ１６０−１のソース電極およびドレイン電極の他方と電気的に接続し、第１容量の電極の他方は、容量線１９０と電気的に接続している。
走査線１３０が選択されると、第１選択トランジスタ１６０−１がオン状態となり、第１データ線１４０−１から第１駆動トランジスタ１５０−１のゲート電極に、信号電圧が供給される。また、第１駆動トランジスタ１５０−１がオン状態となり、第１電源電圧線１８０−１または第２電源電圧線１８０−２から第１ＬＥＤチップ１２０−１または第２ＬＥＤチップ１２０−２に、信号電圧に相当する電流が供給される。
第１ＬＥＤチップ１２０−１と第２ＬＥＤチップ１２０−２とは、電気的に並列に接続されている。しかし、第１ＬＥＤチップ１２０−１と第２ＬＥＤチップ１２０−２とは、極性が逆向きとなるように並列に接続されている。すなわち、第１ＬＥＤチップ１２０−１に電流が供給されるとき、第２ＬＥＤチップ１２０−２に電流は供給されない。同様に、第２ＬＥＤチップ１２０−２に電流が供給されるとき、第１ＬＥＤチップ１２０−１に電流は供給されない。
第１電源電圧線１８０−１の第１電位は、第２電源電圧線１８０−２の第２電位と異なる。第１電位が第２電位よりも大きいとき、第１電源電圧線１８０−１から第１ＬＥＤチップ１２０−１のみに電流が供給される。すなわち、第１ＬＥＤチップ１２０−１は発光状態であり、第２ＬＥＤチップ１２０−２は非発光状態である。一方、第２電位が第１電位よりも大きいとき、第２電源電圧線１８０−２から第２ＬＥＤチップ１２０−２のみに電流が供給される。すなわち、第２ＬＥＤチップ１２０−２は発光状態であり、第１ＬＥＤチップ１２０−１は非発光状態である。したがって、第１画素１１０−１の２つのＬＥＤチップ１２０のうち、一方のＬＥＤチップ１２０を発光状態とし、他方のＬＥＤチップ１２０を保護ダイオードとして利用することができる。
第１電源電圧線１８０−１と第２電源電圧線１８０−２との電位の切り替えは、基板５００上に設けられた回路によって制御してもよく、ドライバＩＣ４００によって制御してもよい。
図４を参照して、さらに画素回路の駆動について説明する。
図４は、本発明の一実施形態に係る表示装置１０の画素回路のおけるタイミングチャートである。図４では、第１走査線１３０−１、第２走査線１３０−２、・・・、第ｍ走査線１３０−ｍ、第１データ線１４０−１、第２データ線１４０−２、第１電源電圧線１８０−１、第２電源電圧線１８０−２、および容量線１９０のそれぞれの電位を示す。
表示装置１０は、１つのフレーム期間内に第１サブフレーム期間および第２サブフレーム期間を含む。
第１サブフレーム期間では、第１電源電圧線１８０−１の第１電位が高電位（図４のＨ）であり、第２電源電圧線１８０−２の第２電位が低電位（図４のＬ）である。そのため、第１サブフレーム期間では、第１画素１１０−１の第１ＬＥＤチップ１２０−１および第２画素１１０−２の第３ＬＥＤチップ１２０−３が発光状態となる。
第１走査線１３０−１が選択されると（図４のＨ）、第１行内に配置されている複数の画素１１０のＬＥＤチップ１２０からの発光が可能となる。第２走査線１３０−２が選択されると（図４のＨ）、第２行内に配置されている複数の画素１１０のＬＥＤチップ１２０からの発光が可能となる。同様に、第ｍ走査線１３０−ｍが選択されると（図４のＨ）、第ｍ行内に配置されている複数の画素１１０のＬＥＤチップ１２０からの発光が可能となる。
複数の画素１１０の各々においては、第１データ線１４０−１が選択されると（図４のＨ）、第１画素１１０−１の第１ＬＥＤチップ１２０−１からの発光が可能となる（図４のＬ１［１］、Ｌ１［２］、・・・、Ｌ１［ｍ］）。また、第２データ線１４０−２が選択されると（図４のＨ）、第２画素１１０−２の第３ＬＥＤチップ１２０−３からの発光が可能となる（図４のＬ３［１］、Ｌ３［２］、・・・、Ｌ３［ｍ］）。すなわち、複数の画素１１０の各々において、第１データ線１４０−１と第２データ線１４０−２とが順次選択される。
第２サブフレーム期間では、第２電源電圧線１８０−２の第２電位が高電位（図４のＨ）であり、第１電源電圧線１８０−１の第１電位が低電位（図４のＬ）である。そのため、第２サブフレーム期間では、第１画素１１０−１の第２ＬＥＤチップ１２０−２および第２画素１１０−２の第４ＬＥＤチップ１２０−４が発光状態となる。
第１走査線１３０−１が選択されると（図４のＨ）、第１行内に配置されている複数の画素１１０のＬＥＤチップ１２０からの発光が可能となる。第２走査線１３０−２が選択されると（図４のＨ）、第２行内に配置されている複数の画素１１０のＬＥＤチップ１２０からの発光が可能となる。同様に、第ｍ走査線１３０−ｍが選択されると（図４のＨ）、第ｍ行内に配置されている複数の画素１１０のＬＥＤチップ１２０からの発光が可能となる。
複数の画素１１０の各々においては、第１データ線１４０−１が選択されると（図４のＨ）、第１画素１１０−１の第２ＬＥＤチップ１２０−２からの発光が可能となる（図４のＬ２［１］、Ｌ２［２］、・・・、Ｌ２［ｍ］）。また、第２データ線１４０−２が選択されると（図４のＨ）、第２画素１１０−２の第４ＬＥＤチップ１２０−４からの発光が可能となる（図４のＬ４［１］、Ｌ４［２］、・・・、Ｌ４［ｍ］）。すなわち、複数の画素１１０の各々において、第１データ線１４０−１と第２データ線１４０−２とが順次選択される。
したがって、第１サブフレーム期間では、第１ＬＥＤチップ１２０−１および第３ＬＥＤチップ１２０−３からの発光が可能であり、第２サブフレーム期間では、第２ＬＥＤチップ１２０−２および第４ＬＥＤチップ１２０−４からの発光が可能となる。表示装置１０では、第１サブフレーム期間と第２サブフレーム期間とが順次繰り返し選択される。第１ＬＥＤチップ１２０−１、第２ＬＥＤチップ１２０−２、第３ＬＥＤチップ１２０−３、および第４ＬＥＤチップ１２０−４のそれぞれが、赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップ、および白色ＬＥＤチップである場合、第１サブフレーム期間と第２サブフレーム期間とが順次選択されることで、表示装置１０は、フルカラー表示が可能となる。
図５を参照して、表示装置１０の画素１１０の構成について説明する。
図５は、本発明の一実施形態に係る表示装置１０の画素１１０の断面図である。具体的には、図５は、第１画素１１０−１の断面図である。なお、第２画素１１０−２の構成は、第１画素１１０−１の構成と同様であるため、ここでは、第１画素１１０−１の構成について説明し、第２画素１１０−２の構成については説明を省略する。
図５に示すように、第１画素１１０−１は、基板５００、第１配線層５０２、第２配線層５０４、第３配線層５０６、第４配線層５０７、第５配線層５０８、および保護層５１０、第１ＬＥＤチップ１２０−１、第２ＬＥＤチップ１２０−２、および第１駆動トランジスタ１５０−１を含む。なお、第１画素１１０−１は、第１選択トランジスタ１６０−１および第１容量素子１７０−１も含む。第１選択トランジスタ１６０−１は第１駆動トランジスタ１５０−１と同様の構成とすることができ、第１容量素子１７０−１は第１駆動トランジスタ１５０−１の絶縁層および電極を用いた構成とすることができるため、ここでは第１選択トランジスタ１６０−１および第１容量素子１７０−１の構成については説明を省略する。
第１駆動トランジスタ１５０−１は、ソース電極およびドレイン電極１５２−１を含む。第１駆動トランジスタ１５０−１は、トップゲート型トランジスタであってもよく、ボトムゲート型トランジスタであってもよい。また、第１駆動トランジスタはの半導体層は、シリコン（アモルファスシリコンまたはポリシリコンなど）であってもよく、酸化物半導体（酸化亜鉛（ＺｎＯ）、酸化ガリウム（Ｇａ２Ｏ３）、または酸化インジウムガリウム亜鉛（ＩＧＺＯ）など）であってもよい。また、第１駆動トランジスタ１５０−１は、ｐチャネル型であってもよく、ｎチャネル型であってもよい。
第１ＬＥＤチップ１２０−１は、第１陽極１２２−１および第１陰極１２４−１を含む。第２ＬＥＤチップ１２０−２は、第２陽極１２２−２および第２陰極１２４−２を含む。図５に示すＬＥＤチップ１２０は、横型ＬＥＤ構造（水平電極構造）を有するが、ＬＥＤチップ１２０の構造はこれに限られない。ＬＥＤチップ１２０は、縦型ＬＥＤ構造（垂直電極構造）を有していてもよい。
図５に示すように、第１配線層５０２、第２配線層５０４、および第１駆動トランジスタ１５０−１が、基板５００上に設けられている。また、第１配線層５０２、第２配線層５０４、および第１駆動トランジスタ１５０−１を覆うように、保護層５１０が設けられている。保護層５１０の中に、第３配線層５０６が設けられていてもよい。第４配線層５０７および第５配線層５０８の各々は、保護層５１０の開口部および保護層５１０の上に設けられている。第１ＬＥＤチップ１２０−１および第２ＬＥＤチップ１２０−２の各々は、第３配線層５０６および第４配線層の上に設けられている。
基板５００は、基板５００上に設けられる各層を支持する支持基板として機能することができる。基板５００としては、例えば、ガラス基板、石英基板、およびサファイア基板などの剛性基板を用いることができる。基板５００を透明基板とすれば、表示領域１００が透光性を有する表示装置１０となる。また、基板５００としては、例えば、ポリイミド基板、アクリル基板、シロキサン基板、またはフッ素樹脂基板などの可撓性基板を用いることができる。可撓性基板の耐熱性を向上させるため、可撓性基板に不純物が導入されていてもよい。基板５００が透光性を必要としない場合、基板５００としては、例えば、シリコン基板、炭化シリコン基板、または化合物半導体基板などの半導体基板、もしくはステンレス基板などの導電性基板を用いることができる。なお、基板５００は、上述した基板上に、酸化シリコン膜または窒化シリコン膜が成膜されていてもよい。
第１配線層５０２は、第１電源電圧線１８０−１の配線として機能することができる。第１配線層５０２の材料としては、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、またはタングステン（Ｗ）などの金属、若しくはこれらの合金を用いることができる。また、第１配線層５０２は、単層または積層とすることができる。
第２配線層５０４は、第２電源電圧線１８０−２の配線として機能することができる。第２配線層５０４は、第１配線層５０２と同様の材料を用いることができる。
第３配線層５０６は、第１配線層５０２と第１駆動トランジスタ１５０−１のソース電極およびドレイン電極１５２−１の一方とを電気的に接続する配線として機能することができる。第３配線層５０６は、第１配線層５０２と同様の材料を用いることができる。
第４配線層５０７は、第１駆動トランジスタ１５０−１のソース電極およびドレイン電極１５２−１の他方と、第１ＬＥＤチップ１２０−１の第１陽極１２２−１および第２ＬＥＤチップ１２０−２の第２陰極１２４−２とを電気的に接続する配線として機能することができる。第４配線層５０７は、第１配線層５０２と同様の材料を用いることができる。
第５配線層５０８は、第２配線層５０４と第１ＬＥＤチップ１２０−１の第１陰極１２４−１、および第２配線層５０４と第２ＬＥＤチップ１２０−２の第２陽極１２２−２とを電気的に接続する配線として機能することができる。第５配線層５０８は、第１配線層５０２と同様の材料を用いることができる。
第１ＬＥＤチップ１２０−１および第２ＬＥＤチップ１２０−２の各々は、導電性接着剤を介して、第４配線層５０７および第５配線層５０８の上に実装することができる。そのため、第４配線層５０７と第１陽極１２２−１および第２陰極との間、第５配線層５０８と第１陰極１２４−１との間、ならびに第５配線層５０８との間に、接着層が設けられていてもよい。導電性接着剤としては、例えば、銀ペーストまたはハンダを用いることができる。また、接着層として、異方性導電膜（ＡＣＦ）を用いることもできる。
保護層５１０は、第１駆動トランジスタ１５０−１を保護し、第１駆動トランジスタ１５０−１の段差を平坦にすることができる。保護層５１０の材料としては、例えば、感光性アクリルまたは感光性ポリイミドなどの有機材料を用いることができる。また、保護層５１０の材料としては、例えば、酸化シリコン、窒化シリコン、酸化アルミニウム、または窒化アルミニウムなどの無機材料を用いることができる。また、保護層５１０は、単層または積層とすることができる。保護層５１０が積層である場合、無機材料と有機材料とを組み合わせた積層とすることもできる。
以上、第１実施形態に係る表示装置１０によれば、１つの画素回路を用いて２つのＬＥＤチップ１２０を駆動することができる。そのため、表示領域１００内に形成する画素回路の数を減らすことができる一方、表示領域１００の画素数を増やすことができる。したがって、表示装置１０は、高精細な表示装置となる。また、表示領域１００内に形成する画素回路の数を減らすことができるため、表示領域１００の開口率を高くすることができる。そのため、表示領域１００は高い透光性を有する。したがって、表示装置１０は、高い透光性を有する表示装置となる。さらに、表示装置１０は、白色発光に寄与する２つのＬＥＤチップ１２０のうち、一方のＬＥＤチップ１２０を発光状態とし、他方のＬＥＤチップ１２０を保護ダイオードとして利用することができる。したがって、表示装置１０は、静電耐圧が高い表示装置となる。
また、第４ＬＥＤチップ１２０−４は白色に限らず、赤、青、緑の色いずれかの色を発光するＬＥＤであってもよい。すなわち、第４ＬＥＤチップ１２０−４は、第１ＬＥＤチップ１２０−１、第２ＬＥＤチップ１２０−２、および第３ＬＥＤチップ１２０−３のいずれかと同色の色を発光するＬＥＤチップであってもよい。
なお、第１ＬＥＤチップ１２０−１、第２ＬＥＤチップ１２０−２、第３ＬＥＤチップ１２０−３、および第４ＬＥＤチップ１２０−４のそれぞれの発光色は、表示装置１０のカラーバランスを考慮して選ぶこともできる。すなわち、第１ＬＥＤチップ１２０−１、第２ＬＥＤチップ１２０−２、第３ＬＥＤチップ１２０−３、および第４ＬＥＤチップ１２０−４は、任意の発光色の組合せとすることができる。例えば、第１画素１１０−１は、２つの赤色ＬＥＤチップ１２０Ｒを用いた赤色発光が可能な画素とし、第２画素１１０−２は緑色ＬＥＤチップ１２０Ｇおよび青色ＬＥＤチップ１２０Ｂを用い、緑色発光および青色発光が可能な画素としてもよい。
＜第２実施形態＞
図６〜図８Ｂを参照して、本発明の一実施形態に係る表示装置２０の構成について説明する。
図６は、本発明の一実施形態に係る表示装置２０の表示領域１００Ａにおける画素１１０Ａの配列の平面図である。以下では、第１実施形態に係る表示装置１０の表示領域１００と同様の構成については説明を省略し、主に、表示領域１００と異なる構成について説明する。
図６に示すように、複数の画素１１０Ａの各々は、第１画素１１０−１および第２画素１１０Ａ−２を含む。第１画素１１０−１には、第１ＬＥＤチップ１２０−１および第２ＬＥＤチップ１２０−２が設けられている。また、第２画素１１０Ａ−２は、第３ＬＥＤチップ１２０−３および赤外線ＬＥＤチップ１２０ＩＲが設けられている。第１ＬＥＤチップ１２０−１、第２ＬＥＤチップ１２０−２、および第３ＬＥＤチップ１２０−３のそれぞれは、例えば、赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップ、および白色ＬＥＤチップである。画素１１０Ａは、第１ＬＥＤチップ１２０−１、第２ＬＥＤチップ１２０−２、および第３ＬＥＤチップ１２０−３を制御することによって白色発光が得られることが好ましい。
また、図６に示すように、表示領域１００Ａは、第１走査線１３０−１、第２走査線１３０−２、・・・、第ｍ走査線１３０−ｍを含む。さらに、表示領域１００Ａは、第１データ線１４０−１、第２データ線１４０−２、・・・、第２ｎ−１データ線１４０−２ｎ−１、第２ｎデータ線１４０−２ｎを含む。
走査線１３０は、第１画素１１０−１および第２画素１１０Ａ−２に共通して接続するように設けられている。一方、データ線１４０は、第１データ線１４０−１および第２データ線１４０−２が、それぞれ、第１画素１１０−１および第２画素１１０Ａ−２に接続するように設けられている。したがって、画素１１０Ａは、走査線１３０および第１データ線１４０−１が選択されることによって、第１画素１１０−１に設けられた第１ＬＥＤチップ１２０−１または第２ＬＥＤチップ１２０−２からの発光が可能となる。同様に、走査線１３０および第２データ線１４０−２が選択されることによって、第２画素１１０Ａ−２に設けられた第３ＬＥＤチップ１２０−３または赤外線ＬＥＤチップ１２０ＩＲからの発光が可能となる。
第２画素１１０Ａ−２において、第３ＬＥＤチップ１２０−３と赤外線ＬＥＤチップ１２０ＩＲとは、電気的に並列に接続されている。しかし、第３ＬＥＤチップ１２０−３と赤外線ＬＥＤチップ１２０ＩＲとは、極性が逆向きとなるように並列に接続されている。すなわち、第３ＬＥＤチップ１２０−３に電流が供給されるとき、赤外線ＬＥＤチップ１２０ＩＲに電流は供給されない。同様に、赤外線ＬＥＤチップ１２０ＩＲに電流が供給されるとき、第３ＬＥＤチップ１２０−３に電流は供給されない。
また、図示しないが、第１電源電圧線１８０−１の第１電位は、第２電源電圧線１８０−２の第２電位と異なる。第１電位が第２電位よりも大きいとき、第１電源電圧線１８０−１から第３ＬＥＤチップ１２０−３のみに電流が供給される。すなわち、第３ＬＥＤチップ１２０−３は発光状態であり、赤外線ＬＥＤチップ１２０ＩＲは非発光状態である。一方、第２電位が第１電位よりも大きいとき、第２電源電圧線１８０−２から赤外線ＬＥＤチップ１２０ＩＲのみに電流が供給される。すなわち、赤外線ＬＥＤチップ１２０ＩＲは発光状態であり、第３ＬＥＤチップ１２０−３は非発光状態である。したがって、第２画素１１０Ａ−２の２つのＬＥＤチップ１２０のうち、一方のＬＥＤチップ１２０を発光状態とし、他方のＬＥＤチップ１２０を保護ダイオードとして利用することができる。
第２サブフレーム期間では、第２電源電圧線１８０−２の第２電位が高電位であり、第１電源電圧線１８０−１の第１電位が低電位である。そのため、第２サブフレーム期間では、第１画素１１０−１の第２ＬＥＤチップ１２０−２および第２画素１１０Ａ−２の赤外線ＬＥＤチップ１２０ＩＲが発光状態となる。さらに、第２データ線１４０−２が選択されると、第２画素１１０Ａ−２の第４ＬＥＤチップ１２０−４からの発光が可能となる。
図７を参照して、表示装置２０の画素１１０Ａの構成について説明する。
図７は、本発明の一実施形態に係る表示装置２０の画素１１０Ａの断面図である。具体的には、図７は、第２画素１１０Ａ−２の断面図である。
図７に示すように、第２画素１１０Ａ−２は、基板５００、第１配線層５０２、第２配線層５０４、第３配線層５０６、第４配線層５０７、第５配線層５０８、保護層５１０、保護カバー５２０、受光素子５３０、第３ＬＥＤチップ１２０−３、赤外線ＬＥＤチップ１２０ＩＲ、および第２駆動トランジスタ１５０−２を含む。なお、第２画素１１０Ａ−１は、第２選択トランジスタ１６０−２および第２容量素子１７０−２も含む。第２選択トランジスタ１６０−２は第２駆動トランジスタ１５０−２と同様の構成とすることができ、第２容量素子１７０−２は第２駆動トランジスタ１５０−２の絶縁層および電極を用いた構成とすることができるため、ここでは第２選択トランジスタ１６０−２および第２容量素子１７０−２の構成については説明を省略する。
第３ＬＥＤチップ１２０−３は、第３陽極１２２−３および第３陰極１２４−３を含む。赤外線ＬＥＤチップ１２０ＩＲは、第５陽極１２２−５および第５陰極１２４−５を含む。
図７に示すように、第１配線層５０２、第２配線層５０４、受光素子５３０、および第２駆動トランジスタ１５０−２が、基板５００上に設けられている。また、第１配線層５０２、第２配線層５０４、受光素子５３０、および第２駆動トランジスタ１５０−２を覆うように、保護層５１０が設けられている。保護層５１０の中に、第３配線層５０６が設けられていてもよい。第４配線層５０７および第５配線層５０８の各々は、保護層５１０の開口部および保護層５１０の上に設けられている。第３ＬＥＤチップ１２０−３および赤外線ＬＥＤチップ１２０ＩＲの各々は、第３配線層５０６および第４配線層の上に設けられている。保護カバー５２０は、第３ＬＥＤチップ１２０−３および赤外線ＬＥＤチップ１２０ＩＲの上に設けられている。
保護カバー５２０は、第３ＬＥＤチップ１２０−３および赤外線ＬＥＤチップ１２０ＩＲを保護することができる。保護カバー５２０は、保護カバー５２０と第３ＬＥＤチップ１２０−３および赤外線ＬＥＤチップ１２０ＩＲとの間に間隙を有して設けることができきる。この場合、保護カバー５２０は、基板５００または保護層５１０と接着されていることが好ましい。また、保護カバー５２０は、保護カバー５２０と第３ＬＥＤチップ１２０−３および赤外線ＬＥＤチップ１２０ＩＲとの間に接着剤を充填して設けることもできる。保護カバー５２０は、基板５００と同様の基板を用いることができる。なお、保護カバー５２０は、透光性を有することが好ましい。
受光素子５３０は、赤外線を受光し、電気信号に変換することができる。受光素子５３０は、フォトダイオードであることが好ましい。フォトダイオードの半導体層としては、例えば、アモルファスシリコンなどの赤外線の波長に相当するバンドギャップを有する材料を用いることができる。
表示装置２０は、赤外線ＬＥＤチップ１２０ＩＲおよび受光素子５３０を用いた生体認証を行うことができる。そこで、図８Ａおよび図８Ｂを参照して、表示装置２０における生体認証の方法について説明する。
図８Ａおよび図８Ｂは、本発明の一実施形態に係る表示装置２０において、生体認証の方法を説明する図である。なお、以下では、表示装置２０における生体認証の一例として、指紋認証について説明するが、生体認証の方法は、これに限られない。表示装置２０における生体認証は、例えば、静脈認証または掌紋認証などにも適用することができる。
図８Ａに示すように、指紋認証の対象物となる指６００が、表示装置２０の保護カバー５２０の上に置かれる。指６００は、その表面に指紋を構成している凸部および凹部を有する。そのため、指６００が保護カバー５２０に置かれた場合、保護カバー５２０と接する凸部と、保護カバー５２０と接しない凹部が存在する。
表示装置２０では、第２サブフレーム期間において、赤外線ＬＥＤチップ１２０ＩＲから赤外光が出射される。出射された赤外光は、保護カバー５２０を透過し、保護カバー５２０と指６００との界面で反射される。反射光は、受光素子５３０によって検知され、電気信号へと変換される。ここで、図８Ａに示すように、指紋の凹部では、保護カバー５２０と凹部との界面で全反射が起きる。そのため、指紋の凹部では反射光の強度はほとんど減衰しない。一方、図８Ｂに示すように、指紋の凸部では、保護カバー５２０と凸部との界面で乱反射が起きる。また、指６００の静脈によって赤外光が吸収される。そのため、指紋の凸部では反射光の強度が大きく減衰する。すなわち、指紋の凸部では反射光が強くなり、指紋の凹部では反射光が弱くなる。したがって、反射光の強弱を受光素子５３０で検知することによって、指６００の指紋認証を行うことができる。
以上、第２実施形態に係る表示装置２０によれば、１つの画素回路を用いて２つのＬＥＤチップ１２０を駆動することができる。そのため、表示領域１００Ａ内に形成する画素回路の数を減らすことができる一方、表示領域１００Ａの画素数を増やすことができる。したがって、表示装置２０は、高精細な表示装置となる。また、表示領域１００Ａ内に形成する画素回路の数を減らすことができるため、表示領域１００Ａの開口率を高くすることができる。そのため、表示領域１００Ａは高い透光性を有する。したがって、表示装置２０は、高い透光性を有する表示装置となる。さらに、表示装置２０は、２つのＬＥＤチップ１２０のうち、一方のＬＥＤチップ１２０を発光状態とし、他方のＬＥＤチップ１２０を保護ダイオードとして利用することができる。したがって、表示装置２０は、静電耐圧が高い表示装置となる。
また、表示装置２０は、画素１１０Ａ内に赤外線ＬＥＤチップ１２０ＩＲおよび受光素子５３０を設けることで、生体認証が可能な表示装置となる。赤外線ＬＥＤチップ１２０ＩＲは、他のＬＥＤ１２０と同様に実装し、画素回路を共通化することができるため、表示装置２０は、製造コストを抑制することができる。
なお、第２実施形態では、赤外線ＬＥＤチップを用いる表示装置について説明したが、表示装置２０は、使用する用途に応じたＬＥＤチップ１２０を実装すればよい。すなわち、第２画素１１０Ａ−２は生体認証以外のセンサとすることもできる。例えば、第２画素１１０Ａ−２に実装されるＬＥＤチップ１２０は、赤外線ＬＥＤチップ１２０ＩＲに限らず、紫外線ＬＥＤチップまたはＸ線などの放射線源などの非可視光に置き換えることもできる。
＜第３実施形態＞
図９を参照して、本発明の一実施形態に係る表示装置３０の構成について説明する。
図９は、本発明の一実施形態に係る表示装置３０の断面図である。
図９に示すように、表示装置３０は、光源７００、第１偏光板７１０、第１基板７２０、液晶素子７３０、第２基板７４０、および第２偏光板７５０を含む。すなわち、表示装置３０は、液晶素子７３０を用いた液晶表示装置である。
光源７００は、液晶素子７３０のバックライトとして機能する。光源７００には、ＬＥＤチップ１２０を用いることができる。具体的には、光源７００は、複数の、赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップ、および白色ＬＥＤチップをマトリクス状に配列し、白色光が得られる光源とすることができる。また、赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップ、および白色ＬＥＤチップは、第１実施形態の表示装置１０の画素１１０と同様の構成とすることができる。すなわち、光源７００においても、１つの画素回路を用いて２つのＬＥＤチップ１２０を駆動することができる。
また、光源７００では、いくつかの区画に分割し、それぞれの区画に赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップ、および白色ＬＥＤチップを設け、各区画でＬＥＤチップ１２０を制御してもよい。すなわち、光源７００は、表示部の複数の画素に対して、１つの区画を設けてもよい。光源７００をこのような構成とすることで、光源７００に設けられるＬＥＤチップ１２０の数を減らすことができる。また、光源７００内に配列されるＬＥＤチップ１２０間の距離を離すことができるため、光源７００の開口率が高くなる。したがって、表示装置３０は、高い透光性を有する表示装置となる。
また、光源７００は、輝度ムラを小さくするため、レンズまたは拡散板を含むことができる。
なお、図９に示す光源７００は、表示装置３０の平面部に設けられた、いわゆる直下型の構成であるが、光源７００の構成はこれに限られない。光源７００は、表示装置３０の縁部に設けられた、いわゆるエッジ型の構成であってもよい。
第１偏光板７１０および第２偏光板７５０は、光源７００からの出射光を一定の方向に変更することができる。第１偏光板７１０と第２偏光板７５０とは、透過軸が直交する、いわゆるクロスニコルで設けることができる。
第１基板７２０および第２基板７４０は、液晶素子７３０を支持し、保護することができる。第１基板７２０および第２基板７４０は、基板５００と同様の基板を用いることができる。なお、第１基板７２０および第２基板７４０は、透光性を有することが好ましい。
液晶素子７３０は、液晶および液晶に電圧を印加する電極を含む。液晶素子７３０は、液晶の一方の側に電極を設けた横電界駆動方式であってもよく、液晶を挟持して電極を設けた縦電界駆動方式のいずれであってもよい。
また、液晶素子７３０は、フルカラー表示をするため、カラーフィルタを含むことができる。
以上、第３実施形態に係る表示装置３０によれば、光源７００内において、１つの画素回路を用いて２つのＬＥＤチップを駆動することができる。また、２つのＬＥＤチップ１２０のうち、一方のＬＥＤチップ１２０を発光状態とし、他方のＬＥＤチップ１２０を保護ダイオードとして利用することができる。したがって、表示装置３０は、静電耐圧が高い表示装置となる。
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
１０、２０、３０：表示装置、 １００、１００Ａ：表示領域、 １１０、１１０Ａ：画素、 １１０−１：第１画素、 １１０−２、１１０Ａ−２：第２画素、 １２０：ＬＥＤチップ、 １２０−１：第１ＬＥＤチップ、 １２０−２：第２ＬＥＤチップ、 １２０−３：第３ＬＥＤチップ、 １２０−４：第４ＬＥＤチップ、 １２０ＩＲ：赤外線ＬＥＤチップ、 １２２−１：第１陽極、 １２２−２：第２陽極、 １２２−３：第３陽極、 １２２−５：第５陽極、 １２４−１：第１陰極、 １２４−２：第２陰極、 １２４−３：第３陰極、 １２４−５：第５陰極、 １３０：走査線、 １３０−１：第１走査線、 １３０−２：第２走査線、 １３０−ｍ：第ｍ走査線、 １４０：データ線、 １４０−１：第１データ線、 １４０−２：第２データ線、 １４０−２ｎ−１：第２ｎ−１データ線、 １４０−２ｎ：第２ｎデータ線、 １５０−１：第１駆動トランジスタ、 １５０−２：第２駆動トランジスタ、 １５２−１：第１ソースおよびドレイン電極、 １６０−１：第１選択トランジスタ、 １６０−２：第２選択トランジスタ、 １７０−１：第１容量素子１７０−２：第２容量、 １８０−１：第１電源電圧線、 １８０−２：第２電源電圧線、 １９０：容量線、 ２００：周辺領域、 ２１０：走査線駆動回路部、 ２２０：端子部、 ２２２：端子、 ３００：フレキシブルプリント回路基板（ＦＰＣ）、 ５００：基板、 ５０２：第１配線層、 ５０４：第２配線層、 ５０６：第３配線層、 ５０７：第４配線層、 ５０８：第５配線層、 ５１０：保護層、 ５２０：保護カバー、 ５３０：受光素子、 ６００：指、 ７００：光源、 ７１０：第１偏光板、 ７２０：第１基板、 ７３０：液晶素子、 ７４０：第２基板、 ７５０：第２偏光板

Claims (16)

  1. 複数の第１画素および複数の第２画素を含む表示装置であって、
    前記複数の第１画素の各々は、
    第１陽極および第１陰極を含む第１ＬＥＤチップと、
    第２陽極および第２陰極を含む第２ＬＥＤチップと、
    第１トランジスタと、を含み、
    前記第１トランジスタのソース電極およびドレイン電極の一方は、第１電源電圧線と電気的に接続し、
    前記第１トランジスタの前記ソース電極およびドレイン電極の他方は、前記第１陽極および前記第２陰極と電気的に接続し、
    前記第１陰極および前記第２陽極は、第２電源電圧線と電気的に接続し、
    前記第１電源電圧線の第１電位は、前記第２電源電圧線の第２電位と異なる表示装置。
  2. 前記第１電位が前記第２電位より大きいとき、前記第２ＬＥＤチップは非発光状態である請求項１に記載の表示装置。
  3. 前記第２電位が前記第１電位より大きいとき、前記第１ＬＥＤチップは非発光状態である請求項２に記載の表示装置。
  4. 前記複数の第２画素の各々は、
    第３陽極および第３陰極を含む第３ＬＥＤチップと、
    第４陽極および第４陰極を含む第４ＬＥＤチップと、
    第２トランジスタと、を含み、
    前記第３ＬＥＤチップと前記第４ＬＥＤチップとは、電気的に並列に接続され、
    前記第２トランジスタのソース電極およびドレイン電極の一方は、前記第１電源電圧線と電気的に接続し、
    前記第１トランジスタの前記ソース電極およびドレイン電極の他方は、前記第３陽極および前記第４陰極と電気的に接続し、
    前記第３陰極および前記第４陽極は、前記第２電源電圧線と電気的に接続する請求項１乃至請求項３のいずれか一項に記載の表示装置。
  5. 前記第１電位が前記第２電位より大きいとき、前記第４ＬＥＤチップは非発光状態である請求項４に記載の表示装置。
  6. 前記第２電位は、前記第１電位より大きいとき、前記第３ＬＥＤチップは非発光状態である請求項５に記載の表示装置。
  7. 前記第１電位が前記第２電位より大きい第１サブフレーム期間と、前記第２電位が前記第１電位より大きい第２サブフレーム期間とが順次選択される請求項４乃至請求項６のいずれか一項に記載の表示装置。
  8. 前記第１サブフレーム期間において、前記第１ＬＥＤチップと接続する第１走査線と、前記第３ＬＥＤチップと接続する第２走査線とが順次選択される請求項７に記載の表示装置。
  9. 前記第２サブフレーム期間において、前記第２ＬＥＤチップと接続する前記第１走査線と、前記第４ＬＥＤチップと接続する前記第２走査線とが順次選択される請求項８に記載の表示装置。
  10. 前記第１サブフレーム期間および前記第２サブフレーム期間の各々において、前記第１画素と接続する第１データ線と、前記第２画素と接続する第２データ線とが順次選択される請求項７に記載の表示装置。
  11. 前記第１ＬＥＤチップは赤色ＬＥＤチップであり、前記第２ＬＥＤチップは緑色ＬＥＤチップである請求項４乃至請求項１０のいずれか一項に記載の表示装置。
  12. 前記第３ＬＥＤチップは青色ＬＥＤチップであり、前記第４ＬＥＤチップは白色ＬＥＤチップである請求項１１に記載の表示装置。
  13. 前記第１ＬＥＤチップ、前記第２ＬＥＤチップ、前記第３ＬＥＤチップ、および前記第４ＬＥＤチップの１つは赤外線ＬＥＤチップである請求項４乃至請求項１０のいずれか一項に記載の表示装置。
  14. 前記複数の第１画素および前記複数の第２画素は、表示部に配置される請求項１乃至請求項１３のいずれか一項に記載の表示装置。
  15. 表示部に液晶を含み、
    前記複数の第１画素および前記複数の第２画素は、光源に配置される請求項１乃至請求項１３のいずれか一項に記載の表示装置。
  16. 前記表示部は透光性を有する請求項１４または請求項１５に記載の表示装置。
JP2020058847A 2020-03-27 2020-03-27 表示装置 Active JP7429581B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020058847A JP7429581B2 (ja) 2020-03-27 2020-03-27 表示装置
PCT/JP2021/001726 WO2021192547A1 (ja) 2020-03-27 2021-01-19 表示装置
DE112021001003.4T DE112021001003T5 (de) 2020-03-27 2021-01-19 Anzeigevorrichtung
CN202180013661.6A CN115088030A (zh) 2020-03-27 2021-01-19 显示装置
US17/941,088 US20230005890A1 (en) 2020-03-27 2022-09-09 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020058847A JP7429581B2 (ja) 2020-03-27 2020-03-27 表示装置

Publications (2)

Publication Number Publication Date
JP2021157106A true JP2021157106A (ja) 2021-10-07
JP7429581B2 JP7429581B2 (ja) 2024-02-08

Family

ID=77890089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020058847A Active JP7429581B2 (ja) 2020-03-27 2020-03-27 表示装置

Country Status (5)

Country Link
US (1) US20230005890A1 (ja)
JP (1) JP7429581B2 (ja)
CN (1) CN115088030A (ja)
DE (1) DE112021001003T5 (ja)
WO (1) WO2021192547A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023047990A1 (ja) 2021-09-27 2023-03-30 宇部マテリアルズ株式会社 酸化マグネシウム粉末、ゴム用加硫剤組成物、ゴム組成物、酸化マグネシウム粉末の製造方法
JP7552575B2 (ja) 2021-12-20 2024-09-18 豊田合成株式会社 Ｌｅｄディスプレイ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022131373A1 (ja) * 2020-12-18 2022-06-23 ソニーセミコンダクタソリューションズ株式会社 表示装置、電子機器および表示装置の駆動方法
DE102022112637A1 (de) * 2022-05-19 2023-11-23 Ams-Osram International Gmbh Optoelektronisches modul

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015170493A1 (ja) * 2014-05-09 2015-11-12 株式会社Ｊｏｌｅｄ 表示装置、表示装置の駆動方法、及び、電子機器
US20150366017A1 (en) * 2014-02-27 2015-12-17 Shenzehn China Star Optoelectronics Technology Co. Ltd. Backlight of liquid crystal display device and driving circuit thereof
WO2019054178A1 (ja) * 2017-09-12 2019-03-21 ソニー株式会社 表示装置、及び信号処理装置
US20190244559A1 (en) * 2018-02-08 2019-08-08 Samsung Display Co., Ltd. Display device
US20190251898A1 (en) * 2018-02-13 2019-08-15 Samsung Display Co., Ltd. Display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400310B2 (en) * 2005-11-28 2008-07-15 Draeger Medical Systems, Inc. Pulse signal drive circuit
CN101128075B (zh) * 2006-08-18 2011-01-26 财团法人工业技术研究院 发光装置
JP5045166B2 (ja) 2007-03-16 2012-10-10 ソニー株式会社 光源装置及び液晶表示装置
KR102592276B1 (ko) * 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150366017A1 (en) * 2014-02-27 2015-12-17 Shenzehn China Star Optoelectronics Technology Co. Ltd. Backlight of liquid crystal display device and driving circuit thereof
WO2015170493A1 (ja) * 2014-05-09 2015-11-12 株式会社Ｊｏｌｅｄ 表示装置、表示装置の駆動方法、及び、電子機器
WO2019054178A1 (ja) * 2017-09-12 2019-03-21 ソニー株式会社 表示装置、及び信号処理装置
US20190244559A1 (en) * 2018-02-08 2019-08-08 Samsung Display Co., Ltd. Display device
US20190251898A1 (en) * 2018-02-13 2019-08-15 Samsung Display Co., Ltd. Display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023047990A1 (ja) 2021-09-27 2023-03-30 宇部マテリアルズ株式会社 酸化マグネシウム粉末、ゴム用加硫剤組成物、ゴム組成物、酸化マグネシウム粉末の製造方法
JP7552575B2 (ja) 2021-12-20 2024-09-18 豊田合成株式会社 Ｌｅｄディスプレイ

Also Published As

Publication number Publication date
DE112021001003T5 (de) 2022-12-08
WO2021192547A1 (ja) 2021-09-30
US20230005890A1 (en) 2023-01-05
JP7429581B2 (ja) 2024-02-08
CN115088030A (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
WO2021192547A1 (ja) 表示装置
KR102536628B1 (ko) 투명표시장치
US10756143B2 (en) Transparent display panel and transparent display device including the same
CN111354304A (zh) 显示装置
JP2015088319A (ja) 表示装置および電子機器
CN112420772A (zh) 显示装置
US9111889B2 (en) Display device
KR20210057522A (ko) 디스플레이 장치
KR20190013167A (ko) 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
CN114664895A (zh) 透明显示装置
TWI756731B (zh) 顯示裝置
WO2019073680A1 (ja) 表示装置
CN116390596A (zh) 显示面板和显示装置
US20220084991A1 (en) Display device
KR102484901B1 (ko) 유기발광 표시장치
CN109728034B (zh) 显示装置
KR102657279B1 (ko) 미러 겸용 표시장치
US20240215375A1 (en) Display Device and Display Panel
EP4202903A1 (en) Transparent display apparatus
CN113424330B (zh) 微型led元件搭载基板以及使用其的显示装置
US11950478B2 (en) Display apparatus
US20240260384A1 (en) Display Device and Display Panel
KR20240100637A (ko) 발광 표시장치
KR20240086306A (ko) 발광 표시장치
KR102573079B1 (ko) 표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240129

R150 Certificate of patent or registration of utility model

Ref document number: 7429581

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150