JP2021144974A - Electronic device, electronic apparatus, and mobile body - Google Patents

Electronic device, electronic apparatus, and mobile body Download PDF

Info

Publication number
JP2021144974A
JP2021144974A JP2020040696A JP2020040696A JP2021144974A JP 2021144974 A JP2021144974 A JP 2021144974A JP 2020040696 A JP2020040696 A JP 2020040696A JP 2020040696 A JP2020040696 A JP 2020040696A JP 2021144974 A JP2021144974 A JP 2021144974A
Authority
JP
Japan
Prior art keywords
wiring
electronic device
inductor
semiconductor device
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020040696A
Other languages
Japanese (ja)
Inventor
久浩 伊藤
Hisahiro Ito
久浩 伊藤
昌一郎 笠原
Shoichiro Kasahara
昌一郎 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2020040696A priority Critical patent/JP2021144974A/en
Publication of JP2021144974A publication Critical patent/JP2021144974A/en
Pending legal-status Critical Current

Links

Images

Abstract

To provide an electronic device, an electronic apparatus, and a mobile body with excellent reliability.SOLUTION: An electronic device includes a semiconductor device 10 including a pad 12, a base 31 where the semiconductor device 10 is fixed and a wire 29 is provided, and a bump 40 for electrically connecting the pad 12 and the wire 29. The semiconductor device 10 includes a semiconductor substrate 11 one surface 11a of which is provided with the pad 12, an inductor 13 disposed on a surface 11a of the semiconductor substrate 11, an insulating layer 14 covering the inductor 13 and formed on the surface 11a of the semiconductor substrate 11 so that the pad 12 is exposed, a resin layer 15 disposed on a surface of the insulating layer 14 on an opposite side of the semiconductor substrate 11, and a rearrangement wire 16 including a first part 17 connected electrically to the pad 12 and a second part 18 disposed on a surface of the resin layer 15 on an opposite side of the insulating layer 14. The second part 18 and the wire 29 of the base 31 are connected with the bump 40.SELECTED DRAWING: Figure 4

Description

本発明は、電子デバイス、電子機器、及び移動体に関する。 The present invention relates to electronic devices, electronic devices, and mobile objects.

水晶振動子等の振動子を発振させて所望の周波数の信号を出力する発振器は、様々な電子機器やシステムに広く使用されている。小型化の要求を満たすため、振動子と振動子を発振させるための集積回路素子(IC:Integrated Circuit)とが積層された発振器が知られている。例えば、特許文献1には、インダクターを含む電圧制御発振回路を備えたIC上に、セラミックパッケージに収納された振動子を搭載した構造の発振器が記載されている。また、特許文献2には、低背化を図るために、セラミックパッケージ内で、ICをFCB(Flip-chip Bonding)実装した構造の発振器が記載されている。 An oscillator that oscillates an oscillator such as a crystal oscillator and outputs a signal of a desired frequency is widely used in various electronic devices and systems. In order to meet the demand for miniaturization, an oscillator in which an oscillator and an integrated circuit element (IC) for oscillating the oscillator are laminated is known. For example, Patent Document 1 describes an oscillator having a structure in which an oscillator housed in a ceramic package is mounted on an IC including a voltage-controlled oscillator circuit including an inductor. Further, Patent Document 2 describes an oscillator having a structure in which an IC is mounted by FCB (Flip-chip Bonding) in a ceramic package in order to reduce the height.

特開2019−97149号公報JP-A-2019-97149 特開2017−55280号公報JP-A-2017-55280

しかしながら、特許文献1のように、IC上に電圧制御発振回路用のインダクターを構成する際には、ICの最上層のアルミ配線の厚さを厚くすることが考えられる。アルミが厚いほど、直列抵抗が小さくなり、インダクターのQ値が向上する。また、インダクターとICとの距離を離すほど寄生容量やICで発生する渦電流損失が小さくなるので、インダクターは最上層配線で構成される。結果として、インダクターを搭載したICのアルミPADは厚いものとなってしまう。その厚いアルミPADを備えたICを、特許文献2のようにFCB実装する場合、実装時の圧力によってアルミPADが押し潰され、変形する虞があるという課題があった。 However, as in Patent Document 1, when an inductor for a voltage control oscillation circuit is configured on an IC, it is conceivable to increase the thickness of the aluminum wiring on the uppermost layer of the IC. The thicker the aluminum, the smaller the series resistance and the better the Q value of the inductor. Further, as the distance between the inductor and the IC increases, the parasitic capacitance and the eddy current loss generated in the IC become smaller, so that the inductor is composed of the uppermost layer wiring. As a result, the aluminum PAD of the IC equipped with the inductor becomes thick. When the IC provided with the thick aluminum PAD is FCB mounted as in Patent Document 2, there is a problem that the aluminum PAD may be crushed and deformed by the pressure at the time of mounting.

電子デバイスは、パッドを有する半導体装置と、前記半導体装置が固定され、配線が設けられているベースと、前記半導体装置の前記パッドと前記ベースの前記配線とを電気的に接続するバンプと、を備え、前記半導体装置は、前記パッドが一方の面に設けられている半導体基板と、金属配線により形成され、前記半導体基板の前記一方の面に配置されているインダクターと、前記インダクターを覆い、且つ、前記パッドが露出するように、前記半導体基板の前記一方の面に形成されている絶縁層と、前記絶縁層の前記半導体基板と反対側の面に配置されている樹脂層と、前記パッドと電気的に接続された第1部分と、前記樹脂層の前記絶縁層と反対側の面に配置された第2部分と、を有する再配置配線と、を含み、前記第2部分と前記ベースの前記配線とが前記バンプにより接合されている。 The electronic device includes a semiconductor device having a pad, a base on which the semiconductor device is fixed and provided with wiring, and a bump for electrically connecting the pad of the semiconductor device and the wiring of the base. The semiconductor device covers the semiconductor substrate on which the pad is provided on one surface, an inductor formed by metal wiring and arranged on the one surface of the semiconductor substrate, and the inductor. An insulating layer formed on one surface of the semiconductor substrate so that the pad is exposed, a resin layer arranged on the surface of the insulating layer opposite to the semiconductor substrate, and the pad. A rearranged wiring having a first portion electrically connected and a second portion of the resin layer located on a surface opposite to the insulating layer of the resin layer, the second portion and the base. The wiring is joined by the bump.

電子機器は、上記の電子デバイスを備えている。 The electronic device includes the above-mentioned electronic device.

移動体は、上記の電子デバイスを備えている。 The mobile body comprises the electronic device described above.

第1実施形態に係る電子デバイスの概略構成を示す平面図。The plan view which shows the schematic structure of the electronic device which concerns on 1st Embodiment. 図1のA−A線での断面図。FIG. 1 is a cross-sectional view taken along the line AA of FIG. 半導体装置の概略構成を示す平面図。The plan view which shows the schematic structure of the semiconductor device. 図3のB−B線での断面図。FIG. 3 is a cross-sectional view taken along the line BB of FIG. 半導体装置の概略構成を示す平面図。The plan view which shows the schematic structure of the semiconductor device. 電子デバイスの概略構成を示すブロック図。The block diagram which shows the schematic structure of an electronic device. 第2実施形態に係る電子デバイスの半導体装置の概略構成を示す断面図。The cross-sectional view which shows the schematic structure of the semiconductor device of the electronic device which concerns on 2nd Embodiment. 第3実施形態に係る電子デバイスを備える電子機器としてのスマートフォンの概略構成を示す斜視図。The perspective view which shows the schematic structure of the smartphone as the electronic device which comprises the electronic device which concerns on 3rd Embodiment. 第4実施形態に係る電子デバイスを備える移動体としての自動車の概略構成を示す斜視図。FIG. 5 is a perspective view showing a schematic configuration of an automobile as a mobile body including an electronic device according to a fourth embodiment.

1.第1実施形態
先ず、第1実施形態に係る電子デバイスの一例として、発振器1を挙げて図1〜図6を参照して説明する。
なお、図1において、発振器1の内部の構成を説明する便宜上、リッド39を取り外した状態を図示している。また、図2において、半導体装置10の断面は、半導体装置10の実装構造を説明する便宜上、図4の断面を図示している。
1. 1. First Embodiment First, an oscillator 1 will be taken as an example of the electronic device according to the first embodiment, and will be described with reference to FIGS. 1 to 6.
Note that FIG. 1 illustrates a state in which the lid 39 is removed for convenience of explaining the internal configuration of the oscillator 1. Further, in FIG. 2, the cross section of the semiconductor device 10 is shown in FIG. 4 for convenience of explaining the mounting structure of the semiconductor device 10.

また、説明の便宜上、図1〜図5には互いに直交する3つの軸として、X軸、Y軸、及びZ軸を図示している。また、X軸に沿う方向を「X方向」、Y軸に沿う方向を「Y方向」、Z軸に沿う方向を「Z方向」とし、矢印の方向がプラス方向である。また、Z方向のプラス方向を「上」、Z方向のマイナス方向を「下」として説明する。 For convenience of explanation, FIGS. 1 to 5 show the X-axis, the Y-axis, and the Z-axis as three axes orthogonal to each other. Further, the direction along the X axis is the "X direction", the direction along the Y axis is the "Y direction", the direction along the Z axis is the "Z direction", and the direction of the arrow is the plus direction. Further, the positive direction in the Z direction will be described as "up", and the negative direction in the Z direction will be described as "down".

本実施形態に係る発振器1は、図1及び図2に示すように、半導体装置10と、振動素子としての水晶振動子20と、半導体装置10と水晶振動子20とを収容するパッケージ30と、を含む。 As shown in FIGS. 1 and 2, the oscillator 1 according to the present embodiment includes a semiconductor device 10, a crystal oscillator 20 as a vibrating element, a package 30 containing the semiconductor device 10 and the crystal oscillator 20, and a package 30. including.

半導体装置10は、IC(Integrated Circuit)と呼ばれる集積回路装置である。例えば半導体装置10は、半導体プロセスにより製造されるICであり、半導体基板上に回路素子が形成された半導体チップである。 The semiconductor device 10 is an integrated circuit device called an IC (Integrated Circuit). For example, the semiconductor device 10 is an IC manufactured by a semiconductor process, and is a semiconductor chip in which a circuit element is formed on a semiconductor substrate.

水晶振動子20は、電気的な信号により機械的な振動を発生する圧電振動素子であり、水晶基板により実現できる。具体的には水晶振動子20は、カット角がATカットやSCカットなどの厚みすべり振動する水晶基板により実現できる。なお、水晶振動子20を有する発振器1は、SPXO(Simple Packaged Crystal Oscillator)であってもよいし、恒温槽を備えない温度補償型発振器(TCXO)や、恒温槽を備える恒温槽型発振器(OCXO)であってもよい。 The crystal oscillator 20 is a piezoelectric vibration element that generates mechanical vibration by an electric signal, and can be realized by a crystal substrate. Specifically, the crystal oscillator 20 can be realized by a crystal substrate having a cut angle of AT cut, SC cut, or the like that slides and vibrates in thickness. The oscillator 1 having the crystal oscillator 20 may be an SPXO (Simple Packaged Crystal Oscillator), a temperature-compensated oscillator (TCXO) not provided with a constant temperature bath, or a constant temperature tank type oscillator (OCXO) provided with a constant temperature bath. ) May be.

パッケージ30は、例えばセラミック等により形成されているベース31と、ベース31の上面に形成された接合材32と、ベース31の下面に形成された実装端子33と、を含み、その内側に収容空間Sを有している。この収容空間Sに半導体装置10及び水晶振動子20が収容される。収容空間Sは、ベース31上面に接合材32を介してリッド39を接合することで気密封止されており、窒素(N2)、ヘリウム(He)、アルゴン(Ar)等の不活性ガスが封入された大気圧状態又は真空に近い状態である減圧状態になっている。このパッケージ30により、半導体装置10及び水晶振動子20を衝撃、埃、熱、湿気等から好適に保護することができる。 The package 30 includes, for example, a base 31 formed of ceramic or the like, a bonding material 32 formed on the upper surface of the base 31, and a mounting terminal 33 formed on the lower surface of the base 31, and a storage space inside the base 31. Has S. The semiconductor device 10 and the crystal oscillator 20 are accommodated in this accommodation space S. The accommodation space S is airtightly sealed by joining the lid 39 to the upper surface of the base 31 via a bonding material 32, and an inert gas such as nitrogen (N 2 ), helium (He), or argon (Ar) is released. It is in an enclosed atmospheric pressure state or a decompression state that is close to vacuum. With this package 30, the semiconductor device 10 and the crystal oscillator 20 can be suitably protected from impact, dust, heat, humidity and the like.

ベース31は、図2に示すように、その内側に、上面に開口する第1凹部34と、第1凹部34の底面35に開口する第2凹部36を有する。
第1凹部34の底面35には、接続端子38が配置されており、接続端子38上に導電性接着剤等の接合部材42によって水晶振動子20が固定されている。
第2凹部36の底面37には、配線29が設けられており、配線29上に導電性のバンプ40によって、半導体装置10が固定されている。なお、バンプ40は、金属で形成された金属バンプであり、例えば、金バンプ、銀バンプ、又は銅バンプ等である。
As shown in FIG. 2, the base 31 has a first recess 34 that opens on the upper surface and a second recess 36 that opens on the bottom surface 35 of the first recess 34.
A connection terminal 38 is arranged on the bottom surface 35 of the first recess 34, and the crystal oscillator 20 is fixed on the connection terminal 38 by a joining member 42 such as a conductive adhesive.
Wiring 29 is provided on the bottom surface 37 of the second recess 36, and the semiconductor device 10 is fixed on the wiring 29 by the conductive bumps 40. The bump 40 is a metal bump made of metal, and is, for example, a gold bump, a silver bump, a copper bump, or the like.

第1凹部34の底面35に設けられた接続端子38は、ベース31に設けられた図示しない貫通配線や内部配線により、第2凹部36の底面37に設けられた配線29と電気的に接続されている。また、第2凹部36の底面37に設けられた配線29の幾つかは、ベース31に設けられた図示しない貫通配線や内部配線により、ベース31の下面に設けられた実装端子33と電気的に接続されている。 The connection terminal 38 provided on the bottom surface 35 of the first recess 34 is electrically connected to the wiring 29 provided on the bottom surface 37 of the second recess 36 by a through wiring or internal wiring (not shown) provided on the base 31. ing. Further, some of the wirings 29 provided on the bottom surface 37 of the second recess 36 are electrically connected to the mounting terminals 33 provided on the lower surface of the base 31 by means of through wiring or internal wiring provided on the base 31 (not shown). It is connected.

水晶振動子20は、圧電体としての水晶基板21と、水晶基板21の上下両主面に設けられた励振電極22と、水晶基板21のX方向の一方の端部で上下両主面に設けられた電極パッド24と、励振電極22と電極パッド24とを電気的に接続するリード電極23と、を含む。水晶基板21の上下両主面に設けられた電極パッド24は、図示しない側面電極で上面の電極パッド24と下面の電極パッド24とが電気的に接続されている。水晶基板21の上面に設けられた励振電極22は、水晶基板21の上面に設けられたリード電極23を介して電極パッド24と電気的に接続され、水晶基板21の下面に設けられた励振電極22は、水晶基板21の下面に設けられたリード電極23を介して電極パッド24と電気的に接続されている。従って、接続端子38等を介して、半導体装置10と電気的に接続され、後述する半導体装置10に設けられた発振回路50と電気的に接続されるようになり、発振回路50による水晶振動子20の発振動作が可能になる。 The crystal oscillator 20 is provided on both the upper and lower main surfaces of the crystal substrate 21 as a piezoelectric body, the excitation electrodes 22 provided on both the upper and lower main surfaces of the crystal substrate 21, and one end of the crystal substrate 21 in the X direction. The electrode pad 24 is included, and a lead electrode 23 that electrically connects the excitation electrode 22 and the electrode pad 24 is included. The electrode pads 24 provided on both the upper and lower main surfaces of the crystal substrate 21 are side electrodes (not shown), and the electrode pads 24 on the upper surface and the electrode pads 24 on the lower surface are electrically connected. The excitation electrode 22 provided on the upper surface of the crystal substrate 21 is electrically connected to the electrode pad 24 via the lead electrode 23 provided on the upper surface of the crystal substrate 21, and the excitation electrode 22 provided on the lower surface of the crystal substrate 21. The 22 is electrically connected to the electrode pad 24 via a lead electrode 23 provided on the lower surface of the crystal substrate 21. Therefore, it is electrically connected to the semiconductor device 10 via the connection terminal 38 or the like, and is electrically connected to the oscillation circuit 50 provided in the semiconductor device 10 described later, and the crystal oscillator by the oscillation circuit 50. 20 oscillation operations are possible.

半導体装置10は、図3及び図4に示すように、発振回路50とPLL回路60とが形成された半導体基板11と、パッド12と、インダクター13と、絶縁層14と、樹脂層15と、再配置配線16と、を含む。半導体装置10は、再配置配線16が配置された面をベース31側に向け、バンプ40によってベース31上に固定されている。また、半導体装置10は、水晶振動子20とベース31との間に配置され、Z方向からの平面視で、水晶振動子20と重なって配置されている。そのため、XY面の面積が小さい小型の発振器1を得ることができる。 As shown in FIGS. 3 and 4, the semiconductor device 10 includes a semiconductor substrate 11 on which an oscillation circuit 50 and a PLL circuit 60 are formed, a pad 12, an inductor 13, an insulating layer 14, and a resin layer 15. The rearranged wiring 16 and the like are included. The semiconductor device 10 is fixed on the base 31 by bumps 40 with the surface on which the rearranged wiring 16 is arranged facing the base 31 side. Further, the semiconductor device 10 is arranged between the crystal oscillator 20 and the base 31, and is arranged so as to overlap the crystal oscillator 20 in a plan view from the Z direction. Therefore, it is possible to obtain a small oscillator 1 having a small XY surface area.

半導体基板11には、水晶振動子20を発振させる発振回路50と、発振回路50の発振信号を基準信号として動作するPLL回路60と、が形成されている。また、半導体基板11には、図示を省略するが発振回路50やPLL回路60を構成する複数の回路素子同士を電気的に接続する複数の配線層が形成されている。 The semiconductor substrate 11 is formed with an oscillation circuit 50 that oscillates the crystal oscillator 20 and a PLL circuit 60 that operates using the oscillation signal of the oscillation circuit 50 as a reference signal. Further, although not shown, the semiconductor substrate 11 is formed with a plurality of wiring layers for electrically connecting a plurality of circuit elements constituting the oscillation circuit 50 and the PLL circuit 60.

パッド12は、半導体基板11の一方の面11aに複数配置されており、その中の一つは、PLL回路60からのクロック信号が出力される出力パッドである。 A plurality of pads 12 are arranged on one surface 11a of the semiconductor substrate 11, and one of them is an output pad to which a clock signal from the PLL circuit 60 is output.

インダクター13は、パッド12と同じアルミニウム(Al)等の金属配線で形成され、パッド12と同じ半導体基板11の一方の面11aに配置されている。つまり、インダクター13は、上述した複数の配線層よりもベース31に最も近い配線層である第1の配線層に設けられた金属配線により構成されている。そのため、半導体装置10をベース31にFCB実装することで、水晶振動子20の励振電極22と、インダクター13の形成された半導体基板11の一方の面11aと、の間の距離を確保できるので、励振電極22によって遮られるインダクター13の磁界が低減され、インダクター13のQ値を良くすることができる。 The inductor 13 is formed of the same metal wiring as aluminum (Al) as the pad 12, and is arranged on one surface 11a of the same semiconductor substrate 11 as the pad 12. That is, the inductor 13 is composed of metal wiring provided in the first wiring layer, which is the wiring layer closest to the base 31 than the plurality of wiring layers described above. Therefore, by mounting the semiconductor device 10 on the base 31 by FCB, it is possible to secure a distance between the excitation electrode 22 of the crystal oscillator 20 and one surface 11a of the semiconductor substrate 11 on which the inductor 13 is formed. The magnetic field of the inductor 13 blocked by the excitation electrode 22 is reduced, and the Q value of the inductor 13 can be improved.

また、インダクター13の金属配線の厚さは、インダクター13の直列抵抗が小さくなり、Q値が向上する1μm以上10μm以下であり、好ましくは、より膜厚制御がし易く、成膜時間が短い2μm以上6μm以下である。また、インダクター13は、後述するPLL回路60に設けられた電圧制御発振回路63と電気的に接続され、LC発振回路の回路構成を成し、電圧制御発振器(VCO:Voltage controlled oscillator)として発振動作する。 The thickness of the metal wiring of the inductor 13 is 1 μm or more and 10 μm or less, which reduces the series resistance of the inductor 13 and improves the Q value, preferably 2 μm, which makes it easier to control the film thickness and shortens the film formation time. It is 6 μm or less. Further, the inductor 13 is electrically connected to a voltage controlled oscillation circuit 63 provided in the PLL circuit 60, which will be described later, forms a circuit configuration of an LC oscillation circuit, and oscillates as a voltage controlled oscillator (VCO). do.

酸化膜等の絶縁層14は、インダクター13を覆い、且つ、パッド12を露出するように、半導体基板11の一方の面11aに形成されている。
ポリイミド樹脂等の樹脂層15は、絶縁層14の半導体基板11と反対側の面に配置されている。
The insulating layer 14 such as an oxide film is formed on one surface 11a of the semiconductor substrate 11 so as to cover the inductor 13 and expose the pad 12.
The resin layer 15 such as a polyimide resin is arranged on the surface of the insulating layer 14 opposite to the semiconductor substrate 11.

再配置配線16は、パッド12と同数配置されており、パッド12と電気的に接続された第1部分17と、樹脂層15の絶縁層14と反対側の面に配置された第2部分18と、を有している。なお、上述したPLL回路60からのクロック信号が出力されるパッド12の位置に設けられた再配置配線16は、発振回路50の発振信号とPLL回路60のクロック信号との干渉を低減するために、Z方向からの平面視で、発振回路50と重ならない位置に配置されている。また、再配置配線16は、銅(Cu)を主材料とし、バンプ40が接合される面にニッケル(Ni)/パラジウム(Pd)/金(Au)メッキが施されている。 The number of the rearranged wirings 16 is the same as that of the pads 12, and the first portion 17 electrically connected to the pads 12 and the second portion 18 arranged on the surface of the resin layer 15 opposite to the insulating layer 14 are arranged. And have. The rearranged wiring 16 provided at the position of the pad 12 on which the clock signal from the PLL circuit 60 is output is used to reduce the interference between the oscillation signal of the oscillation circuit 50 and the clock signal of the PLL circuit 60. , It is arranged at a position that does not overlap with the oscillation circuit 50 in a plan view from the Z direction. Further, the rearranged wiring 16 is mainly made of copper (Cu), and the surface to which the bump 40 is joined is plated with nickel (Ni) / palladium (Pd) / gold (Au).

半導体装置10は、樹脂層15上に形成された再配置配線16の第2部分18を導電性のバンプ40で接合することで、ベース31上に固定されている。また、半導体装置10のパッド12は、再配置配線16及びバンプ40を介してベース31に設けられた配線29と電気的に接続されている。 The semiconductor device 10 is fixed on the base 31 by joining the second portion 18 of the rearranged wiring 16 formed on the resin layer 15 with the conductive bumps 40. Further, the pad 12 of the semiconductor device 10 is electrically connected to the wiring 29 provided on the base 31 via the rearranged wiring 16 and the bump 40.

本実施形態の発振器1は、バンプ40が接合される再配置配線16の第2部分18が樹脂層15上に形成されているため、半導体装置10をベース31にFCB実装する際の圧力が半導体装置10のパッド12に加わらないため、パッド12の変形や破損を抑制することができる。また、ベース31と半導体装置10との線膨張係数の違いから環境温度の変化によりバンプ40を介して生じる応力やFCB実装時の半導体装置10に加わる応力や衝撃を樹脂層15で吸収することができ、半導体装置10の損傷をし難くすることができる。 In the oscillator 1 of the present embodiment, since the second portion 18 of the rearranged wiring 16 to which the bumps 40 are bonded is formed on the resin layer 15, the pressure when FCB is mounted on the base 31 of the semiconductor device 10 is a semiconductor. Since it does not participate in the pad 12 of the device 10, deformation or breakage of the pad 12 can be suppressed. Further, the resin layer 15 can absorb the stress generated through the bump 40 due to the change in the environmental temperature and the stress and impact applied to the semiconductor device 10 at the time of mounting the FCB due to the difference in the linear expansion coefficient between the base 31 and the semiconductor device 10. It is possible to make the semiconductor device 10 less likely to be damaged.

また、再配置配線16は、図3に示すように、複数設けられており、全ての再配置配線16において、それぞれの第2部分18は、第1部分17より半導体装置10の中心Oに近い位置に配置されている。つまり、第2部分18と半導体装置10の中心Oとの距離W1は、Z方向からの平面視で、第1部分17と半導体装置10の中心Oとの距離W2より小さい。そのため、ベース31とバンプ40を介して接合される位置同士が近くなるため、ベース31と半導体装置10との線膨張係数の違いから環境温度の変化により生じる応力の影響を低減することができる。なお、半導体装置10の中心Oとは、図3に示すように、半導体装置10が矩形の場合、一番離れた2つの角部を結ぶ2本の対角線L1,L2の交点である。また、半導体装置10が矩形でない場合には、半導体装置10の重心を中心Oとする。 Further, as shown in FIG. 3, a plurality of rearranged wirings 16 are provided, and in all the rearranged wirings 16, each second portion 18 is closer to the center O of the semiconductor device 10 than the first portion 17. It is placed in position. That is, the distance W1 between the second portion 18 and the center O of the semiconductor device 10 is smaller than the distance W2 between the first portion 17 and the center O of the semiconductor device 10 in a plan view from the Z direction. Therefore, since the positions where the base 31 and the bump 40 are joined are close to each other, the influence of stress caused by the change in the environmental temperature can be reduced due to the difference in the coefficient of linear expansion between the base 31 and the semiconductor device 10. As shown in FIG. 3, the center O of the semiconductor device 10 is the intersection of two diagonal lines L1 and L2 connecting the two farthest corners when the semiconductor device 10 is rectangular. When the semiconductor device 10 is not rectangular, the center of gravity of the semiconductor device 10 is set as the center O.

また、再配置配線16は、Z方向からの平面視で、インダクター13と重ならない位置に配置される。そのため、再配置配線16とインダクター13との間に生じる寄生容量を低減することができる。 Further, the rearranged wiring 16 is arranged at a position that does not overlap with the inductor 13 in a plan view from the Z direction. Therefore, the parasitic capacitance generated between the rearranged wiring 16 and the inductor 13 can be reduced.

また、図5に示すように、インダクター13を挟むように配置された再配置配線16から等距離W3にある仮想直線L3を規定したときに、インダクター13は、Z方向からの平面視で、仮想直線L3と交差する位置に配置されている。そのため、インダクター13を挟む再配置配線16とインダクター13との間に生じる寄生容量の影響を低減することができる。 Further, as shown in FIG. 5, when a virtual straight line L3 located equidistant W3 from the rearranged wiring 16 arranged so as to sandwich the inductor 13 is defined, the inductor 13 is virtual in a plan view from the Z direction. It is arranged at a position intersecting the straight line L3. Therefore, it is possible to reduce the influence of the parasitic capacitance generated between the rearranged wiring 16 sandwiching the inductor 13 and the inductor 13.

次に、本実施形態の発振器1が備える半導体装置10の回路構成について、図6を参照して説明する。
半導体装置10は、図6に示すように、発振回路50とPLL回路60とを有し、半導体基板11の一方の面11aに設けられた2つのパッド12を介して、発振回路50と水晶振動子20とを電気的に接続し、発振回路50で水晶振動子20を発振させる。発振回路50から出力した基準クロック信号RFCKを、PLL回路60において、1/N分周したフィードバッククロック信号FBCKと同期させることにより、基準クロック信号RFCKのN倍の周波数を持つクロック信号CKQをパッド12から出力する。
Next, the circuit configuration of the semiconductor device 10 included in the oscillator 1 of the present embodiment will be described with reference to FIG.
As shown in FIG. 6, the semiconductor device 10 has an oscillation circuit 50 and a PLL circuit 60, and the oscillation circuit 50 and the crystal vibration are transmitted through two pads 12 provided on one surface 11a of the semiconductor substrate 11. The child 20 is electrically connected, and the crystal oscillator 20 is oscillated by the oscillation circuit 50. By synchronizing the reference clock signal RFCK output from the oscillation circuit 50 with the feedback clock signal FBCK divided by 1 / N in the PLL circuit 60, a clock signal CKQ having a frequency N times that of the reference clock signal RFCK is padded 12 Output from.

発振回路50は、水晶振動子20を発振させて発振信号である基準クロック信号RFCKを生成する。例えば水晶振動子20の発振の周波数をfxtalとした場合に、基準クロック信号RFCKの周波数もfxtalになる。 The oscillation circuit 50 oscillates the crystal oscillator 20 to generate a reference clock signal RFCK which is an oscillation signal. For example, when the oscillation frequency of the crystal oscillator 20 is fxtal, the frequency of the reference clock signal RFCK is also fxtal.

PLL回路60は、基準クロック信号RFCKが入力されるとPLL(Phase Locked Loop)の動作を行う。例えばPLL回路60は、基準クロック信号RFCKの周波数をN倍した周波数のクロック信号CKQを生成する。即ち基準クロック信号RFCKに位相同期した高精度のクロック信号CKQを生成する。PLL回路60は、位相比較回路61と、制御電圧生成回路62と、電圧制御発振回路63と、分周回路64を含む。 The PLL circuit 60 operates in a PLL (Phase Locked Loop) when the reference clock signal RFCK is input. For example, the PLL circuit 60 generates a clock signal CKQ having a frequency obtained by multiplying the frequency of the reference clock signal RFCK by N. That is, a high-precision clock signal CKQ whose phase is synchronized with the reference clock signal RFCK is generated. The PLL circuit 60 includes a phase comparison circuit 61, a control voltage generation circuit 62, a voltage control oscillation circuit 63, and a frequency dividing circuit 64.

位相比較回路61は、基準クロック信号RFCKとフィードバッククロック信号FBCKとの間の位相比較を行う。例えば位相比較回路61は、基準クロック信号RFCKとフィードバッククロック信号FBCKの位相を比較し、基準クロック信号RFCKとフィードバッククロック信号FBCKの位相差に応じた信号CQを位相比較結果の信号として出力する。位相差に応じた信号CQは、例えば位相差に比例したパルス幅のパルス信号である。 The phase comparison circuit 61 performs a phase comparison between the reference clock signal RFCK and the feedback clock signal FBCK. For example, the phase comparison circuit 61 compares the phases of the reference clock signal RFCK and the feedback clock signal FBCK, and outputs a signal CQ corresponding to the phase difference between the reference clock signal RFCK and the feedback clock signal FBCK as a signal of the phase comparison result. The signal CQ corresponding to the phase difference is, for example, a pulse signal having a pulse width proportional to the phase difference.

制御電圧生成回路62は、位相比較回路61での位相比較の結果に基づいて、制御電圧VCを生成する。例えば制御電圧生成回路62は、位相比較回路61からの位相比較結果の信号CQに基づいて、チャージポンプ動作やフィルター処理を行って、電圧制御発振回路63の発振を制御する制御電圧VCを生成する。 The control voltage generation circuit 62 generates a control voltage VC based on the result of the phase comparison in the phase comparison circuit 61. For example, the control voltage generation circuit 62 generates a control voltage VC that controls the oscillation of the voltage control oscillation circuit 63 by performing a charge pump operation or a filter process based on the signal CQ of the phase comparison result from the phase comparison circuit 61. ..

電圧制御発振回路63は、半導体基板11上に形成されたインダクター13及び回路素子とともに形成されたコンデンサーと電気的に接続されているので、LCの共振周波数で発振するLC発振回路であり、制御電圧VCに対応する周波数のクロック信号CKQを生成する。例えば制御電圧生成回路62からの制御電圧VCに基づいて発振動作を行って、クロック信号CKQを生成する。例えば電圧制御発振回路63は、制御電圧VCに応じて変化する周波数のクロック信号CKQを発振動作により生成する。一例としては、電圧制御発振回路63は、バラクターなどの可変容量素子を有し、この可変容量素子の容量が制御電圧VCに基づいて変化することで、電圧制御発振回路63の発振動作により生成される発振信号であるクロック信号CKQの周波数が変化する。 The voltage control oscillation circuit 63 is an LC oscillation circuit that oscillates at the resonance frequency of the LC because it is electrically connected to the inductor 13 formed on the semiconductor substrate 11 and the capacitor formed together with the circuit element, and the control voltage. A clock signal CKQ having a frequency corresponding to VC is generated. For example, the clock signal CKQ is generated by performing an oscillation operation based on the control voltage VC from the control voltage generation circuit 62. For example, the voltage control oscillation circuit 63 generates a clock signal CKQ having a frequency that changes according to the control voltage VC by the oscillation operation. As an example, the voltage control oscillation circuit 63 has a variable capacitance element such as a varicap, and the capacitance of the variable capacitance element changes based on the control voltage VC, so that the voltage control oscillation circuit 63 is generated by the oscillation operation of the voltage control oscillation circuit 63. The frequency of the clock signal CKQ, which is an oscillation signal, changes.

分周回路64は、クロック信号CKQを分周してフィードバッククロック信号FBCKを出力する。例えば分周回路64は、クロック信号CKQの周波数を、分周比データにより設定される分周比で分周した周波数の信号を、フィードバッククロック信号FBCKとして出力する。例えば電圧制御発振回路63の発振の周波数をfvcoとし、分周回路64を分周動作の分周比をNとした場合に、フィードバッククロック信号FBCKの周波数は、fvco/Nになる。なお、Nは、整数であってもよいし、小数部分を含む値であってもよい。 The frequency dividing circuit 64 divides the clock signal CKQ and outputs the feedback clock signal FBCK. For example, the frequency divider circuit 64 outputs a signal having a frequency obtained by dividing the frequency of the clock signal CKQ by the frequency division ratio set by the frequency division ratio data as a feedback clock signal FBCK. For example, when the oscillation frequency of the voltage control oscillation circuit 63 is fvco and the frequency division ratio of the frequency division operation of the frequency division circuit 64 is N, the frequency of the feedback clock signal FBCK is fvco / N. Note that N may be an integer or a value including a decimal part.

2.第2実施形態
次に、第2実施形態に係る電子デバイスとしての発振器1aについて、図7を参照して説明する。
2. Second Embodiment Next, the oscillator 1a as an electronic device according to the second embodiment will be described with reference to FIG. 7.

本実施形態の発振器1aは、第1実施形態の発振器1に比べ、半導体装置10aの再配置配線16aの形状が異なること以外は、第1実施形態の発振器1と同様である。なお、前述した第1実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。 The oscillator 1a of the present embodiment is the same as the oscillator 1 of the first embodiment except that the shape of the rearranged wiring 16a of the semiconductor device 10a is different from that of the oscillator 1 of the first embodiment. The differences from the first embodiment described above will be mainly described, and the same matters will be omitted.

発振器1aは、図7に示すように、パッド12と電気的に接続する再配置配線16aの第1部分17のZ方向の長さが長い、つまり第1部分17の再配置配線16aの厚みが厚い。そのため、パッド12を露出する絶縁層14及び樹脂層15の開口部のエッジにおける再配置配線16aの厚みが厚くなり、エッジにおける再配置配線16aの断線の虞を低減することができる。 As shown in FIG. 7, the oscillator 1a has a long length in the Z direction of the first portion 17 of the rearranged wiring 16a electrically connected to the pad 12, that is, the thickness of the rearranged wiring 16a of the first portion 17 is large. thick. Therefore, the thickness of the rearranged wiring 16a at the edge of the opening of the insulating layer 14 and the resin layer 15 that exposes the pad 12 becomes thicker, and the possibility of disconnection of the rearranged wiring 16a at the edge can be reduced.

このような構成とすることで、再配置配線16aとパッド12との電気的な接続信頼性が向上し、且つ、第1実施形態の発振器1と同様の効果を得ることができる。 With such a configuration, the reliability of the electrical connection between the rearranged wiring 16a and the pad 12 is improved, and the same effect as that of the oscillator 1 of the first embodiment can be obtained.

3.第3実施形態
次に、第3実施形態に係る電子デバイスとしての発振器1,1aを備えている電子機器の一例として、スマートフォン1200を挙げて説明する。なお、以下の説明では、発振器1を適用した構成を例示して説明する。
3. 3. Third Embodiment Next, a smartphone 1200 will be described as an example of an electronic device provided with oscillators 1, 1a as an electronic device according to the third embodiment. In the following description, a configuration to which the oscillator 1 is applied will be illustrated and described.

スマートフォン1200は、図8に示すように、上述した発振器1が組込まれている。スマートフォン1200の制御部1201には、表示部1208の表示画像を制御するための基準クロック等として機能する発振器1が内蔵されている。
このような電子機器は、上述した発振器1を備えていることから、上記実施形態で説明した効果が反映され、性能に優れている。
As shown in FIG. 8, the smartphone 1200 incorporates the oscillator 1 described above. The control unit 1201 of the smartphone 1200 has a built-in oscillator 1 that functions as a reference clock or the like for controlling the display image of the display unit 1208.
Since such an electronic device includes the oscillator 1 described above, the effects described in the above embodiment are reflected and the performance is excellent.

なお、上述した発振器1を備えている電子機器としては、スマートフォン1200以外に、例えば、インクジェットプリンターなどのインクジェット式吐出装置、携帯電話、ラップトップ型やモバイル型のパーソナルコンピューター、テレビ、デジタルスチルカメラ、ビデオカメラ、ビデオテープレコーダー、各種ナビゲーション装置、ページャー、通信機能付も含む電子手帳、電子辞書、電卓、電子ゲーム機器、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、POS端末、魚群探知機、各種測定機器、計器類、フライトシミュレーターなどや電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡などの医療機器が挙げられる。いずれの場合にも、これらの電子機器は、上述した発振器1を備えていることから、上記実施形態で説明した効果が反映され、性能に優れている。 In addition to the smartphone 1200, electronic devices equipped with the above-mentioned oscillator 1 include, for example, an inkjet ejection device such as an inkjet printer, a mobile phone, a laptop-type or mobile-type personal computer, a television, and a digital still camera. Video cameras, video tape recorders, various navigation devices, pagers, electronic organizers including communication functions, electronic dictionaries, calculators, electronic game devices, word processors, workstations, videophones, security TV monitors, electronic binoculars, POS terminals, school of fish Examples include detectors, various measuring devices, instruments, flight simulators, and medical devices such as electronic thermometers, blood pressure monitors, blood glucose meters, electrocardiogram measuring devices, ultrasonic diagnostic devices, and electronic endoscopes. In any case, since these electronic devices include the oscillator 1 described above, the effects described in the above embodiment are reflected and the performance is excellent.

4.第4実施形態
次に、第4実施形態に係る電子デバイスとしての発振器1,1aを備えている移動体の一例として、自動車1500を挙げて説明する。なお、以下の説明では、発振器1を適用した構成を例示して説明する。
4. Fourth Embodiment Next, an automobile 1500 will be described as an example of a mobile body including oscillators 1, 1a as an electronic device according to the fourth embodiment. In the following description, a configuration to which the oscillator 1 is applied will be illustrated and described.

自動車1500は、図9に示すように、上述した発振器1が組込まれている。自動車1500の車体1501には、タイヤ1503を制御する電子制御ユニット1502の基準クロック等として機能する発振器1が搭載されている。また、発振器1は、他にもキーレスエントリー、イモビライザー、カーナビゲーションシステム、カーエアコン、アンチロックブレーキシステム(ABS)、エアバック、タイヤ・プレッシャー・モニタリング・システム(TPMS:Tire Pressure Monitoring System)、エンジンコントロール、自動運転用慣性航法の制御機器、ハイブリッド自動車や電気自動車の電池モニター等の電子制御ユニット(ECU:Electronic Control Unit)に広く適用できる。 As shown in FIG. 9, the automobile 1500 incorporates the oscillator 1 described above. An oscillator 1 that functions as a reference clock or the like of an electronic control unit 1502 that controls a tire 1503 is mounted on a vehicle body 1501 of an automobile 1500. In addition, the oscillator 1 also includes a keyless entry, an immobilizer, a car navigation system, a car air conditioner, an anti-lock braking system (ABS), an airbag, a tire pressure monitoring system (TPMS), and an engine control. It can be widely applied to electronic control units (ECUs) such as control devices for inertial navigation for automatic driving and battery monitors for hybrid vehicles and electric vehicles.

また、移動体に適用される発振器1は、上記の例示の他にも、例えば、二足歩行ロボットや電車などの姿勢制御、ラジコン飛行機、ラジコンヘリコプター、及びドローンなどの遠隔操縦あるいは自律式の飛行体の姿勢制御、農業機械、もしくは建設機械などの姿勢制御において利用することができ、いずれの場合にも、上記実施形態で説明した効果が反映され、性能に優れた移動体を提供することができる。 In addition to the above examples, the oscillator 1 applied to a moving body includes, for example, attitude control of a bipedal walking robot or a train, remote control of a radio-controlled aircraft, a radio-controlled helicopter, and a drone, or autonomous flight. It can be used for posture control of a body, posture control of an agricultural machine, a construction machine, etc. In any case, the effect described in the above embodiment can be reflected, and a moving body having excellent performance can be provided. can.

1,1a…電子デバイスとしての発振器、10…半導体装置、11…半導体基板、11a…面、12…パッド、13…インダクター、14…絶縁層、15…樹脂層、16…再配置配線、17…第1部分、18…第2部分、20…振動素子としての水晶振動子、21…圧電体としての水晶基板、22…励振電極、23…リード電極、24…電極パッド、29…配線、30…パッケージ、31…ベース、32…接合材、33…実装端子、34…第1凹部、35…底面、36…第2凹部、37…底面、38…接続端子、39…リッド、40…バンプ、42…接合部材、50…発振回路、60…PLL回路、61…位相比較回路、62…制御電圧生成回路、63…電圧制御発振回路、64…分周回路、1200…電子機器としてのスマートフォン、1500…移動体としての自動車、L1,L2…対角線、L3…仮想直線、O…中心、S…収容空間、W1,W2,W3…距離。 1,1a ... Oscillator as an electronic device, 10 ... Semiconductor device, 11 ... Semiconductor substrate, 11a ... Surface, 12 ... Pad, 13 ... inductor, 14 ... Insulation layer, 15 ... Resin layer, 16 ... Rearranged wiring, 17 ... 1st part, 18 ... 2nd part, 20 ... Crystal oscillator as a vibrating element, 21 ... Crystal substrate as a piezoelectric body, 22 ... Excitation electrode, 23 ... Lead electrode, 24 ... Electrode pad, 29 ... Wiring, 30 ... Package, 31 ... Base, 32 ... Bonding material, 33 ... Mounting terminal, 34 ... First recess, 35 ... Bottom, 36 ... Second recess, 37 ... Bottom, 38 ... Connection terminal, 39 ... Lid, 40 ... Bump, 42 ... junction member, 50 ... oscillation circuit, 60 ... PLL circuit, 61 ... phase comparison circuit, 62 ... control voltage generation circuit, 63 ... voltage control oscillation circuit, 64 ... frequency division circuit, 1200 ... smartphone as an electronic device, 1500 ... Automobile as a moving body, L1, L2 ... diagonal, L3 ... virtual straight line, O ... center, S ... accommodation space, W1, W2, W3 ... distance.

Claims (11)

パッドを有する半導体装置と、
前記半導体装置が固定され、配線が設けられているベースと、
前記半導体装置の前記パッドと前記ベースの前記配線とを電気的に接続するバンプと、
を備え、
前記半導体装置は、
前記パッドが一方の面に設けられている半導体基板と、
金属配線により形成され、前記半導体基板の前記一方の面に配置されているインダクターと、
前記インダクターを覆い、且つ、前記パッドが露出するように、前記半導体基板の前記一方の面に形成されている絶縁層と、
前記絶縁層の前記半導体基板と反対側の面に配置されている樹脂層と、
前記パッドと電気的に接続された第1部分と、前記樹脂層の前記絶縁層と反対側の面に配置された第2部分と、を有する再配置配線と、
を含み、
前記第2部分と前記ベースの前記配線とが前記バンプにより接合されている、
電子デバイス。
Semiconductor devices with pads and
A base on which the semiconductor device is fixed and wiring is provided, and
A bump that electrically connects the pad of the semiconductor device and the wiring of the base,
With
The semiconductor device is
A semiconductor substrate having the pad on one side and
An inductor formed of metal wiring and arranged on the one side of the semiconductor substrate,
An insulating layer formed on one surface of the semiconductor substrate so as to cover the inductor and expose the pads.
A resin layer arranged on the surface of the insulating layer opposite to the semiconductor substrate, and
A rearranged wiring having a first portion electrically connected to the pad and a second portion of the resin layer arranged on a surface opposite to the insulating layer.
Including
The second portion and the wiring of the base are joined by the bump.
Electronic device.
前記ベースに配置されており、前記半導体装置と電気的に接続されている振動素子をさらに備え、
前記半導体基板に、前記振動素子を発振させる発振回路と、前記発振回路の発振信号を基準信号として動作するPLL回路と、が形成され、
前記PLL回路は、前記インダクターと電気的に接続されている電圧制御発振回路を含んでいる、
請求項1に記載の電子デバイス。
Further comprising a vibrating element located on the base and electrically connected to the semiconductor device.
An oscillating circuit that oscillates the vibrating element and a PLL circuit that operates using the oscillating signal of the oscillating circuit as a reference signal are formed on the semiconductor substrate.
The PLL circuit includes a voltage controlled oscillator circuit that is electrically connected to the inductor.
The electronic device according to claim 1.
複数の前記再配置配線を備え、
各々の前記再配置配線において、前記第2部分と前記半導体装置の中心との距離は、平面視で、前記第1部分と前記半導体装置の前記中心との距離より小さい、
請求項1又は請求項2に記載の電子デバイス。
With multiple said relocation wiring
In each of the rearranged wirings, the distance between the second portion and the center of the semiconductor device is smaller than the distance between the first portion and the center of the semiconductor device in a plan view.
The electronic device according to claim 1 or 2.
前記インダクターを挟むように配置された前記再配置配線から等距離にある仮想直線を規定したとき、
前記インダクターは、平面視で、前記仮想直線と交差する位置に配置されている、
請求項3に記載の電子デバイス。
When a virtual straight line equidistant from the rearranged wiring arranged so as to sandwich the inductor is defined.
The inductor is arranged at a position intersecting the virtual straight line in a plan view.
The electronic device according to claim 3.
前記再配置配線は、平面視で、前記インダクターと重ならない位置に配置される、
請求項1乃至請求項4の何れか一項に記載の電子デバイス。
The rearranged wiring is arranged at a position that does not overlap with the inductor in a plan view.
The electronic device according to any one of claims 1 to 4.
前記インダクターの前記金属配線の厚さは、1μm以上10μm以下である、
請求項1乃至請求項5の何れか一項に記載の電子デバイス。
The thickness of the metal wiring of the inductor is 1 μm or more and 10 μm or less.
The electronic device according to any one of claims 1 to 5.
前記インダクターの前記金属配線の厚さは、2μm以上6μm以下である、
請求項6に記載の電子デバイス。
The thickness of the metal wiring of the inductor is 2 μm or more and 6 μm or less.
The electronic device according to claim 6.
前記振動素子は、圧電体及び励振電極を含み、
前記半導体装置は、前記振動素子と前記ベースとの間に配置され、
前記半導体装置は、複数の配線層を備え、
前記インダクターは、前記ベースに最も近い配線層である第1の配線層に設けられた前記金属配線により形成されている、
請求項2に記載の電子デバイス。
The vibrating element includes a piezoelectric body and an exciting electrode.
The semiconductor device is arranged between the vibrating element and the base.
The semiconductor device includes a plurality of wiring layers and has a plurality of wiring layers.
The inductor is formed of the metal wiring provided in the first wiring layer, which is the wiring layer closest to the base.
The electronic device according to claim 2.
前記パッドは、前記PLL回路からのクロック信号が出力される出力パッドであり、
前記再配置配線は、平面視で、前記発振回路と重ならない位置に設けられている、
請求項2に記載の電子デバイス。
The pad is an output pad that outputs a clock signal from the PLL circuit.
The rearranged wiring is provided at a position that does not overlap with the oscillation circuit in a plan view.
The electronic device according to claim 2.
請求項1乃至請求項9の何れか一項に記載の電子デバイスを備えている、
電子機器。
The electronic device according to any one of claims 1 to 9 is provided.
Electronics.
請求項1乃至請求項9の何れか一項に記載の電子デバイスを備えている、
移動体。
The electronic device according to any one of claims 1 to 9 is provided.
Mobile body.
JP2020040696A 2020-03-10 2020-03-10 Electronic device, electronic apparatus, and mobile body Pending JP2021144974A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020040696A JP2021144974A (en) 2020-03-10 2020-03-10 Electronic device, electronic apparatus, and mobile body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020040696A JP2021144974A (en) 2020-03-10 2020-03-10 Electronic device, electronic apparatus, and mobile body

Publications (1)

Publication Number Publication Date
JP2021144974A true JP2021144974A (en) 2021-09-24

Family

ID=77767101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020040696A Pending JP2021144974A (en) 2020-03-10 2020-03-10 Electronic device, electronic apparatus, and mobile body

Country Status (1)

Country Link
JP (1) JP2021144974A (en)

Similar Documents

Publication Publication Date Title
US9893733B2 (en) Oscillator, electronic apparatus, and moving object
JP7409444B2 (en) Vibration devices, electronic equipment and moving objects
US9577604B2 (en) Electronic component, oscillator, electronic apparatus, and moving object
CN111464133B (en) Oscillator, electronic apparatus, and moving object
US9773713B2 (en) Electronic component, method for manufacturing electronic component, electronic apparatus, and moving object
CN111510101B (en) Oscillator, method for manufacturing oscillator, electronic apparatus, and moving object
JP6724308B2 (en) Oscillation module, vibrating device, electronic equipment, and moving body
JP6946679B2 (en) Vibration devices, oscillators, electronics and mobiles
JP2021144974A (en) Electronic device, electronic apparatus, and mobile body
JP7419877B2 (en) Vibration devices, electronic equipment and moving objects
JP7419748B2 (en) Vibration devices, electronic equipment and moving objects
CN111106799B (en) Oscillator, electronic apparatus, and moving object
CN112448692B (en) Vibration device, electronic apparatus, and moving object
JP7331376B2 (en) Oscillators, electronic devices and moving bodies
CN113746444B (en) Oscillator, electronic apparatus, and moving object
JP6405680B2 (en) Electronic devices, electronic devices, and moving objects
JP2018061078A (en) Package for electronic component, oscillator, electronic apparatus, and mobile body
JP2020137036A (en) Oscillator, electronic apparatus, and moving body
JP6813065B2 (en) Vibration devices, electronics, and mobiles
CN113726309B (en) Integrated circuit, oscillator, electronic apparatus, and moving object
JP2021150699A (en) Vibration device, electronic apparatus, and mobile body
JP2021048487A (en) Thermostatic bath type oscillator, electronic apparatus, and movable body
JP2021168451A (en) Vibration device, electronic apparatus, and movable body
JP2020137023A (en) Oscillator, electronic equipment and mobile object

Legal Events

Date Code Title Description
RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20200826

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210914

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20211102