JP2021136676A - 無線制御システム及び無線制御方法 - Google Patents

Abstract

【課題】 複数の制御信号を無線伝送において、制御タイミングのずれをなくし、低遅延と高速伝送レートを両立させる。【解決手段】 実施形態によれば、第１被制御部と、第２被制御部とを制御可能とし、制御部と、第１シリアル変換部と、第１無線送信部と、第１無線受信部と、第１パラレル変換部とを備える。制御部は、第１被制御部を制御するための第１制御信号と、第２被制御部を制御するための第２制御信号とを生成する。第１シリアル変換部は、第１制御信号と第２制御信号を第１シリアル信号に多重する。第１無線送信部は、第１シリアル信号を第１無線信号により時間的に連続して送信する。第１無線受信部は、第１無線信号を受信する。第１パラレル変換部は、第１無線受信部で受信された第１無線信号に含まれる第１制御信号と第２制御信号とを分離し、第１制御信号を第１被制御部へ出力し、第２制御信号を第２被制御部へ出力する。【選択図】 図１

Description

本発明の実施形態は、無線制御システム及び無線制御方法に関する。

無線制御システムの活用として、例えば、それぞれがモータを駆動するためのパルス幅変調（ＰＷＭ）信号を発生するように構成された１以上の可変周波数ドライブ（ＶＦＤ）を無線で個別に駆動制御することが提案されている。この場合、１つのＶＦＤ内の複数のパワートランジスタをスイッチするための複数の駆動信号をパケット化して無線送信し、１つの受信機で受信して、各パワートランジスタのゲートドライブに出力する手法が一般的である。

しかしながら、上記の手法では、パケットが到達する時間にはばらつきがあるため、同期が必要な複数のゲートそれぞれの駆動信号をパケット伝送して制御することは、スイッチングタイミングにずれが生じて、正常に動作させることができない。

特に、パケット伝送では、フレームを短くして遅延を小さくしようとすると伝送レートが落ち、フレームを長くして伝送レートを保とうとすると遅延が大きくなるため、低遅延と高速伝送レートを両立させることができないという問題が生じる。

特表２０１９−５３６４１７号公報 特開２０１５−２２６２１４号公報

以上のように、従来のパケット伝送による無線制御システムでは、複数の制御信号をパケット伝送し、受信側で各制御対象に分配するため、制御タイミングにずれが生じて、正常に動作させることができず、さらに、低遅延と高速伝送レートを両立させることができないという問題がある。

本実施形態は上記問題に鑑みなされたもので、複数の制御信号を無線伝送しても、制御タイミングのずれを生じることなく、正常に動作させることができ、さらに低遅延と高速伝送レートを両立させることのできる無線制御システム及び無線制御方法を提供することを目的とする。

一実施形態に係る無線制御システムは、第１被制御部と、第２被制御部とを制御可能とするシステムであって、制御部と、第１シリアル変換部と、第１無線送信部と、第１無線受信部と、第１パラレル変換部とを備える。制御部は、前記第１被制御部を制御するための第１制御信号と、前記第２被制御部を制御するための第２制御信号とを生成する。第１シリアル変換部は、前記第１制御信号と前記第２制御信号を第１シリアル信号に多重する。第１無線送信部は、前記第１シリアル信号を第１無線信号により時間的に連続して送信する。第１無線受信部は、前記第１無線信号を受信する。第１パラレル変換部は、前記第１無線受信部で受信された前記第１無線信号に含まれる前記第１制御信号と前記第２制御信号とを分離し、前記第１制御信号を前記第１被制御部へ出力し、前記第２制御信号を前記第２被制御部へ出力する。

第１の実施形態に係る無線制御システムの構成を示すブロック図。 第１の実施形態に係る無線制御システムの処理を示すフローチャート。 第１の実施形態に係る無線制御システムのＰ／Ｓ変換、Ｓ／Ｐ変換を示す概念図。 第１の実施形態に係る無線制御システムの具体例としてモータ駆動装置を制御対象装置とした場合の構成を示すブロック図。 第２の実施形態に係る無線制御システムの構成を示すブロック図。 第３の実施形態に係る無線制御システムの構成を示すブロック図。 第４の実施形態に係る無線制御システムの構成を示すブロック図。 第５の実施形態に係る無線制御システムの構成を示すブロック図。 第６の実施形態に係る無線制御システムの具体例として、モータ駆動装置を制御対象装置とした場合の構成を示すブロック図。

以下、実施の形態について図面を参照して説明する。
（第１の実施形態）
図１は第１の実施形態に係る無線制御システムの構成を示すブロック図である。

図１に示す無線制御システムは、制御対象装置２５の動作を制御するための第１乃至第Ｎ（Ｎは２以上の自然数）被制御部２４１〜２４Ｎを制御可能とする。ここで、制御対象装置２５にはモータやインバータ等の負荷のみならず、ロボットや鉄道車両・列車等をも含むものである。例えば、第１乃至第Ｎ（Ｎは２以上の自然数）被制御部２４１〜２４Ｎは、モータの各相の駆動制御、インバータのスイッチング制御、ロボットの多関節制御、鉄道車両の車両別制御等を行うものである。

図１において、制御部１１は、第１乃至第Ｎ被制御部２４１〜２４Ｎを制御するための第１乃至第Ｎ制御信号を生成してパラレル出力する。第１パラレル／シリアル（Ｐ／Ｓ）変換部１２は、第１乃至第Ｎ制御信号を第１シリアル信号に多重する。この際、第１Ｐ／Ｓ変換部１２は、第１シリアル信号に、第１乃至第Ｎ制御信号に加えて、第１乃至第Ｎ制御信号を分離するための区切りの位置を示す同期信号を多重することもある。第１無線送信部１３は、第１シリアル信号を第１無線信号により時間的に連続して、送信アンテナ１４を通じて送信する。第１無線受信部２２は、受信アンテナ２１を通じて第１無線信号を受信する。第１シリアル／パラレル（Ｓ／Ｐ）変換部２３は、第１無線受信部２２で受信された無線信号に含まれる第１乃至第Ｎ制御信号を分離し、分離された第１乃至第Ｎ制御信号をそれぞれ第１乃至第Ｎ被制御部２４１〜２４Ｎへ出力する。

上記第１無線送信部１３は、第１シリアル信号が有効である第１期間中は、第１無線信号を時間的に連続して送信し続けるものとする。ここで、第１シリアル信号が有効とは、第１Ｐ／Ｓ変換部１２から出力される第１シリアル信号に、少なくとも１以上の被制御部を制御するための信号が含まれることである。

また、上記第１無線送信部１３は、第１乃至第Ｎ被制御部２４１〜２４Ｎそれぞれの制御周期のいずれかの期間は少なくとも、第１無線信号を時間的に連続して送信し続けるものとする。ここで、被制御部の制御周期とは、一度被制御部に対して制御を実施した後、次に被制御部に制御を実施するまでの期間（周期）の長さに対応する期間を規定する期間であって、平均、中央値等の統計的処理により導出されてもよい。例えば、第１乃至第Ｎ被制御部２４１〜２４Ｎそれぞれの制御周期のいずれかの期間は少なくとも、第１シリアル信号が有効である第１期間を含む。

また、第１無線送信部１３は、第１乃至第Ｎ制御信号それぞれによる第１乃至第Ｎ被制御部に対する制御を開始してから終了するまでの期間の少なくともいずれかの期間は、無線信号を時間的に連続して送信し続けるものとする。例えば、第１乃至第Ｎ制御信号それぞれによる第１乃至第Ｎ被制御部に対する制御を開始してから終了するまでの期間それぞれは、第１乃至第Ｎ被制御部２４１〜２４Ｎの制御周期それぞれを含む。

また、上記第１乃至第Ｎ被制御部２４１〜２４Ｎが負荷等の制御対象装置２５の動作の制御に用いられる場合には、第１無線送信部は、少なくとも制御対象装置に対する制御を開始してから終了するまでの期間は、第１無線信号を時間的に連続して送信し続けるものとする。すなわち、第１無線信号を時間的に連続して送信し続けることは、所定期間において、原則、第１無線信号を時間的に連続して送信し続けられればよいのであって、異常検出、メンテナンス等の例外的な用途において一部期間において第１無線信号の送信を停止する期間があってもよい。例えば、少なくとも制御対象装置に対する制御を開始してから終了するまでの期間は、第１乃至第Ｎ被制御部２４１〜２４Ｎに対する制御を開始してから終了するまでの期間の少なくともいずれかの期間を含む。

上記構成において、図２及び図３を参照して処理動作と具体例を説明する。

図２は上記無線制御システムの処理の流れを示すフローチャートで、（ａ）は全体の処理、（ｂ）は制御部１１の処理を示している。また、図３はＰ／Ｓ変換、Ｓ／Ｐ変換における第１乃至第Ｎ制御信号の区切りの位置を示す同期信号Ｓを多重した一例を示している。なお、Ｐ／Ｓ変換の方式によっては、元のビット値が一定の法則にしたがって変換される場合がある。例えば８Ｂ１０Ｂ変換では、８ビットの入力信号に対し、テーブルに基づく変換によって１０ビットを生成し、これをシリアル信号として出力する。この場合、例えば、同期信号Ｓは８ビットの入力信号の一部に挿入してもよい。

上記無線制御システムにおいて、送信側では、図２（ａ）に示すように、第１乃至第Ｎ制御信号を生成してパラレル出力する（ステップＳ１１）。具体的には、図２（ｂ）に示すように、制御開始の指示が与えられると（ステップＳ１１１）、第１乃至第Ｎ制御信号を生成し（ステップＳ１１２）、第１乃至第Ｎ被制御部２４１〜２４Ｎの制御周期に合わせて（ステップＳ１１３）、第１乃至第Ｎ制御信号をパラレル出力し（ステップＳ１１４）、制御終了が指示されるまで制御信号の生成、パラレル出力を繰り返す（ステップＳ１１５）。

続いて、上記無線制御システムの送信側では、第１乃至第Ｎ制御信号を、必要に応じて図３に示すように区切り同期処理（第１乃至第Ｎ制御信号のシリアル先頭に同期信号Ｓを挿入）すると共にパラレル出力される第１乃至第Ｎ制御信号を第１シリアル信号に多重してＰ／Ｓ変換を行い（ステップＳ１２）、第１無線信号で第１シリアル信号を送信する（ステップＳ１３）。受信側では、第１無線信号の第１シリアル信号を受信し（ステップＳ１４）、受信した第１シリアル信号をＳ／Ｐ変換することで、第１シリアル信号から第１乃至第Ｎ制御信号を分離し（ステップＳ１５）、分離された第１乃至第Ｎ制御信号をそれぞれ第１乃至第Ｎ被制御部２４１〜２４Ｎに出力する（ステップＳ１６）。このようにして、第１乃至第Ｎ被制御部２４１〜２４Ｎのそれぞれの制御により、制御対象装置２５を動作させる（ステップＳ１７）。

図４は、上記無線制御システムの具体例として、制御対象装置２５であるモータ駆動装置の制御に適用した場合の構成を示している。ここに示すモータ駆動装置は、三相モータＭに対して、第１相電流をパワートランジスタ（パワー半導体素子）Ｑ１，Ｑ２、第２相電流をパワートランジスタＱ３，Ｑ４、第３相電流をパワートランジスタＱ５，Ｑ６で作成するもので、各パワートランジスタＱ１〜Ｑ６のゲート電極には、ゲートドライバＧ１〜Ｇ６が接続される。ゲートドライバＧ１〜Ｇ６は、それぞれ被制御部２４１〜２４６として、Ｓ／Ｐ変換部２３に接続される。これに対する無線制御システムの送信側では、制御部１１において、ゲートドライバＧ１〜Ｇ６（被制御部２４１〜２４６）それぞれに対する第１乃至第６ゲート制御信号を生成してパラレル出力し、Ｐ／Ｓ変換部１２で第１乃至第６ゲート制御信号を第１シリアル信号に多重し、無線送信部１３から送信アンテナ１４を通じて無線送信する。受信側では、受信アンテナ２１を通じて無線受信部２２で第１シリアル信号を受信し、受信された第１シリアル信号をＳ／Ｐ変換部２３でパラレル信号に変換し、このパラレル信号から第１乃至第６ゲート制御信号を分離して、対応するゲートドライバＧ１〜Ｇ６に出力する。

上記構成によれば、同期が必要な第１乃至第６ゲート制御信号を、同期を維持したままゲートドライバＧ１〜Ｇ６に送ることができるので、パケット伝送のようなスイッチングタイミングにずれを生じることなく、モータＭを正常に動作させることができる。また、低遅延と高速伝送レートを両立させることができるため、モータＭをリアルタイムに遠隔制御することが可能となる。

なお、図４に示す無線制御システムでは、第１乃至第Ｎ制御信号が全てのパワートランジスタを駆動するためのゲート制御信号としたが、一部共通にしたり、他の動作制御（センサ制御等）に利用したりすることも可能である。

なお、ゲートドライバＧ１〜Ｇ６とそれぞれに対応するパワートランジスタＱ１〜Ｑ６を、それぞれ被制御部２４１〜２４６に含めるようにしてもよい。

（第２の実施形態）
図５は、第２の実施形態に係る無線制御システムの構成を示すブロック図である。図５において、図１と同一部分には同一符号を付して示し、ここでは重複する説明を省略する。

図５に示す無線制御システムは、１個以上の被制御部を並列に備える第１系統の被制御ユニット２４Ａ１，２４Ａ２と、同じく被制御部を並列に備える第２系統の被制御ユニット２４Ｂを制御可能とし、受信アンテナ２１Ｂ、第２無線受信部２２Ｂ、第２Ｓ／Ｐ変換部２３Ｂをさらに備える。

制御部１１は、第１系統の被制御ユニット２４Ａ１，２４Ａ２と第２系統の被制御ユニット２４Ｂを制御するための第１ユニット制御信号乃至第３ユニット制御信号を生成する。第１Ｐ／Ｓ変換部１２は、第１ユニット制御信号と第２ユニット制御信号と第３ユニット制御信号を第１シリアル信号に多重する。第１無線送信部１３は、第１シリアル信号を第１無線信号により時間的に連続して第１無線受信部２２Ａと第２無線受信部２２Ｂとに送信する。第１無線受信部２２Ａは、受信アンテナ２１Ａを通じて第１無線信号を受信する。第１Ｓ／Ｐ変換部２３Ａは、第１無線受信部２２Ａで受信された第１無線信号に含まれる第１ユニット制御信号、第２ユニット制御信号を分離して第１系統の被制御ユニット２４Ａ１，２４Ａ２へ出力する。第２無線受信部２２Ｂは、受信アンテナ２１Ｂを通じて第１無線信号を受信する。第２Ｓ／Ｐ変換部２３Ｂは、第２無線受信部２２Ｂで受信された第１無線信号に含まれる第３ユニット制御信号を分離して第２系統の第３被制御ユニット２４Ｂへ出力する。

上記構成によれば、複数の系統別に複数の被制御部または被制御ユニットを同期制御する場合でも、各系統へ制御信号を一つのシリアル信号に多重して、受信側で系統別に制御信号を分離出力することができ、被制御部または被制御ユニットの個別制御を、同期を維持したまま低遅延、高速伝送レートで正常に動作させることができる。

（第３の実施形態）
図６は、第３の実施形態に係る無線制御システムの構成を示すブロック図である。図６において、図１及び図５と同一部分には同一符号を付して示し、ここでは重複する説明を省略する。
図６に示す無線制御システムは、第２系統において、被制御ユニット２４Ｂ１，２４Ｂ２を制御可能とする。

送信側において、制御部１１は、被制御ユニット２４Ｂ１，２４Ｂ２を制御するための、第３ユニット制御信号とは異なる第４ユニット制御信号を生成する。第１Ｐ／Ｓ変換部１２は、第１ユニット制御信号と第２ユニット制御信号と第３ユニット制御信号と第４ユニット制御信号とを第１シリアル信号に多重する。受信側において、第２Ｓ／Ｐ変換部２２Ｂは、第２無線受信部２１Ｂで受信された第１無線信号に含まれる第３ユニット制御信号と第４ユニット制御信号とを分離し、第３ユニット制御信号を被制御ユニット２４Ｂ１へ出力し、第４ユニット制御信号を被制御ユニット２４Ｂ２へ出力する。

上記構成によれば、同じ系統で複数の被制御ユニットを別々に同期制御する場合でも、各系統内のユニット制御信号を一つのシリアル信号に多重して、受信側において、系統内でユニット制御信号を分離出力することができ、被制御ユニットの個別制御を、同期を維持したまま低遅延、高速伝送レートで正常に動作させることができる。

（第４の実施形態）
図７は、第４の実施形態に係る無線制御システムの構成を示すブロック図である。図７において、図１及び図５、図６と同一部分には同一符号を付して示し、ここでは重複する説明を省略する。
図７に示す無線制御システムは、第３ユニット制御信号により、第２系統の被制御ユニット２４Ｂ１，２４Ｂ２を共通に制御するものである。すなわち、送信側において、制御部１１は、被制御ユニット２４Ｂ１，２４Ｂ２を共通に制御するための第３ユニット制御信号を生成する。第１Ｐ／Ｓ変換部１２は、第１ユニット制御信号と第２ユニット制御信号と第３ユニット制御信号を第１シリアル信号に多重する。受信側において、第２Ｓ／Ｐ変換部２２Ｂは、第２無線受信部２１Ｂで受信された第１無線信号に含まれる第３ユニット制御信号を分離し、第３ユニット制御信号を被制御ユニット２４Ｂ１，２４Ｂ２の双方へ出力する。

上記構成によれば、同じ系統で複数の被制御ユニットを共通に同期制御する場合でも、系統内の共通ユニット制御信号を一つのシリアル信号に多重して、受信側で系統内の被制御ユニットへ共通のユニット制御信号を分配出力することができ、共通に動作する被制御ユニットの個別制御を、同期を維持したまま低遅延、高速伝送レートで正常に動作させることができる。

（第５の実施形態）
図８は、第５の実施形態に係る無線制御システムの構成を示すブロック図である。図８において、図１及び図５乃至図７と同一部分には同一符号を付して示し、ここでは重複する説明を省略する。
図８に示す無線制御システムは、第１系統のユニット制御信号と第２系統のユニット制御信号を別々の無線信号で送信するものである。

図８において、送信側では、制御部１１からパラレル出力される第１系統の第１ユニット制御信号及び第２ユニット制御信号は、第１Ｐ／Ｓ変換部１２Ａで第１シリアル信号に多重されて、第１無線送信部１３Ａから、第１送信アンテナ１４Ａを通じて、第１無線信号により時間的に連続して送信される。また、制御部１１からパラレル出力される第２系統の第３ユニット制御信号及び第４ユニット制御信号は、第２Ｐ／Ｓ変換部１２Ｂで第１シリアル信号と同期した第２シリアル信号に多重されて、第２無線送信部１３Ｂから、第２送信アンテナ１４Ｂを通じて、第２無線信号により時間的に連続して送信される。

受信側では、第１無線受信部２２Ａは、第１受信アンテナ２１Ａを通じて第１無線信号を受信して第１シリアル信号を取得する。第１Ｓ／Ｐ変換部２３Ａは、第１シリアル信号から第１ユニット制御信号、第２ユニット制御信号を分離して、それぞれ被制御ユニット１２Ａ１，１２Ａ２へ出力する。一方、第２無線受信部２２Ｂは、第２受信アンテナ２１Ｂを通じて第２無線信号を受信して第２シリアル信号を取得する。第２Ｓ／Ｐ変換部２３Ｂは、第２シリアル信号から第３ユニット制御信号、第４ユニット制御信号を分離して、それぞれ被制御ユニット１２Ｂ１，１２Ｂ２へ出力する。

上記構成において、第１無線送信部１３Ａが第１無線信号を送信する第１周波数帯と、第２無線送信部１３Ｂが第２無線信号を送信する第２周波数帯とは異なるものとする。これにより、第１無線信号と第２無線信号との混信による伝送誤りを防止することができる。

上記構成によれば、１つのＰ／Ｓ変換部の入力制御信号数が限られている場合でも、１つのＰ／Ｓ変換部の入力制御信号数を超えた制御信号による複数の被制御部の同期制御が可能となる。

また、受信側の第１系統と第２系統が物理的に離れていて、１つの無線送信部では伝送不可の場合でも、無線送信部を２つとし、それぞれを第１系統と第２系統に対応させることで、複数系統の同期制御が可能となる。

（第６の実施形態）
図９は、第６の実施形態に係る無線制御システムの具体例として、モータ駆動装置を制御対象装置とした場合の構成を示すブロック図である。図９において、図１乃至図８と同一部分には同一符号を付して示し、ここでは重複する説明を省略する。

図４に示した具体例では、送信側で第１シリアル信号に多重された第１乃至第６ゲート制御信号を第１無線信号で送信し、受信側で第１無線信号を受信して第１シリアル信号を取得し、この第１シリアル信号をパラレル信号に変換して第１乃至第６ゲート制御信号を分離するようにした。これに対して、図９に示す具体例では、第２の実施形態のように、受信側を第１系統と第２系統に分けて、第１無線信号を第１系統の受信アンテナ２１Ａ及び無線受信部２２Ａで受信して第１シリアル信号を取得し、この第１シリアル信号をＳ／Ｐ変換部２３Ａでパラレル信号に変換して第１、第３、第５ゲート制御信号を分離して、それぞれ第１、第３、第５ゲートトライバＧ１，Ｇ３，Ｇ５に出力する。また、第１無線信号を第２系統の受信アンテナ２１Ｂ及び無線受信部２２Ｂで受信して第１シリアル信号を取得し、この第１シリアル信号をＳ／Ｐ変換部２３Ｂでパラレル信号に変換して第２、第４、第６ゲート制御信号を分離、それぞれ第２、第４、第６ゲートトライバＧ２，Ｇ４，Ｇ６に出力する。この構成によっても、各パワートランジスタＱ１〜Ｑ６の同期制御が可能である。

また、図９に示す構成において、第５の実施形態のように、送信側と受信側をそれぞれ２系統に分けて、送信側で第１、第３、第５ゲート制御信号を第１シリアル信号に多重して第１無線信号で送信し、第２、第４、第６ゲート制御信号を第２シリアル信号に多重して第２無線信号で送信し、受信側では、第１系統の受信アンテナ２１Ａ、無線受信部２２Ａ、Ｓ／Ｐ変換部２３Ａで、第１無線信号を受信して第１シリアル信号を取得し、第１シリアル信号から第１、第３、第５ゲート制御信号を分離して、それぞれ第１、第３、第５ゲートトライバＧ１，Ｇ３，Ｇ５に出力する。また、第２系統の受信アンテナ２１Ｂ、無線受信部２２Ｂ、Ｓ／Ｐ変換部２３Ｂで、第２無線信号を受信して第２シリアル信号を取得し、第２シリアル信号から第２、第４、第６ゲート制御信号を分離して、それぞれ第２、第４、第６ゲートトライバＧ２，Ｇ４，Ｇ６に出力する。この構成によっても、各パワートランジスタＱ１〜Ｑ６の同期制御が可能である。

また、上記の具体例では、個々のゲート制御信号を２系統で処理したが、さらに多数の系統で処理してもよく、ゲート制御信号の全てに対応する系統で処理するようにしてもよい。

また、上記の各実施形態では、被制御部によって１つの制御対象装置の動作を制御するものとして説明したが、複数の制御対象装置の動作を任意の被制御部が対応して制御するようにしてもよい。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

１１…制御部、１２，１２Ａ，１２Ｂ…パラレル／シリアル（Ｐ／Ｓ）変換部、１３，１３Ａ，１３Ｂ…無線送信部、１４，１４Ａ，１４Ｂ…送信アンテナ、２１，２１Ａ，２１Ｂ…受信アンテナ、２２，２２Ａ，２２Ｂ…無線受信部、２３，２３Ａ，２３Ｂ…シリアル／パラレル（Ｓ／Ｐ）変換部、２４１〜２４Ｎ…被制御部、２５…制御対象装置。

Claims (20)

1. 第１被制御部と、第２被制御部とを制御可能とする無線制御システムであって、
   前記第１被制御部を制御するための第１制御信号と、前記第２被制御部を制御するための第２制御信号とを生成する制御部と、
   前記第１制御信号と前記第２制御信号を第１シリアル信号に多重する第１シリアル変換部と、
   前記第１シリアル信号を第１無線信号により時間的に連続して送信する第１無線送信部と、
   前記第１無線信号を受信する第１無線受信部と、
   前記第１無線受信部で受信された前記第１無線信号に含まれる前記第１制御信号と前記第２制御信号とを分離し、前記第１制御信号を前記第１被制御部へ出力し、前記第２制御信号を前記第２被制御部へ出力する第１パラレル変換部と、
   を具備する無線制御システム。
2. 前記第１無線送信部は、前記第１シリアル信号が有効である第１期間中は、前記第１無線信号を時間的に連続して送信し続ける、請求項１に記載の無線制御システム。
3. 前記第１無線送信部は、前記第１被制御部の第１制御周期又は前記第２被制御部の第２制御周期のどちらか一方の期間は少なくとも、前記第１無線信号を時間的に連続して送信し続ける、請求項１または請求項２に記載の無線制御システム。
4. 前記第１無線送信部は、前記第１制御信号による前記第１被制御部に対する制御を開始してから終了するまでの期間と、前記第２制御信号による前記第２被制御部に対する制御を開始してから終了するまでの期間の少なくともどちらか一方の期間は、前記第１無線信号を時間的に連続して送信し続ける、請求項１乃至請求項３のいずれか１項に記載の無線制御システム。
5. 前記第１被制御部と前記第２被制御部は、制御対象装置の動作の制御に用いられるものであって、
   前記第１無線送信部は、少なくとも前記制御対象装置に対する制御を開始してから終了するまでの期間は、前記第１無線信号を時間的に連続して送信し続ける、請求項１乃至請求項４のいずれか１項に記載の無線制御システム。
6. 前記無線制御システムは、第２無線受信部と第２パラレル変換部とをさらに備え、
   前記第１無線送信部は、前記第１シリアル信号を前記第１無線信号により時間的に連続して前記第１無線受信部と前記第２無線受信部とに送信し、
   前記第１パラレル変換部は、前記第１無線受信部で受信された前記第１無線信号に含まれる前記第１制御信号を分離して前記第１被制御部へ出力し、
   前記第２無線受信部は、前記第１無線信号を受信し、
   前記第２パラレル変換部は、前記第２無線受信部で受信された前記第１無線信号に含まれる前記第２制御信号を分離して前記第２被制御部へ出力する、請求項１乃至請求項５のいずれか１項に記載の無線制御システム。
7. 前記無線制御システムは、第３被制御部をさらに制御可能であって、
   第２無線受信部と第２パラレル変換部とをさらに備え、
   前記制御部は、前記第３被制御部を制御するための第３制御信号をさらに生成し、
   前記第１シリアル変換部は、前記第１制御信号と前記第２制御信号と前記第３制御信号を前記第１シリアル信号に多重し、
   前記第１無線送信部は、前記第１シリアル信号を前記第１無線信号により時間的に連続して前記第１無線受信部と前記第２無線受信部とに送信し、
   前記第２無線受信部は、前記第１無線信号を受信し、
   前記第２パラレル変換部は、前記第２無線受信部で受信された前記第１無線信号に含まれる前記第３制御信号を分離して前記第３被制御部へ出力する、請求項１乃至請求項５のいずれか１項に記載の無線制御システム。
8. 前記無線制御システムは、第４被制御部をさらに制御可能であって、
   前記制御部は、前記第４被制御部を制御するための、前記第３制御信号とは異なる第４制御信号をさらに生成し、
   前記第１シリアル変換部は、前記第１制御信号と前記第２制御信号と前記第３制御信号と前記第４制御信号とを前記第１シリアル信号に多重し、
   前記第２パラレル変換部は、前記第２無線受信部で受信された前記第１無線信号に含まれる前記第３制御信号と前記第４制御信号とを分離し、前記第３制御信号を前記第３被制御部へ出力し、前記第４制御信号を前記第４被制御部へ出力する、請求項７に記載の無線制御システム。
9. 前記無線制御システムは、第４被制御部をさらに制御可能であって、
   前記第３制御信号は、前記第３被制御部と前記第４被制御部とを制御するためのものであって、
   前記第２パラレル変換部は、前記第２無線受信部で受信された前記第１無線信号に含まれる前記第３制御信号を分離し、前記第３制御信号を前記第３被制御部へ出力し、前記第３制御信号を前記第４被制御部へ出力する、請求項７に記載の無線制御システム。
10. 前記無線制御システムは、第５被制御部と第６被制御部とをさらに制御可能であって、
    第２シリアル変換部、第２無線送信部、第３無線受信部、第３パラレル変換部をさらに備え、
    前記制御部は、前記第５被制御部を制御するための第５制御信号と前記第６被制御部を制御するための第６制御信号とをさらに生成し、
    前記第２シリアル変換部は、前記第５制御信号と前記第６制御信号とを前記第１シリアル信号と同期した第２シリアル信号に多重し、
    前記第２無線送信部は、前記第２シリアル信号を第２無線信号により時間的に連続して送信し、
    前記第３無線受信部は、前記第２無線信号を受信し、
    前記第３パラレル変換部は、前記第３無線受信部で受信された前記第２無線信号に含まれる前記第５制御信号と前記第６制御信号とを分離し、前記第５制御信号を前記第５被制御部へ出力し、前記第６制御信号を前記第６被制御部へ出力する、請求項１乃至請求項９のいずれか１項に記載の無線制御システム。
11. 前記第１無線送信部が前記第１無線信号を送信する第１周波数帯と前記第２無線送信部が前記第２無線信号を送信する第２周波数帯とは相違する、請求項１０に記載の無線制御システム。
12. 前記第１被制御部と前記第２被制御部とは、互いに同期して動作する電子部品である、請求項１乃至請求項１１のいずれか１項に記載の無線制御システム。
13. 前記無線制御システムは、前記第１被制御部と前記第２被制御部とにより動作の制御を受ける制御対象装置をさらに備える、請求項１乃至請求項１２のいずれか１項に記載の無線制御システム。
14. 前記第１シリアル変換部は、前記第１シリアル信号に、前記第１制御信号と前記第２制御信号とに加えて、前記第１制御信号と前記第２制御信号とを分離するための両制御信号の区切りの位置を示す同期信号を多重する、請求項１乃至請求項１３のいずれか１項に記載の無線制御システム。
15. 前記第１制御信号及び前記第２制御信号の少なくとも一方は、パワー半導体素子を駆動するためのゲート信号を生成するための信号を含み、
    前記第１被制御部及び前記第２被制御部の少なくとも一方は、前記パワー半導体素子の駆動部又は前記パワー半導体素子を含む、請求項１乃至請求項１４のいずれか１項に記載の無線制御システム。
16. 第１被制御部と、第２被制御部とを制御可能とする無線制御方法であって、
    前記第１被制御部を制御するための第１制御信号と、前記第２被制御部を制御するための第２制御信号とを生成し、
    前記第１制御信号と前記第２制御信号を第１シリアル信号に多重し、
    前記第１シリアル信号を第１無線信号により時間的に連続して送信し、
    前記第１無線信号を受信し、
    前記受信された前記第１無線信号に含まれる前記第１制御信号と前記第２制御信号とを分離し、前記第１制御信号を前記第１被制御部へ出力し、前記第２制御信号を前記第２被制御部へ出力する、
    無線制御方法。
17. 前記第１無線信号の送信は、前記第１シリアル信号が有効である第１期間中は、前記第１無線信号を時間的に連続して送信し続ける、請求項１６に記載の無線制御方法。
18. 前記第１無線信号の送信は、前記第１被制御部の第１制御周期又は前記第２被制御部の第２制御周期のどちらか一方の期間は少なくとも、前記第１無線信号を時間的に連続して送信し続ける、請求項１６または請求項１７に記載の無線制御方法。
19. 前記第１無線信号の送信は、前記第１制御信号による前記第１被制御部に対する制御を開始してから終了するまでの期間と、前記第２制御信号による前記第２被制御部に対する制御を開始してから終了するまでの期間の少なくともどちらか一方の期間は、前記第１無線信号を時間的に連続して送信し続ける、請求項１６乃至請求項１８のいずれか１項に記載の無線制御方法。
20. 前記第１被制御部と前記第２被制御部は、制御対象装置の動作の制御に用いられるものであって、
    前記第１無線信号の送信は、少なくとも前記制御対象装置に対する制御を開始してから終了するまでの期間は、前記第１無線信号を時間的に連続して送信し続ける、請求項１６乃至請求項１９のいずれか１項に記載の無線制御方法。

Images