JP2021135419A - 表示装置 - Google Patents

Abstract

【課題】画像品位が低下することを抑制できる液晶表示装置を提供する。【解決手段】液晶表示装置１は、行列状に配置された複数の画素ＰＸと、各列の画素ＰＸに接続された複数の映像線ＳＬと、各行の画素ＰＸに接続された複数の走査線ＧＬと、列方向に延び、走査線ＧＬに接続される複数の走査引出線ＶＧと、映像線駆動回路５と、走査線駆動回路６とを備える。走査線駆動回路６は、走査線ＧＬと接続された走査引出線ＶＧに対して、当該走査線ＧＬに接続された画素ＰＸを一定期間だけ選択するパルスを供給することを、複数の走査引出線ＶＧに対して順に繰り返す。映像線駆動回路５は、複数の映像線ＳＬに映像電圧を供給し、所定の画素ＰＸに接続された映像線ＳＬに対しては、所定の画素ＰＸを選択するパルスの終了タイミングにおいて、供給すべき映像電圧である設定電圧Ｖｓｅｔに対して所定電圧だけ補正された補正後映像電圧Ｖｃｏｒを供給する。【選択図】図２

Description

本開示は、表示装置に関する。

液晶表示装置等の表示装置は、低消費電力で画像を表示することができるため、テレビ又はモニタ等の画像表示装置として利用されている。また、液晶表示装置の液晶パネルの額縁領域には、複数の走査線にゲート信号を供給する走査線駆動回路と、複数の映像線に映像信号を供給する映像線駆動回路とが実装される。

一般的に、走査線駆動回路と映像線駆動回路とは液晶パネルの額縁領域の異なる辺に設けられるが、特許文献１には、狭額縁化等を目的として、走査線駆動回路と映像線駆動回路とを額縁領域の同じ辺に設ける技術が開示されている。

特開２００３−５８０７５号公報

走査線駆動回路と映像線駆動回路とを額縁領域の同じ辺に設けると、走査線が延びる方向の延長上に走査線駆動回路が存在しなくなるので、走査線を行方向に沿って額縁領域にまで引き延ばしたとしても、走査線を走査線駆動回路に接続することができない。

そこで、特許文献１では、走査線と走査線駆動回路とを接続するために、中継配線として、走査線と直交する方向に延びる走査引出線を別途形成して、走査引出線を介して走査線と走査線駆動回路とを接続している。

この場合、走査引出線は、映像線と同じ方向に延び、列方向に隣り合う画素間に走査引出線と映像線とが並ぶ場合など、走査引出線と映像線とが近接する場合が生じる。この結果、走査引出線と映像線との寄生容量により、画素の電位が変動する場合が生じ、画像品位が低下する問題がある。

本開示は、このような課題を解決するためになされたものであり、走査線に交差する走査引出線と映像線とが同じ方向に延びていても、画像品位が低下することを抑制できる表示装置を提供することを目的とする。

上記目的を達成するために、本開示に係る液晶表示装置の一態様は、行列状に配置された複数の画素と、前記複数の画素を構成する各列の画素に接続された複数の映像線と、前記複数の画素を構成する各行の画素に接続された複数の走査線と、前記複数の画素の列方向に延び、前記複数の走査線との複数の交差部のうちの少なくとも１箇所で前記走査線に接続された複数の走査引出線と、前記複数の映像線に映像電圧を供給する映像線駆動回路と、前記複数の走査線のうちの少なくとも１つの走査線と接続された前記走査引出線に対して、当該走査線に接続された画素を一定期間だけ選択するパルスを供給することを、前記複数の走査引出線に対して順に繰り返す走査線駆動回路とを備え、前記映像線駆動回路は、前記複数の画素のうちの所定の画素に接続された前記映像線に対しては、前記所定の画素を選択するパルスの終了タイミングにおいて、供給すべき映像電圧に対して所定電圧だけ補正された補正後映像電圧を供給する。

本開示に係る液晶表示装置によれば、走査線に交差する走査引出線と映像線とが同じ方向に延びていても、画像品位が低下することを抑制できる。

図１は、実施の形態に係る液晶表示装置の概略構成を模式的に示す図である。 図２は、実施の形態に係る液晶表示装置に用いられる液晶パネルの画素回路等を示す図である。 図３は、比較動作例１における走査引出線及び映像線の電圧変化並びに画素電位の変化を示すタイミングチャートである。 図４は、実施の形態に係る液晶表示装置の動作例１における走査引出線及び映像線の電圧変化並びに画素電位の変化を示すタイミングチャートである。 図５は、比較動作例２における走査引出線及び映像線の電圧変化並びに画素電位の変化を示すタイミングチャートである。 図６は、実施の形態に係る液晶表示装置の動作例２における走査引出線及び映像線の電圧変化並びに画素電位の変化を示すタイミングチャートである。

以下、本開示の実施の形態について説明する。なお、以下に説明する実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、及び、構成要素の配置位置や接続形態などは、一例であって本開示を限定する主旨ではない。

各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺等は必ずしも一致していない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。

また、本明細書において、平行または直交などの要素間の関係性を示す用語、および、要素の形状を示す用語、同一、および、均一などの用語、並びに、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。

（実施の形態）
まず、本実施の形態に係る液晶表示装置１の概略構成について、図１及び図２を用いて説明する。図１は、本実施の形態に係る液晶表示装置１の概略構成を模式的に示す図である。図２は、液晶表示装置１に用いられる液晶パネル２の画素回路等を模式的に示す図である。

図１及び図２に示すように、液晶表示装置１は、２次元状、具体的には行列状に配列された複数の画素ＰＸ、複数の映像線ＳＬ、複数の走査線ＧＬ及び複数の走査引出線ＶＧが設けられた液晶パネル２を備える。つまり、液晶表示装置１は、液晶パネル２に設けられた複数の画素ＰＸと、複数の映像線ＳＬと、複数の走査線ＧＬと、複数の走査引出線ＶＧとを備える。液晶表示装置１は、さらに、制御回路４と、映像線駆動回路５と、走査線駆動回路６とを備える。液晶表示装置１は、静止画像又は動画像の画像（映像）を表示する表示装置の一例である。なお、図示しないが、液晶表示装置１は、液晶パネル２の背面側に配置されたバックライトを備える。液晶パネル２には、バックライトから出射した光が入射する。

なお、映像線ＳＬはソース線、ドレイン線又はデータ線とも呼ばれ、走査線ＧＬはゲート線とも呼ばれ、走査引出線ＶＧは、ゲート引出線とも呼ばれる。また、映像線駆動回路５はソースドライバ、ドレインドライバ又はデータドライバとも呼ばれ、走査線駆動回路６は、ゲートドライバとも呼ばれる。

液晶パネル２は、例えば、カラー画像を表示する表示パネルである。液晶パネル２は、一対の透明基板間に液晶層が設けられた液晶セルと、液晶セルを挟む一対の偏光板とを含む。一対の透明基板の一方は、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）及び配線等が形成されたＴＦＴ基板（例えば、複数のＴＦＴが行列状に配列されたアクティブマトリクス基板）であり、一対の透明基板の他方は、Ｒ（赤）、Ｇ（緑）及びＢ（青）のそれぞれのカラーフィルタ（ＣＦ）が形成されたＣＦ基板である。なお、液晶パネル２の駆動方式は、例えばＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式又はＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式等の横電界方式であるが、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式又はＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）方式等であってもよい。

液晶パネル２は、画像表示領域２ａ（アクティブ領域）と、画像表示領域２ａを囲む額縁領域２ｂとを有する。画像表示領域２ａには、カラー画像又はモノクロ画像が表示される。

画像表示領域２ａは、画像が表示される表示領域（有効領域）であり、例えば、行方向と行方向に交差する列方向とに配列された複数の画素ＰＸによって構成されている。つまり、複数の画素ＰＸは、行列状に配列されている。以下では、複数の画素ＰＸの行方向を、単に行方向と称する場合があり、複数の画素ＰＸの列方向を、単に列方向と称する場合がある。本実施の形態において、行方向と列方向とは直交している。

額縁領域２ｂは、液晶パネル２の周辺領域であって、平面視で画像表示領域２ａの外側に位置する領域である。また、額縁領域２ｂは、画像が表示されない非表示領域（無効領域）である。本実施の形態において、液晶パネル２の平面視形状は、矩形状である。したがって、画像表示領域２ａの平面視形状は、矩形状であり、額縁領域２ｂの平面視形状は、矩形枠状である。

また、液晶パネル２には、複数の画素ＰＸの列方向に延び、複数の画素ＰＸそれぞれに接続された複数の映像線ＳＬ、及び、複数の画素ＰＸの行方向に延び、複数の画素ＰＸそれぞれに接続された複数の走査線ＧＬが設けられている。

液晶パネル２には、さらに、複数の走査線ＧＬのそれぞれに接続された複数の走査引出線ＶＧ、及び、複数の走査線ＧＬに接続されていないダミー走査引出線ＤＧ（ダミーゲート引出線）が設けられている。複数の走査引出線ＶＧ及び複数のダミー走査引出線ＤＧは、複数の画素ＰＸの列方向に延びている。したがって、複数の走査引出線ＶＧ及び複数のダミー走査引出線ＤＧは、複数の映像線ＳＬと同じ方向に延びているとともに、複数の走査線ＧＬと直交している。

複数の画素ＰＸのそれぞれには、トランジスタ１０、画素電極２０、及び、画素電極２０に対向する共通電極３０が設けられている。

各画素ＰＸに設けられたトランジスタ１０は、薄膜トランジスタであり、ゲート電極１０Ｇ、ソース電極１０Ｓ及びドレイン電極１０Ｄを有する。ＴＦＴは、例えば、アモルファスシリコン膜に形成されたＮチャネルのＴＦＴであり、ＴＦＴには、ソース電極１０Ｓ及びドレイン電極１０Ｄそれぞれに接続されるソース領域及びドレイン領域として、Ｎ型の不純物領域が形成されている。以下では、ＴＦＴとして、ＮチャネルのＴＦＴを用いる例について説明する。なお、ＴＦＴは、ＰチャネルのＴＦＴであってもよい。

画素電極２０は、複数の画素ＰＸのそれぞれに設けられている。画素電極２０は、複数の画素ＰＸのそれぞれにおいて、当該画素ＰＸに対応するトランジスタ１０を介して当該画素ＰＸに対応する映像線ＳＬ及び走査線ＧＬと接続されている。具体的には、画素電極２０は、トランジスタ１０のソース電極１０Ｓに接続されている。画素電極２０は、例えば、ストライプ状の複数本のライン電極を有する。一例として、画素電極２０は、櫛歯状の電極又は複数のスリットが形成された電極である。

共通電極３０は、画素電極２０に対向する対向電極である。共通電極３０は、画素電極２０と同様に複数の画素ＰＸのそれぞれに設けられていてもよいが、複数の画素ＰＸにわたって設けられていてもよい。共通電極３０は、例えば、画像表示領域２ａの全ての画素ＰＸにわたって設けられた、全ての画素ＰＸに共通する１つの平面状の電極である。共通電極３０のそれぞれには、同一の共通電圧（Ｖｃｏｍ）が印加される。

複数の映像線ＳＬのそれぞれは、行方向に隣り合う２つの画素ＰＸの境界部ごとに設けられている。また、複数の走査線ＧＬのそれぞれは、列方向に隣り合う２つの画素ＰＸの境界部ごとに設けられている。つまり、複数の画素ＰＸは、複数の映像線ＳＬと複数の走査線ＧＬとによって区画されている。また、複数の走査引出線ＶＧ又は複数のダミー走査引出線ＤＧが、行方向に隣り合う２つの画素ＰＸの境界部ごとに設けられている。そのため、複数の映像線ＳＬと複数の走査引出線ＶＧ又は複数のダミー走査引出線ＤＧとは、同じ行方向に隣り合う２つの画素ＰＸの境界部に設けられている。

図示されている例では、列方向に隣り合う２つの画素ＰＸの境界部ごとに、１つの走査線ＧＬが設けられており、行方向に隣り合う２つの画素ＰＸの境界部ごとに、１つの映像線ＳＬと１つの走査引出線ＶＧ又は１つのダミー走査引出線ＤＧとが設けられている。

複数の映像線ＳＬと、複数の走査線ＧＬと、複数の走査引出線ＶＧ又は複数のダミー走査引出線ＤＧとは、絶縁膜を介して互いに異なる層に形成される。本実施の形態において、図２では説明の便宜上、平面視で平行に並んで配置されているが、複数の映像線ＳＬと複数の走査引出線ＶＧ又は複数のダミー走査引出線ＤＧとは、平面視で絶縁膜を介して重畳していてもよい。

複数の映像線ＳＬのそれぞれは、複数の画素ＰＸのそれぞれにおけるトランジスタ１０に映像信号（データ信号）を供給する。複数の映像線ＳＬのそれぞれは、画像表示領域２ａ内において、行方向に隣り合う２つの画素ＰＸの境界部に設けられている。具体的には、各映像線ＳＬは、行方向に隣り合う２つの画素列の間に設けられている。

複数の映像線ＳＬのそれぞれは、複数の画素ＰＸのそれぞれに接続されている。つまり、複数の映像線ＳＬは、複数の画素ＰＸを構成する各列の画素ＰＸに接続されている。図示されている例では、各映像線ＳＬは、各映像線ＳＬと隣接する１つの列を構成する全ての画素ＰＸに接続されている。具体的には、各映像線ＳＬは、列方向に配列された複数の画素ＰＸのそれぞれのトランジスタ１０と接続されている。つまり、各映像線ＳＬは、各画素ＰＸにおいて、１つのトランジスタ１０と接続されている。より具体的には、各映像線ＳＬは、各トランジスタ１０のドレイン電極１０Ｄと接続されている。

行方向に延びる複数の走査線ＧＬのそれぞれは、複数の画素ＰＸのそれぞれにおけるトランジスタ１０にゲート信号を供給する。複数の走査線ＧＬのそれぞれは、画像表示領域２ａ内において、列方向に隣り合う２つの画素ＰＸの境界部に設けられている。具体的には、各走査線ＧＬは、列方向に隣り合う２つの画素行の間に設けられている。

複数の走査線ＧＬは、複数の画素ＰＸのそれぞれに接続されている。つまり、複数の走査線ＧＬは、複数の画素ＰＸを構成する各行の画素ＰＸに接続されている。図示されている例では、各走査線ＧＬは、各走査線ＧＬと隣接する１つの行を構成する全ての画素ＰＸに接続されている。具体的には、各走査線ＧＬは、行方向に配列された複数の画素ＰＸのそれぞれのトランジスタ１０と接続されている。つまり、各走査線ＧＬは、各画素ＰＸにおいて、１つのトランジスタ１０と接続されている。より具体的には、各走査線ＧＬは、各トランジスタ１０のゲート電極１０Ｇと接続されている。

複数の走査引出線ＶＧ及び複数のダミー走査引出線ＤＧのそれぞれは、映像線ＳＬと同様に、画像表示領域２ａ内において、行方向に隣り合う２つの画素ＰＸの境界部に設けられている。具体的には、各走査引出線ＶＧ及び各ダミー走査引出線ＤＧは、行方向に隣り合う２つの画素列の間に設けられている。

複数の走査引出線ＶＧ及び複数のダミー走査引出線ＤＧは、複数の走査線ＧＬと直交している。本実施の形態において、複数の走査引出線ＶＧ及び複数のダミー走査引出線ＤＧと、複数の走査線ＧＬとは、絶縁膜を介して立体交差している。

複数の走査引出線ＶＧのそれぞれは、走査線駆動回路６から出力されるゲート信号を、当該走査引出線ＶＧに接続された走査線ＧＬに供給する。つまり、各走査引出線ＶＧは、走査線駆動回路６から出力されるゲート信号を走査線ＧＬに供給するための中継配線である。ゲート信号は、複数の走査線ＧＬのうちの少なくとも１つの走査線ＧＬに接続された画素ＰＸを一定期間だけ選択する電圧のパルスである。複数の走査引出線ＶＧは、複数の走査線ＧＬと複数の走査引出線ＶＧとの複数の交差部のうちの少なくとも１箇所で走査線ＧＬと接続されている。つまり、複数の走査線ＧＬのそれぞれは、１つ以上の走査引出線ＶＧと電気的に接続されている。具体的には、複数の走査線ＧＬと複数の走査引出線ＶＧとは、画像表示領域２ａ内における複数の走査線ＧＬと複数の走査引出線ＶＧとの複数の立体交差部のうちの少なくとも１箇所において、コンタクトホールを介して接続されている。図２において、走査線ＧＬと走査引出線ＶＧとの交点に黒丸が付されている部分がコンタクトホールが形成されている箇所である。

例えば、１つの走査線ＧＬと１つの走査引出線ＶＧとは、１箇所で接続されている。したがって、各走査線ＧＬは、１箇所のコンタクトホールにおいて１つの走査引出線ＶＧに接続されている。なお、１つの走査線ＧＬが２つ以上の走査引出線ＶＧに接続されていてもよい。この場合、１つの走査線ＧＬは、複数箇所のコンタクトホールにおいて２つ以上の走査引出線ＶＧに接続される。また、２つ以上の走査線ＧＬが、１つの走査引出線ＶＧに接続されていてもよい。

このように、本実施の形態における液晶表示装置１では、走査線駆動回路６から出力されるゲート信号用の配線として、行方向に延びる横走査線である走査線ＧＬと列方向に延びる縦走査線である走査引出線ＶＧとが設けられている。

また、複数のダミー走査引出線ＤＧのそれぞれは、走査線ＧＬと立体交差しているが、走査線ＧＬには接続されていない。したがって、各ダミー走査引出線ＤＧには、ゲート信号が供給されない。なお、ダミー走査引出線ＤＧには、共通電圧（Ｖｃｏｍ）等の所定の電圧が印加されていてもよいし、所定の電圧が印加されなくてもよい。つまり、ダミー走査引出線ＤＧは、フローティングであってもよい。

以上のような液晶パネル２は、一般的な液晶パネル製造プロセスを用いて製造することができる。

図１に示すように、液晶表示装置１は、入力された映像信号に応じた画像を表示するために、映像線駆動回路５及び走査線駆動回路６を備える。映像線駆動回路５及び走査線駆動回路６は、例えばドライバＩＣ（ＩＣパッケージ）である。

映像線駆動回路５及び走査線駆動回路６は、液晶パネル２の額縁領域２ｂに実装される。具体的には、映像線駆動回路５及び走査線駆動回路６は、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）方式又はＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式によって液晶表示装置１の端部に実装される。

映像線駆動回路５及び走査線駆動回路６をＣＯＦ方式によって実装する場合、ＦＦＣ（Ｆｌｅｘｉｂｌｅ Ｆｌａｔ Ｃａｂｌｅ）又はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃａｂｌｅ）等のフレキシブル配線基板に走査線駆動回路６又は映像線駆動回路５が実装された異方性導電性フィルム（ＡＣＦ；Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）からなるＣＯＦを、熱圧着によって液晶パネル２の端部に設けられた電極端子に接続する。

一方、映像線駆動回路５及び走査線駆動回路６をＣＯＧ方式によって実装する場合、液晶パネル２のアクティブマトリクス基板に映像線駆動回路５及び走査線駆動回路６を直接実装する。

なお、映像線駆動回路５及び走査線駆動回路６の両方をＣＯＦ方式又はＣＯＧ方式によって実装することに限らず、映像線駆動回路５及び走査線駆動回路６の一方をＣＯＦ方式で実装し、他方をＣＯＧ方式によって実装してもよい。

図２に示すように、映像線駆動回路５は、映像線ＳＬに電気的に接続されている。映像線駆動回路５は、走査線駆動回路６による走査線ＧＬの選択に合わせて、制御回路４から入力される映像信号に応じた電圧である映像電圧を複数の映像線ＳＬに供給する。

走査線駆動回路６は、走査線ＧＬに電気的に接続されている。本実施の形態において、走査線駆動回路６は、走査引出線ＶＧを介して走査線ＧＬと電気的に接続されている。走査線駆動回路６は、制御回路４から入力されるタイミング信号に応じて映像信号を書き込む画素ＰＸを選択し、選択した画素ＰＸのトランジスタ１０をオンする電圧（ゲートオン電圧；Ｖｇｏｎ）のパルスをゲート信号として走査線ＧＬに供給する。これにより、選択された画素ＰＸの画素電極２０には、トランジスタ１０を介して映像電圧が供給される。トランジスタ１０がＮチャネルのＴＦＴである場合、ゲート信号は、プラスの電圧のパルスである。

映像線駆動回路５及び走査線駆動回路６は、額縁領域２ｂにおける一対の辺のうちの一方に実装されている。つまり、映像線駆動回路５及び走査線駆動回路６は、額縁領域２ｂの同じ辺に設けられている。

具体的には、映像線駆動回路５及び走査線駆動回路６は、液晶パネル２の列方向における端部に実装される。なお、映像線駆動回路５及び走査線駆動回路６の実装箇所はこれに限るものではなく、映像線駆動回路５及び走査線駆動回路６が、額縁領域２ｂの異なる辺に実装されていてもよい。

制御回路４は、ＣＰＵ等の演算処理回路と、ＲＯＭやＲＡＭ等のメモリとにより実現される回路である。制御回路４には、液晶表示装置１に表示するための映像データが入力される。映像データには、同期信号が含まれていてもよい。制御回路４は、ＣＰＵがメモリに格納されたプログラムを読み出して実行することにより各種の処理を実行する。具体的には、制御回路４は、外部のシステム（図示せず）から入力された映像データに対して色調整等の各種の画像信号処理を行って各画素ＰＸの階調値を示す映像信号と、各画素ＰＸに映像信号を書き込むタイミングを示すタイミング信号とを生成するタイミングコントローラ等を含む。制御回路４は、映像信号を映像線駆動回路５に出力するとともにタイミング信号を走査線駆動回路６に出力する。

また、制御回路４には、例えば、複数の画素ＰＸの配置情報が記憶されている。制御回路４は、複数の画素ＰＸのうちの所定の画素ＰＸと配置情報とを関連付ける。そして、制御回路４は、映像信号の生成において、入力された映像データに対して、所定の画素ＰＸに供給すべき映像電圧（映像データに基づく階調値）に対して所定電圧だけ補正された補正後映像電圧を供給するように、階調値を補正する。映像データの補正は、タイミングコントローラによって行われてもよく、タイミングコントローラとは別の演算処理回路によって行われてもよい。所定の画素ＰＸ及び所定電圧の詳細については後述する。

次に、液晶表示装置１の動作について説明する。

液晶表示装置１が画像表示駆動を行う際、走査線駆動回路６からのゲートオン電圧のパルスが走査引出線ＶＧを介して走査線ＧＬに供給される。これにより、選択された画素ＰＸのトランジスタ１０がオンし、このトランジスタ１０に接続された映像線ＳＬから映像電圧が画素電極２０に供給される。そして、画素電極２０に供給された映像電圧と共通電極３０に供給された共通電圧との差（つまり、画素電位）により液晶層に電界が生じる。この電界により各画素ＰＸにおける液晶層の液晶分子の配向状態が変化し、液晶表示装置１を通過するバックライトの光の透過率が画素ＰＸごとに制御される。これにより、各画素ＰＸの輝度が制御され、液晶パネル２の画像表示領域２ａに所望の画像が表示される。

また、液晶表示装置１が画像表示駆動を行う際、走査線駆動回路６は、複数の走査線ＧＬのうち少なくとも１つの走査線ＧＬと接続された少なくとも１つの走査引出線ＶＧに対して、当該走査線ＧＬに接続された画素ＰＸを一定期間だけ選択するパルスを供給することを、複数の走査引出線ＶＧに対して順に繰り返す。当該走査線ＧＬに接続された画素ＰＸを選択するパルスは、画素ＰＸのトランジスタ１０をオンするための、当該走査線ＧＬに供給されるパルスである。当該走査線ＧＬに接続された画素ＰＸを選択する期間は、例えば、供給期間を一水平期間（１Ｈ期間）である。

例えば、走査線駆動回路６は、液晶パネル２の列方向の端部側からの順で各走査線ＧＬに接続された画素ＰＸを一定期間だけ選択するパルスを供給することを、各走査線ＧＬに接続された走査引出線ＶＧに対して行う。なお、選択するパルスを供給する画素ＰＸに接続された走査線ＧＬの順は、１フレーム期間内に各走査線ＧＬに接続された画素ＰＸに供給されれば液晶パネル２の列方向の端部側からの順でなくてもよい。例えば、走査線駆動回路６は、液晶パネル２の列方向における奇数番目の走査線ＧＬに接続された画素ＰＸに順にパルスを供給した後に、偶数番目の走査線ＧＬに接続された画素ＰＸに順にパルスを供給してもよい。

また、液晶表示装置１が画像表示駆動を行う際、映像線駆動回路５は、複数の画素ＰＸのうち所定の画素ＰＸに接続された映像線ＳＬ対しては、走査線駆動回路６による所定の画素ＰＸを選択するパルスの終了タイミングにおいて、供給すべき映像電圧に対して所定電圧だけ補正された補正後映像電圧を供給する。供給すべき映像電圧は、制御回路４によって生成される映像信号において、画素ＰＸを、入力された映像データに基づく階調値にする電圧である。所定の画素ＰＸは、当該所定の画素ＰＸと行方向に隣り合う画素ＰＸ及び当該所定の画素ＰＸの間に、当該所定の画素ＰＸに接続された映像線ＳＬと複数の走査引出線ＶＧのいずれかの走査引出線ＶＧとがいずれも位置する関係となる画素である。さらに、当該所定の画素ＰＸは、当該走査引出線ＶＧに供給されるパルスの影響により、当該所定の画素ＰＸに供給される当該映像線ＳＬからの映像電圧が変動する関係となる画素である。また、所定電圧は、当該所定の画素ＰＸに供給される当該映像線ＳＬからの映像電圧の変動を打ち消す電圧である。

次に、液晶表示装置１の動作例として、所定の画素ＰＸに電圧を供給する動作について説明する。

最初に、所定の画素ＰＸが、図２に示される複数の画素ＰＸのうちの１つであって、複数の走査線ＧＬのうちの走査線ＧＬ１及び複数の映像線ＳＬのうちの映像線ＳＬ１に接続された画素ＰＸ１である場合について説明する。

画素ＰＸ１は、画素ＰＸ１に接続された走査線ＧＬ１に接続された複数の走査引出線ＶＧのうちの走査引出線ＶＧ１と、画素ＰＸ１に接続された映像線ＳＬ１とがいずれも、画素ＰＸ１と行方向に隣り合う画素ＰＸ０及び画素ＰＸ１の間に位置する関係となる画素である。走査引出線ＶＧ１と映像線ＳＬ１とは、近接して並走する位置関係である。具体的に、走査引出線ＶＧ１と映像線ＳＬ１とは、例えば、平面視で行方向に並んで近接する位置関係、又は、平面視で重畳する位置関係である。なお、走査線ＧＬ１は第１走査線の一例であり、走査引出線ＶＧ１は、第１走査引出線の一例である。

まず、本開示に至る知見となった、液晶表示装置１の比較動作例１について説明する。比較動作例１では、映像線駆動回路５の供給する電圧が、供給すべき映像電圧のままである、つまり映像電圧が補正されない場合について説明する。図３は、比較動作例１における走査引出線ＶＧ１及び映像線ＳＬ１の電圧変化並びに画素ＰＸ１の画素電位の変化を示すタイミングチャートである。図３の（ａ）には、映像線ＳＬ１の電圧として、映像線駆動回路５が映像線ＳＬ１に供給する映像電圧Ｖｓ１ｓｕｐが実線で示されており、実際の映像線ＳＬ１の映像電圧Ｖｓ１ｒｅａｌが点線で示されている。また、図３の（ａ）には、走査引出線ＶＧ１の電圧Ｖｇ１が一点鎖線で示されている。図３の（ｂ）には、画素ＰＸ１の画素電位Ｖｐ１が示されている。これらは、以下の図４の説明においても同様である。

まず、時刻ｔ１において、図３の（ａ）に示すように、走査線駆動回路６は走査引出線ＶＧ１へのパルスの供給を開始し、走査引出線ＶＧ１の電圧Ｖｇ１がゲートオフ電圧Ｖｇｏｆｆからゲートオン電圧Ｖｇｏｎに立ち上がる。これにより、走査引出線ＶＧ１に接続された走査線ＧＬ１を介して、画素ＰＸ１のゲート電極１０Ｇにゲートオン電圧Ｖｇｏｎが供給され、画素ＰＸ１のトランジスタ１０がオンする。この際、映像線ＳＬ１には、映像線駆動回路５から映像電圧Ｖｓ１ｓｕｐとして、供給すべき映像電圧である設定電圧Ｖｓｅｔが供給されており、映像線ＳＬ１の実際の映像電圧Ｖｓ１ｒｅａｌも設定電圧Ｖｓｅｔである。これにより、画素ＰＸ１のトランジスタ１０に接続された映像線ＳＬ１から映像電圧Ｖｓ１ｒｅａｌとして設定電圧Ｖｓｅｔが画素ＰＸ１の画素電極２０に供給される。その結果、図３の（ｂ）に示すように、画素ＰＸ１の画素電位Ｖｐ１が変化し、一定時間経過後、目標の画素電位である共通電圧Ｖｃｏｍと設定電圧Ｖｓｅｔとの差の電位になる。

次に、時刻ｔ１から例えば１Ｈ期間経過後の時刻ｔ２において、図３の（ａ）に示すように、走査線駆動回路６は走査引出線ＶＧ１へのパルスの供給を終了し、走査引出線ＶＧ１の電圧Ｖｇ１がゲートオン電圧Ｖｇｏｎからゲートオフ電圧Ｖｇｏｆｆに立ち下がる。これにより、走査引出線ＶＧ１に接続された走査線ＧＬ１を介して、画素ＰＸ１のゲート電極１０Ｇにゲートオフ電圧Ｖｇｏｆｆが供給され、画素ＰＸ１のトランジスタ１０がオフする。ここで、画素ＰＸ１に接続された映像線ＳＬ１と、走査引出線ＶＧ１とが近接して並走する位置関係であるため、映像線ＳＬ１と走査引出線ＶＧ１との寄生容量によって、映像線ＳＬ１の映像電圧Ｖｓ１ｒｅａｌが変動する。具体的には、映像線ＳＬ１の映像電圧Ｖｓ１ｒｅａｌは、走査引出線ＶＧ１の電圧Ｖｇ１の立ち下がりの影響で、映像線駆動回路５から供給されている映像電圧Ｖｓ１ｓｕｐつまり設定電圧Ｖｓｅｔよりも一時的に低くなるように変動する。

その結果、図３の（ｂ）に示すように、画素電位Ｖｐ１が変動し、共通電圧Ｖｃｏｍと設定電圧Ｖｓｅｔとの差の電位よりも低くなる。また、時刻ｔ２のタイミングにおいて、画素ＰＸ１のトランジスタ１０がオフされるため、共通電圧Ｖｃｏｍと設定電圧Ｖｓｅｔとの差の電位よりも低くなった画素電位Ｖｐ１が、時刻ｔ２以降も保持される。画素ＰＸ１の画素電位Ｖｐ１が、目標の画素電位から変動した状態で保持されるため、表示不良の原因となる。

上述の比較動作例１における画素ＰＸ１と同様の現象が、図２に示される密度の高いドットを付した画素ＰＸについても生じる。そのため、映像線駆動回路５の供給する映像電圧が補正されない場合には、液晶パネル２において、斜め方向に筋が入るような表示不良が発生しやすい。このように、本発明者らは、所定の画素ＰＸにおいて、所定の画素ＰＸに接続された走査引出線ＶＧと所定の画素ＰＸに接続された映像線ＳＬとが近接して並走する場合に、当該走査引出線ＶＧに供給されるパルスの影響で、画素電位が変動することを見出した。

本実施の形態に係る液晶表示装置１では、このような表示不良の発生が抑制され、画像品位の低下を抑制できる。以下、このような液晶表示装置１の動作例１について説明する。動作例１では、映像線駆動回路５は、画素ＰＸ１に接続された映像線ＳＬ１に対しては、画素ＰＸ１を選択するパルスの終了タイミングにおいて、供給すべき映像電圧に対して所定電圧だけ補正された補正後映像電圧を供給する。図４は、液晶表示装置１の動作例１における走査引出線ＶＧ１及び映像線ＳＬ１の電圧変化並びに画素ＰＸ１の画素電位の変化を示すタイミングチャートである。

まず、時刻ｔ３において、図４の（ａ）に示すように、走査線駆動回路６は走査引出線ＶＧ１へのパルスの供給を開始し、走査引出線ＶＧ１の電圧Ｖｇ１がゲートオフ電圧Ｖｇｏｆｆからゲートオン電圧Ｖｇｏｎに立ち上がる。これにより、走査引出線ＶＧ１に接続された走査線ＧＬ１を介して、画素ＰＸ１のゲート電極１０Ｇにゲートオン電圧Ｖｇｏｎが供給され、画素ＰＸ１のトランジスタ１０がオンする。この際、映像線ＳＬ１には、映像線駆動回路５から映像電圧Ｖｓ１ｓｕｐとして、供給すべき映像電圧である設定電圧Ｖｓｅｔが供給されており、映像線ＳＬ１の実際の映像電圧Ｖｓ１ｒｅａｌも設定電圧Ｖｓｅｔである。これにより、画素ＰＸ１のトランジスタ１０に接続された映像線ＳＬ１から映像電圧Ｖｓ１ｒｅａｌとして設定電圧Ｖｓｅｔが画素ＰＸ１の画素電極２０に供給される。その結果、図４の（ｂ）に示すように、画素ＰＸ１の画素電位Ｖｐ１が変化し、目標の画素電位である共通電圧Ｖｃｏｍと設定電圧Ｖｓｅｔとの差の電位に近づいていく。

次に、時刻ｔ３の後、画素ＰＸ１のトランジスタ１０がオフされる前の時刻ｔ４において、図４の（ａ）に示すように、映像線駆動回路５は、映像線ＳＬ１に供給する映像電圧Ｖｓ１ｓｕｐを、設定電圧Ｖｓｅｔから、設定電圧Ｖｓｅｔに対して所定電圧Ｖｄだけ補正された補正後映像電圧Ｖｃｏｒに変更する。本動作例において、所定電圧Ｖｄは、設定電圧Ｖｓｅｔを上げるように補正する電圧である。これにより、映像線ＳＬ１の実際の映像電圧Ｖｓ１ｒｅａｌも補正後映像電圧Ｖｃｏｒになる。この際、画素ＰＸ１のトランジスタ１０はオンのままであるため、図４の（ｂ）に示すように、画素ＰＸ１の画素電位Ｖｐ１は、目標の画素電位である共通電圧Ｖｃｏｍと設定電圧Ｖｓｅｔとの差の電位よりも高くなる。

次に、時刻ｔ３から例えば１Ｈ期間経過後の時刻ｔ５において、図４の（ａ）に示すように、走査線駆動回路６は走査引出線ＶＧ１へのパルスの供給を終了し、走査引出線ＶＧ１の電圧Ｖｇ１がゲートオン電圧Ｖｇｏｎからゲートオフ電圧Ｖｇｏｆｆに立ち下がる。つまり、走査引出線ＶＧ１へ供給されるパルスの終了は立ち下がりである。これにより、走査引出線ＶＧ１に接続された走査線ＧＬ１を介して、画素ＰＸ１のゲート電極１０Ｇにゲートオフ電圧Ｖｇｏｆｆが供給され、画素ＰＸ１のトランジスタ１０がオフする。ここで、画素ＰＸ１に接続された映像線ＳＬ１と、走査引出線ＶＧ１とが近接して並走する位置関係であるため、映像線ＳＬ１と走査引出線ＶＧ１との寄生容量によって、映像線ＳＬ１の映像電圧Ｖｓ１ｒｅａｌが変動する。また、映像線駆動回路５は、画素ＰＸ１を選択するパルスの終了タイミング（時刻ｔ５）において、映像線ＳＬ１に映像電圧Ｖｓ１ｓｕｐとして補正後映像電圧Ｖｃｏｒを供給している。そのため、映像線ＳＬ１の映像電圧Ｖｓ１ｒｅａｌは、走査引出線ＶＧ１の電圧Ｖｇ１の立ち下りの影響で、補正後映像電圧Ｖｃｏｒよりも一時的に低くなるように変動する。つまり、比較動作例１とは異なり、映像線ＳＬ１の映像電圧Ｖｓ１ｒｅａｌが、設定電圧Ｖｓｅｔに近づくように変動する。

その結果、図４の（ｂ）に示すように、画素ＰＸ１の画素電位Ｖｐ１は変動して低くなり、目標の画素電位である共通電圧Ｖｃｏｍと設定電圧Ｖｓｅｔとの差の電位に近づく。図示している例では、画素電位Ｖｐ１は、共通電圧Ｖｃｏｍと設定電圧Ｖｓｅｔとの差の電位になる。また、時刻ｔ５のタイミングにおいて、画素ＰＸ１のトランジスタ１０がオフされるため、共通電圧Ｖｃｏｍと設定電圧Ｖｓｅｔとの差の電位である画素電位Ｖｐ１が、時刻ｔ５以降も保持される。このように、液晶表示装置１は、走査引出線ＶＧ１に供給されるパルスの終了が電圧の立ち下がりである場合、設定電圧Ｖｓｅｔを上げるように補正する所定電圧Ｖｄで補正する。よって、画素ＰＸ１を選択するパルスの終了タイミングでの、画素電位Ｖｐ１における目標の画素電位からの変動を効果的に抑制することができる。

次に、時刻ｔ５に画素ＰＸ１のトランジスタ１０がオフされた後、例えば、画素ＰＸ１の次に選択される画素ＰＸの選択が終了するまでの時刻ｔ６において、図４の（ａ）に示すように、映像線駆動回路５は、映像線ＳＬ１に供給する映像電圧Ｖｓ１ｓｕｐを、補正後映像電圧Ｖｃｏｒから設定電圧Ｖｓｅｔに変更する。これにより、映像線ＳＬ１の実際の映像電圧Ｖｓ１ｒｅａｌも設定電圧Ｖｓｅｔに変化する。この際、画素ＰＸ１のトランジスタ１０がオフされているため、図４の（ｂ）に示すように、画素ＰＸ１の画素電位Ｖｐ１は、映像線ＳＬ１の映像電圧Ｖｓ１ｒｅａｌの変化の影響を受けず、変動しない。つまり、画素ＰＸ１の画素電位Ｖｐ１は、目標の画素電位である共通電圧Ｖｃｏｍと設定電圧Ｖｓｅｔとの差の電位のままである。なお、映像線駆動回路５が映像線ＳＬ１に供給する映像電圧Ｖｓ１ｓｕｐを、補正後映像電圧Ｖｃｏｒから設定電圧Ｖｓｅｔに変更するタイミングは、画素ＰＸ１の次に選択される画素ＰＸの画素電位に影響が出ないタイミング、である。例えば、当該タイミングは、画素ＰＸ１を選択するパルスの終了タイミングから０．５Ｈ期間以内であってもよい。

以上のように、動作例１において、映像線ＳＬ１と走査引出線ＶＧ１とが重畳する位置関係の画素である画素ＰＸ１では、走査引出線ＶＧ１に供給されるパルスの終了（パルスの立ち下がり）の影響で、映像線ＳＬ１の実際の映像電圧Ｖｓ１ｒｅａｌが変動する。また、映像線駆動回路５は、画素ＰＸ１に接続された映像線ＳＬ１に対しては、画素ＰＸ１を選択するパルスの終了タイミング（時刻ｔ５）において、設定電圧Ｖｓｅｔに対して所定電圧Ｖｄだけ補正された補正後映像電圧Ｖｃｏｒを供給する。所定電圧Ｖｄは、映像電圧Ｖｓ１ｒｅａｌの変動を打ち消す、具体的には、設定電圧Ｖｓｅｔを上げるように補正する電圧である。つまり、映像線ＳＬ１に設定電圧Ｖｓｅｔよりも高い補正後映像電圧Ｖｃｏｒが供給されている。これにより、画素ＰＸ１を選択するパルスの終了タイミングにおいて、映像線ＳＬ１の実際の映像電圧Ｖｓ１ｒｅａｌは、設定電圧Ｖｓｅｔよりも低くなることが抑制される。そのため、画素ＰＸ１を選択するパルスの終了タイミングにおいて、比較動作例１と比べて、画素ＰＸ１の画素電位Ｖｐ１が、目標の画素電位である共通電圧Ｖｃｏｍと設定電圧Ｖｓｅｔとの差の電位よりも低い電位で保持されることが抑制される。よって、比較動作例１のような表示不良の発生を抑え、液晶表示装置１の画像品位の低下を抑制できる。

また、図２に示される密度の高いドットを付した画素ＰＸについても、画素ＰＸ１と同様の動作が行われることにより、表示不良の発生を抑えることができる。

補正に用いられる所定電圧Ｖｄは、走査引出線ＶＧ１に供給されるパルスの終了の影響で、変動する映像電圧Ｖｓ１ｒａｌ又は画素電位Ｖｐ１の変動の大きさに応じて設定される。例えば、映像電圧Ｖｓ１ｒａｌ又は画素電位Ｖｐ１の変動を測定する。また、輝度計等を用いて、画素ＰＸ１の輝度を測定し、測定された輝度と制御したい輝度とのずれから、画素電位Ｖｐ１の変動を特定してもよい。また、走査引出線ＶＧ１、映像線ＳＬ１及び走査引出線ＶＧ１と映像線ＳＬ１との間の絶縁膜の材料及び形状、並びに、映像線ＳＬ１及び走査引出線ＶＧ１に供給される電圧等の設計値から、映像電圧Ｖｓ１ｒａｌ又は画素電位Ｖｐ１の変動をシミュレートしてもよい。測定、特定又はシミュレートされた映像電圧Ｖｓ１ｒａｌ又は画素電位Ｖｐ１の変動の大きさから、変動を打ち消す大きさの所定電圧Ｖｄを決定する。

次に、所定の画素ＰＸが、図２に示される複数の画素ＰＸのうちの１つであって、複数の走査線ＧＬのうちの走査線ＧＬ１及び複数の映像線ＳＬのうちの映像線ＳＬ２に接続された画素ＰＸ２である場合について説明する。

画素ＰＸ２は、画素ＰＸ２に接続された走査線ＧＬ１の次に走査線駆動回路６によってパルスが供給される複数の走査線ＧＬのうちの走査線ＧＬ２に接続された複数の走査引出線ＶＧ２のうちの走査引出線ＶＧ２と、画素ＰＸ２に接続された映像線ＳＬ２とがいずれも、画素ＰＸ２と行方向に隣り合う画素ＰＸ１及び画素ＰＸ２の間に位置する関係となる画素である。走査引出線ＶＧ２と映像線ＳＬ２とは、近接して並走する位置関係である。具体的に、走査引出線ＶＧ２と映像線ＳＬ２とは、平面視で行方向に並んで近接する位置関係、又は、平面視で重畳する位置関係である。なお、走査線ＧＬ２は第２走査線の一例であり、走査引出線ＶＧ２は、第２走査引出線の一例である。

まず、本開示に至る知見となった、液晶表示装置１の比較動作例２について説明する。比較動作例２では、映像線駆動回路５の供給する電圧が、供給すべき映像電圧のままである、つまり映像電圧が補正されない場合について説明する。図５は、比較動作例２における走査引出線ＶＧ１、走査引出線ＶＧ２及び映像線ＳＬ２の電圧変化並びに画素ＰＸ２の画素電位の変化を示すタイミングチャートである。図５の（ａ）には、映像線ＳＬ２の電圧として、映像線駆動回路５が映像線ＳＬ２に供給する映像電圧Ｖｓ２ｓｕｐが実線で示されており、実際の映像線ＳＬ２の映像電圧Ｖｓ２ｒｅａｌが点線で示されている。また、図５の（ａ）には、走査引出線ＶＧ１の電圧Ｖｇ１が一点鎖線で示されている。図５の（ｂ）には、画素ＰＸ２の画素電位Ｖｐ２が示されている。図５の（ｃ）には、走査引出線ＶＧ２の電圧Ｖｇ２が示されている。これらは、以下の図６の説明においても同様である。

まず、時刻ｔ７において、図５の（ａ）に示すように、走査線駆動回路６は走査引出線ＶＧ１へのパルスの供給を開始し、走査引出線ＶＧ１の電圧Ｖｇ１がゲートオフ電圧Ｖｇｏｆｆからゲートオン電圧Ｖｇｏｎに立ち上がる。これにより、走査引出線ＶＧ１に接続された走査線ＧＬ１を介して、画素ＰＸ２のゲート電極１０Ｇにゲートオン電圧Ｖｇｏｎが供給され、画素ＰＸ２のトランジスタ１０がオンする。この際、映像線ＳＬ２には、映像線駆動回路５から映像電圧Ｖｓ２ｓｕｐとして、供給すべき映像電圧である設定電圧Ｖｓｅｔが供給されており、映像線ＳＬ２の実際の映像電圧Ｖｓ２ｒｅａｌも設定電圧Ｖｓｅｔである。これにより、画素ＰＸ２のトランジスタ１０に接続された映像線ＳＬ２から映像電圧Ｖｓ２ｒｅａｌとして設定電圧Ｖｓｅｔが画素ＰＸ２の画素電極２０に供給される。その結果、図５の（ｂ）に示すように、画素ＰＸ２の画素電位Ｖｐ２が変化し、目標の画素電位である共通電圧Ｖｃｏｍと設定電圧Ｖｓｅｔとの差の電位になる。

次に、時刻ｔ７から例えば１Ｈ期間経過後の時刻ｔ８において、図５の（ａ）に示すように、走査線駆動回路６は走査引出線ＶＧ１へのパルスの供給を終了し、走査引出線ＶＧ１の電圧Ｖｇ１がゲートオン電圧Ｖｇｏｎからゲートオフ電圧Ｖｇｏｆｆに立ち下がる。これにより、走査引出線ＶＧ１に接続された走査線ＧＬ１を介して、画素ＰＸ２のゲート電極１０Ｇにゲートオフ電圧Ｖｇｏｆｆが供給され、画素ＰＸ２のトランジスタ１０がオフする。また、走査引出線ＶＧ１へのパルスの供給の終了と同時に、図５の（ｃ）に示すように、走査線駆動回路６は、走査線ＧＬ２に接続された画素ＰＸを選択するため、走査引出線ＶＧ２へのパルスの供給を開始し、走査引出線ＶＧ２の電圧がゲートオフ電圧Ｖｇｏｆｆからゲートオン電圧Ｖｇｏｎに立ち上がる。ここで、画素ＰＸ２に接続された映像線ＳＬ２と、走査引出線ＶＧ２とが近接して並走する位置関係であるため、映像線ＳＬ２と走査引出線ＶＧ２との寄生容量によって、映像線ＳＬ２の映像電圧Ｖｓ２ｒｅａｌが変動する。具体的には、図５の（ａ）に示すように、映像線ＳＬ２の映像電圧Ｖｓ２ｒｅａｌは、走査引出線ＶＧ２の電圧Ｖｇ２の立ち上がりの影響で、映像線駆動回路５から供給されている映像電圧Ｖｓ２ｓｕｐつまり設定電圧Ｖｓｅｔよりも一時的に高くなるように変動する。

その結果、図５の（ｂ）に示すように、画素電位Ｖｐ２が変動し、共通電圧Ｖｃｏｍと設定電圧Ｖｓｅｔとの差の電位よりも高くなる。また、時刻ｔ８のタイミングにおいて、画素ＰＸ２のトランジスタ１０がオフされるため、共通電圧Ｖｃｏｍと設定電圧Ｖｓｅｔとの差の電位よりも高くなった画素電位Ｖｐ２が、時刻ｔ８以降も保持される。画素ＰＸ２の画素電位Ｖｐ２が、目標の画素電位から変動した状態で保持されるため、表示不良の原因となる。

上述の比較動作例２における画素ＰＸ２と同様の現象が、図２に示される密度の低いドットを付した画素ＰＸについても生じる。そのため、映像線駆動回路５の供給する映像電圧が補正されない場合には、液晶パネル２において、斜め方向に筋が入るような表示不良が発生しやすい。このように、本発明者らは、所定の画素ＰＸにおいて、所定の画素ＰＸの次に選択される画素ＰＸに接続された走査引出線ＶＧと所定の画素ＰＸに接続された映像線ＳＬとが近接して並走する場合に、当該走査引出線ＶＧに供給されるパルスの影響で、画素電位が変動することを見出した。

本実施の形態に係る液晶表示装置１では、このような表示不良の発生が抑制され、画像品位の低下を抑制できる。以下、このような液晶表示装置１の動作例２について説明する。動作例２では、映像線駆動回路５は、画素ＰＸ２に接続された映像線ＳＬ２に対しては、画素ＰＸ２を選択するパルスの終了タイミングにおいて、供給すべき映像電圧に対して所定電圧だけ補正された補正後映像電圧を供給する。図６は、液晶表示装置１の動作例２における走査引出線ＶＧ１、走査引出線ＶＧ２及び映像線ＳＬ２の電圧変化並びに画素ＰＸ２の画素電位の変化を示すタイミングチャートである。

まず、時刻ｔ９において、図６の（ａ）に示すように、走査線駆動回路６は走査引出線ＶＧ１へのパルスの供給を開始し、走査引出線ＶＧ１の電圧Ｖｇ１がゲートオフ電圧Ｖｇｏｆｆからゲートオン電圧Ｖｇｏｎに立ち上がる。これにより、走査引出線ＶＧ１に接続された走査線ＧＬ１を介して、画素ＰＸ２のゲート電極１０Ｇにゲートオン電圧Ｖｇｏｎが供給され、画素ＰＸ２のトランジスタ１０がオンする。この際、映像線ＳＬ２には、映像線駆動回路５から映像電圧Ｖｓ２ｓｕｐとして、供給すべき映像電圧である設定電圧Ｖｓｅｔが供給されており、映像線ＳＬ２の実際の映像電圧Ｖｓ２ｒｅａｌも設定電圧Ｖｓｅｔである。これにより、画素ＰＸ２のトランジスタ１０に接続された映像線ＳＬ２から映像電圧Ｖｓ２ｒｅａｌとして設定電圧Ｖｓｅｔが画素ＰＸ２の画素電極２０に供給される。その結果、図６の（ｂ）に示すように、画素ＰＸ２の画素電位Ｖｐ２が変化し、目標の画素電位である共通電圧Ｖｃｏｍと設定電圧Ｖｓｅｔとの差の電位に近づいていく。

次に、時刻ｔ９の後、画素ＰＸ２のトランジスタ１０がオフされる前の時刻ｔ１０において、図６の（ａ）に示すように、映像線駆動回路５は、映像線ＳＬ２に供給する映像電圧Ｖｓ２ｓｕｐを、設定電圧Ｖｓｅｔから、設定電圧Ｖｓｅｔに対して所定電圧Ｖｄだけ補正された補正後映像電圧Ｖｃｏｒに変更する。本動作例において、所定電圧Ｖｄは、設定電圧Ｖｓｅｔを下げるように補正する電圧である。これにより、映像線ＳＬ２の実際の映像電圧Ｖｓ２ｒｅａｌも補正後映像電圧Ｖｃｏｒになる。この際、画素ＰＸ２のトランジスタ１０はオンのままであるため、図６の（ｂ）に示すように、画素ＰＸ２の画素電位Ｖｐ２は、目標の画素電位である共通電圧Ｖｃｏｍと設定電圧Ｖｓｅｔとの差の電位よりも低くなる。

次に、時刻ｔ９から例えば１Ｈ期間経過後の時刻ｔ１１において、図６の（ａ）に示すように、走査線駆動回路６は走査引出線ＶＧ１へのパルスの供給を終了し、走査引出線ＶＧ１の電圧Ｖｇ１がゲートオン電圧Ｖｇｏｎからゲートオフ電圧Ｖｇｏｆｆに立ち下がる。これにより、走査引出線ＶＧ１に接続された走査線ＧＬ１を介して、画素ＰＸ２のゲート電極１０Ｇにゲートオフ電圧Ｖｇｏｆｆが供給され、画素ＰＸ２のトランジスタ１０がオフする。また、走査引出線ＶＧ１へのパルスの供給の終了と同時に、図６の（ｃ）に示すように、走査線駆動回路６は、走査線ＧＬ２に接続された画素ＰＸを選択するため、走査引出線ＶＧ２へのパルスの供給を開始し、走査引出線ＶＧ２の電圧がゲートオフ電圧Ｖｇｏｆｆからゲートオン電圧Ｖｇｏｎに立ち上がる。つまり、走査引出線ＶＧ２へ供給されるパルスの開始は立ち上がりである。ここで、画素ＰＸ２に接続された映像線ＳＬ２と、走査引出線ＶＧ２とが近接して並走する位置関係であるため、映像線ＳＬ２と走査引出線ＶＧ２との寄生容量によって、映像線ＳＬ２の映像電圧Ｖｓ２ｒｅａｌが変動する。具体的には、図６の（ａ）に示すように、映像線ＳＬ２の映像電圧Ｖｓ２ｒｅａｌは、走査引出線ＶＧ２の電圧Ｖｇ２の立ち上がりの影響で、映像線駆動回路５から供給されている映像電圧Ｖｓ２ｓｕｐつまり設定電圧Ｖｓｅｔよりも一時的に高くなるように変動する。また、映像線駆動回路５は、画素ＰＸ２を選択するパルスの終了タイミング（時刻ｔ１１）において、映像線ＳＬ２に映像電圧Ｖｓ２ｓｕｐとして補正後映像電圧Ｖｃｏｒを供給している。そのため、映像線ＳＬ２の映像電圧Ｖｓ２ｒｅａｌは、走査引出線ＶＧ２の電圧Ｖｇ２の立ち上がりの影響で、補正後映像電圧Ｖｃｏｒよりも一時的に高くなるように変動する。つまり、比較動作例２とは異なり、映像線ＳＬ２の映像電圧Ｖｓ２ｒｅａｌが、設定電圧Ｖｓｅｔに近づくように変動する。

その結果、図６の（ｂ）に示すように、画素ＰＸ２の画素電位Ｖｐ２は変動して高くなり、目標の画素電位である共通電圧Ｖｃｏｍと設定電圧Ｖｓｅｔとの差の電位に近づく。図示している例では、画素電位Ｖｐ２は、共通電圧Ｖｃｏｍと設定電圧Ｖｓｅｔとの差の電位になる。また、時刻ｔ１１のタイミングにおいて、画素ＰＸ２のトランジスタ１０がオフされるため、共通電圧Ｖｃｏｍと設定電圧Ｖｓｅｔとの差の電位である画素電位Ｖｐ２が、時刻ｔ１１以降も保持される。このように、液晶表示装置１は、走査引出線ＶＧ２に供給されるパルスの開始が電圧の立ち上がりである場合、設定電圧Ｖｓｅｔを下げるように補正する所定電圧Ｖｄで補正する。よって、画素ＰＸ２を選択するパルスの終了タイミングでの、画素電位Ｖｐ２における目標の画素電位からの変動を効果的に抑制することができる。

次に、時刻ｔ１１に画素ＰＸ２のトランジスタ１０がオフされた後、画素ＰＸ２の次に選択される画素ＰＸの選択が終了するまでの時刻ｔ１２において、図６の（ａ）に示すように、映像線駆動回路５は、映像線ＳＬ２に供給する映像電圧Ｖｓ２ｓｕｐを、補正後映像電圧Ｖｃｏｒから設定電圧Ｖｓｅｔに変更する。これにより、映像線ＳＬ２の実際の映像電圧Ｖｓ２ｒｅａｌも設定電圧Ｖｓｅｔに変化する。この際、画素ＰＸ２のトランジスタ１０がオフされているため、図６の（ｂ）に示すように、画素ＰＸ２の画素電位Ｖｐ２は、映像線ＳＬ２の映像電圧Ｖｓ２ｒｅａｌの変化の影響を受けず、変動しない。つまり、画素ＰＸ２の画素電位Ｖｐ２は、目標の画素電位である共通電圧Ｖｃｏｍと設定電圧Ｖｓｅｔとの差の電位のままである。なお、映像線駆動回路５が映像線ＳＬ２に供給する映像電圧Ｖｓ２ｓｕｐを、補正後映像電圧Ｖｃｏｒから設定電圧Ｖｓｅｔに変更するタイミングは、画素ＰＸ２の次に選択される画素ＰＸの画素電位に影響が出ないタイミングである。例えば、当該タイミングは、画素ＰＸ２を選択するパルスの終了タイミングから０．５Ｈ期間以内であってもよい。

以上のように、動作例２において、映像線ＳＬ２と走査引出線ＶＧ２とが重畳する位置関係の画素である画素ＰＸ２では、走査引出線ＶＧ２に供給されるパルスの開始（パルスの立ち上がり）の影響で、映像線ＳＬ２の実際の映像電圧Ｖｓ２ｒｅａｌが変動する。また、映像線駆動回路５は、画素ＰＸ２に接続された映像線ＳＬ２に対しては、画素ＰＸ２を選択するパルスの終了タイミング（時刻ｔ１１）において、設定電圧Ｖｓｅｔに対して所定電圧Ｖｄだけ補正された補正後映像電圧Ｖｃｏｒを供給する。所定電圧Ｖｄは、電圧Ｖｓ２ｒｅａｌの変動を打ち消す、具体的には、設定電圧Ｖｓｅｔを下げるように補正する電圧である。つまり、映像線ＳＬ２に設定電圧Ｖｓｅｔよりも低い補正後映像電圧Ｖｃｏｒが供給されている。これにより、画素ＰＸ２を選択するパルスの終了タイミングにおいて、映像線ＳＬ２の実際の映像電圧Ｖｓ２ｒｅａｌは、設定電圧Ｖｓｅｔよりも高くなることが抑制される。そのため、比較動作例２と比べて、画素ＰＸ２の画素電位Ｖｐ２が、目標の画素電位である共通電圧Ｖｃｏｍと設定電圧Ｖｓｅｔとの差の電位よりも高い電位で保持されることが抑制される。よって、比較動作例２のような表示不良の発生を抑え、液晶表示装置１の画像品位の低下を抑制できる。

また、図２に示される密度の低いドットを付した画素ＰＸについても、画素ＰＸ２と同様の動作が行われることにより、表示不良の発生を抑えることができる。

上述の動作例１における説明と同様に、補正に用いられる所定電圧Ｖｄは、走査引出線ＶＧ２に供給されるパルスの終了の影響で、変動する映像電圧Ｖｓ２ｒａｌ又は画素電位Ｖｐ２の変動の大きさに応じて設定される。

このように、液晶表示装置１は、行列状に配置された複数の画素ＰＸと、複数の映像線ＳＬと、複数の走査線ＧＬと、複数の走査引出線ＶＧと、映像線駆動回路５と、走査線駆動回路６とを備える。複数の映像線ＳＬは、複数の画素ＰＸを構成する各列の画素ＰＸに接続されている。複数の走査線ＧＬは、複数の画素ＰＸを構成する各行の画素ＰＸに接続されている。複数の走査引出線ＶＧは、複数の画素ＰＸの列方向に延び、複数の走査線ＧＬとの複数の交差部のうちの少なくとも１箇所で走査線ＧＬに接続されている。走査線駆動回路６は、複数の走査線ＧＬのうちの少なくとも１つの走査線ＧＬと接続された走査引出線ＶＧに対して、当該走査線ＧＬに接続された画素ＰＸを一定期間だけ選択するパルスを供給することを、複数の走査引出線ＶＧに対して順に繰り返す。映像線駆動回路５は、複数の映像線ＳＬに映像電圧を供給する。映像線駆動回路５は、複数の画素ＰＸのうちの所定の画素ＰＸに接続された映像線ＳＬに対しては、所定の画素ＰＸを選択するパルスの終了タイミングにおいて、供給すべき映像電圧である設定電圧Ｖｓｅｔに対して所定電圧Ｖｄだけ補正された補正後映像電圧Ｖｃｏｒを供給する。

このように液晶表示装置１において、複数の映像線ＳＬと複数の走査引出線ＶＧとが同じ方向に延びている。そのため、所定の画素ＰＸに接続される映像線ＳＬと、複数の走査引出線ＶＧのうちの１つの走査引出線ＶＧとが近接し、並走する場合が生じる。また、所定の画素ＰＸでは、所定の画素ＰＸを選択するパルスの終了タイミングにおいて、当該走査引出線ＶＧに供給されるパルスが開始又は終了し、当該走査引出線ＶＧの電圧が立ち上がる又は立ち下がる場合が生じる。その結果、所定の画素ＰＸを選択するパルスの終了タイミングで、当該走査引出線ＶＧに供給されるパルスの影響で当該映像線ＳＬの映像電圧が変動する。そのため、所定の画素ＰＸの画素電位も変動し、変動した画素電位が保持される。液晶表示装置１では、所定の画素ＰＸを選択するパルスの終了タイミングにおいて、当該映像線ＳＬに対しては、補正後映像電圧が供給されるため、適切な所定電圧Ｖｄを設定して補正することにより当該映像線ＳＬの映像電圧の変動を打ち消すことができる。よって、表示不良になるような所定の画素ＰＸにおける目標の画素電位からの画素電位の変動を抑制できるため、液晶表示装置１の画像品位の低下を抑制できる。

（変形例）
以上、本開示に係る表示装置について、実施の形態に基づいて説明したが、本開示は、上記実施の形態に限定されるものではない。

上記実施の形態では、走査線駆動回路６が供給する電圧のパルスは、プラスの電圧のパルスであったが、ＰチャネルのＴＦＴである等の場合には、マイナスの電圧のパルスであってもよい。この場合であっても、所定電圧による映像電圧の補正の方向（プラスマイナス）を逆にすることによって、上記実施の形態と同様に画素電位の変動を抑制可能である。

また、上記実施の形態では、映像線駆動回路５による補正後映像電圧Ｖｃｏｒは、所定の画素ＰＸ１又はＰＸ２を選択するパルスの開始タイミングよりも後に供給されたが、これに限らない。補正後映像電圧Ｖｃｏｒは、所定の画素ＰＸ１又はＰＸ２を選択するパルスの終了タイミングにおいて供給されていればよく、例えば、所定の画素ＰＸ１又はＰＸ２を選択するパルスの開始時から供給されていてもよい。

また、上記実施の形態では、所定の画素ＰＸ１又はＰＸ２の画素電位Ｖｐ１又はＶｐ２が、所定の画素ＰＸ１又はＰＸ２を選択するパルスの終了タイミングの前に、目標の画素電位である共通電圧Ｖｃｏｍと設定電圧Ｖｓｅｔとの差の電位よりも高く又は低くなっていたが、これに限らない。例えば、映像線駆動回路５は、所定の画素ＰＸ１又はＰＸ２を選択するパルスの終了タイミングの直前に、供給する映像電圧Ｖｓ１ｓｕｐ又はＶｓ２ｓｕｐを、設定電圧Ｖｓｅｔから補正後映像電圧Ｖｃｏｒに変更してもよい。その結果、画素電位Ｖｐ１又はＶｐ２は、所定の画素ＰＸ１又はＰＸ２を選択するパルスの終了タイミングの直前まで、目標の画素電位である共通電圧Ｖｃｏｍと設定電圧Ｖｓｅｔとの差の電位である。この場合でも、所定の画素ＰＸ１又はＰＸ２を選択するパルスの終了タイミングでは、映像線ＳＬ１又はＳＬ２の映像電圧Ｖｓ１ｒｅａｌ又はＶｓ２ｒｅａｌが、変動によって、補正後映像電圧Ｖｃｏｒから設定電圧Ｖｓｅｔに近づく。そのため、画素電位Ｖｐ１又はＶｐ２の変動が抑制される。

また、例えば、上記実施の形態では、列方向に隣り合う２つの画素ＰＸの境界部ごとに、１つの走査線ＧＬが設けられていたが、これに限らない。列方向に隣り合う２つの画素ＰＸの境界部には、２つ以上の走査線ＧＬが設けられてもよい。

また、例えば、上記実施の形態では、行方向に隣り合う２つの画素ＰＸの境界部ごとに、１つの映像線ＳＬと１つの走査引出線ＶＧ又は１つのダミー走査引出線ＤＧとが設けられていたが、これに限らない。行方向に隣り合う２つの画素ＰＸの境界部には、２つ以上の映像線ＳＬが設けられてもよい。また、行方向に隣り合う２つの画素ＰＸの境界部には、２つ以上の走査引出線ＶＧ又は２つ以上のダミー走査引出線ＤＧが設けられてもよい。

また、例えば、上記実施の形態では、各映像線ＳＬは、各走査線ＳＬに隣接する１つの列を構成する全ての画素ＰＸに接続されていたが、これに限らない。各映像線ＳＬは、１つの列を構成する画素ＰＸのすべてに接続されていなくてもよく、１つの列を構成する画素ＰＸのそれぞれは、当該画素列を挟む２つの映像線ＳＬのいずれかに（例えば列方向に並ぶ画素ＰＸで交互に）接続されていてもよい。また、２つの列を構成する画素ＰＸが、１本の映像線ＳＬに接続されていてもよい。

また、例えば、上記実施の形態では、各走査線ＧＬは、各走査線ＧＬに隣接する１つの行を構成する全ての画素ＰＸに接続されていたが、これに限らない。１つの走査線ＧＬは、１つの行を構成する画素ＰＸのすべてに接続されていなくてもよく、１つの行を構成する画素ＰＸのそれぞれは、当該画素行を挟む２つの走査線ＧＬのいずれかに（例えば行方向に並ぶ画素ＰＸで交互に）接続されていてもよい。また、２つの行を構成する画素ＰＸが、１本の走査線に接続されていてもよい。

その他、上記実施の形態及び変形例に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で実施の形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。

１ 液晶表示装置
２ 液晶パネル
２ａ 画像表示領域
２ｂ 額縁領域
４ 制御回路
５ 映像線駆動回路
６ 走査線駆動回路
１０ トランジスタ
１０Ｇ ゲート電極
１０Ｓ ソース電極
１０Ｄ ドレイン電極
２０ 画素電極
３０ 共通電極
ＤＧ ダミー走査引出線
ＧＬ、ＧＬ１、ＧＬ２ 走査線
ＳＬ、ＳＬ１、ＳＬ２ 映像線
ＰＸ、ＰＸ０、ＰＸ１、ＰＸ２ 画素
ＶＧ、ＶＧ１、ＶＧ２ 走査引出線

Claims (5)

1. 行列状に配置された複数の画素と、
   前記複数の画素を構成する各列の画素に接続された複数の映像線と、
   前記複数の画素を構成する各行の画素に接続された複数の走査線と、
   前記複数の画素の列方向に延び、前記複数の走査線との複数の交差部のうちの少なくとも１箇所で前記走査線に接続された複数の走査引出線と、
   前記複数の映像線に映像電圧を供給する映像線駆動回路と、
   前記複数の走査線のうちの少なくとも１つの走査線と接続された前記走査引出線に対して、当該走査線に接続された画素を一定期間だけ選択するパルスを供給することを、前記複数の走査引出線に対して順に繰り返す走査線駆動回路とを備え、
   前記映像線駆動回路は、前記複数の画素のうちの所定の画素に接続された前記映像線に対しては、前記所定の画素を選択するパルスの終了タイミングにおいて、供給すべき映像電圧に対して所定電圧だけ補正された補正後映像電圧を供給する
   表示装置。
2. 前記所定の画素は、当該画素に接続された前記複数の走査線のうちの第１走査線に接続された前記複数の走査引出線のうちの第１走査引出線と、当該画素に接続された前記映像線とがいずれも、当該画素と前記複数の画素の行方向に隣り合う画素及び当該画素の間に位置する関係となる画素であり、
   前記所定電圧は、前記走査線駆動回路によって前記第１走査引出線に供給されるパルスの終了の影響による、前記所定の画素に供給される前記映像電圧の変動を打ち消す電圧である
   請求項１記載の表示装置。
3. 前記パルスの終了は、電圧の立ち下がりであり、
   前記所定電圧は、供給すべき前記映像電圧を上げるように補正する電圧である
   請求項２記載の表示装置。
4. 前記所定の画素は、当該画素に接続された前記複数の走査線のうちの第１走査線の次に前記走査線駆動回路によってパルスが供給される前記複数の走査線のうちの第２走査線に接続された前記複数の走査引出線のうちの第２走査引出線と、当該画素に接続された前記映像線とがいずれも、当該画素と前記複数の画素の行方向に隣り合う画素及び当該画素の間に位置する関係となる画素であり、
   前記所定電圧は、前記走査線駆動回路によって前記第２走査引出線に供給されるパルスの開始の影響による、前記所定の画素に供給される前記映像電圧の変動を打ち消す電圧である
   請求項１記載の表示装置。
5. 前記パルスの開始は、電圧の立ち上がりであり、
   前記所定電圧は、供給すべき前記映像電圧を下げるように補正する電圧である
   請求項４記載の表示装置。

Images