JP2021128420A - データ処理装置、制御方法およびプログラム - Google Patents
データ処理装置、制御方法およびプログラム Download PDFInfo
- Publication number
- JP2021128420A JP2021128420A JP2020021549A JP2020021549A JP2021128420A JP 2021128420 A JP2021128420 A JP 2021128420A JP 2020021549 A JP2020021549 A JP 2020021549A JP 2020021549 A JP2020021549 A JP 2020021549A JP 2021128420 A JP2021128420 A JP 2021128420A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- processing unit
- variables
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 177
- 238000000034 method Methods 0.000 title claims description 32
- 230000015654 memory Effects 0.000 claims abstract description 116
- 230000008569 process Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 17
- 230000004048 modification Effects 0.000 description 15
- 238000012986 modification Methods 0.000 description 15
- 230000004044 response Effects 0.000 description 12
- 230000006870 function Effects 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 241000282414 Homo sapiens Species 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Programmable Controllers (AREA)
Abstract
【解決手段】データ処理装置は、タスクの実行に使用される複数の変数を記憶するメモリと、処理部と、ダミー指示部とを備える。処理部は、各変数に対応するメモリ上のN個の領域の各々からデータを読み出し、読み出したデータを互いに照合する。処理部は、N個の領域のうち1個の領域を除いたN−1個の領域からそれぞれ読み出したデータが一致することに応じて、N−1個の領域のデータと一致するように1個の領域のデータを書き換える。ダミー指示部は、タスクの実行タイミングと異なるタイミングにおいて、複数の変数を指定したダミーの読出指示を処理部に出力する。
【選択図】図11
Description
航空宇宙システム、自動車、医療機器、通信機器、産業機器など様々に分野において、メモリのデータ化けに起因するシステムの一時的な停止を抑制することが望まれる。本開示は、このような様々な分野のシステムに適用され得る。以下では、本開示の適用例として、FA(ファクトリオートメーション)分野に組み込まれる制御システムについて説明するが、本開示の適用例は、当該制御システムに限定されない。
<標準PLCのハードウェア構成>
図2は、標準PLCのハードウェア構成例を示す模式図である。図2に例示される標準PLC100は、プロセッサ102と、メインメモリ104と、ストレージ110と、フィールドネットワークコントローラ108と、ローカルバスコントローラ116とを含む。これらのコンポーネントは、プロセッサバス118を介して接続されている。
図3は、安全PLCのハードウェア構成例を示す模式図である。図3に例示される安全PLC200は、プロセッサ202と、メインメモリ204と、ストレージ210と、ローカルバスコントローラ216とを含む。これらのコンポーネントは、プロセッサバス218を介して接続されている。
図4は、カプラのハードウェア構成例を示す模式図である。図4に例示されるカプラ300は、プロセッサ302と、メインメモリ304と、ストレージ310と、フィールドネットワークコントローラ308と、ローカルバスコントローラ316とを含む。これらのコンポーネントは、プロセッサバス318を介して接続されている。
図5は、安全IOユニットのハードウェア構成例を示す模式図である。図5に例示される安全IOユニット400は、プロセッサ402と、メインメモリ404と、ストレージ410と、ローカルバスコントローラ412と、安全IOモジュール416とを含む。これらのコンポーネントは、プロセッサバス418を介して接続されている。
図6は、安全IOユニットの機能構成の一例を示す図である。図6に例示される安全IOユニット400は、書込読出処理部41と、タスク実行部42と、ダミー指示部43とを備える。書込読出処理部41は、プロセッサ402がライブラリ422を実行することにより実現される。タスク実行部42は、プロセッサ402が実行可能プログラム420を実行することにより実現される。ダミー指示部43は、プロセッサ402がダミー読出プログラム424を実行することにより実現される。
図9〜図11を参照して、ダミー指示の利点について説明する。図9は、ダミー指示を行なわないときの動作例(参考例)を示す図である。
図12は、安全IOユニットにおける処理の流れの一例を示すフローチャートである。まず、プロセッサ402は、タスク周期の開始タイミングに到達したか否かを判断する(ステップS1)。タスク周期の開始タイミングに到達していない場合(ステップS1でNO)、処理は再度ステップS1に戻る。
以上のように、データ処理装置である安全IOユニット400は、IOタスクの実行に使用される複数の変数を記憶するメインメモリ404と、書込読出処理部41と、タスク実行部42とを備える。書込読出処理部41は、書込指示および読出指示を受けて、メインメモリ404に対して複数の変数のうち指定された変数の書き込みおよび読み出しをそれぞれ実行する。タスク実行部42は、複数の変数のうち必要な変数を指定した第1読出指示を書込読出処理部41に出力し、書込読出処理部41から受けた当該変数の値を用いてIOタスクを実行する。書込読出処理部41は、書込指示を受けると、指定された変数の値を示すデータを、メインメモリ404における、指定された変数に対応する3個の領域の各々に書き込む。書込読出処理部41は、読出指示を受けると、メインメモリ404における、指定された変数に対応する3個の領域の各々からデータを読み出し、3個の領域からそれぞれ読み出したデータを互いに照合する。書込読出処理部41は、3個の領域からそれぞれ読み出したデータの全てが一致することに応じて、読出指示の出力元に3個の領域から読み出したデータで示される値を送る。書込読出処理部41は、3個の領域のうち1個の領域を除いた2個の領域からそれぞれ読み出したデータが一致することに応じて、当該2個の領域から読み出したデータと一致するように当該1個の領域のデータを書き換える。さらに、書込読出処理部41は、読出指示の出力元に当該2個の領域から読み出したデータで示される値を送る。安全IOユニット400は、さらに、タスク実行部42が第1読出指示を出力するタイミングと異なるタイミングにおいて、複数の変数を指定したダミーの第2読出指示を書込読出処理部41に出力するダミー指示部43を備える。
上記の説明では、ダミー指示部43として動作するプロセッサ402は、タスク周期ごとに、メインメモリ404に記憶される複数の変数の全てを指定した第2読出指示を生成する。しかしながら、ダミー指示部43は、メインメモリ404に記憶される複数の変数のうちの一部を指定した第2読出指示を定期的に生成してもよい。
上記の説明では、メインメモリ404に記憶される複数の変数の全てについて、ダミーの第2読出指示が定期的に出力されるものとした。しかしながら、複数の変数のうち、IOタスクの実行のための書き込みまたは読み出しの頻度の少ない変数について、ダミーの第2読出指示が出力されてもよい。
上記の説明では、安全IOユニット400は、プロセッサおよびメインメモリからなる処理回路を1つだけ備えるものとした。しかしながら、安全IOユニット400は、2つの処理回路を備えてもよい。2つの処理回路は、同一のIOタスクを並行して実行する。これにより、より信頼性の高いタスク結果を得ることができる。
上記の説明では、メインメモリにおいてデータが3重化して管理されるものとした。しかしながら、メインメモリにおいて、各変数の値を示すデータが4以上に多重化されてもよい。
標準PLC100、安全PLC200およびカプラ300も、安全IOユニット400と同様に、書込読出処理部41、タスク実行部42、およびダミー指示部43(またはダミー指示部43a)を備えていてもよい。ただし、各装置に備えられるタスク実行部42は、IOタスクの代わりに、各装置に応じたタスクを実行する。これにより、標準PLC100、安全PLC200およびカプラ300も、メインメモリにデータ化けが生じたとしても動作を継続できる。その結果、制御システム1の停止の頻度が抑制される。
以上のように、本実施の形態は以下のような開示を含む。
データ処理装置(400,400b)であって、
タスクの実行に使用される複数の変数を記憶するメモリ(404,408)と、
書込指示および読出指示を受けて、前記メモリに対して前記複数の変数のうち指定された変数の書き込みおよび読み出しをそれぞれ実行する処理部(41,402,406)と、
前記複数の変数のうち必要な変数を指定した第1読出指示を前記処理部(41,402,406)に出力し、前記処理部(41,402,406)から受けた当該変数の値を用いて前記タスクを実行するタスク実行部(42,402,406)とを備え、
前記処理部(41,402,406)は、前記書込指示を受けると、前記指定された変数の値を示すデータを、前記メモリ(404,408)における、前記指定された変数に対応するN個の領域の各々に書き込み、
Nは3以上の整数であり、
前記処理部(41,402,406)は、前記読出指示を受けると、
前記メモリ(404,408)における、前記指定された変数に対応する前記N個の領域の各々からデータを読み出し、前記N個の領域からそれぞれ読み出したデータを互いに照合し、
前記N個の領域からそれぞれ読み出したデータの全てが一致することに応じて、前記読出指示の出力元に前記N個の領域のいずれかから読み出したデータで示される値を送り、
前記N個の領域のうち1個の領域を除いたN−1個の領域からそれぞれ読み出したデータが一致することに応じて、前記N−1個の領域から読み出したデータと一致するように前記1個の領域のデータを書き換えるとともに、前記読出指示の出力元に前記N−1個の領域から読み出したデータで示される値を送り、
前記データ処理装置(400)は、さらに、
前記タスク実行部(42,402,406)が前記第1読出指示を出力するタイミングと異なるタイミングにおいて、前記複数の変数のうちの少なくとも1つを指定したダミーの第2読出指示を前記処理部(41,402,406)に出力するダミー指示部(43,43a,402,406)を備える、データ処理装置(400,400b)。
前記第2読出指示は、前記複数の変数の全てを指定し、
前記ダミー指示部(43,402,406)は、予め定められた周期ごとに前記第2読出指示を前記処理部(41,402,406)に出力する、構成1に記載のデータ処理装置(400,400b)。
前記複数の変数は、M個のグループに分割され、
Mは2以上の整数であり、
前記ダミー指示部(43,402,406)は、
前記M個のグループの各々について、当該グループに属する変数を指定した前記第2読出指示を予め定められた周期ごとに前記処理部(41,402,406)に出力し、
前記M個のグループごとの前記第2読出指示の出力タイミングを、前記予め定められた周期の1/Mの周期分だけ順にシフトさせる、構成1に記載のデータ処理装置(400,400b)。
前記ダミー指示部(43a,402,406)は、
前記複数の変数の各々について、前記処理部が書き込みまたは読み出しを実行した最新時刻を管理し、
前記最新時刻からの経過時間が予め定められた期間だけ経過した変数を指定した前記第2読出指示を前記処理部(41,402,406)に出力する、構成1に記載のデータ処理装置(400,400b)。
前記タスクはファクトリオートメーションに関連する、構成1から4のいずれかに記載のデータ処理装置(400,400b)。
データ処理装置(400,400b)の制御方法であって、
前記データ処理装置(400,400b)は、
タスクの実行に使用される複数の変数を記憶するメモリ(404,408)と、
書込指示および読出指示を受けて、前記メモリに対して前記複数の変数のうち指定された変数の書き込みおよび読み出しをそれぞれ実行する処理部(41,402,406)とを含み、
前記処理部(41,402,406)は、前記書込指示を受けると、前記指定された変数の値を示すデータを、前記メモリにおける、前記指定された変数に対応するN個の領域の各々に書き込み、
Nは3以上の整数であり、
前記処理部(41,402,406)は、前記読出指示を受けると、
前記メモリ(404,408)における、前記指定された変数に対応する前記N個の領域の各々からデータを読み出し、前記N個の領域からそれぞれ読み出したデータを互いに照合し、
前記N個の領域からそれぞれ読み出したデータの全てが一致することに応じて、前記読出指示の出力元に前記N個の領域から読み出したデータで示される値を送り、
前記N個の領域のうち1個の領域を除いたN−1個の領域からそれぞれ読み出したデータが一致することに応じて、前記N−1個の領域から読み出したデータと一致するように前記1個の領域のデータを書き換えるとともに、前記読出指示の出力元に前記N−1個の領域から読み出したデータで示される値を送り、
前記制御方法は、
前記複数の変数のうち必要な変数を指定した第1読出指示を前記処理部(41,402,406)に出力し、前記処理部(41,402,406)から受けた当該変数の値を用いて前記タスクを実行するステップと、
前記第1読出指示が出力されるタイミングと異なるタイミングにおいて、前記複数の変数のうちの少なくとも1つを指定したダミーの第2読出指示を前記処理部(41,402,406)に出力するステップとを備える、制御方法。
構成6に記載の制御方法をコンピュータに実行させるプログラム。
Claims (7)
- データ処理装置であって、
タスクの実行に使用される複数の変数を記憶するメモリと、
書込指示および読出指示を受けて、前記メモリに対して前記複数の変数のうち指定された変数の書き込みおよび読み出しをそれぞれ実行する処理部と、
前記複数の変数のうち必要な変数を指定した第1読出指示を前記処理部に出力し、前記処理部から受けた当該変数の値を用いて前記タスクを実行するタスク実行部とを備え、
前記処理部は、前記書込指示を受けると、前記指定された変数の値を示すデータを、前記メモリにおける、前記指定された変数に対応するN個の領域の各々に書き込み、
Nは3以上の整数であり、
前記処理部は、前記読出指示を受けると、
前記メモリにおける、前記指定された変数に対応する前記N個の領域の各々からデータを読み出し、前記N個の領域からそれぞれ読み出したデータを互いに照合し、
前記N個の領域からそれぞれ読み出したデータの全てが一致することに応じて、前記読出指示の出力元に前記N個の領域のいずれかから読み出したデータで示される値を送り、
前記N個の領域のうち1個の領域を除いたN−1個の領域からそれぞれ読み出したデータが一致することに応じて、前記N−1個の領域から読み出したデータと一致するように前記1個の領域のデータを書き換えるとともに、前記読出指示の出力元に前記N−1個の領域から読み出したデータで示される値を送り、
前記データ処理装置は、さらに、
前記タスク実行部が前記第1読出指示を出力するタイミングと異なるタイミングにおいて、前記複数の変数のうちの少なくとも1つを指定したダミーの第2読出指示を前記処理部に出力するダミー指示部を備える、データ処理装置。 - 前記第2読出指示は、前記複数の変数の全てを指定し、
前記ダミー指示部は、予め定められた周期ごとに前記第2読出指示を前記処理部に出力する、請求項1に記載のデータ処理装置。 - 前記複数の変数は、M個のグループに分割され、
Mは2以上の整数であり、
前記ダミー指示部は、
前記M個のグループの各々について、当該グループに属する変数を指定した前記第2読出指示を予め定められた周期ごとに前記処理部に出力し、
前記M個のグループごとの前記第2読出指示の出力タイミングを、前記予め定められた周期の1/Mの周期分だけ順にシフトさせる、請求項1に記載のデータ処理装置。 - 前記ダミー指示部は、
前記複数の変数の各々について、前記処理部が書き込みまたは読み出しを実行した最新時刻を管理し、
前記最新時刻からの経過時間が予め定められた期間だけ経過した変数を指定した前記第2読出指示を前記処理部に出力する、請求項1に記載のデータ処理装置。 - 前記タスクはファクトリオートメーションに関連する、請求項1から4のいずれか1項に記載のデータ処理装置。
- データ処理装置の制御方法であって、
前記データ処理装置は、
タスクの実行に使用される複数の変数を記憶するメモリと、
書込指示および読出指示を受けて、前記メモリに対して前記複数の変数のうち指定された変数の書き込みおよび読み出しをそれぞれ実行する処理部とを含み、
前記処理部は、前記書込指示を受けると、前記指定された変数の値を示すデータを、前記メモリにおける、前記指定された変数に対応するN個の領域の各々に書き込み、
Nは3以上の整数であり、
前記処理部は、前記読出指示を受けると、
前記メモリにおける、前記指定された変数に対応する前記N個の領域の各々からデータを読み出し、前記N個の領域からそれぞれ読み出したデータを互いに照合し、
前記N個の領域からそれぞれ読み出したデータの全てが一致することに応じて、前記読出指示の出力元に前記N個の領域から読み出したデータで示される値を送り、
前記N個の領域のうち1個の領域を除いたN−1個の領域からそれぞれ読み出したデータが一致することに応じて、前記N−1個の領域から読み出したデータと一致するように前記1個の領域のデータを書き換えるとともに、前記読出指示の出力元に前記N−1個の領域から読み出したデータで示される値を送り、
前記制御方法は、
前記複数の変数のうち必要な変数を指定した第1読出指示を前記処理部に出力し、前記処理部から受けた当該変数の値を用いて前記タスクを実行するステップと、
前記第1読出指示が出力されるタイミングと異なるタイミングにおいて、前記複数の変数のうちの少なくとも1つを指定したダミーの第2読出指示を前記処理部に出力するステップとを備える、制御方法。 - 請求項6に記載の制御方法をコンピュータに実行させるプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020021549A JP6733843B1 (ja) | 2020-02-12 | 2020-02-12 | データ処理装置、制御方法およびプログラム |
PCT/JP2020/015664 WO2021161549A1 (ja) | 2020-02-12 | 2020-04-07 | データ処理装置、制御方法およびプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020021549A JP6733843B1 (ja) | 2020-02-12 | 2020-02-12 | データ処理装置、制御方法およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6733843B1 JP6733843B1 (ja) | 2020-08-05 |
JP2021128420A true JP2021128420A (ja) | 2021-09-02 |
Family
ID=71892488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020021549A Active JP6733843B1 (ja) | 2020-02-12 | 2020-02-12 | データ処理装置、制御方法およびプログラム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6733843B1 (ja) |
WO (1) | WO2021161549A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11296394A (ja) * | 1998-04-15 | 1999-10-29 | Nec Corp | 二重化情報処理装置 |
JP2005301671A (ja) * | 2004-04-12 | 2005-10-27 | Denso Corp | データ修復装置 |
JP2005338946A (ja) * | 2004-05-24 | 2005-12-08 | Japan Science & Technology Agency | キャッシュ・メモリ及びその制御方法 |
JP2007018414A (ja) * | 2005-07-11 | 2007-01-25 | Hitachi Ltd | メモリビットエラーの訂正機能を有する制御装置 |
-
2020
- 2020-02-12 JP JP2020021549A patent/JP6733843B1/ja active Active
- 2020-04-07 WO PCT/JP2020/015664 patent/WO2021161549A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11296394A (ja) * | 1998-04-15 | 1999-10-29 | Nec Corp | 二重化情報処理装置 |
JP2005301671A (ja) * | 2004-04-12 | 2005-10-27 | Denso Corp | データ修復装置 |
JP2005338946A (ja) * | 2004-05-24 | 2005-12-08 | Japan Science & Technology Agency | キャッシュ・メモリ及びその制御方法 |
JP2007018414A (ja) * | 2005-07-11 | 2007-01-25 | Hitachi Ltd | メモリビットエラーの訂正機能を有する制御装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2021161549A1 (ja) | 2021-08-19 |
JP6733843B1 (ja) | 2020-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4905196A (en) | Method and storage device for saving the computer status during interrupt | |
JP2007511806A (ja) | 技術的装置を制御するための冗長性自動化システム及びその作動方法 | |
JP2014225276A (ja) | 安全関連制御ユニットおよび自動化設備の制御方法 | |
WO2021161549A1 (ja) | データ処理装置、制御方法およびプログラム | |
JP6729825B1 (ja) | 情報処理装置、制御方法およびプログラム | |
JP6721140B1 (ja) | データ処理装置、データ処理方法およびプログラム | |
JPH0816328A (ja) | ディスクアレイシステム | |
WO2022185582A1 (ja) | データ処理装置、データ処理方法およびプログラム | |
JP7419956B2 (ja) | 情報処理装置、情報処理方法およびプログラム | |
JPH0290254A (ja) | データ入出力システム | |
RU66560U1 (ru) | Устройство оперативного управления | |
WO2015011792A1 (ja) | フィールドプログラマブルゲートアレイおよび制御装置 | |
JPH11338712A (ja) | 割込順序保存回路 | |
JPS58125154A (ja) | 状態履歴記憶方式 | |
JP3068713B2 (ja) | 拡張記憶装置の保守制御装置 | |
JP3036442B2 (ja) | メモリ監視方式 | |
KR101679936B1 (ko) | 에너지 및 공정 제어를 위한 이중화된 산업용 제어 시스템 및 그 제어 방법 | |
JPS59111501A (ja) | シ−ケンスコントロ−ラ | |
SU1619280A1 (ru) | Устройство дл контрол управл ющей ЭВМ | |
TW202001543A (zh) | 影像處理電路及其備份/還原方法 | |
JPH0535615A (ja) | 計算機システムのデータ保存復元装置 | |
JPH02220159A (ja) | アダプタ制御方式 | |
TW200912637A (en) | Information processor, method of controlling information processor, and program for controlling information processor | |
JPH05189089A (ja) | データ処理システム | |
JPH0225198A (ja) | 分散監視方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200414 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200414 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200622 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6733843 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |