JP2021121856A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2021121856A
JP2021121856A JP2021072542A JP2021072542A JP2021121856A JP 2021121856 A JP2021121856 A JP 2021121856A JP 2021072542 A JP2021072542 A JP 2021072542A JP 2021072542 A JP2021072542 A JP 2021072542A JP 2021121856 A JP2021121856 A JP 2021121856A
Authority
JP
Japan
Prior art keywords
display
light
liquid crystal
electrode
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021072542A
Other languages
Japanese (ja)
Other versions
JP7077452B2 (en
Inventor
舜平 山崎
Shunpei Yamazaki
舜平 山崎
大介 久保田
Daisuke Kubota
大介 久保田
圭 高橋
Kei Takahashi
圭 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2021072542A priority Critical patent/JP7077452B2/en
Publication of JP2021121856A publication Critical patent/JP2021121856A/en
Application granted granted Critical
Publication of JP7077452B2 publication Critical patent/JP7077452B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

To provide a display device with excellent visibility even under strong light.SOLUTION: Between a first substrate and a second substrate, a first display element with a function of reflecting visible light and a second display element with a function of transmitting visible light are provided. Under strong light, the first display element is operated and under weak light, the second display element is operated, so that the display with excellent visibility can be performed. On a first surface of the second substrate, a touch sensor is provided and on a second surface thereof opposite to the first surface, an anti-reflection layer is provided. Therefore, under strong light, the external light reflection on a display surface can be suppressed sufficiently and the visibility can be improved further.SELECTED DRAWING: Figure 1

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン
、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関する。特に
、本発明の一態様は、半導体装置、発光装置、表示装置、電子機器、照明装置、それらの
駆動方法、またはそれらの作製方法に関する。特に、曲面に表示が可能な表示装置(表示
パネル)に関する。または、曲面に表示が可能な表示装置を備える電子機器、発光装置、
照明装置、またはそれらの作製方法に関する。
The present invention relates to a product, a method, or a manufacturing method. Alternatively, the present invention relates to a process, machine, manufacture, or composition (composition of matter). In particular, one aspect of the present invention relates to a semiconductor device, a light emitting device, a display device, an electronic device, a lighting device, a method for driving the same, or a method for manufacturing the same. In particular, the present invention relates to a display device (display panel) capable of displaying on a curved surface. Alternatively, an electronic device having a display device capable of displaying on a curved surface, a light emitting device,
Concerning lighting devices, or methods of making them.

なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様
である。また、撮発光装置、表示装置、電子機器、照明装置および電子機器は半導体装置
を有している場合がある。
In the present specification and the like, the semiconductor device refers to all devices that can function by utilizing the semiconductor characteristics. Transistors, semiconductor circuits, arithmetic units, storage devices, and the like are aspects of semiconductor devices. Further, the photographing device, the display device, the electronic device, the lighting device, and the electronic device may have a semiconductor device.

近年、スマートフォンやタブレット型端末などの電子機器が広く普及し、屋外で情報通信
を利用する機会が増えている。また、電子機器が備える表示装置の分野においては、限ら
れた容量のバッテリで長時間の動作が可能な低消費電力技術の開発が競われている。例え
ば、酸化物半導体を有するオフ電流の低いトランジスタを画素に用いることで、画像信号
を長時間保持する低消費電力の液晶表示装置が特許文献1に開示されている。
In recent years, electronic devices such as smartphones and tablet terminals have become widespread, and opportunities to use information communication outdoors are increasing. Further, in the field of display devices provided in electronic devices, the development of low power consumption technology capable of operating for a long time with a battery having a limited capacity is competing. For example, Patent Document 1 discloses a low power consumption liquid crystal display device that holds an image signal for a long time by using a transistor having an oxide semiconductor and having a low off current as a pixel.

また、電子機器が備える表示装置として、反射型液晶表示装置および透過型液晶表示装置
とを組み合わせた表示装置が提案されている。例えば、反射型液晶表示装置の利点を生か
し、かつ、周囲照明光が弱い環境下での使用を可能にする液晶表示装置として、入射光の
一部を透過し、残りの入射光は反射させる、いわゆる半透過性の反射膜を用いた液晶表示
装置が特許文献2に提案されている。
Further, as a display device included in an electronic device, a display device that combines a reflective liquid crystal display device and a transmissive liquid crystal display device has been proposed. For example, as a liquid crystal display device that makes use of the advantages of a reflective liquid crystal display device and enables use in an environment where ambient illumination light is weak, a part of the incident light is transmitted and the remaining incident light is reflected. A liquid crystal display device using a so-called semi-transmissive reflective film has been proposed in Patent Document 2.

特開2011−141522号公報Japanese Unexamined Patent Publication No. 2011-141522 特開2002−372710号公報JP-A-2002-372710

電子機器が備える表示装置には、バックライトを光源とした透過型の液晶素子や自発光型
の有機EL素子などが多く用いられている。これらの表示素子は屋内での視認性は良好で
あるが、晴天時の屋外などの強光下では表示面における外光反射が強いため、表示装置の
内部から放たれる光(表示)の視認性が低下する。
A transmissive liquid crystal element using a backlight as a light source, a self-luminous organic EL element, and the like are often used as display devices included in electronic devices. Although these display elements have good visibility indoors, the light (display) emitted from the inside of the display device can be visually recognized because the external light reflection on the display surface is strong under strong light such as outdoors in fine weather. The sex is reduced.

そのため、強光下では外光の反射を利用した反射型の表示素子を用いることが好ましい。
例えば、反射型の液晶素子を用いた表示装置は、外光強度が強いほど視認性は向上する。
ただし、表示装置の表示面は数%の反射率を有するガラス基板や樹脂基板などが用いられ
るため、外光反射が表示に与える影響は解決していない。
Therefore, it is preferable to use a reflection type display element that utilizes the reflection of external light under strong light.
For example, in a display device using a reflective liquid crystal element, the stronger the external light intensity, the better the visibility.
However, since a glass substrate or a resin substrate having a reflectance of several percent is used for the display surface of the display device, the influence of external light reflection on the display has not been solved.

また、従来の半透過性の反射膜を用いた液晶表示装置では、1つのトランジスタで反射型
の液晶表示素子および透過型の液晶表示素子を制御しているため、反射型の液晶表示素子
と、透過型の液晶表示素子と、をそれぞれ独立して制御できない問題があった。また、バ
ックライトの光を効率的に利用できていない問題があった。
Further, in the conventional liquid crystal display device using a semi-transmissive reflective film, since the reflective liquid crystal display element and the transmissive liquid crystal display element are controlled by one transistor, the reflective liquid crystal display element and the reflective liquid crystal display element can be used. There is a problem that the transmissive liquid crystal display element and the transmissive liquid crystal display element cannot be controlled independently. In addition, there is a problem that the light of the backlight cannot be used efficiently.

したがって、本発明の一態様では、強光下でも視認性の良好な表示装置を提供することを
目的の一つとする。または、可視光を透過する機能を有する表示素子および可視光を反射
する機能を有する表示を備えた表示装置を提供することを目的の一つとする。または、低
消費電力の表示システムを提供することを目的の一つとする。または、新規な表示装置を
提供することを目的の一つとする。または、新規な電子機器を提供することを目的の一つ
とする。
Therefore, one of the objects of the present invention is to provide a display device having good visibility even under strong light. Another object of the present invention is to provide a display element having a function of transmitting visible light and a display device having a display having a function of reflecting visible light. Alternatively, one of the purposes is to provide a display system with low power consumption. Alternatively, one of the purposes is to provide a new display device. Alternatively, one of the purposes is to provide a new electronic device.

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は
、これらの課題の全てを解決する必要はないものとする。また、上記以外の課題は、明細
書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽
出することが可能である。
The description of these issues does not prevent the existence of other issues. It is not necessary to solve all of these problems in one aspect of the present invention. In addition, problems other than the above are naturally clarified from the description of the specification and the like, and it is possible to extract problems other than the above from the description of the specification and the like.

本発明の一態様は、可視光を発する機能を有する表示装置、可視光を反射する機能を有す
る表示装置、可視光を発する機能および可視光を反射する機能を有する表示装置を用いた
表示装置に関する。また、当該表示装置を有する電子機器に関する。
One aspect of the present invention relates to a display device having a function of emitting visible light, a display device having a function of reflecting visible light, and a display device using a display device having a function of emitting visible light and a function of reflecting visible light. .. It also relates to an electronic device having the display device.

本発明の一態様は、第1の基板と、第2の基板と、第1の表示素子と、第2の表示素子と
、入力装置と、駆動回路と、を有する表示装置であって、第1の基板と第2の基板とは互
いに重なる領域を有し、第1の表示素子および第2の表示素子は、第1の基板の第1の面
と第2の基板の第1の面との間に設けられ、第1の表示素子は、可視光を反射する機能を
有し、第2の表示素子は、可視光を透過する機能を有し、第2の基板の第1の面と、第1
の表示素子および第2の表示素子との間には、入力装置が設けられ、第2の基板の第1の
面に対向する第2の面上には反射防止層が設けられ、第1の基板の第1の面上には駆動回
路が設けられ、入力装置および駆動回路は、可撓性を有する配線を介して電気的に接続さ
れる表示装置である。
One aspect of the present invention is a display device including a first substrate, a second substrate, a first display element, a second display element, an input device, and a drive circuit. The first substrate and the second substrate have regions that overlap each other, and the first display element and the second display element are formed on the first surface of the first substrate and the first surface of the second substrate. The first display element has a function of reflecting visible light, and the second display element has a function of transmitting visible light, and is provided between the first display element and the first surface of the second substrate. , 1st
An input device is provided between the display element and the second display element, and an antireflection layer is provided on the second surface facing the first surface of the second substrate. A drive circuit is provided on the first surface of the substrate, and the input device and the drive circuit are display devices that are electrically connected via flexible wiring.

第1の表示素子および前記第2の表示素子は、同一の画素ユニット内に設けることができ
る。
The first display element and the second display element can be provided in the same pixel unit.

駆動回路は、第1の表示素子、第2の表示素子および入力装置を駆動する機能を有するこ
とができる。
The drive circuit can have a function of driving the first display element, the second display element, and the input device.

反射防止層は、第2の基板の第2の面にも設けられていてもよい。 The antireflection layer may also be provided on the second surface of the second substrate.

反射防止層は誘電体層で形成することができる。または、アンチグレアパターンで反射防
止層を形成してもよい。
The antireflection layer can be formed of a dielectric layer. Alternatively, an antireflection layer may be formed with an anti-glare pattern.

入力装置は、第2の基板の第1の面上に設けられた第1の層と、第1の層に接して設けら
れた第2の層と、を有する配線を有し、第1の層は、第2の層よりも可視光の反射率が低
い材料で形成することが好ましい。
The input device has a wiring having a first layer provided on the first surface of the second substrate and a second layer provided in contact with the first layer, and the first layer. The layer is preferably formed of a material having a lower visible light reflectance than the second layer.

第1の表示素子および第2の表示素子と、入力装置との間に光拡散板および偏光板が設け
られていることが好ましい。
It is preferable that a light diffusing plate and a polarizing plate are provided between the first display element and the second display element and the input device.

第1の表示素子および第2の表示素子は、チャネルが形成される半導体層に金属酸化物を
含むトランジスタとそれぞれ電気的に接続されていることが好ましい。
It is preferable that the first display element and the second display element are electrically connected to a transistor containing a metal oxide in the semiconductor layer on which the channel is formed.

なお、本明細書中において、表示装置(表示部)にコネクター、例えばFPC(Flex
ible printed circuit)もしくはTCP(Tape Carrie
r Package)が取り付けられたモジュール、TCPの先にプリント配線板が設け
られたモジュール、または表示素子が形成された基板にCOG(Chip On Gla
ss)方式によりIC(集積回路)が直接実装されたモジュールは、表示装置を含む場合
がある。
In the present specification, the display device (display unit) is connected to a connector, for example, FPC (Flex).
Ible printed circuit) or TCP (Tape Carrie)
COG (Chip On Gla) on a module on which r Package) is attached, a module on which a printed wiring board is provided at the end of TCP, or a substrate on which a display element is formed.
A module in which an IC (integrated circuit) is directly mounted by the ss) method may include a display device.

本発明の一態様を用いることで、強光下でも視認性の良好な表示装置を提供することがで
きる。または、可視光を発する機能を有する表示素子および可視光を反射する機能を有す
る表示を備えた表示装置を提供することができる。または、低消費電力の表示システムを
提供することができる。または、新規な表示装置を提供することができる。または、新規
な電子機器を提供することができる。
By using one aspect of the present invention, it is possible to provide a display device having good visibility even under strong light. Alternatively, it is possible to provide a display element having a function of emitting visible light and a display device having a display having a function of reflecting visible light. Alternatively, a low power consumption display system can be provided. Alternatively, a new display device can be provided. Alternatively, a new electronic device can be provided.

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
The description of these effects does not preclude the existence of other effects. It should be noted that one aspect of the present invention does not necessarily have to have all of these effects. It should be noted that the effects other than these are naturally clarified from the description of the description, drawings, claims, etc., and it is possible to extract the effects other than these from the description of the description, drawings, claims, etc. Is.

表示装置を説明する図。The figure explaining the display device. 反射防止層を説明する図。The figure explaining the antireflection layer. 表示装置を説明する図。The figure explaining the display device. 駆動回路とFPCの接続例を説明する図。The figure explaining the connection example of a drive circuit and FPC. アイドリングストップ駆動を説明する図。The figure explaining the idling stop drive. 画素ユニットを説明する図。The figure explaining the pixel unit. 画素ユニットを説明する図。The figure explaining the pixel unit. 画素ユニットを説明する図。The figure explaining the pixel unit. 表示装置の回路を説明する図および画素の上面図。The figure explaining the circuit of the display device and the top view of a pixel. 表示装置の回路を説明する図。The figure explaining the circuit of a display device. 表示装置の回路を説明する図。The figure explaining the circuit of a display device. 表示装置の構成を説明する図。The figure explaining the structure of the display device. タッチセンサの構成を説明する図。The figure explaining the structure of a touch sensor. タッチセンサの構成を説明する図。The figure explaining the structure of a touch sensor. 表示装置の構成を説明する図。The figure explaining the structure of the display device. 表示装置の構成を説明する図。The figure explaining the structure of the display device. 表示装置の構成を説明する図。The figure explaining the structure of the display device. 金属酸化物の構成の概念図。Conceptual diagram of the composition of metal oxides. 試料のXRDスペクトルの測定結果を説明する図。The figure explaining the measurement result of the XRD spectrum of a sample. 試料のTEM像、および電子線回折パターンを説明する図。The figure explaining the TEM image of a sample, and the electron diffraction pattern. 試料のEDXマッピングを説明する図。The figure explaining the EDX mapping of a sample. トランジスタを説明する図。The figure explaining the transistor. トランジスタを説明する図。The figure explaining the transistor. トランジスタを説明する図。The figure explaining the transistor. 表示モジュールの構成を説明する図。The figure explaining the structure of the display module. 電子機器を説明する図。The figure explaining the electronic device. 電子機器を説明する図。The figure explaining the electronic device. 液晶層を有する表示装置の白黒表示後の階調変化を説明する図。The figure explaining the gradation change after black-and-white display of the display device which has a liquid crystal layer. 液晶層の比抵抗と液晶層の分子の双極子モーメントとの関係を示すグラフ。The graph which shows the relationship between the specific resistance of a liquid crystal layer and the dipole moment of a molecule of a liquid crystal layer.

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変
更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。
The embodiment will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that the form and details of the present invention can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention is not construed as being limited to the description of the embodiments shown below.

なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には
同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様
の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
In the configuration of the invention described below, the same reference numerals are commonly used between different drawings for the same parts or parts having similar functions, and the repeated description thereof will be omitted. Further, when referring to the same function, the hatch pattern may be the same and no particular reference numeral may be added.

なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明
瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない
It should be noted that in each of the figures described herein, the size, layer thickness, or region of each configuration may be exaggerated for clarity. Therefore, it is not necessarily limited to that scale.

なお、本明細書等における「第1」、「第2」等の序数詞は、構成要素の混同を避けるた
めに付すものであり、数的に限定するものではない。
The ordinal numbers such as "first" and "second" in the present specification and the like are added to avoid confusion of the components, and are not limited numerically.

(実施の形態1)
本実施の形態では、本発明の一態様の表示装置について、図面を参照して説明する。
(Embodiment 1)
In the present embodiment, the display device of one aspect of the present invention will be described with reference to the drawings.

本発明の一態様の表示装置は、第1の基板と、第2の基板と、第1の表示素子と、第2の
表示素子と、入力装置と、駆動回路と、を有する。
The display device of one aspect of the present invention includes a first substrate, a second substrate, a first display element, a second display element, an input device, and a drive circuit.

第1の表示素子は、可視光を反射する機能を有し、第2の表示素子は、可視光を透過する
機能を有する。したがって、強光下では第1の表示素子を動作させ、弱光下では第2の表
示素子を動作させるなど、低消費電力で視認性が良好な表示を行うことができる。
The first display element has a function of reflecting visible light, and the second display element has a function of transmitting visible light. Therefore, it is possible to perform a display with low power consumption and good visibility, such as operating the first display element under strong light and operating the second display element under low light.

第1の表示素子、第2の表示素子および入力装置は、第1の基板と第2の基板との間に設
けられる。第2の基板の第1面には入力装置が設けられ、当該第1面と対向する第2面に
は反射防止層が設けられる。したがって、強光下において、表示面の外光反射を十分に抑
えることができ、さらに視認性を向上させることができる。
The first display element, the second display element, and the input device are provided between the first substrate and the second substrate. An input device is provided on the first surface of the second substrate, and an antireflection layer is provided on the second surface facing the first surface. Therefore, the reflection of external light on the display surface can be sufficiently suppressed under strong light, and the visibility can be further improved.

図1(A)は、本発明の一態様の表示装置を説明する図である。図1(A)に示す表示装
置10は、第1の基板11と、第2の基板12と、層20と、駆動回路30と、FPC3
1と、FPC32を有する。
FIG. 1A is a diagram illustrating a display device according to an aspect of the present invention. The display device 10 shown in FIG. 1A includes a first substrate 11, a second substrate 12, a layer 20, a drive circuit 30, and an FPC 3.
It has 1 and FPC32.

第1の基板11および第2の基板12には、例えばガラス基板を用いることができる。ま
たは、可撓性を有する樹脂基板であってもよい。なお、表示装置10では可視光を透過す
る第2の表示素子を用いるため、第1の基板11および第2の基板12側には透光性を有
する材料を用いる。
For the first substrate 11 and the second substrate 12, for example, a glass substrate can be used. Alternatively, it may be a flexible resin substrate. Since the display device 10 uses a second display element that transmits visible light, a translucent material is used on the first substrate 11 and the second substrate 12 side.

また、第2の基板12の第1面および第2面の両方または第2面には、反射防止層13が
設けられる。反射防止層13は、例えば図2(A)乃至(F)に示す構成とすることがで
きる。
Further, the antireflection layer 13 is provided on both the first surface and the second surface or the second surface of the second substrate 12. The antireflection layer 13 may have the configuration shown in FIGS. 2A to 2F, for example.

図2(A)は、表示装置10の上面である第2の基板12の第2面に透光性を有する誘電
体層13aを設けた例である。誘電体層13aとして適切な厚さの多層の誘電体層を設け
ることで、光の干渉効果により反射光を抑えることができる。ガラス基板片面の反射率は
、4乃至5%程度であるが、第2の基板12の第2面に透光性を有する誘電体層13aを
設けることで0.05乃至0.5%程度まで反射率を抑えることができる。
FIG. 2A is an example in which a light-transmitting dielectric layer 13a is provided on the second surface of the second substrate 12 which is the upper surface of the display device 10. By providing a multilayer dielectric layer having an appropriate thickness as the dielectric layer 13a, the reflected light can be suppressed by the light interference effect. The reflectance of one side of the glass substrate is about 4 to 5%, but it can be up to about 0.05 to 0.5% by providing the light-transmitting dielectric layer 13a on the second surface of the second substrate 12. The reflectance can be suppressed.

また、図2(B)に示すように、第2の基板12の第1面にも透光性を有する誘電体層1
3bを設けることで、ガラス基板の裏面側の反射率を抑えることができる。この場合、第
2の基板12の表裏で反射率を0.1乃至1.0%程度まで抑えることができる。したが
って、外光の映り込みを抑えることができ、表示の視認性を向上させることができる。
Further, as shown in FIG. 2B, the dielectric layer 1 having translucency also on the first surface of the second substrate 12.
By providing 3b, the reflectance on the back surface side of the glass substrate can be suppressed. In this case, the reflectance can be suppressed to about 0.1 to 1.0% on the front and back surfaces of the second substrate 12. Therefore, it is possible to suppress the reflection of external light and improve the visibility of the display.

または、図2(C)に示すように、微細な突起で形成されるアンチグレアパターン13c
を第2の基板12の第2面に設けてもよい。アンチグレアパターン13cにより反射光を
散乱させることができ、反射の表示素子による表示を見やすくすることができる。また、
指紋などの汚れを付きにくくすることができる。なお、図2(C)では、第2の基板12
の第2面を加工してアンチグレアパターン13cを設ける例を示しているが、図2(D)
に示すように、アンチグレアパターンが形成されたフィルム13dを第2の基板12の第
2面に貼り付けてもよい。
Alternatively, as shown in FIG. 2C, the anti-glare pattern 13c formed by fine protrusions
May be provided on the second surface of the second substrate 12. The reflected light can be scattered by the anti-glare pattern 13c, and the display by the reflection display element can be easily seen. again,
It is possible to prevent fingerprints and other stains from sticking. In addition, in FIG. 2C, the second substrate 12
An example of processing the second surface of the above to provide an anti-glare pattern 13c is shown in FIG. 2 (D).
As shown in the above, the film 13d on which the anti-glare pattern is formed may be attached to the second surface of the second substrate 12.

また、図2(E)に示すように、アンチグレアパターン13cと誘電体層13bを組み合
わせてもよい。また、図2(F)に示すように、アンチグレアパターンが形成されたフィ
ルム13dと誘電体層13bを組み合わせてもよい。
Further, as shown in FIG. 2E, the anti-glare pattern 13c and the dielectric layer 13b may be combined. Further, as shown in FIG. 2F, the film 13d on which the anti-glare pattern is formed and the dielectric layer 13b may be combined.

第1の基板11と第2の基板12との間には、層20が設けられる。層20について、図
1(B)を用いて説明する。図1(B)は図1に示すX1−X2位置の断面に相当し、明
瞭化のため厚さ方向を拡大して図示している。層20は、素子層21、基板22、光拡散
板23、偏光板24b、入力装置25、および接着層26を有する。
A layer 20 is provided between the first substrate 11 and the second substrate 12. The layer 20 will be described with reference to FIG. 1 (B). FIG. 1B corresponds to the cross section at the X1-X2 position shown in FIG. 1, and is shown by enlarging the thickness direction for clarification. The layer 20 includes an element layer 21, a substrate 22, a light diffusing plate 23, a polarizing plate 24b, an input device 25, and an adhesive layer 26.

素子層21は、FET層21a、LC1層21bおよびLC2層21cを有する。FET
層21aは、画素回路を構成するトランジスタ等を有する。LC1層21bは、第1の表
示素子を有する。LC2層21cは、第2の表示素子を有する。第1の表示素子および第
2の表示素子は、FET層21aが有するトランジスタと電気的に接続される。
The element layer 21 has an FET layer 21a, an LC1 layer 21b, and an LC2 layer 21c. FET
The layer 21a has transistors and the like that form a pixel circuit. The LC1 layer 21b has a first display element. The LC2 layer 21c has a second display element. The first display element and the second display element are electrically connected to the transistor included in the FET layer 21a.

第1の表示素子としては、例えば反射型の液晶素子を用いることができる。また、第2の
表示素子としては、例えば透過型の液晶素子を用いることができる。反射型の液晶素子は
低消費電力で、晴天時の太陽光下でも視認性の高い表示を行うことができる。透過型の液
晶素子は室内光下や曇天時の屋外などで視認性の高い表示を行うことができる。
As the first display element, for example, a reflective liquid crystal element can be used. Further, as the second display element, for example, a transmissive liquid crystal element can be used. The reflective liquid crystal element has low power consumption and can display with high visibility even in sunlight in fine weather. The transmissive liquid crystal element can perform a highly visible display under indoor light or outdoors in cloudy weather.

基板22は、第1の表示素子が有する液晶層を封止する機能を有する。基板22には、ガ
ラス基板などのほか、フィルムなどの樹脂基板を用いることができる。
The substrate 22 has a function of sealing the liquid crystal layer of the first display element. As the substrate 22, a resin substrate such as a film can be used in addition to a glass substrate or the like.

光拡散板23は、液晶素子の反射電極で反射した光を拡散する機能を有する。当該機能に
より、反射型の液晶素子でも自然な発色を行うことができる。また、白紙に近い白色を表
示させることができる。
The light diffusing plate 23 has a function of diffusing the light reflected by the reflecting electrode of the liquid crystal element. With this function, even a reflective liquid crystal element can develop a natural color. In addition, it is possible to display white that is close to blank paper.

偏光板24bとしては、例えば円偏光板を用いることができる。円偏光板および液晶によ
る偏向角の変化を利用することによって、反射光を利用した表示を行うことができる。
As the polarizing plate 24b, for example, a circular polarizing plate can be used. By utilizing the change in the deflection angle due to the circular polarizing plate and the liquid crystal display, it is possible to perform the display using the reflected light.

また、第1の基板11の第1面と対向する第2面には、偏光板24aが設けられる。偏光
板24aとしては、例えば円偏光板を用いることができる。偏光板24a、24bおよび
LC2層が有する液晶による偏向角の変化を利用することによって、透過光を利用した表
示を行うことができる。
Further, a polarizing plate 24a is provided on the second surface of the first substrate 11 facing the first surface. As the polarizing plate 24a, for example, a circular polarizing plate can be used. By utilizing the change in the deflection angle of the polarizing plates 24a and 24b and the LC2 layer due to the liquid crystal display, it is possible to perform display using transmitted light.

入力装置25としては、例えば、静電容量型のタッチセンサを用いることができる。入力
装置25は表示部と重ねて設けられ、表示部をユーザーがタッチする動作を電気信号に変
換して出力する機能を有する。
As the input device 25, for example, a capacitance type touch sensor can be used. The input device 25 is provided so as to overlap with the display unit, and has a function of converting an operation of the user touching the display unit into an electric signal and outputting the input device 25.

入力装置25は、図3に示すように第2の基板12の第1面に設けられる。または、前述
した誘電体層13b上に設けられていてもよい。静電容量型のタッチセンサとしては、配
線および電極として透光性導電膜を用いることもできるが、より抵抗が低く大型の表示装
置にも適用可能なメタルメッシュを用いることが好ましい。なお、一般的にメタルは反射
率が大きい材料であるが、酸化処理などを施すことにより暗色にすることができる。した
がって、第2の基板12の第1面に設けられた場合においても、外光の反射を抑えること
ができる。
The input device 25 is provided on the first surface of the second substrate 12 as shown in FIG. Alternatively, it may be provided on the dielectric layer 13b described above. As the capacitance type touch sensor, a translucent conductive film can be used as wiring and electrodes, but it is preferable to use a metal mesh having lower resistance and applicable to a large display device. In general, metal is a material having a high reflectance, but it can be darkened by subjecting it to an oxidation treatment or the like. Therefore, even when the second substrate 12 is provided on the first surface, the reflection of external light can be suppressed.

入力装置25は外付け型であり、可視光に対して透光性を有する接着層26を介して第1
の表示素子および第2の表示素子と重なる構成とする。入力装置25は、トランジスタ、
第1の表示素子および第2の表示素子の製造工程とは別工程で作製することができるため
、それぞれの要素の歩留りを向上させることができる。
The input device 25 is an external type, and is first via an adhesive layer 26 having transparency to visible light.
The configuration is such that it overlaps with the display element of No. 1 and the second display element. The input device 25 is a transistor,
Since the first display element and the second display element can be manufactured in a separate process from the manufacturing process, the yield of each element can be improved.

駆動回路30は、第1の表示素子および第2の表示素子に画像データを供給するソースド
ライバとしての機能を有するほか、入力装置25を制御する機能を有していてもよい。駆
動回路30は、例えばシリコンウエハを用いて形成したICチップを実装して設けること
ができる。または、第1の基板11上に設けたトランジスタで駆動回路30を形成しても
よい。
The drive circuit 30 has a function as a source driver for supplying image data to the first display element and the second display element, and may also have a function of controlling the input device 25. The drive circuit 30 can be provided by mounting an IC chip formed of, for example, a silicon wafer. Alternatively, the drive circuit 30 may be formed by a transistor provided on the first substrate 11.

なお、図1(A)、(B)および図3では、駆動回路30として、ベアチップをCOGで
実装する形態を図示しているが、TCPまたはCOF(Chip on Film)を用
いて設けてもよい。
Although FIGS. 1 (A), 1 (B) and 3 show a mode in which the bare chip is mounted by COG as the drive circuit 30, TCP or COF (Chip on Film) may be used to provide the drive circuit 30. ..

駆動回路30はFPC31を介して画像データを供給する回路等と電気的に接続される。
また、入力装置25はFPC32を介して駆動回路30と電気的に接続される。FPC3
1、32は、配線が形成された可撓性を有する基板であり、例えば、ポリイミドフィルム
と銅配線などを貼り合わせて形成することができる。
The drive circuit 30 is electrically connected to a circuit or the like that supplies image data via the FPC 31.
Further, the input device 25 is electrically connected to the drive circuit 30 via the FPC 32. FPC3
Reference numerals 1 and 32 are flexible substrates on which wiring is formed, and can be formed by, for example, laminating a polyimide film and copper wiring or the like.

図4(A)乃至(D)は、駆動回路30、FPC31およびFPC32の電気的な接続を
説明する図である。
4 (A) to 4 (D) are diagrams illustrating the electrical connection of the drive circuit 30, FPC 31 and FPC 32.

図4(A)は、駆動回路30が、第1の表示素子および第2の表示素子に画像データを供
給するソースドライバとしての機能および入力装置25を制御する機能を有する場合の例
である。このとき、駆動回路30は、配線33aを介してFPC31と電気的に接続する
ことができる。また、駆動回路30は、配線33bを介してFPC32と電気的に接続す
ることができる。
FIG. 4A is an example in which the drive circuit 30 has a function as a source driver for supplying image data to the first display element and the second display element and a function for controlling the input device 25. At this time, the drive circuit 30 can be electrically connected to the FPC 31 via the wiring 33a. Further, the drive circuit 30 can be electrically connected to the FPC 32 via the wiring 33b.

図4(B)は、駆動回路30が二つに分割された場合の例である。ここで、駆動回路30
aは、第1の表示素子および第2の表示素子に画像データを供給するソースドライバとし
ての機能を有する。また、駆動回路30bは入力装置25を制御する機能を有する。この
とき、駆動回路30aは、配線33aを介して、FPC31と電気的に接続することがで
きる。また、駆動回路30bは、配線33bを介して、FPC32と電気的に接続するこ
とができる。
FIG. 4B is an example when the drive circuit 30 is divided into two. Here, the drive circuit 30
a has a function as a source driver that supplies image data to the first display element and the second display element. Further, the drive circuit 30b has a function of controlling the input device 25. At this time, the drive circuit 30a can be electrically connected to the FPC 31 via the wiring 33a. Further, the drive circuit 30b can be electrically connected to the FPC 32 via the wiring 33b.

なお、図4(C)に示すように、駆動回路30aおよび駆動回路30bは、配線33cを
介して電気的に接続されていてもよい。また、図4(D)に示すように、FPC31およ
びFPC32は、配線33dを介して電気的に接続されていてもよい。このような構成と
することで、電源電圧や信号を供給するための配線を削減することができる。
As shown in FIG. 4C, the drive circuit 30a and the drive circuit 30b may be electrically connected via the wiring 33c. Further, as shown in FIG. 4D, the FPC 31 and the FPC 32 may be electrically connected via the wiring 33d. With such a configuration, it is possible to reduce the wiring for supplying the power supply voltage and the signal.

FET層21aに設けられるトランジスタには、金属酸化物をチャネル領域に有するトラ
ンジスタ(以下、OSトランジスタ)を用いることが好ましい。OSトランジスタは極め
てオフ電流が小さく、画像データとして書き込んだ電位を長時間保持することが可能とな
る。したがって、複数のフレーム期間において、新たに画像データを書き込むことなく画
像表示が維持できる、所謂アイドリングストップ駆動が可能となる。
As the transistor provided in the FET layer 21a, it is preferable to use a transistor having a metal oxide in the channel region (hereinafter, OS transistor). The OS transistor has an extremely small off current, and can hold the potential written as image data for a long time. Therefore, in a plurality of frame periods, so-called idling stop drive capable of maintaining the image display without newly writing the image data becomes possible.

アイドリングストップ駆動では、画素に書き込んだ画像データを2フレーム以上に亘り保
持することができる。これにより、画像データの書き換え頻度を少なくすることができる
ため、消費電力を低減することができる。
In the idling stop drive, the image data written in the pixels can be held for two or more frames. As a result, the frequency of rewriting the image data can be reduced, so that the power consumption can be reduced.

第1の表示素子として用いることのできる反射型の液晶素子は、バックライトを必要とし
ないため、画素部の消費電力は回路動作の消費電力と等しくなる。したがって、第1の表
示素子を有する画素をアイドリングストップ駆動することが特に好ましく、画素部の消費
電力は書き換え頻度に比例して低減することができる。
Since the reflective liquid crystal element that can be used as the first display element does not require a backlight, the power consumption of the pixel portion is equal to the power consumption of the circuit operation. Therefore, it is particularly preferable to drive the pixel having the first display element in idling stop, and the power consumption of the pixel portion can be reduced in proportion to the rewriting frequency.

上述したアイドリングストップ駆動の一例について、図5(A)乃至(C)を用いて説明
する。
An example of the above-mentioned idling stop drive will be described with reference to FIGS. 5A to 5C.

図5(A)は、液晶素子35および画素回路36で構成される画素の回路図を図示してい
る。図5(A)では、信号線SLおよびゲート線GLに接続されたトランジスタM1、容
量素子CsLCおよび液晶素子LCを図示している。
FIG. 5A illustrates a circuit diagram of a pixel composed of a liquid crystal element 35 and a pixel circuit 36. FIG. 5A illustrates the transistor M1, the capacitive element Cs LC, and the liquid crystal element LC connected to the signal line SL and the gate line GL.

図5(B)は、アイドリングストップ駆動ではない通常駆動モードにおいて、信号線SL
およびゲート線GLにそれぞれ与える信号の波形を示すタイミングチャートである。通常
駆動モードでは、通常のフレーム周波数(例えば60Hz)で動作させることができる。
FIG. 5B shows the signal line SL in the normal drive mode, which is not the idling stop drive.
It is a timing chart which shows the waveform of the signal given to the gate line GL, respectively. In the normal drive mode, it can be operated at a normal frame frequency (for example, 60 Hz).

当該フレーム周波数における連続するフレームの各期間をT、T、Tとしたとき、
各フレーム期間でゲート線に走査信号を与え、信号線のデータDを画素に書き込む動作
を行う。この動作は、T、T、Tで同じデータDを書き込む場合であっても、異
なるデータを書き込む場合であっても同じである。
When each period of consecutive frames at the frame frequency is T 1 , T 2 , and T 3 ,
Giving a scanning signal to the gate line in each frame period, it performs an operation to write data D 1 of the signal line to the pixel. This operation is the same whether the same data D 1 is written in T 1 , T 2 , or T 3 or different data is written.

図5(C)は、アイドリングストップ駆動において、信号線SLおよびゲート線GLにそ
れぞれ与える信号の波形を示すタイミングチャートである。アイドリングストップ駆動で
は、低速のフレーム周波数(例えば1Hz)で動作させることができる。
FIG. 5C is a timing chart showing waveforms of signals given to the signal line SL and the gate line GL in the idling stop drive. In the idling stop drive, it can be operated at a low frame frequency (for example, 1 Hz).

図5(C)では、当該フレーム周波数におけるフレーム期間をT、その中でデータを書
き込む期間をT、データを保持する期間をTRETで表している。アイドリングストッ
プ駆動は、期間Tでゲート線に走査信号を与え、信号線のデータDを画素に書き込み
、期間TRETでゲート線をローレベルの電圧に固定し、トランジスタM1を非導通状態
として一旦書き込んだデータDを画素に保持させる動作を行う。
In FIG. 5 (C), it represents the frame period in the frame frequency T 1, the period for writing the data therein T W, a period for holding data at T RET. Idling stop driving gives the scanning signal to the gate lines in a period T W, write data D 1 of the signal line to the pixel, fix the gate line to the low level voltage at time T RET, the transistor M1 as a non-conductive state The operation of holding the once written data D 1 in the pixel is performed.

ここで、トランジスタM1としてOSトランジスタを用いることで、その低いオフ電流に
よってデータDを長時間保持することが可能となる。また、図5(A)乃至(C)では
液晶素子LCを用いた例を示したが、有機EL素子などの発光素子を用いても、同様にア
イドリングストップ駆動は可能である。
Here, by using an OS transistor as the transistor M1, it is possible to hold the data D 1 for a long time due to its low off current. Further, although FIGS. 5A to 5C show an example in which the liquid crystal element LC is used, the idling stop drive can be similarly performed by using a light emitting element such as an organic EL element.

なお、図5(A)に示す回路図において、液晶素子LCはデータDのリークパスとなる
。したがって、適切にアイドリングストップ駆動を行うには、液晶素子LCの比抵抗を1
.0×1014Ω・cm以上とすることが好ましい。
Note that in the circuit diagram shown in FIG. 5 (A), the liquid crystal element LC is the leak path of the data D 1. Therefore, in order to properly drive the idling stop, the specific resistance of the liquid crystal element LC is set to 1.
.. It is preferably 0 × 10 14 Ω · cm or more.

ここで、液晶層の誘電率の異方性について、図28を用いて説明を行う。 Here, the anisotropy of the dielectric constant of the liquid crystal layer will be described with reference to FIG. 28.

まず、液晶層に用いる材料として、誘電率の異方性が異なる2つの材料を用いる場合の表
示装置の焼き付きについて説明する。
First, the seizure of the display device when two materials having different dielectric constant anisotropy are used as the material used for the liquid crystal layer will be described.

1つ目の表示装置としては、液晶層に誘電率の異方性が3.85である液晶材料(Mat
erial 1)を用い、2つ目の表示装置としては、液晶層に誘電率の異方性が2.2
である液晶材料(Material 2)を用いる。
The first display device is a liquid crystal material (Mat) having a dielectric constant anisotropy of 3.85 in the liquid crystal layer.
Using erial 1), as the second display device, the anisotropy of the dielectric constant in the liquid crystal layer is 2.2.
A liquid crystal material (Material 2) is used.

なお、表示装置の焼き付きの評価方法としては、連続して中間調を表示(Half To
ne→Half Tone)した際の階調に対する白表示後の中間調表示(White→
Half Tone)と、連続して中間調を表示した際の階調に対する黒表示後の中間調
表示(Black→Half Tone)と、の階調のずれを測定する。図28に、白黒
表示後の階調変化の結果を示す。なお、図28において、縦軸が中間階調(グレイレベル
)変化を、横軸が中間調の書き込みからの時間を、それぞれ表す。
As an evaluation method for burn-in of the display device, halftones are continuously displayed (Half To).
Halftone display after white display for gradation when ne → Half Tone) (White →
Halftone) and the halftone display (Black → Halftone) after black display with respect to the gradation when the halftone is continuously displayed are measured. FIG. 28 shows the result of the gradation change after the black and white display. In FIG. 28, the vertical axis represents the change in halftone (gray level), and the horizontal axis represents the time from writing the halftone.

図28に示す結果より、誘電率の異方性が3.85である液晶材料(Material
1)ではWhite→Half Toneと、Black→Half Toneとで、7
.2階調のずれがあることがわかる。一方で、誘電率の異方性が2.2である液晶材料(
Material 2)ではWhite→Half Toneと、Black→Half
Toneとで、1.4階調のずれであることがわかる。なお、図28において、誘電率
の異方性が2.2である液晶材料(Material 2)の連続して中間調を表示(H
alf Tone→Half Tone)した際のデータは、白表示後の中間調表示(W
hite→Half Tone)のデータと概ね重なって表示されている。
From the results shown in FIG. 28, the liquid crystal material (Materialal) having a dielectric constant anisotropy of 3.85.
In 1), White → Half Tone and Black → Half Tone, 7
.. It can be seen that there is a deviation of two gradations. On the other hand, a liquid crystal material having a dielectric constant anisotropy of 2.2 (
In Material 2), White → Half Tone and Black → Half
It can be seen that there is a 1.4 gradation shift with Tone. In FIG. 28, the liquid crystal material (Material 2) having a dielectric constant anisotropy of 2.2 continuously displays halftones (H).
The data when alf Tone → Half Tone) is displayed in halftone after white display (W).
It is displayed almost overlapping with the data of hite → Halftone).

図28に示す結果より、液晶層に誘電率の異方性が低い材料を用いることで階調のずれを
抑制できることがわかる。
From the results shown in FIG. 28, it can be seen that the deviation of the gradation can be suppressed by using a material having a low dielectric anisotropy for the liquid crystal layer.

なお、同一静止画像における階調値のずれとして許容できる範囲とは、例えば、256段
階の透過率を制御して画像を表示する場合、0階調以上3階調以下のずれをいう。同一静
止画像における階調値のずれとして0階調以上3階調以下の階調値のずれであれば、視認
者がフリッカーを知覚しづらいものとなる。また、別の例としては、1024段階と透過
率を制御して画像を表示する場合、0階調以上12階調以下のずれをいう。すなわち、同
一静止画像における階調値のずれとして許容できる範囲は、表示する最大階調数の1%以
上1.2%以下が好適である。
The range that can be tolerated as the deviation of the gradation value in the same still image means, for example, a deviation of 0 gradation or more and 3 gradations or less when the image is displayed by controlling the transmittance in 256 steps. If the deviation of the gradation value in the same still image is 0 gradation or more and 3 gradations or less, it becomes difficult for the viewer to perceive flicker. Further, as another example, when displaying an image by controlling the transmittance in 1024 steps, it means a deviation of 0 gradation or more and 12 gradations or less. That is, the allowable range of the gradation value deviation in the same still image is preferably 1% or more and 1.2% or less of the maximum number of gradations to be displayed.

次に、液晶層の双極子モーメントについて、図29を用いて説明を行う。 Next, the dipole moment of the liquid crystal layer will be described with reference to FIG. 29.

図29に示すグラフは、双極子モーメントを0デバイ以上3デバイ以下とする分子を有す
る液晶層の一例として、分子の双極子モーメントと比抵抗の関係を示している。
The graph shown in FIG. 29 shows the relationship between the dipole moment of a molecule and the specific resistance as an example of a liquid crystal layer having a molecule having a dipole moment of 0 debye or more and 3 debye or less.

図29に示すグラフの縦軸は、分子の双極子モーメント(Dipole moment)
を示すものである。図29の値の測定にあたり、液晶層は母体液晶と、それに添加する添
加材料を混合して構成する。双極子モーメントは添加材料の分子の双極子モーメントであ
る。図29に示す横軸は液晶層、すなわち母体液晶と、添加材料との、混合物の比抵抗(
Resistivity)を示すものである。母体液晶と、添加材料との混合比は、混合
材料全体に対して添加材料が20重量%となるように混合する。以下、母体液晶と、添加
材料の混合物を「混合液晶」と表す。図29の各点は、母体液晶に添加する添加材料の種
類を変え、添加材料の種類ごとに添加材料の分子の双極子モーメントと、添加材料を添加
した各混合液晶の比抵抗の関係を示したものである。
The vertical axis of the graph shown in FIG. 29 is the dipole moment of the molecule.
Is shown. In measuring the value shown in FIG. 29, the liquid crystal layer is formed by mixing the parent liquid crystal and the additive material added thereto. The dipole moment is the dipole moment of the molecule of the additive material. The horizontal axis shown in FIG. 29 is the specific resistance of the mixture of the liquid crystal layer, that is, the parent liquid crystal and the additive material (
It indicates resistivity). The mixing ratio of the parent liquid crystal display and the additive material is such that the additive material is 20% by weight based on the total mixture material. Hereinafter, the mixture of the parent liquid crystal display and the additive material is referred to as "mixed liquid crystal display". Each point in FIG. 29 changes the type of the additive material to be added to the parent liquid crystal display, and shows the relationship between the dipole moment of the molecule of the additive material and the specific resistance of each mixed liquid crystal to which the additive material is added for each type of the additive material. It is a thing.

図29では、添加材料の分子の双極子モーメントの値の減少に伴い、混合液晶の比抵抗値
が増加する。別言すると、添加材料の双極子モーメントが大きいと比抵抗が減少する。
In FIG. 29, the specific resistance value of the mixed liquid crystal display increases as the value of the dipole moment of the molecule of the additive material decreases. In other words, if the dipole moment of the added material is large, the resistivity decreases.

図29より、添加材料の分子の双極子モーメントが3デバイ以下の混合液晶は比抵抗値が
1.0×1014Ω・cm以上である。添加材料の分子の双極子モーメントが小さければ
比抵抗値が大きくなる。例えば、分子構造が、分子の中心に対して対称である場合は電荷
分布に偏りがないので双極子モーメントが0になる。このため、本発明の一態様の表示装
置として、添加材料の分子の永久双極子モーメントは0デバイ以上、3デバイ以下である
ことが好ましく、さらに比抵抗が1.0×1014Ω・cm以上とすると好ましいといえ
る。
From FIG. 29, the mixed liquid crystal display in which the dipole moment of the molecule of the additive material is 3 debye or less has a specific resistance value of 1.0 × 10 14 Ω · cm or more. The smaller the dipole moment of the molecule of the additive material, the larger the resistivity value. For example, when the molecular structure is symmetric with respect to the center of the molecule, the dipole moment becomes 0 because the charge distribution is not biased. Therefore, as a display device of one aspect of the present invention, the permanent dipole moment of the molecule of the additive material is preferably 0 debye or more and 3 debye or less, and the specific resistance is 1.0 × 10 14 Ω · cm or more. It can be said that it is preferable.

上述したトランジスタに用いる金属酸化物としては、例えば、後述するCAC−OS(C
loud−Aligned Composite−Oxide Semiconduct
or)などを用いることができる。
Examples of the metal oxide used for the above-mentioned transistor include CAC-OS (C) described later.
loud-Aligned Company-Oxide Semiconduct
or) and the like can be used.

特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。シ
リコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、
トランジスタのオフ状態における電流を低減することができる。
In particular, it is preferable to apply an oxide semiconductor having a bandgap larger than that of silicon. When a semiconductor material with a wider bandgap and a lower carrier density than silicon is used,
The current in the off state of the transistor can be reduced.

また、その低いオフ電流により、トランジスタを介して容量に蓄積した電荷を長期間に亘
って保持することが可能である。このようなトランジスタを画素に適用することで、各表
示領域に表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その
結果、極めて消費電力の低減された電子機器を実現できる。
Further, due to its low off-current, it is possible to retain the electric charge accumulated in the capacitance via the transistor for a long period of time. By applying such a transistor to a pixel, it is possible to stop the drive circuit while maintaining the gradation of the image displayed in each display area. As a result, it is possible to realize an electronic device with extremely reduced power consumption.

また、上述した画素や、当該画素を駆動する回路に用いられるトランジスタなどの半導体
装置には、多結晶半導体を用いてもよい。例えば、多結晶シリコンなどを用いることが好
ましい。多結晶シリコンは単結晶シリコンに比べて低温で形成でき、かつアモルファスシ
リコンに比べて高い電界効果移動度と高い信頼性を備える。このような多結晶半導体を画
素に適用することで画素の開口率を向上させることができる。また極めて多くの画素を有
する場合であっても、ゲート駆動回路とソース駆動回路を画素と同一基板上に形成するこ
とが可能となり、電子機器を構成する部品数を低減することができる。
Further, a polycrystalline semiconductor may be used for the semiconductor device such as the above-mentioned pixel and the transistor used in the circuit for driving the pixel. For example, it is preferable to use polycrystalline silicon or the like. Polycrystalline silicon can be formed at a lower temperature than single crystal silicon, and has higher field effect mobility and higher reliability than amorphous silicon. By applying such a polycrystalline semiconductor to a pixel, the aperture ratio of the pixel can be improved. Further, even when an extremely large number of pixels are provided, the gate drive circuit and the source drive circuit can be formed on the same substrate as the pixels, and the number of components constituting the electronic device can be reduced.

以上の構成を用いることで、外光の強弱の環境によらず、視認性の高い表示が行える表示
装置を提供することができる。特に、当該表示装置は、強光下でも視認性が良好であり、
低消費電力で動作させることができる利点を有する。
By using the above configuration, it is possible to provide a display device capable of displaying with high visibility regardless of the environment of the intensity of external light. In particular, the display device has good visibility even under strong light.
It has the advantage of being able to operate with low power consumption.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み
合わせて実施することができる。
This embodiment can be implemented in combination with at least a part thereof as appropriate with other embodiments described in the present specification.

(実施の形態2)
本実施の形態では、本発明の一態様の表示装置、および表示装置の駆動方法について説明
する。
本発明の一態様の表示装置は、可視光を反射する第1の表示素子が設けられた画素と、可
視光を発する第2の表示素子が設けられた画素を有することができる。
(Embodiment 2)
In the present embodiment, a display device according to one aspect of the present invention and a method for driving the display device will be described.
The display device of one aspect of the present invention can have a pixel provided with a first display element that reflects visible light and a pixel provided with a second display element that emits visible light.

表示装置は、第1の表示素子が反射する第1の光と、第2の表示素子が透過する第2の光
のうち、いずれか一方、または両方により、画像を表示する機能を有する。または、表示
装置は、第1の表示素子が反射する第1の光の光量と、第2の表示素子が発する第2の光
の光量と、をそれぞれ制御することにより、階調を表現する機能を有する。
The display device has a function of displaying an image by one or both of the first light reflected by the first display element and the second light transmitted by the second display element. Alternatively, the display device has a function of expressing gradation by controlling the amount of first light reflected by the first display element and the amount of second light emitted by the second display element, respectively. Has.

また、表示装置は、第1の表示素子の反射光の光量を制御することにより階調を表現する
第1の画素と、第2の表示素子の透過光の光量を制御することにより階調を表現する第2
の画素を有する構成とすることが好ましい。第1の画素および第2の画素は、例えばそれ
ぞれマトリクス状に複数配置され、表示部を構成する。
Further, the display device controls the amount of reflected light of the first display element to express the gradation, and controls the amount of transmitted light of the second display element to display the gradation. Second to express
It is preferable to have a configuration having the above pixels. A plurality of the first pixel and the second pixel are arranged in a matrix, for example, to form a display unit.

また、第1の画素と第2の画素は、同数且つ同ピッチで、表示領域内に配置されているこ
とが好ましい。このとき、隣接する第1の画素と第2の画素を合わせて、画素ユニットと
呼ぶことができる。これにより、後述するように複数の第1の画素のみで表示された画像
と、複数の第2の画素のみで表示された画像、ならびに複数の第1の画素および複数の第
2の画素の両方で表示された画像のそれぞれは、同じ表示領域に表示することができる。
Further, it is preferable that the first pixel and the second pixel are arranged in the display area with the same number and the same pitch. At this time, the adjacent first pixel and second pixel can be collectively called a pixel unit. As a result, as will be described later, both the image displayed only by the plurality of first pixels, the image displayed only by the plurality of second pixels, and the plurality of first pixels and the plurality of second pixels. Each of the images displayed in can be displayed in the same display area.

第1の画素が有する第1の表示素子には、外光を反射して表示する素子を用いることがで
きる。このような素子は、光源を持たないため、表示の際の消費電力を極めて小さくする
ことが可能となる。
As the first display element included in the first pixel, an element that reflects and displays external light can be used. Since such an element does not have a light source, it is possible to extremely reduce the power consumption at the time of display.

第1の表示素子には、代表的には反射型の液晶素子を用いることができる。または、第1
の表示素子として、シャッター方式のMEMS(Micro Electro Mech
anical System)素子、光干渉方式のMEMS素子の他、マイクロカプセル
方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体(登録商標)方式等を
適用した素子などを用いることができる。
As the first display element, a reflective liquid crystal element can be typically used. Or the first
As a display element of, a shutter type MEMS (Micro Electro Mech)
In addition to an organic system) element and an optical interference type MEMS element, an element to which a microcapsule method, an electrophoresis method, an electrowetting method, an electron powder fluid (registered trademark) method, or the like is applied can be used.

第2の画素が有する第2の表示素子は光源からの光を透過することで表示する素子を用い
ることができる。第2の画素が有する表示素子としては、透過光の光量を制御する透過型
の液晶素子を用いることができる。光源としては、例えばバックライトを用いることがで
きる。
As the second display element included in the second pixel, an element that displays by transmitting light from a light source can be used. As the display element included in the second pixel, a transmissive liquid crystal element that controls the amount of transmitted light can be used. As the light source, for example, a backlight can be used.

第1の画素は、例えば白色(W)を呈する副画素、または例えば赤色(R)、緑色(G)
、青色(B)の3色の光をそれぞれ呈する副画素を有する構成とすることができる。また
、第2の画素も同様に、例えば白色(W)を呈する副画素、または例えば赤色(R)、緑
色(G)、青色(B)の3色の光をそれぞれ呈する副画素を有する構成とすることができ
る。なお、第1の画素および第2の画素がそれぞれ有する副画素は、4色以上であっても
よい。副画素の種類が多いほど、消費電力を低減することが可能で、また色再現性を高め
ることができる。
The first pixel is, for example, a sub-pixel exhibiting white (W), or, for example, red (R), green (G).
, Blue (B) can be configured to have sub-pixels that exhibit light of each of the three colors. Similarly, the second pixel also has a configuration having a sub-pixel exhibiting, for example, white (W), or a sub-pixel exhibiting light of three colors, for example, red (R), green (G), and blue (B). can do. The sub-pixels of the first pixel and the second pixel may have four or more colors. The more types of sub-pixels, the more power consumption can be reduced and the color reproducibility can be improved.

本発明の一態様は、第1の画素で画像を表示する第1のモード、第2の画素で画像を表示
する第2のモード、ならびに第1の画素および第2の画素で画像を表示する第3のモード
を切り替えることができる。
One aspect of the present invention is a first mode in which an image is displayed in the first pixel, a second mode in which the image is displayed in the second pixel, and an image is displayed in the first pixel and the second pixel. The third mode can be switched.

第1のモードは、第1の表示素子による反射光を用いて画像を表示するモードである。第
1のモードは光源が不要であるため、極めて低消費電力な駆動モードである。例えば、外
光の照度が十分高く、且つ外光が白色光またはその近傍の光である場合に有効である。第
1のモードは、例えば本や書類などの文字情報を表示することに適した表示モードである
。また、反射光を用いるため、目に優しい表示を行うことができ、目が疲れにくいという
効果を奏する。なお、第1のモードを、反射した光を用いて表示を行うため、反射型の表
示モード(Reflection mode)と呼称してもよい。
The first mode is a mode in which an image is displayed using the light reflected by the first display element. Since the first mode does not require a light source, it is a drive mode with extremely low power consumption. For example, it is effective when the illuminance of the outside light is sufficiently high and the outside light is white light or light in the vicinity thereof. The first mode is a display mode suitable for displaying character information such as books and documents. In addition, since the reflected light is used, the display can be displayed in a manner that is easy on the eyes, and the effect that the eyes are not tired is achieved. Since the first mode is displayed using the reflected light, it may be referred to as a reflection type display mode.

第2のモードは、第2の表示素子による透過光を利用して画像を表示するモードである。
そのため、外光の照度や色度によらず、極めて鮮やかな(コントラストが高く、且つ色再
現性の高い)表示を行うことができる。例えば、夜間や暗い室内など、外光の照度が極め
て小さい場合などに有効である。また外光が暗い場合、明るい表示を行うと使用者が眩し
く感じてしまう場合がある。これを防ぐために、第2のモードでは輝度を抑えた表示を行
うことが好ましい。またこれにより、眩しさを抑えることに加え、消費電力も低減するこ
とができる。第2のモードは、鮮やかな画像や滑らかな動画などを表示することに適した
モードである。なお、第2のモードを、透過した光を用いて表示を行うため、透過型の表
示モード(Transmission mode)と呼称してもよい。
The second mode is a mode for displaying an image by using the transmitted light from the second display element.
Therefore, extremely vivid (high contrast and high color reproducibility) display can be performed regardless of the illuminance and chromaticity of external light. For example, it is effective when the illuminance of outside light is extremely low, such as at night or in a dark room. In addition, when the outside light is dark, the user may feel dazzling when the display is bright. In order to prevent this, it is preferable to perform display with reduced brightness in the second mode. As a result, in addition to suppressing glare, power consumption can also be reduced. The second mode is a mode suitable for displaying a vivid image, a smooth moving image, or the like. Since the second mode is displayed using transmitted light, it may be referred to as a transmission type display mode (Transmission mode).

第3のモードでは、第1の表示素子による反射光と、第2の表示素子による透過光の両方
を利用して表示を行うモードである。具体的には、第1の画素が呈する光と、第1の画素
と隣接する第2の画素が呈する光を混色させることにより、1つの色を表現するように駆
動する。第1のモードよりも鮮やかな表示をしつつ、第2のモードよりも消費電力を抑え
ることができる。例えば、室内照明下や、朝方や夕方の時間帯など、外光の照度が比較的
低い場合や、外光の色度が白色ではない場合などに有効である。
The third mode is a mode in which display is performed using both the reflected light from the first display element and the transmitted light from the second display element. Specifically, it is driven so as to express one color by mixing the light exhibited by the first pixel and the light exhibited by the second pixel adjacent to the first pixel. It is possible to reduce the power consumption as compared with the second mode while displaying more vividly than the first mode. For example, it is effective when the illuminance of the outside light is relatively low, such as under indoor lighting, in the morning or evening time, or when the chromaticity of the outside light is not white.

なお、本明細書等において、第1の表示素子と、第2の表示素子とを組み合わせた表示、
すなわち、第3のモードをハイブリッド表示モード(HB表示モード)と呼称することが
できる。または、第3のモードを、透過型の表示モードと、反射型の表示モードとを組み
合わせた表示モード(TR−Hybrid mode)と呼称してもよい。また、ハイブ
リッド表示が可能なディスプレイをハイブリッドディスプレイと呼称することができる。
In addition, in this specification etc., the display which combined the 1st display element and the 2nd display element,
That is, the third mode can be called a hybrid display mode (HB display mode). Alternatively, the third mode may be referred to as a display mode (TR-Hybrid mode) in which a transmissive display mode and a reflective display mode are combined. Further, a display capable of hybrid display can be referred to as a hybrid display.

ここで、ハイブリッド表示およびハイブリッドディスプレイの定義について説明する。 Here, the definitions of the hybrid display and the hybrid display will be described.

ハイブリッド表示方法とは、同一画素または同一副画素において複数の光を表示し、文字
または/および画像を表示する方法である。また、ハイブリッドディスプレイとは、表示
部に含まれる同一画素または同一副画素において複数の光を表示し、文字または/および
画像を表示する集合体である。
The hybrid display method is a method of displaying a plurality of lights in the same pixel or the same sub-pixel to display characters or / and an image. Further, the hybrid display is an aggregate that displays a plurality of lights in the same pixel or the same sub-pixel included in the display unit and displays characters or / and an image.

ハイブリッド表示方法の一例としては、同一画素または同一副画素において、第1の光と
、第2の光の表示タイミングを異ならせて表示する方法がある。このとき、同一画素また
は同一副画素において、同一色調(赤、緑、または青、もしくはシアン、マゼンタ、また
はイエローのいずれかの一)の第1の光及び第2の光を同時に表示し、表示部において文
字または/および画像を表示させることができる。
As an example of the hybrid display method, there is a method of displaying the first light and the second light at different display timings in the same pixel or the same sub-pixel. At this time, the first light and the second light of the same color tone (one of red, green, or blue, or cyan, magenta, or yellow) are simultaneously displayed and displayed in the same pixel or the same sub-pixel. Characters and / and images can be displayed in the unit.

なお、ハイブリッド表示方法において、同一画素または同一副画素ではなく、隣接する画
素または隣接する副画素において、複数の光を表示してもよい。また、第1の光および第
2の光を同時に表示するとは、人の目の感覚でちらつきを感知しない程度に第1の光およ
び第2の光を同じ期間表示することをいい、人の目の感覚でちらつきを感知しなければ、
第1の光の表示期間と第2の光の表示期間がずれていてもよい。
In the hybrid display method, a plurality of lights may be displayed not in the same pixel or the same sub-pixel but in adjacent pixels or adjacent sub-pixels. Further, displaying the first light and the second light at the same time means displaying the first light and the second light for the same period to the extent that the flicker is not perceived by the human eye, and the human eye. If you do not detect flicker with the feeling of
The display period of the first light and the display period of the second light may be different from each other.

また、ハイブリッドディスプレイは、同一の画素または同一の副画素において、複数の表
示素子を有し、同じ期間に複数の表示素子それぞれが表示する集合体である。
また、ハイブリッドディスプレイは、同一の画素または同一の副画素において、複数の表
示素子と、表示素子を駆動する能動素子とを有する。能動素子として、スイッチ、トラン
ジスタ、薄膜トランジスタ等がある。複数の表示素子それぞれに能動素子が接続されてい
るため、複数の表示素子それぞれの表示を個別に制御することができる。
Further, the hybrid display is an aggregate having a plurality of display elements in the same pixel or the same sub-pixel, and each of the plurality of display elements displays in the same period.
Further, the hybrid display has a plurality of display elements and an active element for driving the display elements in the same pixel or the same sub-pixel. Active elements include switches, transistors, thin film transistors, and the like. Since the active element is connected to each of the plurality of display elements, the display of each of the plurality of display elements can be individually controlled.

表示装置の構成として、第1の画素および第2の画素を有する表示パネルと、制御部と、
を有する構成とすることができる。制御部は、外部から入力される画像情報に基づき、第
1の画素に出力する第1の階調値、および第2の画素に出力する第2の階調値を生成し、
出力する。ここで画像情報は、各画素ユニットに対応する階調値を含む情報であり、例え
ばビデオ信号などの映像信号が挙げられる。
As a configuration of the display device, a display panel having the first pixel and the second pixel, a control unit, and the like.
Can be configured to have. The control unit generates a first gradation value to be output to the first pixel and a second gradation value to be output to the second pixel based on the image information input from the outside.
Output. Here, the image information is information including a gradation value corresponding to each pixel unit, and examples thereof include a video signal such as a video signal.

なお、制御部は、外光の照度等に基づいて、上述した表示モードを選択する機能を有して
いてもよい。
The control unit may have a function of selecting the above-mentioned display mode based on the illuminance of external light or the like.

また、第1の画素は、第1の表示素子と電気的に接続される第1のトランジスタを有し、
第2の画素は、第2の表示素子と電気的に接続される第2のトランジスタを有することが
好ましい。
Further, the first pixel has a first transistor that is electrically connected to the first display element.
The second pixel preferably has a second transistor that is electrically connected to the second display element.

このとき、第1のトランジスタと第2のトランジスタとは、それぞれ同一面上に形成され
ることが好ましい。このとき、第1の表示素子および第2の表示素子のいずれか一方は、
絶縁層に設けられた開口を介して、第1のトランジスタまたは第2のトランジスタと電気
的に接続されることが好ましい。これにより、第1のトランジスタと第2のトランジスタ
とを、同一の工程により作製することができるため、工程を簡略化できる。
At this time, it is preferable that the first transistor and the second transistor are formed on the same surface. At this time, either one of the first display element and the second display element is
It is preferable to be electrically connected to the first transistor or the second transistor through the opening provided in the insulating layer. As a result, the first transistor and the second transistor can be manufactured by the same process, so that the process can be simplified.

また、一対の基板間に第1の表示素子と、第2の表示素子と、各トランジスタとを挟持し
た構成とすることで、厚さが薄く、軽量な表示装置を実現できる。
Further, by sandwiching the first display element, the second display element, and each transistor between the pair of substrates, it is possible to realize a display device having a thin thickness and a light weight.

また、透過光を利用した第2の表示素子として、バックライトと、透過型の表示素子とを
組み合わせた構成とすることができる。このとき、バックライトとして白色光を呈する光
源を用い、第2の表示素子が着色層(カラーフィルタ)を有する構成とすることで、カラ
ー表示可能な構成とすることができる。
Further, as the second display element using the transmitted light, a backlight and a transmission type display element can be combined. At this time, by using a light source exhibiting white light as the backlight and configuring the second display element to have a colored layer (color filter), it is possible to configure the configuration so that color display is possible.

また、第2の表示素子は、時間階調法(フィールドシーケンシャル法ともいう)によりカ
ラー表示を行う構成としてもよい。このとき、バックライトとして赤色(R)、緑色(G
)、青色(B)の光を、それぞれ時間的に分散させて、繰り返し発光可能な光源を用いる
ことができる。すなわち、第2の表示素子と、バックライトとを連動させることで、時間
階調法によりカラー表示を行うことができる。
Further, the second display element may be configured to perform color display by a time gradation method (also referred to as a field sequential method). At this time, the backlight is red (R) and green (G).
) And blue (B) light are dispersed in time, and a light source capable of repeatedly emitting light can be used. That is, by interlocking the second display element and the backlight, color display can be performed by the time gradation method.

このとき、輝度の変化がフリッカ(ちらつき)として知覚されることを防ぐため、バック
ライトの光の色を変化させる周期(駆動周波数、サブフレーム周波数ともいう)を高める
ことが好ましい。例えば、駆動周波数を30Hz以上720Hz以下、好ましくは60H
z以上360Hz以下、より好ましくは、60Hz以上240Hz以下、代表的には18
0Hzとすることができる。
At this time, in order to prevent the change in brightness from being perceived as flicker (flicker), it is preferable to increase the period (also referred to as drive frequency or subframe frequency) for changing the color of the light of the backlight. For example, the drive frequency is set to 30 Hz or more and 720 Hz or less, preferably 60 H.
z or more and 360 Hz or less, more preferably 60 Hz or more and 240 Hz or less, typically 18
It can be 0 Hz.

以下では、本発明の一態様のより具体的な例について、図面を参照して説明する。 Hereinafter, a more specific example of one aspect of the present invention will be described with reference to the drawings.

[表示装置の構成例]
図6は、本発明の一態様の表示装置が有する画素アレイ40を説明する図である。画素ア
レイ40は、マトリクス状に配置された複数の画素ユニット45を有する。画素ユニット
45は、画素46と、画素47を有する。
[Display device configuration example]
FIG. 6 is a diagram illustrating a pixel array 40 included in the display device of one aspect of the present invention. The pixel array 40 has a plurality of pixel units 45 arranged in a matrix. The pixel unit 45 has pixels 46 and pixels 47.

図7(A)では、第1の画素46が白色(W)に対応する表示素子を有し、第2の画素4
7が赤色(R)、緑色(G)、青色(B)の3色に対応する表示素子を有する場合の例を
示している。
In FIG. 7A, the first pixel 46 has a display element corresponding to white (W), and the second pixel 4
An example is shown in the case where 7 has a display element corresponding to three colors of red (R), green (G), and blue (B).

第1の画素46は、白色(W)に対応する表示素子46Wを有する。表示素子46Wは、
外光の反射を利用した第1の表示素子である。
The first pixel 46 has a display element 46W corresponding to white (W). The display element 46W is
This is the first display element that utilizes the reflection of external light.

第2の画素47は、赤色(R)に対応する表示素子32R、緑色(G)に対応する表示素
子32G、青色(B)に対応する表示素子32Bを有する。表示素子32R、32G、3
2Bはそれぞれ、光源の光を透過する第2の表示素子である。
The second pixel 47 has a display element 32R corresponding to red (R), a display element 32G corresponding to green (G), and a display element 32B corresponding to blue (B). Display elements 32R, 32G, 3
Each of 2B is a second display element that transmits the light of the light source.

[画素ユニットの構成例]
図6(B)は、画素ユニット45の構成例を示す模式図である。
[Pixel unit configuration example]
FIG. 6B is a schematic view showing a configuration example of the pixel unit 45.

第1の画素46は、表示素子46Wを有する。表示素子46Wは、外光を反射して表示す
る素子である。表示素子46Wは外光を反射し、白色の光Wrを表示面側に射出する。
The first pixel 46 has a display element 46W. The display element 46W is an element that reflects and displays external light. The display element 46W reflects external light and emits white light Wr toward the display surface side.

第2の画素47は、表示素子47R、表示素子47Gおよび表示素子47Bを有する。表
示素子47R、47G、47Bは、それぞれ可視光を透過する素子である。表示素子47
Rは赤色の光Rtを、表示面側に射出する。表示素子47G、表示素子47Bも同様に、
それぞれ緑色の光Gtまたは青色の光Btを、表示面側に射出する。
The second pixel 47 includes a display element 47R, a display element 47G, and a display element 47B. The display elements 47R, 47G, and 47B are elements that transmit visible light, respectively. Display element 47
R emits red light Rt toward the display surface side. Similarly, the display element 47G and the display element 47B are also used.
A green light Gt or a blue light Bt is emitted toward the display surface side, respectively.

続いて、図7(A)乃至(C)を用いて、画素ユニット45による表示モードについて説
明する。
Subsequently, the display mode by the pixel unit 45 will be described with reference to FIGS. 7A to 7C.

〔第1のモード〕
図7(A)は、第1の画素46を駆動させることにより、反射光のみを用いて表示を行う
モード(第1のモード)に対応する。画素ユニット45は、例えば外光の照度が十分に高
い場合などでは、第2の画素47を駆動させずに、第1の画素46からの光のみを用いる
ことにより、反射光である光55rを表示面側に射出することができる。これにより、極
めて低消費電力な駆動を行うことができる。また、目に優しい表示を行うことができる。
[First mode]
FIG. 7A corresponds to a mode (first mode) in which display is performed using only reflected light by driving the first pixel 46. For example, when the illuminance of the outside light is sufficiently high, the pixel unit 45 uses only the light from the first pixel 46 without driving the second pixel 47, thereby producing the reflected light 55r. It can be ejected to the display surface side. As a result, it is possible to drive with extremely low power consumption. In addition, it is possible to perform a display that is easy on the eyes.

〔第2のモード〕
図7(B)は、第2の画素47を駆動させることにより、透過光のみを用いて表示を行う
モード(第2のモード)に対応する。画素ユニット45は、例えば外光の照度が極めて小
さい場合などでは、第1の画素46を駆動させずに、第2の画素47からの光(光Rt、
光Gt、および光Bt)のみを混色させることにより、所定の色の光55tを表示面側に
射出することができる。これにより鮮やかな表示を行うことができる。また外光の照度が
小さい場合に輝度を低くすることで、使用者が感じる眩しさを抑えると共に消費電力を低
減できる。
[Second mode]
FIG. 7B corresponds to a mode (second mode) in which display is performed using only transmitted light by driving the second pixel 47. The pixel unit 45 does not drive the first pixel 46, for example, when the illuminance of the outside light is extremely small, and the light from the second pixel 47 (light Rt,
By mixing only the light Gt and the light Bt), 55 tons of light of a predetermined color can be emitted to the display surface side. This makes it possible to perform a vivid display. Further, by lowering the brightness when the illuminance of the outside light is low, the glare felt by the user can be suppressed and the power consumption can be reduced.

〔第3のモード〕
図7(C)は、第1の画素46と第2の画素47の両方を、同一期間内にそれぞれ駆動さ
せることで表示を行うモード(第3のモード)に対応する。画素ユニット45は、光Wr
と、光Rt、光Gt、および光Btの4つの光を混色させることにより、反射光と透過光
とが混在した所定の色の光55trを表示面側に射出することができる。
[Third mode]
FIG. 7C corresponds to a mode (third mode) in which both the first pixel 46 and the second pixel 47 are driven within the same period to perform display. The pixel unit 45 is an optical Wr.
By mixing the four lights of light Rt, light Gt, and light Bt, 55 tr of light of a predetermined color in which reflected light and transmitted light are mixed can be emitted to the display surface side.

[変形例]
上記では、第1の画素46が白色に対応した表示素子を有し、第2の画素47が赤色(R
)、緑色(G)、青色(B)の3色に対応した表示素子を有する例を示したが、これに限
られない。以下では、上記とは異なる構成例を示す。
[Modification example]
In the above, the first pixel 46 has a display element corresponding to white, and the second pixel 47 is red (R).
), Green (G), and blue (B) are shown, but the present invention is not limited to this. In the following, a configuration example different from the above is shown.

図8(A)、(B)には、第1の画素46が、赤色(R)、緑色(G)、青色(B)の3
色に対応した表示素子を有する場合の例を示している。
In FIGS. 8A and 8B, the first pixel 46 has three red (R), green (G), and blue (B).
An example of having a display element corresponding to a color is shown.

第1の画素46は、表示素子46R、表示素子46G、表示素子46Bを有する。表示素
子46R、31G、31Bは、それぞれ外光を反射して表示する素子である。表示素子4
6Rは、外光を反射し、赤色の光Rrを表示面側に射出する。表示素子46G、表示素子
46Bも同様に、それぞれ緑色の光Grまたは青色の光Brを、表示面側に射出する。
The first pixel 46 includes a display element 46R, a display element 46G, and a display element 46B. The display elements 46R, 31G, and 31B are elements that reflect and display external light, respectively. Display element 4
6R reflects external light and emits red light Rr toward the display surface side. Similarly, the display element 46G and the display element 46B also emit green light Gr or blue light Br toward the display surface side.

図8(B)は、第1の画素46と第2の画素47の両方を駆動させることで表示を行うモ
ード(第3のモード)に対応する。画素ユニット45は、光Rr、光Gr、光Br、光R
t、光Gt、および光Btの6つの光を混色させることにより、反射光と透過光とが混在
した所定の色の光35trを表示面側に射出することができる。
FIG. 8B corresponds to a mode (third mode) in which display is performed by driving both the first pixel 46 and the second pixel 47. The pixel unit 45 includes light Rr, light Gr, light Br, and light R.
By mixing the six lights of t, light Gt, and light Bt, 35 tr of light of a predetermined color in which reflected light and transmitted light are mixed can be emitted to the display surface side.

このとき、光55trが所定の輝度および色度の光となるような、光Rr、光Gr、光B
r、光Rt、光Gt、および光Btの6つの光それぞれの輝度の組み合わせは、複数存在
する。そこで、同じ輝度および色度の光55trを実現する6つの光それぞれの輝度(階
調)の組み合わせのうち、第1の画素46から射出される光Rr、光Grおよび光Brの
輝度(階調)が最も大きくなる組み合わせを選択することが好ましい。これにより、色再
現性を犠牲にすることなく、消費電力を低減することができる。
At this time, light Rr, light Gr, and light B such that the light 55 tr becomes light having a predetermined brightness and chromaticity.
There are a plurality of combinations of brightness of each of the six lights of r, light Rt, light Gt, and light Bt. Therefore, among the combinations of brightness (gradation) of each of the six lights that realize light 55tr of the same brightness and chromaticity, the brightness (gradation) of light Rr, light Gr, and light Br emitted from the first pixel 46. ) Is preferably selected. As a result, power consumption can be reduced without sacrificing color reproducibility.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み
合わせて実施することができる。
This embodiment can be implemented in combination with at least a part thereof as appropriate with other embodiments described in the present specification.

(実施の形態3)
以下では、本発明の一態様の表示装置に用いることのできる表示パネルの例について説明
する。以下で例示する表示パネルは、反射型の液晶素子と、透過型の液晶素子の両方を有
し、透過モードと反射モードの両方の表示を行うことのできる、表示パネルである。
(Embodiment 3)
Hereinafter, an example of a display panel that can be used in the display device of one aspect of the present invention will be described. The display panel illustrated below is a display panel having both a reflective liquid crystal element and a transmissive liquid crystal element, and capable of displaying both a transmissive mode and a reflective mode.

[構成例]
図9(A)は、表示装置800の構成の一例を示すブロック図である。表示装置800は
、表示部801にマトリクス状に配列した複数の画素850を有する。また表示装置80
0は、回路GDと、回路SDを有する。また方向Rに配列した複数の画素850、および
回路GDと電気的に接続する複数の配線G1、複数の配線G2、複数の配線ANO、およ
び複数の配線CSCOMを有する。また方向Cに配列した複数の画素850、および回路
SDと電気的に接続する複数の配線S1および複数の配線S2を有する。
[Configuration example]
FIG. 9A is a block diagram showing an example of the configuration of the display device 800. The display device 800 has a plurality of pixels 850 arranged in a matrix on the display unit 801. Display device 80
0 has a circuit GD and a circuit SD. It also has a plurality of pixels 850 arranged in the direction R, a plurality of wirings G1 electrically connected to the circuit GD, a plurality of wirings G2, a plurality of wirings ANO, and a plurality of wirings CSCOM. It also has a plurality of pixels 850 arranged in the direction C, and a plurality of wirings S1 and a plurality of wirings S2 that are electrically connected to the circuit SD.

なお、ここでは簡単のために回路GDと回路SDを1つずつ有する構成を示したが、液晶
素子を駆動する回路GDおよび回路SDと、発光素子を駆動する回路GDおよび回路SD
とを、別々に設けてもよい。
Although the configuration having one circuit GD and one circuit SD is shown here for the sake of simplicity, the circuit GD and the circuit SD for driving the liquid crystal element and the circuit GD and the circuit SD for driving the light emitting element are shown.
And may be provided separately.

画素850は、反射型の液晶素子と、透過型の液晶素子を有する。 The pixel 850 has a reflective liquid crystal element and a transmissive liquid crystal element.

図9(B1)は、画素850が有する電極861の構成例を示す。電極861は、画素8
50における反射型の液晶素子の反射電極として機能する。また電極861には、開口8
51が設けられている。
FIG. 9B1 shows a configuration example of the electrode 861 included in the pixel 850. Electrode 861 is pixel 8
It functions as a reflective electrode of the reflective liquid crystal element in 50. Further, the electrode 861 has an opening 8
51 is provided.

図9(B1)には、電極861と重なる領域に位置する透過型の液晶素子860を破線で
示している。透過型の液晶素子860は、電極861が有する開口851と重ねて配置さ
れている。これにより、透過型の液晶素子860が透過する光は、開口851を介して表
示面側に射出される。
FIG. 9B1 shows a transmissive liquid crystal element 860 located in a region overlapping the electrode 861 with a broken line. The transmissive liquid crystal element 860 is arranged so as to overlap the opening 851 of the electrode 861. As a result, the light transmitted through the transmission type liquid crystal element 860 is emitted to the display surface side through the opening 851.

図9(B1)では、方向Cに配列する2つの画素850を示している。一つの電極861
は、一つの開口851を有している。このとき、透過型の液晶素子860は、時間階調法
により駆動することで、開口851を介して時間的に分散された赤色(R)、緑色(G)
、青色(B)等の光を射出することができる。
FIG. 9 (B1) shows two pixels 850 arranged in the direction C. One electrode 861
Has one opening 851. At this time, the transmissive liquid crystal element 860 is driven by the time gradation method, so that the red (R) and green (G) are temporally dispersed through the opening 851.
, Blue (B) and the like can be emitted.

図9(B2)は、一つの電極861が、三つの開口851を有する例を示している。この
とき、各開口851には、異なる色を透過する透過型の液晶素子860が重ねて配置され
ている。これにより、各透過型の液晶素子860から、三つの開口851を介して異なる
色の光が表示面側に射出される。
FIG. 9 (B2) shows an example in which one electrode 861 has three openings 851. At this time, transmissive liquid crystal elements 860 that transmit different colors are superposed on each opening 851. As a result, light of different colors is emitted from each transmissive liquid crystal element 860 to the display surface side through the three openings 851.

非開口部の総面積に対する開口851の総面積の比の値が大きすぎると、反射型の液晶素
子を用いた表示が暗くなってしまう。また、非開口部の総面積に対する開口851の総面
積の比の値が小さすぎると、透過型の液晶素子860を用いた表示が暗くなってしまう。
If the value of the ratio of the total area of the opening 851 to the total area of the non-opening is too large, the display using the reflective liquid crystal element becomes dark. Further, if the value of the ratio of the total area of the opening 851 to the total area of the non-opening is too small, the display using the transmissive liquid crystal element 860 becomes dark.

また、反射電極として機能する電極861に設ける開口851の面積が小さすぎると、透
過型の液晶素子860が射出する光から取り出せる光の効率が低下してしまう。
Further, if the area of the opening 851 provided in the electrode 861 functioning as the reflective electrode is too small, the efficiency of the light extracted from the light emitted by the transmissive liquid crystal element 860 is lowered.

開口851の形状は、例えば多角形、四角形、楕円形、円形または十字等の形状とするこ
とができる。また、細長い筋状、スリット状、市松模様状の形状としてもよい。また、開
口851を隣接する画素に寄せて配置してもよい。
The shape of the opening 851 can be, for example, a polygon, a quadrangle, an ellipse, a circle, a cross, or the like. Further, it may have an elongated streak shape, a slit shape, or a checkered pattern shape. Further, the opening 851 may be arranged close to the adjacent pixel.

[回路構成例]
図10は、画素850の構成例を示す回路図である。図10では、隣接する2つの画素8
50を示している。
[Circuit configuration example]
FIG. 10 is a circuit diagram showing a configuration example of the pixel 850. In FIG. 10, two adjacent pixels 8
Shows 50.

画素850は、スイッチSW1、容量素子C1、液晶素子870、スイッチSW2、スイ
ッチSW2、容量素子C2、および液晶素子860等を有する。また、画素850には、
配線G1、配線G2、配線CSCOM、配線S1、および配線S2が電気的に接続されて
いる。また、図10では、液晶素子870と電気的に接続する配線VCOM1、および液
晶素子860と電気的に接続する配線VCOM2を示している。
The pixel 850 includes a switch SW1, a capacitance element C1, a liquid crystal element 870, a switch SW2, a switch SW2, a capacitance element C2, a liquid crystal element 860, and the like. In addition, pixel 850 has
The wiring G1, the wiring G2, the wiring CSCOM, the wiring S1, and the wiring S2 are electrically connected. Further, FIG. 10 shows a wiring VCOM1 electrically connected to the liquid crystal element 870 and a wiring VCOM2 electrically connected to the liquid crystal element 860.

図10では、スイッチSW1およびスイッチSW2に、トランジスタを用いた場合の例を
示している。
FIG. 10 shows an example in which a transistor is used for the switch SW1 and the switch SW2.

スイッチSW1は、ゲートが配線G1と接続され、ソースまたはドレインの一方が配線S
1と接続され、ソースまたはドレインの他方が容量素子C1の一方の電極、および液晶素
子870の一方の電極と接続されている。容量素子C1は、他方の電極が配線CSCOM
と接続されている。液晶素子870は、他方の電極が配線VCOM1と接続されている。
In the switch SW1, the gate is connected to the wiring G1, and one of the source and the drain is the wiring S.
It is connected to 1, and the other of the source or drain is connected to one electrode of the capacitive element C1 and one electrode of the liquid crystal element 870. In the capacitive element C1, the other electrode is wiring CSCOM.
Is connected to. The other electrode of the liquid crystal element 870 is connected to the wiring VCOM1.

スイッチSW2は、ゲートが配線G2と接続され、ソースまたはドレインの一方が配線S
2と接続され、ソースまたはドレインの他方が容量素子C2の一方の電極、および液晶素
子860の一方の電極と接続されている。容量素子C2は、他方の電極が配線CSCOM
と接続されている。液晶素子860は、他方の電極が配線VCOM2と接続されている。
In the switch SW2, the gate is connected to the wiring G2, and one of the source and the drain is the wiring S.
2 is connected, and the other of the source or drain is connected to one electrode of the capacitive element C2 and one electrode of the liquid crystal element 860. In the capacitive element C2, the other electrode is wiring CSCOM.
Is connected to. The other electrode of the liquid crystal element 860 is connected to the wiring VCOM2.

配線G1には、スイッチSW1を導通状態または非導通状態に制御する信号を与えること
ができる。配線VCOM1には、所定の電位を与えることができる。配線S1には、液晶
素子870が有する液晶の配向状態を制御する信号を与えることができる。配線CSCO
Mには、所定の電位を与えることができる。
A signal for controlling the switch SW1 to a conductive state or a non-conducting state can be given to the wiring G1. A predetermined potential can be applied to the wiring VCOM1. A signal for controlling the orientation state of the liquid crystal of the liquid crystal element 870 can be given to the wiring S1. Wiring CSCO
A predetermined potential can be given to M.

配線G2には、スイッチSW2を導通状態または非導通状態に制御する信号を与えること
ができる。配線VCOM2には、所定の電位を与えることができる。配線S2には、液晶
素子860が有する液晶の配向状態を制御する信号を与えることができる。
A signal for controlling the switch SW2 in a conductive state or a non-conducting state can be given to the wiring G2. A predetermined potential can be applied to the wiring VCOM2. A signal for controlling the orientation state of the liquid crystal of the liquid crystal element 860 can be given to the wiring S2.

図10に示す画素850は、例えば反射モードの表示を行う場合には、配線G1および配
線S1に与える信号により駆動し、液晶素子870による光学変調を利用して表示するこ
とができる。また、透過モードで表示を行う場合には、配線G2および配線S2に与える
信号により駆動し、液晶素子860による光学変調を利用して表示することができる。ま
た両方のモードで駆動する場合には、配線G1、配線G2、配線S1および配線S2のそ
れぞれに与える信号により駆動することができる。
For example, when displaying the reflection mode, the pixel 850 shown in FIG. 10 can be driven by a signal given to the wiring G1 and the wiring S1 and can be displayed by utilizing the optical modulation by the liquid crystal element 870. Further, when the display is performed in the transmission mode, the display can be performed by using the signal given to the wiring G2 and the wiring S2 and using the optical modulation by the liquid crystal element 860. When driving in both modes, it can be driven by signals given to each of the wiring G1, the wiring G2, the wiring S1 and the wiring S2.

なお、図10では一つの画素850に、一つの液晶素子870と一つの液晶素子860と
を有する例を示している。液晶素子860を時間階調法により駆動することで、透過モー
ドまたは両方のモードで表示する際に、1つの画素850でフルカラーの表示が可能であ
る。
Note that FIG. 10 shows an example in which one pixel 850 has one liquid crystal element 870 and one liquid crystal element 860. By driving the liquid crystal element 860 by the time gradation method, full-color display is possible with one pixel 850 when displaying in the transmission mode or both modes.

図11は、1つの画素850に1つの反射型の液晶素子870と3つの透過型の液晶素子
(液晶素子860r、液晶素子860g、および液晶素子860b)を有する例を示して
いる。液晶素子860r、液晶素子860g、および液晶素子860bは、それぞれ赤色
(R)、緑色(G)、青色(B)の光を透過する、透過型の液晶素子である。図11に示
す画素850は、透過モードまたは両方のモードで表示する際に、3つの透過型の液晶素
子によりフルカラーの表示が可能である。
FIG. 11 shows an example in which one pixel 850 has one reflective liquid crystal element 870 and three transmissive liquid crystal elements (liquid crystal element 860r, liquid crystal element 860 g, and liquid crystal element 860b). The liquid crystal element 860r, the liquid crystal element 860g, and the liquid crystal element 860b are transmissive liquid crystal elements that transmit red (R), green (G), and blue (B) light, respectively. When the pixel 850 shown in FIG. 11 is displayed in the transmission mode or both modes, the pixel 850 can be displayed in full color by three transmissive liquid crystal elements.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み
合わせて実施することができる。
This embodiment can be implemented in combination with at least a part thereof as appropriate with other embodiments described in the present specification.

[表示パネルの構成例]
図12は、本発明の一態様の表示パネル510の斜視概略図である。表示パネル510は
、基板511と基板512とが貼り合わされた構成を有する。図12では、基板512を
破線で明示している。
[Display panel configuration example]
FIG. 12 is a schematic perspective view of a display panel 510 according to an aspect of the present invention. The display panel 510 has a configuration in which the substrate 511 and the substrate 512 are bonded to each other. In FIG. 12, the substrate 512 is clearly indicated by a broken line.

表示パネル510は、表示部514、回路516、配線518等を有する。基板511に
は、例えば回路516、配線518、および画素電極として機能する電極524等が設け
られる。図12では表示パネル510にIC520およびFPC522が実装されている
例を示している。そのため、図12に示す構成は、表示パネル510、IC520、およ
びFPC522を有する表示モジュールということもできる。
The display panel 510 includes a display unit 514, a circuit 516, wiring 518, and the like. The substrate 511 is provided with, for example, a circuit 516, wiring 518, an electrode 524 that functions as a pixel electrode, and the like. FIG. 12 shows an example in which the IC 520 and the FPC 522 are mounted on the display panel 510. Therefore, the configuration shown in FIG. 12 can also be said to be a display module having a display panel 510, an IC 520, and an FPC 522.

回路516としては、例えば走査線駆動回路として機能する回路を用いることができる。 As the circuit 516, for example, a circuit that functions as a scanning line drive circuit can be used.

配線518は、表示部514および回路516に信号および電力を供給する機能を有する
。当該信号および電力は、FPC522を介して外部から、またはIC520から配線5
18に入力される。
Wiring 518 has a function of supplying signals and power to the display unit 514 and the circuit 516. The signal and power are wired from the outside via FPC522 or from IC520 5
It is input to 18.

また、図12では、COG(Chip On Glass)方式等により、基板511に
IC520が設けられている例を示す。IC520は、例えば走査線駆動回路または信号
線駆動回路などとしての機能を有するICを適用できる。なお、表示パネル510が走査
線駆動回路および信号線駆動回路として機能する回路を備える場合や、走査線駆動回路や
信号線駆動回路として機能する回路を外部に設け、FPC522を介して表示パネル51
0を駆動するための信号を入力する場合などでは、IC520を設けない構成としてもよ
い。また、IC520を、COF(Chip On Film)方式等により、FPC5
22に実装してもよい。
Further, FIG. 12 shows an example in which the IC 520 is provided on the substrate 511 by the COG (Chip On Glass) method or the like. As the IC 520, an IC having a function as, for example, a scanning line drive circuit or a signal line drive circuit can be applied. When the display panel 510 is provided with a circuit that functions as a scanning line drive circuit and a signal line drive circuit, or if a circuit that functions as a scanning line drive circuit or a signal line drive circuit is provided externally, the display panel 51 is provided via the FPC 522.
When a signal for driving 0 is input, the IC 520 may not be provided. Further, the IC520 is used in the FPC5 by the COF (Chip On Film) method or the like.
It may be mounted on 22.

図12には、表示部514の一部の拡大図を示している。表示部514には、複数の表示
素子が有する電極524がマトリクス状に配置されている。電極524は、可視光を反射
する機能を有し、後述の液晶素子550の反射電極として機能する。
FIG. 12 shows an enlarged view of a part of the display unit 514. Electrodes 524 of a plurality of display elements are arranged in a matrix on the display unit 514. The electrode 524 has a function of reflecting visible light and functions as a reflecting electrode of the liquid crystal element 550 described later.

また、図12に示すように、電極524は開口部526を有する。さらに表示部514は
、電極524よりも基板511側に、透過型の液晶素子570を有する。液晶素子570
からの光は、電極524の開口部526を介して基板512側に射出される。液晶素子5
70の透過領域の面積と開口部526の面積とは等しくてもよい。液晶素子570の透過
領域の面積と開口部526の面積のうち一方が他方よりも大きいと、位置ずれに対するマ
ージンが大きくなるため好ましい。
Further, as shown in FIG. 12, the electrode 524 has an opening 526. Further, the display unit 514 has a transmissive liquid crystal element 570 on the substrate 511 side of the electrode 524. Liquid crystal element 570
The light from the electrode 524 is emitted to the substrate 512 side through the opening 526 of the electrode 524. Liquid crystal element 5
The area of the transmission region of 70 and the area of the opening 526 may be equal. It is preferable that one of the area of the transmission region of the liquid crystal element 570 and the area of the opening 526 is larger than the other because the margin for misalignment becomes large.

また、基板512上には入力装置130を設けることができる。例えば、入力装置130
として、シート状の静電容量方式のタッチセンサを表示部514に重ねて設ける構成とす
ればよい。または、基板511と基板512との間にタッチセンサを設けてもよい。基板
511と基板512との間にタッチセンサを設ける場合は、静電容量方式のタッチセンサ
のほか、光電変換素子を用いた光学式のタッチセンサを適用してもよい。
Further, the input device 130 can be provided on the substrate 512. For example, input device 130
As a result, a sheet-shaped capacitive touch sensor may be provided so as to be superposed on the display unit 514. Alternatively, a touch sensor may be provided between the substrate 511 and the substrate 512. When a touch sensor is provided between the substrate 511 and the substrate 512, an optical touch sensor using a photoelectric conversion element may be applied in addition to the capacitance type touch sensor.

図13は、基板上に設けた静電容量型タッチセンサの一例を示す図であり、一部を拡大し
て図示している。図14(A)は当該タッチセンサの上面図であり、近接センサを有する
構成となっている。図14(B)は図14(A)の切断線X3−X4における断面図であ
る。なお、当該タッチセンサを設ける基板560は、図1等に示す第2の基板12に相当
する。
FIG. 13 is a diagram showing an example of a capacitance type touch sensor provided on the substrate, and is shown by enlarging a part thereof. FIG. 14A is a top view of the touch sensor, and has a configuration having a proximity sensor. 14 (B) is a cross-sectional view taken along the cutting line X3-X4 of FIG. 14 (A). The substrate 560 provided with the touch sensor corresponds to the second substrate 12 shown in FIG. 1 and the like.

図14(B)に示す絶縁膜501Bは、図1等に示す接着層26に相当する。また、絶縁
膜572は、絶縁膜501Bおよび近接センサ575の間に挟まれる領域を備える。
The insulating film 501B shown in FIG. 14B corresponds to the adhesive layer 26 shown in FIG. 1 and the like. Further, the insulating film 572 includes a region sandwiched between the insulating film 501B and the proximity sensor 575.

近接するものがもたらす静電容量、照度、磁力、電波または圧力等の変化を検知して、検
知した物理量に基づく信号を供給する検知素子を近接センサ575に用いることができる
A detection element that detects changes in capacitance, illuminance, magnetic force, radio waves, pressure, etc. caused by a proximity object and supplies a signal based on the detected physical quantity can be used for the proximity sensor 575.

例えば、導電膜、光電変換素子、磁気検知素子、圧電素子または共振器等を検知素子に用
いることができる。
For example, a conductive film, a photoelectric conversion element, a magnetic detection element, a piezoelectric element, a resonator, or the like can be used as the detection element.

例えば、導電膜に寄生する静電容量に基づいて変化する信号を供給する機能を備える検知
回路を、近接センサ575に用いることができる。制御信号を第1の電極に供給し、供給
された制御信号および静電容量に基づいて変化する第2の電極の電位または電流などを検
知して、検知信号として供給することができる。これにより、大気中において導電膜に近
接する指などを、静電容量の変化を用いて検知できる。
For example, a detection circuit having a function of supplying a signal that changes based on the capacitance parasitic on the conductive film can be used for the proximity sensor 575. A control signal can be supplied to the first electrode, and the potential or current of the second electrode that changes based on the supplied control signal and capacitance can be detected and supplied as a detection signal. This makes it possible to detect a finger or the like close to the conductive film in the atmosphere by using a change in capacitance.

例えば、第1の電極C1(g)と第2の電極C2(h)と、を近接センサ575に用いる
ことができる(図12および図13(A)参照)。なお、第2の電極C2(h)は、第1
の電極C1(g)と重ならない部分を備える。また、gおよびhは1以上の自然数である
For example, the first electrode C1 (g) and the second electrode C2 (h) can be used for the proximity sensor 575 (see FIGS. 12 and 13 (A)). The second electrode C2 (h) is the first electrode C2 (h).
A portion that does not overlap with the electrode C1 (g) of the above is provided. Further, g and h are natural numbers of 1 or more.

具体的には、行方向(図中にRで示す矢印の方向)に延在する制御線CL(g)に電気的
に接続される第1の電極C1(g)と、行方向と交差する列方向(図中にCで示す矢印の
方向)に延在する信号線ML(h)に電気的に接続される第2の電極C2(h)とを、近
接センサ575に用いることができる。
Specifically, it intersects the row direction with the first electrode C1 (g) electrically connected to the control line CL (g) extending in the row direction (the direction of the arrow indicated by R in the figure). A second electrode C2 (h) electrically connected to the signal line ML (h) extending in the row direction (direction of the arrow indicated by C in the figure) can be used for the proximity sensor 575.

例えば、透光性の領域を画素410と重なる領域に具備する導電膜を、第1の電極C1(
g)または第2の電極C2(h)に用いることができる。
For example, a conductive film having a translucent region in a region overlapping the pixel 410 is provided by the first electrode C1 (
It can be used for g) or the second electrode C2 (h).

例えば、開口部576を画素410と重なる領域に具備する網目状の導電膜を、第1の電
極C1(g)または第2の電極C2(h)に用いることができる。
For example, a mesh-like conductive film having an opening 576 in a region overlapping the pixel 410 can be used for the first electrode C1 (g) or the second electrode C2 (h).

制御線CL(g)は配線BR(g,h)を備える。制御線CL(g)は、配線BR(g,
h)において信号線ML(h)と交差する(図13(B)参照)。
The control line CL (g) includes wiring BR (g, h). The control line CL (g) is the wiring BR (g,
At h), it intersects the signal line ML (h) (see FIG. 13B).

例えば、積層膜を第1の電極C1(g)、第2の電極C2(h)、制御線CL(g)また
は信号線ML(h)に用いることができる。具体的には、導電膜CL(g)Aを暗色膜C
L(g)Bおよび画素410の間に挟むように、導電膜CL(g)Aおよび暗色膜CL(
g)Bを積層した積層膜を用いることができる。
For example, the laminated film can be used for the first electrode C1 (g), the second electrode C2 (h), the control line CL (g), or the signal line ML (h). Specifically, the conductive film CL (g) A is used as the dark film C.
The conductive film CL (g) A and the dark color film CL (to be sandwiched between L (g) B and the pixel 410)
g) A laminated film in which B is laminated can be used.

例えば、可視光に対する反射率が導電膜CL(g)Aより低い膜を、暗色膜CL(g)B
に用いることができる。これにより、第1の電極C1(g)、第2の電極C2(h)、制
御線CL(g)または信号線ML(h)による可視光の反射を弱めることができる。その
結果、表示部514の表示を際立たせ、良好な表示をすることができる。また、表示装置
を薄くすることができる。また、表示装置を屈曲する際に基板560などに生じるストレ
スを、軽減することができる。
For example, a film having a reflectance lower than that of the conductive film CL (g) A with respect to visible light can be used as a dark color film CL (g) B.
Can be used for. Thereby, the reflection of visible light by the first electrode C1 (g), the second electrode C2 (h), the control line CL (g) or the signal line ML (h) can be weakened. As a result, the display of the display unit 514 can be highlighted and a good display can be performed. Moreover, the display device can be made thin. In addition, the stress generated on the substrate 560 or the like when the display device is bent can be reduced.

例えば、配線G1、配線G2、配線ANO、および配線CSCOM等に用いることができ
る材料を導電膜CL(g)Aに用いることができる。
For example, a material that can be used for wiring G1, wiring G2, wiring ANO, wiring CSCOM, and the like can be used for the conductive film CL (g) A.

また、例えば、酸化銅を含む膜、塩化銅または塩化テルルを含む膜などを暗色膜CL(g
)Bに用いることができる。また、暗色膜CL(g)Bは、Ag粒子、Agファイバー、
Cu粒子等の金属微粒子、カーボンナノチューブ(CNT)、グラフェン等のナノ炭素粒
子、またはPEDOT,ポリアニリン、ポリピロールなどの導電性高分子などを用いて形
成してもよい。
Further, for example, a film containing copper oxide, a film containing copper chloride or tellurium chloride, or the like is used as a dark color film CL (g).
) Can be used for B. Further, the dark color film CL (g) B is composed of Ag particles, Ag fibers, and the like.
It may be formed by using metal fine particles such as Cu particles, nanocarbon particles such as carbon nanotubes (CNT) and graphene, or conductive polymers such as PEDOT, polyaniline and polypyrrole.

また、近接センサ575は、配線BR(g,h)および信号線ML(h)の間に絶縁膜5
71を備える。これにより、配線BR(g,h)と信号線ML(h)の短絡を防ぐことが
できる。
Further, the proximity sensor 575 has an insulating film 5 between the wiring BR (g, h) and the signal line ML (h).
71 is provided. This makes it possible to prevent a short circuit between the wiring BR (g, h) and the signal line ML (h).

[断面構成例]
本発明の一態様の表示装置の具体的な断面構成例について、図15乃至17を用いて説明
する。
[Cross-section configuration example]
A specific cross-sectional configuration example of the display device according to one aspect of the present invention will be described with reference to FIGS. 15 to 17.

<断面構成例1>
まず、図15を用いて、表示装置100Aについて説明する。
<Cross-section configuration example 1>
First, the display device 100A will be described with reference to FIG.

表示装置100Aは、第1の基板103と、第2の基板104と、を有し、第1の基板1
03と、第2の基板104との間に、第1の液晶素子105と、第2の液晶素子108と
が挟持されている。
The display device 100A includes a first substrate 103 and a second substrate 104, and the first substrate 1
A first liquid crystal element 105 and a second liquid crystal element 108 are sandwiched between 03 and the second substrate 104.

また、第1の液晶素子105は、第1の電極105PEと、第2の電極105CEと、第
1の電極105PEおよび第2の電極105CEの間に位置する第1の液晶層105LC
と、を有する。また、第2の液晶素子108は、第3の電極108PEと、第4の電極1
08CEと、第3の電極108PEおよび第4の電極108CEの間に位置する第2の液
晶層108LCと、を有する。
Further, the first liquid crystal element 105 is a first liquid crystal layer 105LC located between the first electrode 105PE, the second electrode 105CE, the first electrode 105PE, and the second electrode 105CE.
And have. Further, the second liquid crystal element 108 includes a third electrode 108PE and a fourth electrode 1.
It has 08CE and a second liquid crystal layer 108LC located between the third electrode 108PE and the fourth electrode 108CE.

また、第1の液晶素子105と、第2の液晶素子108との間には、素子層110を有す
る。本実施の形態においては、素子層110には、第1のトランジスタ111と、第2の
トランジスタ112と、が形成されている。
Further, an element layer 110 is provided between the first liquid crystal element 105 and the second liquid crystal element 108. In the present embodiment, the element layer 110 is formed with the first transistor 111 and the second transistor 112.

第1のトランジスタ111は、第1の電極105PEと重なるように配置され、且つ絶縁
膜(ここでは、複数の絶縁膜)を介して、第1の電極105PEと一部が離間して配置さ
れる。なお、第1電極105PEと、第1のトランジスタ111とは、上記絶縁膜に形成
された第1の開口部114、および第1の開口部114に形成された電極116を介して
電気的に接続される。なお、電極116を、接続電極または貫通電極と呼称してもよい。
The first transistor 111 is arranged so as to overlap the first electrode 105PE, and is partially separated from the first electrode 105PE via an insulating film (here, a plurality of insulating films). .. The first electrode 105PE and the first transistor 111 are electrically connected to each other via the first opening 114 formed in the insulating film and the electrode 116 formed in the first opening 114. Will be done. The electrode 116 may be referred to as a connecting electrode or a through electrode.

第2のトランジスタ112は、第3の電極108PEと重なるように配置され、且つ、絶
縁膜(ここでは、複数の絶縁膜)を介して、第3の電極108PEと一部が離間して配置
される。なお、第3の電極108PEと、第2のトランジスタ112とは、上記絶縁膜に
形成された第2の開口部118を介して電気的に接続される。
The second transistor 112 is arranged so as to overlap the third electrode 108PE, and is partially separated from the third electrode 108PE via an insulating film (here, a plurality of insulating films). NS. The third electrode 108PE and the second transistor 112 are electrically connected to each other through the second opening 118 formed in the insulating film.

第1の液晶素子105は、光を反射させることで画像を表示する機能を有し、第2の液晶
素子108は、光を透過させることで画像を表示する機能を有する。すなわち、第1の液
晶素子105は、反射型の液晶素子であり、第2の液晶素子108は、透過型の液晶素子
である。
The first liquid crystal element 105 has a function of displaying an image by reflecting light, and the second liquid crystal element 108 has a function of displaying an image by transmitting light. That is, the first liquid crystal element 105 is a reflective liquid crystal element, and the second liquid crystal element 108 is a transmissive liquid crystal element.

第2の基板104の下方には、偏光板120を介して、光射出装置122が配置されてい
る。光射出装置122は、所謂バックライトユニットとしての機能を有し、エッジライト
122E、導光板122G、光取出し部122Rなどを有する。
Below the second substrate 104, the light emitting device 122 is arranged via the polarizing plate 120. The light emitting device 122 has a function as a so-called backlight unit, and has an edge light 122E, a light guide plate 122G, a light extraction unit 122R, and the like.

なお、図15において、エッジライト122Eから射出された光を、点線の矢印で表して
いる。光射出装置122は、エッジライト122Eから射出された光は、導光板122G
を通り、光取出し部122Rによって集光され、第2の液晶素子108側に射出される。
すなわち、光取出し部122Rは、所謂レンズ(マイクロレンズともいう)としての機能
を有する。
In FIG. 15, the light emitted from the edge light 122E is represented by a dotted arrow. In the light emitting device 122, the light emitted from the edge light 122E is the light guide plate 122G.
The light is collected by the light extraction unit 122R and emitted to the second liquid crystal element 108 side.
That is, the light extraction unit 122R has a function as a so-called lens (also referred to as a micro lens).

また、光取出し部122Rと重なる素子層110には、第1の構造体124が設けられる
。第1の構造体124は、少なくとも反射膜124Rを有する。光取出し部122Rを通
過した光は、さらに第1の構造体124が有する反射膜124Rによって集光され、第1
の基板103側に射出される。
Further, a first structure 124 is provided on the element layer 110 that overlaps with the light extraction unit 122R. The first structure 124 has at least a reflective film 124R. The light that has passed through the light extraction unit 122R is further collected by the reflective film 124R of the first structure 124, and is first.
Is ejected to the substrate 103 side of.

第1の構造体124が有する反射膜124Rは、その内壁が入射側(基板104側)から
射出側(基板103側)にかけて連続的に幅が小さくなるような形状を有する。例えば、
円錐の一部を切り取った形状を有していてもよい。特に、内壁がくびれた三次元曲面形状
(例えばラッパ状とも言うことができる)を有することが好ましい。また、反射膜124
Rの内壁は、基板104等に垂直な断面において、対向する一対の内壁の表面が、双曲線
に近い形状を有することが好ましい。
The reflective film 124R included in the first structure 124 has a shape in which the inner wall thereof is continuously reduced in width from the incident side (the substrate 104 side) to the ejection side (the substrate 103 side). for example,
It may have a shape obtained by cutting out a part of the cone. In particular, it is preferable that the inner wall has a constricted three-dimensional curved surface shape (for example, a trumpet shape). In addition, the reflective film 124
The inner wall of R preferably has a shape in which the surfaces of the pair of inner walls facing each other have a shape close to a hyperbola in a cross section perpendicular to the substrate 104 or the like.

第1の構造体124が上記のような形状であることで、光取り出し部122Rから射出さ
れ、第2の液晶素子108を透過した光うち、第1の構造体124に斜め方向に入射した
光は、第1の構造体124の反射膜124Rで反射されることにより、輝度(単位面積あ
たりの光束)が高まる。
Since the first structure 124 has the above-mentioned shape, the light emitted from the light extraction unit 122R and transmitted through the second liquid crystal element 108, which is obliquely incident on the first structure 124. Is reflected by the reflective film 124R of the first structure 124, so that the brightness (luminous flux per unit area) is increased.

第1の構造体124の反射膜124Rの射出側の開口面積が入射側の開口面積よりも小さ
いほど、また反射膜124Rの側面の傾斜角(側面と基板103等の表面との成す角)が
90度に近いほど、また、反射膜124Rの反射率が高いほど、第1の構造体124を透
過した光の輝度を高めることができる。
The smaller the opening area on the ejection side of the reflective film 124R of the first structure 124 is smaller than the opening area on the incident side, and the inclination angle (angle formed by the side surface and the surface of the substrate 103 or the like) of the side surface of the reflective film 124R is large. The closer to 90 degrees and the higher the reflectance of the reflective film 124R, the higher the brightness of the light transmitted through the first structure 124.

また、第1の構造体124の、反射膜124Rに囲まれる領域は、光透過率が高いことが
好ましい。例えば、アルミニウムまたは銀を含む材料を用いることが好ましい。また、当
該領域は、屈折率が高いことが好ましい。例えば、絶対屈折率が1よりも大きく2.5以
下、好ましくは1.2以上2.0以下、より好ましくは、1.3以上1.9以下である材
料を用いることが好ましい。
Further, the region of the first structure 124 surrounded by the reflective film 124R preferably has a high light transmittance. For example, it is preferable to use a material containing aluminum or silver. Further, it is preferable that the region has a high refractive index. For example, it is preferable to use a material having an absolute refractive index greater than 1 and 2.5 or less, preferably 1.2 or more and 2.0 or less, and more preferably 1.3 or more and 1.9 or less.

また、第1の構造体124の上方、且つ第1の電極105PEおよび第2の電極105C
Eの間には、第2の構造体126が設けられる。第2の構造体126は、第1の電極10
5PEと、第2の電極105CEとの間の距離を制御する機能を有する。すなわち、第2
の構造体126は、いわゆるギャップスペーサ、またはセルギャップスペーサとしての機
能を有する。
Further, above the first structure 124, the first electrode 105PE and the second electrode 105C
A second structure 126 is provided between E. The second structure 126 is the first electrode 10.
It has a function of controlling the distance between the 5PE and the second electrode 105CE. That is, the second
The structure 126 of the above has a function as a so-called gap spacer or a cell gap spacer.

第2の構造体126は、可視光を透過することが好ましい。第1の構造体124により集
光された光は、第2の構造体126を介して第1の基板103側に射出される。また、第
1の構造体124の上方に第2の構造体126を設けることで、エッジライト122Eか
ら射出される光が第1の液晶層105LCに吸収されることを抑制する機能も有する。
The second structure 126 preferably transmits visible light. The light collected by the first structure 124 is emitted to the first substrate 103 side via the second structure 126. Further, by providing the second structure 126 above the first structure 124, it also has a function of suppressing the light emitted from the edge light 122E from being absorbed by the first liquid crystal layer 105LC.

第1の基板103の上方には、光拡散板128および偏光板132上が設けられる。 Above the first substrate 103, a light diffusing plate 128 and a polarizing plate 132 are provided.

また、基板560上に設けられた入力装置130は、接着層141を介して偏光板132
と貼り合わされる。
Further, the input device 130 provided on the substrate 560 has a polarizing plate 132 via the adhesive layer 141.
Will be pasted together.

<断面構成例2>
次に、図16を用いて、表示装置100Bについて説明する。なお、表示装置100Bは
、先に示す表示装置100Aの変形例である。
<Cross-section configuration example 2>
Next, the display device 100B will be described with reference to FIG. The display device 100B is a modification of the display device 100A shown above.

表示装置100Bは、先に示す表示装置100Aの構成に加え、第2の電極105CEと
基板103との間に、絶縁層134と、着色層136と、絶縁層138と、を有する。
The display device 100B has an insulating layer 134, a colored layer 136, and an insulating layer 138 between the second electrode 105CE and the substrate 103, in addition to the configuration of the display device 100A shown above.

着色層136は、所謂カラーフィルタとしての機能を有する。絶縁層138は、着色層1
36の厚さを制御する機能を有する。
The colored layer 136 has a function as a so-called color filter. The insulating layer 138 is a colored layer 1
It has a function of controlling the thickness of 36.

例えば、図16に示すように、絶縁層138が第1の液晶素子105と重なる部分に設け
られ、且つ第2の液晶素子108と重なる部分に開口を有する構成とする。これにより、
絶縁層138を覆って設けられる着色層136は、第1の液晶素子105と重なる部分よ
りも、第2の液晶素子108と重なる部分の方が厚さを厚く形成することができる。これ
により、反射型の液晶素子である第1の液晶素子105と、透過型の液晶素子である第2
の液晶素子108とで、これらの光路上に位置する着色層136の厚さを異ならせること
ができる。
For example, as shown in FIG. 16, the insulating layer 138 is provided in a portion overlapping the first liquid crystal element 105, and has an opening in the portion overlapping the second liquid crystal element 108. This will
The colored layer 136 provided so as to cover the insulating layer 138 can be formed to be thicker in the portion overlapping with the second liquid crystal element 108 than in the portion overlapping with the first liquid crystal element 105. As a result, the first liquid crystal element 105, which is a reflective liquid crystal element, and the second liquid crystal element, which is a transmissive liquid crystal element.
The thickness of the colored layer 136 located on these optical paths can be made different from that of the liquid crystal element 108 of the above.

また、図16において、液晶層108LCは、その両端を樹脂層142で囲まれた構成を
有する。樹脂層142は、例えば樹脂と、液晶層108LCに含まれる液晶材料と、を含
む。樹脂層142を有することにより、素子層110と基板104との間の密着性が高め
られ、表示装置100Bの機械的強度を高めることができる。
Further, in FIG. 16, the liquid crystal layer 108LC has a structure in which both ends thereof are surrounded by the resin layer 142. The resin layer 142 includes, for example, a resin and a liquid crystal material contained in the liquid crystal layer 108LC. By having the resin layer 142, the adhesion between the element layer 110 and the substrate 104 can be enhanced, and the mechanical strength of the display device 100B can be enhanced.

<断面構成例3>
続いて、図17を用いて表示装置100Cについて説明する。表示装置100Cは、先に
示す表示装置100Aおよび表示装置100Bの変形例である。
<Cross-section configuration example 3>
Subsequently, the display device 100C will be described with reference to FIG. The display device 100C is a modification of the display device 100A and the display device 100B shown above.

表示装置100Cでは、トランジスタ111とトランジスタ112とが、異なる絶縁表面
上に形成されている。
In the display device 100C, the transistor 111 and the transistor 112 are formed on different insulating surfaces.

より具体的には、トランジスタ112は基板104上に設けられている。また、トランジ
スタ111とトランジスタ112とは、第2の液晶素子108を挟むように位置している
More specifically, the transistor 112 is provided on the substrate 104. Further, the transistor 111 and the transistor 112 are located so as to sandwich the second liquid crystal element 108.

また、第2の液晶素子108と、第1の構造体124との間に、着色層140を有する。
光取り出し部122Rから射出され、第2の液晶素子108を透過した光は、着色層14
0、第1の構造体124、および第2の構造体126を通り、基板103側に射出される
Further, a colored layer 140 is provided between the second liquid crystal element 108 and the first structure 124.
The light emitted from the light extraction unit 122R and transmitted through the second liquid crystal element 108 is the colored layer 14.
It is ejected to the substrate 103 side through 0, the first structure 124, and the second structure 126.

[各構成要素について]
以下では、上記に示す各構成要素について説明する。
[For each component]
Hereinafter, each component shown above will be described.

〔基板〕
表示パネルが有する基板には、平坦面を有する材料を用いることができる。表示素子から
の光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セ
ラミック、サファイア、有機樹脂などの材料を用いることができる。
〔substrate〕
A material having a flat surface can be used for the substrate of the display panel. A material that transmits the light is used for the substrate on the side that extracts the light from the display element. For example, materials such as glass, quartz, ceramics, sapphire, and organic resins can be used.

厚さの薄い基板を用いることで、表示パネルの軽量化、薄型化を図ることができる。さら
に、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示パネルを実現
できる。
By using a thin substrate, it is possible to reduce the weight and thickness of the display panel. Further, by using a substrate having a thickness sufficient to have flexibility, a flexible display panel can be realized.

また、発光を取り出さない側の基板は、透光性を有していなくてもよいため、上記に挙げ
た基板の他に、金属基板等を用いることもできる。金属基板は熱伝導性が高く、基板全体
に熱を容易に伝導できるため、表示パネルの局所的な温度上昇を抑制することができ、好
ましい。可撓性や曲げ性を得るためには、金属基板の厚さは、10μm以上200μm以
下が好ましく、20μm以上50μm以下であることがより好ましい。
Further, since the substrate on the side that does not emit light does not have to have translucency, a metal substrate or the like can be used in addition to the substrates listed above. Since the metal substrate has high thermal conductivity and can easily conduct heat to the entire substrate, it is possible to suppress a local temperature rise of the display panel, which is preferable. In order to obtain flexibility and bendability, the thickness of the metal substrate is preferably 10 μm or more and 200 μm or less, and more preferably 20 μm or more and 50 μm or less.

金属基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニッ
ケル等の金属、もしくはアルミニウム合金またはステンレス等の合金などを好適に用いる
ことができる。
The material constituting the metal substrate is not particularly limited, and for example, a metal such as aluminum, copper, or nickel, or an alloy such as an aluminum alloy or stainless steel can be preferably used.

また、金属基板の表面を酸化する、または表面に絶縁膜を形成するなどにより、絶縁処理
が施された基板を用いてもよい。例えば、スピンコート法やディップ法などの塗布法、電
着法、蒸着法、またはスパッタリング法などを用いて絶縁膜を形成してもよいし、酸素雰
囲気で放置するまたは加熱するほか、陽極酸化法などによって、基板の表面に酸化膜を形
成してもよい。
Further, a substrate that has been subjected to an insulating treatment by oxidizing the surface of the metal substrate or forming an insulating film on the surface may be used. For example, an insulating film may be formed by a coating method such as a spin coating method or a dip method, an electrodeposition method, a vapor deposition method, a sputtering method, etc., or left in an oxygen atmosphere or heated, or an anodized method. An oxide film may be formed on the surface of the substrate by such means.

可撓性を有し、可視光に対する透過性を有する材料としては、例えば、ポリエチレンテレ
フタレート(PET)、ポリエチレンナフタレート(PEN)等のポリエステル樹脂、ポ
リアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボ
ネート(PC)樹脂、ポリエーテルスルホン(PES)樹脂、ポリアミド樹脂、シクロオ
レフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリテ
トラフルオロエチレン(PTFE)樹脂等が挙げられる。特に、熱膨張係数の低い材料を
用いることが好ましく、例えば、熱膨張係数が30×10−6/K以下であるポリアミド
イミド樹脂、ポリイミド樹脂、PET等を好適に用いることができる。また、ガラス繊維
に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板
を使用することもできる。このような材料を用いた基板は、重量が軽いため、該基板を用
いた表示パネルも軽量にすることができる。
Examples of the material having flexibility and transparency to visible light include polyester resins such as polyethylene terephthalate (PET) and polyethylene naphthalate (PEN), polyacrylonitrile resins, polyimide resins, polymethyl methacrylate resins, and polycarbonates. Examples thereof include (PC) resin, polyether sulfone (PES) resin, polyamide resin, cycloolefin resin, polystyrene resin, polyamideimide resin, polyvinyl chloride resin, and polytetrafluoroethylene (PTFE) resin. In particular, it is preferable to use a material having a low coefficient of thermal expansion, and for example, a polyamide-imide resin, a polyimide resin, PET or the like having a coefficient of thermal expansion of 30 × 10 -6 / K or less can be preferably used. It is also possible to use a substrate in which glass fibers are impregnated with an organic resin, or a substrate in which an inorganic filler is mixed with an organic resin to reduce the coefficient of thermal expansion. Since the weight of the substrate using such a material is light, the display panel using the substrate can also be made lightweight.

上記材料中に繊維体が含まれている場合、繊維体は有機化合物または無機化合物の高強度
繊維を用いる。高強度繊維とは、具体的には引張弾性率またはヤング率の高い繊維のこと
を言い、代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミ
ド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサ
ゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、Eガラス
、Sガラス、Dガラス、Qガラス等を用いたガラス繊維が挙げられる。これらは、織布ま
たは不織布の状態で用い、この繊維体に樹脂を含浸させ樹脂を硬化させた構造物を、可撓
性を有する基板として用いてもよい。可撓性を有する基板として、繊維体と樹脂からなる
構造物を用いると、曲げや局所的押圧による破損に対する信頼性が向上するため、好まし
い。
When a fiber body is contained in the above material, a high-strength fiber of an organic compound or an inorganic compound is used as the fiber body. The high-strength fiber specifically refers to a fiber having a high tensile elasticity or Young ratio, and typical examples thereof include polyvinyl alcohol-based fiber, polyester-based fiber, polyamide-based fiber, polyethylene-based fiber, and aramid-based fiber. Polyparaphenylene benzobisoxazole fiber, glass fiber, or carbon fiber can be mentioned. Examples of the glass fiber include glass fibers using E glass, S glass, D glass, Q glass and the like. These may be used in the state of a woven fabric or a non-woven fabric, and a structure obtained by impregnating the fiber body with a resin and curing the resin may be used as a flexible substrate. It is preferable to use a structure made of a fibrous body and a resin as the flexible substrate because the reliability against breakage due to bending or local pressing is improved.

または、可撓性を有する程度に薄いガラス、金属などを基板に用いることもできる。また
は、ガラスと樹脂材料とが接着層により貼り合わされた複合材料を用いてもよい。
Alternatively, glass, metal, or the like thin enough to have flexibility can be used for the substrate. Alternatively, a composite material in which glass and a resin material are bonded by an adhesive layer may be used.

可撓性を有する基板に、表示パネルの表面を傷などから保護するハードコート層(例えば
、窒化シリコン、酸化アルミニウムなど)や、押圧を分散可能な材質の層(例えば、アラ
ミド樹脂など)等が積層されていてもよい。また、水分等による表示素子の寿命の低下等
を抑制するために、可撓性を有する基板に透水性の低い絶縁膜が積層されていてもよい。
例えば、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化
アルミニウム等の無機絶縁材料を用いることができる。
On the flexible substrate, a hard coat layer (for example, silicon nitride, aluminum oxide, etc.) that protects the surface of the display panel from scratches, a layer of a material that can disperse the pressure (for example, aramid resin, etc.), etc. It may be laminated. Further, in order to suppress a decrease in the life of the display element due to moisture or the like, an insulating film having low water permeability may be laminated on the flexible substrate.
For example, an inorganic insulating material such as silicon nitride, silicon oxide nitride, silicon nitride oxide, aluminum oxide, or aluminum nitride can be used.

基板は、複数の層を積層して用いることもできる。特に、ガラス層を有する構成とすると
、水や酸素に対するバリア性を向上させ、信頼性の高い表示パネルとすることができる。
The substrate can also be used by stacking a plurality of layers. In particular, when the structure has a glass layer, the barrier property against water and oxygen can be improved, and a highly reliable display panel can be obtained.

〔トランジスタ〕
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機
能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶
縁層と、を有する。上記では、ボトムゲート構造のトランジスタを適用した場合を示して
いる。
[Transistor]
The transistor has a conductive layer that functions as a gate electrode, a semiconductor layer, a conductive layer that functions as a source electrode, a conductive layer that functions as a drain electrode, and an insulating layer that functions as a gate insulating layer. The above shows the case where a transistor having a bottom gate structure is applied.

なお、本発明の一態様の表示装置が有するトランジスタの構造は特に限定されない。例え
ば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし
、逆スタガ型のトランジスタとしてもよい。また、トップゲート型またはボトムゲート型
のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設け
られていてもよい。
The structure of the transistor included in the display device according to one aspect of the present invention is not particularly limited. For example, it may be a planar type transistor, a stagger type transistor, or an inverted stagger type transistor. Further, either a top gate type or a bottom gate type transistor structure may be used. Alternatively, gate electrodes may be provided above and below the channel.

トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結
晶性を有する半導体(微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領
域を有する半導体)のいずれを用いてもよい。結晶性を有する半導体を用いると、トラン
ジスタ特性の劣化を抑制できるため好ましい。
The crystallinity of the semiconductor material used for the transistor is also not particularly limited, and either an amorphous semiconductor or a semiconductor having crystallinity (microcrystalline semiconductor, polycrystalline semiconductor, single crystal semiconductor, or semiconductor having a partially crystalline region). May be used. It is preferable to use a semiconductor having crystallinity because deterioration of transistor characteristics can be suppressed.

また、トランジスタに用いる半導体材料としては、エネルギーギャップが2eV以上、好
ましくは2.5eV以上、より好ましくは3eV以上である金属酸化物を用いることがで
きる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するCAC
−OSなどを用いることができる。
Further, as the semiconductor material used for the transistor, a metal oxide having an energy gap of 2 eV or more, preferably 2.5 eV or more, more preferably 3 eV or more can be used. A typical example is an oxide semiconductor containing indium, for example, CAC described later.
-OS and the like can be used.

シリコンよりもバンドギャップが広く、且つキャリア密度の小さい酸化物半導体を用いた
トランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量素子に
蓄積した電荷を長期間に亘って保持することが可能である。
Transistors using oxide semiconductors, which have a wider bandgap than silicon and a smaller carrier density, retain the charge accumulated in the capacitive element connected in series with the transistor for a long period of time due to its low off-current. Is possible.

半導体層は、例えばインジウム、亜鉛およびM(アルミニウム、チタン、ガリウム、ゲル
マニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハ
フニウム等の金属)を含むIn−M−Zn系酸化物で表記される膜とすることができる。
The semiconductor layer is represented by an In-M-Zn-based oxide containing, for example, indium, zinc and M (metals such as aluminum, titanium, gallium, germanium, yttrium, zirconium, lanthanum, cerium, tin, neodymium or hafnium). It can be a membrane.

半導体層を構成する酸化物半導体がIn−M−Zn系酸化物の場合、In−M−Zn酸化
物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≧M
、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の
原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In
:M:Zn=3:1:2、In:M:Zn=4:2:3、In:M:Zn=4:2:4.
1、In:M:Zn=5:1:6、In:M:Zn=5:1:7、In:M:Zn=5:
1:8等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタ
リングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。
When the oxide semiconductor constituting the semiconductor layer is an In-M-Zn-based oxide, the atomic number ratio of the metal element of the sputtering target used for forming the In-M-Zn oxide is In ≧ M.
, Zn ≧ M is preferably satisfied. The atomic number ratios of the metal elements of such a sputtering target are In: M: Zn = 1: 1: 1, In: M: Zn = 1: 1: 1.2, In.
: M: Zn = 3: 1: 2, In: M: Zn = 4: 2: 3, In: M: Zn = 4: 2: 4.
1, In: M: Zn = 5: 1: 6, In: M: Zn = 5: 1: 7, In: M: Zn = 5:
1: 8 and the like are preferable. The atomic number ratio of the semiconductor layer to be formed includes a variation of plus or minus 40% of the atomic number ratio of the metal element contained in the sputtering target.

本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため
好ましい。またこのとき酸化物半導体を用いることで、多結晶シリコンよりも低温で形成
できる、半導体層よりも下層の配線は電極の材料、基板の材料として、耐熱性の低い材料
を用いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面
積のガラス基板などを好適に用いることができる。
The transistor having the bottom gate structure illustrated in this embodiment is preferable because the manufacturing process can be reduced. Further, by using an oxide semiconductor at this time, it is possible to use a material having low heat resistance as an electrode material and a substrate material for the wiring below the semiconductor layer, which can be formed at a lower temperature than polycrystalline silicon. , The range of material choices can be expanded. For example, a glass substrate having an extremely large area can be preferably used.

半導体層としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、半導体層は、
キャリア密度が1×1017/cm以下、好ましくは1×1015/cm以下、さら
に好ましくは1×1013/cm以下、より好ましくは1×1011/cm以下、さ
らに好ましくは1×1010/cm未満であり、1×10−9/cm以上のキャリア
密度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性また
は実質的に高純度真性な酸化物半導体と呼ぶ。これにより不純物濃度が低く、欠陥準位密
度が低いため、安定な特性を有する酸化物半導体であるといえる。
As the semiconductor layer, an oxide semiconductor film having a low carrier density is used. For example, the semiconductor layer
The carrier density is 1 × 10 17 / cm 3 or less, preferably 1 × 10 15 / cm 3 or less, more preferably 1 × 10 13 / cm 3 or less, more preferably 1 × 10 11 / cm 3 or less, still more preferably. Oxide semiconductors having a carrier density of less than 1 × 10 10 / cm 3 and a carrier density of 1 × 10 -9 / cm 3 or more can be used. Such oxide semiconductors are referred to as high-purity intrinsic or substantially high-purity intrinsic oxide semiconductors. As a result, the impurity concentration is low and the defect level density is low, so that it can be said that the oxide semiconductor has stable characteristics.

なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性(電界効
果移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥
密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好まし
い。
Not limited to these, a transistor having an appropriate composition may be used according to the required semiconductor characteristics and electrical characteristics (field effect mobility, threshold voltage, etc.) of the transistor. Further, in order to obtain the required semiconductor characteristics of the transistor, it is preferable that the carrier density, impurity concentration, defect density, atomic number ratio of metal element and oxygen, interatomic distance, density, etc. of the semiconductor layer are appropriate. ..

半導体層を構成する酸化物半導体において、第14族元素の一つであるシリコンや炭素が
含まれると、半導体層において酸素欠損が増加し、n型化してしまう。このため、半導体
層におけるシリコンや炭素の濃度(二次イオン質量分析法により得られる濃度)を、2×
1018atoms/cm以下、好ましくは2×1017atoms/cm以下とす
る。
When silicon or carbon, which is one of the Group 14 elements, is contained in the oxide semiconductor constituting the semiconductor layer, oxygen deficiency increases in the semiconductor layer and the semiconductor layer becomes n-type. Therefore, the concentration of silicon and carbon in the semiconductor layer (concentration obtained by secondary ion mass spectrometry) is 2 ×.
It is 10 18 atoms / cm 3 or less, preferably 2 × 10 17 atoms / cm 3 or less.

また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生
成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導
体層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属
の濃度を、1×1018atoms/cm以下、好ましくは2×1016atoms/
cm以下にする。
In addition, alkali metals and alkaline earth metals may generate carriers when combined with oxide semiconductors, which may increase the off-current of the transistor. Therefore, the concentration of the alkali metal or alkaline earth metal obtained by the secondary ion mass spectrometry in the semiconductor layer is 1 × 10 18 atoms / cm 3 or less, preferably 2 × 10 16 atoms / cm.
Keep it to cm 3 or less.

また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が
生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半
導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層におけ
る二次イオン質量分析法により得られる窒素濃度は、5×1018atoms/cm
下にすることが好ましい。
Further, when nitrogen is contained in the oxide semiconductor constituting the semiconductor layer, electrons as carriers are generated, the carrier density is increased, and the n-type is easily formed. As a result, a transistor using an oxide semiconductor containing nitrogen tends to have a normally-on characteristic. Therefore, the nitrogen concentration obtained by the secondary ion mass spectrometry in the semiconductor layer is preferably 5 × 10 18 atoms / cm 3 or less.

また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、c軸に配向
した結晶を有するCAAC−OS(C−Axis Aligned Crystalli
ne Oxide Semiconductor、または、C−Axis Aligne
d and A−B−plane Anchored Crystalline Oxi
de Semiconductor)、多結晶構造、微結晶構造、または非晶質構造を含
む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC−OSは最
も欠陥準位密度が低い。
Further, the semiconductor layer may have a non-single crystal structure, for example. The non-single crystal structure is, for example, CAAC-OS (C-Axis Aligned Crystalli) having crystals oriented on the c-axis.
ne Oxide Semiconductor or C-Axis Organe
d and AB-plane Anchored Crystalline Oxy
Includes de Semiconductor), polycrystalline, microcrystalline, or amorphous structures. In the non-single crystal structure, the amorphous structure has the highest defect level density, and CAAC-OS has the lowest defect level density.

非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない
。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さな
い。
An oxide semiconductor film having an amorphous structure has, for example, a disordered atomic arrangement and no crystal component. Alternatively, the oxide film having an amorphous structure has, for example, a completely amorphous structure and has no crystal portion.

なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC
−OSの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合
膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層
構造を有する場合がある。
<CAC−OSの構成>
以下では、本発明の一態様で開示されるトランジスタの半導体層に用いることができるC
AC構成を有する金属酸化物の詳細について説明する。ここでは、CAC構成を有する金
属酸化物の代表例として、CAC−OSを用いて説明する。
The semiconductor layer has an amorphous structure region, a microcrystal structure region, a polycrystalline structure region, and a CAAC.
A mixed film having two or more of the −OS region and the single crystal structure region may be used. The mixed film may have, for example, a single-layer structure or a laminated structure including any two or more of the above-mentioned regions.
<CAC-OS configuration>
In the following, C can be used for the semiconductor layer of the transistor disclosed in one aspect of the present invention.
Details of the metal oxide having an AC configuration will be described. Here, CAC-OS will be used as a typical example of a metal oxide having a CAC configuration.

つまり、CAC−OSとは、例えば、図18に示す絶縁膜106上に形成された例のよう
に、金属酸化物を構成する元素が偏在することで、各元素を主成分とする領域101、お
よび領域102を形成し、各領域が、混合し、モザイク状に形成または分散される。つま
り、金属酸化物を構成する元素が、0.5nm以上10nm以下、好ましくは、0.5n
m以上3nm以下、またはその近傍のサイズで偏在した材料の一構成である。
That is, the CAC-OS is a region 101 containing each element as a main component due to the uneven distribution of elements constituting the metal oxide, as in the example formed on the insulating film 106 shown in FIG. And regions 102 are formed, and each region is mixed and formed or dispersed in a mosaic pattern. That is, the element constituting the metal oxide is 0.5 nm or more and 10 nm or less, preferably 0.5 n.
It is a composition of a material unevenly distributed in a size of m or more and 3 nm or less or a size close to it.

特定の元素が偏在した領域は、該元素が有する性質により、物理特性が決定する。例えば
、金属酸化物を構成する元素の中でも比較的、絶縁体となる傾向がある元素が偏在した領
域は、誘電体領域となる。一方、金属酸化物を構成する元素の中でも比較的、導体となる
傾向がある元素が偏在した領域は、導電体領域となる。また、導電体領域、および誘電体
領域がモザイク状に混合することで、材料としては、半導体として機能する。
The physical characteristics of the region where a specific element is unevenly distributed are determined by the properties of the element. For example, among the elements constituting the metal oxide, a region in which elements that tend to be insulators are unevenly distributed is a dielectric region. On the other hand, among the elements constituting the metal oxide, the region in which the element that tends to be a conductor is unevenly distributed is the conductor region. Further, the conductor region and the dielectric region are mixed in a mosaic shape, so that the material functions as a semiconductor.

つまり、本発明の一態様における金属酸化物は、物理特性が異なる材料が混合した、マト
リックス複合材(matrix composite)、または金属マトリックス複合材
(metal matrix composite)の一種である。
That is, the metal oxide in one aspect of the present invention is a kind of a matrix composite or a metal matrix composite in which materials having different physical characteristics are mixed.

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムお
よび亜鉛を含むことが好ましい。また、それらに加えて、元素M(Mは、ガリウム、アル
ミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄
、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム
、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、ま
たは複数種)が含まれていてもよい。
The oxide semiconductor preferably contains at least indium. In particular, it preferably contains indium and zinc. In addition to them, the element M (M is gallium, aluminum, silicon, boron, yttrium, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum. , Tungsten, or one or more selected from gallium and the like).

例えば、In−Ga−Zn酸化物におけるCAC−OS(CAC−OSの中でもIn−G
a−Zn酸化物を、特にCAC−IGZOと呼称してもよい。)とは、インジウム酸化物
(以下、InOX1(X1は0よりも大きい実数)とする。)、またはインジウム亜鉛酸
化物(以下、InX2ZnY2Z2(X2、Y2、およびZ2は0よりも大きい実数)
とする。)と、ガリウム酸化物(以下、GaOX3(X3は0よりも大きい実数)とする
。)、またはガリウム亜鉛酸化物(以下、GaX4ZnY4Z4(X4、Y4、および
Z4は0よりも大きい実数)とする。)などと、に材料が分離することでモザイク状とな
り、モザイク状のInOX1、またはInX2ZnY2Z2が、膜中に均一に分布した
構成(以下、クラウド状ともいう。)である。
For example, CAC-OS in In-Ga-Zn oxide (In-G among CAC-OS)
The a-Zn oxide may be particularly referred to as CAC-IGZO. ) Means indium oxide (hereinafter, InO X1 (X1 is a real number larger than 0)) or indium zinc oxide (hereinafter, In X2 Zn Y2 O Z2 (hereinafter, X2, Y2, and Z2 are from 0)). Also large real number)
And. ) And gallium oxide (hereinafter, GaO X3 (X3 is a real number larger than 0)) or gallium zinc oxide (hereinafter, Ga X4 Zn Y4 O Z4 (X4, Y4, and Z4 are more than 0). The material is separated into a mosaic-like structure such as (large real number)), and the mosaic-like InO X1 or In X2 Zn Y2 O Z2 is uniformly distributed in the film (hereinafter, also referred to as cloud-like). It says.).

つまり、CAC−OSは、GaOX3が主成分である領域と、InX2ZnY2Z2
またはInOX1が主成分である領域とが、混合している構成を有する複合酸化物半導体
である。なお、本明細書において、例えば、第1の領域の元素Mに対するInの原子数比
が、第2の領域の元素Mに対するInの原子数比よりも大きいことを、第1の領域は、第
2の領域と比較して、Inの濃度が高いとする。
That is, the CAC-OS has a region in which GaO X3 is the main component and In X2 Zn Y2 O Z2 .
Alternatively, it is a composite oxide semiconductor having a structure in which the region containing InO X1 as a main component is mixed. In the present specification, for example, the atomic number ratio of In to the element M in the first region is larger than the atomic number ratio of In to the element M in the second region. It is assumed that the concentration of In is higher than that of region 2.

なお、IGZOは通称であり、In、Ga、Zn、およびOによる1つの化合物をいう場
合がある。代表例として、InGaO(ZnO)m1(m1は自然数)、またはIn
1+x0)Ga(1−x0)(ZnO)m0(−1≦x0≦1、m0は任意数)で表
される結晶性の化合物が挙げられる。
In addition, IGZO is a common name, and may refer to one compound consisting of In, Ga, Zn, and O. As a typical example, InGaO 3 (ZnO) m1 (m1 is a natural number) or In (
Examples thereof include crystalline compounds represented by 1 + x0) Ga (1-x0) O 3 (ZnO) m0 (-1 ≦ x0 ≦ 1, m0 is an arbitrary number).

上記結晶性の化合物は、単結晶構造、多結晶構造、またはCAAC構造を有する。なお、
CAAC構造とは、複数のIGZOのナノ結晶がc軸配向を有し、かつa−b面において
は配向せずに連結した結晶構造である。
The crystalline compound has a single crystal structure, a polycrystalline structure, or a CAAC structure. note that,
The CAAC structure is a crystal structure in which a plurality of IGZO nanocrystals have a c-axis orientation and are connected without being oriented on the ab plane.

一方、CAC−OSは、酸化物半導体の材料構成に関する。CAC−OSとは、In、G
a、Zn、およびOを含む材料構成において、一部にGaを主成分とするナノ粒子状領域
が観察され、一部にInを主成分とするナノ粒子状領域が観察され、それぞれモザイク状
にランダムに分散している構成をいう。したがって、CAC−OSにおいて、結晶構造は
副次的な要素である。
On the other hand, CAC-OS relates to the material composition of oxide semiconductors. CAC-OS is In, G
In the material composition containing a, Zn, and O, a nanoparticulate region containing Ga as a main component was observed in a part, and a nanoparticle region containing In as a main component was observed in a part, and each of them became a mosaic. A randomly distributed configuration. Therefore, in CAC-OS, the crystal structure is a secondary element.

なお、CAC−OSは、組成の異なる二種類以上の膜の積層構造は含まないものとする。
例えば、Inを主成分とする膜と、Gaを主成分とする膜との2層からなる構造は、含ま
ない。
The CAC-OS does not include a laminated structure of two or more types of films having different compositions.
For example, it does not include a structure consisting of two layers, a film containing In as a main component and a film containing Ga as a main component.

なお、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1
主成分である領域とは、明確な境界が観察できない場合がある。
In some cases, a clear boundary cannot be observed between the region containing GaO X3 as the main component and the region containing In X2 Zn Y2 O Z2 or InO X1 as the main component.

なお、ガリウムの代わりに、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナ
ジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン
、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネ
シウムなどから選ばれた一種、または複数種が含まれている場合、CAC−OSは、一部
に該元素を主成分とするナノ粒子状領域が観察され、一部にInを主成分とするナノ粒子
状領域が観察され、それぞれモザイク状にランダムに分散している構成をいう。
Instead of gallium, select from aluminum, silicon, boron, ittrium, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, or magnesium. When one or more of these are contained, in CAC-OS, a nanoparticulate region containing the element as a main component is partially observed, and a nanoparticulate region containing In as a main component is partially observed. Is observed, and each is randomly dispersed in a mosaic pattern.

<CAC−OSの解析>
続いて、各種測定方法を用い、基板上に成膜した酸化物半導体について測定を行った結果
について説明する。
<Analysis of CAC-OS>
Subsequently, the results of measurement of the oxide semiconductor formed on the substrate using various measurement methods will be described.

≪試料の構成と作製方法≫
以下では、本発明の一態様に係る9個の試料について説明する。各試料は、それぞれ、酸
化物半導体を成膜する際の基板温度、および酸素ガス流量比を異なる条件で作製する。な
お、試料は、基板と、基板上の酸化物半導体と、を有する構造である。
≪Sample composition and preparation method≫
Hereinafter, nine samples according to one aspect of the present invention will be described. Each sample is prepared under different conditions for the substrate temperature at the time of forming the oxide semiconductor and the oxygen gas flow rate ratio. The sample has a structure including a substrate and an oxide semiconductor on the substrate.

各試料の作製方法について、説明する。 The method for producing each sample will be described.

まず、基板として、ガラス基板を用いる。続いて、スパッタリング装置を用いて、ガラス
基板上に酸化物半導体として、厚さ100nmのIn−Ga−Zn酸化物を形成する。成
膜条件は、チャンバー内の圧力を0.6Paとし、ターゲットには、酸化物ターゲット(
In:Ga:Zn=4:2:4.1[原子数比])を用いる。また、スパッタリング装置
内に設置された酸化物ターゲットに2500WのAC電力を供給する。
First, a glass substrate is used as the substrate. Subsequently, a sputtering apparatus is used to form an In-Ga-Zn oxide having a thickness of 100 nm on the glass substrate as an oxide semiconductor. The film formation conditions are that the pressure inside the chamber is 0.6 Pa, and the target is an oxide target (
In: Ga: Zn = 4: 2: 4.1 [atomic number ratio]) is used. Further, 2500 W of AC power is supplied to the oxide target installed in the sputtering apparatus.

なお、酸化物を成膜する際の条件として、基板温度を、意図的に加熱しない温度(以下、
室温またはR.T.ともいう。)、130℃、または170℃とした。また、Arと酸素
の混合ガスに対する酸素ガスの流量比(以下、酸素ガス流量比ともいう。)を、10%、
30%、または100%とすることで、9個の試料を作製する。
As a condition for forming an oxide film, the substrate temperature is not intentionally heated (hereinafter referred to as a temperature).
Room temperature or R. T. Also called. ), 130 ° C., or 170 ° C. Further, the flow rate ratio of oxygen gas to the mixed gas of Ar and oxygen (hereinafter, also referred to as oxygen gas flow rate ratio) is set to 10%.
Nine samples are prepared by setting 30% or 100%.

≪X線回折による解析≫
本項目では、9個の試料に対し、X線回折(XRD:X−ray diffractio
n)測定を行った結果について説明する。なお、XRD装置として、Bruker社製D
8 ADVANCEを用いた。また、条件は、Out−of−plane法によるθ/2
θスキャンにて、走査範囲を15deg.乃至50deg.、ステップ幅を0.02de
g.、走査速度を3.0deg./分とした。
≪Analysis by X-ray diffraction≫
In this item, X-ray diffraction (XRD: X-ray diffraction) is applied to 9 samples.
n) The result of the measurement will be described. As an XRD device, Bruker's D
8 ADVANCE was used. The condition is θ / 2 by the Out-of-plane method.
In the θ scan, the scanning range was set to 15 deg. To 50 deg. , Step width 0.02 de
g. , Scanning speed is 3.0 deg. / Minute.

図19にOut−of−plane法を用いてXRDスペクトルを測定した結果を示す。
なお、図19において、上段には成膜時の基板温度条件が170℃の試料における測定結
果、中段には成膜時の基板温度条件が130℃の試料における測定結果、下段には成膜時
の基板温度条件がR.T.の試料における測定結果を示す。また、左側の列には酸素ガス
流量比の条件が10%の試料における測定結果、中央の列には酸素ガス流量比の条件が3
0%の試料における測定結果、右側の列には酸素ガス流量比の条件が100%の試料にお
ける測定結果、を示す。
FIG. 19 shows the results of measuring the XRD spectrum using the Out-of-plane method.
In FIG. 19, the upper row shows the measurement result of the sample having the substrate temperature condition at the time of film formation at 170 ° C., the middle row shows the measurement result of the sample having the substrate temperature condition at the time of film formation at 130 ° C., and the lower row shows the measurement result at the time of film formation. The substrate temperature condition is R. T. The measurement result in the sample of is shown. The left column shows the measurement results for a sample with an oxygen gas flow rate ratio of 10%, and the center column shows the oxygen gas flow rate condition of 3.
The measurement results for the 0% sample and the measurement results for the sample with the oxygen gas flow rate ratio of 100% are shown in the right column.

図19に示すXRDスペクトルは、成膜時の基板温度を高くする、または、成膜時の酸素
ガス流量比の割合を大きくすることで、2θ=31°付近のピーク強度が高くなる。なお
、2θ=31°付近のピークは、被形成面または上面に略垂直方向に対してc軸に配向し
た結晶性IGZO化合物(CAAC(c−axis aligned crystall
ine)−IGZOともいう。)であることに由来することが分かっている。
In the XRD spectrum shown in FIG. 19, the peak intensity near 2θ = 31 ° is increased by increasing the substrate temperature at the time of film formation or increasing the ratio of the oxygen gas flow rate ratio at the time of film formation. The peak near 2θ = 31 ° is a crystalline IGZO compound (CAAC (c-axis aligned crystall) oriented in the c-axis in a direction substantially perpendicular to the surface to be formed or the upper surface.
ine) -Also called IGZO. ) Is known to be derived from.

また、図19に示すXRDスペクトルは、成膜時の基板温度が低い、または、酸素ガス流
量比が小さいほど、明確なピークが現れなかった。したがって、成膜時の基板温度が低い
、または、酸素ガス流量比が小さい試料は、測定領域のa−b面方向、およびc軸方向の
配向は見られないことが分かる。
Further, in the XRD spectrum shown in FIG. 19, a clear peak did not appear as the substrate temperature at the time of film formation was lower or the oxygen gas flow rate ratio was smaller. Therefore, it can be seen that in the sample in which the substrate temperature at the time of film formation is low or the oxygen gas flow rate ratio is small, the orientation of the measurement region in the ab plane direction and the c-axis direction is not observed.

≪電子顕微鏡による解析≫
本項目では、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料を
、HAADF(High−Angle Annular Dark Field)−ST
EM(Scanning Transmission Electron Micros
cope)によって観察、および解析した結果について説明する(以下、HAADF−S
TEMによって取得した像は、TEM像ともいう。)。
≪Analysis by electron microscope≫
In this item, the substrate temperature at the time of film formation R. T. , And a sample prepared at an oxygen gas flow rate ratio of 10%, HAADF (High-Angle Anal Dark Field) -ST.
EM (Scanning Transition Electron Micros)
The results of observation and analysis by copy) will be described below (hereinafter, HAADF-S).
The image acquired by TEM is also referred to as a TEM image. ).

HAADF−STEMによって取得した平面像(以下、平面TEM像ともいう。)、およ
び断面像(以下、断面TEM像ともいう。)の画像解析を行った結果について説明する。
なお、TEM像は、球面収差補正機能を用いて観察した。なお、HAADF−STEM像
の撮影には、日本電子株式会社製原子分解能分析電子顕微鏡JEM−ARM200Fを用
いて、加速電圧200kV、ビーム径約0.1nmφの電子線を照射して行った。
The results of image analysis of a planar image (hereinafter, also referred to as a planar TEM image) and a sectional image (hereinafter, also referred to as a sectional TEM image) acquired by HAADF-STEM will be described.
The TEM image was observed using the spherical aberration correction function. The HAADF-STEM image was photographed by irradiating an electron beam with an acceleration voltage of 200 kV and a beam diameter of about 0.1 nmφ using an atomic resolution analysis electron microscope JEM-ARM200F manufactured by JEOL Ltd.

図20(A)は、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試
料の平面TEM像である。図20(B)は、成膜時の基板温度R.T.、および酸素ガス
流量比10%で作製した試料の断面TEM像である。
FIG. 20A shows the substrate temperature R. at the time of film formation. T. , And a planar TEM image of the sample prepared at an oxygen gas flow rate ratio of 10%. FIG. 20B shows the substrate temperature R. at the time of film formation. T. , And a cross-sectional TEM image of a sample prepared at an oxygen gas flow rate ratio of 10%.

≪電子線回折パターンの解析≫
本項目では、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料に
、プローブ径が1nmの電子線(ナノビーム電子線ともいう。)を照射することで、電子
線回折パターンを取得した結果について説明する。
≪Analysis of electron diffraction pattern≫
In this item, the substrate temperature at the time of film formation R. T. The results of obtaining an electron beam diffraction pattern by irradiating a sample prepared with an oxygen gas flow rate ratio of 10% with an electron beam having a probe diameter of 1 nm (also referred to as a nanobeam electron beam) will be described.

図20(A)に示す、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製し
た試料の平面TEM像において、黒点a1、黒点a2、黒点a3、黒点a4、および黒点
a5で示す電子線回折パターンを観察する。なお、電子線回折パターンの観察は、電子線
を照射しながら0秒の位置から35秒の位置まで一定の速度で移動させながら行う。黒点
a1の結果を図20(C)、黒点a2の結果を図20(D)、黒点a3の結果を図20(
E)、黒点a4の結果を図19(F)、および黒点a5の結果を図19(G)に示す。
The substrate temperature R. at the time of film formation shown in FIG. 20 (A). T. , And in a flat TEM image of the sample prepared at an oxygen gas flow rate ratio of 10%, the electron diffraction patterns shown by the black spots a1, the black spots a2, the black spots a3, the black spots a4, and the black spots a5 are observed. The electron diffraction pattern is observed while irradiating the electron beam and moving the electron beam from the position of 0 seconds to the position of 35 seconds at a constant speed. The result of the black point a1 is shown in FIG. 20 (C), the result of the black point a2 is shown in FIG. 20 (D), and the result of the black point a3 is shown in FIG.
E), the result of the black point a4 is shown in FIG. 19 (F), and the result of the black point a5 is shown in FIG. 19 (G).

図20(C)、図20(D)、図20(E)、図20(F)、および図20(G)より、
円を描くように(リング状に)輝度の高い領域が観測できる。また、リング状の領域に複
数のスポットが観測できる。
From FIGS. 20 (C), 20 (D), 20 (E), 20 (F), and 20 (G).
A region with high brightness can be observed in a circular motion (ring shape). In addition, a plurality of spots can be observed in the ring-shaped region.

また、図20(B)に示す、成膜時の基板温度R.T.、および酸素ガス流量比10%で
作製した試料の断面TEM像において、黒点b1、黒点b2、黒点b3、黒点b4、およ
び黒点b5で示す電子線回折パターンを観察する。黒点b1の結果を図20(H)、黒点
b2の結果を図20(I)、黒点b3の結果を図20(J)、黒点b4の結果を図20(
K)、および黒点b5の結果を図20(L)に示す。
Further, the substrate temperature R.A. at the time of film formation shown in FIG. 20 (B). T. , And in the cross-sectional TEM image of the sample prepared at an oxygen gas flow rate ratio of 10%, the electron diffraction patterns shown by the black spots b1, the black spots b2, the black spots b3, the black spots b4, and the black spots b5 are observed. The result of the black point b1 is shown in FIG. 20 (H), the result of the black point b2 is shown in FIG. 20 (I), the result of the black point b3 is shown in FIG.
The results of K) and black spot b5 are shown in FIG. 20 (L).

図20(H)、図20(I)、図20(J)、図20(K)、および図20(L)より、
リング状に輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観測
できる。
From FIGS. 20 (H), 20 (I), 20 (J), 20 (K), and 20 (L).
A ring-shaped area with high brightness can be observed. In addition, a plurality of spots can be observed in the ring-shaped region.

ここで、例えば、InGaZnOの結晶を有するCAAC−OSに対し、試料面に平行
にプローブ径が300nmの電子線を入射させると、InGaZnOの結晶の(009
)面に起因するスポットが含まれる回折パターンが見られる。つまり、CAAC−OSは
、c軸配向性を有し、c軸が被形成面または上面に略垂直な方向を向いていることがわか
る。一方、同じ試料に対し、試料面に垂直にプローブ径が300nmの電子線を入射させ
ると、リング状の回折パターンが確認される。つまり、CAAC−OSは、a軸およびb
軸は配向性を有さないことがわかる。
Here, for example, when an electron beam having a probe diameter of 300 nm is incident on CAAC-OS having a crystal of InGaZnO 4 in parallel with the sample surface, (009) of the crystal of InGaZnO 4 is incident.
) A diffraction pattern including spots due to the surface can be seen. That is, it can be seen that CAAC-OS has c-axis orientation, and the c-axis is oriented in a direction substantially perpendicular to the surface to be formed or the upper surface. On the other hand, when an electron beam having a probe diameter of 300 nm is incident on the same sample perpendicularly to the sample surface, a ring-shaped diffraction pattern is confirmed. That is, the CAAC-OS has a-axis and b.
It can be seen that the axis has no orientation.

また、微結晶を有する酸化物半導体(nano crystalline oxide
semiconductor。以下、nc−OSという。)に対し、大きいプローブ径(
例えば50nm以上)の電子線を用いる電子線回折を行うと、ハローパターンのような回
折パターンが観測される。また、nc−OSに対し、小さいプローブ径の電子線(例えば
50nm未満)を用いるナノビーム電子線回折を行うと、輝点(スポット)が観測される
。また、nc−OSに対しナノビーム電子線回折を行うと、円を描くように(リング状に
)輝度の高い領域が観測される場合がある。さらに、リング状の領域に複数の輝点が観測
される場合がある。
In addition, an oxide semiconductor having microcrystals (nano crystalline oxide)
Semiconductor ductor. Hereinafter, it is referred to as nc-OS. ) With respect to the large probe diameter (
For example, when electron beam diffraction using an electron beam of 50 nm or more) is performed, a diffraction pattern such as a halo pattern is observed. Further, when nanobeam electron diffraction is performed on nc-OS using an electron beam having a small probe diameter (for example, less than 50 nm), a bright spot is observed. Further, when nanobeam electron diffraction is performed on nc-OS, a region having high brightness (in a ring shape) may be observed in a circular motion. Furthermore, a plurality of bright spots may be observed in the ring-shaped region.

成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の電子線回折パ
ターンは、リング状に輝度の高い領域と、該リング領域に複数の輝点を有する。したがっ
て、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料は、電子線
回折パターンが、nc−OSになり、平面方向、および断面方向において、配向性は有さ
ない。
Substrate temperature at the time of film formation R. T. , And the electron diffraction pattern of the sample prepared at an oxygen gas flow rate ratio of 10% has a ring-shaped high-luminance region and a plurality of bright spots in the ring region. Therefore, the substrate temperature at the time of film formation R. T. , And the sample prepared at an oxygen gas flow rate ratio of 10% has an electron diffraction pattern of nc-OS and has no orientation in the planar direction and the cross-sectional direction.

以上より、成膜時の基板温度が低い、または、酸素ガス流量比が小さい酸化物半導体は、
アモルファス構造の酸化物半導体膜とも、単結晶構造の酸化物半導体膜とも明確に異なる
性質を有すると推定できる。
From the above, oxide semiconductors with a low substrate temperature at the time of film formation or a small oxygen gas flow rate ratio are
It can be presumed that the oxide semiconductor film having an amorphous structure and the oxide semiconductor film having a single crystal structure have distinctly different properties.

≪元素分析≫
本項目では、エネルギー分散型X線分光法(EDX:Energy Dispersiv
e X−ray spectroscopy)を用い、EDXマッピングを取得し、評価
することによって、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した
試料の元素分析を行った結果について説明する。なお、EDX測定には、元素分析装置と
して日本電子株式会社製エネルギー分散型X線分析装置JED−2300Tを用いる。な
お、試料から放出されたX線の検出にはSiドリフト検出器を用いる。
≪Elemental analysis≫
In this item, energy dispersive X-ray spectroscopy (EDX: Energy Dispersive)
By acquiring and evaluating EDX mapping using eX-ray spectroscopy), the substrate temperature at the time of film formation R. T. , And the results of elemental analysis of the sample prepared at an oxygen gas flow rate ratio of 10% will be described. For the EDX measurement, an energy dispersive X-ray analyzer JED-2300T manufactured by JEOL Ltd. is used as an elemental analyzer. A Si drift detector is used to detect the X-rays emitted from the sample.

EDX測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する試
料の特性X線のエネルギーと発生回数を測定し、各点に対応するEDXスペクトルを得る
。本実施の形態では、各点のEDXスペクトルのピークを、In原子のL殻への電子遷移
、Ga原子のK殻への電子遷移、Zn原子のK殻への電子遷移およびO原子のK殻への電
子遷移に帰属させ、各点におけるそれぞれの原子の比率を算出する。これを試料の分析対
象領域について行うことにより、各原子の比率の分布が示されたEDXマッピングを得る
ことができる。
In the EDX measurement, electron beam irradiation is performed at each point in the analysis target region of the sample, and the energy and the number of generations of the characteristic X-ray of the sample generated by this are measured to obtain the EDX spectrum corresponding to each point. In the present embodiment, the peak of the EDX spectrum at each point is an electronic transition of the In atom to the L shell, an electronic transition of the Ga atom to the K shell, an electronic transition of the Zn atom to the K shell, and an O atom K shell. It is attributed to the electronic transition to, and the ratio of each atom at each point is calculated. By doing this for the analysis target region of the sample, EDX mapping showing the distribution of the ratio of each atom can be obtained.

図21には、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の
断面におけるEDXマッピングを示す。図21(A)は、Ga原子のEDXマッピング(
全原子に対するGa原子の比率は1.18乃至18.64[atomic%]の範囲とす
る。)である。図21(B)は、In原子のEDXマッピング(全原子に対するIn原子
の比率は9.28乃至33.74[atomic%]の範囲とする。)である。図21(
C)は、Zn原子のEDXマッピング(全原子に対するZn原子の比率は6.69乃至2
4.99[atomic%]の範囲とする。)である。また、図21(A)、図21(B
)、および図21(C)は、成膜時の基板温度R.T.、および酸素ガス流量比10%で
作製した試料の断面において、同範囲の領域を示している。なお、EDXマッピングは、
範囲における、測定元素が多いほど明るくなり、測定元素が少ないほど暗くなるように、
明暗で元素の割合を示している。また、図21に示すEDXマッピングの倍率は720万
倍である。
In FIG. 21, the substrate temperature R. at the time of film formation is shown. T. , And EDX mapping in cross section of the sample prepared at an oxygen gas flow rate ratio of 10%. FIG. 21 (A) shows the EDX mapping of Ga atoms (
The ratio of Ga atoms to all atoms is in the range of 1.18 to 18.64 [atomic%]. ). FIG. 21B is an EDX mapping of In atoms (the ratio of In atoms to all atoms is in the range of 9.28 to 33.74 [atomic%]). FIG. 21 (
C) is an EDX mapping of Zn atoms (the ratio of Zn atoms to all atoms is 6.69 to 2).
The range is 4.99 [atomic%]. ). Further, FIGS. 21 (A) and 21 (B).
), And FIG. 21 (C) shows the substrate temperature R. at the time of film formation. T. , And in the cross section of the sample prepared at an oxygen gas flow rate ratio of 10%, the region of the same range is shown. The EDX mapping is
In the range, the more measurement elements, the brighter, and the less measurement elements, the darker.
The ratio of elements is shown in light and dark. The magnification of the EDX mapping shown in FIG. 21 is 7.2 million times.

図21(A)、図21(B)、および図21(C)に示すEDXマッピングでは、画像に
相対的な明暗の分布が見られ、成膜時の基板温度R.T.、および酸素ガス流量比10%
で作製した試料において、各原子が分布を持って存在している様子が確認できる。ここで
、図21(A)、図21(B)、および図21(C)に示す実線で囲む範囲と破線で囲む
範囲に注目する。
In the EDX mapping shown in FIGS. 21 (A), 21 (B), and 21 (C), a distribution of light and dark relative to the image is seen, and the substrate temperature R.I. T. , And oxygen gas flow rate ratio 10%
It can be confirmed that each atom has a distribution in the sample prepared in. Here, attention is paid to the range surrounded by the solid line and the range surrounded by the broken line shown in FIGS. 21 (A), 21 (B), and 21 (C).

図21(A)では、実線で囲む範囲は、相対的に暗い領域を多く含み、破線で囲む範囲は
、相対的に明るい領域を多く含む。また、図21(B)では実線で囲む範囲は、相対的に
明るい領域を多く含み、破線で囲む範囲は、相対的に暗い領域を多く含む。
In FIG. 21 (A), the range surrounded by the solid line includes many relatively dark areas, and the range surrounded by the broken line includes many relatively bright areas. Further, in FIG. 21B, the range surrounded by the solid line includes many relatively bright regions, and the range surrounded by the broken line includes many relatively dark regions.

つまり、実線で囲む範囲はIn原子が相対的に多い領域であり、破線で囲む範囲はIn原
子が相対的に少ない領域である。ここで、図21(C)では、実線で囲む範囲において、
右側は相対的に明るい領域であり、左側は相対的に暗い領域である。したがって、実線で
囲む範囲は、InX2ZnY2Z2、またはInOX1などが主成分である領域である
That is, the range surrounded by the solid line is a region having a relatively large number of In atoms, and the range surrounded by a broken line is a region having a relatively small number of In atoms. Here, in FIG. 21C, in the range surrounded by the solid line,
The right side is a relatively bright area and the left side is a relatively dark area. Therefore, the range surrounded by the solid line is a region such as In X2 Zn Y2 O Z2 or InO X1, as a main component.

また、実線で囲む範囲はGa原子が相対的に少ない領域であり、破線で囲む範囲はGa原
子が相対的に多い領域である。図21(C)では、破線で囲む範囲において、左上の領域
は、相対的に明るい領域であり、右下側の領域は、相対的に暗い領域である。したがって
、破線で囲む範囲は、GaOX3、またはGaX4ZnY4Z4などが主成分である領
域である。
The range surrounded by the solid line is a region having a relatively small number of Ga atoms, and the range surrounded by a broken line is a region having a relatively large number of Ga atoms. In FIG. 21C, in the range surrounded by the broken line, the upper left region is a relatively bright region, and the lower right region is a relatively dark region. Therefore, the range surrounded by the broken line is a region in which GaO X3 , Ga X4 Zn Y4 O Z4 , or the like is the main component.

また、図21(A)、図21(B)、および図21(C)より、In原子の分布は、Ga
原子よりも、比較的、均一に分布しており、InOX1が主成分である領域は、InX2
ZnY2Z2が主成分となる領域を介して、互いに繋がって形成されているように見え
る。このように、InX2ZnY2Z2、またはInOX1が主成分である領域は、ク
ラウド状に広がって形成されている。
Further, from FIGS. 21 (A), 21 (B), and 21 (C), the distribution of In atoms is Ga.
The region that is relatively more uniformly distributed than the atom and whose main component is InO X1 is In X2.
It seems that Zn Y2 O Z2 is formed by being connected to each other through a region containing the main component. As described above, the region in which In X2 Zn Y2 O Z2 or InO X1 is the main component is formed so as to spread in a cloud shape.

このように、GaOX3などが主成分である領域と、InX2ZnY2Z2、またはI
nOX1が主成分である領域とが、偏在し、混合している構造を有するIn−Ga−Zn
酸化物を、CAC−OSと呼称することができる。
In this way , the region containing GaO X3 or the like as the main component and In X2 Zn Y2 O Z2 or I
In-Ga-Zn having a structure in which the region containing nO X1 as the main component is unevenly distributed and mixed.
The oxide can be referred to as CAC-OS.

また、CAC−OSにおける結晶構造は、nc構造を有する。CAC−OSが有するnc
構造は、電子線回折像において、単結晶、多結晶、またはCAAC構造を含むIGZOに
起因する輝点(スポット)以外にも、数か所以上の輝点(スポット)を有する。または、
数か所以上の輝点(スポット)に加え、リング状に輝度の高い領域が現れるとして結晶構
造が定義される。
Further, the crystal structure in CAC-OS has an nc structure. Nc possessed by CAC-OS
The structure has several or more bright spots (spots) in the electron diffraction image in addition to the bright spots (spots) caused by IGZO containing a single crystal, a polycrystal, or a CAAC structure. or,
The crystal structure is defined as a ring-shaped region with high brightness appearing in addition to several or more bright spots.

また、図21(A)、図21(B)、および図21(C)より、GaOX3などが主成分
である領域、およびInX2ZnY2Z2、またはInOX1が主成分である領域のサ
イズは、0.5nm以上10nm以下、または1nm以上3nm以下で観察される。なお
、好ましくは、EDXマッピングにおいて、各元素が主成分である領域の径は、1nm以
上2nm以下とする。
Further, from FIGS. 21 (A), 21 (B), and 21 (C) , the region in which GaO X3 or the like is the main component and the region in which In X2 Zn Y2 O Z2 or InO X1 is the main component The size is observed at 0.5 nm or more and 10 nm or less, or 1 nm or more and 3 nm or less. In EDX mapping, the diameter of the region in which each element is the main component is preferably 1 nm or more and 2 nm or less.

以上より、CAC−OSは、金属元素が均一に分布したIGZO化合物とは異なる構造で
あり、IGZO化合物と異なる性質を有する。つまり、CAC−OSは、GaOX3など
が主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域
と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
From the above, CAC-OS has a structure different from that of the IGZO compound in which metal elements are uniformly distributed, and has properties different from those of the IGZO compound. That is, the CAC-OS is a region in which GaO X3 or the like is the main component and a region in which In X2 Zn Y2 O Z2 or InO X1 is the main component are phase-separated from each other and each element is the main component. Has a mosaic-like structure.

ここで、InX2ZnY2Z2、またはInOX1が主成分である領域は、GaOX3
などが主成分である領域と比較して、導電性が高い領域である。つまり、InX2Zn
Z2、またはInOX1が主成分である領域を、キャリアが流れることにより、酸化
物半導体としての導電性が発現する。したがって、InX2ZnY2Z2、またはIn
X1が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界
効果移動度(μ)が実現できる。
Here, the region in which In X2 Zn Y2 O Z2 or InO X1 is the main component is GaO X3.
This is a region with high conductivity as compared with the region in which the main component is. That is, In X2 Zn Y
When a carrier flows through a region containing 2 O Z2 or InO X1 as a main component, conductivity as an oxide semiconductor is exhibited. Therefore, In X2 Zn Y2 O Z2 , or In
High field effect mobility (μ) can be realized by distributing the region containing OX1 as the main component in the oxide semiconductor in a cloud shape.

一方、GaOX3などが主成分である領域は、InX2ZnY2Z2、またはInO
が主成分である領域と比較して、絶縁性が高い領域である。つまり、GaOX3などが
主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なス
イッチング動作を実現できる。
On the other hand, the region in which GaO X3 or the like is the main component is In X2 Zn Y2 O Z2 or InO X.
This is a region having high insulating properties as compared with the region in which 1 is the main component. That is, since the region containing GaO X3 or the like as the main component is distributed in the oxide semiconductor, the leakage current can be suppressed and a good switching operation can be realized.

したがって、CAC−OSを半導体素子に用いた場合、GaOX3などに起因する絶縁性
と、InX2ZnY2Z2、またはInOX1に起因する導電性とが、相補的に作用す
ることにより、高いオン電流(Ion)、および高い電界効果移動度(μ)を実現するこ
とができる。
Therefore, when CAC-OS is used for a semiconductor element, the insulation property caused by GaO X3 and the like and the conductivity caused by In X2 Zn Y2 O Z2 or InO X1 act complementarily to be high. On current (I on ) and high field effect mobility (μ) can be achieved.

また、CAC−OSを用いた半導体素子は、信頼性が高い。したがって、CAC−OSは
、ディスプレイをはじめとするさまざまな半導体装置に最適である。
Further, the semiconductor element using CAC-OS has high reliability. Therefore, CAC-OS is most suitable for various semiconductor devices such as displays.

または、トランジスタのチャネルが形成される半導体にシリコンを用いてもよい。シリコ
ンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いる
ことが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用い
ることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、
且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。
Alternatively, silicon may be used for the semiconductor in which the channel of the transistor is formed. Amorphous silicon may be used as the silicon, but it is particularly preferable to use silicon having crystallinity. For example, it is preferable to use microcrystalline silicon, polycrystalline silicon, single crystal silicon, or the like. In particular, polycrystalline silicon can be formed at a lower temperature than single crystal silicon.
Moreover, it has higher field effect mobility and higher reliability than amorphous silicon.

本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため
好ましい。またこのときアモルファスシリコンを用いることで、多結晶シリコンよりも低
温で形成できるため、半導体層よりも下層の配線は電極の材料、基板の材料として、耐熱
性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば
、極めて大面積のガラス基板などを好適に用いることができる。一方、トップゲート型の
トランジスタは、自己整合的に不純物領域を形成しやすいため、特性のばらつきなどを低
減することできるため好ましい。このとき特に、多結晶シリコンや単結晶シリコンなどを
用いる場合に適している。
The transistor having the bottom gate structure illustrated in this embodiment is preferable because the manufacturing process can be reduced. Further, since amorphous silicon can be formed at a lower temperature than polycrystalline silicon at this time, it is possible to use a material having low heat resistance as the electrode material and the substrate material for the wiring below the semiconductor layer. , The range of material choices can be expanded. For example, a glass substrate having an extremely large area can be preferably used. On the other hand, the top gate type transistor is preferable because it is easy to form an impurity region in a self-aligned manner and it is possible to reduce variations in characteristics. At this time, it is particularly suitable when polycrystalline silicon, single crystal silicon, or the like is used.

〔導電層〕
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線およ
び電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム
、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタン
グステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの材
料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを含
むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タング
ステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金
膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜
上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミニ
ウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層
構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または銅
膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等
がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。また
、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。
[Conductive layer]
Materials that can be used for conductive layers such as transistor gates, sources and drains, as well as various wiring and electrodes that make up display devices include aluminum, titanium, chromium, nickel, copper, yttrium, zirconium, molybdenum, and silver. Examples thereof include tantalum, metals such as tungsten, and alloys containing the same as the main component. Further, a film containing these materials can be used as a single layer or as a laminated structure. For example, a single-layer structure of an aluminum film containing silicon, a two-layer structure in which an aluminum film is laminated on a titanium film, a two-layer structure in which an aluminum film is laminated on a tungsten film, and a copper film on a copper-magnesium-aluminum alloy film. Two-layer structure for laminating, two-layer structure for laminating copper film on titanium film, two-layer structure for laminating copper film on tungsten film, titanium film or titanium nitride film, and aluminum film or copper film on top of it A three-layer structure, a molybdenum film or a molybdenum nitride film, on which a titanium film or a titanium nitride film is formed, and an aluminum film or a copper film on which an aluminum film or a copper film is laminated, and then a molybdenum film or There is a three-layer structure that forms a molybdenum nitride film. An oxide such as indium oxide, tin oxide or zinc oxide may be used. Further, it is preferable to use copper containing manganese because the controllability of the shape by etching is improved.

また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、イン
ジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグ
ラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タン
グステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金
属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化
物(例えば、窒化チタン)などを用いてもよい。なお、金属材料、合金材料(またはそれ
らの窒化物)を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料
の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジ
ウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。こ
れらは、表示装置を構成する各種配線および電極などの導電層や、表示素子が有する導電
層(画素電極や共通電極として機能する導電層)にも用いることができる。
Further, as the translucent conductive material, a conductive oxide such as indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, or zinc oxide added with gallium or graphene can be used. Alternatively, a metal material such as gold, silver, platinum, magnesium, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, palladium, or titanium, or an alloy material containing the metal material can be used. Alternatively, a nitride of the metal material (for example, titanium nitride) or the like may be used. When a metal material or an alloy material (or a nitride thereof) is used, it may be made thin enough to have translucency. Further, the laminated film of the above material can be used as the conductive layer. For example, it is preferable to use a laminated film of an alloy of silver and magnesium and an indium tin oxide because the conductivity can be enhanced. These can also be used for conductive layers such as various wirings and electrodes constituting the display device, and conductive layers (conductive layers that function as pixel electrodes and common electrodes) of the display element.

〔絶縁層〕
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹
脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリ
コン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
[Insulation layer]
Examples of the insulating material that can be used for each insulating layer include resins such as acrylic and epoxy, resins having a siloxane bond, and inorganic insulation such as silicon oxide, silicon oxide nitride, silicon nitride oxide, silicon nitride, and aluminum oxide. Materials can also be used.

また、発光素子は、一対の透水性の低い絶縁膜の間に設けられていることが好ましい。こ
れにより、発光素子に水等の不純物が侵入することを抑制でき、装置の信頼性の低下を抑
制できる。
Further, the light emitting element is preferably provided between a pair of insulating films having low water permeability. As a result, it is possible to prevent impurities such as water from entering the light emitting element, and it is possible to suppress a decrease in the reliability of the device.

透水性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を含
む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、酸
化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。
Examples of the insulating film having low water permeability include a film containing nitrogen and silicon such as a silicon nitride film and a silicon nitride film, and a film containing nitrogen and aluminum such as an aluminum nitride film. Further, a silicon oxide film, a silicon nitride film, an aluminum oxide film or the like may be used.

例えば、透水性の低い絶縁膜の水蒸気透過量は、1×10−5[g/(m・day)]
以下、好ましくは1×10−6[g/(m・day)]以下、より好ましくは1×10
−7[g/(m・day)]以下、さらに好ましくは1×10−8[g/(m・da
y)]以下とする。
For example, water vapor permeability of less water permeable insulating film, 1 × 10 -5 [g / (m 2 · day)]
Or less, preferably 1 × 10 -6 [g / ( m 2 · day)] or less, more preferably 1 × 10
−7 [g / (m 2 · day)] or less, more preferably 1 × 10 −8 [g / (m 2 · da)]
y)]

〔液晶素子〕
液晶素子としては、例えば垂直配向(VA:Vertical Alignment)モ
ードが適用された液晶素子を用いることができる。垂直配向モードとしては、MVA(M
ulti−Domain Vertical Alignment)モード、PVA(P
atterned Vertical Alignment)モード、ASV(Adva
nced Super View)モードなどを用いることができる。
[Liquid crystal element]
As the liquid crystal element, for example, a liquid crystal element to which the vertical alignment (VA) mode is applied can be used. The vertical orientation mode is MVA (M).
ultimate-Domain Vertical Element) mode, PVA (P)
attached Vertical Element) mode, ASV (Adva)
The nced Super View) mode and the like can be used.

また、液晶素子には、様々なモードが適用された液晶素子を用いることができる。例えば
VAモードのほかに、TN(Twisted Nematic)モード、IPS(In−
Plane−Switching)モード、FFS(Fringe Field Swi
tching)モード、ASM(Axially Symmetric aligned
Micro−cell)モード、OCB(Optically Compensate
d Birefringence)モード、FLC(Ferroelectric Li
quid Crystal)モード、AFLC(AntiFerroelectric
Liquid Crystal)モード等が適用された液晶素子を用いることができる。
Further, as the liquid crystal element, a liquid crystal element to which various modes are applied can be used. For example, in addition to VA mode, TN (Twisted Nematic) mode, IPS (In-
Plane-Switching mode, FFS (Fringe Field Swi)
ticking) mode, ASM (Axially Symmetrically identified)
Micro-cell mode, OCB (Optically Compensate)
d Birefringence mode, FLC (Ferroelectric Li)
Quad Crystal) mode, AFLC (Antiferroelectric)
A liquid crystal element to which the Liquid Crystal) mode or the like is applied can be used.

なお、液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子
である。なお、液晶の光学的変調作用は、液晶にかかる電界(横方向の電界、縦方向の電
界または斜め方向の電界を含む)によって制御される。なお、液晶素子に用いる液晶とし
ては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC:
Polymer Dispersed Liquid Crystal)、強誘電性液晶
、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステ
リック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
The liquid crystal element is an element that controls the transmission or non-transmission of light by the optical modulation action of the liquid crystal. The optical modulation action of the liquid crystal is controlled by an electric field applied to the liquid crystal (including a horizontal electric field, a vertical electric field, or an oblique electric field). The liquid crystal used for the liquid crystal element includes a thermotropic liquid crystal, a small molecule liquid crystal, a polymer liquid crystal, and a polymer dispersed liquid crystal (PDLC:
Polymer Dispersed Liquid Crystal), ferroelectric liquid crystal, antiferroelectric liquid crystal and the like can be used. Depending on the conditions, these liquid crystal materials exhibit a cholesteric phase, a smectic phase, a cubic phase, a chiral nematic phase, an isotropic phase and the like.

また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、
適用するモードや設計に応じて最適な液晶材料を用いればよい。
Further, as the liquid crystal material, either a positive type liquid crystal display or a negative type liquid crystal display may be used.
The optimum liquid crystal material may be used according to the mode and design to be applied.

また、液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採
用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の
一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移
する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲
を改善するために数重量%以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性
である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要
であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要
となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製
工程中の液晶表示装置の不良や破損を軽減することができる。
Further, in order to control the orientation of the liquid crystal, an alignment film can be provided. When the transverse electric field method is adopted, a liquid crystal showing a blue phase that does not use an alignment film may be used. The blue phase is one of the liquid crystal phases, and is a phase that appears immediately before the transition from the cholesteric phase to the isotropic phase when the temperature of the cholesteric liquid crystal is raised. Since the blue phase is expressed only in a narrow temperature range, a liquid crystal composition mixed with a chiral agent of several weight% or more is used for the liquid crystal layer in order to improve the temperature range.
A liquid crystal composition containing a liquid crystal exhibiting a blue phase and a chiral agent has a short response rate and is optically isotropic. Further, the liquid crystal composition containing the liquid crystal exhibiting the blue phase and the chiral agent does not require an orientation treatment and has a small viewing angle dependence. In addition, since it is not necessary to provide an alignment film, the rubbing process is not required, so that electrostatic breakdown caused by the rubbing process can be prevented, and defects and breakage of the liquid crystal display device during the manufacturing process can be reduced. ..

また、液晶素子として、透過型の液晶素子、反射型の液晶素子、または半透過型の液晶素
子などを用いることができる。
Further, as the liquid crystal element, a transmissive liquid crystal element, a reflective liquid crystal element, a semi-transmissive liquid crystal element, or the like can be used.

本発明の一態様では、特に反射型の液晶素子を用いることができる。 In one aspect of the present invention, a reflective liquid crystal element can be used in particular.

透過型または半透過型の液晶素子を用いる場合、一対の基板を挟むように、2つの偏光板
を設ける。また偏光板よりも外側に、バックライトを設ける。バックライトとしては、直
下型のバックライトであってもよいし、エッジライト型のバックライトであってもよい。
LED(Light Emitting Diode)を備える直下型のバックライトを
用いると、ローカルディミングが容易となり、コントラストを高めることができるため好
ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたモジュ
ールの厚さを低減できるため好ましい。
め好ましい。
When a transmissive type or semi-transmissive type liquid crystal element is used, two polarizing plates are provided so as to sandwich the pair of substrates. In addition, a backlight is provided outside the polarizing plate. The backlight may be a direct type backlight or an edge light type backlight.
It is preferable to use a direct-type backlight provided with an LED (Light Emitting Diode) because local dimming can be facilitated and contrast can be increased. Further, it is preferable to use an edge light type backlight because the thickness of the module including the backlight can be reduced.
Therefore, it is preferable.

反射型の液晶素子を用いる場合には、表示面側に偏光板を設ける。またこれとは別に、表
示面側に光拡散板を配置すると、視認性を向上させられるため好ましい。
When a reflective liquid crystal element is used, a polarizing plate is provided on the display surface side. Separately from this, it is preferable to arrange the light diffusing plate on the display surface side because the visibility can be improved.

また、反射型、または半透過型の液晶素子を用いる場合、偏光板よりも外側に、フロント
ライトを設けてもよい。フロントライトとしては、エッジライト型のフロントライトを用
いることが好ましい。LED(Light Emitting Diode)を備えるフ
ロントライトを用いると、消費電力を低減できるため好ましい。
Further, when a reflective type or semi-transmissive type liquid crystal element is used, a front light may be provided outside the polarizing plate. As the front light, it is preferable to use an edge light type front light. It is preferable to use a front light provided with an LED (Light Emitting Diode) because power consumption can be reduced.

〔接着層〕
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤
、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエ
ポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド
樹脂、PVC(ポリビニルクロライド)樹脂、PVB(ポリビニルブチラル)樹脂、EV
A(エチレンビニルアセテート)樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が
低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用
いてもよい。
[Adhesive layer]
As the adhesive layer, various curable adhesives such as a photocurable adhesive such as an ultraviolet curable type, a reaction curable type adhesive, a thermosetting type adhesive, and an anaerobic type adhesive can be used. Examples of these adhesives include epoxy resin, acrylic resin, silicone resin, phenol resin, polyimide resin, imide resin, PVC (polyvinyl chloride) resin, PVB (polyvinyl butyral) resin, and EV.
A (ethylene vinyl acetate) resin and the like can be mentioned. In particular, a material having low moisture permeability such as epoxy resin is preferable. Further, a two-component mixed type resin may be used. Moreover, you may use an adhesive sheet or the like.

また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物(酸化
カルシウムや酸化バリウム等)のように、化学吸着によって水分を吸着する物質を用いる
ことができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸
着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が素子に侵入す
ることを抑制でき、表示パネルの信頼性が向上するため好ましい。
Further, the resin may contain a desiccant. For example, a substance that adsorbs water by chemisorption, such as an oxide of an alkaline earth metal (calcium oxide, barium oxide, etc.), can be used. Alternatively, a substance that adsorbs water by physical adsorption, such as zeolite or silica gel, may be used. When a desiccant is contained, impurities such as moisture can be suppressed from entering the device, and the reliability of the display panel is improved, which is preferable.

また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、光取り出し
効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジル
コニウム等を用いることができる。
Further, the light extraction efficiency can be improved by mixing the resin with a filler having a high refractive index or a light scattering member. For example, titanium oxide, barium oxide, zeolite, zirconium and the like can be used.

〔着色層〕
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含ま
れた樹脂材料などが挙げられる。色要素としては、赤色、緑色、青色などを用いることが
できる。また、シアン、マゼンダ、イエロー(黄)などを用いてもよい。着色された色の
光のみを透過するとは、着色層において透過する光は、その有彩色の光の波長にピークを
有するということである。
[Colored layer]
Examples of the material that can be used for the colored layer include a metal material, a resin material, a resin material containing a pigment or a dye, and the like. As the color element, red, green, blue and the like can be used. Moreover, you may use cyan, magenta, yellow (yellow) and the like. To transmit only the light of the colored color means that the light transmitted through the colored layer has a peak at the wavelength of the chromatic light.

〔遮光層〕
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金
属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は
、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また
、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光
を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を
含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、
装置を共通化できるほか工程を簡略化できるため好ましい。
[Shading layer]
Examples of the material that can be used as the light-shielding layer include carbon black, titanium black, metal, metal oxide, and composite oxide containing a solid solution of a plurality of metal oxides. The light-shielding layer may be a film containing a resin material or a thin film of an inorganic material such as metal. Further, as the light-shielding layer, a laminated film of a film containing a material of a colored layer can also be used. For example, a laminated structure of a film containing a material used for a colored layer that transmits light of a certain color and a film containing a material used for a colored layer that transmits light of another color can be used. By using the same material for the colored layer and the light-shielding layer,
It is preferable because the equipment can be shared and the process can be simplified.

〔構造体〕
第1の構造体124、および第2の構造体126としては、少なくとも光が透過する材料
を有する。また、第1の構造体124が有する反射膜124Rには、反射性を有する材料
を適用すればよい。なお、第2の構造体126にも反射膜を設けてもよい。
〔Structure〕
The first structure 124 and the second structure 126 have at least a material that allows light to pass through. Further, a reflective material may be applied to the reflective film 124R of the first structure 124. A reflective film may also be provided on the second structure 126.

〔光取り出し部〕
光取り出し部122Rとしては、マイクロレンズ等の微小なレンズ状構造体を用いること
ができる。光取り出し部122Rには、可視光を透過する材料を用いることができる。ま
たは、光取り出し部122Rには、1.3以上2.5以下の屈折率を備える材料を用いる
ことができる。例えば、無機材料または有機材料を好適に用いることができる。
[Light extraction unit]
As the light extraction unit 122R, a minute lens-like structure such as a microlens can be used. A material that transmits visible light can be used for the light extraction unit 122R. Alternatively, a material having a refractive index of 1.3 or more and 2.5 or less can be used for the light extraction unit 122R. For example, an inorganic material or an organic material can be preferably used.

具体的には、光取り出し部122Rには、酸化セリウム、酸化ハフニウム、酸化ランタン
、酸化マグネシウム、酸化ニオブ、酸化タンタル、酸化チタン、酸化イットリウム、酸化
亜鉛、インジウムとスズを含む酸化物またはインジウムとガリウムと亜鉛を含む酸化物な
どを用いることができる。または、硫化亜鉛などを用いてもよい。
Specifically, the light extraction unit 122R is provided with cerium oxide, hafnium oxide, lanthanum oxide, magnesium oxide, niobium oxide, tantalum oxide, titanium oxide, yttrium oxide, zinc oxide, oxides containing indium and tin, or indium and gallium. And oxides containing zinc and the like can be used. Alternatively, zinc sulfide or the like may be used.

または、光取り出し部122Rに樹脂を含む材料を用いることができる。具体的には、塩
素、臭素またはヨウ素が導入された樹脂、重金属原子が導入された樹脂、芳香環が導入さ
れた樹脂、硫黄が導入された樹脂などを用いることができる。または、樹脂と樹脂より屈
折率の高い材料のナノ粒子を含む樹脂を用いることができる。酸化チタンまたは酸化ジル
コニウムなどをナノ粒子に用いることができる。
Alternatively, a material containing a resin can be used for the light extraction unit 122R. Specifically, a resin in which chlorine, bromine or iodine is introduced, a resin in which a heavy metal atom is introduced, a resin in which an aromatic ring is introduced, a resin in which sulfur is introduced, or the like can be used. Alternatively, a resin containing nanoparticles of a resin and a material having a higher refractive index than the resin can be used. Titanium oxide, zirconium oxide, etc. can be used for the nanoparticles.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み
合わせて実施することができる。
This embodiment can be implemented in combination with at least a part thereof as appropriate with other embodiments described in the present specification.

(実施の形態4)
本実施の形態では、上記実施の形態に示した各トランジスタに置き換えて用いることので
きるトランジスタの一例について、図面を用いて説明する。
(Embodiment 4)
In this embodiment, an example of a transistor that can be used in place of each of the transistors shown in the above embodiment will be described with reference to the drawings.

本発明の一態様の表示装置は、ボトムゲート型のトランジスタや、トップゲート型トラン
ジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の
製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換える
ことができる。
The display device of one aspect of the present invention can be manufactured by using various types of transistors such as a bottom gate type transistor and a top gate type transistor. Therefore, the material of the semiconductor layer and the transistor structure to be used can be easily replaced according to the existing production line.

〔ボトムゲート型トランジスタ〕
図22(A1)は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトラン
ジスタ810の断面図である。図22(A1)において、トランジスタ810は基板77
1上に形成されている。また、トランジスタ810は、基板771上に絶縁層772を介
して電極746を有する。また、電極746上に絶縁層726を介して半導体層742を
有する。電極746はゲート電極として機能できる。絶縁層726はゲート絶縁層として
機能できる。
[Bottom gate type transistor]
FIG. 22 (A1) is a cross-sectional view of a channel protection type transistor 810 which is a kind of bottom gate type transistor. In FIG. 22 (A1), the transistor 810 is a substrate 77.
It is formed on 1. Further, the transistor 810 has an electrode 746 on the substrate 771 via an insulating layer 772. Further, the semiconductor layer 742 is provided on the electrode 746 via the insulating layer 726. The electrode 746 can function as a gate electrode. The insulating layer 726 can function as a gate insulating layer.

また、半導体層742のチャネル形成領域上に絶縁層741を有する。また、半導体層7
42の一部と接して、絶縁層726上に電極744aおよび電極744bを有する。電極
744aは、ソース電極またはドレイン電極の一方として機能できる。電極744bは、
ソース電極またはドレイン電極の他方として機能できる。電極744aの一部、および電
極744bの一部は、絶縁層741上に形成される。
Further, the insulating layer 741 is provided on the channel forming region of the semiconductor layer 742. Further, the semiconductor layer 7
It has an electrode 744a and an electrode 744b on the insulating layer 726 in contact with a part of 42. The electrode 744a can function as either a source electrode or a drain electrode. The electrode 744b is
It can function as either a source electrode or a drain electrode. A part of the electrode 744a and a part of the electrode 744b are formed on the insulating layer 741.

絶縁層741は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層741
を設けることで、電極744aおよび電極744bの形成時に生じる半導体層742の露
出を防ぐことができる。よって、電極744aおよび電極744bの形成時に、半導体層
742のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様
によれば、電気特性の良好なトランジスタを実現することができる。
The insulating layer 741 can function as a channel protection layer. Insulation layer 741 on the channel formation region
By providing the above, it is possible to prevent the semiconductor layer 742 from being exposed when the electrodes 744a and 744b are formed. Therefore, it is possible to prevent the channel formation region of the semiconductor layer 742 from being etched when the electrodes 744a and 744b are formed. According to one aspect of the present invention, a transistor having good electrical characteristics can be realized.

また、トランジスタ810は、電極744a、電極744bおよび絶縁層741上に絶縁
層728を有し、絶縁層728の上に絶縁層729を有する。
Further, the transistor 810 has an insulating layer 728 on the electrode 744a, the electrode 744b and the insulating layer 741, and has an insulating layer 729 on the insulating layer 728.

半導体層742に酸化物半導体を用いる場合、電極724aおよび電極724bの、少な
くとも半導体層742と接する部分に、半導体層742の一部から酸素を奪い、酸素欠損
を生じさせることが可能な材料を用いることが好ましい。半導体層742中の酸素欠損が
生じた領域はキャリア濃度が増加し、当該領域はn型化し、n型領域(n層)となる。
したがって、当該領域はソース領域またはドレイン領域として機能することができる。半
導体層742に酸化物半導体を用いる場合、半導体層742から酸素を奪い、酸素欠損を
生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができ
る。
When an oxide semiconductor is used for the semiconductor layer 742, a material capable of depriving a part of the semiconductor layer 742 of oxygen and causing oxygen deficiency is used at least in the portion of the electrode 724a and the electrode 724b in contact with the semiconductor layer 742. Is preferable. The carrier concentration increases in the region where oxygen deficiency occurs in the semiconductor layer 742, and the region becomes n-type and becomes an n-type region (n + layer).
Therefore, the region can function as a source region or a drain region. When an oxide semiconductor is used for the semiconductor layer 742, tungsten, titanium and the like can be mentioned as an example of a material capable of depriving the semiconductor layer 742 of oxygen and causing oxygen deficiency.

半導体層742にソース領域およびドレイン領域が形成されることにより、電極724a
および電極724bと半導体層742の接触抵抗を低減することができる。よって、電界
効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることが
できる。
The electrode 724a is formed by forming the source region and the drain region on the semiconductor layer 742.
And the contact resistance between the electrode 724b and the semiconductor layer 742 can be reduced. Therefore, the electrical characteristics of the transistor such as the field effect mobility and the threshold voltage can be improved.

半導体層742にシリコンなどの半導体を用いる場合は、半導体層742と電極724a
の間、および半導体層742と電極724bの間に、n型半導体またはp型半導体として
機能する層を設けることが好ましい。n型半導体またはp型半導体として機能する層は、
トランジスタのソース領域またはドレイン領域として機能することができる。
When a semiconductor such as silicon is used for the semiconductor layer 742, the semiconductor layer 742 and the electrode 724a
It is preferable to provide a layer that functions as an n-type semiconductor or a p-type semiconductor between the semiconductor layer 742 and the electrode 724b. The layer that functions as an n-type semiconductor or p-type semiconductor is
It can function as the source or drain region of the transistor.

絶縁層729は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能
を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層729を省略
することもできる。
The insulating layer 729 is preferably formed by using a material having a function of preventing or reducing the diffusion of impurities from the outside into the transistor. The insulating layer 729 may be omitted if necessary.

図22(A2)に示すトランジスタ811は、絶縁層729上にバックゲート電極として
機能できる電極723を有する点が、トランジスタ810と異なる。電極723は、電極
746と同様の材料および方法で形成することができる。
The transistor 811 shown in FIG. 22 (A2) is different from the transistor 810 in that it has an electrode 723 on the insulating layer 729 that can function as a back gate electrode. The electrode 723 can be formed by the same material and method as the electrode 746.

一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体
層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電
極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位と
してもよいし、接地電位(GND電位)や、任意の電位としてもよい。また、バックゲー
ト電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしき
い値電圧を変化させることができる。
Generally, the back gate electrode is formed of a conductive layer, and is arranged so as to sandwich the channel formation region of the semiconductor layer between the gate electrode and the back gate electrode. Therefore, the back gate electrode can function in the same manner as the gate electrode. The potential of the back gate electrode may be the same potential as that of the gate electrode, may be a ground potential (GND potential), or may be an arbitrary potential. Further, the threshold voltage of the transistor can be changed by changing the potential of the back gate electrode independently without interlocking with the gate electrode.

電極746および電極723は、どちらもゲート電極として機能することができる。よっ
て、絶縁層726、絶縁層729、絶縁層728、および絶縁層729は、それぞれがゲ
ート絶縁層として機能することができる。なお、電極723は、絶縁層728と絶縁層7
29の間に設けてもよい。
Both the electrode 746 and the electrode 723 can function as gate electrodes. Therefore, the insulating layer 726, the insulating layer 729, the insulating layer 728, and the insulating layer 729 can each function as a gate insulating layer. The electrodes 723 include an insulating layer 728 and an insulating layer 7.
It may be provided between 29.

なお、電極746または電極723の一方を、「ゲート電極」という場合、他方を「バッ
クゲート電極」という。例えば、トランジスタ811において、電極723を「ゲート電
極」と言う場合、電極746を「バックゲート電極」と言う。また、電極723を「ゲー
ト電極」として用いる場合は、トランジスタ811をトップゲート型のトランジスタの一
種と考えることができる。また、電極746および電極723のどちらか一方を、「第1
のゲート電極」といい、他方を「第2のゲート電極」という場合がある。
When one of the electrode 746 or the electrode 723 is referred to as a "gate electrode", the other is referred to as a "back gate electrode". For example, in the transistor 811, when the electrode 723 is referred to as a "gate electrode", the electrode 746 is referred to as a "back gate electrode". Further, when the electrode 723 is used as the "gate electrode", the transistor 811 can be considered as a kind of top gate type transistor. Further, either one of the electrode 746 and the electrode 723 is designated as "first.
The other is sometimes referred to as a "second gate electrode".

半導体層742を挟んで電極746および電極723を設けることで、更には、電極74
6および電極723を同電位とすることで、半導体層742においてキャリアの流れる領
域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、ト
ランジスタ811のオン電流が大きくなる共に、電界効果移動度が高くなる。
By providing the electrode 746 and the electrode 723 with the semiconductor layer 742 interposed therebetween, the electrode 74 is further provided.
By setting 6 and the electrode 723 to the same potential, the region where the carriers flow in the semiconductor layer 742 becomes larger in the film thickness direction, so that the amount of carrier movement increases. As a result, the on-current of the transistor 811 becomes large, and the field effect mobility becomes high.

したがって、トランジスタ811は、占有面積に対して大きいオン電流を有するトランジ
スタである。すなわち、求められるオン電流に対して、トランジスタ811の占有面積を
小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくす
ることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現する
ことができる。
Therefore, the transistor 811 is a transistor having a large on-current with respect to the occupied area. That is, the occupied area of the transistor 811 can be reduced with respect to the required on-current. According to one aspect of the present invention, the occupied area of the transistor can be reduced. Therefore, according to one aspect of the present invention, a semiconductor device having a high degree of integration can be realized.

また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で
生じる電界が、チャネルが形成される半導体層に作用しないようにする機能(特に静電気
などに対する電界遮蔽機能)を有する。なお、バックゲート電極を半導体層よりも大きく
形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる
Further, since the gate electrode and the back gate electrode are formed of a conductive layer, they have a function of preventing an electric field generated outside the transistor from acting on the semiconductor layer in which a channel is formed (particularly, an electric field shielding function against static electricity). .. By forming the back gate electrode larger than the semiconductor layer and covering the semiconductor layer with the back gate electrode, the electric field shielding function can be enhanced.

また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極
側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防
ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる
Further, by forming the back gate electrode with a conductive film having a light-shielding property, it is possible to prevent light from entering the semiconductor layer from the back gate electrode side. Therefore, it is possible to prevent photodegradation of the semiconductor layer and prevent deterioration of electrical characteristics such as a shift of the threshold voltage of the transistor.

本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、
信頼性の良好な半導体装置を実現することができる。
According to one aspect of the present invention, a transistor having good reliability can be realized. again,
A semiconductor device with good reliability can be realized.

図22(B1)に、ボトムゲート型のトランジスタの1つであるチャネル保護型のトラン
ジスタ820の断面図を示す。トランジスタ820は、トランジスタ810とほぼ同様の
構造を有しているが、絶縁層741が半導体層742の端部を覆っている点が異なる。ま
た、半導体層742と重なる絶縁層729の一部を選択的に除去して形成した開口部にお
いて、半導体層742と電極744aが電気的に接続している。また、半導体層742と
重なる絶縁層729の一部を選択的に除去して形成した他の開口部において、半導体層7
42と電極744bが電気的に接続している。絶縁層729の、チャネル形成領域と重な
る領域は、チャネル保護層として機能できる。
FIG. 22 (B1) shows a cross-sectional view of a channel protection type transistor 820, which is one of the bottom gate type transistors. The transistor 820 has substantially the same structure as the transistor 810, except that the insulating layer 741 covers the end portion of the semiconductor layer 742. Further, the semiconductor layer 742 and the electrode 744a are electrically connected to each other in the opening formed by selectively removing a part of the insulating layer 729 that overlaps the semiconductor layer 742. Further, in another opening formed by selectively removing a part of the insulating layer 729 that overlaps with the semiconductor layer 742, the semiconductor layer 7
The 42 and the electrode 744b are electrically connected. The region of the insulating layer 729 that overlaps the channel forming region can function as a channel protection layer.

図22(B2)に示すトランジスタ821は、絶縁層729上にバックゲート電極として
機能できる電極723を有する点が、トランジスタ820と異なる。
The transistor 821 shown in FIG. 22 (B2) differs from the transistor 820 in that it has an electrode 723 that can function as a back gate electrode on the insulating layer 729.

絶縁層729を設けることで、電極744aおよび電極744bの形成時に生じる半導体
層742の露出を防ぐことができる。よって、電極744aおよび電極744bの形成時
に半導体層742の薄膜化を防ぐことができる。
By providing the insulating layer 729, it is possible to prevent the semiconductor layer 742 from being exposed when the electrodes 744a and 744b are formed. Therefore, it is possible to prevent the semiconductor layer 742 from being thinned when the electrodes 744a and 744b are formed.

また、トランジスタ820およびトランジスタ821は、トランジスタ810およびトラ
ンジスタ811よりも、電極744aと電極746の間の距離と、電極744bと電極7
46の間の距離が長くなる。よって、電極744aと電極746の間に生じる寄生容量を
小さくすることができる。また、電極744bと電極746の間に生じる寄生容量を小さ
くすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現で
きる。
Further, the transistor 820 and the transistor 821 have a distance between the electrode 744a and the electrode 746 and the electrode 744b and the electrode 7 more than the transistor 810 and the transistor 811.
The distance between 46 becomes longer. Therefore, the parasitic capacitance generated between the electrode 744a and the electrode 746 can be reduced. In addition, the parasitic capacitance generated between the electrode 744b and the electrode 746 can be reduced. According to one aspect of the present invention, a transistor having good electrical characteristics can be realized.

図22(C1)に示すトランジスタ825は、ボトムゲート型のトランジスタの1つであ
るチャネルエッチング型のトランジスタである。トランジスタ825は、絶縁層729を
用いずに電極744aおよび電極744bを形成する。このため、電極744aおよび電
極744bの形成時に露出する半導体層742の一部がエッチングされる場合がある。一
方、絶縁層729を設けないため、トランジスタの生産性を高めることができる。
The transistor 825 shown in FIG. 22 (C1) is a channel etching type transistor which is one of the bottom gate type transistors. The transistor 825 forms the electrode 744a and the electrode 744b without using the insulating layer 729. Therefore, a part of the semiconductor layer 742 exposed at the time of forming the electrode 744a and the electrode 744b may be etched. On the other hand, since the insulating layer 729 is not provided, the productivity of the transistor can be improved.

図22(C2)に示すトランジスタ825は、絶縁層729上にバックゲート電極として
機能できる電極723を有する点が、トランジスタ820と異なる。
The transistor 825 shown in FIG. 22 (C2) differs from the transistor 820 in that it has an electrode 723 that can function as a back gate electrode on the insulating layer 729.

〔トップゲート型トランジスタ〕
図23(A1)に、トップゲート型のトランジスタの一種であるトランジスタ830の断
面図を示す。トランジスタ830は、絶縁層772の上に半導体層742を有し、半導体
層742および絶縁層772上に、半導体層742の一部に接する電極744a、および
半導体層742の一部に接する電極744bを有し、半導体層742、電極744a、お
よび電極744b上に絶縁層726を有し、絶縁層726上に電極746を有する。
[Top gate type transistor]
FIG. 23 (A1) shows a cross-sectional view of a transistor 830, which is a type of top gate type transistor. The transistor 830 has a semiconductor layer 742 on the insulating layer 772, and has an electrode 744a in contact with a part of the semiconductor layer 742 and an electrode 744b in contact with a part of the semiconductor layer 742 on the semiconductor layer 742 and the insulating layer 772. It has an insulating layer 726 on the semiconductor layer 742, the electrode 744a, and the electrode 744b, and an electrode 746 on the insulating layer 726.

トランジスタ830は、電極746および電極744a、並びに、電極746および電極
744bが重ならないため、電極746および電極744aの間に生じる寄生容量、並び
に、電極746および電極744bの間に生じる寄生容量を小さくすることができる。ま
た、電極746を形成した後に、電極746をマスクとして用いて不純物755を半導体
層742に導入することで、半導体層742中に自己整合(セルフアライメント)的に不
純物領域を形成することができる(図22(A3)参照)。本発明の一態様によれば、電
気特性の良好なトランジスタを実現することができる。
Since the electrode 746 and the electrode 744a and the electrode 746 and the electrode 744b do not overlap with each other, the transistor 830 reduces the parasitic capacitance generated between the electrode 746 and the electrode 744a and the parasitic capacitance generated between the electrode 746 and the electrode 744b. be able to. Further, by introducing the impurity 755 into the semiconductor layer 742 using the electrode 746 as a mask after forming the electrode 746, an impurity region can be formed in the semiconductor layer 742 in a self-alignment manner (self-alignment). See FIG. 22 (A3)). According to one aspect of the present invention, a transistor having good electrical characteristics can be realized.

なお、不純物755の導入は、イオン注入装置、イオンドーピング装置またはプラズマ処
理装置を用いて行うことができる。
The impurity 755 can be introduced by using an ion implantation device, an ion doping device, or a plasma processing device.

不純物755としては、例えば、第13族元素または第15族元素のうち、少なくとも一
種類の元素を用いることができる。また、半導体層742に酸化物半導体を用いる場合は
、不純物755として、希ガス、水素、および窒素のうち、少なくとも一種類の元素を用
いることも可能である。
As the impurity 755, for example, at least one kind of element among the group 13 element or the group 15 element can be used. When an oxide semiconductor is used for the semiconductor layer 742, at least one element of rare gas, hydrogen, and nitrogen can be used as the impurity 755.

図23(A2)に示すトランジスタ831は、電極723および絶縁層727を有する点
がトランジスタ830と異なる。トランジスタ831は、絶縁層772の上に形成された
電極723を有し、電極723上に形成された絶縁層727を有する。電極723は、バ
ックゲート電極として機能することができる。よって、絶縁層727は、ゲート絶縁層と
して機能することができる。絶縁層727は、絶縁層726と同様の材料および方法によ
り形成することができる。
The transistor 831 shown in FIG. 23 (A2) is different from the transistor 830 in that it has an electrode 723 and an insulating layer 727. The transistor 831 has an electrode 723 formed on the insulating layer 772, and has an insulating layer 727 formed on the electrode 723. The electrode 723 can function as a backgate electrode. Therefore, the insulating layer 727 can function as a gate insulating layer. The insulating layer 727 can be formed by the same material and method as the insulating layer 726.

トランジスタ811と同様に、トランジスタ831は、占有面積に対して大きいオン電流
を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ8
31の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占
有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導
体装置を実現することができる。
Like the transistor 811, the transistor 831 is a transistor having a large on-current with respect to the occupied area. That is, for the required on-current, the transistor 8
The occupied area of 31 can be reduced. According to one aspect of the present invention, the occupied area of the transistor can be reduced. Therefore, according to one aspect of the present invention, a semiconductor device having a high degree of integration can be realized.

図23(B1)に例示するトランジスタ840は、トップゲート型のトランジスタの1つ
である。トランジスタ840は、電極744aおよび電極744bを形成した後に半導体
層742を形成する点が、トランジスタ830と異なる。また、図23(B2)に例示す
るトランジスタ841は、電極723および絶縁層727を有する点が、トランジスタ8
40と異なる。トランジスタ840およびトランジスタ841において、半導体層742
の一部は電極744a上に形成され、半導体層742の他の一部は電極744b上に形成
される。
The transistor 840 illustrated in FIG. 23 (B1) is one of the top gate type transistors. The transistor 840 differs from the transistor 830 in that the semiconductor layer 742 is formed after the electrodes 744a and 744b are formed. Further, the transistor 841 illustrated in FIG. 23 (B2) has an electrode 723 and an insulating layer 727 in that the transistor 8 is provided.
Different from 40. In the transistor 840 and the transistor 841, the semiconductor layer 742
A part of the semiconductor layer 742 is formed on the electrode 744a, and another part of the semiconductor layer 742 is formed on the electrode 744b.

トランジスタ811と同様に、トランジスタ841は、占有面積に対して大きいオン電流
を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ8
41の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占
有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導
体装置を実現することができる。
Like the transistor 811, the transistor 841 is a transistor having a large on-current with respect to the occupied area. That is, for the required on-current, the transistor 8
The occupied area of 41 can be reduced. According to one aspect of the present invention, the occupied area of the transistor can be reduced. Therefore, according to one aspect of the present invention, a semiconductor device having a high degree of integration can be realized.

図24(A1)に例示するトランジスタ842は、トップゲート型のトランジスタの1つ
である。トランジスタ842は、絶縁層729を形成した後に電極744aおよび電極7
44bを形成する点がトランジスタ830やトランジスタ840と異なる。電極744a
および電極744bは、絶縁層728および絶縁層729に形成した開口部において半導
体層742と電気的に接続する。
The transistor 842 exemplified in FIG. 24 (A1) is one of the top gate type transistors. The transistor 842 has the electrode 744a and the electrode 7 after forming the insulating layer 729.
It differs from the transistor 830 and the transistor 840 in that it forms 44b. Electrode 744a
And the electrode 744b is electrically connected to the semiconductor layer 742 at the openings formed in the insulating layer 728 and the insulating layer 729.

また、電極746と重ならない絶縁層726の一部を除去し、電極746と残りの絶縁層
726をマスクとして用いて不純物755を半導体層742に導入することで、半導体層
742中に自己整合(セルフアライメント)的に不純物領域を形成することができる(図
23(A3)参照)。トランジスタ842は、絶縁層726が電極746の端部を越えて
延伸する領域を有する。不純物755を半導体層742に導入する際に、半導体層742
の絶縁層726を介して不純物755が導入された領域の不純物濃度は、絶縁層726を
介さずに不純物755が導入された領域よりも小さくなる。よって、電極746に隣接す
る半導体層742の領域にLDD(Lightly Doped Drain)領域が形
成される。
Further, by removing a part of the insulating layer 726 that does not overlap with the electrode 746 and introducing the impurity 755 into the semiconductor layer 742 using the electrode 746 and the remaining insulating layer 726 as a mask, self-alignment (self-alignment) in the semiconductor layer 742 ( Impurity regions can be formed in a self-aligned manner (see FIG. 23 (A3)). The transistor 842 has a region in which the insulating layer 726 extends beyond the end of the electrode 746. When introducing the impurity 755 into the semiconductor layer 742, the semiconductor layer 742
The impurity concentration in the region where the impurity 755 is introduced through the insulating layer 726 is smaller than that in the region where the impurity 755 is introduced without passing through the insulating layer 726. Therefore, an LDD (Lightly Doped Drain) region is formed in the region of the semiconductor layer 742 adjacent to the electrode 746.

図24(A2)に示すトランジスタ843は、電極723を有する点がトランジスタ84
2と異なる。トランジスタ843は、基板771の上に形成された電極723を有し、絶
縁層772を介して半導体層742と重なる。電極723は、バックゲート電極として機
能することができる。
In the transistor 843 shown in FIG. 24 (A2), the point having the electrode 723 is the transistor 84.
Different from 2. The transistor 843 has an electrode 723 formed on the substrate 771 and overlaps with the semiconductor layer 742 via the insulating layer 772. The electrode 723 can function as a backgate electrode.

また、図24(B1)に示すトランジスタ844および図24(B2)に示すトランジス
タ845のように、電極746と重ならない領域の絶縁層726を全て除去してもよい。
また、図24(C1)に示すトランジスタ846および図24(C2)に示すトランジス
タ847のように、絶縁層726を残してもよい。
Further, as in the transistor 844 shown in FIG. 24 (B1) and the transistor 845 shown in FIG. 24 (B2), all the insulating layer 726 in the region not overlapping with the electrode 746 may be removed.
Further, the insulating layer 726 may be left as in the transistor 846 shown in FIG. 24 (C1) and the transistor 847 shown in FIG. 24 (C2).

トランジスタ842乃至トランジスタ847も、電極746を形成した後に、電極746
をマスクとして用いて不純物755を半導体層742に導入することで、半導体層742
中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特
性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積
度の高い半導体装置を実現することができる。
Transistors 842 to 847 also have electrodes 746 after forming electrodes 746.
Is introduced into the semiconductor layer 742 by using the above as a mask to introduce the impurity 755 into the semiconductor layer 742.
Impurity regions can be formed in self-alignment. According to one aspect of the present invention, a transistor having good electrical characteristics can be realized. Further, according to one aspect of the present invention, a semiconductor device having a high degree of integration can be realized.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み
合わせて実施することができる。
This embodiment can be implemented in combination with at least a part thereof as appropriate with other embodiments described in the present specification.

(実施の形態5)
本実施の形態では、本発明の一態様を用いて作製することができる表示モジュールについ
て説明する。
(Embodiment 5)
In the present embodiment, a display module that can be manufactured by using one aspect of the present invention will be described.

図25(A)に示す表示モジュール6000は、上部カバー6001と下部カバー600
2との間に、FPC6005に接続された表示パネル6006、フレーム6009、プリ
ント基板6010、およびバッテリ6011を有する。
The display module 6000 shown in FIG. 25 (A) has an upper cover 6001 and a lower cover 600.
It has a display panel 6006, a frame 6009, a printed circuit board 6010, and a battery 6011 connected to the FPC 6005.

例えば、本発明の一態様を用いて作製された表示装置を、表示パネル6006に用いるこ
とができる。これにより、高い歩留まりで表示モジュールを作製することができる。
For example, a display device manufactured using one aspect of the present invention can be used for the display panel 6006. As a result, the display module can be manufactured with a high yield.

上部カバー6001および下部カバー6002は、表示パネル6006のサイズに合わせ
て、形状や寸法を適宜変更することができる。
The shape and dimensions of the upper cover 6001 and the lower cover 6002 can be appropriately changed according to the size of the display panel 6006.

また、表示パネル6006には本発明の一態様の入力装置が設けられている。 Further, the display panel 6006 is provided with an input device according to an aspect of the present invention.

フレーム6009は、表示パネル6006の保護機能の他、プリント基板6010の動作
により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレー
ム6009は、放熱板としての機能を有していてもよい。
The frame 6009 has a function as an electromagnetic shield for blocking electromagnetic waves generated by the operation of the printed circuit board 6010, in addition to the protective function of the display panel 6006. Further, the frame 6009 may have a function as a heat radiating plate.

プリント基板6010は、電源回路、ビデオ信号およびクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリ6011による電源であってもよい。バッテリ6011は
、商用電源を用いる場合には、省略可能である。
The printed circuit board 6010 has a power supply circuit, a signal processing circuit for outputting a video signal and a clock signal. The power supply for supplying power to the power supply circuit may be an external commercial power supply or a power supply using a separately provided battery 6011. The battery 6011 can be omitted when a commercial power source is used.

また、表示モジュール6000は、偏光板、位相差板、プリズムシートなどの部材を追加
して設けてもよい。
Further, the display module 6000 may be additionally provided with members such as a polarizing plate, a retardation plate, and a prism sheet.

図25(B)は、光学式のタッチセンサを備える表示モジュール6000の断面概略図で
ある。
FIG. 25B is a schematic cross-sectional view of the display module 6000 including an optical touch sensor.

表示モジュール6000は、プリント基板6010に設けられた発光部6015および受
光部6016を有する。また、上部カバー6001と下部カバー6002により囲まれた
領域に一対の導光部(導光部6017a、導光部6017b)を有する。
The display module 6000 has a light emitting unit 6015 and a light receiving unit 6016 provided on the printed circuit board 6010. Further, a pair of light guide portions (light guide portion 6017a, light guide portion 6017b) are provided in a region surrounded by the upper cover 6001 and the lower cover 6002.

上部カバー6001と下部カバー6002は、例えばプラスチック等を用いることができ
る。また、上部カバー6001と下部カバー6002とは、それぞれ薄く(例えば0.5
mm以上5mm以下)することが可能である。そのため、表示モジュール6000を極め
て軽量にすることが可能となる。また少ない材料で上部カバー6001と下部カバー60
02を作製できるため、作製コストを低減できる。
For the upper cover 6001 and the lower cover 6002, for example, plastic or the like can be used. Further, the upper cover 6001 and the lower cover 6002 are thin (for example, 0.5).
It is possible to make (mm or more and 5 mm or less). Therefore, the display module 6000 can be made extremely lightweight. Also, with less material, the upper cover 6001 and the lower cover 60
Since 02 can be produced, the production cost can be reduced.

表示パネル6006は、フレーム6009を間に介してプリント基板6010やバッテリ
6011と重ねて設けられている。表示パネル6006とフレーム6009は、導光部6
017a、導光部6017bに固定されている。
The display panel 6006 is provided so as to be overlapped with the printed circuit board 6010 and the battery 6011 with the frame 6009 in between. The display panel 6006 and the frame 6009 form a light guide unit 6.
It is fixed to 017a and the light guide unit 6017b.

発光部6015から発せられた光6018は、導光部6017aにより表示パネル600
6の上部を経由し、導光部6017bを通って受光部6016に達する。例えば指やスタ
イラスなどの被検知体により、光6018が遮られることにより、タッチ操作を検出する
ことができる。
The light 6018 emitted from the light emitting unit 6015 is displayed by the light guide unit 6017a on the display panel 600.
It reaches the light receiving unit 6016 through the light guide unit 6017b via the upper part of 6. The touch operation can be detected by blocking the light 6018 by a detected object such as a finger or a stylus.

発光部6015は、例えば表示パネル6006の隣接する2辺に沿って複数設けられる。
受光部6016は、発光部6015と表示パネル6006を挟んで対向する位置に複数設
けられる。これにより、タッチ操作がなされた位置の情報を取得することができる。
A plurality of light emitting units 6015 are provided, for example, along two adjacent sides of the display panel 6006.
A plurality of light receiving units 6016 are provided at positions facing each other with the light emitting unit 6015 and the display panel 6006 interposed therebetween. As a result, it is possible to acquire information on the position where the touch operation is performed.

発光部6015は、例えばLED素子などの光源を用いることができる。特に、発光部6
015として、使用者に視認されず、且つ使用者にとって無害である赤外線を発する光源
を用いることが好ましい。
As the light emitting unit 6015, a light source such as an LED element can be used. In particular, the light emitting unit 6
As 015, it is preferable to use a light source that emits infrared rays that are not visible to the user and are harmless to the user.

受光部6016は、発光部6015が発する光を受光し、電気信号に変換する光電素子を
用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることがで
きる。
As the light receiving unit 6016, a photoelectric element that receives the light emitted by the light emitting unit 6015 and converts it into an electric signal can be used. Preferably, a photodiode capable of receiving infrared rays can be used.

導光部6017a、導光部6017bとしては、少なくとも光6018を透過する部材を
用いることができる。導光部6017aおよび導光部6017bを用いることで、発光部
6015と受光部6016とを表示パネル6006の下側に配置することができ、外光が
受光部6016に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を
吸収し、赤外線を透過する樹脂を用いることが好ましい。これにより、タッチセンサの誤
動作をより効果的に抑制できる。
As the light guide unit 6017a and the light guide unit 6017b, at least a member that transmits light 6018 can be used. By using the light guide unit 6017a and the light guide unit 6017b, the light emitting unit 6015 and the light receiving unit 6016 can be arranged under the display panel 6006, and the external light reaches the light receiving unit 6016 and the touch sensor malfunctions. Can be suppressed. In particular, it is preferable to use a resin that absorbs visible light and transmits infrared rays. As a result, the malfunction of the touch sensor can be suppressed more effectively.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み
合わせて実施することができる。
This embodiment can be implemented in combination with at least a part thereof as appropriate with other embodiments described in the present specification.

(実施の形態6)
本発明の一態様に係る表示システムを用いることができる電子機器として、表示機器、パ
ーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、
携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチル
カメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲー
ションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー等)、
複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機(ATM)
、自動販売機などが挙げられる。これら電子機器の具体例を図26に示す。
(Embodiment 6)
As an electronic device that can use the display system according to one aspect of the present invention, a display device, a personal computer, an image storage device or an image reproduction device including a recording medium, a mobile phone, etc.
Game consoles including portable types, portable data terminals, electronic book terminals, video cameras, cameras such as digital still cameras, goggle type displays (head-mounted displays), navigation systems, sound playback devices (car audio, digital audio players, etc.),
Copiers, facsimiles, printers, multifunction printers, automated teller machines (ATMs)
, Vending machines, etc. Specific examples of these electronic devices are shown in FIG.

図26(A)はテレビであり、筐体971、表示部973、操作キー974、スピーカ9
75、通信用接続端子976、光センサ977等を有する。表示部973にはタッチセン
サが設けられ、入力操作を行うこともできる。表示部973に本発明の一態様の表示装置
を用いることで、低消費電力化することができる。
FIG. 26A shows a television, which includes a housing 971, a display unit 973, operation keys 974, and a speaker 9.
It has 75, a communication connection terminal 976, an optical sensor 977, and the like. A touch sensor is provided on the display unit 973, and an input operation can be performed. By using the display device of one aspect of the present invention for the display unit 973, the power consumption can be reduced.

図26(B)は情報処理端末であり、筐体901、表示部902、表示部903、センサ
904等を有する。表示部902および表示部903は一つの表示パネルから成り、可撓
性を有する。また、筐体901も可撓性を有し、図示するように折り曲げて使用すること
ができるほか、タブレット端末のように平板状にして使用することもできる。センサ90
4は筐体901の形状を感知することができ、例えば、筐体が曲げられたときに表示部9
02および表示部903の表示を切り替えることができる。表示部902および表示部9
03に本発明の一態様の表示装置を用いることで、低消費電力化することができる。
FIG. 26B is an information processing terminal, which includes a housing 901, a display unit 902, a display unit 903, a sensor 904, and the like. The display unit 902 and the display unit 903 are composed of one display panel and have flexibility. Further, the housing 901 also has flexibility and can be used by being bent as shown in the figure, or can be used in a flat plate shape like a tablet terminal. Sensor 90
4 can sense the shape of the housing 901, for example, the display unit 9 when the housing is bent.
The display of 02 and the display unit 903 can be switched. Display 902 and display 9
By using the display device of one aspect of the present invention in 03, the power consumption can be reduced.

図26(C)はデジタルカメラであり、筐体961、シャッターボタン962、マイク9
63、スピーカ967、表示部965、操作キー等を有する。表示部965に本発明の一
態様の表示システムを用いることで、低消費電力化することができる。
FIG. 26C shows a digital camera, which includes a housing 961, a shutter button 962, and a microphone 9.
It has 63, a speaker 967, a display unit 965, an operation key, and the like. By using the display system of one aspect of the present invention for the display unit 965, the power consumption can be reduced.

図26(D)は腕時計型の情報端末であり、筐体931、表示部932、リストバンド9
33、操作用のボタン935、竜頭936、カメラ939等を有する。表示部932はタ
ッチパネルとなっていてもよい。表示部932に本発明の一態様の表示装置を用いること
で、低消費電力化することができる。
FIG. 26D shows a wristwatch-type information terminal, which includes a housing 931, a display unit 932, and a wristband 9.
It has 33, a button for operation 935, a crown 936, a camera 939, and the like. The display unit 932 may be a touch panel. By using the display device of one aspect of the present invention for the display unit 932, the power consumption can be reduced.

図26(E)携帯電話機の一例であり、筐体951、表示部952、操作ボタン953、
外部接続ポート954、スピーカ955、マイク956、カメラ957等を有する。当該
携帯電話機は、表示部952にタッチセンサを備える。電話を掛ける、或いは文字を入力
するなどのあらゆる操作は、指やスタイラスなどで表示部952に触れることで行うこと
ができる。表示部952に本発明の一態様の表示装置を用いることで、低消費電力化する
ことができる。
FIG. 26 (E) is an example of a mobile phone, which includes a housing 951, a display unit 952, and operation buttons 953.
It has an external connection port 954, a speaker 955, a microphone 956, a camera 957, and the like. The mobile phone includes a touch sensor on the display unit 952. All operations such as making a phone call or inputting characters can be performed by touching the display unit 952 with a finger or a stylus. By using the display device of one aspect of the present invention for the display unit 952, the power consumption can be reduced.

図26(F)は携帯データ端末であり、筐体911、表示部912、カメラ919等を有
する。表示部912が有するタッチパネル機能により情報の入出力を行うことができる。
表示部932に本発明の一態様の表示装置を用いることで、低消費電力化することができ
る。
FIG. 26F is a portable data terminal, which includes a housing 911, a display unit 912, a camera 919, and the like. Information can be input and output by the touch panel function of the display unit 912.
By using the display device of one aspect of the present invention for the display unit 932, the power consumption can be reduced.

図27(A)、(B)、(C)は、それぞれ折り畳みが可能な電子機器を示している。 27 (A), (B), and (C) show foldable electronic devices, respectively.

図27(A)に示す電子機器920は、筐体921a、筐体921b、ヒンジ923、表
示部922等を有する。表示部922は筐体921及び筐体921bに、組み込まれてい
る。
The electronic device 920 shown in FIG. 27 (A) has a housing 921a, a housing 921b, a hinge 923, a display unit 922, and the like. The display unit 922 is incorporated in the housing 921 and the housing 921b.

筐体921aと筐体921bとは、ヒンジ923で回転可能に連結されている。電子機器
920は、筐体921aと筐体921bとが閉じた状態と、図27(A)に示すように開
いた状態と、に変形することができる。これにより、持ち運ぶ際には可搬性に優れ、使用
するときには大きな表示領域により、視認性に優れる。
The housing 921a and the housing 921b are rotatably connected by a hinge 923. The electronic device 920 can be transformed into a state in which the housing 921a and the housing 921b are closed and a state in which the housing 921b is opened as shown in FIG. 27 (A). As a result, it is excellent in portability when it is carried, and it is excellent in visibility due to a large display area when it is used.

また、ヒンジ923は、筐体921aと筐体921bとを開いたときに、これらの角度が
所定の角度よりも大きい角度にならないように、ロック機構を有することが好ましい。例
えば、ロックがかかる(それ以上に開かない)角度は、90度以上180度未満であるこ
とが好ましく、代表的には、90度、120度、135度、または150度、175度な
どとすることができる。これにより、利便性、安全性、及び信頼性を高めることができる
Further, the hinge 923 preferably has a locking mechanism so that when the housing 921a and the housing 921b are opened, these angles do not become larger than a predetermined angle. For example, the angle at which the lock is applied (does not open any further) is preferably 90 degrees or more and less than 180 degrees, typically 90 degrees, 120 degrees, 135 degrees, or 150 degrees, 175 degrees, and the like. be able to. As a result, convenience, safety, and reliability can be enhanced.

表示部922は、タッチパネルとして機能し、指やスタイラスなどにより操作することが
できる。
The display unit 922 functions as a touch panel and can be operated with a finger, a stylus, or the like.

筐体921aまたは筐体921bのいずれか一には、無線通信モジュールが設けられ、イ
ンターネットやLAN(Local Area Network)、Wi−Fi(Wir
eless Fidelity:登録商標)などのコンピュータネットワークを介して、
データを送受信することが可能である。
A wireless communication module is provided in either the housing 921a or the housing 921b, and the Internet, LAN (Local Area Network), Wi-Fi (Wir) is provided.
Through a computer network such as eless Fidelity (registered trademark)
It is possible to send and receive data.

表示部922には、一つのフレキシブルディスプレイで構成されていることが好ましい。
これにより、筐体921aと筐体901bの間で途切れることのない連続した表示を行う
ことができる。なお、筐体921aと筐体921bのそれぞれに、ディスプレイが設けら
れる構成としてもよい。
The display unit 922 is preferably composed of one flexible display.
As a result, continuous display without interruption can be performed between the housing 921a and the housing 901b. A display may be provided in each of the housing 921a and the housing 921b.

図27(B)には、携帯型のゲーム機として機能する電子機器940を示している。電子
機器940は、筐体941a、筐体941b、表示部942、ヒンジ943、操作ボタン
944a、操作ボタン944b等を有する。
FIG. 27B shows an electronic device 940 that functions as a portable game machine. The electronic device 940 includes a housing 941a, a housing 941b, a display unit 942, a hinge 943, an operation button 944a, an operation button 944b, and the like.

また、筐体941bには、カートリッジ945を挿入することができる。カートリッジ9
45は、例えばゲームなどのアプリケーションソフトが記憶されており、カートリッジ9
45を交換することにより、電子機器940で様々なアプリケーションを実行することが
できる。
Further, the cartridge 945 can be inserted into the housing 941b. Cartridge 9
In the 45, application software such as a game is stored, and the cartridge 9
By exchanging 45, various applications can be executed in the electronic device 940.

また、図27(B)では、表示部912の筐体941aと重なる部分のサイズと、筐体9
41bと重なる部分のサイズが、それぞれ異なる例を示している。具体的には、操作ボタ
ン944a及び操作ボタン944bの設けられる筐体941bと重なる表示部942の一
部よりも、筐体941aに設けられる表示部942の一部が大きい。例えば、表示部94
2の筐体941a側に主画面となる表示を行い、筐体941b側には操作画面となる表示
を行うなど、それぞれの表示部を使い分けることができる。
Further, in FIG. 27 (B), the size of the portion of the display unit 912 that overlaps with the housing 941a and the housing 9
An example is shown in which the sizes of the portions overlapping with 41b are different from each other. Specifically, a part of the display unit 942 provided in the housing 941a is larger than a part of the display unit 942 overlapping the housing 941b provided with the operation button 944a and the operation button 944b. For example, display unit 94
Each display unit can be used properly, such as displaying a main screen on the housing 941a side of 2 and displaying an operation screen on the housing 941b side.

図27(C)に示す電子機器980は、ヒンジ983により連結された筐体981aと筐
体981bに亘って、フレキシブルな表示部982が設けられている。
The electronic device 980 shown in FIG. 27 (C) is provided with a flexible display unit 982 over a housing 981a and a housing 981b connected by a hinge 983.

図27(C)では、筐体981aと筐体981bとを開いたときに、表示部982が大き
く湾曲した形態で保持されている。例えば、曲率半径を1mm以上50mm以下、好まし
くは5mm以上30mm以下の状態で、表示部982が保持された状態とすることができ
る。表示部982の一部は、筐体981aから筐体981bにかけて、連続的に画素が配
置され、曲面状の表示を行うことができる。
In FIG. 27C, when the housing 981a and the housing 981b are opened, the display unit 982 is held in a greatly curved shape. For example, the display unit 982 can be held in a state where the radius of curvature is 1 mm or more and 50 mm or less, preferably 5 mm or more and 30 mm or less. Pixels are continuously arranged in a part of the display unit 982 from the housing 981a to the housing 981b, and a curved surface can be displayed.

ヒンジ983は、上述したロック機構を有しているため、表示部982に無理な力がかか
ることなく、表示部982が破損することを防ぐことができる。そのため、信頼性の高い
電子機器を実現できる。
Since the hinge 983 has the lock mechanism described above, it is possible to prevent the display unit 982 from being damaged without applying an excessive force to the display unit 982. Therefore, a highly reliable electronic device can be realized.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み
合わせて実施することができる。
This embodiment can be implemented in combination with at least a part thereof as appropriate with other embodiments described in the present specification.

10 表示装置
11 基板
12 基板
13 反射防止層
13a 誘電体層
13b 誘電体層
13c アンチグレアパターン
13d フィルム
20 層
21 素子層
21a FET層
21b 層
21c 層
22 基板
23 光拡散板
24a 偏光板
24b 偏光板
25 入力装置
26 接着層
30 駆動回路
30a 駆動回路
30b 駆動回路
31 FPC
31B 表示素子
31G 表示素子
32 FPC
32B 表示素子
32G 表示素子
32R 表示素子
33a 配線
33b 配線
33c 配線
33d 配線
35 液晶素子
35tr 光
36 画素回路
40 画素アレイ
45 画素ユニット
46 画素
46B 表示素子
46G 表示素子
46R 表示素子
46W 表示素子
47 画素
47B 表示素子
47G 表示素子
47R 表示素子
55r 光
55t 光
55tr 光
100A 表示装置
100B 表示装置
100C 表示装置
101 領域
102 領域
103 基板
104 基板
105 液晶素子
105CE 電極
105LC 液晶層
105PE 電極
106 絶縁膜
108 液晶素子
108CE 電極
108LC 液晶層
108PE 電極
110 素子層
111 トランジスタ
112 トランジスタ
114 開口部
116 電極
118 開口部
120 偏光板
122 光射出装置
122E エッジライト
122G 導光板
122R 部
124 構造体
124R 反射膜
126 構造体
128 光拡散板
130 入力装置
132 偏光板
134 絶縁層
136 着色層
138 絶縁層
140 着色層
141 接着層
142 樹脂層
410 画素
501B 絶縁膜
510 表示パネル
511 基板
512 基板
514 表示部
516 回路
518 配線
520 IC
522 FPC
524 電極
526 開口部
550 液晶素子
560 基板
570 液晶素子
571 絶縁膜
572 絶縁膜
575 近接センサ
576 開口部
723 電極
724a 電極
724b 電極
726 絶縁層
727 絶縁層
728 絶縁層
729 絶縁層
741 絶縁層
742 半導体層
744a 電極
744b 電極
746 電極
755 不純物
771 基板
772 絶縁層
800 表示装置
801 表示部
810 トランジスタ
811 トランジスタ
820 トランジスタ
821 トランジスタ
825 トランジスタ
830 トランジスタ
831 トランジスタ
840 トランジスタ
841 トランジスタ
842 トランジスタ
843 トランジスタ
844 トランジスタ
845 トランジスタ
846 トランジスタ
847 トランジスタ
850 画素
851 開口
860 液晶素子
860b 液晶素子
860g 液晶素子
860r 液晶素子
861 電極
870 液晶素子
901 筐体
901b 筐体
902 表示部
903 表示部
904 センサ
911 筐体
912 表示部
919 カメラ
920 電子機器
921 筐体
921a 筐体
921b 筐体
922 表示部
923 ヒンジ
931 筐体
932 表示部
933 リストバンド
935 ボタン
936 竜頭
939 カメラ
940 電子機器
941a 筐体
941b 筐体
942 表示部
943 ヒンジ
944a 操作ボタン
944b 操作ボタン
945 カートリッジ
951 筐体
952 表示部
953 操作ボタン
954 外部接続ポート
955 スピーカ
956 マイク
957 カメラ
961 筐体
962 シャッターボタン
963 マイク
965 表示部
967 スピーカ
971 筐体
973 表示部
974 操作キー
975 スピーカ
976 通信用接続端子
977 光センサ
980 電子機器
981a 筐体
981b 筐体
982 表示部
983 ヒンジ
6000 表示モジュール
6001 上部カバー
6002 下部カバー
6005 FPC
6006 表示パネル
6009 フレーム
6010 プリント基板
6011 バッテリ
6015 発光部
6016 受光部
6017a 導光部
6017b 導光部
6018 光
10 Display device 11 Substrate 12 Substrate 13 Antireflection layer 13a Dielectric layer 13b Dielectric layer 13c Anti-glare pattern 13d Film 20 Layer 21 Element layer 21a FET layer 21b Layer 21c Layer 22 Substrate 23 Light diffusing plate 24a Polarizing plate 24b Polarizing plate 25 Input Device 26 Adhesive layer 30 Drive circuit 30a Drive circuit 30b Drive circuit 31 FPC
31B Display element 31G Display element 32 FPC
32B display element 32G display element 32R display element 33a wiring 33b wiring 33c wiring 33d wiring 35 liquid crystal element 35tr optical 36 pixel circuit 40 pixel array 45 pixel unit 46 pixel 46B display element 46G display element 46R display element 46W display element 47 pixel 47B display element 47G display element 47R display element 55r light 55t light 55tr light 100A display device 100B display device 100C display device 101 area 102 area 103 substrate 104 substrate 105 liquid crystal element 105CE electrode 105LC liquid crystal layer 105PE electrode 106 insulating film 108 liquid crystal element 108CE electrode 108LC liquid crystal layer 108PE Electrode 110 Element layer 111 Transistor 112 Transistor 114 Opening 116 Electrode 118 Opening 120 Plate plate 122 Light emitting device 122E Edge light 122G Light guide plate 122R Part 124 Structure 124R Reflective film 126 Structure 128 Light diffusing plate 130 Input device 132 Polarization Plate 134 Insulation layer 136 Colored layer 138 Colored layer 140 Colored layer 141 Adhesive layer 142 Resin layer 410 Pixels 501B Insulation film 510 Display panel 511 Board 512 Board 514 Display 516 Circuit 518 Wiring 520 IC
522 FPC
524 Electrode 526 Opening 550 Liquid crystal element 560 Substrate 570 Liquid crystal element 571 Insulation film 57 Insulation film 575 Proximity sensor 576 Opening 723 Electrode 724a Electrode 724b Electrode 726 Insulation layer 727 Insulation layer 728 Insulation layer 729 Insulation layer 741 Insulation layer 742 Semiconductor layer 744a Electrode 744b Electrode 746 Electrode 755 Impurity 771 Substrate 772 Insulation layer 800 Display device 801 Display 810 Transistor 811 Transistor 820 Transistor 821 Transistor 825 Transistor 830 Transistor 831 Transistor 840 Transistor 841 Transistor 842 Transistor 843 Transistor 844 Transistor 845 Transistor 840 851 Opening 860 Liquid crystal element 860b Liquid crystal element 860g Liquid crystal element 860r Liquid crystal element 861 Electrode 870 Liquid crystal element 901 Housing 901b Housing 902 Display 903 Display 904 Sensor 911 Housing 912 Display 919 Camera 920 Electronic device 921 Housing 921a Housing 921b housing 922 display unit 923 hinge 931 housing 932 display unit 933 wristband 935 button 936 crown 939 camera 940 electronic device 941a housing 941b housing 942 display unit 943 hinge 944a operation button 944b operation button 945 cartridge 951 housing 952 display Part 953 Operation button 954 External connection port 955 Speaker 956 Microphone 957 Camera 961 Housing 962 Shutter button 963 Microphone 965 Display unit 967 Speaker 971 Housing 973 Display unit 974 Operation key 975 Speaker 976 Communication connection terminal 977 Optical sensor 980 Electronic device 981a Housing 981b Housing 982 Display 983 Hing 6000 Display module 6001 Top cover 6002 Bottom cover 6005 FPC
6006 Display panel 6009 Frame 6010 Printed circuit board 6011 Battery 6015 Light emitting unit 6016 Light receiving unit 6017a Light guide unit 6017b Light guide unit 6018 Light

Claims (2)

第1の基板と、第2の基板と、表示素子と、入力装置と、駆動回路と、を有する表示装置であって、
前記表示素子は、前記第1の基板の第1の面と前記第2の基板の第1の面との間に設けられ、
前記第2の基板の第1の面と、前記表示素子との間には、前記入力装置が設けられ、
前記第1の基板の第1の面上には前記駆動回路が設けられ、
前記駆動回路は、前記表示素子を駆動する機能を有する第1の回路および前記入力装置を駆動する機能を有する第2の回路を有し、
前記第2の回路は、FPCを介して前記入力装置と電気的に接続され、
前記第1の回路は、前記第1の基板の前記第1の面上の配線を介して前記第2の回路と電気的に接続される、表示装置。
A display device having a first board, a second board, a display element, an input device, and a drive circuit.
The display element is provided between the first surface of the first substrate and the first surface of the second substrate.
The input device is provided between the first surface of the second substrate and the display element.
The drive circuit is provided on the first surface of the first substrate.
The drive circuit includes a first circuit having a function of driving the display element and a second circuit having a function of driving the input device.
The second circuit is electrically connected to the input device via an FPC.
A display device in which the first circuit is electrically connected to the second circuit via wiring on the first surface of the first substrate.
第1の基板と、第2の基板と、表示素子と、入力装置と、駆動回路と、を有する表示装置であって、
前記表示素子は、前記第1の基板の第1の面と前記第2の基板の第1の面との間に設けられ、
前記第2の基板の第1の面と、前記表示素子との間には、前記入力装置が設けられ、
前記第1の基板の第1の面上には前記駆動回路が設けられ、
前記駆動回路は、前記表示素子を駆動する機能を有する第1の回路および前記入力装置を駆動する機能を有する第2の回路を有し、
前記第2の回路は、第1のFPCを介して前記入力装置と電気的に接続され、
前記第1の回路は、第2のFPCと電気的に接続され、
前記第2のFPCは、前記第1の回路に映像信号を伝達する機能を有し、
前記第1のFPCと前記第2のFPCとは、前記第1の基板の前記第1の面上の配線によって電気的に接続される、表示装置。
A display device having a first board, a second board, a display element, an input device, and a drive circuit.
The display element is provided between the first surface of the first substrate and the first surface of the second substrate.
The input device is provided between the first surface of the second substrate and the display element.
The drive circuit is provided on the first surface of the first substrate.
The drive circuit includes a first circuit having a function of driving the display element and a second circuit having a function of driving the input device.
The second circuit is electrically connected to the input device via the first FPC.
The first circuit is electrically connected to the second FPC and
The second FPC has a function of transmitting a video signal to the first circuit.
A display device in which the first FPC and the second FPC are electrically connected by wiring on the first surface of the first substrate.
JP2021072542A 2016-09-23 2021-04-22 Display device Active JP7077452B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021072542A JP7077452B2 (en) 2016-09-23 2021-04-22 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016185925A JP2018049227A (en) 2016-09-23 2016-09-23 Display device and electronic apparatus
JP2021072542A JP7077452B2 (en) 2016-09-23 2021-04-22 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016185925A Division JP2018049227A (en) 2016-09-23 2016-09-23 Display device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2021121856A true JP2021121856A (en) 2021-08-26
JP7077452B2 JP7077452B2 (en) 2022-05-30

Family

ID=61766325

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016185925A Withdrawn JP2018049227A (en) 2016-09-23 2016-09-23 Display device and electronic apparatus
JP2021072542A Active JP7077452B2 (en) 2016-09-23 2021-04-22 Display device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016185925A Withdrawn JP2018049227A (en) 2016-09-23 2016-09-23 Display device and electronic apparatus

Country Status (1)

Country Link
JP (2) JP2018049227A (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004037859A (en) * 2002-07-03 2004-02-05 Sony Corp Display device
US20060238516A1 (en) * 2005-04-22 2006-10-26 Innolux Display Corp. Liquid crystal display with touch panel
JP2009116090A (en) * 2007-11-07 2009-05-28 Hitachi Displays Ltd Liquid crystal display device
US20090194342A1 (en) * 2008-02-04 2009-08-06 Au Optronics Corp. Sensing Structure
JP2009540374A (en) * 2006-06-09 2009-11-19 アップル インコーポレイテッド Touch screen lcd display
JP2013011663A (en) * 2011-06-28 2013-01-17 Kyocera Corp Display
KR20130062114A (en) * 2011-12-02 2013-06-12 엘지디스플레이 주식회사 Touch-type liqiud crystal display device
JP2015005288A (en) * 2013-06-20 2015-01-08 啓耀光電股▲分▼有限公司 Touch display panel, and touch display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003005662A (en) * 2001-06-25 2003-01-08 Sumitomo Chem Co Ltd Display device provided with protection board and protection board suitable for it
JP4191992B2 (en) * 2002-12-27 2008-12-03 富士フイルム株式会社 Antireflection film, polarizing plate, and image display device
JP6215053B2 (en) * 2011-06-24 2017-10-18 シャープ株式会社 Display device and manufacturing method thereof
KR102114212B1 (en) * 2012-08-10 2020-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
CN104820519B (en) * 2015-05-08 2018-03-30 厦门天马微电子有限公司 Touch-control display panel and touch display unit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004037859A (en) * 2002-07-03 2004-02-05 Sony Corp Display device
US20060238516A1 (en) * 2005-04-22 2006-10-26 Innolux Display Corp. Liquid crystal display with touch panel
JP2009540374A (en) * 2006-06-09 2009-11-19 アップル インコーポレイテッド Touch screen lcd display
JP2009116090A (en) * 2007-11-07 2009-05-28 Hitachi Displays Ltd Liquid crystal display device
US20090194342A1 (en) * 2008-02-04 2009-08-06 Au Optronics Corp. Sensing Structure
JP2013011663A (en) * 2011-06-28 2013-01-17 Kyocera Corp Display
KR20130062114A (en) * 2011-12-02 2013-06-12 엘지디스플레이 주식회사 Touch-type liqiud crystal display device
JP2015005288A (en) * 2013-06-20 2015-01-08 啓耀光電股▲分▼有限公司 Touch display panel, and touch display device

Also Published As

Publication number Publication date
JP2018049227A (en) 2018-03-29
JP7077452B2 (en) 2022-05-30

Similar Documents

Publication Publication Date Title
US11881177B2 (en) Display device and electronic device
US11874994B2 (en) Electronic device, image display method, program, and display system
JP2018141950A (en) Display device and electronic apparatus
US10163989B2 (en) Display device and electronic device
US10477192B2 (en) Display system and electronic device
JP7274645B2 (en) Display device
TWI764877B (en) display device
JP2018031944A (en) Display system and electronic apparatus
JP7077452B2 (en) Display device
TW201824219A (en) Display device and electronic device include a signal generation circuit, a first gate driver, a second gate driver, and a second display section stopping the first scanning signal outputted by the first gate driver and the second scanning signal outputted by the second gate driver, etc.
US10216999B2 (en) Display system, electronic device, and display method
JP2018060198A (en) Display device and electronic apparatus
JP2018049071A (en) Display device
JP2018054901A (en) Display system and electronic apparatus
JP2018073306A (en) Image display system, image display method and information processing device
JP2018141947A (en) Display device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210429

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220518

R150 Certificate of patent or registration of utility model

Ref document number: 7077452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150