JP2018049227A - Display device and electronic apparatus - Google Patents

Display device and electronic apparatus Download PDF

Info

Publication number
JP2018049227A
JP2018049227A JP2016185925A JP2016185925A JP2018049227A JP 2018049227 A JP2018049227 A JP 2018049227A JP 2016185925 A JP2016185925 A JP 2016185925A JP 2016185925 A JP2016185925 A JP 2016185925A JP 2018049227 A JP2018049227 A JP 2018049227A
Authority
JP
Japan
Prior art keywords
display
light
substrate
liquid crystal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2016185925A
Other languages
Japanese (ja)
Other versions
JP2018049227A5 (en
Inventor
山崎 舜平
Shunpei Yamazaki
舜平 山崎
大介 久保田
Daisuke Kubota
大介 久保田
高橋 圭
Kei Takahashi
圭 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2016185925A priority Critical patent/JP2018049227A/en
Publication of JP2018049227A publication Critical patent/JP2018049227A/en
Publication of JP2018049227A5 publication Critical patent/JP2018049227A5/en
Priority to JP2021072542A priority patent/JP7077452B2/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a display device having excellent visibility even under strong light.SOLUTION: Between a first substrate and a second substrate, provided are a first display element configured to reflect visible light and a second display element configured to allow the passage of visible light. Under strong light the first display element is operated, and under weak light the second display element is operated, so that it becomes possible to display an image with excellent visibility. On a first surface of the second substrate, provided is a touch sensor, and on a second surface opposite the first surface, provided is an antireflection layer. Thus, it is possible to sufficiently suppress the reflection of external light on the display surface under strong light and further improve the visibility.SELECTED DRAWING: Figure 1

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関する。特に、本発明の一態様は、半導体装置、発光装置、表示装置、電子機器、照明装置、それらの駆動方法、またはそれらの作製方法に関する。特に、曲面に表示が可能な表示装置(表示パネル)に関する。または、曲面に表示が可能な表示装置を備える電子機器、発光装置、照明装置、またはそれらの作製方法に関する。 The present invention relates to an object, a method, or a manufacturing method. Or this invention relates to a process, a machine, a manufacture, or a composition (composition of matter). In particular, one embodiment of the present invention relates to a semiconductor device, a light-emitting device, a display device, an electronic device, a lighting device, a driving method thereof, or a manufacturing method thereof. In particular, the present invention relates to a display device (display panel) capable of displaying on a curved surface. Alternatively, the present invention relates to an electronic device, a light-emitting device, a lighting device, or a manufacturing method thereof including a display device capable of displaying on a curved surface.

なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、撮発光装置、表示装置、電子機器、照明装置および電子機器は半導体装置を有している場合がある。 Note that in this specification and the like, a semiconductor device refers to any device that can function by utilizing semiconductor characteristics. A transistor, a semiconductor circuit, an arithmetic device, a memory device, or the like is one embodiment of a semiconductor device. In addition, the imaging light emitting device, the display device, the electronic device, the lighting device, and the electronic device may include a semiconductor device.

近年、スマートフォンやタブレット型端末などの電子機器が広く普及し、屋外で情報通信を利用する機会が増えている。また、電子機器が備える表示装置の分野においては、限られた容量のバッテリで長時間の動作が可能な低消費電力技術の開発が競われている。例えば、酸化物半導体を有するオフ電流の低いトランジスタを画素に用いることで、画像信号を長時間保持する低消費電力の液晶表示装置が特許文献1に開示されている。 In recent years, electronic devices such as smartphones and tablet terminals have become widespread, and opportunities for using information communication outdoors have increased. Further, in the field of display devices included in electronic devices, development of low power consumption technology capable of long-time operation with a battery having a limited capacity is competing. For example, Patent Document 1 discloses a liquid crystal display device with low power consumption that holds an image signal for a long time by using a transistor having an oxide semiconductor with low off-state current for a pixel.

また、電子機器が備える表示装置として、反射型液晶表示装置および透過型液晶表示装置とを組み合わせた表示装置が提案されている。例えば、反射型液晶表示装置の利点を生かし、かつ、周囲照明光が弱い環境下での使用を可能にする液晶表示装置として、入射光の一部を透過し、残りの入射光は反射させる、いわゆる半透過性の反射膜を用いた液晶表示装置が特許文献2に提案されている。 As a display device included in an electronic apparatus, a display device in which a reflective liquid crystal display device and a transmissive liquid crystal display device are combined has been proposed. For example, as a liquid crystal display device that takes advantage of the reflective liquid crystal display device and enables use in an environment where ambient illumination light is weak, a part of the incident light is transmitted and the remaining incident light is reflected. A liquid crystal display device using a so-called semi-transmissive reflective film is proposed in Patent Document 2.

特開2011−141522号公報JP 2011-141522 A 特開2002−372710号公報JP 2002-372710 A

電子機器が備える表示装置には、バックライトを光源とした透過型の液晶素子や自発光型の有機EL素子などが多く用いられている。これらの表示素子は屋内での視認性は良好であるが、晴天時の屋外などの強光下では表示面における外光反射が強いため、表示装置の内部から放たれる光(表示)の視認性が低下する。 In a display device included in an electronic device, a transmissive liquid crystal element using a backlight as a light source, a self-luminous organic EL element, or the like is often used. Although these display elements have good visibility indoors, external light reflection on the display surface is strong under strong light such as outdoors in fine weather, so that the light (display) emitted from the inside of the display device is visible. Sex is reduced.

そのため、強光下では外光の反射を利用した反射型の表示素子を用いることが好ましい。例えば、反射型の液晶素子を用いた表示装置は、外光強度が強いほど視認性は向上する。ただし、表示装置の表示面は数%の反射率を有するガラス基板や樹脂基板などが用いられるため、外光反射が表示に与える影響は解決していない。 For this reason, it is preferable to use a reflective display element utilizing reflection of external light under strong light. For example, in a display device using a reflective liquid crystal element, the visibility increases as the external light intensity increases. However, since the display surface of the display device uses a glass substrate or a resin substrate having a reflectance of several percent, the influence of external light reflection on the display is not solved.

また、従来の半透過性の反射膜を用いた液晶表示装置では、1つのトランジスタで反射型の液晶表示素子および透過型の液晶表示素子を制御しているため、反射型の液晶表示素子と、透過型の液晶表示素子と、をそれぞれ独立して制御できない問題があった。また、バックライトの光を効率的に利用できていない問題があった。 In addition, in a conventional liquid crystal display device using a semi-transmissive reflective film, a reflective liquid crystal display element and a transmissive liquid crystal display element are controlled by one transistor. There is a problem that the transmission type liquid crystal display element cannot be controlled independently. There is also a problem that the light from the backlight cannot be used efficiently.

したがって、本発明の一態様では、強光下でも視認性の良好な表示装置を提供することを目的の一つとする。または、可視光を透過する機能を有する表示素子および可視光を反射する機能を有する表示を備えた表示装置を提供することを目的の一つとする。または、低消費電力の表示システムを提供することを目的の一つとする。または、新規な表示装置を提供することを目的の一つとする。または、新規な電子機器を提供することを目的の一つとする。 Therefore, an object of one embodiment of the present invention is to provide a display device with favorable visibility even under strong light. Another object is to provide a display element having a function of transmitting visible light and a display device including a display having a function of reflecting visible light. Another object is to provide a display system with low power consumption. Another object is to provide a novel display device. Another object is to provide a new electronic device.

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、これらの課題の全てを解決する必要はないものとする。また、上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。 Note that the description of these problems does not disturb the existence of other problems. In one embodiment of the present invention, it is not necessary to solve all of these problems. Problems other than those described above are naturally clarified from the description of the specification and the like, and problems other than the above can be extracted from the description of the specification and the like.

本発明の一態様は、可視光を発する機能を有する表示装置、可視光を反射する機能を有する表示装置、可視光を発する機能および可視光を反射する機能を有する表示装置を用いた表示装置に関する。また、当該表示装置を有する電子機器に関する。 One embodiment of the present invention relates to a display device having a function of emitting visible light, a display device having a function of reflecting visible light, a display device using a display device having a function of emitting visible light and a function of reflecting visible light. . Further, the present invention relates to an electronic device having the display device.

本発明の一態様は、第1の基板と、第2の基板と、第1の表示素子と、第2の表示素子と、入力装置と、駆動回路と、を有する表示装置であって、第1の基板と第2の基板とは互いに重なる領域を有し、第1の表示素子および第2の表示素子は、第1の基板の第1の面と第2の基板の第1の面との間に設けられ、第1の表示素子は、可視光を反射する機能を有し、第2の表示素子は、可視光を透過する機能を有し、第2の基板の第1の面と、第1の表示素子および第2の表示素子との間には、入力装置が設けられ、第2の基板の第1の面に対向する第2の面上には反射防止層が設けられ、第1の基板の第1の面上には駆動回路が設けられ、入力装置および駆動回路は、可撓性を有する配線を介して電気的に接続される表示装置である。 One embodiment of the present invention is a display device including a first substrate, a second substrate, a first display element, a second display element, an input device, and a driver circuit. The first substrate and the second substrate have regions that overlap each other, and the first display element and the second display element include a first surface of the first substrate and a first surface of the second substrate. The first display element has a function of reflecting visible light, the second display element has a function of transmitting visible light, and the first surface of the second substrate An input device is provided between the first display element and the second display element, and an antireflection layer is provided on the second surface facing the first surface of the second substrate. A drive circuit is provided over the first surface of the first substrate, and the input device and the drive circuit are display devices that are electrically connected through flexible wiring.

第1の表示素子および前記第2の表示素子は、同一の画素ユニット内に設けることができる。 The first display element and the second display element can be provided in the same pixel unit.

駆動回路は、第1の表示素子、第2の表示素子および入力装置を駆動する機能を有することができる。 The driver circuit can have a function of driving the first display element, the second display element, and the input device.

反射防止層は、第2の基板の第2の面にも設けられていてもよい。 The antireflection layer may also be provided on the second surface of the second substrate.

反射防止層は誘電体層で形成することができる。または、アンチグレアパターンで反射防止層を形成してもよい。 The antireflection layer can be formed of a dielectric layer. Alternatively, the antireflection layer may be formed with an antiglare pattern.

入力装置は、第2の基板の第1の面上に設けられた第1の層と、第1の層に接して設けられた第2の層と、を有する配線を有し、第1の層は、第2の層よりも可視光の反射率が低い材料で形成することが好ましい。 The input device includes a wiring having a first layer provided on the first surface of the second substrate, and a second layer provided in contact with the first layer, The layer is preferably formed of a material having a lower visible light reflectance than the second layer.

第1の表示素子および第2の表示素子と、入力装置との間に光拡散板および偏光板が設けられていることが好ましい。 It is preferable that a light diffusion plate and a polarizing plate are provided between the first display element and the second display element and the input device.

第1の表示素子および第2の表示素子は、チャネルが形成される半導体層に金属酸化物を含むトランジスタとそれぞれ電気的に接続されていることが好ましい。 The first display element and the second display element are each preferably electrically connected to a transistor including a metal oxide in a semiconductor layer where a channel is formed.

なお、本明細書中において、表示装置(表示部)にコネクター、例えばFPC(Flexible printed circuit)もしくはTCP(Tape Carrier Package)が取り付けられたモジュール、TCPの先にプリント配線板が設けられたモジュール、または表示素子が形成された基板にCOG(Chip On Glass)方式によりIC(集積回路)が直接実装されたモジュールは、表示装置を含む場合がある。 In this specification, a module in which a connector, for example, an FPC (Flexible printed circuit) or TCP (Tape Carrier Package) is attached to a display device (display unit), a module in which a printed wiring board is provided at the end of TCP, Alternatively, a module in which an IC (Integrated Circuit) is directly mounted on a substrate over which a display element is formed by a COG (Chip On Glass) method may include a display device.

本発明の一態様を用いることで、強光下でも視認性の良好な表示装置を提供することができる。または、可視光を発する機能を有する表示素子および可視光を反射する機能を有する表示を備えた表示装置を提供することができる。または、低消費電力の表示システムを提供することができる。または、新規な表示装置を提供することができる。または、新規な電子機器を提供することができる。 By using one embodiment of the present invention, a display device with favorable visibility can be provided even under strong light. Alternatively, a display element having a function of emitting visible light and a display device including a display having a function of reflecting visible light can be provided. Alternatively, a display system with low power consumption can be provided. Alternatively, a novel display device can be provided. Alternatively, a novel electronic device can be provided.

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。 Note that the description of these effects does not disturb the existence of other effects. Note that one embodiment of the present invention does not necessarily have all of these effects. It should be noted that the effects other than these are naturally obvious from the description of the specification, drawings, claims, etc., and it is possible to extract the other effects from the descriptions of the specification, drawings, claims, etc. It is.

表示装置を説明する図。FIG. 10 illustrates a display device. 反射防止層を説明する図。The figure explaining an antireflection layer. 表示装置を説明する図。FIG. 10 illustrates a display device. 駆動回路とFPCの接続例を説明する図。FIG. 10 illustrates a connection example between a driver circuit and an FPC. アイドリングストップ駆動を説明する図。The figure explaining idling stop drive. 画素ユニットを説明する図。The figure explaining a pixel unit. 画素ユニットを説明する図。The figure explaining a pixel unit. 画素ユニットを説明する図。The figure explaining a pixel unit. 表示装置の回路を説明する図および画素の上面図。4A and 4B each illustrate a circuit of a display device and a top view of a pixel. 表示装置の回路を説明する図。FIG. 6 illustrates a circuit of a display device. 表示装置の回路を説明する図。FIG. 6 illustrates a circuit of a display device. 表示装置の構成を説明する図。FIG. 6 illustrates a structure of a display device. タッチセンサの構成を説明する図。The figure explaining the structure of a touch sensor. タッチセンサの構成を説明する図。The figure explaining the structure of a touch sensor. 表示装置の構成を説明する図。FIG. 6 illustrates a structure of a display device. 表示装置の構成を説明する図。FIG. 6 illustrates a structure of a display device. 表示装置の構成を説明する図。FIG. 6 illustrates a structure of a display device. 金属酸化物の構成の概念図。The conceptual diagram of a structure of a metal oxide. 試料のXRDスペクトルの測定結果を説明する図。The figure explaining the measurement result of the XRD spectrum of a sample. 試料のTEM像、および電子線回折パターンを説明する図。The figure explaining the TEM image of a sample, and an electron beam diffraction pattern. 試料のEDXマッピングを説明する図。The figure explaining the EDX mapping of a sample. トランジスタを説明する図。6A and 6B illustrate a transistor. トランジスタを説明する図。6A and 6B illustrate a transistor. トランジスタを説明する図。6A and 6B illustrate a transistor. 表示モジュールの構成を説明する図。FIG. 6 illustrates a structure of a display module. 電子機器を説明する図。10A and 10B each illustrate an electronic device. 電子機器を説明する図。10A and 10B each illustrate an electronic device. 液晶層を有する表示装置の白黒表示後の階調変化を説明する図。4A and 4B illustrate a change in gradation after monochrome display of a display device having a liquid crystal layer. 液晶層の比抵抗と液晶層の分子の双極子モーメントとの関係を示すグラフ。The graph which shows the relationship between the specific resistance of a liquid crystal layer, and the dipole moment of the molecule | numerator of a liquid crystal layer.

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。 Embodiments will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below.

なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。 Note that in structures of the invention described below, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and description thereof is not repeated. In addition, in the case where the same function is indicated, the hatch pattern is the same, and there is a case where no reference numeral is given.

なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。 Note that in each drawing described in this specification, the size, the layer thickness, or the region of each component is exaggerated for simplicity in some cases. Therefore, it is not necessarily limited to the scale.

なお、本明細書等における「第1」、「第2」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。 In the present specification and the like, ordinal numbers such as “first” and “second” are used for avoiding confusion between components, and are not limited numerically.

(実施の形態1)
本実施の形態では、本発明の一態様の表示装置について、図面を参照して説明する。
(Embodiment 1)
In this embodiment, a display device of one embodiment of the present invention will be described with reference to drawings.

本発明の一態様の表示装置は、第1の基板と、第2の基板と、第1の表示素子と、第2の表示素子と、入力装置と、駆動回路と、を有する。 A display device of one embodiment of the present invention includes a first substrate, a second substrate, a first display element, a second display element, an input device, and a driver circuit.

第1の表示素子は、可視光を反射する機能を有し、第2の表示素子は、可視光を透過する機能を有する。したがって、強光下では第1の表示素子を動作させ、弱光下では第2の表示素子を動作させるなど、低消費電力で視認性が良好な表示を行うことができる。 The first display element has a function of reflecting visible light, and the second display element has a function of transmitting visible light. Therefore, it is possible to perform display with low power consumption and good visibility, such as operating the first display element under strong light and operating the second display element under low light.

第1の表示素子、第2の表示素子および入力装置は、第1の基板と第2の基板との間に設けられる。第2の基板の第1面には入力装置が設けられ、当該第1面と対向する第2面には反射防止層が設けられる。したがって、強光下において、表示面の外光反射を十分に抑えることができ、さらに視認性を向上させることができる。 The first display element, the second display element, and the input device are provided between the first substrate and the second substrate. An input device is provided on the first surface of the second substrate, and an antireflection layer is provided on the second surface facing the first surface. Therefore, reflection of external light on the display surface can be sufficiently suppressed under strong light, and visibility can be further improved.

図1(A)は、本発明の一態様の表示装置を説明する図である。図1(A)に示す表示装置10は、第1の基板11と、第2の基板12と、層20と、駆動回路30と、FPC31と、FPC32を有する。 FIG. 1A illustrates a display device of one embodiment of the present invention. A display device 10 illustrated in FIG. 1A includes a first substrate 11, a second substrate 12, a layer 20, a driver circuit 30, an FPC 31, and an FPC 32.

第1の基板11および第2の基板12には、例えばガラス基板を用いることができる。または、可撓性を有する樹脂基板であってもよい。なお、表示装置10では可視光を透過する第2の表示素子を用いるため、第1の基板11および第2の基板12側には透光性を有する材料を用いる。 As the first substrate 11 and the second substrate 12, for example, glass substrates can be used. Alternatively, a flexible resin substrate may be used. Note that since the display device 10 uses a second display element that transmits visible light, a light-transmitting material is used for the first substrate 11 and the second substrate 12 side.

また、第2の基板12の第1面および第2面の両方または第2面には、反射防止層13が設けられる。反射防止層13は、例えば図2(A)乃至(F)に示す構成とすることができる。 The antireflection layer 13 is provided on both the first surface and the second surface of the second substrate 12 or on the second surface. The antireflection layer 13 can have a structure shown in FIGS. 2A to 2F, for example.

図2(A)は、表示装置10の上面である第2の基板12の第2面に透光性を有する誘電体層13aを設けた例である。誘電体層13aとして適切な厚さの多層の誘電体層を設けることで、光の干渉効果により反射光を抑えることができる。ガラス基板片面の反射率は、4乃至5%程度であるが、第2の基板12の第2面に透光性を有する誘電体層13aを設けることで0.05乃至0.5%程度まで反射率を抑えることができる。 FIG. 2A illustrates an example in which a light-transmitting dielectric layer 13 a is provided on the second surface of the second substrate 12 that is the upper surface of the display device 10. By providing a multilayer dielectric layer having an appropriate thickness as the dielectric layer 13a, reflected light can be suppressed by the light interference effect. The reflectance of one side of the glass substrate is about 4 to 5%, but it is about 0.05 to 0.5% by providing a translucent dielectric layer 13a on the second surface of the second substrate 12. The reflectance can be suppressed.

また、図2(B)に示すように、第2の基板12の第1面にも透光性を有する誘電体層13bを設けることで、ガラス基板の裏面側の反射率を抑えることができる。この場合、第2の基板12の表裏で反射率を0.1乃至1.0%程度まで抑えることができる。したがって、外光の映り込みを抑えることができ、表示の視認性を向上させることができる。 Further, as shown in FIG. 2B, by providing a light-transmitting dielectric layer 13b on the first surface of the second substrate 12, the reflectance on the back surface side of the glass substrate can be suppressed. . In this case, the reflectance can be suppressed to about 0.1 to 1.0% on the front and back of the second substrate 12. Therefore, reflection of external light can be suppressed and display visibility can be improved.

または、図2(C)に示すように、微細な突起で形成されるアンチグレアパターン13cを第2の基板12の第2面に設けてもよい。アンチグレアパターン13cにより反射光を散乱させることができ、反射の表示素子による表示を見やすくすることができる。また、指紋などの汚れを付きにくくすることができる。なお、図2(C)では、第2の基板12の第2面を加工してアンチグレアパターン13cを設ける例を示しているが、図2(D)に示すように、アンチグレアパターンが形成されたフィルム13dを第2の基板12の第2面に貼り付けてもよい。 Alternatively, as shown in FIG. 2C, an antiglare pattern 13 c formed with fine protrusions may be provided on the second surface of the second substrate 12. Reflected light can be scattered by the anti-glare pattern 13c, and the display by the reflective display element can be easily seen. Further, it is possible to make it difficult to get fingerprints and other dirt. 2C shows an example in which the antiglare pattern 13c is provided by processing the second surface of the second substrate 12, but the antiglare pattern is formed as shown in FIG. 2D. The film 13d may be attached to the second surface of the second substrate 12.

また、図2(E)に示すように、アンチグレアパターン13cと誘電体層13bを組み合わせてもよい。また、図2(F)に示すように、アンチグレアパターンが形成されたフィルム13dと誘電体層13bを組み合わせてもよい。 Further, as shown in FIG. 2E, an antiglare pattern 13c and a dielectric layer 13b may be combined. Further, as shown in FIG. 2F, a film 13d on which an antiglare pattern is formed and a dielectric layer 13b may be combined.

第1の基板11と第2の基板12との間には、層20が設けられる。層20について、図1(B)を用いて説明する。図1(B)は図1に示すX1−X2位置の断面に相当し、明瞭化のため厚さ方向を拡大して図示している。層20は、素子層21、基板22、光拡散板23、偏光板24b、入力装置25、および接着層26を有する。 A layer 20 is provided between the first substrate 11 and the second substrate 12. The layer 20 will be described with reference to FIG. FIG. 1B corresponds to the cross section at the position X1-X2 shown in FIG. 1, and the thickness direction is enlarged for clarity. The layer 20 includes an element layer 21, a substrate 22, a light diffusing plate 23, a polarizing plate 24 b, an input device 25, and an adhesive layer 26.

素子層21は、FET層21a、LC1層21bおよびLC2層21cを有する。FET層21aは、画素回路を構成するトランジスタ等を有する。LC1層21bは、第1の表示素子を有する。LC2層21cは、第2の表示素子を有する。第1の表示素子および第2の表示素子は、FET層21aが有するトランジスタと電気的に接続される。 The element layer 21 includes an FET layer 21a, an LC1 layer 21b, and an LC2 layer 21c. The FET layer 21a includes a transistor that forms a pixel circuit. The LC1 layer 21b has a first display element. The LC2 layer 21c has a second display element. The first display element and the second display element are electrically connected to the transistor included in the FET layer 21a.

第1の表示素子としては、例えば反射型の液晶素子を用いることができる。また、第2の表示素子としては、例えば透過型の液晶素子を用いることができる。反射型の液晶素子は低消費電力で、晴天時の太陽光下でも視認性の高い表示を行うことができる。透過型の液晶素子は室内光下や曇天時の屋外などで視認性の高い表示を行うことができる。 As the first display element, for example, a reflective liquid crystal element can be used. For example, a transmissive liquid crystal element can be used as the second display element. The reflective liquid crystal element has low power consumption and can perform display with high visibility even under sunlight in fine weather. The transmissive liquid crystal element can perform display with high visibility under indoor light or outdoors in cloudy weather.

基板22は、第1の表示素子が有する液晶層を封止する機能を有する。基板22には、ガラス基板などのほか、フィルムなどの樹脂基板を用いることができる。 The substrate 22 has a function of sealing the liquid crystal layer included in the first display element. The substrate 22 may be a glass substrate or a resin substrate such as a film.

光拡散板23は、液晶素子の反射電極で反射した光を拡散する機能を有する。当該機能により、反射型の液晶素子でも自然な発色を行うことができる。また、白紙に近い白色を表示させることができる。 The light diffusion plate 23 has a function of diffusing light reflected by the reflective electrode of the liquid crystal element. With this function, a natural color can be generated even with a reflective liquid crystal element. In addition, it is possible to display a white color close to a blank sheet.

偏光板24bとしては、例えば円偏光板を用いることができる。円偏光板および液晶による偏向角の変化を利用することによって、反射光を利用した表示を行うことができる。 As the polarizing plate 24b, for example, a circular polarizing plate can be used. By utilizing the change in the deflection angle caused by the circularly polarizing plate and the liquid crystal, display using reflected light can be performed.

また、第1の基板11の第1面と対向する第2面には、偏光板24aが設けられる。偏光板24aとしては、例えば円偏光板を用いることができる。偏光板24a、24bおよびLC2層が有する液晶による偏向角の変化を利用することによって、透過光を利用した表示を行うことができる。 A polarizing plate 24 a is provided on the second surface opposite to the first surface of the first substrate 11. As the polarizing plate 24a, for example, a circular polarizing plate can be used. Display using transmitted light can be performed by utilizing the change in the deflection angle caused by the liquid crystal included in the polarizing plates 24a and 24b and the LC2 layer.

入力装置25としては、例えば、静電容量型のタッチセンサを用いることができる。入力装置25は表示部と重ねて設けられ、表示部をユーザーがタッチする動作を電気信号に変換して出力する機能を有する。 As the input device 25, for example, a capacitive touch sensor can be used. The input device 25 is provided so as to overlap with the display unit, and has a function of converting an operation in which the user touches the display unit into an electric signal and outputting the electric signal.

入力装置25は、図3に示すように第2の基板12の第1面に設けられる。または、前述した誘電体層13b上に設けられていてもよい。静電容量型のタッチセンサとしては、配線および電極として透光性導電膜を用いることもできるが、より抵抗が低く大型の表示装置にも適用可能なメタルメッシュを用いることが好ましい。なお、一般的にメタルは反射率が大きい材料であるが、酸化処理などを施すことにより暗色にすることができる。したがって、第2の基板12の第1面に設けられた場合においても、外光の反射を抑えることができる。 The input device 25 is provided on the first surface of the second substrate 12 as shown in FIG. Alternatively, it may be provided on the dielectric layer 13b described above. As the capacitive touch sensor, a light-transmitting conductive film can be used as a wiring and an electrode, but it is preferable to use a metal mesh having a lower resistance and applicable to a large display device. In general, metal is a material having a high reflectance, but it can be darkened by performing an oxidation treatment or the like. Therefore, even when the second substrate 12 is provided on the first surface, reflection of external light can be suppressed.

入力装置25は外付け型であり、可視光に対して透光性を有する接着層26を介して第1の表示素子および第2の表示素子と重なる構成とする。入力装置25は、トランジスタ、第1の表示素子および第2の表示素子の製造工程とは別工程で作製することができるため、それぞれの要素の歩留りを向上させることができる。 The input device 25 is an external type, and is configured to overlap the first display element and the second display element with an adhesive layer 26 having a light-transmitting property with respect to visible light. Since the input device 25 can be manufactured in a process different from the manufacturing process of the transistor, the first display element, and the second display element, the yield of each element can be improved.

駆動回路30は、第1の表示素子および第2の表示素子に画像データを供給するソースドライバとしての機能を有するほか、入力装置25を制御する機能を有していてもよい。駆動回路30は、例えばシリコンウエハを用いて形成したICチップを実装して設けることができる。または、第1の基板11上に設けたトランジスタで駆動回路30を形成してもよい。 The drive circuit 30 may have a function of controlling the input device 25 in addition to a function as a source driver that supplies image data to the first display element and the second display element. The drive circuit 30 can be provided by mounting an IC chip formed using, for example, a silicon wafer. Alternatively, the driver circuit 30 may be formed using a transistor provided over the first substrate 11.

なお、図1(A)、(B)および図3では、駆動回路30として、ベアチップをCOGで実装する形態を図示しているが、TCPまたはCOF(Chip on Film)を用いて設けてもよい。 1A, 1 </ b> B, and 3, a form in which a bare chip is mounted by COG is illustrated as the drive circuit 30, but it may be provided by using TCP or COF (Chip on Film). .

駆動回路30はFPC31を介して画像データを供給する回路等と電気的に接続される。また、入力装置25はFPC32を介して駆動回路30と電気的に接続される。FPC31、32は、配線が形成された可撓性を有する基板であり、例えば、ポリイミドフィルムと銅配線などを貼り合わせて形成することができる。 The drive circuit 30 is electrically connected to a circuit for supplying image data via the FPC 31. Further, the input device 25 is electrically connected to the drive circuit 30 via the FPC 32. The FPCs 31 and 32 are flexible substrates on which wirings are formed. For example, the FPCs 31 and 32 can be formed by bonding a polyimide film and a copper wiring.

図4(A)乃至(D)は、駆動回路30、FPC31およびFPC32の電気的な接続を説明する図である。 4A to 4D are diagrams for explaining electrical connection of the driving circuit 30, the FPC 31, and the FPC 32. FIG.

図4(A)は、駆動回路30が、第1の表示素子および第2の表示素子に画像データを供給するソースドライバとしての機能および入力装置25を制御する機能を有する場合の例である。このとき、駆動回路30は、配線33aを介してFPC31と電気的に接続することができる。また、駆動回路30は、配線33bを介してFPC32と電気的に接続することができる。 FIG. 4A shows an example in which the drive circuit 30 has a function as a source driver for supplying image data to the first display element and the second display element and a function for controlling the input device 25. At this time, the drive circuit 30 can be electrically connected to the FPC 31 through the wiring 33a. Further, the drive circuit 30 can be electrically connected to the FPC 32 through the wiring 33b.

図4(B)は、駆動回路30が二つに分割された場合の例である。ここで、駆動回路30aは、第1の表示素子および第2の表示素子に画像データを供給するソースドライバとしての機能を有する。また、駆動回路30bは入力装置25を制御する機能を有する。このとき、駆動回路30aは、配線33aを介して、FPC31と電気的に接続することができる。また、駆動回路30bは、配線33bを介して、FPC32と電気的に接続することができる。 FIG. 4B shows an example in which the drive circuit 30 is divided into two. Here, the driving circuit 30a has a function as a source driver that supplies image data to the first display element and the second display element. The drive circuit 30b has a function of controlling the input device 25. At this time, the drive circuit 30a can be electrically connected to the FPC 31 through the wiring 33a. In addition, the drive circuit 30b can be electrically connected to the FPC 32 through the wiring 33b.

なお、図4(C)に示すように、駆動回路30aおよび駆動回路30bは、配線33cを介して電気的に接続されていてもよい。また、図4(D)に示すように、FPC31およびFPC32は、配線33dを介して電気的に接続されていてもよい。このような構成とすることで、電源電圧や信号を供給するための配線を削減することができる。 Note that as illustrated in FIG. 4C, the driver circuit 30a and the driver circuit 30b may be electrically connected through a wiring 33c. As shown in FIG. 4D, the FPC 31 and the FPC 32 may be electrically connected through a wiring 33d. With such a configuration, wiring for supplying a power supply voltage and a signal can be reduced.

FET層21aに設けられるトランジスタには、金属酸化物をチャネル領域に有するトランジスタ(以下、OSトランジスタ)を用いることが好ましい。OSトランジスタは極めてオフ電流が小さく、画像データとして書き込んだ電位を長時間保持することが可能となる。したがって、複数のフレーム期間において、新たに画像データを書き込むことなく画像表示が維持できる、所謂アイドリングストップ駆動が可能となる。 As the transistor provided in the FET layer 21a, a transistor having a metal oxide in a channel region (hereinafter referred to as an OS transistor) is preferably used. The OS transistor has an extremely small off-state current and can hold a potential written as image data for a long time. Therefore, so-called idling stop driving is possible in which image display can be maintained without writing new image data in a plurality of frame periods.

アイドリングストップ駆動では、画素に書き込んだ画像データを2フレーム以上に亘り保持することができる。これにより、画像データの書き換え頻度を少なくすることができるため、消費電力を低減することができる。 In the idling stop driving, the image data written in the pixel can be held for two frames or more. As a result, the frequency of rewriting image data can be reduced, so that power consumption can be reduced.

第1の表示素子として用いることのできる反射型の液晶素子は、バックライトを必要としないため、画素部の消費電力は回路動作の消費電力と等しくなる。したがって、第1の表示素子を有する画素をアイドリングストップ駆動することが特に好ましく、画素部の消費電力は書き換え頻度に比例して低減することができる。 Since the reflective liquid crystal element that can be used as the first display element does not require a backlight, the power consumption of the pixel portion is equal to the power consumption of the circuit operation. Therefore, it is particularly preferable to idle-stop drive the pixel having the first display element, and the power consumption of the pixel portion can be reduced in proportion to the rewrite frequency.

上述したアイドリングストップ駆動の一例について、図5(A)乃至(C)を用いて説明する。 An example of the idling stop driving described above will be described with reference to FIGS.

図5(A)は、液晶素子35および画素回路36で構成される画素の回路図を図示している。図5(A)では、信号線SLおよびゲート線GLに接続されたトランジスタM1、容量素子CsLCおよび液晶素子LCを図示している。 FIG. 5A illustrates a circuit diagram of a pixel including the liquid crystal element 35 and the pixel circuit 36. FIG. 5A illustrates the transistor M1, the capacitor Cs LC, and the liquid crystal element LC connected to the signal line SL and the gate line GL.

図5(B)は、アイドリングストップ駆動ではない通常駆動モードにおいて、信号線SLおよびゲート線GLにそれぞれ与える信号の波形を示すタイミングチャートである。通常駆動モードでは、通常のフレーム周波数(例えば60Hz)で動作させることができる。 FIG. 5B is a timing chart showing waveforms of signals supplied to the signal line SL and the gate line GL in the normal driving mode that is not idling stop driving. In the normal drive mode, it can be operated at a normal frame frequency (for example, 60 Hz).

当該フレーム周波数における連続するフレームの各期間をT、T、Tとしたとき、各フレーム期間でゲート線に走査信号を与え、信号線のデータDを画素に書き込む動作を行う。この動作は、T、T、Tで同じデータDを書き込む場合であっても、異なるデータを書き込む場合であっても同じである。 When each period of successive frames at the frame frequency is T 1 , T 2 , and T 3 , a scanning signal is given to the gate line in each frame period, and an operation of writing the signal line data D 1 to the pixel is performed. This operation is the same regardless of whether the same data D 1 is written at T 1 , T 2 , T 3 or different data is written.

図5(C)は、アイドリングストップ駆動において、信号線SLおよびゲート線GLにそれぞれ与える信号の波形を示すタイミングチャートである。アイドリングストップ駆動では、低速のフレーム周波数(例えば1Hz)で動作させることができる。 FIG. 5C is a timing chart showing waveforms of signals given to the signal line SL and the gate line GL in idling stop driving. In idling stop driving, it can be operated at a low frame frequency (for example, 1 Hz).

図5(C)では、当該フレーム周波数におけるフレーム期間をT、その中でデータを書き込む期間をT、データを保持する期間をTRETで表している。アイドリングストップ駆動は、期間Tでゲート線に走査信号を与え、信号線のデータDを画素に書き込み、期間TRETでゲート線をローレベルの電圧に固定し、トランジスタM1を非導通状態として一旦書き込んだデータDを画素に保持させる動作を行う。 In FIG. 5C, a frame period at the frame frequency is represented by T 1 , a period for writing data therein is represented by T W , and a period for retaining data is represented by T RET . Idling stop driving gives the scanning signal to the gate lines in a period T W, write data D 1 of the signal line to the pixel, fix the gate line to the low level voltage at time T RET, the transistor M1 as a non-conductive state It performs an operation of holding temporarily the data D 1 written to the pixel.

ここで、トランジスタM1としてOSトランジスタを用いることで、その低いオフ電流によってデータDを長時間保持することが可能となる。また、図5(A)乃至(C)では液晶素子LCを用いた例を示したが、有機EL素子などの発光素子を用いても、同様にアイドリングストップ駆動は可能である。 Here, by using the OS transistor as the transistor M1, it is possible for a long time holding the data D 1 by the lower off-current. 5A to 5C show examples using the liquid crystal element LC, but idling stop driving can be similarly performed using a light emitting element such as an organic EL element.

なお、図5(A)に示す回路図において、液晶素子LCはデータDのリークパスとなる。したがって、適切にアイドリングストップ駆動を行うには、液晶素子LCの比抵抗を1.0×1014Ω・cm以上とすることが好ましい。 Note that in the circuit diagram shown in FIG. 5 (A), the liquid crystal element LC is the leak path of the data D 1. Therefore, in order to appropriately perform idling stop driving, the specific resistance of the liquid crystal element LC is preferably set to 1.0 × 10 14 Ω · cm or more.

ここで、液晶層の誘電率の異方性について、図28を用いて説明を行う。 Here, the anisotropy of the dielectric constant of the liquid crystal layer will be described with reference to FIG.

まず、液晶層に用いる材料として、誘電率の異方性が異なる2つの材料を用いる場合の表示装置の焼き付きについて説明する。 First, image sticking of the display device in the case where two materials having different dielectric anisotropies are used as the material for the liquid crystal layer will be described.

1つ目の表示装置としては、液晶層に誘電率の異方性が3.85である液晶材料(Material 1)を用い、2つ目の表示装置としては、液晶層に誘電率の異方性が2.2である液晶材料(Material 2)を用いる。 The first display device uses a liquid crystal material (Material 1) having a dielectric anisotropy of 3.85 for the liquid crystal layer, and the second display device has an anisotropic dielectric constant for the liquid crystal layer. A liquid crystal material (Material 2) having a property of 2.2 is used.

なお、表示装置の焼き付きの評価方法としては、連続して中間調を表示(Half Tone→Half Tone)した際の階調に対する白表示後の中間調表示(White→Half Tone)と、連続して中間調を表示した際の階調に対する黒表示後の中間調表示(Black→Half Tone)と、の階調のずれを測定する。図28に、白黒表示後の階調変化の結果を示す。なお、図28において、縦軸が中間階調(グレイレベル)変化を、横軸が中間調の書き込みからの時間を、それぞれ表す。 In addition, as an evaluation method of burn-in of the display device, a halftone display (White → Half Tone) after white display with respect to a gradation when a halftone is continuously displayed (Half Tone → Half Tone), The gradation deviation between the halftone display after the black display (Black → Half Tone) with respect to the gradation when the halftone is displayed is measured. FIG. 28 shows the result of gradation change after monochrome display. In FIG. 28, the vertical axis represents a change in halftone (gray level), and the horizontal axis represents a time from halftone writing.

図28に示す結果より、誘電率の異方性が3.85である液晶材料(Material 1)ではWhite→Half Toneと、Black→Half Toneとで、7.2階調のずれがあることがわかる。一方で、誘電率の異方性が2.2である液晶材料(Material 2)ではWhite→Half Toneと、Black→Half Toneとで、1.4階調のずれであることがわかる。なお、図28において、誘電率の異方性が2.2である液晶材料(Material 2)の連続して中間調を表示(Half Tone→Half Tone)した際のデータは、白表示後の中間調表示(White→Half Tone)のデータと概ね重なって表示されている。 From the results shown in FIG. 28, the liquid crystal material having a dielectric anisotropy of 3.85 (Material 1) has a deviation of 7.2 tones between White → Half Tone and Black → Half Tone. Recognize. On the other hand, in the liquid crystal material (Material 2) having an anisotropy of dielectric constant of 2.2, it is understood that there is a shift of 1.4 gradations between White → Half Tone and Black → Half Tone. In FIG. 28, data when a halftone is continuously displayed (Half Tone → Half Tone) of a liquid crystal material (Material 2) having an anisotropy of dielectric constant of 2.2 is an intermediate after white display. The data is displayed almost overlapping with the data of the key display (White → Half Tone).

図28に示す結果より、液晶層に誘電率の異方性が低い材料を用いることで階調のずれを抑制できることがわかる。 From the results shown in FIG. 28, it can be seen that the use of a material with low dielectric constant anisotropy for the liquid crystal layer can suppress gradation shift.

なお、同一静止画像における階調値のずれとして許容できる範囲とは、例えば、256段階の透過率を制御して画像を表示する場合、0階調以上3階調以下のずれをいう。同一静止画像における階調値のずれとして0階調以上3階調以下の階調値のずれであれば、視認者がフリッカーを知覚しづらいものとなる。また、別の例としては、1024段階と透過率を制御して画像を表示する場合、0階調以上12階調以下のずれをいう。すなわち、同一静止画像における階調値のずれとして許容できる範囲は、表示する最大階調数の1%以上1.2%以下が好適である。 Note that the allowable range of the gradation value deviation in the same still image means, for example, a deviation of 0 gradation or more and 3 gradations or less when an image is displayed by controlling the transmittance in 256 steps. If the gradation value shift in the same still image is a gradation value shift between 0 gradation and 3 gradations, it is difficult for the viewer to perceive flicker. As another example, when an image is displayed by controlling the transmittance in 1024 steps, it means a deviation of 0 to 12 gradations. That is, it is preferable that the allowable range of the gradation value shift in the same still image is 1% or more and 1.2% or less of the maximum number of gradations to be displayed.

次に、液晶層の双極子モーメントについて、図29を用いて説明を行う。 Next, the dipole moment of the liquid crystal layer will be described with reference to FIG.

図29に示すグラフは、双極子モーメントを0デバイ以上3デバイ以下とする分子を有する液晶層の一例として、分子の双極子モーメントと比抵抗の関係を示している。 The graph shown in FIG. 29 shows the relationship between the dipole moment of a molecule and the specific resistance as an example of a liquid crystal layer having molecules having a dipole moment of 0 to 3 debye.

図29に示すグラフの縦軸は、分子の双極子モーメント(Dipole moment)を示すものである。図29の値の測定にあたり、液晶層は母体液晶と、それに添加する添加材料を混合して構成する。双極子モーメントは添加材料の分子の双極子モーメントである。図29に示す横軸は液晶層、すなわち母体液晶と、添加材料との、混合物の比抵抗(Resistivity)を示すものである。母体液晶と、添加材料との混合比は、混合材料全体に対して添加材料が20重量%となるように混合する。以下、母体液晶と、添加材料の混合物を「混合液晶」と表す。図29の各点は、母体液晶に添加する添加材料の種類を変え、添加材料の種類ごとに添加材料の分子の双極子モーメントと、添加材料を添加した各混合液晶の比抵抗の関係を示したものである。 The vertical axis | shaft of the graph shown in FIG. 29 shows the dipole moment of a molecule | numerator (Dipole moment). In the measurement of the values in FIG. 29, the liquid crystal layer is formed by mixing the base liquid crystal and an additive material added thereto. The dipole moment is the dipole moment of the additive material molecule. The horizontal axis shown in FIG. 29 represents the specific resistance of the liquid crystal layer, that is, the base liquid crystal and the additive material. The mixing ratio of the base liquid crystal and the additive material is mixed so that the additive material is 20% by weight with respect to the entire mixed material. Hereinafter, a mixture of the base liquid crystal and the additive material is referred to as “mixed liquid crystal”. Each point of FIG. 29 shows the relationship between the dipole moment of the molecule of the additive material and the specific resistance of each mixed liquid crystal to which the additive material is added for each type of additive material by changing the type of additive material added to the base liquid crystal. It is a thing.

図29では、添加材料の分子の双極子モーメントの値の減少に伴い、混合液晶の比抵抗値が増加する。別言すると、添加材料の双極子モーメントが大きいと比抵抗が減少する。 In FIG. 29, the specific resistance value of the mixed liquid crystal increases as the value of the dipole moment of the molecule of the additive material decreases. In other words, when the dipole moment of the additive material is large, the specific resistance decreases.

図29より、添加材料の分子の双極子モーメントが3デバイ以下の混合液晶は比抵抗値が1.0×1014Ω・cm以上である。添加材料の分子の双極子モーメントが小さければ比抵抗値が大きくなる。例えば、分子構造が、分子の中心に対して対称である場合は電荷分布に偏りがないので双極子モーメントが0になる。このため、本発明の一態様の表示装置として、添加材料の分子の永久双極子モーメントは0デバイ以上、3デバイ以下であることが好ましく、さらに比抵抗が1.0×1014Ω・cm以上とすると好ましいといえる。 From FIG. 29, the mixed liquid crystal having a dipole moment of molecules of the additive material of 3 debyes or less has a specific resistance value of 1.0 × 10 14 Ω · cm or more. If the dipole moment of the molecule of the additive material is small, the specific resistance value becomes large. For example, when the molecular structure is symmetric with respect to the center of the molecule, the charge distribution is not biased, so the dipole moment becomes zero. Therefore, as a display device of one embodiment of the present invention, the permanent dipole moment of the additive material molecule is preferably 0 Debye or more and 3 Debye or less, and the specific resistance is 1.0 × 10 14 Ω · cm or more. This is preferable.

上述したトランジスタに用いる金属酸化物としては、例えば、後述するCAC−OS(Cloud−Aligned Composite−Oxide Semiconductor)などを用いることができる。 As a metal oxide used for the above-described transistor, for example, a later-described CAC-OS (Cloud-Aligned Composite-Oxide Semiconductor) can be used.

特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減することができる。 In particular, an oxide semiconductor having a larger band gap than silicon is preferably used. When a semiconductor material having a wider band gap and lower carrier density than silicon is used, current in an off state of the transistor can be reduced.

また、その低いオフ電流により、トランジスタを介して容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを画素に適用することで、各表示領域に表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された電子機器を実現できる。 In addition, due to the low off-state current, the charge accumulated in the capacitor through the transistor can be held for a long time. By applying such a transistor to a pixel, the driving circuit can be stopped while maintaining the gradation of an image displayed in each display region. As a result, an electronic device with extremely low power consumption can be realized.

また、上述した画素や、当該画素を駆動する回路に用いられるトランジスタなどの半導体装置には、多結晶半導体を用いてもよい。例えば、多結晶シリコンなどを用いることが好ましい。多結晶シリコンは単結晶シリコンに比べて低温で形成でき、かつアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。このような多結晶半導体を画素に適用することで画素の開口率を向上させることができる。また極めて多くの画素を有する場合であっても、ゲート駆動回路とソース駆動回路を画素と同一基板上に形成することが可能となり、電子機器を構成する部品数を低減することができる。 In addition, a polycrystalline semiconductor may be used for the above-described pixel or a semiconductor device such as a transistor used in a circuit for driving the pixel. For example, it is preferable to use polycrystalline silicon. Polycrystalline silicon can be formed at a lower temperature than single crystal silicon, and has higher field effect mobility and higher reliability than amorphous silicon. By applying such a polycrystalline semiconductor to a pixel, the aperture ratio of the pixel can be improved. In addition, even when a large number of pixels are included, the gate driver circuit and the source driver circuit can be formed over the same substrate as the pixel, and the number of components included in the electronic device can be reduced.

以上の構成を用いることで、外光の強弱の環境によらず、視認性の高い表示が行える表示装置を提供することができる。特に、当該表示装置は、強光下でも視認性が良好であり、低消費電力で動作させることができる利点を有する。 By using the above structure, a display device that can perform display with high visibility can be provided regardless of the environment of external light. In particular, the display device has an advantage that visibility is good even under strong light and the device can be operated with low power consumption.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in appropriate combination with at least part of the other embodiments described in this specification.

(実施の形態2)
本実施の形態では、本発明の一態様の表示装置、および表示装置の駆動方法について説明する。
本発明の一態様の表示装置は、可視光を反射する第1の表示素子が設けられた画素と、可視光を発する第2の表示素子が設けられた画素を有することができる。
(Embodiment 2)
In this embodiment, a display device of one embodiment of the present invention and a method for driving the display device will be described.
The display device of one embodiment of the present invention can include a pixel provided with a first display element that reflects visible light and a pixel provided with a second display element that emits visible light.

表示装置は、第1の表示素子が反射する第1の光と、第2の表示素子が透過する第2の光のうち、いずれか一方、または両方により、画像を表示する機能を有する。または、表示装置は、第1の表示素子が反射する第1の光の光量と、第2の表示素子が発する第2の光の光量と、をそれぞれ制御することにより、階調を表現する機能を有する。 The display device has a function of displaying an image using one or both of first light reflected by the first display element and second light transmitted by the second display element. Alternatively, the display device functions to express gradation by controlling the amount of first light reflected by the first display element and the amount of second light emitted by the second display element, respectively. Have

また、表示装置は、第1の表示素子の反射光の光量を制御することにより階調を表現する第1の画素と、第2の表示素子の透過光の光量を制御することにより階調を表現する第2の画素を有する構成とすることが好ましい。第1の画素および第2の画素は、例えばそれぞれマトリクス状に複数配置され、表示部を構成する。 In addition, the display device controls the first pixel that expresses gradation by controlling the amount of reflected light from the first display element, and the gradation by controlling the amount of transmitted light from the second display element. A structure including the second pixel to be expressed is preferable. A plurality of first pixels and second pixels are arranged in a matrix, for example, and constitute a display unit.

また、第1の画素と第2の画素は、同数且つ同ピッチで、表示領域内に配置されていることが好ましい。このとき、隣接する第1の画素と第2の画素を合わせて、画素ユニットと呼ぶことができる。これにより、後述するように複数の第1の画素のみで表示された画像と、複数の第2の画素のみで表示された画像、ならびに複数の第1の画素および複数の第2の画素の両方で表示された画像のそれぞれは、同じ表示領域に表示することができる。 In addition, it is preferable that the first pixels and the second pixels are arranged in the display area with the same number and the same pitch. At this time, the adjacent first pixel and second pixel can be collectively referred to as a pixel unit. Thereby, as will be described later, an image displayed with only the plurality of first pixels, an image displayed with only the plurality of second pixels, and both the plurality of first pixels and the plurality of second pixels. Each of the images displayed in can be displayed in the same display area.

第1の画素が有する第1の表示素子には、外光を反射して表示する素子を用いることができる。このような素子は、光源を持たないため、表示の際の消費電力を極めて小さくすることが可能となる。 As the first display element included in the first pixel, an element that reflects external light for display can be used. Since such an element does not have a light source, power consumption during display can be extremely reduced.

第1の表示素子には、代表的には反射型の液晶素子を用いることができる。または、第1の表示素子として、シャッター方式のMEMS(Micro Electro Mechanical System)素子、光干渉方式のMEMS素子の他、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体(登録商標)方式等を適用した素子などを用いることができる。 As the first display element, a reflective liquid crystal element can be typically used. Alternatively, as a first display element, in addition to a shutter-type MEMS (Micro Electro Mechanical System) element, an optical interference-type MEMS element, a microcapsule type, an electrophoretic method, an electrowetting method, and an electronic powder fluid (registered trademark) An element to which a method or the like is applied can be used.

第2の画素が有する第2の表示素子は光源からの光を透過することで表示する素子を用いることができる。第2の画素が有する表示素子としては、透過光の光量を制御する透過型の液晶素子を用いることができる。光源としては、例えばバックライトを用いることができる。 As the second display element included in the second pixel, an element which displays light by transmitting light from a light source can be used. As the display element included in the second pixel, a transmissive liquid crystal element that controls the amount of transmitted light can be used. As the light source, for example, a backlight can be used.

第1の画素は、例えば白色(W)を呈する副画素、または例えば赤色(R)、緑色(G)、青色(B)の3色の光をそれぞれ呈する副画素を有する構成とすることができる。また、第2の画素も同様に、例えば白色(W)を呈する副画素、または例えば赤色(R)、緑色(G)、青色(B)の3色の光をそれぞれ呈する副画素を有する構成とすることができる。なお、第1の画素および第2の画素がそれぞれ有する副画素は、4色以上であってもよい。副画素の種類が多いほど、消費電力を低減することが可能で、また色再現性を高めることができる。 The first pixel can include a sub-pixel that exhibits, for example, white (W), or a sub-pixel that exhibits three colors of light, for example, red (R), green (G), and blue (B). . Similarly, the second pixel has a sub-pixel that exhibits, for example, white (W), or a sub-pixel that exhibits light of three colors, for example, red (R), green (G), and blue (B). can do. Note that the subpixels included in each of the first pixel and the second pixel may have four or more colors. As the number of subpixels increases, power consumption can be reduced and color reproducibility can be improved.

本発明の一態様は、第1の画素で画像を表示する第1のモード、第2の画素で画像を表示する第2のモード、ならびに第1の画素および第2の画素で画像を表示する第3のモードを切り替えることができる。 According to one embodiment of the present invention, a first mode in which an image is displayed with a first pixel, a second mode in which an image is displayed with a second pixel, and an image is displayed with the first pixel and the second pixel. The third mode can be switched.

第1のモードは、第1の表示素子による反射光を用いて画像を表示するモードである。第1のモードは光源が不要であるため、極めて低消費電力な駆動モードである。例えば、外光の照度が十分高く、且つ外光が白色光またはその近傍の光である場合に有効である。第1のモードは、例えば本や書類などの文字情報を表示することに適した表示モードである。また、反射光を用いるため、目に優しい表示を行うことができ、目が疲れにくいという効果を奏する。なお、第1のモードを、反射した光を用いて表示を行うため、反射型の表示モード(Reflection mode)と呼称してもよい。 The first mode is a mode in which an image is displayed using reflected light from the first display element. The first mode is a driving mode with extremely low power consumption because no light source is required. For example, it is effective when the illuminance of outside light is sufficiently high and the outside light is white light or light in the vicinity thereof. The first mode is a display mode suitable for displaying character information such as books and documents. In addition, since the reflected light is used, it is possible to perform display that is kind to the eyes, and the effect that the eyes are less tired is achieved. Note that the first mode may be referred to as a reflection type display mode because it displays using reflected light.

第2のモードは、第2の表示素子による透過光を利用して画像を表示するモードである。そのため、外光の照度や色度によらず、極めて鮮やかな(コントラストが高く、且つ色再現性の高い)表示を行うことができる。例えば、夜間や暗い室内など、外光の照度が極めて小さい場合などに有効である。また外光が暗い場合、明るい表示を行うと使用者が眩しく感じてしまう場合がある。これを防ぐために、第2のモードでは輝度を抑えた表示を行うことが好ましい。またこれにより、眩しさを抑えることに加え、消費電力も低減することができる。第2のモードは、鮮やかな画像や滑らかな動画などを表示することに適したモードである。なお、第2のモードを、透過した光を用いて表示を行うため、透過型の表示モード(Transmission mode)と呼称してもよい。 The second mode is a mode in which an image is displayed using light transmitted by the second display element. Therefore, an extremely vivid display (high contrast and high color reproducibility) can be performed regardless of the illuminance and chromaticity of external light. For example, it is effective when the illuminance of outside light is extremely small, such as at night or in a dark room. Further, when the outside light is dark, the user may feel dazzled when performing bright display. In order to prevent this, it is preferable to perform display with reduced luminance in the second mode. Thereby, in addition to suppressing glare, power consumption can also be reduced. The second mode is a mode suitable for displaying a vivid image or a smooth moving image. Note that the second mode may be referred to as a transmissive display mode (transmission mode) because display is performed using transmitted light.

第3のモードでは、第1の表示素子による反射光と、第2の表示素子による透過光の両方を利用して表示を行うモードである。具体的には、第1の画素が呈する光と、第1の画素と隣接する第2の画素が呈する光を混色させることにより、1つの色を表現するように駆動する。第1のモードよりも鮮やかな表示をしつつ、第2のモードよりも消費電力を抑えることができる。例えば、室内照明下や、朝方や夕方の時間帯など、外光の照度が比較的低い場合や、外光の色度が白色ではない場合などに有効である。 The third mode is a mode in which display is performed using both reflected light from the first display element and transmitted light from the second display element. Specifically, driving is performed so as to express one color by mixing light emitted by the first pixel and light emitted by the second pixel adjacent to the first pixel. While displaying more vividly than in the first mode, it is possible to suppress power consumption as compared with the second mode. For example, it is effective when the illuminance of outside light is relatively low, such as under room lighting or in the morning or evening hours, or when the chromaticity of outside light is not white.

なお、本明細書等において、第1の表示素子と、第2の表示素子とを組み合わせた表示、すなわち、第3のモードをハイブリッド表示モード(HB表示モード)と呼称することができる。または、第3のモードを、透過型の表示モードと、反射型の表示モードとを組み合わせた表示モード(TR−Hybrid mode)と呼称してもよい。また、ハイブリッド表示が可能なディスプレイをハイブリッドディスプレイと呼称することができる。 Note that in this specification and the like, display in which the first display element and the second display element are combined, that is, the third mode can be referred to as a hybrid display mode (HB display mode). Alternatively, the third mode may be referred to as a display mode (TR-Hybrid mode) in which a transmissive display mode and a reflective display mode are combined. A display capable of hybrid display can be referred to as a hybrid display.

ここで、ハイブリッド表示およびハイブリッドディスプレイの定義について説明する。 Here, the definition of hybrid display and hybrid display will be described.

ハイブリッド表示方法とは、同一画素または同一副画素において複数の光を表示し、文字または/および画像を表示する方法である。また、ハイブリッドディスプレイとは、表示部に含まれる同一画素または同一副画素において複数の光を表示し、文字または/および画像を表示する集合体である。 The hybrid display method is a method of displaying characters or / and images by displaying a plurality of lights in the same pixel or the same sub-pixel. The hybrid display is an aggregate that displays a plurality of lights and displays characters or / and images in the same pixel or the same sub-pixel included in the display unit.

ハイブリッド表示方法の一例としては、同一画素または同一副画素において、第1の光と、第2の光の表示タイミングを異ならせて表示する方法がある。このとき、同一画素または同一副画素において、同一色調(赤、緑、または青、もしくはシアン、マゼンタ、またはイエローのいずれかの一)の第1の光及び第2の光を同時に表示し、表示部において文字または/および画像を表示させることができる。 As an example of the hybrid display method, there is a method of displaying the first light and the second light with different display timings in the same pixel or the same sub-pixel. At this time, the first light and the second light having the same color tone (red, green, or blue, or any one of cyan, magenta, or yellow) are simultaneously displayed and displayed in the same pixel or the same sub-pixel. Characters and / or images can be displayed in the part.

なお、ハイブリッド表示方法において、同一画素または同一副画素ではなく、隣接する画素または隣接する副画素において、複数の光を表示してもよい。また、第1の光および第2の光を同時に表示するとは、人の目の感覚でちらつきを感知しない程度に第1の光および第2の光を同じ期間表示することをいい、人の目の感覚でちらつきを感知しなければ、第1の光の表示期間と第2の光の表示期間がずれていてもよい。 Note that in the hybrid display method, a plurality of lights may be displayed not in the same pixel or the same subpixel but in an adjacent pixel or an adjacent subpixel. Displaying the first light and the second light at the same time refers to displaying the first light and the second light for the same period to the extent that the flicker is not sensed by human eyes. If the flicker is not sensed with the sense, the display period of the first light and the display period of the second light may be shifted.

また、ハイブリッドディスプレイは、同一の画素または同一の副画素において、複数の表示素子を有し、同じ期間に複数の表示素子それぞれが表示する集合体である。
また、ハイブリッドディスプレイは、同一の画素または同一の副画素において、複数の表示素子と、表示素子を駆動する能動素子とを有する。能動素子として、スイッチ、トランジスタ、薄膜トランジスタ等がある。複数の表示素子それぞれに能動素子が接続されているため、複数の表示素子それぞれの表示を個別に制御することができる。
The hybrid display is an aggregate that includes a plurality of display elements in the same pixel or the same sub-pixel, and each of the plurality of display elements displays in the same period.
The hybrid display includes a plurality of display elements and active elements that drive the display elements in the same pixel or the same sub-pixel. Examples of active elements include switches, transistors, and thin film transistors. Since the active element is connected to each of the plurality of display elements, the display of each of the plurality of display elements can be individually controlled.

表示装置の構成として、第1の画素および第2の画素を有する表示パネルと、制御部と、を有する構成とすることができる。制御部は、外部から入力される画像情報に基づき、第1の画素に出力する第1の階調値、および第2の画素に出力する第2の階調値を生成し、出力する。ここで画像情報は、各画素ユニットに対応する階調値を含む情報であり、例えばビデオ信号などの映像信号が挙げられる。 As a structure of the display device, a structure having a display panel including a first pixel and a second pixel and a control unit can be employed. The control unit generates and outputs a first gradation value to be output to the first pixel and a second gradation value to be output to the second pixel based on image information input from the outside. Here, the image information is information including gradation values corresponding to each pixel unit, and examples thereof include video signals such as video signals.

なお、制御部は、外光の照度等に基づいて、上述した表示モードを選択する機能を有していてもよい。 Note that the control unit may have a function of selecting the display mode described above based on the illuminance of external light or the like.

また、第1の画素は、第1の表示素子と電気的に接続される第1のトランジスタを有し、第2の画素は、第2の表示素子と電気的に接続される第2のトランジスタを有することが好ましい。 The first pixel includes a first transistor electrically connected to the first display element, and the second pixel is a second transistor electrically connected to the second display element. It is preferable to have.

このとき、第1のトランジスタと第2のトランジスタとは、それぞれ同一面上に形成されることが好ましい。このとき、第1の表示素子および第2の表示素子のいずれか一方は、絶縁層に設けられた開口を介して、第1のトランジスタまたは第2のトランジスタと電気的に接続されることが好ましい。これにより、第1のトランジスタと第2のトランジスタとを、同一の工程により作製することができるため、工程を簡略化できる。 At this time, it is preferable that the first transistor and the second transistor are formed on the same surface. At this time, any one of the first display element and the second display element is preferably electrically connected to the first transistor or the second transistor through an opening provided in the insulating layer. . Accordingly, since the first transistor and the second transistor can be manufactured in the same process, the process can be simplified.

また、一対の基板間に第1の表示素子と、第2の表示素子と、各トランジスタとを挟持した構成とすることで、厚さが薄く、軽量な表示装置を実現できる。 In addition, by adopting a structure in which the first display element, the second display element, and each transistor are sandwiched between a pair of substrates, a thin and lightweight display device can be realized.

また、透過光を利用した第2の表示素子として、バックライトと、透過型の表示素子とを組み合わせた構成とすることができる。このとき、バックライトとして白色光を呈する光源を用い、第2の表示素子が着色層(カラーフィルタ)を有する構成とすることで、カラー表示可能な構成とすることができる。 The second display element using transmitted light can have a structure in which a backlight and a transmissive display element are combined. At this time, by using a light source that emits white light as a backlight and the second display element has a colored layer (color filter), a structure capable of color display can be obtained.

また、第2の表示素子は、時間階調法(フィールドシーケンシャル法ともいう)によりカラー表示を行う構成としてもよい。このとき、バックライトとして赤色(R)、緑色(G)、青色(B)の光を、それぞれ時間的に分散させて、繰り返し発光可能な光源を用いることができる。すなわち、第2の表示素子と、バックライトとを連動させることで、時間階調法によりカラー表示を行うことができる。 The second display element may have a structure for performing color display by a time gray scale method (also referred to as a field sequential method). At this time, a red (R), green (G), and blue (B) light can be dispersed as a backlight and a light source capable of repeatedly emitting light can be used. That is, color display can be performed by the time gray scale method by interlocking the second display element and the backlight.

このとき、輝度の変化がフリッカ(ちらつき)として知覚されることを防ぐため、バックライトの光の色を変化させる周期(駆動周波数、サブフレーム周波数ともいう)を高めることが好ましい。例えば、駆動周波数を30Hz以上720Hz以下、好ましくは60Hz以上360Hz以下、より好ましくは、60Hz以上240Hz以下、代表的には180Hzとすることができる。 At this time, in order to prevent a change in luminance from being perceived as flicker (flicker), it is preferable to increase a cycle (also referred to as a drive frequency or a subframe frequency) for changing the color of light of the backlight. For example, the driving frequency can be 30 Hz to 720 Hz, preferably 60 Hz to 360 Hz, more preferably 60 Hz to 240 Hz, typically 180 Hz.

以下では、本発明の一態様のより具体的な例について、図面を参照して説明する。 Hereinafter, more specific examples of one embodiment of the present invention will be described with reference to the drawings.

[表示装置の構成例]
図6は、本発明の一態様の表示装置が有する画素アレイ40を説明する図である。画素アレイ40は、マトリクス状に配置された複数の画素ユニット45を有する。画素ユニット45は、画素46と、画素47を有する。
[Configuration example of display device]
FIG. 6 illustrates a pixel array 40 included in the display device of one embodiment of the present invention. The pixel array 40 has a plurality of pixel units 45 arranged in a matrix. The pixel unit 45 includes a pixel 46 and a pixel 47.

図7(A)では、第1の画素46が白色(W)に対応する表示素子を有し、第2の画素47が赤色(R)、緑色(G)、青色(B)の3色に対応する表示素子を有する場合の例を示している。 In FIG. 7A, the first pixel 46 has a display element corresponding to white (W), and the second pixel 47 has three colors of red (R), green (G), and blue (B). An example in the case of having a corresponding display element is shown.

第1の画素46は、白色(W)に対応する表示素子46Wを有する。表示素子46Wは、外光の反射を利用した第1の表示素子である。 The first pixel 46 includes a display element 46W corresponding to white (W). The display element 46W is a first display element that utilizes reflection of external light.

第2の画素47は、赤色(R)に対応する表示素子32R、緑色(G)に対応する表示素子32G、青色(B)に対応する表示素子32Bを有する。表示素子32R、32G、32Bはそれぞれ、光源の光を透過する第2の表示素子である。 The second pixel 47 includes a display element 32R corresponding to red (R), a display element 32G corresponding to green (G), and a display element 32B corresponding to blue (B). Each of the display elements 32R, 32G, and 32B is a second display element that transmits light from the light source.

[画素ユニットの構成例]
図6(B)は、画素ユニット45の構成例を示す模式図である。
[Configuration example of pixel unit]
FIG. 6B is a schematic diagram illustrating a configuration example of the pixel unit 45.

第1の画素46は、表示素子46Wを有する。表示素子46Wは、外光を反射して表示する素子である。表示素子46Wは外光を反射し、白色の光Wrを表示面側に射出する。 The first pixel 46 includes a display element 46W. The display element 46W is an element that reflects and displays external light. The display element 46W reflects external light and emits white light Wr to the display surface side.

第2の画素47は、表示素子47R、表示素子47Gおよび表示素子47Bを有する。表示素子47R、47G、47Bは、それぞれ可視光を透過する素子である。表示素子47Rは赤色の光Rtを、表示面側に射出する。表示素子47G、表示素子47Bも同様に、それぞれ緑色の光Gtまたは青色の光Btを、表示面側に射出する。 The second pixel 47 includes a display element 47R, a display element 47G, and a display element 47B. The display elements 47R, 47G, and 47B are elements that transmit visible light. The display element 47R emits red light Rt to the display surface side. Similarly, the display element 47G and the display element 47B respectively emit green light Gt or blue light Bt to the display surface side.

続いて、図7(A)乃至(C)を用いて、画素ユニット45による表示モードについて説明する。 Subsequently, a display mode by the pixel unit 45 will be described with reference to FIGS.

〔第1のモード〕
図7(A)は、第1の画素46を駆動させることにより、反射光のみを用いて表示を行うモード(第1のモード)に対応する。画素ユニット45は、例えば外光の照度が十分に高い場合などでは、第2の画素47を駆動させずに、第1の画素46からの光のみを用いることにより、反射光である光55rを表示面側に射出することができる。これにより、極めて低消費電力な駆動を行うことができる。また、目に優しい表示を行うことができる。
[First mode]
FIG. 7A corresponds to a mode (first mode) in which display is performed using only reflected light by driving the first pixel 46. For example, when the illuminance of outside light is sufficiently high, the pixel unit 45 does not drive the second pixel 47 and uses only the light from the first pixel 46, so that the light 55r that is reflected light is emitted. It can be emitted to the display surface side. Thereby, driving with extremely low power consumption can be performed. In addition, display that is kind to the eyes can be performed.

〔第2のモード〕
図7(B)は、第2の画素47を駆動させることにより、透過光のみを用いて表示を行うモード(第2のモード)に対応する。画素ユニット45は、例えば外光の照度が極めて小さい場合などでは、第1の画素46を駆動させずに、第2の画素47からの光(光Rt、光Gt、および光Bt)のみを混色させることにより、所定の色の光55tを表示面側に射出することができる。これにより鮮やかな表示を行うことができる。また外光の照度が小さい場合に輝度を低くすることで、使用者が感じる眩しさを抑えると共に消費電力を低減できる。
[Second mode]
FIG. 7B corresponds to a mode (second mode) in which display is performed using only transmitted light by driving the second pixels 47. For example, when the illuminance of outside light is extremely small, the pixel unit 45 does not drive the first pixel 46 and mixes only the light from the second pixel 47 (light Rt, light Gt, and light Bt). By doing so, light 55t of a predetermined color can be emitted to the display surface side. Thereby, a vivid display can be performed. Further, by reducing the luminance when the illuminance of outside light is small, it is possible to suppress glare that the user feels and to reduce power consumption.

〔第3のモード〕
図7(C)は、第1の画素46と第2の画素47の両方を、同一期間内にそれぞれ駆動させることで表示を行うモード(第3のモード)に対応する。画素ユニット45は、光Wrと、光Rt、光Gt、および光Btの4つの光を混色させることにより、反射光と透過光とが混在した所定の色の光55trを表示面側に射出することができる。
[Third mode]
FIG. 7C corresponds to a mode (third mode) in which display is performed by driving both the first pixel 46 and the second pixel 47 within the same period. The pixel unit 45 emits light 55tr of a predetermined color in which reflected light and transmitted light are mixed to the display surface side by mixing the light Wr, the light Rt, the light Gt, and the light Bt. be able to.

[変形例]
上記では、第1の画素46が白色に対応した表示素子を有し、第2の画素47が赤色(R)、緑色(G)、青色(B)の3色に対応した表示素子を有する例を示したが、これに限られない。以下では、上記とは異なる構成例を示す。
[Modification]
In the above example, the first pixel 46 has a display element corresponding to white, and the second pixel 47 has a display element corresponding to three colors of red (R), green (G), and blue (B). However, the present invention is not limited to this. Below, the example of a structure different from the above is shown.

図8(A)、(B)には、第1の画素46が、赤色(R)、緑色(G)、青色(B)の3色に対応した表示素子を有する場合の例を示している。 FIGS. 8A and 8B show an example in which the first pixel 46 has display elements corresponding to three colors of red (R), green (G), and blue (B). .

第1の画素46は、表示素子46R、表示素子46G、表示素子46Bを有する。表示素子46R、31G、31Bは、それぞれ外光を反射して表示する素子である。表示素子46Rは、外光を反射し、赤色の光Rrを表示面側に射出する。表示素子46G、表示素子46Bも同様に、それぞれ緑色の光Grまたは青色の光Brを、表示面側に射出する。 The first pixel 46 includes a display element 46R, a display element 46G, and a display element 46B. The display elements 46R, 31G, and 31B are elements that reflect and display external light. The display element 46R reflects external light and emits red light Rr to the display surface side. Similarly, the display element 46G and the display element 46B respectively emit green light Gr or blue light Br to the display surface side.

図8(B)は、第1の画素46と第2の画素47の両方を駆動させることで表示を行うモード(第3のモード)に対応する。画素ユニット45は、光Rr、光Gr、光Br、光Rt、光Gt、および光Btの6つの光を混色させることにより、反射光と透過光とが混在した所定の色の光35trを表示面側に射出することができる。 FIG. 8B corresponds to a mode in which display is performed by driving both the first pixel 46 and the second pixel 47 (third mode). The pixel unit 45 displays light 35tr of a predetermined color in which reflected light and transmitted light are mixed by mixing the six lights of light Rr, light Gr, light Br, light Rt, light Gt, and light Bt. Can be injected to the surface side.

このとき、光55trが所定の輝度および色度の光となるような、光Rr、光Gr、光Br、光Rt、光Gt、および光Btの6つの光それぞれの輝度の組み合わせは、複数存在する。そこで、同じ輝度および色度の光55trを実現する6つの光それぞれの輝度(階調)の組み合わせのうち、第1の画素46から射出される光Rr、光Grおよび光Brの輝度(階調)が最も大きくなる組み合わせを選択することが好ましい。これにより、色再現性を犠牲にすることなく、消費電力を低減することができる。 At this time, there are a plurality of combinations of the luminances of each of the six lights, light Rr, light Gr, light Br, light Rt, light Gt, and light Bt, so that the light 55tr becomes light of a predetermined luminance and chromaticity. To do. Therefore, the luminance (gradation) of the light Rr, the light Gr, and the light Br emitted from the first pixel 46 among the combinations of the luminances (gradations) of the six lights that realize the light 55tr having the same luminance and chromaticity. It is preferable to select a combination that yields the largest value. Thereby, power consumption can be reduced without sacrificing color reproducibility.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in appropriate combination with at least part of the other embodiments described in this specification.

(実施の形態3)
以下では、本発明の一態様の表示装置に用いることのできる表示パネルの例について説明する。以下で例示する表示パネルは、反射型の液晶素子と、透過型の液晶素子の両方を有し、透過モードと反射モードの両方の表示を行うことのできる、表示パネルである。
(Embodiment 3)
Examples of display panels that can be used for the display device of one embodiment of the present invention are described below. The display panel exemplified below is a display panel that includes both a reflective liquid crystal element and a transmissive liquid crystal element, and can display in both a transmissive mode and a reflective mode.

[構成例]
図9(A)は、表示装置800の構成の一例を示すブロック図である。表示装置800は、表示部801にマトリクス状に配列した複数の画素850を有する。また表示装置800は、回路GDと、回路SDを有する。また方向Rに配列した複数の画素850、および回路GDと電気的に接続する複数の配線G1、複数の配線G2、複数の配線ANO、および複数の配線CSCOMを有する。また方向Cに配列した複数の画素850、および回路SDと電気的に接続する複数の配線S1および複数の配線S2を有する。
[Configuration example]
FIG. 9A is a block diagram illustrating an example of a structure of the display device 800. The display device 800 includes a plurality of pixels 850 arranged in a matrix in the display portion 801. The display device 800 includes a circuit GD and a circuit SD. The pixel 850 includes a plurality of pixels 850 arranged in the direction R, a plurality of wirings G1, a plurality of wirings G2, a plurality of wirings ANO, and a plurality of wirings CSCOM electrically connected to the circuit GD. The pixel 850 includes a plurality of pixels 850 arranged in the direction C, and a plurality of wirings S1 and a plurality of wirings S2 that are electrically connected to the circuit SD.

なお、ここでは簡単のために回路GDと回路SDを1つずつ有する構成を示したが、液晶素子を駆動する回路GDおよび回路SDと、発光素子を駆動する回路GDおよび回路SDとを、別々に設けてもよい。 Here, for the sake of simplicity, a configuration having one circuit GD and one circuit SD is shown, but the circuit GD and the circuit SD that drive the liquid crystal element and the circuit GD and the circuit SD that drive the light emitting element are separately provided. May be provided.

画素850は、反射型の液晶素子と、透過型の液晶素子を有する。 The pixel 850 includes a reflective liquid crystal element and a transmissive liquid crystal element.

図9(B1)は、画素850が有する電極861の構成例を示す。電極861は、画素850における反射型の液晶素子の反射電極として機能する。また電極861には、開口851が設けられている。 FIG. 9B1 illustrates a configuration example of the electrode 861 included in the pixel 850. The electrode 861 functions as a reflective electrode of a reflective liquid crystal element in the pixel 850. The electrode 861 is provided with an opening 851.

図9(B1)には、電極861と重なる領域に位置する透過型の液晶素子860を破線で示している。透過型の液晶素子860は、電極861が有する開口851と重ねて配置されている。これにより、透過型の液晶素子860が透過する光は、開口851を介して表示面側に射出される。 In FIG. 9B1, the transmissive liquid crystal element 860 positioned in a region overlapping with the electrode 861 is illustrated by a broken line. The transmissive liquid crystal element 860 is disposed so as to overlap with the opening 851 of the electrode 861. Accordingly, light transmitted through the transmissive liquid crystal element 860 is emitted to the display surface side through the opening 851.

図9(B1)では、方向Cに配列する2つの画素850を示している。一つの電極861は、一つの開口851を有している。このとき、透過型の液晶素子860は、時間階調法により駆動することで、開口851を介して時間的に分散された赤色(R)、緑色(G)、青色(B)等の光を射出することができる。 FIG. 9B1 shows two pixels 850 arranged in the direction C. One electrode 861 has one opening 851. At this time, the transmissive liquid crystal element 860 is driven by a time gray scale method to emit light such as red (R), green (G), and blue (B) dispersed in time through the opening 851. Can be injected.

図9(B2)は、一つの電極861が、三つの開口851を有する例を示している。このとき、各開口851には、異なる色を透過する透過型の液晶素子860が重ねて配置されている。これにより、各透過型の液晶素子860から、三つの開口851を介して異なる色の光が表示面側に射出される。 FIG. 9B2 illustrates an example in which one electrode 861 includes three openings 851. At this time, a transmissive liquid crystal element 860 that transmits different colors is stacked in each opening 851. Thereby, light of different colors is emitted from the transmissive liquid crystal elements 860 to the display surface side through the three openings 851.

非開口部の総面積に対する開口851の総面積の比の値が大きすぎると、反射型の液晶素子を用いた表示が暗くなってしまう。また、非開口部の総面積に対する開口851の総面積の比の値が小さすぎると、透過型の液晶素子860を用いた表示が暗くなってしまう。 If the ratio of the total area of the opening 851 to the total area of the non-opening is too large, the display using the reflective liquid crystal element becomes dark. In addition, if the ratio of the total area of the opening 851 to the total area of the non-opening is too small, the display using the transmissive liquid crystal element 860 becomes dark.

また、反射電極として機能する電極861に設ける開口851の面積が小さすぎると、透過型の液晶素子860が射出する光から取り出せる光の効率が低下してしまう。 In addition, when the area of the opening 851 provided in the electrode 861 functioning as the reflective electrode is too small, the efficiency of light that can be extracted from the light emitted from the transmissive liquid crystal element 860 is reduced.

開口851の形状は、例えば多角形、四角形、楕円形、円形または十字等の形状とすることができる。また、細長い筋状、スリット状、市松模様状の形状としてもよい。また、開口851を隣接する画素に寄せて配置してもよい。 The shape of the opening 851 can be, for example, a polygon, a rectangle, an ellipse, a circle, a cross, or the like. Moreover, it is good also as an elongated streak shape, a slit shape, and a checkered shape. Further, the opening 851 may be arranged close to adjacent pixels.

[回路構成例]
図10は、画素850の構成例を示す回路図である。図10では、隣接する2つの画素850を示している。
[Circuit configuration example]
FIG. 10 is a circuit diagram illustrating a configuration example of the pixel 850. In FIG. 10, two adjacent pixels 850 are shown.

画素850は、スイッチSW1、容量素子C1、液晶素子870、スイッチSW2、スイッチSW2、容量素子C2、および液晶素子860等を有する。また、画素850には、配線G1、配線G2、配線CSCOM、配線S1、および配線S2が電気的に接続されている。また、図10では、液晶素子870と電気的に接続する配線VCOM1、および液晶素子860と電気的に接続する配線VCOM2を示している。 The pixel 850 includes a switch SW1, a capacitor C1, a liquid crystal element 870, a switch SW2, a switch SW2, a capacitor C2, a liquid crystal element 860, and the like. In addition, a wiring G1, a wiring G2, a wiring CSCOM, a wiring S1, and a wiring S2 are electrically connected to the pixel 850. In FIG. 10, a wiring VCOM1 electrically connected to the liquid crystal element 870 and a wiring VCOM2 electrically connected to the liquid crystal element 860 are illustrated.

図10では、スイッチSW1およびスイッチSW2に、トランジスタを用いた場合の例を示している。 FIG. 10 shows an example in which transistors are used for the switch SW1 and the switch SW2.

スイッチSW1は、ゲートが配線G1と接続され、ソースまたはドレインの一方が配線S1と接続され、ソースまたはドレインの他方が容量素子C1の一方の電極、および液晶素子870の一方の電極と接続されている。容量素子C1は、他方の電極が配線CSCOMと接続されている。液晶素子870は、他方の電極が配線VCOM1と接続されている。 The switch SW1 has a gate connected to the wiring G1, a source or drain connected to the wiring S1, and the other source or drain connected to one electrode of the capacitor C1 and one electrode of the liquid crystal element 870. Yes. The other electrode of the capacitor C1 is connected to the wiring CSCOM. The other electrode of the liquid crystal element 870 is connected to the wiring VCOM1.

スイッチSW2は、ゲートが配線G2と接続され、ソースまたはドレインの一方が配線S2と接続され、ソースまたはドレインの他方が容量素子C2の一方の電極、および液晶素子860の一方の電極と接続されている。容量素子C2は、他方の電極が配線CSCOMと接続されている。液晶素子860は、他方の電極が配線VCOM2と接続されている。 The switch SW2 has a gate connected to the wiring G2, one of the source and the drain connected to the wiring S2, and the other of the source and the drain connected to one electrode of the capacitor C2 and one electrode of the liquid crystal element 860. Yes. The other electrode of the capacitor C2 is connected to the wiring CSCOM. The other electrode of the liquid crystal element 860 is connected to the wiring VCOM2.

配線G1には、スイッチSW1を導通状態または非導通状態に制御する信号を与えることができる。配線VCOM1には、所定の電位を与えることができる。配線S1には、液晶素子870が有する液晶の配向状態を制御する信号を与えることができる。配線CSCOMには、所定の電位を与えることができる。 A signal for controlling the switch SW1 to be in a conductive state or a non-conductive state can be supplied to the wiring G1. A predetermined potential can be applied to the wiring VCOM1. A signal for controlling the alignment state of the liquid crystal included in the liquid crystal element 870 can be supplied to the wiring S1. A predetermined potential can be applied to the wiring CSCOM.

配線G2には、スイッチSW2を導通状態または非導通状態に制御する信号を与えることができる。配線VCOM2には、所定の電位を与えることができる。配線S2には、液晶素子860が有する液晶の配向状態を制御する信号を与えることができる。 A signal for controlling the switch SW2 to be in a conductive state or a non-conductive state can be supplied to the wiring G2. A predetermined potential can be applied to the wiring VCOM2. A signal for controlling the alignment state of the liquid crystal included in the liquid crystal element 860 can be supplied to the wiring S2.

図10に示す画素850は、例えば反射モードの表示を行う場合には、配線G1および配線S1に与える信号により駆動し、液晶素子870による光学変調を利用して表示することができる。また、透過モードで表示を行う場合には、配線G2および配線S2に与える信号により駆動し、液晶素子860による光学変調を利用して表示することができる。また両方のモードで駆動する場合には、配線G1、配線G2、配線S1および配線S2のそれぞれに与える信号により駆動することができる。 For example, in the case of performing reflection mode display, the pixel 850 illustrated in FIG. 10 can be driven by a signal supplied to the wiring G1 and the wiring S1 and can display using optical modulation by the liquid crystal element 870. Further, in the case where display is performed in the transmissive mode, display can be performed by driving with signals given to the wiring G2 and the wiring S2 and using optical modulation by the liquid crystal element 860. In the case of driving in both modes, the driving can be performed by signals given to the wiring G1, the wiring G2, the wiring S1, and the wiring S2.

なお、図10では一つの画素850に、一つの液晶素子870と一つの液晶素子860とを有する例を示している。液晶素子860を時間階調法により駆動することで、透過モードまたは両方のモードで表示する際に、1つの画素850でフルカラーの表示が可能である。 Note that FIG. 10 illustrates an example in which one pixel 850 includes one liquid crystal element 870 and one liquid crystal element 860. By driving the liquid crystal element 860 by the time gray scale method, when displaying in the transmissive mode or both modes, a single pixel 850 can display full color.

図11は、1つの画素850に1つの反射型の液晶素子870と3つの透過型の液晶素子(液晶素子860r、液晶素子860g、および液晶素子860b)を有する例を示している。液晶素子860r、液晶素子860g、および液晶素子860bは、それぞれ赤色(R)、緑色(G)、青色(B)の光を透過する、透過型の液晶素子である。図11に示す画素850は、透過モードまたは両方のモードで表示する際に、3つの透過型の液晶素子によりフルカラーの表示が可能である。 FIG. 11 illustrates an example in which one pixel 850 includes one reflective liquid crystal element 870 and three transmissive liquid crystal elements (a liquid crystal element 860r, a liquid crystal element 860g, and a liquid crystal element 860b). The liquid crystal element 860r, the liquid crystal element 860g, and the liquid crystal element 860b are transmissive liquid crystal elements that transmit red (R), green (G), and blue (B) light, respectively. The pixel 850 shown in FIG. 11 can display in full color with three transmissive liquid crystal elements when displaying in the transmissive mode or both modes.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in appropriate combination with at least part of the other embodiments described in this specification.

[表示パネルの構成例]
図12は、本発明の一態様の表示パネル510の斜視概略図である。表示パネル510は、基板511と基板512とが貼り合わされた構成を有する。図12では、基板512を破線で明示している。
[Display panel configuration example]
FIG. 12 is a schematic perspective view of a display panel 510 of one embodiment of the present invention. The display panel 510 has a structure in which a substrate 511 and a substrate 512 are bonded to each other. In FIG. 12, the substrate 512 is indicated by a broken line.

表示パネル510は、表示部514、回路516、配線518等を有する。基板511には、例えば回路516、配線518、および画素電極として機能する電極524等が設けられる。図12では表示パネル510にIC520およびFPC522が実装されている例を示している。そのため、図12に示す構成は、表示パネル510、IC520、およびFPC522を有する表示モジュールということもできる。 The display panel 510 includes a display portion 514, a circuit 516, a wiring 518, and the like. The substrate 511 is provided with, for example, a circuit 516, a wiring 518, an electrode 524 functioning as a pixel electrode, and the like. FIG. 12 shows an example in which an IC 520 and an FPC 522 are mounted on the display panel 510. Therefore, the structure illustrated in FIG. 12 can also be referred to as a display module including the display panel 510, the IC 520, and the FPC 522.

回路516としては、例えば走査線駆動回路として機能する回路を用いることができる。 As the circuit 516, for example, a circuit functioning as a scan line driver circuit can be used.

配線518は、表示部514および回路516に信号および電力を供給する機能を有する。当該信号および電力は、FPC522を介して外部から、またはIC520から配線518に入力される。 The wiring 518 has a function of supplying a signal and power to the display portion 514 and the circuit 516. The signal and power are input to the wiring 518 from the outside through the FPC 522 or from the IC 520.

また、図12では、COG(Chip On Glass)方式等により、基板511にIC520が設けられている例を示す。IC520は、例えば走査線駆動回路または信号線駆動回路などとしての機能を有するICを適用できる。なお、表示パネル510が走査線駆動回路および信号線駆動回路として機能する回路を備える場合や、走査線駆動回路や信号線駆動回路として機能する回路を外部に設け、FPC522を介して表示パネル510を駆動するための信号を入力する場合などでは、IC520を設けない構成としてもよい。また、IC520を、COF(Chip On Film)方式等により、FPC522に実装してもよい。 FIG. 12 illustrates an example in which the IC 520 is provided on the substrate 511 by a COG (Chip On Glass) method or the like. As the IC 520, for example, an IC having a function as a scan line driver circuit, a signal line driver circuit, or the like can be used. Note that in the case where the display panel 510 includes a circuit that functions as a scan line driver circuit and a signal line driver circuit, or a circuit that functions as a scan line driver circuit or a signal line driver circuit is provided outside, and the display panel 510 is provided via the FPC 522. In the case of inputting a signal for driving, the IC 520 may be omitted. Further, the IC 520 may be mounted on the FPC 522 by a COF (Chip On Film) method or the like.

図12には、表示部514の一部の拡大図を示している。表示部514には、複数の表示素子が有する電極524がマトリクス状に配置されている。電極524は、可視光を反射する機能を有し、後述の液晶素子550の反射電極として機能する。 FIG. 12 shows an enlarged view of a part of the display unit 514. In the display portion 514, electrodes 524 included in the plurality of display elements are arranged in a matrix. The electrode 524 has a function of reflecting visible light, and functions as a reflective electrode of a liquid crystal element 550 described later.

また、図12に示すように、電極524は開口部526を有する。さらに表示部514は、電極524よりも基板511側に、透過型の液晶素子570を有する。液晶素子570からの光は、電極524の開口部526を介して基板512側に射出される。液晶素子570の透過領域の面積と開口部526の面積とは等しくてもよい。液晶素子570の透過領域の面積と開口部526の面積のうち一方が他方よりも大きいと、位置ずれに対するマージンが大きくなるため好ましい。 In addition, as illustrated in FIG. 12, the electrode 524 has an opening 526. Further, the display portion 514 includes a transmissive liquid crystal element 570 closer to the substrate 511 than the electrode 524. Light from the liquid crystal element 570 is emitted to the substrate 512 side through the opening 526 of the electrode 524. The area of the transmission region of the liquid crystal element 570 and the area of the opening 526 may be equal. One of the area of the transmissive region of the liquid crystal element 570 and the area of the opening 526 is larger than the other, which is preferable because a margin for positional deviation is increased.

また、基板512上には入力装置130を設けることができる。例えば、入力装置130として、シート状の静電容量方式のタッチセンサを表示部514に重ねて設ける構成とすればよい。または、基板511と基板512との間にタッチセンサを設けてもよい。基板511と基板512との間にタッチセンサを設ける場合は、静電容量方式のタッチセンサのほか、光電変換素子を用いた光学式のタッチセンサを適用してもよい。 Further, the input device 130 can be provided over the substrate 512. For example, the input device 130 may have a configuration in which a sheet-like capacitive touch sensor is provided over the display portion 514. Alternatively, a touch sensor may be provided between the substrate 511 and the substrate 512. In the case where a touch sensor is provided between the substrate 511 and the substrate 512, an optical touch sensor using a photoelectric conversion element may be used in addition to the capacitive touch sensor.

図13は、基板上に設けた静電容量型タッチセンサの一例を示す図であり、一部を拡大して図示している。図14(A)は当該タッチセンサの上面図であり、近接センサを有する構成となっている。図14(B)は図14(A)の切断線X3−X4における断面図である。なお、当該タッチセンサを設ける基板560は、図1等に示す第2の基板12に相当する。 FIG. 13 is a diagram illustrating an example of a capacitive touch sensor provided on a substrate, and a part thereof is enlarged. FIG. 14A is a top view of the touch sensor and includes a proximity sensor. FIG. 14B is a cross-sectional view taken along section line X3-X4 in FIG. Note that the substrate 560 provided with the touch sensor corresponds to the second substrate 12 illustrated in FIG.

図14(B)に示す絶縁膜501Bは、図1等に示す接着層26に相当する。また、絶縁膜572は、絶縁膜501Bおよび近接センサ575の間に挟まれる領域を備える。 An insulating film 501B illustrated in FIG. 14B corresponds to the adhesive layer 26 illustrated in FIG. The insulating film 572 includes a region sandwiched between the insulating film 501B and the proximity sensor 575.

近接するものがもたらす静電容量、照度、磁力、電波または圧力等の変化を検知して、検知した物理量に基づく信号を供給する検知素子を近接センサ575に用いることができる。 A detection element that detects a change in capacitance, illuminance, magnetic force, radio wave, pressure, or the like caused by a nearby object and supplies a signal based on the detected physical quantity can be used for the proximity sensor 575.

例えば、導電膜、光電変換素子、磁気検知素子、圧電素子または共振器等を検知素子に用いることができる。 For example, a conductive film, a photoelectric conversion element, a magnetic detection element, a piezoelectric element, a resonator, or the like can be used as the detection element.

例えば、導電膜に寄生する静電容量に基づいて変化する信号を供給する機能を備える検知回路を、近接センサ575に用いることができる。制御信号を第1の電極に供給し、供給された制御信号および静電容量に基づいて変化する第2の電極の電位または電流などを検知して、検知信号として供給することができる。これにより、大気中において導電膜に近接する指などを、静電容量の変化を用いて検知できる。 For example, a detection circuit including a function of supplying a signal that changes based on capacitance parasitic on the conductive film can be used for the proximity sensor 575. A control signal can be supplied to the first electrode, and the potential or current of the second electrode that changes based on the supplied control signal and capacitance can be detected and supplied as a detection signal. Thereby, the finger | toe etc. which adjoin to the electrically conductive film in air | atmosphere can be detected using the change of an electrostatic capacitance.

例えば、第1の電極C1(g)と第2の電極C2(h)と、を近接センサ575に用いることができる(図12および図13(A)参照)。なお、第2の電極C2(h)は、第1の電極C1(g)と重ならない部分を備える。また、gおよびhは1以上の自然数である。 For example, the first electrode C1 (g) and the second electrode C2 (h) can be used for the proximity sensor 575 (see FIGS. 12 and 13A). Note that the second electrode C2 (h) includes a portion that does not overlap the first electrode C1 (g). G and h are natural numbers of 1 or more.

具体的には、行方向(図中にRで示す矢印の方向)に延在する制御線CL(g)に電気的に接続される第1の電極C1(g)と、行方向と交差する列方向(図中にCで示す矢印の方向)に延在する信号線ML(h)に電気的に接続される第2の電極C2(h)とを、近接センサ575に用いることができる。 Specifically, the first electrode C1 (g) electrically connected to the control line CL (g) extending in the row direction (the direction of the arrow indicated by R in the drawing) intersects the row direction. A second electrode C2 (h) electrically connected to the signal line ML (h) extending in the column direction (the direction of the arrow indicated by C in the drawing) can be used for the proximity sensor 575.

例えば、透光性の領域を画素410と重なる領域に具備する導電膜を、第1の電極C1(g)または第2の電極C2(h)に用いることができる。 For example, a conductive film including a light-transmitting region in a region overlapping with the pixel 410 can be used for the first electrode C1 (g) or the second electrode C2 (h).

例えば、開口部576を画素410と重なる領域に具備する網目状の導電膜を、第1の電極C1(g)または第2の電極C2(h)に用いることができる。 For example, a mesh-like conductive film including the opening 576 in a region overlapping with the pixel 410 can be used for the first electrode C1 (g) or the second electrode C2 (h).

制御線CL(g)は配線BR(g,h)を備える。制御線CL(g)は、配線BR(g,h)において信号線ML(h)と交差する(図13(B)参照)。 The control line CL (g) includes a wiring BR (g, h). The control line CL (g) intersects with the signal line ML (h) in the wiring BR (g, h) (see FIG. 13B).

例えば、積層膜を第1の電極C1(g)、第2の電極C2(h)、制御線CL(g)または信号線ML(h)に用いることができる。具体的には、導電膜CL(g)Aを暗色膜CL(g)Bおよび画素410の間に挟むように、導電膜CL(g)Aおよび暗色膜CL(g)Bを積層した積層膜を用いることができる。 For example, the stacked film can be used for the first electrode C1 (g), the second electrode C2 (h), the control line CL (g), or the signal line ML (h). Specifically, a stacked film in which the conductive film CL (g) A and the dark color film CL (g) B are stacked so that the conductive film CL (g) A is sandwiched between the dark color film CL (g) B and the pixel 410. Can be used.

例えば、可視光に対する反射率が導電膜CL(g)Aより低い膜を、暗色膜CL(g)Bに用いることができる。これにより、第1の電極C1(g)、第2の電極C2(h)、制御線CL(g)または信号線ML(h)による可視光の反射を弱めることができる。その結果、表示部514の表示を際立たせ、良好な表示をすることができる。また、表示装置を薄くすることができる。また、表示装置を屈曲する際に基板560などに生じるストレスを、軽減することができる。 For example, a film whose reflectance with respect to visible light is lower than that of the conductive film CL (g) A can be used for the dark film CL (g) B. Thereby, reflection of visible light by the first electrode C1 (g), the second electrode C2 (h), the control line CL (g) or the signal line ML (h) can be weakened. As a result, the display on the display portion 514 can be emphasized, and a favorable display can be performed. In addition, the display device can be thinned. Further, stress generated on the substrate 560 or the like when the display device is bent can be reduced.

例えば、配線G1、配線G2、配線ANO、および配線CSCOM等に用いることができる材料を導電膜CL(g)Aに用いることができる。 For example, a material that can be used for the wiring G1, the wiring G2, the wiring ANO, the wiring CSCOM, and the like can be used for the conductive film CL (g) A.

また、例えば、酸化銅を含む膜、塩化銅または塩化テルルを含む膜などを暗色膜CL(g)Bに用いることができる。また、暗色膜CL(g)Bは、Ag粒子、Agファイバー、Cu粒子等の金属微粒子、カーボンナノチューブ(CNT)、グラフェン等のナノ炭素粒子、またはPEDOT,ポリアニリン、ポリピロールなどの導電性高分子などを用いて形成してもよい。 Further, for example, a film containing copper oxide, a film containing copper chloride or tellurium chloride, or the like can be used for the dark color film CL (g) B. Further, the dark color film CL (g) B is composed of metal fine particles such as Ag particles, Ag fibers, and Cu particles, nanocarbon particles such as carbon nanotubes (CNT) and graphene, or conductive polymers such as PEDOT, polyaniline, and polypyrrole. You may form using.

また、近接センサ575は、配線BR(g,h)および信号線ML(h)の間に絶縁膜571を備える。これにより、配線BR(g,h)と信号線ML(h)の短絡を防ぐことができる。 The proximity sensor 575 includes an insulating film 571 between the wiring BR (g, h) and the signal line ML (h). Thereby, a short circuit between the wiring BR (g, h) and the signal line ML (h) can be prevented.

[断面構成例]
本発明の一態様の表示装置の具体的な断面構成例について、図15乃至17を用いて説明する。
[Section configuration example]
Specific examples of cross-sectional structures of the display device of one embodiment of the present invention are described with reference to FIGS.

<断面構成例1>
まず、図15を用いて、表示装置100Aについて説明する。
<Cross-section configuration example 1>
First, the display device 100A will be described with reference to FIG.

表示装置100Aは、第1の基板103と、第2の基板104と、を有し、第1の基板103と、第2の基板104との間に、第1の液晶素子105と、第2の液晶素子108とが挟持されている。 The display device 100 </ b> A includes a first substrate 103 and a second substrate 104. Between the first substrate 103 and the second substrate 104, the first liquid crystal element 105 and the second substrate 104 are provided. The liquid crystal element 108 is sandwiched.

また、第1の液晶素子105は、第1の電極105PEと、第2の電極105CEと、第1の電極105PEおよび第2の電極105CEの間に位置する第1の液晶層105LCと、を有する。また、第2の液晶素子108は、第3の電極108PEと、第4の電極108CEと、第3の電極108PEおよび第4の電極108CEの間に位置する第2の液晶層108LCと、を有する。 In addition, the first liquid crystal element 105 includes a first electrode 105PE, a second electrode 105CE, and a first liquid crystal layer 105LC located between the first electrode 105PE and the second electrode 105CE. . The second liquid crystal element 108 includes a third electrode 108PE, a fourth electrode 108CE, and a second liquid crystal layer 108LC located between the third electrode 108PE and the fourth electrode 108CE. .

また、第1の液晶素子105と、第2の液晶素子108との間には、素子層110を有する。本実施の形態においては、素子層110には、第1のトランジスタ111と、第2のトランジスタ112と、が形成されている。 In addition, an element layer 110 is provided between the first liquid crystal element 105 and the second liquid crystal element 108. In this embodiment mode, a first transistor 111 and a second transistor 112 are formed in the element layer 110.

第1のトランジスタ111は、第1の電極105PEと重なるように配置され、且つ絶縁膜(ここでは、複数の絶縁膜)を介して、第1の電極105PEと一部が離間して配置される。なお、第1電極105PEと、第1のトランジスタ111とは、上記絶縁膜に形成された第1の開口部114、および第1の開口部114に形成された電極116を介して電気的に接続される。なお、電極116を、接続電極または貫通電極と呼称してもよい。 The first transistor 111 is arranged so as to overlap with the first electrode 105PE, and partly separated from the first electrode 105PE with an insulating film (here, a plurality of insulating films) interposed therebetween. . Note that the first electrode 105PE and the first transistor 111 are electrically connected to each other through the first opening 114 formed in the insulating film and the electrode 116 formed in the first opening 114. Is done. The electrode 116 may be referred to as a connection electrode or a through electrode.

第2のトランジスタ112は、第3の電極108PEと重なるように配置され、且つ、絶縁膜(ここでは、複数の絶縁膜)を介して、第3の電極108PEと一部が離間して配置される。なお、第3の電極108PEと、第2のトランジスタ112とは、上記絶縁膜に形成された第2の開口部118を介して電気的に接続される。 The second transistor 112 is disposed so as to overlap with the third electrode 108PE, and partly separated from the third electrode 108PE with an insulating film (here, a plurality of insulating films) interposed therebetween. The Note that the third electrode 108PE and the second transistor 112 are electrically connected through the second opening 118 formed in the insulating film.

第1の液晶素子105は、光を反射させることで画像を表示する機能を有し、第2の液晶素子108は、光を透過させることで画像を表示する機能を有する。すなわち、第1の液晶素子105は、反射型の液晶素子であり、第2の液晶素子108は、透過型の液晶素子である。 The first liquid crystal element 105 has a function of displaying an image by reflecting light, and the second liquid crystal element 108 has a function of displaying an image by transmitting light. That is, the first liquid crystal element 105 is a reflective liquid crystal element, and the second liquid crystal element 108 is a transmissive liquid crystal element.

第2の基板104の下方には、偏光板120を介して、光射出装置122が配置されている。光射出装置122は、所謂バックライトユニットとしての機能を有し、エッジライト122E、導光板122G、光取出し部122Rなどを有する。 A light emitting device 122 is disposed below the second substrate 104 via a polarizing plate 120. The light emitting device 122 has a function as a so-called backlight unit, and includes an edge light 122E, a light guide plate 122G, a light extraction unit 122R, and the like.

なお、図15において、エッジライト122Eから射出された光を、点線の矢印で表している。光射出装置122は、エッジライト122Eから射出された光は、導光板122Gを通り、光取出し部122Rによって集光され、第2の液晶素子108側に射出される。すなわち、光取出し部122Rは、所謂レンズ(マイクロレンズともいう)としての機能を有する。 In FIG. 15, the light emitted from the edge light 122E is indicated by a dotted arrow. In the light emitting device 122, the light emitted from the edge light 122E passes through the light guide plate 122G, is collected by the light extraction unit 122R, and is emitted to the second liquid crystal element 108 side. That is, the light extraction portion 122R has a function as a so-called lens (also referred to as a microlens).

また、光取出し部122Rと重なる素子層110には、第1の構造体124が設けられる。第1の構造体124は、少なくとも反射膜124Rを有する。光取出し部122Rを通過した光は、さらに第1の構造体124が有する反射膜124Rによって集光され、第1の基板103側に射出される。 In addition, the first structural body 124 is provided in the element layer 110 that overlaps the light extraction portion 122R. The first structure 124 has at least a reflective film 124R. The light that has passed through the light extraction portion 122R is further condensed by the reflective film 124R included in the first structure 124, and is emitted to the first substrate 103 side.

第1の構造体124が有する反射膜124Rは、その内壁が入射側(基板104側)から射出側(基板103側)にかけて連続的に幅が小さくなるような形状を有する。例えば、円錐の一部を切り取った形状を有していてもよい。特に、内壁がくびれた三次元曲面形状(例えばラッパ状とも言うことができる)を有することが好ましい。また、反射膜124Rの内壁は、基板104等に垂直な断面において、対向する一対の内壁の表面が、双曲線に近い形状を有することが好ましい。 The reflective film 124R included in the first structure 124 has a shape such that the inner wall continuously decreases in width from the incident side (substrate 104 side) to the emission side (substrate 103 side). For example, you may have the shape which cut off a part of cone. In particular, it is preferable that the inner wall has a constricted three-dimensional curved surface shape (for example, a trumpet shape). In addition, the inner wall of the reflective film 124R preferably has a shape close to a hyperbola in the surface of a pair of opposed inner walls in a cross section perpendicular to the substrate 104 or the like.

第1の構造体124が上記のような形状であることで、光取り出し部122Rから射出され、第2の液晶素子108を透過した光うち、第1の構造体124に斜め方向に入射した光は、第1の構造体124の反射膜124Rで反射されることにより、輝度(単位面積あたりの光束)が高まる。 Since the first structure 124 has the shape as described above, light emitted from the light extraction unit 122R and transmitted through the second liquid crystal element 108 is incident on the first structure 124 in an oblique direction. Is reflected by the reflective film 124R of the first structure 124, thereby increasing the luminance (light flux per unit area).

第1の構造体124の反射膜124Rの射出側の開口面積が入射側の開口面積よりも小さいほど、また反射膜124Rの側面の傾斜角(側面と基板103等の表面との成す角)が90度に近いほど、また、反射膜124Rの反射率が高いほど、第1の構造体124を透過した光の輝度を高めることができる。 As the opening area on the exit side of the reflective film 124R of the first structure 124 is smaller than the opening area on the incident side, the inclination angle of the side surface of the reflective film 124R (the angle formed between the side surface and the surface of the substrate 103) is increased. The closer to 90 degrees and the higher the reflectivity of the reflective film 124R, the higher the luminance of the light transmitted through the first structure 124 can be.

また、第1の構造体124の、反射膜124Rに囲まれる領域は、光透過率が高いことが好ましい。例えば、アルミニウムまたは銀を含む材料を用いることが好ましい。また、当該領域は、屈折率が高いことが好ましい。例えば、絶対屈折率が1よりも大きく2.5以下、好ましくは1.2以上2.0以下、より好ましくは、1.3以上1.9以下である材料を用いることが好ましい。 In addition, the region surrounded by the reflective film 124R of the first structure 124 preferably has a high light transmittance. For example, it is preferable to use a material containing aluminum or silver. In addition, the region preferably has a high refractive index. For example, it is preferable to use a material having an absolute refractive index greater than 1 and 2.5 or less, preferably 1.2 or more and 2.0 or less, and more preferably 1.3 or more and 1.9 or less.

また、第1の構造体124の上方、且つ第1の電極105PEおよび第2の電極105CEの間には、第2の構造体126が設けられる。第2の構造体126は、第1の電極105PEと、第2の電極105CEとの間の距離を制御する機能を有する。すなわち、第2の構造体126は、いわゆるギャップスペーサ、またはセルギャップスペーサとしての機能を有する。 A second structure 126 is provided above the first structure 124 and between the first electrode 105PE and the second electrode 105CE. The second structure 126 has a function of controlling the distance between the first electrode 105PE and the second electrode 105CE. That is, the second structure body 126 has a function as a so-called gap spacer or cell gap spacer.

第2の構造体126は、可視光を透過することが好ましい。第1の構造体124により集光された光は、第2の構造体126を介して第1の基板103側に射出される。また、第1の構造体124の上方に第2の構造体126を設けることで、エッジライト122Eから射出される光が第1の液晶層105LCに吸収されることを抑制する機能も有する。 The second structure 126 preferably transmits visible light. The light condensed by the first structure 124 is emitted to the first substrate 103 side through the second structure 126. In addition, by providing the second structure body 126 above the first structure body 124, the light emitted from the edge light 122 </ b> E has a function of suppressing absorption by the first liquid crystal layer 105 </ b> LC.

第1の基板103の上方には、光拡散板128および偏光板132上が設けられる。 Above the first substrate 103, a light diffusion plate 128 and a polarizing plate 132 are provided.

また、基板560上に設けられた入力装置130は、接着層141を介して偏光板132と貼り合わされる。 Further, the input device 130 provided over the substrate 560 is attached to the polarizing plate 132 with the adhesive layer 141 interposed therebetween.

<断面構成例2>
次に、図16を用いて、表示装置100Bについて説明する。なお、表示装置100Bは、先に示す表示装置100Aの変形例である。
<Cross-section configuration example 2>
Next, the display device 100B will be described with reference to FIG. Note that the display device 100B is a modification of the display device 100A described above.

表示装置100Bは、先に示す表示装置100Aの構成に加え、第2の電極105CEと基板103との間に、絶縁層134と、着色層136と、絶縁層138と、を有する。 In addition to the structure of the display device 100A described above, the display device 100B includes an insulating layer 134, a coloring layer 136, and an insulating layer 138 between the second electrode 105CE and the substrate 103.

着色層136は、所謂カラーフィルタとしての機能を有する。絶縁層138は、着色層136の厚さを制御する機能を有する。 The colored layer 136 has a function as a so-called color filter. The insulating layer 138 has a function of controlling the thickness of the colored layer 136.

例えば、図16に示すように、絶縁層138が第1の液晶素子105と重なる部分に設けられ、且つ第2の液晶素子108と重なる部分に開口を有する構成とする。これにより、絶縁層138を覆って設けられる着色層136は、第1の液晶素子105と重なる部分よりも、第2の液晶素子108と重なる部分の方が厚さを厚く形成することができる。これにより、反射型の液晶素子である第1の液晶素子105と、透過型の液晶素子である第2の液晶素子108とで、これらの光路上に位置する着色層136の厚さを異ならせることができる。 For example, as illustrated in FIG. 16, the insulating layer 138 is provided in a portion overlapping with the first liquid crystal element 105 and has an opening in a portion overlapping with the second liquid crystal element 108. Accordingly, the colored layer 136 provided so as to cover the insulating layer 138 can be formed to have a larger thickness in a portion overlapping the second liquid crystal element 108 than in a portion overlapping the first liquid crystal element 105. Accordingly, the thickness of the colored layer 136 positioned on the optical path is different between the first liquid crystal element 105 that is a reflective liquid crystal element and the second liquid crystal element 108 that is a transmissive liquid crystal element. be able to.

また、図16において、液晶層108LCは、その両端を樹脂層142で囲まれた構成を有する。樹脂層142は、例えば樹脂と、液晶層108LCに含まれる液晶材料と、を含む。樹脂層142を有することにより、素子層110と基板104との間の密着性が高められ、表示装置100Bの機械的強度を高めることができる。 In FIG. 16, the liquid crystal layer 108 LC has a configuration in which both ends thereof are surrounded by the resin layer 142. The resin layer 142 includes, for example, a resin and a liquid crystal material included in the liquid crystal layer 108LC. By having the resin layer 142, the adhesiveness between the element layer 110 and the substrate 104 is increased, and the mechanical strength of the display device 100B can be increased.

<断面構成例3>
続いて、図17を用いて表示装置100Cについて説明する。表示装置100Cは、先に示す表示装置100Aおよび表示装置100Bの変形例である。
<Cross-section configuration example 3>
Next, the display device 100C will be described with reference to FIG. Display device 100C is a modification of display device 100A and display device 100B described above.

表示装置100Cでは、トランジスタ111とトランジスタ112とが、異なる絶縁表面上に形成されている。 In the display device 100C, the transistor 111 and the transistor 112 are formed over different insulating surfaces.

より具体的には、トランジスタ112は基板104上に設けられている。また、トランジスタ111とトランジスタ112とは、第2の液晶素子108を挟むように位置している。 More specifically, the transistor 112 is provided over the substrate 104. Further, the transistor 111 and the transistor 112 are positioned so as to sandwich the second liquid crystal element 108.

また、第2の液晶素子108と、第1の構造体124との間に、着色層140を有する。光取り出し部122Rから射出され、第2の液晶素子108を透過した光は、着色層140、第1の構造体124、および第2の構造体126を通り、基板103側に射出される。 In addition, the coloring layer 140 is provided between the second liquid crystal element 108 and the first structure body 124. The light emitted from the light extraction portion 122R and transmitted through the second liquid crystal element 108 passes through the colored layer 140, the first structure body 124, and the second structure body 126, and is emitted toward the substrate 103 side.

[各構成要素について]
以下では、上記に示す各構成要素について説明する。
[About each component]
Below, each component shown above is demonstrated.

〔基板〕
表示パネルが有する基板には、平坦面を有する材料を用いることができる。表示素子からの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セラミック、サファイア、有機樹脂などの材料を用いることができる。
〔substrate〕
A substrate having a flat surface can be used for the substrate included in the display panel. For the substrate from which light from the display element is extracted, a material that transmits the light is used. For example, materials such as glass, quartz, ceramic, sapphire, and organic resin can be used.

厚さの薄い基板を用いることで、表示パネルの軽量化、薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示パネルを実現できる。 By using a thin substrate, the display panel can be reduced in weight and thickness. Furthermore, a flexible display panel can be realized by using a flexible substrate.

また、発光を取り出さない側の基板は、透光性を有していなくてもよいため、上記に挙げた基板の他に、金属基板等を用いることもできる。金属基板は熱伝導性が高く、基板全体に熱を容易に伝導できるため、表示パネルの局所的な温度上昇を抑制することができ、好ましい。可撓性や曲げ性を得るためには、金属基板の厚さは、10μm以上200μm以下が好ましく、20μm以上50μm以下であることがより好ましい。 Further, since the substrate on the side from which light emission is not extracted does not have to be translucent, a metal substrate or the like can be used in addition to the above-described substrates. A metal substrate is preferable because it has high thermal conductivity and can easily conduct heat to the entire substrate, which can suppress a local temperature increase of the display panel. In order to obtain flexibility and bendability, the thickness of the metal substrate is preferably 10 μm to 200 μm, and more preferably 20 μm to 50 μm.

金属基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニッケル等の金属、もしくはアルミニウム合金またはステンレス等の合金などを好適に用いることができる。 Although there is no limitation in particular as a material which comprises a metal substrate, For example, metals, such as aluminum, copper, nickel, or alloys, such as aluminum alloy or stainless steel, can be used suitably.

また、金属基板の表面を酸化する、または表面に絶縁膜を形成するなどにより、絶縁処理が施された基板を用いてもよい。例えば、スピンコート法やディップ法などの塗布法、電着法、蒸着法、またはスパッタリング法などを用いて絶縁膜を形成してもよいし、酸素雰囲気で放置するまたは加熱するほか、陽極酸化法などによって、基板の表面に酸化膜を形成してもよい。 Alternatively, a substrate that has been subjected to an insulating process by oxidizing the surface of the metal substrate or forming an insulating film on the surface may be used. For example, the insulating film may be formed by using a coating method such as a spin coating method or a dip method, an electrodeposition method, a vapor deposition method, or a sputtering method, or it is left in an oxygen atmosphere or heated, or an anodic oxidation method. For example, an oxide film may be formed on the surface of the substrate.

可撓性を有し、可視光に対する透過性を有する材料としては、例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート(PC)樹脂、ポリエーテルスルホン(PES)樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリテトラフルオロエチレン(PTFE)樹脂等が挙げられる。特に、熱膨張係数の低い材料を用いることが好ましく、例えば、熱膨張係数が30×10−6/K以下であるポリアミドイミド樹脂、ポリイミド樹脂、PET等を好適に用いることができる。また、ガラス繊維に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を使用することもできる。このような材料を用いた基板は、重量が軽いため、該基板を用いた表示パネルも軽量にすることができる。 Examples of materials having flexibility and transparency to visible light include polyester resins such as polyethylene terephthalate (PET) and polyethylene naphthalate (PEN), polyacrylonitrile resins, polyimide resins, polymethyl methacrylate resins, and polycarbonates. (PC) resin, polyethersulfone (PES) resin, polyamide resin, cycloolefin resin, polystyrene resin, polyamideimide resin, polyvinyl chloride resin, polytetrafluoroethylene (PTFE) resin, and the like. In particular, a material having a low thermal expansion coefficient is preferably used. For example, a polyamideimide resin, a polyimide resin, PET, or the like having a thermal expansion coefficient of 30 × 10 −6 / K or less can be suitably used. Further, a substrate in which glass fiber is impregnated with an organic resin, or a substrate in which an inorganic filler is mixed with an organic resin to reduce the thermal expansion coefficient can be used. Since a substrate using such a material is light in weight, a display panel using the substrate can be lightweight.

上記材料中に繊維体が含まれている場合、繊維体は有機化合物または無機化合物の高強度繊維を用いる。高強度繊維とは、具体的には引張弾性率またはヤング率の高い繊維のことを言い、代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、Eガラス、Sガラス、Dガラス、Qガラス等を用いたガラス繊維が挙げられる。これらは、織布または不織布の状態で用い、この繊維体に樹脂を含浸させ樹脂を硬化させた構造物を、可撓性を有する基板として用いてもよい。可撓性を有する基板として、繊維体と樹脂からなる構造物を用いると、曲げや局所的押圧による破損に対する信頼性が向上するため、好ましい。 When a fibrous body is included in the material, a high-strength fiber of an organic compound or an inorganic compound is used for the fibrous body. The high-strength fiber specifically refers to a fiber having a high tensile modulus or Young's modulus, and representative examples include polyvinyl alcohol fiber, polyester fiber, polyamide fiber, polyethylene fiber, aramid fiber, Examples include polyparaphenylene benzobisoxazole fibers, glass fibers, and carbon fibers. Examples of the glass fiber include glass fibers using E glass, S glass, D glass, Q glass, and the like. These may be used in the form of a woven fabric or a non-woven fabric, and a structure obtained by impregnating the fiber body with a resin and curing the resin may be used as a flexible substrate. When a structure made of a fibrous body and a resin is used as the flexible substrate, it is preferable because reliability against breakage due to bending or local pressing is improved.

または、可撓性を有する程度に薄いガラス、金属などを基板に用いることもできる。または、ガラスと樹脂材料とが接着層により貼り合わされた複合材料を用いてもよい。 Alternatively, glass, metal, or the like thin enough to have flexibility can be used for the substrate. Alternatively, a composite material in which glass and a resin material are bonded to each other with an adhesive layer may be used.

可撓性を有する基板に、表示パネルの表面を傷などから保護するハードコート層(例えば、窒化シリコン、酸化アルミニウムなど)や、押圧を分散可能な材質の層(例えば、アラミド樹脂など)等が積層されていてもよい。また、水分等による表示素子の寿命の低下等を抑制するために、可撓性を有する基板に透水性の低い絶縁膜が積層されていてもよい。例えば、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム等の無機絶縁材料を用いることができる。 A hard coat layer (for example, silicon nitride, aluminum oxide) that protects the surface of the display panel from scratches, a layer of a material that can disperse the pressure (for example, aramid resin), etc. on a flexible substrate It may be laminated. In order to suppress a decrease in the lifetime of the display element due to moisture or the like, an insulating film with low water permeability may be stacked over a flexible substrate. For example, an inorganic insulating material such as silicon nitride, silicon oxynitride, silicon nitride oxide, aluminum oxide, or aluminum nitride can be used.

基板は、複数の層を積層して用いることもできる。特に、ガラス層を有する構成とすると、水や酸素に対するバリア性を向上させ、信頼性の高い表示パネルとすることができる。 The substrate can be used by stacking a plurality of layers. In particular, when the glass layer is used, the barrier property against water and oxygen can be improved and a highly reliable display panel can be obtained.

〔トランジスタ〕
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。上記では、ボトムゲート構造のトランジスタを適用した場合を示している。
[Transistor]
The transistor includes a conductive layer that functions as a gate electrode, a semiconductor layer, a conductive layer that functions as a source electrode, a conductive layer that functions as a drain electrode, and an insulating layer that functions as a gate insulating layer. The above shows the case where a bottom-gate transistor is applied.

なお、本発明の一態様の表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型またはボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。 Note that there is no particular limitation on the structure of the transistor included in the display device of one embodiment of the present invention. For example, a planar transistor, a staggered transistor, or an inverted staggered transistor may be used. Further, a top-gate or bottom-gate transistor structure may be employed. Alternatively, gate electrodes may be provided above and below the channel.

トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体(微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領域を有する半導体)のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。 There is no particular limitation on the crystallinity of the semiconductor material used for the transistor, and either an amorphous semiconductor or a semiconductor having crystallinity (a microcrystalline semiconductor, a polycrystalline semiconductor, a single crystal semiconductor, or a semiconductor partially including a crystal region) is used. May be used. It is preferable to use a crystalline semiconductor because deterioration of transistor characteristics can be suppressed.

また、トランジスタに用いる半導体材料としては、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するCAC−OSなどを用いることができる。 As a semiconductor material used for the transistor, a metal oxide having an energy gap of 2 eV or more, preferably 2.5 eV or more, more preferably 3 eV or more can be used. A typical example is an oxide semiconductor containing indium. For example, a CAC-OS described later can be used.

シリコンよりもバンドギャップが広く、且つキャリア密度の小さい酸化物半導体を用いたトランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量素子に蓄積した電荷を長期間に亘って保持することが可能である。 A transistor using an oxide semiconductor with a wider band gap and lower carrier density than silicon can hold charge accumulated in a capacitor connected in series with the transistor for a long time due to its low off-state current. Is possible.

半導体層は、例えばインジウム、亜鉛およびM(アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属)を含むIn−M−Zn系酸化物で表記される膜とすることができる。 The semiconductor layer is represented by an In-M-Zn-based oxide containing indium, zinc, and M (metal such as aluminum, titanium, gallium, germanium, yttrium, zirconium, lanthanum, cerium, tin, neodymium, or hafnium). It can be a membrane.

半導体層を構成する酸化物半導体がIn−M−Zn系酸化物の場合、In−M−Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2、In:M:Zn=4:2:3、In:M:Zn=4:2:4.1、In:M:Zn=5:1:6、In:M:Zn=5:1:7、In:M:Zn=5:1:8等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。 In the case where the oxide semiconductor included in the semiconductor layer is an In-M-Zn-based oxide, the atomic ratio of the metal elements of the sputtering target used for forming the In-M-Zn oxide is In ≧ M, Zn It is preferable to satisfy ≧ M. As the atomic ratio of the metal elements of such a sputtering target, In: M: Zn = 1: 1: 1, In: M: Zn = 1: 1: 1.2, In: M: Zn = 3: 1: 2, In: M: Zn = 4: 2: 3, In: M: Zn = 4: 2: 4.1, In: M: Zn = 5: 1: 6, In: M: Zn = 5: 1: 7, In: M: Zn = 5: 1: 8 etc. are preferable. Note that the atomic ratio of the semiconductor layer to be formed includes a variation of plus or minus 40% of the atomic ratio of the metal element contained in the sputtering target.

本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため好ましい。またこのとき酸化物半導体を用いることで、多結晶シリコンよりも低温で形成できる、半導体層よりも下層の配線は電極の材料、基板の材料として、耐熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面積のガラス基板などを好適に用いることができる。 The bottom-gate transistor described in this embodiment is preferable because the number of manufacturing steps can be reduced. In addition, by using an oxide semiconductor at this time, the wiring under the semiconductor layer can be formed at a temperature lower than that of polycrystalline silicon, and a material having low heat resistance can be used as an electrode material and a substrate material. Can widen the choice of materials. For example, a glass substrate having an extremely large area can be suitably used.

半導体層としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、半導体層は、キャリア密度が1×1017/cm以下、好ましくは1×1015/cm以下、さらに好ましくは1×1013/cm以下、より好ましくは1×1011/cm以下、さらに好ましくは1×1010/cm未満であり、1×10−9/cm以上のキャリア密度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。これにより不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する酸化物半導体であるといえる。 As the semiconductor layer, an oxide semiconductor film with low carrier density is used. For example, the semiconductor layer has a carrier density of 1 × 10 17 / cm 3 or less, preferably 1 × 10 15 / cm 3 or less, more preferably 1 × 10 13 / cm 3 or less, more preferably 1 × 10 11 / cm 3. 3 or less, more preferably less than 1 × 10 10 / cm 3 , and an oxide semiconductor having a carrier density of 1 × 10 −9 / cm 3 or more can be used. Such an oxide semiconductor is referred to as a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor. Accordingly, it can be said that the oxide semiconductor has stable characteristics because the impurity concentration is low and the density of defect states is low.

なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性(電界効果移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。 Note that the composition is not limited thereto, and a transistor having an appropriate composition may be used depending on required semiconductor characteristics and electrical characteristics (such as field-effect mobility and threshold voltage) of the transistor. In addition, in order to obtain the required semiconductor characteristics of the transistor, it is preferable that the semiconductor layer have appropriate carrier density, impurity concentration, defect density, atomic ratio of metal element to oxygen, interatomic distance, density, and the like. .

半導体層を構成する酸化物半導体において、第14族元素の一つであるシリコンや炭素が含まれると、半導体層において酸素欠損が増加し、n型化してしまう。このため、半導体層におけるシリコンや炭素の濃度(二次イオン質量分析法により得られる濃度)を、2×1018atoms/cm以下、好ましくは2×1017atoms/cm以下とする。 If an oxide semiconductor included in the semiconductor layer contains silicon or carbon which is one of Group 14 elements, oxygen vacancies increase in the semiconductor layer and the semiconductor layer becomes n-type. Therefore, the concentration of silicon or carbon in the semiconductor layer (concentration obtained by secondary ion mass spectrometry) is 2 × 10 18 atoms / cm 3 or less, preferably 2 × 10 17 atoms / cm 3 or less.

また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm以下、好ましくは2×1016atoms/cm以下にする。 Further, when alkali metal and alkaline earth metal are combined with an oxide semiconductor, carriers may be generated, which may increase off-state current of the transistor. Therefore, the concentration of alkali metal or alkaline earth metal obtained by secondary ion mass spectrometry in the semiconductor layer is set to 1 × 10 18 atoms / cm 3 or less, preferably 2 × 10 16 atoms / cm 3 or less.

また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における二次イオン質量分析法により得られる窒素濃度は、5×1018atoms/cm以下にすることが好ましい。 In addition, when nitrogen is contained in the oxide semiconductor included in the semiconductor layer, electrons serving as carriers are generated, the carrier density is increased, and the oxide semiconductor is likely to be n-type. As a result, a transistor including an oxide semiconductor containing nitrogen is likely to be normally on. For this reason, it is preferable that the nitrogen concentration obtained by secondary ion mass spectrometry in the semiconductor layer is 5 × 10 18 atoms / cm 3 or less.

また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、c軸に配向した結晶を有するCAAC−OS(C−Axis Aligned Crystalline Oxide Semiconductor、または、C−Axis Aligned and A−B−plane Anchored Crystalline Oxide Semiconductor)、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC−OSは最も欠陥準位密度が低い。 The semiconductor layer may have a non-single crystal structure, for example. The non-single-crystal structure includes, for example, a CAAC-OS (C-Axis Crystalline Oxide Semiconductor Semiconductor having a crystal oriented in the c-axis, or a C-Axis Aligned and A-B-Plane Annealed Crystal Oxide Crystal Structure, Includes a microcrystalline structure or an amorphous structure. In the non-single-crystal structure, the amorphous structure has the highest density of defect states, and the CAAC-OS has the lowest density of defect states.

非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。 An oxide semiconductor film having an amorphous structure has, for example, disordered atomic arrangement and no crystal component. Alternatively, an amorphous oxide film has, for example, a completely amorphous structure and does not have a crystal part.

なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
<CAC−OSの構成>
以下では、本発明の一態様で開示されるトランジスタの半導体層に用いることができるCAC構成を有する金属酸化物の詳細について説明する。ここでは、CAC構成を有する金属酸化物の代表例として、CAC−OSを用いて説明する。
Note that the semiconductor layer may be a mixed film including two or more of an amorphous structure region, a microcrystalline structure region, a polycrystalline structure region, a CAAC-OS region, and a single crystal structure region. Good. For example, the mixed film may have a single-layer structure or a stacked structure including any two or more of the above-described regions.
<Configuration of CAC-OS>
The details of a metal oxide having a CAC structure that can be used for a semiconductor layer of a transistor disclosed in one embodiment of the present invention are described below. Here, as a typical example of a metal oxide having a CAC structure, description will be made using a CAC-OS.

つまり、CAC−OSとは、例えば、図18に示す絶縁膜106上に形成された例のように、金属酸化物を構成する元素が偏在することで、各元素を主成分とする領域101、および領域102を形成し、各領域が、混合し、モザイク状に形成または分散される。つまり、金属酸化物を構成する元素が、0.5nm以上10nm以下、好ましくは、0.5nm以上3nm以下、またはその近傍のサイズで偏在した材料の一構成である。 In other words, the CAC-OS refers to a region 101 containing each element as a main component due to the uneven distribution of elements constituting a metal oxide, for example, as in the example formed over the insulating film 106 illustrated in FIG. And regions 102, and each region is mixed and formed or dispersed in a mosaic. That is, it is one structure of a material in which elements constituting the metal oxide are unevenly distributed in a size of 0.5 nm to 10 nm, preferably 0.5 nm to 3 nm, or the vicinity thereof.

特定の元素が偏在した領域は、該元素が有する性質により、物理特性が決定する。例えば、金属酸化物を構成する元素の中でも比較的、絶縁体となる傾向がある元素が偏在した領域は、誘電体領域となる。一方、金属酸化物を構成する元素の中でも比較的、導体となる傾向がある元素が偏在した領域は、導電体領域となる。また、導電体領域、および誘電体領域がモザイク状に混合することで、材料としては、半導体として機能する。 The physical characteristics of a region where a specific element is unevenly distributed are determined by the properties of the element. For example, a region in which elements that tend to become insulators are relatively uneven among the elements constituting the metal oxide is a dielectric region. On the other hand, a region in which elements that tend to be conductors are relatively uneven among the elements constituting the metal oxide is a conductor region. In addition, when the conductor region and the dielectric region are mixed in a mosaic, the material functions as a semiconductor.

つまり、本発明の一態様における金属酸化物は、物理特性が異なる材料が混合した、マトリックス複合材(matrix composite)、または金属マトリックス複合材(metal matrix composite)の一種である。 That is, the metal oxide in one embodiment of the present invention is a kind of matrix composite or metal matrix composite in which materials having different physical characteristics are mixed.

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、元素M(Mは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種)が含まれていてもよい。 Note that the oxide semiconductor preferably contains at least indium. In particular, it is preferable to contain indium and zinc. In addition to them, element M (M is gallium, aluminum, silicon, boron, yttrium, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum. , One or more selected from tungsten, magnesium, or the like.

例えば、In−Ga−Zn酸化物におけるCAC−OS(CAC−OSの中でもIn−Ga−Zn酸化物を、特にCAC−IGZOと呼称してもよい。)とは、インジウム酸化物(以下、InOX1(X1は0よりも大きい実数)とする。)、またはインジウム亜鉛酸化物(以下、InX2ZnY2Z2(X2、Y2、およびZ2は0よりも大きい実数)とする。)と、ガリウム酸化物(以下、GaOX3(X3は0よりも大きい実数)とする。)、またはガリウム亜鉛酸化物(以下、GaX4ZnY4Z4(X4、Y4、およびZ4は0よりも大きい実数)とする。)などと、に材料が分離することでモザイク状となり、モザイク状のInOX1、またはInX2ZnY2Z2が、膜中に均一に分布した構成(以下、クラウド状ともいう。)である。 For example, a CAC-OS in In-Ga-Zn oxide (In-Ga-Zn oxide among CAC-OSs may be referred to as CAC-IGZO in particular) is an indium oxide (hereinafter referred to as InO). X1 (X1 is greater real than 0) and.), or indium zinc oxide (hereinafter, in X2 Zn Y2 O Z2 ( X2, Y2, and Z2 is larger real than 0) and a.), gallium An oxide (hereinafter referred to as GaO X3 (X3 is a real number greater than 0)) or a gallium zinc oxide (hereinafter referred to as Ga X4 Zn Y4 O Z4 (where X4, Y4, and Z4 are greater than 0)) to.) and the like, the material becomes mosaic by separate into, mosaic InO X1 or in X2 Zn Y2 O Z2, is a configuration in which uniformly distributed in the film (hereinafter Also referred to as a cloud-like.) A.

つまり、CAC−OSは、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第1の領域の元素Mに対するInの原子数比が、第2の領域の元素Mに対するInの原子数比よりも大きいことを、第1の領域は、第2の領域と比較して、Inの濃度が高いとする。 That, CAC-OS includes a region GaO X3 is the main component, and In X2 Zn Y2 O Z2, or InO X1 is the main component region is a composite oxide semiconductor having a structure that is mixed. Note that in this specification, for example, the first region indicates that the atomic ratio of In to the element M in the first region is larger than the atomic ratio of In to the element M in the second region. It is assumed that the concentration of In is higher than that in the second region.

なお、IGZOは通称であり、In、Ga、Zn、およびOによる1つの化合物をいう場合がある。代表例として、InGaO(ZnO)m1(m1は自然数)、またはIn(1+x0)Ga(1−x0)(ZnO)m0(−1≦x0≦1、m0は任意数)で表される結晶性の化合物が挙げられる。 Note that IGZO is a common name and may refer to one compound of In, Ga, Zn, and O. As a typical example, InGaO 3 (ZnO) m1 (m1 is a natural number) or In (1 + x0) Ga (1-x0) O 3 (ZnO) m0 (−1 ≦ x0 ≦ 1, m0 is an arbitrary number) A crystalline compound may be mentioned.

上記結晶性の化合物は、単結晶構造、多結晶構造、またはCAAC構造を有する。なお、CAAC構造とは、複数のIGZOのナノ結晶がc軸配向を有し、かつa−b面においては配向せずに連結した結晶構造である。 The crystalline compound has a single crystal structure, a polycrystalline structure, or a CAAC structure. The CAAC structure is a crystal structure in which a plurality of IGZO nanocrystals have c-axis orientation and are connected without being oriented in the ab plane.

一方、CAC−OSは、酸化物半導体の材料構成に関する。CAC−OSとは、In、Ga、Zn、およびOを含む材料構成において、一部にGaを主成分とするナノ粒子状領域が観察され、一部にInを主成分とするナノ粒子状領域が観察され、それぞれモザイク状にランダムに分散している構成をいう。したがって、CAC−OSにおいて、結晶構造は副次的な要素である。 On the other hand, CAC-OS relates to a material structure of an oxide semiconductor. CAC-OS refers to a nanoparticulate region mainly composed of Ga and partly composed of In, in a material configuration containing In, Ga, Zn, and O. Are observed, each of which is randomly dispersed in a mosaic pattern. Therefore, in the CAC-OS, the crystal structure is a secondary element.

なお、CAC−OSは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Inを主成分とする膜と、Gaを主成分とする膜との2層からなる構造は、含まない。 Note that the CAC-OS does not include a stacked structure of two or more kinds of films having different compositions. For example, a structure composed of two layers of a film mainly containing In and a film mainly containing Ga is not included.

なお、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域とは、明確な境界が観察できない場合がある。 Incidentally, a region GaO X3 is the main component, and In X2 Zn Y2 O Z2 or InO X1 is the main component region, in some cases clear boundary can not be observed.

なお、ガリウムの代わりに、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、CAC−OSは、一部に該元素を主成分とするナノ粒子状領域が観察され、一部にInを主成分とするナノ粒子状領域が観察され、それぞれモザイク状にランダムに分散している構成をいう。 In addition, instead of gallium, aluminum, silicon, boron, yttrium, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, or magnesium are selected. In the case where one or a plurality of types are included, in the CAC-OS, a nanoparticulate region mainly containing the element is observed in part, and a nanoparticulate region mainly containing In is partly observed. Are observed, each of which is randomly dispersed in a mosaic pattern.

<CAC−OSの解析>
続いて、各種測定方法を用い、基板上に成膜した酸化物半導体について測定を行った結果について説明する。
<Analysis of CAC-OS>
Subsequently, the results of measurement of an oxide semiconductor film formed on a substrate using various measurement methods will be described.

≪試料の構成と作製方法≫
以下では、本発明の一態様に係る9個の試料について説明する。各試料は、それぞれ、酸化物半導体を成膜する際の基板温度、および酸素ガス流量比を異なる条件で作製する。なお、試料は、基板と、基板上の酸化物半導体と、を有する構造である。
<< Sample structure and production method >>
In the following, nine samples according to one embodiment of the present invention are described. Each sample is manufactured under different conditions for the substrate temperature and the oxygen gas flow rate when the oxide semiconductor film is formed. Note that the sample has a structure including a substrate and an oxide semiconductor over the substrate.

各試料の作製方法について、説明する。 A method for manufacturing each sample will be described.

まず、基板として、ガラス基板を用いる。続いて、スパッタリング装置を用いて、ガラス基板上に酸化物半導体として、厚さ100nmのIn−Ga−Zn酸化物を形成する。成膜条件は、チャンバー内の圧力を0.6Paとし、ターゲットには、酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])を用いる。また、スパッタリング装置内に設置された酸化物ターゲットに2500WのAC電力を供給する。 First, a glass substrate is used as the substrate. Subsequently, an In—Ga—Zn oxide with a thickness of 100 nm is formed as an oxide semiconductor over the glass substrate with a sputtering apparatus. The deposition conditions are such that the pressure in the chamber is 0.6 Pa and an oxide target (In: Ga: Zn = 4: 2: 4.1 [atomic ratio]) is used as the target. In addition, 2500 W AC power is supplied to the oxide target installed in the sputtering apparatus.

なお、酸化物を成膜する際の条件として、基板温度を、意図的に加熱しない温度(以下、室温またはR.T.ともいう。)、130℃、または170℃とした。また、Arと酸素の混合ガスに対する酸素ガスの流量比(以下、酸素ガス流量比ともいう。)を、10%、30%、または100%とすることで、9個の試料を作製する。 Note that the substrate temperature was set to a temperature at which the substrate was not intentionally heated (hereinafter also referred to as room temperature or RT), 130 ° C., or 170 ° C. as a condition for forming the oxide film. In addition, nine samples are manufactured by setting the flow rate ratio of oxygen gas to the mixed gas of Ar and oxygen (hereinafter also referred to as oxygen gas flow rate ratio) to 10%, 30%, or 100%.

≪X線回折による解析≫
本項目では、9個の試料に対し、X線回折(XRD:X−ray diffraction)測定を行った結果について説明する。なお、XRD装置として、Bruker社製D8 ADVANCEを用いた。また、条件は、Out−of−plane法によるθ/2θスキャンにて、走査範囲を15deg.乃至50deg.、ステップ幅を0.02deg.、走査速度を3.0deg./分とした。
≪Analysis by X-ray diffraction≫
In this item, the results of X-ray diffraction (XRD) measurement on nine samples will be described. Note that Bruker D8 ADVANCE was used as the XRD apparatus. The condition is that the scanning range is 15 deg. In θ / 2θ scanning by the out-of-plane method. To 50 deg. , The step width is 0.02 deg. The scanning speed is 3.0 deg. / Min.

図19にOut−of−plane法を用いてXRDスペクトルを測定した結果を示す。なお、図19において、上段には成膜時の基板温度条件が170℃の試料における測定結果、中段には成膜時の基板温度条件が130℃の試料における測定結果、下段には成膜時の基板温度条件がR.T.の試料における測定結果を示す。また、左側の列には酸素ガス流量比の条件が10%の試料における測定結果、中央の列には酸素ガス流量比の条件が30%の試料における測定結果、右側の列には酸素ガス流量比の条件が100%の試料における測定結果、を示す。 FIG. 19 shows the results of measuring the XRD spectrum using the out-of-plane method. In FIG. 19, the upper part shows the measurement results for the sample whose substrate temperature condition during film formation is 170 ° C., the middle part shows the measurement results for the sample whose substrate temperature condition during film formation is 130 ° C., and the lower part shows the measurement result during film formation. The substrate temperature condition of R.R. T.A. The measurement result in the sample is shown. The left column shows the measurement results for the sample with an oxygen gas flow ratio of 10%, the center column shows the measurement results for a sample with an oxygen gas flow ratio of 30%, and the right column shows the oxygen gas flow rate. The measurement result in the sample whose ratio condition is 100% is shown.

図19に示すXRDスペクトルは、成膜時の基板温度を高くする、または、成膜時の酸素ガス流量比の割合を大きくすることで、2θ=31°付近のピーク強度が高くなる。なお、2θ=31°付近のピークは、被形成面または上面に略垂直方向に対してc軸に配向した結晶性IGZO化合物(CAAC(c−axis aligned crystalline)−IGZOともいう。)であることに由来することが分かっている。 In the XRD spectrum shown in FIG. 19, the peak intensity near 2θ = 31 ° is increased by increasing the substrate temperature during film formation or increasing the ratio of the oxygen gas flow rate ratio during film formation. Note that the peak near 2θ = 31 ° is a crystalline IGZO compound (also referred to as CAAC (c-axis aligned crystalline) -IGZO) oriented in the c-axis with respect to a surface to be formed or an upper surface substantially perpendicular to the surface. Is known to originate from

また、図19に示すXRDスペクトルは、成膜時の基板温度が低い、または、酸素ガス流量比が小さいほど、明確なピークが現れなかった。したがって、成膜時の基板温度が低い、または、酸素ガス流量比が小さい試料は、測定領域のa−b面方向、およびc軸方向の配向は見られないことが分かる。 In the XRD spectrum shown in FIG. 19, a clear peak did not appear as the substrate temperature during film formation was lower or the oxygen gas flow ratio was smaller. Therefore, it can be seen that the sample having a low substrate temperature during film formation or a small oxygen gas flow ratio does not show orientation in the ab plane direction and c-axis direction of the measurement region.

≪電子顕微鏡による解析≫
本項目では、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料を、HAADF(High−Angle Annular Dark Field)−STEM(Scanning Transmission Electron Microscope)によって観察、および解析した結果について説明する(以下、HAADF−STEMによって取得した像は、TEM像ともいう。)。
≪Analysis with electron microscope≫
In this item, the substrate temperature R.D. T.A. Samples prepared at a gas flow rate ratio of 10% and HAADF (High-Angle Angular Dark Field) -STEM (Scanning Transmission Electron Microscope) will be described and explained below (hereinafter obtained by HAADF-STEM). The image is also called a TEM image.)

HAADF−STEMによって取得した平面像(以下、平面TEM像ともいう。)、および断面像(以下、断面TEM像ともいう。)の画像解析を行った結果について説明する。なお、TEM像は、球面収差補正機能を用いて観察した。なお、HAADF−STEM像の撮影には、日本電子株式会社製原子分解能分析電子顕微鏡JEM−ARM200Fを用いて、加速電圧200kV、ビーム径約0.1nmφの電子線を照射して行った。 The results of image analysis of a planar image (hereinafter also referred to as a planar TEM image) acquired by HAADF-STEM and a sectional image (hereinafter also referred to as a sectional TEM image) will be described. The TEM image was observed using a spherical aberration correction function. The HAADF-STEM image was taken by irradiating an electron beam with an acceleration voltage of 200 kV and a beam diameter of about 0.1 nmφ using an atomic resolution analytical electron microscope JEM-ARM200F manufactured by JEOL Ltd.

図20(A)は、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の平面TEM像である。図20(B)は、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の断面TEM像である。 FIG. 20A shows the substrate temperature R.D. T.A. , And a plane TEM image of a sample fabricated at an oxygen gas flow rate ratio of 10%. FIG. 20B shows the substrate temperature R.P. T.A. And a cross-sectional TEM image of a sample manufactured at an oxygen gas flow rate ratio of 10%.

≪電子線回折パターンの解析≫
本項目では、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料に、プローブ径が1nmの電子線(ナノビーム電子線ともいう。)を照射することで、電子線回折パターンを取得した結果について説明する。
≪Analysis of electron diffraction pattern≫
In this item, the substrate temperature R.D. T.A. The result of acquiring an electron beam diffraction pattern by irradiating an electron beam having a probe diameter of 1 nm (also referred to as a nanobeam electron beam) to a sample manufactured at an oxygen gas flow rate ratio of 10% will be described.

図20(A)に示す、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の平面TEM像において、黒点a1、黒点a2、黒点a3、黒点a4、および黒点a5で示す電子線回折パターンを観察する。なお、電子線回折パターンの観察は、電子線を照射しながら0秒の位置から35秒の位置まで一定の速度で移動させながら行う。黒点a1の結果を図20(C)、黒点a2の結果を図20(D)、黒点a3の結果を図20(E)、黒点a4の結果を図19(F)、および黒点a5の結果を図19(G)に示す。 As shown in FIG. 20A, the substrate temperature R.D. T.A. , And an electron beam diffraction pattern indicated by black spots a1, black spots a2, black spots a3, black spots a4, and black spots a5 in a planar TEM image of a sample prepared at an oxygen gas flow rate ratio of 10%. The observation of the electron beam diffraction pattern is performed while moving at a constant speed from the 0 second position to the 35 second position while irradiating the electron beam. FIG. 20C shows the result of black point a1, FIG. 20D shows the result of black point a2, FIG. 20E shows the result of black point a3, FIG. 19F shows the result of black point a4, and the result of black point a5. As shown in FIG.

図20(C)、図20(D)、図20(E)、図20(F)、および図20(G)より、円を描くように(リング状に)輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観測できる。 From FIG. 20C, FIG. 20D, FIG. 20E, FIG. 20F, and FIG. 20G, it is possible to observe a high luminance region in a circle (in a ring shape). A plurality of spots can be observed in the ring-shaped region.

また、図20(B)に示す、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の断面TEM像において、黒点b1、黒点b2、黒点b3、黒点b4、および黒点b5で示す電子線回折パターンを観察する。黒点b1の結果を図20(H)、黒点b2の結果を図20(I)、黒点b3の結果を図20(J)、黒点b4の結果を図20(K)、および黒点b5の結果を図20(L)に示す。 Further, as shown in FIG. T.A. In the cross-sectional TEM image of the sample manufactured at an oxygen gas flow rate ratio of 10%, the electron beam diffraction pattern indicated by black spot b1, black spot b2, black spot b3, black spot b4, and black spot b5 is observed. FIG. 20 (H) shows the result of black point b1, FIG. 20 (I) shows the result of black point b2, FIG. 20 (J) shows the result of black point b3, FIG. 20 (K) shows the result of black point b4, and FIG. As shown in FIG.

図20(H)、図20(I)、図20(J)、図20(K)、および図20(L)より、リング状に輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観測できる。 From FIG. 20 (H), FIG. 20 (I), FIG. 20 (J), FIG. 20 (K), and FIG. A plurality of spots can be observed in the ring-shaped region.

ここで、例えば、InGaZnOの結晶を有するCAAC−OSに対し、試料面に平行にプローブ径が300nmの電子線を入射させると、InGaZnOの結晶の(009)面に起因するスポットが含まれる回折パターンが見られる。つまり、CAAC−OSは、c軸配向性を有し、c軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が300nmの電子線を入射させると、リング状の回折パターンが確認される。つまり、CAAC−OSは、a軸およびb軸は配向性を有さないことがわかる。 Here, for example, when an electron beam with a probe diameter of 300 nm is incident on a CAAC-OS having an InGaZnO 4 crystal in parallel to the sample surface, spots resulting from the (009) plane of the InGaZnO 4 crystal are included. A diffraction pattern is seen. That is, it can be seen that the CAAC-OS has c-axis orientation and the c-axis is in a direction substantially perpendicular to the formation surface or the top surface. On the other hand, when an electron beam with a probe diameter of 300 nm is incident on the same sample perpendicularly to the sample surface, a ring-shaped diffraction pattern is confirmed. That is, in the CAAC-OS, the a-axis and the b-axis do not have orientation.

また、微結晶を有する酸化物半導体(nano crystalline oxide semiconductor。以下、nc−OSという。)に対し、大きいプローブ径(例えば50nm以上)の電子線を用いる電子線回折を行うと、ハローパターンのような回折パターンが観測される。また、nc−OSに対し、小さいプローブ径の電子線(例えば50nm未満)を用いるナノビーム電子線回折を行うと、輝点(スポット)が観測される。また、nc−OSに対しナノビーム電子線回折を行うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。さらに、リング状の領域に複数の輝点が観測される場合がある。 Further, when electron beam diffraction using an electron beam with a large probe diameter (for example, 50 nm or more) is performed on an oxide semiconductor having microcrystals (hereinafter referred to as nc-OS), a halo pattern is obtained. A simple diffraction pattern is observed. Further, when nanobeam electron diffraction is performed on the nc-OS using an electron beam with a small probe diameter (for example, less than 50 nm), bright spots (spots) are observed. Further, when nanobeam electron diffraction is performed on the nc-OS, a region with high luminance may be observed so as to draw a circle (in a ring shape). In addition, a plurality of bright spots may be observed in the ring-shaped region.

成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の電子線回折パターンは、リング状に輝度の高い領域と、該リング領域に複数の輝点を有する。したがって、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料は、電子線回折パターンが、nc−OSになり、平面方向、および断面方向において、配向性は有さない。 Substrate temperature R.D. T.A. The electron beam diffraction pattern of a sample manufactured at an oxygen gas flow rate ratio of 10% has a ring-like high luminance region and a plurality of bright spots in the ring region. Therefore, the substrate temperature R.D. T.A. And the sample manufactured at an oxygen gas flow rate ratio of 10% has an electron beam diffraction pattern of nc-OS and has no orientation in the plane direction and the cross-sectional direction.

以上より、成膜時の基板温度が低い、または、酸素ガス流量比が小さい酸化物半導体は、アモルファス構造の酸化物半導体膜とも、単結晶構造の酸化物半導体膜とも明確に異なる性質を有すると推定できる。 As described above, an oxide semiconductor with a low substrate temperature or a low oxygen gas flow ratio during deposition has properties that are clearly different from those of an amorphous oxide semiconductor film and a single crystal oxide semiconductor film. Can be estimated.

≪元素分析≫
本項目では、エネルギー分散型X線分光法(EDX:Energy Dispersive X−ray spectroscopy)を用い、EDXマッピングを取得し、評価することによって、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の元素分析を行った結果について説明する。なお、EDX測定には、元素分析装置として日本電子株式会社製エネルギー分散型X線分析装置JED−2300Tを用いる。なお、試料から放出されたX線の検出にはSiドリフト検出器を用いる。
≪Elemental analysis≫
In this item, by using energy dispersive X-ray spectroscopy (EDX) and obtaining and evaluating EDX mapping, the substrate temperature R.D. T.A. The results of elemental analysis of a sample prepared at an oxygen gas flow rate ratio of 10% will be described. For EDX measurement, an energy dispersive X-ray analyzer JED-2300T manufactured by JEOL Ltd. is used as an element analyzer. A Si drift detector is used to detect X-rays emitted from the sample.

EDX測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する試料の特性X線のエネルギーと発生回数を測定し、各点に対応するEDXスペクトルを得る。本実施の形態では、各点のEDXスペクトルのピークを、In原子のL殻への電子遷移、Ga原子のK殻への電子遷移、Zn原子のK殻への電子遷移およびO原子のK殻への電子遷移に帰属させ、各点におけるそれぞれの原子の比率を算出する。これを試料の分析対象領域について行うことにより、各原子の比率の分布が示されたEDXマッピングを得ることができる。 In the EDX measurement, each point in the analysis target region of the sample is irradiated with an electron beam, and the characteristic X-ray energy and the number of occurrences of the sample generated thereby are measured to obtain an EDX spectrum corresponding to each point. In this embodiment, the peak of the EDX spectrum at each point is represented by the electron transition of the In atom to the L shell, the electron transition of the Ga atom to the K shell, the electron transition of the Zn atom to the K shell, and the K shell of the O atom. And the ratio of each atom at each point is calculated. By performing this for the analysis target region of the sample, EDX mapping showing the distribution of the ratio of each atom can be obtained.

図21には、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の断面におけるEDXマッピングを示す。図21(A)は、Ga原子のEDXマッピング(全原子に対するGa原子の比率は1.18乃至18.64[atomic%]の範囲とする。)である。図21(B)は、In原子のEDXマッピング(全原子に対するIn原子の比率は9.28乃至33.74[atomic%]の範囲とする。)である。図21(C)は、Zn原子のEDXマッピング(全原子に対するZn原子の比率は6.69乃至24.99[atomic%]の範囲とする。)である。また、図21(A)、図21(B)、および図21(C)は、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の断面において、同範囲の領域を示している。なお、EDXマッピングは、範囲における、測定元素が多いほど明るくなり、測定元素が少ないほど暗くなるように、明暗で元素の割合を示している。また、図21に示すEDXマッピングの倍率は720万倍である。 FIG. 21 shows the substrate temperature R.D. T.A. And EDX mapping in a cross section of a sample fabricated at an oxygen gas flow rate ratio of 10%. FIG. 21A is an EDX mapping of Ga atoms (the ratio of Ga atoms to all atoms is in the range of 1.18 to 18.64 [atomic%]). FIG. 21B is EDX mapping of In atoms (the ratio of In atoms to all atoms is in the range of 9.28 to 33.74 [atomic%]). FIG. 21C is EDX mapping of Zn atoms (the ratio of Zn atoms to all atoms is in the range of 6.69 to 24.99 [atomic%]). 21A, 21B, and 21C show the substrate temperature R.P. at the time of film formation. T.A. In a cross section of a sample manufactured at an oxygen gas flow rate ratio of 10%, a region in the same range is shown. Note that the EDX mapping shows the ratio of elements in light and dark so that the more measurement elements in the range, the brighter the brightness, and the darker the measurement elements. Further, the magnification of the EDX mapping shown in FIG. 21 is 7.2 million times.

図21(A)、図21(B)、および図21(C)に示すEDXマッピングでは、画像に相対的な明暗の分布が見られ、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料において、各原子が分布を持って存在している様子が確認できる。ここで、図21(A)、図21(B)、および図21(C)に示す実線で囲む範囲と破線で囲む範囲に注目する。 In the EDX mapping shown in FIGS. 21A, 21B, and 21C, a relative light / dark distribution is seen in the image, and the substrate temperature R.D. T.A. In the sample prepared at an oxygen gas flow rate ratio of 10%, it can be confirmed that each atom exists in a distributed manner. Here, attention is focused on a range surrounded by a solid line and a range surrounded by a broken line in FIGS. 21A, 21B, and 21C.

図21(A)では、実線で囲む範囲は、相対的に暗い領域を多く含み、破線で囲む範囲は、相対的に明るい領域を多く含む。また、図21(B)では実線で囲む範囲は、相対的に明るい領域を多く含み、破線で囲む範囲は、相対的に暗い領域を多く含む。 In FIG. 21A, a range surrounded by a solid line includes many relatively dark areas, and a range surrounded by a broken line includes many relatively bright areas. In FIG. 21B, a range surrounded by a solid line includes many relatively bright areas, and a range surrounded by a broken line includes many relatively dark areas.

つまり、実線で囲む範囲はIn原子が相対的に多い領域であり、破線で囲む範囲はIn原子が相対的に少ない領域である。ここで、図21(C)では、実線で囲む範囲において、右側は相対的に明るい領域であり、左側は相対的に暗い領域である。したがって、実線で囲む範囲は、InX2ZnY2Z2、またはInOX1などが主成分である領域である。 That is, the range surrounded by the solid line is a region having a relatively large number of In atoms, and the range surrounded by a broken line is a region having a relatively small number of In atoms. Here, in FIG. 21C, the right side is a relatively bright region and the left side is a relatively dark region in a range surrounded by a solid line. Accordingly, the range surrounded by the solid line is a region mainly composed of In X2 Zn Y2 O Z2 or InO X1 .

また、実線で囲む範囲はGa原子が相対的に少ない領域であり、破線で囲む範囲はGa原子が相対的に多い領域である。図21(C)では、破線で囲む範囲において、左上の領域は、相対的に明るい領域であり、右下側の領域は、相対的に暗い領域である。したがって、破線で囲む範囲は、GaOX3、またはGaX4ZnY4Z4などが主成分である領域である。 A range surrounded by a solid line is a region with relatively few Ga atoms, and a range surrounded by a broken line is a region with relatively many Ga atoms. In FIG. 21C, in the range surrounded by the broken line, the upper left region is a relatively bright region, and the lower right region is a relatively dark region. Therefore, a range surrounded by a broken line is a region whose main component is GaO X3 , Ga X4 Zn Y4 O Z4 , or the like.

また、図21(A)、図21(B)、および図21(C)より、In原子の分布は、Ga原子よりも、比較的、均一に分布しており、InOX1が主成分である領域は、InX2ZnY2Z2が主成分となる領域を介して、互いに繋がって形成されているように見える。このように、InX2ZnY2Z2、またはInOX1が主成分である領域は、クラウド状に広がって形成されている。 Further, from FIGS. 21A, 21B, and 21C, the distribution of In atoms is relatively more uniform than Ga atoms, and InO X1 is the main component. The regions appear to be connected to each other through a region mainly composed of In X2 Zn Y2 O Z2 . As described above, the region mainly composed of In X2 Zn Y2 O Z2 or InO X1 is formed so as to spread in a cloud shape.

このように、GaOX3などが主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域とが、偏在し、混合している構造を有するIn−Ga−Zn酸化物を、CAC−OSと呼称することができる。 Thus, the region which is the main component such as GaO X3, In X2 Zn Y2 O Z2 or InO X1 there is a region which is a main component, ubiquitously, an In-Ga-Zn oxide having a mixed to have the structure Things can be referred to as CAC-OS.

また、CAC−OSにおける結晶構造は、nc構造を有する。CAC−OSが有するnc構造は、電子線回折像において、単結晶、多結晶、またはCAAC構造を含むIGZOに起因する輝点(スポット)以外にも、数か所以上の輝点(スポット)を有する。または、数か所以上の輝点(スポット)に加え、リング状に輝度の高い領域が現れるとして結晶構造が定義される。 The crystal structure in the CAC-OS has an nc structure. The nc structure of CAC-OS has several bright spots (spots) in addition to bright spots (spots) caused by IGZO including single crystal, polycrystal, or CAAC structure in the electron diffraction image. Have. Alternatively, in addition to several bright spots (spots), a crystal structure is defined as a region having a high brightness in a ring shape.

また、図21(A)、図21(B)、および図21(C)より、GaOX3などが主成分である領域、およびInX2ZnY2Z2、またはInOX1が主成分である領域のサイズは、0.5nm以上10nm以下、または1nm以上3nm以下で観察される。なお、好ましくは、EDXマッピングにおいて、各元素が主成分である領域の径は、1nm以上2nm以下とする。 Further, FIG. 21 (A), the FIG. 21 (B), the and 21 from (C), such as GaO X3 is the main component area, and In X2 Zn Y2 O Z2 or InO X1 is a region which is the main component, The size is observed from 0.5 nm to 10 nm, or from 1 nm to 3 nm. Preferably, in EDX mapping, the diameter of a region in which each element is a main component is 1 nm or more and 2 nm or less.

以上より、CAC−OSは、金属元素が均一に分布したIGZO化合物とは異なる構造であり、IGZO化合物と異なる性質を有する。つまり、CAC−OSは、GaOX3などが主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。 As described above, the CAC-OS has a structure different from that of the IGZO compound in which the metal elements are uniformly distributed and has properties different from those of the IGZO compound. That is, in the CAC-OS, a region in which GaO X3 or the like is a main component and a region in which In X2 Zn Y2 O Z2 or InO X1 is a main component are phase-separated from each other, and each region is mainly composed of each element. Has a mosaic structure.

ここで、InX2ZnY2Z2、またはInOX1が主成分である領域は、GaOX3などが主成分である領域と比較して、導電性が高い領域である。つまり、InX2ZnY2Z2、またはInOX1が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、InX2ZnY2Z2、またはInOX1が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度(μ)が実現できる。 Here, the region containing In X2 Zn Y2 O Z2 or InO X1 as a main component is a region having higher conductivity than a region containing GaO X3 or the like as a main component. That, In X2 Zn Y2 O Z2 or InO X1, is an area which is the main component, by carriers flow, expressed the conductivity of the oxide semiconductor. Therefore, a region where In X2 Zn Y2 O Z2 or InO X1 is a main component is distributed in a cloud shape in the oxide semiconductor, whereby high field-effect mobility (μ) can be realized.

一方、GaOX3などが主成分である領域は、InX2ZnY2Z2、またはInOX1が主成分である領域と比較して、絶縁性が高い領域である。つまり、GaOX3などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。 On the other hand, areas such as GaO X3 is the main component, as compared to the In X2 Zn Y2 O Z2 or InO X1 is the main component area, it is highly regions insulating. That is, a region containing GaO X3 or the like as a main component is distributed in the oxide semiconductor, whereby leakage current can be suppressed and good switching operation can be realized.

したがって、CAC−OSを半導体素子に用いた場合、GaOX3などに起因する絶縁性と、InX2ZnY2Z2、またはInOX1に起因する導電性とが、相補的に作用することにより、高いオン電流(Ion)、および高い電界効果移動度(μ)を実現することができる。 Therefore, when CAC-OS is used for a semiconductor element, the insulating property caused by GaO X3 and the like and the conductivity caused by In X2 Zn Y2 O Z2 or InO X1 act complementarily, thereby increasing the An on-current (I on ) and high field effect mobility (μ) can be realized.

また、CAC−OSを用いた半導体素子は、信頼性が高い。したがって、CAC−OSは、ディスプレイをはじめとするさまざまな半導体装置に最適である。 In addition, a semiconductor element using a CAC-OS has high reliability. Therefore, the CAC-OS is optimal for various semiconductor devices including a display.

または、トランジスタのチャネルが形成される半導体にシリコンを用いてもよい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。 Alternatively, silicon may be used for the semiconductor in which the channel of the transistor is formed. Although amorphous silicon may be used as silicon, it is particularly preferable to use silicon having crystallinity. For example, microcrystalline silicon, polycrystalline silicon, single crystal silicon, or the like is preferably used. In particular, polycrystalline silicon can be formed at a lower temperature than single crystal silicon, and has higher field effect mobility and higher reliability than amorphous silicon.

本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため好ましい。またこのときアモルファスシリコンを用いることで、多結晶シリコンよりも低温で形成できるため、半導体層よりも下層の配線は電極の材料、基板の材料として、耐熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面積のガラス基板などを好適に用いることができる。一方、トップゲート型のトランジスタは、自己整合的に不純物領域を形成しやすいため、特性のばらつきなどを低減することできるため好ましい。このとき特に、多結晶シリコンや単結晶シリコンなどを用いる場合に適している。 The bottom-gate transistor described in this embodiment is preferable because the number of manufacturing steps can be reduced. At this time, since amorphous silicon can be used at a lower temperature than polycrystalline silicon, it is possible to use a material having low heat resistance as the electrode material and substrate material for the wiring below the semiconductor layer. Can widen the choice of materials. For example, a glass substrate having an extremely large area can be suitably used. On the other hand, a top-gate transistor is preferable because an impurity region can be easily formed in a self-aligning manner and variation in characteristics can be reduced. At this time, it is particularly suitable when polycrystalline silicon, single crystal silicon or the like is used.

〔導電層〕
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線および電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの材料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。
[Conductive layer]
In addition to the gate, source, and drain of a transistor, materials that can be used for conductive layers such as various wirings and electrodes that constitute a display device include aluminum, titanium, chromium, nickel, copper, yttrium, zirconium, molybdenum, silver, A metal such as tantalum or tungsten, or an alloy containing the same as a main component can be given. A film containing any of these materials can be used as a single layer or a stacked structure. For example, a single layer structure of an aluminum film containing silicon, a two layer structure in which an aluminum film is stacked on a titanium film, a two layer structure in which an aluminum film is stacked on a tungsten film, and a copper film on a copper-magnesium-aluminum alloy film Two-layer structure to stack, two-layer structure to stack copper film on titanium film, two-layer structure to stack copper film on tungsten film, titanium film or titanium nitride film, and aluminum film or copper film on top of it A three-layer structure for forming a titanium film or a titanium nitride film thereon, a molybdenum film or a molybdenum nitride film, and an aluminum film or a copper film stacked thereon, and a molybdenum film or a There is a three-layer structure for forming a molybdenum nitride film. Note that an oxide such as indium oxide, tin oxide, or zinc oxide may be used. Further, it is preferable to use copper containing manganese because the controllability of the shape by etching is increased.

また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物(例えば、窒化チタン)などを用いてもよい。なお、金属材料、合金材料(またはそれらの窒化物)を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。これらは、表示装置を構成する各種配線および電極などの導電層や、表示素子が有する導電層(画素電極や共通電極として機能する導電層)にも用いることができる。 As the light-transmitting conductive material, conductive oxide such as indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, or zinc oxide to which gallium is added, or graphene can be used. Alternatively, a metal material such as gold, silver, platinum, magnesium, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, palladium, or titanium, or an alloy material containing the metal material can be used. Alternatively, a nitride (eg, titanium nitride) of the metal material may be used. Note that in the case where a metal material or an alloy material (or a nitride thereof) is used, it may be thin enough to have a light-transmitting property. In addition, a stacked film of the above materials can be used as a conductive layer. For example, it is preferable to use a laminated film of an alloy of silver and magnesium and indium tin oxide because the conductivity can be increased. These can also be used for conductive layers such as various wirings and electrodes constituting the display device and conductive layers (conductive layers functioning as pixel electrodes and common electrodes) included in the display element.

〔絶縁層〕
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
[Insulation layer]
Insulating materials that can be used for each insulating layer include, for example, resins such as acrylic and epoxy, resins having a siloxane bond, and inorganic insulation such as silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, and aluminum oxide. Materials can also be used.

また、発光素子は、一対の透水性の低い絶縁膜の間に設けられていることが好ましい。これにより、発光素子に水等の不純物が侵入することを抑制でき、装置の信頼性の低下を抑制できる。 In addition, the light-emitting element is preferably provided between a pair of insulating films with low water permeability. Thereby, impurities such as water can be prevented from entering the light emitting element, and a decrease in reliability of the apparatus can be suppressed.

透水性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。 Examples of the low water-permeable insulating film include a film containing nitrogen and silicon such as a silicon nitride film and a silicon nitride oxide film, and a film containing nitrogen and aluminum such as an aluminum nitride film. Alternatively, a silicon oxide film, a silicon oxynitride film, an aluminum oxide film, or the like may be used.

例えば、透水性の低い絶縁膜の水蒸気透過量は、1×10−5[g/(m・day)]以下、好ましくは1×10−6[g/(m・day)]以下、より好ましくは1×10−7[g/(m・day)]以下、さらに好ましくは1×10−8[g/(m・day)]以下とする。 For example, the water vapor transmission rate of an insulating film with low water permeability is 1 × 10 −5 [g / (m 2 · day)] or less, preferably 1 × 10 −6 [g / (m 2 · day)] or less, More preferably, it is 1 × 10 −7 [g / (m 2 · day)] or less, and further preferably 1 × 10 −8 [g / (m 2 · day)] or less.

〔液晶素子〕
液晶素子としては、例えば垂直配向(VA:Vertical Alignment)モードが適用された液晶素子を用いることができる。垂直配向モードとしては、MVA(Multi−Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASV(Advanced Super View)モードなどを用いることができる。
[Liquid crystal element]
As the liquid crystal element, for example, a liquid crystal element to which a vertical alignment (VA: Vertical Alignment) mode is applied can be used. As the vertical alignment mode, an MVA (Multi-Domain Vertical Alignment) mode, a PVA (Patterned Vertical Alignment) mode, an ASV (Advanced Super View) mode, or the like can be used.

また、液晶素子には、様々なモードが適用された液晶素子を用いることができる。例えばVAモードのほかに、TN(Twisted Nematic)モード、IPS(In−Plane−Switching)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード等が適用された液晶素子を用いることができる。 As the liquid crystal element, liquid crystal elements to which various modes are applied can be used. For example, in addition to the VA mode, a TN (Twisted Nematic) mode, an IPS (In-Plane-Switching) mode, an FFS (Fringe Field Switching) mode, an ASM (Axially Symmetrical Aligned Micro-cell) mode, Further, a liquid crystal element to which an FLC (Ferroelectric Liquid Crystal) mode, an AFLC (Antiferroelectric Liquid Crystal) mode, or the like is applied can be used.

なお、液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界(横方向の電界、縦方向の電界または斜め方向の電界を含む)によって制御される。なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC:Polymer Dispersed Liquid Crystal)、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。 Note that a liquid crystal element is an element that controls transmission or non-transmission of light by an optical modulation action of liquid crystal. Note that the optical modulation action of the liquid crystal is controlled by an electric field applied to the liquid crystal (including a horizontal electric field, a vertical electric field, or an oblique electric field). As the liquid crystal used in the liquid crystal element, a thermotropic liquid crystal, a low molecular liquid crystal, a polymer liquid crystal, a polymer dispersed liquid crystal (PDLC), a ferroelectric liquid crystal, an antiferroelectric liquid crystal, or the like is used. Can do. These liquid crystal materials exhibit a cholesteric phase, a smectic phase, a cubic phase, a chiral nematic phase, an isotropic phase, and the like depending on conditions.

また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。 Further, as the liquid crystal material, either a positive type liquid crystal or a negative type liquid crystal may be used, and an optimal liquid crystal material may be used according to an applied mode or design.

また、液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量%以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。 An alignment film can be provided to control the alignment of the liquid crystal. Note that in the case of employing a horizontal electric field mode, liquid crystal exhibiting a blue phase for which an alignment film is unnecessary may be used. The blue phase is one of the liquid crystal phases. When the temperature of the cholesteric liquid crystal is increased, the blue phase appears immediately before the transition from the cholesteric phase to the isotropic phase. Since the blue phase appears only in a narrow temperature range, a liquid crystal composition mixed with several percent by weight or more of a chiral agent is used for the liquid crystal layer in order to improve the temperature range. A liquid crystal composition containing a liquid crystal exhibiting a blue phase and a chiral agent has a short response speed and is optically isotropic. In addition, a liquid crystal composition including a liquid crystal exhibiting a blue phase and a chiral agent does not require alignment treatment and has a small viewing angle dependency. Further, since it is not necessary to provide an alignment film, a rubbing process is not required, so that electrostatic breakdown caused by the rubbing process can be prevented, and defects or breakage of the liquid crystal display device during the manufacturing process can be reduced. .

また、液晶素子として、透過型の液晶素子、反射型の液晶素子、または半透過型の液晶素子などを用いることができる。 As the liquid crystal element, a transmissive liquid crystal element, a reflective liquid crystal element, a transflective liquid crystal element, or the like can be used.

本発明の一態様では、特に反射型の液晶素子を用いることができる。 In one embodiment of the present invention, a reflective liquid crystal element can be used.

透過型または半透過型の液晶素子を用いる場合、一対の基板を挟むように、2つの偏光板を設ける。また偏光板よりも外側に、バックライトを設ける。バックライトとしては、直下型のバックライトであってもよいし、エッジライト型のバックライトであってもよい。LED(Light Emitting Diode)を備える直下型のバックライトを用いると、ローカルディミングが容易となり、コントラストを高めることができるため好ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたモジュールの厚さを低減できるため好ましい。
め好ましい。
In the case of using a transmissive or transflective liquid crystal element, two polarizing plates are provided so as to sandwich a pair of substrates. A backlight is provided outside the polarizing plate. The backlight may be a direct type backlight or an edge light type backlight. It is preferable to use a direct-type backlight including an LED (Light Emitting Diode) because local dimming is facilitated and contrast can be increased. An edge light type backlight is preferably used because the thickness of the module including the backlight can be reduced.
Therefore, it is preferable.

反射型の液晶素子を用いる場合には、表示面側に偏光板を設ける。またこれとは別に、表示面側に光拡散板を配置すると、視認性を向上させられるため好ましい。 In the case of using a reflective liquid crystal element, a polarizing plate is provided on the display surface side. Separately from this, it is preferable to arrange a light diffusing plate on the display surface side because the visibility can be improved.

また、反射型、または半透過型の液晶素子を用いる場合、偏光板よりも外側に、フロントライトを設けてもよい。フロントライトとしては、エッジライト型のフロントライトを用いることが好ましい。LED(Light Emitting Diode)を備えるフロントライトを用いると、消費電力を低減できるため好ましい。 In the case of using a reflective or transflective liquid crystal element, a front light may be provided outside the polarizing plate. As the front light, an edge light type front light is preferably used. It is preferable to use a front light including an LED (Light Emitting Diode) because power consumption can be reduced.

〔接着層〕
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、PVC(ポリビニルクロライド)樹脂、PVB(ポリビニルブチラル)樹脂、EVA(エチレンビニルアセテート)樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
(Adhesive layer)
As the adhesive layer, various curable adhesives such as an ultraviolet curable photocurable adhesive, a reactive curable adhesive, a thermosetting adhesive, and an anaerobic adhesive can be used. Examples of these adhesives include epoxy resins, acrylic resins, silicone resins, phenol resins, polyimide resins, imide resins, PVC (polyvinyl chloride) resins, PVB (polyvinyl butyral) resins, EVA (ethylene vinyl acetate) resins, and the like. In particular, a material with low moisture permeability such as an epoxy resin is preferable. Alternatively, a two-component mixed resin may be used. Further, an adhesive sheet or the like may be used.

また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物(酸化カルシウムや酸化バリウム等)のように、化学吸着によって水分を吸着する物質を用いることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が素子に侵入することを抑制でき、表示パネルの信頼性が向上するため好ましい。 Further, the resin may contain a desiccant. For example, a substance that adsorbs moisture by chemical adsorption, such as an alkaline earth metal oxide (such as calcium oxide or barium oxide), can be used. Alternatively, a substance that adsorbs moisture by physical adsorption, such as zeolite or silica gel, may be used. The inclusion of a desiccant is preferable because impurities such as moisture can be prevented from entering the element and the reliability of the display panel is improved.

また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、光取り出し効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジルコニウム等を用いることができる。 In addition, light extraction efficiency can be improved by mixing a filler having a high refractive index or a light scattering member with the resin. For example, titanium oxide, barium oxide, zeolite, zirconium, or the like can be used.

〔着色層〕
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。色要素としては、赤色、緑色、青色などを用いることができる。また、シアン、マゼンダ、イエロー(黄)などを用いてもよい。着色された色の光のみを透過するとは、着色層において透過する光は、その有彩色の光の波長にピークを有するということである。
(Colored layer)
Examples of materials that can be used for the colored layer include metal materials, resin materials, resin materials containing pigments or dyes, and the like. As the color element, red, green, blue, or the like can be used. Further, cyan, magenta, yellow (yellow), or the like may be used. The phrase “transmitting only colored light” means that the light transmitted through the colored layer has a peak at the wavelength of the chromatic light.

〔遮光層〕
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
[Light shielding layer]
Examples of the material that can be used for the light-shielding layer include carbon black, titanium black, metal, metal oxide, and composite oxide containing a solid solution of a plurality of metal oxides. The light shielding layer may be a film containing a resin material or a thin film of an inorganic material such as a metal. Alternatively, a stacked film of a film containing a material for the colored layer can be used for the light shielding layer. For example, a stacked structure of a film including a material used for a colored layer that transmits light of a certain color and a film including a material used for a colored layer that transmits light of another color can be used. It is preferable to use a common material for the coloring layer and the light-shielding layer because the apparatus can be shared and the process can be simplified.

〔構造体〕
第1の構造体124、および第2の構造体126としては、少なくとも光が透過する材料を有する。また、第1の構造体124が有する反射膜124Rには、反射性を有する材料を適用すればよい。なお、第2の構造体126にも反射膜を設けてもよい。
〔Structure〕
The first structure body 124 and the second structure body 126 include a material that transmits at least light. In addition, a reflective material may be used for the reflective film 124 </ b> R included in the first structure body 124. Note that the second structure body 126 may also be provided with a reflective film.

〔光取り出し部〕
光取り出し部122Rとしては、マイクロレンズ等の微小なレンズ状構造体を用いることができる。光取り出し部122Rには、可視光を透過する材料を用いることができる。または、光取り出し部122Rには、1.3以上2.5以下の屈折率を備える材料を用いることができる。例えば、無機材料または有機材料を好適に用いることができる。
(Light extraction part)
As the light extraction portion 122R, a minute lens-like structure such as a microlens can be used. A material that transmits visible light can be used for the light extraction portion 122R. Alternatively, a material having a refractive index of 1.3 to 2.5 can be used for the light extraction portion 122R. For example, an inorganic material or an organic material can be preferably used.

具体的には、光取り出し部122Rには、酸化セリウム、酸化ハフニウム、酸化ランタン、酸化マグネシウム、酸化ニオブ、酸化タンタル、酸化チタン、酸化イットリウム、酸化亜鉛、インジウムとスズを含む酸化物またはインジウムとガリウムと亜鉛を含む酸化物などを用いることができる。または、硫化亜鉛などを用いてもよい。 Specifically, the light extraction portion 122R includes cerium oxide, hafnium oxide, lanthanum oxide, magnesium oxide, niobium oxide, tantalum oxide, titanium oxide, yttrium oxide, zinc oxide, an oxide containing indium and tin, or indium and gallium. An oxide containing zinc and zinc can be used. Alternatively, zinc sulfide or the like may be used.

または、光取り出し部122Rに樹脂を含む材料を用いることができる。具体的には、塩素、臭素またはヨウ素が導入された樹脂、重金属原子が導入された樹脂、芳香環が導入された樹脂、硫黄が導入された樹脂などを用いることができる。または、樹脂と樹脂より屈折率の高い材料のナノ粒子を含む樹脂を用いることができる。酸化チタンまたは酸化ジルコニウムなどをナノ粒子に用いることができる。 Alternatively, a material including a resin can be used for the light extraction portion 122R. Specifically, a resin into which chlorine, bromine or iodine is introduced, a resin into which heavy metal atoms are introduced, a resin into which an aromatic ring is introduced, a resin into which sulfur is introduced, or the like can be used. Alternatively, a resin including a resin and nanoparticles of a material having a higher refractive index than the resin can be used. Titanium oxide or zirconium oxide can be used for the nanoparticles.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in appropriate combination with at least part of the other embodiments described in this specification.

(実施の形態4)
本実施の形態では、上記実施の形態に示した各トランジスタに置き換えて用いることのできるトランジスタの一例について、図面を用いて説明する。
(Embodiment 4)
In this embodiment, examples of transistors that can be used instead of the transistors described in the above embodiments will be described with reference to drawings.

本発明の一態様の表示装置は、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。 The display device of one embodiment of the present invention can be manufactured using various types of transistors such as a bottom-gate transistor and a top-gate transistor. Therefore, the semiconductor layer material and the transistor structure to be used can be easily replaced in accordance with an existing production line.

〔ボトムゲート型トランジスタ〕
図22(A1)は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ810の断面図である。図22(A1)において、トランジスタ810は基板771上に形成されている。また、トランジスタ810は、基板771上に絶縁層772を介して電極746を有する。また、電極746上に絶縁層726を介して半導体層742を有する。電極746はゲート電極として機能できる。絶縁層726はゲート絶縁層として機能できる。
[Bottom gate type transistor]
FIG. 22A1 is a cross-sectional view of a channel protection transistor 810 which is a kind of bottom-gate transistor. In FIG. 22A1, the transistor 810 is formed over a substrate 771. In addition, the transistor 810 includes an electrode 746 over the substrate 771 with an insulating layer 772 interposed therebetween. In addition, a semiconductor layer 742 is provided over the electrode 746 with an insulating layer 726 interposed therebetween. The electrode 746 can function as a gate electrode. The insulating layer 726 can function as a gate insulating layer.

また、半導体層742のチャネル形成領域上に絶縁層741を有する。また、半導体層742の一部と接して、絶縁層726上に電極744aおよび電極744bを有する。電極744aは、ソース電極またはドレイン電極の一方として機能できる。電極744bは、ソース電極またはドレイン電極の他方として機能できる。電極744aの一部、および電極744bの一部は、絶縁層741上に形成される。 In addition, the insulating layer 741 is provided over the channel formation region of the semiconductor layer 742. Further, an electrode 744 a and an electrode 744 b are provided over the insulating layer 726 in contact with part of the semiconductor layer 742. The electrode 744a can function as one of a source electrode and a drain electrode. The electrode 744b can function as the other of the source electrode and the drain electrode. Part of the electrode 744 a and part of the electrode 744 b are formed over the insulating layer 741.

絶縁層741は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層741を設けることで、電極744aおよび電極744bの形成時に生じる半導体層742の露出を防ぐことができる。よって、電極744aおよび電極744bの形成時に、半導体層742のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。 The insulating layer 741 can function as a channel protective layer. By providing the insulating layer 741 over the channel formation region, it is possible to prevent the semiconductor layer 742 from being exposed when the electrodes 744a and 744b are formed. Accordingly, the channel formation region of the semiconductor layer 742 can be prevented from being etched when the electrodes 744a and 744b are formed. According to one embodiment of the present invention, a transistor with favorable electrical characteristics can be realized.

また、トランジスタ810は、電極744a、電極744bおよび絶縁層741上に絶縁層728を有し、絶縁層728の上に絶縁層729を有する。 The transistor 810 includes the insulating layer 728 over the electrode 744a, the electrode 744b, and the insulating layer 741, and the insulating layer 729 over the insulating layer 728.

半導体層742に酸化物半導体を用いる場合、電極724aおよび電極724bの、少なくとも半導体層742と接する部分に、半導体層742の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層742中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はn型化し、n型領域(n層)となる。したがって、当該領域はソース領域またはドレイン領域として機能することができる。半導体層742に酸化物半導体を用いる場合、半導体層742から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。 In the case where an oxide semiconductor is used for the semiconductor layer 742, a material that can take oxygen from part of the semiconductor layer 742 and generate oxygen vacancies at least in a portion of the electrodes 724a and 724b in contact with the semiconductor layer 742 is used. It is preferable. In the region where oxygen vacancies occur in the semiconductor layer 742, the carrier concentration increases, and the region becomes n-type and becomes an n-type region (n + layer). Accordingly, the region can function as a source region or a drain region. In the case where an oxide semiconductor is used for the semiconductor layer 742, tungsten, titanium, or the like can be given as an example of a material that can take oxygen from the semiconductor layer 742 and generate oxygen vacancies.

半導体層742にソース領域およびドレイン領域が形成されることにより、電極724aおよび電極724bと半導体層742の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることができる。 When the source region and the drain region are formed in the semiconductor layer 742, the contact resistance between the electrode 724a and the electrode 724b and the semiconductor layer 742 can be reduced. Thus, favorable electric characteristics of the transistor, such as field effect mobility and threshold voltage, can be obtained.

半導体層742にシリコンなどの半導体を用いる場合は、半導体層742と電極724aの間、および半導体層742と電極724bの間に、n型半導体またはp型半導体として機能する層を設けることが好ましい。n型半導体またはp型半導体として機能する層は、トランジスタのソース領域またはドレイン領域として機能することができる。 In the case where a semiconductor such as silicon is used for the semiconductor layer 742, a layer functioning as an n-type semiconductor or a p-type semiconductor is preferably provided between the semiconductor layer 742 and the electrode 724a and between the semiconductor layer 742 and the electrode 724b. A layer functioning as an n-type semiconductor or a p-type semiconductor can function as a source region or a drain region of a transistor.

絶縁層729は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層729を省略することもできる。 The insulating layer 729 is preferably formed using a material having a function of preventing or reducing the diffusion of impurities from the outside to the transistor. Note that the insulating layer 729 can be omitted as necessary.

図22(A2)に示すトランジスタ811は、絶縁層729上にバックゲート電極として機能できる電極723を有する点が、トランジスタ810と異なる。電極723は、電極746と同様の材料および方法で形成することができる。 A transistor 811 illustrated in FIG. 22A2 is different from the transistor 810 in that the transistor 811 includes an electrode 723 that can function as a back gate electrode over the insulating layer 729. The electrode 723 can be formed using a material and a method similar to those of the electrode 746.

一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位(GND電位)や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。 In general, the back gate electrode is formed using a conductive layer, and the channel formation region of the semiconductor layer is sandwiched between the gate electrode and the back gate electrode. Therefore, the back gate electrode can function in the same manner as the gate electrode. The potential of the back gate electrode may be the same as that of the gate electrode, or may be a ground potential (GND potential) or an arbitrary potential. In addition, the threshold voltage of the transistor can be changed by changing the potential of the back gate electrode independently of the gate electrode.

電極746および電極723は、どちらもゲート電極として機能することができる。よって、絶縁層726、絶縁層729、絶縁層728、および絶縁層729は、それぞれがゲート絶縁層として機能することができる。なお、電極723は、絶縁層728と絶縁層729の間に設けてもよい。 Both the electrode 746 and the electrode 723 can function as gate electrodes. Thus, each of the insulating layer 726, the insulating layer 729, the insulating layer 728, and the insulating layer 729 can function as a gate insulating layer. Note that the electrode 723 may be provided between the insulating layer 728 and the insulating layer 729.

なお、電極746または電極723の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ811において、電極723を「ゲート電極」と言う場合、電極746を「バックゲート電極」と言う。また、電極723を「ゲート電極」として用いる場合は、トランジスタ811をトップゲート型のトランジスタの一種と考えることができる。また、電極746および電極723のどちらか一方を、「第1のゲート電極」といい、他方を「第2のゲート電極」という場合がある。 Note that when one of the electrode 746 and the electrode 723 is referred to as a “gate electrode”, the other is referred to as a “back gate electrode”. For example, in the transistor 811, when the electrode 723 is referred to as a “gate electrode”, the electrode 746 is referred to as a “back gate electrode”. In the case where the electrode 723 is used as a “gate electrode”, the transistor 811 can be regarded as a kind of top-gate transistor. One of the electrode 746 and the electrode 723 may be referred to as a “first gate electrode”, and the other may be referred to as a “second gate electrode”.

半導体層742を挟んで電極746および電極723を設けることで、更には、電極746および電極723を同電位とすることで、半導体層742においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ811のオン電流が大きくなる共に、電界効果移動度が高くなる。 By providing the electrode 746 and the electrode 723 with the semiconductor layer 742 interposed therebetween, and further by setting the electrode 746 and the electrode 723 to have the same potential, a region where carriers flow in the semiconductor layer 742 becomes larger in the film thickness direction. The amount of carrier movement increases. As a result, the on-state current of the transistor 811 increases and the field-effect mobility increases.

したがって、トランジスタ811は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ811の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。 Therefore, the transistor 811 is a transistor having a large on-state current with respect to the occupied area. In other words, the area occupied by the transistor 811 can be reduced with respect to the required on-state current. According to one embodiment of the present invention, the area occupied by a transistor can be reduced. Thus, according to one embodiment of the present invention, a highly integrated semiconductor device can be realized.

また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能(特に静電気などに対する電界遮蔽機能)を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。 In addition, since the gate electrode and the back gate electrode are formed using conductive layers, they have a function of preventing an electric field generated outside the transistor from acting on a semiconductor layer in which a channel is formed (particularly, an electric field shielding function against static electricity). . Note that the electric field shielding function can be improved by forming the back gate electrode larger than the semiconductor layer and covering the semiconductor layer with the back gate electrode.

また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。 In addition, when the back gate electrode is formed using a light-blocking conductive film, light can be prevented from entering the semiconductor layer from the back gate electrode side. Therefore, light deterioration of the semiconductor layer can be prevented, and deterioration of electrical characteristics such as shift of the threshold voltage of the transistor can be prevented.

本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。 According to one embodiment of the present invention, a highly reliable transistor can be realized. In addition, a highly reliable semiconductor device can be realized.

図22(B1)に、ボトムゲート型のトランジスタの1つであるチャネル保護型のトランジスタ820の断面図を示す。トランジスタ820は、トランジスタ810とほぼ同様の構造を有しているが、絶縁層741が半導体層742の端部を覆っている点が異なる。また、半導体層742と重なる絶縁層729の一部を選択的に除去して形成した開口部において、半導体層742と電極744aが電気的に接続している。また、半導体層742と重なる絶縁層729の一部を選択的に除去して形成した他の開口部において、半導体層742と電極744bが電気的に接続している。絶縁層729の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。 FIG. 22B1 is a cross-sectional view of a channel protection transistor 820 which is one of bottom-gate transistors. The transistor 820 has substantially the same structure as the transistor 810, except that an insulating layer 741 covers an end portion of the semiconductor layer 742. In addition, the semiconductor layer 742 and the electrode 744a are electrically connected to each other in an opening formed by selectively removing part of the insulating layer 729 which overlaps with the semiconductor layer 742. In addition, the semiconductor layer 742 and the electrode 744b are electrically connected to each other in an opening formed by selectively removing part of the insulating layer 729 which overlaps with the semiconductor layer 742. A region of the insulating layer 729 overlapping with a channel formation region can function as a channel protective layer.

図22(B2)に示すトランジスタ821は、絶縁層729上にバックゲート電極として機能できる電極723を有する点が、トランジスタ820と異なる。 A transistor 821 illustrated in FIG. 22B2 is different from the transistor 820 in that the transistor 821 includes an electrode 723 that can function as a back gate electrode over the insulating layer 729.

絶縁層729を設けることで、電極744aおよび電極744bの形成時に生じる半導体層742の露出を防ぐことができる。よって、電極744aおよび電極744bの形成時に半導体層742の薄膜化を防ぐことができる。 By providing the insulating layer 729, exposure of the semiconductor layer 742 that occurs when the electrodes 744a and 744b are formed can be prevented. Therefore, the semiconductor layer 742 can be prevented from being thinned when the electrodes 744a and 744b are formed.

また、トランジスタ820およびトランジスタ821は、トランジスタ810およびトランジスタ811よりも、電極744aと電極746の間の距離と、電極744bと電極746の間の距離が長くなる。よって、電極744aと電極746の間に生じる寄生容量を小さくすることができる。また、電極744bと電極746の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。 Further, in the transistor 820 and the transistor 821, the distance between the electrode 744a and the electrode 746 and the distance between the electrode 744b and the electrode 746 are longer than those in the transistor 810 and the transistor 811. Thus, parasitic capacitance generated between the electrode 744a and the electrode 746 can be reduced. In addition, parasitic capacitance generated between the electrode 744b and the electrode 746 can be reduced. According to one embodiment of the present invention, a transistor with favorable electrical characteristics can be realized.

図22(C1)に示すトランジスタ825は、ボトムゲート型のトランジスタの1つであるチャネルエッチング型のトランジスタである。トランジスタ825は、絶縁層729を用いずに電極744aおよび電極744bを形成する。このため、電極744aおよび電極744bの形成時に露出する半導体層742の一部がエッチングされる場合がある。一方、絶縁層729を設けないため、トランジスタの生産性を高めることができる。 A transistor 825 illustrated in FIG. 22C1 is a channel-etched transistor which is one of bottom-gate transistors. In the transistor 825, the electrode 744a and the electrode 744b are formed without using the insulating layer 729. Therefore, part of the semiconductor layer 742 exposed when the electrodes 744a and 744b are formed may be etched. On the other hand, since the insulating layer 729 is not provided, the productivity of the transistor can be increased.

図22(C2)に示すトランジスタ825は、絶縁層729上にバックゲート電極として機能できる電極723を有する点が、トランジスタ820と異なる。 A transistor 825 illustrated in FIG. 22C2 is different from the transistor 820 in that the transistor 825 includes an electrode 723 that can function as a back gate electrode over the insulating layer 729.

〔トップゲート型トランジスタ〕
図23(A1)に、トップゲート型のトランジスタの一種であるトランジスタ830の断面図を示す。トランジスタ830は、絶縁層772の上に半導体層742を有し、半導体層742および絶縁層772上に、半導体層742の一部に接する電極744a、および半導体層742の一部に接する電極744bを有し、半導体層742、電極744a、および電極744b上に絶縁層726を有し、絶縁層726上に電極746を有する。
[Top gate type transistor]
FIG. 23A1 is a cross-sectional view of a transistor 830 which is a kind of top-gate transistor. The transistor 830 includes a semiconductor layer 742 over the insulating layer 772, and an electrode 744a in contact with part of the semiconductor layer 742 and an electrode 744b in contact with part of the semiconductor layer 742 over the semiconductor layer 742 and the insulating layer 772. An insulating layer 726 is provided over the semiconductor layer 742, the electrode 744a, and the electrode 744b, and an electrode 746 is provided over the insulating layer 726.

トランジスタ830は、電極746および電極744a、並びに、電極746および電極744bが重ならないため、電極746および電極744aの間に生じる寄生容量、並びに、電極746および電極744bの間に生じる寄生容量を小さくすることができる。また、電極746を形成した後に、電極746をマスクとして用いて不純物755を半導体層742に導入することで、半導体層742中に自己整合(セルフアライメント)的に不純物領域を形成することができる(図22(A3)参照)。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。 The transistor 830 reduces the parasitic capacitance generated between the electrode 746 and the electrode 744a and the parasitic capacitance generated between the electrode 746 and the electrode 744b because the electrode 746 and the electrode 744a and the electrode 746 and the electrode 744b do not overlap with each other. be able to. In addition, after the electrode 746 is formed, an impurity region can be formed in the semiconductor layer 742 in a self-alignment manner by introducing the impurity 755 into the semiconductor layer 742 using the electrode 746 as a mask ( (See FIG. 22 (A3)). According to one embodiment of the present invention, a transistor with favorable electrical characteristics can be realized.

なお、不純物755の導入は、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。 Note that the impurity 755 can be introduced using an ion implantation apparatus, an ion doping apparatus, or a plasma treatment apparatus.

不純物755としては、例えば、第13族元素または第15族元素のうち、少なくとも一種類の元素を用いることができる。また、半導体層742に酸化物半導体を用いる場合は、不純物755として、希ガス、水素、および窒素のうち、少なくとも一種類の元素を用いることも可能である。 As the impurity 755, for example, at least one element of a Group 13 element or a Group 15 element can be used. In the case where an oxide semiconductor is used for the semiconductor layer 742, at least one element of a rare gas, hydrogen, and nitrogen can be used as the impurity 755.

図23(A2)に示すトランジスタ831は、電極723および絶縁層727を有する点がトランジスタ830と異なる。トランジスタ831は、絶縁層772の上に形成された電極723を有し、電極723上に形成された絶縁層727を有する。電極723は、バックゲート電極として機能することができる。よって、絶縁層727は、ゲート絶縁層として機能することができる。絶縁層727は、絶縁層726と同様の材料および方法により形成することができる。 A transistor 831 illustrated in FIG. 23A2 is different from the transistor 830 in that the transistor 831 includes an electrode 723 and an insulating layer 727. The transistor 831 includes an electrode 723 formed over the insulating layer 772 and an insulating layer 727 formed over the electrode 723. The electrode 723 can function as a back gate electrode. Thus, the insulating layer 727 can function as a gate insulating layer. The insulating layer 727 can be formed using a material and a method similar to those of the insulating layer 726.

トランジスタ811と同様に、トランジスタ831は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ831の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。 Like the transistor 811, the transistor 831 is a transistor having a large on-state current with respect to the occupied area. In other words, the area occupied by the transistor 831 can be reduced with respect to the required on-state current. According to one embodiment of the present invention, the area occupied by a transistor can be reduced. Thus, according to one embodiment of the present invention, a highly integrated semiconductor device can be realized.

図23(B1)に例示するトランジスタ840は、トップゲート型のトランジスタの1つである。トランジスタ840は、電極744aおよび電極744bを形成した後に半導体層742を形成する点が、トランジスタ830と異なる。また、図23(B2)に例示するトランジスタ841は、電極723および絶縁層727を有する点が、トランジスタ840と異なる。トランジスタ840およびトランジスタ841において、半導体層742の一部は電極744a上に形成され、半導体層742の他の一部は電極744b上に形成される。 A transistor 840 illustrated in FIG. 23B1 is one of top-gate transistors. The transistor 840 is different from the transistor 830 in that the semiconductor layer 742 is formed after the electrodes 744a and 744b are formed. A transistor 841 illustrated in FIG. 23B2 is different from the transistor 840 in that the transistor 841 includes an electrode 723 and an insulating layer 727. In the transistors 840 and 841, part of the semiconductor layer 742 is formed over the electrode 744a, and the other part of the semiconductor layer 742 is formed over the electrode 744b.

トランジスタ811と同様に、トランジスタ841は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ841の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。 Like the transistor 811, the transistor 841 is a transistor having a large on-state current with respect to the occupied area. That is, the area occupied by the transistor 841 can be reduced with respect to the required on-state current. According to one embodiment of the present invention, the area occupied by a transistor can be reduced. Thus, according to one embodiment of the present invention, a highly integrated semiconductor device can be realized.

図24(A1)に例示するトランジスタ842は、トップゲート型のトランジスタの1つである。トランジスタ842は、絶縁層729を形成した後に電極744aおよび電極744bを形成する点がトランジスタ830やトランジスタ840と異なる。電極744aおよび電極744bは、絶縁層728および絶縁層729に形成した開口部において半導体層742と電気的に接続する。 A transistor 842 illustrated in FIG. 24A1 is one of top-gate transistors. The transistor 842 is different from the transistors 830 and 840 in that the electrode 744a and the electrode 744b are formed after the insulating layer 729 is formed. The electrodes 744 a and 744 b are electrically connected to the semiconductor layer 742 in openings formed in the insulating layers 728 and 729.

また、電極746と重ならない絶縁層726の一部を除去し、電極746と残りの絶縁層726をマスクとして用いて不純物755を半導体層742に導入することで、半導体層742中に自己整合(セルフアライメント)的に不純物領域を形成することができる(図23(A3)参照)。トランジスタ842は、絶縁層726が電極746の端部を越えて延伸する領域を有する。不純物755を半導体層742に導入する際に、半導体層742の絶縁層726を介して不純物755が導入された領域の不純物濃度は、絶縁層726を介さずに不純物755が導入された領域よりも小さくなる。よって、電極746に隣接する半導体層742の領域にLDD(Lightly Doped Drain)領域が形成される。 Further, part of the insulating layer 726 which does not overlap with the electrode 746 is removed, and the impurity 755 is introduced into the semiconductor layer 742 using the electrode 746 and the remaining insulating layer 726 as a mask, so that self-alignment in the semiconductor layer 742 ( Impurity regions can be formed in a self-alignment manner (see FIG. 23A3). The transistor 842 has a region where the insulating layer 726 extends beyond the end portion of the electrode 746. When the impurity 755 is introduced into the semiconductor layer 742, the impurity concentration of the region where the impurity 755 is introduced through the insulating layer 726 of the semiconductor layer 742 is higher than the region where the impurity 755 is introduced without passing through the insulating layer 726. Get smaller. Thus, an LDD (Lightly Doped Drain) region is formed in the region of the semiconductor layer 742 adjacent to the electrode 746.

図24(A2)に示すトランジスタ843は、電極723を有する点がトランジスタ842と異なる。トランジスタ843は、基板771の上に形成された電極723を有し、絶縁層772を介して半導体層742と重なる。電極723は、バックゲート電極として機能することができる。 A transistor 843 illustrated in FIG. 24A2 is different from the transistor 842 in that the electrode 723 is provided. The transistor 843 includes an electrode 723 formed over the substrate 771 and overlaps with the semiconductor layer 742 with the insulating layer 772 interposed therebetween. The electrode 723 can function as a back gate electrode.

また、図24(B1)に示すトランジスタ844および図24(B2)に示すトランジスタ845のように、電極746と重ならない領域の絶縁層726を全て除去してもよい。また、図24(C1)に示すトランジスタ846および図24(C2)に示すトランジスタ847のように、絶縁層726を残してもよい。 Alternatively, as in the transistor 844 illustrated in FIG. 24B1 and the transistor 845 illustrated in FIG. 24B2, the insulating layer 726 in a region which does not overlap with the electrode 746 may be removed. Further, the insulating layer 726 may be left as in the transistor 846 illustrated in FIG. 24C1 and the transistor 847 illustrated in FIG.

トランジスタ842乃至トランジスタ847も、電極746を形成した後に、電極746をマスクとして用いて不純物755を半導体層742に導入することで、半導体層742中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。 The transistors 842 to 847 can also form impurity regions in the semiconductor layer 742 in a self-aligned manner by introducing the impurity 755 into the semiconductor layer 742 using the electrode 746 as a mask after the electrode 746 is formed. . According to one embodiment of the present invention, a transistor with favorable electrical characteristics can be realized. According to one embodiment of the present invention, a highly integrated semiconductor device can be realized.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in appropriate combination with at least part of the other embodiments described in this specification.

(実施の形態5)
本実施の形態では、本発明の一態様を用いて作製することができる表示モジュールについて説明する。
(Embodiment 5)
In this embodiment, a display module that can be manufactured using one embodiment of the present invention will be described.

図25(A)に示す表示モジュール6000は、上部カバー6001と下部カバー6002との間に、FPC6005に接続された表示パネル6006、フレーム6009、プリント基板6010、およびバッテリ6011を有する。 A display module 6000 illustrated in FIG. 25A includes a display panel 6006 connected to an FPC 6005, a frame 6009, a printed board 6010, and a battery 6011 between an upper cover 6001 and a lower cover 6002.

例えば、本発明の一態様を用いて作製された表示装置を、表示パネル6006に用いることができる。これにより、高い歩留まりで表示モジュールを作製することができる。 For example, a display device manufactured using one embodiment of the present invention can be used for the display panel 6006. Thereby, a display module can be manufactured with a high yield.

上部カバー6001および下部カバー6002は、表示パネル6006のサイズに合わせて、形状や寸法を適宜変更することができる。 The shapes and dimensions of the upper cover 6001 and the lower cover 6002 can be changed as appropriate in accordance with the size of the display panel 6006.

また、表示パネル6006には本発明の一態様の入力装置が設けられている。 The display panel 6006 is provided with the input device of one embodiment of the present invention.

フレーム6009は、表示パネル6006の保護機能の他、プリント基板6010の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム6009は、放熱板としての機能を有していてもよい。 The frame 6009 has a function as an electromagnetic shield for blocking electromagnetic waves generated by the operation of the printed board 6010 in addition to a protective function of the display panel 6006. The frame 6009 may function as a heat sink.

プリント基板6010は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ6011による電源であってもよい。バッテリ6011は、商用電源を用いる場合には、省略可能である。 The printed board 6010 includes a power supply circuit, a signal processing circuit for outputting a video signal and a clock signal. The power source for supplying power to the power supply circuit may be an external commercial power source or a power source by a battery 6011 provided separately. The battery 6011 can be omitted when a commercial power source is used.

また、表示モジュール6000は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。 The display module 6000 may be additionally provided with a member such as a polarizing plate, a retardation plate, or a prism sheet.

図25(B)は、光学式のタッチセンサを備える表示モジュール6000の断面概略図である。 FIG. 25B is a schematic cross-sectional view of a display module 6000 including an optical touch sensor.

表示モジュール6000は、プリント基板6010に設けられた発光部6015および受光部6016を有する。また、上部カバー6001と下部カバー6002により囲まれた領域に一対の導光部(導光部6017a、導光部6017b)を有する。 The display module 6000 includes a light emitting unit 6015 and a light receiving unit 6016 provided on the printed board 6010. Further, a region surrounded by the upper cover 6001 and the lower cover 6002 has a pair of light guide portions (light guide portion 6017a and light guide portion 6017b).

上部カバー6001と下部カバー6002は、例えばプラスチック等を用いることができる。また、上部カバー6001と下部カバー6002とは、それぞれ薄く(例えば0.5mm以上5mm以下)することが可能である。そのため、表示モジュール6000を極めて軽量にすることが可能となる。また少ない材料で上部カバー6001と下部カバー6002を作製できるため、作製コストを低減できる。 For the upper cover 6001 and the lower cover 6002, for example, plastic can be used. Further, the upper cover 6001 and the lower cover 6002 can each be thin (for example, 0.5 mm to 5 mm). Therefore, the display module 6000 can be made extremely light. Further, since the upper cover 6001 and the lower cover 6002 can be manufactured with a small amount of material, manufacturing cost can be reduced.

表示パネル6006は、フレーム6009を間に介してプリント基板6010やバッテリ6011と重ねて設けられている。表示パネル6006とフレーム6009は、導光部6017a、導光部6017bに固定されている。 The display panel 6006 is provided to overlap the printed circuit board 6010 and the battery 6011 with a frame 6009 interposed therebetween. The display panel 6006 and the frame 6009 are fixed to the light guide unit 6017a and the light guide unit 6017b.

発光部6015から発せられた光6018は、導光部6017aにより表示パネル6006の上部を経由し、導光部6017bを通って受光部6016に達する。例えば指やスタイラスなどの被検知体により、光6018が遮られることにより、タッチ操作を検出することができる。 Light 6018 emitted from the light emitting unit 6015 passes through the upper part of the display panel 6006 by the light guide unit 6017a and reaches the light receiving unit 6016 through the light guide unit 6017b. For example, the touch operation can be detected by blocking the light 6018 by a detection target such as a finger or a stylus.

発光部6015は、例えば表示パネル6006の隣接する2辺に沿って複数設けられる。受光部6016は、発光部6015と表示パネル6006を挟んで対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得することができる。 For example, a plurality of light emitting units 6015 are provided along two adjacent sides of the display panel 6006. A plurality of light receiving portions 6016 are provided at positions facing the light emitting portion 6015 with the display panel 6006 interposed therebetween. Thereby, the information on the position where the touch operation is performed can be acquired.

発光部6015は、例えばLED素子などの光源を用いることができる。特に、発光部6015として、使用者に視認されず、且つ使用者にとって無害である赤外線を発する光源を用いることが好ましい。 For the light emitting unit 6015, for example, a light source such as an LED element can be used. In particular, it is preferable to use a light source that emits infrared rays that are not visually recognized by the user and harmless to the user as the light emitting unit 6015.

受光部6016は、発光部6015が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。 The light receiving unit 6016 can be a photoelectric element that receives light emitted from the light emitting unit 6015 and converts the light into an electrical signal. Preferably, a photodiode capable of receiving infrared light can be used.

導光部6017a、導光部6017bとしては、少なくとも光6018を透過する部材を用いることができる。導光部6017aおよび導光部6017bを用いることで、発光部6015と受光部6016とを表示パネル6006の下側に配置することができ、外光が受光部6016に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いることが好ましい。これにより、タッチセンサの誤動作をより効果的に抑制できる。 As the light guide portion 6017a and the light guide portion 6017b, a member that transmits at least the light 6018 can be used. By using the light guide unit 6017a and the light guide unit 6017b, the light emitting unit 6015 and the light receiving unit 6016 can be arranged below the display panel 6006, and external light reaches the light receiving unit 6016 and the touch sensor malfunctions. Can be suppressed. In particular, it is preferable to use a resin that absorbs visible light and transmits infrared rays. Thereby, malfunction of a touch sensor can be controlled more effectively.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in appropriate combination with at least part of the other embodiments described in this specification.

(実施の形態6)
本発明の一態様に係る表示システムを用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー等)、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機(ATM)、自動販売機などが挙げられる。これら電子機器の具体例を図26に示す。
(Embodiment 6)
Electronic devices that can use the display system according to one embodiment of the present invention include a display device, a personal computer, an image storage device or an image playback device including a recording medium, a mobile phone, a portable game machine, and a portable data terminal , Digital book terminals, video cameras, digital still cameras and other cameras, goggles-type displays (head-mounted displays), navigation systems, sound playback devices (car audio, digital audio players, etc.), copiers, facsimiles, printers, printer multifunction devices Automatic teller machines (ATMs), vending machines, and the like. Specific examples of these electronic devices are shown in FIGS.

図26(A)はテレビであり、筐体971、表示部973、操作キー974、スピーカ975、通信用接続端子976、光センサ977等を有する。表示部973にはタッチセンサが設けられ、入力操作を行うこともできる。表示部973に本発明の一態様の表示装置を用いることで、低消費電力化することができる。 FIG. 26A illustrates a television which includes a housing 971, a display portion 973, operation keys 974, speakers 975, a communication connection terminal 976, an optical sensor 977, and the like. The display portion 973 is provided with a touch sensor and can perform an input operation. By using the display device of one embodiment of the present invention for the display portion 973, power consumption can be reduced.

図26(B)は情報処理端末であり、筐体901、表示部902、表示部903、センサ904等を有する。表示部902および表示部903は一つの表示パネルから成り、可撓性を有する。また、筐体901も可撓性を有し、図示するように折り曲げて使用することができるほか、タブレット端末のように平板状にして使用することもできる。センサ904は筐体901の形状を感知することができ、例えば、筐体が曲げられたときに表示部902および表示部903の表示を切り替えることができる。表示部902および表示部903に本発明の一態様の表示装置を用いることで、低消費電力化することができる。 FIG. 26B illustrates an information processing terminal, which includes a housing 901, a display portion 902, a display portion 903, a sensor 904, and the like. The display portion 902 and the display portion 903 are formed of a single display panel and have flexibility. The housing 901 is also flexible and can be used by being bent as illustrated, or can be used in a flat plate shape like a tablet terminal. The sensor 904 can sense the shape of the housing 901. For example, the display of the display portion 902 and the display portion 903 can be switched when the housing is bent. By using the display device of one embodiment of the present invention for the display portion 902 and the display portion 903, power consumption can be reduced.

図26(C)はデジタルカメラであり、筐体961、シャッターボタン962、マイク963、スピーカ967、表示部965、操作キー等を有する。表示部965に本発明の一態様の表示システムを用いることで、低消費電力化することができる。 FIG. 26C illustrates a digital camera, which includes a housing 961, a shutter button 962, a microphone 963, a speaker 967, a display portion 965, operation keys, and the like. By using the display system of one embodiment of the present invention for the display portion 965, power consumption can be reduced.

図26(D)は腕時計型の情報端末であり、筐体931、表示部932、リストバンド933、操作用のボタン935、竜頭936、カメラ939等を有する。表示部932はタッチパネルとなっていてもよい。表示部932に本発明の一態様の表示装置を用いることで、低消費電力化することができる。 FIG. 26D illustrates a wristwatch type information terminal, which includes a housing 931, a display portion 932, a wristband 933, operation buttons 935, a crown 936, a camera 939, and the like. The display unit 932 may be a touch panel. By using the display device of one embodiment of the present invention for the display portion 932, power consumption can be reduced.

図26(E)携帯電話機の一例であり、筐体951、表示部952、操作ボタン953、外部接続ポート954、スピーカ955、マイク956、カメラ957等を有する。当該携帯電話機は、表示部952にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部952に触れることで行うことができる。表示部952に本発明の一態様の表示装置を用いることで、低消費電力化することができる。 FIG. 26E illustrates an example of a mobile phone, which includes a housing 951, a display portion 952, operation buttons 953, an external connection port 954, a speaker 955, a microphone 956, a camera 957, and the like. The mobile phone includes a touch sensor in the display portion 952. All operations such as making a call or inputting characters can be performed by touching the display portion 952 with a finger or a stylus. By using the display device of one embodiment of the present invention for the display portion 952, power consumption can be reduced.

図26(F)は携帯データ端末であり、筐体911、表示部912、カメラ919等を有する。表示部912が有するタッチパネル機能により情報の入出力を行うことができる。表示部932に本発明の一態様の表示装置を用いることで、低消費電力化することができる。 FIG. 26F illustrates a portable data terminal, which includes a housing 911, a display portion 912, a camera 919, and the like. Information can be input and output by a touch panel function of the display portion 912. By using the display device of one embodiment of the present invention for the display portion 932, power consumption can be reduced.

図27(A)、(B)、(C)は、それぞれ折り畳みが可能な電子機器を示している。 27A, 27B, and 27C illustrate electronic devices that can be folded, respectively.

図27(A)に示す電子機器920は、筐体921a、筐体921b、ヒンジ923、表示部922等を有する。表示部922は筐体921及び筐体921bに、組み込まれている。 An electronic device 920 illustrated in FIG. 27A includes a housing 921a, a housing 921b, a hinge 923, a display portion 922, and the like. The display portion 922 is incorporated in the housing 921 and the housing 921b.

筐体921aと筐体921bとは、ヒンジ923で回転可能に連結されている。電子機器920は、筐体921aと筐体921bとが閉じた状態と、図27(A)に示すように開いた状態と、に変形することができる。これにより、持ち運ぶ際には可搬性に優れ、使用するときには大きな表示領域により、視認性に優れる。 The housing 921a and the housing 921b are rotatably connected by a hinge 923. The electronic device 920 can be deformed into a state where the housing 921a and the housing 921b are closed and an opened state as illustrated in FIG. Thereby, when carrying, it is excellent in portability, and when using, it is excellent in visibility by a large display area.

また、ヒンジ923は、筐体921aと筐体921bとを開いたときに、これらの角度が所定の角度よりも大きい角度にならないように、ロック機構を有することが好ましい。例えば、ロックがかかる(それ以上に開かない)角度は、90度以上180度未満であることが好ましく、代表的には、90度、120度、135度、または150度、175度などとすることができる。これにより、利便性、安全性、及び信頼性を高めることができる。 Further, the hinge 923 preferably has a lock mechanism so that when the housing 921a and the housing 921b are opened, these angles do not become larger than a predetermined angle. For example, the angle at which the lock is applied (which does not open any more) is preferably 90 degrees or more and less than 180 degrees, typically 90 degrees, 120 degrees, 135 degrees, 150 degrees, 175 degrees, or the like. be able to. Thereby, convenience, safety, and reliability can be improved.

表示部922は、タッチパネルとして機能し、指やスタイラスなどにより操作することができる。 The display portion 922 functions as a touch panel and can be operated with a finger, a stylus, or the like.

筐体921aまたは筐体921bのいずれか一には、無線通信モジュールが設けられ、インターネットやLAN(Local Area Network)、Wi−Fi(Wireless Fidelity:登録商標)などのコンピュータネットワークを介して、データを送受信することが可能である。 One of the housing 921a and the housing 921b is provided with a wireless communication module, and data is transmitted via a computer network such as the Internet, a LAN (Local Area Network), and Wi-Fi (Wireless Fidelity: registered trademark). It is possible to send and receive.

表示部922には、一つのフレキシブルディスプレイで構成されていることが好ましい。これにより、筐体921aと筐体901bの間で途切れることのない連続した表示を行うことができる。なお、筐体921aと筐体921bのそれぞれに、ディスプレイが設けられる構成としてもよい。 It is preferable that the display unit 922 includes a single flexible display. Accordingly, it is possible to perform continuous display without interruption between the housing 921a and the housing 901b. Note that a display may be provided in each of the housing 921a and the housing 921b.

図27(B)には、携帯型のゲーム機として機能する電子機器940を示している。電子機器940は、筐体941a、筐体941b、表示部942、ヒンジ943、操作ボタン944a、操作ボタン944b等を有する。 FIG. 27B illustrates an electronic device 940 that functions as a portable game machine. The electronic device 940 includes a housing 941a, a housing 941b, a display portion 942, a hinge 943, operation buttons 944a, operation buttons 944b, and the like.

また、筐体941bには、カートリッジ945を挿入することができる。カートリッジ945は、例えばゲームなどのアプリケーションソフトが記憶されており、カートリッジ945を交換することにより、電子機器940で様々なアプリケーションを実行することができる。 Further, a cartridge 945 can be inserted into the housing 941b. The cartridge 945 stores application software such as a game, for example, and various applications can be executed by the electronic device 940 by exchanging the cartridge 945.

また、図27(B)では、表示部912の筐体941aと重なる部分のサイズと、筐体941bと重なる部分のサイズが、それぞれ異なる例を示している。具体的には、操作ボタン944a及び操作ボタン944bの設けられる筐体941bと重なる表示部942の一部よりも、筐体941aに設けられる表示部942の一部が大きい。例えば、表示部942の筐体941a側に主画面となる表示を行い、筐体941b側には操作画面となる表示を行うなど、それぞれの表示部を使い分けることができる。 FIG. 27B illustrates an example in which the size of a portion of the display portion 912 that overlaps with the housing 941a is different from the size of a portion of the display portion 912 that overlaps with the housing 941b. Specifically, a part of the display portion 942 provided in the housing 941a is larger than a part of the display portion 942 overlapping with the housing 941b in which the operation buttons 944a and 944b are provided. For example, each display unit can be used properly, such as displaying the main screen on the housing 941a side of the display unit 942 and displaying the operation screen on the housing 941b side.

図27(C)に示す電子機器980は、ヒンジ983により連結された筐体981aと筐体981bに亘って、フレキシブルな表示部982が設けられている。 In the electronic device 980 illustrated in FIG. 27C, a flexible display portion 982 is provided over the housing 981a and the housing 981b which are connected to each other with a hinge 983.

図27(C)では、筐体981aと筐体981bとを開いたときに、表示部982が大きく湾曲した形態で保持されている。例えば、曲率半径を1mm以上50mm以下、好ましくは5mm以上30mm以下の状態で、表示部982が保持された状態とすることができる。表示部982の一部は、筐体981aから筐体981bにかけて、連続的に画素が配置され、曲面状の表示を行うことができる。 In FIG. 27C, when the housing 981a and the housing 981b are opened, the display portion 982 is held in a largely curved form. For example, the display portion 982 can be held in a state where the curvature radius is 1 mm to 50 mm, preferably 5 mm to 30 mm. Part of the display portion 982 can display a curved surface by continuously arranging pixels from the housing 981a to the housing 981b.

ヒンジ983は、上述したロック機構を有しているため、表示部982に無理な力がかかることなく、表示部982が破損することを防ぐことができる。そのため、信頼性の高い電子機器を実現できる。 Since the hinge 983 has the lock mechanism described above, the display portion 982 can be prevented from being damaged without applying an excessive force to the display portion 982. Therefore, a highly reliable electronic device can be realized.

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in appropriate combination with at least part of the other embodiments described in this specification.

10 表示装置
11 基板
12 基板
13 反射防止層
13a 誘電体層
13b 誘電体層
13c アンチグレアパターン
13d フィルム
20 層
21 素子層
21a FET層
21b 層
21c 層
22 基板
23 光拡散板
24a 偏光板
24b 偏光板
25 入力装置
26 接着層
30 駆動回路
30a 駆動回路
30b 駆動回路
31 FPC
31B 表示素子
31G 表示素子
32 FPC
32B 表示素子
32G 表示素子
32R 表示素子
33a 配線
33b 配線
33c 配線
33d 配線
35 液晶素子
35tr 光
36 画素回路
40 画素アレイ
45 画素ユニット
46 画素
46B 表示素子
46G 表示素子
46R 表示素子
46W 表示素子
47 画素
47B 表示素子
47G 表示素子
47R 表示素子
55r 光
55t 光
55tr 光
100A 表示装置
100B 表示装置
100C 表示装置
101 領域
102 領域
103 基板
104 基板
105 液晶素子
105CE 電極
105LC 液晶層
105PE 電極
106 絶縁膜
108 液晶素子
108CE 電極
108LC 液晶層
108PE 電極
110 素子層
111 トランジスタ
112 トランジスタ
114 開口部
116 電極
118 開口部
120 偏光板
122 光射出装置
122E エッジライト
122G 導光板
122R 部
124 構造体
124R 反射膜
126 構造体
128 光拡散板
130 入力装置
132 偏光板
134 絶縁層
136 着色層
138 絶縁層
140 着色層
141 接着層
142 樹脂層
410 画素
501B 絶縁膜
510 表示パネル
511 基板
512 基板
514 表示部
516 回路
518 配線
520 IC
522 FPC
524 電極
526 開口部
550 液晶素子
560 基板
570 液晶素子
571 絶縁膜
572 絶縁膜
575 近接センサ
576 開口部
723 電極
724a 電極
724b 電極
726 絶縁層
727 絶縁層
728 絶縁層
729 絶縁層
741 絶縁層
742 半導体層
744a 電極
744b 電極
746 電極
755 不純物
771 基板
772 絶縁層
800 表示装置
801 表示部
810 トランジスタ
811 トランジスタ
820 トランジスタ
821 トランジスタ
825 トランジスタ
830 トランジスタ
831 トランジスタ
840 トランジスタ
841 トランジスタ
842 トランジスタ
843 トランジスタ
844 トランジスタ
845 トランジスタ
846 トランジスタ
847 トランジスタ
850 画素
851 開口
860 液晶素子
860b 液晶素子
860g 液晶素子
860r 液晶素子
861 電極
870 液晶素子
901 筐体
901b 筐体
902 表示部
903 表示部
904 センサ
911 筐体
912 表示部
919 カメラ
920 電子機器
921 筐体
921a 筐体
921b 筐体
922 表示部
923 ヒンジ
931 筐体
932 表示部
933 リストバンド
935 ボタン
936 竜頭
939 カメラ
940 電子機器
941a 筐体
941b 筐体
942 表示部
943 ヒンジ
944a 操作ボタン
944b 操作ボタン
945 カートリッジ
951 筐体
952 表示部
953 操作ボタン
954 外部接続ポート
955 スピーカ
956 マイク
957 カメラ
961 筐体
962 シャッターボタン
963 マイク
965 表示部
967 スピーカ
971 筐体
973 表示部
974 操作キー
975 スピーカ
976 通信用接続端子
977 光センサ
980 電子機器
981a 筐体
981b 筐体
982 表示部
983 ヒンジ
6000 表示モジュール
6001 上部カバー
6002 下部カバー
6005 FPC
6006 表示パネル
6009 フレーム
6010 プリント基板
6011 バッテリ
6015 発光部
6016 受光部
6017a 導光部
6017b 導光部
6018 光
DESCRIPTION OF SYMBOLS 10 Display apparatus 11 Board | substrate 12 Board | substrate 13 Antireflection layer 13a Dielectric layer 13b Dielectric layer 13c Antiglare pattern 13d Film 20 Layer 21 Element layer 21a FET layer 21b Layer 21c Layer 22 Substrate 23 Light diffusing plate 24a Polarizing plate 24b Polarizing plate 25 Input Device 26 Adhesive layer 30 Drive circuit 30a Drive circuit 30b Drive circuit 31 FPC
31B Display element 31G Display element 32 FPC
32B display element 32G display element 32R display element 33a wiring 33b wiring 33c wiring 33d wiring 35 liquid crystal element 35tr light 36 pixel circuit 40 pixel array 45 pixel unit 46 pixel 46B display element 46G display element 46R display element 46W display element 47 pixel 47B display element 47G display element 47R display element 55r light 55t light 55tr light 100A display apparatus 100B display apparatus 100C display apparatus 101 area 102 area 103 substrate 104 substrate 105 liquid crystal element 105CE electrode 105LC liquid crystal layer 105PE electrode 106 insulating film 108 liquid crystal element 108CE electrode 108LC liquid crystal layer 108PE Electrode 110 Element layer 111 Transistor 112 Transistor 114 Opening 116 Electrode 118 Opening 120 Polarizing plate 122 Light emitting device 122E Edgelight 1 22G light guide plate 122R part 124 structure 124R reflective film 126 structure 128 light diffusion plate 130 input device 132 polarizing plate 134 insulating layer 136 colored layer 138 insulating layer 140 colored layer 141 adhesive layer 142 resin layer 410 pixel 501B insulating film 510 display panel 511 Substrate 512 Substrate 514 Display unit 516 Circuit 518 Wiring 520 IC
522 FPC
524 Electrode 526 Opening 550 Liquid crystal element 560 Substrate 570 Liquid crystal element 571 Insulating film 572 Insulating film 575 Proximity sensor 576 Opening 723 Electrode 724a Electrode 724b Electrode 726 Insulating layer 727 Insulating layer 728 Insulating layer 729 Insulating layer 741 Insulating layer 742 Semiconductor layer 744a Electrode 744b Electrode 746 Electrode 755 Impurity 771 Substrate 772 Insulating layer 800 Display device 801 Display portion 810 Transistor 811 Transistor 820 Transistor 821 Transistor 825 Transistor 830 Transistor 831 Transistor 840 Transistor 841 Transistor 842 Transistor 843 Transistor 844 Transistor 845 Transistor 846 Transistor 847 Transistor 850 Pixel 851 Opening 860 Liquid crystal element 860b Liquid crystal element 8 0g Liquid crystal element 860r Liquid crystal element 861 Electrode 870 Liquid crystal element 901 Case 901b Case 902 Display portion 903 Display portion 904 Sensor 911 Case 912 Display portion 919 Camera 920 Electronic device 921 Case 921a Case 921b Case 922 Display portion 923 Hinge 931 Case 932 Display unit 933 Wristband 935 Button 936 Crown 939 Camera 940 Electronic device 941a Case 941b Case 942 Display unit 943 Hinge 944a Operation button 944b Operation button 945 Cartridge 951 Case 952 Display unit 953 Operation button 954 External connection port 955 Speaker 956 Microphone 957 Camera 961 Case 962 Shutter button 963 Microphone 965 Display unit 967 Speaker 971 Case 973 Display unit 974 Operation key 975 Speaker 976 Communication Connection terminal 977 the optical sensor 980 the electronic device 981a housing 981b housing 982 display unit 983 hinge 6000 display module 6001 top cover 6002 lower cover 6005 FPC
6006 Display panel 6009 Frame 6010 Printed circuit board 6011 Battery 6015 Light emitting unit 6016 Light receiving unit 6017a Light guiding unit 6017b Light guiding unit 6018 Light

Claims (10)

第1の基板と、第2の基板と、第1の表示素子と、第2の表示素子と、入力装置と、駆動回路と、を有する表示装置であって、
前記第1の基板と前記第2の基板とは互いに重なる領域を有し、
前記第1の表示素子および前記第2の表示素子は、前記第1の基板の第1の面と前記第2の基板の第1の面との間に設けられ、
前記第1の表示素子は、可視光を反射する機能を有し、
前記第2の表示素子は、可視光を透過する機能を有し、
前記第2の基板の第1の面と、前記第1の表示素子および前記第2の表示素子との間には、前記入力装置が設けられ、
前記第2の基板の第1の面に対向する第2の面上には反射防止層が設けられ、
前記第1の基板の第1の面上には前記駆動回路が設けられ、
前記入力装置および前記駆動回路は、可撓性を有する配線を介して電気的に接続される表示装置。
A display device having a first substrate, a second substrate, a first display element, a second display element, an input device, and a drive circuit,
The first substrate and the second substrate have regions overlapping each other;
The first display element and the second display element are provided between a first surface of the first substrate and a first surface of the second substrate,
The first display element has a function of reflecting visible light,
The second display element has a function of transmitting visible light,
The input device is provided between the first surface of the second substrate and the first display element and the second display element.
An antireflection layer is provided on a second surface opposite to the first surface of the second substrate;
The driving circuit is provided on a first surface of the first substrate;
The display device in which the input device and the drive circuit are electrically connected through flexible wiring.
請求項1において、
前記第1の表示素子および前記第2の表示素子は、同一の画素ユニット内に設けられている表示装置。
In claim 1,
The display device in which the first display element and the second display element are provided in the same pixel unit.
請求項1または2において、
前記駆動回路は、前記第1の表示素子、前記第2の表示素子および前記入力装置を駆動する機能を有する表示装置。
In claim 1 or 2,
The display device having a function of driving the first display element, the second display element, and the input device.
請求項1乃至3のいずれか一項において、
前記第2の基板の第1の面および第2の面に前記反射防止層が設けられている表示装置。
In any one of Claims 1 thru | or 3,
A display device in which the antireflection layer is provided on a first surface and a second surface of the second substrate.
請求項1乃至4のいずれか一項において、
前記反射防止層は、誘電体層である表示装置。
In any one of Claims 1 thru | or 4,
The display device, wherein the antireflection layer is a dielectric layer.
請求項1乃至4のいずれか一項において、
前記反射防止層は、アンチグレアパターンを有する表示装置。
In any one of Claims 1 thru | or 4,
The antireflection layer is a display device having an antiglare pattern.
請求項1乃至6のいずれか一項において、
前記入力装置は、前記第2の基板の第1の面上に設けられた第1の層と、前記第1の層に接して設けられた第2の層と、を有する配線を有し、
前記第1の層は、前記第2の層よりも可視光の反射率が低い表示装置。
In any one of Claims 1 thru | or 6,
The input device includes a wiring having a first layer provided on a first surface of the second substrate and a second layer provided in contact with the first layer;
The display device in which the first layer has a visible light reflectance lower than that of the second layer.
請求項1乃至7のいずれか一項において、
前記第1の表示素子および前記第2の表示素子と、前記入力装置との間に光拡散板および偏光板が設けられている表示装置。
In any one of Claims 1 thru | or 7,
A display device in which a light diffusion plate and a polarizing plate are provided between the first display element, the second display element, and the input device.
請求項1乃至8のいずれか一項において、
前記第1の表示素子および前記第2の表示素子は、チャネルが形成される半導体層に金属酸化物を含むトランジスタとそれぞれ電気的に接続されている表示装置。
In any one of Claims 1 thru | or 8,
The display device in which the first display element and the second display element are each electrically connected to a transistor including a metal oxide in a semiconductor layer in which a channel is formed.
請求項1乃至9のいずれか一項に記載の表示装置を有し、
前記表示部と重なる位置に入力装置を備えた電子機器。
A display device according to any one of claims 1 to 9,
An electronic apparatus including an input device at a position overlapping the display unit.
JP2016185925A 2016-09-23 2016-09-23 Display device and electronic apparatus Withdrawn JP2018049227A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016185925A JP2018049227A (en) 2016-09-23 2016-09-23 Display device and electronic apparatus
JP2021072542A JP7077452B2 (en) 2016-09-23 2021-04-22 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016185925A JP2018049227A (en) 2016-09-23 2016-09-23 Display device and electronic apparatus

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021072542A Division JP7077452B2 (en) 2016-09-23 2021-04-22 Display device

Publications (2)

Publication Number Publication Date
JP2018049227A true JP2018049227A (en) 2018-03-29
JP2018049227A5 JP2018049227A5 (en) 2019-11-07

Family

ID=61766325

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016185925A Withdrawn JP2018049227A (en) 2016-09-23 2016-09-23 Display device and electronic apparatus
JP2021072542A Active JP7077452B2 (en) 2016-09-23 2021-04-22 Display device

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021072542A Active JP7077452B2 (en) 2016-09-23 2021-04-22 Display device

Country Status (1)

Country Link
JP (2) JP2018049227A (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003005662A (en) * 2001-06-25 2003-01-08 Sumitomo Chem Co Ltd Display device provided with protection board and protection board suitable for it
JP2004212525A (en) * 2002-12-27 2004-07-29 Fuji Photo Film Co Ltd Antireflection film, polarizing plate and image display device
US20090194342A1 (en) * 2008-02-04 2009-08-06 Au Optronics Corp. Sensing Structure
JP2009199093A (en) * 2006-06-09 2009-09-03 Apple Inc Touch screen liquid crystal display
WO2012176422A1 (en) * 2011-06-24 2012-12-27 シャープ株式会社 Display device and method for manufacturing same
JP2014056566A (en) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd Display device
JP2015005288A (en) * 2013-06-20 2015-01-08 啓耀光電股▲分▼有限公司 Touch display panel, and touch display device
CN104820519A (en) * 2015-05-08 2015-08-05 厦门天马微电子有限公司 Touch display panel and touch display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004037859A (en) 2002-07-03 2004-02-05 Sony Corp Display device
TW200638108A (en) 2005-04-22 2006-11-01 Innolux Display Corp A liquid crystal display having a touch panel
JP2009116090A (en) 2007-11-07 2009-05-28 Hitachi Displays Ltd Liquid crystal display device
JP2013011663A (en) 2011-06-28 2013-01-17 Kyocera Corp Display
KR101918950B1 (en) * 2011-12-02 2018-11-16 엘지디스플레이 주식회사 Touch-type liqiud crystal display device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003005662A (en) * 2001-06-25 2003-01-08 Sumitomo Chem Co Ltd Display device provided with protection board and protection board suitable for it
JP2004212525A (en) * 2002-12-27 2004-07-29 Fuji Photo Film Co Ltd Antireflection film, polarizing plate and image display device
JP2009199093A (en) * 2006-06-09 2009-09-03 Apple Inc Touch screen liquid crystal display
US20090194342A1 (en) * 2008-02-04 2009-08-06 Au Optronics Corp. Sensing Structure
WO2012176422A1 (en) * 2011-06-24 2012-12-27 シャープ株式会社 Display device and method for manufacturing same
JP2014056566A (en) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd Display device
JP2015005288A (en) * 2013-06-20 2015-01-08 啓耀光電股▲分▼有限公司 Touch display panel, and touch display device
CN104820519A (en) * 2015-05-08 2015-08-05 厦门天马微电子有限公司 Touch display panel and touch display device

Also Published As

Publication number Publication date
JP2021121856A (en) 2021-08-26
JP7077452B2 (en) 2022-05-30

Similar Documents

Publication Publication Date Title
US11881177B2 (en) Display device and electronic device
US11874994B2 (en) Electronic device, image display method, program, and display system
WO2018087625A1 (en) Display device and driving method of display device
US10460647B2 (en) Display device and electronic device
US10163989B2 (en) Display device and electronic device
US10477192B2 (en) Display system and electronic device
CN110024135B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
JP7274645B2 (en) Display device
US10541375B2 (en) Display device and electronic device
JP6965065B2 (en) Display device
TWI764877B (en) display device
JP2018031944A (en) Display system and electronic apparatus
JP7077452B2 (en) Display device
JP2018060179A (en) Display device and electronic apparatus
US10216999B2 (en) Display system, electronic device, and display method
JP2018060198A (en) Display device and electronic apparatus
JP2018049071A (en) Display device
JP2018054901A (en) Display system and electronic apparatus
JP2018073306A (en) Image display system, image display method and information processing device
JP2018141947A (en) Display device and electronic apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190920

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200915

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210224

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20210423