JP2021118360A - 半導体発光ダイオード及びその製造方法 - Google Patents

半導体発光ダイオード及びその製造方法 Download PDF

Info

Publication number
JP2021118360A
JP2021118360A JP2021007931A JP2021007931A JP2021118360A JP 2021118360 A JP2021118360 A JP 2021118360A JP 2021007931 A JP2021007931 A JP 2021007931A JP 2021007931 A JP2021007931 A JP 2021007931A JP 2021118360 A JP2021118360 A JP 2021118360A
Authority
JP
Japan
Prior art keywords
semiconductor
light emitting
layer
emitting diode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021007931A
Other languages
English (en)
Inventor
濬熙 崔
Jun-Hee Choi
濬熙 崔
▲ナク▼鉉 金
Nak Hyun Kim
▲ナク▼鉉 金
珍珠 朴
Jinjoo Park
珍珠 朴
周憲 韓
Joohun Han
周憲 韓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2021118360A publication Critical patent/JP2021118360A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

【課題】半導体発光ダイオード及びその製造方法を提供する。【解決手段】半導体発光ダイオード及びその製造方法に係り、該半導体発光ダイオードは、第１半導体層、第１半導体層に離隔配列され、それぞれの幅が、第１半導体層の幅より狭い複数個の活性要素、及び複数個の活性要素上に配置される第２半導体層を含む。【選択図】図１

Description

本発明は、半導体発光ダイオード及びその製造方法に関する。
発光ダイオード（ＬＥＤ）は、従来の光源に比べ、長寿命、低消費電力、迅速な応答速度、環境親和性のような長所を有する次世代光源として知られており、照明装置、ディスプレイ装置のバックライトのような多様な製品において使用されている。特に、ガリウム窒化物（ＧａＮ）、アルミニウムガリウム窒化物（ＡｌＧａＮ）、インジウムガリウム窒化物（ＩｎＧａＮ）、インジウムアルミニウムガリウム窒化物（ＩｎＡｌＧａＮ）のような３族窒化物系のＬＥＤは、光を出力する半導体発光素子として役割を果たしている。
本発明が解決しようとする課題は、発光効率が向上された半導体発光ダイオード及びその製造方法を提供することである。
本発明が解決しようとする課題は、また、格子不整合が大きい活性層を含む半導体発光ダイオード及びその製造方法を提供することである。
一類型によれば、半導体発光ダイオードは、第１半導体層と、前記第１半導体層に離隔配列され、それぞれの幅が、前記第１半導体層の幅より狭い複数の活性要素と、前記複数個の活性要素上に配置される第２半導体層と、を含む。
そして、前記複数個の活性要素それぞれは、一端が前記第１半導体層に接し、他端は、前記第２半導体層に接することができる。
また、前記複数個の活性要素は、前記第１半導体層の幅方向と平行方向にも配列される。
そして、前記複数個の活性要素それぞれは、ストレイン状態でもある。
また、前記複数個の活性要素それぞれの幅は、１０ｎｍ以上１００ｎｍ以下でもある。
そして、前記複数個の活性要素間のピッチは、２０ｎｍ以上３００ｎｍ以下でもある。
また、前記第１半導体層は、前記複数個の活性要素それぞれと接しながら離隔配置される複数個の第１半導体要素と、前記複数個の第１半導体要素と接する第１半導体共通層と、を含んでもよい。
そして、前記複数個の第１半導体要素と前記第１半導体共通層は、同一物質によっても形成される。
また、前記第２半導体層は、前記複数個の活性要素と接しながら、離隔配置される複数個の第２半導体要素を含んでもよい。
そして、前記第２半導体層は、前記複数個の第２半導体要素それぞれと接する第２半導体共通層をさらに含んでもよい。
また、前記複数個の活性要素間に配置される絶縁層をさらに含んでもよい。
そして、前記絶縁層は、メッシュ構造を含んでもよい。
また、前記複数個の活性要素それぞれは、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）を含んでもよい。
そして、前記複数個の活性要素それぞれのＩｎ含量は、３５％以上でもある。
また、前記複数個の活性要素それぞれは、赤色光を放出することができる。
一方、一実施形態によるディスプレイ装置は、基板と、前記基板上に配置され、複数個の発光ダイオードを含む表示素子層と、前記複数個の発光ダイオードと電気的に連結された複数個のトランジスタを含み、前記複数個の発光ダイオードを駆動させる駆動素子層と、を含み、前記複数個の発光ダイオードのうち少なくとも一つは、離隔配置される第１半導体及び第２半導体層と、前記第１半導体と前記第２半導体層との間で離隔配列され、それぞれの幅が、前記第１半導体層の幅より狭い複数個の活性要素と、を含む。
そして、前記第１半導体層と接する第１電極と、前記第２半導体層と接する第２電極と、をさらに含んでもよい。
また、前記第１電極、前記第１半導体層、前記複数個の活性要素、前記第２半導体層、及び前記第２電極は、一方向に順次に配列されうる。
そして、前記第１電極、前記第１半導体層、前記複数個の活性要素、前記第２半導体層、及び前記第２電極は、前記基板の厚み方向と垂直方向にも配列される。
また、前記第１電極、前記第１半導体層、前記複数個の活性要素、前記第２半導体層、及び前記第２電極は、前記基板の厚み方向と平行方向にも配列される。
そして、前記複数個の活性要素それぞれは、一端は、前記第１半導体層に接し、他端は、前記第２半導体層に接することができる。
また、前記複数個の活性要素それぞれは、ストレイン状態でもある。
そして、前記複数個の活性要素それぞれの幅は、１０ｎｍ以上１００ｎｍ以下でもある。
また、前記第１半導体層は、前記複数個の活性要素それぞれと接しながら離隔配置される複数個の第１半導体要素と、前記複数個の第１半導体要素と接する第１半導体共通層と、を含んでもよい。
そして、前記第１半導体層上において、前記複数個の活性要素間に配置される絶縁層をさらに含んでもよい。
また、前記絶縁層は、メッシュ構造を含んでもよい。
そして、前記複数個の活性要素それぞれは、ＩｎｘＧａ１−ｘＮ（０．３５≦ｘ≦１）を含んでもよい。
また、前記複数個の活性要素それぞれは、赤色光を放出することができる。
一方、一実施形態による半導体発光ダイオードの製造方法は、基板上に第１半導体共通層を形成する段階と、前記第１半導体共通層上に、複数個の開口を含む絶縁層を形成する段階と、前記複数個の開口内に、複数個の活性要素を形成する段階と、前記複数個の活性要素上に、第２半導体層を形成する段階と、を含む。
そして、前記複数個の活性要素を形成する前、前記複数個の開口内に、複数個の第１半導体要素を形成する段階をさらに含んでもよい。
また、前記第２半導体層を形成する段階は、前記複数個の開口内に、複数個の第２半導体要素を形成する段階を含んでもよい。
そして、前記第２半導体層を形成する段階は、前記複数個の第２半導体要素、及び前記絶縁層と接する第２半導体共通層を形成する段階をさらに含んでもよい。
一実施形態による半導体発光ダイオードを示す断面図である。 従来の活性層波長による発光効率を示すグラフである。 リラックス状態にあるＩｎｘＧａ（１−ｙ）Ｎの物質含量による相分離状態を示すグラフである。 ストレイン状態にあるＩｎｘＧａ（１−ｙ）Ｎの物質含量による相分離状態を示すグラフである。 一実施形態による、物質別ストレインを維持することができる幅及び厚みの関係を図示した図面である。 一実施形態による、発光ダイオードを含む発光素子を示す図面である。 一実施形態による、発光素子を製造する方法について説明する図面である。 一実施形態による、発光素子を製造する方法について説明する図面である。 一実施形態による、発光素子を製造する方法について説明する図面である。 一実施形態による、発光素子を製造する方法について説明する図面である。 一実施形態による、発光素子を製造する方法について説明する図面である。 一実施形態による、発光素子を製造する方法について説明する図面である。 一実施形態による、発光素子を製造する方法について説明する図面である。 一実施形態による、発光素子を製造する方法について説明する図面である。 他の実施形態による、発光素子を製造する方法について説明する図面である。 他の実施形態による、発光素子を製造する方法について説明する図面である。 他の実施形態による、発光素子を製造する方法について説明する図面である。 他の実施形態による発光ダイオードを示す図面である。 さらに他の実施形態による発光ダイオードを示す図面である。 他の実施形態による、発光ダイオードを含む発光素子を製造する方法について説明する図面である。 他の実施形態による、発光ダイオードを含む発光素子を製造する方法について説明する図面である。 他の実施形態による、発光ダイオードを含む発光素子を製造する方法について説明する図面である。 他の実施形態による、発光ダイオードを含む発光素子を製造する方法について説明する図面である。 他の実施形態による、発光ダイオードを含む発光素子を製造する方法について説明する図面である。 他の実施形態による、発光ダイオードを含む発光素子を製造する方法について説明する図面である。 他の実施形態による、発光ダイオードを含む発光素子を製造する方法について説明する図面である。 さらに他の実施形態による発光素子を図示した図面である。 さらに他の実施形態による発光素子を図示した図面である。 一実施形態による、発光装置の単位発光領域を示す回路図である。 一実施形態によるディスプレイ装置の一部を示す図面である。 他の実施形態によるディスプレイ装置の一部を図示した図面である。 さらに他の実施形態によるディスプレイ装置の一部を図示した図面である。
以下、添付された図面を参照し、実施形態について詳細に説明する。説明される実施形態は、ただ例示的なものに過ぎず、そのような実施形態から、多様な変形が可能である。以下の図面において、同一参照符号は、同一構成要素を指し、図面上において、各構成要素の大きさは、説明の明瞭さ及び便宜さのために誇張されてもいる。
以下、「上部」や「上」と記載されたところは、接触して真上にあるものだけではなく、非接触で上にあるものも含んでもよい。
第１、第２のような用語は、多様な構成要素についての説明にも使用されるが、１つの構成要素を他の構成要素から区別する目的のみに使用される。そのような用語は、構成要素の物質または構造が異なるということを限定するものではない。
単数の表現は、文脈上、明白に異なって意味しない限り、複数の表現を含む。また、ある部分がある構成要素を「含む」とするとき、それは、特別に反対となる記載がない限り、他の構成要素を除くものではなく、他の構成要素をさらに含んでもよいということを意味する。
また、明細書に記載された「…部」、「モジュール」のような用語は、少なくとも１つの機能や動作を処理する単位を意味し、それは、ハードウェアまたはソフトウェアによって具現されるか、あるいはハードウェアとソフトウェアとの結合によっても具現される。
「前記」の用語、及びそれと類似した指示用語の使用は、単数及び複数のいずれにも該当するのである。
方法を構成する段階は、説明された順通りに行わなければならないという明白な言及がなければ、適切な順序によっても行われる。また、全ての例示的な用語（例：「例えば」）の使用は、単に技術的思想について詳細に説明するためのものであり、請求項によって限定されない以上、そのような用語により、権利範囲が限定されるものではない。
図１は、一実施形態による、半導体発光ダイオードを示す断面図である。図１に図示されているように、半導体発光ダイオード１００は、無機物系のＬＥＤ（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）でもあり、発光ダイオード１００に含まれた物質により、特定波長の光を放出することができる。発光ダイオード１００は、第１半導体層１１０、活性層１２０及び第２半導体層１３０を含んでもよい。
第１半導体層１１０は、例えば、ｎ型半導体を含んでもよい。しかし、必ずしもそれに限定されるものではなく、場合によっては、第１半導体層１１０は、ｐ型半導体を含んでもよい。第１半導体層１１０は、ＩＩＩ−Ｖ族系のｎ型半導体、例えば、ｎ−ＧａＮを含んでもよい。そのような第１半導体層１１０は、単層構造または多層構造を有することができる。例えば、第１半導体層１１０は、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮのうちいずれか１つの半導体材料を含み、Ｓｉ、Ｇｅ、Ｓｎのような導電性ドーパントがドーピングされた半導体層を含んでもよい。
活性層１２０は、第１半導体層１１０の上部表面にも配置される。活性層１２０は、電子と正孔とが結合しながら光を発生させることができ、多重量子ウェル（ＭＱＷ：ｍｕｌｔｉ−ｑｕａｎｔｕｍ ｗｅｌｌ）構造または単一量子ウェル（ＳＱＷ：ｓｉｎｇｌｅ−ｑｕａｎｔｕｍ ｗｅｌｌ）構造を有することができる。そのような活性層１２０は、ＩＩＩ−Ｖ族系の半導体、例えば、ＩｎＧａＮ、ＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮなどを含んでもよい。活性層１２０の上部及び／または下部には、導電性ドーパントがドーピングされたクラッド層（図示せず）が形成されもする。一例として、該クラッド層は、ＡｌＧａＮ層またはＩｎＡｌＧａＮ層によっても具現される。
第２半導体層１３０は、活性層１２０上に提供され、第１半導体層１１０と異なるタイプの半導体層を含んでもよい。例えば、第２半導体層１３０は、ｐ型半導体層を含んでもよい。第２半導体層１３０は、例えば、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ及び／またはＩｎＧａＮを含み、Ｍｇのような導電性ドーパントがドーピングされた半導体層でもある。
発光ダイオード１００は、前述の第１半導体層１１０、活性層１２０及び第２半導体層１３０以外にも、各層の上部及び／または下部に、他のクラッド層及び／または電極をさらに含んでもよい。
活性層１２０内の物質含量によって放出される光の波長が異なりうる。Ｉｎの含量が多いほど、放出される光の波長は、大きくなる。例えば、活性層１２０のＩｎ含量が約１５％である場合、活性層１２０は、約４５０ｎｍの青色光を放出し、活性層１２０のＩｎ含量が約２５％である場合、活性層１２０は、約５２０ｎｍの緑色光を放出することができる。そして、活性層１２０のＩｎ含量が約３５％である場合、活性層１２０は、約６３０ｎｍの赤色光を放出することができる。
一方、従来の活性層は、Ｉｎ含量が多くなって放出される光の波長が大きくなるほど、発光ダイオードの効率が急激に低下する。図２は、従来の活性層波長による発光効率を示すグラフである。図２に図示されているように、活性層が約４５０ｎｍの青色光を放出する物質によって形成された場合、活性層外部量子効率（ｅｘｔｅｒｎａｌ ｑｕａｎｔｕｍ ｅｆｆｉｃｉｅｎｃｙ）の最大値は、約０．７である。しかし、活性層が約６３０ｎｍの赤色光を放出する物質によって形成された場合、活性層外部量子効率の最大値は、０．１より小さくなる。それは、Ｉｎの含量が多くなるほど、活性層内物質、例えば、ＩｎＧａＮとＧａＮとの格子不整合（ｌａｔｔｉｃｅ ｍｉｓｍａｔｃｈ）が発生するためである。そのような格子不整合は、活性層内物質にストレインを誘発するか、あるいは、欠陥（ｄｅｆｅｃｔ）を発生させ、該ストレインは、活性層の相分離状態を変更させてしまう。
図３Ａは、リラックス状態にあるＩｎｘＧａ（１−ｙ）Ｎの物質含量による相分離状態を示すグラフであり、図３Ｂは、ストレイン状態にあるＩｎｘＧａ（１−ｙ）Ｎの物質含量による相分離状態を示すグラフである。
図３Ａ及び図３Ｂに図示されているように、リラックスされた状態にあるＩｎｘＧａ（１−ｙ）Ｎが０．５以下のＩｎ含量を含む場合、温度により、ＩｎｘＧａ（１−ｙ）Ｎは、スピノーダル状態またはバイノーダル状態でもある。特に、Ｉｎ含量が約０．３ないし０．５である場合、ほとんどの温度範囲において、ＩｎｘＧａ（１−ｙ）Ｎがスピノーダル状態にあることになる。該スピノーダル状態においては、活性層が不安定にもなり、そのような活性層を含む発光ダイオード製造工程に、制約事項になりうるということを意味する。
図３Ｂによれば、ストレイン状態にあるＩｎｘＧａ（１−ｙ）Ｎが、０．５以下、例えば、０．３ないし０．５のＩｎ含量を含む場合、該活性層は、全ての温度範囲において、バイノーダル状態にあることになる。従って、Ｉｎ含量が０．５以下でストレイン状態にあれば、ＩｎｘＧａ（１−ｙ）Ｎは、温度と関係なく、安定した状態を維持することができるということを意味する。そのようなストレイン状態は、活性層が格子不整合を有することになれば獲得されうる。
一方、格子不整合によって発生するストレインは、活性層の厚みが厚くなり、ディスロケーション（ｄｉｓｌｏｃａｔｉｏｎ）のような欠陥を作れば、消滅しうる。従って、欠陥が発生しないストレイン状態を維持する活性層を獲得することが望ましい。
ストレインを有する活性層の幅及び厚みは、活性層内物質の格子定数によっても決定される。図４は、一実施形態による、物質別ストレインを維持することができる幅及び厚みの関係を図示した図面である。図４に図示されているように、物質により、ストレインを維持することができる幅及び厚みが異なるということを確認することができる。また、同じ物質であるとしても、幅が広くなるほど、ストレインを維持することができる厚みは、薄くなる。例えば、ＧａＮ層上に、１５０ｎｍ以上の幅を有するＩｎ０．５Ｇａ０．５Ｎを積層するならば、約０．５ｎｍ以下の厚みに積層すれば、Ｉｎ０．５Ｇａ０．５Ｎがストレインを維持することができる。しかし、０．５ｎｍ以下の厚みに層を積層することは、工程上多くの困難さを引き起こす。
そのような工程上の困難さを克服するために、活性層の幅を狭くし、ストレインを維持することができる。例えば、１ｎｍ以上の厚みにＩｎ０．５Ｇａ０．５Ｎを積層するならば、幅を３０ｎｍ以下に形成することにより、欠陥発生を減らし、ストレインを維持することができる。特に、格子不整合が大きい物質を積層する場合、幅を制限することにより、欠陥発生を効果的に減らすことができる。
従って、一実施形態による活性層１２０は、幅がナノサイズである複数個の活性要素１２２を含んでもよい。また図１を参照すれば、活性層１２０は、第１半導体層１１０上に離隔配置される複数個の活性要素１２２を含んでもよい。複数個の活性要素１２２は、第１半導体層１１０の幅Ｗ１方向と平行方向に、一次元または二次元にも配列される。
各活性要素１２２の幅Ｗ２は、ナノサイズでもある。例えば、活性要素１２２の幅Ｗ２は、約１０ｎｍ以上約１００ｎｍ以下でもある。そして、活性要素１２２間のピッチＰは、１０μｍ以下、例えば、約２０ｎｍ以上約３００ｎｍ以下でもある。各活性要素１２２の厚みは、１ｎｍ以上１００ｎｍ以下でもある。そのように、活性要素１２２の幅Ｗ２が狭いために、活性要素１２２内格子不整合、または活性要素１２２と、第１半導体１１０及び第２半導体層１３０との格子不整合が大きいとしても、欠陥発生を減らすことができる。
そのように、活性層１２０が狭幅の複数個の活性要素１２２によって構成されれば、Ｉｎの含量が多い場合にも、欠陥発生が防止され、光効率の高い光が放出されうる。例えば活性要素１２２は、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）を含んでもよく、Ｉｎ含量は、赤色光を放出することができる３５％以上でもある。
一方、第１半導体層１１０は、第１半導体共通層１１２、及び第１半導体共通層１１２上で離隔配置される複数個の第１半導体要素１１４を含んでもよい。第１半導体共通層１１２及び複数個の第１半導体要素１１４は、同一物質によっても形成され、第１半導体共通層１１２の幅Ｗ１は、発光ダイオード１００の幅でもある。第１半導体共通層１１２は、約１μｍ以下、例えば、約６００ｎｍ以下の幅を有することができる
複数個の第１半導体要素１１４は、第１半導体共通層１１２上で離隔配置され、それぞれが活性要素１２２と重畳されるように配置されて接触することができる。第１半導体要素１１４それぞれの幅Ｗ２は、活性要素１２２の幅Ｗ２と同一でもある。例えば、第１半導体要素１１４の幅Ｗ２は、約１０ｎｍ以上約１００ｎｍ以下でもある。そして、第１半導体要素１１４間のピッチＰは、１０μｍ以下、例えば、約２０ｎｍ以上約３００ｎｍ以下でもある。第１半導体要素１１４は、活性要素１２２が成長する時シード層の役割をして、幅が狭いから第１半導体要素１１４と活性要素１２２との格子不整合があっても、欠陥を発生させない。
以上のように、第１半導体層１１０は、第１半導体共通層１１２と第１半導体要素１１４とを含み、幅が広い第１半導体共通層１１２を介し、活性層１２０に安定して電子または正孔を提供し、幅が狭い第１半導体要素１１４を介し、活性要素１２２における欠陥発生を防止することができる。
第２半導体層１３０は、離隔配置される複数個の第２半導体要素１３２を含んでもよい。第２半導体要素１３２それぞれは、活性要素１２２と重畳されるように配置されて接触することができ、それぞれの幅は、活性要素１２２の幅と同一でもある。第２半導体要素１３２の幅は、約１０ｎｍ以上約１００ｎｍ以下であり、第２半導体要素１３２間のピッチＰは、１０μｍ以下、例えば、約２０ｎｍ以上約３００ｎｍ以下でもある。第２半導体要素１３２と活性要素１２２との格子不整合があっても、第２半導体要素１３２の幅が狭いために、欠陥が発生しない。
図５は、一実施形態による、発光ダイオードを含む発光素子を示す図面である。図５に図示されているように、発光素子２００は、基板２１０、基板２１０上に配置される発光ダイオード１００、及び発光ダイオード１００と接する第１電極２２０及び第２電極２３０を含んでもよい。
基板２１０は、ガラス、有機高分子、水晶のような絶縁性材料を含んでもよい。また、基板２１０は、反れたり、折り畳まれたりするように、可撓性（ｆｌｅｘｉｂｉｌｉｔｙ）を有する材料によってもなり、単層構造や多層構造を有することができる。基板２１０には、発光ダイオード１００を駆動させることができるトランジスタなどが含まれてもよい。
発光ダイオード１００は、図１に図示された第１半導体層１１０、活性層１２０及び第２半導体層１３０を含んでもよい。図１で説明したように、第１半導体層１１０は、第１半導体共通層１１２、及び複数個の第１半導体要素１１４を含み、活性層１２０は、複数個の活性要素１２２を含み、第２半導体層１３０は、複数個の第２半導体要素１３２を含んでもよい。発光ダイオード１００の各構成要素については、すでに説明したので、具体的な説明は、省略する。
発光ダイオード１００の厚み方向と、基板２１０の厚み方向は、互いに垂直でもある。例えば、図５のように、基板２１０の厚み方向と垂直方向に、発光ダイオード１００の第１半導体層１１０、活性層１２０及び第２半導体層１３０が順次に配列されうる。基板２１０の厚み方向に重畳された複数個の活性要素１２２から、所望波長の光が放出されうる。
第１電極２２０及び第２電極２３０は、基板２１０上にも配置される。第１電極２２０及び第２電極２３０は、発光ダイオード１００を挟み、互いに離隔され、第１電極２２０は、第１半導体層１１０に接するように配置され、第２電極２３０は、第２半導体層１３０に接するようにも配置される。第１電極２２０及び第２電極２３０は、同一平面上にも配置され、同一厚を有することができる。第１電極２２０及び第２電極２３０が同一厚を有すれば、発光ダイオード１００が、第１電極２２０及び第２電極２３０によって安定して連結されうる。
第１電極２２０及び第２電極２３０は、導電性材料によってもなる。該導電性材料としては、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、及びそれらの合金のような金属；ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＺｎＯ（ｚｉｎｃ ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ ｔｉｎ ｚｉｎｃ ｏｘｉｄｅ）のような導電性酸化物；ポリ（３，４−エチレンジオキシチオフェン）（ＰＥＤＯＴ）のような導電性高分子などが含まれてもよい。
図６Ａないし図６Ｈは、一実施形態による、発光素子を製造する方法について説明する図面である。
まず、図６Ａに図示されているように、ベース基板３１０上に、第１半導体共通層１１２を形成することができる。ベース基板３１０は、発光ダイオード１００を成長させるための基板にもなる。ベース基板３１０は、一般的な半導体工程で使用される多様な材質を含んでもよい。例えば、ベース基板３１０としては、シリコン基板またはサファイア基板が使用されうる。
第１半導体共通層１１２は、有機金属化学蒸着法（ＭＯＣＶＤ：ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、化学蒸着法（ＣＶＤ：ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、プラズマ化学蒸着法（ＰＥＣＶＤ：ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、分子線成長法（ＭＢＥ：ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）、水素化物気相成長法（ＨＶＰＥ：ｈｙｄｒｉｄｅ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）のような方法を利用して形成することができる。第１半導体共通層１１２は、約５μｍ以下の厚みにも形成される。
そして、第１半導体共通層１１２上に、複数個の開口ｈを含む絶縁層３２０を形成することができる。絶縁層３２０は、複数個の開口ｈを含むメッシュ構造でもある。例えば、第１半導体共通層１１２上に、絶縁物質層を形成した後、開口ｈをパターニングすることができる。開口ｈの大きさは、約１０ｎｍ以上約１００ｎｍ以下でもあり、開口ｈの形態は、円形、楕円形及び／または多角形でもある。複数個の開口ｈは、一次元または二次元にも配列され、同一でもあったり、異なったりもする大きさを有することができる。開口ｈの形状及び幅などは、その後に形成される第１半導体要素１１４、活性要素１２２、第２半導体要素１３２の形状及び幅などを決定することができる。
図６Ｂに図示されているように、複数個の開口ｈ内に、第１半導体物質、活性物質及び第２半導体物質を成長させることにより、第１半導体要素１１４、活性要素１２２及び第２半導体要素１３２を形成することができる。第１半導体要素１１４、活性要素１２２及び第２半導体要素１３２も、有機金属化学蒸着法（ＭＯＣＶＤ）、化学蒸着法（ＣＶＤ）、プラズマ化学蒸着法（ＰＥＣＶＤ）、分子線成長法（ＭＢＥ）、水素化物気相成長法（ＨＶＰＥ）などの方法を利用して形成することができる。
図６Ｃに図示されているように、絶縁層３２０上に、一定間隔Ｈに離隔されたマスク３３０を配置させることができる。そのように離隔配置されたマスク３３０の幅は、発光ダイオード１００の幅Ｗ１を決定することができ、例えば、約６００ｎｍ以下でもある。
図６Ｄに図示されているように、基板３１０上に積層された物質において、マスク３３０と重畳しない領域（一定間隔Ｈ）にある物質は、エッチングすることによって除去することができる。
図６Ｅに図示されているように、マスク３３０が除去される。複数個の発光ダイオードを獲得するために、マスク３３０を利用する工程について、図６Ｃないし図６Ｅで説明した。１つの発光ダイオードを製造するときには、そのようなマスク３３０を利用する工程が必要ではなく、図６Ｃないし図６Ｅの過程が省略されうる。
次に、図６Ｆに図示されているように、絶縁層３２０をエッチングすることによって除去することができる。
図６Ｇに図示されているように、発光ダイオード１００は、基板３１０から分離された後、基板２１０に転写されうる。
図６Ｈに図示されているように、基板２１０上に、第１電極２２０及び第２電極２３０を形成することができる。第１電極２２０は、発光ダイオード１００の第１半導体層１１０に接するように、第２電極２３０は、発光ダイオード１００の第２半導体層１３０に接するように形成することができる。
図６Ｇ及び図６Ｈにおいては、基板２１０上に発光ダイオードを転写させた後、第１電極２２０及び第２電極２３０を形成するとしたが、それに限定されるものではない。基板２１０上に電極を形成した後、発光ダイオードが転写されもする。
図７Ａないし図７Ｃは、他の実施形態による、発光素子を製造する方法について説明する図面である。
図７Ａに図示されているように、基板２１０上に、第１サブ電極２２１及び第２サブ電極２３１を形成し、第１サブ電極２２１と第２サブ電極２３１との間の領域に、発光ダイオード１００を含む溶液Ｓを散布させることができる。溶液Ｓの散布は、インクジェットプリント方式が利用されうるが、それに限定されるものではない。
図７Ｂに図示されているように、第１サブ電極２２１と第２サブ電極２３１との間に電界を印加すれば、電界により、発光ダイオード１００は、第１サブ電極２２１と第２サブ電極２３１との間で自己整列される。溶液Ｓを散布した後、電界を印加する代わりに、第１サブ電極２２１と第２サブ電極２３１との間に電界を印加した状態で、発光ダイオード１００を含んだ溶液Ｓを散布させることもできる。
発光ダイオード１００が自己整列されれば、図７Ｃに図示されているように、第１サブ電極２２１上には、第１サブ電極２２１と対応する発光ダイオード１００を、電気的及び／または物理的に安定して連結するための第１コンタクト電極２２２を形成し、第２サブ電極２３１上には、第２サブ電極２３１と対応する発光ダイオード１００を、電気的及び／または物理的に安定して連結するための第２コンタクト電極２３２を形成することができる。第１コンタクト電極２２２及び第２コンタクト電極２３２のそれぞれは、第１サブ電極２２１及び第２サブ電極２３１と、発光ダイオード１００とに抵抗性接触する。ここで、第１サブ電極２２１及び第１コンタクト電極２２２を第１電極と称し、第２サブ電極２３１及び第２コンタクト電極２３２を第２電極と称する。
図８は、他の実施形態による発光ダイオードを示す図面である。図１と図８とを比較すれば、図８の発光ダイオード１００ａは、複数個の活性要素１２２間に、絶縁層１４０をさらに含んでもよい。絶縁層１４０は、メッシュ構造を含んでもよい。図８に含まれた絶縁層１４０は、図６Ｂ段階で形成された絶縁層３２０でもあり、図６Ｆにおいて、絶縁層３２０が除去された後、他の絶縁物質によって形成された絶縁層でもある。
図９は、さらに他の実施形態による発光ダイオードを示す図面である。図８と図９とを比較すれば、図９に図示された発光ダイオード１００ｂの第２半導体層１３０ａは、第２半導体共通層１３４をさらに含んでもよい。第２半導体共通層１３４は、第２半導体要素１３２と同一物質によっても形成される。第２半導体共通層１３４に電極が連結されることにより、活性層１２０に安定して電子または正孔が供給されうる。
図１０Ａないし図１０Ｈは、他の実施形態による発光ダイオードを含む発光素子を製造する方法について説明する図面である。以下においては、図６Ａないし図６Ｈで説明した発光素子の製造方法との違いを中心に説明する。
まず、図１０Ａに図示されているように、ベース基板３１０上に、第１半導体共通層１１２を形成することができる。ベース基板３１０は、発光ダイオード１００を成長させるための基板にもなる。ベース基板３１０は、一般的な半導体工程で使用される多様な材質を含んでもよい。そして、第１半導体共通層１１２上に、複数個の開口ｈを含む絶縁層３２０を形成することができる。
図１０Ｂに図示されているように、複数個の開口ｈ内に、第１半導体物質、活性物質及び第２半導体物質を成長させることにより、第１半導体要素１１４、活性要素１２２及び第２半導体要素１３２を形成することができる。そして、絶縁層３２０上及び第２半導体要素１３２上に、第２半導体共通層１３４をさらに形成することができる。第２半導体共通層１３４は、第２半導体要素１３２と同一方法によっても形成される。
図１０Ｃに図示されているように、絶縁層３２０上及び第２半導体要素１３２上に、一定間隔にマスク３３０を配置させることができる。マスク３３０の幅は、発光ダイオードの幅を決定することができる。図１０Ｄに図示されているように、ベース基板３１０上に積層された物質において、マスク３３０と重畳しない領域Ｈの物質を除去することができる。その後、図１０Ｅに図示されているように、マスク３３０を除去することができる。
次に、図１０Ｆに図示されているように、基板２１０上に、発光ダイオード１００ｂを転写し、図１０Ｇに図示されているように、基板２１０上に、第１電極２２０及び第２電極２３０を形成することができる。
図１１は、さらに他の実施形態による発光素子を図示した図面である。
図１１に図示されているように、基板２１０上に、第１電極２２０ａ、発光ダイオード１００ｂ及び第２電極２３０ａが、基板２１０の厚み方向に順次に配列されうる。第１電極２２０ａ、発光ダイオード１００ｂ及び第２電極２３０ａは、前述のところと同一であり、具体的な説明は、省略する。
図１２は、さらに他の実施形態による発光素子を図示した図面である。
図１２に図示されているように、発光素子２００ｃは、基板２１０、発光ダイオード１００ｃ、第１電極２２０ｂ及び第２電極２３０ｂを含んでもよい。発光ダイオード１００ｃは、第１半導体層１１０ａ、及び離隔配置される複数個の活性要素１２２、及び第２半導体層１３０を含んでもよい。第１半導体層１１０ａは、第１半導体共通層１１２ａ、及び複数個の第１半導体要素１１４を含んでもよい。複数個の活性要素１２２間には、絶縁層が配置されうる。
第１電極２２０ｂは、第１半導体共通層１１２ａ上に、第１半導体要素１１４の第１半導体共通層１１２ａと同一平面上にも配置される。第２電極２３０ｂは、第２半導体層１３０上にも配置される。
前述の発光ダイオード１００，１００ａ，１００ｂ，１００ｃは、多様なディスプレイ装置の発光源としても利用される。一例として、発光ダイオード１００，１００ａ，１００ｂ，１００ｃは、照明装置や自発光ディスプレイ装置にも適用される。
図１３は、一実施形態による、発光装置の単位発光領域を示す回路図である。図１３を参照すれば、サブ画素ＳＰは、発光ダイオードＬＤと、それに接続されて発光ダイオードＬＤを駆動する駆動回路Ｃと、を含んでもよい。
発光ダイオードＬＤの第１電極（例えば、アノード電極）は、駆動回路Ｃを経由し、第１電源ＶＤＤに接続され、第２電極（例えば、カソード電極）は、第２電源ＶＳＳに接続される。発光ダイオードは、前述の構造を有することができる。
第１電源ＶＤＤ及び第２電源ＶＳＳは、互いに異なる電位を有することができる。一例として、第２電源ＶＳＳは、第１電源ＶＤＤの電位より、発光ダイオードＬＤのスレショルド電圧以上低い電位を有することができる。
発光ダイオードＬＤは、駆動回路Ｃによって制御される駆動電流に相応する輝度で発光することができる。
一方、図１３においては、サブ画素ＳＰに１つの発光ダイオードＬＤだけが含まれる実施形態を開示したが、互いに並列連結される複数の発光ダイオードを含んでもよい。
駆動回路Ｃは、第１トランジスタＭ１及び第２トランジスタＭ２とストレージキャパシタＣｓｔとを含んでもよい。ただし、駆動回路Ｃの構造は、図１３に図示された実施形態に限定されるものではない。
第１トランジスタＭ１（スイッチングトランジスタ）の第１電極は、データ線Ｄに接続され、第２電極は、第１ノードＮ１に接続される。ここで、第１トランジスタＭ１の第１電極と第２電極は、互いに異なる電極であり、例えば、第１電極がソース電極であるならば、第２電極は、ドレイン電極でもある。そして、第１トランジスタＭ１のゲート電極は、走査線Ｓに接続される。
そのような第１トランジスタＭ１は、走査線Ｓから、第１トランジスタＭ１がターンオンされうる電圧（例えば、ロー電圧）の走査信号が供給されるとき、ターンオンされ、データ線Ｄと第１ノードＮ１とを電気的に連結する。このとき、データ線Ｄには、当該フレームのデータ信号が供給され、それにより、第１ノードＮ１にデータ信号が伝達される。第１ノードＮ１に伝達されたデータ信号は、ストレージキャパシタＣｓｔに充電される。
第２トランジスタＭ２（駆動トランジスタ）の第１電極は、第１電源ＶＤＤに接続され、第２電極は、発光ダイオードＬＤの第１電極に接続される。第２トランジスタＭ２のゲート電極は、第１ノードＮ１に接続される。そのような第２トランジスタＭ２は、第１ノードＮ１の電圧に対応し、発光ダイオードＬＤに供給される駆動電流の量を制御する。
ストレージキャパシタＣｓｔの１電極は、第１電源ＶＤＤに接続され、他の電極は、第１ノードＮ１に接続される。そのようなストレージキャパシタＣｓｔは、第１ノードＮ１に供給されるデータ信号に対応する電圧を充電し、次フレームのデータ信号が供給されるまで、充電された電圧を維持する。
便宜上、図１３においては、データ信号をサブ画素ＳＰ内部に伝達するための第１トランジスタＭ１と、データ信号の保存のためのストレージキャパシタＣｓｔと、データ信号に対応する駆動電流を発光ダイオードＬＤに供給するための第２トランジスタＭ２とを含む比較的単純な構造の駆動回路Ｃを図示した。しかし、それに限定されるものではなく、駆動回路Ｃの構造は、多様に変更実施されうる。一例として、駆動回路Ｃは、第２トランジスタＭ２のスレショルド電圧を補償するためのトランジスタ素子、第１ノードＮ１を初期化するためのトランジスタ素子、及び／または発光ダイオードＬＤの発光時間を制御するためのトランジスタ素子のようなトランジスタ素子や、第１ノードＮ１の電圧をブースティングするためのブースティングキャパシタのような他の回路素子を追加して含んでもよいということは、言うまでもない。
また、図１３においては、駆動回路Ｃに含まれるトランジスタ、例えば、第１トランジスタＭ１及び第２トランジスタＭ２を、いずれもＰタイプのトランジスタとして図示したが、それに限定されるものではない。駆動回路Ｃに含まれる第１トランジスタＭ１及び／または第２トランジスタＭ２は、Ｎタイプのトランジスタにも変更される。
図１４は、一実施形態によるディスプレイ装置の一部を示す図面である。図１４を参照すれば、ディスプレイ装置１０００は、複数の画素が提供された基板４１０を含んでもよい。１つの画素は、基板４１０上に提供された第１サブ画素ＳＰ１、第２サブ画素ＳＰ２及び第３サブ画素ＳＰ３を含んでもよい。
第１サブ画素ＳＰ１、第２サブ画素ＳＰ２及び第３サブ画素ＳＰ３は、１つの画素において映像を表示する画素領域であり、光が出射される発光領域でもある。
第１サブ画素ＳＰ１、第２サブ画素ＳＰ２及び第３サブ画素ＳＰ３のそれぞれは、基板４１０、駆動素子層４２０、表示素子層４３０、カバー構造層４４０を含んでもよい。
基板４１０は、ガラス、有機高分子、水晶のような絶縁性材料を含んでもよい。また、基板４１０は、反ったり、折り畳まれたりする可撓性を有する材料によってもなり、単層構造や多層構造を有することができる。
駆動素子層４２０は、基板４１０上に配置されたバッファ層４２１、バッファ層４２１上に配置されたトランジスタＴＦＴ、駆動電圧配線（図示せず）を含んでもよい。
バッファ層４２１は、トランジスタＴＦＴに不純物が拡散されることを防止することができる。バッファ層４２１は、単一層としても提供されるが、少なくとも二重層以上の多重層としても提供される。
バッファ層４２１が多重層として提供される場合、各層は、同一材料によって形成されるか、あるいは互いに異なる材料によっても形成される。バッファ層４２１は、基板４１０の材料及び工程条件によっても省略される。
トランジスタＴＦＴは、表示素子層４３０に含まれた複数の発光ダイオードＬＤ１，ＬＤ２，ＬＤ３のうち対応する発光ダイオードを駆動することができる。トランジスタＴＦＴは、半導体層ＳＣ、ゲート電極Ｇ、ソース電極Ｓ及びドレイン電極Ｄを含んでもよい。
半導体層ＳＣは、バッファ層４２１上にも配置される。半導体層ＳＣは、ソース電極Ｓに接触されるソース領域と、ドレイン電極Ｄに接触されるドレイン領域と、を含んでもよい。該ソース領域と該ドレイン領域との間の領域は、チャネル領域でもある。
半導体層ＳＣは、ポリシリコン、アモルファスシリコン、酸化物半導体などからなる半導体パターンでもある。該チャネル領域は、不純物によってドーピングされていない半導体パターンであり、真性半導体でもある。該ソース領域及び該ドレイン領域は、不純物がドーピングされた半導体パターンでもある。
ゲート電極Ｇは、ゲート絶縁層４２２を挟み、半導体層ＳＣ上にも提供される。
ソース電極Ｓとドレイン電極Ｄとのそれぞれは、層間絶縁層４２３とゲート絶縁層４２２を貫通するコンタクトホールを介し、半導体層ＳＣのソース領域及びドレイン領域にも接触される。
トランジスタＴＦＴ上には、保護層４２４が提供されうる。
表示素子層４３０は、保護層４２４上に提供された複数個の発光ダイオードＬＤ１，ＬＤ２，ＬＤ３を含んでもよい。例えば、第１サブ画素ＳＰ１にある発光ダイオードＬＤ１は、赤色光を放出し、第２サブ画素ＳＰ２にある発光ダイオードＬＤ２は、緑色光を放出し、第３サブ画素ＳＰ３にある発光ダイオードＬＤ３は、青色光を放出することができる。発光ダイオードＬＤ１，ＬＤ２，ＬＤ３の製造過程において、Ｉｎの含量を調節することにより、放出される光の波長が異なるようになる。
図面には、発光ダイオードＬＤ１，ＬＤ２，ＬＤ３として、図９に図示された発光ダイオード１００ｂが図示されている。それとは異なり、第１サブ画素ＰＳ１、第２サブ画素ＰＳ２及び第３サブ画素ＳＰ３にある発光ダイオードＬＤ１，ＬＤ２，ＬＤ３のうちいずれか一つは、発光ダイオード１００，１００ａ，１００ｃの構造を有することができる。例えば、赤色光を放出する発光ダイオードは、前述構造の発光ダイオード１００，１００ａ，１００ｂ，１００ｃでもあり、緑色光を放出する発光ダイオード、及び青色光を放出する発光ダイオードは、発光ダイオード１００，１００ａ，１００ｂ，１００ｃと異なる構造の発光ダイオードが適用されうる。
表示素子層４３０は、画素定義膜４３１をさらに含んでもよい。画素定義膜４３１は、保護層４２４上に提供され、第１サブ画素ＳＰ１、第２サブ画素ＳＰ２及び第３サブ画素ＳＰ３それぞれにおいて、発光領域を区画することができる。画素定義膜４３１は、第１サブ画素ＳＰ１、第２サブ画素ＳＰ２及び第３サブ画素ＳＰ３それぞれに含まれた発光ダイオードＬＤ１，ＬＤ２，ＬＤ３を露出する開口部を含んでもよい。
基板４１０上において、互いに隣接した２枚の画素定義膜４３１は、一定間隔離隔されうる。例えば、互いに隣接した２枚の画素定義膜４３１は、発光ダイオードＬＤ１，ＬＤ２，ＬＤ３の長さ以上、基板２１０上で離隔されうる。画素定義膜４３１は、無機材料または有機材料を含む絶縁物質でもあるが、それらに限定されるものではない。
画素定義膜４３１は、有機材料を含む絶縁物質でもある。例えば、画素定義膜４３１は、ポリスチレン、ポリメチルメタアクリレート（ＰＭＭＡ）、ポリアクリロニトリル（ＰＡＮ）、ポリアミド（ＰＡ）、ポリイミド（ＰＩ）、ポリアリールエーテル（ＰＡＥ）、ヘテロ環ポリマー（ｈｅｔｅｒｏｃｙｃｌｉｃ ｐｏｌｙｍｅｒ）、パリレン、エポキシ、ベンゾシクロブテン（ＢＣＢ）、シロキサン系樹脂、シラン系樹脂などを含んでもよい。
画素定義膜４３１上には、第１絶縁層４３２ａが提供されうる。第１絶縁層４３２ａは、第１サブ画素ＳＰ１、第２サブ画素ＳＰ２及び第３サブ画素ＳＰ３それぞれに提供された発光ダイオードＬＤ１，ＬＤ２，ＬＤ３それぞれの上面一部をカバーすることができる。第１絶縁層４３２ａにより、各発光ダイオードＬＤ１，ＬＤ２，ＬＤ３の第１端部と第２端部は、外部に露出される。
第１電極Ｅ１及び第２電極Ｅ２は、保護層４２４上にも配置される。第１電極Ｅ１は、対応する発光ダイオードＬＤの一端（例えば、第１半導体層）に隣接するように配置される第１サブ電極ＥＬ１と、第１サブ電極ＥＬ１と発光ダイオードＬＤの一端とを電気的に連結させる第１コンタクト電極ＣＮＥ１とを含んでもよい。第２電極Ｅ２は、対応する発光ダイオードＬＤの他端（例えば、第２半導体層）に隣接するように配置される第２サブ電極ＥＬ２、及び第２サブ電極ＥＬ２と発光ダイオードＬＤの一端とを電気的に連結させる第２コンタクト電極ＣＮＥ２を含んでもよい
それにより、駆動電圧が第１電極Ｅ１を介し、対応する発光ダイオードＬＤに印加され、トランジスタＴＦＴの電圧が、第２電極Ｅ２を介し、対応する発光ダイオードＬＤに印加されうる。結局、発光ダイオードＬＤの両側端部に、第１電極Ｅ１と第２電極Ｅ２とを介し、所定電圧が印加されることにより、発光ダイオードＬＤは、光を出射することができる。発光ダイオードのＩｎ含量により、放出される光の波長が異なりうる。
第１電極Ｅ１上及び第２電極Ｅ２上に、第２絶縁層４３２ｂ及び第３絶縁層４３２ｃが提供されうる。
第３絶縁層４３２ｃ上には、オーバーコート層４４０が提供されうる。オーバーコート層４４０は、その下部に配置された構成要素によって発生した段差を緩和させる平坦化層でもある。また、オーバーコート層４４０は、発光ダイオードに、酸素及び水分などが浸透されることを防止する封止層でもある。
一方、各サブ画素ＳＰ１，ＳＰ２，ＳＰ３の発光ダイオードＬＤ１，ＬＤ２，ＬＤ３が同一波長の光を放出する場合、ディスプレイ装置は、カラー変換層（図示せず）をさらに含んでもよい。該カラー変換層は、第１カラー変換パターンないし第３カラー変換パターンを含んでもよい。ここで、該第１カラー変換パターンないし該第３カラー変換パターンそれぞれは、各サブ画素に対応しうる。例えば、該第１カラー変換パターンは、第１サブ画素ＳＰ１に対応し、第第２カラー変換パターンは、第２サブ画素ＳＰ２に対応し、該第３カラー変換パターンは、第３サブ画素ＳＰ３に対応しうる。
図１５は、他の実施形態によるディスプレイ装置の一部を図示した図面である。図１４と図１５とを比較すれば、図１５に図示された発光ダイオードＬＤの第１半導体層、活性層及び第２半導体層は、基板４１０の厚み方向に平行に配列されうる。
図１６は、さらに他の実施形態によるディスプレイ装置の一部を図示した図面である。図１６に図示されているように、基板４１０上に、表示素子層４３０、駆動素子層４２０及びオーバーコート層４４０が順次に配列されうる。図１５と図１６を比較すれば、表示素子層４３０は、基板４１０と駆動素子層４２０との間にも配置される。図１６のディスプレイ装置は、基板４１０上に、表示素子層４３０、駆動素子層４２０及びオーバーコート層４４０をモノリシックに（ｍｏｎｏｌｉｔｈｉｃａｌｌｙ）順次に形成することができるが、製造工程が簡素化されうる。また、図１６のディスプレイ装置は、発光ダイオードＬＤそれぞれが互いに異なる波長の光を放出することにより、背面発光タイプにも具現される。
前述の発光ダイオードを含むディスプレイ装置は、多様な電子機器に採用されうる。例えば、ディスプレイ装置は、テレビ、ノート型パソコン、携帯電話、スマートフォン、スマートパッド（ＰＤ）、ＰＭＰ（ｐｏｒｔａｂｌｅ ｍｕｌｔｉｍｅｄｉａ ｐｌａｙｅｒ）、ＰＤＡ（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、ナビゲーション、スマートウォッチのような各種ウェアラブル機器などにも適用される。
前述の発光ダイオード、その製造方法、ディスプレイ装置は、図面に図示された実施形態を参照して説明されたが、それらは、例示的なものに過ぎず、当該分野で当業者であるならば、それらから多様な変形、及び均等な他の実施形態が可能であるという点を理解するであろう。前述の説明において、多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものとするよりは、具体的な実施形態の例示として解釈されなければならない。権利範囲は、従って、説明された実施形態によって定められるものではなく、特許請求の範囲に記載された技術的思想によって定められるものである。
本発明の、半導体発光ダイオード及びその製造方法は、例えば、ディスプレイ関連の技術分野に効果的に適用可能である。
１００，１００ａ，１００ｂ，１００ｃ，１００ｄ，ＬＤ 発光ダイオード
１１０ 第１半導体層
１１２，１１２ａ 第１半導体共通層
１１４ 第１半導体要素
１２０ 活性層
１２２ 活性要素
１３０ 第２半導体層
１３２ 第２半導体要素
１３４ 第２半導体共通層
１４０ 絶縁層
２２０ 第１電極
２３０ 第２電極

Claims (29)

  1. 第１半導体層と、
    前記第１半導体層に離隔配列され、それぞれの幅が、前記第１半導体層の幅より狭い複数個の活性要素と、
    前記複数個の活性要素上に配置される第２半導体層と、を含む、半導体発光ダイオード。
  2. 前記複数個の活性要素それぞれは、
    一端が前記第１半導体層に接し、他端は、前記第２半導体層に接する、請求項１に記載の半導体発光ダイオード。
  3. 前記複数個の活性要素は、
    前記第１半導体層の幅方向と平行方向に配列された、請求項１または２に記載の半導体発光ダイオード。
  4. 前記複数個の活性要素の幅の和は、
    前記第１半導体層の幅より狭い、請求項１から３のいずれか一項に記載の半導体発光ダイオード。
  5. 前記複数個の活性要素それぞれは、
    ストレイン状態である、請求項１から４のいずれか一項に記載の半導体発光ダイオード。
  6. 前記複数個の活性要素それぞれの幅は、
    １０ｎｍ以上１００ｎｍ以下である、請求項１から５のいずれか一項に記載の半導体発光ダイオード。
  7. 前記複数個の活性要素間のピッチは、
    ２０ｎｍ以上３００ｎｍ以下である、請求項１から６のいずれか一項に記載の半導体発光ダイオード。
  8. 前記第１半導体層は、
    前記複数個の活性要素それぞれと接しながら離隔配置される複数個の第１半導体要素と、
    前記複数個の第１半導体要素と接する第１半導体共通層と、を含む、請求項１から７のいずれか一項に記載の半導体発光ダイオード。
  9. 前記複数個の第１半導体要素と前記第１半導体共通層は、同一物質によって形成された、請求項８に記載の半導体発光ダイオード。
  10. 前記第２半導体層は、
    前記複数個の活性要素と接しながら、離隔配置される複数個の第２半導体要素を含む、請求項１から９のいずれか一項に記載の半導体発光ダイオード。
  11. 前記第２半導体層は、
    前記複数個の第２半導体要素それぞれと接する第２半導体共通層をさらに含む、請求項１０に記載の半導体発光ダイオード。
  12. 前記複数個の活性要素間に配置される絶縁層をさらに含む、請求項１から１１のいずれか一項に記載の半導体発光ダイオード。
  13. 前記絶縁層は、
    メッシュ構造を含む、請求項１２に記載の半導体発光ダイオード。
  14. 前記複数個の活性要素それぞれは、
    ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）を含む、請求項１から１３のいずれか一項に記載の半導体発光ダイオード。
  15. 前記複数個の活性要素それぞれのＩｎ含量は、３５％以上である、請求項１４に記載の半導体発光ダイオード。
  16. 前記複数個の活性要素それぞれは、
    赤色光を放出する、請求項１から１５のいずれか一項に記載の半導体発光ダイオード。
  17. 基板と、
    前記基板上に配置され、複数個の発光ダイオードを含む表示素子層と、
    前記複数個の発光ダイオードと電気的に連結された複数個のトランジスタを含み、前記複数個の発光ダイオードを駆動させる駆動素子層と、を含み、
    前記複数個の発光ダイオードのうち少なくとも一つは、
    離隔配置される第１半導体層及び第２半導体層と、前記第１半導体層と前記第２半導体層との間で離隔配列され、それぞれの幅が、前記第１半導体層の幅より狭い複数個の活性要素と、を含む、ディスプレイ装置。
  18. 前記第１半導体層と接する第１電極と、
    前記第２半導体層と接する第２電極と、をさらに含む、請求項１７に記載のディスプレイ装置。
  19. 前記第１電極、前記第１半導体層、前記複数個の活性要素、前記第２半導体層、及び前記第２電極は、一方向に順次に配列された、請求項１８に記載のディスプレイ装置。
  20. 前記第１電極、前記第１半導体層、前記複数個の活性要素、前記第２半導体層、及び前記第２電極は、前記基板の厚み方向と垂直方向に配列された、請求項１８に記載のディスプレイ装置。
  21. 前記第１電極、前記第１半導体層、前記複数個の活性要素、前記第２半導体層、及び前記第２電極は、前記基板の厚み方向と平行方向に配列された、請求項１８に記載のディスプレイ装置。
  22. 前記複数個の活性要素それぞれは、
    一端は、前記第１半導体層に接し、他端は、前記第２半導体層に接する、請求項１７から２１のいずれか一項に記載のディスプレイ装置。
  23. 前記複数個の活性要素それぞれは、
    ストレイン状態である、請求項１７から２２のいずれか一項に記載のディスプレイ装置。
  24. 前記複数個の活性要素それぞれの幅は、
    １０ｎｍ以上１００ｎｍ以下である、請求項１７から２３のいずれか一項に記載のディスプレイ装置。
  25. 前記第１半導体層は、
    前記複数個の活性要素それぞれと接しながら離隔配置される複数個の第１半導体要素と、
    前記複数個の第１半導体要素と接する第１半導体共通層と、を含む、請求項１７から２４のいずれか一項に記載のディスプレイ装置。
  26. 前記第１半導体層上において、前記複数個の活性要素間に配置される絶縁層をさらに含む、請求項１７から２５のいずれか一項に記載のディスプレイ装置。
  27. 前記絶縁層は、
    メッシュ構造を含む、請求項２６に記載のディスプレイ装置。
  28. 前記複数個の活性要素それぞれは、
    ＩｎｘＧａ１−ｘＮ（０．３５≦ｘ≦１）を含む、請求項１７から２７のいずれか一項に記載のディスプレイ装置。
  29. 前記複数個の活性要素それぞれは、
    赤色光を放出する、請求項１７から２８のいずれか一項に記載のディスプレイ装置。
JP2021007931A 2020-01-22 2021-01-21 半導体発光ダイオード及びその製造方法 Pending JP2021118360A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20200008760 2020-01-22
KR10-2020-0008760 2020-01-22
KR10-2020-0073732 2020-06-17
KR1020200073732A KR20210095012A (ko) 2020-01-22 2020-06-17 반도체 발광 다이오드 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2021118360A true JP2021118360A (ja) 2021-08-10

Family

ID=77148505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021007931A Pending JP2021118360A (ja) 2020-01-22 2021-01-21 半導体発光ダイオード及びその製造方法

Country Status (3)

Country Link
US (1) US20230299235A1 (ja)
JP (1) JP2021118360A (ja)
KR (1) KR20210095012A (ja)

Also Published As

Publication number Publication date
KR20210095012A (ko) 2021-07-30
US20230299235A1 (en) 2023-09-21

Similar Documents

Publication Publication Date Title
US10714658B2 (en) Micro LED display panel and method of manufacturing same
KR102606922B1 (ko) 표시 장치 및 그 제조 방법
US9793252B2 (en) Method of integrating inorganic light emitting diode with oxide thin film transistor for display applications
US20190326330A1 (en) Micro led display substrate, method for manufacturing the same, and display device
US10177015B2 (en) Method of transferring light-emitting diodes
US20090278113A1 (en) Nitride semiconductor light emitting device
JP6662464B2 (ja) 発光素子
KR102626051B1 (ko) 발광 소자, 발광 소자를 포함하는 픽셀 구조체 및 그 제조 방법
TWI729612B (zh) 主動矩陣led陣列前驅物
US20090200565A1 (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE
US11777056B2 (en) Nanorod light emitting device and method of manufacturing the same
KR20200015082A (ko) 마이크로 led 구조체 및 이의 제조방법
EP3855513A2 (en) Semiconductor led and method of manufacturing the same
JP2013055170A (ja) 自発光ディスプレイおよび自発光ディスプレイの製造方法
JP2021118360A (ja) 半導体発光ダイオード及びその製造方法
EP4040495A1 (en) Light-emitting device and display apparatus including the same
US20220165786A1 (en) Method of manufacturing light emitting element and method of manufacturing display device
US20220028925A1 (en) Light-emitting element, method of fabricating the light-emitting element, and display device
CN116583961A (zh) 发光二极管和包括该发光二极管的显示装置
KR101613958B1 (ko) 디스플레이 소자의 제조방법
EP4303929A1 (en) Light-emitting device, display apparatus including the same, and method of manufacturing the same
US20240055558A1 (en) Light emitting element, display device including the same, and method of fabricating the display device
KR102658007B1 (ko) 표시패널, 이에 포함되는 박막 트랜지스터, 및 이의 제조 방법
EP4345925A1 (en) Light emitting device, display apparatus including the same and manufacturing method of the light emitting device
US20240047605A1 (en) Display device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231211