JP2021111993A - Control program for dc/dc converter - Google Patents

Control program for dc/dc converter Download PDF

Info

Publication number
JP2021111993A
JP2021111993A JP2020000837A JP2020000837A JP2021111993A JP 2021111993 A JP2021111993 A JP 2021111993A JP 2020000837 A JP2020000837 A JP 2020000837A JP 2020000837 A JP2020000837 A JP 2020000837A JP 2021111993 A JP2021111993 A JP 2021111993A
Authority
JP
Japan
Prior art keywords
current
time ratio
cycle
inductor
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020000837A
Other languages
Japanese (ja)
Other versions
JP7253203B2 (en
Inventor
正仁 庄山
Masahito Shoyama
正仁 庄山
淳史 三嶋
Junji Mishima
淳史 三嶋
友則 木村
Tomonori Kimura
友則 木村
隆弘 山田
Takahiro Yamada
隆弘 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu University NUC
Denso Corp
Original Assignee
Kyushu University NUC
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu University NUC, Denso Corp filed Critical Kyushu University NUC
Priority to JP2020000837A priority Critical patent/JP7253203B2/en
Publication of JP2021111993A publication Critical patent/JP2021111993A/en
Application granted granted Critical
Publication of JP7253203B2 publication Critical patent/JP7253203B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

To provide a control program for a DC/DC converter capable of preventing subharmonic oscillation without performing slope compensation.SOLUTION: A control device 9 executes: a first step of acquiring sampling results of an input voltage Vi, an output voltage Vo and an inductor current IL flowing to an inductor 6 during a past switching term Ts; and a second step of calculating a time ratio M during time ratio change unit term N×switching term Ts in such a manner that a peak calculation value of the inductor current IL achieves a current command value ILcom within a current target setting term M. In the second step, the current target setting term M is set to an integral value satisfying the condition of M≥N/2+1 after 1/2 of the time ratio change unit term N.SELECTED DRAWING: Figure 3

Description

本発明は、DC/DCコンバータの制御プログラムに関する。 The present invention relates to a control program for a DC / DC converter.

近年、DC/DCコンバータは、いわゆるピーク電流制御形式によりスイッチング制御を行う手法が注目されている(例えば、特許文献1参照)。特許文献1記載の技術によれば、I−V変換手段によりスイッチング素子に流れる出力電流をI−V変換することで、インダクタの電流を電圧に変換して検出し、インダクタのピーク電流が電流指令値に達するようにフィードバック制御している。ピーク電流モード制御形式は、いわゆる電圧モード、平均電流モードによる制御手法に比較すると、過渡応答特性に優れていることが知られている。 In recent years, as a DC / DC converter, a method of performing switching control by a so-called peak current control type has attracted attention (see, for example, Patent Document 1). According to the technique described in Patent Document 1, the output current flowing through the switching element is converted into IV by the IV conversion means, the inductor current is converted into a voltage and detected, and the peak current of the inductor is a current command. Feedback control is performed so that the value is reached. It is known that the peak current mode control type is superior in transient response characteristics as compared with the control method using the so-called voltage mode and average current mode.

他方では、広い入出力条件に対応可能なデジタル制御方式が普及してきている。DC/DCコンバータの制御方式をフルデジタル化できれば、ハードウェアを大幅に簡素化でき、小型化、低コスト化できる。しかし、デジタル制御方式では、電圧、電流を離散的にサンプリングすることになるため、従来のデジタル制御方式をそのまま高周波化したとしても、一制御周期あたりのサンプリング数が少なくなる。前述のピーク電流制御形式では、電流をリアルタイムに検出し続ける必要があるため、デジタル制御方式を適用して高いサンプリング周波数にて電流を検出し続けることが困難になる。 On the other hand, digital control methods that can handle a wide range of input / output conditions have become widespread. If the control method of the DC / DC converter can be fully digitized, the hardware can be greatly simplified, and the size and cost can be reduced. However, in the digital control method, the voltage and current are sampled discretely, so even if the conventional digital control method is directly increased in frequency, the number of samplings per control cycle is reduced. In the above-mentioned peak current control type, it is necessary to continuously detect the current in real time, so that it becomes difficult to continuously detect the current at a high sampling frequency by applying the digital control method.

特許文献1記載の技術では、ピーク電流制御形式の電流指令値を、デジタル補償器を用いて生成しているものの、D/Aコンバータが指令値をアナログ信号に変換してから電流検出値と比較することでサンプリング不足を回避している。しかし、アナログ回路が余計に必要となるため、回路基板の大型化やコストアップを招く。 In the technique described in Patent Document 1, the peak current control type current command value is generated by using a digital compensator, but the command value is converted into an analog signal by the D / A converter and then compared with the current detection value. By doing so, insufficient sampling is avoided. However, since an extra analog circuit is required, the size of the circuit board becomes large and the cost increases.

また、ピーク電流制御形式を採用すると、サブハーモニック発振する虞がある。通常は、スロープ補償することで当該発振を防止するが、スロープ補償値を大きくしすぎると高速応答できなくなるため、最適なスロープ補償値を設定する必要があり工数がかかる。 Further, if the peak current control type is adopted, there is a risk of subharmonic oscillation. Normally, the oscillation is prevented by performing slope compensation, but if the slope compensation value is set too large, high-speed response cannot be achieved. Therefore, it is necessary to set the optimum slope compensation value, which requires man-hours.

特開2015−33200号公報JP-A-2015-33200

本発明は、上記事情に鑑みてなされたもので、その目的は、スロープ補償することなくサブハーモニック発振を防止できるようにしたDC/DCコンバータの制御プログラムを提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a control program of a DC / DC converter capable of preventing subharmonic oscillation without slope compensation.

請求項1記載の発明は、スイッチング周期の整数倍の時比率変更単位周期Nの度に時比率を変更しながらインダクタ(6)に流す通電電流をスイッチング制御して出力電圧(Vo)を目標電圧に制御するDC/DCコンバータ(1)の制御プログラムを対象としている。 According to the first aspect of the present invention, the output voltage (Vo) is set to the target voltage by switching and controlling the energizing current flowing through the inductor (6) while changing the time ratio every time the time ratio change unit cycle N is an integral multiple of the switching cycle. The target is the control program of the DC / DC converter (1) that controls the voltage.

請求項1記載の発明によれば、制御装置(9)に、過去のスイッチング周期における入力電圧(Vi)、出力電圧(Vo)、及びインダクタに流れるインダクタ電流(I)のサンプリング結果を取得する第1手順と、インダクタ電流のピーク演算値が電流目標設定周期Mにて電流指令値に達するように時比率変更周期の間の時比率を演算する第2手順と、を実行させている。このとき第2手順では、時比率変更単位周期Nの二分の一より後のM≧N/2+1の条件を満たす整数値に電流目標設定周期Mを設定している。これにより、スロープ補償することなくサブハーモニック発振を防止できる。 According to the invention of claim 1, the control device (9) acquires the sampling results of the input voltage (Vi), the output voltage (Vo), and the inductor current ( IL) flowing through the inductor in the past switching cycle. The first step and the second step of calculating the time ratio during the time ratio change cycle so that the peak calculated value of the inductor current reaches the current command value in the current target setting cycle M are executed. At this time, in the second procedure, the current target setting cycle M is set to an integer value satisfying the condition of M ≧ N / 2 + 1 after half of the time ratio change unit cycle N. As a result, subharmonic oscillation can be prevented without slope compensation.

一実施形態に係るDC/DCコンバータの電気的構成図Electrical configuration diagram of DC / DC converter according to one embodiment 一実施形態に係るデジタル演算処理の内容を説明するフローチャートA flowchart for explaining the contents of the digital arithmetic processing according to the embodiment. 一実施形態に係る処理の流れを示すタイミングチャートのその1Part 1 of a timing chart showing the flow of processing according to one embodiment 一実施形態に係るインダクタに流れる理想的な定常電流と実電流との誤差の説明図Explanatory drawing of the error between the ideal steady-state current flowing through the inductor according to one embodiment and the actual current. 一実施形態に係る処理の流れを示すタイミングチャートのその2Part 2 of the timing chart showing the flow of processing according to one embodiment 一実施形態に係る処理の流れを示すタイミングチャートのその3Part 3 of the timing chart showing the flow of processing according to one embodiment

以下、DC/DCコンバータ1に適用した一実施形態を説明する。図1に例示したDC/DCコンバータ1は、直流電圧源2から入力される入力電圧Viを電圧変換し負荷3に直流の出力電圧Voを供給するBuckコンバータにより構成される。 Hereinafter, an embodiment applied to the DC / DC converter 1 will be described. The DC / DC converter 1 illustrated in FIG. 1 is composed of a Buck converter that converts an input voltage Vi input from a DC voltage source 2 into a voltage and supplies a DC output voltage Vo to a load 3.

・DC/DCコンバータ1の構成
DC/DCコンバータ1は、スイッチング素子4、ダイオード5、インダクタ6、及びコンデンサ7、8を用いて構成される。本形態では、スイッチング素子4をNチャネル型のMOSFETにより構成した形態を示すが、このスイッチング素子4の種類は限られるものではない。
-Structure of DC / DC Converter 1 The DC / DC converter 1 is configured by using a switching element 4, a diode 5, an inductor 6, and capacitors 7 and 8. In this embodiment, the switching element 4 is composed of an N-channel MOSFET, but the type of the switching element 4 is not limited.

直流電圧源2はコンデンサ8を介してスイッチング素子4のドレインに印加される。スイッチング素子4のソースとグランドとの間には、ダイオード5のカソード・アノード間が接続されている。スイッチング素子4のソースとダイオード5のカソードの共通接続点は、インダクタ6の一端に接続されており、インダクタ6の他端とグランドとの間にはコンデンサ7が接続されている。コンデンサ7の後段には負荷3が接続されている。 The DC voltage source 2 is applied to the drain of the switching element 4 via the capacitor 8. The cathode and anode of the diode 5 are connected between the source and the ground of the switching element 4. The common connection point between the source of the switching element 4 and the cathode of the diode 5 is connected to one end of the inductor 6, and a capacitor 7 is connected between the other end of the inductor 6 and the ground. A load 3 is connected to the subsequent stage of the capacitor 7.

制御装置9は、インダクタ6の通電電流をピーク電流モード制御方式により制御し、出力電圧Voを所定の目標電圧に制御する。制御装置9は、スイッチング周期Tsを同一とし、時比率D、いわゆるデューティ比を制御するPWM(Pulse Wide Modulation)制御を実行する。制御装置9は、例えばDSPなどの所定のデジタル演算処理を実行可能なデジタル演算回路10を備える。また制御装置9は、ドライバ11、及びA/D変換器13〜15をも備える。 The control device 9 controls the energizing current of the inductor 6 by the peak current mode control method, and controls the output voltage Vo to a predetermined target voltage. The control device 9 has the same switching period Ts, and executes PWM (Pulse Wide Modulation) control for controlling the time ratio D, that is, the so-called duty ratio. The control device 9 includes a digital arithmetic circuit 10 capable of executing a predetermined digital arithmetic processing such as a DSP. The control device 9 also includes a driver 11 and A / D converters 13 to 15.

インダクタ6の通電経路には電流センサ12が設けられており、電流センサ12はインダクタ6に通電される電流、すなわちインダクタ電流Iを検出する。A/D変換器13は、インダクタ電流IをA/D変換しデジタル演算回路10に出力する。 The current path of the inductor 6 and the current sensor 12 is provided, the current sensor 12 current conducted to the inductor 6, i.e. detects the inductor current I L. A / D converter 13 outputs the inductor current I L to the digital arithmetic circuit 10 converts A / D.

またA/D変換器14は、出力電圧VoをA/D変換しデジタル演算回路10に出力する。A/D変換器15は入力電圧ViをA/D変換しデジタル演算回路10に出力する。 Further, the A / D converter 14 A / D-converts the output voltage Vo and outputs it to the digital arithmetic circuit 10. The A / D converter 15 A / D-converts the input voltage Vi and outputs it to the digital arithmetic circuit 10.

デジタル演算回路10は、A/D変換器13〜15の出力データを入力し、このデータを用いてピーク電流モード制御方式によりデジタル演算処理し当該演算処理された時比率Dを示すデジタル指令値をドライバ11に出力する。このときデジタル演算回路10は、インダクタ6のインダクタンス値L、インダクタ電流I、及び出力電圧Voに基づいて時比率Dを演算し、この時比率Dを示すデジタル指令値をドライバ11に出力する。 The digital arithmetic circuit 10 inputs the output data of the A / D converters 13 to 15, digitally performs digital arithmetic processing using this data by the peak current mode control method, and outputs a digital command value indicating the time ratio D in which the arithmetic processing is performed. Output to driver 11. At this time, the digital arithmetic circuit 10 calculates the time ratio D based on the inductance value L of the inductor 6, the inductor current IL , and the output voltage Vo, and outputs a digital command value indicating the time ratio D to the driver 11.

ドライバ11は、デジタル演算回路10からデジタル指令値を入力し、所定のスイッチング周期Tsで且つ入力した時比率Dのパルスをスイッチング素子4のゲートに印加する。ドライバ11は、与えられた時比率Dに応じてオン期間中にスイッチング素子4のゲートにオン駆動信号を出力し、オフ期間中にスイッチング素子4のゲートにオフ駆動信号を出力する。 The driver 11 inputs a digital command value from the digital arithmetic circuit 10 and applies a pulse having a predetermined switching cycle Ts and an input time ratio D to the gate of the switching element 4. The driver 11 outputs an on drive signal to the gate of the switching element 4 during the on period according to a given time ratio D, and outputs an off drive signal to the gate of the switching element 4 during the off period.

・デジタル演算処理の基本的流れ
以下、デジタル演算回路10が実行するデジタル演算処理の内容を説明する。図2に処理手順の流れを簡略化して例示している。デジタル演算回路10は、ステップS1、S2において、過去のスイッチング周期Tsにおける出力電圧Vo、インダクタ電流Iを取得し(第1手順相当)、インダクタ電流Iの傾斜mOFF、mONを演算し、ステップS3において傾斜mOFF、mONに基づいて時比率Dを演算する(第2手順相当)。そして制御装置9は、デジタル演算回路10が演算した時比率Dを用いてスイッチング素子4をスイッチング制御する。
-Basic flow of digital arithmetic processing The contents of digital arithmetic processing executed by the digital arithmetic circuit 10 will be described below. FIG. 2 exemplifies the flow of the processing procedure in a simplified manner. Digital arithmetic circuit 10 in step S1, S2, the output voltage Vo in the past the switching period Ts, acquires the inductor current I L (first procedure equivalent), the slope m OFF of the inductor current I L, and calculates m ON , The time ratio D is calculated based on the inclination m OFF and m ON in step S3 (corresponding to the second step). Then, the control device 9 switches and controls the switching element 4 using the time ratio D calculated by the digital arithmetic circuit 10.

傾斜mOFFは、スイッチング素子4がスイッチングオフしている間の傾きを示す。傾斜mONは、スイッチング素子4がスイッチングオンしている間の傾きを示す。A/D変換器13がインダクタ電流Iをサンプリングする回数は、スイッチング周期Tsの1サイクルあたり一回である。A/D変換器15が出力電圧Voをサンプリングする回数もスイッチング周期Tsの1サイクルあたり一回である。 The inclination m OFF indicates an inclination while the switching element 4 is switching off. The inclination m ON indicates the inclination while the switching element 4 is switching on. Number of A / D converter 13 samples the inductor current I L is once per cycle of the switching period Ts. The number of times the A / D converter 15 samples the output voltage Vo is also once per cycle of the switching cycle Ts.

・ステップS1における傾斜mOFFの演算方法
オフ期間中の傾斜mOFFは、インダクタ6の両端電圧をvとしたとき、一般式を用いて(1)式のように求めることができる。

Figure 2021111993
Slope m OFF during operation method OFF period of tilt m OFF at step S1 is when the voltage across the inductor 6 and the v L, using the general formula (1) can be obtained as equation.
Figure 2021111993

ここで、A/D変換器14がスイッチング周期Ts毎にサンプリングする出力電圧Vo[]を図3に示すように定義する。また演算にかかわるスイッチング数周期の間、インダクタ電流Iの傾斜mOFF、mONを一定と仮定する。出力電圧Vo[n−1]から図3に示したオフ期間中の傾斜mOFF[n](=mOFF[n−1])を求めると(2)式のようになる。

Figure 2021111993
Here, the output voltage Vo [] sampled by the A / D converter 14 for each switching cycle Ts is defined as shown in FIG. Assume also during switching of period relating to the calculation, the slope m OFF of the inductor current I L, a constant m ON. When the slope m OFF [n] (= m OFF [n-1]) during the off period shown in FIG. 3 is obtained from the output voltage Vo [n-1], the equation (2) is obtained.
Figure 2021111993

デジタル演算回路10は、図2のステップS1にて(2)式を用いてインダクタ電流Iの傾斜mOFFを演算する。n−1周期のインダクタ電流I[n−1]を、n−2周期のインダクタ電流I[n−2]との関係で漸化式を用いて示すと(3)式のように表すことができる。

Figure 2021111993
Digital arithmetic circuit 10 calculates the slope m OFF of the inductor current I L by using in step S1 of FIG. 2 (2). The n-1 period inductor current IL [n-1] is expressed by the recurrence formula in relation to the n-2 period inductor current IL [n-2] as shown in equation (3). be able to.
Figure 2021111993

図3に示したように、サンプリング時間Tsampleは、スイッチ駆動信号がオンするタイミングからA/D変換器14が出力電圧Voをサンプリングするタイミングまでの時間を示している。またD[n−2]は、n−2周期目の時比率D、いわゆるデューティ比を示している。なお、(3)式が成立するためには、インダクタ電流Iをスイッチング素子4のオン期間中にサンプリングする必要があるため、サンプリング時間Tsampleは下記の(4−1)式、(4−2)式を満たすように設定している。

Figure 2021111993
As shown in FIG. 3, the sampling time T sample indicates the time from the timing when the switch drive signal is turned on to the timing when the A / D converter 14 samples the output voltage Vo. Further, D [n-2] indicates the time ratio D in the n-2th cycle, that is, the so-called duty ratio. In order to establish equation (3), it is necessary to sample the inductor current I L during the ON period of the switching element 4, the sampling time T sample is below (4-1) below, (4- 2) It is set to satisfy the equation.
Figure 2021111993

・ステップS2における傾斜mONの演算方法
また(3)式をオン期間中の傾斜mON[n]について解くと、(5)式のように表すことができる。

Figure 2021111993
-Method of calculating the slope m ON in step S2 Further, when the equation (3) is solved for the inclination m ON [n] during the ON period, it can be expressed as the equation (5).
Figure 2021111993

(2)式を(5)式に代入して解くことで、n−2周期目、n−1周期目のインダクタ電流I[n−2]、I[n−1]と、n−2周期目の時比率D[n−2]とを用いてn周期目のオン期間中の傾斜mON[n]を求めることができる。したがって、デジタル演算回路10は、過去直近二回分のインダクタ電流I[n−2]、I[n−1]を用い、式(2)と式(5)の関係式からオン期間中の傾斜mON[n]を演算できる。 By substituting Eq. (2) into Eq. (5) and solving it, the inductor currents IL [n-2], IL [n-1] in the n-2nd cycle and the n-1th cycle, and n− The inclination m ON [n] during the ON period of the nth cycle can be obtained by using the time ratio D [n-2] of the second cycle. Accordingly, the digital arithmetic circuit 10, the past recent batchwise inductor current I L [n-2], with I L [n-1], the formula (2) and formula from relationship during the on-time of (5) The inclination m ON [n] can be calculated.

・ステップS3の時比率D[]の基本的演算方法
この後、デジタル演算回路10は、ピーク電流モード制御方式の所定の演算ロジックに基づいて、電流指令値ILcom[n]を演算し、ステップS3において当該電流指令値ILcom[n]に達するための時比率D[n]を演算する。
-Basic calculation method of the time ratio D [] in step S3 After that, the digital calculation circuit 10 calculates the current command value ILcom [n] based on the predetermined calculation logic of the peak current mode control method, and steps. In S3, the time ratio D [n] for reaching the current command value I Lcom [n] is calculated.

デジタル演算回路10が時比率D[n]を演算した後、制御装置9は演算された時比率D[n]に基づいてスイッチング素子4を駆動する。その後、デジタル演算回路10は、次回以降のスイッチング周期Tsにおける処理をステップS1から順次繰り返す。これにより制御装置9は、スイッチング素子4のスイッチング制御を継続することで出力電圧Voを目標電圧に制御できる。 After the digital arithmetic circuit 10 calculates the time ratio D [n], the control device 9 drives the switching element 4 based on the calculated time ratio D [n]. After that, the digital arithmetic circuit 10 sequentially repeats the processing in the switching cycle Ts from the next time onward from step S1. As a result, the control device 9 can control the output voltage Vo to the target voltage by continuing the switching control of the switching element 4.

本実施形態は、時比率D[]の演算方法に特徴を備えるため、以下では、この技術的意義を説明した後、具体例を示して時比率D[]の演算方法を詳細説明する。
・比較技術の説明
一般に、ピーク電流モード制御方式のデジタル制御技術は、過去の出力電圧Vo[]、過去の入力電圧Vi[]のサンプリングデータを用い、P制御方式、PI制御方式、PID制御方式等の所定の制御方式に基づいて、電流指令値ILcom[]を演算する。この後、電流指令値ILcom[]に達する時比率D[]を求めるときには、(6)式に示すように、正の傾斜を示すスロープ補償値msを用いている。そして、インダクタ電流Iのオン期間中の傾斜mON[n]を一時的に大きくし、インダクタ電流Iのピーク演算値が次回の電流指令値ILcom[n]に達するように制御している。

Figure 2021111993
Since the present embodiment is characterized by a method for calculating the time ratio D [], the technical significance of the method will be described below, and then a specific example will be given to explain the method for calculating the time ratio D [] in detail.
-Explanation of comparative technology Generally, the digital control technology of the peak current mode control method uses sampling data of the past output voltage Vo [] and the past input voltage Vi [], and is a P control method, a PI control method, and a PID control method. The current command value ILcom [] is calculated based on a predetermined control method such as. After that, when the time ratio D [] reaching the current command value I Lcom [] is obtained, the slope compensation value ms indicating a positive slope is used as shown in the equation (6). Then, by increasing the slope m ON during the on-time of the inductor current I L [n] Temporarily peak calculated value of the inductor current I L is controlled to reach the next current command value I Lcom [n] There is.
Figure 2021111993

この(6)式において、右辺第2項はn−1周期目のオン期間中におけるインダクタ電流Iの増加分を示す。右辺第3項はn−1周期目のオフ期間中におけるインダクタ電流Iの減少分を示す。また右辺第4項はn周期目のオン期間中におけるインダクタ電流Iの増加分、を示す。(6)式の右辺第4項において、下記の(7)式を満たすスロープ補償値msを用いてスロープ補償することで、スイッチング制御を長期間周期的に繰り返したとしても単位時間毎に誤差を補償できるようになり、サブハーモニック発振を防止できる。

Figure 2021111993
In this equation (6), the second term on the right side shows the increase in inductor current I L during n-1-th cycle of the ON period. Third term on the right side shows the decrease of the inductor current I L during n-1 cycle of off-period. The fourth term on the right side shows the increase of the inductor current I L during the n-th cycle of the ON period. By performing slope compensation using the slope compensation value ms that satisfies the following equation (7) in the fourth term on the right side of equation (6), an error is generated every unit time even if switching control is repeated periodically for a long period of time. It becomes possible to compensate and prevent subharmonic oscillation.
Figure 2021111993

しかしながら、背景技術欄に説明したようにスロープ補償値msを大きくしすぎると、実際のオン期間中の傾斜mON[n]との間の乖離が大きくなる場合には高速応答できなくなるため、最適なスロープ補償値msを導出する工数がかかる。 However, if the slope compensation value ms is made too large as explained in the background technology column, high-speed response will not be possible if the deviation from the slope m ON [n] during the actual on period becomes large, which is optimal. It takes a lot of man-hours to derive a slope compensation value ms.

・本実施形態の技術的意義
そこで発明者らは、スイッチング制御が繰り返されたときでもスロープ補償値msを用いることなく誤差を収束させることが可能な条件を探索した。発明者らは、時比率変更単位周期N×スイッチング周期Tsの度に時比率D[]を変更するピーク電流モード制御方式を考慮している。時比率変更単位周期Nは、1以上の整数値である。以下では、電流目標設定周期をMとして説明する。
-Technical significance of the present embodiment Therefore, the inventors searched for a condition capable of converging the error without using the slope compensation value ms even when the switching control is repeated. The inventors are considering a peak current mode control method in which the time ratio D [] is changed every time the time ratio change unit cycle N × switching cycle Ts. The time ratio change unit period N is an integer value of 1 or more. Hereinafter, the current target setting cycle will be described as M.

図4には定常状態におけるインダクタ6に流れる目標電流を破線で示しており、インダクタ6に流れる実際のインダクタ電流Iの一例を実線で示している。理想的な定常電流は、所定の高電流値IHIと所定の低電流値ILOとの間で上下変動を繰り返すようになる。実際のインダクタ電流Iとインダクタ6の理想的な定常電流との誤差の初期値をΔI(0)とすると、その後のN周期目のスイッチング周期(=N・Ts)を終了した後の誤差ΔI(N・Ts)は、下記の(8)式のように表すことができる。

Figure 2021111993
The Figure 4 shows a target current flowing through the inductor 6 in the steady state by broken lines shows an example of an actual inductor current I L flowing through the inductor 6 with a solid line. The ideal steady-state current will repeatedly fluctuate up and down between a predetermined high current value I HI and a predetermined low current value I LO. When the actual inductor current I L and ΔI ideal initial value of the error in the steady current of the inductor 6 L (0), the error after the completion subsequent N cycle of the switching cycle (= N · Ts) ΔI L (N · Ts) can be expressed as the following equation (8).
Figure 2021111993

(8)式に示すように、スイッチング周期Tsの一回分に生じる電流誤差がN回積算されることで最終的な誤差ΔI(N・Ts)となる。このときの時比率Dの誤差ΔDはN周期の間で一定と仮定している。インダクタ電流Iの誤差の基準値ΔI(0)は、M回目に目標電流値に達するまでの誤差電流積算値に相当し、(9)式のように表すことができる。

Figure 2021111993
As shown in equation (8), a current error generated a dose of the switching period Ts is the final error [Delta] I L (N · Ts) by being integrated N times. It is assumed that the error ΔD of the time ratio D at this time is constant during the N period. The inductor current I L of the error of the reference value [Delta] I L (0) corresponds to the error accumulated current value to reach the target current value to the M-th can be expressed as equation (9).
Figure 2021111993

(9)式をΔD・Tsについて解くと(10)式のようになる。

Figure 2021111993
(10)式を(8)式に代入すると(11)式のようになる。
Figure 2021111993
Solving Eq. (9) for ΔD · Ts gives Eq. (10).
Figure 2021111993
Substituting Eq. (10) into Eq. (8) gives Eq. (11).
Figure 2021111993

インダクタ6に理想的な定常電流が流れているとき、時比率Dはオン期間中の傾斜mON、オフ期間中の傾斜mOFFとの間で一意に決定される。このため、時比率Dと傾斜mON及びmOFFとの定常状態の関係性に基づいて(11)式を展開すると、下記の(12)式のようになる。

Figure 2021111993
When an ideal steady current is flowing through the inductor 6, the time ratio D is uniquely determined between the slope m ON during the on period and the slope m OFF during the off period. Therefore, when equation (11) is expanded based on the steady-state relationship between the time ratio D and the inclinations m ON and m OFF, the following equation (12) is obtained.
Figure 2021111993

N周期を経過したときの誤差電流ΔI(N・Ts)の絶対値が(13)式に示すように1未満となるとき、その後も同様のピーク電流モード制御方式を継続することで、理想的な定常電流にいずれ収束することになり、ハーモニック発振を生じることもなくなる。

Figure 2021111993
When the absolute value of the error current [Delta] I L when the elapsed N cycles (N · Ts) is less than 1, as shown in (13), by continuing the same peak current mode control scheme thereafter, the ideal It will eventually converge to a normal steady current, and harmonic oscillation will not occur.
Figure 2021111993

この(13)式を時比率Dについて解くと(14)式のようになる。

Figure 2021111993
Solving this equation (13) for the time ratio D gives equation (14).
Figure 2021111993

時比率Dは1以下であるため(15)式のように表すことができる。

Figure 2021111993
Since the time ratio D is 1 or less, it can be expressed as in Eq. (15).
Figure 2021111993

この(15)式に示す電流目標設定周期M、時比率変更単位周期Nの関係性を満たせば、スロープ補償を不要にできる。すなわち、時比率変更単位周期N=1とすれば、電流目標設定周期M=2以上の整数値とすれば良く、時比率変更単位周期N=2とすれば、電流目標設定周期M=2以上とすれば良い。 If the relationship between the current target setting cycle M and the time ratio change unit cycle N shown in the equation (15) is satisfied, the slope compensation can be eliminated. That is, if the time ratio change unit cycle N = 1, the current target setting cycle M = 2 or more may be an integer value, and if the time ratio change unit cycle N = 2, the current target setting cycle M = 2 or more. It should be done.

また時比率変更単位周期N=3とすれば、電流目標設定周期M=3以上とすれば良く、時比率変更単位周期N=4とすれば、電流目標設定周期M=3以上とすれば良い。時比率変更単位周期Nを大きくすれば、単位時間あたりの時比率Dの演算回数を少なくでき、演算量を少なくできる。演算量を少なくできれば、低スペックのデジタル演算回路10を用いても、より高いスイッチング周波数に対応可能になる。例えば、時比率変更単位周期Nを1より大きくすることで、演算時間のボトルネックを回避できる。 Further, if the time ratio change unit cycle N = 3, the current target setting cycle M = 3 or more may be set, and if the time ratio change unit cycle N = 4, the current target setting cycle M = 3 or more may be set. .. If the time ratio change unit cycle N is increased, the number of operations of the time ratio D per unit time can be reduced, and the amount of calculation can be reduced. If the amount of calculation can be reduced, even if a low-spec digital calculation circuit 10 is used, a higher switching frequency can be supported. For example, by making the time ratio change unit cycle N larger than 1, a bottleneck in calculation time can be avoided.

逆に、出力電圧Voが目標に到達する応答性能を重視すれば、時比率変更単位周期N、及び、電流目標設定周期Mを極力小さくすることが望ましく、時比率変更単位周期N=1にすると良い。このとき(15)式の条件を満たす電流目標設定周期M=2とすることが望ましい。 On the contrary, if the response performance at which the output voltage Vo reaches the target is emphasized, it is desirable to make the time ratio change unit cycle N and the current target setting cycle M as small as possible, and set the time ratio change unit cycle N = 1. good. At this time, it is desirable that the current target setting cycle M = 2 satisfying the condition of the equation (15).

・ステップS3における時比率D[]の演算方法の具体例
上記のように時比率変更単位周期N=1、電流目標設定周期M=2とした場合の具体例を説明する。特に、図2のステップS3における時比率D[]の演算方法の具体例を説明する。デジタル演算回路10は、過去の出力電圧Vo[]のサンプリングデータを用いてP制御方式、PI制御方式又はPID制御方式等の所定の制御方式に基づいて、電流指令値ILcom[]を演算する。デジタル演算回路10は、過去の出力電圧Vo[]のサンプリングデータと共に過去の入力電圧Vi[]のサンプリングデータを用いて電流指令値ILcom[]を演算するようにしても良い。
Specific Example of Calculation Method of Time Ratio D [] in Step S3 A specific example will be described when the time ratio change unit cycle N = 1 and the current target setting cycle M = 2 as described above. In particular, a specific example of the calculation method of the time ratio D [] in step S3 of FIG. 2 will be described. The digital calculation circuit 10 calculates the current command value ILcom [] based on a predetermined control method such as a P control method, a PI control method, or a PID control method using the sampling data of the past output voltage Vo []. .. The digital arithmetic circuit 10 may calculate the current command value ILcom [] by using the sampling data of the past input voltage Vi [] together with the sampling data of the past output voltage Vo [].

例えば、デジタル演算回路10は、図3のタイミングt0よりも前の例えば過去の直近の出力電圧Vo[n−2]のサンプリングデータを用いて電流指令値ILcom[n−1]を演算する。例えば、出力電圧Vo[n−2]が高ければ電流指令値ILcom[n−1]を低く設定し、出力電圧Vo[n−2]が低ければ電流指令値ILcom[n−1]を高く設定すると良い。 For example, the digital arithmetic circuit 10 calculates the current command value ILcom [n-1] by using the sampling data of, for example, the latest output voltage Vo [n-2] before the timing t0 in FIG. For example, if the output voltage Vo [n-2] is high, the current command value I Lcom [n-1] is set low, and if the output voltage Vo [n-2] is low, the current command value I Lcom [n-1] is set. It is good to set it high.

図3に例示したように、出力電圧Voは、インダクタ電流Iの変化に応じて位相遅れを生じながら緩やかに変化する。前述したように、時比率変更単位周期N=1、電流目標設定周期M=2とすることで、デジタル演算回路10は、M=2周期目にインダクタ電流Iのピーク演算値が電流指令値ILcom[n−1]に達するように時比率D[n−1]を演算する。制御装置9は、デジタル演算回路10により演算された時比率D[n−1]に基づいてスイッチング素子4を駆動する。 As illustrated in FIG. 3, the output voltage Vo is gradually changed while generating a phase delay in accordance with a change in inductor current I L. As described above, when the ratio change unit period N = 1, by the target current setting period M = 2, the digital arithmetic circuit 10, M = 2-th cycle to the inductor current peak operation value is the current command value I L The time ratio D [n-1] is calculated so as to reach I Lcom [n-1]. The control device 9 drives the switching element 4 based on the time ratio D [n-1] calculated by the digital arithmetic circuit 10.

その後のタイミングt0〜t1のスイッチング周期Tsでも同様に、デジタル演算回路10は、過去直近の出力電圧Vo[n−1]のサンプリングデータを用いて電流指令値ILcom[n]を演算する。 Similarly, in the switching cycle Ts of the subsequent timings t0 to t1, the digital arithmetic circuit 10 calculates the current command value ILcom [n] using the sampling data of the output voltage Vo [n-1] most recently in the past.

図5に例示したように、タイミングt0〜t1のスイッチング周期Tsでも同様に、デジタル演算回路10は、M=2周期目にインダクタ電流Iのピーク演算値が電流指令値ILcom[n]に達するように時比率D[n]を演算する。制御装置9は、デジタル演算回路10により演算された時比率D[n−1]に基づいてタイミングt1〜t2にてスイッチング素子4を駆動する。 As illustrated in FIG. 5, similarly in the switching period Ts of the timing t0 to t1, the digital arithmetic circuit 10, M = peak calculated value of the second cycle to the inductor current I L current command value I Lcom to [n] The time ratio D [n] is calculated so as to reach it. The control device 9 drives the switching element 4 at timings t1 to t2 based on the time ratio D [n-1] calculated by the digital arithmetic circuit 10.

その後のタイミングt2以降も同様に、制御装置9がピーク電流モード制御方式に係るスイッチング制御を繰り返す。すると図6に例示したように、インダクタ電流Iが電流指令値ILcom[n+1]に達する。これにより制御装置9は、DC/DCコンバータ1のサブハーモニック発振を防ぎながら、インダクタ電流Iが電流指令値ILcom[]に達するようにスイッチング制御できる。 Similarly, after the timing t2 after that, the control device 9 repeats the switching control according to the peak current mode control method. Then, as illustrated in FIG. 6, the inductor current I L reaches the current command value I Lcom [n + 1]. Thus the control unit 9, while preventing subharmonic oscillation of the DC / DC converter 1 can be switching controlled to the inductor current I L reaches the current command value I Lcom [].

以上説明したように、本実施形態に係る制御装置9によれば、過去のスイッチング周期Tsにおける入力電圧Vi、出力電圧Vo、インダクタ6に流れるインダクタ電流Iのサンプリング結果を取得し、インダクタ電流Iのピーク演算値が電流目標設定周期Mにて電流指令値ILcomに達するように時比率変更単位周期N×スイッチング周期Tsの間の時比率D[]を演算している。このとき、電流目標設定周期Mが、時比率変更単位周期Nの二分の一より後のM≧N/2+1の条件を満たす整数値に設定されているときには、スロープ補償することなくサブハーモニック発振を防ぐことができる。 As described above, according to the control apparatus 9 of this embodiment, obtains the input voltage Vi, output voltage Vo, sampling results of the inductor current I L flowing through the inductor 6 in the past switching period Ts, the inductor current I The time ratio D [] between the time ratio change unit cycle N × the switching cycle Ts is calculated so that the peak calculation value of L reaches the current command value I Lcom in the current target setting cycle M. At this time, when the current target setting cycle M is set to an integer value satisfying the condition of M ≧ N / 2 + 1 after half of the time ratio change unit cycle N, subharmonic oscillation is performed without slope compensation. Can be prevented.

また、本実施形態によれば、A/D変換器13〜15のサンプリング周期は、スイッチング周期Tsの1サイクルに1回としている。このためA/D変換器13〜15のサンプリング周期を短縮する必要がなくなり、より高いスイッチング周波数にて動作させる場合でも対応できる。制御装置9のデジタル演算回路10は、過去の二回分のインダクタ電流Iのサンプリング結果に基づいて、インダクタ電流Iがピーク演算値に到達する時比率D[]を演算することで、スイッチング周期Tsの度にサンプリングしながらピーク電流モード制御方式によるスイッチング制御を実現できる。
本実施形態によればフルデジタル化して構成できる。
Further, according to the present embodiment, the sampling period of the A / D converters 13 to 15 is once in one cycle of the switching cycle Ts. Therefore, it is not necessary to shorten the sampling period of the A / D converters 13 to 15, and it is possible to cope with the case of operating at a higher switching frequency. Digital arithmetic circuit 10 of the control unit 9, that based on the sampling results of the past two times of the inductor current I L, the inductor current I L to calculate the ratio D [] when it reaches the peak calculated value, the switching period Switching control by the peak current mode control method can be realized while sampling every Ts.
According to this embodiment, it can be fully digitalized and configured.

(他の実施形態)
本発明は、前述実施形態の構成例に限定されるものではなく、様々な変形又は拡張が可能である。また例えば、前述の各実施形態の構成を組み合わせて適用することも可能である。
(Other embodiments)
The present invention is not limited to the configuration example of the above-described embodiment, and various modifications or extensions are possible. Further, for example, it is also possible to apply the configurations of the above-described embodiments in combination.

DC/DCコンバータ1として、Buckコンバータを例示した形態を説明したが、これに限定されるものではない。例えば、フォワードコンバータを適用しても良いし、他種類のDC/DCコンバータを適用しても良いし、その種類は限られるものではない。またDC/DCコンバータ1は降圧型でも昇圧型でも適用できる。また、入力電圧Viのサンプリングデータを用いて、傾斜moffを(出力電圧Vo−入力電圧Vi)/インダクタンス値Lの関係式に基づいて算出し、傾斜monの演算を行うようにしてもよい。 The form in which the Buck converter is exemplified as the DC / DC converter 1 has been described, but the present invention is not limited to this. For example, a forward converter may be applied, another type of DC / DC converter may be applied, and the types are not limited. Further, the DC / DC converter 1 can be applied to either a step-down type or a step-up type. Further, by using the sampling data of the input voltage Vi, the slope m off calculated based on the relationship (output voltage Vo- input voltage Vi) / inductance L, may be performed calculation of the slope m on ..

スイッチング素子4はどのような種類のトランジスタを用いて構成しても良い。スイッチング素子4は、例えばバイポーラ形のNPNトランジスタ、PNPトランジスタなどを用いて構成しても良い。 The switching element 4 may be configured by using any kind of transistor. The switching element 4 may be configured by using, for example, a bipolar NPN transistor, a PNP transistor, or the like.

本開示に記載の制御装置9のデジタル演算回路10及びその手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリーを構成することによって提供された専用コンピュータにより実現されてもよい。あるいは、本開示に記載の制御装置9のデジタル演算回路10及びその手法は、一つ以上の専用ハードウェア論理回路によってプロセッサを構成することによって提供された専用コンピュータにより実現されてもよい。 The digital arithmetic circuit 10 of the control device 9 and its method according to the present disclosure are provided by configuring a processor and memory programmed to perform one or more functions embodied by a computer program. It may be realized by a dedicated computer. Alternatively, the digital arithmetic circuit 10 of the control device 9 and its method described in the present disclosure may be realized by a dedicated computer provided by configuring the processor with one or more dedicated hardware logic circuits.

もしくは、本開示に記載の制御装置9のデジタル演算回路10及びその手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリーと一つ以上のハードウェア論理回路によって構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより実現されてもよい。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されていてもよい。 Alternatively, the digital arithmetic circuit 10 of the control device 9 and its method according to the present disclosure are composed of a processor and a memory programmed to execute one or a plurality of functions and one or more hardware logic circuits. It may be realized by one or more dedicated computers configured in combination with a processor. Further, the computer program may be stored in a computer-readable non-transitional tangible recording medium as an instruction executed by the computer.

前述実施形態の一部を、課題を解決できる限りにおいて省略した態様も実施形態と見做すことが可能である。また、特許請求の範囲に記載した文言によって特定される発明の本質を逸脱しない限度において、考え得るあらゆる態様も実施形態と見做すことが可能である。 An embodiment in which a part of the above-described embodiment is omitted as long as the problem can be solved can also be regarded as an embodiment. In addition, any conceivable aspect can be regarded as an embodiment as long as it does not deviate from the essence of the invention specified by the wording described in the claims.

本発明は、前述した実施形態に準拠して記述したが、本発明は当該実施形態や構造に限定されるものではないと理解される。本発明は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本発明の範畴や思想範囲に入るものである。 Although the present invention has been described in accordance with the above-described embodiment, it is understood that the present invention is not limited to the embodiment or structure. The present invention also includes various modifications and modifications within a uniform range. In addition, various combinations and forms, as well as other combinations and forms including one element, more, or less, are also within the scope and ideology of the present invention.

図面中、1はDC/DCコンバータ、6はインダクタ、9は制御装置、Viは入力電圧、Voは出力電圧、Iはインダクタ電流、Mは電流目標設定周期、Nは時比率変更単位周期、を示す。 In the drawing, 1 is a DC / DC converter, 6 is an inductor, 9 is a control device, Vi is an input voltage, Vo is an output voltage, IL is an inductor current, M is a current target setting cycle, and N is a time ratio change unit cycle. Is shown.

Claims (5)

時比率変更単位周期N×スイッチング周期Tsの度に時比率を変更しながらインダクタ(6)に流す通電電流をスイッチング制御して出力電圧(Vo)を目標電圧に制御するDC/DCコンバータ(1)の制御プログラムであって、
制御装置(9)に、
過去のスイッチング周期における入力電圧(Vi)、前記出力電圧(Vo)、及び前記インダクタに流れるインダクタ電流(I)のサンプリング結果を取得する第1手順と、
前記インダクタ電流のピーク演算値が電流目標設定周期Mにて電流指令値に達するように前記時比率変更単位周期N×スイッチング周期Tsの間の前記時比率を演算する第2手順と、
を実行させるものであり、
前記第2手順では、前記時比率変更単位周期Nの二分の一より後のM≧N/2+1の条件を満たす整数値に前記電流目標設定周期Mを設定するDC/DCコンバータの制御プログラム。
DC / DC converter (1) that controls the output voltage (Vo) to the target voltage by switching control of the energizing current flowing through the inductor (6) while changing the time ratio every time the time ratio change unit cycle N × switching cycle Ts. Control program of
In the control device (9),
The first procedure for acquiring the sampling results of the input voltage (Vi), the output voltage (Vo), and the inductor current ( IL) flowing through the inductor in the past switching cycle, and
The second step of calculating the time ratio between the time ratio change unit cycle N × switching cycle Ts so that the peak calculated value of the inductor current reaches the current command value in the current target setting cycle M, and
Is to execute
In the second procedure, the control program of the DC / DC converter sets the current target setting cycle M to an integer value satisfying the condition of M ≧ N / 2 + 1 after half of the time ratio change unit cycle N.
前記第1手順が取得するサンプリング結果は、過去のそれぞれの前記スイッチング周期毎に一回ずつサンプリングした結果である請求項1記載のDC/DCコンバータの制御プログラム。 The DC / DC converter control program according to claim 1, wherein the sampling result acquired by the first procedure is the result of sampling once for each of the switching cycles in the past. 前記第1手順では前記過去の直近二回の前記スイッチング周期におけるサンプリング結果を取得し、前記第2手順では前記直近二回の前記スイッチング周期におけるサンプリング結果に基づいて前記スイッチング周期の時比率を演算する請求項2記載のDC/DCコンバータの制御プログラム。 In the first procedure, sampling results in the last two switching cycles in the past are acquired, and in the second procedure, the time ratio of the switching cycle is calculated based on the sampling results in the most recent two switching cycles. The control program for a DC / DC converter according to claim 2. 前記時比率変更単位周期N=1とし、前記電流目標設定周期M=2とする請求項1記載のDC/DCコンバータの制御プログラム。 The control program for a DC / DC converter according to claim 1, wherein the time ratio change unit cycle N = 1 and the current target setting cycle M = 2. Buckコンバータにより構成される請求項1記載のDC/DCコンバータの制御プログラム。 The control program for a DC / DC converter according to claim 1, wherein the DC / DC converter is composed of a Buck converter.
JP2020000837A 2020-01-07 2020-01-07 DC/DC converter control program Active JP7253203B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020000837A JP7253203B2 (en) 2020-01-07 2020-01-07 DC/DC converter control program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020000837A JP7253203B2 (en) 2020-01-07 2020-01-07 DC/DC converter control program

Publications (2)

Publication Number Publication Date
JP2021111993A true JP2021111993A (en) 2021-08-02
JP7253203B2 JP7253203B2 (en) 2023-04-06

Family

ID=77060384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020000837A Active JP7253203B2 (en) 2020-01-07 2020-01-07 DC/DC converter control program

Country Status (1)

Country Link
JP (1) JP7253203B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010200517A (en) * 2009-02-26 2010-09-09 Fujitsu Semiconductor Ltd Power supply control device, power supply control method, and electronic equipment
JP2012095521A (en) * 2010-09-30 2012-05-17 Semiconductor Energy Lab Co Ltd Power supply circuit
JP2017085424A (en) * 2015-10-29 2017-05-18 株式会社オートネットワーク技術研究所 Signal generation circuit, voltage conversion device and computer program

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010200517A (en) * 2009-02-26 2010-09-09 Fujitsu Semiconductor Ltd Power supply control device, power supply control method, and electronic equipment
JP2012095521A (en) * 2010-09-30 2012-05-17 Semiconductor Energy Lab Co Ltd Power supply circuit
JP2017085424A (en) * 2015-10-29 2017-05-18 株式会社オートネットワーク技術研究所 Signal generation circuit, voltage conversion device and computer program

Also Published As

Publication number Publication date
JP7253203B2 (en) 2023-04-06

Similar Documents

Publication Publication Date Title
JP5313252B2 (en) Switch mode power supply (SMPS) and method thereof
KR101840412B1 (en) Buck switch-mode power converter large signal transient response optimizer
US8847566B2 (en) Switching power supply with mode transition control
US8471543B2 (en) DC-DC converter with slope compensation circuit and DC voltage conversion method thereof
US20050168198A1 (en) Predictive digital current controllers for switching power converters
CN111740593B (en) Power supply system and method for controlling zero voltage switching control parameters of power stage
WO2014127190A1 (en) Buck-boost converter with buck-boost transition switching control
Kelly et al. Sensorless current-mode control of a digital dead-beat DC-DC converter
Yousefzadeh et al. Nonlinear digital PID controller for DC-DC converters
US8901899B1 (en) DC to DC converter control systems and methods
KR102572644B1 (en) Synchronous BUCK circuit control method, device, system and electronic device
US20130154586A1 (en) System and method for controlling output ripple of dc-dc converters with leading edge modulation control using current injection
JP5587260B2 (en) Switching power supply
JP2010183699A (en) Switching-type power supply unit
JP2021111993A (en) Control program for dc/dc converter
US10638587B2 (en) Device and method for processing an inductor current
JP6779339B1 (en) Power converter
JP2002262565A (en) Switching power supply
US10601321B2 (en) DC-DC converting controller for reducing transmission delay error during zero-current detection and operating method thereof
Urkin et al. Single-variable accurate load estimation for optimized transient mitigation in boost-type converters
Liu et al. Performance enhancement with digital control technologies for dc-dc switching converters
Chander et al. Design, Modeling and Simulation of DC-DC Converter for low voltage applications
CN113746339B (en) DCDC converter control method, device and system
Chang et al. Design of Dual-Sampling and Adaptive Predictive PID Controller for Buck DC–DC Converters
CN112019056B (en) Switching power supply converter with adaptively triggered analog-to-digital converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220519

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230316

R150 Certificate of patent or registration of utility model

Ref document number: 7253203

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150