JP2002262565A - Switching power supply - Google Patents
Switching power supplyInfo
- Publication number
- JP2002262565A JP2002262565A JP2001059467A JP2001059467A JP2002262565A JP 2002262565 A JP2002262565 A JP 2002262565A JP 2001059467 A JP2001059467 A JP 2001059467A JP 2001059467 A JP2001059467 A JP 2001059467A JP 2002262565 A JP2002262565 A JP 2002262565A
- Authority
- JP
- Japan
- Prior art keywords
- value
- power supply
- circuit
- switching
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、スイッチング電源
装置に関し、さらに詳細には、正しい動作タイミングを
得ることができるスイッチング電源装置に関する。The present invention relates to a switching power supply, and more particularly, to a switching power supply capable of obtaining correct operation timing.
【0002】[0002]
【従来の技術】従来より、スイッチング電源装置とし
て、いわゆるDC/DCコンバータが知られている。代
表的なDC/DCコンバータは、スイッチング回路を用
いて直流入力を一旦交流に変換した後、トランスを用い
てこれを変圧(昇圧または降圧)し、さらに、出力回路
を用いてこれを直流に変換する装置であり、これによっ
て入力電圧とは異なる電圧を持った直流出力を得ること
ができる。2. Description of the Related Art Heretofore, a so-called DC / DC converter has been known as a switching power supply device. In a typical DC / DC converter, a DC input is once converted into an AC using a switching circuit, then transformed (step-up or step-down) using a transformer, and further converted into a DC using an output circuit. This makes it possible to obtain a DC output having a voltage different from the input voltage.
【0003】ここで、DC/DCコンバータに用いられ
る出力回路として、チョークインプット方式平滑回路が
用いられることがある。DC/DCコンバータの出力回
路としてチョークインプット方式平滑回路を用いた場
合、出力電圧やインダクタ電流等を監視することによ
り、出力電圧が一定値となるようにスイッチング回路の
動作制御がなされる。Here, a choke input type smoothing circuit is sometimes used as an output circuit used in a DC / DC converter. When a choke input type smoothing circuit is used as the output circuit of the DC / DC converter, the operation of the switching circuit is controlled so that the output voltage becomes a constant value by monitoring the output voltage, the inductor current, and the like.
【0004】このような動作制御を行う例としては、特
開平11−206119号公報に記載されたスイッチン
グ電源装置がある。As an example of performing such operation control, there is a switching power supply device described in Japanese Patent Application Laid-Open No. H11-206119.
【0005】同公報に記載されたスイッチング電源装置
では、所定のタイミングにて出力電圧やインダクタ電流
等をサンプリングし、これに基づき所定のアルゴリズム
に沿った演算を行うことによって動作タイミングを決定
している。In the switching power supply device described in the publication, an output voltage, an inductor current and the like are sampled at a predetermined timing, and an operation timing is determined by performing an operation according to a predetermined algorithm based on the output voltage and the inductor current. .
【0006】[0006]
【発明が解決しようとする課題】一般に、スイッチング
電源装置のスイッチング回路には、駆動能力の大きいス
イッチ素子(トランジスタ等)が用いられるため、かか
るスイッチ素子のオン/オフを制御するためにはドライ
ブ回路が用いられることが多い。一方、演算に用いられ
るインダクタ電流等のデータは、所定のタイミング、た
とえば、スイッチ素子がターンオフしたタイミングにお
ける値を用いる必要がある。Generally, a switching element (such as a transistor) having a large driving capability is used in a switching circuit of a switching power supply. Therefore, a drive circuit is required to control the on / off of the switching element. Is often used. On the other hand, it is necessary to use a value at a predetermined timing, for example, a timing at which the switch element is turned off, as data such as an inductor current used for the calculation.
【0007】ところが、ドライブ回路は所定の遅延を有
することから、スイッチングを指示したタイミングと実
際にスイッチ素子がターンオフするタイミングとの間に
は所定のズレが生じる。このため、スイッチングを指示
するタイミングに応答してインダクタ電流等をサンプリ
ングすると、サンプリングのタイミングが所望のタイミ
ングからずれてしまい、誤差を含んだデータをサンプリ
ングすることになってしまう。かかる誤差のため、演算
の結果得られる動作タイミングにも狂いを生じるので、
必ずしもスイッチング回路の正しい動作タイミングを得
ることができなかった。However, since the drive circuit has a predetermined delay, a predetermined deviation occurs between the timing when switching is instructed and the timing when the switch element is actually turned off. Therefore, if the inductor current or the like is sampled in response to the timing of instructing the switching, the sampling timing is shifted from a desired timing, and data including an error is sampled. Due to such an error, the operation timing obtained as a result of the calculation is also inconsistent.
It has not always been possible to obtain the correct operation timing of the switching circuit.
【0008】したがって、本発明の目的は、スイッチン
グ回路のスイッチ素子を制御するための信号経路に遅延
が存在する場合であっても、正しい動作タイミングを得
ることができるスイッチング電源装置を提供することで
ある。Therefore, an object of the present invention is to provide a switching power supply device capable of obtaining correct operation timing even when a signal path for controlling a switching element of a switching circuit has a delay. is there.
【0009】[0009]
【課題を解決するための手段】本発明のかかる目的は、
スイッチング動作により直流入力を交流に変換する直流
−交流変換手段と、少なくともインダクタを有し前記交
流を直流出力に変換する交流−直流変換手段と、前記直
流−交流変換手段の前記スイッチング動作を制御する制
御回路とを備え、前記制御回路が、前記インダクタに流
れるインダクタ電流の値を検出する第1の手段と、前記
検出されたインダクタ電流の値を補正する第2の手段と
を含むことを特徴とするスイッチング電源装置によって
達成される。SUMMARY OF THE INVENTION The object of the present invention is as follows.
DC-AC conversion means for converting DC input into AC by switching operation, AC-DC conversion means having at least an inductor and converting the AC into DC output, and controlling the switching operation of the DC-AC conversion means. A control circuit, wherein the control circuit includes first means for detecting a value of an inductor current flowing through the inductor, and second means for correcting the detected value of the inductor current. This is achieved by a switching power supply.
【0010】本発明によれば、直流−交流変換手段によ
るスイッチング動作を制御するための信号経路に遅延が
存在する場合であっても、検出されたインダクタ電流の
値が補正されることから、かかる遅延を考慮した正しい
インダクタ電流の値を得ることができる。このため、正
しい動作タイミングを得ることが可能となる。According to the present invention, the detected inductor current value is corrected even if there is a delay in the signal path for controlling the switching operation by the DC-AC conversion means. A correct value of the inductor current in consideration of the delay can be obtained. Therefore, it is possible to obtain correct operation timing.
【0011】本発明の好ましい実施態様においては、前
記第1の手段による前記検出が、前記制御回路による前
記直流−交流変換手段に対する前記スイッチング動作の
指示に応答して行われる。In a preferred embodiment of the present invention, the detection by the first means is performed in response to an instruction of the switching operation from the control circuit to the DC-AC conversion means.
【0012】本発明のさらに好ましい実施態様において
は、前記第2の手段が、前記検出されたインダクタ電流
の値を実質的に前記インダクタ電流のピーク値に補正す
るものである。In a further preferred aspect of the present invention, the second means corrects the detected value of the inductor current to substantially the peak value of the inductor current.
【0013】本発明のさらに好ましい実施態様において
は、前記第2の手段が、前記検出されたインダクタ電流
の値と前記インダクタ電流のピーク値との誤差を実質的
に算出する第3の手段と、前記検出されたインダクタ電
流の値と前記誤差とを加算する第4の手段とを含む。In a further preferred aspect of the present invention, the second means substantially calculates an error between the detected value of the inductor current and the peak value of the inductor current, Fourth means for adding the detected value of the inductor current and the error.
【0014】本発明のさらに好ましい実施態様において
は、前記第3の手段による前記算出及び前記第4の手段
による前記加算が、ソフトウェア的に実行される。In a further preferred aspect of the present invention, the calculation by the third means and the addition by the fourth means are executed by software.
【0015】本発明の別の好ましい実施態様において
は、前記第3の手段による前記算出及び前記第4の手段
による前記加算の少なくとも一方が、ハードウェア的に
実行される。In another preferred embodiment of the present invention, at least one of the calculation by the third means and the addition by the fourth means is executed by hardware.
【0016】本発明のさらに好ましい実施態様において
は、前記第3の手段による前記算出が、前記制御回路が
前記直流−交流変換手段に対して前記スイッチング動作
を指示してから、前記直流−交流変換手段が前記スイッ
チング動作を行うまでの遅延時間に少なくとも基づいて
行われる。In a further preferred aspect of the present invention, the calculation by the third means is performed after the control circuit instructs the DC-AC conversion means to perform the switching operation. The switching is performed based on at least a delay time before the means performs the switching operation.
【0017】本発明のさらに好ましい実施態様において
は、前記交流−直流変換手段が、前記交流を変圧するト
ランスと、前記トランスの出力を整流する出力整流回路
と、前記インダクタを含み前記出力整流回路の出力を平
滑する出力平滑回路とを備える。In a further preferred aspect of the present invention, the AC-DC converter includes a transformer for transforming the AC, an output rectifier circuit for rectifying an output of the transformer, and an output rectifier circuit including the inductor. An output smoothing circuit for smoothing the output.
【0018】本発明の前記目的はまた、スイッチング動
作により直流入力を交流に変換する直流−交流変換手段
と、少なくともインダクタを有し前記交流を直流出力に
変換する交流−直流変換手段と、前記直流−交流変換手
段の前記スイッチング動作を制御する制御回路とを備
え、前記制御回路が、前記インダクタに流れるインダク
タ電流の値を周期的に検出する第1の手段と、少なくと
も前記第1の手段による検出結果に基づいて前記直流−
交流変換手段に対し前記スイッチング動作を指示する第
2の手段とを含み、前記第1の手段による前記検出が、
前記第2の手段により前記指示が行われた後、所定時間
経過後に行われることを特徴とするスイッチング電源装
置によって達成される。The object of the present invention is also a DC-AC converter for converting a DC input into an AC by a switching operation, an AC-DC converter having at least an inductor for converting the AC into a DC output, A control circuit for controlling the switching operation of the AC conversion means, wherein the control circuit periodically detects a value of an inductor current flowing through the inductor; and at least detection by the first means. The DC-
And second means for instructing the AC conversion means to perform the switching operation, wherein the detection by the first means comprises:
This is achieved by a switching power supply device, which is performed after a lapse of a predetermined time after the instruction is performed by the second means.
【0019】本発明によれば、直流−交流変換手段によ
るスイッチング動作を制御するための信号経路に遅延が
存在する場合であっても、インダクタ電流の検出が、直
流−交流変換手段に対するスイッチング動作の指示から
所定時間経過後に行われることから、かかる遅延を考慮
した正しいインダクタ電流の値を得ることができる。こ
のため、正しい動作タイミングを得ることが可能とな
る。According to the present invention, even when there is a delay in the signal path for controlling the switching operation by the DC-AC converter, the detection of the inductor current can be performed by the detection of the switching operation for the DC-AC converter. Since the processing is performed after a lapse of a predetermined time from the instruction, a correct value of the inductor current in consideration of the delay can be obtained. Therefore, it is possible to obtain correct operation timing.
【0020】本発明の好ましい実施態様においては、前
記所定時間が、前記第2の手段が前記直流−交流変換手
段に対して前記スイッチング動作を指示してから、前記
直流−交流変換手段が前記スイッチング動作を行うまで
の遅延時間に実質的に等しい。In a preferred embodiment of the present invention, after the second unit instructs the DC-AC conversion unit to perform the switching operation for the predetermined time, the DC-AC conversion unit starts the switching operation. It is substantially equal to the delay time before the operation is performed.
【0021】[0021]
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の好ましい実施態様について詳細に説明する。BRIEF DESCRIPTION OF THE DRAWINGS FIG.
A preferred embodiment of the present invention will be described in detail.
【0022】図1は、本発明の好ましい実施態様にかか
るスイッチング電源装置を示す回路図である。FIG. 1 is a circuit diagram showing a switching power supply according to a preferred embodiment of the present invention.
【0023】図1に示されるように、本実施態様にかか
るスイッチング電源装置は、直流入力電源1に接続され
たスイッチング回路2と、スイッチング回路2の一方の
出力に接続されたインダクタ3と、スイッチング回路2
の他方の出力とインダクタ3との間に接続された1次巻
線を有するメイントランス4と、メイントランス4の2
次巻線に接続された出力整流回路5と、出力整流回路5
に接続された出力平滑回路6と、制御回路7と、ドライ
ブ回路8とを備え、出力平滑回路6の出力は負荷9に接
続されている。As shown in FIG. 1, the switching power supply according to this embodiment includes a switching circuit 2 connected to a DC input power supply 1, an inductor 3 connected to one output of the switching circuit 2, and a switching circuit. Circuit 2
A main transformer 4 having a primary winding connected between the other output of the main transformer 4 and the inductor 3;
An output rectifier circuit 5 connected to the next winding;
, A control circuit 7 and a drive circuit 8. The output of the output smoothing circuit 6 is connected to a load 9.
【0024】スイッチング回路2は、直流入力電源1間
に直列に接続されたスイッチ素子11及び12と、同じ
く直流入力電源1間に直列に接続されたスイッチ素子1
3及び14とを備え、スイッチ素子11及び12の節点
はインダクタ3を介してメイントランス4の1次巻線の
一端に接続されるとともに、スイッチ素子13及び14
の節点はメイントランス4の1次巻線の他端に直接接続
されている。図1に示されるように、本実施態様におい
ては、スイッチ素子11〜14として、nチャンネル型
のMOSFETを用いている。The switching circuit 2 includes switch elements 11 and 12 connected in series between the DC input power supplies 1, and switch elements 1 and 12 similarly connected in series between the DC input power supplies 1.
3 and 14, the nodes of the switch elements 11 and 12 are connected to one end of the primary winding of the main transformer 4 via the inductor 3, and the switch elements 13 and 14
Is directly connected to the other end of the primary winding of the main transformer 4. As shown in FIG. 1, in this embodiment, n-channel MOSFETs are used as the switch elements 11 to 14.
【0025】インダクタ3は、スイッチ素子11〜14
が有する寄生容量とともに共振回路を構成する。これに
より、スイッチ素子11〜14のターンオンはZVS
(Zero Voltage Switching)が
可能となるので、スイッチングロスが低減されるととも
に、ノイズの発生が抑えられる。The inductor 3 includes switching elements 11 to 14
Together with the parasitic capacitance of the resonance circuit. As a result, the switching elements 11 to 14 are turned on by ZVS.
(Zero Voltage Switching) is possible, so that switching loss is reduced and noise is suppressed.
【0026】メイントランス4は、1次巻線と2次巻線
との巻数比が1:mであるトランスであり、図1に示さ
れるように2つの2次巻線を備えている。これら2つの
2次巻線の中点は、負荷9の負側端子に接続される。以
下、メイントランス4の1次巻線に発生する電圧をV1
と定義する。The main transformer 4 is a transformer having a turn ratio between the primary winding and the secondary winding of 1: m, and has two secondary windings as shown in FIG. The midpoint between these two secondary windings is connected to the negative terminal of the load 9. Hereinafter, the voltage generated in the primary winding of the main transformer 4 is referred to as V1
Is defined.
【0027】出力整流回路5は、メイントランス4の2
次巻線の端部にそれぞれアノードが接続された2つのダ
イオード15及び16を備えており、これら2つのダイ
オードのカソードは共通接続されている。以下、これら
2つのダイオード15及び16の共通カソード接続点を
「整流点」と呼び、ここに現れる電圧をV2と定義す
る。The output rectifier circuit 5 is connected to the main transformer 4
At the end of the secondary winding, there are provided two diodes 15 and 16 each having an anode connected, and the cathodes of these two diodes are connected in common. Hereinafter, the common cathode connection point of these two diodes 15 and 16 is called a “rectification point”, and the voltage appearing here is defined as V2.
【0028】出力平滑回路6は、上記整流点と負荷9の
正側端子との間に接続されたインダクタ17と、負荷9
の両端間に接続されたコンデンサ18とを備える。以
下、負荷9の両端間に現れる電圧を「出力電圧(V
o)」と呼び、負荷9に流れる電流を「出力電流(I
o)」と呼ぶ。また、インダクタ17に流れる電流を
「インダクタ電流IL」と呼ぶ。図1に示されるよう
に、負荷9の負側端子とメイントランス4との間には、
インダクタ電流ILを検出する電流検出回路19が設け
られている。The output smoothing circuit 6 includes an inductor 17 connected between the rectification point and the positive terminal of the load 9 and a load 9.
, And a capacitor 18 connected between both ends of the capacitor. Hereinafter, the voltage appearing across the load 9 is referred to as “output voltage (V
o), and the current flowing through the load 9 is referred to as the “output current (I
o) ". Further, the current flowing through the inductor 17 is referred to as “inductor current IL”. As shown in FIG. 1, between the negative terminal of the load 9 and the main transformer 4,
A current detection circuit 19 for detecting the inductor current IL is provided.
【0029】制御回路7は、出力電圧Voをサンプル/
ホールドするサンプル/ホールド回路21と、電流検出
回路19により検出されたインダクタ電流ILをサンプ
ル/ホールドするサンプル/ホールド回路22と、整流
点の電圧V2をサンプル/ホールドするサンプル/ホー
ルド回路23と、これらサンプル/ホールド回路21〜
23に保持されたアナログ値をそれぞれデジタル値に変
換するA/Dコンバータ24〜26と、これらA/Dコ
ンバータ24〜26からのデジタル出力に基づいて所定
の演算を行う演算部27と、演算部27による演算結果
に基づき、スイッチ素子11〜14に与えるべき位相制
御信号(gs11〜gs14)を生成する位相制御信号
生成部28とを備える。サンプル/ホールド回路21及
び22によるサンプリングは、演算部27により生成さ
れるサンプリング信号Sに応答して行われる。The control circuit 7 samples the output voltage Vo /
A sample / hold circuit 21 for holding, a sample / hold circuit 22 for sampling / holding the inductor current IL detected by the current detection circuit 19, a sample / hold circuit 23 for sampling / holding the voltage V2 at the rectification point, Sample / hold circuits 21
A / D converters 24 to 26 for converting the analog values held in 23 into digital values, an arithmetic unit 27 for performing a predetermined arithmetic operation based on digital outputs from these A / D converters 24 to 26, and an arithmetic unit And a phase control signal generator 28 that generates a phase control signal (gs11 to gs14) to be given to the switch elements 11 to 14 based on the calculation result by the switch 27. Sampling by the sample / hold circuits 21 and 22 is performed in response to a sampling signal S generated by the arithmetic unit 27.
【0030】図2は、ドライブ回路8の内部構成を概略
的に示す回路図である。FIG. 2 is a circuit diagram schematically showing an internal configuration of drive circuit 8.
【0031】図2に示されるように、ドライブ回路8は
4つのドライバ31〜34からなる。ドライバ31〜3
4は、それぞれ対応する位相制御信号(gs11〜gs
14)を受けてこれをスイッチング回路2のスイッチ素
子11〜14を駆動可能な電圧、電流レベルに増幅した
位相制御信号(GS11〜GS14)を生成し、これを
対応するスイッチ素子11〜14のゲートにそれぞれ供
給する。尚、ドライバ31〜34には、いずれも所定の
遅延が存在するため、出力される位相制御信号(GS1
1〜GS14)の波形は、入力された位相制御信号(g
s11〜gs14)の波形よりも当該遅延分だけ遅れた
波形となる。As shown in FIG. 2, the drive circuit 8 includes four drivers 31 to 34. Drivers 31 to 3
4 are the corresponding phase control signals (gs11 to gs
14) to generate a phase control signal (GS11 to GS14) amplified to a voltage and current level capable of driving the switch elements 11 to 14 of the switching circuit 2, and to generate the phase control signals (GS11 to GS14) corresponding to the gates of the corresponding switch elements 11 to 14. Respectively. Since the drivers 31 to 34 each have a predetermined delay, the output phase control signal (GS1) is output.
1 to GS14) correspond to the input phase control signal (g
The waveform is delayed by the delay from the waveforms of s11 to gs14).
【0032】図3は、本実施態様にかかるスイッチング
電源装置の基本動作を示す動作波形図である。FIG. 3 is an operation waveform diagram showing a basic operation of the switching power supply according to the present embodiment.
【0033】本実施態様にかかるスイッチング電源装置
の基本的な動作は次の通りである。すなわち、GS11
及びGS14がいずれもハイレベルである期間、すなわ
ちスイッチ素子11及び14がともにオンしている期間
においてメイントランス4の1次巻線に直流入力電源1
からの入力電圧Vinを一方向に印加し、GS12及び
GS13がいずれもハイレベルである期間、すなわちス
イッチ素子12及び13がともにオンしている期間にお
いてメイントランス4の1次巻線に直流入力電源1から
の入力電圧Vinを逆方向に印加することによって、メ
イントランス4の1次巻線に発生する電圧V1を交流波
形とする。かかる交流波形の波高値は、メイントランス
4の2次巻線においてm倍とされ、さらに出力整流回路
5によって整流される。The basic operation of the switching power supply according to this embodiment is as follows. That is, GS11
And GS14 are at a high level, that is, while the switch elements 11 and 14 are both on, the DC input power supply 1 is connected to the primary winding of the main transformer 4.
Is applied in one direction, and a DC input power supply is applied to the primary winding of the main transformer 4 during a period when both GS12 and GS13 are at a high level, that is, a period when both the switching elements 12 and 13 are on. By applying the input voltage Vin from No. 1 in the reverse direction, the voltage V1 generated in the primary winding of the main transformer 4 has an AC waveform. The peak value of the AC waveform is multiplied by m in the secondary winding of the main transformer 4 and further rectified by the output rectifier circuit 5.
【0034】ここで、図3においてGS11及びGS1
4がいずれもハイレベルである期間、並びに、GS12
及びGS13がいずれもハイレベルである期間の初期に
おいて、電圧V1、V2の電圧が発生せず、インダクタ
電流ILが下がり続けているのは、インダクタ17のエ
ネルギー回生が終了していないためである。Here, GS11 and GS1 in FIG.
4 is high level, and GS12
The reason why the voltages V1 and V2 are not generated and the inductor current IL continues to decrease in the initial period of the period when both the GS13 and the GS13 are at the high level is that the energy regeneration of the inductor 17 is not completed.
【0035】図3に示されるように、整流点の電圧V2
の波形は、波高値がVin×mである所定の幅を持った
パルス波形となり、その時間平均値が出力電圧Voとな
る。したがって、出力電圧Voの値を制御するために
は、GS11及びGS14の位相並びにGS12及びG
S13の位相を制御すればよい。さらに、インダクタ電
流ILの波形は、整流点の電圧波形V2及びインダクタ
17のインダクタンスにより決まるリプル電流を出力電
流Ioに重畳した波形となる。As shown in FIG. 3, the voltage V2 at the rectification point
Is a pulse waveform having a predetermined width whose peak value is Vin × m, and its time average value is the output voltage Vo. Therefore, in order to control the value of the output voltage Vo, the phases of GS11 and GS14 and GS12 and G
What is necessary is just to control the phase of S13. Further, the waveform of the inductor current IL is a waveform obtained by superimposing the ripple current determined by the voltage waveform V2 at the rectification point and the inductance of the inductor 17 on the output current Io.
【0036】さて、出力電圧Voを所望の一定値に保持
するためには、位相制御信号(gs11とgs14)の
位相差及び位相制御信号(gs12とgs13)の位相
差を制御する必要があるが、かかる制御は、位相制御信
号生成部28が生成する位相制御信号の1周期の整数倍
ごとに行われるサンプリングの結果に基づき、所定の演
算を行うことによって行われる。かかる演算を正しく行
うためには、一例として、インダクタ電流ILのピーク
においてサンプリングを実行することが必要である。Now, in order to maintain the output voltage Vo at a desired constant value, it is necessary to control the phase difference between the phase control signals (gs11 and gs14) and the phase difference between the phase control signals (gs12 and gs13). Such control is performed by performing a predetermined calculation based on the result of sampling performed for each integral multiple of one cycle of the phase control signal generated by the phase control signal generation unit 28. In order to correctly perform such an operation, for example, it is necessary to execute sampling at the peak of the inductor current IL.
【0037】ここで、インダクタ電流ILのピークにお
いてサンプリングを実行するためには、位相制御信号G
S11またはGS12の立ち下がりに応答してサンプリ
ング信号Sを発生させればよいが、上述のとおり、ドラ
イブ回路8を構成するドライバ31〜34の遅延によ
り、ドライブ回路8に出力される位相制御信号(GS1
1〜GS14)の波形と入力される位相制御信号(gs
11〜gs14)の波形とは一致しない。一方、演算部
27内の各種内部信号は、位相制御信号(gs11〜g
s14)の波形と実質的に一致しているので、このよう
な内部信号を用いてサンプリング信号Sを発生させる
と、サンプリングのタイミングがインダクタ電流ILの
ピークからずれてしまう。Here, in order to execute sampling at the peak of the inductor current IL, the phase control signal G
The sampling signal S may be generated in response to the fall of S11 or GS12. However, as described above, the phase control signal (output to the drive circuit 8 due to the delay of the drivers 31 to 34 constituting the drive circuit 8) GS1
1 to GS14) and the input phase control signal (gs)
11 to gs14) do not match. On the other hand, various internal signals in the arithmetic unit 27 are phase control signals (gs11 to gs11).
Since the waveform substantially coincides with the waveform of s14), when the sampling signal S is generated using such an internal signal, the sampling timing is shifted from the peak of the inductor current IL.
【0038】図4は、位相制御信号(gs11〜gs1
4)及び位相制御信号(GS11〜GS14)とインダ
クタ電流ILの波形との関係を拡大して示すタイミング
図である。FIG. 4 shows the phase control signals (gs11 to gs1).
FIG. 4 is an enlarged timing chart showing a relationship between 4) and a waveform of an inductor current IL and a phase control signal (GS11 to GS14).
【0039】図4に示されるように、仮に、位相制御信
号gs11の立ち下がりエッジに応答してインダクタ電
流ILの値をサンプリングした場合、得られる値は、イ
ンダクタ電流ILのピークよりも誤差△iだけ少ない値
となる。このことは、位相制御信号gs12の立ち下が
りエッジに応答してインダクタ電流ILの値をサンプリ
ングした場合も同様である。As shown in FIG. 4, if the value of the inductor current IL is sampled in response to the falling edge of the phase control signal gs11, the obtained value is smaller than the peak of the inductor current IL by the error Δi. Only a small value. This is the same when the value of the inductor current IL is sampled in response to the falling edge of the phase control signal gs12.
【0040】このため、本実施態様によるスイッチング
電源装置においては、上記誤差△iを考慮してインダク
タ電流ILの補正が行われる。以下、インダクタ電流I
Lの補正方法及び補正後のインダクタ電流IL(補正イ
ンダクタ電流IL’)に基づき位相制御信号(gs11
とgs14)の位相及び位相制御信号(gs12とgs
13)の位相を決定する方法について、詳細に説明す
る。For this reason, in the switching power supply according to the present embodiment, the inductor current IL is corrected in consideration of the error Δi. Hereinafter, the inductor current I
L and the phase control signal (gs11) based on the corrected inductor current IL (corrected inductor current IL ′).
And gs14) and the phase control signal (gs12 and gs)
The method of determining the phase of 13) will be described in detail.
【0041】図5は、スイッチング回路2の動作タイミ
ングを決定するアルゴリズムを示すフローチャートであ
る。かかるアルゴリズムに沿った演算は、演算部27内
において、ソフトウェア的に実行される。FIG. 5 is a flowchart showing an algorithm for determining the operation timing of the switching circuit 2. The calculation according to the algorithm is executed in software in the calculation unit 27.
【0042】まず、演算部27が位相制御信号gs11
の発生タイミングに応答してサンプリング信号Sを発生
させると、これに応答して、サンプル/ホールド回路2
1〜23によるサンプリングが行われる(ステップS
1)。上述のとおり、サンプル/ホールド回路21は出
力電圧Voをサンプリングし、サンプル/ホールド回路
22は電流検出回路19により検出されたインダクタ電
流ILをサンプリングし、サンプル/ホールド回路23
は整流点の電圧V2をサンプリングする。これらサンプ
ル/ホールド回路21〜23にそれぞれ保持されたアナ
ログ値である出力電圧Vo、インダクタ電流IL及び電
圧V2は、それぞれA/Dコンバータ24〜26によっ
てデジタル信号に変換され、演算部27に供給される。First, the operation unit 27 outputs the phase control signal gs11.
Generates the sampling signal S in response to the generation timing of the sampling / hold circuit 2 in response to this.
1 to 23 are performed (step S
1). As described above, the sample / hold circuit 21 samples the output voltage Vo, the sample / hold circuit 22 samples the inductor current IL detected by the current detection circuit 19, and the sample / hold circuit 23
Samples the voltage V2 at the rectification point. The output voltage Vo, the inductor current IL, and the voltage V2, which are analog values held in the sample / hold circuits 21 to 23, are converted into digital signals by A / D converters 24 to 26, respectively, and supplied to the arithmetic unit 27. You.
【0043】かかるデジタル信号を受けた演算部27に
おいては、まず、式(1)に基づいて誤差△iが計算さ
れる(ステップS2)。In the arithmetic section 27 having received the digital signal, first, an error 式 i is calculated based on equation (1) (step S2).
【0044】[0044]
【数1】 ここで、Tdelayは、位相制御信号(gs11〜g
s14)に対する位相制御信号(GS11〜GS14)
の遅延時間であり、ドライブ回路8を構成するドライバ
31〜34の遅延時間と実質的に一致する。但し、ドラ
イバ31〜34以外に、位相制御信号(GS11〜GS
14)に実質的な遅延をもたらす要因が存在すれば、こ
れをも考慮してTdelayを決定することが好まし
い。また、Lfは、インダクタ17のインダクタンスで
ある。(Equation 1) Here, Tdelay is a phase control signal (gs11 to gs).
phase control signal (GS11 to GS14) for s14)
And substantially coincides with the delay times of the drivers 31 to 34 constituting the drive circuit 8. However, in addition to the drivers 31 to 34, the phase control signals (GS11 to GS
If there is a factor causing a substantial delay in 14), it is preferable to determine Tdelay in consideration of the factor. Lf is the inductance of the inductor 17.
【0045】このようにして誤差△iが求められると、
次に、式(2)に基づいて補正インダクタ電流IL’が
計算される(ステップS3)。When the error Δi is obtained in this way,
Next, a corrected inductor current IL ′ is calculated based on the equation (2) (step S3).
【0046】[0046]
【数2】 このようにして得られた補正インダクタ電流IL’の値
は、インダクタ電流ILのピーク値と実質的に等しくな
る。(Equation 2) The value of the corrected inductor current IL ′ thus obtained becomes substantially equal to the peak value of the inductor current IL.
【0047】このようにして補正インダクタ電流IL’
が求められると、補正インダクタ電流IL’等を用い
て、位相制御信号(gs11〜gs14)を生成するた
めの制御信号が実際に生成される(ステップS4)。Thus, the correction inductor current IL '
Is obtained, a control signal for generating the phase control signals (gs11 to gs14) is actually generated using the correction inductor current IL ′ and the like (step S4).
【0048】次に、制御信号の生成(ステップS4)に
ついて詳細に説明する。Next, generation of the control signal (step S4) will be described in detail.
【0049】図6は、制御信号の生成(ステップS4)
をより詳細に示すフローチャートである。FIG. 6 shows the generation of a control signal (step S4).
6 is a flowchart showing in more detail.
【0050】制御信号の生成(ステップS4)において
は、まず、式(3)に基づいて電流指令値ir(n+
1)が計算される(ステップS11)。ここで、電流指
令値ir(n+1)とは、サンプリング点(n+1)に
おけるインダクタ電流ILの制御目標値である。In the generation of the control signal (step S4), first, the current command value ir (n +
1) is calculated (step S11). Here, the current command value ir (n + 1) is a control target value of the inductor current IL at the sampling point (n + 1).
【0051】[0051]
【数3】 ここで、nはサンプリング点を示す任意の正の整数であ
る。△Vo(n−1)とは、サンプリング点(n−1)
において得られた検出値を元に演算された△Voの値を
指す。尚、Vrefは、要求される出力電圧値(基準電
圧値)であり、K1及びK2はいずれも回路定数であ
る。(Equation 3) Here, n is an arbitrary positive integer indicating a sampling point. ΔVo (n-1) is the sampling point (n-1)
Indicates the value of △ Vo calculated based on the detection value obtained in. Note that Vref is a required output voltage value (reference voltage value), and K1 and K2 are circuit constants.
【0052】このようにして電流指令値ir(n+1)
が求められると、次に、式(4)に基づいて入力電圧推
定値tpv(n)が計算される(ステップS12)。こ
こで、入力電圧推定値tpv(n)とは、サンプリング
点n−1において検出された値を元に演算された値のこ
とで、Tsw/Vs(n)で表すことができる。ここ
で、Tswは、スイッチング周期の1/2、Vs(n)
は、入力電圧Vin(n)にトランスの2次側巻数mを
掛けたもので、m×Vin(n)である。Thus, the current command value ir (n + 1)
Is calculated, the input voltage estimated value tpv (n) is calculated based on the equation (4) (step S12). Here, the input voltage estimated value tpv (n) is a value calculated based on the value detected at the sampling point n-1, and can be expressed as Tsw / Vs (n). Here, Tsw is の of the switching period, Vs (n)
Is the input voltage Vin (n) multiplied by the number m of secondary windings of the transformer, and is m × Vin (n).
【0053】[0053]
【数4】 ここで、Kは回路定数であり、ie(n−1)は推定電
流値である。推定電流値ie(n)とは、サンプリング
点(n)において予想されるインダクタ電流ILの値で
ある。式(4)では、サンプリング点(n−2)にて得
られた検出値を元に演算された推定電流値ie(n−
1)と、サンプリング点(n−2)にて得られた検出値
を元に演算された入力電圧推定値tpv(n−1)とを
用いているので、初期状態のように推定電流値ie(n
−1)や入力電圧推定値tpv(n−1)が存在しない
場合には、推定電流値ie(n−1)が0(ゼロ)、入
力電圧推定値tpv(n−1)が所定の値として計算さ
れる。(Equation 4) Here, K is a circuit constant, and ie (n-1) is an estimated current value. The estimated current value ie (n) is a value of the inductor current IL expected at the sampling point (n). In the equation (4), the estimated current value ie (n−n) calculated based on the detection value obtained at the sampling point (n−2).
1) and the input voltage estimated value tpv (n-1) calculated based on the detected value obtained at the sampling point (n-2), so that the estimated current value ie is obtained as in the initial state. (N
-1) or when the input voltage estimated value tpv (n-1) does not exist, the estimated current value ie (n-1) is 0 (zero), and the input voltage estimated value tpv (n-1) is a predetermined value. Is calculated as
【0054】このようにして入力電圧推定値tpv
(n)が求められると、次に、式(5)に基づいてしき
い値Vd(n)が計算される(ステップS13)。Thus, the estimated input voltage tpv
When (n) is obtained, next, a threshold value Vd (n) is calculated based on Expression (5) (Step S13).
【0055】[0055]
【数5】 しきい値Vd(n)の計算においては、演算部27内の
テーブル30が参照される。すなわち、ステップS2に
て求められた入力電圧推定値tpv(n)をアドレスと
したメモリの読み出しが行われ、ここに格納されたデー
タであるtable(tpv(n))が用いられる。か
かるテーブル30のアドレス(入力電圧推定値tpv
(n))とこれに対応するデータ(table(tpv
(n)))との関係を一般式で表すと、式(6)のとお
りとなる。(Equation 5) In calculating the threshold value Vd (n), the table 30 in the arithmetic unit 27 is referred to. That is, the memory is read using the input voltage estimated value tpv (n) obtained in step S2 as an address, and table (tpv (n)), which is data stored therein, is used. The address of this table 30 (input voltage estimated value tpv
(N)) and the corresponding data (table (tpv
(N))) is represented by a general formula (6).
【0056】[0056]
【数6】 ここで、Lfは、インダクタ17のインダクタンスであ
る。(Equation 6) Here, Lf is the inductance of the inductor 17.
【0057】このようにしてしきい値Vdが求められる
と、次に、しきい値Vd(n)と基準電圧値Vrefと
が比較される(ステップS14)。After the threshold value Vd is obtained in this manner, the threshold value Vd (n) is compared with the reference voltage value Vref (step S14).
【0058】かかる比較は、インダクタ電流ILが連続
状態であるか不連続状態であるかを判断するために行わ
れ、しきい値Vd(n)が基準電圧値Vrefよりも大
きければ連続状態であると判断され、しきい値Vd
(n)が基準電圧値Vrefよりも小さければ不連続状
態であると判断される。ここで、連続状態とは、インダ
クタ電流ILが常に流れている状態をいい、駆動してい
る負荷9が大きい場合(出力電流Ioが大きい場合)に
この状態となる。一方、不連続状態とは、インダクタに
電流ILが間欠的に流れている状態をいい、駆動してい
る負荷9が小さい場合(出力電流Ioが小さい場合)に
この状態となる。This comparison is performed to determine whether the inductor current IL is in a continuous state or a discontinuous state. If the threshold value Vd (n) is larger than the reference voltage value Vref, the state is a continuous state. And the threshold value Vd
If (n) is smaller than the reference voltage value Vref, it is determined that the state is a discontinuous state. Here, the continuous state refers to a state in which the inductor current IL is constantly flowing, and this state occurs when the driven load 9 is large (when the output current Io is large). On the other hand, the discontinuous state refers to a state in which the current IL is intermittently flowing through the inductor, and this state occurs when the driven load 9 is small (the output current Io is small).
【0059】具体的には、図3に示されるように、イン
ダクタ電流ILの波形の下端が0A(アンペア)以上で
ある状態が連続状態である。Specifically, as shown in FIG. 3, a state where the lower end of the waveform of the inductor current IL is 0 A (ampere) or more is a continuous state.
【0060】図7は、インダクタ電流ILの波形の下端
が0Aである状態を示す波形図である。図7に示される
ように、インダクタ電流ILの波形の下端が0Aとなっ
た場合における出力電流Ioの値をIcpと定義する。FIG. 7 is a waveform diagram showing a state in which the lower end of the waveform of inductor current IL is 0A. As shown in FIG. 7, the value of the output current Io when the lower end of the waveform of the inductor current IL is 0 A is defined as Icp.
【0061】出力電流Ioの値がIcpよりもさらに低
下すると、インダクタ17にはインダクタ電流ILが間
欠的に流れるようになる。すなわち、不連続状態とな
る。When the value of the output current Io falls further below Icp, the inductor current IL flows intermittently through the inductor 17. That is, a discontinuous state occurs.
【0062】図8は、インダクタ電流ILが不連続状態
である場合を示す波形図である。FIG. 8 is a waveform diagram showing a case where inductor current IL is in a discontinuous state.
【0063】すなわち、出力電流Ioの値がIcpであ
る場合(図7)を境として、出力電流Ioがこれよりも
大きい場合にはインダクタ電流ILは連続状態(図3)
となり、これよりも小さい場合にはインダクタ電流IL
は不連続状態(図8)となる。インダクタ電流ILの連
続状態と不連続状態との境界を規定する出力電流量Ic
pは、不連続点(臨界点)と呼ばれる。That is, when the value of the output current Io is Icp (FIG. 7) and when the output current Io is larger than this, the inductor current IL is in a continuous state (FIG. 3).
And if smaller than this, the inductor current IL
Becomes a discontinuous state (FIG. 8). Output current amount Ic defining the boundary between continuous state and discontinuous state of inductor current IL
p is called a discontinuity point (critical point).
【0064】さて、ステップS14における判断の結
果、しきい値Vd(n)が基準電圧値Vrefよりも大
きい(連続状態)と判断されれば、次に、式(7)に基
づいて推定電流値ie(n)が計算される(ステップS
15)。If it is determined in step S14 that the threshold value Vd (n) is larger than the reference voltage value Vref (in a continuous state), then the estimated current value is calculated based on equation (7). ie (n) is calculated (step S
15).
【0065】[0065]
【数7】 ここで、vir(n)は指令電圧値、すなわちサンプリ
ング点(n)における出力電圧Voの制御目標値であ
る。式(7)では、サンプリング点(n−2)にて得ら
れた検出値を元に演算された指令電圧値vir(n−
1)を用いているので、初期状態のように指令電圧値v
ir(n−1)が存在しない場合には、これが0(ゼ
ロ)として計算される。(Equation 7) Here, vir (n) is a command voltage value, that is, a control target value of the output voltage Vo at the sampling point (n). In equation (7), the command voltage value vir (n−n) calculated based on the detection value obtained at the sampling point (n−2)
Since 1) is used, the command voltage v
If ir (n-1) does not exist, it is calculated as 0 (zero).
【0066】このようにして推定電流値ie(n)が求
められると、次に、式(8)に基づいて指令電圧値vi
r(n)が計算される(ステップS16)。When the estimated current value ie (n) is obtained in this way, the command voltage value vi (n) is then calculated based on equation (8).
r (n) is calculated (step S16).
【0067】[0067]
【数8】 そして、指令電圧値vir(n)が求められると、次
に、式(9)に基づいて位相phase(n)が計算さ
れる(ステップS17)。(Equation 8) When the command voltage value vir (n) is obtained, the phase phase (n) is calculated based on the equation (9) (step S17).
【0068】[0068]
【数9】 位相phase(n)は、サンプリング点(n)におい
て位相制御信号生成部28により生成すべき位相制御信
号(gs11とgs14)の位相及び位相制御信号(g
s12とgs13)の位相を決定する情報であり、位相
制御信号生成部28はこれを受けて位相制御信号(gs
11とgs14)の位相及び位相制御信号(gs12と
gs13)の位相を決定する。(Equation 9) The phase phase (n) is the phase of the phase control signals (gs11 and gs14) to be generated by the phase control signal generator 28 at the sampling point (n) and the phase control signal (g
s12 and gs13), and the phase control signal generator 28 receives the information and determines the phase control signal (gs).
11 and gs14) and the phase of the phase control signals (gs12 and gs13).
【0069】一方、ステップS14における判断の結
果、しきい値Vd(n)が基準電圧値Vrefよりも小
さい(不連続状態)と判断されれば、ステップS13に
おいて得られたしきい値Vd(n)をそのまま指令電圧
値vir(n)とし(ステップS18)、次いで、式
(10)に基づいて推定電流値ie(n)が計算される
(ステップS19)。On the other hand, if it is determined in step S14 that threshold value Vd (n) is smaller than reference voltage value Vref (discontinuous state), threshold value Vd (n) obtained in step S13 is obtained. ) Is directly used as the command voltage value vir (n) (step S18), and then the estimated current value ie (n) is calculated based on equation (10) (step S19).
【0070】[0070]
【数10】 その後、上述と同様にして、式(9)に基づいて位相p
hase(n)が計算され(ステップS17)、かかる
位相phase(n)に基づいて位相制御信号(gs1
1〜gs14)を生成するための制御信号が生成され
る。(Equation 10) Thereafter, in the same manner as described above, the phase p
phase (n) is calculated (step S17), and the phase control signal (gs1) is calculated based on the phase (n).
1 to gs14) are generated.
【0071】図9(a)は、従来のスイッチング電源装
置において、過電流時における出力電流Ioと出力電圧
Voとの関係(出力電圧垂下特性)を入力電圧Vinご
とに示すグラフであり、図9(b)は、本実施態様にか
かるスイッチング電源装置において、過電流時における
出力電流Ioと出力電圧Voとの関係(出力電圧垂下特
性)を入力電圧Vinごとに示すグラフである。いずれ
も、出力電流Ioが85Aに制限されるよう制御してい
る。FIG. 9A is a graph showing the relationship (output voltage drooping characteristic) between the output current Io and the output voltage Vo at the time of overcurrent in the conventional switching power supply device for each input voltage Vin. (B) is a graph showing the relationship (output voltage drooping characteristic) between the output current Io and the output voltage Vo at the time of an overcurrent for each input voltage Vin in the switching power supply device according to the present embodiment. In each case, the output current Io is controlled to be limited to 85A.
【0072】図9(a)に示されるように、出力電流I
oが85Aに制限されるよう制御しても、従来のスイッ
チング電源装置においては、入力電圧Vin及び出力電
圧Voによって出力電流Ioが大きく変動していること
が分かる。これは、サンプリング信号Sの発生タイミン
グがインダクタ電流ILのピークからずれているため
に、適切な位相phase(n)が得られなかったため
である。これに対して、図9(b)に示されるように、
本実施態様にかかるスイッチング電源装置においては、
入力電圧Vin及び出力電圧Voの広い範囲に亘って、
出力電流Ioが85Aに制限されていることが分かる。As shown in FIG. 9A, the output current I
It can be seen that in the conventional switching power supply device, the output current Io fluctuates greatly depending on the input voltage Vin and the output voltage Vo even if control is performed so that o is limited to 85 A. This is because the generation timing of the sampling signal S is shifted from the peak of the inductor current IL, so that an appropriate phase phase (n) cannot be obtained. On the other hand, as shown in FIG.
In the switching power supply according to the present embodiment,
Over a wide range of the input voltage Vin and the output voltage Vo,
It can be seen that the output current Io is limited to 85A.
【0073】このように、本実施態様においては、実際
に検出されたインダクタ電流ILの値を補正し、補正後
のインダクタ電流IL’に基づいて位相phase
(n)を生成しているので、適切な位相phase
(n)を得ることが可能となる。As described above, in the present embodiment, the value of the actually detected inductor current IL is corrected, and the phase phase is corrected based on the corrected inductor current IL ′.
Since (n) is generated, an appropriate phase phase
(N) can be obtained.
【0074】また、本実施態様においては、検出された
出力電圧Vo及び補正インダクタ電流IL’に基づき算
出された入力電圧推定値tpv(n)を用い、これに基
づいてしきい値Vd(n)を算出し、さらにかかるしき
い値Vd(n)と基準電圧値Vrefとを比較すること
によってインダクタ電流ILが連続状態であるか不連続
状態であるかを判断しているため、入力電圧があらかじ
め定められた値とは異なる場合、特に、入力電圧が変動
している場合であっても、入力電圧推定値tpv(n)
に基づいて上記判断を正確に行うことが可能となる。In the present embodiment, the input voltage estimation value tpv (n) calculated based on the detected output voltage Vo and the corrected inductor current IL 'is used, and based on this, the threshold value Vd (n) is used. Is calculated and the threshold voltage Vd (n) is compared with the reference voltage value Vref to determine whether the inductor current IL is in a continuous state or in a discontinuous state. The input voltage estimated value tpv (n) is different from the predetermined value, particularly, even when the input voltage is fluctuating.
This makes it possible to make the above determination accurately.
【0075】しかも、本実施態様においては、インダク
タ電流ILが不連続状態であると判断された場合、上記
出力電圧Vo及び補正インダクタ電流IL’を用いて求
められたしきい値Vd(n)を指令電圧値vir(n)
としているので、入力電圧があらかじめ定められた値と
は異なる場合、特に、入力電圧が変動している場合であ
っても、ステップS17において、適切な位相phas
e(n)を得ることが可能となる。Further, in the present embodiment, when it is determined that the inductor current IL is in a discontinuous state, the threshold value Vd (n) obtained by using the output voltage Vo and the corrected inductor current IL 'is determined. Command voltage value vir (n)
Therefore, even if the input voltage is different from the predetermined value, in particular, even if the input voltage fluctuates, the appropriate phase phas is determined in step S17.
e (n) can be obtained.
【0076】これにより、本実施態様にかかるスイッチ
ング電源装置おいては、入力電圧が変動する場合であっ
ても、スイッチング回路2の正しい動作タイミングを得
ることができるので、インダクタ電流ILが連続状態で
ある場合及び不連続状態である場合のいずれにおいて
も、出力電圧Voを所望の値(Vref)に安定させる
ことができる。As a result, in the switching power supply according to the present embodiment, even when the input voltage fluctuates, the correct operation timing of the switching circuit 2 can be obtained. The output voltage Vo can be stabilized at a desired value (Vref) both in a certain case and in a discontinuous state.
【0077】また、制御信号の生成(ステップS4)
は、図6に示したアルゴリズムに限らず、異なるアルゴ
リズムに沿って行っても構わない。Generation of a control signal (step S4)
Is not limited to the algorithm shown in FIG. 6, but may be performed according to a different algorithm.
【0078】図10は、他のアルゴリズムによる制御信
号の生成(ステップS4)を詳細に示すフローチャート
である。FIG. 10 is a flowchart showing in detail the generation of a control signal by another algorithm (step S4).
【0079】本アルゴリズムによる制御信号の生成にお
いては、まず、式(3)に基づいて電流指令値ir(n
+1)が計算され(ステップS21)、次いで、式
(4)に基づいて入力電圧推定値tpv(n)が計算さ
れる(ステップS22)。すなわち、これらステップS
21及びS22は、図6に示したステップS11及びS
12と同様である。In the generation of the control signal by the present algorithm, first, the current command value ir (n
+1) is calculated (step S21), and then the estimated input voltage value tpv (n) is calculated based on equation (4) (step S22). That is, these steps S
21 and S22 correspond to steps S11 and S22 shown in FIG.
Same as 12.
【0080】このようにして電流指令値ir(n+1)
及び入力電圧推定値tpv(n)が求められると、次
に、電流指令値ir(n+1)と規定値idとが比較さ
れる(ステップS23)。Thus, the current command value ir (n + 1)
When the estimated input voltage value tpv (n) is obtained, the current command value ir (n + 1) is compared with the specified value id (step S23).
【0081】かかる比較は、インダクタ電流ILが連続
状態であるか不連続状態であるかを判断するために行わ
れ、電流指令値ir(n+1)が規定値idよりも大き
ければ連続状態であると判断され、電流指令値ir(n
+1)が規定値idよりも小さければ不連続状態である
と判断される。ここで、規定値idは、スイッチング電
源装置の仕様によって定められた定格入力電圧範囲内の
任意の1点の値より算出した不連続点(臨界点)であ
り、本実施態様においては、仕様によって定められた標
準入力電圧値を用いて算出されている。This comparison is performed to determine whether the inductor current IL is continuous or discontinuous. If the current command value ir (n + 1) is larger than the specified value id, it is determined that the current is continuous. Is determined and the current command value ir (n
If +1) is smaller than the specified value id, it is determined that the state is discontinuous. Here, the specified value id is a discontinuous point (critical point) calculated from an arbitrary point within a rated input voltage range defined by the specifications of the switching power supply device. It is calculated using a predetermined standard input voltage value.
【0082】かかる判断の結果、電流指令値ir(n+
1)が規定値idよりも大きい(連続状態)と判断され
れば、次に、式(7)に基づいて推定電流値ie(n)
が計算され(ステップS24)、次いで、式(8)に基
づいて指令電圧値vir(n)が計算され(ステップS
25)、さらに、式(9)に基づいて位相phase
(n)が計算される(ステップS26)。すなわち、こ
れらステップS24〜及びS26は、図6に示したステ
ップS15〜S17と同様である。As a result of this determination, the current command value ir (n +
If 1) is determined to be larger than the specified value id (continuous state), then the estimated current value ie (n) is calculated based on equation (7).
Is calculated (step S24), and then the command voltage value vir (n) is calculated based on equation (8) (step S24).
25) Further, based on the equation (9), the phase
(N) is calculated (step S26). That is, steps S24 to S26 are the same as steps S15 to S17 shown in FIG.
【0083】一方、ステップS23における判断の結
果、電流指令値ir(n+1)が規定値idよりも小さ
い(不連続状態)と判断されれば、次に、式(11)に
基づいて指令電圧値vir(n)が計算される(ステッ
プS27)。On the other hand, if the result of determination in step S23 is that the current command value ir (n + 1) is smaller than the specified value id (discontinuous state), then the command voltage value is determined based on equation (11). vir (n) is calculated (step S27).
【0084】[0084]
【数11】 このようにして指令電圧値vir(n)が求められる
と、次に、式(10)に基づいて推定電流値ie(n)
が計算される(ステップS28)。すなわち、本ステッ
プS28は、図6に示したステップS19と同様であ
る。[Equation 11] When the command voltage value vir (n) is obtained in this manner, next, the estimated current value ie (n) is calculated based on Expression (10).
Is calculated (step S28). That is, step S28 is the same as step S19 shown in FIG.
【0085】そして、指令電圧値vir(n)が求めら
れると、次に、式(9)に基づいて位相phase
(n)が計算され(ステップS26)、かかる位相ph
ase(n)に基づいて位相制御信号(gs11〜gs
14)を生成するための制御信号が生成される。When the command voltage value vir (n) is obtained, the phase phase is then calculated based on equation (9).
(N) is calculated (step S26), and the phase ph is calculated.
phase (n) based on the phase control signals (gs11-gs)
14) is generated.
【0086】本アルゴリズムにより制御信号の生成(ス
テップS4)を行えば、演算部27内のテーブル30を
設ける必要はない。このため、演算部27に必要とされ
る回路規模を小さくすることが可能となる。If the control signal is generated by the present algorithm (step S4), it is not necessary to provide the table 30 in the arithmetic unit 27. For this reason, it is possible to reduce the circuit scale required for the arithmetic unit 27.
【0087】図11は、さらに他のアルゴリズムによる
制御信号の生成(ステップS4)を詳細に示すフローチ
ャートである。FIG. 11 is a flowchart showing in detail the generation of a control signal by another algorithm (step S4).
【0088】本アルゴリズムは、上記アルゴリズムにお
けるステップS27及びS28をステップS37に置き
換えたものであり、その他のステップS31〜S36は
それぞれ上記アルゴリズムにおけるステップS21〜S
26と同じ内容である。In this algorithm, steps S27 and S28 in the above algorithm are replaced with step S37, and the other steps S31 to S36 are steps S21 to S36 in the above algorithm, respectively.
The content is the same as 26.
【0089】ステップS37においては、推定電流値i
e(n)及び指令電圧値vir(n)が強制的に0(ゼ
ロ)とされ、これにより、位相phase(n)とTs
wとが等しくなる。上述のとおり、Tswは位相制御信
号生成部28により生成される位相制御信号の周期であ
るので、位相phase(n)がTswと等しいという
ことは、位相制御信号gs11とgs14の重なり部分
が無くなるとともに、位相制御信号gs12とgs13
の重なり部分が無くなることを意味する。これにより、
スイッチング回路2において電力の出力がなくなる。In step S37, the estimated current value i
e (n) and the command voltage value vir (n) are forcibly set to 0 (zero), whereby the phase phase (n) and Ts
w is equal. As described above, since Tsw is the period of the phase control signal generated by the phase control signal generation unit 28, the fact that the phase phase (n) is equal to Tsw means that the overlap between the phase control signals gs11 and gs14 is eliminated and , Phase control signals gs12 and gs13
Means that there is no overlap. This allows
In the switching circuit 2, the output of electric power disappears.
【0090】本アルゴリズムにより制御信号の生成(ス
テップS4)を行う場合も、演算部27内のテーブル3
0を設ける必要がないため、演算部27に必要とされる
回路規模を小さくすることが可能となる。When the control signal is generated by the present algorithm (step S4), the table 3
Since there is no need to provide 0, it is possible to reduce the circuit scale required for the operation unit 27.
【0091】次に、本発明の好ましい他の実施態様にか
かるスイッチング電源装置について説明する。Next, a switching power supply according to another preferred embodiment of the present invention will be described.
【0092】上記実施態様にかかるスイッチング電源装
置では、誤差△iの計算(ステップS2)及び補正イン
ダクタ電流IL’の計算(ステップS3)をソフトウェ
ア的に行っているのに対し、本実施態様にかかるスイッ
チング電源装置においては、これらをハードウェア的に
行っている点で異なる。その他の部分は上記実施態様に
かかるスイッチング電源装置と同様であるので、重複す
る説明は省略する。In the switching power supply according to the above embodiment, the calculation of the error Δi (step S2) and the calculation of the correction inductor current IL ′ (step S3) are performed by software. The switching power supply device differs in that these are performed by hardware. The other parts are the same as those of the switching power supply according to the above-described embodiment, and the duplicated description will be omitted.
【0093】図12は、誤差△iの計算(ステップS
2)及び補正インダクタ電流IL’の計算(ステップS
3)を行うためのハードウェア構成を示すブロック図で
ある。FIG. 12 shows the calculation of the error △ i (step S
2) and calculation of the corrected inductor current IL '(step S
It is a block diagram which shows the hardware constitutions for performing 3).
【0094】図12に示されるように、本実施態様にお
いては、サンプル/ホールド回路21からのアナログ出
力(出力電圧Vo)及びサンプル/ホールド回路23か
らのアナログ出力(電圧V2)を受けて減算を行う減算
器35と、減算器35からの出力を受ける増幅器36
と、サンプル/ホールド回路22からのアナログ出力
(インダクタ電流IL)及び増幅器36の出力を受けて
加算を行う加算器37とを備える。As shown in FIG. 12, in the present embodiment, the analog output (output voltage Vo) from the sample / hold circuit 21 and the analog output (voltage V2) from the sample / hold circuit 23 are subtracted. Subtractor 35 and an amplifier 36 receiving an output from the subtractor 35
And an adder 37 that receives the analog output (inductor current IL) from the sample / hold circuit 22 and the output of the amplifier 36 and performs addition.
【0095】減算器35は、サンプル/ホールド回路2
3に保持されたアナログ値からサンプル/ホールド回路
21に保持されたアナログ値を減じる。これにより、減
算器35のアナログ出力は、 V2−Vo の値を示すことになる。The subtractor 35 is connected to the sample / hold circuit 2
The analog value held in the sample / hold circuit 21 is subtracted from the analog value held in 3. Thus, the analog output of the subtractor 35 indicates the value of V2−Vo.
【0096】増幅器36は、Tdelay/Lfのゲイ
ン(増幅率)を有する。これにより、増幅器36のアナ
ログ出力は、 (V2−Vo)Tdelay/Lf の値を示すことになる。The amplifier 36 has a gain (amplification factor) of Tdelay / Lf. Thereby, the analog output of the amplifier 36 indicates the value of (V2−Vo) Tdelay / Lf.
【0097】加算器37は、サンプル/ホールド回路2
3に保持されたアナログ値と増幅器36より出力される
アナログ値とを加算する。これにより、加算器37のア
ナログ出力は、 IL+(V2−Vo)Tdelay/Lf の値を示すことになり、補正インダクタ電流IL’を示
すアナログ値の生成が完了する。The adder 37 is connected to the sample / hold circuit 2
The analog value held at 3 and the analog value output from the amplifier 36 are added. Thus, the analog output of the adder 37 indicates the value of IL + (V2-Vo) Tdelay / Lf, and the generation of the analog value indicating the correction inductor current IL 'is completed.
【0098】このようにして生成された補正インダクタ
電流IL’を示すアナログ値は、A/Dコンバータ25
に供給され、デジタル信号に変換されることになる。以
下、A/Dコンバータ25によってデジタル信号に変換
された補正インダクタ電流IL’の値は、A/Dコンバ
ータ24及び26によってそれぞれデジタル信号に変換
された出力電圧Vo及び電圧V2の値とともに演算部2
7に供給され、上記実施態様と同様のアルゴリズムに沿
って演算される。The analog value indicating the corrected inductor current IL ′ generated in this manner is output from the A / D converter 25.
And converted into a digital signal. Hereinafter, the value of the corrected inductor current IL ′ converted into a digital signal by the A / D converter 25 is calculated together with the values of the output voltage Vo and the voltage V2 converted into digital signals by the A / D converters 24 and 26, respectively.
7 and is calculated according to the same algorithm as in the above embodiment.
【0099】このように、本実施態様においては、誤差
△iの計算(ステップS2)及び補正インダクタ電流I
L’の計算(ステップS3)をハードウェア的に行って
いるので、これらの計算は極めて高速に行われる。この
ため、これら計算を行うことによるパフォーマンスの低
下を効果的に防ぐことができる。As described above, in the present embodiment, the calculation of the error Δi (step S2) and the correction inductor current I
Since the calculation of L '(step S3) is performed by hardware, these calculations are performed at extremely high speed. For this reason, it is possible to effectively prevent performance degradation caused by performing these calculations.
【0100】尚、上記実施態様においては、誤差△iの
計算(ステップS2)及び補正インダクタ電流IL’の
計算(ステップS3)の両方をハードウェア的に行って
いるが、これらの一方のみをハードウェア的に行っても
構わない。In the above embodiment, both the calculation of the error Δi (step S2) and the calculation of the correction inductor current IL ′ (step S3) are performed by hardware, but only one of them is performed by hardware. You may go for the wear.
【0101】次に、本発明の好ましいさらに他の実施態
様にかかるスイッチング電源装置について説明する。Next, a description will be given of a switching power supply according to still another preferred embodiment of the present invention.
【0102】図13は、本発明の好ましいさらに他の実
施態様にかかるスイッチング電源装置を示す回路図であ
る。FIG. 13 is a circuit diagram showing a switching power supply according to still another preferred embodiment of the present invention.
【0103】図13に示されるように、本実施態様にか
かるスイッチング電源装置においては、図1に示される
スイッチング電源装置が備える制御回路7が制御回路3
8に置き換えられている。制御回路38には、サンプリ
ング信号Sを遅延させる遅延回路39が備えられてお
り、サンプル/ホールド回路21及び22には、かかる
遅延回路39により遅延された遅延サンプリング信号
S’が供給されている。As shown in FIG. 13, in the switching power supply according to the present embodiment, the control circuit 7 included in the switching power supply shown in FIG.
8 has been replaced. The control circuit 38 is provided with a delay circuit 39 for delaying the sampling signal S, and the sample / hold circuits 21 and 22 are supplied with the delayed sampling signal S 'delayed by the delay circuit 39.
【0104】ここで、遅延回路39の遅延時間はTde
layに設定されている。上述のとおり、Tdelay
は、位相制御信号(gs11〜gs14)に対する位相
制御信号(GS11〜GS14)の遅延時間であり、ド
ライブ回路8を構成するドライバ31〜34の遅延時間
と実質的に一致する。但し、ドライバ31〜34以外
に、位相制御信号(GS11〜GS14)に実質的な遅
延をもたらす要因が存在すれば、これをも考慮してTd
elayを決定することが好ましい。Here, the delay time of the delay circuit 39 is Tde
lay. As described above, Tdelay
Is a delay time of the phase control signals (GS11 to GS14) with respect to the phase control signals (gs11 to gs14), and substantially coincides with the delay times of the drivers 31 to 34 configuring the drive circuit 8. However, if there is a factor that causes a substantial delay in the phase control signals (GS11 to GS14) other than the drivers 31 to 34, Td is also taken into consideration.
Preferably, elay is determined.
【0105】このように、本実施態様においては、サン
プリング信号Sを遅延させる遅延回路39を備えている
ので、サンプル/ホールド回路21及び22は、遅延サ
ンプリング信号S’を用いてサンプリングを行うことが
できる。上述のとおり、遅延回路39の遅延時間はTd
elayに設定されているため、インダクタ電流ILが
ピークを示すタイミングにおいてサンプリングを行うこ
とができる。As described above, in this embodiment, since the delay circuit 39 for delaying the sampling signal S is provided, the sample / hold circuits 21 and 22 can perform sampling using the delayed sampling signal S '. it can. As described above, the delay time of the delay circuit 39 is Td
Since it is set to elay, sampling can be performed at the timing when the inductor current IL shows a peak.
【0106】尚、本実施態様においては、スイッチング
回路2の動作タイミングを決定するアルゴリズムにおい
て、図5に示したステップS2及びS3は省略され、電
流検出回路19により検出されたインダクタ電流ilは
補正されることなくそのまま以下の演算(ステップS
4)において用いられる。In the present embodiment, in the algorithm for determining the operation timing of the switching circuit 2, steps S2 and S3 shown in FIG. 5 are omitted, and the inductor current il detected by the current detection circuit 19 is corrected. The following calculation (step S
Used in 4).
【0107】本発明は、以上の実施態様に限定されるこ
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。The present invention is not limited to the above embodiments, and various changes can be made within the scope of the invention described in the claims, and these are also included in the scope of the present invention. It goes without saying that it is a thing.
【0108】すなわち、本発明の適用が可能なスイッチ
ング電源装置としては、図1に示した回路構成からなる
スイッチング電源装置に限らず、他の回路構成からなる
スイッチング電源装置についても適用可能である。他の
回路構成からなるスイッチング電源装置の一例を図14
に示す。本発明を、図14に示される回路構成からなる
スイッチング電源装置に適用した場合には、スイッチ素
子10のオン期間をtonに基づいて定めればよい。も
ちろん、これ以外の回路構成を有するスイッチング電源
装置にも本発明は適用可能であり、回路構成に応じ、ス
イッチング回路に対する制御を、位相phase、オン
期間tonのみならず、デューティ、オフ期間、周波数
等の信号を用いて行っても構わない。In other words, the switching power supply device to which the present invention can be applied is not limited to the switching power supply device having the circuit configuration shown in FIG. 1, but can be applied to a switching power supply device having another circuit configuration. FIG. 14 shows an example of a switching power supply device having another circuit configuration.
Shown in When the present invention is applied to the switching power supply having the circuit configuration shown in FIG. 14, the ON period of the switch element 10 may be determined based on ton. Of course, the present invention can be applied to a switching power supply device having a circuit configuration other than the above. According to the circuit configuration, control of the switching circuit is performed not only by the phase and the on period ton, but also by the duty, the off period, the frequency, May be performed using the above signal.
【0109】また、上記各実施態様においては、整流点
の電圧V2を実際に測定しているが、そのかわりに、検
出されたインダクタ電流ILと出力電圧VoよりVsの
値を推定し、これをV2としても構わない。この場合、
図12に示したように、誤差△iの計算(ステップS
2)及び補正インダクタ電流IL’の計算(ステップS
3)をハードウェア的に行う場合には、デジタル値とし
て設定された値V2をD/Aコンバータによりアナログ
値に変換し、これを減算器35に供給すればよい。In each of the above embodiments, the voltage V2 at the rectification point is actually measured. Instead, the value of Vs is estimated from the detected inductor current IL and the output voltage Vo. It may be V2. in this case,
As shown in FIG. 12, the calculation of the error △ i (step S
2) and calculation of the corrected inductor current IL '(step S
In the case where step 3) is performed by hardware, the value V2 set as a digital value may be converted into an analog value by a D / A converter and supplied to the subtractor 35.
【0110】さらに、メイントランス4の2次側電圧
や、ダイオード15又は16の両端間の電圧を測定し、
これを整流点の電圧V2の代わりに用いても構わない。
また、インダクタ17の両端間の電圧V2−Voを測定
し、これを用いても構わない。Further, the secondary side voltage of the main transformer 4 and the voltage between both ends of the diode 15 or 16 are measured.
This may be used instead of the voltage V2 at the rectification point.
Alternatively, the voltage V2−Vo between both ends of the inductor 17 may be measured and used.
【0111】[0111]
【発明の効果】以上説明したように、本発明によれば、
スイッチング回路のスイッチ素子を制御するための信号
経路に遅延が存在する場合であっても、正しい動作タイ
ミングを得ることができるスイッチング電源装置を提供
することができる。As described above, according to the present invention,
It is possible to provide a switching power supply device that can obtain correct operation timing even when a delay exists in a signal path for controlling a switching element of a switching circuit.
【図1】本発明の好ましい実施態様にかかるスイッチン
グ電源装置を示す回路図である。FIG. 1 is a circuit diagram showing a switching power supply device according to a preferred embodiment of the present invention.
【図2】ドライブ回路8の内部構成を概略的に示す回路
図である。FIG. 2 is a circuit diagram schematically showing an internal configuration of a drive circuit 8.
【図3】本発明の好ましい実施態様にかかるスイッチン
グ電源装置の基本動作を示す動作波形図である。FIG. 3 is an operation waveform diagram showing a basic operation of the switching power supply device according to a preferred embodiment of the present invention.
【図4】PWM波(gs11〜gs14)及びPWM波
(GS11〜GS14)とインダクタ電流ILの波形と
の関係を拡大して示すタイミング図である。FIG. 4 is a timing diagram showing, in an enlarged manner, a relationship between PWM waves (gs11 to GS14) and PWM waves (GS11 to GS14) and a waveform of an inductor current IL.
【図5】スイッチング回路2の動作タイミングを決定す
るアルゴリズムを示すフローチャートである。FIG. 5 is a flowchart showing an algorithm for determining the operation timing of the switching circuit 2.
【図6】制御信号の生成(ステップS4)をより詳細に
示すフローチャートである。FIG. 6 is a flowchart showing the generation of a control signal (step S4) in more detail.
【図7】インダクタ電流ILの波形の下端が0Aである
状態を示す波形図である。FIG. 7 is a waveform diagram showing a state in which the lower end of the waveform of the inductor current IL is 0A.
【図8】インダクタ電流ILが不連続状態である場合を
示す波形図である。FIG. 8 is a waveform diagram showing a case where the inductor current IL is in a discontinuous state.
【図9】(a)は、従来のスイッチング電源装置におい
て、過電流時における出力電流Ioと出力電圧Voとの
関係(出力電圧垂下特性)を入力電圧Vinごとに示す
グラフであり、(b)は、本実施態様にかかるスイッチ
ング電源装置において、過電流時における出力電流Io
と出力電圧Voとの関係(出力電圧垂下特性)を入力電
圧Vinごとに示すグラフである。FIG. 9A is a graph showing the relationship (output voltage drooping characteristic) between the output current Io and the output voltage Vo at the time of an overcurrent for each input voltage Vin in the conventional switching power supply device, and FIG. Is the output current Io at the time of overcurrent in the switching power supply according to the present embodiment.
6 is a graph showing the relationship between the output voltage Vo and the output voltage Vo (output voltage drooping characteristic) for each input voltage Vin.
【図10】他のアルゴリズムによる制御信号の生成(ス
テップS4)を詳細に示すフローチャートである。FIG. 10 is a flowchart showing in detail the generation of a control signal by another algorithm (step S4).
【図11】さらに他のアルゴリズムによる制御信号の生
成(ステップS4)を詳細に示すフローチャートであ
る。FIG. 11 is a flowchart showing in detail the generation of a control signal by another algorithm (step S4).
【図12】誤差△iの計算(ステップS2)及び補正イ
ンダクタ電流IL’の計算(ステップS3)を行うため
のハードウェア構成を示すブロック図である。FIG. 12 is a block diagram showing a hardware configuration for calculating an error Δi (step S2) and calculating a correction inductor current IL ′ (step S3).
【図13】本発明の好ましいさらに他の実施態様にかか
るスイッチング電源装置を示す回路図である。FIG. 13 is a circuit diagram showing a switching power supply according to still another preferred embodiment of the present invention.
【図14】他の回路構成からなるスイッチング電源装置
の一例を示す回路図である。FIG. 14 is a circuit diagram showing an example of a switching power supply device having another circuit configuration.
1 直流入力電源 2 スイッチング回路 3 インダクタ 4 メイントランス 5 出力整流回路 6 出力平滑回路 7 制御回路 8 ドライブ回路 9 負荷 10〜14 スイッチ素子 15,16 ダイオード 17 インダクタ 18 コンデンサ 19 電流検出回路 21〜23 サンプル/ホールド回路 24〜26 A/Dコンバータ 27 演算部 28 PWM波形生成部 31〜34 ドライバ 35 減算器 36 増幅器 37 加算器 38 制御回路 39 遅延回路 REFERENCE SIGNS LIST 1 DC input power supply 2 switching circuit 3 inductor 4 main transformer 5 output rectifier circuit 6 output smoothing circuit 7 control circuit 8 drive circuit 9 load 10 to 14 switch element 15, 16 diode 17 inductor 18 capacitor 19 current detection circuit 21 to 23 samples / Hold circuit 24 to 26 A / D converter 27 Operation unit 28 PWM waveform generation unit 31 to 34 Driver 35 Subtractor 36 Amplifier 37 Adder 38 Control circuit 39 Delay circuit
Claims (10)
に変換する直流−交流変換手段と、少なくともインダク
タを有し前記交流を直流出力に変換する交流−直流変換
手段と、前記直流−交流変換手段の前記スイッチング動
作を制御する制御回路とを備え、前記制御回路が、前記
インダクタに流れるインダクタ電流の値を検出する第1
の手段と、前記検出されたインダクタ電流の値を補正す
る第2の手段とを含むことを特徴とするスイッチング電
源装置。A DC-AC converter for converting a DC input into an AC by a switching operation; an AC-DC converter having at least an inductor for converting the AC into a DC output; A control circuit for controlling a switching operation, wherein the control circuit detects a value of an inductor current flowing through the inductor.
And a second unit for correcting the value of the detected inductor current.
制御回路による前記直流−交流変換手段に対する前記ス
イッチング動作の指示に応答して行われることを特徴と
する請求項1に記載のスイッチング電源装置。2. The switching power supply according to claim 1, wherein said detection by said first means is performed in response to an instruction of said switching operation to said DC-AC conversion means by said control circuit. apparatus.
ダクタ電流の値を実質的に前記インダクタ電流のピーク
値に補正するものであることを特徴とする請求項1また
は2に記載のスイッチング電源装置。3. The switching device according to claim 1, wherein said second means corrects the value of the detected inductor current to substantially a peak value of the inductor current. Power supply.
ダクタ電流の値と前記インダクタ電流のピーク値との誤
差を実質的に算出する第3の手段と、前記検出されたイ
ンダクタ電流の値と前記誤差とを加算する第4の手段と
を含むことを特徴とする請求項3に記載のスイッチング
電源装置。4. The third means for substantially calculating an error between the detected value of the inductor current and the peak value of the inductor current, and the value of the detected inductor current. 4. The switching power supply device according to claim 3, further comprising a fourth means for adding the error and the error.
第4の手段による前記加算が、ソフトウェア的に実行さ
れることを特徴とする請求項4に記載のスイッチング電
源装置。5. The switching power supply according to claim 4, wherein said calculation by said third means and said addition by said fourth means are executed by software.
第4の手段による前記加算の少なくとも一方が、ハード
ウェア的に実行されることを特徴とする請求項4に記載
のスイッチング電源装置。6. The switching power supply according to claim 4, wherein at least one of said calculation by said third means and said addition by said fourth means is executed by hardware.
制御回路が前記直流−交流変換手段に対して前記スイッ
チング動作を指示してから、前記直流−交流変換手段が
前記スイッチング動作を行うまでの遅延時間に少なくと
も基づいて行われることを特徴とする請求項4乃至6の
いずれか1項に記載のスイッチング電源装置。7. The calculation by the third means is performed from when the control circuit instructs the DC-AC conversion means to perform the switching operation to when the DC-AC conversion means performs the switching operation. The switching power supply according to any one of claims 4 to 6, wherein the switching power supply is performed based on at least the delay time.
変圧するトランスと、前記トランスの出力を整流する出
力整流回路と、前記インダクタを含み前記出力整流回路
の出力を平滑する出力平滑回路とを備えることを特徴と
する請求項1乃至7のいずれか1項に記載のスイッチン
グ電源装置。8. An AC-DC converter comprising: a transformer for transforming the AC; an output rectifier circuit for rectifying an output of the transformer; an output smoothing circuit including the inductor for smoothing an output of the output rectifier circuit. The switching power supply device according to claim 1, further comprising:
に変換する直流−交流変換手段と、少なくともインダク
タを有し前記交流を直流出力に変換する交流−直流変換
手段と、前記直流−交流変換手段の前記スイッチング動
作を制御する制御回路とを備え、前記制御回路が、前記
インダクタに流れるインダクタ電流の値を周期的に検出
する第1の手段と、少なくとも前記第1の手段による検
出結果に基づいて前記直流−交流変換手段に対し前記ス
イッチング動作を指示する第2の手段とを含み、前記第
1の手段による前記検出が、前記第2の手段により前記
指示が行われた後、所定時間経過後に行われることを特
徴とするスイッチング電源装置。9. A DC-AC converter for converting a DC input to an AC by a switching operation, an AC-DC converter having at least an inductor and converting the AC to a DC output, and a DC-AC converter for the DC-AC converter. A control circuit for controlling a switching operation, wherein the control circuit periodically detects a value of an inductor current flowing through the inductor, and the DC circuit based on at least a detection result by the first means. A second means for instructing the AC conversion means to perform the switching operation, wherein the detection by the first means is performed after a lapse of a predetermined time after the instruction is performed by the second means. A switching power supply device characterized by the above-mentioned.
記直流−交流変換手段に対して前記スイッチング動作を
指示してから、前記直流−交流変換手段が前記スイッチ
ング動作を行うまでの遅延時間に実質的に等しいことを
特徴とする請求項9に記載のスイッチング電源装置。10. The delay time from when the second means instructs the DC-AC conversion means to perform the switching operation until when the DC-AC conversion means performs the switching operation. 10. The switching power supply according to claim 9, wherein
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001059467A JP4167811B2 (en) | 2001-03-05 | 2001-03-05 | Switching power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001059467A JP4167811B2 (en) | 2001-03-05 | 2001-03-05 | Switching power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002262565A true JP2002262565A (en) | 2002-09-13 |
JP4167811B2 JP4167811B2 (en) | 2008-10-22 |
Family
ID=18919025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001059467A Expired - Fee Related JP4167811B2 (en) | 2001-03-05 | 2001-03-05 | Switching power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4167811B2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008263768A (en) * | 2007-02-20 | 2008-10-30 | Gm Global Technology Operations Inc | Method and system for determining current in electric component |
WO2009051170A1 (en) * | 2007-10-19 | 2009-04-23 | Murata Manufacturing Co., Ltd. | Switching power supply device |
JP2012110119A (en) * | 2010-11-17 | 2012-06-07 | Toshiba Corp | Power circuit |
JP2012249351A (en) * | 2011-05-25 | 2012-12-13 | Hitachi Ltd | Dc power supply device |
JP2013099061A (en) * | 2011-10-31 | 2013-05-20 | Toyota Motor Corp | Converter controller |
JP2015033200A (en) * | 2013-08-01 | 2015-02-16 | ローム株式会社 | Switching power supply control circuit |
JP2018527877A (en) * | 2016-02-05 | 2018-09-20 | 広東欧珀移動通信有限公司 | Terminal charging system, charging method and power adapter |
US10622829B2 (en) | 2016-02-05 | 2020-04-14 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Charging control method and apparatus |
-
2001
- 2001-03-05 JP JP2001059467A patent/JP4167811B2/en not_active Expired - Fee Related
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008263768A (en) * | 2007-02-20 | 2008-10-30 | Gm Global Technology Operations Inc | Method and system for determining current in electric component |
JP4575964B2 (en) * | 2007-02-20 | 2010-11-04 | ジーエム・グローバル・テクノロジー・オペレーションズ・インコーポレーテッド | Method and system for determining current in electrical components |
WO2009051170A1 (en) * | 2007-10-19 | 2009-04-23 | Murata Manufacturing Co., Ltd. | Switching power supply device |
JPWO2009051170A1 (en) * | 2007-10-19 | 2011-03-03 | 株式会社村田製作所 | Switching power supply |
JP2012110119A (en) * | 2010-11-17 | 2012-06-07 | Toshiba Corp | Power circuit |
JP2012249351A (en) * | 2011-05-25 | 2012-12-13 | Hitachi Ltd | Dc power supply device |
JP2013099061A (en) * | 2011-10-31 | 2013-05-20 | Toyota Motor Corp | Converter controller |
JP2015033200A (en) * | 2013-08-01 | 2015-02-16 | ローム株式会社 | Switching power supply control circuit |
US10320225B2 (en) | 2016-02-05 | 2019-06-11 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Charging system and charging method for increasing service life of battery of terminal and power adapter thereof |
US10637276B2 (en) | 2016-02-05 | 2020-04-28 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Adapter and method for charging control |
JP2018527877A (en) * | 2016-02-05 | 2018-09-20 | 広東欧珀移動通信有限公司 | Terminal charging system, charging method and power adapter |
US10411494B2 (en) | 2016-02-05 | 2019-09-10 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Adapter and method for charging control |
US10461568B2 (en) | 2016-02-05 | 2019-10-29 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Charging system, charging method, and power adapter |
US10491030B2 (en) | 2016-02-05 | 2019-11-26 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Charging system and charging method for terminal and terminal |
US10622829B2 (en) | 2016-02-05 | 2020-04-14 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Charging control method and apparatus |
KR20180113491A (en) * | 2016-02-05 | 2018-10-16 | 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 | Charging system for terminal, charging method and power adapter |
US10644529B2 (en) | 2016-02-05 | 2020-05-05 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Adapter and method for charging control |
US10819134B2 (en) | 2016-02-05 | 2020-10-27 | Guangdong Oppo Mobile Telecommuncations Corp., Ltd. | Adapter and method for charging control |
KR102204865B1 (en) * | 2016-02-05 | 2021-01-19 | 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 | Terminal charging system, charging method and power adapter |
US10910866B2 (en) | 2016-02-05 | 2021-02-02 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Charging system and charging method for terminal and power adapter |
US10985595B2 (en) | 2016-02-05 | 2021-04-20 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Adapter and method of controlling charging process |
US11070076B2 (en) | 2016-02-05 | 2021-07-20 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Charging method, charging system, and power adapter |
Also Published As
Publication number | Publication date |
---|---|
JP4167811B2 (en) | 2008-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7317625B2 (en) | Parallel current mode control using a direct duty cycle algorithm with low computational requirements to perform power factor correction | |
US8934273B2 (en) | Switching power supply including power factor correction circuit with polarity determination control | |
US8248040B2 (en) | Time-limiting mode (TLM) for an interleaved power factor correction (PFC) converter | |
US9379621B1 (en) | Digital slope compensation for peak current controlled converters | |
US20090257258A1 (en) | Power supply apparatus and semiconductor integrated circuit device | |
US20050168198A1 (en) | Predictive digital current controllers for switching power converters | |
EP1085647A2 (en) | Compensation circuit, method of operation thereof and converter employing the same | |
US9882476B2 (en) | Method and apparatus for phase current estimation in semi-resonant voltage converters | |
EP2101400A2 (en) | Method and apparatus for AC to DC power conversion with reduced harmonic current | |
JP5930700B2 (en) | Switching power supply device and control method thereof | |
JP5038841B2 (en) | Switching power supply | |
US20230299665A1 (en) | Power converting device | |
EP4106172A1 (en) | Loop gain compensation of interleaved boost converter using cylcle time | |
US7075801B2 (en) | Dc converter | |
JP2004364433A (en) | Dc voltage conversion circuit | |
JP4167811B2 (en) | Switching power supply | |
JP2018137841A (en) | Power factor improvement circuit and charger | |
JP2019062665A (en) | AC-DC converter | |
JP6968361B2 (en) | Power conversion circuit and its control method | |
JP4234808B2 (en) | Switching power supply | |
US10638587B2 (en) | Device and method for processing an inductor current | |
JP2002252974A (en) | Switching power unit | |
JP5239917B2 (en) | Power factor correction converter and power factor correction converter controller | |
JP2002252976A (en) | Switching power unit | |
JP4966252B2 (en) | Switching power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080722 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080804 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4167811 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |