JP2021111972A - 細分割を使用した電気信号測定 - Google Patents

Abstract

【課題】利用可能な測定回路が誤差なく測定できる大きさを超えるアナログ信号を監視するための回路を提供する。【解決手段】測定回路は、電子回路と、複数の測定チャネルと、結合回路とを含む。電子回路は、第１の端子と、第２の端子と、非抵抗性回路素子とを含む。複数の測定チャネルの各々は、電子回路に接続された差動入力を含む。複数の測定チャネルの差動入力は直列に接続され、非抵抗性回路素子に連結された差動入力を含む。複数の測定チャネルの第１の測定チャネルの差動入力の１つの入力が電子回路の第１の端子に接続され、複数の測定チャネルの第２の測定チャネルの差動入力の１つの入力が電子回路の第２の端子に接続される。結合回路は、複数の測定チャネルから複数の出力を受信し、複合出力信号を生成する。【選択図】図３

Description

本明細書は、アナログ電気信号を測定するための電子回路に関し、特に、信号を測定する際の誤差を低減することに関する。

電子回路を使用して、電気信号を測定することができる。アナログ−デジタル変換（ＡＤＣ）回路を使用するなどによって、電気信号を精密に測定することが望ましい場合がある。しかしながら、監視される信号が、広い電圧範囲または電圧スパンを有し、従来の精密ＡＤＣ回路で測定することが困難な場合がある。

本明細書は、概して、利用可能な測定回路が誤差なく測定できる大きさを超えるアナログ信号を監視するための回路に関する。いくつかの態様では、測定回路は、電子回路と、複数の測定チャネルと、結合回路とを含む。電子回路は、第１の端子と、第２の端子と、非抵抗性回路素子とを含む。複数の測定チャネルの各々は、電子回路に接続された差動入力を含む。複数の測定チャネルの差動入力は直列に接続され、非抵抗性回路素子に連結された差動入力を含む。複数の測定チャネルの第１の測定チャネルの差動入力の１つの入力が第１の端子に接続され、複数の測定チャネルの最後の測定チャネルの差動入力の１つの入力が第２の端子に接続される。結合回路は、複数の測定チャネルから複数の出力を受信し、複合出力信号を生成する。

いくつかの態様では、アナログ電気信号を測定する方法は、アナログ入力信号の一部を各々測定する複数の測定チャネルを使用して、電子回路の第１の端子と第２の端子との間のアナログ入力信号を測定することを含む。電子回路は、非抵抗性回路素子を含む。複数の測定チャネルの各々は、電子回路に接続された差動入力を含む。複数の測定チャネルの差動入力は直列に接続され、非抵抗性回路素子に連結された差動入力を含む。複数の測定チャネルの第１の測定チャネルの差動入力の１つの入力が電子回路の第１の端子に接続され、複数の測定チャネルの第２の測定チャネルの差動入力の１つの入力が電子回路の第２の端子に接続される。方法は、複数の測定チャネルの出力を結合し、複合出力信号を生成することを含む。

いくつかの態様では、電気回路は、複数の測定チャネルと、電圧分割回路と、加算回路とを含む。測定チャネルの各々は、差動アナログデジタル変換（ＡＤＣ）回路を含む。電圧分割回路は、複数の測定チャネルのＡＤＣ回路間でアナログ入力信号を分割するために直列に接続される複数の抵抗コンデンサ（ＲＣ）回路を含む。加算回路は、ＡＤＣ回路から複数の出力を同時に受信し、複数の出力を加算して複合出力信号を生成するように構成される。

本項は、本特許出願の主題の概要を提供することを意図している。本発明の排他的または網羅的な説明を提供することを意図するものではない。本特許出願に関するさらなる情報を提供するために、詳細な説明が含まれている。

図面において、必ずしも縮尺通りに描かれていないが、同様の数字は、異なる図面において類似の構成要素を記述する場合がある。異なる文字の接尾辞を有する同様の数字は、類似の構成要素の異なる例を表す場合がある。図面は、概して、限定ではなく例として、本明細書に記載された様々な実施形態を示す。

大きな電圧を測定するための測定回路の例である。 大きな電圧を測定するための測定回路の別の例である。 大きな入力電圧信号を監視するための測定回路の例のブロック図である。 大きな入力電圧信号を監視するための測定回路の他の例のブロック図である。 大きな入力電圧信号を監視するための測定回路の他の例のブロック図である。 大きな入力電圧信号を監視するための測定回路の他の例のブロック図である。 差動ＳＡＲ ＡＤＣ回路の例の機能ブロック図である。 大きな入力電圧信号を監視するための測定回路のさらなる例のブロック図である。 大きな入力電圧信号を監視するための測定回路のさらなる例のブロック図である。 アナログ電気信号を測定する方法のフロー図である。

本明細書で先に説明したように、そのような大きなスパンの信号を測定するように設計されていない場合がある従来の測定回路を使用して、電圧振幅が大きいアナログ信号を測定することは困難であり得る。図１は、大きな電圧を測定するための測定回路１００の例である。回路は、受動抵抗Ｒ_１およびＲ_２からなる抵抗分割回路、ならびに電圧測定回路Ｖ_ＭＥＡＳを含む。抵抗は、入力電圧_ＶＩＮの振幅を、電圧測定回路Ｖ_ＭＥＡＳで測定可能な電圧にスケーリングする。測定回路への入力における容量Ｃ_１は、寄生容量を表す。寄生容量は測定の帯域幅を制限する。測定可能な信号の速度は、電圧測定回路Ｖ_ＭＥＡＳへの入力における電圧が、寄生容量を含むＲＣ時定数に落ち着くために制限される。

図２は、大きな電圧を測定するための測定回路２００の別の例である。回路は、図１のような抵抗分割器と、測定回路Ｖ_ＭＥＡＳとを含む。図２の回路は、Ｒ_２に並列して追加されたコンデンサＣ_２を含む。（Ｒ_１＊Ｃ_１＝Ｒ_２＊Ｃ_２）の場合、回路はすべての周波数を完全に通過させる。図２のアプローチの問題点は、（Ｒ_１＊Ｃ_１＝Ｒ_２＊Ｃ_２）となるように、回路素子を正確に一致させることができないことである。構成要素は、構成要素の許容範囲内でしか一致させることができず、これは測定の所望の精度よりも悪くなる場合がある。

図３は、大きな入力電圧信号を監視するための測定回路３００の例である。入力電圧は、電子回路であり得る電気ネットワーク３１０に印加される。電子回路は、第１の端子（ラベル「＋」）、第２の端子（ラベル「−」）、および第１の端子と第２の端子との間に介在する少なくとも１つの回路ノード（Ｖ_ノード１）を含む。測定回路は、差動入力を各々含む複数の測定チャネル３０５も含む。測定チャネルの数は、少なくとも２つであるが、いくつかの実装態様は、数十のチャネルを含み得る。測定チャンネルの差動入力は直列に接続される。ある測定チャネルの差動入力の１つの入力が、「＋」端子に接続され、別の測定チャネルの差動入力の１つの入力が、「−」端子に接続される。

入力電圧は、測定チャネルの「一連の直列」の入力間で分配され、各測定チャネルは、入力電圧の一部を測定して、入力電圧の部分測定を形成する。次いで、チャネルの部分的な結果は、アナログ入力信号の測定を形成するために結合され得る。図３では、測定は、複数の測定チャネルから複数の出力を受信し、かつ元の入力信号を再構成する複合出力信号を生成する結合回路３１５を含む。

電子回路は、回路ノード（Ｖ_ノード１）に連結された非抵抗性回路素子を含み、測定チャネルの差動入力の入力は、非抵抗性回路素子に連結される。抵抗性回路素子は、測定チャネルの差動入力の両方の入力に直接またがる必要はなく、差動入力の入力に連結することによって測定チャネルとの相互作用のみを有し得る。非抵抗性回路素子のいくつかの例は、コンデンサ、インダクタ、ダイオード、電池、自動変圧器、および能動デバイス（例えば、増幅器）を含む。

図４は、大きな入力電圧信号を監視するための測定回路４００の別の例である。電気ネットワークは、回路ノード４２０で直列に接続された２つのＲＣ対（Ｒ_１Ｃ_１およびＲ_２Ｃ_２）と、ＲＣ対の各々に接続された測定チャネル４０５とを含む。また、測定チャネルは、電子回路の端子と回路ノード４２０とに接続されている。

ＲＣ対は、測定チャネルの入力間でアナログ入力信号を分配するための電圧分割する回路を形成する。ＲＣ対が一致する場合、入力信号は２つの測定チャネルの差動入力間で均等に分割される。図２に関して本明細書で先に説明したように、電圧分割ネットワークは、分割器の個々の構成要素の精度の誤差に起因し得る電圧分割精度誤差を有し得る。例えば、電圧分割器の個々の構成要素は、各々５％の精度を有し得る。さらに、他の誤差源は、構成要素の直線性誤差または動的整定誤差を含む。

図２の回路よりも図４の回路が優れている点は、複数の測定チャネル出力が一緒に結合される（例えば、加算される）と、これらの誤差がすべて補完されているように、出力でキャンセルされることである。１つの測定チャネルに、過剰な信号を与える電圧分割誤差はまた、隣接する測定チャネルから同じ量を減算している。誤差のキャンセルの深さは、各チャネルのコモンモード除去だけでなく、各チャネルのゲインマッチによっても制限される。例えば、チャネル間のゲインマッチが０．１％であれば、電圧分割誤差の６０デシベル（６０ｄＢ）の減衰を達成することができる。この方法は、ネットワーク構成要素の精度に対する要件を大幅に低減し、同様に動的または非線形分割誤差の影響を低減する。

図５は、大きな入力電圧信号を監視するための測定回路５００の別の例である。図５は、図３の回路のより一般的なケースである。例は、Ｎ個の測定チャネル５０５を含み、Ｎは２より大きい整数である。測定チャネル（Ｖ_{ＭＥＡＳ，１}）の一方が、電気ネットワーク５１０の負端子と中間回路ノードとに接続され、測定チャネル（Ｖ_{ＭＥＡＳ，Ｎ}）のもう一方が、正端子と中間回路ノードとに接続される。Ｖ_{ＭＥＡＳ，１}とＶ_{ＭＥＡＳ，Ｎ}との間の測定チャネルは、電気ネットワーク５１０の中間回路ノードに接続される。非抵抗性回路素子は、１つ以上の中間回路ノードに連結される。電気ネットワーク５１０のＮ個の中間ノードにおけるすべての誤差は、結合回路５１５の加算によってキャンセルされる。

差動入力を有するＡＤＣを使用して、アナログ入力信号を測定することが望ましい場合がある。広いコモンモード範囲をもつ差動ＡＤＣの入力電圧範囲は、複数の測定チャネルの入力をＡＤＣと結合し（例えば、直列接続）、その結合を電気ネットワークの回路ノードおよび端子に接続することによって、倍増させることができる。

図６は、大きな入力電圧信号を監視するための測定回路６００の別の例である。測定回路は、３つの測定チャネル６０５と、電気ネットワークとしての電圧分割回路６１０と、結合回路としての加算回路６１５とを含む。各測定チャネルは、連続近似レジスタアナログ−デジタル変換（ＳＡＲ ＡＤＣ）回路を含む。

図７は、差動ＳＡＲ ＡＤＣ回路の例の機能ブロック図である。ＳＡＲ ＡＤＣ回路７０２は、正のデジタル−アナログ変換器（ＤＡＣ）７０５と、負のＤＡＣ７１０と、コンパレータ回路７１５とを含む。各ＤＡＣは、重み付けビットコンデンサ７２０を含む。この例では、コンデンサは、Ｃ／２、Ｃ／４…Ｃ／（２^Ｎ）として重み付けされ、ＮはＤＡＣ内のビット数（例えば、Ｎ＝８）であり、Ｃは一緒に加算されたビットコンデンサの合計容量である。差動アナログ入力電圧（ＩＮ＋、ＩＮ−）は、スイッチ７２５、７３０を閉じることにより、コンパレータ（ＣｏｍｐＣＭ）のコモンモードに対してビットコンデンサ上でサンプリングされる。入力電圧は、スイッチ７３０を開き、次いでスイッチ７２５を開くことによってコンデンサ上に保持される。コンデンサの上部プレートはＣｏｍｐＣＭ電圧にある。

正のＤＡＣ７０５および負のＤＡＣ７１０はまた、正の基準電圧および負の基準電圧（ＲＥＦ＋、ＲＥＦ−）に接続される。連続近似ルーチンの一部として、各ビットコンデンサについてのビットトライアルが反復的に実施される。ビットトライアルでは、正のＤＡＣ７０５の出力と負のＤＡＣ７１０の出力とがコンパレータ回路７１５の入力に印加される。コンパレータ回路の出力に基づいて、ビットコンデンサは、スイッチ７３５を使用してＲＥＦ＋またはＲＥＦ−のいずれかに接続される。ビットコンデンサがＲＥＦ＋に接続されている場合、ビットコンデンサに対応するデジタル値のビットには論理値「１」が割り当てられ、ビットコンデンサがＲＥＦ＋に接続されている場合、ビットコンデンサに対応するデジタル値のビットに論理値「０」が割り当てられる。次いで、すべてのデジタル値のビットが決定されるまで、次のビットコンデンサへの変換が続く。

図６に戻ると、測定チャネルの各々は、精度１６ビットのＳＡＲ ＡＤＣを含む。１６ビット以外のＳＡＲ ＡＤＣをもつ測定チャネルを使用することができる。電圧分割回路６１０は、直列に接続された３つの抵抗コンデンサ（ＲＣ）回路を含み、３つの測定チャネルの３つのＡＤＣの間で入力アナログ信号を分割する。ＡＤＣの各々は、それが受信するアナログ入力信号の一部についてデジタル値を生成する。

次に、最終結果を取得するために加算することによって、デジタルチャネル出力が結合される。加算回路６１５は、複合出力結果を生成するために、ＡＤＣのデジタル出力を並列に加算ためのデジタル回路を含む。ある特定の態様において、デジタル回路は、出力を結合してアナログ入力信号の複合測定値を生成するプロセッサを含む。測定チャネルを結合することで、個々の結果を一緒に結合することによる遅延以外に、結果に遅延を付加しないことが理解され得る。

図６のＲＣ−ＲＣ−ＲＣ電圧分割回路は、３対の３３メガオーム（３３ＭΩ）の抵抗器と１００ピコファラド（１００ｐＦ）のコンデンサとを含む。電圧分割回路６１０を使用して、０〜２４Ｖの範囲を有するアナログ入力を収容するために、３つの１０ボルト（１０Ｖ）チャネルを積み重ねることができる。一般に、Ｖ_ＣＨが各チャネル入力電圧Ｖ_ＩＮに割り当てられた電圧である場合、Ｖ_ＩＮ＝（３）（Ｖ_ＣＨ）（α）として３つのチャネル間で分割され得、αは誤差に対する許容値である。このＲＣ−ＲＣ−ＲＣ分割器は、抵抗やコンデンサとの手動での極零一致が不要である。ＲＣ−ＲＣ−ＲＣ分割器はオールパス回路として機能するため、広範囲の信号周波数に分割回路が使用され得る。直列に接続された並列ＲＣ回路は、各チャネルへのＡＣ信号の良好な連結を保証し、連結誤差は加算によってキャンセルされる。

漏洩電流、電荷キックバック、および非線形容量など、測定回路にＡＤＣ入力によって導入されたいかなる誤差も、加算でキャンセルされる。アクティブバッファ６２５は、測定チャネル内の任意の点で使用され得る。

図６の例は、マルチプレクサ回路６２０も含む。マルチプレクサ回路６２０は、複数のアナログ信号を受信するように構成された複数の入力と、測定回路の電圧分割回路に連結された出力とを含む。制御入力（Ａ［３：０］）は、複数のアナログ信号のうちの１つのアナログ信号を分割および測定のために電圧分割回路に選択的に印加する。１６対１（１６：１）マルチプレクサを例に示す。各入力は、１６個のセンサのアレイのうちの１つのセンサからアナログ入力信号を提供し得る。各センサの出力は、制御入力に従って選択および測定され得る。コントローラ（図示せず）は、センサのアレイの測定を調整するために、マルチプレクサ、測定チャネル、および加算回路に連結され得る。特定の例では、加算回路がデジタル回路を含む場合、デジタル回路は、マルチプレクサの制御入力を設定し得る。

電圧分割回路の直列接続インピーダンスは同じである必要はなく、測定チャネルに印加される電圧はチャネル間で均等に分割される必要はない。異なるインピーダンス値が直列に含められて、異なる電圧を複数の測定チャネルに印加し得る。電圧分割回路では、他の構成要素が使用され得る。

図８は、測定回路８００の別の例のブロック図である。電気ネットワーク８１０は、インダクタ（Ｌ）の直列接続を含む。複数の測定チャンネル８０５は、差動入力増幅器の直列接続を含む。増幅器８４０は、計装増幅器または絶縁増幅器であり得る。増幅器は、各個々の増幅器が単独で収容できるよりも広い入力電圧スパンを収容する。電気ネットワーク８１０は、増幅器の入力に接続される。増幅器の出力は、アナログ加算回路８１５に提供される。アナログ加算回路８１５のいくつかの例は、加算増幅器または電圧付加回路である。アナログ加算回路８１５は、複数の測定チャネルの複数の出力を加算して複合出力信号を生成する。変形例では、チャネルの増幅器の出力は、ＡＤＣに印加され、加算される。

図９は、測定回路９００の別の例のブロック図である。電圧分割回路９１０は、巻線に沿って複数の端子またはタップを有する自動変圧器を含む。自動変圧器からの異なるタップが、複数の測定チャネル９０５に適用される。各測定チャネル９０５は、ＳＡＲ ＡＤＣを含む。ＡＤＣの出力はデジタルで加算される。自動変圧器は、信号を様々なチャネル間で粗分配し、自動変圧器の誤差は、複数のチャネルのデジタル加算においてキャンセルされる。電圧分割器としての自動変圧器の使用は、無線周波数（ＲＦ）用途およびＡＣ結合用途に有用であり得る。

図５に戻ると、電気ネットワーク５１０は、本明細書に先に説明した電気回路の結合を含み得る。ある特定の態様において、電気ネットワーク５１０は、直列に接続された少なくとも１つの電池および少なくとも１つのＲＣ回路を含むことができる。ある特定の態様において、電気ネットワーク５１０は、少なくとも１つの能動回路素子を含むことができる。

完全を期すため、図１０は、アナログ電気信号を測定する方法１０００のフロー図である。１００５で、アナログ入力信号の一部を各々測定する複数の測定チャネルを使用して、電子回路の第１の端子と第２の端子との間のアナログ入力信号が測定される。電子回路は、少なくとも１つの非抵抗性回路素子を含む。電子回路は、本明細書に先に記載された電気ネットワークのいずれであってもよく、コンデンサ、インダクタ、または変圧器などの１つ以上の受動ストレージデバイスを含み得る。変形例では、電子回路は、能動回路構成要素を含み得、ダイオードを含み得、電池を含み得る。

複数の測定チャネルの各々は、電子回路に接続された差動入力を含む。複数の測定チャネルの差動入力は直列に接続され、非抵抗性回路素子に連結された差動入力を含む。複数の測定チャネルの第１の測定チャネルの差動入力の１つの入力が第１の端子に接続され、複数の測定チャネルの第２の測定チャネルの差動入力の１つの入力が第２の端子に接続される。測定チャネルは、本明細書に記載の測定チャネルのいずれであってもよく、差動入力ＡＤＣおよび差動入力増幅器の一方または両方を含むことができる。１０１０において、複数の測定チャネルの出力が結合され、複合出力信号を生成する。結合することは、デジタル加算回路、アナログ加算回路、またはプロセッサを使用して実施され得る。複合出力信号は、元の入力信号を再構成し得る。

本明細書に記載されるデバイス、システム、および方法は、測定回路の入力電圧範囲を拡大するために使用され得る低精度のアナログ入力分配ネットワークに連結された直列接続測定チャネルを含む。測定チャネルは、アナログ入力ネットワークによる誤差を低減し、複数のチャネル間で入力電圧スイングを共有することによって歪みを低減する。本明細書に記載される測定チャネルは、広いコモンモード電圧範囲を有し、それらのコモンモード除去率（ＣＭＲＲ）は高い。

追加の説明および態様
第１の態様（態様１）は、第１の端子、第２の端子、および非抵抗性回路素子を含む電子回路と、複数の測定チャネルであって、複数の測定チャネルの各々が、電子回路に接続された差動入力を含み、複数の測定チャネルの差動入力が直列に接続され、かつ非抵抗性回路素子に連結された差動入力を含み、複数の測定チャネルの第１の測定チャネルの差動入力の１つの入力が第１の端子に接続され、複数の測定チャネルの第２の測定チャネルの差動入力の１つの入力が第２の端子に接続される、複数の測定チャネルと、複数の測定チャネルから複数の出力を受信し、複合出力信号を生成するように構成された結合回路と、を備える主題（測定回路など）を含む。

態様２において、態様１の主題が任意選択で、第１の端子と第２の端子との間に連結された複数の回路素子を含み、複数の回路素子は、非抵抗性回路素子を含み、複数の回路素子が、複数の測定チャネルの複数の差動入力間にアナログ入力信号を分配するように構成されている。

態様３において、態様２の主題が任意選択で、直列に接続された複数の抵抗コンデンサ（ＲＣ）回路を含む複数の回路素子を含む。

態様４において、態様２の主題が任意選択で、直列に接続された複数のインダクタを含む複数の回路素子を含む。

態様５において、態様２の主題が任意選択で、少なくとも１つの電池を含む複数の回路素子を含む。

態様６において、態様１〜５のうちの１つまたは任意の組み合わせの主題が任意選択で、複数の測定チャネルのうちの１つの測定チャネルの差動入力のうち１つの入力に連結された少なくとも第３の端子をもつ自動変圧器を含む電子回路を含む。

態様７において、態様１〜６のうちの１つまたは任意の組み合わせの主題が任意選択で、アナログ−デジタル変換（ＡＤＣ）回路と、複合出力信号を生成するために複数の測定チャネルの複数のデジタル出力と加算デジタル回路を含む、結合回路とを含む、測定チャネルの各々を含む。

態様８において、態様１〜６のうちの１つまたは任意の組み合わせの主題が任意選択で、差動入力増幅器と複合出力信号を生成するために複数の測定チャネルの複数の出力を加算するためのアナログ加算回路を含む、結合回路とを含む、測定チャネルの各々を含む。

態様９において、態様１〜８のうちの１つまたは任意の組み合わせの主題が任意選択で、第１の端子または第２の端子に連結された出力と、複数のアナログ信号を受信するように構成された複数の入力と、複数のアナログ信号のうちの１つのアナログ信号を第１の端子または第２の端子に選択的に印加するように構成された制御入力と、を含む、マルチプレクサ回路を含む。

態様１０は、主題（アナログ電気信号を測定する方法、または機械の処理回路によって実行されると機械に方法を実施させる命令を含むコンピュータ可読媒体など）を含むか、またはそのような主題を含むように態様１〜９のうちの１つもしくはその任意の組み合わせが任意選択で組み合わせられ得、アナログ入力信号の一部をそれぞれが測定する複数の測定チャネルを使用して電子回路の第１の端子と第２の端子との間のアナログ入力信号を測定することと、複数の測定チャネルの出力を結合して、複合出力信号を生成することと、含む。電子回路は、非抵抗性回路素子を含む。複数の測定チャネルの各々は、電子回路に接続された差動入力を含む。複数の測定チャネルの差動入力は直列に接続され、非抵抗性回路素子に連結された差動入力を含む。複数の測定チャネルの第１の測定チャネルの差動入力の１つの入力が第１の端子に接続され、複数の測定チャネルの第２の測定チャネルの差動入力の１つの入力が第２の端子に接続される。

態様１１において、態様１０の主題が任意選択で、複数の差動入力アナログデジタル変換（ＡＤＣ）回路間にアナログ入力信号を分配することと、複合出力信号を生成するために、複数のＡＤＣ回路のデジタル出力を加算することとを含む。

態様１２において、態様１０の主題が任意選択で、複数の差動入力増幅器間にアナログ入力信号を分配することと、複合出力信号を生成するために、複数の差動入力増幅器のアナログ出力を加算することとを含む。

態様１３において、態様１０〜１２のうちの１つまたは任意の組み合わせの主題が任意選択で、直列に接続された複数の抵抗コンデンサ（ＲＣ）回路を使用してアナログ入力信号を分割することを含む。

態様１４において、態様１０〜１２のうちの１つまたは任意の組み合わせの主題が任意選択で、直列に接続された複数のインダクタを使用してアナログ入力信号を分割することを含む。

態様１５において、態様１０〜１２のうちの１つまたは任意の組み合わせの主題が任意選択で、電子回路の自動変圧器を使用して、アナログ入力信号を印加することを含み、自動変圧器が、複数の測定チャネルのうちの１つの測定チャネルの差動入力うちの１つの入力に連結された第３の端子を含む。

態様１６において、態様１０〜１５のうちの１つまたは任意の組み合わせの主題が任意選択で、複数の測定チャネル間でアナログ入力信号を不均一に分配することを含む。

態様１７は、主題（電気回路など）を含み得るか、またはそのような主題を含むように態様１〜１６のうちの１つもしくはその任意の組み合わせが任意選択で組み合わせられ得、複数の測定チャネルであって、測定チャネルの各々が、差動アナログデジタル変換（ＡＤＣ）回路を含む、複数の測定チャネルと、複数の測定チャネルのＡＤＣ回路間でアナログ入力信号を分割するために直列に接続された複数の抵抗コンデンサ（ＲＣ）回路を含む電圧分割回路と、ＡＤＣ回路から複数の出力を同時に受信し、複合出力信号を生成するために複数の出力を加算するように構成された加算回路と、を含む。

態様１８において、態様１７の主題が任意選択で、連続近似レジスタ（ＳＡＲ）ＡＤＣ回路である、ＡＤＣ回路を含むことができる。

態様１９において、態様１７および１８の一方または両方の主題が任意選択で、電圧分割回路に連結された出力と、複数のアナログ信号を受信するように構成された複数の入力と、複数のアナログ信号のうちの１つのアナログ信号を電圧分割回路に選択的に印加するように構成された制御入力と、を含む、マルチプレクサ回路を含むことができる。

態様２０において、態様１７〜１９のうちの１つまたは任意の組み合わせの主題が任意選択で、マルチプレクサ回路に連結された出力を含む加算回路を含むことができ、加算回路は、電圧分割回路に印加される複数のアナログ信号のうちの１つのアナログ信号を選択するように構成されている。

これらの非限定的な態様は、任意の順列または組合せで組み合わせられ得る。上記の詳細な説明は、詳細な説明の一部を形成する添付図面の参照を含む。図面は、例示として、本発明が実施され得る特定の実施形態を示す。これらの実施形態は、本明細書では「実施例」とも呼ばれる。本明細書で参照される全ての公開物、特許、および特許文書は、参照により個々に組み込まれるように、それらの全体が参照により本明細書に組み込まれる。本明細書と参照により組み込まれたそれらの文書との間に矛盾する使用法がある場合には、組み込まれた参照文献（複数可）における使用法は、本明細書の使用法を補完するものと見なされるべきであり、不整合な矛盾については、本明細書の使用法が支配する。

本明細書において、「ａ」または「ａｎ」という用語は、特許文書で一般的であるように、「少なくとも１つ」または「１つ以上」の他の例または使用法とは無関係に、１つまたは２つ以上を含むように使用される。本明細書において、「または」という用語は、特に指定のない限り、「ＡまたはＢ」が「ＡであるがＢではない」、「ＢであるがＡではない」、および「ＡおよびＢ」を含むように、非排他的なまたはを指すために使用される。添付の特許請求の範囲では、「含む（ｉｎｃｌｕｄｉｎｇ）」および「そこで（ｉｎ ｗｈｉｃｈ）」という用語は、「備える（ｃｏｍｐｒｉｓｉｎｇ）」および「そこで（ｗｈｅｒｅｉｎ）」というそれぞれの用語の平易な英語の同等語として使用される。また、以下の特許請求の範囲において、「含む（ｉｎｃｌｕｄｉｎｇ）」および「備える（ｃｏｍｐｒｉｓｉｎｇ）」という用語は制限のないものであり、すなわち、請求項でそのような用語の後に列挙されたものに加えて、要素を含むシステム、デバイス、物品、またはプロセスは、依然としてその請求項の範囲内にあると考えられる。さらに、以下の請求項では、用語「第１」、「第２」、および「第３」などは、単にラベルとして使用され、その対象に数値的な要件を課すことを意図するものではない。本明細書に記載される方法の例は、少なくとも部分的に、機械またはコンピュータに実装することができる。

上記の説明は例示的なものであり、限定的なものではないことが意図されている。例えば、上記の例（またはその１つ以上の態様）を互いに組み合わせて使用することができる。当業者であれば、上記の説明を検討することにより、他の実施形態を使用することができる。要約は、読者が技術的開示の性質を迅速に確認することを可能にするために、３７Ｃ．Ｆ．Ｒ．§１．７２（ｂ）に準拠して提供される。要約は、特許請求の範囲または意味を解釈または限定するために使用されないということを理解した上で提出される。また、上記の発明を実施するための形態では、開示を簡素化するために、さまざまな特徴がグループ化されている場合がある。これは、特許請求されていない開示された特徴が、いずれかの請求項に不可欠であることを意図するものとして解釈されるべきではない。むしろ、発明の主題は、特定の開示された実施形態のすべての特徴にない場合がある。したがって、以下の特許請求の範囲は、発明を実施するための形態に組み込まれ、各請求項は別個の実施形態としてそれ自体で成り立つ。本発明の範囲は、添付の特許請求の範囲を参照して、そのような特許請求の範囲が権利を与えられる均等物の全範囲とともに決定されるべきである。

３００ 測定回路
３０５ 測定チャネル
３１０ 電気ネットワーク
３１５ 結合回路

Claims (20)

1. 測定回路であって、
   第１の端子と、第２の端子と、非抵抗性回路素子と、を含む、電子回路と、
   複数の測定チャネルであって、前記複数の測定チャネルの各々が、前記電子回路に接続された差動入力を含み、前記複数の測定チャネルの前記差動入力が直列に接続され、かつ前記非抵抗性回路素子に連結された差動入力を含み、前記複数の測定チャネルの第１の測定チャネルの差動入力の１つの入力が前記第１の端子に接続され、前記複数の測定チャネルの第２の測定チャネルの差動入力の１つの入力が前記第２の端子に接続されている、複数の測定チャネルと、
   前記複数の測定チャネルから複数の出力を受信し、複合出力信号を生成するように構成された結合回路と、を備える、測定回路。
2. 前記電子回路が、前記第１の端子と前記第２の端子との間に連結された複数の回路素子を含み、前記複数の回路素子が、前記非抵抗性回路素子を含み、前記複数の回路素子が、前記複数の測定チャネルの前記複数の差動入力間にアナログ入力信号を分配するように構成されている、請求項１に記載の測定回路。
3. 前記複数の回路素子が、直列に接続された複数の抵抗コンデンサ（ＲＣ）回路を含む、請求項２に記載の測定回路。
4. 前記複数の回路素子が、直列に接続された複数のインダクタを含む、請求項２に記載の測定回路。
5. 前記複数の回路素子が、少なくとも１つの電池を含む、請求項２に記載の測定回路。
6. 前記電子回路が、前記複数の測定チャネルのうちの測定チャネルの差動入力の１つの入力に連結された少なくとも第３の端子をもつ自動変圧器を含む、請求項１に記載の測定回路。
7. 前記測定チャネルの各々が、アナログ−デジタル変換（ＡＤＣ）回路を含み、前記結合回路が、前記複合出力信号を生成するために前記複数の測定チャネルの複数のデジタル出力を加算するためのデジタル回路を含む、請求項１に記載の測定回路。
8. 前記測定チャネルの各々が、差動入力増幅器を含み、前記結合回路が、前記複合出力信号を生成するために前記複数の測定チャネルの複数の出力を加算するためのアナログ加算回路を含む、請求項１に記載の測定回路。
9. マルチプレクサ回路を含み、前記マルチプレクサ回路が、
   前記第１の端子または前記第２の端子に連結された出力と、
   複数のアナログ信号を受信するように構成された複数の入力と、
   前記複数のアナログ信号のうちのアナログ信号を前記第１の端子または前記第２の端子に選択的に印加するように構成された制御入力と、を含む、請求項１〜８のいずれか１項に記載の測定回路。
10. アナログ電気信号の測定方法であって、
    アナログ入力信号の一部を各々が測定する複数の測定チャネルを使用して、電子回路の第１の端子と第２の端子との間の前記アナログ入力信号を測定することであって、
    前記電子回路が、非抵抗性回路素子を含み、
    前記複数の測定チャネルの各々が、前記電子回路に接続された差動入力を含み、前記複数の測定チャネルの前記差動入力が直列に接続され、かつ前記非抵抗性回路素子に連結された差動入力を含み、前記複数の測定チャネルの第１の測定チャネルの差動入力の１つの入力が前記第１の端子に接続され、前記複数の測定チャネルの第２の測定チャネルの差動入力の１つの入力が前記第２の端子に接続されている、測定することと、
    前記複数の測定チャネルの出力を結合して、複合出力信号を生成することと、を含む、方法。
11. 複数の測定チャネルを使用して前記アナログ入力信号を測定することが、前記アナログ入力信号を複数の差動入力アナログデジタル変換（ＡＤＣ）回路間に分配することを含み、
    前記複数の測定チャネルの出力を結合することが、前記複合出力信号を生成するために、前記複数のＡＤＣ回路のデジタル出力を加算することを含む、請求項１０に記載の方法。
12. 複数の測定チャネルを使用して前記アナログ入力信号を測定することが、前記アナログ入力信号を複数の差動入力増幅器間に分配することを含み、
    前記複数の測定チャネルの出力を結合することが、前記複合出力信号を生成するために、前記複数の差動入力増幅器のアナログ出力を加算することを含む、請求項１０に記載の方法。
13. 前記アナログ入力信号を測定することが、直列に接続された複数の抵抗コンデンサ（ＲＣ）回路を使用して前記アナログ入力信号を分割することを含む、請求項１０に記載の方法。
14. 前記アナログ入力信号を測定することが、直列に接続された複数のインダクタを使用して前記アナログ入力信号を分割する、請求項１０に記載の方法。
15. 前記アナログ入力信号を測定することが、前記アナログ入力信号を自動変圧器電子回路に印加することを含み、前記自動変圧器が、前記複数の測定チャネルのうちの１つの測定チャネルの差動入力の１つの入力に連結された第３の端子を含む、請求項１０に記載の方法。
16. 前記アナログ入力信号を測定することが、前記アナログ入力信号を前記複数の測定チャネル間で不均一に分配することを含む、請求項１０〜１５のいずれか１項に記載の方法。
17. 複数の測定チャネルであって、前記測定チャネルの各々が、差動アナログデジタル変換（ＡＤＣ）回路を含む、複数の測定チャネルと、
    前記複数の測定チャネルの前記ＡＤＣ回路間でアナログ入力信号を分割するために直列に接続された複数の抵抗コンデンサ（ＲＣ）回路を含む電圧分割回路と、
    前記ＡＤＣ回路から複数の出力を同時に受信し、前記複数の出力を加算して複合出力信号を生成するように構成された、加算回路と、を備える、電気回路。
18. 前記ＡＤＣ回路が、各々、連続近似レジスタ（ＳＡＲ）ＡＤＣ回路である、請求項１７に記載の電気回路。
19. 前記電圧分割回路に連結された出力と、複数のアナログ信号を受信するように構成された複数の入力と、前記複数のアナログ信号のうちのアナログ信号を前記電圧分割回路に選択的に印加するように構成された制御入力と、を含む、マルチプレクサ回路を含む、請求項１７に記載の電気回路。
20. 前記加算回路が、前記マルチプレクサ回路に連結された出力を含み、前記加算回路が、前記電圧分割回路に印加される前記複数のアナログ信号の前記アナログ信号を選択するように構成されている、請求項１７〜１９のいずれか１項に記載の電気回路。

Images