JP2021108433A - Audio amplifier ic, and on-vehicle audio system and electronic apparatus using the audio amplifier ic - Google Patents

Audio amplifier ic, and on-vehicle audio system and electronic apparatus using the audio amplifier ic Download PDF

Info

Publication number
JP2021108433A
JP2021108433A JP2019239621A JP2019239621A JP2021108433A JP 2021108433 A JP2021108433 A JP 2021108433A JP 2019239621 A JP2019239621 A JP 2019239621A JP 2019239621 A JP2019239621 A JP 2019239621A JP 2021108433 A JP2021108433 A JP 2021108433A
Authority
JP
Japan
Prior art keywords
level
output pin
audio amplifier
load
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019239621A
Other languages
Japanese (ja)
Other versions
JP7348835B2 (en
Inventor
荒木 秀夫
Hideo Araki
秀夫 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019239621A priority Critical patent/JP7348835B2/en
Publication of JP2021108433A publication Critical patent/JP2021108433A/en
Application granted granted Critical
Publication of JP7348835B2 publication Critical patent/JP7348835B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Amplifiers (AREA)

Abstract

To provide an audio amplifier IC capable of detecting abnormalities in a load or a peripheral circuit by a method different from the conventional methods.SOLUTION: In an audio amplifier IC, when a load diagnostic mode is set while a load 201 is mounted, a switch SW1 is turned on. During an open detection period, a first threshold voltage VTH1 is set to a first level VOPEN, and a first current ITEST1 generated by a first current source CS1 is gradually increased to a first current amount IOPEN. During a short detection period following the open detection period, the first threshold voltage VTH1 is set to a second level SHORT larger than the first level VOPEN, and the first current ITEST1 is gradually increased to a second current amount ISHORT. When a first comparison signal S1 transits to the second level during the open detection period, the load 201 is determined as open abnormality. When the first comparison signal S1 is at the first level during the short detection period, the load 201 is determined as short abnormality.SELECTED DRAWING: Figure 2

Description

本発明は、スピーカやヘッドホンを駆動する増幅器に関する。 The present invention relates to an amplifier that drives a speaker or headphones.

オーディオ信号を増幅し、スピーカやヘッドホンなどの電気音響変換素子を駆動するために、オーディオアンプ(パワーアンプともいう)が用いられる。図1は、BTL(Bridged Tied Load)形式のオーディオアンプ100Rを備えるオーディオシステム200Rの回路図である。オーディオアンプ100Rの出力OUTPとOUTNには、負荷である電気音響変換素子202の正極端子+、負極端子−が接続される。オーディオアンプ100Rは、逆相の駆動電圧VOUTP,VOUTNを出力する第1アンプ102P、第2アンプ102Nを備える。 An audio amplifier (also called a power amplifier) is used to amplify an audio signal and drive an electroacoustic conversion element such as a speaker or headphones. FIG. 1 is a circuit diagram of an audio system 200R including a BTL (Bridged Tied Load) type audio amplifier 100R. The positive electrode terminal + and the negative electrode terminal-of the electroacoustic conversion element 202, which is a load, are connected to the outputs OUTP and OUTN of the audio amplifier 100R. The audio amplifier 100R includes a first amplifier 102P and a second amplifier 102N that output opposite-phase drive voltages V OUTP and V OUTN.

オーディオアンプ100Rは、電気音響変換素子202のオープンなどの異常を検出する負荷接続状態検出回路106をさらに備える。たとえば特許文献1に開示される負荷接続状態検出回路は、一方の出力端子に向けて所定の電流量の電流を流し込み、当該一方の出力端子に出現する電圧または電流にもとづいて正常、オープンまたはショートのいずれの状態であるかを検出する。 The audio amplifier 100R further includes a load connection state detection circuit 106 that detects an abnormality such as an opening of the electroacoustic conversion element 202. For example, the load connection state detection circuit disclosed in Patent Document 1 flows a predetermined amount of current toward one output terminal, and is normal, open, or short-circuited based on the voltage or current appearing in the one output terminal. Which state is detected.

特開2011−182263号公報Japanese Unexamined Patent Publication No. 2011-182263 特開2017−112428号公報JP-A-2017-112428

本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、従来とは異なる手法によって、負荷あるいは周辺回路の異常を検出可能なオーディオアンプICの提供にある。 The present invention has been made in such a situation, and one of the exemplary purposes of the embodiment is to provide an audio amplifier IC capable of detecting an abnormality in a load or a peripheral circuit by a method different from the conventional method.

本発明のある態様は、BTL(Bridged Tied Load)形式のオーディオアンプIC(Integrated Circuit)に関する。オーディオアンプICは、第1アンプと、第2アンプと、第1アンプの出力と接続される第1出力ピンと、第2アンプの出力と接続される第2出力ピンと、第1出力ピンと接続され、電流量が制御可能な第1電流を第1出力ピンにソースする第1電流源と、第2出力ピンと固定電圧ライン(接地)の間に設けられるスイッチと、第1出力ピンと第2出力ピンの電位差を、制御可能な第1しきい値電圧と比較し、電位差が第1しきい値電圧より低いとき第1レベル、高いとき第2レベルとなる第1比較信号を生成する第1コンパレータと、第1電流源およびスイッチを制御するコントローラと、を備える。コントローラは、負荷が実装された状態において負荷診断モードにセットされるとスイッチをオン状態とし、(i)オープン検出期間において、第1しきい値電圧を第1レベルにセットし、第1電流源が生成する第1電流を第1電流量まで徐々に増加させ、(ii)オープン検出期間に続くショート検出期間において、第1しきい値電圧を第1レベルより大きい第2レベルにセットし、第1電流源が生成する第1電流を、第1電流量から第2電流量まで徐々に増加させ、(iii-1)第1比較信号がオープン検出期間において第1レベル、ショート検出期間において第2レベルであるとき負荷が正常と判定し、(iii-2)第1比較信号がオープン検出期間において第2レベルに遷移したとき、負荷がオープン異常と判定し、(iii-3)第1比較信号がショート検出期間において第1レベルであるとき、負荷がショート異常と判定する。 One aspect of the present invention relates to a BTL (Bridged Tied Load) type audio amplifier IC (Integrated Circuit). The audio amplifier IC is connected to the first amplifier, the second amplifier, the first output pin connected to the output of the first amplifier, the second output pin connected to the output of the second amplifier, and the first output pin. A first current source that sources a first current whose amount of current can be controlled to the first output pin, a switch provided between the second output pin and the fixed voltage line (ground), and the first output pin and the second output pin. A first comparator that compares the potential difference with a controllable first threshold voltage and generates a first comparison signal that is the first level when the potential difference is lower than the first threshold voltage and the second level when the potential difference is higher. A controller for controlling a first current source and a switch is provided. The controller turns the switch on when set to load diagnostic mode with the load mounted, and (i) sets the first threshold voltage to the first level during the open detection period and sets the first current source. The first current generated by is gradually increased to the first current amount, and (ii) in the short detection period following the open detection period, the first threshold voltage is set to the second level larger than the first level, and the second level is set. The first current generated by the 1 current source is gradually increased from the first current amount to the second current amount, and (iii-1) the first comparison signal is the first level in the open detection period and the second in the short detection period. When the load is at the level, it is determined that the load is normal, and (iii-2) when the first comparison signal transitions to the second level during the open detection period, the load is determined to be open abnormality, and (iii-3) the first comparison signal. Is the first level in the short circuit detection period, the load is determined to be a short circuit abnormality.

この態様によると、ポップノイズを発生させることなく、1回のシーケンスで、負荷のショート異常やオープン異常を検出できる。また、ショート異常とオープン異常を、単一のコンパレータで検出できるため、回路面積を小さくできる。 According to this aspect, it is possible to detect a load short-circuit abnormality or an open abnormality in one sequence without generating pop noise. Moreover, since a short circuit abnormality and an open abnormality can be detected by a single comparator, the circuit area can be reduced.

スイッチは、オン状態におけるインピーダンスが可変であってもよい。コントローラは、オープン検出期間において、スイッチのインピーダンスを相対的に高く設定し、ショート検出期間において、スイッチのインピーダンスを相対的に低く設定してもよい。これにより、オープン検出期間とショート検出期間における第1コンパレータの入力電圧範囲を個別に適切に設定できる。 The switch may have a variable impedance in the on state. The controller may set the impedance of the switch relatively high during the open detection period and the impedance of the switch relatively low during the short detection period. Thereby, the input voltage range of the first comparator in the open detection period and the short detection period can be appropriately set individually.

スイッチは、並列に接続され、サイズが異なる第1NMOSトランジスタと第2NMOSトランジスタを含んでもよい。2つのNMOSトランジスタを選択的にオンすることにより、オン状態のインピーダンスを変化させることができる。 The switch may include first and second NMOS transistors that are connected in parallel and are of different sizes. By selectively turning on the two NMOS transistors, the impedance in the turned-on state can be changed.

オーディオアンプICは、第1出力ピンの電圧を分圧した第1検出電圧を、制御可能な第2しきい値電圧と比較し、第1検出電圧が第2しきい値電圧より低いときに第1レベル、高いとき第2レベルとなる第2比較信号を生成する第2コンパレータをさらに備えてもよい。コントローラは、地絡検出モードにセットされると、第2しきい値電圧および第3しきい値電圧を第3レベルにセットし、第1電流源が生成する第1電流を第3電流量まで徐々に増加させ、第2比較信号が第1レベルを維持するとき、第1出力ピンまたは第2出力ピンの外部における地絡異常と判定してもよい。 The audio amplifier IC compares the first detection voltage obtained by dividing the voltage of the first output pin with the controllable second threshold voltage, and when the first detection voltage is lower than the second threshold voltage, the first detection voltage is obtained. A second comparator may be further provided to generate a second comparison signal that becomes the second level when it is one level higher. When the controller is set to the ground fault detection mode, the second threshold voltage and the third threshold voltage are set to the third level, and the first current generated by the first current source is up to the third current amount. When it is gradually increased and the second comparison signal maintains the first level, it may be determined that the ground fault is abnormal outside the first output pin or the second output pin.

オーディオアンプICは、第2出力ピンと接続され、電流量が制御可能な第2電流を第2出力ピンにソースする第2電流源と、第2出力ピンの電圧を、第2しきい値電圧と連動する第3しきい値電圧と比較し、第2出力ピンの電圧が第3しきい値電圧より低いときに第1レベル、高いとき第2レベルとなる第3比較信号を生成する第3コンパレータと、をさらに備えてもよい。コントローラは、(iv)地絡検出モードにおいて、第2電流源が生成する第2電流を第3電流量まで徐々に増加させ、第3比較信号が第1レベルを維持するとき、第1出力ピンまたは第2出力ピンの外部における地絡異常と判定してもよい。 The audio amplifier IC is connected to the second output pin, and the second current source whose current amount can be controlled is sourced to the second output pin, and the voltage of the second output pin is defined as the second threshold voltage. A third comparator that generates a third comparison signal that becomes the first level when the voltage of the second output pin is lower than the third threshold voltage and the second level when the voltage of the second output pin is higher than the interlocking third threshold voltage. And may be further provided. In (iv) ground fault detection mode, the controller gradually increases the second current generated by the second current source to the third current amount, and when the third comparison signal maintains the first level, the first output pin. Alternatively, it may be determined that the ground fault is abnormal outside the second output pin.

コントローラは、天絡検出モードにセットされると、第2しきい値電圧および第3しきい値電圧を第3レベルより高い第4値にセットし、第1電流源および第2電流源をオフ状態とし、第2比較信号または第3比較信号の少なくとも一方が第2レベルに遷移したとき、第1出力ピンまたは第2出力ピンの外部における天絡異常と判定してもよい。 When set to the skyscraper detection mode, the controller sets the second and third threshold voltages to a fourth value higher than the third level and turns off the first and second current sources. When the state is set and at least one of the second comparison signal or the third comparison signal transitions to the second level, it may be determined that there is a tentacle abnormality outside the first output pin or the second output pin.

なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。 Any combination of the above components, and conversion of the expression of the present invention between methods, devices, and the like are also effective as aspects of the present invention.

本発明によれば、従来とは異なる手法によって、負荷あるいは周辺回路の異常を検出できる。 According to the present invention, an abnormality in a load or a peripheral circuit can be detected by a method different from the conventional method.

BTL(Bridged Tied Load)形式のオーディオアンプを備えるオーディオシステムの回路図である。It is a circuit diagram of an audio system including an audio amplifier of BTL (Bridged Tied Load) type. 実施の形態1に係るオーディオアンプICを備えるオーディオシステムの回路図である。It is a circuit diagram of the audio system including the audio amplifier IC which concerns on Embodiment 1. FIG. 負荷診断モードにおけるオーディオアンプICの等価回路図である。It is an equivalent circuit diagram of an audio amplifier IC in a load diagnosis mode. 図4(a)〜(c)は、図2のオーディオアンプICの動作波形図である。4 (a) to 4 (c) are operation waveform diagrams of the audio amplifier IC of FIG. 第1コンパレータおよびその周辺の回路図である。It is a circuit diagram of the 1st comparator and its surroundings. 実施の形態2に係るオーディオアンプICの回路図である。It is a circuit diagram of the audio amplifier IC which concerns on Embodiment 2. FIG. 地絡検出モードにおけるオーディオアンプICの等価回路図である。It is an equivalent circuit diagram of the audio amplifier IC in the ground fault detection mode. 天絡検出モードにおけるオーディオアンプICの等価回路図である。It is an equivalent circuit diagram of the audio amplifier IC in the heavenly interference detection mode. 図9(a)〜(c)は、電子機器の外観図である。9 (a) to 9 (c) are external views of the electronic device. 車載オーディオシステムを示す図である。It is a figure which shows the in-vehicle audio system.

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。 Hereinafter, the present invention will be described with reference to the drawings based on preferred embodiments. The same or equivalent components, members, and processes shown in the drawings shall be designated by the same reference numerals, and redundant description will be omitted as appropriate. Further, the embodiment is not limited to the invention but is an example, and all the features and combinations thereof described in the embodiment are not necessarily essential to the invention.

本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。 In the present specification, the "state in which the member A is connected to the member B" means that the member A and the member B are physically directly connected, or the member A and the member B are electrically connected. It also includes cases of being indirectly connected via other members that do not affect the state or interfere with the function.

同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。 Similarly, "a state in which the member C is provided between the member A and the member B" means that the member A and the member C, or the member B and the member C are directly connected, and also electrically. It also includes the case of being indirectly connected via another member that does not affect the connection state or interfere with the function.

本明細書において参照する波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。 The vertical and horizontal axes of the waveform charts and time charts referred to in the present specification are appropriately enlarged or reduced for ease of understanding, and each waveform shown is also simplified for ease of understanding. Or exaggerated or emphasized.

(実施の形態1)
図2は、実施の形態1に係るオーディオアンプIC100を備えるオーディオシステム200の回路図である。オーディオシステム200は、電気音響変換素子202、フィルタ204P,204NおよびオーディオアンプIC100を備える。
(Embodiment 1)
FIG. 2 is a circuit diagram of an audio system 200 including the audio amplifier IC 100 according to the first embodiment. The audio system 200 includes an electroacoustic conversion element 202, filters 204P and 204N, and an audio amplifier IC100.

電気音響変換素子202は、スピーカあるいはヘッドホンなどであり、電気音響変換素子202およびフィルタ204P,204Nは、オーディオアンプIC100に対してBTL(Bridged Tied Load)形式で接続される。オーディオアンプIC100およびフィルタ204P,204Nは、回路基板210に実装される。 The electroacoustic conversion element 202 is a speaker, headphones, or the like, and the electroacoustic conversion element 202 and the filters 204P and 204N are connected to the audio amplifier IC100 in a BTL (Bridged Tied Load) format. The audio amplifier IC100 and the filters 204P and 204N are mounted on the circuit board 210.

オーディオアンプIC100は、オーディオ信号を正相および逆相で増幅し、電気音響変換素子202の一端に正相の、他端に逆相のオーディオ信号を印加する。 The audio amplifier IC 100 amplifies the audio signal in the positive phase and the negative phase, and applies the audio signal in the positive phase to one end of the electroacoustic conversion element 202 and the opposite phase to the other end.

オーディオアンプIC100Cは、主として、第1アンプ102P、第2アンプ102N、第1出力ピンOUTP、第2出力ピンOUTNを備え、ひとつの半導体基板に一体集積化される。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を1つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。 The audio amplifier IC100C mainly includes a first amplifier 102P, a second amplifier 102N, a first output pin OUTP, and a second output pin OUTN, and is integrally integrated on one semiconductor substrate. "Integrated integration" includes cases where all the components of a circuit are formed on a semiconductor substrate or cases where the main components of a circuit are integrated integrally, and some of them are used for adjusting circuit constants. A resistor, a capacitor, or the like may be provided outside the semiconductor substrate. By integrating the circuit on one chip, the circuit area can be reduced and the characteristics of the circuit element can be kept uniform.

第1アンプ102Pは、正相のオーディオ信号を出力し、第2アンプ102Nは、逆相のオーディオ信号を出力する。第1アンプ102P、第2アンプ102NはたとえばD級アンプ(スイッチングアンプ)であり、インバータを含んでもよい。なお、第1アンプ102P、第2アンプ102Nは、A級あるいはAB級のリニアアンプであってもよい。 The first amplifier 102P outputs a positive phase audio signal, and the second amplifier 102N outputs a negative phase audio signal. The first amplifier 102P and the second amplifier 102N are, for example, class D amplifiers (switching amplifiers), and may include an inverter. The first amplifier 102P and the second amplifier 102N may be class A or class AB linear amplifiers.

電気音響変換素子202およびフィルタ204P,204Nを含む負荷201の異常を検出するために、オーディオアンプIC100には、第1電流源CS1、第1コンパレータCOMP1、コントローラ110が設けられる。 The audio amplifier IC 100 is provided with a first current source CS1, a first comparator COMP1, and a controller 110 in order to detect an abnormality in the load 201 including the electroacoustic conversion element 202 and the filters 204P and 204N.

第1電流源CS1は、第1出力ピンOUTPと接続され、電流量が制御可能な第1電流ITEST1を第1出力ピンOUTPにソースするように構成される。 The first current source CS1 is connected to the first output pin OUTP, and is configured to source the first current I TEST1 whose current amount can be controlled to the first output pin OUTP.

スイッチSW1は、第2出力ピンOUTNと固定電圧ライン(すなわち接地)の間に設けられる。 The switch SW1 is provided between the second output pin OUTN and the fixed voltage line (that is, ground).

第1コンパレータCOMP1は、第1出力ピンOUTPと第2出力ピンOUTNの電位差ΔVを、制御可能な第1しきい値電圧VTH1と比較し、電位差ΔVが第1しきい値電圧VTH1より低いとき第1レベル(たとえばロー)、高いとき第2レベル(たとえばハイ)となる第1比較信号S1を生成する。第1コンパレータCOMP1の入力には、通常のオーディオ再生時に第1コンパレータCOMP1を、出力ピンOUTP,OUTNから切り離すためのスイッチSWp、SWnが設けられる。なお、第1コンパレータCOMP1の入力が十分にハイインピーダンスである場合、スイッチSWp、SWnは省略してもよい。 The first comparator COMP1 compares the potential difference ΔV between the first output pin OUTP and the second output pin OUTN with the controllable first threshold voltage V TH1, and the potential difference ΔV is lower than the first threshold voltage V TH1. When the first level (for example, low) is generated, the first comparison signal S1 which becomes the second level (for example, high) when the value is high is generated. The input of the first comparator COMP1 is provided with switches SWp and SWn for disconnecting the first comparator COMP1 from the output pins OUTP and OUTN during normal audio reproduction. If the input of the first comparator COMP1 has a sufficiently high impedance, the switches SWp and SWn may be omitted.

コントローラ110は、第1電流源CS1およびスイッチSW1を制御し、第1コンパレータCOMP1が生成する第1比較信号S1にもとづいて、電気音響変換素子202の異常の有無を判定する。 The controller 110 controls the first current source CS1 and the switch SW1, and determines whether or not there is an abnormality in the electroacoustic conversion element 202 based on the first comparison signal S1 generated by the first comparator COMP1.

以上がオーディオアンプIC100の構成である。続いてその動作を説明する。図3は、負荷診断モードにおけるオーディオアンプIC100の等価回路図である。コントローラ110は、負荷である電気音響変換素子202が実装された状態において負荷診断モードにセットされると、第1アンプ102P、第2アンプ102Nの出力をハイインピーダンス状態として、スイッチSW1をオン状態とする。 The above is the configuration of the audio amplifier IC100. Next, the operation will be described. FIG. 3 is an equivalent circuit diagram of the audio amplifier IC100 in the load diagnosis mode. When the controller 110 is set to the load diagnosis mode in a state where the electroacoustic conversion element 202, which is a load, is mounted, the outputs of the first amplifier 102P and the second amplifier 102N are set to the high impedance state, and the switch SW1 is set to the ON state. do.

そして、(i)オープン検出期間TOPEN_DETにおいて、第1しきい値電圧VTH1を第1レベルVOPENにセットし、第1電流源CS1が生成する第1電流ITEST1を第1電流量IOPENまで徐々に増加させる。 Then, (i) in the open detection period T OPEN_DET, the first threshold voltage V TH1 is set to a first level V OPEN, the first current I TEST1 the first current source CS1 is generated first current amount I OPEN Gradually increase until.

(ii)オープン検出期間TOPEN_DETに続くショート検出期間TSHORT_DETにおいて、第1しきい値電圧VTH1を第1レベルVOPENより大きい第2レベルVSHORTにセットし、第1電流源CS1が生成する第1電流ITEST1を、第1電流量IOPENから第2電流量ISHORTまで徐々に増加させる。 (Ii) in the open detection period T OPEN_DET subsequent short detection period T SHORT_DET, the first threshold voltage V TH1 is set to a first level V OPEN greater than the second level V SHORT, the first current source CS1 is generated The first current I TEST1 is gradually increased from the first current amount I OPEN to the second current amount I SHORT.

図4(a)〜(c)は、図2のオーディオアンプIC100の動作波形図である。図4(a)は、負荷201が正常であるときの波形を示す。負荷201が正常であるとき、2つの出力ピンOUTP,OUTN間の電位差ΔVは、式(1)で表される。
ΔV=RLOAD(NORM)×ITEST1
LOAD(NORM)は、電気音響変換素子202およびフィルタ204のインダクタンスの直列抵抗の合成インピーダンスであり、たとえば4〜32Ω程度が典型値となる。
4 (a) to 4 (c) are operation waveform diagrams of the audio amplifier IC 100 of FIG. FIG. 4A shows a waveform when the load 201 is normal. When the load 201 is normal, the potential difference ΔV between the two output pins OUTP and OUTN is expressed by the equation (1).
ΔV = R LOAD (NORM) × I TEST1
R LOAD (NORM) is the combined impedance of the series resistance of the inductance of the electroacoustic conversion element 202 and the filter 204, and is typically about 4 to 32 Ω, for example.

オープン検出期間TOPEN_DETにおける電位差ΔVの最大値は、
ΔV=IOPEN×RLOAD(NORM)
となる。この状態で、ΔV<VOPENであるとき、負荷201はオープンではない。
The maximum value of the potential difference ΔV in the open detection period TOPEN_DET is
ΔV = I OPEN × R LOAD (NORM)
Will be. In this state, when ΔV <V OPEN , the load 201 is not open.

ショート検出期間TSHORT_DETにおける電位差ΔVの最大値は、
ΔV=ISHORT×RLOAD(NORM)
となる。この状態で、ΔV>VSHORTであるとき、負荷201はショートではない。
The maximum value of the potential difference ΔV in the short detection period TSHORT_DET is
ΔV = I SHORT × R LOAD (NORM)
Will be. In this state, when ΔV> V SHORT , the load 201 is not short-circuited.

つまりコントローラ110は、第1比較信号S1が、オープン検出期間TOPEN_DETにおいて第1レベル(ロー)、ショート検出期間TSHORT_DETにおいて第2レベル(ハイ)であるとき、電気音響変換素子202を含む負荷201が正常であると判定する。 That controller 110, a first comparison signal S1 is the first level in the open detection period T OPEN_DET (low), when the short detection period T SHORT_DET a second level (high), the load 201 including an electro-acoustic transducer 202 Is determined to be normal.

図4(b)は、負荷201がオープン異常であるときの波形を示す。オープン異常が発生していると、電流ITEST1によってフィルタ204Pのキャパシタが充電され、第1出力ピンOUTPの電位が上昇し、これにより電位差ΔVは、第1しきい値電圧VOPENを超える。 FIG. 4B shows a waveform when the load 201 has an open abnormality. When the open abnormality occurs, the capacitor of the filter 204P is charged by the current I TEST1 and the potential of the first output pin OUTP rises, whereby the potential difference ΔV exceeds the first threshold voltage V OPEN .

そこでコントローラ110は、第1比較信号S1がオープン検出期間TOPEN_DETにおいて第2レベル(ハイ)に遷移したとき、負荷201がオープン異常と判定する。 Therefore, the controller 110 determines that the load 201 is an open abnormality when the first comparison signal S1 transitions to the second level (high) in the open detection period TOPN_DET.

図4(c)は、電気音響変換素子202がショート異常であるときの波形を示す。電気音響変換素子202にショート異常が発生していると、RLOAD≒0となり、電位差ΔVが小さくなり、しきい値電圧VSHORTを超えなくなる。 FIG. 4C shows a waveform when the electroacoustic conversion element 202 has a short circuit abnormality. When a short-circuit abnormality occurs in the electroacoustic conversion element 202, R LOAD ≈ 0, the potential difference ΔV becomes small, and the threshold voltage V SHORT is not exceeded.

そこでコントローラ110は、第1比較信号S1がショート検出期間TSHORT_DETにおいて第1レベル(ロー)であるとき、電気音響変換素子202がショート異常と判定する。 Therefore, when the first comparison signal S1 is the first level (low) in the short detection period TSHORT_DET , the controller 110 determines that the electroacoustic conversion element 202 has a short abnormality.

以上がオーディオアンプIC100による負荷診断の動作である。 The above is the operation of the load diagnosis by the audio amplifier IC100.

このオーディオアンプIC100によれば、1回のシーケンスで、負荷201(電気音響変換素子202)のショート異常やオープン異常を検出できる。この負荷診断において、電流ITEST1を徐変させることにより、電気音響変換素子202からポップノイズが発生するのを防止できる。 According to this audio amplifier IC100, a short-circuit abnormality or an open abnormality of the load 201 (electroacoustic conversion element 202) can be detected in one sequence. In this load diagnosis, by gradually changing the current I TEST1, from electroacoustic transducer 202 of pop noise is generated can be prevented.

またショート異常とオープン異常を、単一のコンパレータCOMP1で検出できるため、回路面積を小さくできる。 Further, since a short circuit abnormality and an open abnormality can be detected by a single comparator COMP1, the circuit area can be reduced.

続いて、オーディオアンプIC100の具体的な構成例を説明する。図5は、第1コンパレータCOMP1およびその周辺の回路図である。コンパレータCOMP1は、テイル電流源120と、差動対122と、カレントミラー負荷124と、オフセット抵抗126を備える。オフセット抵抗126は、差動対122のトランジスタの一方のソース側に挿入されている。この第1コンパレータCOMP1は、オフセット抵抗126の抵抗値に応じた入力オフセット電圧VOFS1を有し、第1比較信号S1は、Vp<Vn+VOFS1のとき第1レベル(ロー)、Vp>Vn+VOFS1のとき第2レベル(ハイ)となる。Vpは非反転入力端子の電圧であり、Vnは反転入力端子の電圧である。ΔV=Vp−Vnであるから、このオフセット電圧VOFS1は、図2における第1しきい値電圧VTH1に相当する。 Subsequently, a specific configuration example of the audio amplifier IC100 will be described. FIG. 5 is a circuit diagram of the first comparator COMP1 and its surroundings. The comparator COMP1 includes a tail current source 120, a differential pair 122, a current mirror load 124, and an offset resistor 126. The offset resistor 126 is inserted on one source side of the transistor of the differential pair 122. The first comparator COMP1 has an input offset voltage V OFS1 corresponding to the resistance value of the offset resistor 126, and the first comparison signal S1 has a first level (low) when Vp <Vn + V OFS1 and Vp> Vn + V OFS1 . When it becomes the second level (high). Vp is the voltage of the non-inverting input terminal, and Vn is the voltage of the inverting input terminal. Since ΔV = Vp−Vn, this offset voltage V OFS1 corresponds to the first threshold voltage VTH1 in FIG.

オフセット抵抗126は可変抵抗であり、オープン検出期間TOPEN_DETにおいて、相対的に小さい値を有し、ショート検出期間TSHORT_DETにおいて相対的に大きい値を有するように制御される。 The offset resistor 126 is a variable resistor and is controlled to have a relatively small value in the open detection period TOPEN_DET and a relatively large value in the short detection period TSHORT_DET .

第1コンパレータCOMP1の後段に、論理反転回路130を追加してもよい。論理反転回路130は、インバータ132とセレクタ134を含む。インバータ132は、第1比較信号S1を反転する。セレクタ134には、反転前の第1比較信号S1と、反転後の第1比較信号S1Xが入力される。セレクタ134は、ショート検出モードにおいてアサート(1)、オープン検出モードにおいてネゲート(0)される制御信号CONT_SDETを受け、2つの入力S1,S1Xのうち、制御信号CONT_SDETの値に応じた一方を選択する。これにより、セレクタ134の出力ERR_DETは、負荷201が正常であるときにロー、異常が生じたときにハイに遷移する。 A logic inverting circuit 130 may be added after the first comparator COMP1. The logic inverting circuit 130 includes an inverter 132 and a selector 134. The inverter 132 inverts the first comparison signal S1. The first comparison signal S1 before inversion and the first comparison signal S1X after inversion are input to the selector 134. The selector 134 receives the control signal CONT_SDET asserted (1) in the short detection mode and negated (0) in the open detection mode, and selects one of the two inputs S1 and S1X according to the value of the control signal CONT_SDET. .. As a result, the output ERR_DET of the selector 134 transitions to low when the load 201 is normal and high when an abnormality occurs.

スイッチSW1は、オン状態におけるインピーダンス(オン抵抗)が切り替え可能である。コントローラ110は、オープン検出期間TOPEN_DETにおいて、スイッチSW1のインピーダンスを相対的に高く設定し、ショート検出期間TSHORT_DETにおいて、スイッチSW1のインピーダンスを相対的に低く設定する。これにより、オープン検出期間TOPEN_DETとショート検出期間TSHORT_DETにおける第1コンパレータCOMP1の入力電圧範囲を個別に適切に設定できる。 The impedance (on resistance) of the switch SW1 in the on state can be switched. The controller 110 sets the impedance of the switch SW1 relatively high in the open detection period TOPN_DET , and sets the impedance of the switch SW1 relatively low in the short detection period TSHORT_DET . Thereby, the input voltage range of the first comparator COMP1 in the open detection period TOPEN_DET and the short detection period TSHORT_DET can be appropriately set individually.

スイッチSW1は、並列に接続される複数(この例では2個)のMOSトランジスタM11,M12を含む。MOSトランジスタM11,M12は、異なるオン抵抗(RON1>RON2)を有する。第1コンパレータCOMP1の反転入力端子(−)の電位Vnは、Vn=RON(SW1)×ITEST1である。第1電流ITEST1が小さいオープン検出期間TOPEN_DETでは、トランジスタM11がオン、M12がオフされ、スイッチSW1のオン抵抗を大きく(RON1)設定される。第1電流ITEST1が大きいショート検出期間TSHORT_DETでは、トランジスタM11がオフ、トランジスタM12がオンされ(あるいは両方がオンされ、スイッチSW1のオン抵抗を小さく(RON2)とすることにより、オープン検出期間TOPEN_DETとショート検出期間TSHORT_DETにおいて、第1コンパレータCOMP1への入力電圧範囲を適切に設定できる。RON1は、RON2の10倍程度であってもよい。 The switch SW1 includes a plurality of (two in this example) MOS transistors M11 and M12 connected in parallel. MOS transistors M11, M12 have different on-resistance (R ON1> R ON2). The potential Vn of the inverting input terminal (−) of the first comparator COMP1 is Vn = R ON (SW1) × I TEST1 . In the open detection period TOPEN_DET in which the first current I TEST1 is small, the transistor M11 is turned on and M12 is turned off, and the on resistance of the switch SW1 is set large (R ON1 ). In the short detection period TSHORT_DET where the first current I TEST1 is large, the transistor M11 is turned off and the transistor M12 is turned on (or both are turned on, and the on resistance of the switch SW1 is made small (R ON2 ), so that the open detection period is set. in T OPEN_DET the short detection period T SHORT_DET, .R ON1 that the input voltage range of the first comparator COMP1 can be appropriately set, may be about ten times R ON2.

(実施の形態2)
図6は、実施の形態2に係るオーディオアンプIC100Aの回路図である。オーディオアンプIC100Aは、負荷診断モードに加えて、出力ピンOUTP,OUTNの地絡検出モードおよび天絡検出モードをサポートする。
(Embodiment 2)
FIG. 6 is a circuit diagram of the audio amplifier IC100A according to the second embodiment. In addition to the load diagnosis mode, the audio amplifier IC100A supports a ground fault detection mode and a ceiling fault detection mode of the output pins OUTP and OUTN.

オーディオアンプIC100Aは、図2のオーディオアンプIC100に加えて、第2コンパレータCOMP2、電圧源VS2,第3コンパレータCOMP3、電圧源VS3、第2電流源CS2を備える。 The audio amplifier IC 100A includes a second comparator COMP2, a voltage source VS2, a third comparator COMP3, a voltage source VS3, and a second current source CS2 in addition to the audio amplifier IC100 of FIG.

第1出力ピンOUTPの電圧Vpは、抵抗分圧される。第2コンパレータCOMP2は、分圧後の第1検出電圧Vp’を、制御可能な第2しきい値電圧VTH2と比較し、第1検出電圧Vp’が第2しきい値電圧VTH2より低いときに第1レベル(たとえばロー)、高いとき第2レベル(たとえばハイ)となる第2比較信号S2を生成する。 The voltage Vp of the first output pin OUTP is divided by resistance. The second comparator COMP2 compares the first detected voltage Vp'after voltage division with the controllable second threshold voltage VTH2, and the first detected voltage Vp'is lower than the second threshold voltage VTH2. A second comparison signal S2 is generated, which sometimes becomes the first level (for example, low) and sometimes becomes the second level (for example, high).

第2出力ピンOUTNの電圧Vnも、抵抗分圧される。第3コンパレータCOMP3は、分圧後の第2検出電圧Vn’を、制御可能な第3しきい値電圧VTH3と比較し、第2検出電圧Vn’が第3しきい値電圧VTH3より低いときに第1レベル(たとえばロー)、高いとき第2レベル(たとえばハイ)となる第3比較信号S3を生成する。 The voltage Vn of the second output pin OUTN is also divided by resistance. The third comparator COMP3 compares the second detected voltage Vn'after voltage division with the controllable third threshold voltage V TH3, and the second detected voltage Vn'is lower than the third threshold voltage V TH3. A third comparison signal S3 is generated, which sometimes becomes the first level (for example, low) and sometimes becomes the second level (for example, high).

通常のオーディオ再生時に、コンパレータCOMP2,COMP3を出力ピンOUTP,OUTNから切り離すために、スイッチSW21、SW22が設けられる。なおコンパレータCOMP2,COMP3の入力が十分にハイインピーダンスである場合、スイッチSW21,SW22は省略してもよい。 Switches SW21 and SW22 are provided to disconnect the comparators COMP2 and COMP3 from the output pins OUTP and OUTN during normal audio reproduction. If the inputs of the comparators COMP2 and COMP3 have sufficiently high impedance, the switches SW21 and SW22 may be omitted.

第2しきい値電圧VTH2、第3しきい値電圧VTH3はそれぞれ、電圧源VS2、VS3によって生成される。コントローラ110Aは、第3しきい値電圧VTH3を第2しきい値電圧VTH2と連動して変化させる。電圧源VS2,VS3の一方を省略して、残った一方が生成するしきい値電圧を、第2コンパレータCOMP2、第3コンパレータCOMP3に供給してもよい。 The second threshold voltage V TH2 and the third threshold voltage V TH3 are generated by the voltage sources VS2 and VS3, respectively. The controller 110A changes the third threshold voltage VTH3 in conjunction with the second threshold voltage VTH2. One of the voltage sources VS2 and VS3 may be omitted, and the threshold voltage generated by the remaining one may be supplied to the second comparator COMP2 and the third comparator COMP3.

第2電流源CS2は、第2出力ピンOUTNと接続され、電流量が制御可能な第2電流ITEST2を第2出力ピンOUTNにソースする。 The second current source CS2 is connected to the second output pin OUTN, and the second current I TEST2 whose current amount can be controlled is sourced to the second output pin OUTN.

コントローラ110Aは、第1電流源CS1、第2電流源CS2を制御し、第2コンパレータCOMP2および第3コンパレータCOMP3が生成する第2比較信号S2および第3比較信号S3にもとづいて、出力ピンOUTP,OUTNの異常の有無を判定する。 The controller 110A controls the first current source CS1 and the second current source CS2, and based on the second comparison signal S2 and the third comparison signal S3 generated by the second comparator COMP2 and the third comparator COMP3, the output pin OUTP, Determine if there is an OUTN abnormality.

以上がオーディオアンプIC100Aの構成である。続いてその動作を説明する。
(地絡検出モード)
図7は、地絡検出モードにおけるオーディオアンプIC100Aの等価回路図である。コントローラ110Aは、地絡検出モードにセットされると、第1アンプ102P、第2アンプ102Nの出力をハイインピーダンス状態とする。
The above is the configuration of the audio amplifier IC100A. Next, the operation will be described.
(Ground fault detection mode)
FIG. 7 is an equivalent circuit diagram of the audio amplifier IC100A in the ground fault detection mode. When the controller 110A is set to the ground fault detection mode, the outputs of the first amplifier 102P and the second amplifier 102N are brought into a high impedance state.

コントローラ110Aは、地絡検出モードにセットされると、第2しきい値電圧VTH2を第3レベルVGND_DETにセットし、第1電流源CS1が生成する第1電流ITEST1を、第3電流量IGND_DETまで徐々に増加させる。コントローラ110Aは、第2比較信号S2が第1レベル(ロー)を維持するとき、第1出力ピンOUTPまたは第2出力ピンOUTNの外部における地絡異常と判定する。 When the controller 110A is set to the ground fault detection mode, the second threshold voltage V TH2 is set to the third level V GND_DET, and the first current I TEST1 generated by the first current source CS1 is set to the third current. Gradually increase to quantity I GND_DET. When the second comparison signal S2 maintains the first level (low), the controller 110A determines that the ground fault is abnormal outside the first output pin OUTP or the second output pin OUTN.

またコントローラ110Aは、地絡検出モードにおいて、第2電流源CS2が生成する第2電流ITEST2を第3電流量IGND_DETまで徐々に増加させ、第3比較信号S3が第1レベル(ロー)を維持するとき、第1出力ピンOUTPまたは第2出力ピンOUTNの外部における地絡異常と判定する。 Further, in the ground fault detection mode, the controller 110A gradually increases the second current I TEST2 generated by the second current source CS2 to the third current amount I GND_DET , and the third comparison signal S3 sets the first level (low). When maintaining, it is determined that the ground fault is abnormal outside the first output pin OUTP or the second output pin OUTN.

第2比較信号S2および第3比較信号S3の両方がハイに遷移した場合、コントローラ110Aは、出力ピンOUTP,OUTNのいずれにおいても地絡が発生していないものと判定する。 When both the second comparison signal S2 and the third comparison signal S3 transition to high, the controller 110A determines that no ground fault has occurred at any of the output pins OUTP and OUTN.

(天絡検出モード)
図8は、天絡検出モードにおけるオーディオアンプIC100Aの等価回路図である。コントローラ110Aは、天絡検出モードにセットされると、第1アンプ102P、第2アンプ102Nの出力をハイインピーダンス状態とする。
(Temple detection mode)
FIG. 8 is an equivalent circuit diagram of the audio amplifier IC100A in the skyscraper detection mode. When the controller 110A is set to the crown detection mode, the outputs of the first amplifier 102P and the second amplifier 102N are set to a high impedance state.

コントローラ110Aは、天絡検出モードにセットされると、第2しきい値電圧VTH2を第3レベルVGND_DETより高い第4値VDD_DETにセットし、第1電流源CS1および第2電流源CS2をオフ状態とする。 The controller 110A, when set on the top fault detection mode, the second threshold voltage V TH2 is set to higher than the third level V GND_DET fourth value V DD_DET, the first current source CS1 and the second current source CS2 Is turned off.

コントローラ110Aは、第2比較信号S2または第3比較信号S3の少なくとも一方が第2レベル(ハイ)に遷移したとき、第1出力ピンOUTPまたは第2出力ピンOUTNの外部における天絡異常と判定する。第2比較信号S2および第3比較信号S3の両方がローを維持した場合、コントローラ110Aは、出力ピンOUTP,OUTNのいずれにおいても天絡が発生していないものと判定する。 When at least one of the second comparison signal S2 and the third comparison signal S3 transitions to the second level (high), the controller 110A determines that the sky fault is abnormal outside the first output pin OUTP or the second output pin OUTN. .. When both the second comparison signal S2 and the third comparison signal S3 maintain a low position, the controller 110A determines that no ceiling fault has occurred at any of the output pins OUTP and OUTN.

なお、電気音響変換素子202の実装前(接続前)に、地絡検出モードあるいは天絡検出モードを実行した場合、2つの出力ピンOUTP,OUTNそれぞれの天絡、地絡を区別して検出することができる。 If the ground fault detection mode or the top fault detection mode is executed before mounting the electroacoustic conversion element 202 (before connection), the top faults and ground faults of the two output pins OUTP and OUTN should be detected separately. Can be done.

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。 The present invention has been described above based on the embodiments. This embodiment is an example, and it is understood by those skilled in the art that various modifications are possible for each of these components and combinations of each processing process, and that such modifications are also within the scope of the present invention. be. Hereinafter, such a modification will be described.

(用途)
最後にオーディオアンプIC100のアプリケーションを説明する。図9(a)〜(c)は、電子機器1の外観図である。図9(a)は電子機器1の一例であるディスプレイ装置600である。ディスプレイ装置600は、筐体602、スピーカ2を備える。オーディオアンプIC100は筐体に内蔵され、スピーカ2を駆動する。スピーカ2は、電気音響変換素子202に相当する。
(Use)
Finally, the application of the audio amplifier IC100 will be described. 9 (a) to 9 (c) are external views of the electronic device 1. FIG. 9A is a display device 600 which is an example of the electronic device 1. The display device 600 includes a housing 602 and a speaker 2. The audio amplifier IC 100 is built in the housing and drives the speaker 2. The speaker 2 corresponds to the electroacoustic conversion element 202.

図9(b)は電子機器1の一例であるオーディオコンポ700である。オーディオコンポ700は、筐体702、スピーカ2を備える。オーディオアンプIC100は筐体702に内蔵され、スピーカ2を駆動する。 FIG. 9B is an audio component 700 which is an example of the electronic device 1. The audio component 700 includes a housing 702 and a speaker 2. The audio amplifier IC 100 is built in the housing 702 and drives the speaker 2.

図9(c)は電子機器1の一例である小型情報端末800である。小型情報端末800は、スマートフォン、タブレットコンピュータ、オーディオプレイヤ、デジタルカメラ、デジタルビデオカメラなどである。小型情報端末800は、筐体802、スピーカ2、ディスプレイ804を備える。オーディオアンプIC100は筐体802に内蔵され、スピーカ2を駆動する。 FIG. 9C is a small information terminal 800 which is an example of the electronic device 1. The small information terminal 800 is a smartphone, a tablet computer, an audio player, a digital camera, a digital video camera, or the like. The small information terminal 800 includes a housing 802, a speaker 2, and a display 804. The audio amplifier IC 100 is built in the housing 802 and drives the speaker 2.

図10は、車載オーディオシステム500を示す図である。車載オーディオシステム500は、4個のスピーカ502FL,502FR,502RL,502RR、4個のフィルタ504FL,504FR,504RL,504RR、音源506およびオーディオアンプIC300を備える。 FIG. 10 is a diagram showing an in-vehicle audio system 500. The in-vehicle audio system 500 includes four speakers 502 FL , 502 FR , 502 RL , 502 RR , four filters 504 FL , 504 FR , 504 RL , 504 RR , a sound source 506, and an audio amplifier IC 300.

音源106は、左右(LR)2チャンネルあるいはマルチチャンネルのデジタル信号を出力する。オーディオアンプIC300は、4チャンネルのパワーアンプ310と、音源106とのオーディオインタフェース回路302を備える。オーディオインタフェース回路302の形式は限定されない。 The sound source 106 outputs a left-right (LR) two-channel or multi-channel digital signal. The audio amplifier IC 300 includes a 4-channel power amplifier 310 and an audio interface circuit 302 for the sound source 106. The format of the audio interface circuit 302 is not limited.

D/Aコンバータ400Lおよび400Rは、LチャンネルとRチャンネルのデジタルオーディオ信号を差動のアナログオーディオ信号に変換する。なお図10ではシングルエンドアンプのシンボルで示されるが、1個のパワーアンプ310は、図2のパワーアンプ102P,102Nのセットに相当し、対応するスピーカ502をBTL駆動する。パワーアンプ310は、D級アンプであってもよいし、AB級アンプであってもよい。 The D / A converters 400L and 400R convert L-channel and R-channel digital audio signals into differential analog audio signals. Although it is indicated by the symbol of the single-ended amplifier in FIG. 10, one power amplifier 310 corresponds to the set of the power amplifiers 102P and 102N in FIG. 2, and drives the corresponding speaker 502 by BTL. The power amplifier 310 may be a class D amplifier or a class AB amplifier.

フィルタ504、音源506およびオーディオアンプIC300は、オーディオヘッドユニットやカーナビゲーション装置に内蔵される。あるいはオーディオアンプIC300は、音源106とは独立した製品であってもよい。 The filter 504, the sound source 506, and the audio amplifier IC 300 are built in the audio head unit and the car navigation device. Alternatively, the audio amplifier IC 300 may be a product independent of the sound source 106.

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用の一側面を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。 Although the present invention has been described using specific terms and phrases based on the embodiments, the embodiments show only one aspect of the principles and applications of the present invention, and the embodiments are claimed. Many modifications and arrangement changes are permitted within the range not departing from the idea of the present invention defined in the scope.

200 オーディオシステム
201 負荷
202 電気音響変換素子
204 フィルタ
210 回路基板
100 オーディオアンプIC
102P 第1アンプ
102N 第2アンプ
OUTP 第1出力ピン
OUTN 第2出力ピン
CS1 第1電流源
CS2 第2電流源
SW1 スイッチ
COMP1 第1コンパレータ
COMP2 第2コンパレータ
COMP3 第3コンパレータ
S1 第1比較信号
S2 第2比較信号
S3 第3比較信号
110 コントローラ
200 Audio system 201 Load 202 Electroacoustic conversion element 204 Filter 210 Circuit board 100 Audio amplifier IC
102P 1st amplifier 102N 2nd amplifier OUTP 1st output pin OUTN 2nd output pin CS1 1st current source CS2 2nd current source SW1 switch COMP1 1st comparator COMP2 2nd comparator COMP3 3rd comparator S1 1st comparison signal S2 2nd Comparison signal S3 Third comparison signal 110 Controller

Claims (8)

BTL(Bridged Tied Load)形式のオーディオアンプIC(Integrated Circuit)であって、
第1アンプと、
第2アンプと、
前記第1アンプの出力と接続される第1出力ピンと、
前記第2アンプの出力と接続される第2出力ピンと、
前記第1出力ピンと接続され、電流量が制御可能な第1電流を前記第1出力ピンにソースする第1電流源と、
前記第2出力ピンと固定電圧ラインの間に設けられるスイッチと、
前記第1出力ピンと前記第2出力ピンの電位差を、制御可能な第1しきい値電圧と比較し、前記電位差が前記第1しきい値電圧より低いとき第1レベル、高いとき第2レベルとなる第1比較信号を生成する第1コンパレータと、
前記第1電流源および前記スイッチを制御するコントローラと、
を備え、
前記コントローラは、
負荷が実装された状態において負荷診断モードにセットされると、前記スイッチをオン状態とし、
(i)オープン検出期間において、前記第1しきい値電圧を第1レベルにセットし、前記第1電流源が生成する前記第1電流を第1電流量まで徐々に増加させ、
(ii)前記オープン検出期間に続くショート検出期間において、前記第1しきい値電圧を前記第1レベルより大きい第2レベルにセットし、前記第1電流源が生成する前記第1電流を、前記第1電流量から第2電流量まで徐々に増加させ、
(iii-1)前記第1比較信号が前記オープン検出期間において前記第1レベル、前記ショート検出期間において前記第2レベルであるとき負荷が正常と判定し、
(iii-2)前記第1比較信号が前記オープン検出期間において前記第2レベルに遷移したとき、前記負荷がオープン異常と判定し、
(iii-3)前記第1比較信号が前記ショート検出期間において前記第1レベルであるとき、前記負荷がショート異常と判定することを特徴とするオーディオアンプIC。
BTL (Bridged Tied Load) type audio amplifier IC (Integrated Circuit)
With the first amplifier
With the second amplifier
The first output pin connected to the output of the first amplifier,
The second output pin connected to the output of the second amplifier,
A first current source that is connected to the first output pin and has a controllable amount of current to be sourced to the first output pin.
A switch provided between the second output pin and the fixed voltage line,
The potential difference between the first output pin and the second output pin is compared with a controllable first threshold voltage, and when the potential difference is lower than the first threshold voltage, it is the first level, and when it is higher, it is the second level. The first comparator that generates the first comparison signal, and
A controller that controls the first current source and the switch,
With
The controller
When the load diagnostic mode is set while the load is mounted, the switch is turned on and the switch is turned on.
(I) In the open detection period, the first threshold voltage is set to the first level, and the first current generated by the first current source is gradually increased to the first current amount.
(Ii) In the short detection period following the open detection period, the first threshold voltage is set to a second level larger than the first level, and the first current generated by the first current source is set to the first level. Gradually increase from the first current amount to the second current amount,
(Iii-1) When the first comparison signal is the first level in the open detection period and the second level in the short detection period, it is determined that the load is normal.
(Iii-2) When the first comparison signal transitions to the second level during the open detection period, the load is determined to be an open abnormality, and the load is determined to be an open abnormality.
(Iii-3) An audio amplifier IC characterized in that when the first comparison signal is at the first level in the short detection period, the load is determined to be a short abnormality.
前記スイッチは、オン状態におけるインピーダンスが可変であり、
前記コントローラは、前記オープン検出期間において、前記スイッチのインピーダンスを相対的に高く設定し、前記ショート検出期間において、前記スイッチのインピーダンスを相対的に低く設定することを特徴とする請求項1に記載のオーディオアンプIC。
The switch has a variable impedance in the on state and has a variable impedance.
The controller according to claim 1, wherein the controller sets the impedance of the switch relatively high during the open detection period, and sets the impedance of the switch relatively low during the short detection period. Audio amplifier IC.
前記スイッチは、並列に接続され、サイズが異なる第1NMOSトランジスタと第2NMOSトランジスタを含むことを特徴とする請求項2に記載のオーディオアンプIC。 The audio amplifier IC according to claim 2, wherein the switch includes a first NMOS transistor and a second NMOS transistor which are connected in parallel and have different sizes. 前記第1出力ピンの電圧を分圧した第1検出電圧を、制御可能な第2しきい値電圧と比較し、前記第1検出電圧が前記第2しきい値電圧より低いときに第1レベル、高いとき第2レベルとなる第2比較信号を生成する第2コンパレータをさらに備え、
前記コントローラは、地絡検出モードにセットされると、前記スイッチをオフし、前記第2しきい値電圧を第3レベルにセットし、前記第1電流源が生成する前記第1電流を第3電流量まで徐々に増加させ、前記第2比較信号が前記第1レベルを維持するとき、前記第1出力ピンまたは前記第2出力ピンの外部における地絡異常と判定することを特徴とする請求項1から3のいずれかに記載のオーディオアンプIC。
The first detection voltage obtained by dividing the voltage of the first output pin is compared with the controllable second threshold voltage, and when the first detection voltage is lower than the second threshold voltage, the first level is obtained. Further equipped with a second comparator that produces a second comparison signal that becomes the second level when high.
When the controller is set to the ground fault detection mode, the switch is turned off, the second threshold voltage is set to the third level, and the first current generated by the first current source is set to the third level. The claim is characterized in that when the amount of current is gradually increased and the second comparison signal maintains the first level, it is determined that the ground fault is abnormal outside the first output pin or the second output pin. The audio amplifier IC according to any one of 1 to 3.
前記第2出力ピンと接続され、電流量が制御可能な第2電流を前記第2出力ピンにソースする第2電流源と、
前記第2出力ピンの電圧を分圧した第2検出電圧を、前記第2しきい値電圧と連動する第3しきい値電圧と比較し、前記第2検出電圧が前記第3しきい値電圧より低いときに第1レベル、高いとき第2レベルとなる第3比較信号を生成する第3コンパレータと、
をさらに備え、
前記コントローラは、(iv)前記地絡検出モードにおいて、前記第2電流源が生成する前記第2電流を前記第3電流量まで徐々に増加させ、前記第3比較信号が前記第1レベルを維持するとき、前記第1出力ピンまたは前記第2出力ピンの外部における地絡異常と判定することを特徴とする請求項4に記載のオーディオアンプIC。
A second current source, which is connected to the second output pin and whose current amount can be controlled, is sourced to the second output pin.
The second detection voltage obtained by dividing the voltage of the second output pin is compared with the third threshold voltage linked with the second threshold voltage, and the second detection voltage is the third threshold voltage. A third comparator that generates a third comparison signal that is the first level when it is lower and the second level when it is higher.
With more
The controller (iv) gradually increases the second current generated by the second current source to the third current amount in the ground fault detection mode, and the third comparison signal maintains the first level. The audio amplifier IC according to claim 4, wherein the first output pin or a ground fault abnormality outside the second output pin is determined.
前記コントローラは、天絡検出モードにセットされると、前記スイッチをオフし、前記第2しきい値電圧を前記第3レベルより高い第4値にセットし、前記第1電流源および前記第2電流源をオフ状態とし、前記第2比較信号または前記第3比較信号の少なくとも一方が前記第2レベルに遷移したとき、前記第1出力ピンまたは前記第2出力ピンの外部における天絡異常と判定することを特徴とする請求項5に記載のオーディオアンプIC。 When the controller is set to the skyscraper detection mode, it turns off the switch, sets the second threshold voltage to a fourth value higher than the third level, and sets the first current source and the second. When the current source is turned off and at least one of the second comparison signal or the third comparison signal transitions to the second level, it is determined that the first output pin or the second output pin is external to the ceiling fault. The audio amplifier IC according to claim 5, wherein the audio amplifier IC is characterized by the above. 電気音響変換素子と、
前記電気音響変換素子を駆動する請求項1から6のいずれかに記載のオーディオアンプICと、
を備えることを特徴とする車載オーディオシステム。
Electro-acoustic conversion element and
The audio amplifier IC according to any one of claims 1 to 6 for driving the electroacoustic conversion element.
An in-vehicle audio system characterized by being equipped with.
電気音響変換素子と、
電気音響変換素子を駆動する請求項1から6のいずれかに記載のオーディオアンプICと、
を備えることを特徴とする電子機器。
Electro-acoustic conversion element and
The audio amplifier IC according to any one of claims 1 to 6 for driving an electroacoustic conversion element.
An electronic device characterized by being equipped with.
JP2019239621A 2019-12-27 2019-12-27 Audio amplifier IC, in-vehicle audio system using it, electronic equipment Active JP7348835B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019239621A JP7348835B2 (en) 2019-12-27 2019-12-27 Audio amplifier IC, in-vehicle audio system using it, electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019239621A JP7348835B2 (en) 2019-12-27 2019-12-27 Audio amplifier IC, in-vehicle audio system using it, electronic equipment

Publications (2)

Publication Number Publication Date
JP2021108433A true JP2021108433A (en) 2021-07-29
JP7348835B2 JP7348835B2 (en) 2023-09-21

Family

ID=76968284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019239621A Active JP7348835B2 (en) 2019-12-27 2019-12-27 Audio amplifier IC, in-vehicle audio system using it, electronic equipment

Country Status (1)

Country Link
JP (1) JP7348835B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010041196A (en) * 2008-08-01 2010-02-18 Toshiba Corp Sound output circuit
JP2017175188A (en) * 2016-03-18 2017-09-28 ヤマハ株式会社 Open circuit detection circuit and power amplifier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010041196A (en) * 2008-08-01 2010-02-18 Toshiba Corp Sound output circuit
JP2017175188A (en) * 2016-03-18 2017-09-28 ヤマハ株式会社 Open circuit detection circuit and power amplifier

Also Published As

Publication number Publication date
JP7348835B2 (en) 2023-09-21

Similar Documents

Publication Publication Date Title
US20150098579A1 (en) Method and apparatus for an integrated headset switch with reduced crosstalk noise
JP2017076878A (en) Audio circuit, and electronic equipment using the same
US7092533B1 (en) BTL amplifier apparatus
JP7100476B2 (en) Audio amplifiers, audio output devices and electronic devices using them
US9973156B2 (en) Generation of voltage reference signals in a hybrid switched mode amplifier
CN110582935B (en) Switching in an audio system having multiple playback paths
JPH09107252A (en) Circuit arrangement for audio signal transmission
EP0913926B1 (en) Integrated power amplifier which allows parallel connections
JP2009253524A (en) Output buffer circuit
JP7348835B2 (en) Audio amplifier IC, in-vehicle audio system using it, electronic equipment
US8150064B2 (en) Audio output device and method
US10236832B1 (en) Audio system
US8660276B2 (en) Driving circuit for a sound outputting apparatus
JP5749137B2 (en) Audio signal processing circuit and electronic device using the same
CA3063958A1 (en) Inverter-based differential amplifier
JP2004214712A (en) Amplifier circuit
CN116325507A (en) Audio circuit, electronic device using same and vehicle-mounted audio system
JP2006279510A (en) Amplifier output controller, audio device, and amplifier output control method
JP5182891B2 (en) Audio device
US11546709B2 (en) Audio playback under short circuit conditions
US10965253B2 (en) Mute mechanism with reduced pop noise in audio amplifier systems and methods
JP5466598B2 (en) Semiconductor device
US20240151766A1 (en) Audio amplifier circuit and audio output device using the same
CN114830532A (en) D/A converter, audio amplifier circuit, electronic device using the same, and vehicle-mounted audio system
TWM633456U (en) Speaker system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230908

R150 Certificate of patent or registration of utility model

Ref document number: 7348835

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150