JP2021097088A - 負荷時タップ切換器 - Google Patents

Abstract

【課題】タップの切換スイッチをオンするための電源数を低減することが可能な負荷時タップ切換器を提供する。【解決手段】負荷時タップ切換器（３）は、タップ付変圧器（２）の巻線（２１２）が有する複数のタップ（ｔ１，ｔ２，ｔ３，ｔ４）を切り換えるための複数の切換スイッチ（ＴｈＸ＿Ｕ：Ｘ＝１，２，３，４，Ａ，Ｂ，Ｃ，Ｄ）を備え、該複数の切換スイッチをオンに駆動する。複数の切換スイッチのそれぞれは、一端が複数のタップの何れか１つに接続されており、一部の切換スイッチ及び該一部を除く他の切換スイッチは、それぞれ他端同士が接続されており、一部の切換スイッチ及び他の切換スイッチそれぞれにオン信号を各別に供給するための絶縁型の２つの第１電源（３２１ａ，３２１ｂ）と、各第１電源及びそれぞれからオン信号が供給される切換スイッチを択一的に接続するための第１接続回路（３３１ａ，３３１ｂ）とを備える。【選択図】図４

Description

本発明は、変圧器のタップを切換スイッチにより切り換える負荷時タップ切換器に関する。

いわゆる間接切換方式による電圧調整装置は、二次巻線が配電線に直列に接続される直列変圧器と、一次巻線が配電線に並列に接続され、二次巻線に複数のタップが設けられた調整変圧器と、該複数のタップを切り換えて直列変圧器の一次巻線に接続するタップ切換器とを備えている。

タップ切換器は、直列変圧器の一次巻線に接続するタップを切り換えるための切換スイッチと、タップ切換を行う過程でタップ間に流れる矯絡電流を制限する限流抵抗器等の限流素子と、該限流素子のタップ間への接続及び切り離しを行う矯絡用スイッチとを有する。タップ切換器は、これらのスイッチを所定のシーケンスでオンオフすることにより、調整変圧器から直列変圧器の一次巻線に印加する調整電圧の大きさ及び極性を切り換える。

切換スイッチは、一端がタップの何れかに接続され、他端がタップ切換器の何れかの出力となる。即ち、切換スイッチの一端及び他端の電位は、切換スイッチによって異なるのが通常である。例えば、切換スイッチがサイリスタである場合、切換スイッチをオンするためのゲート信号は、当該切換スイッチの一端又は他端を基準電位とする信号である。このため、ゲート信号を生成する回路の電源は、サイリスタ毎に絶縁することが基本となる。

これに対し、特許文献１には、逆並列に接続されたサイリスタ対３つと、１つの制御用電源部及び制御部とを含むソリッドステートコンタクタを用いたタップ切換装置が記載されている。このタップ切換装置に設けられる１つのタップ切換用スイッチは、３つのサイリスタ対を含む１つのソリッドステートコンタクタにより、三相分を単位として構成されている。この構成により、一相あたり４つのタップを三相分切り換えてタップ位置の数を７つとするために５つのソリッドステートコンタクタが用いられる（限流抵抗器のスイッチを除く）。

なお、上記のソリッドステートコンタクタは、汎用品であり、内蔵する全てのサイリスタのカソードが相異なる電位となる条件で使用可能になっていると考えられる。従って、制御用電源部は、実際には互いに分離された６つの電源を含んでいることが明白である。

特開２０１４−１１５７７０号公報

しかしながら、特許文献１に記載のタップ位置が７つのタップ切換装置であっても、ソリッドステートコンタクタと同数の５つの電源部が必要であり、厳密には３０もの電源が必要となる（限流抵抗器のスイッチを除く）。タップ位置の数を例えば１３にするには、電源部の数を８つにまで増やさねばならない。また、このソリッドステートコンタクタは市販品であって制約が多く、例えば、最低動作電圧を確保するために、切換用のタップ以外の特殊なタップを変圧器に設けねばならないという問題があった。

本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、タップの切換スイッチをオンするための電源数を低減することが可能な負荷時タップ切換器を提供することにある。

本発明の一態様に係る負荷時タップ切換器は、タップ付変圧器の巻線が有する複数のタップを切り換えるための複数の切換スイッチを備え、該複数の切換スイッチをオンに駆動する負荷時タップ切換器であって、前記複数の切換スイッチのそれぞれは、一端が前記複数のタップの何れか１つに接続されており、一部の切換スイッチ及び該一部を除く他の切換スイッチは、それぞれ他端同士が接続されており、前記一部の切換スイッチ及び前記他の切換スイッチそれぞれにオン信号を各別に供給するための絶縁型の２つの第１電源と、各第１電源及びそれぞれからオン信号が供給される切換スイッチを択一的に接続するための第１接続回路とを備える。

本態様にあっては、タップ付変圧器の巻線が有する複数のタップを切り換えるための複数の切換スイッチのそれぞれは、一端が複数のタップの何れか１つに接続されている。一部の切換スイッチは、自装置の一の出力とすべく他端同士が接続されており、絶縁型の一の第１電源から一の第１接続回路を介してオン信号が択一的に供給される。他の切換スイッチは、自装置の他の出力とすべく他端同士が接続されており、他の第１電源から他の第１接続回路を介してオン信号が択一的に供給される。これにより、一部の切換スイッチのうちの１つと他の切換スイッチのうちの１つとがオンに駆動された場合、一のタップが一の出力に接続され、該一のタップと同一又は異なるタップが他の出力に接続される。また、１つの巻線に係る全ての切換スイッチは、２つの電源の何れかからオン信号が供給されることとなる。

本発明の一態様に係る負荷時タップ切換器は、各第１接続回路は、それぞれに対応する第１電源の一端とそれぞれに対応する切換スイッチの制御端子との間に、第１絶縁回路を介して入力された第１信号に応じてオンする第１スイッチング素子を有し、各第１電源の他端は、それぞれの第１電源からオン信号が供給される切換スイッチの他端に接続されている。

本態様にあっては、第１接続回路が有する第１スイッチング素子が、第１絶縁回路を介して入力された第１信号に応じてオンしたときに、対応する第１電源の一端と切換スイッチの制御端子とが接続される。第１電源の他端は、対応する切換スイッチの他端に接続されている。これにより、第１電源から絶縁された第１信号によって、切換スイッチをオンさせることができる。

本発明の一態様に係る負荷時タップ切換器は、各第１接続回路に入力される第１信号を排他的に出力するインターロック回路を第１接続回路毎に備える。

本態様にあっては、インターロック回路から１つの第１接続回路に対して１つの第１信号が出力されている間は、他の第１信号の出力が禁止される。

本発明の一態様に係る負荷時タップ切換器は、各切換スイッチは、双方向に導通するトライアックを含み、前記オン信号は、各切換スイッチに含まれるトライアックに供給されるトリガ信号である。

本態様にあっては、切換スイッチに含まれるトライアックが、第１電源から第１接続回路を介して供給されるトリガ信号によって双方向に導通するため,切換スイッチ及び切換スイッチの駆動回路の構成が簡略化される。

本発明の一態様に係る負荷時タップ切換器は、各切換スイッチは、アノードが前記何れか１つのタップに接続された第１サイリスタ及び該第１サイリスタと逆並列に接続された第２サイリスタを含み、前記オン信号は、各切換スイッチに含まれる第１サイリスタに供給されるトリガ信号であり、前記一部の切換スイッチ及び前記他の切換スイッチそれぞれに含まれる第２サイリスタにトリガ信号を各別に供給するための絶縁型の２つの第２電源と、各第２電源及びそれぞれからトリガ信号が供給される第２サイリスタを択一的に接続するための第２接続回路とを備える。

本態様にあっては、各切換スイッチに、逆並列に接続された第１サイリスタ及び第２サイリスタが含まれている。カソード同士が接続された第１サイリスタは、対応する第１電源から対応する第１接続回路を介してトリガ信号が択一的に供給される。一部の切換スイッチに含まれる第２サイリスタは、アノード同士が接続されており、絶縁型の一の第２電源から一の第２接続回路を介してトリガ信号が択一的に供給される。他の切換スイッチに含まれる第２サイリスタは、アノード同士が接続されており、他の第２電源から他の第２接続回路を介してトリガ信号が択一的に供給される。これにより、一部の切換スイッチのうちの１つに含まれる第１サイリスタ及び第２サイリスタと、他の切換スイッチのうちの１つに含まれる第１サイリスタ及び第２サイリスタとがオンに駆動された場合、一のタップが一の出力に接続され、該一のタップと同一又は異なるタップが他の出力に接続される。また、１つの巻線に係る全ての第１サイリスタ及び第２サイリスタは、４つの電源の何れかからトリガ信号が供給されることとなる。

本発明の一態様に係る負荷時タップ切換器は、各第２接続回路は、それぞれに対応する第２電源の一端とそれぞれに対応する切換スイッチに含まれる第２サイリスタのゲートとの間に、第２絶縁回路を介して入力された第２信号に応じてオンする第２スイッチング素子を有し、それぞれに対応する第２電源の他端とそれぞれに対応する切換スイッチに含まれる第２サイリスタのカソードとの間に、第３絶縁回路を介して入力された第３信号に応じてオンする第３スイッチング素子を有する

本態様にあっては、第２接続回路が有する第２スイッチング素子及び第３スイッチング素子それぞれが、第２絶縁回路及び第３絶縁回路を介して入力された第２信号及び第３信号に応じてオンしたときに、第２電源の一端及び他端それぞれと第２サイリスタのゲート及びカソードとが接続される。これにより、第２電源から絶縁された第２信号及び第３信号によって、切換スイッチに含まれる第２サイリスタをオンさせることができる。また、第２サイリスタがオフである間は、第２サイリスタのアノードが接続されているタップと第２電源とが分離されるため、タップ間の短絡が防止される。

本発明によれば、タップの切換スイッチをオンするための電源数を低減することが可能となる。

実施形態１に係る負荷時タップ切換器を含む電圧調整装置の構成例を示すブロック図である。 ＯＵ相について、タップ位置とオンにする切換スイッチとの関係を示す図表である。 調整変圧器の二次巻線に誘起する電圧と直列変圧器の一次巻線に供給される電圧との関係を示す説明図である。 実施形態１に係るタップ切換器における二次巻線のタップを切り換えるための各切換スイッチ及び駆動部の第１構成例を示す回路図である。 実施形態１に係るタップ切換器における二次巻線のタップを切り換えるための各切換スイッチ及び駆動部の第１構成例を示す回路図である。 変形例１に係るタップ切換器の駆動部に用いられる第１電源の構成例を示す回路図である。 実施形態２に係るタップ切換器の駆動部に用いられるインターロック回路の構成例を示す回路図である。 実施形態３に係るタップ切換器における二次巻線のタップを切り換えるための各切換スイッチ及び駆動部の第２構成例を示す回路図である。 実施形態３に係るタップ切換器における二次巻線のタップを切り換えるための各切換スイッチ及び駆動部の第２構成例を示す回路図である。 変形例２に係るタップ切換器の駆動部に用いられるドライバ回路の構成例を示す回路図である。 変形例３に係るタップ切換器の駆動部に用いられるドライバ回路の構成例を示す回路図である。

以下、本発明をその実施形態を示す図面に基づいて詳述する。
（実施形態１）
図１は、実施形態１に係る負荷時タップ切換器を含む電圧調整装置の構成例を示すブロック図である。電圧調整装置（SVR＝Step Voltage Regulator）１００は、紙面左側の電源から供給されるＵ相，Ｖ相，Ｗ相の交流電圧を調整し、紙面右側の負荷へ、配電線１ｕ，１ｖ，１ｗを介してｕ相，ｖ相，ｗ相の交流電圧を配電する。

電圧調整装置１００は、配電線１ｕ，１ｖ，１ｗそれぞれに二次巻線１１２，１２２，１３２が直列に接続される直列変圧器１と、配電線１ｕ，１ｖ，１ｗに一次巻線２１１，２２１，２３１がΔ結線される調整変圧器２（タップ付変圧器に相当）とを備える。電圧調整装置１００は、更に、調整変圧器２の二次巻線２１２，２２２，２３２及び直列変圧器１の一次巻線１１１，１２１，１３１の間に設けられた負荷時タップ切換器（以下、単にタップ切換器と言う）３を備える。タップ切換器３及び調整変圧器２が、負荷時タップ切換変圧器２００を構成する。

直列変圧器１は、二次巻線１１２，１２２，１３２それぞれに一次巻線１１１，１２１，１３１が対応している。一次巻線１１１，１２１，１３１はΔ結線されている。二次巻線１１２，１２２，１３２それぞれの上記負荷側の端子に対応する一次巻線１１１，１２１，１３１の端子をｕ１，ｖ１，ｗ１とする。また、二次巻線１１２，１２２，１３２それぞれの上記電源側の端子に対応する一次巻線１１１，１２１，１３１の端子をｕ２，ｖ２，ｗ２とする。

調整変圧器２は、一次巻線２１１が配電線１ｕ，１ｖ間に、一次巻線２２１が配電線１ｖ，１ｗ間に、一次巻線２３１が配電線１ｗ，１ｕ間にそれぞれ接続されている。一次巻線２１１，２２１，２３１のそれぞれには、二次巻線２１２，２２２，２３２が対応している。

二次巻線２１２，２２２，２３２のそれぞれは、一端及び他端から引き出されたタップｔ１及びｔ４と，一端及び他端の間から引き出された中間のタップｔ２及びｔ３とを有する。二次巻線２１２，２２２，２３２のそれぞれは、タップｔ１〜ｔ４の何れか１つがタップ切換器３を介して直列変圧器１の一次側の端子ｕ２，ｖ２，ｗ２と、端子ｖ１，ｗ１，ｕ１とに接続され、他の何れか１つが中性点Ｎとしてアースに接続される。即ち、調整変圧器２の二次巻線２１２，２２２，２３２は、タップ切換器３を介してＹ結線される。

調整変圧器２の一次巻線２１１，２２１，２３１に印加される電圧を計測するために、配電線１ｕ，１ｖ、１ｗには計測用変圧器ＰＴ１，ＰＴ２がＶ結線されている。即ち、配電線１ｕ及び１ｖ間には計測用変圧器ＰＴ１の一次巻線が接続されており、配電線１ｖ及び１ｗ間には計測用変圧器ＰＴ２の一次巻線が接続されている。例えば計測用変圧器ＰＴ１及びＰＴ２の二次巻線をΔ結線の三相平衡回路と見做し、後述する制御部３１が三相分の計測電圧を取得することにより、一次巻線２１１，２２１，２３１に印加される電圧が検出される。

タップ切換器３は、調整変圧器２の二次巻線２１２のタップｔ１〜ｔ４を切り換えるための８つの切換スイッチＴｈＡ＿Ｕ，ＴｈＢ＿Ｕ，ＴｈＣ＿Ｕ，ＴｈＤ＿Ｕ，Ｔｈ１＿Ｕ，Ｔｈ２＿Ｕ，Ｔｈ３＿Ｕ，Ｔｈ４＿Ｕと、二次巻線２２２のタップｔ１〜ｔ４を切り換えるための８つの切換スイッチＴｈＡ＿Ｖ，ＴｈＢ＿Ｖ，ＴｈＣ＿Ｖ，ＴｈＤ＿Ｖ，Ｔｈ１＿Ｖ，Ｔｈ２＿Ｖ，Ｔｈ３＿Ｖ，Ｔｈ４＿Ｖと、二次巻線２３２のタップｔ１〜ｔ４を切り換えるための８つの切換スイッチＴｈＡ＿Ｗ，ＴｈＢ＿Ｗ，ＴｈＣ＿Ｗ，ＴｈＤ＿Ｗ，Ｔｈ１＿Ｗ，Ｔｈ２＿Ｗ，Ｔｈ３＿Ｗ，Ｔｈ４＿Ｗとを有する。

タップ切換器の構成は図１に示すものに限定されず、例えば特許文献１に記載されているような、直列変圧器に印加する電圧の極性を切り換える極性切換用タップ選択スイッチを含む構成であってもよい。

タップ切換器３は、更に、上記各切換スイッチの切り換えを制御する制御部３１と、制御部３１からの駆動信号に基づいて各切換スイッチをオンに駆動する駆動部３２とを有する。制御部３１には、計測用変圧器ＰＴ１，ＰＴ２の二次巻線、及び後述する計測用変圧器ＰＴ３，ＰＴ４，ＰＴ５の二次巻線が接続されている。制御部３１と各計測用変圧器との接続、及び駆動部３２と各切換スイッチとの接続は、図示を省略する。

制御部３１は、不図示のＣＰＵ（Central Processing Unit ）を有し、予めＲＯＭ（Read Only Memory ）に記憶された制御プログラムに従って、電圧の調整を制御する。一時的に発生した情報はＲＡＭ（Random Access Memory ）に記憶される。

二次巻線２１２のタップｔ１は、保護用のヒューズ（不図示：以下同様）を介して切換スイッチＴｈＡ＿Ｕ及びＴｈ１＿Ｕの一端に接続され、タップｔ２は、ヒューズを介して切換スイッチＴｈＢ＿Ｕ及びＴｈ２＿Ｕの一端に接続され、タップｔ３は、ヒューズを介して切換スイッチＴｈＣ＿Ｕ及びＴｈ３＿Ｕの一端に接続され、タップｔ４は、切換スイッチＴｈＤ＿Ｕ及びＴｈ４＿Ｕの一端に接続されている。切換スイッチＴｈＡ＿Ｕ，ＴｈＢ＿Ｕ，ＴｈＣ＿Ｕ，ＴｈＤ＿Ｕの他端同士は、中性点Ｎに接続されている。切換スイッチＴｈ１＿Ｕ，Ｔｈ２＿Ｕ，Ｔｈ３＿Ｕ，Ｔｈ４＿Ｕの他端同士は、接続線３ｕを介して直列変圧器１の一次側の端子ｕ２及びｖ１に接続されている。接続線３ｕは、タップ切換器３からＵ相の交流電圧を出力するものであり、その位相をＯＵと表す。

二次巻線２２２のタップｔ１は、ヒューズを介して切換スイッチＴｈＡ＿Ｖ及びＴｈ１＿Ｖの一端に接続され、タップｔ２は、ヒューズを介して切換スイッチＴｈＢ＿Ｖ及びＴｈ２＿Ｖの一端に接続され、タップｔ３は、ヒューズを介して切換スイッチＴｈＣ＿Ｖ及びＴｈ３＿Ｖの一端に接続され、タップｔ４は、切換スイッチＴｈＤ＿Ｖ及びＴｈ４＿Ｖの一端に接続されている。切換スイッチＴｈＡ＿Ｖ，ＴｈＢ＿Ｖ，ＴｈＣ＿Ｖ，ＴｈＤ＿Ｖの他端同士は、中性点Ｎに接続されている。切換スイッチＴｈ１＿Ｖ，Ｔｈ２＿Ｖ，Ｔｈ３＿Ｖ，Ｔｈ４＿Ｖの他端同士は、接続線３ｖを介して直列変圧器１の一次側の端子ｖ２及びｗ１に接続されている。接続線３ｖは、タップ切換器３からＶ相の交流電圧を出力するものであり、その位相をＯＶと表す。

二次巻線２３２のタップｔ１は、ヒューズを介して切換スイッチＴｈＡ＿Ｗ及びＴｈ１＿Ｗの一端に接続され、タップｔ２は、ヒューズを介して切換スイッチＴｈＢ＿Ｗ及びＴｈ２＿Ｗの一端に接続され、タップｔ３は、ヒューズを介して切換スイッチＴｈＣ＿Ｗ及びＴｈ３＿Ｗの一端に接続され、タップｔ４は、切換スイッチＴｈＤ＿Ｗ及びＴｈ４＿Ｗの一端に接続されている。切換スイッチＴｈＡ＿Ｗ，ＴｈＢ＿Ｗ，ＴｈＣ＿Ｗ，ＴｈＤ＿Ｗの他端同士は、中性点Ｎに接続されている。切換スイッチＴｈ１＿Ｗ，Ｔｈ２＿Ｗ，Ｔｈ３＿Ｗ，Ｔｈ４＿Ｗの他端同士は、接続線３ｗを介して直列変圧器１の一次側の端子ｗ２及びｕ１に接続されている。接続線３ｗは、タップ切換器３からＷ相の交流電圧を出力するものであり、その位相をＯＷと表す。

接続線３ｕ及び３ｖ間には、限流抵抗器Ｒ＿ＵＶ及び矯絡用スイッチＴｈＳ＿ＵＶの直列回路と、電磁接触器ＭＣ＿ＵＶとが並列に接続されている。接続線３ｖ及び３ｗ間には、限流抵抗器Ｒ＿ＶＷ及び矯絡用スイッチＴｈＳ＿ＶＷの直列回路と、電磁接触器ＭＣ＿ＶＷとが並列に接続されている。

矯絡用スイッチＴｈＳ＿ＵＶは、二次巻線２１２又は２２２のタップｔ１〜ｔ４を切り換える過程で、限流抵抗器Ｒ＿ＵＶを介してタップ間を矯絡させておくために、タップ間への限流抵抗器Ｒ＿ＵＶの接続及び切り離しを行うためのものである。矯絡用スイッチＴｈＳ＿ＶＷは、二次巻線２２２又は２３２のタップｔ１〜ｔ４を切り換える過程で、限流抵抗器Ｒ＿ＶＷを介してタップ間を矯絡させておくために、タップ間への限流抵抗器Ｒ＿ＶＷの接続及び切り離しを行うためのものである。電磁接触器ＭＣ＿ＵＶ及びＭＣ＿ＶＷは、過電流が検出されて全ての切換スイッチがオフされる場合、又はタップ切換器３の運用が停止される場合に、直列変圧器１の一次側の端子ｕ１，ｕ２間、端子ｖ１，ｖ２間及び端子ｗ１，ｗ２間を矯絡して、開放状態にしないようにするためのものである。

切り換えられたタップから出力される二次巻線２１２，２２２，２３２の電圧を計測するために、接続線３ｕ，３ｖ、３ｗには計測用変圧器ＰＴ３，ＰＴ４，ＰＴ５がＹ結線されている。即ち、接続線３ｕ及びアース間には、計測用変圧器ＰＴ３の一次巻線が接続されており、接続線３ｖ及びアース間には、計測用変圧器ＰＴ４の一次巻線が接続されており、接続線３ｗ及びアース間には、計測用変圧器ＰＴ５の一次巻線が接続されている。計測用変圧器ＰＴ３，ＰＴ４，ＰＴ５の二次巻線は、Ｙ結線されて制御部３１に接続されている。制御部３１が計測用変圧器ＰＴ３，ＰＴ４，ＰＴ５の二次巻線からＯＵ，ＯＶ，ＯＷ三相分の計測電圧を取得することにより、タップ切換された二次巻線２１２，２２２，２３２の電圧が検出される。

次に、オンにする切換スイッチの組合せについて説明する。図２は、ＯＵ相について、タップ位置とオンにする切換スイッチとの関係を示す図表である。他のＯＶ相，ＯＷ相についても、ＵをＶ，Ｗに読み替えた同様の図表が示される。以下では、主にＯＵ相を例にして説明するが、ＯＶ相及びＯＷ相についても同様の説明が成り立つ。

切換スイッチの組合せは１３通りあり、これらの組合せをタップ１からタップ１３までのタップ位置で表す。例えば、タップ位置をタップ１にした場合、切換スイッチＴｈＤ＿Ｕ及びＴｈ１＿Ｕがオンする。これにより、二次巻線２１２のタップｔ１が接続線３ｕに接続され、タップｔ４が中性点Ｎに接続される。この場合、タップｔ１及びｔ４間の巻数が二次巻線２１２の巻数に等しくなり、ＯＵ相の相電圧の大きさが最大となる。

タップ２からタップ６までについては、タップ間の巻数が５段階に少なくなるようなタップの組合せに応じて、２つのタップを接続線３ｕ及び中性点Ｎに接続する切換スイッチが決まる。例えば、タップ位置をタップ６にした場合、切換スイッチＴｈＤ＿Ｕ及びＴｈ３＿Ｕがオンする。これにより、二次巻線２１２のタップｔ３が接続線３ｕに接続され、タップｔ４が中性点Ｎに接続される。この場合、タップｔ３及びｔ４間の巻数が０を除いて最小となり、ＯＵ相の相電圧の大きさが０を除いて最小となる。

タップ位置をタップ７にした場合、切換スイッチＴｈＤ＿Ｕ及びＴｈ４＿Ｕがオンする。これにより、二次巻線２１２のタップｔ４が接続線３ｕに接続され、同じタップｔ４が中性点Ｎに接続される。この場合、タップｔ４及びｔ４間の巻数が０となり、ＯＵ相の相電圧が０となる。これが、いわゆる素通しタップである。

タップ８からタップ１２までについては、タップ間の巻数が５段階に多くなるようなタップの組合せに応じて、２つのタップを接続線３ｕ及び中性点Ｎに接続する切換スイッチが決まる。例えば、タップ位置をタップ８にした場合、切換スイッチＴｈＣ＿Ｕ及びＴｈ４＿Ｕがオンする。これにより、二次巻線２１２のタップｔ４が接続線３ｕに接続され、タップｔ３が中性点Ｎに接続される。この場合、タップｔ３及びｔ４間の巻数が０を除いて最小となり、ＯＵ相の相電圧の大きさが０を除いて最小となる。但し、タップ６の場合と比較して、ＯＵ相の相電圧の位相が反転する。

タップ位置をタップ１３にした場合、切換スイッチＴｈＡ＿Ｕ及びＴｈ４＿Ｕがオンする。これにより、二次巻線２１２のタップｔ４が接続線３ｕに接続され、タップｔ１が中性点Ｎに接続される。この場合、タップｔ１及びｔ４間の巻数が二次巻線２１２の巻数に等しくなり、ＯＵ相の相電圧の大きさが最大となる。但し、タップ１の場合と比較して、ＯＵ相の相電圧の位相が反転する。

前述のとおり、タップ切換によって接続線３ｕ及び中性点Ｎに接続される２つのタップに係るタップ間の巻数は、タップ位置に応じて決まる、換言すれば、タップ位置に応じて、調整変圧器２の巻数比が決まる。ここで言う巻数比は、タップ切換によって接続線３ｕ及び中性点Ｎに接続される２つのタップに係るタップ間の巻数に対する一次巻線２１１の巻数の比である。そこで、図２に示すように、タップ１からタップ１３までのタップ位置と、ＮＴ＿Ｕ１からＮＴ＿Ｕ１３までの巻数比とを対応付けておく。但し、タップ位置がタップ７の場合、上記の定義による巻数比の算出は不能となるから、タップ位置と巻数比との対応付けは行わない。ＮＴ＿Ｕ１からＮＴ＿Ｕ１３までの総称をＮＴ＿Ｕとする。

本実施形態にあっては、図２に示すタップ位置と、オンにする切換スイッチ及び巻数比とを対応付けたテーブルが、制御部３１のＲＯＭに予め記憶されている。タップ位置を上げ下げする毎にこのテーブルを参照して、オンにすべき切換スイッチを示す情報と巻数比とを読み出すことにより、タップ切換の処理が容易に行える。

次に、電源側からのＵ相，Ｖ相，Ｗ相の交流電圧に加算又は減算される電圧について説明する。図３は、調整変圧器２の二次巻線２１２，２２２，２３２に誘起する電圧と直列変圧器１の一次巻線１１１，１２１，１３１に印加される電圧との関係を示す説明図である。調整変圧器２の二次巻線２１２は、切換スイッチＴｈ１＿Ｕ，Ｔｈ２＿Ｕ，Ｔｈ３＿Ｕ，Ｔｈ４＿Ｕの何れかがオンすることによって、何れかのタップが接続線３ｕに接続され、切換スイッチＴｈＡ＿Ｕ，ＴｈＢ＿Ｕ，ＴｈＣ＿Ｕ，ＴｈＤ＿Ｕの何れかがオンすることによって、他の何れかのタップが中性点Ｎに接続される。調整変圧器２の二次巻線２２２，２３２についても、ＵをＶ，Ｗに読み替えることによって同様のことが言える。

図２を用いて説明したように、タップ位置がタップ１からタップ６までの何れかである場合と、タップ位置がタップ８からタップ１３までの何れかである場合とでは、ＯＵ相の相電圧の位相が互いに反転する。ここでは、タップ位置がタップ１からタップ６までの間にある場合について説明する。調整変圧器２は、一次巻線２１１，２２１，２３１がΔ結線され、二次巻線２１２，２２２，２３２がタップ切換器３を介してＹ結線されているから、接続線３ｕ，３ｖ，３ｗにおけるＯＵ相，ＯＶ相，ＯＷ相それぞれの位相は、破線で示すような配電線１ｕ，１ｖ，１ｗにおけるｕ相，ｖ相，ｗ相の位相に対して３０度だけ進んでいる。

一方、直列変圧器１の一次巻線１２１には、ＯＵ相及びＯＶ相の相間電圧であるＶ＿ＵＶが、端子ｖ２からｖ１への向きに印加される。同様に、一次巻線１３１には、ＯＶ相及びＯＷ相の相間の電圧であるＶ＿ＶＷが、端子ｗ２からｗ１への向きに印加され、一次巻線１１１には、ＯＷ相及びＯＵ相の相間の電圧であるＶ＿ＷＵが、端子ｕ２からｕ１への向きに印加される。

ここで図１に戻って、例えば直列変圧器１の一次巻線１２１及び二次巻線１２２に着目する。上記のとおり、一次巻線１２１の端子ｖ１，ｖ２間には、端子ｖ２からｖ１への向きに紙面上で右向きの電圧Ｖ＿ＵＶが印加される。この場合、Ｖ＿ＵＶに対応して二次巻線１２２に誘起する電圧も、紙面上で右向きの電圧となる。従って、電源側からのＶ相の交流電圧に対して電圧Ｖ＿ＵＶが加算された電圧が、負荷側に供給される。

一方、電圧Ｖ＿ＵＶは、図３に破線で示すｖ相の相電圧とは逆位相の電圧である。即ち、Ｖ相の交流電圧に対して、ｖ相の交流電圧とは逆位相の電圧Ｖ＿ＵＶが加算されるから、ｖ相の交流電圧とは同位相の電圧が減算されることとなる。換言すれば、電源側からのＶ相の交流電圧が降圧されて、負荷側にｖ相の交流電圧が供給される。タップ位置のタップ番号を１から６まで上げるに連れて、降圧される電圧の絶対値が順次小さくなり、タップ７（素通し）にて降圧される電圧が０となる。その後、更にタップ位置のタップ番号を上げるに連れて、電源側からのＶ相の交流電圧が順次昇圧されて負荷側に供給されるようになる。

以上のとおり、タップ位置をタップ１からタップ１３まで切り換えることにより、電源側からのＵ相，Ｖ相，Ｗ相の交流電圧を降圧した電圧から昇圧した電圧まで段階的に調整して、ｕ相，ｖ相，ｗ相の交流電圧とすることができる。制御部３１は、計測用変圧器ＰＴ１及びＰＴ２により、ｕ相，ｖ相，ｗ相の線間電圧を検出し、検出した電圧が不感帯を逸脱した場合に、タップ位置を上げ下げすることによって、ｕ相，ｖ相，ｗ相の線間電圧が基準電圧に近づくように調整する。本実施形態では、二次巻線２１２，２２２，２３２それぞれについてタップ位置が同じとなるように調整するが、それぞれのタップ位置を独立して切り換えることにより、Ｕ相，Ｖ相，Ｗ相の交流電圧の不平衡を改善することもできる。

次に、駆動部３２の詳細について説明する。図４及び図５は、実施形態１に係るタップ切換器３における二次巻線２１２のタップを切り換えるための各切換スイッチ及び駆動部３２の第１構成例を示す回路図である。図４には、切換スイッチＴｈ１＿Ｕ，Ｔｈ２＿Ｕ，Ｔｈ３＿Ｕ，Ｔｈ４＿Ｕの構成と、これらの切換スイッチを駆動する回路とが示されている。図５には、切換スイッチＴｈＡ＿Ｕ，ＴｈＢ＿Ｕ，ＴｈＣ＿Ｕ，ＴｈＤ＿Ｕの構成と、これらの切換スイッチを駆動する回路とが示されている。他の二次巻線２１２，２３２の各タップを切り換えるための各切換スイッチ及び駆動部３２の構成についても同様である。矯絡用スイッチＴｈＳ＿ＵＶ，ＴｈＳ＿ＶＷの構成は、他の切換スイッチと同様であるが、これらの矯絡用スイッチを駆動する回路については、説明を省略する。

以下では、信号の名称を横長の五角形で囲んで示す。先ず図４について、駆動部３２は、絶縁型のＤＣＤＣコンバータである（以下同様）第１電源３２１ａと、切換スイッチＴｈ１＿ｕ，Ｔｈ２＿Ｕ，Ｔｈ３＿Ｕ，Ｔｈ４＿Ｕの何れか及び第１電源３２１ａを択一的に接続するための第１接続回路３３１ａとを有する。第１電源３２１ａは、切換スイッチＴｈ１＿ｕ，Ｔｈ２＿Ｕ，Ｔｈ３＿Ｕ，Ｔｈ４＿Ｕに第１接続回路３３１ａを介してオン信号を供給するためのものである。

切換スイッチＴｈ１＿Ｕ，Ｔｈ２＿Ｕ，Ｔｈ３＿Ｕ，Ｔｈ４＿Ｕのそれぞれは、一方の主電極（一端に相当）が二次巻線２１２のタップｔ１，ｔ２，ｔ３，ｔ４に接続され、他方の主電極（他端に相当）同士が互いに接続されたトライアックＴｈ１ｔ＿Ｕ，Ｔｈ２ｔ＿Ｕ，Ｔｈ３ｔ＿Ｕ，Ｔｈ４ｔ＿Ｕを含む。トライアックＴｈ１ｔ＿Ｕ，Ｔｈ２ｔ＿Ｕ，Ｔｈ３ｔ＿Ｕ，Ｔｈ４ｔ＿Ｕの他方の主電極は、接続線３ｕに接続されると共に、第１電源３２１ａの他端に接続されている。

第１接続回路３３１ａは、トライアックＴｈ１ｔ＿Ｕ，Ｔｈ２ｔ＿Ｕ，Ｔｈ３ｔ＿Ｕ，Ｔｈ４ｔ＿Ｕそれぞれのゲート（制御端子に相当）及び第１電源３２１ａの一端を接続するＦＥＴ（Field Effect Transistor ）であるトランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１４（何れも第１スイッチング素子に相当）を有する。第１接続回路３３１ａは、また、トランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１４それぞれのゲートに出力が接続されたフォトカプラＰＣ１１，ＰＣ１２，ＰＣ１３，ＰＣ１４（何れも第１絶縁回路に相当）を有する。フォトカプラＰＣ１１，ＰＣ１２，ＰＣ１３，ＰＣ１４それぞれの入力には、制御部３１から排他的な第１信号としてＴｈ１ａｇ＿Ｕ，Ｔｈ２ａｇ＿Ｕ，Ｔｈ３ａｇ＿Ｕ，Ｔｈ４ａｇ＿Ｕが入力される。ここで言う排他的とは、Ｔｈ１ａｇ＿Ｕ，Ｔｈ２ａｇ＿Ｕ，Ｔｈ３ａｇ＿Ｕ，Ｔｈ４ａｇ＿Ｕのうち、同時に２つ以上の信号が有意になることがない、という意味である（以下同様）。

図５に移って、駆動部３２は、第１電源３２１ｂと、切換スイッチＴｈＡ＿ｕ，ＴｈＢ＿Ｕ，ＴｈＣ＿Ｕ，ＴｈＤ＿Ｕの何れか及び第１電源３２１ｂを択一的に接続するための第１接続回路３３１ｂとを有する。第１電源３２１ｂは、切換スイッチＴｈＡ＿ｕ，ＴｈＢ＿Ｕ，ＴｈＣ＿Ｕ，ＴｈＤ＿Ｕに第１接続回路３３１ｂを介してオン信号を供給するためのものである。

切換スイッチＴｈＡ＿Ｕ，ＴｈＢ＿Ｕ，ＴｈＣ＿Ｕ，ＴｈＤ＿Ｕのそれぞれは、一方の主電極が二次巻線２１２のタップｔ１，ｔ２，ｔ３，ｔ４に接続され、他方の主電極同士が互いに接続されたトライアックＴｈＡｔ＿Ｕ，ＴｈＢｔ＿Ｕ，ＴｈＣｔ＿Ｕ，ＴｈＤｔ＿Ｕを含む。トライアックＴｈＡｔ＿Ｕ，ＴｈＢｔ＿Ｕ，ＴｈＣｔ＿Ｕ，ＴｈＤｔ＿Ｕの他方の主電極は、中性点Ｎに接続されると共に、第１電源３２１ｂの他端に接続されている。

第１接続回路３３１ｂは、構成が第１接続回路３３１ａと同一であり、接続先が第１接続回路３３１ａとは異なる。トランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１４のそれぞれは、トライアックＴｈＡｔ＿Ｕ，ＴｈＢｔ＿Ｕ，ＴｈＣｔ＿Ｕ，ＴｈＤｔ＿Ｕのゲート及び第１電源３２１ｂの一端を接続する。フォトカプラＰＣ１１，ＰＣ１２，ＰＣ１３，ＰＣ１４それぞれの入力には、制御部３１から排他的な第１信号としてＴｈＡａｇ＿Ｕ，ＴｈＢａｇ＿Ｕ，ＴｈＣａｇ＿Ｕ，ＴｈＤａｇ＿Ｕが入力される。

上述の構成において、例えば図２に示すタップ位置をタップ１に切り換える場合、制御部３１は、接続線３ｕにおけるＯＵ相について、トライアックＴｈ１ｔ＿Ｕ及びＴｈＤｔ＿Ｕをオンに駆動する。具体的に制御部３１は、第１接続回路３３１ａのフォトカプラＰＣ１１に第１信号としてＴｈ１ａｇ＿Ｕを入力する。制御部３１は、更に、第１接続回路３３１ｂのフォトカプラＰＣ１４に第１信号としてＴｈＤａｇ＿Ｕを入力する。これにより、トライアックＴｈ１ｔ＿Ｕ及びＴｈＤｔ＿Ｕはゲートにトリガ電圧が供給されて双方向に導通する。タップ１に切り換える場合のＯＶ相，ＯＷ相についてもＯＵ相と同様である。他のタップ位置に切り換える場合についても同様である。

なお、図４及び図５では、切換スイッチＴｈＸ＿Ｕ（Ｘ＝１，２，３，４，Ａ，Ｂ，Ｃ，Ｄ）のそれぞれがトライアックＴｈＸｔ＿Ｕを含む場合について説明したが、これに限定されるものではない。例えば、切換スイッチＴｈＸ＿Ｕを、半導体素子を含む断続器、電磁接触器等のスイッチを用いて構成してもよい。

以上のように実施形態１によれば、調整変圧器２の二次巻線２１２が有するタップｔ１，ｔ２，ｔ３，ｔ４を切り換えるための８つの切換スイッチＴｈＸ＿Ｕ（Ｘ＝１，２，３，４，Ａ，Ｂ，Ｃ，Ｄ）のそれぞれは、一端がタップｔ１，ｔ２，ｔ３，ｔ４の何れか１つに接続されている。一部の切換スイッチＴｈ１＿Ｕ，Ｔｈ２＿Ｕ，Ｔｈ３＿Ｕ，Ｔｈ４＿Ｕは、接続線３ｕへのタップ切換器３の出力とすべく他端同士が接続されており、絶縁型の第１電源３２１ａから第１接続回路３３１ａを介してオン信号が択一的に供給される。他の切換スイッチＴｈＡ＿Ｕ，ＴｈＢ＿Ｕ，ＴｈＣ＿Ｕ，ＴｈＤ＿Ｕは、中性点Ｎへのタップ切換器３の出力とすべく他端同士が接続されており、第１電源３２１ｂから第１接続回路３３１ｂを介してオン信号が択一的に供給される。これにより、切換スイッチＴｈ１＿Ｕ，Ｔｈ２＿Ｕ，Ｔｈ３＿Ｕ，Ｔｈ４＿Ｕのうちの１つと、切換スイッチＴｈＡ＿Ｕ，ＴｈＢ＿Ｕ，ＴｈＣ＿Ｕ，ＴｈＤ＿Ｕのうちの１つとがオンに駆動された場合、一のタップが接続線３ｕに接続され、該一のタップと同一又は異なるタップが中性点Ｎに接続される。また、二次巻線２１２に係る全ての切換スイッチは、２つの第１電源３２１ａ，３２１ｂの何れかからオン信号が供給されることとなる。従って、８つの切換スイッチＴｈＸ＿Ｕをオンするための電源数を２つに低減することが可能となる。

また、実施形態１によれば、第１接続回路３３１ａが有するトランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１４のそれぞれが、フォトカプラＰＣ１１，ＰＣ１２，ＰＣ１３，ＰＣ１４を介して入力された第１信号に応じてオンしたときに、第１電源３２１ａの一端と切換スイッチＴｈ１＿Ｕ，Ｔｈ２＿Ｕ，Ｔｈ３＿Ｕ，Ｔｈ４＿Ｕの制御端子とが接続される。第１電源３２１ａの他端は、切換スイッチＴｈ１＿Ｕ，Ｔｈ２＿Ｕ，Ｔｈ３＿Ｕ，Ｔｈ４＿Ｕの他端に接続されている。これにより、第１電源３２１ａから絶縁された第１信号によって、切換スイッチＴｈ１＿Ｕ，Ｔｈ２＿Ｕ，Ｔｈ３＿Ｕ，Ｔｈ４＿Ｕをオンさせることができる。

同様に、第１接続回路３３１ｂが有するトランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１４のそれぞれが、フォトカプラＰＣ１１，ＰＣ１２，ＰＣ１３，ＰＣ１４を介して入力された第１信号に応じてオンしたときに、第１電源３２１ｂの一端と切換スイッチＴｈＡ＿Ｕ，ＴｈＢ＿Ｕ，ＴｈＣ＿Ｕ，ＴｈＤ＿Ｕの制御端子とが接続される。第１電源３２１ｂの他端は、切換スイッチＴｈＡ＿Ｕ，ＴｈＢ＿Ｕ，ＴｈＣ＿Ｕ，ＴｈＤ＿Ｕの他端に接続されている。これにより、第１電源３２１ｂから絶縁された第１信号によって、切換スイッチＴｈＡ＿Ｕ，ＴｈＢ＿Ｕ，ＴｈＣ＿Ｕ，ＴｈＤ＿Ｕをオンさせることができる。

更に、実施形態１によれば、切換スイッチＴｈ１＿Ｕ，Ｔｈ２＿Ｕ，Ｔｈ３＿Ｕ，Ｔｈ４＿Ｕのそれぞれに含まれるトライアックＴｈ１ｔ＿Ｕ，Ｔｈ２ｔ＿Ｕ，Ｔｈ３ｔ＿Ｕ，Ｔｈ４ｔ＿Ｕが、第１電源３２１ａから第１接続回路３３１ａを介して供給されるトリガ信号によって双方向に導通するため,切換スイッチＴｈ１＿Ｕ，Ｔｈ２＿Ｕ，Ｔｈ３＿Ｕ，Ｔｈ４＿Ｕ及び駆動部３２の構成を簡略化することができる。同様に、切換スイッチＴｈＡ＿Ｕ，ＴｈＢ＿Ｕ，ＴｈＣ＿Ｕ，ＴｈＤ＿Ｕのそれぞれに含まれるトライアックＴｈＡｔ＿Ｕ，ＴｈＢｔ＿Ｕ，ＴｈＣｔ＿Ｕ，ＴｈＤｔ＿Ｕが、第１電源３２１ｂから第１接続回路３３１ｂを介して供給されるトリガ信号によって双方向に導通するため,切換スイッチＴｈＡ＿Ｕ，ＴｈＢ＿Ｕ，ＴｈＣ＿Ｕ，ＴｈＤ＿Ｕ及び駆動部３２の構成を簡略化することができる。

（変形例１）
実施形態１では、第１電源３２１ａ，３２１ｂが別構成のブロックであったが、これらを１つの電源に構成することができる。図６は、変形例１に係るタップ切換器３の駆動部３２に用いられる電源３２０の構成例を示す回路図である。

電源３２０は、絶縁トランスＴ１と、該絶縁トランスＴ１の一次巻線の一端に直列に接続されたトランジスタＱｄ１と、絶縁トランスＴ１の一の二次巻線に並列に接続されたダイオードＤ１及びコンデンサＣ１の直列回路と、他の二次巻線に並列に接続されたダイオードＤ２及びコンデンサＣ２の直列回路とを有する。上記一次巻線の他端は、例えば２４Ｖの共通電源に接続されている。ダイオードＤ１及びＤ２は、例えば順方向電圧が小さいショットキバリアダイオードである。

コンデンサＣ１及びＣ２それぞれの両端には、抵抗器Ｒ１及びＲ２が並列に接続されている。コンデンサＣ１の一端とダイオードＤ１のカソードとの接続点が、第１電源３２１ａの一端となり、コンデンサＣ１の他端が第１電源３２１ａの他端となる。同様に、コンデンサＣ２の一端とダイオードＤ２のカソードとの接続点が、第１電源３２１ｂの一端となり、コンデンサＣ２の他端が第１電源３２１ｂの他端となる。

以上のように変形例１によれば、駆動部３２用の２つの第１電源３２１ａ，３２１ｂを、１つの電源３２０で構成することが可能であり、見かけ上の電源の数を更に削減することができる。

（実施形態２）
実施形態１は、例えばフォトカプラＰＣ１１，ＰＣ１２，ＰＣ１３，ＰＣ１４それぞれに入力される第１信号であるＴｈ１ａｇ＿Ｕ，Ｔｈ２ａｇ＿Ｕ，Ｔｈ３ａｇ＿Ｕ，Ｔｈ４ａｇ＿Ｕを、制御部３１が排他的に生成する形態であった。これに対し、実施形態２は、切換スイッチＴｈ１＿Ｕ，Ｔｈ２＿Ｕ，Ｔｈ３＿Ｕ，Ｔｈ４＿Ｕそれぞれに対して制御部３１が生成するオン／オフ信号に基づき、インターロック回路が第１信号としてＴｈ１ａｇ＿Ｕ，Ｔｈ２ａｇ＿Ｕ，Ｔｈ３ａｇ＿Ｕ，Ｔｈ４ａｇ＿Ｕを排他的に出力する形態である。

図７は、実施形態２に係るタップ切換器３の駆動部３２に用いられるインターロック回路の構成例を示す回路図である。インターロック回路３２３ａは、制御部３１と、駆動部３２に含まれる第１接続回路３３１ａとの間に挿入される。制御部３１と、第１接続回路３３１ｂとの間に挿入される他のインターロック回路については、インターロック回路３２３ａと同様の構成であるため、図示及び説明を省略する。実施形態２に係る電圧調整装置１００の構成は、インターロック回路が追加される点を除いて実施形態１の図１及び図４，５に示すものと同様であるため、これらの図示を省略する。

インターロック回路３２３ａは、第１信号としてＴｈ１ａｇ＿Ｕ，Ｔｈ２ａｇ＿Ｕ，Ｔｈ３ａｇ＿Ｕ，Ｔｈ４ａｇ＿Ｕを排他的に出力する４つの単位回路を含んで構成されている。例えば、Ｔｈ１ａｇ＿Ｕを出力する単位回路は、２入力のオアゲートＯＲ１ａと、３入力のオアゲートＯＲ１ｂと、２入力のアンドゲートＡＮＤ１と、フリップフロップＦＦ１とを含む。他の単位回路についても、記号中の１を２，３，４に読み替えて同様に説明される。以下では、Ｔｈ１ａｇ＿Ｕを出力する単位回路を中心に説明を行う。

アンドゲートＡＮＤ１及びオアゲートＯＲ１ａそれぞれの一方の入力には、制御部３１が生成するオン／オフ信号であるＴｈ１ｎ＿Ｕ及びＴｈ１ｆ＿Ｕが入力される、Ｔｈ１ｎ＿Ｕ及びＴｈ１ｆ＿Ｕのそれぞれは、切換スイッチＴｈ１＿Ｕをオン及びオフに駆動する場合に生成される信号である。オアゲートＯＲ１ａの他方の入力には、オアゲートＯＲ１ｂの出力が入力される。オアゲートＯＲ１ａの出力は、アンドゲートＡＮＤ１の反転記号が付された他方の入力及びフリップフロップＦＦ１のＲ端子に入力されている。アンドゲートＡＮＤ１の出力は、フリップフロップＦＦ１のＳ端子に入力されている。オアゲートＯＲ１ｂの３つの入力には、他の３つの単位回路の出力であるＴｈ２ｘ＿Ｕ，Ｔｈ３ｘ＿Ｕ，Ｔｈ４ｘ＿Ｕが入力されている。フリップフロップＦＦ１のＱ端子からは、Ｔｈ１ａｇ＿Ｕ及びＴｈ１ｘ＿Ｕが出力される。

制御部３１が切換スイッチＴｈ１＿Ｕをオフに駆動する場合、単位回路にＴｈ１ｆ＿Ｕが入力され、オアゲートＯＲ１ａが開いてアンドゲートＡＮＤ１が閉じると共に、フリップフロップＦＦ１がリセットされる。これにより、Ｔｈ１ａｇ＿Ｕ及びＴｈ１ｘ＿Ｕが出力されない状態となる。他の３つの単位回路からＴｈ２ｘ＿Ｕ，Ｔｈ３ｘ＿Ｕ，Ｔｈ４ｘ＿Ｕの何れかが出力されている場合は、Ｔｈ１ｎ＿Ｕ及びＴｈ１ｆ＿Ｕの入力の有無に関わらずにオアゲートＯＲ１ａが開くため、Ｔｈ１ａｇ＿Ｕ及びＴｈ１ｘ＿Ｕが出力されない。

制御部３１が切換スイッチＴｈ１＿Ｕをオンに駆動する場合、単位回路にＴｈ１ｎ＿Ｕが入力される。この状態で、Ｔｈ１ｆ＿Ｕが入力されず、且つＴｈ２ｘ＿Ｕ，Ｔｈ３ｘ＿Ｕ，Ｔｈ４ｘ＿Ｕの何れも入力されない場合にのみ、アンドゲートＡＮＤ１が開いてフリップフロップＦＦ１がセットされる。これにより、Ｔｈ１ａｇ＿Ｕ及びＴｈ１ｘ＿Ｕが出力される状態となる。

第１信号としてＴｈ２ａｇ＿Ｕを出力する単位回路の場合は、制御部３１から入力されたＴｈ２ｎ＿Ｕ及びＴｈ２ｆ＿Ｕと、他の単位回路から入力されたＴｈ１ｘ＿Ｕ，Ｔｈ３ｘ＿Ｕ，Ｔｈ４ｘ＿Ｕとに基づいて、Ｔｈ２ａｇ＿Ｕ及びＴｈ２ｘ＿Ｕが出力される。第１信号としてＴｈ３ａｇ＿Ｕを出力する単位回路の場合は、制御部３１から入力されたＴｈ３ｎ＿Ｕ及びＴｈ３ｆ＿Ｕと、他の単位回路から入力されたＴｈ１ｘ＿Ｕ，Ｔｈ２ｘ＿Ｕ，Ｔｈ４ｘ＿Ｕとに基づいて、Ｔｈ３ａｇ＿Ｕ及びＴｈ３ｘ＿Ｕが出力される。第１信号としてＴｈ４ａｇ＿Ｕを出力する単位回路の場合は、制御部３１から入力されたＴｈ４ｎ＿Ｕ及びＴｈ４ｆ＿Ｕと、他の単位回路から入力されたＴｈ１ｘ＿Ｕ，Ｔｈ２ｘ＿Ｕ，Ｔｈ３ｘ＿Ｕとに基づいて、Ｔｈ４ａｇ＿Ｕ及びＴｈ４ｘ＿Ｕが出力される。

インターロック回路の構成は図７に示すものに限定されず、各種のゲート、フリップフロップ等の論理回路を組み合わせた構成によって実現することができる。

以上のように実施形態２によれば、インターロック回路３２３ａから第１接続回路３３１ａに対して、例えば第１信号としてＴｈ２ａｇ＿Ｕ，Ｔｈ３ａｇ＿Ｕ，Ｔｈ４ａｇ＿Ｕの何れかが出力されている間は、Ｔｈ１ａｇ＿Ｕの出力が禁止される。従って、第１接続回路３３１ａに接続された４つの切換スイッチのうち、２つ以上の切換スイッチが同時にオンとなるのを確実に防止することができる。

（実施形態３）
実施形態１が各切換スイッチにトライアックを含む形態であるのに対し、実施形態３は各切換スイッチに逆並列に接続されたサイリスタを含む形態である。実施形態３に係る電圧調整装置１００の全体的な構成は、実施形態１の図１に示すものと同様であるため、図示を省略する。

実施形態１とは異なる駆動部３２の詳細について説明する。図８及び図９は、実施形態３に係るタップ切換器３における二次巻線２１２のタップを切り換えるための各切換スイッチ及び駆動部３２の第２構成例を示す回路図である。図８には、切換スイッチＴｈ１＿Ｕ，Ｔｈ２＿Ｕ，Ｔｈ３＿Ｕ，Ｔｈ４＿Ｕの構成と、これらの切換スイッチを駆動する回路とが示されている。図９には、切換スイッチＴｈＡ＿Ｕ，ＴｈＢ＿Ｕ，ＴｈＣ＿Ｕ，ＴｈＤ＿Ｕの構成と、これらの切換スイッチを駆動する回路とが示されている。他の二次巻線２２２，２３２のタップを切り換えるための各切換スイッチ及び駆動部３２の構成についても同様である。

先ず図８について、駆動部３２は、第１電源３２１ａと、切換スイッチＴｈ１＿ｕ，Ｔｈ２＿Ｕ，Ｔｈ３＿Ｕ，Ｔｈ４＿Ｕの何れか及び第１電源３２１ａを択一的に接続するための第１接続回路３３１ａとを有する。駆動部３２は、また、第２電源３２２ａと、切換スイッチＴｈ１＿ｕ，Ｔｈ２＿Ｕ，Ｔｈ３＿Ｕ，Ｔｈ４＿Ｕの何れか及び第２電源３２２ａを択一的に接続するための第２接続回路３３２ａとを有する。

切換スイッチＴｈ１＿Ｕは、アノードが二次巻線２１２のタップｔ１に接続された第１サイリスタＴｈ１ａ＿Ｕ及びアノードが接続線３ｕに接続された第２サイリスタＴｈ１ｂ＿Ｕを逆並列に接続してなる。切換スイッチＴｈ２＿Ｕは、アノードが二次巻線２１２のタップｔ２に接続された第１サイリスタＴｈ２ａ＿Ｕ及びアノードが接続線３ｕに接続された第２サイリスタＴｈ２ｂ＿Ｕを逆並列に接続してなる。切換スイッチＴｈ３＿Ｕは、アノードが二次巻線２１２のタップｔ３に接続された第１サイリスタＴｈ３ａ＿Ｕ及びアノードが接続線３ｕに接続された第２サイリスタＴｈ３ｂ＿Ｕを逆並列に接続してなる。切換スイッチＴｈ４＿Ｕは、アノードが二次巻線２１２のタップｔ４に接続された第１サイリスタＴｈ４ａ＿Ｕ及びアノードが接続線３ｕに接続された第２サイリスタＴｈ４ｂ＿Ｕを逆並列に接続してなる。即ち、切換スイッチＴｈ１＿Ｕ，Ｔｈ２＿Ｕ，Ｔｈ３＿Ｕ，Ｔｈ４＿Ｕそれぞれの一端はタップｔ１，ｔ２，ｔ３，ｔ４に接続され、他端同士は接続線３ｕに接続されている。これらの他端同士は、第１電源３２１ａの他端にも接続されている。

第１接続回路３３１ａは、構成が実施形態１の図４に示すものと同一であり、接続先が実施形態１の場合と異なる。トランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１４のそれぞれは、第１サイリスタＴｈ１ａ＿Ｕ，Ｔｈ２ａ＿Ｕ，Ｔｈ３ａ＿Ｕ，Ｔｈ４ａ＿Ｕのゲート及び第１電源３２１ａの一端を接続する。フォトカプラＰＣ１１，ＰＣ１２，ＰＣ１３，ＰＣ１４のそれぞれには、実施形態１の場合と同じＴｈ１ａｇ＿Ｕ，Ｔｈ２ａｇ＿Ｕ，Ｔｈ３ａｇ＿Ｕ，Ｔｈ４ａｇ＿Ｕが、排他的な第１信号として入力される。

第２接続回路３３２ａは、第２サイリスタＴｈ１ｂ＿Ｕ，Ｔｈ２ｂ＿Ｕ，Ｔｈ３ｂ＿Ｕ，Ｔｈ４ｂ＿Ｕそれぞれのゲート及び第２電源３２２ａの一端を接続するトランジスタＱ２１，Ｑ２２，Ｑ２３，Ｑ２４を有する。第２接続回路３３２ａは、また、トランジスタＱ２１，Ｑ２２，Ｑ２３，Ｑ２４それぞれのゲートに出力が接続されたフォトカプラＰＣ２１，ＰＣ２２，ＰＣ２３，ＰＣ２４を有する。フォトカプラＰＣ２１，ＰＣ２２，ＰＣ２３，ＰＣ２４それぞれの入力には、制御部３１から排他的な第２信号として、Ｔｈ１ｂｇ＿Ｕ，Ｔｈ２ｂｇ＿Ｕ，Ｔｈ３ｂｇ＿Ｕ，Ｔｈ４ｂｇ＿Ｕが入力される。

第２接続回路３３２ａは、第２サイリスタＴｈ１ｂ＿Ｕ，Ｔｈ２ｂ＿Ｕ，Ｔｈ３ｂ＿Ｕ，Ｔｈ４ｂ＿Ｕそれぞれのカソード及び第２電源３２２ａの他端を接続するトランジスタＱ３１，Ｑ３２，Ｑ３３，Ｑ３４を有する。第２接続回路３３２ａは、また、トランジスタＱ３１，Ｑ３２，Ｑ３３，Ｑ３４それぞれのゲートに出力が接続されたフォトカプラＰＣ３１，ＰＣ３２，ＰＣ３３，ＰＣ３４を有する。フォトカプラＰＣ３１，ＰＣ３２，ＰＣ３３，ＰＣ３４それぞれの入力には、制御部３１から排他的な第３信号として、Ｔｈ１ｂｃ＿Ｕ，Ｔｈ２ｂｃ＿Ｕ，Ｔｈ３ｂｃ＿Ｕ，Ｔｈ４ｂｃ＿Ｕが入力される。

図９に移って、駆動部３２は、第１電源３２１ｂと、切換スイッチＴｈＡ＿ｕ，ＴｈＢ＿Ｕ，ＴｈＣ＿Ｕ，ＴｈＤ＿Ｕの何れか及び第１電源３２１ｂを択一的に接続するための第１接続回路３３１ｂとを有する。駆動部３２は、また、第２電源３２２ｂと、切換スイッチＴｈＡ＿ｕ，ＴｈＢ＿Ｕ，ＴｈＣ＿Ｕ，ＴｈＤ＿Ｕの何れか及び第２電源３２２ｂを択一的に接続するための第２接続回路３３２ｂとを有する。

切換スイッチＴｈＡ＿Ｕは、アノードが二次巻線２１２のタップｔ１に接続された第１サイリスタＴｈＡａ＿Ｕ及びアノードが中性点Ｎに接続された第２サイリスタＴｈＡｂ＿Ｕを逆並列に接続してなる。切換スイッチＴｈＢ＿Ｕは、アノードが二次巻線２１２のタップｔ２に接続された第１サイリスタＴｈＢａ＿Ｕ及びアノードが中性点Ｎに接続された第２サイリスタＴｈＢｂ＿Ｕを逆並列に接続してなる。切換スイッチＴｈＣ＿Ｕは、アノードが二次巻線２１２のタップｔ３に接続された第１サイリスタＴｈＣａ＿Ｕ及びアノードが中性点Ｎに接続された第２サイリスタＴｈＣｂ＿Ｕを逆並列に接続してなる。切換スイッチＴｈＤ＿Ｕは、アノードが二次巻線２１２のタップｔ４に接続された第１サイリスタＴｈＤａ＿Ｕ及びアノードが中性点Ｎに接続された第２サイリスタＴｈＤｂ＿Ｕを逆並列に接続してなる。即ち、切換スイッチＴｈＡ＿Ｕ，ＴｈＢ＿Ｕ，ＴｈＣ＿Ｕ，ＴｈＤ＿Ｕそれぞれの一端はタップｔ１，ｔ２，ｔ３，ｔ４に接続され、他端同士は中性点Ｎに接続されている。これらの他端同士は、第１電源３２１ｂの他端にも接続されている。

第１接続回路３３１ｂは、構成が第１接続回路３３１ａと同じであり、接続先が第１接続回路３３１ａとは異なる。トランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１４のそれぞれは、第１サイリスタＴｈＡａ＿Ｕ，ＴｈＢａ＿Ｕ，ＴｈＣａ＿Ｕ，ＴｈＤａ＿Ｕのゲート及び第１電源３２１ｂの一端を接続する。第１サイリスタＴｈＡａ＿Ｕ，ＴｈＢａ＿Ｕ，ＴｈＣａ＿ｕ，ＴｈＤａ＿Ｕのカソードは、第１電源３２１ｂの他端に接続されている。フォトカプラＰＣ１１，ＰＣ１２，ＰＣ１３，ＰＣ１４それぞれの入力には、制御部３１から排他的な第３信号として、ＴｈＡａｇ＿Ｕ，ＴｈＢａｇ＿Ｕ，ＴｈＣａｇ＿Ｕ，ＴｈＤａｇ＿Ｕが入力される。

第２接続回路３３２ｂは、構成が第２接続回路３３２ａと同じであり、接続先が第２接続回路３３２ａとは異なる。トランジスタＱ２１，Ｑ２２，Ｑ２３，Ｑ２４のそれぞれは、第２サイリスタＴｈＡｂ＿Ｕ，ＴｈＢｂ＿Ｕ，ＴｈＣｂ＿Ｕ，ＴｈＤｂ＿Ｕのゲート及び第２電源３２２ｂの一端を接続する。フォトカプラＰＣ２１，ＰＣ２２，ＰＣ２３，ＰＣ２４それぞれの入力には、制御部３１から排他的な第２信号として、ＴｈＡｂｇ＿Ｕ，ＴｈＢｂｇ＿Ｕ，ＴｈＣｂｇ＿Ｕ，ＴｈＤｂｇ＿Ｕが入力される。トランジスタＱ３１，Ｑ３２，Ｑ３３，Ｑ３４のそれぞれは、第２サイリスタＴｈＡｂ＿Ｕ，ＴｈＢｂ＿Ｕ，ＴｈＣｂ＿Ｕ，ＴｈＤｂ＿Ｕのカソード及び第２電源３２２ｂの他端を接続する。フォトカプラＰＣ３１，ＰＣ３２，ＰＣ３３，ＰＣ３４それぞれの入力には、制御部３１から排他的な第３信号として、ＴｈＡｂｃ＿Ｕ，ＴｈＢｂｃ＿Ｕ，ＴｈＣｂｃ＿Ｕ，ＴｈＤｂｃ＿Ｕが入力される。

上述の構成において、例えば図２に示すタップ１に切り換える場合、制御部３１は、接続線３ｕにおけるＯＵ相について、切換スイッチＴｈ１＿Ｕ及びＴｈＤ＿Ｕをオンに駆動する。具体的に制御部３１は、第１接続回路３３１ａのフォトカプラＰＣ１１に第１信号としてＴｈ１ａｇ＿Ｕを入力し、第２接続回路３３２ａのフォトカプラＰＣ２１及びＰＣ３１それぞれに第２信号及び第３信号としてＴｈ１ｂｇ＿Ｕ及びＴｈ１ｂｃ＿Ｕを入力する。制御部３１は、更に、第１接続回路３３１ｂのフォトカプラＰＣ１４に第１信号としてＴｈＤａｇ＿Ｕを入力し、第２接続回路３３２ｂのフォトカプラＰＣ２４及びＰＣ３４それぞれに第２信号及び第３信号としてＴｈＤｂｇ＿Ｕ及びＴｈＤｂｃ＿Ｕを入力する。これにより、切換スイッチＴｈ１＿Ｕ及びＴｈＤ＿Ｕが双方向に導通する。タップ１に切り換える場合のＯＶ相，ＯＷ相についてもＯＵ相と同様である。他のタップ位置に切り換える場合についても同様である。

以上のように実施形態３によれば、各切換スイッチＴｈＸ＿Ｕ（Ｘ＝１，２，３，４，Ａ，Ｂ，Ｃ，Ｄ）に、逆並列に接続された第１サイリスタＴｈＸａ＿Ｕ及び第２サイリスタＴｈＸｂ＿Ｕが含まれている。カソード同士が接続された第１サイリスタＴｈ１ａ＿Ｕ，Ｔｈ２ａ＿Ｕ，Ｔｈ３ａ＿Ｕ，Ｔｈ４ａ＿Ｕは、第１電源３２１ａから第１接続回路３３１ａを介してトリガ信号が択一的に供給される。カソード同士が接続された第１サイリスタＴｈＡａ＿Ｕ，ＴｈＢａ＿Ｕ，ＴｈＣａ＿Ｕ，ＴｈＤａ＿Ｕは、第１電源３２１ｂから第１接続回路３３１ｂを介してトリガ信号が択一的に供給される。

切換スイッチＴｈ１＿Ｕ，Ｔｈ２＿Ｕ，Ｔｈ３＿Ｕ，Ｔｈ４＿Ｕそれぞれに含まれる第２サイリスタＴｈ１ｂ＿Ｕ，Ｔｈ２ｂ＿Ｕ，Ｔｈ３ｂ＿Ｕ，Ｔｈ４ｂ＿Ｕは、アノード同士が接続されており、絶縁型の第２電源３２２ａから第２接続回路３３２ａを介してトリガ信号が択一的に供給される。切換スイッチＴｈＡ＿Ｕ，ＴｈＢ＿Ｕ，ＴｈＣ＿Ｕ，ＴｈＤ＿Ｕそれぞれに含まれる第２サイリスタＴｈＡｂ＿Ｕ，ＴｈＢｂ＿Ｕ，ＴｈＣｂ＿Ｕ，ＴｈＤｂ＿Ｕは、アノード同士が接続されており、絶縁型の第２電源３２２ｂから第２接続回路３３２ｂを介してトリガ信号が択一的に供給される。従って、切換スイッチＴｈ１＿Ｕ，Ｔｈ２＿Ｕ，Ｔｈ３＿Ｕ，Ｔｈ４＿Ｕのうちの１つに含まれる第１サイリスタ及び第２サイリスタと、切換スイッチＴｈＡ＿Ｕ，ＴｈＢ＿Ｕ，ＴｈＣ＿Ｕ，ＴｈＤ＿Ｕのうちの１つに含まれる第１サイリスタ及び第２サイリスタとがオンに駆動された場合、タップｔ１，ｔ２，ｔ３，ｔ４のうち一のタップが接続線３Ｕに接続され、該一のタップと同一又は異なるタップが中性点Ｎに接続される。また、二次巻線２１２に係る全ての第１サイリスタ及び第２サイリスタは、第１電源３２１ａ，３２１ｂ及び第２電源３２２ａ，３２２ｂの何れかからトリガ信号が供給されることとなる。

また、実施形態３によれば、第２接続回路３３２ａが有するトランジスタＱ２１，Ｑ２２，Ｑ２３，Ｑ２４それぞれがフォトカプラＰＣ２１，ＰＣ２２，ＰＣ２３，ＰＣ２４を介して入力された第２信号に応じてオンし、且つトランジスタＱ３１，Ｑ３２，Ｑ３３，Ｑ３４それぞれがフォトカプラＰＣ３１，ＰＣ３２，ＰＣ３３，ＰＣ３４を介して入力された第３信号に応じてオンしたときに、第２電源３２２ａの一端及び他端それぞれと第２サイリスタＴｈ１ｂ＿Ｕ，Ｔｈ２ｂ＿Ｕ，Ｔｈ３ｂ＿Ｕ，Ｔｈ４ｂ＿Ｕのゲート及びカソードとが接続される。これにより、第２電源３２２ａから絶縁された第２信号及び第３信号によって、切換スイッチＴｈ１＿Ｕ，Ｔｈ２＿Ｕ，Ｔｈ３＿Ｕ，Ｔｈ４＿Ｕそれぞれに含まれる第２サイリスタＴｈ１ｂ＿Ｕ，Ｔｈ２ｂ＿Ｕ，Ｔｈ３ｂ＿Ｕ，Ｔｈ４ｂ＿Ｕをオンさせることができる。また、第２サイリスタＴｈ１ｂ＿Ｕ，Ｔｈ２ｂ＿Ｕ，Ｔｈ３ｂ＿Ｕ，Ｔｈ４ｂ＿Ｕがオフである間は、これらのサイリスタのアノードが接続されているタップと第２電源３２２ａとが分離されるため、タップ間の短絡を防止することができる。

同様に、第２接続回路３３２ｂが有するトランジスタＱ２１，Ｑ２２，Ｑ２３，Ｑ２４それぞれがフォトカプラＰＣ２１，ＰＣ２２，ＰＣ２３，ＰＣ２４を介して入力された第２信号に応じてオンし、且つトランジスタＱ３１，Ｑ３２，Ｑ３３，Ｑ３４それぞれがフォトカプラＰＣ３１，ＰＣ３２，ＰＣ３３，ＰＣ３４を介して入力された第３信号に応じてオンしたときに、第２電源３２２ｂの一端及び他端それぞれと第２サイリスタＴｈＡｂ＿Ｕ，ＴｈＢｂ＿Ｕ，ＴｈＣｂ＿Ｕ，ＴｈＤｂ＿Ｕのゲート及びカソードとが接続される。これにより、第２電源３２２ｂから絶縁された第２信号及び第３信号によって、切換スイッチＴｈＡ＿Ｕ，ＴｈＢ＿Ｕ，ＴｈＣ＿Ｕ，ＴｈＤ＿Ｕそれぞれに含まれる第２サイリスタＴｈＡｂ＿Ｕ，ＴｈＢｂ＿Ｕ，ＴｈＣｂ＿Ｕ，ＴｈＤｂ＿Ｕをオンさせることができる。また、第２サイリスタＴｈＡｂ＿Ｕ，ＴｈＢｂ＿Ｕ，ＴｈＣｂ＿Ｕ，ＴｈＤｂ＿Ｕがオフである間は、これらのサイリスタのアノードが接続されているタップと第２電源３２２ｂとが分離されるため、タップ間の短絡を防止することができる。

なお、実施形態２と同様のインターロック回路を用いる場合、第１接続回路３３１ａ,３３１ｂに対して実施形態２と同様にインターロック回路を２つ用いればよい。この場合、これら２つのインターロック回路から排他的に出力される第１信号を、第２信号及び第３信号として第２接続回路３３２ａ,３３２ｂに適用することができる。

（変形例２）
実施形態３では、１つの切換スイッチに対応する第１接続回路及び第２接続回路それぞれに対して、制御部３１が第１信号及び第２，第３信号を個別に出力するかのように説明したが、これらの信号が同一回路から同時に出力されるようにしてもよい。図１０は、変形例２に係るタップ切換器３の駆動部３２に用いられるドライバ回路の構成例を示す回路図である。

図１０に示すドライバ回路３２４は、第１接続回路３３１ａ及び第２接続回路３３２ａそれぞれに入力される第１信号及び第２，第３信号であるＴｈ１ａｇ＿Ｕ及びＴｈ１ｂｇ＿Ｕ，Ｔｈ１ｂｃ＿Ｕを、Ｔｈ１ｘ＿Ｕに基づいて出力するものである。第１接続回路３３１ｂ及び第２接続回路３３２ｂに入力される第１信号及び第２，第３信号であるＴｈＡａｇ＿Ｕ及びＴｈＡｂｇ＿Ｕ，ＴｈＡｂｃ＿Ｕを、ＴｈＡｘ＿Ｕに基づいて出力するドライバ回路も同様である。一般的には、ＴｈＸｘ＿Ｕに基づいてＴｈＸａｇ＿Ｕ及びＴｈＸｂｇ＿Ｕ，ＴｈＸｂｃ＿Ｕ（Ｘ＝１，２，３，４，Ａ，Ｂ，Ｃ，Ｄ）を出力するドライバ回路は、図１０と同様の構成である。

ドライバ回路３２４は、電源Ｖｃｃに一端が接続された抵抗器Ｒ３，Ｒ３，Ｒ３，Ｒ３と、これらの抵抗器の他端が入力端子に接続されてプルアップされた４回路のバッファＩＣ３２５とを有する。バッファＩＣ３２５のイネーブル端子に対し、Ｔｈ１ｘ＿Ｕが入力された場合、バッファＩＣ３２５の４回路の出力がアクティブとなり、Ｔｈ１ａｇ＿Ｕ及びＴｈ１ｂｇ＿Ｕ，Ｔｈ１ｂｃ＿Ｕが同時に出力される。

Ｔｈ１ｘ＿Ｕは、例えば実施形態２の図７に示すインターロック回路３２３ａから入力されてもよいし、制御部３１から直接的に入力されてもよい。なお、第１信号及び第２，第３信号であるＴｈ１ａｇ＿Ｕ及びＴｈ１ｂｇ＿Ｕ，Ｔｈ１ｂｃ＿Ｕがアクティブロウの信号である場合は、抵抗器Ｒ３，Ｒ３，Ｒ３，Ｒ３の一端をドライバ回路３２４の信号アースに接続しておき、これらの抵抗器の他端をバッファＩＣ３２５の４つの入力端子に接続してプルダウンしておけばよい。

以上のように変形例２によれば、各切換スイッチに含まれる第１サイリスタ及び第２サイリスタを確実に同時的に駆動することができる。

（変形例３）
変形例２では、例えば第１接続回路３３１ａに含まれるフォトカプラＰＣ１１及び第２接続回路３３２ａに含まれるフォトカプラＰＣ２１，ＰＣ３１それぞれに対して、第１信号及び第２，第３信号であるＴｈ１ａｇ＿Ｕ及びＴｈ１ｂｇ＿Ｕ，Ｔｈ１ｂｃ＿Ｕを並列に入力した。本変形例３では、フォトカプラＰＣ１１及びフォトカプラＰＣ２１，ＰＣ３１それぞれに対して、Ｔｈ１ａｇ＿Ｕ及びＴｈ１ｂｇ＿Ｕ，Ｔｈ１ｂｃ＿Ｕが等価的に直列に入力されるようにする。

図１１は、変形例３に係るタップ切換器３の駆動部３２に用いられるドライバ回路の構成例を示す回路図である。一般的には、ＴｈＸｘ＿Ｕに基づいてＴｈＸａｇ＿Ｕ及びＴｈＸｂｇ＿Ｕ，ＴｈＸｂｃ＿Ｕ（Ｘ＝１，２，３，４，Ａ，Ｂ，Ｃ，Ｄ）を等価的に出力するドライバ回路は、図１１と同様の構成である。

ドライバ回路３２６は、インバータ３２７と、該インバータ３２７の出力及び電源Ｖｃｃの間にフォトカプラＰＣ１１，ＰＣ３１，ＰＣ２１の入力側を直列に接続するための電路とを有する。具体的には、電源ＶｃｃからフォトカプラＰＣ１１，ＰＣ３１，ＰＣ２１それぞれのフォトダイオードを直列に介してインバータ３２７の出力までが、電路によって接続されている。

ドライバ回路３２６に含まれるインバータ３２７にＴｈ１ｘ＿Ｕが入力された場合、フォトカプラＰＣ１１，ＰＣ３１，ＰＣ２１それぞれのフォトダイオードに共通の電流が通流する。この場合、フォトカプラＰＣ１１，ＰＣ２１，ＰＣ３１それぞれには、等価的にＴｈ１ａｇ＿Ｕ，Ｔｈ１ｂｇ＿Ｕ，Ｔｈ１ｂｃ＿Ｕが同時に入力されたこととなる。

以上のように変形例３によれば、各切換スイッチに含まれる第１サイリスタ及び第２サイリスタを確実に同時的に駆動することができる。

なお、本願によれば、このような特徴的な構成を備えるタップ切換器３を実現することができるだけでなく、タップ切換器３を含む負荷時タップ切換変圧器２００、電圧調整装置１００及びサイリスタ式電圧調整装置（TVR＝Thyristor type Step Voltage Regulator ）を実現することもできる。

今回開示された実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、各実施形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。

１ｕ，１ｖ，１ｗ 配電線、 １００ 電圧調整装置、 １ 直列変圧器、 １１１，１２１，１３１ 一次巻線、 １１２，１２２，１３２ 二次巻線、 ｕ１，ｕ２，ｖ１，ｖ２，ｗ１，ｗ２ 端子、 ２００ 負荷時タップ切換変圧器、 ２ 調整変圧器、 ２１１，２２１，２３１ 一次巻線、 ２１２，２２２，２３２ 二次巻線、 ｔ１，ｔ２，ｔ３，ｔ４ タップ、 ３ タップ切換器、 ３１ 制御部、 ３２ 駆動部、 ３２０ 電源、 ３２１ａ，３２１ｂ 第１電源、 ３２２ａ，３２２ｂ 第２電源、 ３２４，３２６ ドライバ回路、 ３２５ バッファＩＣ、 ３２７ インバータ、 ３３１ａ，３３１ｂ 第１接続回路、 ３３２ａ，３３２ｂ 第２接続回路、 ＰＣ１１，ＰＣ１２，ＰＣ１３，ＰＣ１４，ＰＣ２１，ＰＣ２２，ＰＣ２３，ＰＣ２４，ＰＣ３１，ＰＣ３２，ＰＣ３３，ＰＣ３４ フォトカプラ、 Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４，Ｑ２１，Ｑ２２，Ｑ２３，Ｑ２４，Ｑ３１，Ｑ３２，Ｑ３３，Ｑ３４ トランジスタ、 Ｔｈ１＿Ｕ，Ｔｈ２＿Ｕ，Ｔｈ３＿Ｕ，Ｔｈ４＿Ｕ，ＴｈＡ＿Ｕ，ＴｈＢ＿Ｕ，ＴｈＣ＿Ｕ，ＴｈＤ＿Ｕ 切換スイッチ、 Ｔｈ１ｔ＿Ｕ，Ｔｈ２ｔ＿Ｕ，Ｔｈ３ｔ＿Ｕ，Ｔｈ４ｔ＿Ｕ，ＴｈＡｔ＿Ｕ，ＴｈＢｔ＿Ｕ，ＴｈＣｔ＿Ｕ，ＴｈＤｔ＿Ｕ トライアック、 Ｔｈ１ａ＿Ｕ，Ｔｈ２ａ＿Ｕ，Ｔｈ３ａ＿Ｕ，Ｔｈ４ａ＿Ｕ，ＴｈＡａ＿Ｕ，ＴｈＢａ＿Ｕ，ＴｈＣａ＿Ｕ，ＴｈＤａ＿Ｕ 第１サイリスタ、 Ｔｈ１ｂ＿Ｕ，Ｔｈ２ｂ＿Ｕ，Ｔｈ３ｂ＿Ｕ，Ｔｈ４ｂ＿Ｕ，ＴｈＡｂ＿Ｕ，ＴｈＢｂ＿Ｕ，ＴｈＣｂ＿Ｕ，ＴｈＤｂ＿Ｕ 第２サイリスタ、 ３ｕ，３ｖ，３ｗ 接続線、 ＴｈＳ＿ＵＶ，ＴｈＳ＿ＶＷ 矯絡用スイッチ、 Ｒ＿ＵＶ，Ｒ＿ＶＷ 限流抵抗器、 ＭＣ＿ＵＶ，ＭＣ＿ＶＷ 電磁接触器、 ＰＴ１，ＰＴ２，ＰＴ３，ＰＴ４，ＰＴ５ 計測用変圧器

Claims (6)

1. タップ付変圧器の巻線が有する複数のタップを切り換えるための複数の切換スイッチを備え、該複数の切換スイッチをオンに駆動する負荷時タップ切換器であって、
   前記複数の切換スイッチのそれぞれは、一端が前記複数のタップの何れか１つに接続されており、
   一部の切換スイッチ及び該一部を除く他の切換スイッチは、それぞれ他端同士が接続されており、
   前記一部の切換スイッチ及び前記他の切換スイッチそれぞれにオン信号を各別に供給するための絶縁型の２つの第１電源と、
   各第１電源及びそれぞれからオン信号が供給される切換スイッチを択一的に接続するための第１接続回路と
   を備える負荷時タップ切換器。
2. 各第１接続回路は、それぞれに対応する第１電源の一端とそれぞれに対応する切換スイッチの制御端子との間に、第１絶縁回路を介して入力された第１信号に応じてオンする第１スイッチング素子を有し、
   各第１電源の他端は、それぞれの第１電源からオン信号が供給される切換スイッチの他端に接続されている
   請求項１に記載の負荷時タップ切換器。
3. 各第１接続回路に入力される第１信号を排他的に出力するインターロック回路を第１接続回路毎に備える請求項２に記載の負荷時タップ切換器。
4. 各切換スイッチは、双方向に導通するトライアックを含み、
   前記オン信号は、各切換スイッチに含まれるトライアックに供給されるトリガ信号である
   請求項１から請求項３の何れか１項に記載の負荷時タップ切換器。
5. 各切換スイッチは、アノードが前記何れか１つのタップに接続された第１サイリスタ及び該第１サイリスタと逆並列に接続された第２サイリスタを含み、
   前記オン信号は、各切換スイッチに含まれる第１サイリスタに供給されるトリガ信号であり、
   前記一部の切換スイッチ及び前記他の切換スイッチそれぞれに含まれる第２サイリスタにトリガ信号を各別に供給するための絶縁型の２つの第２電源と、
   各第２電源及びそれぞれからトリガ信号が供給される第２サイリスタを択一的に接続するための第２接続回路と
   を備える請求項１から請求項３の何れか１項に記載の負荷時タップ切換器。
6. 各第２接続回路は、
   それぞれに対応する第２電源の一端とそれぞれに対応する切換スイッチに含まれる第２サイリスタのゲートとの間に、第２絶縁回路を介して入力された第２信号に応じてオンする第２スイッチング素子を有し、
   それぞれに対応する第２電源の他端とそれぞれに対応する切換スイッチに含まれる第２サイリスタのカソードとの間に、第３絶縁回路を介して入力された第３信号に応じてオンする第３スイッチング素子を有する
   請求項５に記載の負荷時タップ切換器。

Images