JP2021092437A - 受光装置および受光回路 - Google Patents

受光装置および受光回路 Download PDF

Info

Publication number
JP2021092437A
JP2021092437A JP2019222936A JP2019222936A JP2021092437A JP 2021092437 A JP2021092437 A JP 2021092437A JP 2019222936 A JP2019222936 A JP 2019222936A JP 2019222936 A JP2019222936 A JP 2019222936A JP 2021092437 A JP2021092437 A JP 2021092437A
Authority
JP
Japan
Prior art keywords
light receiving
circuit
pixels
receiving device
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019222936A
Other languages
English (en)
Inventor
崎村　昇
Noboru Sakimura
昇 崎村
文彦 半澤
Fumihiko Hanzawa
文彦 半澤
恭範 佃
Yasunori Tsukuda
恭範 佃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2019222936A priority Critical patent/JP2021092437A/ja
Priority to PCT/JP2020/040045 priority patent/WO2021117359A1/ja
Priority to CN202080082538.5A priority patent/CN115023625A/zh
Priority to US17/781,243 priority patent/US20220413108A1/en
Priority to DE112020006064.0T priority patent/DE112020006064T5/de
Publication of JP2021092437A publication Critical patent/JP2021092437A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C3/00—Measuring distances in line of sight; Optical rangefinders
    • G01C3/02—Details
    • G01C3/06—Use of electric means to obtain final indication
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/487—Extracting wanted echo signals, e.g. pulse detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/705—Pixels for depth measurement, e.g. RGBZ
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N25/773—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4865—Time delay measurement, e.g. time-of-flight measurement, time of arrival measurement or determining the exact position of a peak

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Optical Radar Systems And Details Thereof (AREA)
  • Measurement Of Optical Distance (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】広い視野（ＦＯＶ）で高精度な測距を行うことが可能な受光装置および受光回路を提供する。【解決手段】本開示による受光装置は、光検出器におけるフォトンとの反応に応じてパルスを出力するように構成された画素を複数個含む光検出器アレイと、前記光検出器アレイの少なくともいずれかの前記画素が出力した前記パルスをカウントするように構成されたカウンタ回路と、前記カウンタ回路による前記パルスのカウント数に基づき光検出器アレイにおいてイネーブルする前記画素およびディスエーブルする前記画素を選択するように構成された制御回路とを備える。【選択図】図２

Description

本開示は、受光装置および受光回路に関する。
車載、モバイル、ＦＡなど複数の分野において、光源から出射された光が物体で反射し、光検出器に戻ってくるまでの飛行時間（ＴｏＦ）に基づき、物体までの距離を測定する技術の応用が進められている。これらの応用では、測距が可能な視野（FOV:field of view）を広げ、より遠方にある被写体の測距を行うことが求められている。例えば、アレイ状に配置されたシングルフォトンアバランシェダイオード（ＳＰＡＤアレイ）を使って反射光が検出される。
特開２０１９−３２３０５号公報
光源（Ｔｘ）では、広い視野を得るために、広角コリメータレンズが使われる。ただし、収差（例えば、コマ収差）による軸外特性の劣化が起こる。一般に、レンズの軸外収差を完全に補正するのは難しい。一方、光検出器（Ｒｘ）では、視野と光量を確保するために焦点距離が短く、Ｆ値の小さい集光レンズが使われる。焦点距離の短い集光レンズでは、パースペクティブが強くなる。このため、視野の中心から離れると、光のスポット径が大きくなってしまう。
このように、広い視野を確保しようとすると、視野の外周付近における結像性能が劣化してしまう。特に、ＳＰＡＤアレイの外周付近では、ＳＰＡＤアレイの中心部と比べて入射光量が少なくなるため、測距精度と最大測距距離が低下する。
そこで、本開示は、広い視野（ＦＯＶ）で高精度な測距を行うことが可能な受光装置および受光回路を提供する。
本開示の一態様による受光装置は、光検出器におけるフォトンとの反応に応じてパルスを出力するように構成された画素を複数個含む光検出器アレイと、前記光検出器アレイの少なくともいずれかの前記画素が出力した前記パルスをカウントするように構成されたカウンタ回路と、前記カウンタ回路による前記パルスのカウント数に基づき光検出器アレイにおいてイネーブルする前記画素およびディスエーブルする前記画素を選択するように構成された制御回路とを備えていてもよい。
前記制御回路は、光検出器アレイ内において前記パルスの前記カウント数がしきい値より大きい前記画素をイネーブルし、前記パルスの前記カウント数がしきい値以下である前記画素をディスエーブルするように構成されていてもよい。
ＴＤＣをさらに備え、複数の前記画素は、共通のリード線で結線され、ワイヤードＯＲを経由して前記ＴＤＣに接続されていてもよい。
前記光検出器アレイ内で互いに隣接しない複数の前記画素が共通の前記リード線で結線されていてもよい。
前記ＴＤＣは、偶数カラムにある複数の前記画素または奇数カラムにある前記画素に接続されていてもよい。
複数の前記リード線がＯＲゲートを介して前記ＴＤＣに接続されていてもよい。
前記画素間または前記ＯＲゲートの入力端子と前記画素との間の少なくともいずれかに接続されたワンショット回路をさらに備えていてもよい。
前記ワンショット回路は、ＡＮＤゲートと、前記ＡＮＤゲートの一方の入力端子に接続されたインバータチェインとを含んでいてもよい。
前記光検出器アレイにおける前記光検出器は、アバランシェフォトダイオードであってもよい。
前記アバランシェフォトダイオードは、ガイガーモードで動作するように構成されており、前記光検出器アレイの前記画素は、クエンチ回路を含んでいてもよい。
本開示の一態様による受光回路は、光検出器と、前記光検出器と第１基準電位との間に接続された負荷素子と、状態に応じた第１電圧を出力するように構成されたラッチ回路と制御端子に印加される第２電圧に応じてオンし、前記光検出器の出力電圧を反転して出力するように構成された第１インバータとを備え、前記制御端子に印加される前記第２電圧は、前記第１電圧に応じて変化してもよい。
第１入力端子が前記ラッチ回路の出力側に接続され、第２入力端子がイネーブル線に接続され、出力端子が前記第１インバータの制御端子に接続されているＡＮＤゲートをさらに備えていてもよい。
第１入力端子が前記ラッチ回路の出力側に接続され、第２入力端子がイネーブル線に接続されたＮＡＮＤゲートと、前記ＮＡＮＤゲートと前記制御端子との間に接続された第２インバータとをさらに備えていてもよい。
第１入力端子が前記ラッチ回路の出力側に接続され、第２入力端子がイネーブル線に接続されたＮＡＮＤゲートと、前記第１基準電位と前記負荷素子との間に接続され、前記ＮＡＮＤゲートの出力電圧に応じてオンする第１導電型の第１トランジスタと、前記光検出器の出力側と第２基準電位との間に接続され、前記ＮＡＮＤゲートの出力電圧に応じてオンする第２導電型の第２トランジスタと、前記ＮＡＮＤゲートの出力端子と前記第１インバータの前記制御端子との間に接続された第２インバータとをさらに備えていてもよい。
前記光検出器は、アバランシェフォトダイオードであってもよい。
本開示の一態様による受光装置は、上述のいずれかに記載の受光回路が複数個配置された光検出器アレイを備え、前記光検出器アレイ内の少なくともいずれかの前記受光回路における前記ラッチ回路の前記状態を変更するように構成された制御回路を備えていてもよい。
前記光検出器アレイ内の少なくともいずれかの前記受光回路が出力したパルス数をカウントするように構成されたカウンタ回路をさらに備え、前記制御回路は、前記パルス数に基づいて前記ラッチ回路の前記状態を変更するように構成されていてもよい。
前記制御回路は、カウントされた前記パルス数がしきい値より大きい前記受光回路の前記ラッチ回路を選択状態にし、カウントされた前記パルス数がしきい値以下である前記受光回路の前記ラッチ回路を非選択状態にするように構成されていてもよい。
ＴＤＣをさらに備え、複数の前記受光回路は、共通のリード線で結線され、ワイヤードＯＲを経由して前記ＴＤＣに接続されていてもよい。
前記光検出器アレイ内で互いに隣接しない複数の前記受光回路が共通の前記リード線で結線されていてもよい。
本開示による測距装置の例を概略的に示した図。 光源装置と受光装置の例を示したブロック図。 光源装置における発光素子の配置例を示した平面図。 ＳＰＡＤアレイに入射する光のパターンの例を示した平面図。 光のスポット径およびマクロピクセルの例を示した平面図。 光のスポット径およびマクロピクセルの例を示した平面図。 光のスポット径と最大測距距離との関係の例を示したグラフ。 ＳＰＡＤアレイの画素ごとにＴＤＣを割り当てた場合の例を示した図。 ＳＰＡＤアレイの画素ごとにＴＤＣを割り当てた場合の例を示した図。 本開示による受光装置における画素とＴＤＣの接続関係の例を示した図。 フォトン検出確率の期待値の例を示したテーブル。 フォトン検出カウントの期待値と距離との関係の例を示したグラフ。 マクロピクセルの指定方法の例を示した図。 マクロピクセルの指定方法の例を示した図。 ＳＰＡＤアレイの画素とＴＤＣとの間における結線の例を示した図。 本開示による受光回路の例を示した回路図。 本開示による受光回路における動作条件の例を示したテーブル。 変形例１による受光装置における結線の例を示した図。 変形例１におけるワンショット回路と信号波形の例を示した図。 変形例１における信号波形の例を示したグラフ。 変形例２による受光回路の例を示した回路図。 マクロピクセルの形状の例を示した平面図。 マクロピクセルの形状の例を示した平面図。 マクロピクセルの形状の例を示した平面図。 マクロピクセルの設定処理に関連する構成要素の例を示した図。 マクロピクセルの設定処理の例を示したフローチャート。 全画素スキャン時のフォトンカウント数の例を示した図。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
図１は、本開示による測距装置の例を概略的に示している。図１の測距装置１は、光源装置２と、コリメータレンズ３と、集光レンズ４と、バンドパスフィルタ５と、受光装置１０とを備えている。受光装置１０は、ＳＰＡＤアレイ１１を備えている。ＳＰＡＤアレイ１１は、光検出器アレイの一例である。また、光源装置２は、例えば、垂直共振器面発光レーザ（ＶＣＳＥＬ）などの発光素子と、発光素子のドライバ回路とを含む。
光源装置２は、光ＥＭを被写体ＯＢＪに向けて出射する。コリメータレンズ３は、光ＥＭを平行光線にする。光ＥＭのうち、被写体ＯＢＪで反射した反射光ＲＬは、受光装置１０に入射する。集光レンズ４は、反射光ＲＬをＳＰＡＤアレイ１１の表面上に集光させる。バンドパスフィルタ５は、光源装置２から出射された波長帯域に相当する光を選択的に透過させる。なお、バンドパスフィルタの機能が統合された集光レンズを使ってもよい。また、受光装置のバンドパスフィルタを省略してもよい。
測距装置１は、例えば、光源装置２に発光用トリガ信号が入力された時刻ｔ０と、ＳＰＡＤアレイ１１のＳＰＡＤが反応した時刻ｔ１との間の時差を計測する。そして、測距装置１は、時差に基づいて、測距装置１と被写体ＯＢＪとの間の距離を計算することができる。例えば、光速度をｃとすると、測距装置１と被写体ＯＢＪまでの距離をＬ＝ｃ／２（ｔ１−ｔ０）の式によって計算することが可能である。この方法は、一般に飛行時間（ＴｏＦ）による測距とよばれる。
図２のブロック図は、光源装置２と受光装置１０の例を示している。図２の光源装置２は、ドライバ回路６と、光源部７とを備えている。図３の平面図は、光源部の例を示している。光源部７として、例えば、アレイ状に配置された複数の発光素子８を含むアレイ光源７Ａを使うことができる。例えば、略同一平面上に複数の発光素子８を矩形格子、平行体格子または三角格子などの格子状に配列し、アレイ光源７Ａを形成することができる。以下では、光源部７として、図２のアレイ光源７Ａが使われた場合を例に、説明をする。ただし、アレイ光源７Ａにおける発光素子８の配列および発光素子８の個数については、問わない。
なお、光源部７として、複数の発光素子８を線状に配置した光源７Ｂ（図３）を使ってもよい。発光素子８として、例えば、ＶＣＳＥＬを使うことができる。ただし、発光素子８の種類については、限定しない。例えば、発光素子８として端面発光型半導体レーザを使ってもよい。なお、図３に示した光源部の構成は、例にしかすぎない。例えば、光源部として面全体が発光するＬＥＤ光源または有機ＥＬ光源などを使ってもよい。
図２の受光装置１０は、ＳＰＡＤアレイ１１と、読み出し回路１２と、ＴＤＣブロック１３と、演算回路１４と、制御回路１６と、トリガ生成回路１８と、インタフェース回路１９とを備えている。演算回路１４は、内部の構成要素としてヒストグラム生成器１５を備えている。また、制御回路１６は、内部の構成要素としてレジスタ１７を備えている。
ＳＰＡＤアレイ１１は、略同一平面上に配置された複数のＳＰＡＤを含む。例えば、複数のＳＰＡＤを矩形格子、平行体格子または三角格子などの格子状に配列することができる。ここでは、正方格子状に複数のＳＰＡＤが配置されたＳＰＡＤアレイが使われている場合を例に説明する。ただし、ＳＰＡＤアレイにおけるＳＰＡＤの配列については、限定しない。
読み出し回路１２は、ＳＰＡＤアレイ１１内のＳＰＡＤがフォトンと反応したときに、後段の回路にパルスを出力する。例えば、読み出し回路１２は、ＳＰＡＤにおけるアバランシェ現象を停止させるクエンチ回路または電圧レベルをリセットさせるリチャージ回路の少なくともいずれかを含んでいてもよい。例えば、ＳＰＡＤアレイ１１内のＳＰＡＤごとに、読み出し回路１２が実装される。この場合、ＳＰＡＤアレイ１１内のそれぞれの画素は、ＳＰＡＤと、当該ＳＰＡＤに対応する読み出し回路１２とを含む。本明細書では、ＳＰＡＤアレイ１１で平面視略正方形状の画素が使われているものとして説明をする。ただし、ＳＰＡＤアレイ１１における画素の形状は、これとは異なっていてもよい。
以下では、光検出器として、ＳＰＡＤ(Single Photon Avalanche Diode)が使われる場合を例に説明する。ただし、これとは異なる種類の光検出器が使われてもよい。例えば、光検出器としてその他の種類のフォトダイオードまたは光電管などが使われてもよい。
ＴＤＣブロック１３は、複数のＴＤＣ（Time to Digital Converter）を含む回路ブロックである。例えば、ＴＤＣブロック１３内のＴＤＣは、ＳＰＡＤアレイ１１内の少なくともいずれかの画素に接続される。ＴＤＣは、例えば、読み出し回路１２（画素）から出力されたパルスの時刻ｔ１と、トリガ生成回路１８がドライバ回路６にトリガ信号ＬＴを出力した時刻ｔ０との時差を計測する。
演算回路１４は、例えば、ＴＤＣブロック１３から入力された信号に基づいて各種の演算処理をする。例えば、受光装置１０が測距を行う場合、演算回路１４は、被写体ＯＢＪと受光装置１０との間の距離を計算してもよい。ただし、被写体ＯＢＪと受光装置１０との間の距離の計算を外部の装置に実行させてもよい。例えば、演算回路１４として、マイクロプロセッサ、ＡＳＩＣ、ＦＰＧＡなどのハードウェア回路を使うことができる。なお、演算回路１４は、ハードウェア回路と、当該ハードウェア回路上で実行されるプログラムの組み合わせてあってもよい。
ヒストグラム生成器１５は、例えば、ＴＤＣブロック１３内のＴＤＣによる複数回にわたる飛行時間の計測結果を蓄積し、ヒストグラムを生成する。複数回にわたって飛行時間の計測を行うことにより、背景光（外乱光）と、光源部７から出射された光の反射光ＲＬとを識別することが可能となる。なお、ヒストグラム生成器１５は、複数回にわたって計測された飛行時間を平均化し、ヒストグラムの生成を行ってもよい。ヒストグラムのピークを求めると、上述の式Ｌ＝ｃ／２（ｔ１−ｔ０）によって測距装置１と被写体ＯＢＪまでの距離を計算することが可能となる。なお、ヒストグラム生成処理が外部の装置によって実行される場合、ヒストグラム生成器が省略されていてもよい。
制御回路１６は、例えば、ＳＰＡＤアレイ１１における画素のイネーブル／ディスエーブルを行う。例えば、制御回路１６は、ＳＰＡＤアレイ１１内の隣接する複数の画素をイネーブルし、マクロピクセルの設定を行うことができる。後述するように、ＳＰＡＤアレイ１１上に入射するスポット光の位置および範囲に応じて、イネーブルする画素（マクロピクセル）を決定することができる。ＳＰＡＤアレイ１１上のそれぞれのスポット光は、光源部７のそれぞれの発光素子８から出射された光の反射光ＲＬに相当する。例えば、演算回路１４は、それぞれのマクロピクセル内の画素から出力される信号に基づいて距離画像内のそれぞれの測距点との間の距離を計算することができる。
また、制御回路１６は、所定のタイミングで被写体ＯＢＪに向けて光ＥＭが出射されるよう、トリガ生成回路１８を制御する。制御回路１６から制御信号を受信したトリガ生成回路１８は、光源装置２のドライバ回路６にトリガ信号ＬＴを供給する。そして。ドライバ回路６は、トリガ信号ＬＴに基づいて、光源部７の発光素子８を動作させる。
なお、制御回路１６は、レジスタ１７を備えていてもよい。レジスタ１７を使って、ＳＰＡＤアレイ１１内の画素の動作条件を設定できるようにしてもよい。画素の動作条件の例としては、フォトダイオードのバイアス電圧、ＳＰＡＤアレイ１１内のサンプリング周波数、リチャージ電流、クエンチ用パルスが生成されるディレイ、リチャージ用パルスが生成されるディレイなどが挙げられる。また、レジスタ１７において、光源装置２における発光タイミングまたは発光条件を設定できるようにしてもよい。
制御回路１６として、マイクロプロセッサ、ＡＳＩＣ、ＦＰＧＡなどのハードウェア回路を使うことができる。また、制御回路１６は、ハードウェア回路と、当該ハードウェア回路上で実行されるプログラムの組み合わせてあってもよい。制御回路１６は、上述の演算回路１４と共通の回路であってもよいし、別個の回路であってもよい。
インタフェース回路１９は、受光装置１０の外部の装置とのデータ通信を実現する。例えば、制御回路１６は、インタフェース回路１９を介して、外部の装置から制御信号を受信してもよい。また、演算回路１４は、インタフェース回路１９を介し、計測したデータを外部の装置に転送してもよい。なお、インタフェース回路１９で使われる通信規格と通信プロトコルの種類については、問わない。
図４の平面図は、ＳＰＡＤアレイ１１に入射する光のパターンの例を示している。フォトンを検出可能な視野（FOV:Field of View）を広げるために、光源側（Ｔｘ）に広角コリメータレンズを配置され、光検出器（Ｒｘ）側に焦点距離が短くＦ値の小さい集光レンズが配置される場合がある。ただし、レンズ系の軸外特性が劣化するため、ＳＰＡＤアレイ１１に入射する反射光ＲＬに相当するスポット光ＳＬに歪みが生じる。
例えば、図４でＳＰＡＤアレイ１１の中央付近の位置Ｌ１におけるスポット光と、ＳＰＡＤアレイ１１の外周付近の位置Ｌ２におけるスポット光とを比較すると、結像性能の劣化のため、後者のスポット径が大きくなっている。このため、アレイ光源７Ａにおいて、複数の発光素子８が出射する光量がほぼ等しいとすると、ＳＰＡＤアレイ１１の中央から離れるほど、それぞれの画素に入射する光量が少なくなる。
ＳＰＡＤアレイ１１内の位置に関わらず、マクロピクセルに含まれる画素数を等しく設定すると、位置Ｌ１にあるマクロピクセルと比べて位置Ｌ２にあるマクロピクセルに入射する光量が少なくなる。このため、ＳＰＡＤアレイ１１を使って距離画像を生成した場合、視野の外周付近の測距点において測距精度と最大測距距離（測距性能）が低下する。
図５および図６の平面図には、スポット光と、ＳＰＡＤアレイ１１内の複数の画素１１Ｐとの位置関係の例が示されている。図５は、ＳＰＡＤアレイ１１内のスポット光ＳＬ１が入射している部分を示した拡大図である。また、図６は、ＳＰＡＤアレイ１１内のスポット光ＳＬ２が入射している部分を示した拡大図である。結像性能の低下のため、スポット光ＳＬ２は、スポット光ＳＬ１と比べて大きくなっている。
制御回路１６は、ＳＰＡＤアレイ１１内の任意の画素をイネーブルし、マクロピクセルの位置、大きさ、形状の少なくともいずれかを調整することができる。例えば、ＳＰＡＤアレイ１１内のそれぞれの位置における光のスポット径に基づいて、マクロピクセルの設定を行うことが可能である。例えば、位置Ｌ１では、光のスポット径に合わせ、２×２＝４画素のマクロピクセルＭＰ１を設定する（図５）。また、位置Ｌ２では、位置Ｌ１より光のスポット径が大きくなるため、４×４＝１６画素のマクロピクセルＭＰ２を設定することができる（図６）。マクロピクセルのサイズを大きくすることにより、結像性能の低下に関わらず、必要な光量を確保し、高い測距性能を得ることが可能である。
図７のグラフは、ＳＰＡＤアレイ１１に入射する光のスポット径と最大測距距離との関係の例を示している。図７の横軸は、光のスポット径Φをマイクロメートル（μｍ）単位で示している。また、図７の縦軸は、最大測距距離をメートル（ｍ）単位で示している。位置Ｌ１には、直径Φ＝２０μｍのスポット光が入射しているため、一辺が１０μｍの画素を４つ含むマクロピクセルによってフォトン検出を行っている。
一方、位置Ｌ２には、直径Φ＝４０μｍのスポット光が入射している。位置Ｌ２で、位置Ｌ１と同様に、４つの画素を含むマクロピクセルによってフォトン検出を行うと、最大測距距離が位置Ｌ１と比べて約４０％低下してしまう。そこで、グラフのＬ２´に示したように、位置Ｌ２で１６（４×４）個の画素を含むマクロピクセルＭＰ２によってフォトン検出を行うと、位置Ｌ１と同程度の最大測距距離を確保することが可能となる。
測距装置１で要求される視野に応じて、異なる種類のレンズの使用が予想される。例えば、光学系における焦点距離に応じて、ＳＰＡＤアレイ１１上での結像性能が変化する。このため、ユーザは、使用するレンズの種類に応じて、マクロピクセルの調整を行ってもよい。
図８および図９は、ＳＰＡＤアレイの画素ごとにＴＤＣを割り当てた場合の例を示している。図８では、マクロピクセルＭＰ１の４つの画素のそれぞれに個別のＴＤＣ１３Ａが割り当てられている。ただし、それぞれの画素に個別のＴＤＣ１３Ａを割り当てると、マクロピクセルに含まれる画素数が増えた場合に、必要となるＴＤＣ１３Ａの数が多くなる。例えば、図９のマクロピクセルＭＰ２を設定すると、１６個のＴＤＣが必要となる。ＴＤＣブロック１３に実装されるＴＤＣ１３Ａの数が多くなると、回路面積および消費電力が増えてしまう。そこで、本開示による受光装置のように、マクロピクセルに含まれる画素数が増えても、必要なＴＤＣの数を抑制可能な実装を行うことができる。
図１０は、本開示による受光装置における画素とＴＤＣの接続関係の例を示している。図１０に示したように、ＳＰＡＤアレイ１１内でロー（Row）方向またはカラム（Column）方向に隣接しない複数の画素でＴＤＣ１３Ａを共有することが可能である。図１０のマクロピクセルＭＰ３では、それぞれのローの画素のうち、偶数カラムに配置された画素の出力側がひとつのＯＲゲート３２に接続されている。また、マクロピクセルＭＰ３では、それぞれのローの画素のうち、奇数カラムに配置された画素の出力側がひとつのＯＲゲート３２に接続されている。そして、それぞれのＯＲゲート３２の出力側には、ＴＤＣ１３Ａが接続されている。すなわち、それぞれのＴＤＣには、いずれかのローの画素の偶数カラムまたは奇数カラムに配置された画素から出力される信号のＯＲに相当する信号が入力される。なお、ＯＲゲートを使う代わりに、信号線間の結線によってワイヤードＯＲを形成してもよい。
図１０のマクロピクセルＭＰ３は、図９のマクロピクセルＭＰ２と同様、１６個の画素を含んでいる。ただし、図１０では、図９と比べて必要なＴＤＣの数が半分となっている。図１０の例では、偶数カラム／奇数カラムでＴＤＣを共有する画素を分けている。ただし、ＴＤＣは、これとは異なるパターンで共有されてもよい。例えば、それぞれのローにおいて、番号がｎ（ｎは２以上の整数）の倍数となるカラムの画素ごとに、ＴＤＣを共有してもよい。また、ＳＰＡＤアレイ１１内のローによって、複数の画素とＴＤＣとの間の接続関係が異なっていてもよい。
以下では、ＳＰＡＤアレイ１１内で隣接しない画素でＴＤＣを共有する場合を例に説明をする。ただし、ＳＰＡＤアレイ１１内の隣接する画素でＴＤＣを共有することを妨げるものではない。また、本開示による受光装置におけるＳＰＡＤアレイ内の複数の画素と、ＴＤＣとの間の接続関係は、本明細書で説明するパターンと異なるものであってもよい。
図１１のテーブルは、ひとつのＴＤＣを共有する画素が２つ（画素Ａおよび画素Ｂ）がある場合におけるフォトン検出確率の期待値の例を示している。テーブル内のｐは、１回のパルス繰り返し間隔（PRI: Pulse Repetition Interval）における１画素あたりのフォトン検出確率に相当する。例えば、カウントレートをＰＲＩ周波数で割ることによって、フォトン検出確率ｐを計算することができる。２つの画素から出力される信号のＯＲをとらない場合、フォトンの検出確率の期待値は、２ｐとなる。一方、２つの画素から出力される信号のＯＲをとった場合、フォトンの検出確率の期待値は、２ｐ−ｐ２となる。
図１２のグラフは、フォトン検出カウントの期待値と距離との関係の例を示している。図１２のグラフの横軸は、測距装置１と被写体との距離を示している。また、図１２のグラフの縦軸は、フォトン検出カウントの期待値を示している。実線は、２つの画素から出力される信号のＯＲをとらない場合のデータを示している。また、破線は、２つの画素から出力される信号のＯＲをとった場合におけるデータを示している。
例えば、充分な光量の反射光ＲＬが検出できる場合、ｐの値が大きくなる。図１２のグラフに示されているように、２つの画素から出力される信号のＯＲをとると、フォトンの検出確率が高い場合（ｐの値が大きい場合）に、フォトン検出カウントが減少する。ｐの値が大きいと、フォトン検出カウントが非常に多くなる。フォトン検出カウントが非常に多い場面でフォトンのカウント漏れが発生しても、充分な数のフォトンがあるため、測距性能への影響は限定的となる。
一方、ＳＰＡＤアレイ１１に入射する反射光ＲＬの光量が少ない場合に、ｐの値は、小さくなる。例えば、測距装置１と被写体との間の距離が大きい場合または被写体における光ＥＭの反射率が低い場合にｐの値が小さくなる。図１２のグラフを参照すると、２つの画素から出力される信号のＯＲをとっても、ｐの値が大きくない場合には、フォトン検出カウントがほとんど低下していない。したがって、遠方にある物体の測距では、複数の画素から出力された信号間のＯＲをとった影響を無視することができる。
このように、本開示による受光装置を使うと、高い測距性能を維持しつつ、ＴＤＣの数を抑制することが可能である。次に、制御回路１６によるマクロピクセルの指定方法の例を説明する。
図１３および図１４は、マクロピクセルの指定方法の例を示している。ＳＰＡＤアレイ１１内のそれぞれの画素にアドレスを割り当てた場合、制御回路１６は、当該アドレスに基づいてマクロピクセルを指定することができる。例えば、長方形状のマクロピクセルを使う場合、（１）ベースアドレス、（２）水平方向（カラム方向）の画素数、および（３）垂直方向（ロー方向）の画素数によってマクロピクセルを指定することができる。ベースアドレスとして、例えば、マクロピクセルのいずれかの頂点に相当する画素のアドレスを使うことができる。図１３および図１４の例では、ロー番号およびカラム番号が最も小さくなる頂点にある画素のアドレスがベースアドレスとして使われている。ただし、これとは異なる画素のアドレスをベースアドレスとして使ってもよい。図１３および図１４の基準画素は、ベースアドレスに相当する画素を示している。ここで、アドレスは、“（カラム番号，ロー番号）”の形式で表記されるものとする。
図１３のマクロピクセルＭＰ４は、ベースアドレス（基準画素）が（２，１）、水平方向の画素数が２、垂直方向の画素数が３のマクロピクセルである。一方、図１４のマクロピクセルＭＰ５は、ベースアドレス（基準画素）が（２，２）、水平方向の画素数が４、垂直方向の画素数が４のマクロピクセルである。
なお、制御回路１６は、長方形状以外の形状のマクロピクセルを指定してもよい。例えば、制御回路１６は、長方形状の領域のうち、４つの頂点に相当する画素を非選択としてもよい。また、制御回路１６は、ディスエーブル画素を囲むようにイネーブル画素が分布するよう、マクロピクセルの指定を行ってもよい。また、制御回路１６が指定するマクロピクセルは、非対称な形状であってもよい。
図１５は、ＳＰＡＤアレイ１１の画素とＴＤＣとの間における結線の例を示している。図１５には、信号線（リード線）のペアＰＸＯＵＴ［０，２］、ＰＸＯＵＴ［１，３］、ＰＸＯＵＴ［４，６］、ＰＸＯＵＴ［５，７］、ＰＸＯＵＴ［８，１０］およびＰＸＯＵＴ［９，１１］が示されている。このうち、信号線のペアＰＸＯＵＴ［０，２］、ＰＸＯＵＴ［４，６］、およびＰＸＯＵＴ［８，１０］は、偶数カラムの画素の出力側に接続されている。一方、信号線のペアＰＸＯＵＴ［１，３］、ＰＸＯＵＴ［５，７］、およびＰＸＯＵＴ［９，１１］は、奇数カラムの画素の出力側に接続されている。
図１５の例では、それぞれの信号線が同じローにある、複数の画素を結線し、ワイヤードＯＲをとっている。ここで、複数の画素は、カラムｃｉ＋４ｎ（ｃｉ＝０、１、２または３、ｎ＝０、１、２・・・）にある画素に相当する。ただし、それぞれの信号線は、これとは異なるパターンで複数の画素に結線されていてもよい。ペアを形成する信号線は、それぞれ同一のＯＲゲート３２の入力端子に接続されている。また、それぞれのＯＲゲート３２の後段には、ＴＤＣ１３Ａが接続されている。このため、それぞれのＯＲゲート３２は、いずれかのローにおける偶数カラムまたは奇数カラムの画素から出力された信号のＯＲに相当する信号を、対応するＴＤＣ１３Ａに入力する。
次に、ＳＰＡＤアレイ１１のそれぞれの画素に相当する受光回路の例について説明する。
図１６の回路図は、本開示による受光回路の例を示している。図１６の受光回路２０は、フォトダイオードＰＤと、トランジスタＭ１と、トランジスタＭ２と、トランジスタＭ３と、ラッチ回路２１と、ＮＡＮＤゲート２２と、インバータ２３と、インバータ２４とを含んでいる。トランジスタＭ１およびトランジスタＭ２は、ＰＭＯＳトランジスタである。一方、トランジスタＭ３は、ＮＭＯＳトランジスタである。フォトダイオードＰＤは、例えば、アバランシェフォトダイオードである。ラッチ回路として、例えば、論理ゲート、フリップフロップなどを含むデジタル回路を使うことができる。ただし、ラッチ回路の構成を限定するものではない。
フォトダイオードＰＤのアノードには、電圧Ｖａｎが印加されている。フォトダイオードＰＤの端子間に、降伏電圧以上の逆電圧が印加されるよう、電圧Ｖａｎを設定することができる。一方、フォトダイオードＰＤのカソードは、インバータ２４の入力側、トランジスタＭ２のドレインおよびトランジスタＭ３のドレインに接続されている。トランジスタＭ３のソースは、グラウンド電位に接続されている。グラウンド電位は、例えば、信号の基準電位、基板の基準電位または接地電位である。ただし、グラウンド電位として使われる電位の種類については、問わない。トランジスタＭ２のゲートには、バイアス電圧ＶＢが印加されている。トランジスタＭ２のソースは、トランジスタＭ１のドレインに接続されている。また、トランジスタＭ１のソースは、電源電位ＶＤＤＨに接続されている。
トランジスタＭ２は、フォトダイオードＰＤをクエンチさせる負荷素子ＬＥに相当する。図１６の受光回路２０では、負荷素子としてトランジスタが使われているが、負荷素子としてその他の種類の素子が使われていてもよい。例えば、負荷素子として、抵抗器または抵抗器とトランジスタの組み合わせであってよい。
ラッチ回路２１の出力端子は、信号線ＰＸＳＥＬを介してＮＡＮＤゲート２２の第１入力端子に接続されている。一方、ＮＡＮＤゲート２２の第２入力端子には、カラムのイネーブル線ＹＥが接続されている。また、ＮＡＮＤゲート２２の出力端子は、信号線Ｌｅｎを介してトランジスタＭ１のゲート、トランジスタＭ３のゲートおよびインバータ２３の入力端子に接続されている。そして、インバータ２３の出力端子は、インバータ２４の制御端子に接続されている。インバータ２４の出力端子は、信号線（リード線）ＰＸＯＵＴに接続されている。インバータ２４の出力端子は、受光回路２０の出力側に相当する。信号線ＰＸＯＵＴは、複数の受光回路２０の出力側に接続されており、複数の受光回路２０の出力信号のワイヤードＯＲをとる。インバータ２４は、制御端子に印加される電圧に応じて、オン／オフするように構成されている。
次に、受光回路２０の動作を説明する。
制御回路１６は、イネーブルされる画素があるカラムのイネーブル線ＹＥの電圧をＨＩＧＨに設定する。また、制御回路１６は、イネーブルされる画素に相当する受光回路２０のラッチ回路２１を選択状態にし、ディスエーブルされる画素に相当する受光回路２０のラッチ回路２１を非選択状態にする。ラッチ回路２１は、選択状態であるときに信号線ＰＸＳＥＬにＨＩＧＨの電圧を印加し、非選択状態であるときに信号線ＰＸＳＥＬにＬＯＷの電圧を印加するように構成されている。
まず、制御回路１６によって画素がイネーブル（有効化）され、信号線ＰＸＳＥＬの電圧がＨＩＧＨとなる場合について述べる。このとき、カラムのイネーブル線ＹＥの電圧もＨＩＧＨに設定されているため、ＮＡＮＤゲート２２の出力電圧は、ＬＯＷとなる。信号線Ｌｅｎを介してトランジスタＭ１のゲートにＬＯＷの電圧が印加されるため、トランジスタＭ１のソース／ドレイン間がオンになる。また、トランジスタＭ３のゲートにＬＯＷの電圧が印加されるため、トランジスタＭ３のドレイン／ソース間は、オフになる。さらに、インバータ２３の入力電圧は、ＬＯＷになるため、インバータ２４の制御端子にＨＩＧＨの電圧が印加される。
これにより、トランジスタＭ２のソース端子の電圧が電源電位ＶＤＤＨによって引き上げられる。また、フォトダイオードＰＤのカソード電位ＶＣは、グラウンド電位から切り離されるため、フォトダイオードＰＤの端子間にエクセスバイアスをかけることが可能となる。これにより、ガイガーモードによるフォトン検出が可能となる。さらに、インバータ２４がＯＮとなるため、フォトンの検出に応じて信号線ＰＸＯＵＴにパルスを出力することが可能となる。
フォトダイオードＰＤにフォトンが入射すると、アバランシェ増倍によってフォトダイオードＰＤの端子間を流れる電流が増える。このとき、電流の増加に伴い、負荷素子であるトランジスタＭ２のドレイン／ソース間で電圧降下が発生する。フォトダイオードＰＤの端子間電圧が降伏電圧まで下がると、アバランシェ現象は停止し、フォトダイオードＰＤの端子間を流れる電流が減少する。フォトダイオードＰＤの端子間の電圧が、降伏電圧以上の値になると、再びフォトンの検出が可能となる。
フォトダイオードＰＤの端子間を流れる電流が増えると、カソード電位ＶＣは、ＨＩＧＨからＬＯＷに変化する。このとき、インバータ２４の出力に相当する信号線ＰＸＯＵＴの電圧は、ＬＯＷからＨＩＧＨに変化する。そして、アバランシェ現象が停止し、カソード電位ＶＣがＨＩＧＨに戻ると、インバータ２４は、信号線ＰＸＯＵＴにＬＯＷの電圧を出力する。このため、受光回路２０は、フォトダイオードＰＤにおけるフォトンとの反応に応じて、パルスを信号線ＰＸＯＵＴに出力する。
図１６の受光回路２０は、信号線ＰＸＯＵＴに正極性のパルスを出力する。ただし、本開示による受光回路が出力するパルスの極性は、問わない。また、受光回路２０の極性を反転させた回路を使うことも可能である。極性を反転させる場合、受光回路２０のＮＭＯＳトランジスタをＰＭＯＳトランジスタに、ＰＭＯＳトランジスタをＮＭＯＳトランジスタにそれぞれ置き換えればよい。この場合、フォトダイオードのカソードに正のバイアス電圧が印加され、フォトダイオードのアノードが出力側のインバータに接続される。受光回路２０に限らず、後述の受光回路についても、極性を反転させた構成を採用することが可能である。
図１６の受光回路２０は、パッシブクエンチを行うように構成されているが、フォトダイオードＰＤのクエンチ方法を限定するものではない。例えば、信号線ＰＸＳＥＬにパルスが出力された後のタイミングにトランジスタＭ２のゲートにＬＯＷの電圧を印加し、アクティブクエンチが行われるようにしてもよい。また、本開示による受光回路は、必ずイネーブル線に接続されていなくてもよい。したがって、イネーブル線が省略された構成の受光装置を使ってもよい。
次に、制御回路１６によって画素がディスエーブル（無効化）され、信号線ＰＸＳＥＬの電圧がＬＯＷとなった場合の動作について述べる。なお、イネーブル線ＹＥの電圧がＬＯＷになった場合における動作もこれと同様になる。この場合、ＮＡＮＤゲート２２の出力電圧は、ＨＩＧＨとなる。信号線Ｌｅｎを介して、トランジスタＭ１のゲートにＨＩＧＨの電圧が印加されるため、トランジスタＭ１のソース／ドレイン間は、オフになる。また、トランジスタＭ３のゲートにＨＩＧＨの電圧が印加されるため、トランジスタＭ３のドレイン／ソース間は、オンになる。さらに、インバータ２３の入力電圧がＨＩＧＨになるため、インバータ２４の制御端子にＬＯＷの電圧が印加される。
これにより、トランジスタＭ２のソースは、電源電位ＶＤＤＨから切り離される。また、フォトダイオードＰＤのカソードは、グラウンド電位に接続される。このため、フォトダイオードＰＤの端子間にエクセスバイアスがかからなくなる。さらに、インバータ２４がＯＦＦとなるため、信号線ＰＸＯＵＴに信号が出力されなくなる。オフ状態のインバータ２４の出力インピーダンスは高くなる。このため、信号線ＰＸＯＵＴに接続されたその他の受光回路２０（画素）との電気的な干渉を最小化できる。このため、複数の受光回路２０のリード線として、同一の信号線ＰＸＯＵＴを使うことが可能となる。図１７のテーブルは、受光回路２０の動作をまとめたものである。
上述の図１０または図１５のように、複数の受光回路（画素）の出力信号のＯＲをとり、ＴＤＣ１３Ａに入力する結線を採用した場合に、同じＴＤＣ１３Ａを共有する複数の受光回路内のＳＰＡＤが短い期間内に相次いでフォトンと反応すると、複数の反応があったにも関わらず、出力されるパルス数が減ってしまう可能性がある。このため、本開示による受光装置は、複数のパルスが重なり合ってしまうのを防ぐ機能を備えていてもよい。
図１８は、変形例１による受光装置における結線の例を示している。図１８の受光装置１０Ａは、図１５の受光装置１０に複数のワンショット回路２６を追加したものである。例えば、それぞれの信号線ＰＸＯＵＴ内にワンショット回路２６を配置することができる。受光装置１０Ａでは、複数の受光回路と、ＯＲゲート３２の入力端子との間にワンショット回路２６が接続されている。ただし、これとは異なる位置にワンショット回路２６が接続されていてもよい。例えば、ワンショット回路２６は、受光回路２０と受光回路２０との間に接続されていてもよい。また、ワンショット回路２６の数が図１８の例とは異なっていてもよい。例えば、それぞれの信号線ＰＸＯＵＴに複数のワンショット回路２６を接続してもよい。
図１９は、変形例１におけるワンショット回路と信号波形の例を示している。図１９（ａ）は、ワンショット回路の例を示した回路図である。図１９のワンショット回路２６は、ＡＮＤゲート２７と、インバータチェイン２８とを備えている。ワンショット回路２６の入力側の信号線Ｌｉｎは、ＡＮＤゲート２７の一方の入力端子に接続されている。また、信号線Ｌｉｎの分岐点と、ＡＮＤゲート２７の他方の入力端子との間には、インバータチェイン２８が接続されている。図１９のインバータチェイン２８では、３つのインバータが直列に接続されている。ただし、インバータチェインのインバータ数は、これとは異なっていてもよい。例えば、ＴＤＣ１３Ａなど後段の回路で必要なパルス幅に応じて、インバータの数を決めることができる。
ここでは、受光回路で正極性のパルスが生成される場合を例に、ワンショット回路２６の動作を説明する。
受光回路からパルスが出力されると、まず、ＡＮＤゲート２７の一方の入力端子の電圧がＬＯＷからＨＩＧＨに変化する。そして、ＡＮＤゲートの他方の入力端子の電圧は、インバータチェイン２８により遅れてＬＯＷからＨＩＧＨに変化する。ＡＮＤゲート２７の両方の入力端子の電圧がＨＩＧＨとなったタイミングで、ＡＮＤゲート２７の出力電圧は、ＬＯＷからＨＩＧＨに変化する。パルス持続期間が経過し、ＡＮＤゲート２７の一方の入力端子の電圧がＨＩＧＨからＬＯＷに変化すると、ＡＮＤゲート２７の出力電圧もＬＯＷからＨＩＧＨに変化する。
このため、図１９（ｂ）のグラフに示したように、ワンショット回路２６は、入力されたパルスより幅の短いパルスを出力する。すなわち、ワンショット回路２６は、受光回路で生成されたパルスをより幅の短い幅のパルスに変換する。これにより、信号線ＰＸＯＵＴにおいて、複数の受光回路で生成されたパルスが重なり合う確率を下げ、測距性能を維持することが可能となる。
図２０のグラフは、受光装置における信号波形の例を示している。図２０の例では、信号線ＰＸＯＵＴ［０］に接続された受光回路と、信号線ＰＸＯＵＴ［１］に接続された受光回路のそれぞれのＳＰＡＤがフォトンと反応している。このため、信号線ＰＸＯＵＴ［０］と、信号線ＰＸＯＵＴ［１］に持続期間が重なり合うパルスが出力されている。ワンショット回路がない場合、ＯＲゲート３２によって、信号線ＰＸＯＵＴ［０］のパルスと、信号線ＰＸＯＵＴ［１］のパルスのＯＲがとられる。このため、２つのパルスがひとつのパルスに一体化し、後段の回路におけるフォトンカウント数が“１”となる。
一方、図１８の受光装置１０Ａのように、ＯＲゲート３２の前段にワンショット回路２６が接続されている場合、信号線ＰＸＯＵＴ［０］のパルスおよび信号線ＰＸＯＵＴ［１］のパルスがＯＲゲート３２への入力前によりパルス幅の短いパルスに変換される。このため、ＯＲゲート３２で両方の信号のＯＲをとっても、２つのパルスが重なり合わず、後段の回路で正しいフォトンカウント数“２”を得ることができる。
図２１の回路図は、変形例２による受光回路の例を示している。図２１の受光回路２０Ａは、図１６の受光回路２０のトランジスタＭ１と、トランジスタＭ３とを省略した回路に相当する。図２１の受光回路２０Ａは、フォトダイオードＰＤと、トランジスタＭ２と、ラッチ回路２１と、ＮＡＮＤゲート２２と、インバータ２３と、インバータ２４とを含んでいる。トランジスタＭ２は、ＰＭＯＳトランジスタである。フォトダイオードＰＤは、例えば、アバランシェフォトダイオードである。
フォトダイオードＰＤのアノードには、電圧Ｖａｎが印加されている。フォトダイオードＰＤの端子間に、降伏電圧以上の逆電圧が印加されるよう、電圧Ｖａｎを設定することができる。一方、フォトダイオードＰＤのカソードは、インバータ２４の入力側とトランジスタＭ２のドレインに接続されている。トランジスタＭ２のソースは、電源電位ＶＤＤＨに接続されている。トランジスタＭ２のゲートには、バイアス電圧ＶＢが印加されている。
ラッチ回路２１の出力端子は、信号線ＰＸＳＥＬを介してＮＡＮＤゲート２２の第１入力端子に接続されている。一方、ＮＡＮＤゲート２２の第２入力端子には、カラムのイネーブル線ＹＥが接続されている。また、ＮＡＮＤゲート２２の出力端子は、インバータ２３の入力端子に接続されている。そして、インバータ２３の出力端子は、インバータ２４の制御端子に接続されている。インバータ２４の出力端子は、信号線（リード線）ＰＸＯＵＴに接続されている。インバータ２４の出力端子は、受光回路２０Ａの出力側に相当する。信号線ＰＸＯＵＴは、複数の受光回路の出力側に接続されており、複数の受光回路の出力信号のワイヤードＯＲをとる。インバータ２４は、制御端子に印加される電圧に応じて、オン／オフするように構成されている。なお、図２１の受光回路２０Ａでは、ＮＡＮＤゲート２２とインバータ２３の代わりに、ＡＮＤゲート２２Ａを使ってもよい。
次に、受光回路２０Ａの動作を説明する。
制御回路１６は、イネーブルされる画素があるカラムのイネーブル線ＹＥの電圧をＨＩＧＨに設定する。また、制御回路１６は、イネーブルされる画素に相当する受光回路２０Ａのラッチ回路２１を選択状態にし、ディスエーブルされる画素に相当する受光回路２０Ａのラッチ回路２１を非選択状態にする。ラッチ回路２１は、選択状態であるときに信号線ＰＸＳＥＬにＨＩＧＨの電圧を印加し、非選択状態であるときに信号線ＰＸＳＥＬにＬＯＷの電圧を印加するように構成されている。
まず、制御回路１６によって画素がイネーブル（有効化）され、信号線ＰＸＳＥＬの電圧がＨＩＧＨとなる場合について述べる。このとき、カラムのイネーブル線ＹＥの電圧もＨＩＧＨに設定されているため、ＮＡＮＤゲート２２の出力電圧は、ＬＯＷとなる。インバータ２３の入力電圧がＬＯＷになるため、インバータ２４の制御端子にＨＩＧＨの電圧が印加される。インバータ２４がオンになるため、フォトンの検出に応じて信号線ＰＸＯＵＴにパルスを出力することが可能となる。
フォトダイオードＰＤにフォトンが入射すると、アバランシェ増倍によってフォトダイオードＰＤの端子間を流れる電流が増える。このとき、電流の増加に伴い、負荷素子であるトランジスタＭ２のドレイン／ソース間で電圧降下が発生する。フォトダイオードＰＤの端子間電圧が降伏電圧まで下がると、アバランシェ現象は停止し、フォトダイオードＰＤの端子間を流れる電流が減少する。フォトダイオードＰＤの端子間の電圧が、降伏電圧以上の値となると、再びフォトンの検出を行うことが可能となる。
フォトダイオードＰＤの端子間を流れる電流が増えると、カソード電位ＶＣは、ＨＩＧＨからＬＯＷに変化する。このとき、インバータ２４の出力に相当する信号線ＰＸＯＵＴの電圧は、ＬＯＷからＨＩＧＨに変化する。そして、アバランシェ現象が停止し、カソード電位ＶＣがＨＩＧＨに戻ると、インバータ２４は、信号線ＰＸＯＵＴにＬＯＷの電圧を出力する。このため、受光回路２０は、フォトダイオードＰＤにおけるフォトンとの反応に応じて、正極性のパルスを信号線ＰＸＯＵＴに出力することができる。
次に、制御回路１６によって画素がディスエーブル（無効化）され、信号線ＰＸＳＥＬの電圧がＬＯＷとなる場合の動作について述べる。なお、イネーブル線ＹＥの電圧がＬＯＷになった場合における動作もこれと同様になる。この場合、ＮＡＮＤゲート２２の出力電圧は、ＨＩＧＨになる。インバータ２３の入力電圧がＨＩＧＨになるため、インバータ２４の制御端子にＬＯＷの電圧が印加される。インバータ２４がＯＦＦとなるため、信号線ＰＸＯＵＴに信号が出力されなくなる。ＯＦＦ状態のインバータ２４の出力インピーダンスは高くなるため、信号線ＰＸＯＵＴに接続されたその他の受光回路（画素）との電気的な干渉を最小化できる。このため、複数の受光回路のリード線として、同一の信号線ＰＸＯＵＴを使うことが可能となる。
図２１の受光回路２０Ａでは、図１６のトランジスタＭ１とトランジスタＭ３を省略しているため、回路構成を簡略化し、実装面積を削減することができる。ただし、受光回路２０Ａを使うと、制御回路１６がディスエーブルした画素に相当する受光回路においても、フォトダイオードＰＤの端子間にエクセスバイアスがかけられ続ける。したがって、フォトダイオードＰＤがフォトンと反応したときに電力が消費される。
なお、ＳＰＡＤアレイ１１の画素内に上述の受光回路２０と受光回路２０Ａが混在していてもよい。また、上述の受光回路２０および２０Ａは、ＳＰＡＤアレイ１１の画素として使用することが可能な回路の例にしかすぎない。したがって、ＳＰＡＤアレイ１１の画素として上述の受光回路２０および２０Ａと異なる構成の受光回路が実装されていてもよい。
ここで、本開示による受光回路の構成を整理する。
本開示による受光回路は、光検出器と、負荷素子と、ラッチ回路と、第１インバータとを備えていてもよい。負荷素子は、光検出器と第１基準電位との間に接続されている。ラッチ回路は、状態に応じた第１電圧を出力するように構成されている。第１インバータは、制御端子に印加される第２電圧に応じてオンし、光検出器の出力電圧を反転して出力するように構成されている。制御端子に印加される第２電圧は、第１電圧に応じて変化する。
上述のフォトダイオードＰＤは、光検出器の一例である。負荷素子ＬＥまたはトランジスタＭ２は、負荷素子の例である。インバータ２４は、第１インバータの一例である。電源電位ＶＤＤＨは、第１基準電位の一例である。
本開示による受光回路は、第１入力端子がラッチ回路の出力側に接続され、第２入力端子がイネーブル線に接続され、出力端子が第１インバータの制御端子に接続されているＡＮＤゲートをさらに備えていてもよい。図２１のＡＮＤゲート２２Ａは、ＡＮＤゲートの一例である。カラムのイネーブル線ＹＥは、イネーブル線の一例である。
本開示による受光回路は、第１入力端子がラッチ回路の出力側に接続され、第２入力端子がイネーブル線に接続されたＮＡＮＤゲートと、ＮＡＮＤゲートと制御端子との間に接続された第２インバータとをさらに備えていてもよい。ＮＡＮＤゲート２２は、ＮＡＮＤゲートの一例である。インバータ２３は、第２インバータの一例である。
また、本開示による受光回路は、ＮＡＮＤゲートと、第１導電型の第１トランジスタと、第２導電型の第２トランジスタと、第２インバータとをさらに備えていてもよい。ＮＡＮＤゲートは、第１入力端子がラッチ回路の出力側に接続され、第２入力端子がイネーブル線に接続されている。第１トランジスタは、第１基準電位と負荷素子との間に接続され、ＮＡＮＤゲートの出力電圧に応じてオンする。第２トランジスタは、光検出器の出力側と第２基準電位との間に接続され、ＮＡＮＤゲートの出力電圧に応じてオンする。第２インバータは、ＮＡＮＤゲートの出力端子と第１インバータの制御端子との間に接続されている。
第１導電型のトランジスタとして、Ｐ−ＭＯＳトランジスタを使い、第２導電型のトランジスタとして、Ｎ−ＭＯＳトランジスタを使うことができる。この場合、第１基準電位として、電源電位を使い、第２基準電位として、グラウンド電位を使うことができる。また、第１導電型のトランジスタとして、Ｎ−ＭＯＳトランジスタを使い、第２導電型のトランジスタとして、Ｐ−ＭＯＳトランジスタを使うことも可能である。この場合、第１基準電位として、グラウンド電位を使い、第２基準電位として、電源電位を使うことができる。図１６のトランジスタＭ１は、第１トランジスタの一例である。図１６のトランジスタＭ３は、第２トランジスタの一例である。また、光検出器は、アバランシェフォトダイオードであってもよい。
本開示による受光回路を使うと、ＳＰＡＤアレイ１１内の必要な画素のみをイネーブルにし、残りの画素をディスエーブルにすることができるため、受光装置の消費電力を抑えることが可能となる。例えば、制御回路１６は、反射光ＲＬの光量の多い画素をイネーブルし、反射光ＲＬの光量が少ない画素をディスエーブルすることができる。これにより、背景光（外乱光）の影響を最小化し、測距が可能な明るさダイナミックレンジと測距距離を拡大することができる。そこで、以下では、スポット光に合わせて設定可能なマクロピクセルの形状の例を説明する。
図２２〜図２４の平面図は、マクロピクセルの形状の例を示している。図２２のスポット光ＳＬ３は、円形状である。この場合、正方形状または長方形状のマクロピクセルを設定すると、反射光ＲＬの光量が少ない画素がイネーブルされてしまう。そこで、制御回路１６は、図２２の例のように、十字状のマクロピクセルＭＰ６を設定することができる。
光学系のずれなどの要因によってＳＰＡＤアレイ１１上のスポット光の形状が歪む可能性がある。例えば、図２３のスポット光ＳＬ４のように、楕円形状のスポット光が形成される場合がある。この場合、制御回路１６は、図２３のマクロピクセルＭＰ７のように、スポット光の領域を包含する多角形状のマクロピクセルを設定することができる。
ＳＰＡＤアレイ１１上のスポット光の照射領域における光量は、一定であるとは限らない。例えば、照射領域内に、光量が少ない箇所が生じる可能性がある。例えば、図２４のスポット光ＳＬ５は、円環形状である、この場合、制御回路１６は、ディスエーブル画素の領域がイネーブル画素の領域で囲まれるマクロピクセルＭＰ８を設定することができる。
図２２〜図２４に示したマクロピクセルの形状は、例にしかすぎない。このため、制御回路１６は、これらとは異なる形状のマクロピクセルを設定してもよい。上述のように、制御回路１６は、スポット光の形状または光量に合わせてマクロピクセルを設定することができる。これにより、消費電力を抑えつつ、ノイズを減らし、高精度な測距を行うことができる。本開示による受光装置を使うと、複数の画素（受光回路）の出力側の結線に関わらず、個々の画素を柔軟にイネーブル／ディスエーブルすることが可能である。
次に、本開示による受光装置におけるマクロピクセルの設定処理の詳細について述べる。
図２５は、画素のイネーブルおよびディスエーブルに関連する構成要素の例を示している。図２５に示したように、本開示による受光装置は、さらにカウンタ回路３０と、記憶部３１とを備えていてもよい。例えば、ＳＰＡＤアレイ１１内の複数の受光回路（画素）のうち、少なくともいずれかの受光回路の後段にカウンタ回路３０を接続してもよい。カウンタ回路３０は、受光回路で検出されたフォトンの数をカウントする。そして、カウンタ回路３０は、受光回路のアドレスに関する情報とともにフォトンカウント数を記憶部３１に保存する。制御回路１６は、記憶部３１にアクセスし、それぞれのアドレスの受光回路（画素）におけるフォトンカウント数を参照することができる。
図２６のテーブルは、ＳＰＡＤアレイ１１内の複数の受光回路（画素）におけるフォトンカウント数の例を示している。例えば、制御回路１６は、ＳＰＡＤアレイ１１内のすべてまたは少なくともいずれかの画素をイネーブルし、所定の期間におけるフォトンカウントデータを得ることができる。
図２５の例のように、受光回路ごとに、カウンタ回路３０を用意してもよい。ただし、複数の受光回路でカウンタ回路を共有してもよい。例えば、ひとつのカウンタ回路が複数の受光回路で検出されたフォトンの数をカウントしてもよい。この場合、カウンタ回路は、当該カウンタ回路が接続されている複数の受光回路（画素）で検出されたフォトンの合計数をカウントしてもよい。また、カウンタ回路は、受光回路（画素）ごとに検出されたフォトンの数をカウントしてもよい。
制御回路１６のレジスタ１７を上述の記憶部３１として使ってもよい。また、記憶部３１は、その他の揮発性メモリ、不揮発性メモリまたは記憶装置であってもよい。不揮発性メモリの例としては、ＮＯＲフラッシュメモリ、ＮＡＮＤフラッシュメモリ、抵抗変化型メモリまたは磁気抵抗メモリが挙げられる。また、揮発性メモリの例としては、ＳＲＡＭまたはＤＲＡＭが挙げられる。記憶装置の例としては、ハードディスクドライブ、磁気テープ、光ディスクが挙げられる。ただし、記憶部３１で使われるメモリ／記憶装置の種類については問わない。
なお、図２５では、説明の都合上、受光装置における一部の構成要素が省略されている。したがって、本開示による受光装置は、図２、図１５および図１８で例示したように、さらに他の構成要素を備えていてもよい。
図２７のフローチャートは、マクロピクセルの設定処理の例を示している。以下では、図２７のフローチャートを参照しながら、処理を説明する。
はじめに、制御回路１６は、ＳＰＡＤアレイ１１内においてフォトンカウントの対象となる画素をイネーブルする（ステップＳ１０１）。ステップＳ１０１で制御回路１６は、ＳＰＡＤアレイ１１内のすべての画素をイネーブルしてもよいし、ＳＰＡＤアレイ１１内の一部の画素をイネーブルしてもよい。例えば、制御回路１６は、上面が光学的に遮蔽されておらず、反射光ＲＬが入射する可能性のある画素をイネーブルすることができる。ただし、ステップＳ１０１でイネーブルされる画素の範囲については、限定しない。複数のタイミングに分けてマクロピクセルの設定処理を行う場合、制御回路１６は、ＳＰＡＤアレイ１１内を分割した一部の領域をイネーブルしてもよい。
そして、受光装置は、所定の期間フォトンカウントを行い、スポット光の位置および範囲を検出する（ステップＳ１０２）。所定の期間フォトンカウントを行うと、記憶部３１にフォトンカウントデータ（例えば、図２６）が保存される。フォトンカウントが行われる期間の長さについては、問わない。制御回路１６は、ステップＳ１０２でフォトンカウント数がしきい値ｔｈを超えた画素に、スポット光が入射していると判定することができる。図２６の例では、しきい値ｔｈとして２５０が使われている。制御回路１６が使うしきい値ｔｈは、固定値でなくてもよい。
例えば、イネーブルされる画素（マクロピクセル）としてＳＰＡＤアレイ１１内の連続している画素を選択できるよう、制御回路１６は、フォトンカウントデータ内のカウント数に応じてしきい値ｔｈを調整してもよい。なお、カウント数が少ない画素では、主に背景光（外乱光）のフォトンとの反応が起こっていると推定される。
次に、制御回路１６は、スポット光に相当する画素のアドレスを特定する（ステップＳ１０３）。例えば、制御回路１６は、カウント数がしきい値ｔｈを超えた画素のアドレスを特定することができる。図２６の例の場合、制御回路１６は、ステップＳ１０３でカウント数がしきい値ｔｈを超えたＳＰＡＤアレイ１１内の連続した画素領域に相当するマクロピクセルＭＰ９を特定する。
最後に、制御回路１６は、ＳＰＡＤアレイ１１内のスポット光に相当する画素をイネーブルし、残りの画素をディスエーブルする（ステップＳ１０４）。図２６の例の場合、制御回路１６は、マクロピクセルＭＰ９に相当する画素をイネーブルし、その他の画素をディスエーブルすることができる。なお、制御回路１６は、カウント数がしきい値ｔｈを超えた画素の分布に応じて、あらかじめ規定されているマクロピクセルの形状のうち、いずれかの形状を選択し、当該形状に相当する領域の画素をイネーブルしてもよい。
制御回路１６は、例えば、上述の受光回路２０および２０Ａの説明で述べた方法でＳＰＡＤアレイ１１内の画素をイネーブル／ディスエーブルすることができる。ただし、その他の方法によって画素をイネーブル／ディスエーブルしてもよい。受光装置は、ＳＰＡＤアレイ１１内の個々の画素をイネーブル／ディスエーブルするように構成されていてもよい。また、受光装置は、ＳＰＡＤアレイ１１内の画素をグループ単位でイネーブル／ディスエーブルするように構成されていてもよい。
図２６は、ＳＰＡＤアレイ１１内の一部の画素を示している。このため、図２６には、マクロピクセルＭＰ９以外のマクロピクセルが示されていない。ただし、本開示による受光装置が、同時に複数のマクロピクセルを設定してもよいのは言うまでもない。ＳＰＡＤアレイ１１の外周付近を含む領域について、図２７のフローチャートの処理を実行することにより、スポット収差に応じた位置、大きさまたは形状のマクロピクセルを設定することが可能となる。
例えば、（１）受光装置の出荷前における調整時、（２）受光装置の電源ＯＮ時、（３）受光装置の動作中にユーザがテストコマンドをしたとき、または（４）受光装置の動作中に所定の周期で、図２７のフローチャートの処理を実行することができる。製品の出荷後に、振動、衝撃、温度による部材の変化または部材の経時変化などの要因によって、ＳＰＡＤアレイ１１内でイネーブルされた画素と入射するスポット光との間にずれが生じる可能性がある。このため、上述の（２）〜（４）のタイミングで図２７のフローチャートの処理を実行することにより、測距性能の低下を防ぐことができる。
ここで、本開示による受光装置の構成を整理する。
本開示による受光装置は、上述の受光回路が複数個配置された光検出器アレイと、光検出器アレイ内の少なくともいずれかの受光回路におけるラッチ回路の状態を変更するように構成された制御回路を備えていてもよい。上述のＳＰＡＤアレイ１１は、光検出器アレイの一例である。
また、本開示による受光装置は、光検出器アレイ内の少なくともいずれかの受光回路が出力したパルス数をカウントするように構成されたカウンタ回路をさらに備えていてもよい。制御回路は、パルス数に基づいてラッチ回路の状態を変更するように構成されていてもよい。また、制御回路は、カウントされたパルス数がしきい値より大きい受光回路のラッチ回路を選択状態（イネーブル）にし、カウントされたパルス数がしきい値以下である受光回路のラッチ回路を非選択状態（ディスエーブル）にするように構成されていてもよい。
また、本開示による受光装置は、ＴＤＣをさらに備えていてもよい。複数の受光回路は、共通のリード線で結線され、ワイヤードＯＲを経由してＴＤＣに接続されていてもよい。また、光検出器アレイ内で互いに隣接しない複数の受光回路が共通のリード線で結線されていてもよい。上述の信号線ＰＸＯＵＴは、リード線の一例である。
本開示による受光装置は、光検出器アレイと、カウンタ回路と、制御回路とを備えていてもよい。光検出器アレイは、光検出器におけるフォトンとの反応に応じてパルスを出力するように構成された画素を複数個含んでいてもよい。カウンタ回路は、光検出器アレイの少なくともいずれかの画素が出力したパルスをカウントするように構成されている。制御回路は、カウンタ回路によるパルスのカウント数に基づき光検出器アレイにおいてイネーブルする画素およびディスエーブルする画素を選択するように構成されている。
また、制御回路は、光検出器アレイ内においてパルスのカウント数がしきい値より大きい画素をイネーブルし、パルスのカウント数がしきい値以下である画素をディスエーブルするように構成されていてもよい。
また、本開示による受光装置は、ＴＤＣをさらに備えていてもよい。複数の画素は、共通のリード線で結線され、ワイヤードＯＲを経由してＴＤＣに接続されていてもよい。光検出器アレイ内で互いに隣接しない複数の画素が共通のリード線で結線されていてもよい。ＴＤＣは、偶数カラムにある複数の画素または奇数カラムにある画素に接続されていてもよい。複数のリード線は、ＯＲゲートを介してＴＤＣに接続されていてもよい。
また、本開示による受光装置は、画素間またはＯＲゲートの入力端子と画素との間の少なくともいずれかに接続されたワンショット回路をさらに備えていてもよい。ワンショット回路は、ＡＮＤゲートと、ＡＮＤゲートの一方の入力端子に接続されたインバータチェインとを含んでいてもよい。
光検出器アレイにおける光検出器は、アバランシェフォトダイオードであってもよい。また、アバランシェフォトダイオードは、ガイガーモードで動作するように構成されており、光検出器アレイの画素は、クエンチ回路を含んでいてもよい。
広い視野（ＦＯＶ）で測距を行おうとすると、光学系の制約によって、視野の外周付近における結像性能が劣化してしまう。このため、光検出器アレイの外周付近では、光検出器アレイの中心部と比べて入射する光量が少なくなり、反射光のスポット径が大きくなってしまう。光検出器アレイの有効画素またはイネーブル画素が光検出器アレイ内の所定の位置および領域にある画素に固定されている場合、測距精度と最大測距距離とを含む測距性能が低下する。
本開示による受光装置では、イネーブル／ディスエーブル可能な受光回路によって光検出器アレイの画素が形成されている。このため、入射した反射光に相当するスポット光の位置、形状および大きさに合わせて画素をイネーブルし、マクロピクセルを設定することができる。これにより、背景光（外乱光）の影響を最小化し、測距が可能な明るさダイナミックレンジと距離を拡大することができる。すなわち、本開示による受光装置および受光回路を使うことにより、広い視野（ＦＯＶ）で長距離の測距を行うことが可能となる。
また、本開示による受光装置では、複数の画素（受光回路）で後段のＴＤＣを共有することができる。例えば、互いに隣接しない画素で後段のＴＤＣを共有することによって、マクロピクセルに含まれる画素が増えたとしても、必要なＴＤＣの数を抑制することができる。これにより、測距性能を維持しつつ、回路規模などのコストを抑制することが可能となる。
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２９は、撮像部１２０３１の設置位置の例を示す図である。
図２９では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、撮像部１２０３１に、上述の受光回路、受光装置または測距装置を実装することができる。撮像部１２０３１に、本開示に係る技術を適用することにより、広いＦＯＶ（視野）において、正確な距離情報を得ることができ、車両１２１００の機能性および安全性を高めることができる。
なお、本技術は、以下のような構成をとることができる。
（１）
光検出器におけるフォトンとの反応に応じてパルスを出力するように構成された画素を複数個含む光検出器アレイと、
前記光検出器アレイの少なくともいずれかの前記画素が出力した前記パルスをカウントするように構成されたカウンタ回路と、
前記カウンタ回路による前記パルスのカウント数に基づき光検出器アレイにおいてイネーブルする前記画素およびディスエーブルする前記画素を選択するように構成された制御回路とを備える、
受光装置。
（２）
前記制御回路は、光検出器アレイ内において前記パルスの前記カウント数がしきい値より大きい前記画素をイネーブルし、前記パルスの前記カウント数がしきい値以下である前記画素をディスエーブルするように構成されている、
（１）に記載の受光装置。
（３）
ＴＤＣをさらに備え、
複数の前記画素は、共通のリード線で結線され、ワイヤードＯＲを経由して前記ＴＤＣに接続されている、
（１）または（２）に記載の受光装置。
（４）
前記光検出器アレイ内で互いに隣接しない複数の前記画素が共通の前記リード線で結線されている、
（３）に記載の受光装置。
（５）
前記ＴＤＣは、偶数カラムにある複数の前記画素または奇数カラムにある前記画素に接続されている、
（３）または（４）に記載の受光装置。
（６）
複数の前記リード線がＯＲゲートを介して前記ＴＤＣに接続されている、
（３）ないし（５）のいずれか一項に記載の受光装置。
（７）
前記画素間または前記ＯＲゲートの入力端子と前記画素との間の少なくともいずれかに接続されたワンショット回路をさらに備える、
（６）に記載の受光装置。
（８）
前記ワンショット回路は、ＡＮＤゲートと、前記ＡＮＤゲートの一方の入力端子に接続されたインバータチェインとを含む、
（７）に記載の受光装置。
（９）
前記光検出器アレイにおける前記光検出器は、アバランシェフォトダイオードである、
（１）ないし（８）のいずれか一項に記載の受光装置。
（１０）
前記アバランシェフォトダイオードは、ガイガーモードで動作するように構成されており、前記光検出器アレイの前記画素は、クエンチ回路を含む、
（９）に記載の受光装置。
（１１）
光検出器と、
前記光検出器と第１基準電位との間に接続された負荷素子と、
状態に応じた第１電圧を出力するように構成されたラッチ回路と
制御端子に印加される第２電圧に応じてオンし、前記光検出器の出力電圧を反転して出力するように構成された第１インバータとを備え、
前記制御端子に印加される前記第２電圧は、前記第１電圧に応じて変化する、
受光回路。
（１２）
第１入力端子が前記ラッチ回路の出力側に接続され、第２入力端子がイネーブル線に接続され、出力端子が前記第１インバータの制御端子に接続されているＡＮＤゲートをさらに備える、
（１１）に記載の受光回路。
（１３）
第１入力端子が前記ラッチ回路の出力側に接続され、第２入力端子がイネーブル線に接続されたＮＡＮＤゲートと、
前記ＮＡＮＤゲートと前記制御端子との間に接続された第２インバータとをさらに備える、
（１１）に記載の受光回路。
（１４）
第１入力端子が前記ラッチ回路の出力側に接続され、第２入力端子がイネーブル線に接続されたＮＡＮＤゲートと、
前記第１基準電位と前記負荷素子との間に接続され、前記ＮＡＮＤゲートの出力電圧に応じてオンする第１導電型の第１トランジスタと、
前記光検出器の出力側と第２基準電位との間に接続され、前記ＮＡＮＤゲートの出力電圧に応じてオンする第２導電型の第２トランジスタと、
前記ＮＡＮＤゲートの出力端子と前記第１インバータの前記制御端子との間に接続された第２インバータとをさらに備える、
（１１）に記載の受光回路。
（１５）
前記光検出器は、アバランシェフォトダイオードである、
（１１）ないし（１４）のいずれか一項に記載の受光回路。
（１６）
（１１）ないし（１５）のいずれか一項に記載の受光回路が複数個配置された光検出器アレイを備える受光装置であって、
前記光検出器アレイ内の少なくともいずれかの前記受光回路における前記ラッチ回路の前記状態を変更するように構成された制御回路を備える、
受光装置。
（１７）
前記光検出器アレイ内の少なくともいずれかの前記受光回路が出力したパルス数をカウントするように構成されたカウンタ回路をさらに備え、
前記制御回路は、前記パルス数に基づいて前記ラッチ回路の前記状態を変更するように構成されている、
（１６）に記載の受光装置。
（１８）
前記制御回路は、カウントされた前記パルス数がしきい値より大きい前記受光回路の前記ラッチ回路を選択状態にし、カウントされた前記パルス数がしきい値以下である前記受光回路の前記ラッチ回路を非選択状態にするように構成されている、
（１７）に記載の受光装置。
（１９）
ＴＤＣをさらに備え、
複数の前記受光回路は、共通のリード線で結線され、ワイヤードＯＲを経由して前記ＴＤＣに接続されている、
（１６）ないし（１８）のいずれか一項に記載の受光装置。
（２０）
前記光検出器アレイ内で互いに隣接しない複数の前記受光回路が共通の前記リード線で結線されている、
（１９）に記載の受光装置。
（２１）
複数の発光素子がアレイ状に配置されたアレイ光源と、
光検出器におけるフォトンとの反応に応じてパルスを出力するように構成された画素を複数個含む光検出器アレイと、
前記光検出器アレイの少なくともいずれかの画素における前記パルスの出力をイネーブルまたはディスエーブルするように構成された制御回路と、
前記光検出器アレイの少なくともいずれかの前記画素が出力した前記パルスをカウントするように構成されたカウンタ回路とを備え、
前記制御回路は、前記カウンタ回路による前記パルスのカウント数に基づき光検出器アレイにおいてイネーブルする前記画素とディスエーブルする前記画素とを決定するように構成されている、
測距装置。
本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
ＰＤ フォトダイオード
１ 測距装置
２ 光源装置
３ コリメータレンズ
４ 集光レンズ
５ バンドパスフィルタ
１０、１０Ａ 受光装置
１１ ＳＰＡＤアレイ（光検出器アレイ）
１１Ｐ 画素
１２ 読み出し回路
１３Ａ ＴＤＣ
１６ 制御回路
２０、２０Ａ 受光回路
２１ ラッチ回路
２２ ＮＡＮＤゲート
２３、２４ インバータ
３０ カウンタ回路
３１ 記憶部

Claims (20)

  1. 光検出器におけるフォトンとの反応に応じてパルスを出力するように構成された画素を複数個含む光検出器アレイと、
    前記光検出器アレイの少なくともいずれかの前記画素が出力した前記パルスをカウントするように構成されたカウンタ回路と、
    前記カウンタ回路による前記パルスのカウント数に基づき光検出器アレイにおいてイネーブルする前記画素およびディスエーブルする前記画素を選択するように構成された制御回路とを備える、
    受光装置。
  2. 前記制御回路は、光検出器アレイ内において前記パルスの前記カウント数がしきい値より大きい前記画素をイネーブルし、前記パルスの前記カウント数がしきい値以下である前記画素をディスエーブルするように構成されている、
    請求項１に記載の受光装置。
  3. ＴＤＣをさらに備え、
    複数の前記画素は、共通のリード線で結線され、ワイヤードＯＲを経由して前記ＴＤＣに接続されている、
    請求項１に記載の受光装置。
  4. 前記光検出器アレイ内で互いに隣接しない複数の前記画素が共通の前記リード線で結線されている、
    請求項３に記載の受光装置。
  5. 前記ＴＤＣは、偶数カラムにある複数の前記画素または奇数カラムにある前記画素に接続されている、
    請求項３に記載の受光装置。
  6. 複数の前記リード線がＯＲゲートを介して前記ＴＤＣに接続されている、
    請求項３に記載の受光装置。
  7. 前記画素間または前記ＯＲゲートの入力端子と前記画素との間の少なくともいずれかに接続されたワンショット回路をさらに備える、
    請求項６に記載の受光装置。
  8. 前記ワンショット回路は、ＡＮＤゲートと、前記ＡＮＤゲートの一方の入力端子に接続されたインバータチェインとを含む、
    請求項７に記載の受光装置。
  9. 前記光検出器アレイにおける前記光検出器は、アバランシェフォトダイオードである、
    請求項１に記載の受光装置。
  10. 前記アバランシェフォトダイオードは、ガイガーモードで動作するように構成されており、前記光検出器アレイの前記画素は、クエンチ回路を含む、
    請求項９に記載の受光装置。
  11. 光検出器と、
    前記光検出器と第１基準電位との間に接続された負荷素子と、
    状態に応じた第１電圧を出力するように構成されたラッチ回路と
    制御端子に印加される第２電圧に応じてオンし、前記光検出器の出力電圧を反転して出力するように構成された第１インバータとを備え、
    前記制御端子に印加される前記第２電圧は、前記第１電圧に応じて変化する、
    受光回路。
  12. 第１入力端子が前記ラッチ回路の出力側に接続され、第２入力端子がイネーブル線に接続され、出力端子が前記第１インバータの制御端子に接続されているＡＮＤゲートをさらに備える、
    請求項１１に記載の受光回路。
  13. 第１入力端子が前記ラッチ回路の出力側に接続され、第２入力端子がイネーブル線に接続されたＮＡＮＤゲートと、
    前記ＮＡＮＤゲートと前記制御端子との間に接続された第２インバータとをさらに備える、
    請求項１１に記載の受光回路。
  14. 第１入力端子が前記ラッチ回路の出力側に接続され、第２入力端子がイネーブル線に接続されたＮＡＮＤゲートと、
    前記第１基準電位と前記負荷素子との間に接続され、前記ＮＡＮＤゲートの出力電圧に応じてオンする第１導電型の第１トランジスタと、
    前記光検出器の出力側と第２基準電位との間に接続され、前記ＮＡＮＤゲートの出力電圧に応じてオンする第２導電型の第２トランジスタと、
    前記ＮＡＮＤゲートの出力端子と前記第１インバータの前記制御端子との間に接続された第２インバータとをさらに備える、
    請求項１１に記載の受光回路。
  15. 前記光検出器は、アバランシェフォトダイオードである、
    請求項１１に記載の受光回路。
  16. 請求項１１に記載の受光回路が複数個配置された光検出器アレイを備える受光装置であって、
    前記光検出器アレイ内の少なくともいずれかの前記受光回路における前記ラッチ回路の前記状態を変更するように構成された制御回路を備える、
    受光装置。
  17. 前記光検出器アレイ内の少なくともいずれかの前記受光回路が出力したパルス数をカウントするように構成されたカウンタ回路をさらに備え、
    前記制御回路は、前記パルス数に基づいて前記ラッチ回路の前記状態を変更するように構成されている、
    請求項１６に記載の受光装置。
  18. 前記制御回路は、カウントされた前記パルス数がしきい値より大きい前記受光回路の前記ラッチ回路を選択状態にし、カウントされた前記パルス数がしきい値以下である前記受光回路の前記ラッチ回路を非選択状態にするように構成されている、
    請求項１７に記載の受光装置。
  19. ＴＤＣをさらに備え、
    複数の前記受光回路は、共通のリード線で結線され、ワイヤードＯＲを経由して前記ＴＤＣに接続されている、
    請求項１６に記載の受光装置。
  20. 前記光検出器アレイ内で互いに隣接しない複数の前記受光回路が共通の前記リード線で結線されている、
    請求項１９に記載の受光装置。
JP2019222936A 2019-12-10 2019-12-10 受光装置および受光回路 Pending JP2021092437A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019222936A JP2021092437A (ja) 2019-12-10 2019-12-10 受光装置および受光回路
PCT/JP2020/040045 WO2021117359A1 (ja) 2019-12-10 2020-10-26 受光装置および受光回路
CN202080082538.5A CN115023625A (zh) 2019-12-10 2020-10-26 光接收装置和光接收电路
US17/781,243 US20220413108A1 (en) 2019-12-10 2020-10-26 Light receiving device and light receiving circuit
DE112020006064.0T DE112020006064T5 (de) 2019-12-10 2020-10-26 Lichtempfangsvorrichtung und lichtempfangsschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019222936A JP2021092437A (ja) 2019-12-10 2019-12-10 受光装置および受光回路

Publications (1)

Publication Number Publication Date
JP2021092437A true JP2021092437A (ja) 2021-06-17

Family

ID=76312166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019222936A Pending JP2021092437A (ja) 2019-12-10 2019-12-10 受光装置および受光回路

Country Status (5)

Country Link
US (1) US20220413108A1 (ja)
JP (1) JP2021092437A (ja)
CN (1) CN115023625A (ja)
DE (1) DE112020006064T5 (ja)
WO (1) WO2021117359A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115616521A (zh) * 2021-07-16 2023-01-17 上海禾赛科技有限公司 用于激光雷达的数据处理方法及激光雷达
US20240151828A1 (en) * 2022-11-03 2024-05-09 Stmicroelectronics (Research & Development) Limited Fast enable and disable schemes for spad pixels
CN116736267B (zh) * 2023-08-16 2023-12-15 深圳市灵明光子科技有限公司 一种激光测距接收芯片及其在标定过程中的配置方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547872B2 (en) * 2005-02-14 2009-06-16 Ecole Polytechnique Federale De Lausanne Integrated circuit comprising an array of single photon avalanche diodes
WO2013009428A2 (en) * 2011-07-14 2013-01-17 Analog Devices, Inc. Image sensor with a charge-based readout circuit
JP2013046232A (ja) * 2011-08-24 2013-03-04 Nippon Hoso Kyokai <Nhk> 固体撮像装置
JP6236758B2 (ja) * 2012-10-09 2017-11-29 株式会社豊田中央研究所 光学的測距装置
RU2642172C2 (ru) * 2013-03-08 2018-01-24 Конинклейке Филипс Н.В. Формирование временных меток обнаруженных квантов излучения
EP3428683B1 (en) * 2017-07-11 2019-08-28 Sick Ag Optoelectronic sensor and method for measuring a distance

Also Published As

Publication number Publication date
DE112020006064T5 (de) 2022-12-01
CN115023625A (zh) 2022-09-06
WO2021117359A1 (ja) 2021-06-17
US20220413108A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
KR102577166B1 (ko) 광 검출 장치 및 거리 측정 장치
WO2021117359A1 (ja) 受光装置および受光回路
US20210165084A1 (en) Light receiving apparatus and distance measuring apparatus
WO2021090691A1 (ja) センシングデバイスおよび測距装置
US20210293958A1 (en) Time measurement device and time measurement apparatus
JP2021128084A (ja) 測距装置および測距方法
JP2021001764A (ja) 測距装置、測距方法、および、測距システム
WO2020255759A1 (ja) 測距装置、測距方法、および、測距システム
US20240111033A1 (en) Photodetection device and photodetection system
WO2022239418A1 (ja) 測距センサ及び測距装置
US11566939B2 (en) Measurement device, distance measurement device, electronic device, and measurement method
WO2021161858A1 (ja) 測距装置および測距方法
WO2020166349A1 (ja) 受光装置、ヒストグラム生成方法、および測距システム
US20230228875A1 (en) Solid-state imaging element, sensing system, and control method of solid-state imaging element
US20230417921A1 (en) Photodetection device and photodetection system
US20240056700A1 (en) Photodetection device and photodetection system
WO2024075409A1 (en) Photodetection device
US20240085177A1 (en) Photodetection device and photodetection system
US20240125931A1 (en) Light receiving device, distance measuring device, and signal processing method in light receiving device
WO2023286403A1 (ja) 光検出装置および測距システム
WO2023145261A1 (ja) 測距装置および測距装置の制御方法
WO2023149335A1 (ja) 測距装置及び測距方法
WO2021161857A1 (ja) 測距装置および測距方法
WO2021100314A1 (ja) 固体撮像装置及び測距システム