JP2021065081A - 保護回路を有する電流源を備えたインバータ - Google Patents

Abstract

【課題】電流形インバータの入力電流源の開回路に対する保護回路を提供する。【解決手段】電流形インバータは、電流形インバータの入力ノードＡを電流形インバータの出力ノードに連結するパワースイッチＨＳＡを有するスイッチングセルと、電流形インバータの入力電流源の開回路を避けるための保護回路とを備える。保護回路は、電流検出回路ＣＵＲ＿ＤＥＴ、保護スイッチＫＨＡ、抵抗器Ｒ、パワースイッチのオフ状態又はオン状態を検出するための検出回路ＤＥＴ及び保護スイッチを制御するための制御回路ＣＭＤを備え、大きな入力電流が流れて保護スイッチがオフ状態のときに、抵抗器Ｒによりパワースイッチを強制的にオン状態にする。【選択図】図２

Description

本開示は一般に、電子回路の分野に関する。より具体的には、本開示は、電流源を備えたインバータの分野に関し、特には電流源インバータ保護回路を提供することを目的とする。

インバータは、DC電源からAC電源電圧・電流を生成することを可能にする電子回路である。

製造業で使用されることが多いインバータは電圧形インバータ又は電圧入力インバータと称され、すなわち、このようなインバータは、インバータの入力でDC電源と並列に接続されたコンデンサを備えている。

インバータの入力でDC電源と直列接続されたインダクタンスを備えたCSI とも称される電流形インバータ又は電流入力インバータが更に提供されている。

既知の電流形インバータのある態様を少なくとも部分的に改善することが望ましい。

このために、実施形態は、電流形インバータであって、
前記電流形インバータの第１の入力ノードを前記電流形インバータの第１の出力ノード及び第２の出力ノードに夫々連結する少なくとも第１のパワースイッチ及び第２のパワースイッチを有する第１のスイッチングセルと、
前記電流形インバータの入力電流源の開回路に対する保護回路と
を備えており、
前記保護回路は、前記第１のスイッチングセルのパワースイッチ毎に、
前記パワースイッチを制御するための設定点信号を与えるためのノードを前記パワースイッチの制御ノードに連結する保護スイッチと、
前記パワースイッチのオフ状態又はオン状態を検出するための検出回路と、
前記第１のスイッチングセルの他の一又は複数のパワースイッチ毎に他のパワースイッチの検出回路の出力信号を受信して前記保護スイッチを制御するための制御回路と
を有していることを特徴とする電流形インバータを提供する。

実施形態によれば、前記第１のスイッチングセルのパワースイッチ毎に、前記パワースイッチを保護するための前記保護スイッチの前記制御回路は、前記第１のスイッチングセルの他の一又は複数のパワースイッチの少なくとも１つがオン状態にあるとき、前記保護スイッチをオン状態に制御し、前記第１のスイッチングセルの他のパワースイッチがオン状態ではないとき、前記保護スイッチをオフ状態に制御するように構成されている。

実施形態によれば、前記第１のスイッチングセルは、前記電流形インバータの第１の入力ノードを前記電流形インバータの第３の出力ノードに連結する第３のパワースイッチを更に有している。

実施形態によれば、前記電流形インバータは、前記電流形インバータの第１の出力ノード及び第２の出力ノードを前記電流形インバータの第２の入力ノードに夫々連結する少なくとも第１のパワースイッチ及び第２のパワースイッチを有する第２のスイッチングセルを更に備えており、前記保護回路は、前記第２のスイッチングセルのパワースイッチ毎に、
前記パワースイッチの制御信号を与えるためのノードを前記パワースイッチの制御ノードに連結する保護スイッチと、
前記パワースイッチのオフ状態又はオン状態を検出するための検出回路と、
前記第２のスイッチングセルの他の一又は複数のパワースイッチ毎に他のパワースイッチの検出回路の出力信号を受信して前記保護スイッチを制御するための制御回路と
を有している。

実施形態によれば、前記第２のスイッチングセルのパワースイッチ毎に、前記パワースイッチを保護するための前記保護スイッチの前記制御回路は、前記第２のスイッチングセルの他の一又は複数のパワースイッチの少なくとも１つがオン状態にあるとき、前記保護スイッチをオン状態に制御し、前記第２のスイッチングセルの他のパワースイッチがオン状態ではないとき、前記保護スイッチをオフ状態に制御するように構成されている。

実施形態によれば、前記第２のスイッチングセルは、前記電流形インバータの第３の出力ノードを前記電流形インバータの第２の入力ノードに連結する第３のパワースイッチを更に有している。

実施形態によれば、前記電流形インバータは、前記電流形インバータ内の入力電流の存在を検出するための回路を更に備えており、各制御回路は、入力電流の存在を検出するための回路の出力信号を受信し、入力電流が前記電流形インバータ内に検出されるときのみ、前記制御回路が関連付けられている前記保護スイッチをオフ状態に制御するように構成されている。

実施形態によれば、前記保護回路は、前記パワースイッチ毎に抵抗器を更に有しており、前記抵抗器は、前記パワースイッチを制御するための設定点信号を与えるための前記ノードと反対側の前記保護スイッチの伝導ノードに接続された第１の端部と、前記パワースイッチのオン状態で制御電圧を印加するためのノードに接続された第２の端部とを有している。

実施形態によれば、前記電流形インバータは、前記パワースイッチ毎に駆動回路又は閉制御回路を更に備えており、前記駆動回路又は閉制御回路は、前記パワースイッチを制御するための設定点信号を与えるための前記ノードと反対側の前記保護スイッチの伝導ノードに接続された入力ノードと、前記パワースイッチの制御ノードに接続された出力ノードとを有している。

実施形態によれば、前記電流形インバータは、前記パワースイッチの全てに共通し、前記パワースイッチを制御するための設定点信号を与える制御回路又は遠隔制御回路を更に備えている。

実施形態によれば、前記パワースイッチ毎に、前記パワースイッチのオフ状態又はオン状態を検出するための検出回路は、前記パワースイッチの制御ノードと前記パワースイッチの伝導ノードとの間の差動電圧を測定する回路を有している。

前述及び他の特徴及び利点は、添付図面を参照して本発明を限定するものではない実例として与えられる以下の特定の実施形態に詳細に記載されている。

三相電流源を備えたインバータの実施例を示す簡略化された電気回路図である。 実施形態に係る電流形インバータを保護するための回路の実施例を概略的且つ部分的に示す図である。 図２の保護回路の、パワースイッチの状態を検出するための回路の実施形態を更に詳細に示す図である。 図２の保護回路の、保護スイッチを制御するための回路の実施形態を更に詳細に示す図である。 単相電流形インバータの実施例を示す簡略化された電気回路図である。

同様の特徴が、様々な図面で同様の参照符号によって示されている。特に、様々な実施形態で共通する構造的特徴及び／又は機能的特徴は同一の参照符号を有し、同一の構造特性、寸法特性及び材料特性を有してもよい。

明瞭化のために、本明細書に記載されている実施形態の理解に有用なステップ及び要素のみが図示され、詳細に記載されている。特に、記載された画像センサのパワースイッチの制御回路は詳述されておらず、このような制御回路の形成は、本明細書の機能的な表示に基づく当業者の技能の範囲内である。

特に指定されていない場合、共に接続された２つの要素を参照するとき、これは、導体以外のいかなる中間要素も無しの直接接続を表し、共に連結された２つの要素を参照するとき、これは、これら２つの要素が接続され得るか、又は一若しくは複数の他の要素を介して連結され得ることを表す。

特に指定されていない場合、「約」、「略」、「実質的に」及び「程度」という表現は、１０％の範囲内、好ましくは５％の範囲内を表す。

図１は、電流形インバータの実施例を示す簡略化された電気回路図である。図１のインバータは三相インバータであり、すなわち、DC入力電圧VIN から三相AC出力電圧VOUTを生成する。

図１のインバータは、インバータのノードＡ及びノードＢの間に並列に接続された３つのアームBRA, BRB, BRCを備えている。各アームは、２つの伝導ノード及び１つの制御ノードを夫々有している２つのパワーマクロスイッチを有し、これらのパワーマクロスイッチは、ノードＡ及びノードＢ間に伝導ノードによって直列連結されている。より具体的には、アームBRA はノードＡ及びノードＢ間に伝導ノードによって直列連結された２つのパワーマクロスイッチMHSA, MLSAを有しており、アームBRB はノードＡ及びノードＢ間に伝導ノードによって直列連結された２つのパワースイッチMHSB, MLSBを有しており、アームBRC はノードＡ及びノードＢ間に伝導ノードによって直列連結された２つのパワースイッチMHSC, MLSCを有している。マクロスイッチMHSA, MHSB, MHSCは、例えば製造ばらつきの範囲内で同一である。マクロスイッチMLSA, MLSB, MLSCは、例えば製造ばらつきの範囲内で同一である。マクロスイッチMHSA, MHSB, MHSCは、製造ばらつきの範囲内でマクロスイッチMLSA, MLSB, MLSCと同一であってもよい。

マクロスイッチMHSA, MHSB, MHSC, MLSA, MLSB, MLSCは夫々、電圧に関して双方向である。このために、各マクロスイッチは、例えば複数のスイッチの結合部を有してもよい。図示された実施例では、各マクロスイッチは、制御スイッチ、例えばトランジスタと、非制御スイッチ、例えばダイオードとの直列結合部を有している。

より具体的には、本実施例では、
− マクロスイッチMHSAは、ノードＡとアームBRA の中間ノードＣとの間に直列に制御パワースイッチHSA 及びパワーダイオードHD1Aを有している。
− マクロスイッチMLSAは、ノードＣとノードＢとの間に直列に制御パワースイッチLSA 及びパワーダイオードLD1Aを有している。
− マクロスイッチMHSBは、ノードＡとアームBRB の中間ノードＤとの間に直列に制御パワースイッチHSB 及びパワーダイオードHD1Bを有している。
− マクロスイッチMLSBは、ノードＤとノードＢとの間に直列に制御パワースイッチLSB 及びパワーダイオードLD1Bを有している。
− マクロスイッチMHSCは、ノードＡとアームBRC の中間ノードＥとの間に直列に制御パワースイッチHSC 及びパワーダイオードHD1Cを有している。
− マクロスイッチMLSCは、ノードＥとノードＢとの間に直列に制御パワースイッチLSC 及びパワーダイオードLD1Cを有している。

ダイオードHD1A, HD1B, HD1C, LD1A, LD1B, LD1Cは夫々ノードＡ及びノードＢ間に順方向に組み立てられており、すなわち、ダイオードHD1A, HD1B, HD1C, LD1A, LD1B, LD1Cの夫々のアノードはノードＡに連結されており、夫々のカソードはノードＢに連結されている。

図示された実施例では、
− スイッチHSA は、ノードＡに接続された第１の伝導ノード及びダイオードHD1Aのアノードに接続された第２の伝導ノードを有しており、ダイオードHD1AのカソードはノードＣに接続されており、スイッチLSA は、ノードＣに接続された第１の伝導ノード及びダイオードLD1Aのアノードに接続された第２の伝導ノードを有しており、ダイオードLD1AのカソードはノードＢに接続されている。
− スイッチHSB は、ノードＡに接続された第１の伝導ノード及びダイオードHD1Bのアノードに接続された第２の伝導ノードを有しており、ダイオードHD1BのカソードはノードＤに接続されており、スイッチLSB は、ノードＤに接続された第１の伝導ノード及びダイオードLD1Bのアノードに接続された第２の伝導ノードを有しており、ダイオードLD1BのカソードはノードＢに接続されている。
− スイッチHSC は、ノードＡに接続された第１の伝導ノード及びダイオードHD1Cのアノードに接続された第２の伝導ノードを有しており、ダイオードHD1CのカソードはノードＥに接続されており、スイッチLSC は、ノードＥに接続された第１の伝導ノード及びダイオードLD1Cのアノードに接続された第２の伝導ノードを有しており、ダイオードLD1CのカソードはノードＢに接続されている。

ダイオードHD1A, HD1B, HD1C, LD1A, LD1B, LD1Cは、例えば製造ばらつきの範囲内で同一である。スイッチHSA, HSB, HSC は、例えば製造ばらつきの範囲内で同一である。スイッチLSA, LSB, LSC は、例えば製造ばらつきの範囲内で同一である。スイッチHSA, HSB, HSC は、製造ばらつきの範囲内でスイッチLSA, LSB, LSC と同一であってもよい。

図１の実施例では、各マクロスイッチは、制御スイッチと並列に接続されたダイオードを有している。より具体的には、アームBRA は、スイッチHSA, LSAと並列に夫々接続されている２つのダイオードHD2A, LD2Aを有しており、アームBRB は、スイッチHSB, LSBと並列に夫々接続されている２つのダイオードHD2B, LD2Bを有しており、アームBRC は、スイッチHSC, LSCと並列に夫々接続されている２つのダイオードHD2C, LD2Cを有している。ダイオードHD2A, HD2B, HD2C, LD2A, LD2B, LD2Cは夫々ノードＡ及びノードＢ間に逆方向に組み立てられており、すなわち、ダイオードHD2A, HD2B, HD2C, LD2A, LD2B, LD2Cの夫々のカソードはノードＡに連結されており、夫々のアノードはノードＢに連結されている。

図示された実施例では、
ダイオードHD2AのアノードはダイオードHD1Aのアノードに連結、例えば接続されており、ダイオードHD2AのカソードはノードＡに連結、例えば接続されている。
ダイオードHD2BのアノードはダイオードHD1Bのアノードに連結、例えば接続されており、ダイオードHD2BのカソードはノードＡに連結、例えば接続されている。
ダイオードHD2CのアノードはダイオードHD1Cのアノードに連結、例えば接続されており、ダイオードHD2CのカソードはノードＡに連結、例えば接続されている。
ダイオードLD2AのアノードはダイオードLD1Aのアノードに連結、例えば接続されており、ダイオードLD2AのカソードはノードＣに連結、例えば接続されている。
ダイオードLD2BのアノードはダイオードLD1Bのアノードに連結、例えば接続されており、ダイオードLD2BのカソードはノードＤに連結、例えば接続されている。
ダイオードLD2CのアノードはダイオードLD1Cのアノードに連結、例えば接続されており、ダイオードLD2CのカソードはノードＥに連結、例えば接続されている。

スイッチHSA, HSB, HSC, LSA, LSB, LSCは、例えば電界効果トランジスタ、例えば窒化ガリウムトランジスタであり、スイッチの伝導ノードは、例えばトランジスタのソースノード及びドレインノードに夫々対応し、スイッチの制御ノードはトランジスタのゲートノードに対応する。ダイオードHD2A, HD2B, HD2C, LD2A, LD2B, LD2Cは、例えばトランジスタHSA, HSB, HSC, LSA, LSB, LSCに内蔵されているボディダイオードに夫々相当する。変形例として、ダイオードHD2A, HD2B, HD2C, LD2A, LD2B, LD2Cは、トランジスタHSA, HSB, HSC, LSA, LSB, LSCとは異なる特定の素子であってもよい。

変形例として、マクロスイッチMHSA, MHSB, MHSC, MLSA, MLSB, MLSCは、２つの制御スイッチの直列結合部、例えば逆直列に接続された（すなわち、内蔵しているダイオードをヘッドトゥテールで有する）２つの電界効果トランジスタの直列結合部に夫々相当する。

図１のインバータは、インバータの入力電圧VIN を印加するためのノードE1, E2間にアームBRA, BRB, BRC の並列結合部と直列連結された入力インダクタンスLIN を更に備えている。より具体的には、図示された実施例では、インダクタンスLIN は、ノードE1に連結、例えば接続された第１の端部、及びノードＡに連結、例えば接続された第２の端部を有している。ノードＢはノードE2に連結、例えば接続されている。変形例として、インダクタンスLIN は、ノードE1及びノードＡ間と、ノードE2及びノードＢ間とに夫々接続されている２つのインダクタンスに分割されてもよい。別の変形例では、インダクタンスLIN はノードE2及びノードＢ間のみに接続されてもよい。

図１のインバータは、ノードＣ及び基準ノード又は中性端子GND 間に三相AC出力電圧VOUTの第１相VOUT(1) を与えて、ノードＤ及びノードGND 間に三相AC出力電圧VOUTの第２相VOUT(2) を与えて、ノードＥ及び基準ノード又は中性端子GND 間に三相AC出力電圧VOUTの第３相VOUT(3) を与えることができる。このために、マクロスイッチMHSA, MHSB, MHSC, MLSA, MLSB, MLSCは、適切な制御シーケンスに応じてスイッチモードで周期的に制御される。

図１のインバータでは、マクロスイッチMHSA, MHSB, MHSCは、ノードE1をインバータの３つの出力ノードC, D, E に夫々連結し、インバータの第１のスイッチングセルCELL1 を定める。マクロスイッチMLSA, MLSB, MLSCは、ノードC, D, E をノードE2に夫々連結し、第２のスイッチングセルCELL2 を定める。

このようなインバータでは、パワーマクロスイッチの破壊の原因になる場合がある入力電流源の開回路を避けるために、スイッチングセルCELL1 の少なくとも１つのパワーマクロスイッチ及びスイッチングセルCELL2 の少なくとも１つのパワーマクロスイッチが常にオンである（導通している）ことを確かめるべきである。

図２は、入力電流源の開回路に対する保護回路を備えた電流形インバータの実施形態の例を概略的且つ部分的に示す。

図２のインバータは、実質的に同様に配置された、図１のインバータと同一の要素を備えている。簡略化のために、図１の要素の内、パワーマクロスイッチMHSA及び入力インダクタンスLIN のみが図２に示されている。

この例では、インバータは、スイッチMHSA, MHSB, MHSC, MLSA, MLSB, MLSCの制御シーケンスを決定する、全てのマクロスイッチMHSA, MHSB, MHSC, MLSA, MLSB, MLSCに共通の制御回路CTRLを備えている。制御回路CTRLは、例えばマイクロプロセッサ、又はあらゆる他の適合された電子制御デバイス（FPGA、マイクロコントローラなど）を有している。動作中、制御回路CTRLは、例えばマクロスイッチMHSA, MHSB, MHSC, MLSA, MLSB, MLSCの制御スイッチHSA, HSB, HSC, LSA, LSB, LSCに与える制御設定点に夫々対応する６つの信号CMD_HSA, CMD_HSB, CMD_HSC, CMD_LSA, CMD_LSB, CMD_LSCを６つの異なる出力ノードs1, s2, s3, s4, s5, s6に並列に与える。信号CMD_HSA, CMD_HSB, CMD_HSC, CMD_LSA, CMD_LSB, CMD_LSCは夫々、対応するパワースイッチをオン状態に制御するための設定点の値に夫々対応する２つの別個の状態の一方又は他方をとることができる二値信号である。制御回路CTRLは遠隔制御回路とも称される。

図２のインバータは、パワースイッチHSA, HSB, HSC, LSA, LSB, LSC毎に閉制御回路とも称される駆動回路DRV を更に備えている。

駆動回路DRV は、対応するパワースイッチを制御するための設定点信号を与える制御回路CTRLの出力ノードに連結された入力ノードe1と、パワースイッチの制御ノードに連結された出力ノードs1とを夫々有している。

各駆動回路DRV は、入力ノードe1に与えられる設定点の制御信号CMD_HSA, CMD_HSB, CMD_HSC, CMD_LSA, CMD_LSB, CMD_LSCを、パワースイッチをオフ状態及びオン状態に制御すべく対応するパワースイッチの制御ノードに直接与えられ得るレベルを有して出力ノードs1に与えられる対応する制御信号CHSA, CHSB, CHSC, CLSA, CLSB, CLSCに変換することができる。

図２では、簡略化のために、制御信号CHSAを与える、スイッチHSA の駆動回路DRV のみが示されている。

この例では、各駆動回路DRV は、対応するパワースイッチをオフ状態に制御することができるレベルを有する低電源電圧VSS を印加するための端子と、対応するパワースイッチをオン状態に制御することができるレベルを有する高電源電圧VDD を印加するための端子とを有している。駆動回路DRV の入力ノードe1に与えられる設定点信号が、パワースイッチをオン状態、例えば高状態に制御するための設定点の値に対応する第１の状態であるとき、駆動回路DRV は、パワースイッチをオンにすべく高電源電圧VDD に実質的に等しい電圧を出力ノードs1に印加する。駆動回路DRV の入力ノードe1に与えられる設定点信号が、パワースイッチをオフ状態に制御するための設定点に対応する第２の状態であるとき、駆動回路DRV は、パワースイッチをオフにすべく低電源電圧VSS に実質的に等しい電圧を出力ノードs1に印加する。

図２の例では、駆動回路DRV の出力ノードs1は、対応するパワースイッチの制御ノードに直接接続されている。しかしながら、駆動回路の入力ノードe1は、直接ではなく、制御信号CMD_HSA, CMD_HSB, CMD_HSC, CMD_LSA, CMD_LSB, CMD_LSCを与えるためのノードに保護スイッチを介して連結されている。より具体的には、本例では、パワースイッチHSA, HSB, HSC, LSA, LSB, LSC毎に、インバータは保護スイッチKHA, KHB, KHC, KLA, KLB, KLCを備えており、保護スイッチKHA, KHB, KHC, KLA, KLB, KLCは、パワースイッチの対応する制御信号CMD_HSA, CMD_HSB, CMD_HSC, CMD_LSA, CMD_LSB, CMD_LSCを与えるためのノードに連結、例えば接続されている第１の伝導ノードと、パワースイッチの駆動回路の入力ノードe1に連結、例えば接続されている第２の伝導ノードとを夫々有している。

図２では、簡略化のために、パワースイッチHSA の保護スイッチKHA のみが示されている。

図２の例では、パワースイッチ毎に、インバータは、パワースイッチのオフ状態又はオン状態を検出するための検出回路DET を更に備えている。各検出回路DET は、対応するパワースイッチのオフ状態又はオン状態を夫々表す２つの別個の状態をとることができる二値信号を検出回路の出力ノードs1に与える。より具体的には、本例では、スイッチHSA の検出回路DET はスイッチHSA のオフ状態又はオン状態を表す信号HSA_ONを与え、スイッチHSB の検出回路DET はスイッチHSB のオフ状態又はオン状態を表す信号HSB_ONを与え、スイッチHSC の検出回路DET はスイッチHSC のオフ状態又はオン状態を表す信号HSC_ONを与え、スイッチLSA の検出回路DET はスイッチLSA のオフ状態又はオン状態を表す信号LSA_ONを与え、スイッチLSB の検出回路DET はスイッチLSB のオフ状態又はオン状態を表す信号LSB_ONを与え、スイッチLSC の検出回路DET はスイッチLSC のオフ状態又はオン状態を表す信号LSC_ONを与える。信号HSA_ON, HSB_ON, HSC_ON, LSA_ON, LSB_ON, LSC_ONは夫々、例えば、対応するパワースイッチがオンである（導通している）とき高状態であり、対応するパワースイッチがオフである（導通していない）とき低状態である。

図２では、簡略化のために、パワースイッチHSA に関連付けられた検出回路DET のみが示されている。

図２の例では、パワースイッチHSA, HSB, HSC, LSA, LSB, LSC毎に、インバータは、パワースイッチの保護スイッチKHA, KHB, KHC, KLA, KLB, KLCを夫々制御するための制御回路CMD を更に備えている。

より具体的には、本例ではパワースイッチ毎に、パワースイッチの保護スイッチを制御するための制御回路CMD は、同一のスイッチングセルに属する他の２つのパワースイッチの検出回路DET の出力ノードs1に夫々連結、例えば接続されている２つの入力ノードe1, e2を有している。言い換えれば、スイッチHSA の制御回路CMD の入力ノードe1, e2は、スイッチHSB の検出回路DET の出力ノードs1及びスイッチHSC の検出回路DET の出力ノードs1に夫々連結、例えば接続されており、スイッチHSB の制御回路CMD の入力ノードe1, e2は、スイッチHSA の検出回路DET の出力ノードs1及びスイッチHSC の検出回路DET の出力ノードs1に夫々連結、例えば接続されており、スイッチHSC の制御回路CMD の入力ノードe1, e2は、スイッチHSA の検出回路DET の出力ノードs1及びスイッチHSB の検出回路DET の出力ノードs1に夫々連結、例えば接続されており、スイッチLSA の制御回路CMD の入力ノードe1, e2は、スイッチLSB の検出回路DET の出力ノードs1及びスイッチLSC の検出回路DET の出力ノードs1に夫々連結、例えば接続されており、スイッチLSB の制御回路CMD の入力ノードe1, e2は、スイッチLSA の検出回路DET の出力ノードs1及びスイッチLSC の検出回路DET の出力ノードs1に夫々連結、例えば接続されており、スイッチLSC の制御回路CMD の入力ノードe1, e2は、スイッチLSA の検出回路DET の出力ノードs1及びスイッチLSB の検出回路DET の出力ノードs1に夫々連結、例えば接続されている。

図２の例では、インバータは、インバータ内の大きな電流の有無を夫々表す２つの別個の状態をとることができる二値信号CUR_ONを与える回路CUR_DET を更に備えている。信号CUR_ONは、例えば、大きな電流がインバータを流れるとき高状態であり、大きな電流がインバータを流れないとき、例えばインバータに電力を供給していないとき低状態である。本例では、回路CUR_DET は、例えば入力インダクタンスLIN とノードＡとの間に入力インダクタンスLIN と直列に配置された電流センサCIを有している。（図面に詳細に示されていない）センサCIは、例えば入力インダクタンスLIN と直列に配置された測定抵抗器と、測定抵抗器の電圧を測定するための回路とを有している。センサCIは、例えば入力インダクタンスLIN を流れる電流の強度を表す電圧を与える。回路CUR_DET は、センサCIの出力電圧を受ける第１の入力ノードe1、及び所定の電圧閾値TH1 が与えられる第２の入力ノードe2を有する比較器CMP を更に有している。比較器は、回路CUR_DET の出力信号CUR_ONを与える出力ノードs1を更に有している。従って、電流センサCIの出力信号が閾値TH1 より大きいとき、すなわちインダクタンスLIN を流れる電流が所定の閾値より大きいとき、回路CUR_DET の出力信号CUR_ONは第１の状態、例えば高状態であり、電流センサCIの出力信号が閾値TH1 より小さいとき、回路CUR_DET の出力信号CUR_ONは第２の状態、例えば低状態である。

図２の例では、各回路CMD は、回路CUR_DET の出力信号CUR_ONを受信する第３の入力ノードe3を更に有している。このために、各制御回路CMD の第３の入力ノードe3は、回路CUR_DET の比較器CMP の出力ノードs1に連結、例えば接続されてもよい。

各制御回路CMD は、対応する保護スイッチKHA, KHB, KHC, KLA, KLB, KLCの制御ノードに夫々連結、例えば接続されている出力ノードs1を更に有している。保護スイッチKHA の制御回路CMD は、保護スイッチKHA を制御するための信号CMD_KHA を出力ノードs1に与え、保護スイッチKHB の制御回路CMD は、保護スイッチKHB を制御するための信号CMD_KHB を出力ノードs1に与え、保護スイッチKHC の制御回路CMD は、保護スイッチKHC を制御するための信号CMD_KHC を出力ノードs1に与え、保護スイッチKLA の制御回路CMD は、保護スイッチKLA を制御するための信号CMD_KLA を出力ノードs1に与え、保護スイッチKLB の制御回路CMD は、保護スイッチKLB を制御するための信号CMD_KLB を出力ノードs1に与え、保護スイッチKLC の制御回路CMD は、保護スイッチKLC を制御するための信号CMD_KLC を出力ノードs1に与える。

図２では、簡略化のために、保護スイッチKHA を制御するための回路CMD のみが示されている。

図２の例では、スイッチングセルCELL1, CELL2の各々でスイッチングセルのパワースイッチ毎に、パワースイッチの保護スイッチを制御するための制御回路CMD は、スイッチングセルの他の２つのパワースイッチの少なくとも１つがオン状態にあるとき、又は大きな電流がインダクタンスLIN を流れないとき、保護スイッチをオン状態に制御し、スイッチングセルの他の２つのパワースイッチの各々がオフ状態にあって、大きな電流がインバータの入力インダクタンスLIN を流れるとき、保護スイッチをオフ状態に制御するように構成されている。このために、各制御回路CMD では、制御回路CMD の出力信号を、入力端子e1, e2, e3で受信する信号に応じて生成する。

特に、本例では、信号HSB_ON及び信号HSC_ONの両方が低状態（スイッチHSB 及びスイッチHSC がオフ）であって、信号CUR_ONが高状態である（大きな電流がインバータを流れている）とき、信号CMD_KHA は、トランジスタKHA をオフ状態に制御するための状態に相当する第１の状態、例えば高状態であり、信号HSB_ON及び信号HSC_ONの少なくとも１つが高状態（スイッチHSB 及びスイッチHSC の少なくとも１つがオン）であるとき、又は信号CUR_ONが低状態である（大きな電流がインバータを流れていない）とき、信号CMD_KHA は、トランジスタKHA をオン状態に制御するための状態に相当する第２の状態、例えば低状態である。

同様に、本例では、制御回路CMD は夫々、入力端子e1, e2で受信する信号が両方共低状態であって入力端子e3で受信する信号が高状態であるとき、制御回路が関連付けられている保護スイッチをオフ状態に制御し、入力端子e1, e2で受信する信号の少なくとも１つが高状態であるか、又は入力端子e3で受信する信号が低状態であるとき、保護スイッチをオン状態に制御する。

図２のインバータは、パワースイッチHSA, HSB, HSC, LSA, LSB, LSC毎に抵抗器Ｒを更に備えており、抵抗器Ｒは、パワースイッチの駆動回路DRV の入力端子e1に接続されている第１の端部と、パワースイッチをオン（導通）状態に制御するための電圧、例えば電圧VDD を印加するためのノードVON に接続されている第２の端部とを有している。

パワースイッチの保護スイッチKHA, KHB, KHC, LSA, LSB, LSCがオン状態であるとき、遠隔制御回路CTRLによって与えられる制御信号CMD_HSA, CMD_HSB, CMD_HSC, CMD_LSA, CMD_LSB, CMD_LSCをパワースイッチの駆動回路DRV の入力ノードe1に与えて、（遠隔制御回路CTRLによって与えられる制御信号の状態に応じて）パワースイッチをオフ状態又はオン状態に制御する。パワースイッチの保護スイッチがオフ状態であるとき、遠隔制御回路CTRLによって与えられる制御信号をパワースイッチの駆動回路DRV の入力ノードe1に与えない。この場合、パワースイッチの駆動回路DRV の入力ノードe1の電圧を、抵抗器ＲによってノードVON の電圧に引き込むことにより、パワースイッチを強制的にオン（導通）状態にする。

電流検出回路CUR_DET 、保護スイッチKHA, KHB, KHC, KLA, KLB, KLC、抵抗器Ｒ、パワースイッチのオフ状態又はオン状態を検出するための検出回路DET 、及び保護スイッチを制御するための制御回路CMD を備えた集合体は、入力電流源の開回路に対するインバータの保護回路を形成している。

この保護回路によって、インバータが動作しているとき常に（インバータに電力を供給しているとき）セルCELL1 の少なくとも１つのパワースイッチ及びセルCELL2 の少なくとも１つのパワースイッチがオンであることが保証され得る。このため、特に、遠隔制御回路CTRLが故障した場合、又は遠隔制御回路CTRL及び閉制御回路DRV 間の接続が切断された場合にインバータを保護することが可能になる。

例えば、保護スイッチの内の１つを作動させるとき、すなわちオフ状態に制御するとき、インバータの警報及び／又は停止を引き起こすために、信号CMD_KHA, CMD_KHB, CMD_KHC, CMD_KLA, CMD_KLB, CMD_KLCを制御回路CTRLに更に送信してもよい。

上述した保護回路の様々な要素は、別個の素子によって形成されてもよい。変形例として、これらの要素は、一又は複数の半導体チップに完全に又は部分的に一体化されてもよい。例として、パワースイッチ毎にパワースイッチの保護回路、検出回路DET 及び制御回路CMD を一体化する特定のチップが設けられてもよい。この場合、各保護チップは、検出回路DET の出力ノードs1及び制御回路CMD の入力ノードe1, e2, e3に夫々接続された外部接続の４つの端子又はタブを有してもよい。パワースイッチの駆動回路DRV は同一のチップに更に一体化されてもよく、このため、駆動回路DRV の出力ノードs1に接続された第５の端子又は接続タブが設けられる。

保護スイッチKHA, KHB, KHC, KLA, KLB, KLCは、ノーマリオン（導通）スイッチ、例えばノーマリオントランジスタであることが好ましい。このため、保護スイッチを、インバータに電力を供給しているときに直接閉構成にすることが可能になる。変形例として、保護スイッチKHA, KHB, KHC, KLA, KLB, KLCはノーマリオフスイッチであってもよい。

図２に関連して記載されている例では、回路CUR_DET の出力信号CUR_ONを考慮して保護するか否か、すなわち保護スイッチをオフするか否かを決定することにより、インバータが始動するとき又はインバータがオフであるときにセキュリティ機能を停止することが可能になることに注目すべきである。セキュリティ機能を起動する（閾値TH1 によって定められる）電流閾値をユーザによって設定してもよい。

変形例として、インバータ内の大きな電流の有無を考慮することなく、保護スイッチKHA, KHB, KHC, KLA, KLB, KLCを制御してもよい。この場合、スイッチングセルCELL1, CELL2の各々でスイッチングセルのパワースイッチ毎に、制御回路CMD は、スイッチングセルの他の２つのパワースイッチの少なくとも１つがオン状態にあるとき、保護スイッチをオン状態に制御し、スイッチングセルの他の２つのパワースイッチが夫々オフ状態にあるとき、保護スイッチをオフ状態に制御するように構成されている。そのため、検出回路CUR_DET 及び制御回路CMD の入力e3を省略してもよい。

図３は、図２のインバータのパワースイッチのオフ状態又はオン状態を検出するための検出回路DET の実施形態を更に詳細に示す。図３では、詳細な回路DET はインバータのパワースイッチHSA の回路であり、他のパワースイッチの回路DET は同一又は同様であってもよいと理解される。図３は、簡略化のために図示されていない入力インダクタンスLIN 、入力電流検出回路CUR_DET 及び回路CMD を除いて、図２と同一の要素を更に示している。

この例では、回路DET は差動電圧測定回路DIF を有しており、差動電圧測定回路DIF は、パワースイッチHSA の制御端子に連結、例えば接続された正の入力端子(+) と、ダイオードHD1Aのアノード側に配置されたパワースイッチHSA の伝導端子に連結、例えば接続された負の入力端子(-) とを有している。差動電圧測定回路DIF は、正端子(+) と負端子(-) との間の電圧を表す信号を与える出力端子を更に有している。回路DET は比較器CMP を更に有しており、比較器CMP は、回路DIF の出力電圧を受ける第１の入力ノードe1、及び所定の電圧閾値TH2 が与えられる第２の入力ノードe2を有している。比較器は、回路DET の出力信号HSA_ONを与える、回路DET の出力ノードs1に相当する出力ノードs1を更に有している。従って、差動電圧測定回路DIF の出力信号が閾値TH2 より大きいとき、すなわち、スイッチHSA の制御ノードと伝導ノードとの間の電圧が閾値TH2 より大きいとき、回路DET の出力信号HSA_ONは第１の状態、例えば高状態であり、オン（導通）状態に制御するための信号をスイッチHSA に与えることを示し、回路DIF の出力信号が閾値TH2 より小さいとき、回路DET の出力信号HSA_ONは第２の状態、例えば低状態であり、オフ（非導通）状態に制御するための信号をスイッチHSA に与えることを示す。

この例では、パワースイッチは電界効果トランジスタ、例えばMOS トランジスタであってもよい。そのため、回路DIF によって測定される電圧はパワートランジスタのゲート−ソース電圧に相当する。この場合、閾値TH2 は、例えばパワートランジスタの閾値電圧又はターンオン電圧以上である。

より一般に、トランジスタのオフ状態又はオン状態を検出することができるあらゆる他の検出回路を使用してもよく、例えば、パワースイッチと直列に配置された電流センサを有する検出回路、又は駆動回路DRV の入力端子e1で受信する信号CMD_HSA を測定する回路、又はパワースイッチの伝導端子間の電圧（MOS トランジスタの場合のドレイン−ソース電圧）を測定する回路を使用してもよい。

図４は、図２のインバータを保護するためのスイッチを制御するための回路CMD の実施形態を更に詳細に示す。図４では、詳細な回路CMD はインバータのパワースイッチHSA の保護スイッチKHA の回路であり、他の保護スイッチの回路CMD が図４の回路と同一又は同様であってもよいと理解される。

この例では、回路CMD は、２つのNOT ゲート401, 403と、３つの入力及び１つの出力を有する１つのAND ゲート405 とを有している。NOT ゲート401 は、回路CMD の入力ノードe1に連結、例えば接続された入力ノードと、AND ゲート405 の第１の入力ノードに連結、例えば接続された出力ノードとを有している。NOT ゲート403 は、回路CMD の入力ノードe2に連結、例えば接続された入力ノードと、AND ゲート405 の第２の入力ノードに連結、例えば接続された出力ノードとを有している。この例では、AND ゲート405 の第３の入力ノードは、回路CMD の入力ノードe3に直接連結、例えば接続されている。AND ゲート405 の出力は、回路CMD の出力ノードs1に連結、例えば接続されている。

保護スイッチの制御に信号CUR_ONを考慮しない場合、AND ゲート405 を、２つの入力及び１つの出力を有するAND ゲートと取り替えてもよい。

三相電流形インバータを保護するための回路の実施形態が上述されている。しかしながら、上述した実施形態は、単相電流形インバータの保護に適合されてもよい。

図５は、単相電流形インバータ、すなわちDC入力電圧VIN から単相AC出力電圧VOUTを生成するインバータの実施例の簡略化された電気回路図である。

図５のインバータは、基本的にアームBRC も基準ノードGND も備えていない点で図１のインバータとは異なる。図５のインバータでは、AC出力電圧VOUTがノードＣとノードＤとの間に印加される。

従って、図５のインバータでは、スイッチングセルCELL1, CELL2は、図１のインバータにおける３つのパワースイッチの代わりに２つのパワースイッチのみを夫々備えている。

図２〜４に関連して記載されている保護回路は、図５の単相インバータに適合されてもよい。特に、単相インバータの場合、スイッチングセルCELL1, CELL2の各々でスイッチングセルの２つのパワースイッチの各々毎に、パワースイッチの保護スイッチを制御するための制御回路CMD は、スイッチングセルの他方のパワースイッチがオン状態であるとき（又はパワースイッチを制御するために信号CUR_ONを考慮する場合に大きな電流がインダクタンスLIN を流れないとき）保護スイッチをオン状態に制御し、スイッチングセルの他方のパワースイッチがオフ状態であって（保護スイッチを制御するために信号CUR_ONを考慮する場合に大きな電流がインバータの入力インダクタンスLIN を流れる）とき保護スイッチをオフ状態に制御するように構成されている。言い換えれば、図２及び図４の例と比較して、回路CMD の入力ノードe2を省略してもよい。図４の例と比較して、NOT ゲート403 を省略してもよく、図４のAND ゲート405 を、２つの入力及び１つの出力を有するAND ゲートと取り替えてもよく、又は保護スイッチを制御するために信号CUR_ONを考慮せず（NOT ゲート401 の出力が回路CMD の出力ノードs1と直接連結、例えば接続されている）場合には省略してもよい。

様々な実施形態及び変形例が述べられている。当業者は、これらの様々な実施形態及び変形例のある特徴を組み合わせてもよいと理解し、他の変形例が当業者に想起される。特に、記載された実施形態は、図４に関連して述べられている回路CMD の特定の実施形態に限定されない。より一般的に、本開示の機能的な表示に基づき、回路CMD 、又は回路DET 、又は回路CUR_DET の他の実装を行うことは当業者の技能の範囲である。

Claims (11)

1. 電流形インバータであって、
   前記電流形インバータの第１の入力ノード(E1)を前記電流形インバータの第１の出力ノード(C) 及び第２の出力ノード(D) に夫々連結する少なくとも第１のパワースイッチ(HSA) 及び第２のパワースイッチ(HSB) を有する第１のスイッチングセル(CELL1) と、
   前記電流形インバータの入力電流源の開回路に対する保護回路と
   を備えており、
   前記保護回路は、前記第１のスイッチングセル(CELL1) のパワースイッチ毎に、
   前記パワースイッチを制御するための設定点信号(CMD_HSA) を与えるためのノードを前記パワースイッチの制御ノードに連結する保護スイッチ(KHA) と、
   前記パワースイッチのオフ状態又はオン状態を検出するための検出回路(DET) と、
   前記第１のスイッチングセル(CELL1) の他の一又は複数のパワースイッチ毎に他のパワースイッチの検出回路(DET) の出力信号(HSB_ON, HSC_ON)を受信して前記保護スイッチ(KHA) を制御するための制御回路(CMD) と
   を有していることを特徴とする電流形インバータ。
2. 前記第１のスイッチングセル(CELL1) のパワースイッチ毎に、前記パワースイッチを保護するための前記保護スイッチ(KHA) の前記制御回路(CMD) は、前記第１のスイッチングセルの他の一又は複数のパワースイッチの少なくとも１つがオン状態にあるとき、前記保護スイッチ(KHA) をオン状態に制御し、前記第１のスイッチングセルの他のパワースイッチがオン状態ではないとき、前記保護スイッチをオフ状態に制御するように構成されていることを特徴とする請求項１に記載の電流形インバータ。
3. 前記第１のスイッチングセル(CELL1) は、前記電流形インバータの第１の入力ノード(E1)を前記電流形インバータの第３の出力ノード(E) に連結する第３のパワースイッチ(HSC) を更に有していることを特徴とする請求項１又は２に記載の電流形インバータ。
4. 前記電流形インバータの第１の出力ノード(C) 及び第２の出力ノード(D) を前記電流形インバータの第２の入力ノード(E2)に夫々連結する少なくとも第１のパワースイッチ(LSA) 及び第２のパワースイッチ(LSB) を有する第２のスイッチングセル(CELL2) を更に備えており、
   前記保護回路は、前記第２のスイッチングセル(CELL2) のパワースイッチ毎に、
   前記パワースイッチの制御信号を与えるためのノードを前記パワースイッチの制御ノードに連結する保護スイッチと、
   前記パワースイッチのオフ状態又はオン状態を検出するための検出回路(DET) と、
   前記第２のスイッチングセルの他の一又は複数のパワースイッチ毎に他のパワースイッチの検出回路(DET) の出力信号を受信して前記保護スイッチを制御するための制御回路(CMD) と
   を有していることを特徴とする請求項１〜３のいずれか１つに記載の電流形インバータ。
5. 前記第２のスイッチングセル(CELL2) のパワースイッチ毎に、前記パワースイッチを保護するための前記保護スイッチの前記制御回路(CMD) は、前記第２のスイッチングセルの他の一又は複数のパワースイッチの少なくとも１つがオン状態にあるとき、前記保護スイッチをオン状態に制御し、前記第２のスイッチングセル(CELL2) の他のパワースイッチがオン状態ではないとき、前記保護スイッチをオフ状態に制御するように構成されていることを特徴とする請求項４に記載の電流形インバータ。
6. 前記第２のスイッチングセル(CELL2) は、前記電流形インバータの第３の出力ノード(E) を前記電流形インバータの第２の入力ノード(E2)に連結する第３のパワースイッチを更に有していることを特徴とする請求項４又は５に記載の電流形インバータ。
7. 前記電流形インバータ内の入力電流の存在を検出するための回路(CUR_DET) を更に備えており、
   各制御回路(CMD) は、入力電流の存在を検出するための回路(CUR_DET) の出力信号(CUR_ON)を受信し、入力電流が前記電流形インバータ内に検出されるときのみ、前記制御回路が関連付けられている前記保護スイッチをオフ状態に制御するように構成されていることを特徴とする請求項１〜６のいずれか１つに記載の電流形インバータ。
8. 前記保護回路は、前記パワースイッチ毎に抵抗器(R) を更に有しており、
   前記抵抗器(R) は、前記パワースイッチを制御するための設定点信号(CMD_HSA) を与えるための前記ノードと反対側の前記保護スイッチの伝導ノードに接続された第１の端部と、前記パワースイッチのオン状態で制御電圧を印加するためのノード(VON) に接続された第２の端部とを有していることを特徴とする請求項１〜７のいずれか１つに記載の電流形インバータ。
9. 前記パワースイッチ毎に駆動回路又は閉制御回路(DRV) を更に備えており、
   前記駆動回路又は閉制御回路(DRV) は、前記パワースイッチを制御するための設定点信号(CMD_HSA) を与えるための前記ノードと反対側の前記保護スイッチの伝導ノードに接続された入力ノード(e1)と、前記パワースイッチの制御ノードに接続された出力ノード(s1)とを有していることを特徴とする請求項１〜８のいずれか１つに記載の電流形インバータ。
10. 前記パワースイッチの全てに共通し、前記パワースイッチを制御するための設定点信号を与える制御回路又は遠隔制御回路(CTRL)を更に備えていることを特徴とする請求項９に記載の電流形インバータ。
11. 前記パワースイッチ毎に、前記パワースイッチのオフ状態又はオン状態を検出するための検出回路(DET) は、前記パワースイッチの制御ノードと前記パワースイッチの伝導ノードとの間の差動電圧を測定する回路を有していることを特徴とする請求項１〜１０のいずれか１つに記載の電流形インバータ。

Images