JP2021060639A - 入出力制御システム - Google Patents

入出力制御システム Download PDF

Info

Publication number
JP2021060639A
JP2021060639A JP2019182577A JP2019182577A JP2021060639A JP 2021060639 A JP2021060639 A JP 2021060639A JP 2019182577 A JP2019182577 A JP 2019182577A JP 2019182577 A JP2019182577 A JP 2019182577A JP 2021060639 A JP2021060639 A JP 2021060639A
Authority
JP
Japan
Prior art keywords
pio
input
control system
input data
master card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019182577A
Other languages
English (en)
Inventor
寿郎 木本
Toshiro Kimoto
寿郎 木本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019182577A priority Critical patent/JP2021060639A/ja
Publication of JP2021060639A publication Critical patent/JP2021060639A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Safety Devices In Control Systems (AREA)
  • Programmable Controllers (AREA)

Abstract

【課題】アプリで正常な入力データを取り込むことができるようにして、プラントの適切な運転をすることができる入出力制御システムを提供する。【解決手段】第1PIO113は電圧に対応する入力データをマスタカード103に送信するとともに、マスタカード103は入力データを第2PIO114に送信することにより第2PIO114は入力データを保持し、第1PIO113から第2PIO114に入力データの取得の切り替えを行う場合、第2PIO114は切り替え時から設定時間経過していなければ、第2PIO114が保持している第1PIO113の入力データをマスタカード103に送信し、設定時間経過していれば第2PIO114が取得した入力データをマスタカード103に送信する。【選択図】図1

Description

本願は、入出力制御システムに関するものである。
従来の入出力制御システムにおいては、I/O(INPUT OUTPUT 入出力)制御装置を常用系I/O制御装置と待機系I/O制御装置からなる2重化した入出力制御装置で構成し、待機系I/O制御装置は、常用系I/O制御装置の監視を行うと共に、常用系I/O制御装置に設定された設定データをバックアップし、常用系I/O制御装置に障害が発生したとき、常用系I/O制御装置と待機系I/O制御装置を切り替えるものがあった(特許文献1参照)。
特開2013−149114号公報
2重化されたプロセス入出力装置(以下PIO(PROCESS INPUT OUTPUT)と略す)に微小電圧Aiが入力される場合、制御系のPIO側に微小電圧Aiが入力されている時に待機系のPIOにも微小電圧Aiが入力された場合、検知精度が悪くなるため、待機系PIO側を切り離しておく必要がある。そのため、制御系PIOにおいて障害が発生して制御系PIOと待機系PIOの切り替えを行った場合、新しく制御系となるPIOでは十分に入力データを読み込めない期間が発生するため、入力値が定まるまで一定時間を待つ必要がある。
しかし従来からある2重化されたプロセス入出力装置に微小電圧Aiが入力される場合、制御系PIOと待機系PIOの切り替えが発生した時、すぐに新しく制御系となったPIO(待機系であったPIO)の入力データをアプリケーション(以下アプリと略す)に通知していたため、入力値が定まっていない値がアプリに通知されてしまっていた。即ち制御系PIOと待機系PIOの切り替えが発生した直後、新しく制御系となるPIOがアプリに入力データを送信した場合には、不定値がアプリで読まれるという問題があった。
本願は上記のような課題を解決するための技術を開示するものであり、2重化されたプロセス入出力装置に微小電圧Aiが入力される場合、入出力制御システムが正常な入力データを取り込むことができるようにすることにより、プラントを適切に運転することができる入出力制御システムを提供することを目的としている。
本願に開示される入出力制御システムは、
フィールドネットワークを制御するマスタカードと、
前記フィールドネットワークに接続されるとともに電圧が入力される入力回路をそれぞれ有する第1PIO及び第2PIOを備えたものであって、
前記第1PIOに前記電圧が入力されると共に前記第2PIOには前記電圧が入力されず前記第2PIOは待機している場合、
前記第1PIOは前記電圧に対応する入力データを前記マスタカードに送信するとともに、前記マスタカードは前記入力データを前記第2PIOに送信することにより前記第2PIOは前記入力データを保持し、
前記第1PIOから前記第2PIOに入力データの取得の切り替えを行う場合、前記第2PIOは切り替え時から設定時間経過していなければ、前記第2PIOが保持している前記第1PIOの前記入力データを前記マスタカードに送信し、前記設定時間経過していれば前記第2PIOが取得した入力データを前記マスタカードに送信するものである。
又本願に開示される別の入出力制御システムは、
第1PIOから第2PIOに入力データの取得の切り替えを行う場合、保持された前記入力データと前記第2PIOが取得した入力データの差が設定値より大きければ前記第2PIOは再度保持された前記入力データを前記マスタカードに送信し、前記差が前記設定値以下であれば前記第2PIOが取得した入力データを前記マスタカードに送信するものである。
又本願に開示される別の入出力制御システムは、
第1PIO及び第2PIOの間で電圧に対応する入力データを互いに送受信することができる送受信部を設け、
前記第1PIOは前記入力データを前記マスタカードに送信する際に、前記送受信部に前記入力データを送信し、
前記第1PIOから前記第2PIOに入力データの取得の切り替えを行う場合、切り替え時から設定時間経過していなければ前記第2PIOが前記送受信部から入手した前記入力データを前記第2PIOが前記マスタカードに送信し、前記設定時間経過していれば前記第2PIOが取得した入力データを前記マスタカードに送信するものである。
本願に開示される入出力制御システムによれば、2重化されたプロセス入出力装置に微小電圧が入力される場合、正常な入力データを取り込むことができ、プラントを適切に運転することができる。
実施の形態1による入出力制御システムを示す概念図である。 実施の形態1による入出力制御システムにおけるデータの流れを示す模式図である。 PIOに入力された入力データの経時変化を示すグラフである。 実施の形態1による入出力制御システムにおいて、待機系PIOが制御系に切り替わる時の処理を示すフローチャートである。 入出力制御システムにおける入力値の経時変化を示すチャートである。 実施の形態1による入出力制御システムにおける入力値の経時変化を示すチャートである。 実施の形態2による入出力制御システムを示す概念図である。 実施の形態2による入出力制御システムにおけるデータの流れを示す模式図である。 実施の形態2による入出力制御システムにおいて、待機系PIOが制御系に切り替わる時の処理を示すフローチャートである。 実施の形態3による入出力制御システムを示す概念図である。 実施の形態3による入出力制御システムにおけるデータの流れを示す模式図である。 実施の形態4による入出力制御システムを示す概念図である。 実施の形態4による入出力制御システムにおけるデータの流れを示す模式図である。 実施の形態4による入出力制御システムにおいて、待機系PIOが制御系に切り替わる時の処理を示すフローチャートである。 実施の形態5による入出力制御システムを示す概念図である。 実施の形態5による入出力制御システムにおけるデータの流れを示す模式図である。 実施の形態5による入出力制御システムにおいて、待機系PIOが制御系に切り替わる時の処理を示すフローチャートである。
実施の形態1.
本願は、2重化されたプロセス入出力装置に微小電圧Aiが入力される場合、制御系PIOと待機系PIOの切り替えが発生した時に正しい入力データをアプリに通知することを特徴とするものである。制御系PIOと待機系PIOとの間で切り替えが必要となる場合としては、制御系PIOが壊れた場合が該当する。制御系PIOが重故障となり、この場合制御系PIOに入力できなくなるため、制御系PIOと待機系PIOの切り替えを行う。
以下、実施の形態1について図に基づいて説明する。図1は実施の形態1による入出力制御システムを示す概念図、図2はデータの流れを示す模式図である。
図1において、入出力制御システムは制御装置101と、制御装置101を制御するCPU(CENTRAL PROCESSING UNIT)カード102と、フィールドネットワークを制御するマスタカード103とを備える。更に入出力制御システムはフィールドネットワークを構成するケーブル110、フィールドネットワークに接続される機器(PIO113、114)の電源111、PIOを接続するための中継ユニット112を有している。又入出力制御システムは、微小電圧Aiが入力される2重化されたPIO113、114を有している。
尚図1において、現在においてPIO113が制御系PIO(第1PIO)であり、PIO114が待機系PIO(第2PIO)であるとし、PIO113からPIO114に切り替えを行う場合について説明する。PIO113、114は初期化時にマスタカード103から設定値115を取得する。ここで設定値115とは時間であり(設定時間)、単位はmsである。
図2に示すように、PIO113、114は入力回路120、121を有している。入力回路120、121には熱電対で発生した微小電圧Aiが入力されている。ここで熱電対はプラントに設置されている機器の温度を測定している。そしてプラントにより測定された温度の用途は異なり、例えば、石油精製及び石油化学プラントでは、石油の温度が上がった場合の不具合が発生することを防止するため、常時温度を測定している。
微小電圧Aiが制御系PIO113に入力されている時に、待機系PIO114に微小電圧Aiが入力されると正確に計測できない。そこで待機系PIO114の入力回路121はOPENにして入力不可にしている。微小電圧Aiが入力される場合、図1のPIO113、114の2つに同時に入力電流を流すと、正確に計測できなくなる。従ってこの場合制御系PIO113に対してのみ入力を行う。
このように2重化されたプロセス入出力装置に微小電圧Aiが入力される場合、入力電圧が低いために制御系PIOと待機系PIOに対して同時に入力ができない。即ち微小電圧Aiが入力される場合、入力電圧は小さく、この時入力電流も小さくなる。この場合、PIO113、114の2つに同時に入力電流を流すと、正確に計測できなくなる。
又微小電圧Aiが入力されている場合では、この微小電圧Aiに対応する入力データを読み込むのに数10msの時間がかかる。即ち図3に示すように、入力系のPIOにおける入力データがその本来の値(0.1V)になるまで数10msかかる。これはハードウェアの特性によるものである。
制御系PIO113は入力データをケーブル110を介してマスタカード103に通知する。マスタカード103は制御系PIO113の入力データを待機系PIO114に出力する処理を実施する。入力データはCPUカード102に搭載のアプリ150に通知される。そして待機系PIO114は制御系PIO113に入力されたデータを保持する。
図4は実施の形態1による入出力制御システムにおいて、待機系PIO114が制御系に切り替わる時の処理を示すフローチャートである。ステップS201では、旧制御系(PIO113)の入力データをマスタカード103に送信している。ステップS202では制御系PIOと待機系PIOの切り替えから設定値(設定時間)115の時間経過したかを判断している。図3に示したように、例えば、制御系PIOと待機系PIOの切り替え時から数10ms経過していない間は新制御系PIO(PIO114)における入力データが安定しない。そのため数10ms単位のパラメータを設定値115として設定し、その時間が経過するまでは制御系PIO114は旧制御系(PIO113)の入力データをマスタカード103を介してアプリ150に送信する。経過していなければ、再度旧制御系PIOの入力データをマスタカード103に送信する。経過していれば新制御系PIO(PIO114)は、自身に入力された入力データをマスタカード103に送信する(ステップS203)。
本実施形態では、制御系PIO113の入力データをマスタカード103に通知し、マスタカード103がそのデータを待機系PIO114に出力する。待機系PIO114は制御系PIO113の入力データを取り込むことができ、入力データを保持することができる。これにより、制御系PIOと待機系PIOの切り替えが発生した時、設定値115の時間が経過するまで、旧待機系PIO114は保持していた旧制御系PIO113の入力データをマスタカード103を介してアプリ150に送信することができ、アプリ150は入力データをホールドすることができる。
図5は本方式によらない入出力制御システムにおける入力値の経時変化を示すチャート、図6は本方式による入出力制御システムにおける入力値の経時変化を示すチャートである。図5において、期間132では制御系PIO113の入力データの入力値がアプリに入力されており、正しい入力値が入力されている。時点131において制御系PIOと待機系PIOの切り替えが発生し、期間133ではPIO114の入力値がアプリに入力されている。しかし、制御系PIOと待機系PIOの切り替えが発生(時点131)直後では、PIO114の入力値は安定しておらず、期間133では、アプリでPIO114の断線した時に入力される値(PIO114の入力回路121がOPENにされているときと同等の値)が入力されるという問題がある。
一方本方式においては図6に示すように、上記問題点を解消しており、制御系PIOと待機系PIOの切り替え発生時131以降、期間134(設定値115の時間)ではPIO114は自身が保持しているPIO113の入力値をアプリに通知する処理を実施している。これによりアプリ150は正しい入力値を読むことができる。
尚制御系PIOと待機系PIOの切り替えが発生した後、旧制御系PIO(PIO113)においては、微小電圧Aiは入力されていない。図2において、入力回路121をOPEN及びCLOSEにするためのスイッチ1211、1212が描かれているが、入力回路120にも、図示されていないが、OPEN及びCLOSEにするためのスイッチは存在している。
又上記においては2重化されたプロセス入出力装置(PIO)について説明したが、プロセス入出力装置が3つ以上存在しても良い。
実施の形態2.
以下、実施の形態2について図に基づいて説明する。図7は実施の形態2による入出力制御システムを示す概念図、図8はデータの流れを示す模式図である。
図7において、入出力制御システムは制御装置101と、制御装置101を制御するCPUカード102と、フィールドネットワークを制御するマスタカード103から構成されている。更に入出力制御システムはフィールドネットワークを構成するケーブル110、フィールドネットワークに接続される機器(PIO)の電源111、PIOを接続するための中継ユニット112を有している。又入出力制御システムは、微小電圧Aiが入力される2重化されたPIO113、114を有している。PIO113、114は初期化時にマスタカード103から設定値301を取得する。
実施の形態1に示した入出力制御システムと同様に、PIO113、114は入力回路120、121を有している。入力回路120、121には熱電対で発生した微小電圧Aiが入力されている。微小電圧Aiが入力している場合では、制御系PIO113に入力されている時、待機系PIOに入力されると入力誤差が生じるため、入力回路121はOPENにして入力不可にしている。制御系PIO113は入力データをマスタカード103に通知する。又マスタカード103は制御系PIO113の入力データを待機系PIO114に出力する処理を実施する。入力データはCPUカード102に搭載のアプリ150に通知される。そして待機系PIO114は制御系PIO113に入力されたデータを保持する。
図9は実施の形態2による入出力制御システムにおいて、待機系PIO114が制御系に切り替わる時の処理を示すフローチャートである。ステップS401では、旧制御系(PIO113)の入力データをマスタカード103に送信している。ステップS402では制御系が切り替わった後PIO114が保持しているPIO113の入力データと、新しく制御系となったPIO114が取得した入力データとの差を求めている。そしてステップS403で差が設定値301以下かどうか判断している。差が設定値301より大きければPIO114は再度PIO114が保持している旧制御系(PIO113)の入力データをマスタカード103を介してアプリ150に送信し、設定値301以下であれば新制御系(PIO114)自身が新たに取得した入力データをマスタカード103に送信する(ステップS404)。
待機系PIO114では入力は行われておらず、制御系PIOと待機系PIOの切り替えが発生した時に入力データを取り込み始める。そのため、入力値が安定するまで、数十msの時間がかかり、その間は旧制御系(PIO113)の入力データを用いてマスタカード103が処理できるようにする。入力データが安定した後は、PIO114(新制御系)の入力データを用いて処理を実施する。そのため、設定値301を基準にして判断処理を実施する。
本実施形態では、制御系PIO113の入力データをマスタカード103に通知し、マスタカード103がそのデータを待機系PIO114に出力する。待機系PIO114は制御系PIO113の入力データを取り込むことができ、入力データを保持することができる。
また、制御系PIOと待機系PIOの切り替えが発生した時、保持されている旧制御系PIO(PIO113)の入力データと新制御系PIO(PIO114)の入力データの差を比較することにより、新制御系PIOが入力データを正常に取り込めたかどうかを判断できる。従って実施の形態1に示したように、設定値115の時間が経過するまで待つ処理を実施しなくていいことを特徴としている。
実際、入力機器により、新制御系PIOで入力データを読み込める時間が変わってくる場合があり、このような場合実施の形態2の方が実施の形態1よりも有効となる。
実施の形態3.
以下、実施の形態3について図に基づいて説明する。図10は実施の形態3による入出力制御システムを示す概念図、図11はデータの流れを示す模式図である。図において、入出力制御システムは制御装置101と、制御装置101を制御するCPUカード102と、フィールドネットワークを制御するマスタカード103から構成されている。更に入出力制御システムはフィールドネットワークを構成するケーブル110、フィールドネットワークに接続される機器(PIO)の電源111、PIOを接続するための中継ユニット112を有している。又入出力制御システムは、微小電圧Aiが入力される2重化されたPIO113、114を有している。PIO113、114は初期化時にマスタカード103から設定値115を取得する。ここで設定値115とは時間(設定時間)であり、単位はmsである。
実施の形態1に示した入出力制御システムと同様に、PIO113、114は入力回路120、121を有している。入力回路120、121には熱電対で発生した微小電圧Aiが入力されている。微小電圧Aiが入力している場合では、制御系PIO113に入力されている時に、待機系PIO114に入力されると入力誤差が生じるため、入力回路121はOPENにして入力不可にしている。マスタカード103は、PIOからの入力データをアプリ150に通知している。
制御系PIO113は入力データをマスタカード103に通知する。マスタカード103は制御系PIO113の入力データをアプリ150に通知し、アプリ150は待機系PIO114にその入力データを出力するために、マスタカード103に通知し、マスタカード103は待機系PIO114に出力する処理を実施する。待機系PIO114は制御系PIO113の入力データを保持する。
制御系PIOと待機系PIOの切り替え処理は、実施の形態1の場合と同様であり、図4に示したフローチャートに基づいて処理を実施する。即ちステップS201では、旧制御系(PIO113)の入力データをマスタカード103に送信している。ステップS202では制御系PIOと待機系PIOの切り替えから設定値115の時間経過したかを判断している。例えば、制御系PIOと待機系PIOの切り替え時から数10ms経過していない間は新制御系PIO(PIO114)における入力データが安定しない。そのため数10ms単位のパラメータを設定値115として設定し、その時間が経過するまでは旧制御系(PIO113)の入力データを使うようにする。経過していなければ、再度旧制御系PIOの入力データをマスタカード103に送信する。経過していれば新制御系PIO(PIO114)の入力データをマスタカード103に送信する(ステップS203)。
本実施形態では、制御系PIO113の入力データをマスタカード103に通知し、マスタカード103はアプリ150に入力データを通知する。アプリ150はその入力データを待機系PIO114に出力するためにマスタカード103に通知し、マスタカード103が待機系PIO114に出力することにより、待機PIO114は制御系PIO113の入力データを取り込めることを特徴としている。
実施の形態1、2では、マスタカード103が入力データを折り返し、出力していたため、マスタカード103を変更しなければならなかった。複数のシステムがある場合、システムの違いはアプリ150で吸収するのが望ましく、本実施形態ではアプリ150で入力データの折り返しを実施しており、実施の形態1、2より汎用性があることを特徴としている。
尚図10、11では実施の形態1の構成にアプリを適用した場合について説明したが、実施の形態2の入出力制御システムに本実施形態を適用しても良い。
実施の形態4.
以下、実施の形態4について図に基づいて説明する。図12は実施の形態4による入出力制御システムを示す概念図、図13はデータの流れを示す模式図である。
図において、入出力制御システムは制御装置101と、制御装置101を制御するCPUカード102と、フィールドネットワークを制御するマスタカード103から構成されている。更に入出力制御システムはフィールドネットワークを構成するケーブル110、フィールドネットワークに接続される機器(PIO)の電源111、PIOを接続するための中継ユニット112を有している。又入出力制御システムは、微小電圧Aiが入力される2重化されたPIO113、114を有している。
又共有メモリ130が設けられており、共有メモリ130はPIO113とPIO114の間で読み込み、及び書き込みができるようになっている。即ち共有メモリ130はPIO113とPIO114との間で入力データを互いに送受信することができる送受信部を構成している。PIO113、114は初期化時にマスタカード103から設定値115を取得する。ここで設定値115とは時間であり、単位はmsである。
実施の形態1に示した入出力制御システムと同様に、PIO113、114は入力回路120、121を有している。入力回路120、121には熱電対で発生した微小電圧Aiが入力されている。微小電圧Aiが入力している場合では、制御系PIO113に入力されている時に、待機系PIOに入力されると入力誤差が生じるため、入力回路121はOPENにして入力不可にしている。
制御系PIO113は入力データをマスタカード103に通知し、マスタカード103はCPUカード102に搭載のアプリ150に入力データを通知する。制御系PIO113は入力データをマスタカード103に通知する際に、共有メモリ130に入力データの書き込みを実施する。また待機系PIO114は共有メモリ130から入力データを読み込み、その入力データを保存する。このようにして共有メモリ130を介して、待機系PIOは制御系PIOの入力データを読み込むことが可能となる。
図14は実施の形態4による入出力制御システムにおいて、待機系PIO114が制御系に切り替わる時の処理を示すフローチャートである。ステップS701では、待機系PIO114が共有メモリ130から入手した入力データをマスタカード103に送信している。ステップS702では、制御系PIOと待機系PIOの切り替えから設定値115の時間経過したかを判断している。経過していなければステップS701の処理に戻り、経過していればステップS703で待機系PIO114が取得した入力データをマスタカード103に送信する。
本実施形態では、制御系PIOと待機系PIOが相互に読み書きできる共有メモリ130を設け、この共有メモリ130において制御系PIOの入力データを待機系PIOが読むことができるようにしている。このようにデータの共有ができることを特徴としている。実施の形態1〜3においてはマスタカード103又はアプリ150を変更する必要があったが、この共有メモリ130を設けることにより、マスタカード103とアプリ150を変更する必要がなくなる。
尚上記においては、設定時間が経過したか否かに基づいて判断しているが、実施の形態2に示すように旧制御系と新制御系の入力データの差に基づいて判断するようにしても良い。
実施の形態5.
以下、実施の形態5について図に基づいて説明する。図15は実施の形態5による入出力制御システムを示す概念図、図16はデータの流れを示す模式図である。
図において、入出力制御システムは制御装置101と、制御装置101を制御するCPUカード102と、フィールドネットワークを制御するマスタカード103から構成されている。更に入出力制御システムはフィールドネットワークを構成するケーブル110、フィールドネットワークに接続される機器(PIO)の電源111、PIOを接続するための中継ユニット112を有している。又入出力制御システムは、微小電圧Aiが入力される2重化されたPIO113、114を有している。PIO113、114は初期化時にマスタカード103から設定値115を取得する。
PIO113とPIO114はRS232(RECOMMENDED STANDARD 232)C通信(シリアルポートのインターフェース規格)180によりデータのやり取りを実施できるようにしている。即ちRS232C通信180はPIO113とPIO114との間で入力データを互いに送受信することができる送受信部を構成している。
実施の形態1に示した入出力制御システムと同様に、PIO113、114は入力回路120、121を有している。入力回路120、121には熱電対で発生した微小電圧Aiが入力されている。微小電圧Aiが入力している場合では、制御系PIO113に入力されている時に、待機系PIOに入力されると入力誤差が生じるため、入力回路121はOPENにして入力不可にしている。
制御系PIO113は入力データをマスタカード103に通知し、マスタカード103はCPUカード102に搭載のアプリ150に通知する。制御系PIO113は入力データをマスタカード103に通知する際に、RS232C通信180経由で入力データを待機系PIO114に通知する。待機系PIO114はRS232C通信180経由で制御系PIO113の入力データを取り込み、入力データを保存する。
図17は実施の形態5による入出力制御システムにおいて、待機系PIO114が制御系に切り替わる時の処理を示すフローチャートである。ステップS901では、旧待機系PIO114がRS232C通信180経由で入手した旧制御系PIO113の入力データをマスタカード103に送信している。ステップS902で制御系PIOと待機系PIOの切り替えから設定値115の時間経過したかを判断している。経過していなければステップS901の処理に戻り、経過していればステップS903に移りPIO114が取得した入力データをマスタカード103に送信する。
本実施形態では、制御系PIOと待機系PIOをRS232C通信180で接続し、相互に送受信することにより入力データを受信できるようにしている。このように簡単な構造を有するRS232C通信180で構成することができ、マスタカード及びアプリを変更することなく実施できることを特徴としている。
尚上記においては、設定時間が経過したか否かに基づいて判断しているが、実施の形態2に示すように旧制御系と新制御系の入力データの差に基づいて判断するようにしても良い。
その他上記した構成部品の数、寸法及び材料等について適宜変更することができる。
更に本願は、様々な例示的な実施の形態及び実施例が記載されているが、1つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
103 マスタカード、113 第1PIO、114 第2PIO、
120,121 入力回路、130 共有メモリ、150 アプリ、
180 RS232C、301 設定値。

Claims (6)

  1. フィールドネットワークを制御するマスタカードと、
    前記フィールドネットワークに接続されるとともに電圧が入力される入力回路をそれぞれ有する第1PIO及び第2PIOを備えた入出力制御システムにおいて、
    前記第1PIOに前記電圧が入力されると共に前記第2PIOには前記電圧が入力されず前記第2PIOは待機している場合、
    前記第1PIOは前記電圧に対応する入力データを前記マスタカードに送信するとともに、前記マスタカードは前記入力データを前記第2PIOに送信することにより前記第2PIOは前記入力データを保持し、
    前記第1PIOから前記第2PIOに入力データの取得の切り替えを行う場合、前記第2PIOは切り替え時から設定時間経過していなければ、前記第2PIOが保持している前記第1PIOの前記入力データを前記マスタカードに送信し、前記設定時間経過していれば前記第2PIOが取得した入力データを前記マスタカードに送信する入出力制御システム。
  2. フィールドネットワークを制御するマスタカードと、
    前記フィールドネットワークに接続されるとともに電圧が入力される入力回路をそれぞれ有する第1PIO及び第2PIOを備えた入出力制御システムにおいて、
    前記第1PIOに前記電圧が入力されると共に前記第2PIOには前記電圧が入力されず前記第2PIOは待機している場合、
    前記第1PIOは前記電圧に対応する入力データを前記マスタカードに送信するとともに、前記マスタカードは前記入力データを前記第2PIOに送信することにより前記第2PIOは前記入力データを保持し、
    前記第1PIOから前記第2PIOに入力データの取得の切り替えを行う場合、保持された前記入力データと前記第2PIOが取得した入力データの差が設定値より大きければ前記第2PIOは再度保持された前記入力データを前記マスタカードに送信し、前記差が前記設定値以下であれば前記第2PIOが取得した入力データを前記マスタカードに送信する入出力制御システム。
  3. 前記入力データを前記マスタカードから取得するアプリを設け、
    前記第1PIOは前記入力データを前記マスタカードに送信するとともに、前記マスタカードは前記入力データを前記アプリに送信し、
    前記アプリは前記入力データを前記マスタカードに送信し、前記マスタカードは前記第2PIOに前記入力データを送信することにより、前記第2PIOは前記入力データを保持する請求項1又は請求項2に記載の入出力制御システム。
  4. フィールドネットワークを制御するマスタカードと、
    前記フィールドネットワークに接続されるとともに電圧が入力される入力回路をそれぞれ有する第1PIO及び第2PIOを備えた入出力制御システムにおいて、
    前記第1PIOに前記電圧が入力されると共に前記第2PIOには前記電圧が入力されず前記第2PIOは待機している場合、
    前記第1PIO及び前記第2PIOの間で前記電圧に対応する入力データを互いに送受信することができる送受信部を設け、
    前記第1PIOは前記入力データを前記マスタカードに送信する際に、前記送受信部に前記入力データを送信し、
    前記第1PIOから前記第2PIOに入力データの取得の切り替えを行う場合、切り替え時から設定時間経過していなければ前記第2PIOが前記送受信部から入手した前記入力データを前記第2PIOが前記マスタカードに送信し、前記設定時間経過していれば前記第2PIOが取得した入力データを前記マスタカードに送信する入出力制御システム。
  5. 前記送受信部は前記第1PIO及び前記第2PIOの間で読み込み、及び書き込みができる共有メモリである請求項4に記載の入出力制御システム。
  6. 前記送受信部は前記第1PIO及び前記第2PIOの間でデータのやり取りを実施できるRS232Cである請求項4に記載の入出力制御システム。
JP2019182577A 2019-10-03 2019-10-03 入出力制御システム Pending JP2021060639A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019182577A JP2021060639A (ja) 2019-10-03 2019-10-03 入出力制御システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019182577A JP2021060639A (ja) 2019-10-03 2019-10-03 入出力制御システム

Publications (1)

Publication Number Publication Date
JP2021060639A true JP2021060639A (ja) 2021-04-15

Family

ID=75380071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019182577A Pending JP2021060639A (ja) 2019-10-03 2019-10-03 入出力制御システム

Country Status (1)

Country Link
JP (1) JP2021060639A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03244002A (ja) * 1990-02-22 1991-10-30 Toshiba Corp ディジタルコントローラ
JPH11143790A (ja) * 1997-11-11 1999-05-28 Toshiba Corp 制御信号入出力装置
JP2009294961A (ja) * 2008-06-06 2009-12-17 Yokogawa Electric Corp 多重化入出力モジュール
JP2012164196A (ja) * 2011-02-08 2012-08-30 Yokogawa Electric Corp 電圧入力モジュール
JP2013149114A (ja) * 2012-01-20 2013-08-01 Mitsubishi Electric Corp 入出力制御システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03244002A (ja) * 1990-02-22 1991-10-30 Toshiba Corp ディジタルコントローラ
JPH11143790A (ja) * 1997-11-11 1999-05-28 Toshiba Corp 制御信号入出力装置
JP2009294961A (ja) * 2008-06-06 2009-12-17 Yokogawa Electric Corp 多重化入出力モジュール
JP2012164196A (ja) * 2011-02-08 2012-08-30 Yokogawa Electric Corp 電圧入力モジュール
JP2013149114A (ja) * 2012-01-20 2013-08-01 Mitsubishi Electric Corp 入出力制御システム

Similar Documents

Publication Publication Date Title
CN107070731B (zh) 一种主从仲裁方法及系统
CN107807630B (zh) 一种主备设备的切换控制方法、其切换控制系统及装置
US10216669B2 (en) Bus bridge for translating requests between a module bus and an axi bus
US8364919B2 (en) Remote copy system and method
CN102340517B (zh) 一种具有多主机板的服务器系统
TW201423413A (zh) 匯流排訊號監測裝置及方法
KR20100133010A (ko) 통신 시스템, 시험 장치, 통신 장치, 통신 방법 및 시험 방법
US20160373562A1 (en) Rtu serial communication mechanism
CN105703935A (zh) 具自动切换共享网络功能的服务器系统
JP2021060639A (ja) 入出力制御システム
CN100586101C (zh) 在作为目的地的第二层交换机之间切换
CN112491672B (zh) 一种pcie通信系统、通信配置参数备份方法及pcie交换机
CN115729164B (zh) 一种工业通信系统管理方法、装置及工业通信系统
JP2008176477A (ja) 計算機システム
CN107577202B (zh) 自动化系统和用于运行的方法
JP2019121338A (ja) 機器ラック及び機器ラックからの状態報告を保証する方法
JP2015053555A (ja) データ転送装置、およびデータ転送方法
JP2015018408A (ja) 入出力制御回路及び入出力制御回路における同期制御方法
CN204390224U (zh) 一种基于fpga的容错主从同步串行通讯系统
US9037909B2 (en) Test apparatus
CN112947287A (zh) 一种控制方法、控制器及电子设备
JP2010136038A (ja) 伝送装置及び冗長構成部の系切替え方法
JP2007128436A (ja) フィールド通信システム
CN104572537A (zh) 一种基于fpga的容错主从同步串行通讯系统
US7024328B2 (en) Systems and methods for non-intrusive testing of signals between circuits

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230816