JP2021057755A - Method for manufacturing vibration device - Google Patents

Method for manufacturing vibration device Download PDF

Info

Publication number
JP2021057755A
JP2021057755A JP2019179270A JP2019179270A JP2021057755A JP 2021057755 A JP2021057755 A JP 2021057755A JP 2019179270 A JP2019179270 A JP 2019179270A JP 2019179270 A JP2019179270 A JP 2019179270A JP 2021057755 A JP2021057755 A JP 2021057755A
Authority
JP
Japan
Prior art keywords
forming
integrated circuit
manufacturing
forming step
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019179270A
Other languages
Japanese (ja)
Other versions
JP7423963B2 (en
Inventor
浩一 水垣
Koichi Mizugaki
浩一 水垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2019179270A priority Critical patent/JP7423963B2/en
Publication of JP2021057755A publication Critical patent/JP2021057755A/en
Application granted granted Critical
Publication of JP7423963B2 publication Critical patent/JP7423963B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

To provide a method for manufacturing a vibration device that can prevent a reduction in reliability of an integrated circuit due to thermal damage.SOLUTION: A method for manufacturing a vibration device includes: a hole forming step of forming, on a semiconductor substrate having a first surface and a second surface in a front-back relation, a hole that opens in the first surface; an insulating film forming step of forming an insulating film on an inner surface of the hole; a through electrode forming step of charging a conductive material in the hole to form a through electrode; an integrated circuit forming step of, after the through electrode forming step, forming an integrated circuit on the first surface of the semiconductor substrate; a vibration piece arrangement step of arranging a vibration piece on the semiconductor substrate; and a lid joining step of joining a lid that covers the vibration piece to the semiconductor substrate.SELECTED DRAWING: Figure 1

Description

本発明は、振動デバイスの製造方法に関する。 The present invention relates to a method for manufacturing a vibrating device.

特許文献1には、シリコン基板に集積回路を形成する方法として、一主面側に集積回路が形成されたシリコンウエハに貫通孔を形成する工程と、貫通孔の内壁に絶縁層を形成した後、に導電膜を形成して集積回路と電気的に接続される貫通電極を形成する工程と、を含む方法が開示されている。 Patent Document 1 describes, as a method of forming an integrated circuit on a silicon substrate, a step of forming a through hole in a silicon wafer in which an integrated circuit is formed on one main surface side, and after forming an insulating layer on the inner wall of the through hole. A method including a step of forming a conductive film and forming a through electrode electrically connected to an integrated circuit is disclosed.

特開2013−031133号公報Japanese Unexamined Patent Publication No. 2013-031133

しかしながら、特許文献1に記載されているような集積回路を形成した後に貫通電極を形成する方法では、貫通孔内に絶縁層や導電膜を形成する工程で集積回路が熱ダメージを受ける。そのため、集積回路の信頼性が低下するおそれがある。また、集積回路への熱ダメージを低減するために、これらの工程を低い温度で実施しようとすると、絶縁層や貫通電極の形成不良が生じ易くなり、やはり、集積回路の信頼性が悪化するおそれがある。 However, in the method of forming the through electrode after forming the integrated circuit as described in Patent Document 1, the integrated circuit is thermally damaged in the step of forming the insulating layer or the conductive film in the through hole. Therefore, the reliability of the integrated circuit may decrease. Further, if these steps are performed at a low temperature in order to reduce thermal damage to the integrated circuit, poor formation of the insulating layer and through silicon via is likely to occur, and the reliability of the integrated circuit may also deteriorate. There is.

本適用例に係る振動デバイスの製造方法は、表裏関係にある第1面および第2面を有する半導体基板に、前記第1面に開口する孔を形成する孔形成工程と、
前記孔の内面に絶縁膜を形成する絶縁膜形成工程と、
前記孔内に導電性材料を充填して貫通電極を形成する貫通電極形成工程と、
前記貫通電極形成工程の後に、前記半導体基板の前記第1面に集積回路を形成する集積回路形成工程と、
前記半導体基板に振動片を配置する振動片配置工程と、
前記振動片を覆う蓋を前記半導体基板に接合する蓋接合工程と、を含むことを特徴とする。
The method for manufacturing a vibration device according to this application example includes a hole forming step of forming a hole to be opened in the first surface on a semiconductor substrate having a first surface and a second surface which are in a front-to-back relationship.
An insulating film forming step of forming an insulating film on the inner surface of the hole, and
A through electrode forming step of filling the holes with a conductive material to form a through electrode,
After the through silicon via forming step, an integrated circuit forming step of forming an integrated circuit on the first surface of the semiconductor substrate, and an integrated circuit forming step.
The vibrating piece arranging step of arranging the vibrating piece on the semiconductor substrate and
It is characterized by including a lid joining step of joining a lid covering the vibrating piece to the semiconductor substrate.

本適用例に係る振動デバイスの製造方法では、前記孔形成工程では、前記孔を前記第2面に貫通させず、
前記貫通電極形成工程よりも後に、前記半導体基板を前記第2面側から薄肉化して前記孔を前記第2面に貫通させる基板薄肉化工程を含むことが好ましい。
In the method for manufacturing a vibration device according to the present application example, in the hole forming step, the hole is not penetrated through the second surface.
After the through electrode forming step, it is preferable to include a substrate thinning step of thinning the semiconductor substrate from the second surface side and penetrating the holes through the second surface.

本適用例に係る振動デバイスの製造方法では、前記基板薄肉化工程は、前記蓋接合工程よりも後に行われることが好ましい。 In the method for manufacturing a vibration device according to this application example, it is preferable that the substrate thinning step is performed after the lid joining step.

本適用例に係る振動デバイスの製造方法では、前記基板薄肉化工程の後に、前記第2面に前記貫通電極と電気的に接続される端子を形成する端子形成工程を含むことが好ましい。 The method for manufacturing a vibration device according to this application example preferably includes a terminal forming step of forming a terminal electrically connected to the through electrode on the second surface after the substrate thinning step.

本適用例に係る振動デバイスの製造方法では、前記半導体基板は、シリコン基板であり、
前記絶縁膜形成工程では、前記シリコン基板を熱酸化させることにより前記絶縁膜を形成することが好ましい。
In the method for manufacturing a vibration device according to this application example, the semiconductor substrate is a silicon substrate.
In the insulating film forming step, it is preferable to form the insulating film by thermally oxidizing the silicon substrate.

本適用例に係る振動デバイスの製造方法では、前記導電性材料は、導電性ポリシリコンであることが好ましい。 In the method for manufacturing a vibration device according to this application example, the conductive material is preferably polysilicon.

第1実施形態に係る振動デバイスを示す断面図である。It is sectional drawing which shows the vibration device which concerns on 1st Embodiment. 図1の振動デバイスが有する振動片を示す平面図である。It is a top view which shows the vibrating piece which the vibrating device of FIG. 1 has. 図1の振動デバイスの製造工程を示す図である。It is a figure which shows the manufacturing process of the vibration device of FIG. 振動デバイスの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of a vibrating device. 振動デバイスの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of a vibrating device. 振動デバイスの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of a vibrating device. 振動デバイスの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of a vibrating device. 振動デバイスの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of a vibrating device. 振動デバイスの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of a vibrating device. 振動デバイスの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of a vibrating device. 振動デバイスの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of a vibrating device. 振動デバイスの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of a vibrating device. 従来の振動デバイスの構成を示す断面図である。It is sectional drawing which shows the structure of the conventional vibration device. 第2実施形態に係る振動デバイスを示す断面図である。It is sectional drawing which shows the vibration device which concerns on 2nd Embodiment. 図14の振動デバイスの製造工程を示す図である。It is a figure which shows the manufacturing process of the vibration device of FIG. 振動デバイスの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of a vibrating device. 振動デバイスの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of a vibrating device. 振動デバイスの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of a vibrating device. 振動デバイスの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of a vibrating device. 振動デバイスの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of a vibrating device. 振動デバイスの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of a vibrating device. 振動デバイスの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of a vibrating device. 振動デバイスの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of a vibrating device. 振動デバイスの製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of a vibrating device.

以下、本適用例に係る振動デバイスの製造方法を添付図面に示す実施形態に基づいて詳細に説明する。 Hereinafter, the manufacturing method of the vibration device according to this application example will be described in detail based on the embodiment shown in the attached drawings.

<第1実施形態>
図1は、第1実施形態に係る振動デバイスを示す断面図である。図2は、図1の振動デバイスが有する振動片を示す平面図である。図3は、図1の振動デバイスの製造工程を示す図である。図4ないし図12は、それぞれ、振動デバイスの製造方法を説明するための断面図である。図13は、従来の振動デバイスの構成を示す断面図である。なお、説明の便宜上、各図には、互いに直交する3軸をX軸、Y軸およびZ軸として図示している。また、Z軸方向の矢印が向く側を「上」とも言い、反対側を「下」とも言う。また、Z軸方向からの平面視を単に「平面視」とも言う。また、以下の説明では、「上面に形成(配置)」とは、上面に直接形成(配置)する場合の他、上面から所定距離離間した位置に形成(配置)する場合、すなわち、「上面側に形成(配置)」する場合も含む。下面についても同様である。
<First Embodiment>
FIG. 1 is a cross-sectional view showing a vibration device according to the first embodiment. FIG. 2 is a plan view showing a vibrating piece included in the vibrating device of FIG. FIG. 3 is a diagram showing a manufacturing process of the vibration device of FIG. 4 to 12 are cross-sectional views for explaining a method of manufacturing a vibration device, respectively. FIG. 13 is a cross-sectional view showing the configuration of a conventional vibration device. For convenience of explanation, the three axes orthogonal to each other are shown as the X-axis, the Y-axis, and the Z-axis in each figure. Further, the side to which the arrow in the Z-axis direction faces is also referred to as "up", and the opposite side is also referred to as "down". Further, the plan view from the Z-axis direction is also simply referred to as "plan view". Further, in the following description, "formed (arranged) on the upper surface" means not only the case of directly forming (arranging) on the upper surface but also the case of forming (arranging) at a position separated from the upper surface by a predetermined distance, that is, "upper surface side". Including the case of "forming (arranging)". The same applies to the lower surface.

振動デバイス1の製造方法を説明する前に、まず、この製造方法により製造される振動デバイス1の一例について簡単に説明する。図1に示す振動デバイス1は、ベース基板2と、ベース基板2の上面に配置されている振動片3と、振動片3を覆ってベース基板2の上面に接合されているリッド4と、を有する。 Before explaining the manufacturing method of the vibration device 1, first, an example of the vibration device 1 manufactured by this manufacturing method will be briefly described. The vibrating device 1 shown in FIG. 1 includes a base substrate 2, a vibrating piece 3 arranged on the upper surface of the base substrate 2, and a lid 4 covering the vibrating piece 3 and being joined to the upper surface of the base substrate 2. Have.

ベース基板2は、シリコン基板である。ただし、ベース基板2としては、特に限定されず、シリコン以外の半導体基板、例えば、Ge、GaP、GaAs、InP等の半導体基板を用いてもよい。 The base substrate 2 is a silicon substrate. However, the base substrate 2 is not particularly limited, and a semiconductor substrate other than silicon, for example, a semiconductor substrate such as Ge, GaP, GaAs, or InP may be used.

また、ベース基板2は、表裏関係にある第1面としての上面2aおよび第2面としての下面2bを有し、その表面が絶縁膜20で覆われている。また、ベース基板2の上面2aには振動片3と電気的に接続されている集積回路5が形成されている。集積回路5は、素子分離領域T1と、素子分離領域T1に囲まれた活性化領域T2と、を有し、活性化領域T2にトランジスタ等の図示しない能動素子が形成されている。ベース基板2に集積回路5を形成することにより、ベース基板2のスペースを有効活用することができる。特に、上面2aに集積回路5を形成することにより、集積回路5を後述する収納空間S内に配置することができ、集積回路5を外部環境から保護することができる。集積回路5としては、特に限定されず、例えば、振動片3を発振させてクロック信号等の基準信号の周波数を生成する発振回路が挙げられる。 Further, the base substrate 2 has an upper surface 2a as a first surface and a lower surface 2b as a second surface, which are in a front-to-back relationship, and the surface thereof is covered with an insulating film 20. Further, an integrated circuit 5 electrically connected to the vibrating piece 3 is formed on the upper surface 2a of the base substrate 2. The integrated circuit 5 has an element separation region T1 and an activation region T2 surrounded by the element separation region T1, and an active element (not shown) such as a transistor is formed in the activation region T2. By forming the integrated circuit 5 on the base board 2, the space of the base board 2 can be effectively utilized. In particular, by forming the integrated circuit 5 on the upper surface 2a, the integrated circuit 5 can be arranged in the storage space S described later, and the integrated circuit 5 can be protected from the external environment. The integrated circuit 5 is not particularly limited, and examples thereof include an oscillation circuit that oscillates a vibrating piece 3 to generate a frequency of a reference signal such as a clock signal.

また、ベース基板2の上面2aには、絶縁層51、配線層52、絶縁層53、パッシベーション膜54および端子層55が積層された積層体50が設けられ、配線層52に含まれる配線を介して、上面2aに形成された複数の図示しない能動素子が電気的に接続され、集積回路5が構成されている。端子層55は、配線層52と電気的に接続されており、振動片3との電気的な接続をとるための一対の端子551、552を含む。なお、説明の便宜上、積層体50に1つの配線層52が含まれている構成としているが、これに限定されず、複数の配線層52が絶縁層53を介して積層されていてもよい。つまり、絶縁層51とパッシベーション膜54との間に、配線層52と絶縁層53とが交互に複数回積層されていてもよい。 Further, on the upper surface 2a of the base substrate 2, a laminated body 50 in which an insulating layer 51, a wiring layer 52, an insulating layer 53, a passage film 54, and a terminal layer 55 are laminated is provided, and via wiring included in the wiring layer 52. A plurality of active elements (not shown) formed on the upper surface 2a are electrically connected to form an integrated circuit 5. The terminal layer 55 is electrically connected to the wiring layer 52, and includes a pair of terminals 551 and 552 for electrically connecting to the vibrating piece 3. For convenience of explanation, the laminated body 50 includes one wiring layer 52, but the present invention is not limited to this, and a plurality of wiring layers 52 may be laminated via the insulating layer 53. That is, the wiring layer 52 and the insulating layer 53 may be alternately laminated a plurality of times between the insulating layer 51 and the passivation film 54.

また、ベース基板2の下面2bには複数の端子56が設けられている。また、これら端子56は、それぞれ、ベース基板2を厚さ方向に貫通する貫通電極57を介して集積回路5と電気的に接続されている。このような端子56は、回路基板等の外部の電子機器と電気的な接続を図るための外部接続端子として機能する。複数の端子56には、例えば、電源に繋がる端子、グランドに繋がる端子、集積回路5からの発振信号が出力される端子が含まれている。ただし、端子56の数や用途としては、特に限定されず、集積回路5の構成に応じて適宜設定することができる。なお、各図では、一部の端子56の図示を省略している。 Further, a plurality of terminals 56 are provided on the lower surface 2b of the base substrate 2. Further, each of these terminals 56 is electrically connected to the integrated circuit 5 via a through electrode 57 that penetrates the base substrate 2 in the thickness direction. Such a terminal 56 functions as an external connection terminal for electrically connecting to an external electronic device such as a circuit board. The plurality of terminals 56 include, for example, a terminal connected to a power supply, a terminal connected to the ground, and a terminal to which an oscillation signal from the integrated circuit 5 is output. However, the number and use of the terminals 56 are not particularly limited, and can be appropriately set according to the configuration of the integrated circuit 5. In each figure, some terminals 56 are not shown.

リッド4は、ベース基板2と同様、シリコン基板である。これにより、ベース基板2とリッド4との線膨張係数が等しくなり、熱膨張に起因する熱応力の発生が抑えられ、優れた振動特性を有する振動デバイス1となる。また、振動デバイス1を半導体プロセスによって形成することができるため、振動デバイス1を精度よく製造することができると共に、その小型化を図ることができる。ただし、リッド4としては、特に限定されず、シリコン以外の半導体基板、例えば、Ge、GaP、GaAs、InP等の半導体基板を用いてもよい。 The lid 4 is a silicon substrate like the base substrate 2. As a result, the linear expansion coefficients of the base substrate 2 and the lid 4 become equal, the generation of thermal stress due to thermal expansion is suppressed, and the vibration device 1 has excellent vibration characteristics. Further, since the vibrating device 1 can be formed by a semiconductor process, the vibrating device 1 can be manufactured with high accuracy and can be miniaturized. However, the lid 4 is not particularly limited, and a semiconductor substrate other than silicon, for example, a semiconductor substrate such as Ge, GaP, GaAs, or InP may be used.

リッド4は、その下面に開口し、内部に振動片3を収納している有底の凹部41を有する。そして、リッド4は、その下面において接合部材6を介してベース基板2の上面2aに接合されている。これにより、リッド4とベース基板2との間に振動片3を収納する収納空間Sが形成される。収納空間Sは、気密であり、減圧状態、好ましくはより真空に近い状態となっている。これにより、振動片3の発振特性が向上する。ただし、収納空間Sの雰囲気は、特に限定されず、例えば、窒素またはAr等の不活性ガスを封入した雰囲気であってもよく、減圧状態でなく大気圧状態または加圧状態となっていてもよい。 The lid 4 has a bottomed recess 41 that opens on the lower surface thereof and houses the vibrating piece 3 inside. The lid 4 is joined to the upper surface 2a of the base substrate 2 via the joining member 6 on the lower surface thereof. As a result, a storage space S for accommodating the vibrating piece 3 is formed between the lid 4 and the base substrate 2. The storage space S is airtight and is in a decompressed state, preferably a state closer to vacuum. As a result, the oscillation characteristics of the vibrating piece 3 are improved. However, the atmosphere of the storage space S is not particularly limited, and may be, for example, an atmosphere in which an inert gas such as nitrogen or Ar is sealed, and may be in an atmospheric pressure state or a pressurized state instead of a reduced pressure state. Good.

振動片3は、図2に示すように、振動基板31と、振動基板31の表面に配置された電極と、を有する。振動基板31は、厚みすべり振動モードを有し、本実施形態ではATカット水晶基板から形成されている。ATカット水晶基板は、三次の周波数温度特性を有しているため、優れた温度特性を有する振動片3となる。また、電極は、振動基板31の上面に配置された励振電極321と、下面に励振電極321と対向して配置された励振電極322と、を有する。また、電極は、振動基板31の下面に配置された一対の端子323、324と、端子323と励振電極321とを電気的に接続する配線325と、端子324と励振電極322とを電気的に接続する配線326と、を有する。 As shown in FIG. 2, the vibrating piece 3 has a vibrating substrate 31 and an electrode arranged on the surface of the vibrating substrate 31. The vibrating substrate 31 has a thickness sliding vibration mode, and is formed of an AT-cut quartz substrate in this embodiment. Since the AT-cut crystal substrate has a third-order frequency temperature characteristic, it becomes a vibrating piece 3 having an excellent temperature characteristic. Further, the electrodes include an excitation electrode 321 arranged on the upper surface of the vibration substrate 31 and an excitation electrode 322 arranged on the lower surface so as to face the excitation electrode 321. Further, the electrodes electrically connect the pair of terminals 323 and 324 arranged on the lower surface of the vibrating substrate 31, the wiring 325 that electrically connects the terminals 323 and the excitation electrode 321 and the terminals 324 and the excitation electrode 322. It has a wiring 326 and a connection.

なお、振動片3の構成は、上述の構成に限定されない。例えば、振動片3は、励振電極321、322に挟まれた振動領域がその周囲から突出したメサ型となっていてもよいし、逆に、振動領域がその周囲から凹没した逆メサ型となっていてもよい。また、振動基板31の周囲を研削するベベル加工や、上面および下面を凸曲面とするコンベックス加工が施されていてもよい。 The configuration of the vibrating piece 3 is not limited to the above configuration. For example, the vibrating piece 3 may have a mesa type in which the vibrating region sandwiched between the excitation electrodes 321 and 322 protrudes from the surroundings, or conversely, the vibrating piece 3 has a reverse mesa type in which the vibrating region is recessed from the surroundings. It may be. Further, bevel processing for grinding the periphery of the vibrating substrate 31 and convex processing for making the upper surface and the lower surface convex curved surfaces may be performed.

また、振動片3としては、厚みすべり振動モードで振動するものに限定されず、例えば、複数の振動腕が面内方向に屈曲振動する振動片であってもよい。つまり、振動基板31は、ATカット水晶基板から形成されたものに限定されず、ATカット水晶基板以外の水晶基板、例えば、Xカット水晶基板、Yカット水晶基板、Zカット水晶基板、BTカット水晶基板、SCカット水晶基板、STカット水晶基板等から形成されていてもよい。また、本実施形態では、振動基板31が水晶で構成されているが、これに限定されず、例えば、ニオブ酸リチウム、タンタル酸リチウム、四ホウ酸リチウム、ランガライト、ニオブ酸カリウム、リン酸ガリウム等の圧電単結晶体により構成されていてもよいし、これら以外の圧電単結晶体で構成されていてもよい。更にまた、振動片3は、圧電駆動型の振動片に限らず、静電気力を用いた静電駆動型の振動片であってもよい。 Further, the vibrating piece 3 is not limited to one that vibrates in the thickness sliding vibration mode, and may be, for example, a vibrating piece in which a plurality of vibrating arms bend and vibrate in the in-plane direction. That is, the vibrating substrate 31 is not limited to the one formed from the AT-cut crystal substrate, and the crystal substrate other than the AT-cut crystal substrate, for example, an X-cut crystal substrate, a Y-cut crystal substrate, a Z-cut crystal substrate, and a BT-cut crystal. It may be formed of a substrate, an SC-cut quartz substrate, an ST-cut quartz substrate, or the like. Further, in the present embodiment, the vibrating substrate 31 is composed of quartz, but is not limited to this, for example, lithium niobate, lithium tantalate, lithium tetraborate, langalite, potassium niobate, gallium phosphate. It may be composed of a piezoelectric single crystal such as, or may be composed of a piezoelectric single crystal other than these. Furthermore, the vibration piece 3 is not limited to the piezoelectric drive type vibration piece, and may be an electrostatic drive type vibration piece using electrostatic force.

このような振動片3は、導電性の接合部材B1、B2によってベース基板2の上面2a、より具体的には積層体50の上面に接合部材B1、B2を介して固定されている。また、接合部材B1は、積層体50が有する端子551と振動片3が有する端子323とを電気的に接続し、接合部材B2は、積層体50が有する端子552と振動片3が有する端子324とを電気的に接続している。これにより、振動片3と集積回路5とが電気的に接続される。 Such a vibrating piece 3 is fixed to the upper surface 2a of the base substrate 2, more specifically, to the upper surface of the laminated body 50 by the conductive joining members B1 and B2 via the joining members B1 and B2. Further, the joining member B1 electrically connects the terminal 551 of the laminated body 50 and the terminal 323 of the vibrating piece 3, and the joining member B2 is the terminal 552 of the laminated body 50 and the terminal 324 of the vibrating piece 3. And are electrically connected. As a result, the vibrating piece 3 and the integrated circuit 5 are electrically connected.

接合部材B1、B2としては、導電性と接合性とを兼ね備えていれば、特に限定されず、例えば、金バンプ、銀バンプ、銅バンプ、はんだバンプ等の各種金属バンプ、ポリイミド系、エポキシ系、シリコーン系、アクリル系の各種接着剤に銀フィラー等の導電性フィラーを分散させた導電性接着剤等を用いることができる。接合部材B1、B2として前者の金属バンプを用いると、接合部材B1、B2からのガスの発生を抑制でき、収納空間Sの環境変化、特に圧力の上昇を効果的に抑制することができる。一方、接合部材B1、B2として後者の導電性接着剤を用いると、接合部材B1、B2が金属バンプに比べて柔らかくなり、振動片3に応力が伝わり難くなる。 The joining members B1 and B2 are not particularly limited as long as they have both conductivity and bondability, and are, for example, various metal bumps such as gold bumps, silver bumps, copper bumps, and solder bumps, polyimide-based, epoxy-based, and the like. A conductive adhesive or the like in which a conductive filler such as a silver filler is dispersed in various silicone-based or acrylic-based adhesives can be used. When the former metal bumps are used as the joining members B1 and B2, the generation of gas from the joining members B1 and B2 can be suppressed, and the environmental change of the storage space S, particularly the increase in pressure can be effectively suppressed. On the other hand, when the latter conductive adhesive is used as the joining members B1 and B2, the joining members B1 and B2 become softer than the metal bumps, and stress is less likely to be transmitted to the vibrating piece 3.

以上、振動デバイス1の構成について簡単に説明した。次に、振動デバイス1の製造方法について、図3ないし図12を参照しつつ具体的に説明する。振動デバイス1の製造方法は、図3に示すように、ベース基板2の上面2aに開口する孔21を形成する孔形成工程S11と、孔21の内面に絶縁膜20を形成する絶縁膜形成工程S12と、孔21内に導電性材料を充填して貫通電極57を形成する貫通電極形成工程S13と、上面2aに集積回路5を形成する集積回路形成工程S14と、上面2aに振動片3を配置する振動片配置工程S15と、振動片3を覆うリッド4をベース基板2に接合する蓋接合工程S16と、ベース基板2を薄肉化する基板薄肉化工程S17と、ベース基板2の下面2bに端子56を形成する端子形成工程S18と、個片化工程S19と、を含んでいる。以下、これら各工程S11〜S18について順に詳しく説明する。なお、図4〜図11中の点線は、振動デバイス1が完成するまでに切断または除去される部分を示す。 The configuration of the vibration device 1 has been briefly described above. Next, the manufacturing method of the vibration device 1 will be specifically described with reference to FIGS. 3 to 12. As shown in FIG. 3, the method for manufacturing the vibrating device 1 includes a hole forming step S11 for forming a hole 21 to be opened in the upper surface 2a of the base substrate 2 and an insulating film forming step for forming an insulating film 20 on the inner surface of the hole 21. S12, a through electrode forming step S13 in which a conductive material is filled in the hole 21 to form a through electrode 57, an integrated circuit forming step S14 in which an integrated circuit 5 is formed on the upper surface 2a, and a vibrating piece 3 on the upper surface 2a. On the vibrating piece arranging step S15 to be arranged, the lid joining step S16 for joining the lid 4 covering the vibrating piece 3 to the base substrate 2, the substrate thinning step S17 for thinning the base substrate 2, and the lower surface 2b of the base substrate 2. The terminal forming step S18 for forming the terminal 56 and the individualizing step S19 are included. Hereinafter, each of these steps S11 to S18 will be described in detail in order. The dotted line in FIGS. 4 to 11 indicates a portion to be cut or removed by the time the vibration device 1 is completed.

<孔形成工程S11>
図4に示すように、シリコンウエハに含まれるベース基板2を準備し、ベース基板2に、その上面2aに開口する孔21を形成する。ここで準備するベース基板2は、図1に示す完成品となった状態でのベース基板2の厚さよりも厚い。これにより、ベース基板2の強度が高くなり、ハンドリングが向上する。また、孔21は、図1に示す完成品となった状態でのベース基板2の厚さよりも深い有底の凹部で構成され、ベース基板2の下面2bまで貫通していない。孔21を有底の凹部とすることにより、例えば、孔21を下面2bに貫通させた場合と比べて、孔21の形成時間が短くなる。また、貫通電極形成工程S13において、孔21内に導電性材料を充填し易くなり、貫通電極57を形成し易くなる。孔21の形成方法としては、特に限定されないが、例えば、ドライエッチング、特に、ボッシュ・プロセスにより形成することができる。これにより、高アスペクト比の孔21を形成することができ、振動デバイス1の小型化を図ることができる。なお、これに限定されず、本工程において、孔21を下面2bに貫通させてもよい。
<Hole forming step S11>
As shown in FIG. 4, a base substrate 2 included in a silicon wafer is prepared, and a hole 21 that opens in the upper surface 2a of the base substrate 2 is formed in the base substrate 2. The base substrate 2 prepared here is thicker than the thickness of the base substrate 2 in the finished product shown in FIG. As a result, the strength of the base substrate 2 is increased, and the handling is improved. Further, the hole 21 is formed of a bottomed recess that is deeper than the thickness of the base substrate 2 in the finished product shown in FIG. 1, and does not penetrate to the lower surface 2b of the base substrate 2. By making the hole 21 a bottomed recess, the formation time of the hole 21 is shortened as compared with the case where the hole 21 is penetrated through the lower surface 2b, for example. Further, in the through electrode forming step S13, it becomes easy to fill the hole 21 with the conductive material, and it becomes easy to form the through electrode 57. The method for forming the holes 21 is not particularly limited, but the holes 21 can be formed by, for example, dry etching, in particular, a Bosch process. As a result, the holes 21 having a high aspect ratio can be formed, and the vibration device 1 can be miniaturized. Not limited to this, in this step, the hole 21 may be penetrated through the lower surface 2b.

<絶縁膜形成工程S12>
図5に示すように、ベース基板2を熱酸化し、ベース基板2の表面、特に孔21の内面に酸化シリコン(SiO)からなる絶縁膜20を形成する。絶縁膜20を熱酸化により形成することにより、ベース基板2の表面に緻密で均質な絶縁膜20を形成することができる。また、絶縁膜20とベース基板2との線膨張係数差を小さくすることもできる。そのため、熱応力が生じ難く、優れた発振特性を有する振動デバイス1となる。ただし、絶縁膜20の構成材料としては、特に限定されず、例えば、窒化シリコン(SiN)で構成されていてもよい。また、絶縁膜20の形成方法としては、熱酸化に限定されず、例えば、CVD(Chemical Vapor Deposition)によって形成してもよい。
<Insulating film forming step S12>
As shown in FIG. 5, the base substrate 2 is thermally oxidized to form an insulating film 20 made of silicon oxide (SiO 2 ) on the surface of the base substrate 2, particularly on the inner surface of the holes 21. By forming the insulating film 20 by thermal oxidation, a dense and homogeneous insulating film 20 can be formed on the surface of the base substrate 2. Further, the difference in linear expansion coefficient between the insulating film 20 and the base substrate 2 can be reduced. Therefore, the vibration device 1 is less likely to generate thermal stress and has excellent oscillation characteristics. However, the constituent material of the insulating film 20 is not particularly limited, and may be made of, for example, silicon nitride (SiN). The method for forming the insulating film 20 is not limited to thermal oxidation, and may be formed by, for example, CVD (Chemical Vapor Deposition).

<貫通電極形成工程S13>
図6に示すように、孔21内に導電性材料を充填し、この状態では非貫通であるが、完成時にはベース基板2を貫通する貫通電極57を形成する。導電性材料としては、特に限定されないが、本実施形態では、導電性のポリシリコンを用いている。導電性のポリシリコンとは、例えば、リン(P)、ボロン(B)、砒素(As)等の不純物をドープして導電性を付与したポリシリコンのことを言う。このように、導電性材料をポリシリコンとすることにより、後の集積回路形成工程S14において加わる熱に対して十分な耐性を有する貫通電極57となる。そのため、貫通電極57を原因とする電気不良が生じ難くなる。また、ベース基板2との線膨張係数差を小さくすることもできる。そのため、熱応力が生じ難く、優れた発振特性を有する振動デバイス1となる。ただし、導電性材料としては、特に限定されず、例えば、タングステン(W)等の耐熱性に優れる金属材料を用いることもできる。
<Through Silicon Via Forming Step S13>
As shown in FIG. 6, the hole 21 is filled with a conductive material, and a through electrode 57 that penetrates the base substrate 2 is formed at the time of completion, although it is non-penetrating in this state. The conductive material is not particularly limited, but in this embodiment, conductive polysilicon is used. Conductive polysilicon refers to polysilicon that has been imparted with conductivity by doping impurities such as phosphorus (P), boron (B), and arsenic (As), for example. By using polysilicon as the conductive material in this way, the through electrode 57 has sufficient resistance to the heat applied in the subsequent integrated circuit forming step S14. Therefore, electrical defects caused by the through silicon via 57 are less likely to occur. Further, the difference in coefficient of linear expansion from the base substrate 2 can be reduced. Therefore, the vibration device 1 is less likely to generate thermal stress and has excellent oscillation characteristics. However, the conductive material is not particularly limited, and for example, a metal material having excellent heat resistance such as tungsten (W) can be used.

<集積回路形成工程S14>
図7に示すように、ベース基板2の上面2a側に素子分離領域T1と、この素子分離領域T1に囲まれた活性化領域T2とを形成し、活性化領域T2にトランジスタ等の図示しない能動素子を少なくとも1つ形成する。なお、貫通電極57は、素子分離領域T1と重ならないように、言い換えると活性化領域T2と重なるように、その位置が設計されている。次に、ベース基板2の上面2aに、絶縁層51、配線層52、絶縁層53、パッシベーション膜54および端子層55を順に積層して積層体50を形成する。積層体50は、ベース基板2の上面2aのリッド4との接合部分を除いて形成する。以上のようにして、集積回路5が形成される。
<Integrated circuit forming step S14>
As shown in FIG. 7, an element separation region T1 and an activation region T2 surrounded by the element separation region T1 are formed on the upper surface 2a side of the base substrate 2, and an active region (not shown) such as a transistor is formed in the activation region T2. Form at least one element. The position of the through electrode 57 is designed so as not to overlap with the element separation region T1, in other words, to overlap with the activation region T2. Next, the insulating layer 51, the wiring layer 52, the insulating layer 53, the passivation film 54, and the terminal layer 55 are laminated in this order on the upper surface 2a of the base substrate 2 to form the laminated body 50. The laminate 50 is formed except for the joint portion of the upper surface 2a of the base substrate 2 with the lid 4. As described above, the integrated circuit 5 is formed.

このように、貫通電極57を形成してから集積回路5を形成することにより、製造中に集積回路5が受ける熱ダメージ(熱履歴)を低減することができる。具体的には、集積回路5を形成してから貫通電極57を形成する方法では、絶縁膜20および貫通電極57を形成する際の熱が集積回路5に加わるが、本実施形態の方法では、少なくとも、絶縁膜20および貫通電極57を形成する際の熱は、集積回路5に加わらない。そのため、集積回路5の信頼性の低下を抑制することができる。また、集積回路5を形成する前に貫通電極57を形成することにより、集積回路5の熱ダメージを考慮することなく、適切な温度下で絶縁膜20や貫通電極57を形成することができる。そのため、絶縁膜20や貫通電極57の形成不良が生じ難くなる。 By forming the integrated circuit 5 after forming the through electrode 57 in this way, it is possible to reduce the thermal damage (heat history) that the integrated circuit 5 receives during manufacturing. Specifically, in the method of forming the through electrode 57 after forming the integrated circuit 5, heat from forming the insulating film 20 and the through electrode 57 is applied to the integrated circuit 5, but in the method of the present embodiment, the heat is applied to the integrated circuit 5. At least, the heat for forming the insulating film 20 and the through silicon via 57 is not applied to the integrated circuit 5. Therefore, it is possible to suppress a decrease in reliability of the integrated circuit 5. Further, by forming the through electrode 57 before forming the integrated circuit 5, the insulating film 20 and the through electrode 57 can be formed under an appropriate temperature without considering the thermal damage of the integrated circuit 5. Therefore, the insulating film 20 and the through silicon via 57 are less likely to be poorly formed.

積層体50の各層は、例えば、CVDによる成膜と、エッチングによるパターニングとを用いて形成することができる。本実施形態は、絶縁層51、53が酸化シリコン(SiO)で構成され、配線層52および端子層55が導電性のポリシリコンで構成され、パッシベーション膜54は、窒化シリコン(SiN)で構成されている。このように、各層をシリコン系の材料で構成することにより、積層体50とベース基板2との線膨張係数差を小さくすることができる。そのため、熱応力が生じ難く、優れた発振特性を有する振動デバイス1となる。ただし、各層の構成材料としては、特に限定されない。 Each layer of the laminated body 50 can be formed by, for example, film formation by CVD and patterning by etching. In this embodiment, the insulating layers 51 and 53 are made of silicon oxide (SiO 2 ), the wiring layer 52 and the terminal layer 55 are made of conductive polysilicon, and the passivation film 54 is made of silicon nitride (SiN). Has been done. By forming each layer from a silicon-based material in this way, the difference in linear expansion coefficient between the laminate 50 and the base substrate 2 can be reduced. Therefore, the vibration device 1 is less likely to generate thermal stress and has excellent oscillation characteristics. However, the constituent material of each layer is not particularly limited.

<振動片配置工程S15>
図8に示すように、振動片3を準備し、この振動片3を接合部材B1、B2を介してベース基板2の上面2a、具体的には積層体50の上面に接合する。また、これにより、接合部材B1を介して積層体50の端子551と振動片3の端子323とを電気的に接続し、接合部材B2を介して積層体50の端子552と振動片3の端子324とを電気的に接続する。これにより、振動片3と集積回路5とが電気的に接続される。
<Vibration piece arrangement step S15>
As shown in FIG. 8, a vibrating piece 3 is prepared, and the vibrating piece 3 is joined to the upper surface 2a of the base substrate 2, specifically, the upper surface of the laminated body 50 via the joining members B1 and B2. Further, as a result, the terminal 551 of the laminated body 50 and the terminal 323 of the vibrating piece 3 are electrically connected via the joining member B1, and the terminal 552 of the laminated body 50 and the terminal of the vibrating piece 3 are electrically connected via the joining member B2. It is electrically connected to 324. As a result, the vibrating piece 3 and the integrated circuit 5 are electrically connected.

<蓋接合工程S16>
図9に示すように、シリコンウエハに含まれるリッド4を準備して、減圧環境下において、接合部材6を介してベース基板2の上面2aに接合する。なお、ここで準備するリッド4を図1に示す完成品となった状態でのリッド4よりも厚くしておき、後の端子形成工程S18の後、個片化工程S19の前において、リッド4をその上面側から薄肉化してもよい。これにより、製造中のリッド4の強度が高くなり、ハンドリングが向上する。
<Lid joining step S16>
As shown in FIG. 9, the lid 4 contained in the silicon wafer is prepared and bonded to the upper surface 2a of the base substrate 2 via the bonding member 6 in a reduced pressure environment. The lid 4 prepared here is made thicker than the lid 4 in the finished product shown in FIG. 1, and the lid 4 is made after the terminal forming step S18 and before the individualizing step S19. May be thinned from the upper surface side thereof. As a result, the strength of the lid 4 being manufactured is increased, and the handling is improved.

<基板薄肉化工程S17>
図10に示すように、ベース基板2をその下面2b側から薄肉化し、すなわち、不要部分を除去し、非貫通の貫通電極57をベース基板2の下面2bに貫通させる。薄肉化の方法としては、特に限定されず、例えば、切削、研削、研磨、エッチング等を用いることができる。また、研削、研磨の方法としては、例えば、バックグラインド、CMP(化学機械研磨)、ドライポリッシュ等を組み合わせて用いることができる。
<Substrate thinning step S17>
As shown in FIG. 10, the base substrate 2 is thinned from the lower surface 2b side thereof, that is, unnecessary portions are removed, and the non-penetrating through electrode 57 is penetrated through the lower surface 2b of the base substrate 2. The thinning method is not particularly limited, and for example, cutting, grinding, polishing, etching, or the like can be used. Further, as a method of grinding and polishing, for example, back grind, CMP (chemical mechanical polishing), dry polishing and the like can be used in combination.

<端子形成工程S18>
図11に示すように、ベース基板2の下面2bに絶縁膜20を形成した後、貫通電極57と重なる位置に端子56を形成する。これにより、貫通電極57と端子56とが電気的に接続される。以上により、シリコンウエハ上に複数の振動デバイス1が一体的に形成される。
<Terminal forming step S18>
As shown in FIG. 11, after the insulating film 20 is formed on the lower surface 2b of the base substrate 2, the terminal 56 is formed at a position overlapping the through electrode 57. As a result, the through electrode 57 and the terminal 56 are electrically connected. As described above, the plurality of vibration devices 1 are integrally formed on the silicon wafer.

<個片化工程S19>
図12に示すように、ダイシングソー等により切断し、各振動デバイス1を切り出して個片化する。以上により、振動デバイス1が得られる。
<Individualization step S19>
As shown in FIG. 12, it is cut with a dicing saw or the like, and each vibrating device 1 is cut out and separated into individual pieces. From the above, the vibration device 1 is obtained.

以上、振動デバイス1の製造方法について説明した。このような振動デバイス1の製造方法は、前述したように、表裏関係にある第1面としての上面2aおよび第2面としての下面2bを有する半導体基板としてのベース基板2に、上面2aに開口する孔21を形成する孔形成工程S11と、孔21の内面に絶縁膜20を形成する絶縁膜形成工程S12と、孔21内に導電性材料を充填して貫通電極57を形成する貫通電極形成工程S13と、貫通電極形成工程S13の後に、ベース基板2の上面2aに集積回路5を形成する集積回路形成工程S14と、ベース基板2に振動片3を配置する振動片配置工程S15と、振動片3を覆う蓋としてのリッド4をベース基板2に接合する蓋接合工程S16と、を含む。 The manufacturing method of the vibration device 1 has been described above. As described above, such a method for manufacturing the vibrating device 1 opens an opening in the upper surface 2a of the base substrate 2 as a semiconductor substrate having an upper surface 2a as a first surface and a lower surface 2b as a second surface, which are in a front-to-back relationship. The hole forming step S11 for forming the hole 21 to be formed, the insulating film forming step S12 for forming the insulating film 20 on the inner surface of the hole 21, and the through electrode forming for forming the through electrode 57 by filling the hole 21 with a conductive material. After the step S13 and the through electrode forming step S13, the integrated circuit forming step S14 for forming the integrated circuit 5 on the upper surface 2a of the base substrate 2, the vibrating piece arranging step S15 for arranging the vibrating piece 3 on the base substrate 2, and the vibration. The lid joining step S16 for joining the lid 4 as a lid covering the piece 3 to the base substrate 2 is included.

このような製造方法では、貫通電極57を形成してから集積回路5を形成するため、例えば、従来のように、集積回路5を形成してから貫通電極57を形成する方法と比較して、製造中に集積回路5が受ける熱ダメージ(熱履歴)を低減することができる。そのため、集積回路5の信頼性の低下を効果的に抑制することができる。また、集積回路5を形成する前に、貫通電極57を形成することにより、集積回路5への熱ダメージの影響を考慮することなく、適切な温度下で絶縁膜20や貫通電極57を形成することができる。そのため、絶縁膜20や貫通電極57の形成不良が生じ難くなる。 In such a manufacturing method, since the through electrode 57 is formed and then the integrated circuit 5 is formed, for example, as compared with the conventional method of forming the integrated circuit 5 and then forming the through electrode 57, It is possible to reduce the heat damage (heat history) that the integrated circuit 5 receives during manufacturing. Therefore, the decrease in reliability of the integrated circuit 5 can be effectively suppressed. Further, by forming the through electrode 57 before forming the integrated circuit 5, the insulating film 20 and the through electrode 57 are formed at an appropriate temperature without considering the influence of heat damage on the integrated circuit 5. be able to. Therefore, the insulating film 20 and the through silicon via 57 are less likely to be poorly formed.

さらには、例えば、集積回路5を形成してから貫通電極57を形成する方法では、図13に示すように、配線層52に貫通電極47との接続に用いる貫通電極接続用パッド521を設け、さらには、貫通電極57の位置ずれを考慮して、この貫通電極接続用パッド521をある程度大きく形成しておく必要がある。したがって、その分、振動デバイス1の大型化を招く。これに対して、本実施形態のように貫通電極57を形成してから集積回路5を形成する方法によれば、貫通電極57に対して優れた位置精度で集積回路5を形成することができるし、貫通電極接続用パッド521は不要となる。したがって、その分、振動デバイス1の小型化を図ることができる。 Further, for example, in the method of forming the through electrode 57 after forming the integrated circuit 5, as shown in FIG. 13, the through electrode connecting pad 521 used for connecting to the through electrode 47 is provided in the wiring layer 52. Further, in consideration of the misalignment of the through electrode 57, it is necessary to form the through electrode connecting pad 521 to be large to some extent. Therefore, the size of the vibration device 1 is increased by that amount. On the other hand, according to the method of forming the integrated circuit 5 after forming the through electrode 57 as in the present embodiment, the integrated circuit 5 can be formed with excellent position accuracy with respect to the through electrode 57. However, the through electrode connecting pad 521 becomes unnecessary. Therefore, the size of the vibration device 1 can be reduced accordingly.

また、前述したように、孔形成工程S11では、孔21を下面2bに貫通させない。また、振動デバイス1の製造方法は、貫通電極形成工程S13よりも後に、ベース基板2を下面2b側から薄肉化して孔21を下面2bに貫通させる基板薄肉化工程S17を含んでいる。このように、孔21を下面2bに貫通させないことにより、孔21を下面2bに貫通させる場合と比較して、孔21の形成時間が短くなる。また、基板薄肉化工程S17を含むことにより、それ以前の工程でのベース基板2の強度が高くなる。そのため、基板薄肉化工程S17以前の工程においてベース基板2が破損し難くなり、製造時のハンドリングが向上する。ただし、これに限定されず、基板薄肉化工程S17を省略してもよい。この場合は、孔形成工程S11において、孔21を下面2bまで貫通させて形成すればよい。 Further, as described above, in the hole forming step S11, the hole 21 is not penetrated through the lower surface 2b. Further, the method for manufacturing the vibration device 1 includes a substrate thinning step S17 in which the base substrate 2 is thinned from the lower surface 2b side and the holes 21 are penetrated through the lower surface 2b after the through electrode forming step S13. By not penetrating the hole 21 through the lower surface 2b in this way, the formation time of the hole 21 is shortened as compared with the case where the hole 21 is penetrated through the lower surface 2b. Further, by including the substrate thinning step S17, the strength of the base substrate 2 in the previous steps is increased. Therefore, the base substrate 2 is less likely to be damaged in the steps prior to the substrate thinning step S17, and the handling during manufacturing is improved. However, the present invention is not limited to this, and the substrate thinning step S17 may be omitted. In this case, in the hole forming step S11, the hole 21 may be formed by penetrating the lower surface 2b.

また、前述したように、振動デバイス1の製造方法では、基板薄肉化工程S17は、蓋接合工程S16よりも後に行われる。これにより、ベース基板2を薄肉化する前により多くの工程を終えることができる。そのため、製造中にベース基板2が破損し難くなり、製造時のハンドリングが向上する。ただし、基板薄肉化工程S17の工程順は、これに限定されない。 Further, as described above, in the method for manufacturing the vibration device 1, the substrate thinning step S17 is performed after the lid joining step S16. As a result, more steps can be completed before the base substrate 2 is thinned. Therefore, the base substrate 2 is less likely to be damaged during manufacturing, and handling during manufacturing is improved. However, the process order of the substrate thinning step S17 is not limited to this.

また、前述したように、振動デバイス1の製造方法は、基板薄肉化工程S17の後に、下面2bに貫通電極57と電気的に接続される端子56を形成する端子形成工程S18を含んでいる。この端子56は、外部の電子機器との接続に用いる外部接続端子として機能する。そのため、このような端子56を形成することにより、外部の電子機器との電気的な接続が容易となる。ただし、端子形成工程S18は、省略してもよい。 Further, as described above, the method for manufacturing the vibration device 1 includes a terminal forming step S18 for forming a terminal 56 electrically connected to the through electrode 57 on the lower surface 2b after the substrate thinning step S17. The terminal 56 functions as an external connection terminal used for connecting to an external electronic device. Therefore, by forming such a terminal 56, electrical connection with an external electronic device becomes easy. However, the terminal forming step S18 may be omitted.

また、前述したように、ベース基板2は、シリコン基板である。また、絶縁膜形成工程S12では、ベース基板2を熱酸化させることにより絶縁膜20を形成する。絶縁膜20を熱酸化により形成することにより、ベース基板2の表面に緻密で均質な絶縁膜20を形成することができる。また、絶縁膜20とベース基板2との線膨張係数の差を小さくすることもできる。そのため、熱応力が生じ難く、優れた発振特性を有する振動デバイス1となる。 Further, as described above, the base substrate 2 is a silicon substrate. Further, in the insulating film forming step S12, the insulating film 20 is formed by thermally oxidizing the base substrate 2. By forming the insulating film 20 by thermal oxidation, a dense and homogeneous insulating film 20 can be formed on the surface of the base substrate 2. Further, the difference in the coefficient of linear expansion between the insulating film 20 and the base substrate 2 can be reduced. Therefore, the vibration device 1 is less likely to generate thermal stress and has excellent oscillation characteristics.

また、前述したように、貫通電極57の構成材料である導電性材料は、導電性ポリシリコンである。このように、導電性材料をポリシリコンとすることにより、集積回路形成工程S14において加わる熱に対して十分な耐性を有する貫通電極57となる。そのため、貫通電極57を原因とする電気不良が生じ難くなる。また、ベース基板2との線膨張係数の差を小さくすることもできる。そのため、熱応力が生じ難く、優れた発振特性を有する振動デバイス1となる。 Further, as described above, the conductive material that is a constituent material of the through electrode 57 is conductive polysilicon. By using polysilicon as the conductive material in this way, the through electrode 57 has sufficient resistance to the heat applied in the integrated circuit forming step S14. Therefore, electrical defects caused by the through silicon via 57 are less likely to occur. Further, the difference in the coefficient of linear expansion from the base substrate 2 can be reduced. Therefore, the vibration device 1 is less likely to generate thermal stress and has excellent oscillation characteristics.

<第2実施形態>
図14は、第2実施形態に係る振動デバイスを示す断面図である。図15は、図14の振動デバイスの製造工程を示す図である。図16ないし図24は、それぞれ、振動デバイスの製造方法を説明するための断面図である。
<Second Embodiment>
FIG. 14 is a cross-sectional view showing a vibration device according to the second embodiment. FIG. 15 is a diagram showing a manufacturing process of the vibration device of FIG. 16 to 24 are cross-sectional views for explaining a method of manufacturing a vibration device, respectively.

本実施形態の振動デバイスの製造方法は、集積回路5の位置が異なること以外は、前述した第1実施形態の振動デバイスの製造方法と同様である。なお、以下の説明では、第2実施形態の振動デバイスの製造方法に関し、前述した第1実施形態との相違点を中心に説明し、同様の事項に関してはその説明を省略する。また、図14ないし図23では、前述した実施形態と同様の構成について、同一符号を付している。 The method for manufacturing the vibration device of the present embodiment is the same as the method for manufacturing the vibration device of the first embodiment described above, except that the position of the integrated circuit 5 is different. In the following description, the method of manufacturing the vibration device of the second embodiment will be mainly described with respect to the differences from the first embodiment described above, and the description of the same matters will be omitted. Further, in FIGS. 14 to 23, the same reference numerals are given to the same configurations as those in the above-described embodiment.

まず、本実施形態の振動デバイスの製造方法により製造される振動デバイス1の一例について簡単に説明する。図14に示す振動デバイス1では、ベース基板2の下面2bに集積回路5が形成され、上面2aに一対の端子56が形成されている。このように、下面2bに集積回路5を形成することにより、例えば、前述した第1実施形態のように上面2aに集積回路5を形成する場合と比べて、下面2bにはリッド4との接合領域がない分、集積回路5の形成スペースが大きくなる。なお、本実施形態の場合、集積回路5が有する端子層55が外部の電子部品との電気的な接続をとるための外部接続端子として機能し、一対の端子56が振動片3との電気的な接続をとるための端子として機能する。なお、本実施形態では、前述した第1実施形態とは逆に、ベース基板2の下面2bが「第1面」となり、上面2aが「第2面」となる。 First, an example of the vibration device 1 manufactured by the method for manufacturing the vibration device of the present embodiment will be briefly described. In the vibration device 1 shown in FIG. 14, an integrated circuit 5 is formed on the lower surface 2b of the base substrate 2, and a pair of terminals 56 are formed on the upper surface 2a. By forming the integrated circuit 5 on the lower surface 2b in this way, for example, as compared with the case where the integrated circuit 5 is formed on the upper surface 2a as in the first embodiment described above, the lower surface 2b is joined to the lid 4. Since there is no region, the space for forming the integrated circuit 5 becomes large. In the case of the present embodiment, the terminal layer 55 of the integrated circuit 5 functions as an external connection terminal for electrically connecting to an external electronic component, and the pair of terminals 56 are electrically connected to the vibrating piece 3. It functions as a terminal for making a proper connection. In this embodiment, contrary to the first embodiment described above, the lower surface 2b of the base substrate 2 is the "first surface" and the upper surface 2a is the "second surface".

以上、振動デバイス1の構成について簡単に説明した。次に、振動デバイス1の製造方法について具体的に説明する。振動デバイス1の製造方法は、図15に示すように、ベース基板2の下面2bに開口する孔21を形成する孔形成工程S21と、孔21の内面に絶縁膜20を形成する絶縁膜形成工程S22と、孔21内に導電性材料を充填して貫通電極57を形成する貫通電極形成工程S23と、下面2bに集積回路5を形成する集積回路形成工程S24と、ベース基板2を薄肉化する基板薄肉化工程S25と、ベース基板2の上面2aに端子56を形成する端子形成工程S26と、上面2aに振動片3を配置する振動片配置工程S27と、振動片3を覆うリッド4をベース基板2に接合する蓋接合工程S28と、個片化工程S29と、を含んでいる。なお、各工程S21〜S29の内容は、前述した第1実施形態の工程S11〜S19と同様であるため、以下では、工程S21〜S29について簡単に説明する。 The configuration of the vibration device 1 has been briefly described above. Next, the manufacturing method of the vibration device 1 will be specifically described. As shown in FIG. 15, the method for manufacturing the vibrating device 1 includes a hole forming step S21 for forming a hole 21 to open in the lower surface 2b of the base substrate 2 and an insulating film forming step for forming an insulating film 20 on the inner surface of the hole 21. S22, a through electrode forming step S23 in which a conductive material is filled in the hole 21 to form a through electrode 57, an integrated circuit forming step S24 in which an integrated circuit 5 is formed on the lower surface 2b, and a base substrate 2 are thinned. Based on the substrate thinning step S25, the terminal forming step S26 for forming the terminal 56 on the upper surface 2a of the base substrate 2, the vibrating piece arranging step S27 for arranging the vibrating piece 3 on the upper surface 2a, and the lid 4 covering the vibrating piece 3. The lid joining step S28 for joining to the substrate 2 and the individualizing step S29 are included. Since the contents of the steps S21 to S29 are the same as those of the steps S11 to S19 of the first embodiment described above, the steps S21 to S29 will be briefly described below.

<孔形成工程S21>
図16に示すように、ベース基板2を準備し、ベース基板2に、その下面2bに開口する孔21を形成する。
<Hole forming step S21>
As shown in FIG. 16, the base substrate 2 is prepared, and a hole 21 that opens in the lower surface 2b of the base substrate 2 is formed in the base substrate 2.

<絶縁膜形成工程S22>
図17に示すように、ベース基板2を熱酸化し、ベース基板2の表面、特に孔21の内面に酸化シリコン(SiO)からなる絶縁膜20を形成する。
<Insulating film forming step S22>
As shown in FIG. 17, the base substrate 2 is thermally oxidized to form an insulating film 20 made of silicon oxide (SiO 2 ) on the surface of the base substrate 2, particularly on the inner surface of the holes 21.

<貫通電極形成工程S23>
図18に示すように、孔21内に導電性材料を充填し、非貫通の貫通電極57を形成する。
<Through Silicon Via Forming Step S23>
As shown in FIG. 18, the hole 21 is filled with a conductive material to form a non-penetrating through electrode 57.

<集積回路形成工程S24>
図19に示すように、ベース基板2の下面2bに集積回路5を形成する。
<Integrated circuit forming step S24>
As shown in FIG. 19, the integrated circuit 5 is formed on the lower surface 2b of the base substrate 2.

<基板薄肉化工程S25>
図20に示すように、ベース基板2をその上面2a側から薄肉化し、非貫通の貫通電極57をベース基板2の上面2aに貫通させる。
<Substrate thinning step S25>
As shown in FIG. 20, the base substrate 2 is thinned from the upper surface 2a side thereof, and the non-penetrating through electrode 57 is penetrated through the upper surface 2a of the base substrate 2.

<端子形成工程S26>
図21に示すように、ベース基板2の上面2aに絶縁膜20を形成した後、貫通電極57と重なる位置に端子56を形成する。
<Terminal forming step S26>
As shown in FIG. 21, after the insulating film 20 is formed on the upper surface 2a of the base substrate 2, the terminal 56 is formed at a position overlapping the through electrode 57.

<振動片配置工程S27>
図22に示すように、振動片3を準備し、この振動片3を接合部材B1、B2を介してベース基板2の上面2aに接合する。また、接合部材B1を介して端子561と振動片3の端子323とを電気的に接続し、接合部材B2を介して端子562と振動片3の端子324とを電気的に接続する。
<Vibration piece arrangement process S27>
As shown in FIG. 22, a vibrating piece 3 is prepared, and the vibrating piece 3 is joined to the upper surface 2a of the base substrate 2 via the joining members B1 and B2. Further, the terminal 561 and the terminal 323 of the vibrating piece 3 are electrically connected via the joining member B1, and the terminal 562 and the terminal 324 of the vibrating piece 3 are electrically connected via the joining member B2.

<蓋接合工程S28>
図23に示すように、リッド4を準備して、減圧環境下において、接合部材6を介してベース基板2の上面2aに接合する。
<Lid joining step S28>
As shown in FIG. 23, the lid 4 is prepared and joined to the upper surface 2a of the base substrate 2 via the joining member 6 in a reduced pressure environment.

<個片化工程S29>
図24に示すように、ダイシングソー等によって各振動デバイス1を個片化する。以上により、振動デバイス1が得られる。
<Individualization step S29>
As shown in FIG. 24, each vibrating device 1 is separated by a dicing saw or the like. From the above, the vibration device 1 is obtained.

以上、振動デバイス1の製造方法について説明した。このような振動デバイス1の製造方法は、前述したように、表裏関係にある第1面としての下面2bおよび第2面としての上面2aを有する半導体基板としてのベース基板2の下面2bに開口する孔21を形成する孔形成工程S21と、孔21の内面に絶縁膜20を形成する絶縁膜形成工程S22と、孔21内に導電性材料を充填して貫通電極57を形成する貫通電極形成工程S23と、下面2bに集積回路5を形成する集積回路形成工程S24と、上面2aに振動片3を配置する振動片配置工程S27と、振動片3を覆う蓋としてのリッド4をベース基板2に接合する蓋接合工程S28と、を含む。 The manufacturing method of the vibration device 1 has been described above. As described above, such a method for manufacturing the vibration device 1 opens to the lower surface 2b of the base substrate 2 as a semiconductor substrate having the lower surface 2b as the first surface and the upper surface 2a as the second surface, which are in a front-to-back relationship. A hole forming step S21 for forming a hole 21, an insulating film forming step S22 for forming an insulating film 20 on the inner surface of the hole 21, and a through electrode forming step S22 for filling the hole 21 with a conductive material to form a through electrode 57. S23, an integrated circuit forming step S24 for forming an integrated circuit 5 on the lower surface 2b, a vibrating piece arranging step S27 for arranging the vibrating piece 3 on the upper surface 2a, and a lid 4 as a lid for covering the vibrating piece 3 on the base substrate 2. The lid joining step S28 for joining is included.

このような製造方法では、貫通電極57を形成してから集積回路5を形成するため、例えば、従来のように、集積回路5を形成してから貫通電極57を形成する方法と比較して、製造中に集積回路5が受ける熱ダメージ(熱履歴)を低減することができる。そのため、集積回路5の信頼性の低下を効果的に抑制することができる。また、集積回路5を形成する前に、貫通電極57を形成することにより、集積回路5への熱ダメージの影響を考慮することなく、適切な温度下で絶縁膜20や貫通電極57を形成することができる。そのため、絶縁膜20や貫通電極57の形成不良が生じ難くなる。さらには、振動デバイス1の小型化を図ることができる。 In such a manufacturing method, since the through electrode 57 is formed and then the integrated circuit 5 is formed, for example, as compared with the conventional method of forming the integrated circuit 5 and then forming the through electrode 57, It is possible to reduce the heat damage (heat history) that the integrated circuit 5 receives during manufacturing. Therefore, the decrease in reliability of the integrated circuit 5 can be effectively suppressed. Further, by forming the through electrode 57 before forming the integrated circuit 5, the insulating film 20 and the through electrode 57 are formed at an appropriate temperature without considering the influence of heat damage on the integrated circuit 5. be able to. Therefore, the insulating film 20 and the through silicon via 57 are less likely to be poorly formed. Further, the vibration device 1 can be miniaturized.

以上のような第2実施形態によっても、前述した第1実施形態と同様の効果を発揮することができる。 The second embodiment as described above can also exert the same effect as the first embodiment described above.

以上、本適用例の振動デバイスの製造方法を図示の実施形態に基づいて説明したが、本適用例は、これに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本適用例に、他の任意の構成物が付加されていてもよい。また、本適用例は、前記各実施形態のうちの、任意の2以上の構成を組み合わせたものであってもよい。 Although the manufacturing method of the vibration device of this application example has been described above based on the illustrated embodiment, the present application example is not limited to this, and the configuration of each part is an arbitrary configuration having the same function. Can be replaced with one. Further, any other constituents may be added to the present application example. In addition, this application example may be a combination of any two or more configurations of each of the above-described embodiments.

1…振動デバイス、2…ベース基板、2a…上面、2b…下面、20…絶縁膜、21…孔、3…振動片、31…振動基板、321、322…励振電極、323、324…端子、325、326…配線、4…リッド、41…凹部、47…貫通電極、5…集積回路、50…積層体、51…絶縁層、52…配線層、521…貫通電極接続用パッド、53…絶縁層、54…パッシベーション膜、55…端子層、551、552…端子、56、561、562…端子、57…貫通電極、6…接合部材、B1、B2…接合部材、S…収納空間、S11…孔形成工程、S12…絶縁膜形成工程、S13…貫通電極形成工程、S14…集積回路形成工程、S15…振動片配置工程、S16…蓋接合工程、S17…基板薄肉化工程、S18…端子形成工程、S19…個片化工程、S21…孔形成工程、S22…絶縁膜形成工程、S23…貫通電極形成工程、S24…集積回路形成工程、S25…基板薄肉化工程、S26…端子形成工程、S27…振動片配置工程、S28…蓋接合工程、S29…個片化工程、T1…素子分離領域、T2…活性化領域 1 ... Vibration device, 2 ... Base substrate, 2a ... Top surface, 2b ... Bottom surface, 20 ... Insulation film, 21 ... Hole, 3 ... Vibration piece, 31 ... Vibration substrate, 321, 322 ... Excitation electrode, 323, 324 ... Terminal, 325, 326 ... Wiring, 4 ... Lid, 41 ... Recess, 47 ... Through electrode, 5 ... Integrated circuit, 50 ... Laminate, 51 ... Insulation layer, 52 ... Wiring layer, 521 ... Through electrode connection pad, 53 ... Insulation Layer, 54 ... Passion film, 55 ... Terminal layer, 551, 552 ... Terminal, 56, 561, 562 ... Terminal, 57 ... Through electrode, 6 ... Joining member, B1, B2 ... Joining member, S ... Storage space, S11 ... Hole forming step, S12 ... Insulating film forming step, S13 ... Through electrode forming step, S14 ... Integrated circuit forming step, S15 ... Vibration piece placement step, S16 ... Cover joining step, S17 ... Substrate thinning step, S18 ... Terminal forming step , S19 ... Individualization step, S21 ... Hole forming step, S22 ... Insulating film forming step, S23 ... Through electrode forming step, S24 ... Integrated circuit forming step, S25 ... Substrate thinning step, S26 ... Terminal forming step, S27 ... Vibration piece placement step, S28 ... lid joining step, S29 ... individualization step, T1 ... element separation region, T2 ... activation region

Claims (6)

表裏関係にある第1面および第2面を有する半導体基板に、前記第1面に開口する孔を形成する孔形成工程と、
前記孔の内面に絶縁膜を形成する絶縁膜形成工程と、
前記孔内に導電性材料を充填して貫通電極を形成する貫通電極形成工程と、
前記貫通電極形成工程の後に、前記半導体基板の前記第1面に集積回路を形成する集積回路形成工程と、
前記半導体基板に振動片を配置する振動片配置工程と、
前記振動片を覆う蓋を前記半導体基板に接合する蓋接合工程と、を含むことを特徴とする振動デバイスの製造方法。
A hole forming step of forming a hole to be opened in the first surface on a semiconductor substrate having a first surface and a second surface which are in a front-to-back relationship,
An insulating film forming step of forming an insulating film on the inner surface of the hole, and
A through electrode forming step of filling the holes with a conductive material to form a through electrode,
After the through silicon via forming step, an integrated circuit forming step of forming an integrated circuit on the first surface of the semiconductor substrate, and an integrated circuit forming step.
The vibrating piece arranging step of arranging the vibrating piece on the semiconductor substrate and
A method for manufacturing a vibrating device, which comprises a lid joining step of joining a lid covering the vibrating piece to the semiconductor substrate.
前記孔形成工程では、前記孔を前記第2面に貫通させず、
前記貫通電極形成工程よりも後に、前記半導体基板を前記第2面側から薄肉化して前記孔を前記第2面に貫通させる基板薄肉化工程を含む請求項1に記載の振動デバイスの製造方法。
In the hole forming step, the hole is not penetrated through the second surface.
The method for manufacturing a vibration device according to claim 1, further comprising a substrate thinning step of thinning the semiconductor substrate from the second surface side and penetrating the holes through the second surface after the through electrode forming step.
前記基板薄肉化工程は、前記蓋接合工程よりも後に行われる請求項2に記載の振動デバイスの製造方法。 The method for manufacturing a vibration device according to claim 2, wherein the substrate thinning step is performed after the lid joining step. 前記基板薄肉化工程の後に、前記第2面に前記貫通電極と電気的に接続される端子を形成する端子形成工程を含む請求項2または3に記載の振動デバイスの製造方法。 The method for manufacturing a vibration device according to claim 2 or 3, further comprising a terminal forming step of forming a terminal electrically connected to the through electrode on the second surface after the substrate thinning step. 前記半導体基板は、シリコン基板であり、
前記絶縁膜形成工程では、前記シリコン基板を熱酸化させることにより前記絶縁膜を形成する請求項1ないし4のいずれか1項に記載の振動デバイスの製造方法。
The semiconductor substrate is a silicon substrate, and the semiconductor substrate is a silicon substrate.
The method for manufacturing a vibration device according to any one of claims 1 to 4, wherein in the insulating film forming step, the insulating film is formed by thermally oxidizing the silicon substrate.
前記導電性材料は、導電性ポリシリコンである請求項5に記載の振動デバイスの製造方法。 The method for manufacturing a vibration device according to claim 5, wherein the conductive material is conductive polysilicon.
JP2019179270A 2019-09-30 2019-09-30 Method of manufacturing a vibration device Active JP7423963B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019179270A JP7423963B2 (en) 2019-09-30 2019-09-30 Method of manufacturing a vibration device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019179270A JP7423963B2 (en) 2019-09-30 2019-09-30 Method of manufacturing a vibration device

Publications (2)

Publication Number Publication Date
JP2021057755A true JP2021057755A (en) 2021-04-08
JP7423963B2 JP7423963B2 (en) 2024-01-30

Family

ID=75272865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019179270A Active JP7423963B2 (en) 2019-09-30 2019-09-30 Method of manufacturing a vibration device

Country Status (1)

Country Link
JP (1) JP7423963B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019310A (en) * 2005-07-08 2007-01-25 Seiko Epson Corp Piezoelectric device, method for manufacturing the same, and electronic device
JP2008109636A (en) * 2006-09-28 2008-05-08 Nippon Dempa Kogyo Co Ltd Semiconductor ic and its manufacturing method
JP2010273362A (en) * 2010-07-07 2010-12-02 Seiko Epson Corp Electronic component
JP2014086963A (en) * 2012-10-25 2014-05-12 Seiko Instruments Inc Package and method of manufacturing package
JP2014138118A (en) * 2013-01-17 2014-07-28 Tokyo Electron Ltd Method for forming through via and method for manufacturing electronic product
JP2017139717A (en) * 2016-02-02 2017-08-10 新日本無線株式会社 Piezoelectric oscillator and manufacturing method therefor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019310A (en) * 2005-07-08 2007-01-25 Seiko Epson Corp Piezoelectric device, method for manufacturing the same, and electronic device
JP2008109636A (en) * 2006-09-28 2008-05-08 Nippon Dempa Kogyo Co Ltd Semiconductor ic and its manufacturing method
JP2010273362A (en) * 2010-07-07 2010-12-02 Seiko Epson Corp Electronic component
JP2014086963A (en) * 2012-10-25 2014-05-12 Seiko Instruments Inc Package and method of manufacturing package
JP2014138118A (en) * 2013-01-17 2014-07-28 Tokyo Electron Ltd Method for forming through via and method for manufacturing electronic product
JP2017139717A (en) * 2016-02-02 2017-08-10 新日本無線株式会社 Piezoelectric oscillator and manufacturing method therefor

Also Published As

Publication number Publication date
JP7423963B2 (en) 2024-01-30

Similar Documents

Publication Publication Date Title
JP4718284B2 (en) Surface mount crystal oscillator
US20220239274A1 (en) Resonator Device And Method For Manufacturing Resonator Device
TW202032917A (en) Piezoelectric vibrating device
US20230208388A1 (en) Vibrator device and method for manufacturing vibrator device
JP2011228980A (en) Vibration piece, vibrator, oscillator, and electronic apparatus
JP2021057668A (en) Vibration device, electronic apparatus, and movable body
JP7423963B2 (en) Method of manufacturing a vibration device
JP2013031133A (en) Piezoelectric vibration device
JP2020036262A (en) Method for manufacturing vibration device
CN113328720B (en) Vibration device
CN112583376B (en) Vibration device
JP2022032563A (en) Vibration device
US20220344577A1 (en) Method For Manufacturing Vibration Device
US12009801B2 (en) Resonator device
CN114175502A (en) Piezoelectric vibrator and oscillator provided with same
JP2022085834A (en) Vibration device
US20220345107A1 (en) Vibration Device
JP7497604B2 (en) Vibration devices, electronic devices and mobile devices
US11595025B2 (en) Vibrator device
JP2022164190A (en) vibration device
JP2022032562A (en) Vibration device
JP2021119652A (en) Semiconductor circuit substrate and inspection method
JP2023108260A (en) vibration device
JP2022183735A (en) vibration device
CN116633306A (en) Vibration device and method for manufacturing vibration device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240101

R150 Certificate of patent or registration of utility model

Ref document number: 7423963

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150