JP2021052345A - 帯域通過フィルタ - Google Patents

Abstract

【課題】 電磁界結合に頼らない帯域通過フィルタにおいて、比帯域１０％以下を得ることができると共に、パラメータが少ない簡易な回路構成とする。【解決手段】ショートスタブが２段構成とされたＢＰＦ２は、Ｄｃｃ２１ａとＤｃｃ２２とＤｃｃ２１ｂとの電気長がそれぞれ約λ／４と同じにされると共に、Ｄｃｃ２１ａとＤｃｃ２１ｂとの特性インピーダンスＷｏが同じ値にされている。また、Ｓｓ２３ａとＳｓ２３ｂとの電気長が約３λ／４と同じにされ、Ｓｓ２３ａとＳｓ２３ｂとの特性インピーダンスＵが同じ値とされて、パラメータが少なくされている。【選択図】 図９

Description

本発明は、狭帯域通過型のマイクロ波帯に好適な帯域通過フィルタに関する。

近年の携帯電話における運用周波数は、データ容量の増加に伴い広い占有帯域幅を必要とするなどの理由から、初期の８００ＭＨｚ帯に加え高域の２〜５ＧＨｚ帯への割り当てが進んでいる。この周波数帯での帯域通過フィルタ（以下、「ＢＰＦ」という）としては、従来より半同軸型共振器や誘電体共振器を用いたものが多く実用化されている。ところが、２〜５ＧＨｚ帯は８００ＭＨｚ帯に比べ電波の到達距離が短くなることや、多元接続に伴う通信回線の輻輳を回避するためにエリアが小ゾーン化される傾向にあり、多くの基地局を新設する必要がある。
このため、基地局に関連する機器には価格低減や小型化が求められ、構成部品のひとつであるＢＰＦも例外ではない。この要求条件を満たすために多くの提案がなされている。その一つである、プリント基板上にパターンを形成してＢＰＦを実現する方法は小型で廉価であるが、このＢＰＦは、一般的に広帯域通過型ＢＰＦには適しているものの、狭帯域通過型ＢＰＦを実現するのが困難であった。
具体的には、プリント基板上にパターンを形成するＢＰＦでは、通過帯域幅を中心周波数Ｆｏで割って定義される比帯域が約２０％以上であれば、減衰量が実用的なレベルの急峻な立ち上り特性が得られ易いが、比帯域が約１０％以下となるような狭帯域通過型ＢＰＦでは、充分な減衰量を得るのが困難である。この対応策として最も一般的なものは、ＢＰＦの共振器間を電磁界結合回路を設けて結合量の調整を行う方法である。

従来の半波長側面結合フィルタとされる図３３に示す特許文献１記載のＢＰＦ２００は、入力端子Ｐｉ２０１と出力端子Ｐｏ２０７との間に、５本の共振器用線路２０２，２０３，２０４，２０５，２０６が配置された構成とされている。５本の共振器用線路２０２〜２０６は、通過帯域の中心周波数Ｆｏにおける１波長をλとした時に１／２λの長さとされて、両端オープンとされ、前半部と後半部とが互いに向かい合うように配置されて、５本の共振器用線路２０２〜２０６を順次に電磁界結合させた構成とされている。
また、従来の帯域通過フィルタとされる図３４に示す特許文献２記載のＢＰＦ３００は、入力端子Ｐｉ３０１と出力端子Ｐｏ３０７との間に、線路を折り返した５本の両端オープンのヘアピン状共振器３０２，３０３，３０４，３０５，３０６が配置された構成とされている。ヘアピン状共振器３０２〜３０６は順次向きが反転して互いに向かい合うように配置され、５本のヘアピン状共振器３０２〜３０６を順次に電磁界結合させた構成とされている。
図３３，図３４に示す従来のＢＰＦでは、５本の共振器用線路２０２〜２０６またはヘアピン状共振器３０２〜３０６が、隣接する線路間で相互に電気的影響を受けて僅かに短縮されることから、５本の共振器用線路２０２〜２０６またはヘアピン状共振器３０２〜３０６のそれぞれを正確な共振周波数に合わせるのが困難である。また、５本の共振器用線路２０２〜２０６またはヘアピン状共振器３０２〜３０６間のギャップは高い寸法精度が求められる上、成形後のギャップ調整は構造的に容易ではない。更に、結合部分での電磁界の不要放射が起因して結合損失が増大するなどの多くの困難な技術を克服する必要がある。

そこで、従来の電磁界結合に頼らないＢＰＦの構造として、ストリップ線路を主体にした設計方法が非特許文献１に開示されている。図３５に示すＢＰＦ４００は、非特許文献１の154頁のTABLE5.12の内容を参考にしたＢＰＦ回路であり、入力端子Ｐｉ４０１と出力端子Ｐｏ４０２との間に、４本の分布定数線路Ｗ１０１，Ｗ１０２，Ｗ１０３，Ｗ１０４が縦続に接続されている。４本の分布定数線路Ｗ１０１〜Ｗ１０４の互いの接続点とショート点とされるアースとの間に５本のショートスタブＵ１１１，Ｕ１１２，Ｕ１１３，Ｕ１１４，Ｕ１１５がそれぞれ接続されている。通過帯域の中心周波数Ｆｏにおける波長をλとした時に、４本の分布定数線路Ｗ１０１〜Ｗ１０４と５本のショートスタブＵ１１１〜Ｕ１１５の電気長が１／４λとされている。Ｆｏを２ＧＨｚとし、入力端子Ｐｉ４０１と出力端子Ｐｏ４０２とのインピーダンスを５０［Ω］とすると、Ｗ１０１，Ｗ１０４の特性インピーダンスは３８．６５５［Ω］、Ｗ１０２，Ｗ１０３の特性インピーダンスは３５．８８１［Ω］、Ｕ１１１，Ｕ１１５の特性インピーダンスは２８．４０９［Ω］、Ｕ１１２，Ｕ１１４の特性インピーダンスは１４．４１５［Ω］、Ｕ１１３の特性インピーダンスは１４．６５４［Ω］となる。

図３５に示すＢＰＦ４００において上記電気定数とした際の周波数特性を解析したグラフを図３６に示す。図３６では、０〜４ＧＨｚの周波数レンジにおけるリターンロスＳ１１の周波数特性を実線で、伝送量Ｓ２１の周波数特性を破線で示している。図３６を参照すると、Ｆｏ＝２ＧＨｚに対して通過帯域幅ＢＷは約１ＧＨｚとなっており、比帯域は約５０％とかなり広帯域なＢＰＦとなっていることが分かる。また、ショートスタブＵ１１１〜Ｕ１１５及び分布定数線路Ｗ１０１〜Ｗ１０４の電気定数は、入力端子Ｐｉ４０１と出力端子Ｐｏ４０２間で対称になっているが、その特性インピーダンスは、対同士以外では全て異なった値となっており、複雑なパラメータを必要とする回路構成となっていることが分かる。

特開昭６４−７４８０１号公報 特開昭６２−１９３３０２号公報

Jia-Sheng Hong and M.J. Lancaster著、「MICROSTRIP FILTERS FOR RF/MICROWAVE APPLICATIONS」 P.154〜155 JOHN WILEY & SONS,INC. Copyright 2001

しかしながら、従来の電磁界結合に頼らない帯域通過フィルタにおいては、比帯域１０％以下を実現することが困難になるという問題点、および、複雑なパラメータを必要とする回路構成となってしまうという問題点があった。
そこで、本発明は、電磁界結合に頼らない帯域通過フィルタにおいて、比帯域１０％以下を得ることができると共に、パラメータが少ない簡易な回路構成とされる帯域通過フィルタを提供することを目的としている。

本発明の帯域通過フィルタは、入力端子と出力端子との間に接続された複数の分布定数線路と、該複数の分布定数線路間の接続点とショート点の間に接続された少なくとも１本のショートスタブとを備え、使用周波数帯域の中心周波数の波長をλとした時に、前記複数の分布定数線路の電気長がそれぞれ約λ／４とされると共に、前記ショートスタブの電気長が約３λ／４とされ、前記複数の分布定数線路の特性インピーダンスが前記入力端子および前記出力端子のインピーダンス以上とされていると共に、前記ショートスタブの特性インピーダンスが前記入力端子および前記出力端子のインピーダンス以下とされており、前記複数の分布定数線路と前記ショートスタブとの間で電磁界結合を用いて結合されていないことを最も主要な特徴としている。

本発明の帯域通過フィルタにおいて、前記複数の分布定数線路間の接続点が複数あり、該複数の接続点のそれぞれとショート点の間に前記ショートスタブがそれぞれ接続されている時は、全ての前記ショートスタブの特性インピーダンスが同じ値とされていてもよい。
また、本発明の帯域通過フィルタにおいて、前記複数の分布定数線路の初段の開放端に前記入力端子が接続され、前記複数の分布定数線路の最終段の開放端に前記出力端子が接続されていてもよい。
さらに、本発明の帯域通過フィルタにおいて、前記複数の分布定数線路の初段の特性インピーダンスが前記入力端子のインピーダンスと等しい場合は、前記複数の分布定数線路の初段を省略することができ、前記複数の分布定数線路の最終段の特性インピーダンスが前記出力端子のインピーダンスと等しい場合は、前記複数の分布定数線路の最終段を省略することができてもよい。
さらにまた、本発明の帯域通過フィルタにおいて、前記複数の分布定数線路および前記ショートスタブの線路が誘電体基板の一面に形成され、グランドが形成されていない前記誘電体基板の他面が導電性の筐体に接している場合に、前記誘電体基板の一面に形成された前記複数の分布定数線路の直下に対応する前記筐体の部分に空隙部が形成されていてもよい。
さらにまた、本発明の帯域通過フィルタにおいて、前記ショートスタブが複数本並列に接続されて構成されていてもよい。

本発明の帯域通過フィルタは、複数の分布定数線路と、分布定数線路間の接続点とショート点の間に接続されたショートスタブとから構成されることから、簡易な構成とすることができる。また、本発明の帯域通過フィルタは、複数の分布定数線路の電気長がそれぞれ約λ／４とされると共に、ショートスタブの電気長が約３λ／４とされ、ショートスタブが複数本ある場合は、全てのショートスタブの特性インピーダンスが同じ値とされることから、パラメータを少なくすることができる。

本発明の第１実施例の帯域通過フィルタの回路構成を示す図である。 本発明の第１実施例の帯域通過フィルタにおけるパラメータの組合せを示す図表である。 本発明の第１実施例の帯域通過フィルタにおけるリターンロスおよび伝送量の周波数特性を示す図である。 本発明の第１実施例の帯域通過フィルタにおける他のリターンロスおよび伝送量の周波数特性を示す図である。 本発明の第１実施例の帯域通過フィルタにおけるさらに他のリターンロスおよび伝送量の周波数特性を示す図である。 本発明の第１実施例の帯域通過フィルタにおけるさらに他のリターンロスおよび伝送量の周波数特性を示す図である。 本発明の第１実施例の帯域通過フィルタにおけるさらに他のリターンロスおよび伝送量の周波数特性を示す図である。 本発明の第１実施例の帯域通過フィルタにおけるさらに他のリターンロスおよび伝送量の周波数特性を示す図である。 本発明の第２実施例の帯域通過フィルタの回路構成を示す図である。 本発明の第２実施例の帯域通過フィルタにおけるパラメータの組合せを示す図表である。 本発明の第２実施例の帯域通過フィルタにおけるリターンロスおよび伝送量の周波数特性を示す図である。 本発明の第２実施例の帯域通過フィルタにおける他のリターンロスおよび伝送量の周波数特性を示す図である。 本発明の第２実施例の帯域通過フィルタにおけるさらに他のリターンロスおよび伝送量の周波数特性を示す図である。 本発明の第２実施例の帯域通過フィルタにおけるさらに他のリターンロスおよび伝送量の周波数特性を示す図である。 本発明の第２実施例の帯域通過フィルタにおけるさらに他のリターンロスおよび伝送量の周波数特性を示す図である。 本発明の第２実施例の帯域通過フィルタにおけるさらに他のリターンロスおよび伝送量の周波数特性を示す図である。 本発明の第３実施例の帯域通過フィルタの回路構成を示す図である。 本発明の第３実施例の帯域通過フィルタにおけるパラメータの組合せを示す図表である。 本発明の第３実施例の帯域通過フィルタにおけるリターンロスおよび伝送量の周波数特性を示す図である。 本発明の第３実施例の帯域通過フィルタにおける他のリターンロスおよび伝送量の周波数特性を示す図である。 本発明の第３実施例の帯域通過フィルタにおけるさらに他のリターンロスおよび伝送量の周波数特性を示す図である。 本発明の第３実施例の帯域通過フィルタにおけるさらに他のリターンロスおよび伝送量の周波数特性を示す図である。 本発明の第３実施例の帯域通過フィルタにおけるさらに他のリターンロスおよび伝送量の周波数特性を示す図である。 本発明の第３実施例の帯域通過フィルタにおけるさらに他のリターンロスおよび伝送量の周波数特性を示す図である。 本発明の第４実施例の帯域通過フィルタの回路構成を示す図である。 本発明の第４実施例の帯域通過フィルタにおけるリターンロスおよび伝送量の周波数特性を示す図である。 本発明の第４実施例の帯域通過フィルタの構成の一部を示す断面図である。 本発明の第４実施例の帯域通過フィルタの変形例の回路構成を示す図である。 本発明の第５実施例の帯域通過フィルタの回路構成を示す図である。 本発明の第５実施例の帯域通過フィルタにおけるリターンロスおよび伝送量の周波数特性を示す図である。 本発明の第５実施例の変形例の帯域通過フィルタの回路構成を示す図である。 本発明の第６実施例の帯域通過フィルタにおけるリターンロスおよび伝送量の周波数特性を示す図である。 従来の帯域通過フィルタの構成を示す図である。 従来の帯域通過フィルタの他の構成を示す図である。 従来の電磁界結合に頼らない帯域通過フィルタの構成を示す図である。 従来の電磁界結合に頼らない帯域通過フィルタのリターンロスおよび伝送量の周波数特性を示す図である。

［本発明の第１実施例］
本発明にかかる第１実施例の帯域通過フィルタ（以下、「ＢＰＦ」という）１の回路構成を図１に示す。
図１に示す本発明の第１実施例のＢＰＦ１は、入力端子Ｐｉ１０と出力端子Ｐｏ１３との間に分布定数線路（以下、「Ｄｃｃ」という）１１ａとＤｃｃ１１ｂとが縦続に接続され、Ｄｃｃ１１ａとＤｃｃ１１ｂとの接続点とショート点とされるアースとの間にショートスタブ（以下、「Ｓｓ」という）１２が接続されている。入力端子Ｐｉ１０と出力端子Ｐｏ１３とのインピーダンスがＺｏとされ、使用周波数帯域の中心周波数（以下、「Ｆｏ」という）におけるＳｓ１２の電気長がβ、その特性インピーダンスがＵとされている。また、Ｄｃｃ１１ａおよびＤｃｃ１１ｂのＦｏにおける電気長がθ、その特性インピーダンスがＷｏと同じ値とされている。
ここで、Ｆｏ＝３．５［ＧＨｚ］、Ｚｏ＝５０［Ω］とすると共に、Ｆｏの波長をλとした際に、βがλ／４，３λ／４の２種類とされ、Ｕが１２．５［Ω］，２５［Ω］，５０［Ω］，１００［Ω］の４種類とされ、θがλ／４とされ、Ｗｏが４０［Ω］，５０［Ω］，７０Ω［Ω］の３種類とされて、各組み合わせにおける通過帯域幅（以下、「ＢＷ」という）について計算した結果の図表とされる表１を図２に示す。表１において、ＢＷの基準はＳパラメータのＳ１１（リターンロス）で規定することとし、代表値としてＳ１１が３２ｄＢとなる通過帯域幅を表１に記している。

図３ないし図８に表１の組み合わせにおけるＳ１１とＳ２１（伝送量）の周波数特性を抜粋して示す。図３ないし図８では、２．５ＧＨｚ〜４．５ＧＨｚ間のＳ１１とＳ２１との周波数特性のグラフが示されており、Ｓ１１を実線でＳ２１を破線で示している。Ｕを２５［Ω］，Ｗｏを５０［Ω］，βをλ／４とした場合を図３に示し、Ｕを５０［Ω］，Ｗｏを５０［Ω］，βをλ／４とした場合を図４に示し、Ｕを２５［Ω］，Ｗｏを７０［Ω］，βをλ／４とした場合を図５に示し、Ｕを２５［Ω］，Ｗｏを５０［Ω］，βを３λ／４とした場合を図６に示し、Ｕを５０［Ω］，Ｗｏを５０［Ω］，βを３λ／４とした場合を図７に示し、Ｕを２５［Ω］，Ｗｏを７０［Ω］，βを３λ／４とした場合を図８に示している。図３ないし図８を参照すると、いずれの周波数特性においても、ＦｏでＳ１１が極となる単峰特性となり、Ｆｏを通過周波数とするＢＰＦ特性となっている。比帯域が１０％となるＢＷはＦｏ（＝３．５［ＧＨｚ］）の１０％である３５０ＭＨｚとなるから、表１に示すとおり図３ないし図８に示す周波数特性では、比帯域が１０％以下となっていることが分かる。

また、表１を参照すると、Ｓｓ１２の特性インピーダンスＵが１００［Ω］から１２．５［Ω］に向かって低くされるにつれてＢＷは狭くなり、Ｓｓ１２の電気長βがλ／４から３λ／４と長くされた時にＢＷは狭くなり、Ｄｃｃ１１ａとＤｃｃ１１ｂの特性インピーダンスＷｏが４０［Ω］から７０［Ω］に向かって高くされるにつれてＢＷは狭くなることが分かる。すなわち、Ｓｓ１２の特性インピーダンスＵは低い方が、その電気長βは長い方が、Ｄｃｃ１１ａとＤｃｃ１１ｂの特性インピーダンスＷｏは高い方がＢＰＦ１は狭帯域通過特性になる。そして、図３ないし図８の破線で示すＳ２１の周波数特性を参照すると、βをλ／４とした場合はＷｏを高くしても減衰特性の立ち上がり特性が急峻とならず、βを３λ／４と長くした場合はＷｏを高くすると減衰特性の立ち上がり特性が急峻になることが分かる。すなわち、ＢＰＦ１においてＢＷを狭くするにはＵを低くし、急峻になる減衰特性の立ち上がり特性を得るには、βを３λ／４と長くしてＷｏを高くする必要があることになる。
なお、Ｕ＝５０［Ω］，Ｗｏ＝４０［Ω］，β＝λ／４とした場合は、Ｓ１１の周波数特性において複数の極が現れて修正することができず、Ｕ＝１００［Ω］，Ｗｏ＝４０［Ω］，β＝λ／４とした場合は、Ｓ１１の周波数特性においてＢＷを３２ｄＢ以上とすることができないことから、表１ではＢＷの欄において「−−−」と表示している。このように、Ｗｏ＜Ｚｏの条件下ではＢＰＦ１の電気定数設定に制約を生じ、Ｓ１１の単峰特性が崩れて極端な広帯域通過特性になり、Ｓ１１の目標値とされる３２ｄＢ以上に設定できないようになる。

［本発明の第２実施例］
本発明にかかる第２実施例のＢＰＦ２の回路構成を図９に示す。
図９に示す本発明の第２実施例のＢＰＦ２はショートスタブが２段構成とされており、具体的には、入力端子Ｐｉ２０と出力端子Ｐｏ２４との間にＤｃｃ２１ａとＤｃｃ２２とＤｃｃ２１ｂとの３本が縦続に接続され、Ｄｃｃ２１ａとＤｃｃ２２との接続点とショート点とされるアースとの間にＳｓ２３ａが接続され、Ｄｃｃ２２とＤｃｃ２１ｂとの接続点とショート点とされるアースとの間にＳｓ２３ｂが接続されている。入力端子Ｐｉ２０と出力端子Ｐｏ２４とのインピーダンスがＺｏとされ、ＦｏにおけるＳｓ２３ａおよびＳｓ２３ｂとの電気長がβ、その特性インピーダンスがＵと同じ値とされている。また、Ｄｃｃ２１ａおよびＤｃｃ２１ｂのＦｏにおける電気長がθ、その特性インピーダンスがＷｏと同じ値とされている。また、Ｄｃｃ２２のＦｏにおける電気長がθとＤｃｃ２１ａおよびＤｃｃ２１ｂと同じ値とされ、その特性インピーダンスがＷ１とされている。
ここで、Ｆｏ＝３．５［ＧＨｚ］、Ｚｏ＝５０［Ω］とすると共に、Ｆｏの波長をλとした際に、βがλ／４，３λ／４の２種類とされ、Ｕが１２．５［Ω］，２５［Ω］，５０［Ω］，１００［Ω］の４種類とされ、θがλ／４とされ、Ｗｏが４０［Ω］，５０［Ω］，７０Ω［Ω］の３種類とされ、Ｗ１が３１．２１［Ω］，４８．７６［Ω］，９５．５７［Ω］の３種類とされて、各組み合わせにおける通過帯域幅（ＢＷ）について計算した結果の図表とされる表２を図１０に示す。表２においても、ＢＷの基準はＳパラメータのＳ１１（リターンロス）で規定することとし、代表値としてＳ１１が３２ｄＢとなる通過帯域幅を表２に記している。なお、上記パラメータとした際には、Ｓ１１は実用性に優れた波状特性のチェビシェフ特性が得られるようになる。

図１１ないし図１６に表２の組み合わせにおけるＳ１１とＳ２１（伝送量）の周波数特性を抜粋して示す。図１１ないし図１６では、２．５ＧＨｚ〜４．５ＧＨｚ間のＳ１１とＳ２１との周波数特性のグラフが示されており、Ｓ１１を実線でＳ２１を破線で示している。Ｕを２５［Ω］，Ｗｏを５０［Ω］，Ｗ１を４８．７６［Ω］，βをλ／４とした場合を図１１に示し、Ｕを５０［Ω］，Ｗｏを５０［Ω］，Ｗ１を４８．７６［Ω］，βをλ／４とした場合を図１２に示し、Ｕを２５［Ω］，Ｗｏを７０［Ω］，Ｗ１を９５．５７［Ω］，βをλ／４とした場合を図１３に示し、Ｕを２５［Ω］，Ｗｏを５０［Ω］，Ｗ１を４８．７６［Ω］，βを３λ／４とした場合を図１４に示し、Ｕを５０［Ω］，Ｗｏを５０［Ω］，Ｗ１を４８．７６［Ω］，βを３λ／４とした場合を図１５に示し、Ｕを２５［Ω］，Ｗｏを７０［Ω］，Ｗ１を９５．５７［Ω］，βを３λ／４とした場合を図１６に示している。図１１ないし図１６を参照すると、いずれの周波数特性においても、Ｓ１１がＦｏの低域側と高域側とに２つの極を持つ、通過域がチェビシェフ特性のＢＰＦとなっている。比帯域が１０％となるＢＷはＦｏ（＝３．５［ＧＨｚ］）の１０％である３５０ＭＨｚとなるから、図１３と図１４と図１６に示す周波数特性では、表２に示すとおり比帯域が１０％以下となっており、図１５に示す周波数特性では、比帯域が約１０．３％とほぼ１０％となっていることが分かる。

また、表２を参照すると、Ｓｓ２３ａおよびＳｓ２３ｂの特性インピーダンスＵが１００［Ω］から１２．５［Ω］に向かって低くされるにつれてＢＷは狭くなり、Ｓｓ２３ａおよびＳｓ２３ｂの電気長βがλ／４から３λ／４と長くされた時にＢＷは狭くなり、Ｄｃｃ２１ａとＤｃｃ２１ｂの特性インピーダンスＷｏが４０［Ω］から７０［Ω］に向かって高くされるにつれてＢＷは狭くなり、Ｄｃｃ２２の特性インピーダンスＷ１が３１．２１［Ω］から９５．５７［Ω］に向かって高くされるにつれてＢＷは狭くなることが分かる。すなわち、ショートスタブ（Ｓｓ２３ａ，Ｓｓ２３ｂ）の特性インピーダンスＵは低い方が、その電気長βは長い方が、分布定数線路（Ｄｃｃ２１ａ，Ｄｃｃ２１ｂ，Ｄｃｃ２２）の特性インピーダンスＷｏ，Ｗ１は高い方がＢＰＦ２は狭帯域通過特性になる。そして、図１１ないし図１６の破線で示すＳ２１の周波数特性を参照すると、βをλ／４とした場合はＷｏ，Ｗ１を高くしても減衰特性の立ち上がり特性が急峻とならず、βを３λ／４と長くした場合はＷｏ，Ｗ１を高くすると減衰特性の立ち上がり特性が急峻になることが分かる。すなわち、ＢＰＦ２においてＢＷを狭くするにはＵを低くし、急峻になる減衰特性の立ち上がり特性を得るには、βを３λ／４と長くしてＷｏ，Ｗ１を高くする必要があることになる。
なお、Ｕ＝５０［Ω］，Ｗｏ＝４０［Ω］，Ｗ１＝３１．８３［Ω］，β＝λ／４とした場合は、Ｓ１１の周波数特性において複数の極が現れて修正することができず、Ｕ＝１００［Ω］，Ｗｏ＝４０［Ω］，Ｗ１＝３３．９６［Ω］，β＝λ／４とした場合は、Ｓ１１の周波数特性においてＢＷを３２ｄＢ以上とすることができないことから、表２ではＢＷの欄において「−−−」と表示している。このように、Ｗｏ＜Ｚｏの条件下ではＢＰＦ２の電気定数設定に制約を生じ、Ｓ１１の周波数特性は極端な広帯域通過特性になり、Ｓ１１の目標値とされる３２ｄＢ以上に設定できないようになる。また、上記の２つの場合におけるＷ１の値は参考までに示している。

表１と表２とにおけるＳ１１が３２ｄＢを満足する通過帯域幅（ＢＷ）を比較すると、１段構成のＢＰＦ１より２段構成のＢＰＦ２の方が相対的に広くなっている。また、図３ないし図８に示すＢＰＦ１の周波数特性と、図１１ないし図１６に示すＢＰＦ２の周波数特性との２．５ＧＨｚ及び４．５ＧＨｚのＳ２１の減衰量を比較すると、２段構成のＢＰＦ２における減衰量の方が相対的に大きいことから、ＢＰＦを１段構成から２段構成にすると、通過帯域幅が拡大されると共に、減衰特性の立ち上がり特性が急峻になることが分かる。

［本発明の第３実施例］
次に、ショートスタブの段数を更に増やしてショートスタブを３段構成とした第３実施例のＢＰＦ３の回路構成を図１７に示す。
図１７に示す本発明の第３実施例のＢＰＦ３はショートスタブが３段構成とされており、具体的には、入力端子Ｐｉ３０と出力端子Ｐｏ３４との間にＤｃｃ３１ａとＤｃｃ３２ａとＤｃｃ３２ｂとＤｃｃ３１ｂとの４本が縦続に接続され、Ｄｃｃ３１ａとＤｃｃ３２ａとの接続点とショート点とされるアースとの間にＳｓ３３ａが接続され、Ｄｃｃ３２ａとＤｃｃ３２ｂとの接続点とショート点とされるアースとの間にＳｓ３３ｂが接続され、Ｄｃｃ３２ｂとＤｃｃ３１ｂとの接続点とショート点とされるアースとの間にＳｓ３３ｃが接続されている。入力端子Ｐｉ３０と出力端子Ｐｏ３４とのインピーダンスがＺｏとされ、ＦｏにおけるＳｓ３３ａ，Ｓｓ３３ｂおよびＳｓ３３ｃの電気長がβ、その特性インピーダンスがＵと同じ値とされている。また、Ｄｃｃ３１ａ，Ｄｃｃ３１ｂおよびＤｃｃ３２ａ，Ｄｃｃ３２ｂのＦｏにおける電気長がθと４本とも同じ値とされ、Ｄｃｃ３１ａ，Ｄｃｃ３１ｂの特性インピーダンスがＷｏと同じ値とされ、Ｄｃｃ３２ａ，Ｄｃｃ３２ｂの特性インピーダンスがＷ１と同じ値とされている。
ここで、Ｆｏ＝３．５［ＧＨｚ］、Ｚｏ＝５０［Ω］とすると共に、Ｆｏの波長をλとした際に、βがλ／４，３λ／４の２種類とされ、Ｕが１２．５［Ω］，２５［Ω］，５０［Ω］，１００［Ω］の４種類とされ、θがλ／４とされ、Ｗｏが４０［Ω］，５０［Ω］，７０Ω［Ω］の３種類とされ、Ｗ１はＳ１１が３２ｄＢ以上となる条件を満足するパラメータ値とされて、各組み合わせにおける通過帯域幅（ＢＷ）について計算した結果の図表とされる表３を図１８に示す。表３においても、ＢＷの基準はＳパラメータのＳ１１（リターンロス）で規定することとし、代表値としてＳ１１が３２ｄＢとなる通過帯域幅を表３に記している。なお、上記パラメータとした際には、Ｓ１１は実用性に優れた波状特性のチェビシェフ特性が得られるようになる。

図１９ないし図２４に表３の組み合わせにおけるＳ１１とＳ２１（伝送量）の周波数特性を抜粋して示す。図１９ないし図２４では、２．５ＧＨｚ〜４．５ＧＨｚ間のＳ１１とＳ２１との周波数特性のグラフが示されており、Ｓ１１を実線でＳ２１を破線で示している。Ｕを２５［Ω］，Ｗｏを５０［Ω］，Ｗ１を５７．１９［Ω］，βをλ／４とした場合を図１９に示し、Ｕを５０［Ω］，Ｗｏを５０［Ω］，Ｗ１を５３．９５［Ω］，βをλ／４とした場合を図２０に示し、Ｕを２５［Ω］，Ｗｏを７０［Ω］，Ｗ１を１２６．４７［Ω］，βをλ／４とした場合を図２１に示し、Ｕを２５［Ω］，Ｗｏを５０［Ω］，Ｗ１を６１．５５［Ω］，βを３λ／４とした場合を図２２に示し、Ｕを５０［Ω］，Ｗｏを５０［Ω］，Ｗ１を５９．０７［Ω］，βを３λ／４とした場合を図２３に示し、Ｕを２５［Ω］，Ｗｏを７０［Ω］，Ｗ１を１２７．１１［Ω］，βを３λ／４とした場合を図２４に示している。図１９ないし図２４を参照すると、いずれの周波数特性においても、Ｓ１１がＦｏとＦｏの低域側と高域側との３つに極を持つ、通過域がチェビシェフ特性のＢＰＦとなっている。比帯域が１０％となるＢＷはＦｏ（＝３．５［ＧＨｚ］）の１０％である３５０ＭＨｚとなるから、表３に示すとおり図２２と図２４に示す周波数特性では、比帯域が１０％以下となっており、図２１に示す周波数特性では、比帯域が約１１．６％とほぼ１０％となっており、図２３に示す周波数特性では、比帯域が約１６．２％と１０％に近い比帯域となっていることが分かる。

また、表３を参照すると、Ｓｓ３３ａ，Ｓｓ３３ｂおよびＳｓ３３ｃの特性インピーダンスＵが１００［Ω］から１２．５［Ω］に向かって低くされるにつれてＢＷは狭くなり、Ｓｓ３３ａ，Ｓｓ３３ｂおよびＳｓ３３ｃの電気長βがλ／４から３λ／４と長くされた時にＢＷは狭くなり、Ｄｃｃ３１ａとＤｃｃ３１ｂの特性インピーダンスＷｏが４０［Ω］から７０［Ω］に向かって高くされるにつれてＢＷは狭くなり、Ｄｃｃ３２ａとＤｃｃ３２ｂの特性インピーダンスＷ１が高い方がＢＷが狭くなる傾向とされることが分かる。すなわち、ショートスタブ（Ｓｓ３３ａ，Ｓｓ３３ｂ，Ｓｓ３３ｃ）の特性インピーダンスＵは低い方が、その電気長βは長い方が、分布定数線路（Ｄｃｃ３１ａ，Ｄｃｃ３１ｂ，Ｄｃｃ３２ａ，Ｄｃｃ３２ｂ）の特性インピーダンスＷｏは高い方がＢＰＦ３は狭帯域通過特性になる。そして、図１９ないし図２４の破線で示すＳ２１の周波数特性を参照すると、βをλ／４とした場合はＷｏ，Ｗ１を高くしても減衰特性の立ち上がり特性が急峻とならず、βを３λ／４と長くした場合はＷｏ，Ｗ１を高くすると減衰特性の立ち上がり特性が急峻になることが分かる。すなわち、ＢＰＦ３においてＢＷを狭くするにはＵを低くし、急峻になる減衰特性の立ち上がり特性を得るには、βを３λ／４と長くしてＷｏ，Ｗ１を高くする必要があることになる。
なお、Ｕ＝５０［Ω］，Ｗｏ＝４０［Ω］，Ｗ１＝３１．７６［Ω］，β＝λ／４とした場合は、Ｓ１１の周波数特性において複数の極が現れて修正することができず、Ｕ＝１００［Ω］，Ｗｏ＝４０［Ω］，Ｗ１＝３２．５９［Ω］，β＝λ／４とした場合は、Ｓ１１の周波数特性においてＢＷを３２ｄＢ以上とすることができないことから、表３ではＢＷの欄において「−−−」と表示している。このように、Ｗｏ＜Ｚｏの条件下ではＢＰＦ３の電気定数設定に制約を生じ、Ｓ１１の周波数特性は極端な広帯域通過特性になり、Ｓ１１の目標値とされる３２ｄＢ以上に設定できないようになる。また、上記の２つの場合におけるＷ１の値は参考までに示している。

表２と表３とにおけるＳ１１が３２ｄＢを満足する通過帯域幅（ＢＷ）を比較すると、２段構成のＢＰＦ２より３段構成のＢＰＦ３の方が相対的に広くなっている。また、図１１ないし図１６に示すＢＰＦ２の周波数特性と、図１９ないし図２４に示すＢＰＦ３の周波数特性との２．５ＧＨｚ及び４．５ＧＨｚのＳ２１の減衰量を比較すると、３段構成のＢＰＦ３における減衰量の方が相対的に大きいことから、ＢＰＦを２段構成から３段構成にすると、通過帯域幅が拡大すると共に、減衰特性の立ち上がり特性が急峻になることが分かる。
また、図３ないし図８に示すＢＰＦ１の周波数特性と、図１１ないし図１６に示すＢＰＦ２の周波数特性と、図１９ないし図２４に示すＢＰＦ３の周波数特性とを参照すると、通過帯域の比帯域が１０％以下となるような狭帯域通過型のＢＰＦを得るためには、ショートスタブの電気長を３／４λするのが好適であることが分かる。そこで、本発明のＢＰＦにおいては、ショートスタブの電気長を３／４λ（λはＦｏの波長）とする。

［本発明の第４実施例］
次に、比帯域が１０％以下の実践的な３．５ＧＨｚ帯の第４実施例のＢＰＦ４の回路構成を図２５に示す。
図２５に示す本発明の第４実施例のＢＰＦ４はショートスタブの段数が増やされて５段構成とされており、具体的には、入力端子Ｐｉ４０と出力端子Ｐｏ４５との間にＤｃｃ４１ａとＤｃｃ４２ａとＤｃｃ４３ａとＤｃｃ４３ｂとＤｃｃ４２ｂとＤｃｃ４１ｂとの６本が縦続に接続され、Ｄｃｃ４１ａとＤｃｃ４２ａとの接続点とショート点とされるアースとの間にＳｓ４４ａが接続され、Ｄｃｃ４２ａとＤｃｃ４３ａとの接続点とショート点とされるアースとの間にＳｓ４４ｂが接続され、Ｄｃｃ４３ａとＤｃｃ４３ｂとの接続点とショート点とされるアースとの間にＳｓ４４ｃが接続され、Ｄｃｃ４３ｂとＤｃｃ４２ｂとの接続点とショート点とされるアースとの間にＳｓ４４ｄが接続され、Ｄｃｃ４２ｂとＤｃｃ４１ｂとの接続点とショート点とされるアースとの間にＳｓ４４ｅが接続されている。入力端子Ｐｉ４０と出力端子Ｐｏ４５とのインピーダンスがＺｏとされ、ＦｏにおけるＳｓ４４ａ〜Ｓｓ４４ｅの電気長がβ、その特性インピーダンスがＵと５本とも同じ値とされている。また、Ｄｃｃ４１ａ，Ｄｃｃ４１ｂおよびＤｃｃ４２ａ，Ｄｃｃ４２ｂおよびＤｃｃ４３ａ，Ｄｃｃ４３ｂのＦｏにおける電気長がθと６本とも同じ値とされ、Ｄｃｃ４１ａ，Ｄｃｃ４１ｂの特性インピーダンスがＷｏと同じ値とされ、Ｄｃｃ４２ａ，Ｄｃｃ４２ｂの特性インピーダンスがＷ１と同じ値とされ、Ｄｃｃ４３ａ，Ｄｃｃ４３ｂの特性インピーダンスがＷ２と同じ値とされている。

第４実施例のＢＰＦ４の仕様は次の通りである。
「中心周波数Ｆｏ ＝ ３．５ＧＨｚ
通過周波数帯域ＢＷ ＝ ０．１ＧＨｚ（Ｆｏ±５０ＭＨｚ）以上
ＢＷの比帯域 ＝ ２．８６％
リターンロス（Ｓ１１） ＝ ３２ｄＢ
通過周波数帯域の振幅特性 ： チェビシェフ特性
減衰量（Ｓ２１） ＝ Ｆｏ±０．３５ＧＨｚにおいて５５ｄＢ以上」
なお、仕様においてＢＷの基準はＳパラメータのリターンロス（Ｓ１１）で規定されたＢＷとされる。

上記仕様が得られる電気定数であるＢＰＦ４のパラメータ値を求めると、Ｚｏ＝５０［Ω］とし、Ｆｏの波長をλとした際に、βが３λ／４とされ、Ｕが１２．５［Ω］とされ、θがλ／４とされ、Ｗｏが５９．５［Ω］とされ、Ｗ１が９８．３［Ω］とされ、Ｗ２が１４９［Ω］とされる。このパラメータ値とされたＢＰＦ４の３ＧＨｚ〜４ＧＨｚ間のＳ１１とＳ２１の周波数特性のグラフを図２６に示す。図２６を参照すると、Ｓ１１が３２ｄＢとなる周波数帯域幅はＦｏ±７６．３５ＭＨｚが得られ、ＢＷは約０．１５ＧＨｚとなることから、ＢＷの仕様とされる０．１ＧＨｚ以上を満足している。また、Ｆｏ±０．３５ＧＨｚに該当する３．１５ＧＨｚと３．８５ＧＨｚの周波数における減衰量は約６０．２ｄＢが得られており、Ｓ２１の仕様とされる５５ｄＢ以上を満足していることがわかる。

ところで、ＢＰＦ４においては、Ｗ２の特性インピーダンスは１４９Ωとされ、高インピーダンスであることからＷ２の特性インピーダンスとされるＤｃｃ４３ａ，Ｄｃｃ４３ｂの線路を形成する場合は、線路幅が極端に細くなって、実現することが困難になる場合がある。そこで、図２７に線路幅が極端に細くならないようにする構成を示す。
図２７に示すように、Ｄｃｃ４３ａ（Ｄｃｃ４３ｂ）は導電性の筐体１０１の一面に裏面が接するように載置された誘電体の基板１０２の表面にストリップラインとして形成される。このストリップラインは、基板１０２の裏面にグランド層が形成されていないサスペンデッド構造とされ、ストリップラインの直下の筐体１０１に断面が矩形状の溝とされた空隙部１０３を形成する。ストリップラインの特性インピーダンスは、線路幅が細いほど高くなり、グランド層から離れるほど高くなる。すなわち、サスペンデッド構造とするとストリップラインがグランド層から離れることになるから、同じ値の特性インピーダンスを得ようとした時に、ストリップラインの線路幅を広くすることができ、容易にＤｃｃ４３ａ，Ｄｃｃ４３ｂの線路を形成することができる。
このように、Ｄｃｃ４３ａ（Ｄｃｃ４３ｂ）を構成するストリップラインをサスペンデッド構造として、ストリップライン直下の筐体１０１に空隙部１０３を形成することにより、高インピーダンスのストリップラインの線路幅を容易に形成することが可能な線路幅として、Ｄｃｃ４３ａ，Ｄｃｃ４３ｂを容易に形成することができる。

また、ＢＰＦ４においては、ショートスタブＳｓ４４ａ〜Ｓｓ４４ｅの特性インピーダンスＵは１２．５Ωと低インピーダンスとなるから、特別な比誘電率の材質や厚さの基板を使用しない限りＦｏの波長に対してショートスタブの線路幅が極端に広くなってしまう。そこで、図２８にショートスタブの線路幅が極端に広くならないようにする変形例のＢＰＦ４’の回路構成を示す。
図２８に示すように、変形例のＢＰＦ４’では特性インピーダンスＵ’のショートスタブを２本並列に接続して構成しており、他の構成はＢＰＦ４と同様とされている。具体的には、Ｓｓ４４ａに替えてＳｓ５４ａとＳｓ５５ａとを並列に接続して構成し、同様に、Ｓｓ４４ｂに替えてＳｓ５４ｂとＳｓ５５ｂとを並列に接続して構成し、Ｓｓ４４ｃに替えてＳｓ５４ｃとＳｓ５５ｃとを並列に接続して構成し、Ｓｓ４４ｄに替えてＳｓ５４ｄとＳｓ５５ｄとを並列に接続して構成し、Ｓｓ４４ｅに替えてＳｓ５４ｅとＳｓ５５ｅとを並列に接続して構成している。Ｓｓ５４ａ〜Ｓｓ５４ｅおよびＳｓ５５ａ〜Ｓｓ５５ｅの特性インピーダンスはすべてＵ’とされている。２本並列に接続したショートスタブの特性インピーダンスは、１本あたりの特性インピーダンスの半分になることから、θ＝３／４λ、Ｕ’＝２５［Ω］のショートスタブを２本並列に接続した際の特性インピーダンスは等価的に１２．５［Ω］となる。これにより、ＢＰＦ４’においてはＵ’を２５［Ω］とできることから、ショートスタブの線路幅が極端に広くならないようにすることができる。

［本発明の第５実施例］
次に、比帯域が１０％以下の実践的な３．５ＧＨｚ帯の第５実施例のＢＰＦ５の回路構成を図２９に示す。
図２９に示す本発明の第５実施例のＢＰＦ５はショートスタブが６段構成とさらに増段されており、具体的には、入力端子Ｐｉ６０と出力端子Ｐｏ６６との間にＤｃｃ６１ａとＤｃｃ６２ａとＤｃｃ６３ａとＤｃｃ６４とＤｃｃ６３ｂとＤｃｃ６２ｂとＤｃｃ６１ｂとの７本が縦続に接続され、Ｄｃｃ６１ａとＤｃｃ６２ａとの接続点とショート点とされるアースとの間にＳｓ６５ａが接続され、Ｄｃｃ６２ａとＤｃｃ６３ａとの接続点とショート点とされるアースとの間にＳｓ６５ｂが接続され、Ｄｃｃ６３ａとＤｃｃ６４との接続点とショート点とされるアースとの間にＳｓ６５ｃが接続され、Ｄｃｃ６４とＤｃｃ６３ｂとの接続点とショート点とされるアースとの間にＳｓ６５ｄが接続され、Ｄｃｃ６３ｂとＤｃｃ６２ｂとの接続点とショート点とされるアースとの間にＳｓ６５ｅが接続され、Ｄｃｃ６２ｂとＤｃｃ６１ｂとの接続点とショート点とされるアースとの間にＳｓ６５ｆが接続されている。入力端子Ｐｉ６０と出力端子Ｐｏ６６とのインピーダンスがＺｏとされ、ＦｏにおけるＳｓ６５ａ〜Ｓｓ６５ｆの電気長がβ、その特性インピーダンスがＵと６本とも同じ値とされている。また、Ｄｃｃ６１ａ，Ｄｃｃ６１ｂおよびＤｃｃ６２ａ，Ｄｃｃ６２ｂおよびＤｃｃ６３ａ，Ｄｃｃ６３ｂおよびＤｃｃ６４のＦｏにおける電気長がθと７本とも同じ値とされ、Ｄｃｃ６１ａ，Ｄｃｃ６１ｂの特性インピーダンスがＷｏと同じ値とされ、Ｄｃｃ６２ａ，Ｄｃｃ６２ｂの特性インピーダンスがＷ１と同じ値とされ、Ｄｃｃ６３ａ，Ｄｃｃ６３ｂの特性インピーダンスがＷ２と同じ値とされ、Ｄｃｃ６４の特性インピーダンスがＷ３とされている。

第５実施例のＢＰＦ５の仕様は次の通りである。
「中心周波数Ｆｏ ＝ ３．５ＧＨｚ
通過周波数帯域ＢＷ ＝ ０．２ＧＨｚ（Ｆｏ±１００ＭＨｚ）以上
ＢＷの比帯域 ＝ ５．７１％
リターンロス（Ｓ１１） ＝ ３２ｄＢ
通過周波数帯域の振幅特性 ： チェビシェフ特性
減衰量（Ｓ２１） ＝ Ｆｏ±０．４ＧＨｚにおいて５０ｄＢ以上」
なお、仕様においてＢＷの基準はＳパラメータのリターンロス（Ｓ１１）で規定されたＢＷとされる。

上記仕様が得られる電気定数であるＢＰＦ５のパラメータ値を求めると、Ｚｏ＝５０［Ω］とし、Ｆｏの波長をλとした際に、βが３λ／４とされ、Ｕが１６［Ω］とされ、θがλ／４とされ、Ｗｏが５０［Ω］とされ、Ｗ１が６８．５３［Ω］とされ、Ｗ２が１０４．９７［Ω］とされ、Ｗ３が１１４．５［Ω］とされる。このパラメータ値とされたＢＰＦ５の３ＧＨｚ〜４ＧＨｚ間のＳ１１とＳ２１の周波数特性のグラフを図３０に示す。図３０を参照すると、Ｓ１１が３２ｄＢとなる周波数帯域幅はＦｏ±１４１．３５ＭＨｚが得られ、ＢＷは約０．２８ＧＨｚとなることから、ＢＷの仕様とされる０．２ＧＨｚ以上を満足している。また、Ｆｏ±０．４ＧＨｚに該当する３．１ＧＨｚと３．９ＧＨｚの周波数における減衰量は約５４．４ｄＢが得られており、Ｓ２１の仕様とされる５０ｄＢ以上を満足していることがわかる。
また、ＢＰＦ５においては、ショートスタブＳｓ６５ａ〜Ｓｓ６５ｆの特性インピーダンスＵは１６Ωと低インピーダンスとなるから、図２８に示す手段を採用して線路幅が極端に広くならないようにすることができる。さらに、ＢＰＦ５においては、Ｄｃｃ６３ａ，Ｄｃｃ６３ｂとＤｃｃ６４の特性インピーダンスが高インピーダンスとされることから、図２７に示す手段を採用して線路幅が極端に細くならないようにすることができる。

なお、ＢＰＦ５において、入力端子Ｐｉ６０と接続するＤｃｃ６１ａの特性インピーダンスＷｏが入力端子Ｐｉ６０の特性インピーダンスＺｏに等しい場合は、Ｄｃｃ６１ａを省略することができる。同様に、出力端子Ｐｏ６６と接続するＤｃｃ６１ｂの特性インピーダンスＷｏが出力端子Ｐｏ６６の特性インピーダンスＺｏに等しい場合は、Ｄｃｃ６１ｂを省略することができる。Ｄｃｃ６１ａ、Ｄｃｃ６１ｂを省略したＢＰＦ５の変形例のＢＰＦ５’の回路構成を図３１に示す。
図３１に示す変形例のＢＰＦ５’においては、Ｐｉ６０とＤｃｃ６２ａとの接続点とショート点とされるアースとの間にＳｓ６５ａが接続され、Ｐｏ６６とＤｃｃ６２ｂとの接続点とショート点とされるアースとの間にＳｓ６５ｆが接続されて、他の構成はＢＰＦ５と同様とされている。ＢＰＦ５’におけるパラメータ値をＢＰＦ５と同じ値とした際には、ＢＰＦ５’のＳ１１とＳ２１の周波数特性は図３０に示すようにＢＰＦ５と同様となる。

［本発明の第６実施例］
次に、第６実施例のＢＰＦ６は比帯域が１０％以下の実践的な３．５ＧＨｚ帯のショートスタブが６段構成のＢＰＦとされている。ＢＰＦ６の回路構成は図２９に示すＢＰＦ５と同様とされていることから、回路構成は省略する。なお、第６実施例のＢＰＦ６においては、第５実施例のＢＰＦ５の仕様におけるリターンロスを３２［ｄＢ］から２１［ｄＢ］に変更したＢＰＦとされている。
第６実施例のＢＰＦ６の仕様は次の通りである。
「中心周波数Ｆｏ ＝ ３．５ＧＨｚ
通過周波数帯域ＢＷ ＝ ０．３ＧＨｚ（Ｆｏ±１５０ＭＨｚ）以上
ＢＷの比帯域 ＝ ８．５７％
リターンロス（Ｓ１１） ＝ ２１ｄＢ
通過周波数帯域の振幅特性 ： チェビシェフ特性
減衰量（Ｓ２１） ＝ Ｆｏ±０．４ＧＨｚにおいて４０ｄＢ以上」
なお、仕様においてＢＷの基準はＳパラメータのリターンロス（Ｓ１１）で規定されたＢＷとされる。

上記仕様が得られる電気定数であるＢＰＦ６のパラメータ値を求めると、Ｚｏ＝５０［Ω］とし、Ｆｏの波長をλとした際に、βが３λ／４とされ、Ｕが１５［Ω］とされ、θがλ／４とされ、Ｗｏが５０［Ω］とされ、Ｗ１が５９．０５［Ω］とされ、Ｗ２が８０．９［Ω］とされ、Ｗ３が８５．９［Ω］とされる。このパラメータ値とされたＢＰＦ６の３ＧＨｚ〜４ＧＨｚ間のＳ１１とＳ２１の周波数特性のグラフを図３２に示す。図３２を参照すると、Ｓ１１が２１ｄＢとなる周波数帯域幅はＦｏ±１９３．５９ＭＨｚが得られ、ＢＷは約０．３９ＧＨｚとなることから、ＢＷの仕様とされる０．３ＧＨｚ以上を満足している。また、Ｆｏ±０．４ＧＨｚに該当する３．１ＧＨｚと３．９ＧＨｚの周波数における減衰量は約４７．４ｄＢが得られており、Ｓ２１の仕様とされる４０ｄＢ以上を満足しており、異なるリターンロスの要求にも対応可能なことがわかる。
また、ＢＰＦ６においては、ショートスタブＳｓ６５ａ〜Ｓｓ６５ｆの特性インピーダンスＵは１５Ωと低インピーダンスとなるから、図２８に示す手段を採用して線路幅が極端に広くならないようにすることができる。

以上説明した本発明にかかる実施例のＢＰＦにおいて、本発明の実施例の各ＢＰＦにおける電気定数とされるパラメータ値は、上記記載したパラメータ値に限定されるものではなく、各ＢＰＦにおいて上記記載した機能および作用と同等の機能および作用を奏することができるパラメータ値とされていれば、上記記載したパラメータ値に限定されるものではない。すなわち、このパラメータ値には、上記記載したパラメータ値の上下に許容範囲があり、この許容範囲は各ＢＰＦにおいて上記記載した機能および作用と同等の機能および作用を奏する範囲とされている。
なお、以上説明した本発明にかかる実施例のＢＰＦにおいて、入力端子Ｐｉと出力端子Ｐｏの入出力インピーダンスＺｏは、Ｚｏ＝５０［Ω］に統一して説明したが、Ｚｏは５０［Ω］に限らない。本発明にかかる実施例のＢＰＦにおける特性インピーダンスは、入出力インピーダンスＺｏを基準とした相対値であり、例えばＺｏ＝７５［Ω］の場合は、入出力インピーダンスＺｏを５０［Ω］とした場合の１．５倍の特性インピーダンスとすればよい。すなわち、本発明にかかる実施例のＢＰＦにおいて、入出力インピーダンスＺｏを７５［Ω］とした場合は、分布定数線路やショートスタブの特性インピーダンスを１．５倍とすれば同等の機能と作用を奏するＢＰＦとすることができる。

本発明にかかる実施例のＢＰＦにおいては、好適には入出力端子間に少なくとも２本以上のショートスタブがあり、そのショートスタブのショート点と反対側の接続点と入力端子あるいは出力端子間を接続する分布定数線路と、ショートスタブの接続点の相互間を接続する複数の分布定数線路を備えるＢＰＦとされている。
また、本発明にかかる実施例のＢＰＦは、入出力端子とショートスタブ間およびショートスタブ相互間に、電界結合や磁界結合あるいはそれらが混在した電磁界結合回路を用いていない狭帯域通過型のＢＰＦとされている。このため、本発明にかかる実施例のＢＰＦは、一般的に高い寸法精度や微細な構造を必要とする結合回路を持たないことから、設計や製造が容易であり、結合回路で生じる結合損失がない。
さらに、本発明にかかる実施例のＢＰＦにおける分布定数線路の電気長は、ＢＰＦ全体の伝送特性に関係なく、全て使用中心周波数の１／４波長と明確に定量化されているので、設計や製造が容易となる。
さらにまた、本発明にかかる実施例のＢＰＦにおけるショートスタブの電気長は、ＢＰＦ全体の伝送特性に関係なく、全て使用中心周波数の３／４波長とされている。従って、ＢＰＦを構成する全てのショートスタブが、同一の使用中心周波数の３／４波長と明確に定量化されるので、設計や製造が容易となる。そして、ＢＰＦを構成しているショートスタブの特性インピーダンスは、全て同一とされている。従って、異なる特性インピーダンスのショートスタブが組み合わされて構成された従来のＢＰＦに比べて、製造作業が簡素化されて設計や製造を容易とすることができる。
さらにまた、本発明にかかる実施例のＢＰＦでは、分布定数線路およびショートスタブにおいて、電気定数の多くが同一とされ、他の構成素子に影響されず各々が単独に定量化されている特長から、プリント基板上に銅箔等の導電体のパターンを形成する方法で作られるＢＰＦ回路に対応し易く、設計時間の短縮・低価格化・小型化等に適したＢＰＦとなっている。
さらにまた、本発明にかかる実施例のＢＰＦにおいては、ショートスタブの特性インピーダンスが入出力端子の入出力インピーダンスより高く、かつ分布定数線路の特性インピーダンスが入出力インピーダンスより低くなる設定は、上記したように電気特性の設定に制約があることから、本発明の技術的範囲の範囲外とされている。

１０１ 筐体、１０２ 基板、１０３ 空隙部、２０２〜２０６ 共振器用線路、３０２〜３０６ ヘアピン状共振器、ＢＰＦ１，ＢＰＦ２，ＢＰＦ３，ＢＰＦ４，ＢＰＦ５、ＢＰＦ６，ＢＰＦ２００，ＢＰＦ３００，ＢＰＦ４００ 帯域通過フィルタ、Ｄｃｃ１１ａ，Ｄｃｃ１１ｂ，Ｄｃｃ２１ａ，Ｄｃｃ２２，Ｄｃｃ２１ｂ，Ｄｃｃ３１ａ，Ｄｃｃ３２ａ，ｄｃｃ３２ｂ，Ｄｃｃ３１ｂ，Ｄｃｃ４１ａ，Ｄｃｃ４２ａ，Ｄｃｃ４３ａ，Ｄｃｃ４３ｂ，Ｄｃｃ４２ｂ，Ｄｃｃ４１ｂ，Ｄｃｃ６１ａ，Ｄｃｃ６２ａ，Ｄｃｃ６３ａ，Ｄｃｃ６４，Ｄｃｃ６３ｂ，Ｄｃｃ６２ｂ，Ｄｃｃ６１ｂ，Ｗ１０１〜Ｗ１０４ 分布定数線路、Ｐｉ１０，Ｐｉ２０，Ｐｉ３０，Ｐｉ４０，Ｐｉ６０，Ｐｉ２０１，Ｐｉ３０１，Ｐｉ４０１ 入力端子、Ｐｏ１３，Ｐｏ２４，Ｐｏ３４，Ｐｏ４５，Ｐｏ６６，Ｐｏ２０７，Ｐｏ３０７，Ｐｏ４０２ 出力端子、Ｓｓ１２，Ｓｓ２３ａ，Ｓｓ２３ｂ，Ｓｓ３３ａ〜Ｓｓ３３ｃ，Ｓｓ４４ａ〜Ｓｓ４４ｅ，Ｓｓ５４ａ〜Ｓｓ５４ｅ，Ｓｓ５５ａ〜Ｓｓ５５ｅ，Ｓｓ６５ａ〜Ｓｓ６５ｆ，Ｕ１１１〜Ｕ１１５ ショートスタブ

Claims (6)

1. 入力端子と出力端子との間に接続された複数の分布定数線路と、
   該複数の分布定数線路間の接続点とショート点の間に接続された少なくとも１本のショートスタブとを備え、
   使用周波数帯域の中心周波数の波長をλとした時に、前記複数の分布定数線路の電気長がそれぞれ約λ／４とされると共に、前記ショートスタブの電気長が約３λ／４とされ、前記複数の分布定数線路の特性インピーダンスが前記入力端子および前記出力端子のインピーダンス以上とされていると共に、前記ショートスタブの特性インピーダンスが前記入力端子および前記出力端子のインピーダンス以下とされており、前記複数の分布定数線路と前記ショートスタブとの間で電磁界結合を用いて結合されていないことを特徴とする帯域通過フィルタ。
2. 前記複数の分布定数線路間の接続点が複数あり、該複数の接続点のそれぞれとショート点の間に前記ショートスタブがそれぞれ接続されている時は、全ての前記ショートスタブの特性インピーダンスが同じ値とされていることを特徴とする請求項１に記載の帯域通過フィルタ
3. 前記複数の分布定数線路の初段の開放端に前記入力端子が接続され、前記複数の分布定数線路の最終段の開放端に前記出力端子が接続されていることを特徴とする請求項１または２に記載の帯域通過フィルタ。
4. 前記複数の分布定数線路の初段の特性インピーダンスが前記入力端子のインピーダンスと等しい場合は、前記複数の分布定数線路の初段を省略することができ、
   前記複数の分布定数線路の最終段の特性インピーダンスが前記出力端子のインピーダンスと等しい場合は、前記複数の分布定数線路の最終段を省略することができることを特徴とする請求項１または２に記載の帯域通過フィルタ。
5. 前記複数の分布定数線路および前記ショートスタブの線路が誘電体基板の一面に形成され、グランドが形成されていない前記誘電体基板の他面が導電性の筐体に接している場合に、前記誘電体基板の一面に形成された前記複数の分布定数線路の直下に対応する前記筐体の部分に空隙部が形成されていることを特徴とする請求項１ないし４のいずれかに記載の帯域通過フィルタ。
6. 前記ショートスタブが複数本並列に接続されて構成されていることを特徴とする請求項１ないし５のいずれかに記載の帯域通過フィルタ。

Images