JP2021052046A

JP2021052046A - Multilayer printed board

Info

Publication number: JP2021052046A
Application number: JP2019172720A
Authority: JP
Inventors: 丸山　和男; Kazuo Maruyama; 和男丸山
Original assignee: Keihin Corp
Current assignee: Keihin Corp
Priority date: 2019-09-24
Filing date: 2019-09-24
Publication date: 2021-04-01

Abstract

To provide a technique capable of extending the life of a multilayer printed board.SOLUTION: A multilayer printed board 10 comprises a build-up board having a stack via structure where other vias 60, 60 are layered on a core via 30. A plurality of the other vias 60, 60 are arrayed directly above the core via 30.EFFECT: A plurality of other vias 60, 60 are layered and connected directly above one core via 30. Thus, a connection area between the one core via 30 and the plurality of other vias 60, 60 is increased. Accordingly, a conduction failure such as disconnection occurring between the one core via 30 and the vias 60, 60 can be prevented, so that a multilayer printed board 10 can be increased in durability and extended in life.SELECTED DRAWING: Figure 1

Description

本発明は、スタックビア構造のビルドアップ基板から成る多層プリント基板に関する。 The present invention relates to a multilayer printed circuit board composed of a build-up substrate having a stack via structure.

近年、多層プリント基板として、コアビアの真上に他のビアを重ねた、いわゆるスタックビア構造のビルドアップ基板が知られている（例えば特許文献１参照）。 In recent years, as a multilayer printed circuit board, a build-up substrate having a so-called stack via structure in which another via is stacked directly above a core via is known (see, for example, Patent Document 1).

特許文献１に開示されているスタックビア構造のビルドアップ基板は、スルーホールから成るコアビアの真上に、他のビアを重ねて接合した構成である。 The build-up substrate having a stack via structure disclosed in Patent Document 1 has a configuration in which other vias are superposed and joined directly above a core via formed of through holes.

このような多層プリント基板は、高寿命化が求められている。しかし、ビアの上にビアを重ねると、ビアからビアへの導通が取れなかったり、信頼性が低かったりする。つまり、コアビアと他のビアとの接続部分に発生する断線等の導通不良を防止するには、限界がある。従って、多層プリント基板の高寿命化を図るには、改良の余地がある。 Such a multilayer printed circuit board is required to have a long life. However, when the via is placed on the via, the continuity from the via to the via cannot be obtained or the reliability is low. That is, there is a limit to prevent poor continuity such as disconnection that occurs at the connection portion between the core via and the other via. Therefore, there is room for improvement in order to extend the life of the multilayer printed circuit board.

特開２０１４−８６４８１号公報Japanese Unexamined Patent Publication No. 2014-86481

本発明は、多層プリント基板の高寿命化を図ることができる技術を、提供することを課題とする。 An object of the present invention is to provide a technique capable of extending the life of a multilayer printed circuit board.

本発明では、コアビアの上に他のビアを重ねたスタックビア構造のビルドアップ基板から成る、多層プリント基板において、
前記他のビアは、前記コアビアの上に複数配列されていることを特徴とする多層プリント基板が提供される。 In the present invention, in a multilayer printed circuit board composed of a build-up board having a stack via structure in which other vias are superposed on a core via.
A plurality of the other vias are arranged on the core via, and a multilayer printed circuit board is provided.

本発明では、１つのコアビアの真上に、他のビアを複数重ね且つ接続している。このため、１つのコアビアと複数の他のビアとの接続面積が増す。その分、両者間に発生する断線等の導通不良を防止することができる。多層プリント基板の耐久性が高まり、高寿命化を図ることができる。 In the present invention, a plurality of other vias are stacked and connected directly above one core via. Therefore, the connection area between one core via and the plurality of other vias is increased. Therefore, it is possible to prevent poor continuity such as disconnection that occurs between the two. The durability of the multilayer printed circuit board is increased, and the service life can be extended.

本発明による多層プリント基板の断面図である。It is sectional drawing of the multilayer printed circuit board by this invention.

本発明を実施するための形態を添付図に基づいて以下に説明する。
図１に示されるように、多層プリント基板１０は、コアビア３０の真上に他のビア６０，６０を重ねたスタックビア構造のビルドアップ基板から成る。他のビア６０，６０は、コアビア３０の真上に複数配列されている。以下、詳しく説明する。 A mode for carrying out the present invention will be described below with reference to the accompanying drawings.
As shown in FIG. 1, the multilayer printed circuit board 10 is composed of a build-up board having a stack via structure in which other vias 60 and 60 are stacked directly above the core via 30. A plurality of other vias 60 and 60 are arranged directly above the core via 30. The details will be described below.

この多層プリント基板１０は、コアとなる基板２０（コア基板２０）と、コア基板２０の表面に積層された複数の絶縁層５０，７０と、を有する。コア基板２０の一方の面２１を「第１面２１」とし、他方の面２２を「第２面２２」とする。第１面２１には第１導体層２３が設けられている。第２面２２には第２導体層２４が設けられている。複数の絶縁層５０，７０は、例えば第１絶縁層５０と第２絶縁層７０とである。 The multilayer printed circuit board 10 has a substrate 20 (core substrate 20) as a core, and a plurality of insulating layers 50 and 70 laminated on the surface of the core substrate 20. One surface 21 of the core substrate 20 is referred to as "first surface 21", and the other surface 22 is referred to as "second surface 22". A first conductor layer 23 is provided on the first surface 21. A second conductor layer 24 is provided on the second surface 22. The plurality of insulating layers 50 and 70 are, for example, a first insulating layer 50 and a second insulating layer 70.

コア基板２０には、貫通孔からなるコアビア３０（スルーホール３０）が設けられている。このコアビア３０の内壁面３１には、導電性の内壁面導体３２が設けられている。この内壁面導体３２は、メッキ膜によって形成された導電膜から成る。内壁面導体３２の両端の縁部３２ａ，３２ｂは、コア基板２０の両面２１，２２から露出している。この内壁面導体３２は、第１導体層２３と第２導体層２４とを電気的に接続している。コアビア３０内、つまり内壁面導体３２内には、充填物３３が充填されている。 The core substrate 20 is provided with a core via 30 (through hole 30) formed of a through hole. A conductive inner wall surface conductor 32 is provided on the inner wall surface 31 of the core via 30. The inner wall surface conductor 32 is made of a conductive film formed of a plating film. The edges 32a and 32b at both ends of the inner wall surface conductor 32 are exposed from both sides 21 and 22 of the core substrate 20. The inner wall surface conductor 32 electrically connects the first conductor layer 23 and the second conductor layer 24. The filling 33 is filled in the core via 30, that is, in the inner wall surface conductor 32.

コアビア３０の開放端は、蓋導体層４０によって覆われている。この蓋導体層４０は、内壁面導体３２の、少なくとも一方の縁部３２ｂ（第１縁部３２ｂ）に密着し、且つ接合されている。 The open end of the core via 30 is covered by the lid conductor layer 40. The lid conductor layer 40 is in close contact with and joined to at least one edge portion 32b (first edge portion 32b) of the inner wall surface conductor 32.

コア基板２０の第２面２２には、第１絶縁層５０が積層されている。第１絶縁層５０のなかの、コア基板２０とは反対側の面５１（第１絶縁面５１）には、導電性の第３導体層５２が設けられている。 The first insulating layer 50 is laminated on the second surface 22 of the core substrate 20. A conductive third conductor layer 52 is provided on the surface 51 (first insulating surface 51) of the first insulating layer 50 on the side opposite to the core substrate 20.

第１絶縁層５０には、蓋導体層４０へ向かって貫通した貫通孔からなる２つの第１ビア６０，６０（他のビア６０，６０）が設けられている。２つの第１ビア６０，６０は、コアビア３０の真上に位置しており、例えばレーザー加工によって第１絶縁層５０に孔明け加工を施したものである。それぞれの第１ビア６０，６０の内部は、例えば無電解銅メッキによる、導電性の内部導体６１，６１によって埋められている。この結果、内部導体６１，６１は、蓋導体層４０に密着し且つ接合されている。 The first insulating layer 50 is provided with two first vias 60, 60 (other vias 60, 60) formed of through holes penetrating toward the lid conductor layer 40. The two first vias 60 and 60 are located directly above the core via 30, and the first insulating layer 50 is perforated by, for example, laser machining. The inside of each of the first vias 60, 60 is filled with conductive inner conductors 61, 61, for example, by electroless copper plating. As a result, the inner conductors 61 and 61 are in close contact with and joined to the lid conductor layer 40.

さらに、２つの第１ビア６０，６０内に設けられている各内部導体６１，６１の縁部６１ａ，６１ａは、第３導体層５２に電気的に接続している。この結果、各第１ビア６０，６０内の内部導体６１，６１は、コアビア３０内の内壁面導体３２と第３導体層５２とを電気的に接続している。 Further, the edges 61a, 61a of the inner conductors 61, 61 provided in the two first vias 60, 60 are electrically connected to the third conductor layer 52. As a result, the inner conductors 61 and 61 in the first vias 60 and 60 electrically connect the inner wall surface conductor 32 in the core via 30 and the third conductor layer 52.

第１絶縁層５０の第１絶縁面５１には、第２絶縁層７０が積層されている。この第２絶縁層７０のなかの、第１絶縁層５０とは反対側の面７１（第２絶縁面７１）には、導電性の第４導体層７２が設けられている。 A second insulating layer 70 is laminated on the first insulating surface 51 of the first insulating layer 50. In the second insulating layer 70, a conductive fourth conductor layer 72 is provided on a surface 71 (second insulating surface 71) opposite to the first insulating layer 50.

第２絶縁層７０には、各第１ビア６０，６０の内部導体６１，６１へ向かって貫通した貫通孔からなる、１つの第２ビア７３が設けられている。この第２ビア７３は、２つの第１ビア６０，６０を埋めている各内部導体６１，６１の縁部６１ａ，６１ａ上に位置している。例えば、この第２ビア７３は、レーザー加工によって第２絶縁層７０に孔明け加工を施すことにより、設けられる。 The second insulating layer 70 is provided with one second via 73 formed of through holes penetrating toward the inner conductors 61 and 61 of the first vias 60 and 60, respectively. The second via 73 is located on the edges 61a, 61a of the inner conductors 61, 61 that fill the two first vias 60, 60. For example, the second via 73 is provided by perforating the second insulating layer 70 by laser processing.

第２ビア７３の内壁面７３ａと、各第１ビア６０，６０内の内部導体６１，６１の縁部６１ａ，６１ａとには、導電性の内壁面導体７４が設けられている。つまり、この内壁面導体７４は、有底筒状の構成であって、メッキ膜によって形成された導電膜から成る。内壁面導体７４の縁部７４ａは、第２絶縁層７０の第２絶縁面７１から露出している。この内壁面導体７４は、各第１ビア６０，６０内の内部導体６１，６１と、第４導体層７２とを電気的に接続している。 A conductive inner wall surface conductor 74 is provided on the inner wall surface 73a of the second via 73 and the edges 61a, 61a of the inner walls 61, 61 in the first vias 60, 60, respectively. That is, the inner wall surface conductor 74 has a bottomed tubular structure and is made of a conductive film formed of a plating film. The edge portion 74a of the inner wall surface conductor 74 is exposed from the second insulating surface 71 of the second insulating layer 70. The inner wall conductor 74 electrically connects the inner conductors 61 and 61 in the first vias 60 and 60 with the fourth conductor layer 72.

以上の説明から明らかなように、第１ビア６０，６０（他のビア６０，６０）は、コアビア３０の真上に複数配列されている。つまり、１つのコアビア３０の真上に、他のビア６０，６０を複数重ね且つ接続している。このため、１つのコアビア３０と複数の他のビア６０，６０との接続面積が増す。その分、コアビア３０と複数の他のビア６０，６０との間に発生する断線等の導通不良を防止することができる。多層プリント基板１０の耐久性が高まり、高寿命化を図ることができる。 As is clear from the above description, a plurality of first vias 60, 60 (other vias 60, 60) are arranged directly above the core via 30. That is, a plurality of other vias 60, 60 are stacked and connected directly above one core via 30. Therefore, the connection area between one core via 30 and the plurality of other vias 60, 60 is increased. Therefore, it is possible to prevent poor continuity such as disconnection that occurs between the core via 30 and the plurality of other vias 60 and 60. The durability of the multilayer printed circuit board 10 is increased, and the life of the multilayer printed circuit board 10 can be extended.

なお、本発明による多層プリント基板１０は、本発明の作用及び効果を奏する限りにおいて、実施例に限定されるものではない。
例えば、コアビア３０内、つまり内壁面導体３２内に充填物３３を充填するか否かは任意である。
また、第１ビア６０，６０（他のビア６０，６０）は、コアビア３０の真上に複数配列されていればよく、２つに限定されるものではない。
また、第１ビア６０，６０（他のビア６０，６０）の内部は、内部導体６１，６１によって埋められる構成に限定されるものではない。 The multilayer printed circuit board 10 according to the present invention is not limited to the examples as long as the functions and effects of the present invention are exhibited.
For example, it is arbitrary whether or not the filling 33 is filled in the core via 30, that is, in the inner wall surface conductor 32.
Further, the first vias 60 and 60 (other vias 60 and 60) need not be limited to two as long as they are arranged in a plurality directly above the core via 30.
Further, the inside of the first vias 60 and 60 (other vias 60 and 60) is not limited to the configuration in which the inner conductors 61 and 61 fill the inside.

本発明の多層プリント基板１０は、自動車の車両用電子制御装置に好適である。 The multilayer printed circuit board 10 of the present invention is suitable for an electronic control device for an automobile vehicle.

１０…多層プリント基板、２０…コア基板、３０…コアビア、３２…内壁面導体、６０…第１ビア（他のビア）、６１…内部導体、７３…第２ビア、７４…内壁面導体。 10 ... Multilayer printed circuit board, 20 ... Core substrate, 30 ... Core via, 32 ... Inner wall conductor, 60 ... 1st via (other via), 61 ... Inner conductor, 73 ... Second via, 74 ... Inner wall conductor.

Claims

In a multilayer printed circuit board consisting of a build-up board with a stack via structure in which other vias are stacked directly above the core via.
The other via is a multilayer printed circuit board characterized in that a plurality of vias are arranged directly above the core via.