JP2021039604A - 検出装置及び表示装置 - Google Patents

検出装置及び表示装置 Download PDF

Info

Publication number
JP2021039604A
JP2021039604A JP2019161437A JP2019161437A JP2021039604A JP 2021039604 A JP2021039604 A JP 2021039604A JP 2019161437 A JP2019161437 A JP 2019161437A JP 2019161437 A JP2019161437 A JP 2019161437A JP 2021039604 A JP2021039604 A JP 2021039604A
Authority
JP
Japan
Prior art keywords
electrode
detection
circuit
region
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019161437A
Other languages
English (en)
Inventor
晃彦 藤沢
Akihiko Fujisawa
晃彦 藤沢
高田　直樹
Naoki Takada
直樹 高田
貴翔 山本
Kisho Yamamoto
貴翔 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2019161437A priority Critical patent/JP2021039604A/ja
Priority to PCT/JP2020/027571 priority patent/WO2021044740A1/ja
Priority to CN202080062413.6A priority patent/CN114365069A/zh
Publication of JP2021039604A publication Critical patent/JP2021039604A/ja
Priority to US17/684,627 priority patent/US11934611B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Human Computer Interaction (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Position Input By Displaying (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】検出感度を向上することができる検出装置及び表示装置を提供する。【解決手段】検出装置１は、検出領域Ａｄ内に第１方向Ｄｘ及び第２方向Ｄｙに並ぶ複数の第１電極ＣＯＭＬと、第１電極ＣＯＭＬに検出用駆動信号ＶｃｏｍＳを供給する電極駆動回路４１と、第１電極ＣＯＭＬからの検出信号Ｖｄｅｔを検出する検出回路４２と、複数の第１電極ＣＯＭＬの一部を検出電極ＲＸとして検出回路４２と接続し、当該検出電極ＲＸと少なくとも第１方向Ｄｘ及び第２方向Ｄｙに隣接する第１電極ＣＯＭＬを駆動電極ＴＸとして電極駆動回路４１と接続する接続回路１７と、を備える。【選択図】図８Ａ

Description

本発明は、検出装置及び表示装置に関する。
近年、いわゆるタッチパネルと呼ばれる、外部近接物体を検出可能なタッチ検出装置が注目されている。タッチパネルは、液晶表示装置等の表示装置上に装着又は一体化されて、表示装置として用いられている。タッチパネルが表示装置に一体化された構成では、表示用の駆動電極をマトリクス状に分割し、タッチ検出用の駆動電極として共用する構成が知られている（例えば、特許文献１参照）。
米国特許出願公開第２０１７／００３１５２３号明細書
自己静電容量方式のタッチ検出では、パネルに外部近接物体が近付いたことを検出できない。このため、パネルに外部近接物体が近付いたことを含めて検出を行うためには、相互静電容量方式のタッチ検出を行う必要がある。上記従来技術の構成において、一方向に並ぶ電極を検出電極とし、他の電極を駆動電極として相互静電容量方式のタッチ検出を実現することが考えられるが、相互静電容量方式のタッチ検出を行うために必要な信号強度を得ることができず、検出感度が低下する可能性がある。
本発明は、検出感度を向上することができる検出装置及び表示装置を提供することを目的とする。
本発明の一態様に係る検出装置は、検出領域内に第１方向及び前記第１方向と交差する第２方向に並ぶ複数の第１電極と、前記第１電極に駆動信号を供給する電極駆動回路と、前記第１電極からの検出信号を検出する検出部と、複数の前記第１電極の一部を検出電極として前記検出部と接続し、当該検出電極と少なくとも前記第１方向及び前記第２方向に隣接する第１電極を駆動電極として前記電極駆動回路と接続する接続回路と、を備える。
本発明の一態様に係る表示装置は、上記の検出装置と、画像を表示するための表示機能層と、を含み、前記画像を表示する期間に、前記第１電極に表示用の駆動信号が供給される。
図１は、実施形態１に係る検出装置の一構成例を示すブロック図である。 図２は、実施形態１に係る検出装置の概略断面構造を表す断面図である。 図３は、実施形態１に係る表示パネルの画素配列を表す回路図である。 図４は、実施形態１に係る第１基板の平面図である。 図５は、図４のＡ１−Ａ２線に沿う断面図である。 図６Ａは、比較例に係る駆動電極と検出電極との設定及び切替順序の一例を示す状態遷移図である。 図６Ｂは、比較例に係る駆動電極と検出電極との設定及び切替順序の一例を示す状態遷移図である。 図７Ａは、実施形態１に係る駆動電極と検出電極との設定及び切替順序の一例を示す状態遷移図である。 図７Ｂは、実施形態１に係る駆動電極と検出電極との設定及び切替順序の一例を示す状態遷移図である。 図７Ｃは、実施形態１に係る駆動電極と検出電極との設定及び切替順序の一例を示す状態遷移図である。 図７Ｄは、実施形態１に係る駆動電極と検出電極との設定及び切替順序の一例を示す状態遷移図である。 図８Ａは、図７Ａに示す状態における接続回路の接続状態の一例を示す図である。 図８Ｂは、図７Ｂに示す状態における接続回路の接続状態の一例を示す図である。 図８Ｃは、図７Ｃに示す状態における接続回路の接続状態の一例を示す図である。 図８Ｄは、図７Ｄに示す状態における接続回路の接続状態の一例を示す図である。 図９Ａは、比較例の駆動電極と検出電極との間に発生するフリンジ電界の状態を示す模式図である。 図９Ｂは、実施形態１の駆動電極と検出電極との間に発生するフリンジ電界の状態を示す模式図である。 図１０は、各電極の状態遷移を示すタイミングチャートである。 図１１は、図９Ａに示す比較例の検出電極から出力される検出信号の信号強度と図９Ｂに示す実施形態の検出電極から出力される検出信号の信号強度とを示す模式図である。 図１２Ａは、第１電極と接続回路との接続の第１例を示す図である。 図１２Ｂは、第１電極と接続回路との接続の第２例を示す図である。 図１３は、実施形態１の第１変形例に係る検出領域の分割例を示す図である。 図１４は、実施形態１の第２変形例に係る検出領域の分割例を示す図である。 図１５は、実施形態１の第３変形例に係る検出領域の分割例を示す図である。 図１６は、実施形態１の第４変形例に係る検出領域の分割例を示す図である。 図１７は、実施形態１の第５変形例に係る検出領域の分割例を示す図である。 図１８は、実施形態２に係る第１基板の平面図である。 図１９は、図１８のＢ１−Ｂ２線に沿う断面図である。 図２０は、実施形態２に係る検出領域及び周辺領域を示す図である。 図２１は、実施形態２における各電極の状態遷移を示すタイミングチャートである。 図２２は、実施形態３に係る第１基板の平面図である。 図２３は、図２２のＣ１−Ｃ２線に沿う断面図である。 図２４は、実施形態３に係る検出領域及び周辺領域を示す図である。 図２５は、実施形態３に係る検出領域及び周辺領域を示す図である。 図２６は、実施形態３における各電極の状態遷移を示すタイミングチャートである。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。なお、以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。また、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
（実施形態１）
図１は、実施形態１に係る検出装置の一構成例を示すブロック図である。本実施形態において、検出装置１は、表示部２０とセンサ部３０とが一体化されて表示装置を構成している。
図１に示すように、検出装置１は、表示パネル１０と、制御部１１と、ゲートドライバ１２と、ソースドライバ１３と、接続回路１７と、検出部４０とを備えている。表示パネル１０は、画像を表示する表示部２０と、検出面上の外部近接物体を検出するセンサ部３０とを含む。
表示パネル１０は、表示部２０とセンサ部３０とが一体化された装置である。具体的には、表示パネル１０において、表示部２０の電極や基板等の部材の一部が、センサ部３０の電極や基板等に兼用される。
表示部２０は、表示素子として液晶表示素子を用いている。表示部２０は、映像信号Ｖｄｉｓｐの入力を受けて表示面に複数の画素からなる画像の表示を行う。なお、表示パネル１０は、表示部２０の上に、センサ部３０を装着した装置であってもよい。また、表示パネル１０は、例えば、表示素子として自発光素子を用いた表示部２０を備えた自発光表示パネルであってもよい。なお、自発光素子は、発光層が有機材料で構成された有機発光素子や発光層が無機材料で構成された無機発光素子のいずれであっても良い。
制御部１１は、ゲートドライバ１２、ソースドライバ１３、接続回路１７及び検出部４０に制御信号を供給する。制御部１１は、表示動作及び検出動作を制御する回路である。
ゲートドライバ１２は、制御部１１から供給される制御信号に基づいて、表示パネル１０に走査信号Ｖｓｃａｎを供給する。より具体的には、ゲートドライバ１２は複数のゲート線ＧＣＬを表示の駆動対象として順次又は同時に選択し、選択したゲート線ＧＣＬに走査信号Ｖｓｃａｎを供給する。なお、ゲート線ＧＣＬは、それぞれ複数の表示素子が接続される。
ソースドライバ１３は、表示部２０の、各副画素ＳＰｉｘ（図３参照）に画素信号Ｖｐｉｘを供給する回路である。ソースドライバ１３の機能の一部は、表示パネル１０に搭載されていてもよい。この場合、制御部１１が画素信号Ｖｐｉｘを生成し、ソースドライバ１３は、制御部１１から供給された画素信号Ｖｐｉｘを選択的に各副画素ＳＰｉｘに供給してもよい。
センサ部３０は、検出面上の外部近接物体を検出する。センサ部３０は、検出面上の外部近接物体を検出した場合、検出信号Ｖｄｅｔを出力する。
接続回路１７は、第１電極ＣＯＭＬと検出部４０との接続と遮断とを切り換える接続切り換え回路であり、例えばマルチプレクサ（ＭＵＸ）を採用することができる。
検出部４０は、制御部１１から供給される制御信号と、センサ部３０から接続回路１７を介して出力される検出信号Ｖｄｅｔとに基づいて、センサ部３０の検出面への外部近接物体の有無を検出する回路である。検出部４０は、外部近接物体を検出した検出面上の座標などを求める。
検出部４０は、電極駆動回路４１と、検出回路４２と、を備える。なお、検出部４０は、センサ部３０の検出面への外部近接物体の有無を検出するための構成要素として、ＡＤ変換部、信号処理部、座標抽出部、検出タイミング制御部等を含む構成であっても良い。
電極駆動回路４１は、表示部２０により表示を行う表示動作の際に、第１電極ＣＯＭＬ（図４参照）に表示用駆動信号ＶｃｏｍＤを供給する回路である。また、電極駆動回路４１は、センサ部３０により外部近接物体を検出する検出動作の際に、第１電極ＣＯＭＬに検出用駆動信号ＶｃｏｍＳを供給する。
本実施形態において、制御部１１は、表示動作と検出動作とを時分割で行う。電極駆動回路４１は、制御部１１からの制御信号に基づいて、表示用駆動信号ＶｃｏｍＤ、及び、検出用駆動信号ＶｃｏｍＳを生成する。
検出回路４２は、検出信号Ｖｄｅｔを増幅させる増幅回路や、アナログ信号である検出信号Ｖｄｅｔをデジタル信号に変換するＡＤ変換回路を含む。例えば、増幅回路は、積分回路である。また、検出回路４２は、例えば、ＡＦＥ（Ａｎａｌｏｇ Ｆｒｏｎｔ Ｅｎｄ）である。検出回路４２から出力されるデジタル信号化された検出信号Ｖｄｅｔに基づいて、信号処理部によるノイズの除去や、座標抽出部による検出面への外部近接物体の有無の検出が行われる。また、電極駆動回路４１や検出回路４２は、検出タイミング制御部からの信号に応じて制御される。
次に、本実施形態の検出装置１の構成例を詳細に説明する。図２は、実施形態１に係る検出装置の概略断面構造を表す断面図である。図２に示すように、検出装置１は、画素基板２と、対向基板３と、画像を表示するための表示機能層としての液晶層６とを備える。対向基板３は、画素基板２の第１基板２１の第１面２１ａに垂直な方向に対向して配置される。また、液晶層６は画素基板２と対向基板３との間に設けられる。
画素基板２は、第１基板２１と、画素電極２２と、第１電極ＣＯＭＬと、偏光板３５Ｂとを有する。第１基板２１には、ゲートドライバ１２に含まれるゲートスキャナ等の回路や、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）等のスイッチング素子や、ゲート線ＧＣＬ、信号線ＳＧＬ等の各種配線（図２では省略して示す）が設けられる。
第１電極ＣＯＭＬは、第１基板２１の上に設けられる。画素電極２２は、絶縁層２４を介して第１電極ＣＯＭＬの上に設けられる。画素電極２２は、第１電極ＣＯＭＬとは異なる層に設けられ、平面視で、第１電極ＣＯＭＬと重なって配置される。また、画素電極２２は、平面視でマトリクス状に複数配置される。偏光板３５Ｂは、第１基板２１の下側に設けられる。なお、本実施形態では、画素電極２２が第１電極ＣＯＭＬの上に設けられる例について説明したが、これに限定されない。第１電極ＣＯＭＬが画素電極２２の上に設けられていてもよい。すなわち、画素電極２２と第１電極ＣＯＭＬは、絶縁層２４を挟んで、第１基板２１の第１面２１ａに垂直な方向に離隔して設けられ、いずれか一方が他方よりも上側である。
なお、本明細書において、第１基板２１の第１面２１ａに垂直な方向において、第１基板２１から第２基板３１に向かう方向を「上側」とする。また、第２基板３１から第１基板２１に向かう方向を「下側」とする。また、「平面視」とは、第１基板２１の第１面２１ａに垂直な方向から見た場合を示す。
画素電極２２は、表示パネル１０の各画素Ｐｉｘを構成する副画素ＳＰｉｘに対応して設けられる。表示動作を行うための画素信号Ｖｐｉｘは、ソースドライバ１３（図１参照）から画素電極２２に供給される。また、表示動作の際に、表示用駆動信号ＶｃｏｍＤが第１電極ＣＯＭＬに供給される。これにより、第１電極ＣＯＭＬは、表示動作において複数の画素電極２２に対する共通電極として機能する。なお、表示用駆動信号ＶｃｏｍＤは、例えば、直流の電圧信号であり、表示素子が液晶表示素子の場合は、副画素Ｓｐｉｘの液晶層に係る電圧が反転するように駆動される。また、第１電極ＣＯＭＬは、検出用駆動信号ＶｃｏｍＳの供給配線又は検出回路と選択的に接続される。これにより、第１電極ＣＯＭＬは、検出動作における検出電極又は駆動電極として機能する。
本実施形態において、画素電極２２、及び、第１電極ＣＯＭＬは、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透光性を有する導電性材料が用いられる。
対向基板３は、第２基板３１と、第２基板３１の一方の面に形成されたカラーフィルタ３２と、第２基板３１の他方の面に設けられた偏光板３５Ａとを有する。カラーフィルタ３２は、第１基板２１と垂直な方向において、液晶層６と対向する。なお、カラーフィルタ３２は第１基板２１の上に配置されてもよい。本実施形態において、第１基板２１及び第２基板３１は、例えば、ガラス基板又は樹脂基板である。
第１基板２１と第２基板３１とは所定の間隔を設けて対向して配置される。第１基板２１と第２基板３１との間に液晶層６が設けられる。液晶層６は、通過する光を電界の状態に応じて変調する。液晶層６として、例えば、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ：フリンジフィールドスイッチング）を含むＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ：インプレーンスイッチング）等の横電界モードの液晶が用いられる。なお、図２に示す液晶層６と画素基板２との間、及び液晶層６と対向基板３との間には、それぞれ配向膜（図２では省略して示す）が配設されている。
第１基板２１の下側には、図示しない照明部（バックライト）が設けられる。照明部は、例えばＬＥＤ等の光源を有しており、光源からの光を第１基板２１に向けて射出する。照明部からの光は、画素基板２を通過して、その位置の液晶の状態により変調され、表示面への透過状態が場所によって変化する。これにより、表示面に画像が表示される。
次に表示パネル１０の表示動作について説明する。図３は、実施形態１に係る表示パネルの画素配列を表す回路図である。第１基板２１（図２参照）には、図３に示す各副画素ＳＰｉｘのスイッチング素子Ｔｒ、信号線ＳＧＬ、ゲート線ＧＣＬ等が形成されている。信号線ＳＧＬ及びゲート線ＧＣＬはスイッチング素子Ｔｒに電気的に接続される。スイッチング素子Ｔｒは、信号線ＳＧＬとゲート線ＧＣＬの交点に設けられる。信号線ＳＧＬは、各画素電極２２に画素信号Ｖｐｉｘを供給するための配線である。ゲート線ＧＣＬは、各スイッチング素子Ｔｒを駆動する走査信号Ｖｓｃａｎを供給するための配線である。信号線ＳＧＬ及びゲート線ＧＣＬは、第１基板２１の第１面２１ａと平行な平面に延出する。
図３に示す表示部２０は、マトリクス状に配列された複数の副画素ＳＰｉｘを有している。副画素ＳＰｉｘは、それぞれスイッチング素子Ｔｒ及び液晶素子６ａを備えている。スイッチング素子Ｔｒは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のＴＦＴで構成されている。画素電極２２と第１電極ＣＯＭＬとの間に絶縁層２４が設けられ、これらによって図３に示す保持容量６ｂが形成される。
図１に示すゲートドライバ１２は、ゲート線ＧＣＬを順次選択する。ゲートドライバ１２は、選択されたゲート線ＧＣＬを介して、走査信号Ｖｓｃａｎを副画素ＳＰｉｘのスイッチング素子Ｔｒのゲートに印加する。これにより、副画素ＳＰｉｘのうちの１行（１水平ライン）が表示駆動の対象として順次選択される。また、ソースドライバ１３は、選択された副画素ＳＰｉｘに、信号線ＳＧＬを介して画素信号Ｖｐｉｘを供給する。そして、これらの副画素ＳＰｉｘでは、供給される画素信号Ｖｐｉｘに応じて１水平ラインずつ表示が行われるようになっている。
この表示動作を行う際、図１に示す電極駆動回路４１は、第１電極ＣＯＭＬに対して表示用駆動信号ＶｃｏｍＤを印加する。表示用駆動信号ＶｃｏｍＤは複数の副画素ＳＰｉｘに対する共通電位となる電圧信号である。これにより、各第１電極ＣＯＭＬは、表示動作において、画素電極２２に対する共通電極として機能する。表示の際に、電極駆動回路４１は、接続回路１７を介して全ての第１電極ＣＯＭＬに対して表示用駆動信号ＶｃｏｍＤを印加する。
図２に示すカラーフィルタ３２は、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色されたカラーフィルタ３２の色領域が周期的に配列されていてもよい。上述した図３に示す各副画素ＳＰｉｘに、Ｒ、Ｇ、Ｂの３色の色領域３２Ｒ、３２Ｇ、３２Ｂが１組として対応付けられる。そして、３色の色領域３２Ｒ、３２Ｇ、３２Ｂに対応する副画素ＳＰｉｘを１組として画素Ｐｉｘが構成される。なお、カラーフィルタ３２は、４色以上の色領域を含んでいてもよい。
次に、第１電極ＣＯＭＬの構成と、検出動作について説明する。図４は、実施形態１に係る第１基板の平面図である。図４に示すように、検出装置１において、検出領域Ａｄと、周辺領域Ｇｄとが設けられている。本明細書において、検出領域Ａｄは、表示動作を行う際に画像を表示させるための表示領域と重なる領域であり、複数の画素Ｐｉｘ（副画素ＳＰｉｘ）及び複数の第１電極ＣＯＭＬと重なる領域である。周辺領域Ｇｄは、第１基板２１の外周よりも内側で、かつ、検出領域Ａｄよりも外側の領域を示す。なお、周辺領域Ｇｄは検出領域Ａｄを囲う枠状の領域であり、その場合、周辺領域Ｇｄは額縁領域とも言える。
本実施形態において、第１電極ＣＯＭＬは、第１基板２１の検出領域Ａｄに行列状に複数配置される。言い換えると、第１電極ＣＯＭＬは、第１方向Ｄｘに複数配列されるとともに、第２方向Ｄｙに複数配列される。第１電極ＣＯＭＬにはそれぞれ配線２７が接続される。図４に示す例では、配線２７は第１電極ＣＯＭＬに対して１対１の関係で接続される。配線２７は、第２方向Ｄｙに延出し、第１方向Ｄｘに間隔を有して複数配列される。第１電極ＣＯＭＬは、それぞれ配線２７を介して接続回路１７と接続される。
本実施形態において、第１方向Ｄｘは、検出領域Ａｄの一辺に沿った方向である。第２方向Ｄｙは、第１方向Ｄｘと直交する方向である。これに限定されず、第２方向Ｄｙは第１方向Ｄｘに対して９０°以外の角度で交差していても良い。第１方向Ｄｘと第２方向Ｄｙとで規定される平面は、第１基板２１の第１面２１ａと平行となる。また、第１方向Ｄｘ及び第２方向Ｄｙと直交する第３方向Ｄｚは、第１基板２１（図２参照）の厚み方向である。
図４に示すように、第１基板２１の周辺領域Ｇｄには、接続回路１７及び検出部４０が設けられている。
配線２７は、第１電極ＣＯＭＬと絶縁層（図示しない）を介して異なる層に設けられ、平面視で第１電極ＣＯＭＬと重なって設けられる。
また、図示はしないが、第１基板２１の周辺領域ＧｄにドライバＩＣが設けられる。ドライバＩＣは、図１に示す制御部１１として機能する。また、図１に示すゲートドライバ１２、ソースドライバ１３は、第１基板２１上に形成されても良いし、ドライバＩＣに含まれても良い。また、図１に示す検出部４０の少なくとも一部の機能は、第１基板２１上に形成されても良いし、ドライバＩＣに含まれていても良い。なお、表示用のドライバＩＣとタッチ用のドライバＩＣは、別体のＩＣとして配置されても良い。なお、検出部４０の機能の少なくとも一部は、ドライバＩＣに含まれていてもよく、外部のＭＰＵ（Ｍｉｃｒｏ−Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）の機能として設けられても良い。
図５は、図４のＡ１−Ａ２線に沿う断面図である。図５に示すように、検出領域Ａｄにおいて、第１基板２１の上側に絶縁層２５ａ、平坦化層２５ｂを介して、複数の配線２７が設けられる。複数の配線２７の上側に絶縁層２５ｃを介して第１電極ＣＯＭＬが設けられる。第１電極ＣＯＭＬの上側に絶縁層２４を介して画素電極２２が設けられる。第１電極ＣＯＭＬと重なる複数の配線２７のうち、１つの配線２７は、コンタクトホールＨ１を介して第１電極ＣＯＭＬと接続される。
検出装置１の動作方法の一例として、検出装置１は、検出動作と表示動作とを時分割に行う。言い換えると、検出動作を行う検出期間と表示動作を行う表示期間が重畳しない。
表示動作において、接続回路１７は、全ての第１電極ＣＯＭＬを電極駆動回路４１と接続する。電極駆動回路４１は、全ての第１電極ＣＯＭＬに対して、表示用駆動信号ＶｃｏｍＤを供給する。
検出動作において、接続回路１７は、第１対象の第１電極ＣＯＭＬを検出電極として、検出部４０の検出回路４２と接続する。また、接続回路１７は、第１対象とは異なる第２対象の第１電極ＣＯＭＬを駆動電極として、電極駆動回路４１と接続する。
検出動作において、電極駆動回路４１は、駆動電極に対し、同時又は時分割的に検出用駆動信号ＶｃｏｍＳを供給する。また、検出電極は、それぞれの静電容量変化に応じた検出信号Ｖｄｅｔを検出回路４２に出力する。検出部４０は、各第１電極ＣＯＭＬからの検出信号Ｖｄｅｔに基づいて、センサ部３０の検出面上の外部近接物体の検出を行う。つまり、第１電極ＣＯＭＬは、表示動作の際に共通電極として機能するとともに、検出動作の際に駆動電極又は検出電極として機能する。
外部近接物体ＯＢＪの検出面への接触又は近接に応じて、駆動電極ＴＸ（ＣＯＭＬ）と検出電極ＲＸ（ＣＯＭＬ）との間の容量の変動し、検出電極ＲＸ（ＣＯＭＬ）から出力される検出信号Ｖｄｅｔ（図１参照）が変動する。検出部４０は、検出信号Ｖｄｅｔの変動を検知することで、センサ部３０の検出面上の外部近接物体を検出する。
図６Ａから図６Ｂは、比較例に係る駆動電極と検出電極との設定及び切替順序の一例を示す状態遷移図である。図７Ａから図７Ｄは、実施形態１に係る駆動電極と検出電極との設定及び切替順序の一例を示す状態遷移図である。図８Ａから図８Ｄは、図７Ａから図７Ｄに示す各状態における接続回路の接続状態の一例を示す図である。
図９Ａは、比較例の駆動電極と検出電極との間に発生するフリンジ電界の状態を示す模式図である。図９Ｂは、実施形態１の駆動電極と検出電極との間に発生するフリンジ電界の状態を示す模式図である。図９Ａ及び図９Ｂに示す例において、フリンジ電界を模式的に矢示している。図１１は、図９Ａに示す比較例の検出電極から出力される検出信号の信号強度と図９Ｂに示す実施形態の検出電極から出力される検出信号の信号強度とを示す模式図である。
図１０は、各電極の状態遷移を示すタイミングチャートである。図１０では、第１検出期間Ｐｔ１，Ｐｔ２，Ｐｔ３，Ｐｔ４を設け、各第１検出期間Ｐｔ１，Ｐｔ２，Ｐｔ３，Ｐｔ４の間に表示期間Ｐｄを設けた例を示している。なお、各第１検出期間Ｐｔ１，Ｐｔ２，Ｐｔ３，Ｐｔ４を設ける順序はこれに限らない。また、各第１検出期間Ｐｔ１，Ｐｔ２，Ｐｔ３，Ｐｔ４を連続して設けても良い。この場合、各第１検出期間Ｐｔ１，Ｐｔ２，Ｐｔ３，Ｐｔ４を１つの検出期間Ｐｔとし、検出期間Ｐｔと表示期間Ｐｄとを時分割で設けた態様であっても良い。
図６Ａから図６Ｂに示す比較例では、第２方向Ｄｙに並ぶ１列の第１電極ＣＯＭＬを検出電極ＲＸとし、少なくとも検出電極ＲＸに隣接する列の第１電極ＣＯＭＬを駆動電極ＴＸとする例を示している。この比較例では、検出領域Ａｄの図中左側の列から順に、検出電極ＲＸとする第１電極ＣＯＭＬの列を切り替える例を示している。この場合、図９Ａに示すように、各検出電極ＲＸは、主に、第１方向Ｄｘ方向に並ぶ２つの駆動電極ＴＸとの間に、それぞれフリンジ電界の電気力線が発生する。
本実施形態では、図７Ａから図７Ｄに示すように、第１方向Ｄｘ及び第２方向Ｄｙにそれぞれ２つ並ぶ４つの第１電極ＣＯＭＬを囲う領域を分割領域Ｄｄとしている。図７Ａから図７Ｄに示す例において、各分割領域Ｄｄ内の第１電極ＣＯＭＬに付した番号は、第１検出期間を設ける順番に対応している。すなわち、図１０に示すように、第１検出期間Ｐｔ１，Ｐｔ２，Ｐｔ３，Ｐｔ４の順に、図８Ａから図８Ｄに示すように接続回路１７の接続状態を切り替え、分割領域Ｄｄ内の第１電極ＣＯＭＬに付した番号１，２，３，４の順に、検出電極ＲＸ（ＣＯＭＬ）を切り替える。接続回路１７は、配線２７を介して、第１電極ＣＯＭＬと検出回路４２との接続を行う第１スイッチＳＷ１と、第１電極ＣＯＭＬと電極駆動回路４１との接続を行う第２スイッチＳＷ２を有する。以下、番号１を付した第１電極ＣＯＭＬを「電極１」、番号２を付した第１電極ＣＯＭＬを「電極２」、番号３を付した第１電極ＣＯＭＬを「電極３」、番号４を付した第１電極ＣＯＭＬを「電極４」とも表す。また、電極１に接続された第１スイッチＳＷ１を「第１スイッチＳＷ１１」とし、第２スイッチＳＷ２を「第２スイッチＳＷ２１」とも表す。同様に、電極２、電極３、及び電極４も同様にそれぞれ第１スイッチＳＷ１２、ＳＷ１３およびＳＷ１４と接続され、第２スイッチＳＷ２２、ＳＷ２３及びＳＷ２４と接続される。また、第１スイッチＳＷ１は、第１スイッチ制御配線ＳＣＬ１に接続され、第２スイッチＳＷ２は、第２スイッチ制御配線ＳＣＬ２に接続される。第１スイッチ制御配線ＳＣＬ１と第２スイッチ制御配線ＳＣＬ２は、制御部１１からの制御信号に応じて、第１スイッチＳＷ１と第２スイッチＳＷ２が制御される。具体的には、第１スイッチＳＷ１１、ＳＷ１２、ＳＷ１３及びＳＷ１４は、第１スイッチ制御配線ＳＣＬ１１、ＳＣＬ１２、ＳＣＬ１３及びＳＣＬ１４にそれぞれ接続され、第２スイッチＳＷ２１、ＳＷ２２、ＳＷ２３及びＳＷ２４は、スイッチ制御配線ＳＣＬ２１、ＳＣＬ２２、ＳＣＬ２３及びＳＣＬ２４にそれぞれ接続される。
具体的には、第１検出期間Ｐｔ１（図１０参照）では、図８Ａに示すように、第１スイッチＳＷ１１、第２スイッチＳＷ２２、ＳＷ２３、ＳＷ２４をオン、第１スイッチＳＷ１２、ＳＷ１３、ＳＷ１４、第２スイッチＳＷ２１をオフとする。これにより、電極２、電極３、電極４には電極駆動回路１４から検出用駆動信号ＶｃｏｍＳが供給され、電極１からの検出信号Ｖｄｅｔが検出回路４２に出力される。このとき、電極２、電極３、電極４は駆動電極ＴＸ（ＣＯＭＬ）として機能し、電極１は検出電極ＲＸ（ＣＯＭＬ）として機能する。
また、第１検出期間Ｐｔ２（図１０参照）では、図８Ｂに示すように、第１スイッチＳＷ１２、第２スイッチＳＷ２１、ＳＷ２３、ＳＷ２４をオン、第１スイッチＳＷ１１、ＳＷ１３、ＳＷ１４、第２スイッチＳＷ２２をオフとする。これにより、電極１、電極３、電極４には電極駆動回路１４から検出用駆動信号ＶｃｏｍＳが供給され、電極２からの検出信号Ｖｄｅｔが検出回路４２に出力される。このとき、電極１、電極３、電極４は駆動電極ＴＸ（ＣＯＭＬ）として機能し、電極２は検出電極ＲＸ（ＣＯＭＬ）として機能する。
また、第１検出期間Ｐｔ３（図１０参照）では、図８Ｃに示すように、第１スイッチＳＷ１３、第２スイッチＳＷ２１、ＳＷ２２、ＳＷ２４をオン、第１スイッチＳＷ１１、ＳＷ１２、ＳＷ１４、第２スイッチＳＷ２３をオフとする。これにより、電極１、電極２、電極４には電極駆動回路１４から検出用駆動信号ＶｃｏｍＳが供給され、電極３からの検出信号Ｖｄｅｔが検出回路４２に出力される。このとき、電極１、電極２、電極４は駆動電極ＴＸ（ＣＯＭＬ）として機能し、電極３は検出電極ＲＸ（ＣＯＭＬ）として機能する。
また、第１検出期間Ｐｔ４（図１０参照）では、図８Ｄに示すように、第１スイッチＳＷ１４、第２スイッチＳＷ２１、ＳＷ２２、ＳＷ２３をオン、第１スイッチＳＷ１１、ＳＷ１２、ＳＷ１３、第２スイッチＳＷ２４をオフとする。これにより、電極１、電極２、電極３には電極駆動回路１４から検出用駆動信号ＶｃｏｍＳが供給され、電極４からの検出信号Ｖｄｅｔが検出回路４２に出力される。このとき、電極１、電極２、電極３は駆動電極ＴＸ（ＣＯＭＬ）として機能し、電極４は検出電極ＲＸ（ＣＯＭＬ）として機能する。
検出電極ＲＸ（ＣＯＭＬ）は、図７Ａから図７Ｄに示すように、何れの第１検出期間Ｐｔ１，Ｐｔ２，Ｐｔ３，Ｐｔ４においても、第１方向Ｄｘ及び第２方向Ｄｙに駆動電極ＴＸ（ＣＯＭＬ）が隣接する。このため、図９Ｂに示すように、各検出電極ＲＸは、主に、第１方向Ｄｘ方向に並ぶ２つの駆動電極ＴＸ、及び、第２方向Ｄｙに並ぶ２つの駆動電極ＴＸとの間に、それぞれフリンジ電界の電気力線が発生する。
これにより、図１１に示すように、検出電極ＲＸから出力される検出信号Ｖｄｅｔの信号強度を、比較例に対して大きく（図１１に示す例では、１．５倍程度）することができる。この結果として、外部近接物体の検出感度を向上することができる。
図１２Ａは、第１電極と接続回路との接続の第１例を示す図である。図１２Ｂは、第１電極と接続回路との接続の第２例を示す図である。図１２Ａ及び図１２Ｂに示す例では、検出部４０の検出回路４２に接続される第１スイッチＳＷ１の構成を示し、電極駆動回路４１に接続される第２スイッチＳＷ２の構成を省略している。また、図１２Ａ及び図１２Ｂでは、図１０に示す第１検出期間Ｐｔ１における接続例を示している。また、図１２Ａ及び図１２Ｂにおいて、第１スイッチＳＷ１は、第１スイッチＳＷ１１、ＳＷ１２、ＳＷ１３、ＳＷ１４からなる第１スイッチ回路１７１が第１方向Ｄｘに配列される。なお、図１２Ａおよび図１２Ｂでは省略するが、第２スイッチＳＷ２についても、第１スイッチＳＷ１と同様に、第２スイッチＳＷ２１、ＳＷ２２、ＳＷ２３及びＳＷ２４からなる第２スイッチ回路１７２が第１方向Ｄｘに配列される。
図１２Ａでは、各分割領域Ｄｄに対して１つの第１スイッチ回路１７１が対応した構成を示している。
これに対し、図１２Ｂでは、検出領域を４つのサブ検出領域ＳＡｄ１，ＳＡｄ２，ＳＡｄ３，ＳＡｄ４に分割し、各サブ検出領域ＳＡｄ１，ＳＡｄ２，ＳＡｄ３，ＳＡｄ４の分割領域Ｄｄ内の各電極１，２，３，４を４つの第１スイッチ回路１７１ａ，１７１ｂ，１７１ｃ，１７１ｄに振り分けて接続した例を示している。
具体的に、図１２Ｂでは、サブ検出領域ＳＡｄ１の電極１を第１スイッチ回路１７１ａのスイッチＳＷ１１に接続し、サブ検出領域ＳＡｄ２の電極２を第１スイッチ回路１７１ａのスイッチＳＷ１２に接続し、サブ検出領域ＳＡｄ３の電極３を第１スイッチ回路１７１ａのスイッチＳＷ１３に接続し、サブ検出領域ＳＡｄ４の電極４を第１スイッチ回路１７１ａのスイッチＳＷ１４に接続している。
また、サブ検出領域ＳＡｄ２の電極１を第１スイッチ回路１７１ｂのスイッチＳＷ１１に接続し、サブ検出領域ＳＡｄ３の電極２を第１スイッチ回路１７１ｂのスイッチＳＷ１２に接続し、サブ検出領域ＳＡｄ４の電極３を第１スイッチ回路１７１ｂのスイッチＳＷ１３に接続し、サブ検出領域ＳＡｄ１の電極４を第１スイッチ回路１７１ｂのスイッチＳＷ１４に接続している。
また、サブ検出領域ＳＡｄ３の電極１を第１スイッチ回路１７１ｃのスイッチＳＷ１１に接続し、サブ検出領域ＳＡｄ４の電極２を第１スイッチ回路１７１ｃのスイッチＳＷ１２に接続し、サブ検出領域ＳＡｄ１の電極３を第１スイッチ回路１７１ｃのスイッチＳＷ１３に接続し、サブ検出領域ＳＡｄ２の電極４を第１スイッチ回路１７１ｃのスイッチＳＷ１４に接続している。
また、サブ検出領域ＳＡｄ４の電極１を第１スイッチ回路１７１ｄのスイッチＳＷ１１に接続し、サブ検出領域ＳＡｄ１の電極２を第１スイッチ回路１７１ｄのスイッチＳＷ１２に接続し、サブ検出領域ＳＡｄ２の電極３を第１スイッチ回路１７１ｄのスイッチＳＷ１３に接続し、サブ検出領域ＳＡｄ３の電極４を第１スイッチ回路１７１ｄのスイッチＳＷ１４に接続している。
この構成では、各電極と接続回路１７との間の配線の引き回しは複雑になるが、接続回路１７内の各スイッチ回路を集約することができるので、電源配線長のアンバランスによる検出値のばらつきを抑制することができる。
（変形例）
図１３は、実施形態１の第１変形例に係る検出領域の分割例を示す図である。図１４は、実施形態１の第２変形例に係る検出領域の分割例を示す図である。図１５は、実施形態１の第３変形例に係る検出領域の分割例を示す図である。図１６は、実施形態１の第４変形例に係る検出領域の分割例を示す図である。図１７は、実施形態１の第５変形例に係る検出領域の分割例を示す図である。
図１３から図１７に示す例では、第２方向Ｄｙに並ぶ複数の第１電極ＣＯＭＬを囲う領域を分割領域Ｄｄとしている。具体的に、図１３では、第２方向Ｄｙに並ぶ２つの第１電極ＣＯＭＬを囲う領域を分割領域Ｄｄとしている。また、図１４では、第２方向Ｄｙに並ぶ３つの第１電極ＣＯＭＬを囲う領域を分割領域Ｄｄとしている。また、図１５では、第２方向Ｄｙに並ぶ４つの第１電極ＣＯＭＬを囲う領域を分割領域Ｄｄとしている。また、図１６では、第２方向Ｄｙに並ぶ５つの第１電極ＣＯＭＬを囲う領域を分割領域Ｄｄとしている。また、図１７では、第２方向Ｄｙに並ぶ６つの第１電極ＣＯＭＬを囲う領域を分割領域Ｄｄとしている。なお、図１３から図１７に示す例において、各分割領域Ｄｄ内の第１電極ＣＯＭＬに付した番号は、図７から図１０に示す例と同様に、第１検出期間を設ける順番に対応している。
より具体的には、第１検出期間Ｐｔ１において、番号１が付された第１電極ＣＯＭＬは、第１スイッチ制御配線ＳＣＬ１からの信号に応じて、第１検出期間Ｐｔ１において、第１スイッチＳＷ１を介して検出回路４２と接続される。言い換えると、番号１が付された第１電極ＣＯＭＬが検出電極ＲＸとして検出信号Ｖｄｅｔを検出回路４２に出力する。一方で、第１検出期間Ｐｔ１において、番号１以外が付された第１電極ＣＯＭＬは、第２スイッチ制御配線ＳＣＬ２からの信号に応じて、第２スイッチＳＷ２を介して電極駆動回路４１と接続される。言い換えると、第１検出期間Ｐｔ１において、番号１以外が付された第１電極ＣＯＭＬは、駆動電極ＴＸとして検出用駆動信号ＶｃｏｍＳを出力する。同様に、図１３から図１７に示す例では、それぞれの分割領域Ｄｄに含まれる第１電極ＣＯＭＬの数に応じて、第１検出期間ごとに、異なる第１電極ＣＯＭＬが検出電極ＲＸおよび駆動電極ＴＸとして選択される。
また、図１３から図１７に示す例において、図７から図１０に示す例と同様に、各番号が付された第１電極ＣＯＭＬは、それぞれ異なる第１スイッチ制御配線ＳＣＬ１で制御される複数の第１スイッチＳＷ１からなる第１スイッチ回路１７１と、それぞれ異なる第２スイッチ制御配線ＳＣＬ２で制御される複数の第２スイッチＳＷ２からなる第２スイッチ回路１７２を有する。例えば、図１７においては、第１スイッチ回路１７１は、６つの異なる第１スイッチＳＷ１１、ＳＷ１２、ＳＷ１３、ＳＷ１４、ＳＷ１５、及び、ＳＷ１６を有し、６つの異なる第１スイッチＳＷ１（第１スイッチＳＷ１１からＳＷ１６）は、それぞれ異なる第１スイッチ制御配線ＳＣＬ１１、ＳＣＬ１２、ＳＣＬ１３、ＳＣＬ１４、ＳＣＬ１５、及び、ＳＣＬ１６によって制御されている。
図１３から図１７に示すように、実施形態１の各変形例では、第１方向Ｄｘに隣接する分割領域Ｄｄ間で、第１方向Ｄｘに隣接する第１電極ＣＯＭＬが同時に検出電極にならないようにしている。換言すれば、検出電極は、第１方向Ｄｘに駆動電極が隣接する。また、第２方向Ｄｙに隣接する分割領域Ｄｄ間で、第２方向Ｄｙに隣接する第１電極ＣＯＭＬが同時に検出電極にならないようにしている。換言すれば、検出電極は、第２方向Ｄｙに駆動電極が隣接する。
なお、図１３から図１７に示す例では、第２方向Ｄｙに並ぶ複数の第１電極ＣＯＭＬを囲う領域を分割領域Ｄｄとした構成を示したが、これに限らない。第１方向Ｄｘに並ぶ複数の第１電極ＣＯＭＬを囲う領域を分割領域Ｄｄとした構成であっても良い。
（実施形態２）
図１８は、実施形態２に係る第１基板の平面図である。本実施形態の検出装置１ａにおいて、周辺領域Ｇｄに検出領域Ａｄを囲う第２電極５３が設けられている。第２電極５３は、配線２８を介して接続回路１７に接続される。
図１９は、図１８のＢ１−Ｂ２線に沿う断面図である。図１９に示すように、周辺領域Ｇｄにおいて、第１基板２１の上側に絶縁層２５ａ、平坦化層２５ｂを介して、配線２８が設けられる。配線２８の上側に絶縁層２５ｃを介して第２電極５３が設けられる。第２電極５３と重なる配線２８は、コンタクトホールＨ２を介して第２電極５３と接続される。なお、図１８では、周辺領域Ｇｄに２本の配線２８を設け、それぞれコンタクトホールＨ２を介して第２電極５３と接続される構成を例示したが、これに限らず、少なくとも１本の配線２８がコンタクトホールＨ２を介して第２電極５３と接続される構成であれば良い。また、配線２８やコンタクトホールＨ２を設ける位置に限定されない。
図２０は、実施形態２に係る検出領域及び周辺領域を示す図である。図２１は、実施形態２における各電極の状態遷移を示すタイミングチャートである。
図２０に示す例において、検出領域Ａｄ内の分割領域Ｄｄ及び分割領域Ｄｄ内の各電極１，２，３，４の第１検出期間Ｐｔ１，Ｐｔ２，Ｐｔ３，Ｐｔ４における状態遷移については、図２１に示すように、実施形態１において説明した図７Ａから図７Ｄ及び図１０と同様である。
本実施形態では、図２１に示すように、各第１検出期間Ｐｔ１，Ｐｔ２，Ｐｔ３，Ｐｔ４において、接続回路１７ａを介して第２電極５３と電極駆動回路４１とを接続し、当該第２電極５３を駆動電極として、検出用駆動信号ＶｃｏｍＳを供給する。
これにより、駆動電極として検出用駆動信号ＶｃｏｍＳが供給されている第２電極５３から発するフリンジ電界の電気力線によって、周辺領域Ｇｄに接する分割領域Ｄｄ内の第１電極ＣＯＭＬを検出電極ＲＸ（ＣＯＭＬ）としたときの検出信号Ｖｄｅｔの信号強度を大きくすることができる。この結果として、検出領域Ａｄの端部（エッジともいう）での外部近接物体の検出感度を向上することができる。
なお、検出領域Ａｄ内の分割領域Ｄｄの態様については、実施形態１の各変形例において説明した図１３から図１７に示す態様であっても良い。
（実施形態３）
図２２は、実施形態３に係る第１基板の平面図である。本実施形態の検出装置１ｂにおいて、周辺領域Ｇｄに第２電極５３をさらに囲う第３電極５４が設けられている。第３電極５４は、配線２９を介して接続回路１７に接続される。
図２３は、図２２のＣ１−Ｃ２線に沿う断面図である。図２３に示すように、周辺領域Ｇｄにおいて、第１基板２１の上側に絶縁層２５ａ、平坦化層２５ｂを介して、配線２９が設けられる。配線２９の上側に絶縁層２５ｃ及び絶縁層２４を介して第３電極５４が設けられる。第３電極５４と重なる配線２９は、コンタクトホールＨ３を介して第２電極５３と接続される。なお、図２２では、周辺領域Ｇｄに２本の配線２９を設け、それぞれコンタクトホールＨ３を介して第３電極５４と接続される構成を例示したが、これに限らず、少なくとも１本の配線２９がコンタクトホールＨ３を介して第３電極５４と接続される構成であれば良い。また、配線２９やコンタクトホールＨ３を設ける位置に限定されない。なお、図２３では、第３電極５４を第２電極５３とは異なる層とした例を示したが、第３電極５４と第２電極５３とは同層であっても良い。
図２４及び図２５は、実施形態３に係る検出領域及び周辺領域を示す図である。図２６は、実施形態３における各電極の状態遷移を示すタイミングチャートである。
図２６に示す例において、検出領域Ａｄ内の分割領域Ｄｄ及び分割領域Ｄｄ内の各電極１，２，３，４の第１検出期間Ｐｔ１，Ｐｔ２，Ｐｔ３，Ｐｔ４における状態遷移については、図２４に示すように、実施形態１において説明した図７Ａから図７Ｄ及び図１０と同様である。また、各第１検出期間Ｐｔ１，Ｐｔ２，Ｐｔ３，Ｐｔ４において、接続回路１７ｂを介して第２電極５３と電極駆動回路４１とを接続し、当該第２電極５３を駆動電極として、検出用駆動信号ＶｃｏｍＳを供給する態様については、実施形態２において説明した図２１と同様である。
本実施形態では、図２６に示すように、各第１検出期間Ｐｔ１，Ｐｔ２，Ｐｔ３，Ｐｔ４とは異なる第２検出期間Ｐｅにおいて、接続回路１７ｂを介して第２電極５３及び第３電極５４と電極駆動回路４１とを接続し、当該第２電極５３及び第３電極５４を駆動電極として、検出用駆動信号ＶｃｏｍＳを供給する。また、第２検出期間Ｐｅにおいて、接続回路１７ｂを介して、検出領域Ａｄ内の電極１から電極４を検出回路４２に接続する。言い換えると、検出領域Ａｄ内の全ての第１電極ＣＯＭＬを検出電極とする。
これにより、第２検出期間Ｐｅにおいて、駆動電極として検出用駆動信号ＶｃｏｍＳが供給されている第２電極５３及び第３電極５４から発するフリンジ電界の電気力線によって、検出領域Ａｄのエッジにおける外部近接物体の検出感度を実施形態２よりも向上することができる。
なお、第１検出期間Ｐｔ１，Ｐｔ２，Ｐｔ３，Ｐｔ４における検出領域Ａｄ内の分割領域Ｄｄの態様については、実施形態１の各変形例において説明した図１３から図１７に示す態様であっても良い。
また、第２検出期間Ｐｅは、必ずしも第１検出期間Ｐｔ１，Ｐｔ２，Ｐｔ３，Ｐｔ４に続けて設ける態様に限らない。例えば、複数回の第１検出期間Ｐｔ１，Ｐｔ２，Ｐｔ３，Ｐｔ４を設けた後に第２検出期間Ｐｅを設ける態様であっても良い。
上述した実施形態は、各構成要素を適宜組み合わせることが可能である。また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
１，１ａ，１ｂ 検出装置
２ 画素基板
３ 対向基板
６ 液晶層
１０ 表示パネル
１１ 制御部
１２ ゲートドライバ
１３ ソースドライバ
１７，１７ａ，１７ｂ 接続回路（ＭＵＸ）
２０ 表示部
２１ 第１基板
２２ 画素電極
２７，２８，２９ 配線
３０ センサ部
３１ 第２基板
４０ 検出部
４１ 電極駆動回路
４２ 検出回路（ＡＦＥ）
５３ 第２電極
５４ 第３電極
Ａｄ 検出領域
ＣＯＭＬ 第１電極
ＧＣＬ ゲート線
Ｇｄ 周辺領域
ＯＢＪ 外部近接物体
Ｐｉｘ 画素
ＲＸ 検出電極
ＳＧＬ 信号線
ＳＰｉｘ 副画素
ＴＸ 駆動電極
Ｖｄｉｓｐ 映像信号
Ｖｐｉｘ 画素信号
ＶｃｏｍＤ 表示用駆動信号
ＶｃｏｍＳ 検出用駆動信号
Ｖｓｃａｎ 走査信号

Claims (9)

  1. 検出領域内に第１方向及び前記第１方向と交差する第２方向に並ぶ複数の第１電極と、
    前記第１電極に駆動信号を供給する電極駆動回路と、
    前記第１電極からの検出信号を検出する検出回路と、
    第１検出期間において、複数の前記第１電極の一部を検出電極として前記検出回路と接続し、当該検出電極と少なくとも前記第１方向及び前記第２方向に隣接する第１電極を駆動電極として前記電極駆動回路と接続する接続回路と、
    を備える、
    検出装置。
  2. 前記接続回路は、
    複数の前記第１検出期間毎に、前記検出電極とする第１電極を切り替える、
    請求項１に記載の検出装置。
  3. 前記接続回路は、
    前記検出領域を複数の領域に分割した分割領域内の第１電極のうち、１つを前記検出電極とし、残りを前記駆動電極とする、
    請求項１または請求項２に記載の検出装置。
  4. 前記接続回路は、
    前記第１方向及び前記第２方向にそれぞれ２つ並ぶ４つの第１電極を囲う領域を前記分割領域とする、
    請求項３に記載の検出装置。
  5. 前記接続回路は、
    前記第１方向に並ぶ複数の第１電極を囲う領域を前記分割領域とする、
    請求項３に記載の検出装置。
  6. 前記接続回路は、
    前記第２方向に並ぶ複数の第１電極を囲う領域を前記分割領域とする、
    請求項３に記載の検出装置。
  7. 前記検出領域を囲う第２電極を備え、
    前記接続回路は、
    前記第１検出期間において、前記第２電極を駆動電極として前記電極駆動回路と接続する、
    請求項３から６の何れか一項に記載の検出装置。
  8. 前記第２電極を囲う第３電極を備え、
    前記接続回路は、
    前記第１検出期間とは異なる第２検出期間において、前記第１電極を検出電極として前記検出回路と接続すると共に、前記第３電極を駆動電極として前記電極駆動回路と接続する、
    請求項７に記載の検出装置。
  9. 請求項１から８の何れか一項に記載の検出装置と、
    複数の画素を含み、
    前記画素によって画像を表示する表示期間に、前記第１電極に表示用の駆動信号が供給される、
    表示装置。
JP2019161437A 2019-09-04 2019-09-04 検出装置及び表示装置 Pending JP2021039604A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019161437A JP2021039604A (ja) 2019-09-04 2019-09-04 検出装置及び表示装置
PCT/JP2020/027571 WO2021044740A1 (ja) 2019-09-04 2020-07-15 検出装置及び表示装置
CN202080062413.6A CN114365069A (zh) 2019-09-04 2020-07-15 检测装置以及显示装置
US17/684,627 US11934611B2 (en) 2019-09-04 2022-03-02 Detecting device with multiplexer and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019161437A JP2021039604A (ja) 2019-09-04 2019-09-04 検出装置及び表示装置

Publications (1)

Publication Number Publication Date
JP2021039604A true JP2021039604A (ja) 2021-03-11

Family

ID=74847126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019161437A Pending JP2021039604A (ja) 2019-09-04 2019-09-04 検出装置及び表示装置

Country Status (4)

Country Link
US (1) US11934611B2 (ja)
JP (1) JP2021039604A (ja)
CN (1) CN114365069A (ja)
WO (1) WO2021044740A1 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5638688B2 (ja) * 2011-03-03 2014-12-10 シャープ株式会社 液晶表示装置
TWI451306B (zh) * 2011-12-02 2014-09-01 Mstar Semiconductor Inc 觸控感測裝置及觸控感測設備以及其觸控感測方法
JP6076866B2 (ja) * 2013-09-03 2017-02-08 アルプス電気株式会社 静電容量型の入力装置
JP2015114747A (ja) * 2013-12-10 2015-06-22 小島プレス工業株式会社 タッチパネル装置
KR102349822B1 (ko) 2015-07-31 2022-01-11 엘지디스플레이 주식회사 터치 IC(integrated circuit) 및 터치 디스플레이 장치와 이의 구동 방법
KR101800798B1 (ko) * 2016-02-19 2017-11-29 엘지디스플레이 주식회사 구동 회로, 터치 디스플레이 장치 및 그 구동방법
TWI629621B (zh) * 2017-02-22 2018-07-11 友達光電股份有限公司 觸控陣列及驅動方法
US10754481B2 (en) 2017-11-13 2020-08-25 Japan Display Inc. Detection device and display device
JP7008581B2 (ja) * 2017-11-13 2022-01-25 株式会社ジャパンディスプレイ 検出装置及び表示装置

Also Published As

Publication number Publication date
US20220187975A1 (en) 2022-06-16
CN114365069A (zh) 2022-04-15
US11934611B2 (en) 2024-03-19
WO2021044740A1 (ja) 2021-03-11

Similar Documents

Publication Publication Date Title
KR102586113B1 (ko) 터치스크린 내장형 표시패널, 터치스크린 내장형 표시장치, 통합 구동 회로 및 구동 방법
US11644916B2 (en) Touch panel display device
JP5980157B2 (ja) タッチ検出機能付き表示装置及び電子機器
US9715320B2 (en) In-cell touch display panel
JP6815812B2 (ja) 表示装置
TW201349051A (zh) 具有整合式觸控螢幕的顯示裝置及其驅動方法
US11112916B2 (en) Display device including detection device
US11531432B2 (en) Proximity sensor
JP2018169680A (ja) 表示装置
US10664114B2 (en) Detection device and display device
TW201715373A (zh) 具有內建觸控螢幕之顯示面板及包含該顯示面板的觸控顯示裝置
JP2018190347A (ja) 表示装置
JP6562863B2 (ja) タッチ検出機能付き表示装置
US10579196B2 (en) Display device with improved touch detection in peripheral region
WO2021044740A1 (ja) 検出装置及び表示装置
US10705637B2 (en) Detection device and display device
JP7329641B2 (ja) 表示装置
JP6995683B2 (ja) 表示装置
US20190227660A1 (en) Display including touch panel
JP2019021289A (ja) 表示装置