JP2021028825A - 電流源及び電流生成方法 - Google Patents

Abstract

【課題】電流源の応答を高速化する。【解決手段】電流源には、ある周波数点より下の周波数で一定の利得を有し、上記周波数点より上の周波数で周波数に反比例する利得を有するオペアンプ４２がある。ソース抵抗４８は、オペアンプ４２の出力端子と直列に接続される。オペアンプ４２は、ソース抵抗４８の両端間電圧をソース電圧に制御し、オペアンプ４２の利得が、オペアンプ４２によるソース電圧と高及び低端子４５及び４７の間の負荷の両端間の出力電圧の変動を制限するようにする。フィードバック・コンポーネント５２、５４は、オペアンプ４２の入力端子に接続され、出力電圧の一部を受けて、ソース抵抗４８の両端間のソース電圧を制御するために利用可能なオペアンプの利得を低減する。【選択図】図５

Description

本開示技術は、試験測定システムに関し、特に試験測定システムで使用する電流源に関する。

多くの異なるタイプの試験測定システムは、電流源と電圧源を使用して、被試験デバイスに電流や電圧を加える。限定するものではないが、ソース・メジャー・ユニット（ＳＭＵ）は、１つの例を提供し、一般にＳＭＵに結合された被試験デバイス（ＤＵＴ）に電圧や電流を加える。ＳＭＵは、次に、電流計や電圧計などを使って、ＤＵＴの応答を測定する。

特開２０１４−１４５７５８号公報 特開２０１４−２０７８５６号公報

「ケースレーのソース・メジャー・ユニット」、テクトロニクス／ケースレー、［オンライン］、［２０２０年７月２４日検索］、インターネット<https://jp.tek.com/keithley-source-measure-units> 「Norton's theorem」の記事、Wikipedia（英語版）、［オンライン］、［２０２０年７月２４日検索］、インターネット<https://en.wikipedia.org/wiki/Norton%27s_theorem>

電流源（current source：電流ソース）は、ソース抵抗の両端間にソース電圧を印加することで電流を発生させても良く、得られた電流をＤＵＴに流す。ただし、ソース抵抗がＤＵＴの抵抗値より大きい場合に比較して、ソース抵抗がＤＵＴの抵抗値よりも小さい場合には、電流源は、ソース電圧の変化に対してかなり遅く応答する。大きな利得を持つオペアンプ（op-amp）を使用してソース抵抗が大きく見えるようにすることができるが、オペアンプの利得は、比較的低い周波数で「ロールオフ」し始め、これによって、見かけ上の大きな抵抗も同様に「ロールオフ」し、容量性が現れてきて、電流源の速度と安定性が低下していく。電流源の高速性に対するニーズが高まっているために、この懸念が目立ってきている。

開示された装置及び方法の実施形態は、従来技術における欠点に取り組むものである。

以下では、本願で開示される技術の理解に有益な実施例が提示される。この技術の実施形態は、以下で記述する実施例の１つ以上及び任意の組み合わせを含んでいても良い。

実施例１は、電流源であって、ある周波数点より下の周波数で一定の利得を有し、周波数点より上の周波数で周波数に反比例する利得を有し、入力端子及び出力端子を有する少なくとも１つの利得コンポーネントと、利得コンポーネントの出力端子と直列に接続されたソース抵抗であって、利得コンポーネントがソース抵抗の両端間電圧をソース電圧に制御（regulate）して、利得コンポーネントの利得が、利得コンポーネントによるソース電圧と高端子及び低端子間の負荷の両端間の出力電圧の変動（regulation：レギュレーション、変動率）を制限するようにするソース抵抗と、出力電圧の少なくとも一部を受けるフィードバック・コンポーネントであって、利得コンポーネントの入力端子に接続され、ソース抵抗の両端間のソース電圧を制御する利得コンポーネントの利得を低減するフィードバック・コンポーネントとを具えている。

実施例２は、実施例１の電流源であって、更に、ソース抵抗と直列なインダクタンス（誘導子、コイル）を具え、このインダクタンスは、上記周波数点において、ソース抵抗の抵抗値と等しいインピーダンスとなる大きさである。

実施例３は、実施例１又は２のいずれかの電流源であって、このとき、利得コンポーネントは、オペアンプ（演算増幅器）を含む。

実施例４は、実施例１〜３のいずれかの電流源であって、このとき、フィードバック・コンポーネントは、出力端子にかかる抵抗性減衰回路を含む。

実施例５は、実施例１〜４のいずれかの電流源であって、このとき、フィードバック・コンポーネントは、反転させる減衰回路を含む。

実施例６は、実施例１〜５のいずれかの電流源であって、このとき、利得低減なしに、第２の電流源のソース抵抗の代わりに上記電流源が挿入される。

実施例７は、実施例１〜６のいずれかの電流源であって、このとき、利得低減を伴って、第２の電流源のソース抵抗の代わりに上記電流源が挿入される。

実施例８は、電流源であって、ソース電圧と、ある周波数ポイントより下の周波数で一定の利得を有し、上記周波数点より上の周波数で周波数に反比例する利得を有し、入力端子及び出力端子を有する少なくとも１つの利得コンポーネントと、利得コンポーネントの出力端子に接続されたソース抵抗と、ソース抵抗と利得コンポーネントの入力端子との間に接続された抵抗回路とを具え、抵抗回路は、利得に基づく定数によって関連付けられた少なくとも２つの抵抗で構成される。

実施例９は、実施例８の電流源であって、このとき、利得コンポーネントは、オペアンプを含む。

実施例１０は、実施例９の電流源であって、更に、電流源の高端子と低端子との間に接続された第２の演算増幅器（オペアンプ）を具える。

実施例１１は、実施例８〜１０のいずれの電流源であって、ソース抵抗と直列の誘導子を更に具える。

実施例１２は、電流を生成する方法であって、ある周波数点以下の周波数で一定の利得を有し、上記周波数点より上の周波数で周波数に反比例する利得を有し、入力端子及び出力端子を有する少なくとも１つの利得コンポーネントに電力を供給する処理と、ソース抵抗を利得コンポーネントの出力端子に直列に接続し、利得コンポーネントがソース抵抗の両端間電圧をソース電圧に制御（regulate）して、利得コンポーネントの利得が、ソース電圧と高端子及び低端子間の負荷の両端間の出力電圧の変動（regulation：レギュレーション、変動率）を制限するようにする処理と、利得コンポーネントの入力端子に接続される出力電圧の少なくとも一部を含むフィードバック・コンポーネントからのフィードバック信号であって、利用可能な利得コンポーネントの利得を低減してソース抵抗の両端間のソース電圧を制御するフィードバック信号を生成する処理とを具えている。

実施例１３は、実施例１２の方法であって、フィードバック・コンポーネントからフィードバック信号を生成する処理は、互いに比例する値を有する第１及び第２抵抗を有する抵抗回路からフィードバック信号を生成する処理を含む。

実施例１４は、実施例１３の方法であって、このとき、第２抵抗の値は、定数マイナス１に第１抵抗の値をかけたものに等しい。

実施例１５は、実施例１４の方法であって、更に、ソース抵抗と直列に誘導子（インダクタ、コイル）を接続する処理と、誘導子の周波数応答がソース抵抗の抵抗と等しくなる点に基づいて定数を選択する処理とを具えている。

実施例１６は、実施例１３〜１５のいずれの方法であって、このとき、フィードバック信号を生成する処理が、オペアンプを含む追加の利得コンポーネントからフィードバック信号を生成する処理を更に有している。

実施例１７は、実施例１２〜１６のいずれかの電流源であって、フィードバック・コンポーネントからフィードバック信号を生成する処理が、高及び低端子間のオペアンプからフィードバック信号を生成する処理を有する。

実施例１８は、任意の実施例１２〜１７の電流源であって、更に、ソース抵抗と直列に誘導子を接続する処理を具える。

図１は従来の電流源の例を示す。 図２は従来の電流源の例を示す。 図３は、電流源のノートン・モデルの図を示す。 図４は、フィードバック・パスに利得コンポーネントを有する電流源の実施形態の概略図を示す。 図５は、周波数範囲の広いノートン・モデルを有する電流源の具体例を示す。 図６は、周波数範囲の広いノートン・モデルを有する電流源の具体例を示す。 図７は、図６と類似ながら電圧源を代替した実施形態を示す。 図８は、図５と類似ながら電圧源を代替した実施形態を示す。 図９は、図２の従来の電流源を組み入れた図４の実施形態を示す。 図１０は、図２と類似の実施形態であるが、利得が低減され、電圧源の位置が変更されたものを示す。 図１１は、図２と類似の実施形態であるが、利得が低減され、電圧源の位置が変更されたものを示す。 図１２は、図２と類似の実施形態であるが、利得が低減され、電圧源の位置が変更されたものを示す。 図１３は、複数の利得低減電流源が入れ子になった実施形態を示す。 図１４は、電流源を含む試験測定装置を示す。

図１は、従来の電流源の例を示す。この電流源において、オペアンプ（演算増幅器：op-amp）１２は、電圧１４によって電力が与えられ、ソース抵抗Ｒ_S１８の両端間に電圧Ｖ_S１６をかける。これにより、Ｖ_S/Ｒ_Sに等しい出力電流Ｉ_Sが生成される。インピーダンスＺ_L１９で表される負荷は、高（ハイ）出力端子１５と低（ロー）出力端子１７の間にある。Ｚ_LがＲ_Sより小さい場合、Ｖ_Sの変化に伴って出力電流が変化する速度は、オペアンプの利得帯域幅Ｇによって決定される。しかし、Ｚ_LがＲ_Sより大きい場合、この速度は、Ｒ_Sに対するＺ_Lの比に従って減少する。その一般方程式はβ＝Ｒ_S/(Ｒ_S＋Ｚ_L)である。Ｚ_L＜＜Ｒ_Sの場合β≒１、Ｚ_L＞＞Ｒ_Sの場合β≒Ｒ_S/Ｚ_L。βが小さいほど、電流源の応答が遅くなる。

図２は、同じ課題を抱える従来の電流源の別の形態を示している。この形態では、ソース電圧Ｖ_S１６は、ソース抵抗Ｒ_S１８に直接接続される。オペアンプ２０は、電圧２２によって電力を与えられ、ソース抵抗１８と低端子１７の間を接続する。負荷１９は、高（ハイ）端子１５と低（ロー）端子１７の間にある。

動作中、アンプは、フィードバック項βを参照するが、これは、ソース抵抗を、ソース抵抗と負荷抵抗Ｚ_Lの和で割った値に等しい、つまり、
β＝Ｒ_S/(Ｒ_S＋Ｚ_L）

もし負荷Ｚ_Lがソース抵抗Ｒ_Sより大きい場合、βは１未満であり、この状態のときは、図１と２の回路は、ソース電圧の変化に対して、ゆっくりと応答する。例えば、β＝０.１の場合、電流源は、βが１に等しい場合よりも１０倍遅く応答する。一般的な高周波動作では、回路動作に遅れが生じることになる。

考えられる解決策の１つは、より大きなソース抵抗を使用することである。しかし、大電流を発生させるためには、より大きなソース電圧が必要になる。ソース抵抗の消費電力が増加することになろう。本願での実施形態は、比較的速い速度を維持しながら、ソース電圧及び電力消費の低減を可能にする。基本的に、本願の実施形態は、比較的低い抵抗値が、比較的大きく「見える」ようにし、比較的高い周波数で比較的大きな電流の発生を可能にする一方で、電力消費や高電圧の要求という問題に煩うことがない。

メイヤー・ノートンの定理と呼ばれることがあるノートンの定理によれば、電圧源及び電流源と抵抗だけを有する任意の線形電気回路は、等価な抵抗が並列接続された等価な電流源を経由する高（ハイ）端子及び低（ロー）端子で置き換えることができるとされる。図３は、このモデルを、抵抗Ｒ_in３２と並列な電流源Ｉ_S３０として示している。

本願の実施形態は、利得コンポーネント（構成要素）の利得を制限する減衰回路（アッテネータ）を利用する。本願の実施形態では、オペアンプを示すが、トランジスタを含む任意の利得コンポーネントを利用できる。他のコンポーネントの大きさ又は値は、少なくとも一部は、利得コンポーネントの利得に依存する。本願で使用される利得コンポーネントは、低い周波数での利得が、高周波数での利得よりも大きい。本願で使用される「低周波数」という用語は、利得コンポーネントの利得が一定である周波数を指す。「高周波数」という用語は、利得コンポーネントの利得が、周波数に反比例する周波数を指す。

図４は、電流源の実施形態の概略図を示す。電流源には、ソース電圧３６が有り、これは、ソース抵抗Ｒ_S３４と直列に存在しても良いし、３８の利得コンポーネントのフィードバック・コンポーネント内に存在しても良い。フィードバック・コンポーネント３８は、利得コンポーネント４０の利得を低減する。利得コンポーネント４０は、正及び負の入力端子を有し、また、出力端子とリターン端子を有する。利得コンポーネント４０は、ある周波数点より低い周波数では一定の利得を有し、この周波数点より上では、利得が周波数に反比例する。利得コンポーネント４０は、ソース抵抗３４の両端間の電圧がソース電圧３６であるように制御（regulate）する。利得コンポーネント４０の利得は、高端子と低端子間の負荷１９の両端間の出力電圧の変動（regulation：レギュレーション、変動率）を制限する。フィードバック・コンポーネント３８は、利得コンポーネントの入力に接続された電流源の出力電圧の少なくとも一部を受け取り、また、フィードバック・コンポーネントは、ソース抵抗の両端間にかかるソース電圧を制御するのに利用可能な利得コンポーネントの利得を減少させる。

本願の実施形態によれば、より高い周波数まで、その一定の利得を維持するように利得を制御でき、これによって、同じ高い周波数に対して、電流源抵抗を高く維持できる。加えて、誘導子（inductor：コイル）Ｌ_Sを、Ｌ_S＝Ｒ_Sｋ/Ｇの大きさで、Ｒ_Sと直列に追加でき、ここで、ｋは減衰回路によって設定される利得であり、Ｇはアンプの利得帯域幅である。以下の例では、限定するものではないが、説明を簡単にするため、ｋを１０と仮定する。

図５は、利得コンポーネントの利得を低減するために、Ｒ₂/(Ｒ₁＋Ｒ₂）の減衰回路を組み込んだ電流源の実施形態を示す。図は、特定の電流源アーキテクチャと利得コンポーネントを示しているが、実施形態は、単に任意の利得コンポーネントを利用するに過ぎないような任意の電流源に適用されることに注意されたい。

図５の実施形態では、電流源は、オペアンプ４２の反転（負）入力端子に接続された電圧源４６を有し、電圧４４によって電力が与えられる。オペアンプ４２の出力端子は、限流抵抗（current limiting resistor：電流制限抵抗）とも呼ばれるソース抵抗Ｒ_S４８に接続される。オペアンプ４２の他方の入力端子は、利得低減フィードバック・コンポーネントとして機能する減衰回路の出力端子に接続される。この実施形態では、減衰回路は、２つの抵抗５２及び５４から構成される。抵抗５４は、オペアンプ４２の非反転（正）入力端子と低（ロー）端子４７との間に接続され、抵抗Ｒ₁５２は、オペアンプの非反転入力端子と高（ハイ）端子４５との間に接続される。負荷は、ここでは示されていないが、高及び低端子４５及び４７の間に存在する。上述のように、減衰回路を使用してｋ₁を選択するが、このとき、抵抗５４を、仮にＲ₂と呼び、(ｋ−１)Ｒ₁に等しいとする。
ｋ＝(Ｒ₁＋Ｒ₂)/Ｒ₁
ｋの説明用の値として１０を使用すると、もしＲ₁が１キロ・オームなら、Ｒ₂は９キロ・オームである。

図６は、図５に関して説明したような抵抗回路と、誘導子５０とを含む実施形態を示す。上述のように、誘導子は、Ｌ_S＝Ｒ_Sｋ/Ｇの大きさを有し、ここでｋは、減衰回路で設定される利得であり、Ｇは増幅器の利得帯域幅である。これは、電流源がその抵抗（resistance）を保持する周波数を拡張する。

図７は、図６と類似のアーキテクチャを示しているが、別の電圧源を備えている。この実施形態において、電圧源６０は、電流源Ｉ_a６２及び電流抵抗Ｒ_a６４を有する。ソース電圧は、電流に抵抗を掛けたものに等しく、Ｖ_S＝Ｉ_aＲ_aであり、そして、ソース電流は、電流源の量に電流抵抗をかけてソース抵抗で割ったものであり、Ｉ_S＝Ｉ_aＲ_a/Ｒ_Sである。

図８は、図５と類似のアーキテクチャを示しているが、電圧源が、増幅器４２の非反転入力端子と、抵抗減衰回路の中間ノードとの間に接続されるように移動している。

図９は、利得低減のない図２の電流源に図６の電流源４０を組み入れた実施形態を示す。この実施例では、電圧源４６が、オペアンプ４２の一方の入力端子に接続され、電圧４４によって電力が与えられる。オペアンプ４２の出力端子は、誘導子Ｌ_S５０に接続され、これは、次に、ソース抵抗Ｒ_S４８に接続される。オペアンプ４２の他方の入力端子は、利得低減フィードバック・コンポーネントである抵抗回路に接続される。この実施形態では、抵抗回路には、２つの抵抗５２及び５４がある。抵抗５４は、オペアンプ６６の入力端子とグラウンドとの間に接続され、また、抵抗５２は、オペアンプの入力端子と高（ハイ）端子４５との間に接続される。負荷４９は、高及び低端子４５及び４７それぞれの間にある。

この実施形態では、電圧６７によって電力が与えられる第２のオペアンプ６６が、ソース抵抗の誘導子と「反対」の側（つまり、電流源８０の出力端子）とグラウンドとの間を接続し、その出力端子は、低端子４７に接続される。この実施形態では、第２のオペアンプ６６が、合算ノード／出力端子をグラウンドに保つように、負荷と相互作用する。これらのアーキテクチャは、単なる例に過ぎず、変更することができるが、それでも、以下の請求項の範囲内に入っている。

図１０〜１２は、図２と類似の実施形態を示すが、オペアンプ６６が、Ｒ₁６８及びｋＲ₁７０の形態の利得低減フィードバック・コンポーネントと、利得コンポーネント７２とを有する。図１０〜１２では、利得フィードバックが反転されるため、７０の値は（ｋ₁−１）ではなくて、ｋ₁Ｒ₁である。図１０の電圧源４６は、先の実施形態と同様に、ソース抵抗４８に接続される。図１１では、電圧源がソース抵抗４８の反対側に移動し、オペアンプ６６の反転（負）入力端子に接続される。図１２では、電圧源４６は、利得低減フィードバック回路とオペアンプ６６の非反転（正）端子との間に接続される。

図１３は、それぞれ利得低減を伴う複数の電流源を組み合わせた実施形態を示す。ボックス８０に利得低減を伴う電流源が示され、図の右側部分のソース電圧とソース抵抗を置き換えている。第２誘導子８２は、この電流源を、左側の電流源の一部とするように接続しており、左側の電流源は、抵抗Ｒ₂８６及びＲ₃８８（Ｒ₃は、ｋ₂Ｒ₂に等しい）による利得低減を伴うアンプ６６と、アンプ８９とを含む。２つの定数ｋ₁とｋ₂は互いに関連していないが、各定数は、それぞれの電流源の利得に関連している。

減衰回路を利用する代替アーキテクチャも含め、いずれの実施形態でも、電流源Ｉ_Sは、抵抗回路が小さな抵抗であるかのように振る舞い、使用電力が比較的少なく、発熱も比較的少ないが、比較的大きな電流の生成を可能にする。同様に、減衰回路は、抵抗回路、誘導子、又はこれら２つの組み合わせを含んでも良い。

これらの実施形態で上述したフィードバックβは、定数ｋにソース抵抗をかけて、ソース抵抗のｋ倍と負荷抵抗の合計で割ったもの、β＝ｋＲ_S/(ｋＲ_S＋Ｚ_L）になる。Ｚ_Lの値がβを大幅に小さくできるようになるには、Ｚ_Lをｋ倍大きくしなければならなくなる。Ｚ_Lがその値に達した場合であっても、応答の速度は、誘導子と抵抗の回路がない場合に比べて、依然としてｋ倍速い。

試験測定システムの分野では、試験測定装置は、システムが被試験デバイスに電流を流すことができるように、その内部に電流源を有しても良い。図１４は、試験測定装置の一実施形態のブロック図を示す。当業者であれば容易に理解できるように、試験測定装置９０は、図１４に示されていない追加のコンポーネントを含んでいても良い。

試験測定装置９０には、１つ又は複数のポート９２があり、これは、任意の電気的伝達媒体であっても良い。試験測定装置９０は、限定するものではないが、上述したような電流源、ソース・メジャー・ユニット、デジタル・マルチメータのような、信号を生成し、次いで、被試験デバイスの測定を行うことができる任意の装置であっても良い。ポート９２には、レシーバ、トランスミッタやトランシーバが含まれていても良い。ポート９２は、信号源、又は、信号源と電流計の組み合わせ９４に結合されても良く、これは、上述した電流源のいずれかを含んでも良い。図を簡単にするため、図１４では、１つのプロセッサのみが示されているが、当業者であれば理解できるように、単一プロセッサ９６ではなくて、多様な形式の複数のプロセッサ９６を組み合わせて使用してもよい。プロセッサ９６は、信号源９４に電気的に結合され、接続された被試験デバイスの電流を測定、表示又は保存するのを支援する。

１つ以上のプロセッサ９６は、メモリ９８からの命令を実行するように構成されても良く、そのような命令によって示される任意の方法や関連するステップを実行しても良い。メモリ９８は、プロセッサ・キャッシュ、ランダム・アクセス・メモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、ソリッド・ステート・メモリ、ハード・ディスク・ドライブその他のメモリの形式として実現されても良い。メモリ９８は、データ、コンピュータ・プログラム・プロダクト、及びその他の命令を記憶するための媒体として機能する。

ユーザ入力部１００は、１つ以上のプロセッサ９８に結合される。ユーザ入力部１００には、キーボード、マウス、トラックボール、タッチスクリーン、その他、表示部１０２上でＧＵＩによってユーザが利用できる任意の操作装置が含まれていても良い。表示部１０２は、波形、測定値その他のデータをユーザに表示するデジタル画面、陰極線管ベースのディスプレイ、その他の任意のモニタであっても良い。試験測定装置９０のコンポーネントは、試験測定装置９０内に統合されているとして描かれているが、当業者であればわかるように、これらのコンポーネントのいずれかが、試験装置９０の外部にあっても良く、そして、有線や無線の通信媒体やメカニズムのような従来の任意の方法で、試験装置９０に結合されても良い。例えば、実施形態によっては、表示部９２が、試験測定装置９０から遠隔にあっても良い。

本願で説明される実施形態は、全ての電流レベルにおける正確さを伴いつつ、電流の広いダイナミック・レンジを可能にする。これら実施形態は、電流計を変更することなく、低電流と高電流の両方でデバイスをユーザが正確に測定することを可能にする。例えば、もしデバイスが、先に低い電流を受けていて、突然大きな電流を受けるとしても、本願で開示される実施形態の電流計は、低電流と高電流の両方を正確に供給できる。

本開示では、単数形「ある１つの（a、an）」及び「その１つの（the）」は、状況的に別段の指定がある場合を除き、複数の指示対象を含む。用語「又は」は、包括的であることを意味し、列挙された項目の中の任意のもの、いくつか又は全てのいずれかを意味する。用語「からなる（comprises）」、「からなっている（comprising）」、「を含む（includes）」、「を含んでいる（including）」又はその他のバリエーションは、非排他的な包含をカバーすることが意図されており、要素のリストからなるプロセス、方法又は製品が、必ずしもこれら要素だけを含むのではなく、明示的に列挙されていないか又はこうしたプロセス、方法、物品又は装置に固有の他の要素を含んでいても良い。相対的な用語、例えば、「約（about）」、「おおよそ（approximately）」、「ほぼ（substantially）」及び「概して（generally）」などは、述べた値又は理解される値の±１０％のあり得るバリエーションを示すのに使用される。

本開示技術の態様は、様々な変更を行ったり、代替の形態へと容易に変り得る。本願では、例として特定の態様を図に示し、詳細に説明している。しかし、本願で開示されるこれらの例は、説明を明確する目的で提示されたものであり、明確に限定しない限り、本願で説明した特定の態様で開示された大まかな概念に限定しようと意図したものではない。よって、本開示技術は、添付の図面及び請求項の観点から、説明した態様に関するあらゆる変更、等価なもの、代替をカバーすることを意図している。

明細書における態様、実施例などへの言及は、記載された項目が特定の特徴、構造又は特性を含み得ることを示す。しかしながら、開示される各態様は、そうした特定の特徴、構造又は特性を含んでいても良いし、必ずしも含んでいなくても良い。更に、このような言い回しは、特に明記しない限り、必ずしも同じ態様を指しているとは限らない。更に、特定の態様に関連して特定の特徴、構造又は特性が記載されている場合、そのような特徴、構造又は特性は、そのような特徴が他の開示された態様と明示的に関連して記載されているか否かに関わらず、そうした他の開示された態様と関連して使用しても良い。

本開示技術の態様は、特別に作成されたハードウェア、ファームウェア、デジタル・シグナル・プロセッサ又はプログラムされた命令に従って動作するプロセッサを含む特別にプログラムされた汎用コンピュータ上で動作できる。本願における「コントローラ」又は「プロセッサ」という用語は、マイクロプロセッサ、マイクロコンピュータ、ＡＳＩＣ及び専用ハードウェア・コントローラ等を意図する。本開示技術の態様は、１つ又は複数のコンピュータ（モニタリング・モジュールを含む）その他のデバイスによって実行される、１つ又は複数のプログラム・モジュールなどのコンピュータ利用可能なデータ及びコンピュータ実行可能な命令で実現できる。概して、プログラム・モジュールとしては、ルーチン、プログラム、オブジェクト、コンポーネント、データ構造などを含み、これらは、コンピュータその他のデバイス内のプロセッサによって実行されると、特定のタスクを実行するか、又は、特定の抽象データ形式を実現する。コンピュータ実行可能命令は、ハードディスク、光ディスク、リムーバブル記憶媒体、ソリッド・ステート・メモリ、ＲＡＭなどのコンピュータ可読記憶媒体に記憶しても良い。当業者には理解されるように、プログラム・モジュールの機能は、様々な実施例において必要に応じて組み合わせられるか又は分散されても良い。更に、こうした機能は、集積回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）などのようなファームウェア又はハードウェア同等物において全体又は一部を具体化できる。特定のデータ構造を使用して、本開示技術の１つ以上の態様をより効果的に実施することができ、そのようなデータ構造は、本願に記載されたコンピュータ実行可能命令及びコンピュータ使用可能データの範囲内と考えられる。

開示された態様は、場合によっては、ハードウェア、ファームウェア、ソフトウェア又はこれらの任意の組み合わせで実現されても良い。開示された態様は、１つ以上のプロセッサによって読み取られ、実行され得る１つ又は複数のコンピュータ可読媒体によって運搬されるか又は記憶される命令として実現されても良い。そのような命令は、コンピュータ・プログラム・プロダクトと呼ぶことができる。本願で説明するコンピュータ可読媒体は、コンピューティング装置によってアクセス可能な任意の媒体を意味する。限定するものではないが、一例としては、コンピュータ可読媒体は、コンピュータ記憶媒体及び通信媒体を含むことができる。

コンピュータ記憶媒体とは、コンピュータ読み取り可能な情報を記憶するために使用することができる任意の媒体を意味する。限定するものではないが、例としては、コンピュータ記憶媒体としては、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、電気消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）、フラッシュメモリやその他のメモリ技術、コンパクト・ディスク読み出し専用メモリ（ＣＤ-ＲＯＭ）、ＤＶＤ（Digital Video Disc）やその他の光ディスク記憶装置、磁気カセット、磁気テープ、磁気ディスク記憶装置やその他の磁気記憶装置、及び任意の技術で実装された任意の他の揮発性又は不揮発性の取り外し可能又は取り外し不能の媒体を含んでいても良い。コンピュータ記憶媒体としては、信号そのもの及び信号伝送の一時的な形態は排除される。

通信媒体とは、コンピュータ可読情報の通信に利用できる任意の媒体を意味する。限定するものではないが、例としては、通信媒体には、電気、光、無線周波数（ＲＦ）、赤外線、音又はその他の形式の信号の通信に適した同軸ケーブル、光ファイバ・ケーブル、空気又は任意の他の媒体を含むことができる。

説明の都合上、具体的な実施例を図示し、説明してきたが、本開示技術の要旨と範囲から離れることなく、種々の変更が可能なことが理解できよう。従って、本発明は、添付の請求項以外では、限定されるべきではない。

１９ 負荷
３０ 電流源
３２ 抵抗
３４ ソース抵抗
３６ ソース電圧
３８ フィードバック・コンポーネント
４０ 利得コンポーネント
４２ オペアンプ
４４ 電圧
４５ 高（ハイ）端子
４６ 電圧源
４７ 低（ロー）端子
４８ ソース抵抗
４９ 負荷
５０ 誘導子（コイル）
５２、５４ 抵抗回路
６０ 電圧源
６２ 電流源
６４ 電流抵抗
６６ オペアンプ
６７ 電圧
６８、７０ フィードバック・コンポーネント
７２ 利得コンポーネント
８２ 第２誘導子（コイル）
８６ 抵抗
８８ 抵抗
８９ アンプ
９０ 試験測定装置
９２ ポート
９４ 信号源
９６ プロセッサ
９８ メモリ
１００ ユーザ入力部
１０２ 表示部

Claims (10)

1. ある周波数点より下の周波数で一定の利得を有し、上記周波数点より上の周波数で周波数に反比例する利得を有し、入力端子と出力端子を有する少なくとも１つの利得コンポーネントと、
   該利得コンポーネントの上記出力端子と直列に接続されたソース抵抗であって、上記利得コンポーネントが上記ソース抵抗の両端間電圧をソース電圧に制御して、上記利得コンポーネントの利得が、上記利得コンポーネントによる上記ソース電圧と高端子及び低端子間の負荷の両端間の出力電圧の変動を制限するようにする上記ソース抵抗と、
   上記出力電圧の少なくとも一部を受けるフィードバック・コンポーネントであって、上記利得コンポーネントの上記入力端子に接続され、上記ソース抵抗の両端間の上記ソース電圧を制御する上記利得コンポーネントの利得を低減する上記フィードバック・コンポーネントと
   を具える電流源。
2. 上記ソース抵抗と直列なインダクタンスを更に具え、該インダクタンスが、上記周波数点において、ソース抵抗の抵抗値と等しいインピーダンスとなる大きさである請求項１の電流源。
3. 上記フィードバック・コンポーネントが反転させる減衰回路を有する請求項１の電流源。
4. 第２の電流源のソース抵抗の代わりに、利得低減があるか、又は、利得低減のない上記電流源が挿入される請求項１の電流源。
5. ソース電圧と、
   ある周波数ポイントより下の周波数で一定の利得を有し、上記周波数点より上の周波数で周波数に反比例する利得を有し、入力端子及び出力端子を有する少なくとも１つの利得コンポーネントと、
   該利得コンポーネントの上記出力端子に接続されたソース抵抗と、
   該ソース抵抗と上記利得コンポーネントの上記入力端子との間に接続された抵抗回路と
   を具え、
   該抵抗回路が、利得に基づく定数によって関連付けられた少なくとも２つの抵抗で構成される電流源。
6. 上記利得コンポーネントが、オペアンプを有する請求項５の電流源。
7. 上記電流源の高端子と低端子との間に接続された第２のオペアンプを更に具える請求項５又は６の電流源。
8. ある周波数点以下の周波数で一定の利得を有し、上記周波数点より上の周波数で周波数に反比例する利得を有し、入力端子及び出力端子を有する少なくとも１つの利得コンポーネントに電力を供給する処理と、
   ソース抵抗を上記利得コンポーネントの上記出力端子に直列に接続し、上記利得コンポーネントが上記ソース抵抗の両端間電圧をソース電圧に制御して、上記利得コンポーネントの利得が、上記ソース電圧と高端子及び低端子間の負荷の両端間の出力電圧の変動を制限するようにする処理と、
   上記利得コンポーネントの上記入力端子に接続される上記出力電圧の少なくとも一部を含むフィードバック・コンポーネントからのフィードバック信号であって、利用可能な上記利得コンポーネントの利得を低減して上記ソース抵抗の両端間の上記ソース電圧を制御するフィードバック信号を生成する処理と
   を具える電流生成方法。
9. 上記フィードバック・コンポーネントから上記フィードバック信号を生成する処理は、互いに比例する値を有する第１及び第２抵抗を有する抵抗回路から上記フィードバック信号を生成する処理を有する請求項８の電流生成方法。
10. 誘導子を上記ソース抵抗と直列に接続する処理と、
    上記誘導子の周波数応答が上記ソース抵抗の抵抗値に等しくなる点に基づいて定数を選択する処理と
    を更に具える請求項８又は９の電流生成方法。

Images