JP2021027276A - 光電変換装置および機器 - Google Patents

Abstract

【課題】 光電変換装置の光学特性を向上するうえで有利な技術を提供する。【解決手段】 第１溝および前記第２溝の中には、誘電体膜が設けられており、第１溝の中には、導電体部材が設けられており、第１溝の中の誘電体膜が第１溝の中の導電体部材と半導体層との間に位置しており、第１溝の底から導電体部材までの距離をＨａとして、第２溝の中には、第２溝の底からＨａに等しい距離までの範囲に、導電体が存在していない。【選択図】 図２

Description

本発明は、光電変換部の分離に関する。

特許文献１には、画素間分離部や画素間遮光部、素子間分離部を備える固体撮像装置が開示されている。

特開２０１８−２０１０１５号公報

特許文献１の技術では、固体撮像装置の光学特性の向上が十分でないという課題がある。本発明は、光学特性を向上した光電変換装置を提供することを目的とする。

上記課題を解決するための手段のひとつの観点は、複数の光電変換部を有する半導体層を備え、前記半導体層が前記複数の光電変換部の各々の受光面を成す主面を有する光電変換装置であって、
前記半導体層は、前記半導体層に含まれる第１半導体領域と前記半導体層に含まれる第２半導体領域との間に位置する第１溝と、前記第２半導体領域と前記半導体層に含まれる第３半導体領域との間に位置する第２溝と、を有し、前記第１溝および前記第２溝は、前記主面に連続しており、
前記複数の光電変換部のうちの第１光電変換部が前記第２半導体領域を含み、前記複数の光電変換部の第２光電変換部が前記第３半導体領域を含み、
前記第１溝の中には、導電体部材と、前記導電体部材と前記半導体層との間に設けられた誘電体膜と、が設けられており、
前記第１溝および前記第２溝の中には、誘電体膜が設けられており、
前記第１溝の中には、導電体部材が設けられており、前記第１溝の中の前記誘電体膜が前記第１溝の中の前記導電体部材と前記半導体層との間に位置しており、
前記第１溝の底から前記導電体部材までの距離をＨａとして、前記第２溝の中には、前記第２溝の底からＨａに等しい距離までの範囲に、導電体が存在していないことを特徴とする。

本発明によれば、光電変換装置の光学特性を向上するうえで有利な技術を提供することができる。

光電変換装置を説明するための断面模式図。 光電変換装置を説明するための断面模式図。 光電変換装置を説明するための断面模式図。 光電変換装置の製造方法を説明するための断面模式図。 光電変換装置の製造方法を説明するための断面模式図。 光電変換装置を説明するための断面模式図。 光電変換装置を説明するための断面模式図。 光電変換装置を説明するための断面模式図。

＜第１の実施形態＞
以下、図面を参照して、本発明を実施するための第１の形態を説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。なお、同様の名称で異なる符号を付した構成については、適宜、第１構成、第２構成、第３構成などと、「第○」をつけて区別してよい。

図１は光電変換装置９３０の光電変換エリア（撮像エリア）の断面図である。光電変換装置９３０は、複数の光電変換部１０１、１０２、１０３、１０４、１０５、１０６を有する半導体層１００を備える。半導体層１００は、例えば１〜１０μｍ、好ましくは２〜５μｍの厚さを有する単結晶シリコン層である。半導体層１００が複数の光電変換部１０１、１０２、１０３、１０４、１０５、１０６の各々の受光面を成す裏面１００１を有する。複数の光電変換部１０１、１０２、１０３、１０４、１０５、１０６の各々はフォトダイオードでありうる。裏面１００１は半導体層１００の２つの主面の一方であり、半導体層１００は、半導体層１００の２つの主面の他方である表面１００２を有する。表面１００２にはゲート電極４００を含むトランジスタが設けられており、表面１００２の上には複数の配線層４１０、４２０と層間絶縁膜４３０とで構成された配線構造４４０が設けられている。ゲート電極４００を含むトランジスタには、転送トランジスタ、増幅トランジスタ、リセットトランジスタ、選択トランジスタなどが含まれ、これらのトランジスタによって画素回路が構成される。光電変換部１０１、１０２、１０３、１０４、１０５、１０６の各々は半導体領域を含む。光電変換部で生成される信号電荷が電子であれば光電変換部１０１、１０２、１０３、１０４、１０５、１０６の各々はｎ型の半導体領域である。光電変換部で生成される信号電荷が正孔であれば光電変換部１０１、１０２、１０３、１０４、１０５、１０６の各々はｐ型の半導体領域である。

複数の光電変換部に含まれる、光電変換部１０１、光電変換部１０２、光電変換部１０３および光電変換部１０４は、光電変換部１０１と光電変換部１０４との間に光電変換部１０２と光電変換部１０３とが位置するように並んでいる。

光電変換装置９３０は、分離部１１０と、分離部１２０と、分離部１３０と、分離部１４０と、分離部１５０と、分離部１６０と、分離部１７０と、を有する。

分離部１１０は光電変換部１０１と光電変換部１０２との間に位置し、分離部１２０は光電変換部１０２と光電変換部１０３との間に位置する。分離部１３０は光電変換部１０３と光電変換部１０４との間に位置し、分離部１４０は光電変換部１０４と光電変換部１０５との間に位置する。分離部１５０は光電変換部１０１と光電変換部１０６との間に位置する。分離部１６０は光電変換部１０６と周辺領域との間に位置し、分離部１７０は光電変換部１０５と周辺領域との間に位置する。

図２は図１で示した光電変換装置９３０のうち、分離部１１０、分離部１２０および分離部１３０を含む部分の拡大図である。以下、図１と図２を相互に参照して説明する。なお、分離部１４０、１５０の構成は分離部１２０と同じであってよく、分離部１６０、１７０の構成は分離部１１０、１３０の構成と同じであってよいので、これらの説明を省略する。

半導体層１００は裏面１００１に連続する溝を有し、分離部１１０、１２０、１３０、１４０、１５０、１６０、１７０の各々はこの溝の中に設けられている。分離部１１０、１２０、１３０、１４０、１５０、１６０、１７０の各々が設けられた溝の側面と裏面１００１が連続する。

図２に示すように、分離部１１０は溝１１１の中に設けられており、分離部１２０は溝１２１の中に設けられており、分離部１３０は溝１３１の中に設けられている。溝１１１、１２１、１３１はそれぞれ、裏面１００１から表面１００２に向かって延びる。表面１００２の上には、トランジスタのゲート絶縁膜や、層間絶縁膜４３０などである絶縁膜４５０が設けられている。

光電変換部１０１と光電変換部１０２との間に位置する分離部１１０を構成する溝１１１は、光電変換部１０１と光電変換部１０２との間に位置する。

光電変換部１０２と光電変換部１０３との間に位置する分離部１２０を構成する溝１２１は、光電変換部１０２と光電変換部１０３との間に位置との間に位置する。

光電変換部１０３と光電変換部１０４との間に位置する分離部１３０を構成する溝１２１は光電変換部１０３と光電変換部１０４との間に位置する。

光電変換部１０１、１０２、１０３、１０４、１０５、１０６の受光面の上には、シリコン酸化物膜、シリコン窒化物膜およびシリコン炭化物膜のいずれかであるシリコン化合物膜３００が設けられている。シリコン化合物膜３００の組成はＳｉＯｘＮｙＣｚと表現できる。ここで、ｘ、ｙ、ｚのうちのいずれかは０よりも大きく、ｘ、ｙ、ｚのうちの０よりも大きい１つ以外は０でもよいし、０よりも大きくてもよい。シリコン化合物膜はＳｉ（珪素）、Ｏ（酸素）、Ｎ（窒素）、Ｃ（炭素）の他に、Ｈ（水素）、Ｂ（硼素）、Ｆ（弗素）、Ｐ（リン）、Ｃｌ（塩素）、Ａｒ（アルゴン）などを含むことができる。ｘ＞０かつｘ≧ｙ≧０かつｘ≧ｚ≧０の場合にシリコン化合物膜３００はシリコン酸化物膜である。ｙ＞０かつｙ≧ｘ≧０かつｙ≧ｚ≧０の場合にシリコン化合物膜３００はシリコン窒化物膜である。ｚ＞０かつｚ≧ｘ≧０かつｚ≧ｙ≧０の場合にシリコン化合物膜３００はシリコン炭化物膜である。例えば、ＳｉＯＮ膜はＯとＮの多寡に応じてシリコン酸化物膜またはシリコン窒化物膜に分類できる。

さらに、光電変換部１０１、１０２、１０３、１０４、１０５、１０６の受光面の上には、シリコン化合物膜３００と半導体層１００との間に位置する金属化合物膜２００が設けられている。ここで説明した金属化合物膜２００は誘電体膜であり、誘電体膜であれば、金属化合物膜に限らず、シリコン化合物膜や樹脂膜であってもよい。裏面１００１の上に設けられた金属化合物膜２００は、溝１１１、１３１の中の金属化合物膜２００および溝１２１の中の金属化合物膜２００から延在し、シリコン化合物膜３００と半導体層１００との間に位置するする。

図１に示すように、分離部１１０、１２０、１３０、１４０、１５０、１６０、１７０は、金属化合物膜２００およびシリコン化合物膜３００の少なくとも一方で構成されている。少なくとも分離部１１０、１３０、１６０，１７０は、導電体部材７０５、７０６、７０４、７０７を有する。導電体部材７０５、７０６、７０４、７０７がシリコン化合物膜３００と半導体層１００との間に位置する。導電体部材７０５、７０６、７０４、７０７は、典型的には、タングステン、アルミニウム、銅膜、チタン、タンタル、シリコンの少なくともいずれかで構成される。導電体部材７０５、７０６、７０４、７０７を構成するシリコンは非晶質（アモルファス）シリコンか多結晶（ポリ）シリコンである。裏面１００１の上にはシリコン化合物膜３００としてのシリコン酸化物膜が設けられており、導電体部材７０５、７０６、７０４、７０７がシリコン化合物膜３００と半導体層１００との間に位置する。

以下、導電体部材７０５、７０６、７０４、７０７に共通の事項については導電体部材７０５で代表して説明し、導電体部材７０６、７０４、７０７は、導電体部材７０５と同様であるものとして、説明を省略する。図２に示すように、溝１１１の中には、金属化合物膜２００が延在して、導電体部材７０５と金属化合物膜２００とが分離部１１０を構成している。溝１２１の中には、金属化合物膜２００が延在して、金属化合物膜２００が分離部１２０を構成している。溝１３１の中には、金属化合物膜２００が延在して、導電体部材７０６と金属化合物膜２００とが分離部１３０を構成している。図１において、分離部１６０、１７０を金属膜および金属化合物膜２００の両方で構成することができるし、分離部１４０、１５０を金属化合物膜２００のみで構成することもできる。あるいは、分離部１６０、１７０と分離部１４０、１５０の一方を金属化合物膜２００のみで構成することもできる。また、それぞれ分離部の内部に空隙が存在しても構わない。

裏面１００１の上には複数のマイクロレンズ８７１、８７２、８７３を含むマイクロレンズアレイが設けられている。複数のマイクロレンズ８７１、８７２、８７３のうちの１つのマイクロレンズ８７１が、光電変換部１０１と光電変換部１０６との上に配されている。複数のマイクロレンズ８７１、８７２、８７３のうちの１つのマイクロレンズ８７２が、光電変換部１０２と光電変換部１０３との上に配されている。複数のマイクロレンズ８７１、８７２、８７３のうちの１つのマイクロレンズ８７３が、光電変換部１０４と光電変換部１０５との上に配されている。複数のマイクロレンズ８７１、８７２、８７３の各々は、例えば樹脂からなる。

マイクロレンズ８７１、８７２、８７３とシリコン化合物膜３００との間には酸化シリコン膜などの絶縁体膜８１０が設けられる。

絶縁体膜８１０とマイクロレンズ８７１、８７２、８７３との間には、カラーフィルタ８６１、８６２、８６３を含むカラーフィルタアレイが設けられている。例えば、カラーフィルタ８６１は赤色フィルタ、カラーフィルタ８６１は緑色フィルタ、カラーフィルタ８６３は青色フィルタである。カラーフィルタ８６１、８６２、８６３とマイクロレンズ８７１、８７２、８７３との間には、平坦化膜８５０が設けられる。平坦化膜８５０は、例えば樹脂からなる。

酸化シリコン膜などの絶縁体膜８１０とシリコン化合物膜３００との間には遮光部材７１０が設けられている。遮光部材７１０は分離部１１０、１３０、１６０、１７０に重なるように配置されうる。つまり、図２に示した溝１１１、１３１に重なるように遮光部材７１０が配置されている。シリコン化合物膜３００は、遮光部材７１０と導電体部材７０４、７０５、７０６、７０７との間に位置する。遮光部材７１０は分離部１２０、１４０、１５０に重ならないように配置されうる。遮光部材７１０の上には遮光壁７２０が設けられている。遮光壁７２０は絶縁体膜８１０を貫通するように設けられうる。

一つの画素の光学的な構造は、主に、マイクロレンズ８７２とカラーフィルタ８６２と層内レンズ８３２と光電変換部１０２と光電変換部１０３によって定義される。ただし、マイクロレンズ８７２とカラーフィルタ８６２と層内レンズ８３２のうちのいくつかは省略可能である。このように、１つの画素に複数の光電変換部１０２、１０３を設けた画素構造により焦点検出（オートフォーカス）や測距、ダイナミックレンジの拡大、画素信号の符号化などが可能となる。分離部１２０は画素内の分離を、分離部１１０と分離部１３０は画素間の分離を行う。ここでいう分離は光学的な分離と電気的な分離の少なくとも一方である。画素内に位置する分離部１２０には、必要十分な分離性能の提供と、分離部１２０の存在による光の損失などに起因する問題の低減と、の両立が求められる。

半導体層１００には半導体基板６００が積層されている。半導体基板６００の表面にはゲート電極５００を含むトランジスタが設けられている。半導体基板６００の表面の上（半導体基板６００と配線構造４４０との間）には、配線構造５４０が設けられている。配線構造５４０は複数の配線層５１０、５２０と層間絶縁膜５３０とで構成されている。ゲート電極５００を含むトランジスタは、光電変換部を含む画素回路を駆動するための駆動回路や、光電変換装置９３０の制御を行う制御回路を構成する。また、ゲート電極５００を含むトランジスタは、画素回路から得られたアナログ信号をアナログデジタル（ＡＤ）変換するＡＤ変換回路を構成する。また、ゲート電極５００を含むトランジスタは、ＡＤ変換によって得られたデジタル信号を処理するデジタル信号処理回路を構成する。配線構造４４０と配線構造５４０との電気的な接続は、配線層の直接接合による配線や、半導体層１００を貫通する貫通ビアによってなされる。配線構造４４０と配線構造５４０との電気的な接続は、配線構造４４０と配線構造５４０との間のバンプによってなされてもよいし、ワイヤボンディングによってなされてもよい。半導体基板６００を単なる支持基板として用いる場合には、ゲート電極５００を含むトランジスタや配線構造５４０を省略することができる。

以下、分離部１１０、１２０、１３０の構成を、図２を用いて詳細に説明する。図２には溝１１１、１３１の底の位置を位置Ｂａ、Ｂｃで示し、溝１２１の底の位置を位置Ｂｂで示している。裏面１００１から位置Ｂａまでの距離が溝１１１の深さＤａであり、裏面１００１から位置Ｂｂまでの距離が溝１２１の深さＤｂであり、裏面１００１から位置Ｂｃまでの距離が溝１３１の深さＤｃである。本例では溝１２１は溝１１１、１３１よりも浅く、Ｄｂ＜Ｄａ、Ｄｂ＜Ｄｃを満たしており、これが形態に好適であるが、Ｄａ≦Ｄｂ、Ｄａ≦Ｄｂでも構わない。深さＤａ、Ｄｃは、例えば、１〜５μｍである。深さＤｂは、例えば、１〜３μｍである。なお、溝１１１、１２１、１３１のいずれかは半導体層１００を貫通してもよい。その場合には、半導体層１００を貫通する溝１１１、１２１、１３１の深さＤａ、Ｄｂ，Ｄｃは半導体層１００の厚さに一致する。また、溝１１１、１２１、１３１の底の位置Ｂａ、Ｂｂ、Ｂｃは表面１００２の位置に一致する。

図２には、溝１２１の底（位置Ｂｂ）からシリコン化合物膜３００までの距離Ｈｂ、裏面１００１からシリコン化合物膜３００までの距離Ｈｄを示している。また、図２には、溝１１１の底（位置Ｂａ）から導電体部材７０５までの距離Ｈａ、溝１３１の底（位置Ｂｃ）から導電体部材７０６までの距離Ｈｃを示している。

分離部１１０、１３０の中に金属などで構成される導電体部材を設けると異なる画素間の分離特性は向上する。また電位が印可可能な導電体部材を分離部１１０、１２０内に設けることで、分離部１１０、１２０の近傍の電位を制御することも可能となる。

本発明者の検討によると、分離部１２０の中に占めるに金属などで構成される導電体の体積を極力小さくする方が、光電変換部１０２、１０３の感度が向上することが分かっている。特に主面である裏面１００１に対して垂直に近い角度で入射する光に対する感度の向上が顕著である。また、分離部１２０に金属などの導電体を設けると、光電変換部１０２、１０３への熱拡散による白傷を抑制するために、光電変換部と分離部１２０の間の距離を広げる必要がある。そのため、分離部１２０の中に金属を導入しない方が、感度を向上させるには有利な構造が可能となる。

この点、分離部１１０、１３０と分離部１２０との比較において、溝１１１、１２１、１３１の中の金属化合物膜２００の体積に対する導電体部材の体積の割合は、分離部１１０、１３０が分離部１２０よりも大きくなる。本例では、溝１２１の中に導電体部材７０５のような導電体が位置しないので、この割合は分離部１２０ではゼロになりうる。

分離部１２０の導電体の体積を小さくすることは次の様に説明できる。すなわち、溝１１１の底から導電体部材７０５までの距離をＨａとする。溝１２１の中には、溝１２１の底から距離Ｈａに等しい距離までの範囲に、導電体が存在していない。図２に示す様に、溝１２１の中に導電体が存在しなければ、溝１２１の底から距離Ｄｂに等しい距離までの範囲に、導電体が存在ないことになる。さらに、溝１２１の底からシリコン化合物膜３００までの距離をＨｂ、裏面１００１からシリコン化合物膜３００までの距離をＨｄとして、Ｈｄ＜Ｈｂを満たしうる。この場合、シリコン化合物膜３００は溝１２１の中には存在しなくてよい。溝１２１を金属化合物膜２００のみで埋め尽くすことで、溝１２１の中に導電体が存在しないようにできる。距離Ｈｂを大きくするほど、光電変換部１０２、１０３の感度が向上しうる。距離Ｈｂは距離Ｈｄよりも大きいこと（Ｈｄ＜Ｈｂ）が特徴的である。本例では、距離Ｈａ、Ｈｃが距離Ｈｄと等しい（Ｈａ＝Ｈｄ、Ｈｃ＝Ｈｄ）が、距離Ｈａ、Ｈｃが距離Ｈｄよりも大きくてもよい（Ｈｄ＜Ｈａ、Ｈｄ＜Ｈｃ）。さらに、距離Ｈｂが距離Ｈａ、Ｈｃよりも大きいこと（Ｈａ＜Ｈｂ，Ｈｃ＜Ｈｂ）も好ましい。

本例では、導電体部材７０５のような導電体が溝１２１の中に位置しない。つまり、距離Ｈｂが溝１２１の深さＤｂより大きい（Ｄｂ＜Ｈｂ）。このように、Ｄｂ＜Ｈｂを満たすことが好ましい。これは、導電体部材の下地となる膜（下地膜）が溝１２１を埋め尽くすように下地膜を形成することで可能である。導電体部材が溝１２１の中に位置する場合であっても、導電体部材は溝１２１の下半分には位置しないことが好ましく、Ｄｂ／２＜Ｈｂを満たすことが好ましい。

分離部１１０、１３０の分離性能を高める観点では、距離Ｈａや距離Ｈｃは大きくし過ぎないことが好ましい。Ｈａ＜Ｈｂ，Ｈｃ＜Ｈｂを満たしうることは上述した通りである。本例ではＤｂ＜Ｄａ、Ｄｂ＜Ｄｃを満たしており、溝１１１、１３１の中では、溝１２１の底の位置Ｂｂよりも深い位置まで、導電体部材が延在していることが好ましい。Ｈａ＝Ｈｄ、Ｈｃ＝Ｈｄで近似すると、溝１１１、１３１の中での導電体部材の先端の深さはＤａ−Ｈｄ、Ｄｃ−Ｈｄであり、これよりも溝１２１の深さＤｂが小さいこと（Ｄｂ＜Ｄａ−Ｈｄ、Ｄｂ＜Ｄｃ−Ｈｄ）が好ましい。この関係から、Ｄａ−Ｄｂ＞Ｈｄ、Ｄａ−Ｄｂ＞Ｈｄを満たすことが好ましいことが分かる。

また、図２には、溝１１１と溝１２１との間の距離Ｐａ、溝１２１と溝１３１との間の距離Ｐｂを示している。また、図２には、溝１１１の幅Ｗａ、溝１２１の幅Ｗｂ、溝１３１の幅Ｗｃを示す。幅Ｗａ、Ｗｃは、例えば、２００〜８００ｎｍである。幅Ｗｂは、例えば、５０〜２００ｎｍである。

なお、ここでは溝１１１、１２１、１３１の幅Ｗａ、Ｗｂ、Ｗｃは溝１１１、１２１、１３１の深さ方向において一定である例を示している。しかし、幅Ｗａ、Ｗｂ、Ｗｃは溝１１１、１２１、１３１の深さ方向において一定でなく、例えば底に向かって徐々に幅Ｗａ、Ｗｂ、Ｗｃが小さくなるにしてもよい。あるいは、幅Ｗａ、Ｗｂ、Ｗｃは、溝１１１、１２１、１３１の入り口にあたる裏面１００１内において、他の部分における幅よりも小さくてもよい。溝の幅が深さ方向で一定でない場合、幅Ｗａ、Ｗｂ、Ｗｃを定義するための深さ方向における位置（基準位置）は、幅Ｗａ、Ｗｂ、Ｗｃで共通であることが好ましい。基準位置の裏面１００１からの距離をＤｓとする。例えば、基準位置を裏面１００１と一致するように定めること（Ｄｓ＝０）ができる。あるいは、基準位置は、例えば、幅Ｗａ、Ｗｂ、Ｗｃは、裏面１００１からの深さがＤｂ／２となる位置（Ｄｓ＝Ｄｂ／２）において定義されることが好ましい。つまり、例えば深さＤｂが２μｍであれば、裏面１００１からの深さが１μｍ（Ｄｓ＝Ｄｂ／２＝１μｍ）に相当する基準位置において、溝１１１、１２１、１３１の幅Ｗａ、Ｗｂ、Ｗｃを定義することができる。基準位置において、溝１１１、１３１の中には１１１、１３１の両側面上に金属化合物膜２００が存在し、両側面上の金属化合物膜２００に挟まれるように、導電体部材７０５、７０６が存在することが望ましい。換言すれば、このように、溝１１１、１３１の中に金属化合物膜２００と導電体部材７０５、７０６が共存するような位置を基準位置に設定することが好ましい。このような金属化合物膜２００と導電体部材７０５、７０６が共存するような位置としての基準位置の裏面１００１からの距離Ｄｓは、典型的には０≦Ｄｓ≦Ｄｂ／２の範囲の中で設定することができる。また、溝の幅が深さ方向で一定でない場合の、幅Ｗａ、Ｗｂ、Ｗｃの定義の他の例としては、溝１１１、１２１、１３１の深さ方向における幅の最大幅を、幅Ｗａ、Ｗｂ、Ｗｃとすることができる。基準位置および最大幅以外の定義による幅Ｗａ、Ｗｂ、Ｗｃの定義は不適切である。例えば、溝１１１、１３１の最大幅を幅Ｗａ、Ｗｃに設定し、溝１２１の最小幅を幅Ｗｂに設定することは、幅Ｗａ、Ｗｂ、Ｗｃの適切な関係を損なってしまう可能性がある。

分離部１１０、１３０の分離特性を十分に高めるためには、導電体部材７０５，７０６は、溝１１１、１３１の深さＤａ、Ｄｃの半分（Ｄａ／２、Ｄｃ／２）よりも深い位置まで延在していることが望ましい。これを実現するうえでは次の条件を満たすことが好ましい。すなわち、溝１１１、１３１の中で、導電体部材７０５，７０６と半導体層１００との間の中間膜（例えば金属化合物膜２００）が占める幅は、距離Ｈｄと等しいとみなした厚さの中間膜が、溝１１１、１３１の両側面に形成されるとすると、２×Ｈｄである。よって、溝１１１、１３１のうちの中間膜以外の部分の幅はＷａ−２×Ｈｄ、Ｗｃ−２×Ｈｄである。２×Ｈｄ＜Ｗａとすることができるが、Ｗａと２×Ｈｄとの差がわずかである場合は、導電体部材７０５，７０６が適切に溝１１１、１３１の中に配置されず、分離部１１０、１３０の分離特性が十分でなくなる。

距離Ｈｂを大きくするためには、Ｄａ＞Ｄｂ、Ｄｃ＞Ｄｂを満たすことが好ましい。また、Ｗａ＞Ｗｂ、Ｗｃ＞Ｗｂを満たすことも好ましい。溝１２１の幅を小さくすることで、溝１２１の中に配置される導電体部材を少なくする（あるいは、無くする）ことができる。溝１２１の幅Ｗｂが、溝１１１、１３１の幅Ｗａ、Ｗｃの半分未満であること（Ｗａ／２＞Ｗｂ、Ｗｃ／２＞Ｗｂ）ことが好ましい。言い換えれば、溝１１１、１３１の幅Ｗａ、Ｗｃが溝１２１の幅Ｗｂの２倍より大きいこと（Ｗａ＞２×Ｗｂ、Ｗｃ＞２×Ｗｂ）が好ましい。溝１１１、１３１の幅Ｗａ、Ｗｃが溝１２１の幅Ｗｂの３倍より大きいこと（Ｗａ＞３×Ｗｂ、Ｗｃ＞３×Ｗｂ）も好ましい。これほどまでに溝１２１の幅Ｗｂと、溝１１１、１３１の幅Ｗａ、Ｗｃに差をつけることで、距離Ｈｂを大きくすることによる感度向上の効果がより顕著になる。

分離部１１０、１３０と分離部１２０のそれぞれの特性を考慮すると、溝１２１と溝１１１、１３１のアスペクト比が異なることが好ましい。溝１２１の幅に対する深さのアスペクト比（Ｄｂ／Ｗｂ）は、溝１１１、１３１の幅に対する深さのアスペクト比（Ｄａ／Ｗａ、Ｄｃ／Ｗｃ）よりも大きいこと（Ｄａ／Ｗａ＜Ｄｂ／Ｗｂ、Ｄｃ／Ｗｃ＜Ｄｂ／Ｗｂ）が好ましい。溝１２１のアスペクト比Ｄｂ／Ｗｂは１０以上であってもよい。

また、図２には、裏面１００１上における金属化合物膜２００の厚さＴｍ、裏面１００１上におけるシリコン化合物膜の厚さＴｓを示している。厚さＴｍは、例えば、５〜１５０ｎｍである。厚さＴｓは、例えば、５０〜２００ｎｍである。本例では、シリコン化合物膜３００と半導体層１００との間には金属化合物膜２００のみが位置するため、距離Ｈｄは厚さＴｍに一致する。しかし、シリコン化合物膜３００と金属化合物膜２００との間や、金属化合物膜２００と半導体層１００との間に別の層が存在する場合には、距離Ｈｄは厚さＴｍと異なる。

溝１１１、１３１の中に金属化合物膜２００を適切に配置するために、金属化合物膜２００の厚さＴｍは、溝１１１、１３１の幅Ｗａ，Ｗｃよりも小さいこと（Ｔｍ＜Ｗａ、Ｔｍ＜Ｗｃ）が好ましい。シリコン化合物膜３００の厚さＴｓは、溝１１１、１３１の幅Ｗａ，Ｗｃよりも小さいこと（Ｔｓ＜Ｗａ、Ｔｓ＜Ｗｃ）ができる。さらに、金属化合物膜２００の厚さＴｍは、シリコン化合物膜３００の厚さＴｓよりも小さいこと（Ｔｍ＜Ｔｓ）が好ましい。金属化合物膜２００は溝１１１、１３１の両側面上に設けられ、側面上における金属化合物膜２００を厚さＴｍで近似できる。そうすると、幅Ｗａ、Ｗｃの溝１１１、１３１の中に金属化合物膜２００と導電体部材７０５、７０６が適切に配置されうる条件は、２×Ｔｍ＜Ｗａである。一方、幅Ｗｂの溝１２１の中に金属化合物膜２００が配置され、金属膜が適切に配置されうる条件は、Ｗｂ≦２×Ｔｍである。このように、Ｗｂ≦２×Ｔｍ＜Ｗａを満たすことが好ましい。また、２×Ｔｍ＜Ｗａ−Ｗｂを満たすことも好ましい。これは、上述した２×Ｈｄ＜Ｗａ−Ｗｂにおいて、Ｔｍ＝Ｈｄとすることで導き出された式である。なお、溝１１１、１３１の幅Ｗａ、Ｗｃは、溝１１１、１３１の両側面に、厚さＴｍの金属化合物膜２００と、導電体部材７０５、７０６を形成するための厚さＴｓの導電体膜とが形成された場合に必要な溝の幅よりも、大きくてもよい。つまり、２×Ｔｍ＋２×Ｔｓ＜Ｗａ、２×Ｔｍ＋２×Ｔｓ＜Ｗｃを満たしてもよい。このように、幅Ｗａ、Ｗｃの幅を十分大きくすることで、溝１１１、１３１に空隙が生じることを抑制できる。

典型的な関係を示すと、Ｔｍ＝Ｈｄ＜Ｔｓ＜Ｗｂ＜Ｗａ＝Ｗｃ＜＜Ｐ１＝Ｐ２＜Ｄｂ＜Ｈｄ＜Ｄａ＝Ｄｃとなる。

誘電体膜である金属化合物膜２００は、金属化合物層の単層膜あるいは複層膜である。金属化合物膜２００を構成する金属化合物層は、金属酸化物層、金属窒化物層および金属炭化物層のいずれかである。金属化合物層は、同一の金属に関して金属窒化物層および金属炭化物層に比べて光透過率が高い点から金属酸化物層であることが好ましい。本例の金属化合物膜２００は、金属化合物層２２０と、金属化合物層２２０と半導体層１００との間に位置する金属化合物層２１０との複層膜である。金属化合物膜２００の厚さＴｍは、金属化合物層２２０の厚さと金属化合物層２１０の厚さとの和である。金属化合物層２２０は、例えば、酸化タンタル層、酸化チタン層または酸化ジルコニウム層、酸化ニオブ層、酸化バナジウム層である。金属化合物層２１０は、例えば、酸化アルミニウム層または酸化ハフニウム層である。金属化合物層２１０の厚さは金属化合物層２２０の厚さよりも小さいことが好ましい。金属化合物層２１０は半導体層１００の非信号電荷を固定するための電荷固定層として機能しうる。金属化合物層２２０は半導体層１００へ入射する光の反射防止層として機能しうる。

酸化アルミニウム（Ａｌ_２Ｏ_３）の屈折率は１．７〜１．９、典型的には１．７７であり、酸化ハフニウム（Ｈｆ０_２）の屈折率は１．８〜２．０、典型的には１．９１である。酸化タンタル（Ｔａ_２Ｏ_５）の屈折率は２．０〜２．２、典型的には２．１４であり、酸化ジルコニウム（Ｚｒ０_２）の屈折率は２．１〜２．３、典型的には２．２１である。酸化バナジウム（Ｖ_２Ｏ_５）の屈折率は２．２〜２．４、典型的には２．３０である。酸化ニオブ（Ｎｂ_２Ｏ_５）の屈折率は２．２〜２．４、典型的には２．３３であり、酸化チタン（ＴｉＯ_２）の屈折率は２．３〜２．５、典型的には２．３９である。

半導体層１００がシリコン層であり可視光を光電変換する場合に、金属化合物膜２００は次のような構成が好適である。すなわち、金属化合物層２１０は、例えば、厚さ５〜２０ｎｍの酸化アルミニウム（Ａｌ_２Ｏ_３）であり、金属化合物層２２０は、例えば、厚さ２５〜１００ｎｍの酸化タンタル（Ｔａ_２Ｏ_５）である。

溝１２１の入り口に反射材料となりうる導電体部材を配置しないことが好ましい。さらに、溝１２１の入り口において溝１２１の中心（両側面の中間）に位置する層の屈折率を極力高くすることでも、光電変換部１０２、１０３の感度が向上しうる。溝１２１の入り口は主面である裏面１００１を含む平面で規定される。裏面１００１を含む平面において溝１２１の中心（両側面の中間）に位置する層の屈折率は１．４１よりも高いことが好ましく、１．６以上であることが好ましい。さらに、裏面１００１を含む平面において溝１２１の中心（両側面の中間）に位置する層の屈折率は１．９１よりも高いことが好ましく、２．０以上であることが好ましい。裏面１００１を含む平面において溝１２１の中心（両側面の中間）に位置する層をこの条件を満たすようにすればよい。溝１２１の中心に位置する層の屈折率が１．６以上となるのは、溝１２１の中心に位置する層が、シリコン窒化物膜、あるいは、シリコン炭化物膜の場合である。また、溝１２１の中心に位置する層の屈折率が１．６以上となるのは、溝１２１の中心に位置する層が、シリコン窒化物膜、あるいは、シリコン炭化物膜の場合である。あるいは、溝１２１の中心に位置する層が、酸化タンタル層、酸化ジルコニウム層、酸化バナジウム層、酸化ニオブ層、酸化チタン層である。

本実施形態では、裏面１００１が受光面を成す、裏面照射型の光電変換装置を説明したが、本発明は表面１００２が受光面を成す、表面照射型の光電変換装置にも適用可能である。その場合には、トランジスタが形成された表面１００２から溝を形成し、表面１００２側の溝の中に金属化合物膜および／またはシリコン化合物膜を配置すればよい。

図３は、光電変換装置９３０を備える機器９１９１の模式図である。機器９１９１は、光電変換装置９３０に加えて、光学系９４０、制御装置９５０、処理装置９６０、記憶装置９７０、表示装置９８０、および、機械装置９９０の少なくともいずれかを更に備える。光学系９４０は光電変換装置９３０に対応付けられて、光電変換装置に結像する。制御装置９５０は光電変換装置９３０を制御する。処理装置９６０は光電変換装置９３０から出力された信号を処理する。記憶装置９７０は光電変換装置９３０で得られた情報を記憶する。表示装置９８０は光電変換装置９３０で得られた情報を表示する。機械装置９９０は光電変換装置９３０で得られた情報に基づいて動作する。機械装置９９０は光電変換装置９３０を機器９１９１の中で、あるいは機器９１９１ごと移動させる移動装置であってもよい。機器９１９１の中で光電変換装置９３０を移動させることで防振（イメージスタビライザー）機能を実現できる。

光電変換装置９３０は、電子デバイス９１０と実装部材９２０とを含みうるが、実装部材９２０は無くてもよい。電子デバイス９１０は半導体層を有する半導体デバイスである。電子デバイス９１０は、光電変換部が配列された光電変換エリア９０１と、周辺回路（不図示）が配列された周辺回路エリア９０２を含む。機器９１９１における光電変換エリア９０１に、本実施形態における分離部１１０、１２０、１３０の構成を適用することができる。周辺回路には、上述の駆動回路やＡＤ変換回路、デジタル信号処理回路や制御回路などが含まれる。光電変換エリア９０１と周辺回路エリア９０２は、同一の半導体層に配されてもよいが、本例では、互いに積層された別々の半導体層（半導体基板）に配されてもよい。

実装部材９２０は、セラミックパッケージやプラスチックパッケージ、プリント配線板、フレキシブルケーブル、半田、ワイヤボンディングなどを含む。光学系９４０は、例えばレンズやシャッター、フィルター、ミラーである。制御装置９５０、例えばＡＳＩＣなどの半導体デバイスである。処理装置９６０は、例えばＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成する、例えばＣＰＵ（中央処理装置）やＡＳＩＣ（特定用途向け集積回路）などの半導体デバイスである。表示装置９８０は、例えばＥＬ表示装置や液晶表示装置である。記憶装置９７０は、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリであり、例えば磁気デバイスや半導体デバイスである。機械装置ＭＣＨＮはモーターやエンジン等の可動部あるいは推進部を有する。

図３に示した機器９１９１は、撮影機能を有する情報端末（例えばスマートフォンやウエアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器でありうる。カメラにおける機械装置９９０はズーミングや合焦、シャッター動作のために光学系９４０の部品を駆動することができる。また、機器９１９１は、車両や船舶、飛行体、人工衛星などの輸送機器（移動体）でありうる。輸送機器における機械装置９９０は移動装置として用いられうる。輸送機器としての機器９１９１は、光電変換装置９３０を輸送するものや、撮影機能により運転（操縦）の補助および／または自動化を行うものに好適である。運転（操縦）の補助および／または自動化のための処理装置９６０は、光電変換装置９３０で得られた情報に基づいて移動装置としての機械装置９９０を操作するための処理を行うことができる。また、機器９１９１は、分析機器や、医療機器でありうる。

本実施形態による光電変換装置９３０は、その設計者、製造者、販売者、購入者および／または使用者に、高い価値を提供することができる。そのため、光電変換装置９３０を機器９１９１に搭載すれば、機器９１９１のも高めることができる。よって、機器９１９１の製造、販売を行う上で、本実施形態の光電変換装置９３０の機器９１９１への搭載を決定することは、光電変換装置９３０の価値を高める上で有利である。

図４、５を用いて光電変換装置の製造方法を説明する。

図４（ａ）に示すとおり、光電変換部やゲート電極４００を含むトランジスタ、配線構造（不図示）が形成された半導体基板１０００を反転させて、半導体基板１０００を支持基板（不図示）に接合する。支持基板は半導体基板６００であってよい。半導体基板１０００には表面１００２側にＳＴＩ構造を有する素子分離部２０１が設けられている。また、半導体基板１０００には表面１００２側に、素子分離部２０１よりも深い溝に絶縁体が埋められた絶縁領域２１６が設けられている。

次に図４（ｂ）に示すとおり、半導体基板１０００を絶縁領域２１６が貫通する数十〜数μｍ程度の厚さになるまで表面１００２とは反対側から薄化して、表面１００２と裏面１００１を有する半導体層１００を形成する。薄化の方法としては、バックグラインド、化学機械研磨、エッチング等がある。

次に図４（ｃ）に示すとおり、半導体層１００に画素間を分離するための溝１１１、１３１と、画素内を分離するための溝１２１と、をエッチングにより裏面１００１側から形成する。溝１１１、１２１、１３１をドライエッチングで形成する場合、マイクロローティング効果が得られるエッチング条件を採用することで、細くて浅い溝１２１と、太くて深い溝１１１、１３１とを同時に形成することができる。図４（ｃ）では、溝１１１、１３１が素子分離部２０１に重なるように、溝１１１、１３１を形成している。溝１１１、１３１が素子分離部２０１に達するように溝１１１、１３１を形成してもよい。

次に図４（ｄ）に示すとおり、金属化合物層２１０、金属化合物層２２０を形成する。

次に図４（ｅ）に示す通り、導電体膜７００を形成する。ここで、導電体部材７０５、７０６となる導電体膜７００の一部は、溝１１１、１３１の中に配置される。一方、溝１２１は金属化合物層２１０、金属化合物層２２０で埋め尽くされているために、導電体膜７００は溝１２１の中には配置されない。

次に図４（ｆ）に示す通り、化学機械研磨やエッチバック等により裏面１００１上の導電体膜７００を除去する。これにより、図４（ｄ）に示すとおり、導電体部材７０５、７０６を形成する。導電体膜７００を除去するときの選択性を確保するために、金属化合物層２２０と導電体膜７００の間に、シリコン化合物膜などを形成しても構わない。

次に図４（ｇ）に示すようにシリコン化合物膜３００を形成する。金属化合物層２１０の成膜方法は、例えばＡＬＤ（Ａｔｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いる。ＡＬＤ法を用いると、アスペクト比が大きい溝に均一な厚さの金属化合物層２１０が形成可能である。金属化合物層２１０は、例えば、酸化ハフニウム層、酸化アルミニウム層、酸化ジルコニウム層、酸化ニオブ層、酸化チタニウム層、酸化バナジウム層等である。

金属化合物層２２０の成膜方法は、例えば、ＡＬＤ法、ＰＶＤ法、ＣＶＤ法を用いる。金属化合物層２２０は、例えば、酸化タンタル層、酸化チタニウム層等である。

導電体部材７０５、７０６となる導電体膜７００の成膜方法は、例えば、ＡＬＤ法、ＰＶＤ法、ＣＶＤ法を用いる。導電体膜７００は、例えば、タングステン膜やアルミニウム膜、銅膜、多結晶シリコン膜等である。導電体膜７００は単層膜でもよいし複層膜でもよい。

シリコン化合物膜３００は、半導体装置において一般的に使用されている材質の中から任意に選択しうる。例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、炭素含有シリコン酸化膜、フッ素含有シリコン酸化膜等である。またシリコン化合物膜３００の層構成としては、１種類の材質からなる単層構成であってもよいし、複数の材質からなる積層構成であってもよい。

溝１１１、１３１および溝１２１に埋め込まれる膜は、溝１１１、１３１および溝１２１の幅と、金属化合物膜２００（金属化合物層２１０、金属化合物層２２０）、導電体膜７００の膜厚によって決まる。

例えば、溝１２１の幅を溝１１１、１３１の幅よりも小さくし、金属化合物層２１０と、金属化合物層２２０と、導電体膜７００を形成する。そうすると、溝１２１には、金属化合物層２１０および金属化合物層２２０のみ埋め込まれ、溝１１１、１３１には、金属化合物層２１０と、金属化合物層２２０と、導電体膜７００が埋め込まれる。あるいは、溝１２１には、金属化合物層２１０のみ埋め込まれ、溝１１１、１３１には、金属化合物層２１０と金属化合物層２２０と導電体膜７００が埋め込まれる。そうすると、金属化合物層２１０および金属化合物層２２０のみ、あるいは、金属化合物層２１０のみが埋め込まれた溝１２１には導電膜が埋め込まれないので、分離部１２０による光の損失を低減できる。

シリコン化合物膜３００を形成するとき、溝１１１、１１２、１１３がシリコン化合物膜３００によって埋め込まれたり、シリコン化合物膜３００が溝１１１、１１２、１１３の中の空隙を閉塞したりしても構わない。平坦性を確保するために、化学機械研磨を実施しても構わない。

次に、金属構造体を埋め込むための溝をシリコン化合物膜３００に形成する。次に図５（ｈ）に示すとおり、導電体膜７００をシリコン化合物膜３００の上の全面にわたって形成する。その際、シリコン化合物膜３００の溝は導電体膜７００で埋め込まれる。導電体膜７００は、例えばタングステン膜やアルミニウム膜、銅膜である。

次に図５（ｉ）に示すとおり、導電体膜７００をパターニングする。パターニングはフォトリソグラフィとエッチングによりおこなう。パターニングによって、導電体膜７００の一部は遮光部材７１０、７１１となり、また一部はガードリング７１４となる。遮光部材７１１はオプティカルブラック画素や周辺回路に対する遮光体となる。なお、遮光部材７１０とガードリング７１４の形成と同時に遮光部材７１０およびガードリング７１４を半導体層１００と接続するビア７１３およびガードリング７１２をシリコン化合物膜３００の溝の中に形成する。ガードリング７１２、７１４は、裏面１００１に対する平面視において絶縁領域２１６の外側を取り囲むように配置する。

さらに図５（ｉ）に示すとおり、絶縁体膜８１０を形成する。絶縁体膜８１０は半導体装置において一般的に使用されている材質の中から任意に選択しうる。例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、炭素含有シリコン酸化膜、フッ素含有シリコン酸化膜等である。また膜の層構成としては、１種類の材質からなる単層構成であってもよいし、複数の材質からなる積層構成であってもよい。

次に絶縁体膜８１０の表面からエッチングにより溝を形成して、次にＰＶＤ法やＣＶＤ法により導電体を形成して溝を導電体で埋め込み、化学機械研磨やエッチバック等により基板表面の導電体を除去する。これにより、図５（ｊ）に示すとおり、絶縁体膜８１０に遮光壁７２１を形成する。また金属膜の層数は任意に選択可能である。

次に図５（ｋ）に示すとおり、平坦化膜８５０、カラーフィルタ８６２、８６３、マイクロレンズ８７２を形成する。青色のカラーフィルタ８６３は遮光部材７１１を覆う。平坦化膜８５０は半導体装置において一般的に使用されている材質の中から任意に選択しうる。例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、炭素含有シリコン酸化膜、フッ素含有シリコン酸化膜、あるいは樹脂膜である。また膜の層構成としては、１種類の材質からなる単層構成であってもよいし、複数の材質からなる積層構成であってもよい。

次に図５（ｌ）に示すとおり、半導体層１００に開口８８８をドライエッチングで形成する。開口８８８の底には図１に示した配線構造４４０あるいは配線構造５４０に予め設けられたアルミニウムからなる不図示のパッドが露出する。その後、半導体層１００を含むウエハをダイシングしてチップ化し、開口８８８を介したパッドにワイヤボンディングチップを接続するようにパッケージングして光電変換装置が得られる。

＜第２の実施形態＞
以下、第２の実施形態について図面を用いて説明する。前記第１の実施形態と異なるのは光電変換部１０１、１０２で発生し、光電変換部１０１、１０２から転送された電荷を保持する電荷保持部１０８、１０９を有することである。図６は光電変換装置９３０の光電変換エリア（撮像エリア）の断面図である。光電変換装置９３０は、複数の光電変換部１０１、１０２、１０３、１０４を有し、電荷保持部１０８、１０９を有する半導体層１００を備える。電荷保持部１０８、１０９の各々は半導体領域を含む。光電変換部１０１、１０２で生成される信号電荷が電子であれば電荷保持部１０８、１０９の各々はｎ型の半導体領域である。光電変換部で生成される信号電荷が正孔であれば電荷保持部１０８、１０９の各々はｐ型の半導体領域である。電荷保持部１０８、１０９および半導体領域１１８、１１９は、裏面１００１の上に電荷保持部１０８、１０９および半導体領域１１８、１１９を覆うように配置された遮光部材７１０（遮光膜）によって遮光されている。

半導体層１００は、例えば１〜１０μｍ、好ましくは２〜５μｍの厚さを有する単結晶シリコン層である。半導体層１００が複数の光電変換部１０１、１０２、１０３、１０４の各々の受光面を成す裏面１００１を有する。複数の光電変換部１０１、１０２、１０３、１０４の各々はフォトダイオードでありうる。裏面１００１は半導体層１００の２つの主面の一方であり、半導体層１００は、半導体層１００の２つの主面の他方である表面１００２を有する。表面１００２にはゲート電極４００を含むトランジスタが設けられており、表面１００２の上には複数の配線層４１０、４２０と層間絶縁膜４３０とで構成された配線構造４４０が設けられている。ゲート電極４００を含むトランジスタには、転送トランジスタ、増幅トランジスタ、リセットトランジスタ、選択トランジスタなどが含まれ、これらのトランジスタによって画素回路が構成される。光電変換部１０１、１０２の電荷を電荷保持部１０８、１０９で保持することにより、グローバル電子シャッター動作を実現することができる。

複数の光電変換部に含まれる、光電変換部１０１、光電変換部１０２、電荷保持部１０８は、光電変換部１０２と電荷保持部１０８との間に光電変換部１０１が位置するように並んでいる。

光電変換装置９３０は、分離部１１０と、分離部１２０と、分離部１３０と、分離部１４０と、分離部１５０と、分離部１６０と、分離部１７０と、を有する。

分離部１１０は光電変換部１０１と電荷保持部１０８との間に位置し、分離部１２０は光電変換部１０１と光電変換部１０２との間に位置する。分離部１３０は光電変換部１０２と電荷保持部１０９との間に位置し、分離部１４０は光電変換部１０３と電荷保持部１０９との間に位置する。分離部１５０は光電変換部１０３と光電変換部１０４との間に位置する。分離部１６０は電荷保持部１０８と周辺領域との間に位置し、分離部１７０は光電変換部１０４と周辺領域との間に位置する。

電荷保持部１０８、１０９と裏面１００１との間には、電荷保持部１０８、１０９を構成する半導体領域とは反対導電型の半導体領域１１８、１１９があってもよい。分離部１１０は光電変換部１０１と半導体領域１１８との間に位置し、分離部１３０は光電変換部１０２と半導体領域１１９との間に位置する。

本例では、分離部１１０、１３０の深さは、分離部１２０、１５０より深く、分離部１６０、１４０よりも浅くなっている。分離部１１０、１３０の深さが、分離部１６０、１４０の深さと同じであってもよい。

分離部の構造、分離部の製造の製造方法は第１の実施形態と同様の製造方法で作成が可能である。

＜第３の実施形態＞
図７を用いて、図４の形態の変形例を説明する。

図７（ａ）の工程では、半導体基板１０００に、信号電荷が少数キャリアとなるような不純物領域８１０を形成する。

図７（ｂ）の工程では、半導体基板１０００に、信号電荷が少数キャリアとなるような不純物領域８２０を形成する。

図７（ｃ）の工程では、半導体基板１０００に、信号電荷が少数キャリアとなるような不純物領域８３０を形成する。

不純物領域８２０と不純物領域８３０との間に必要に応じて、光電変換部や電荷蓄積部、電荷保持部となる、信号電荷が多数キャリアとなる半導体領域を形成する。不純物領域８２０、８３０を形成する前に、信号電荷が多数キャリアとなる半導体領域を形成してもよい。不純物領域８２０および不純物領域８３０の導電型は、光電変換部や電荷蓄積部、電荷保持部となる、信号電荷が多数キャリアとなる半導体領域の導電型と異なっている。信号電荷が電子であれば信号電荷が少数キャリアとなるような不純物領域８１０、８２０、８３０はｐ型の半導体領域である。不純物領域８１０、８２０、８３０が形成される半導体基板１０００の半導体層（エピタキシャル層）はｎ型である。信号電荷が正孔であれば、各半導体領域の導電型は逆になる。不純物領域８３０のｐ型の不純物濃度は、不純物領域８２０の不純物濃度よりも低くすることがニー特性を適切化する上で好ましい。不純物領域８１０のｐ型の不純物濃度は、不純物領域８２０の不純物濃度よりも高くすることができるが、不純物領域８１０のｐ型の不純物濃度は、不純物領域８２０の不純物濃度よりも低くすることが好ましい。不純物領域８２０は電荷の分離の機能を果たすために不純物濃度は高い方がよいが、不純物領域８１０はポテンシャルを制御できればよいので不純物濃度は低くてもよい。不純物領域８１０のｐ型の不純物濃度は不純物領域８３０のｐ型の不純物濃と同じであってもよいし異なっていてもよい。

図７（ｄ）の工程では、図４（ｂ）の工程と同様にして半導体基板１０００を薄化し、半導体層１００を形成する。この時、裏面１００１が不純物領域８１０で構成されるようにする。

図７（ｅ）の工程では、不純物領域８１０、８２０の一部を除去して溝１１１、１３１を形成する。また、不純物領域８３０の一部を除去して溝１２１を形成する。これにより、半導体層１００は、溝１１１、１３１と表面１００２との間の不純物領域８２０と、溝１２１と表面１００２との間の不純物領域８３０と、を含む構成となる。上述したように、不純物領域８３０の不純物濃度は不純物領域８２０の不純物濃度よりも低い。

図７（ｆ）の工程では、溝１１１、１２１、１３１の中に金属化合物層２１０を形成する。

図７（ｇ）の工程では、溝１１１、１２１、１３１の中に金属化合物層２２０を形成する。

図７（ｈ）の工程では、導電体層７０１を形成する。導電体層７０１は溝１１１、１２１、１３１の入り口を閉塞もしくは狭くするように形成される。

図７（ｉ）の工程では、導電体層７０２を形成する。導電体層７０２は溝１１１、１３１の中に入り込む。一方、導電体層７０１が溝１１１、１２１、１３１の入り口を閉塞もしくは狭くしているため、導電体層７０２は溝１２１の中にはほとんど入りこまない。

導電体層７０１と導電体層７０２を合わせた導電体膜が、図４（ｅ）における導電体膜７００に相当する。導電体層７０１と導電体層７０２は互いに異なる材料で構成されてもよい。導電体層７０２はアルミニウムやタングステン、銅のような金属層であってよい。導電体層７０１は、チタンやタンタルのような金属層であってもよいし、窒化チタンや窒化タンタルのような金属化合物層であってもよい。溝１２１の入り口を導電体層７０１で塞ぐために、導電体層７０１をスパッタ法などの異方性の高い成膜方法を採用することが好ましい。溝１１１、１３１の中に導電体層７０２を埋め込むために、導電体層７０２をＣＶＤ法やＡＬＤ法などの等方性の高い成膜方法で形成することが好ましい。

図７（ｊ）の工程では、導電体膜７００をフォトリソグラフィとエッチングを用いてパターニングする。具体的には、導電体膜７００のうち、光電変換部上の部分を除去し、導電体膜７００に開口を設ける。導電体膜７００のうち、溝１１１、１３１の中に残った部分が導電体部材７０５、７０６となる。導電体部材７０５、７０６は上述した導電体層７０１、７０２の一部によって構成される。本例では、導電体膜７００のうちの一部である導電体部７０７が溝１２１の上に位置する。導電体部７０７は溝１２１の入り口の近傍であって、溝１２１の中および／または外に位置する。導電体部７０７は導電体層７０１と導電体層７０２とのうちの導電体層７０１のみを含み、導電体層７０２を含まなくてもよい。導電体部７０７は溝１２１の底から十分に離れて配置されている。そのため、導電体部７０７が存在しても光学特性が大きく低下することを抑制できる。溝１２１の入り口が導電体部７０７で塞がれていることにより、溝１２１の中には導電体部７０７と溝１２１の底との間に空隙７０８が存在している。金属化合物膜２００や半導体層１００に比べて屈折率の低い空隙７０８を設けることで、分離部１２０の光学的な分離性能を向上することができる。

＜第４の実施形態＞
図８を用いて平面レイアウトについて説明する。図８の各々で示した範囲の周囲には、各々で示した範囲と同様の構造を有する他の画素が位置するものとする。そのため、図８の各図における分離部１１０、１３０、１４０、１６０は光電変換部１０２、１０３、１０４、１０５あるいは電荷保持部１０８、１０９と、他の画素の光電変換部あるいは電荷保持部との間に位置することになる。

図８（ａ）に示す様に、分離部１２０は分離部１１０、１３０から離れていてもよい。すなわち、分離部１２０を構成する溝１２１は分離部１１０、１３０を構成する溝１１１、１３１から不連続でありうる。分離部１２０と分離部１１０、１３０との間の距離は、分離部１１０、１３０の幅よりも小さいことが好ましい。分離部１２０と分離部１１０、１３０との間の距離は、分離部１２０の幅よりも大きくても小さくてもよい。しかし、分離部１２０を可能な限り細く形成する点において、分離部１２０と分離部１１０、１３０との間の距離は、分離部１２０の幅よりも大きいことが好ましい。

図８（ｂ）に示す様に、分離部１２０、１５０、１４０は分離部１１０、１３０に連続していてもよい。分離部１２０、１５０、１４０同士は互いに不連続であってもよい。図８（ｂ）に示す様に、画素の中央付近に分離部１２０、１５０、１４０同士を隔てる半導体領域が存在しうる。この半導体領域下には浮遊拡散部となる半導体領域が存在しうる。浮遊拡散部の上に分離部を形成しないことで、浮遊拡散部に混入するノイズを抑制できる。

図８（ｃ）に示す様に、光電変換部１０２が光電変換部１０３を囲んでいてもよい。あるいは光電変換部１０３の両側に位置する光電変換部１０２および光電変換部１０２とは別の他の光電変換部が、光電変換部１０３を挟んでいてもよい。光電変換部１０２と光電変換部１０３の感度や電荷飽和量を互いに異ならせ、光電変換部１０２の電荷に基づく信号と光電変換部１０３の電荷に基づく信号を合成することで、高ダイナミックレンジの信号を得ることができる。光電変換部１０２と光電変換部１０３が１つの画素を構成するため、光電変換部１０２と光電変換部１０３との間には導電体を極力含まない分離部１２０を配置することで、当該画素における光の損失を低減できる。

図８（ｄ）は図６に示した形態に対応しうる平面図である。ここでは２つの画素を記載している。左の画素は光電変換部１０１と電荷保持部１０８を含み、右の画素は光電変換部１０２と電荷保持部１０９を含む。２つの画素間において、光電変換部１０１と光電変換部１０２との間には分離部１２０が配置され、電荷保持部１０８と電荷保持部１０９との間には分離部１５０が配置されている。一方、１つの画素内において、光電変換部１０１と電荷保持部１０８との間には分離部１１０、１３０が配置されている。図８（ｄ）に示した画素の上下の画素との間には分離部１４０、１６０が配置されている。図８（ｄ）に示した画素の左右の画素との間にも分離部１２０、１５０が配置されている。図８（ｄ）に示す様に、分離部１１０、１３０と分離部１４０、１６０は幅が異なっていてもよい。分離部１１０、１３０の幅を分離部１４０、１６０の幅よりも小さくすることで、光電変換部１０１、１０２のサイズを大きくし、感度や飽和電荷量を増加できる。分離部１４０、１６０の幅を分離部１１０、１３０の幅よりも大きくすることで、他の画素から光電変換部１０１と光電変換部１０２あるいは電荷保持部１０８と電荷保持部１０９への光や電荷の漏れ込みを抑制できる。分離部１４０、１６０の幅を大きくすれば、分離部１４０、１６０の深さを大きくすることも容易である。従って、図６に示したように、分離部１４０、１６０の深さを分離部１１０、１３０の深さよりも大きくすることができる。

本開示に含まれる実施形態には、文章として記載したことだけでなく、文章から読み取れるすべての事項および添付した図面から読み取れるすべての事項を含む。本実施形態は、発明の思想を逸脱しない範囲で構成要素の追加、削除あるいは置換が可能である。

１００ 半導体層
１００１ 裏面
１０１、１０２、１０３、１０４ 光電変換部
１１１、１２１、１３１ 溝
２００ シリコン化合物膜
３００ 金属化合物膜

Claims (20)

1. 複数の光電変換部を有する半導体層を備え、前記半導体層が前記複数の光電変換部の各々の受光面を成す主面を有する光電変換装置であって、
   前記半導体層は、前記半導体層に含まれる第１半導体領域と前記半導体層に含まれる第２半導体領域との間に位置する第１溝と、前記第２半導体領域と前記半導体層に含まれる第３半導体領域との間に位置する第２溝と、を有し、前記第１溝および前記第２溝は、前記主面に連続しており、
   前記複数の光電変換部のうちの第１光電変換部が前記第２半導体領域を含み、前記複数の光電変換部の第２光電変換部が前記第３半導体領域を含み、
   前記第１溝の中には、導電体部材と、前記導電体部材と前記半導体層との間に設けられた誘電体膜と、が設けられており、
   前記第１溝および前記第２溝の中には、誘電体膜が設けられており、
   前記第１溝の中には、導電体部材が設けられており、前記第１溝の中の前記誘電体膜が前記第１溝の中の前記導電体部材と前記半導体層との間に位置しており、
   前記第１溝の底から前記導電体部材までの距離をＨａとして、前記第２溝の中には、前記第２溝の底からＨａに等しい距離までの範囲に、導電体が存在していないことを特徴とする光電変換装置。
2. 前記第２溝の中には、導電体が存在していない、請求項１に記載の光電変換装置。
3. 前記主面の上にはシリコン酸化物膜、シリコン窒化物膜およびシリコン炭化物膜のいずれかであるシリコン化合物膜が設けられており、前記導電体部材が前記シリコン化合物膜と前記半導体層との間に位置する、請求項１または２に記載の光電変換装置。
4. 前記第２溝の底から前記シリコン化合物膜までの距離をＨｂ、前記主面から前記シリコン化合物膜までの距離をＨｄとして、Ｈｄ＜Ｈｂを満たす、請求項３に記載の光電変換装置。
5. 前記第２溝の底と前記シリコン化合物膜の間には、導電体が存在していない、請求項３または４に記載の光電変換装置。
6. 前記第１溝の幅をＷａ、前記第２溝の幅をＷｂ、前記第１溝の深さをＤａ、前記第２溝の深さをＤｂとして、Ｄａ＞ＷａおよびＤｂ＞Ｗｂを満たし、かつ、Ｄｂ＜Ｄａおよび／またはＷｂ＜Ｗａを満たす、請求項１乃至５のいずれか１項に記載の光電変換装置。
7. Ｄａ／Ｗａ＜Ｄｂ／Ｗｂを満たす、請求項６に記載の光電変換装置。
8. Ｗａ＞２×Ｗｂを満たす、請求項１乃至７のいずれか１項に記載の光電変換装置。
9. 前記複数の光電変換部のうちの第３光電変換部が前記第１半導体領域を含む、請求項１乃至８のいずれか１項に記載の光電変換装置。
10. 前記第１半導体領域は、前記主面の上に前記第１半導体領域を覆うように配置された遮光膜によって遮光されている、請求項１乃至８のいずれか１項に記載の光電変換装置。
11. 前記半導体層は、前記第１光電変換部で発生した電荷を保持する電荷保持部を有し、
    前記第１半導体領域は前記電荷保持部と前記主面との間に位置する、または、前記第１半導体領域が前記電荷保持部に含まれる、請求項１乃至８のいずれか１項または請求項１０に記載の光電変換装置。
12. 前記主面の上には、前記第１溝の中の前記誘電体膜および前記第２溝の中の前記誘電体膜から延在し、前記シリコン化合物膜と前記半導体層との間に位置する誘電体膜が設けられており、前記導電体部材が前記シリコン化合物膜と前記半導体層との間に位置する、請求項３乃至５のいずれか１項に記載の光電変換装置。
13. 前記第２溝に重なるように遮光部材が配置されており、前記遮光部材と前記導電体部材との間に、前記シリコン化合物膜が位置する、請求項３乃至５のいずれか１項または請求項１２に記載の光電変換装置。
14. 前記誘電体膜は、第１金属酸化物層と、前記第１金属酸化物層と前記半導体層との間に位置する第２金属酸化物層との複層膜である、請求項１乃至１３のいずれか１項に記載の光電変換装置。
15. 前記第１金属酸化物層は酸化タンタル層、酸化チタン層または酸化ジルコニウム層であり、前記第２金属酸化物層は酸化アルミニウム層または酸化ハフニウム層である、請求項１４に記載の光電変換装置。
16. 前記導電体部材は、銅、アルミニウム、タングステン、チタン、タンタル、シリコンの少なくともいずれかを含有する、請求項１４または１５に記載の光電変換装置。
17. 前記第１溝と第２溝とが互いに不連続である、請求項１乃至１６のいずれか１項に記載の光電変換装置。
18. 前記主面の上には複数のレンズを含むレンズアレイが設けられており、前記複数のレンズのうちの１つのレンズが、前記第２光電変換部と前記第３光電変換部との上に配されている、請求項１乃至１７のいずれか１項に記載の光電変換装置。
19. 前記半導体層は、前記主面を裏面として、前記裏面とは反対側の表面を有し、前記半導体層は、前記第１溝と前記表面との間の第１不純物領域と、前記第２溝と前記表面との間の第２不純物領域と、を含み、
    前記第１不純物領域および前記第２不純物領域の導電型は、前記第１半導体領域および前記第２半導体領域および前記第３半導体領域の導電型と異なっており、
    前記第２不純物領域の不純物濃度は前記第１不純物領域の不純物濃度よりも低い、請求項１乃至１８のいずれか１項に記載の光電変換装置。
20. 請求項１乃至１９のいずれか１項に記載の光電変換装置を備える機器であって、
    前記光電変換装置に対応付けられた光学系、
    前記光電変換装置を制御する制御装置、
    前記光電変換装置から出力された信号を処理する処理装置、
    前記光電変換装置で得られた情報を表示する表示装置、
    前記光電変換装置で得られた情報を記憶する記憶装置、および、
    前記光電変換装置で得られた情報に基づいて前記光電変換装置を移動させる機械装置、
    の少なくともいずれかを更に備えることを特徴とする機器。

Images