JP2021022970A - Snubber circuit - Google Patents
Snubber circuit Download PDFInfo
- Publication number
- JP2021022970A JP2021022970A JP2019136656A JP2019136656A JP2021022970A JP 2021022970 A JP2021022970 A JP 2021022970A JP 2019136656 A JP2019136656 A JP 2019136656A JP 2019136656 A JP2019136656 A JP 2019136656A JP 2021022970 A JP2021022970 A JP 2021022970A
- Authority
- JP
- Japan
- Prior art keywords
- sub
- switching element
- circuit
- main
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
Description
本発明はスナバ回路に関するものである。 The present invention relates to a snubber circuit.
ＤＣ−ＤＣコンバータ等の電源装置等では、スイッチング素子のスイッチング時や短絡事故時に生じるサージ電圧からスイッチング素子自身や他の回路素子を保護するために、スナバ回路が設けられている。 In a power supply device such as a DC-DC converter, a snubber circuit is provided to protect the switching element itself and other circuit elements from a surge voltage generated when the switching element is switched or a short circuit accident occurs.
従来のスナバ回路として、例えば特許文献１に開示されているように、互いに直列接続された抵抗及びコンデンサをスイッチング素子に並列に設けたものが知られている。このスナバ回路では、サージ電圧のエネルギーはコンデンサに蓄えられた後に抵抗素子で熱として消費される。 As a conventional snubber circuit, for example, as disclosed in Patent Document 1, a resistor and a capacitor connected in series with each other are provided in parallel with a switching element. In this snubber circuit, the energy of the surge voltage is stored in the capacitor and then consumed as heat by the resistance element.
ところが、上述したスナバ回路では、不測の短絡事故等により過度のサージ電圧が生じた場合には、コンデンサに定格電圧を超える過電圧が印加されることによりスナバ回路に異常をきたす恐れがあった。 However, in the snubber circuit described above, when an excessive surge voltage is generated due to an unexpected short circuit accident or the like, an overvoltage exceeding the rated voltage may be applied to the capacitor, which may cause an abnormality in the snubber circuit.
そこで、本願発明者は、図８に示すように、スイッチング素子に対して主コンデンサを並列接続し、その主コンデンサに対して副スイッチング素子及び副コンデンサを並列接続し、その副コンデンサに対して抵抗素子を並列接続した回路構成を中間的に考えた。 Therefore, as shown in FIG. 8, the inventor of the present application connects the main capacitor in parallel to the switching element, connects the sub-switching element and the sub-capacitor in parallel to the main capacitor, and resists the sub-capacitor. I thought about the circuit configuration in which the elements were connected in parallel.
かかる構成により、同図８の論理回路に示すように、スイッチング素子の両端に加わる電圧V(Te)と、所定の上限電圧VU及び下限電圧VDとの比較結果に基づいて、副スイッチング素子をオン・オフすることにより、主コンデンサに溜まったサージ電圧のエネルギーを、副コンデンサを経て抵抗素子までバケツリレーの如く次々と移送して消費することができる。 With this configuration, as shown in the logic circuit of FIG. 8, the sub-switching element is based on the comparison result between the voltage V (Te) applied to both ends of the switching element and the predetermined upper limit voltage V U and lower limit voltage V D. By turning on / off, the energy of the surge voltage accumulated in the main capacitor can be transferred one after another to the resistance element via the secondary capacitor like a bucket relay and consumed.
しかしながら、上述した制御では、スイッチング素子の両端に加わる電圧V(Te)が、上限電圧VUよりも低く下限電圧VDよりも高い場合に、副スイッチのオン・オフが切り替わらない。そうすると、副スイッチング素子に熱負荷が集中して、その副スイッチング素子が破損する恐れが生じ得る。 However, in the above-mentioned control, when the voltage V (Te) applied to both ends of the switching element is lower than the upper limit voltage V U and higher than the lower limit voltage V D , the auxiliary switch is not switched on / off. Then, the heat load is concentrated on the sub-switching element, and the sub-switching element may be damaged.
そこで本発明は、上記問題を一挙に解決すべくなされたものであり、サージ電圧に対する耐久性に優れ、なおかつ、熱負荷の集中を抑制することのできるスナバ回路を提供することを主たる課題とするものである。 Therefore, the present invention has been made to solve the above problems at once, and its main object is to provide a snubber circuit having excellent durability against surge voltage and capable of suppressing concentration of heat load. It is a thing.
すなわち本発明に係るスナバ回路は、電源と負荷とを接続する主回路の主スイッチング素子に並列接続された主コンデンサと、前記主コンデンサに並列接続されたサージエネルギー消費回路と、前記サージエネルギー消費回路の動作を制御する制御回路と、を具備するものである。
そして、このスナバ回路は、前記サージエネルギー消費回路が、前記主コンデンサに並列接続され、互いに直列接続された副スイッチング素子及び副コンデンサと、前記副コンデンサに並列接続された抵抗素子とを備え、前記制御回路が、前記主スイッチング素子がオフになった後、その後の時間、又は、前記副スイッチング素子の熱負荷に関連する物理量に基づいて、前記副スイッチング素子のオン・オフを切り替えることを特徴とするものである。
That is, the snubber circuit according to the present invention includes a main capacitor connected in parallel to the main switching element of the main circuit connecting the power supply and the load, a surge energy consumption circuit connected in parallel to the main capacitor, and the surge energy consumption circuit. It is provided with a control circuit for controlling the operation of the above.
The snubber circuit includes a sub-switching element and a sub-capacitor in which the surge energy consumption circuit is connected in parallel to the main capacitor and connected in series to each other, and a resistance element connected in parallel to the sub-capacitor. The control circuit is characterized in that after the main switching element is turned off, the sub-switching element is switched on and off based on the time thereafter or the physical quantity related to the thermal load of the sub-switching element. Is what you do.
このようなスナバ回路であれば、副スイッチング素子をオン・オフすることにより、第１状態において主コンデンサに溜まったサージ電圧のエネルギーを、副コンデンサに分配し、次いで第２状態において副コンデンサに溜まったサージ電圧のエネルギーを抵抗素子で消費することができる。このように副スイッチング素子のオン・オフを交互に切り替えることで、主コンデンサに溜まったサージ電圧のエネルギーを、バケツリレーの如く次々と抵抗素子まで移送して消費することができる。そのため、たとえ不測の短絡事故等により過度のサージ電圧が生じた場合であっても、主コンデンサに定格電圧を超える過電圧が印加されるのを防ぐことができ、サージ電圧に対するスナバ回路の耐久性を高めることができる。
そのうえ、制御回路が、主スイッチング素子がオフになった後、その後の時間、又は、副スイッチング素子の熱負荷に関連する物理量に基づいて、副スイッチング素子のオン・オフを切り替えるので、主スイッチング素子に加わる電圧に関わらず、副スイッチング素子のオン・オフを切り替えることができ、副スイッチング素子への熱負荷の集中を抑制することができる。
In such a snubber circuit, by turning on / off the auxiliary switching element, the energy of the surge voltage accumulated in the main capacitor in the first state is distributed to the auxiliary capacitor, and then accumulated in the auxiliary capacitor in the second state. The energy of the surge voltage can be consumed by the resistance element. By alternately switching the sub-switching element on and off in this way, the energy of the surge voltage accumulated in the main capacitor can be transferred to the resistance element one after another and consumed like a bucket relay. Therefore, even if an excessive surge voltage is generated due to an unexpected short-circuit accident or the like, it is possible to prevent an overvoltage exceeding the rated voltage from being applied to the main capacitor, and the durability of the snubber circuit against the surge voltage can be improved. Can be enhanced.
Moreover, since the control circuit switches the sub-switching element on and off based on the time after the main switching element is turned off or the physical quantity related to the heat load of the sub-switching element, the main switching element is turned off. The sub-switching element can be switched on and off regardless of the voltage applied to the sub-switching element, and the concentration of the heat load on the sub-switching element can be suppressed.
上述した副スイッチング素子の熱負荷に関連する物理量としては、例えばこの副スイッチング素子の印加さえる電流や電圧、或いは、副スイッチング素子の温度などを挙げることができるが、これらの物理量に基づいてオン・オフを制御する場合、その物理量をセンシングするためのセンサを設ける必要がある。
そこで、前記制御回路が、前記副スイッチング素子をオン又はオフの一方に切り替えた後の積算時間が所定時間を超えた場合に、前記副スイッチング素子をオン又はオフの他方に切り替えることが好ましい。
これならば、物理量をセンシングするためのセンサを別途設ける必要がなく、物理量に基づいてオン・オフ制御する場合に比べて、回路構成を簡素にすることができる。
Examples of the physical quantity related to the heat load of the sub-switching element described above include the current and voltage applied by the sub-switching element, the temperature of the sub-switching element, and the like, and the physical quantity is turned on based on these physical quantities. When controlling off, it is necessary to provide a sensor for sensing the physical quantity.
Therefore, it is preferable that the control circuit switches the sub-switching element to the other on or off when the integration time after switching the sub-switching element to one of on or off exceeds a predetermined time.
In this case, it is not necessary to separately provide a sensor for sensing the physical quantity, and the circuit configuration can be simplified as compared with the case of on / off control based on the physical quantity.
前記副スイッチング素子が半導体スイッチであることが好ましい。
このようなものであれば、機械式スイッチである場合に比べて、副スイッチング素子のスイッチング速度を高速にできるので、オン・オフを高速で切り替えることができ、主コンデンサに溜まったサージ電圧のエネルギーを速やかに消費することができる。これにより、主コンデンサが過電圧になることをより確実に防ぐことができる。
It is preferable that the sub-switching element is a semiconductor switch.
In such a case, the switching speed of the sub-switching element can be increased faster than in the case of a mechanical switch, so on / off can be switched at high speed, and the energy of the surge voltage accumulated in the main capacitor can be increased. Can be consumed quickly. This makes it possible to more reliably prevent the main capacitor from becoming overvoltage.
前記主コンデンサに並列接続された前記サージエネルギー消費回路を複数備えており、前記主スイッチング素子がオフになった後、前記複数のサージエネルギー消費回路のそれぞれの前記副スイッチング素子がインターリーブ動作するように構成されていることが好ましい。
このようなものであれば、サージエネルギー消費回路を一つだけ備えるものに比べて、各サージエネルギー消費回路における副スイッチング素子のスイッチング周波数を低減することができる。また、サージエネルギー消費回路を一つだけ備えるものに比べて、インターリーブ化によって、主スイッチへの印加電圧のピークが小さくなるので、主コンデンサと副コンデンサの電圧の差異に比例する各サージエネルギー消費回路における副スイッチング素子を流れる電流を小さくできる。
A plurality of the surge energy consuming circuits connected in parallel to the main capacitor are provided, and after the main switching element is turned off, the sub-switching elements of the plurality of surge energy consuming circuits are interleaved. It is preferably configured.
In such a case, the switching frequency of the sub-switching element in each surge energy consuming circuit can be reduced as compared with the one provided with only one surge energy consuming circuit. In addition, since the peak of the voltage applied to the main switch becomes smaller due to interleaving compared to the one equipped with only one surge energy consumption circuit, each surge energy consumption circuit proportional to the difference in voltage between the main capacitor and the sub capacitor. The current flowing through the sub-switching element can be reduced.
このように構成した本発明によれば、サージ電圧に対する耐久性に優れ、なおかつ、熱負荷の集中を抑制することのできるスナバ回路を提供することができる。 According to the present invention configured as described above, it is possible to provide a snubber circuit having excellent durability against surge voltage and capable of suppressing concentration of heat load.
以下に本発明に係るスナバ回路の一実施形態について、図面を参照して説明する。 An embodiment of the snubber circuit according to the present invention will be described below with reference to the drawings.
本実施形態のスナバ回路１００は、図１に示すように、電力変換回路等の主回路２００に設けられた主スイッチング素子Ｓに並列接続されて、主スイッチング素子Ｓをターンオフした時等に生じるサージ電圧から主スイッチング素子Ｓや周辺の回路素子を保護するためのものである。
なお主回路２００には、コイルＬや図示しない抵抗素子が直列接続されており、主スイッチング素子Ｓのターンオフ前には、主回路２００のコイルＬや抵抗素子にはそれぞれ電流が流れている。
As shown in FIG. 1, the snubber circuit 100 of the present embodiment is connected in parallel to the main switching element S provided in the main circuit 200 such as a power conversion circuit, and a surge occurs when the main switching element S is turned off or the like. This is for protecting the main switching element S and peripheral circuit elements from voltage.
A coil L and a resistance element (not shown) are connected in series to the main circuit 200, and a current flows through the coil L and the resistance element of the main circuit 200 before the main switching element S is turned off.
具体的にこのスナバ回路１００は、主スイッチング素子Ｓに並列接続された主コンデンサ１と、主コンデンサ１に並列接続されたサージエネルギー消費回路２とを備えている。 Specifically, the snubber circuit 100 includes a main capacitor 1 connected in parallel to the main switching element S and a surge energy consumption circuit 2 connected in parallel to the main capacitor 1.
サージエネルギー消費回路２は、主コンデンサ１に並列接続されて互いに直列接続された副スイッチング素子２１及び副コンデンサ２２と、副コンデンサ２２に並列接続されてサージ電圧のエネルギーを消費するための抵抗素子２３とを備えている。なお、この実施形態では、副スイッチング素子２１及び副コンデンサ２２に直列接続された限流抵抗素子２４をさらに備えている。 The surge energy consumption circuit 2 includes a sub-switching element 21 and a sub-capacitor 22 connected in parallel to the main capacitor 1 and connected in series with each other, and a resistance element 23 connected in parallel to the sub-capacitor 22 to consume the energy of the surge voltage. And have. In this embodiment, the sub-switching element 21 and the current limiting resistance element 24 connected in series to the sub-capacitor 22 are further provided.
主コンデンサ１及び副コンデンサ２２は、サージ電圧のエネルギーを吸収するためのものであり、具体的には例えばセラミックコンデンサ等である。 The main capacitor 1 and the sub-capacitor 22 are for absorbing the energy of the surge voltage, and specifically, for example, a ceramic capacitor or the like.
副スイッチング素子２１は、副コンデンサ２２に流れる電流のオン・オフを切り替えるものであり、例えばＭＯＳＦＥＴ等の半導体スイッチである。なお、機械式スイッチを用いても構わない。 The sub-switching element 21 switches the on / off of the current flowing through the sub-capacitor 22, and is, for example, a semiconductor switch such as a MOSFET. A mechanical switch may be used.
スナバ回路１００は、サージエネルギー消費回路２の動作を制御する制御回路３をさらに具備している。 The snubber circuit 100 further includes a control circuit 3 that controls the operation of the surge energy consumption circuit 2.
この制御回路３は、物理的にはＣＰＵやメモリや図２に示す論理回路等から構成されており、前記メモリに記憶された制御プログラムに従ってＣＰＵ等が協働することにより、サージエネルギー消費回路２を、副スイッチング素子２１がオンである第１状態と、副スイッチング素子２１がオフである第２状態とに交互に切り替えるものである。 The control circuit 3 is physically composed of a CPU, a memory, a logic circuit shown in FIG. 2, and the like, and the surge energy consumption circuit 2 is formed by the CPU and the like collaborating according to the control program stored in the memory. Is alternately switched between the first state in which the sub-switching element 21 is on and the second state in which the sub-switching element 21 is off.
ここでの論理回路は、例えばコンパレータやフリップフロップなどから構築されており、主スイッチング素子Ｓのターンオフ時や短絡事故時によりサージ電圧が生じた場合に、そのサージ電圧を吸収できるように、副スイッチング素子２１にオン・オフ信号を出力するように構成されている。 The logic circuit here is constructed from, for example, a comparator or a flip-flop, and is sub-switched so that the surge voltage can be absorbed when a surge voltage is generated due to a turn-off of the main switching element S or a short-circuit accident. It is configured to output an on / off signal to the element 21.
以下では、制御回路３によるサージ電圧吸収動作について、図２〜図５を参照して説明する。なお、以下では、短絡事故が生じる直前に、副スイッチング素子２１がオフ、すなわちサージエネルギー消費回路２が第２状態になっている場合について説明するが、短絡事故が生じる直前に、副スイッチング素子２１がオン、すなわちサージエネルギー消費回路２が第１状態になっていても構わない。 Hereinafter, the surge voltage absorption operation by the control circuit 3 will be described with reference to FIGS. 2 to 5. In the following, a case where the sub-switching element 21 is turned off immediately before the short-circuit accident occurs, that is, the surge energy consumption circuit 2 is in the second state will be described. However, the sub-switching element 21 is described immediately before the short-circuit accident occurs. Is on, that is, the surge energy consumption circuit 2 may be in the first state.
短絡事故の発生等により主回路２００にサージ電圧が生じて、主回路２００を流れる電流の電流値が整定値を超えた場合、図示しない過電流保護回路が主スイッチング素子Ｓをターンオフする。すると、図３に示すように、サージ電圧のエネルギーが主コンデンサ１に溜まり、主コンデンサ１に印加される電圧値、すなわち保護対象たる主スイッチング素子Ｓに印加される電圧Ｖ（Ｔｅ）が上昇する。 When a surge voltage is generated in the main circuit 200 due to the occurrence of a short circuit accident or the like and the current value of the current flowing through the main circuit 200 exceeds the set value, an overcurrent protection circuit (not shown) turns off the main switching element S. Then, as shown in FIG. 3, the energy of the surge voltage is accumulated in the main capacitor 1, and the voltage value applied to the main capacitor 1, that is, the voltage V (Te) applied to the main switching element S to be protected rises. ..
そして、本実施形態の制御回路３は、サージ電圧を吸収するべく、図２の論理回路に示すように、主スイッチング素子Ｓがオフになった後、その後の時間に基づいて、副スイッチング素子２１のオン・オフを切り替えるように構成されている。 Then, in the control circuit 3 of the present embodiment, as shown in the logic circuit of FIG. 2, the sub-switching element 21 is based on the time after the main switching element S is turned off in order to absorb the surge voltage. Is configured to be on / off.
具体的にこの制御回路３は、図２に示すように、積分器∫をリミッタとして使用したものであり、積分器∫により得られた積算時間と、デューティ指令Ｂとして入力された所定のオン時間やオフ時間とを比較することで、副スイッチング素子２１のオン・オフを切り替える。なお、オン時間及びオフ時間は、互いに同じ長さの時間であっても良いし、異なる長さの時間であっても良い。 Specifically, as shown in FIG. 2, this control circuit 3 uses an integrator ∫ as a limiter, and the integrator time obtained by the integrator ∫ and a predetermined on-time input as a duty command B By comparing with the off time and the off time, the on / off of the sub-switching element 21 is switched. The on time and the off time may be the same length of time as each other, or may be different lengths of time.
より詳細に説明すると、主スイッチング素子Ｓをターンオフした後、主スイッチング素子Ｓに印加される電圧Ｖ（Ｔｅ）が上昇し続けて上限値ＶＵを超えると、制御回路３は副スイッチング素子２１をオンにして、サージエネルギー消費回路２を第２状態から第１状態に切り替える。すると、図４に示すように、主コンデンサ１に溜まった電荷が副コンデンサ２２に流れ込み、主コンデンサ１の電圧値と副コンデンサ２２の電圧値は等しくなる。 More specifically, after the main switching element S is turned off, when the voltage V (Te) applied to the main switching element S continues to rise and exceeds the upper limit value V U , the control circuit 3 sets the sub switching element 21. Turn on to switch the surge energy consumption circuit 2 from the second state to the first state. Then, as shown in FIG. 4, the electric charge accumulated in the main capacitor 1 flows into the sub-capacitor 22, and the voltage value of the main capacitor 1 and the voltage value of the sub-capacitor 22 become equal.
次いで、副スイッチング素子２１をオンに切り替えた後、積分器∫により得られた積算時間が所定のオン時間を超えると、制御回路３は、副スイッチング素子２１をオフにして、サージエネルギー消費回路２を第１状態から第２状態に切り替える。すると、図５に示すように、副コンデンサ２２が溜まった電荷が放電されて抵抗素子２３に電流が流れる。これにより副コンデンサ２２に溜まったサージ電圧のエネルギーは、抵抗素子２３において消費される。 Next, after the sub-switching element 21 is switched on, when the integrated time obtained by the integrator ∫ exceeds a predetermined on-time, the control circuit 3 turns off the sub-switching element 21 and the surge energy consumption circuit 2 Is switched from the first state to the second state. Then, as shown in FIG. 5, the electric charge accumulated in the sub-capacitor 22 is discharged and a current flows through the resistance element 23. As a result, the energy of the surge voltage accumulated in the secondary capacitor 22 is consumed in the resistance element 23.
その後、副スイッチング素子２１をオフに切り替えた後、積分器∫により得られた積算時間が所定のオフ時間を超えると、制御回路３は、再び副スイッチング素子２１をオンにして、サージエネルギー消費回路２を第２状態から第１状態に再び切り替える。 After that, after the sub-switching element 21 is switched off, when the integrated time obtained by the integrator ∫ exceeds a predetermined off time, the control circuit 3 turns on the sub-switching element 21 again and the surge energy consumption circuit. 2 is switched from the second state to the first state again.
このように、制御回路３は、主スイッチング素子Ｓに印加される電圧Ｖ（Ｔｅ）が下限値ＶＤを下回るまで、サージエネルギー消費回路２を第１状態又は第２状態に交互に切り替え、主スイッチング素子Ｓに印加される電圧Ｖ（Ｔｅ）が下限値ＶＤを下回ると、制御回路３によるサージ電圧吸収動作は終了する。 In this way, the control circuit 3 alternately switches the surge energy consumption circuit 2 to the first state or the second state until the voltage V (Te) applied to the main switching element S falls below the lower limit value V D , and the main When the voltage V (Te) applied to the switching element S falls below the lower limit value V D , the surge voltage absorption operation by the control circuit 3 ends.
＜本実施形態の効果＞
このように構成した本実施形態のスナバ回路１００によれば、副スイッチング素子２１をオン・オフすることにより、第１状態において主コンデンサ１に溜まったサージ電圧のエネルギーを、副コンデンサ２２に分配し、次いで第２状態において副コンデンサ２２に溜まったサージ電圧のエネルギーを抵抗素子２３で消費することができる。このように副スイッチング素子２１のオン・オフを交互に切り替えることで、主コンデンサ１に溜まったサージ電圧のエネルギーを、バケツリレーの如く次々と抵抗素子２３まで移送して消費することができる。そのため、たとえ不測の短絡事故等により過度のサージ電圧が生じた場合であっても、主コンデンサ１に定格電圧を超える過電圧が印加されるのを防ぐことができ、サージ電圧に対するスナバ回路１００の耐久性を高めることができる。
そのうえ、制御回路３が、主スイッチング素子Ｓがオフになった後、副スイッチング素子２１のオン・オフの積算時間と、所定のオン時間やオフ時間とを比較して、副スイッチング素子２１のオン・オフを切り替えるので、主スイッチング素子Ｓに加わる電圧Ｖ（Ｔｅ）に関わらず、副スイッチング素子２１のオン・オフを切り替えることができ、副スイッチング素子２１への熱負荷の集中を抑制することができる。
<Effect of this embodiment>
According to the snubber circuit 100 of the present embodiment configured in this way, by turning on / off the sub-switching element 21, the energy of the surge voltage accumulated in the main capacitor 1 in the first state is distributed to the sub-capacitor 22. Then, in the second state, the energy of the surge voltage accumulated in the auxiliary capacitor 22 can be consumed by the resistance element 23. By alternately switching the sub-switching element 21 on and off in this way, the energy of the surge voltage accumulated in the main capacitor 1 can be transferred to the resistance element 23 one after another like a bucket relay and consumed. Therefore, even if an excessive surge voltage is generated due to an unexpected short-circuit accident or the like, it is possible to prevent an overvoltage exceeding the rated voltage from being applied to the main capacitor 1, and the durability of the snubber circuit 100 against the surge voltage can be prevented. It can enhance the sex.
Further, after the main switching element S is turned off, the control circuit 3 compares the integrated time of on / off of the sub-switching element 21 with the predetermined on-time and off-time to turn on the sub-switching element 21. -Since the off is switched, the sub-switching element 21 can be switched on / off regardless of the voltage V (Te) applied to the main switching element S, and the concentration of the heat load on the sub-switching element 21 can be suppressed. it can.
また、副スイッチング素子２１が半導体スイッチであるので、機械スイッチを用いた場合に比べてスイッチング速度を高速にすることができ、第１状態と第２状態とを高速で切り替えることができる。これにより、主コンデンサ１に溜まったサージ電圧のエネルギーを速やかに消費することができる。 Further, since the sub-switching element 21 is a semiconductor switch, the switching speed can be increased as compared with the case where a mechanical switch is used, and the first state and the second state can be switched at high speed. As a result, the energy of the surge voltage accumulated in the main capacitor 1 can be quickly consumed.
さらに、制御回路３が、積分器∫をリミッタとして利用した構成であるので、副スイッチング素子２１のオン・オフを切り替えるための回路構成を簡素にすることができる。 Further, since the control circuit 3 uses the integrator ∫ as a limiter, the circuit configuration for switching on / off of the sub-switching element 21 can be simplified.
なお、本発明は前記実施形態に限られるものではない。 The present invention is not limited to the above embodiment.
例えば、スナバ回路１００は、図６に示すように、主コンデンサ１に並列接続された複数（ここでは２つ）のサージエネルギー消費回路２を備えていてもよい。 For example, as shown in FIG. 6, the snubber circuit 100 may include a plurality of (here, two) surge energy consuming circuits 2 connected in parallel to the main capacitor 1.
この実施形態では、２つのサージエネルギー消費回路２（以下、第１サージエネルギー消費回路２ａ、及び、第２サージエネルギー消費回路２ｂともいう）がそれぞれ、前記実施形態のサージエネルギー消費回路２と同じ構成であり、制御回路３は、図７に示すよう論理回路に基づいて、第１及び第２サージエネルギー消費回路２ａ、２ｂそれぞれに設けられた副スイッチング素子２１のオン・オフを制御する。 In this embodiment, the two surge energy consuming circuits 2 (hereinafter, also referred to as the first surge energy consuming circuit 2a and the second surge energy consuming circuit 2b) have the same configuration as the surge energy consuming circuit 2 of the embodiment. The control circuit 3 controls the on / off of the sub-switching elements 21 provided in the first and second surge energy consuming circuits 2a and 2b, respectively, based on the logic circuit as shown in FIG.
この論理回路も前記実施形態と同様に、積分器∫をリミッタとして使用したものであり、それぞれの副スイッチング素子２１のオン時間及びオフ時間を積算して、これらの積算時間に基づいてそれぞれの副スイッチング素子２１のオン・オフを制御するように構成されている。 Similar to the above embodiment, this logic circuit also uses an integrator ∫ as a limiter, integrates the on-time and off-time of each sub-switching element 21, and bases each sub on the basis of these integrated times. It is configured to control the on / off of the switching element 21.
具体的にこのスナバ回路１００は、主コンデンサ１の電圧値が所定の値を超えた場合に、第１サージエネルギー消費回路２ａ及び第２サージエネルギー消費回路２ｂのそれぞれの副スイッチング素子２１がインターリーブ動作するように構成されている。すなわち、第１サージエネルギー消費回路２ａにおいて第２状態が第１状態に切り替わる周期と、第２サージエネルギー消費回路２ｂにおいて第２状態が第１状態に切り替わる周期とが、３６０／ｎ°（すなわち、ここでは１８０°）ずつシフトするように構成されている。 Specifically, in this snubber circuit 100, when the voltage value of the main capacitor 1 exceeds a predetermined value, the sub-switching elements 21 of the first surge energy consumption circuit 2a and the second surge energy consumption circuit 2b are interleaved. It is configured to do. That is, the cycle in which the second state switches to the first state in the first surge energy consumption circuit 2a and the cycle in which the second state switches to the first state in the second surge energy consumption circuit 2b are 360 / n ° (that is, that is). Here, it is configured to shift by 180 °).
なお、サージエネルギー消費回路２を複数備える場合、放電のための抵抗素子２３を、複数のサージエネルギー消費回路２で共用するように構成してもよい。このようなものであれば、スナバ回路１００の部品点数を低減することができ、それに伴い実装面積を低減することができる。 When a plurality of surge energy consumption circuits 2 are provided, the resistance element 23 for discharging may be configured to be shared by the plurality of surge energy consumption circuits 2. With such a case, the number of parts of the snubber circuit 100 can be reduced, and the mounting area can be reduced accordingly.
さらに、制御回路３としては、副スイッチング素子２１のオン時間やオフ時間を用いることなく、例えば副スイッチング素子２１の熱負荷に関連する物理量に基づいて、副スイッチング素子２１のオン・オフを切り替えても良い。具体的には、熱負荷が多い場合に副スイッチング素子２１をオフに切り替えて、熱負荷が少ない場合に副スイッチング素子２１をオンに切り替えることが好ましい。 Further, the control circuit 3 switches on / off of the sub-switching element 21 based on, for example, a physical quantity related to the heat load of the sub-switching element 21 without using the on-time or the off-time of the sub-switching element 21. Is also good. Specifically, it is preferable to switch the sub-switching element 21 off when the heat load is large and to switch the sub-switching element 21 on when the heat load is small.
より具体的な一態様としては、副スイッチング素子２１に印加される電圧や電流を検出するとともに、その電圧や電流を積算した積算電圧や積算電流に基づいてオン・オフを切り替える態様を挙げることができる。この場合、積算電圧や積算電流に対して予め閾値を設けておくことで、副スイッチング素子２１をオン又はオフの一方に切り替えた後の積算電圧や積算電流が閾値を超えた場合に、副スイッチング素子２１をオン又はオフの他方に切り替えることができる。 As a more specific aspect, there is an aspect in which the voltage or current applied to the sub-switching element 21 is detected and the on / off is switched based on the integrated voltage or integrated current obtained by integrating the voltage or current. it can. In this case, by setting a threshold value for the integrated voltage or integrated current in advance, when the integrated voltage or integrated current after switching the sub-switching element 21 to either on or off exceeds the threshold value, the sub-switching The element 21 can be switched on or off.
また、別の態様としては、直接又は間接的に検出した副スイッチング素子２１の温度に基づいて、副スイッチング素子２１のオン・オフを切り替える態様を挙げることができる。この場合、副スイッチング素子２１の検出温度が所定の上限値を超えた場合に、オンからオフに切り替えて、検出温度が所定の下限値を超えた場合に、オフからオンに切り替えることができる。 Further, as another embodiment, there may be an embodiment in which the sub-switching element 21 is turned on / off based on the temperature of the sub-switching element 21 detected directly or indirectly. In this case, when the detection temperature of the sub-switching element 21 exceeds a predetermined upper limit value, it can be switched from on to off, and when the detection temperature exceeds a predetermined lower limit value, it can be switched from off to on.
上述したような熱負荷に関連する物理量に基づいて副スイッチング素子２１のオン・オフを切り替える構成であっても、主スイッチング素子Ｓに加わる電圧Ｖ（Ｔｅ）に関わらず、副スイッチング素子２１のオン・オフを切り替えることができ、副スイッチング素子２１への熱負荷の集中を抑制することができる。 Even in the configuration of switching on / off of the sub-switching element 21 based on the physical quantity related to the heat load as described above, the sub-switching element 21 is turned on regardless of the voltage V (Te) applied to the main switching element S. -It can be switched off, and the concentration of heat load on the sub-switching element 21 can be suppressed.
前記実施形態に係るスナバ回路１００及びこれを適用した主スイッチング素子Ｓの組み合わせは、複数組が互いに直列接続されてもよく、複数組が互いに並列接続されてもよく、それらが組み合わされていてもよい。 In the combination of the snubber circuit 100 and the main switching element S to which the snubber circuit 100 according to the embodiment is applied, a plurality of sets may be connected in series with each other, a plurality of sets may be connected in parallel with each other, or they may be combined. Good.
その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。 In addition, the present invention is not limited to the above-described embodiment, and it goes without saying that various modifications can be made without departing from the spirit of the present invention.
１００・・・スナバ回路
Ｓ ・・・主スイッチング素子
１ ・・・主コンデンサ
２ ・・・サージエネルギー消費回路
２１ ・・・副スイッチング素子
２２ ・・・副コンデンサ
２３ ・・・抵抗素子
３ ・・・制御回路
100 ... Snubber circuit S ... Main switching element 1 ... Main capacitor 2 ... Surge energy consumption circuit 21 ... Sub switching element 22 ... Sub capacitor 23 ... Resistance element 3 ... Control circuit
Claims (4)
前記サージエネルギー消費回路が、
前記主コンデンサに並列接続され、互いに直列接続された副スイッチング素子及び副コンデンサと、
前記副コンデンサに並列接続された抵抗素子とを備え、
前記制御回路が、
前記主スイッチング素子がオフになった後、その後の時間、又は、前記副スイッチング素子の熱負荷に関連する物理量に基づいて、前記副スイッチング素子のオン・オフを切り替える、スナバ回路。 A main capacitor connected in parallel to the main switching element of the main circuit connecting the power supply and the load, a surge energy consumption circuit connected in parallel to the main capacitor, and a control circuit for controlling the operation of the surge energy consumption circuit. It is a snubber circuit equipped with
The surge energy consumption circuit
Sub-switching elements and sub-capacitors connected in parallel to the main capacitor and connected in series with each other,
A resistor element connected in parallel to the sub-capacitor is provided.
The control circuit
A snubber circuit that switches on / off of the sub-switching element based on the time after the main switching element is turned off or a physical quantity related to the heat load of the sub-switching element.
前記主スイッチング素子がオフになった後、前記複数のサージエネルギー消費回路のそれぞれの前記副スイッチング素子がインターリーブ動作するように構成された、請求項１乃至３のうち何れか一項に記載のスナバ回路。
It is provided with a plurality of the surge energy consumption circuits connected in parallel to the main capacitor.
The snubber according to any one of claims 1 to 3, wherein the sub-switching elements of the plurality of surge energy consuming circuits are configured to perform interleave operation after the main switching element is turned off. circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019136656A JP7215370B2 (en) | 2019-07-25 | 2019-07-25 | snubber circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019136656A JP7215370B2 (en) | 2019-07-25 | 2019-07-25 | snubber circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021022970A true JP2021022970A (en) | 2021-02-18 |
| JP7215370B2 JP7215370B2 (en) | 2023-01-31 |
Family
ID=74573370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019136656A Active JP7215370B2 (en) | 2019-07-25 | 2019-07-25 | snubber circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7215370B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06113534A (en) * | 1992-09-25 | 1994-04-22 | Matsushita Electric Works Ltd | Power supply |
| JPH08317655A (en) * | 1995-05-15 | 1996-11-29 | Toshiba Fa Syst Eng Kk | Electric-power supply apparatus |
| JPH1042554A (en) * | 1996-07-23 | 1998-02-13 | Fuji Elelctrochem Co Ltd | Snubber circuit for switching power source |
| US5923513A (en) * | 1997-01-10 | 1999-07-13 | International Rectifier Corp. | Active snubber device for power modules |
| US20070274014A1 (en) * | 2006-04-13 | 2007-11-29 | Sven Berberich | Integrated Snubber Device on a Semiconductor Basis for Switching Load Reduction, Voltage Limitation and/or Oscillation Attenuation |
-
2019
- 2019-07-25 JP JP2019136656A patent/JP7215370B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06113534A (en) * | 1992-09-25 | 1994-04-22 | Matsushita Electric Works Ltd | Power supply |
| JPH08317655A (en) * | 1995-05-15 | 1996-11-29 | Toshiba Fa Syst Eng Kk | Electric-power supply apparatus |
| JPH1042554A (en) * | 1996-07-23 | 1998-02-13 | Fuji Elelctrochem Co Ltd | Snubber circuit for switching power source |
| US5923513A (en) * | 1997-01-10 | 1999-07-13 | International Rectifier Corp. | Active snubber device for power modules |
| US20070274014A1 (en) * | 2006-04-13 | 2007-11-29 | Sven Berberich | Integrated Snubber Device on a Semiconductor Basis for Switching Load Reduction, Voltage Limitation and/or Oscillation Attenuation |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7215370B2 (en) | 2023-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5056055B2 (en) | Integrated circuit for switching power supply control and switching power supply device | |
| US20190149063A1 (en) | Electric motor drive device | |
| JP2019075940A (en) | Switching power supply circuit | |
| US10348187B2 (en) | DC-DC converter having a reverse flow protection function | |
| JP7101334B2 (en) | Snubber circuit | |
| JP2009011117A (en) | Power conversion device | |
| JP7215370B2 (en) | snubber circuit | |
| JP2017189026A (en) | Three-level power converter circuit | |
| JP2006109582A (en) | Matrix converter | |
| JP4518971B2 (en) | DC power supply | |
| JPS5833792B2 (en) | Conversion valve protection circuit | |
| JP2004320977A (en) | Power converter circuit | |
| JP7339544B2 (en) | clamp circuit | |
| JP3722649B2 (en) | 3-level inverter | |
| JP4859528B2 (en) | Snubber circuit | |
| JPH08116663A (en) | Snubber circuit for switching converter | |
| JP2017143607A (en) | Shunt device, electric power system, and space structure | |
| KR101171739B1 (en) | A switch power source cycle by cycle overvoltage protection circuit | |
| JP3757030B2 (en) | Surge voltage suppressor | |
| ITMI942266A1 (en) | OVERCURRENT PROTECTION SYSTEM FOR ELECTRONIC GTO POWER CONVERTER | |
| JP2004537942A (en) | Series power switch bridge with automatic voltage distribution | |
| JP7417079B2 (en) | clamp circuit | |
| JP7310284B2 (en) | power circuit | |
| JP3296408B2 (en) | Power converter | |
| JP2010124643A (en) | Driving circuit of semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220609 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20220902 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230102 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7215370 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |