JP2017189026A - Three-level power converter circuit - Google Patents

Three-level power converter circuit Download PDF

Info

Publication number
JP2017189026A
JP2017189026A JP2016076418A JP2016076418A JP2017189026A JP 2017189026 A JP2017189026 A JP 2017189026A JP 2016076418 A JP2016076418 A JP 2016076418A JP 2016076418 A JP2016076418 A JP 2016076418A JP 2017189026 A JP2017189026 A JP 2017189026A
Authority
JP
Japan
Prior art keywords
diode
circuit
switching element
connection point
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016076418A
Other languages
Japanese (ja)
Other versions
JP6714834B2 (en
Inventor
山田　隆二
Ryuji Yamada
隆二 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016076418A priority Critical patent/JP6714834B2/en
Publication of JP2017189026A publication Critical patent/JP2017189026A/en
Application granted granted Critical
Publication of JP6714834B2 publication Critical patent/JP6714834B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a three-level power converter circuit that prevents overvoltage destruction of diodes at an intermediate arm section and also has a reduced loss in an RCD snubber circuit.SOLUTION: In a T-type three-level power converter circuit, an intermediate arm section 7A includes a series circuit of a diode 9 and a switching element 8 and a series circuit of a diode 11 and a switching element 10, the series circuits being connected between the midpoint M of the capacitor series circuits and an AC output terminal U, a snubber circuit 20 is connected between both ends of the diode 9 and a positive electrode of a DC power 1, while a snubber circuit 30 is connected between both ends of the diode 11 and a negative electrode of the DC power 1, and voltages of three levels are output from the AC output terminal U by the operation of the switching elements 4, 5, 8, 10. The connection point between the diodes 9, 11 that are connected to each other in series in a forward direction is connected to the midpoint M.SELECTED DRAWING: Figure 1

Description

本発明は、半導体スイッチング素子の動作により３つのレベルの電圧を出力する３レベル電力変換回路に関するものである。   The present invention relates to a three-level power conversion circuit that outputs three levels of voltage by the operation of a semiconductor switching element.

図５は、従来の３レベル電力変換回路の構成図であり、特許文献１に記載されているものである。
図５において、１は直流電源（電圧をＥとする），２，３はコンデンサ（各電圧をＥ／２とする）、４，５は半導体スイッチング素子、６は上下アーム部、７は、コンデンサ２，３同士の接続点（中点）Ｍとスイッチング素子４，５同士の接続点（交流出力端子）Ｕとの間に接続された双方向スイッチとしての中間アーム部、８，１０は半導体スイッチング素子、９，１１はダイオード、１２はリアクトル、１３はコンデンサ、１４，１５は出力端子、Ｐ，Ｎはそれぞれ直流電源１（コンデンサ２，３の直列回路）の正極，負極である。
上記構成において、コンデンサ２，３の直列回路、上下アーム部６及び中間アーム部７からなる回路１６は、一般にＴ型３レベルインバータと呼ばれている。 FIG. 5 is a configuration diagram of a conventional three-level power conversion circuit, which is described in Patent Document 1. In FIG.
In FIG. 5, 1 is a DC power source (voltage is assumed to be E), 2 and 3 are capacitors (each voltage is assumed to be E / 2), 4 and 5 are semiconductor switching elements, 6 is an upper and lower arm portion, and 7 is a capacitor. An intermediate arm portion as a bidirectional switch connected between a connection point (middle point) M between two and three and a connection point (AC output terminal) U between switching elements 4 and 5, and 8 and 10 are semiconductor switching Elements 9 and 11 are diodes, 12 is a reactor, 13 is a capacitor, 14 and 15 are output terminals, and P and N are a positive electrode and a negative electrode of a DC power source 1 (series circuit of capacitors 2 and 3), respectively.
In the above configuration, the circuit 16 including the series circuit of the capacitors 2 and 3, the upper and lower arm parts 6 and the intermediate arm part 7 is generally called a T-type three-level inverter.

ここで、直流電源１の電圧Ｅが例えば１０００［Ｖ］である場合、出力電圧Ｖｏは２００〜４８０［Ｖ］に設定される。また、中間アーム部７のスイッチング素子８，１０には、耐圧が６００［Ｖ］程度のＳｉ（ケイ素）からなるＩＧＢＴが使用され、ダイオード９，１１には、耐圧が６００［Ｖ］程度のＳｉＣ（炭化ケイ素）からなるＳＢＤ（ショットキーバリアダイオード）、または、これと同等に逆回復損失が少なく高速動作可能なダイオードが使用される。更に、上下アーム部６のスイッチング素子４，５には、直流電源１から印加される電圧Ｅの大きさを考慮して、耐圧が１２００［Ｖ］程度のＳｉＣ−ＭＯＳＦＥＴやＳｉＣ−ＩＧＢＴが使用されている。 Here, when the voltage E of the DC power source 1 is, for example, 1000 [V], the output voltage V o is set to from 200 to 480 [V]. Further, IGBTs made of Si (silicon) having a withstand voltage of about 600 [V] are used for the switching elements 8 and 10 of the intermediate arm unit 7, and SiC having a withstand voltage of about 600 [V] are used for the diodes 9 and 11. An SBD (Schottky barrier diode) made of (silicon carbide) or a diode capable of operating at high speed with little reverse recovery loss is used. Furthermore, considering the magnitude of the voltage E applied from the DC power source 1, SiC-MOSFET or SiC-IGBT having a withstand voltage of about 1200 [V] is used for the switching elements 4 and 5 of the upper and lower arms 6. ing.

この従来技術において、交流出力端子Ｕは、スイッチング素子４のオンにより正極Ｐと、スイッチング素子５のオンにより負極Ｎと、スイッチング素子８，１０のオンにより中点Ｍと、それぞれ同電位になる。すなわち、この回路によれば、スイッチング素子４，５，８，１０のオン状態に応じて３つの電圧レベルを出力することが可能である。
なお、上下アーム部６のスイッチング素子４，５には、直流電源１の電圧Ｅが印加されるモードがそれぞれ存在するが、中間アーム部７のスイッチング素子８，１０にはそのようなモードが存在せず、印加電圧の最大値はＥ／２であるため、スイッチング素子４，５よりも低耐圧の素子を使用することができる。 In this prior art, the AC output terminal U has the same potential as the positive electrode P when the switching element 4 is turned on, the negative electrode N when the switching element 5 is turned on, and the middle point M when the switching elements 8 and 10 are turned on. That is, according to this circuit, it is possible to output three voltage levels according to the ON state of the switching elements 4, 5, 8, and 10.
The switching elements 4 and 5 of the upper and lower arm sections 6 each have a mode in which the voltage E of the DC power source 1 is applied, but the switching elements 8 and 10 of the intermediate arm section 7 have such modes. However, since the maximum value of the applied voltage is E / 2, an element having a lower withstand voltage than the switching elements 4 and 5 can be used.

次に、図６は、特許文献２に記載された３レベル電力変換回路の構成図であり、図５と同様にＴ型３レベルインバータによって構成されている。
図６において、６１，６２は直流電源、６３，６４はコンデンサ、６５〜６８はＩＧＢＴ等の半導体スイッチング素子、７０はスイッチング素子６８の両端と正極Ｐとの間に接続された電圧クランプ型のスナバ回路、７１は抵抗、７２はコンデンサ、７３はダイオード、８０は配線インダクタンスである。ここで、スナバ回路７０はＲＣＤスナバ回路と呼ばれている。 Next, FIG. 6 is a configuration diagram of the three-level power conversion circuit described in Patent Document 2, and is configured by a T-type three-level inverter as in FIG.
In FIG. 6, 61 and 62 are DC power sources, 63 and 64 are capacitors, 65 to 68 are semiconductor switching elements such as IGBTs, and 70 is a voltage clamp type snubber connected between both ends of the switching element 68 and the positive electrode P. A circuit, 71 is a resistor, 72 is a capacitor, 73 is a diode, and 80 is a wiring inductance. Here, the snubber circuit 70 is called an RCD snubber circuit.

この従来技術において、スイッチング素子６５，６８が交互にオンする場合、スイッチング素子６８のオフによって遮断された中間アーム部の電流はスナバ回路７０のダイオード７３、コンデンサ７２、スイッチング素子６７の還流ダイオードを介して中点Ｍに流れ続ける。これにより、配線インダクタンス８０の電流変化率（いわゆるｄｉ／ｄｔ）はスナバ回路７０がない場合に比べて小さくなるため、過電圧によるスイッチング素子６７の破壊を防止することができる。   In this prior art, when the switching elements 65 and 68 are alternately turned on, the current of the intermediate arm portion cut off by the switching element 68 being turned off passes through the diode 73 of the snubber circuit 70, the capacitor 72, and the freewheeling diode of the switching element 67. And continue to flow to the middle point M. As a result, the current change rate (so-called di / dt) of the wiring inductance 80 becomes smaller than when the snubber circuit 70 is not provided, so that the switching element 67 can be prevented from being destroyed due to overvoltage.

国際公開第２０１５／０４９７４３号（図１，図３（ｂ））International Publication No. 2015/049743 (Fig. 1, Fig. 3 (b)) 特開２０１３−５９２４８号公報（段落［０００９］〜［００１１］、図１２等）JP 2013-59248 A (paragraphs [0009] to [0011], FIG. 12 and the like)

図５に示した従来技術において、上下アーム部６のスイッチング素子４，５は高速でスイッチングするので、例えばスイッチング素子４をオフした際の電流変化率と回路の配線インダクタンスとによって発生するサージ電圧は、図７（ａ）に示すように大きい値となる。しかし、スイッチング素子４の耐圧を、前述したごとく電源電圧Ｅより大きめの値に選定しておけば、スイッチング素子４の破壊等の問題を生じることはない。
また、中間アーム部７のスイッチング素子８については、スイッチング速度が比較的遅いため、図７（ｂ）に示すようにサージ電圧が耐圧を超える恐れは少ない。 In the prior art shown in FIG. 5, since the switching elements 4 and 5 of the upper and lower arms 6 are switched at high speed, for example, the surge voltage generated by the current change rate when the switching element 4 is turned off and the wiring inductance of the circuit is As shown in FIG. 7A, the value is large. However, if the breakdown voltage of the switching element 4 is selected to be larger than the power supply voltage E as described above, problems such as destruction of the switching element 4 will not occur.
Further, since the switching speed of the switching element 8 of the intermediate arm portion 7 is relatively slow, there is little possibility that the surge voltage exceeds the withstand voltage as shown in FIG.

一方、中間アーム部７のダイオード９には、スイッチング素子４のオンによって電圧（Ｅ／２）が逆方向に印加され、回路の配線インダクタンスとダイオード９の寄生キャパシタンスとの共振作用により、図７（ｃ）に示すように耐圧の２倍近いサージ電圧が印加される。
従って、ダイオード９が過電圧破壊される恐れがあり、この現象はスイッチング素子５のオン時におけるダイオード１１でも同様に起こり得る。 On the other hand, a voltage (E / 2) is applied to the diode 9 of the intermediate arm portion 7 in the reverse direction when the switching element 4 is turned on, and the resonance effect between the wiring inductance of the circuit and the parasitic capacitance of the diode 9 causes FIG. As shown in c), a surge voltage close to twice the withstand voltage is applied.
Therefore, the diode 9 may be destroyed by overvoltage, and this phenomenon can occur in the diode 11 when the switching element 5 is on.

これらのダイオード９，１１の過電圧破壊を防ぐには、通常、高耐圧の素子を使用することが考えられる。しかしながら、ダイオード９，１１の本来の印加電圧が６００［Ｖ］程度であるにも関わらず、例えば耐圧が１２００［Ｖ］の素子を使用することはコストの増加を招くと共に、高耐圧のダイオードは順電圧降下が大きいため、損失も増加するという問題がある。   In order to prevent the overvoltage breakdown of these diodes 9 and 11, it is usually considered to use a high withstand voltage element. However, even though the original applied voltage of the diodes 9 and 11 is about 600 [V], for example, the use of an element having a withstand voltage of 1200 [V] causes an increase in cost and a high withstand voltage diode is Since the forward voltage drop is large, there is a problem that the loss also increases.

また、図６に示した従来技術では、上下アーム部のスイッチング素子６６がオンする場合に、スイッチング素子６７，６８同士の接続点Ｓの電位が負極Ｎの電位となるので、スナバ回路７０のコンデンサ７２が抵抗７１を介して充電され、その両端電圧は直流電源６１，６２の電圧の和であるＥとなる。その後、スイッチング素子６６がオフすると、接続点Ｓの電位は中点Ｍの電位に戻り、コンデンサ７２が抵抗７１を介して放電し、コンデンサ７２の両端電圧は直流電源６１の電圧（Ｅ／２）まで低下する。   Further, in the prior art shown in FIG. 6, when the switching element 66 of the upper and lower arms is turned on, the potential at the connection point S between the switching elements 67 and 68 becomes the potential of the negative electrode N, so that the capacitor of the snubber circuit 70 72 is charged via the resistor 71, and the voltage across it becomes E, which is the sum of the voltages of the DC power supplies 61 and 62. Thereafter, when the switching element 66 is turned off, the potential at the connection point S returns to the potential at the middle point M, the capacitor 72 is discharged through the resistor 71, and the voltage across the capacitor 72 is the voltage of the DC power supply 61 (E / 2). To fall.

このように、図６の従来技術では、スイッチング素子６６の動作に伴ってスナバ回路７０のコンデンサ７２が充放電動作を繰り返し、コンデンサ７２の電圧は（Ｅ／２）の範囲で変化するため、大きな損失が発生する。
図６における接続点Ｓのように大きな電位変動を起こす部分には、抵抗及びコンデンサからなるスナバ回路（ＲＣスナバ回路）を用いることが有効であるが、一般に、ＲＣスナバ回路のサージ電圧抑制機能は図６のＲＣＤスナバ回路７０より劣るものである。また、ＲＣスナバ回路は充放電損失が大きく、このＲＣスナバ回路を使用する場合には中間アーム部のスイッチング素子６８等に高耐圧のものが必要になり、低耐圧のスイッチング素子を使用可能であるという前述した特徴が損なわれてしまう。また、ＲＣスナバ回路は充放電損失が大きく、損失や発熱が増大するという欠点もある。 Thus, in the prior art of FIG. 6, the capacitor 72 of the snubber circuit 70 repeats charging / discharging operation with the operation of the switching element 66, and the voltage of the capacitor 72 changes in the range of (E / 2). Loss occurs.
Although it is effective to use a snubber circuit (RC snubber circuit) composed of a resistor and a capacitor at a portion where a large potential fluctuation occurs as in the connection point S in FIG. 6, in general, the surge voltage suppression function of the RC snubber circuit is It is inferior to the RCD snubber circuit 70 of FIG. In addition, the RC snubber circuit has a large charge / discharge loss. When this RC snubber circuit is used, a switching element with a high breakdown voltage is required for the switching element 68 of the intermediate arm portion, and a switching element with a low breakdown voltage can be used. The above-mentioned feature is impaired. In addition, the RC snubber circuit has a disadvantage that the charge / discharge loss is large, and loss and heat generation increase.

そこで、本発明の解決課題は、中間アーム部のダイオードの過電圧破壊を防止すると共に、ＲＣＤスナバ回路における損失を低減させた３レベル電力変換回路を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a three-level power conversion circuit that prevents overvoltage breakdown of a diode in an intermediate arm portion and reduces loss in an RCD snubber circuit.

上記課題を解決するため、請求項１に係る発明は、直流電圧が印加され、かつ、互いに直列に接続された第１，第２のコンデンサと、前記第１，第２のコンデンサの直列回路に並列に接続された第１，第２のスイッチング素子の直列回路と、前記第１，第２のコンデンサ同士の接続点である中点と前記第１，第２のスイッチング素子同士の接続点である交流出力端子との間に接続された双方向スイッチとしての中間アーム部と、を有し、
前記中間アーム部が、前記中点と前記交流出力端子との間に接続された第１のダイオードと第３のスイッチング素子との直列回路と、前記中点と前記交流出力端子との間に接続された第２のダイオードと第４のスイッチング素子との直列回路と、を備え、
前記第１のダイオードの両端と前記第１，第２のコンデンサ同士の直列回路の正極との間に第１のスナバ回路が接続されると共に、前記第２のダイオードの両端と前記第１，第２のコンデンサ同士の直列回路の負極との間に第２のスナバ回路が接続され、
前記第１〜第４のスイッチング素子の動作により、前記交流出力端子から３つのレベルの電圧を出力させる３レベル電力変換回路において、
互いに順方向に直列接続された前記第１のダイオードと前記第２のダイオードとの接続点を、前記中点に接続したものである。 In order to solve the above-mentioned problem, the invention according to claim 1 is directed to a series circuit of first and second capacitors to which a DC voltage is applied and which are connected in series with each other, and the first and second capacitors. A series circuit of first and second switching elements connected in parallel, a midpoint which is a connection point between the first and second capacitors, and a connection point between the first and second switching elements. An intermediate arm as a bidirectional switch connected between the AC output terminal,
The intermediate arm portion is connected between a series circuit of a first diode and a third switching element connected between the midpoint and the AC output terminal, and between the midpoint and the AC output terminal. A series circuit of the second diode and the fourth switching element,
A first snubber circuit is connected between both ends of the first diode and a positive electrode of a series circuit of the first and second capacitors, and both ends of the second diode and the first and first A second snubber circuit is connected between the negative electrode of the series circuit of the two capacitors,
In the three-level power conversion circuit that outputs three levels of voltage from the AC output terminal by the operation of the first to fourth switching elements,
A connection point between the first diode and the second diode connected in series in the forward direction is connected to the midpoint.

請求項２に係る発明は、請求項１に記載した３レベル電力変換回路において、
前記第１のスナバ回路が、
前記第１のダイオードに並列に接続され、かつ、前記第１のダイオードに対して順方向に接続された第３のダイオードと第３のコンデンサとの直列回路と、前記第３のダイオードと前記第３のコンデンサとの直列接続点と前記正極との間に接続された第１の抵抗と、によって構成され、
前記第２のスナバ回路が、
前記第２のダイオードに並列に接続され、かつ、前記第２のダイオードに対して順方向に接続された第４のダイオードと第４のコンデンサとの直列回路と、前記第４のダイオードと前記第４のコンデンサとの直列接続点と前記負極との間に接続された第２の抵抗と、によって構成されているものである。 The invention according to claim 2 is the three-level power conversion circuit according to claim 1,
The first snubber circuit comprises:
A series circuit of a third diode and a third capacitor connected in parallel to the first diode and connected in a forward direction with respect to the first diode; the third diode; A first resistor connected between a series connection point of the capacitor 3 and the positive electrode,
The second snubber circuit comprises:
A series circuit of a fourth diode and a fourth capacitor connected in parallel to the second diode and connected in a forward direction with respect to the second diode; the fourth diode; 4 and a second resistor connected between the series connection point with the capacitor 4 and the negative electrode.

請求項３に係る発明は、請求項２に記載した３レベル電力変換回路において、
前記中間アーム部を内蔵したモジュールが、前記第１のダイオードと前記第３のスイッチング素子との接続点に接続された第１の補助端子と、前記第２のダイオードと前記第４のスイッチング素子との接続点に接続された第２の補助端子と、を有し、
前記第１の補助端子が前記第３のダイオードに接続され、前記第２の補助端子が前記第４のダイオードに接続されるものである。 The invention according to claim 3 is the three-level power conversion circuit according to claim 2,
A module incorporating the intermediate arm portion includes a first auxiliary terminal connected to a connection point between the first diode and the third switching element, the second diode, and the fourth switching element. A second auxiliary terminal connected to the connection point of
The first auxiliary terminal is connected to the third diode, and the second auxiliary terminal is connected to the fourth diode.

請求項４に係る発明は、請求項２に記載した３レベル電力変換回路において、
前記中間アーム部を内蔵したモジュールが、前記第１のダイオードと前記第３のスイッチング素子との接続点に前記第３のダイオードを介して接続された第１の補助端子と、前記第２のダイオードと前記第４のスイッチング素子との接続点に前記第４のダイオードを介して接続された第２の補助端子と、を有し、
前記第１の補助端子が前記第３のコンデンサと前記第１の抵抗との接続点に接続され、前記第２の補助端子が前記第４のコンデンサと前記第２の抵抗との接続点に接続されるものである。 The invention according to claim 4 is the three-level power conversion circuit according to claim 2,
A module including the intermediate arm portion; a first auxiliary terminal connected to a connection point between the first diode and the third switching element via the third diode; and the second diode. And a second auxiliary terminal connected to a connection point between the first switching element and the fourth switching element via the fourth diode,
The first auxiliary terminal is connected to a connection point between the third capacitor and the first resistor, and the second auxiliary terminal is connected to a connection point between the fourth capacitor and the second resistor. It is what is done.

本発明によれば、上下アーム部を構成するスイッチング素子のオン時に、中間アーム部のダイオードの寄生キャパシタンスと配線インダクタンとの共振現象によって発生するサージ電圧の放電先を直流回路の正極または負極にすることで、中間アーム部のダイオードの両端電圧を、固定電位点である中点と正極または負極との間の電圧によってクランプする。これにより、中間アーム部のダイオードの過電圧破壊を防止することができると共に、スナバ回路における損失を低減させることが可能である。   According to the present invention, when the switching elements constituting the upper and lower arm portions are turned on, the discharge destination of the surge voltage generated by the resonance phenomenon between the parasitic capacitance of the diode of the intermediate arm portion and the wiring inductance is set to the positive or negative electrode of the DC circuit. Thus, the both-ends voltage of the diode of the intermediate arm portion is clamped by the voltage between the middle point which is the fixed potential point and the positive electrode or the negative electrode. As a result, it is possible to prevent overvoltage breakdown of the diode of the intermediate arm portion and to reduce loss in the snubber circuit.

本発明の実施形態を示す構成図である。It is a block diagram which shows embodiment of this invention. 本発明の実施形態の動作説明図である。It is operation | movement explanatory drawing of embodiment of this invention. 図１，図２におけるダイオード９の両端電圧を示す波形図である。It is a wave form diagram which shows the both-ends voltage of the diode 9 in FIG. 1, FIG. 本発明の実施形態における中間アーム部の変形例を示す構成図である。It is a block diagram which shows the modification of the intermediate | middle arm part in embodiment of this invention. 特許文献１に記載された３レベル電力変換回路の構成図である。1 is a configuration diagram of a three-level power conversion circuit described in Patent Document 1. FIG. 特許文献２に記載された３レベル電力変換回路の構成図である。3 is a configuration diagram of a three-level power conversion circuit described in Patent Document 2. FIG. 図５の回路の問題点を説明するための波形図である。FIG. 6 is a waveform diagram for explaining a problem of the circuit of FIG. 5.

以下、図に沿って本発明の実施形態を説明する。
図１は、本発明の実施形態を示す構成図であり、図５と同一の機能を有する部分については同一の参照符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing an embodiment of the present invention, and parts having the same functions as those in FIG. 5 are given the same reference numerals.

図１において、中間アーム部７Ａは、前記同様にスイッチング素子８とダイオード９との直列回路、及び、スイッチング素子１０とダイオード１１との直列回路を並列に接続して構成されており、双方向スイッチとして機能する。ただし、この実施形態では、ダイオード９のアノードとダイオード１１のカソードとが安定電位点である中点Ｍに接続され、スイッチング素子８のエミッタとスイッチング素子１０のコレクタとが交流出力端子Ｕに接続されている。   In FIG. 1, the intermediate arm portion 7A is configured by connecting a series circuit of a switching element 8 and a diode 9 and a series circuit of a switching element 10 and a diode 11 in parallel as described above. Function as. However, in this embodiment, the anode of the diode 9 and the cathode of the diode 11 are connected to the middle point M, which is a stable potential point, and the emitter of the switching element 8 and the collector of the switching element 10 are connected to the AC output terminal U. ing.

直流電源１の電圧Ｅが、例えば１０００［Ｖ］である場合、スイッチング素子８，１０には、耐圧が６００［Ｖ］程度のＳｉ−ＩＧＢＴを使用することができ、ダイオード９，１１には、耐圧が６００［Ｖ］程度のＳｉＣ−ＳＢＤ、または、これと同等に逆回復損失が少なく高速動作可能なダイオードを使用することができる。これに対し、上下アーム部６のスイッチング素子４，５には、耐圧が１２００［Ｖ］程度のＳｉＣ−ＭＯＳＦＥＴやＳｉＣ−ＩＧＢＴが用いられる。   When the voltage E of the DC power supply 1 is, for example, 1000 [V], Si-IGBT having a withstand voltage of about 600 [V] can be used for the switching elements 8 and 10, and the diodes 9 and 11 have A SiC-SBD having a breakdown voltage of about 600 [V] or a diode capable of operating at high speed with little reverse recovery loss can be used. On the other hand, SiC-MOSFET or SiC-IGBT having a breakdown voltage of about 1200 [V] is used for the switching elements 4 and 5 of the upper and lower arm portions 6.

ダイオード９の両端と直流電源１の正極（コンデンサ２，３の直列回路の正極）Ｐとの間には、抵抗２１、コンデンサ２２及びダイオード２３からなる電圧クランプ型のＲＣＤスナバ回路２０が接続され、ダイオード１１の両端と直流電源１の負極（コンデンサ２，３の直列回路の負極）Ｎとの間にも、抵抗３１、コンデンサ３２及びダイオード３３からなる電圧クランプ型のＲＣＤスナバ回路３０が接続されている。   A voltage clamp type RCD snubber circuit 20 comprising a resistor 21, a capacitor 22 and a diode 23 is connected between both ends of the diode 9 and the positive electrode P of the DC power source 1 (positive electrode of the series circuit of the capacitors 2 and 3). A voltage clamp type RCD snubber circuit 30 including a resistor 31, a capacitor 32, and a diode 33 is also connected between both ends of the diode 11 and the negative electrode N of the DC power supply 1 (the negative electrode of the series circuit of the capacitors 2 and 3). Yes.

図１に示した構成において、コンデンサ２，３は請求項における第１，第２のコンデンサにそれぞれ相当し、スイッチング素子４，５，８，１０は同じく第１，第２，第３，第４のスイッチング素子にそれぞれ相当し、ダイオード９，１１は同じく第１，第２のダイオードにそれぞれ相当する。
また、ＲＣＤスナバ回路２０，３０は請求項における第１，第２のスナバ回路にそれぞれ相当する。更に、コンデンサ２２，３２は第３，第４のコンデンサにそれぞれ相当し、ダイオード２３，３３は第３，第４のダイオードにそれぞれ相当し、抵抗２１，３１は第１，第２の抵抗にそれぞれ相当する。 In the configuration shown in FIG. 1, the capacitors 2 and 3 correspond to the first and second capacitors, respectively, and the switching elements 4, 5, 8, and 10 are the first, second, third, and fourth, respectively. Similarly, the diodes 9 and 11 correspond to first and second diodes, respectively.
The RCD snubber circuits 20 and 30 correspond to the first and second snubber circuits in the claims, respectively. The capacitors 22 and 32 correspond to the third and fourth capacitors, the diodes 23 and 33 correspond to the third and fourth diodes, respectively, and the resistors 21 and 31 correspond to the first and second resistors, respectively. Equivalent to.

次に、この実施形態の動作を、図２，図３を参照しつつ説明する。
まず、図２は、上アームのスイッチング素子４がオンした時の動作説明図であり、５１は中間アーム部６のスイッチング素子８，１０の寄生キャパシタンス、５２はダイオード９，１１の寄生キャパシタンス、４０は回路の配線インダクタンスである。 Next, the operation of this embodiment will be described with reference to FIGS.
First, FIG. 2 is an operation explanatory diagram when the switching element 4 of the upper arm is turned on, 51 is a parasitic capacitance of the switching elements 8 and 10 of the intermediate arm unit 6, 52 is a parasitic capacitance of the diodes 9 and 11, 40. Is the wiring inductance of the circuit.

いま、スイッチング素子４がオンするとダイオード９に逆電圧が印加され、ダイオード９の寄生キャパシタンス５２に経路ａの電流が流れて寄生キャパシタンス５２が充電される。
この時、スイッチング素子８の寄生キャパシタンス５１はダイオード９の寄生キャパシタンス５２に比べて大きいため、スイッチング素子８とダイオード９との直列回路に印加された電圧（Ｅ／２）の大部分はダイオード９に加わり、その寄生キャパシタンス５２と配線インダクタンス４０とによって共振現象が発生する。これにより、仮にスナバ回路２０がない場合、図３に破線で示すように、ダイオード９の両端電圧は印加電圧（Ｅ／２）の２倍、つまりＥ近くまで上昇しようとする。 Now, when the switching element 4 is turned on, a reverse voltage is applied to the diode 9, and the current of the path a flows through the parasitic capacitance 52 of the diode 9 to charge the parasitic capacitance 52.
At this time, since the parasitic capacitance 51 of the switching element 8 is larger than the parasitic capacitance 52 of the diode 9, most of the voltage (E / 2) applied to the series circuit of the switching element 8 and the diode 9 is applied to the diode 9. In addition, a resonance phenomenon occurs due to the parasitic capacitance 52 and the wiring inductance 40. Thus, if there is no snubber circuit 20, the voltage across the diode 9 tends to rise to twice the applied voltage (E / 2), that is, close to E, as shown by the broken line in FIG.

一方、スナバ回路２０のコンデンサ２２は、平常時に（Ｅ／２）まで充電されている。このため、ダイオード９の両端電圧が（Ｅ／２）を超えると、電流は経路ｂによってダイオード９側からコンデンサ２２側に転流する。これにより、図３に実線で示すごとく、ダイオード９の両端電圧は（Ｅ／２）を僅かに超えた値に抑制され、その後に経路ｃによる放電によって電圧（Ｅ／２）に戻る。
なお、下アームのスイッチング素子５がオンした場合には、ダイオード１１側のスナバ回路３０の作用により、ダイオード１１の電圧は図３と同様に変化することとなる。 On the other hand, the capacitor 22 of the snubber circuit 20 is charged up to (E / 2) in normal times. For this reason, when the voltage across the diode 9 exceeds (E / 2), the current is commutated from the diode 9 side to the capacitor 22 side through the path b. As a result, as shown by a solid line in FIG. 3, the voltage across the diode 9 is suppressed to a value slightly exceeding (E / 2), and then returns to the voltage (E / 2) by the discharge through the path c.
When the switching element 5 of the lower arm is turned on, the voltage of the diode 11 changes as in FIG. 3 due to the action of the snubber circuit 30 on the diode 11 side.

上記のように、本実施形態では、上下アーム部６のスイッチング素子４，５のオン時に寄生キャパシタンス５２と配線インダクタンス４０との共振現象によって発生するサージ電圧の放電先を正極Ｐまたは負極Ｎにすることで、ダイオード９，１１の両端電圧を、正極Ｐまたは負極Ｎと中点Ｍとの間の電圧（Ｅ／２）によってクランプすることができる。
このため、ダイオード９，１１が過電圧破壊される恐れがない。
また、スナバ回路２０，３０のコンデンサ２２，３２の電圧変化幅は小さいため、コンデンサ２２，３２の充放電に伴う損失も低減される。 As described above, in the present embodiment, the discharge destination of the surge voltage generated by the resonance phenomenon between the parasitic capacitance 52 and the wiring inductance 40 when the switching elements 4 and 5 of the upper and lower arms 6 are turned on is the positive electrode P or the negative electrode N. Thus, the voltage across the diodes 9 and 11 can be clamped by the voltage (E / 2) between the positive electrode P or the negative electrode N and the midpoint M.
For this reason, there is no possibility that the diodes 9 and 11 are overvoltage destroyed.
Moreover, since the voltage change width of the capacitors 22 and 32 of the snubber circuits 20 and 30 is small, the loss accompanying charging / discharging of the capacitors 22 and 32 is also reduced.

次に、図４は、図１における中間アーム部の変形例を示している。
この変形例は、中間アーム部７Ｂを一体型のモジュールとして構成したものであり、中間アーム部７Ｂは、図１のスナバ回路２０のダイオード２３のアノードに接続される第１の補助端子Ａと、スナバ回路３０のダイオード３３のカソードに接続される第２の補助端子Ｂとを備えている。なお、図１におけるコンデンサ２２，３２の各一端（非ダイオード２３,３３側）は、中点Ｍに予め接続しておけば良い。
この場合、ダイオード２３，３３を流れる電流の実効値は小さいため、補助端子Ａ，Ｂを小型にして抵抗値が比較的大きくても補助端子Ａ，Ｂの温度上昇が大きくなる恐れはない。 Next, FIG. 4 shows a modification of the intermediate arm portion in FIG.
In this modification, the intermediate arm portion 7B is configured as an integrated module, and the intermediate arm portion 7B includes a first auxiliary terminal A connected to the anode of the diode 23 of the snubber circuit 20 in FIG. And a second auxiliary terminal B connected to the cathode of the diode 33 of the snubber circuit 30. In addition, what is necessary is just to connect each end (non-diode 23,33 side) of the capacitors 22 and 32 in FIG.
In this case, since the effective value of the current flowing through the diodes 23 and 33 is small, even if the auxiliary terminals A and B are made small and the resistance value is relatively large, there is no fear that the temperature rise of the auxiliary terminals A and B will become large.

また、図４に破線で示すように、図１におけるダイオード２３，３３を中間アーム部７Ｂ側に移しても良い。この場合、第１の補助端子Ａはスナバ回路２０の抵抗２１とコンデンサ２２との接続点に接続され、第２の補助端子Ｂはスナバ回路３０の抵抗３１とコンデンサ３２との接続点に接続されることになる。
上記のように、モジュール化された中間アーム部７Ｂにダイオード２３，３３を内蔵することにより、配線の短縮によるスナバ効果の強化が可能である。また、スイッチング素子８，１０の冷却手段をダイオード２３，３３の冷却に兼用することもできる。 Further, as indicated by broken lines in FIG. 4, the diodes 23 and 33 in FIG. 1 may be moved to the intermediate arm portion 7B side. In this case, the first auxiliary terminal A is connected to the connection point between the resistor 21 and the capacitor 22 of the snubber circuit 20, and the second auxiliary terminal B is connected to the connection point between the resistor 31 and the capacitor 32 of the snubber circuit 30. Will be.
As described above, by incorporating the diodes 23 and 33 in the modularized intermediate arm portion 7B, it is possible to enhance the snubber effect by shortening the wiring. The cooling means for the switching elements 8 and 10 can also be used for cooling the diodes 23 and 33.

本発明は、直流入力電圧が高いパワーコンディショナーシステム等、各種の電力変換システムに利用することができる。   The present invention can be used for various power conversion systems such as a power conditioner system having a high DC input voltage.

１：直流電源
２，３：コンデンサ
４，５，８，１０：半導体スイッチング素子
６：上下アーム部
７Ａ，７Ｂ：中間アーム部
９，１１：ダイオード
１２：リアクトル
１３：コンデンサ
１４，１５：出力端子
２０，３０：ＲＣＤスナバ回路
２１，３１：抵抗
２２，３２：コンデンサ
２３，３３：ダイオード
４０：配線インダクタンス
５１，５２：寄生キャパシタンス
Ｐ：正極
Ｎ：負極
Ｍ：中点（接続点）
Ｕ：交流出力端子
Ａ，Ｂ：補助端子 1: DC power supply 2, 3: capacitors 4, 5, 8, 10: semiconductor switching element 6: upper and lower arm portions 7A, 7B: intermediate arm portions 9, 11: diode 12: reactor 13: capacitors 14, 15: output terminal 20 , 30: RCD snubber circuit 21, 31: resistor 22, 32: capacitor 23, 33: diode 40: wiring inductance 51, 52: parasitic capacitance P: positive electrode N: negative electrode M: middle point (connection point)
U: AC output terminal A, B: Auxiliary terminal

Claims (4)

直流電圧が印加され、かつ、互いに直列に接続された第１，第２のコンデンサと、前記第１，第２のコンデンサの直列回路に並列に接続された第１，第２のスイッチング素子の直列回路と、前記第１，第２のコンデンサ同士の接続点である中点と前記第１，第２のスイッチング素子同士の接続点である交流出力端子との間に接続された双方向スイッチとしての中間アーム部と、を有し、
前記中間アーム部が、前記中点と前記交流出力端子との間に接続された第１のダイオードと第３のスイッチング素子との直列回路と、前記中点と前記交流出力端子との間に接続された第２のダイオードと第４のスイッチング素子との直列回路と、を備え、
前記第１のダイオードの両端と前記第１，第２のコンデンサ同士の直列回路の正極との間に第１のスナバ回路が接続されると共に、前記第２のダイオードの両端と前記第１，第２のコンデンサ同士の直列回路の負極との間に第２のスナバ回路が接続され、
前記第１〜第４のスイッチング素子の動作により、前記交流出力端子から３つのレベルの電圧を出力させる３レベル電力変換回路において、
互いに順方向に直列接続された前記第１のダイオードと前記第２のダイオードとの接続点を、前記中点に接続したことを特徴とする３レベル電力変換回路。 A series of first and second switching elements connected in parallel to a series circuit of first and second capacitors to which a DC voltage is applied and connected in series to each other and the first and second capacitors. As a bidirectional switch connected between a circuit and a midpoint that is a connection point between the first and second capacitors and an AC output terminal that is a connection point between the first and second switching elements. An intermediate arm portion,
The intermediate arm portion is connected between a series circuit of a first diode and a third switching element connected between the midpoint and the AC output terminal, and between the midpoint and the AC output terminal. A series circuit of the second diode and the fourth switching element,
A first snubber circuit is connected between both ends of the first diode and a positive electrode of a series circuit of the first and second capacitors, and both ends of the second diode and the first and first A second snubber circuit is connected between the negative electrode of the series circuit of the two capacitors,
In the three-level power conversion circuit that outputs three levels of voltage from the AC output terminal by the operation of the first to fourth switching elements,
A three-level power conversion circuit characterized in that a connection point between the first diode and the second diode connected in series in the forward direction is connected to the midpoint. 請求項１に記載した３レベル電力変換回路において、
前記第１のスナバ回路が、
前記第１のダイオードに並列に接続され、かつ、前記第１のダイオードに対して順方向に接続された第３のダイオードと第３のコンデンサとの直列回路と、前記第３のダイオードと前記第３のコンデンサとの直列接続点と前記正極との間に接続された第１の抵抗と、によって構成され、
前記第２のスナバ回路が、
前記第２のダイオードに並列に接続され、かつ、前記第２のダイオードに対して順方向に接続された第４のダイオードと第４のコンデンサとの直列回路と、前記第４のダイオードと前記第４のコンデンサとの直列接続点と前記負極との間に接続された第２の抵抗と、によって構成されていることを特徴とする３レベル電力変換回路。 The three-level power conversion circuit according to claim 1,
The first snubber circuit comprises:
A series circuit of a third diode and a third capacitor connected in parallel to the first diode and connected in a forward direction with respect to the first diode; the third diode; A first resistor connected between a series connection point of the capacitor 3 and the positive electrode,
The second snubber circuit comprises:
A series circuit of a fourth diode and a fourth capacitor connected in parallel to the second diode and connected in a forward direction with respect to the second diode; the fourth diode; 4. A three-level power conversion circuit comprising: a series connection point with four capacitors; and a second resistor connected between the negative electrode. 請求項２に記載した３レベル電力変換回路において、
前記中間アーム部を内蔵したモジュールが、前記第１のダイオードと前記第３のスイッチング素子との接続点に接続された第１の補助端子と、前記第２のダイオードと前記第４のスイッチング素子との接続点に接続された第２の補助端子と、を有し、
前記第１の補助端子が前記第３のダイオードに接続され、前記第２の補助端子が前記第４のダイオードに接続されることを特徴とする３レベル電力変換回路。 The three-level power conversion circuit according to claim 2,
A module incorporating the intermediate arm portion includes a first auxiliary terminal connected to a connection point between the first diode and the third switching element, the second diode, and the fourth switching element. A second auxiliary terminal connected to the connection point of
The three-level power converter circuit, wherein the first auxiliary terminal is connected to the third diode, and the second auxiliary terminal is connected to the fourth diode. 請求項２に記載した３レベル電力変換回路において、
前記中間アーム部を内蔵したモジュールが、前記第１のダイオードと前記第３のスイッチング素子との接続点に前記第３のダイオードを介して接続された第１の補助端子と、前記第２のダイオードと前記第４のスイッチング素子との接続点に前記第４のダイオードを介して接続された第２の補助端子と、を有し、
前記第１の補助端子が前記第３のコンデンサと前記第１の抵抗との接続点に接続され、前記第２の補助端子が前記第４のコンデンサと前記第２の抵抗との接続点に接続されることを特徴とする３レベル電力変換回路。 The three-level power conversion circuit according to claim 2,
A module including the intermediate arm portion; a first auxiliary terminal connected to a connection point between the first diode and the third switching element via the third diode; and the second diode. And a second auxiliary terminal connected to a connection point between the first switching element and the fourth switching element via the fourth diode,
The first auxiliary terminal is connected to a connection point between the third capacitor and the first resistor, and the second auxiliary terminal is connected to a connection point between the fourth capacitor and the second resistor. A three-level power conversion circuit.
JP2016076418A 2016-04-06 2016-04-06 3-level power conversion circuit Active JP6714834B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016076418A JP6714834B2 (en) 2016-04-06 2016-04-06 3-level power conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016076418A JP6714834B2 (en) 2016-04-06 2016-04-06 3-level power conversion circuit

Publications (2)

Publication Number Publication Date
JP2017189026A true JP2017189026A (en) 2017-10-12
JP6714834B2 JP6714834B2 (en) 2020-07-01

Family

ID=60045070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016076418A Active JP6714834B2 (en) 2016-04-06 2016-04-06 3-level power conversion circuit

Country Status (1)

Country Link
JP (1) JP6714834B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110350812A (en) * 2018-04-08 2019-10-18 佛山科学技术学院 A kind of inverter module for UPS
JP2020025378A (en) * 2018-08-06 2020-02-13 富士電機株式会社 Power conversion device
WO2020116338A1 (en) * 2018-12-06 2020-06-11 ローム株式会社 Electric power conversion device and control device therefor
JP7305114B2 (en) 2018-12-06 2023-07-10 ローム株式会社 Power conversion device and its control device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0583947A (en) * 1991-09-20 1993-04-02 Hitachi Ltd Inverter apparatus
JPH07312872A (en) * 1994-05-17 1995-11-28 Fuji Electric Co Ltd Power converting apparatus and control method therefor
WO1998043345A1 (en) * 1997-03-25 1998-10-01 Mitsubishi Denki Kabushiki Kaisha Power converter
US5910892A (en) * 1997-10-23 1999-06-08 General Electric Company High power motor drive converter system and modulation control
JP2004096833A (en) * 2002-08-29 2004-03-25 Toshiba Corp Power convertor
JP2013520150A (en) * 2010-02-18 2013-05-30 ホッホシューレ コンスタンツ 3-level pulse width modulation inverter with snubber circuit
WO2015049743A1 (en) * 2013-10-02 2015-04-09 富士電機株式会社 Three-level inverter

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0583947A (en) * 1991-09-20 1993-04-02 Hitachi Ltd Inverter apparatus
JPH07312872A (en) * 1994-05-17 1995-11-28 Fuji Electric Co Ltd Power converting apparatus and control method therefor
WO1998043345A1 (en) * 1997-03-25 1998-10-01 Mitsubishi Denki Kabushiki Kaisha Power converter
US5910892A (en) * 1997-10-23 1999-06-08 General Electric Company High power motor drive converter system and modulation control
JP2004096833A (en) * 2002-08-29 2004-03-25 Toshiba Corp Power convertor
JP2013520150A (en) * 2010-02-18 2013-05-30 ホッホシューレ コンスタンツ 3-level pulse width modulation inverter with snubber circuit
WO2015049743A1 (en) * 2013-10-02 2015-04-09 富士電機株式会社 Three-level inverter

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110350812A (en) * 2018-04-08 2019-10-18 佛山科学技术学院 A kind of inverter module for UPS
JP2020025378A (en) * 2018-08-06 2020-02-13 富士電機株式会社 Power conversion device
JP7099153B2 (en) 2018-08-06 2022-07-12 富士電機株式会社 Power converter
WO2020116338A1 (en) * 2018-12-06 2020-06-11 ローム株式会社 Electric power conversion device and control device therefor
JP7305114B2 (en) 2018-12-06 2023-07-10 ローム株式会社 Power conversion device and its control device
US11764668B2 (en) 2018-12-06 2023-09-19 Rohm Co., Ltd. Control device for controlling an electric power conversion device incorporating a bidirectional inverter

Also Published As

Publication number Publication date
JP6714834B2 (en) 2020-07-01

Similar Documents

Publication Publication Date Title
US11139808B2 (en) Semiconductor device and power conversion system
US8279639B2 (en) Direct AC power converting apparatus
US20050041348A1 (en) Semiconductor switching device
US6169672B1 (en) Power converter with clamping circuit
JP6714834B2 (en) 3-level power conversion circuit
JP5228886B2 (en) Snubber circuit
JP5929277B2 (en) 3-level power converter
WO2017022693A1 (en) Three-level chopper device
JP6904091B2 (en) Gate drive circuit and inverter device
JP2018011467A (en) Gate drive circuit for semiconductor switching element
JP2957407B2 (en) Three-level inverter device
JP2020014045A (en) Bidirectional switch circuit
JPH07312878A (en) Snubber circuit for three-level inverter
JP5741199B2 (en) Rectifier snubber circuit
JP5233492B2 (en) AC / DC converter
WO2017064848A1 (en) Electric power conversion device and power conditioner using same
JP6028620B2 (en) 3-level inverter snubber circuit
JP6447944B2 (en) Power converter and power conditioner using the same
JP4859528B2 (en) Snubber circuit
JP7147998B2 (en) Semiconductor vibration suppression circuit
JP2006230042A (en) Bidirectional switching circuit
JP2001169563A (en) Three-level inverter
WO1998001940A1 (en) Power converter
JP4380280B2 (en) 3-level inverter
JP7384849B2 (en) power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200520

R150 Certificate of patent or registration of utility model

Ref document number: 6714834

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250