JP2020014045A - Bidirectional switch circuit - Google Patents

Bidirectional switch circuit Download PDF

Info

Publication number
JP2020014045A
JP2020014045A JP2018133012A JP2018133012A JP2020014045A JP 2020014045 A JP2020014045 A JP 2020014045A JP 2018133012 A JP2018133012 A JP 2018133012A JP 2018133012 A JP2018133012 A JP 2018133012A JP 2020014045 A JP2020014045 A JP 2020014045A
Authority
JP
Japan
Prior art keywords
switch circuit
bidirectional switch
self
thyristor
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018133012A
Other languages
Japanese (ja)
Other versions
JP7180157B2 (en
Inventor
山田 隆二
Ryuji Yamada
隆二 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018133012A priority Critical patent/JP7180157B2/en
Publication of JP2020014045A publication Critical patent/JP2020014045A/en
Application granted granted Critical
Publication of JP7180157B2 publication Critical patent/JP7180157B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

To provide a bidirectional switch circuit which prevents overvoltage breakdown of the MOSFET, and the like, at the translocation source, by preventing the current of a self-extinguishing type semiconductor element, such as an IGBT, at the communication destination of the current flowing through a thyristor from saturating.SOLUTION: In a bidirectional switch circuit for insertion into a cable way through which a bidirectional current flows, a first single direction switch part Sformed by connecting a thyristor Thand a MOSFET Qin series in forward direction, and a second single direction switch part Sformed by connecting a thyristor Thand a MOSFET Qin series in forward direction are connected in reverse parallel, the reverse parallel circuit is connected in series with cable ways 100, 100', both ends of the reverse parallel circuit are connected, respectively, with the AC input terminals of a diode bridge DB, and an IGBT Qconstituting a third single direction switch part Sis connected between the DC output terminals of the diode bridge DB in the forward direction.SELECTED DRAWING: Figure 1

Description

本発明は、双方向の電流を通流、遮断可能な双方向スイッチ回路に関し、詳しくは、IGBT(絶縁ゲートバイポーラトランジスタ)やMOSFET(金属酸化物半導体電界効果トランジスタ)等の自己消弧型半導体素子とサイリスタとからなる双方向スイッチ回路に関するものである。   The present invention relates to a bidirectional switch circuit capable of passing and blocking a bidirectional current, and more particularly, to a self-extinguishing type semiconductor device such as an IGBT (insulated gate bipolar transistor) or a MOSFET (metal oxide semiconductor field effect transistor). And a thyristor.

従来より、半導体スイッチング素子の導通損失やスイッチング損失の低減を目的としたスイッチ回路や電力変換装置が、種々提供されている。
例えば、図6は、特許文献1に記載された交流電力調整装置であり、ACは交流電源、Q1a,Q1b,Q1c,Q1dはIGBT、Q2a,Q2b,Q2c,Q2dは各IGBTに並列接続されたMOSFET、Lはリアクトル、Cはコンデンサ、Rは負荷である。ここで、IGBT Q1a,Q1b及びMOSFET Q2a,Q2bにより双方向スイッチSWが構成され、IGBT Q1c,Q1d及びMOSFET Q2c,Q2dにより双方向スイッチSWが構成されている。
2. Description of the Related Art Conventionally, various switch circuits and power converters have been provided for the purpose of reducing conduction loss and switching loss of semiconductor switching elements.
For example, FIG. 6 shows an AC power adjusting device described in Patent Literature 1, in which AC is an AC power supply, Q 1a , Q 1b , Q 1c , and Q 1d are IGBTs, and Q 2a , Q 2b , Q 2c , and Q 2d. Is a MOSFET connected in parallel to each IGBT, L is a reactor, C is a capacitor, and R is a load. Here, IGBT Q 1a, Q 1b and MOSFET Q 2a, bidirectional switch SW 1 is constituted by Q 2b, the bidirectional switch SW 2 is composed of IGBT Q 1c, Q 1d and MOSFET Q 2c, Q 2d .

この従来技術では、図示されていない制御回路によって双方向スイッチSW,SWをオン・オフさせ、交流電源ACとは異なる振幅の交流電圧を生成して負荷Rに供給する。その際、双方向スイッチSW,SWの両端電圧が所定値以下である場合や軽負荷時にはMOSFETをオン・オフ制御し、双方向スイッチSW,SWの両端電圧が所定値を超える場合や重負荷時にはIGBTをオン・オフ制御することにより、各素子の導通損失やスイッチング損失を低減させている。 In this conventional technique, the bidirectional switches SW 1 and SW 2 are turned on / off by a control circuit (not shown), and an AC voltage having an amplitude different from that of the AC power supply AC is generated and supplied to the load R. At this time, when the voltage between both ends of the bidirectional switches SW 1 and SW 2 is equal to or lower than a predetermined value or when the load is light, the MOSFET is turned on and off, and when the voltage between both ends of the bidirectional switches SW 1 and SW 2 exceeds the predetermined value. Under heavy load, the IGBT is turned on and off to reduce conduction loss and switching loss of each element.

次に、図7は特許文献2に記載された整流回路である。
図7において、SW11はMOSFET Q2a,Q2bからなる双方向スイッチ、SW12はMOSFET Q2c,Q2dからなる双方向スイッチ、D〜Dはダイオード、L,Lはリアクトルであり、他の部分については図6と同一の符号を付してある。
この従来技術では、 ダイオードD,D,D,Dにサージ電流の耐量が大きい低速の素子、ダイオードD,Dにサージ電流の耐量が小さい高速の素子を用い、通常動作時には、MOSFET Q2b,Q2dを常時オンさせつつMOSFET Q2a,Q2cを高速スイッチングする。
Next, FIG. 7 shows a rectifier circuit described in Patent Document 2.
In FIG. 7, SW 11 is MOSFET Q 2a, a bidirectional switch composed of Q 2b, SW 12 is bi-directional switch comprising a MOSFET Q 2c, Q 2d, D 1 ~D 6 a diode, L 1, L 2 in the reactor The other parts are denoted by the same reference numerals as in FIG.
In this conventional technique, diodes D 1 , D 2 , D 3 , and D 4 use low-speed elements having a large surge current resistance, and diodes D 5 and D 6 use a high-speed element having a small surge current resistance. , While the MOSFETs Q 2b and Q 2d are always turned on, the MOSFETs Q 2a and Q 2c are switched at high speed.

また、電源投入時や停電後の復電時において、コンデンサCの電圧より交流電源ACの電圧が高くなると、MOSFET Q2b,Q2dをオフし、コンデンサCを流れる突入電流を低速のダイオードD,DまたはD,Dによってバイパスさせる。これにより、MOSFET Q2a,Q2c及びダイオードD,Dに突入電流が流れるのを防止してこれらを保護している。更に、MOSFET Q2b,Q2dに印加される最大電圧はそれぞれダイオードD,Dの順電圧降下に等しい低電圧であるため、MOSFET Q2b,Q2dには低耐圧かつ導通損失の小さい素子を使用可能である。 When the voltage of the AC power supply AC becomes higher than the voltage of the capacitor C when the power is turned on or when the power is restored after a power failure, the MOSFETs Q 2b and Q 2d are turned off, and the inrush current flowing through the capacitor C is reduced by the low-speed diode D 1. , D 4 or D 2 , D 3 . This prevents the inrush current from flowing through the MOSFETs Q 2a and Q 2c and the diodes D 5 and D 6 to protect them. Further, MOSFET Q 2b, because the maximum voltage applied to the Q 2d are each diode D 2, a low voltage equal to the forward voltage drop of the D 4, MOSFET Q 2b, the Q 2d low withstand voltage and a small element of conduction losses Can be used.

更に、図8は、特許文献3に記載された力率改善回路(PFC回路)である。図8において、Cはフィルタコンデンサ、DBはダイオードブリッジ、Q31,Q32はMOSFET、Dはファーストリカバリーダイオード、Dは整流ダイオードであり、他の部分については図6,図7と同一の符号を付してある。 FIG. 8 shows a power factor correction circuit (PFC circuit) described in Patent Document 3. 8, C 1 is a filter capacitor, DB is a diode bridge, Q 31 and Q 32 are MOSFETs, D 7 is a fast recovery diode, D 8 is a rectifier diode, and the other parts are the same as those in FIGS. 6 and 7. Are attached.

この従来技術では、MOSFET Q31のオン・オフにより交流入力電流を交流入力電圧とほぼ同位相の正弦波に維持しつつ、負荷Rに所望の直流電圧を供給する。また、導通損失が少ない整流ダイオードDと低耐圧のMOSFET Q32との直列回路を逆回復損失が少ないファーストリカバリーダイオードDに並列接続し、逆回復発生前の順電流をMOSFET Q32により遮断している。これにより、整流ダイオードDの逆回復を回避すると共に、その低い順電圧降下を利用して損失を低減し、回路全体の高効率化を可能にしている。 In this prior art, while maintaining the sine wave almost in phase with the AC input voltage AC input current by turning on and off the MOSFET Q 31, and supplies a desired DC voltage to the load R. Also, a series circuit of a rectifier diode D 8 having a small conduction loss and a MOSFET Q 32 having a low withstand voltage is connected in parallel to a first recovery diode D 7 having a small reverse recovery loss, and the forward current before the occurrence of the reverse recovery is cut off by the MOSFET Q 32. are doing. Thus, while avoiding the reverse recovery of the rectifier diode D 8, to reduce the loss by utilizing the low forward voltage drop, enabling the efficiency of the entire circuit.

一方、本出願人は、導通損失の低減や高速動作を目的とした半導体スイッチとして、自己消弧型半導体素子とサイリスタとを組み合わせた単方向スイッチ(図9(a))及び双方向スイッチ(図9(b))を既に出願している。
図9(a)の単方向スイッチにおいて、Qは高速スイッチングが可能なIGBT、Qは順電圧降下が極めて小さく低耐圧のMOSFET、Thは順電圧降下が小さいサイリスタ、100,100’は通流、遮断するべき双方向の電流が流れる電路を示す。
なお、図9(b)の双方向スイッチは、図9(a)の単方向スイッチを2個、逆並列に接続したものに相当し、Q1a,Q1bはIGBT、Q2a,Q2bはMOSFET、Th,Thはサイリスタである。この双方向スイッチの動作は、以下に述べる単方向スイッチの動作から容易に類推可能であるため、ここでは説明を省略する。
On the other hand, the present applicant has proposed a unidirectional switch (FIG. 9A) and a bidirectional switch (FIG. 9A) in which a self-extinguishing semiconductor element and a thyristor are combined as semiconductor switches for the purpose of reducing conduction loss and operating at high speed. 9 (b)) has already been filed.
In unidirectional switch of FIG. 9 (a), Q 1 is a high-speed switching is possible IGBT, Q 2 is the forward voltage drop is very small low-voltage of MOSFET, Th is the forward voltage drop is small thyristors, 100, 100 'passing This indicates a circuit path in which a bidirectional current to be flown or interrupted flows.
Note that the bidirectional switch in FIG. 9B is equivalent to two unidirectional switches in FIG. 9A connected in antiparallel, Q 1a and Q 1b are IGBTs, and Q 2a and Q 2b are MOSFETs Th a and Th b are thyristors. Since the operation of the bidirectional switch can be easily inferred from the operation of the unidirectional switch described below, the description is omitted here.

図10は、図9(a)の単方向スイッチの動作を示すタイミングチャートであり、電路100側の電圧の極性が正であるものとする。ここでは、図10の最上段に示すように、単方向スイッチが時刻t〜tの期間だけ導通し、全電流が電路100から単方向スイッチを介して電路100’側に流れる場合の動作を説明する。 FIG. 10 is a timing chart showing the operation of the unidirectional switch of FIG. 9A, in which the polarity of the voltage on the electric circuit 100 side is positive. Here, operation when, as shown at the top of FIG. 10, a unidirectional switch conducts for a period of time t 1 ~t 5, the total current flows through the path 100 'from the path 100 via the unidirectional switch Will be described.

まず、単方向スイッチが遮断されている状態から、時刻tでIGBT Qのゲート信号がONするとIGBT Qに電流が流れ、オン遅延時間tdonを経過した時刻tにサイリスタTh及びMOSFET Qのゲート信号がONする。
これにより、IGBT Qには、時刻t〜tの期間、電流が流れ、時刻t以後は、電流がIGBT QからサイリスタThとMOSFET Qとの直列回路に転流する。また、時刻tでMOSFET Qのゲート信号がOFFすると、その後の時刻tにサイリスタThを流れる電流が保持電流以下となり、サイリスタThとMOSFET Qとの直列回路に流れていた電流はIGBT Qに転流する。IGBT Qのゲート信号は、時刻tからオフ遅延時間tdoffを経過した時刻tにOFFするので、IGBT Qには時刻t〜tの期間、電流が流れる。
First, from the state where the unidirectional switch is off, the gate signal of the IGBT Q 1 current flows through the turned ON IGBT Q 1 at time t 1, the thyristor at time t 2 has elapsed on delay time t don Th and MOSFET gate signal of Q 2 is turned ON.
Thus, the IGBT Q 1, the period of time t 1 ~t 2, current flows, the time t 2 later, the current is commutated to the series circuit from the IGBT Q 1 and thyristor Th and the MOSFET Q 2. The gate signal of the MOSFET Q 2 is turned OFF at time t 3, subsequent current through the thyristor Th becomes less holding current at time t 4, current flowing in the series circuit of the thyristor Th and the MOSFET Q 2 IGBT commuted to Q 1. The gate signal of IGBT Q 1 Since the OFF from time t 3 to time t 5 after the elapse of the off delay time t doff, the IGBT Q 1 period time t 4 ~t 5, current flows.

この先願においては、単方向スイッチの導通時には、主に、順方向電圧降下が小さいサイリスタTh及びMOSFET Qを介して電流を通流させ、その後、MOSFET QをOFFしてIGBT Q側に電流を転流させた後に遮断している。ここで、IGBT Qに電流が流れる期間、すなわち時刻t〜t,t〜tは極めて短く、全電流の大部分は時刻t〜tにわたってサイリスタThとMOSFET Qとの直列回路を流れるため、導通損失を低減することができる。
特に、MOSFET QをOFFするタイミングではIGBT QがONしており、MOSFET Qには数[V]程度の電圧しか印加されないので、MOSFET Qに低耐圧かつ安価な素子を使用することができ、MOSFET QをサイリスタThに直列接続しても導通損失の増加は無視できる程度である。
In this prior, during conduction of the unidirectional switch is mainly flowed through the current through the low forward voltage drop thyristor Th and MOSFET Q 2, then the IGBT Q 1 side to turn OFF the MOSFET Q 2 It cuts off after commutating the current. Here, the period in which current flows in IGBT Q 1, i.e. the time t 1 ~t 2, t 4 ~t 5 is very short, most of the total current over time t 2 ~t 4 of thyristor Th and the MOSFET Q 2 Since the current flows through the series circuit, conduction loss can be reduced.
In particular, at the timing of OFF the MOSFET Q 2 is IGBT Q 1 is turned ON, since the MOSFET Q 2 are not only the voltage of about several [V] is applied, using a low-voltage and low-cost device for MOSFET Q 2 It can be, an increase in the conduction loss also connected in series MOSFET Q 2 to the thyristor Th is negligible.

特開2009−81969号公報([0010]〜[0014]、図1等)JP 2009-81969 A ([0010] to [0014], FIG. 1 and the like) 特開2011−135758号公報([0030]〜[0037]、図1等)JP 2011-135758 A ([0030] to [0037], FIG. 1 and the like) 特許第6288534号公報([0028]〜[0038]、図1,図2等)Japanese Patent No. 6288534 ([0028] to [0038], FIGS. 1 and 2)

前述の特許文献1に記載された従来技術では、電流がIGBTとMOSFETとの両方に流れるため、導通損失が大きい。これに対し、図9(a),(b)に示した各スイッチでは導通損失の低減が可能である。
ここで、図9(a),(b)におけるサイリスタは、一般に定格の10倍程度の短時間過電流耐量を持っている。一方、サイリスタとの間で電流が転流するIGBTは、図11に示す飽和電流特性のように、定格電流の5倍前後でコレクタ電流が飽和してしまい、コレクタ電流を更に流そうとすると、コレクタ−エミッタ間電圧が上昇して最大で電源電圧相当にまで達することがある。このため、この電流領域で図10に示した如く、IGBT QがONしている状態でMOSFET QをOFFし、サイリスタThの電流をIGBT Q側に転流させる場合、MOSFET Qにはその耐圧を大幅に超える電圧(IGBT Qのコレクタ−エミッタ間電圧)が印加されて過電圧破壊に至る恐れがあった。
In the conventional technique described in Patent Document 1, since a current flows through both the IGBT and the MOSFET, conduction loss is large. On the other hand, in each of the switches shown in FIGS. 9A and 9B, the conduction loss can be reduced.
Here, the thyristors in FIGS. 9A and 9B generally have a short-time overcurrent withstand capability of about 10 times the rating. On the other hand, in the IGBT in which the current is commutated with the thyristor, the collector current is saturated at about five times the rated current as shown in the saturation current characteristic shown in FIG. The voltage between the collector and the emitter may rise and reach a maximum equivalent to the power supply voltage. Therefore, as shown in FIG. 10 in this current range, if the IGBT Q 1 is turned OFF MOSFET Q 2 in a state in which ON, and commutates the current of the thyristor Th the IGBT Q 1 side, the MOSFET Q 2 there can lead is applied to the overvoltage breakdown - is (emitter voltage collector of IGBT Q 1) voltage exceeding the breakdown voltage significantly.

そこで、本発明の解決課題は、過電流領域でサイリスタを流れる電流がIGBT等の自己消弧型半導体素子に転流した場合でもその電流が飽和しないようにして転流元の素子が過電圧破壊されるのを防止した双方向スイッチ回路を提供することにある。   Therefore, an object of the present invention is to solve the problem that even when a current flowing through a thyristor in an overcurrent region is commutated to a self-extinguishing type semiconductor device such as an IGBT, the current is not saturated and the commutation source device is destroyed by overvoltage. It is another object of the present invention to provide a bidirectional switch circuit which prevents the occurrence of such a problem.

上記課題を解決するため、請求項1に係る発明は、半導体スイッチング素子の動作により双方向の電流を通流、遮断する双方向スイッチ回路であって、前記双方向の電流が流れる電路に挿入される双方向スイッチ回路において、
第1のサイリスタと第1の自己消弧型半導体素子とを順方向に直列接続してなる第1の単方向スイッチ部と、第2のサイリスタと第2の自己消弧型半導体素子とを順方向に直列接続してなる第2の単方向スイッチ部と、を逆並列に接続して逆並列回路を構成し、
前記逆並列回路を前記電路に直列に接続すると共に、
前記逆並列回路の両端をダイオードブリッジの交流入力端子にそれぞれ接続し、前記ダイオードブリッジの直流出力端子間に、第3の単方向スイッチ部を構成する第3の自己消弧型半導体素子を順方向に接続したことを特徴とする。
In order to solve the above-mentioned problem, the invention according to claim 1 is a bidirectional switch circuit that allows a bidirectional current to flow and cuts off by an operation of a semiconductor switching element, and is inserted into an electric path through which the bidirectional current flows. In a bidirectional switch circuit,
A first unidirectional switch unit formed by serially connecting a first thyristor and a first self-extinguishing semiconductor device in a forward direction, and a second thyristor and a second self-extinguishing semiconductor device in order. And a second unidirectional switch unit connected in series in the direction, and connected in anti-parallel to form an anti-parallel circuit,
While connecting the anti-parallel circuit in series with the electric circuit,
Both ends of the anti-parallel circuit are respectively connected to an AC input terminal of a diode bridge, and a third self-extinguishing type semiconductor element constituting a third unidirectional switch is connected between the DC output terminals of the diode bridge in the forward direction. Characterized in that it is connected to

請求項2に係る発明は、請求項1に記載した双方向スイッチ回路において、前記第3の単方向スイッチ部を、単一の前記第3の自己消弧型半導体素子により構成したことを特徴とする。   According to a second aspect of the present invention, in the bidirectional switch circuit according to the first aspect, the third unidirectional switch section is constituted by a single third self-extinguishing type semiconductor element. I do.

請求項3に係る発明は、請求項1に記載した双方向スイッチ回路において、前記第3の単方向スイッチ部を、前記第3の自己消弧型半導体素子を複数、直列に接続して構成したことを特徴とする。   According to a third aspect of the present invention, in the bidirectional switch circuit according to the first aspect, the third unidirectional switch section is configured by connecting a plurality of the third self-extinguishing type semiconductor elements in series. It is characterized by the following.

請求項4に係る発明は、請求項1〜3の何れか1項に記載した双方向スイッチ回路において、前記第3の自己消弧型半導体素子に並列にコンデンサを接続したことを特徴とする。   According to a fourth aspect of the present invention, in the bidirectional switch circuit according to any one of the first to third aspects, a capacitor is connected in parallel to the third self-extinguishing type semiconductor element.

請求項5に係る発明は、請求項1〜4の何れか1項に記載した双方向スイッチ回路において、前記第1のサイリスタ及び前記第2のサイリスタの短時間許容電流に対して、前記第3の自己消弧型半導体素子の出力電流が飽和しないように前記第3の自己消弧型半導体素子を選定することを特徴とする。   According to a fifth aspect of the present invention, in the bidirectional switch circuit according to any one of the first to fourth aspects, the third thyristor and the second thyristor receive the third current with respect to a short-time allowable current. The third self-extinguishing type semiconductor element is selected so that the output current of the self-extinguishing type semiconductor element does not saturate.

請求項6に係る発明は、請求項5に記載した双方向スイッチ回路において、前記第1のサイリスタ及び前記第2のサイリスタの連続電流容量に対して、前記第3の自己消弧型半導体素子の連続電流容量がほぼ2倍以上になるように前記第3の自己消弧型半導体素子を選定することを特徴とする。   The invention according to claim 6 is the bidirectional switch circuit according to claim 5, wherein the continuous current capacity of the first thyristor and the second thyristor is smaller than that of the third self-extinguishing type semiconductor element. The third self-extinguishing type semiconductor element is selected so that the continuous current capacity becomes approximately twice or more.

また、請求項7に係る発明は、請求項1〜6の何れか1項に記載した双方向スイッチ回路において、前記第3の自己消弧型半導体素子がIGBTであることを特徴とする。
更に、請求項8に係る発明は、請求項1〜7の何れか1項に記載した双方向スイッチ回路において、前記第1の自己消弧型半導体素子及び前記第2の自己消弧型半導体素子が低耐圧のMOSFETであることを特徴とする。
According to a seventh aspect of the present invention, in the bidirectional switch circuit according to any one of the first to sixth aspects, the third self-turn-off semiconductor element is an IGBT.
The invention according to claim 8 is the bidirectional switch circuit according to any one of claims 1 to 7, wherein the first self-extinguishing semiconductor device and the second self-extinguishing semiconductor device are provided. Are low-breakdown-voltage MOSFETs.

本発明によれば、第1,第2のサイリスタの電流がIGBT等の第3の自己消弧型半導体素子に転流した場合でも、この自己消弧型半導体素子の出力電流が飽和しないように電流容量等を考慮することにより、前記サイリスタに直列接続されたMOSFET等の第1,第2の自己消弧型半導体素子が過電圧破壊に至るのを防止することができる。
また、第3の自己消弧型半導体素子に並列にコンデンサを接続すれば、いわゆるソフトスイッチングも可能になる。
According to the present invention, even when the currents of the first and second thyristors are commutated to the third self-extinguishing semiconductor device such as an IGBT, the output current of the self-extinguishing semiconductor device is not saturated. By considering the current capacity and the like, it is possible to prevent the first and second self-extinguishing type semiconductor elements such as MOSFETs connected in series with the thyristor from being damaged by overvoltage.
If a capacitor is connected in parallel to the third self-extinguishing type semiconductor element, so-called soft switching becomes possible.

本発明の第1実施形態を示す回路図である。1 is a circuit diagram illustrating a first embodiment of the present invention. 本発明の第1実施形態の動作を示すタイミングチャートである。4 is a timing chart illustrating an operation of the first exemplary embodiment of the present invention. 本発明の第1実施形態の動作を示す回路図である。FIG. 3 is a circuit diagram illustrating an operation of the first exemplary embodiment of the present invention. IGBTの逆バイアス安全動作領域の説明図である。FIG. 4 is an explanatory diagram of a reverse bias safe operation area of the IGBT. 本発明の第2実施形態を示す回路図である。It is a circuit diagram showing a second embodiment of the present invention. 特許文献1に記載された従来技術の回路図である。FIG. 9 is a circuit diagram of a conventional technique described in Patent Document 1. 特許文献2に記載された従来技術の回路図である。FIG. 11 is a circuit diagram of a conventional technique described in Patent Document 2. 特許文献3に記載された従来技術の回路図である。FIG. 11 is a circuit diagram of a conventional technique described in Patent Document 3. 先願に係る単方向スイッチ回路及び双方向スイッチ回路を示す図である。FIG. 2 is a diagram showing a unidirectional switch circuit and a bidirectional switch circuit according to the prior application. 先願に係る単方向スイッチ回路の動作を示すタイミングチャートである。6 is a timing chart showing the operation of the unidirectional switch circuit according to the prior application. IGBTの飽和電流特性を示す図である。FIG. 4 is a diagram illustrating a saturation current characteristic of the IGBT. 先願に係る双方向スイッチ回路の変形例を示す図である。It is a figure showing a modification of the bidirectional switch circuit concerning a prior application.

以下、図に沿って本発明の実施形態を説明する。図1は、本発明の第1実施形態に係る双方向スイッチ回路を示す回路図である。
この第1実施形態では、図9(b)と同様に、サイリスタThと低耐圧のMOSFET Q2aとを直列接続してなる第1の単方向スイッチ部Sと、サイリスタThと低耐圧のMOSFET Q2bとを直列接続してなる第2の単方向スイッチ部Sとが逆並列に接続され、これらの逆並列回路が電路100,100’の間に挿入されている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram showing a bidirectional switch circuit according to the first embodiment of the present invention.
In the first embodiment, similarly to FIG. 9 (b), the thyristor Th a and a low-voltage first unidirectional switch portion S a of the MOSFET Q 2a formed by series connection of the thyristor Th b and the low-voltage the MOSFET and Q 2b and a second unidirectional switch section S b formed by serially connected are connected in reverse parallel, these anti-parallel circuit is inserted between the tracks 100, 100 '.

また、電路100,100’(上記逆並列回路の両端)は、ダイオードD〜DからなるダイオードブリッジDBの交流入力端子にそれぞれ接続されている。このダイオードブリッジDBの直流出力端子には、第3の単方向スイッチ部Sを構成するIGBT Qのコレクタ、エミッタがそれぞれ接続され、このIGBT Qに並列にコンデンサCが接続されている。
上述したように、本実施形態に係る双方向スイッチ回路は、電路100,100’に直列に接続されて双方向の電流を通流、遮断するものである。
Further, paths 100, 100 '(both ends of the reverse parallel circuit) are connected to the AC input terminal of the diode bridge DB to a diode D 1 to D 4. The DC output terminals of the diode bridge DB, a collector of IGBT Q 1 constituting a third unidirectional switch portion S c, emitter is connected to the capacitor C is connected in parallel to the IGBT Q 1.
As described above, the bidirectional switch circuit according to the present embodiment is connected in series to the electric circuits 100 and 100 'to flow and cut off bidirectional current.

ここで、IGBT Qは、サイリスタTh,Thの短時間許容電流に対して電流容量が大きい単一の素子を使用するか、または、複数のIGBTを並列に接続することにより、IGBTのコレクタ電流が飽和しないようにすることが必要である。
上述したごとく、サイリスタTh,Thの短時間許容電流に対して電流容量が大きいIGBT Qを使用することは、例えば、サイリスタTh,Thの連続電流容量に対して、2倍以上の連続電流容量を持つIGBT Qを用いることを意味する。言い換えれば、サイリスタTh,Thの短時間過電流を定格電流の10倍とし、IGBT Qの飽和電流を定格電流の10倍として、これらの短時間過電流と飽和電流とが等しくなるような定格電流を有するIGBT、サイリスタをそれぞれ選定すれば良い。
Here, the IGBT Q 1 uses a single element having a large current capacity with respect to the short-time allowable current of the thyristors Th a and Th b , or connects a plurality of IGBTs in parallel to each other. It is necessary to keep the collector current from saturating.
As described above, the thyristor Th a, the use of IGBT Q 1 current capacity is large with respect short allowable current of Th b is, for example, a thyristor Th a, the continuous current capacity of Th b, more than double It refers to the use of IGBT Q 1 with a continuous current capacity. In other words, the thyristor Th a, a short overcurrent Th b is 10 times the rated current, the saturation current of the IGBT Q 1 as 10 times the rated current, so that these short overcurrent and the saturation current matches An IGBT and a thyristor having a high rated current may be selected.

次に、この第1実施形態の動作を、図2〜図4を参照しつつ説明する。
図2は単方向スイッチとしての動作を示すタイミングチャート、図3(a),(b),(c)は図1に電流経路を重ねて表示した回路図、図4はIGBTの逆バイアス安全動作領域を示す図である。
図2において、時刻t11以前と時刻t16以後はスイッチが遮断状態であり、時刻t11〜t16の期間がスイッチの導通状態である。
Next, the operation of the first embodiment will be described with reference to FIGS.
2 is a timing chart showing the operation as a unidirectional switch, FIGS. 3 (a), 3 (b) and 3 (c) are circuit diagrams in which a current path is superimposed on FIG. 1, and FIG. 4 is a reverse bias safe operation of the IGBT. It is a figure showing an area.
2, the time t 11 before the time t 16 subsequent switch is in an interrupted state, the period of time t 11 ~t 16 is conductive the switch.

まず、時刻t11にIGBT Qのゲート信号がONすると、IGBT Qの電流が流れ始める。この時の電路100から電路100’に至る電流経路は、図3(a)に示す通りである。
その後、時刻t12でMOSFET Q2aのゲート信号がONし、更に時刻t13でサイリスタThのゲート信号がONすると、時刻t11からIGBT Qに流れていた電流が時刻t13以後はサイリスタThとMOSFET Q2aとの直列回路に転流する。このため、主な電流経路は図3(b)に示す通りとなる。なお、時刻t13以後もIGBT Qのゲート信号はONのままであるため、IGBT Qにも僅かに電流が流れる。
First, the gate signal turns ON the IGBT Q 1 at time t 11, begins to flow current of IGBT Q 1. The current path from the electric circuit 100 to the electric circuit 100 'at this time is as shown in FIG.
Thereafter, the gate signal of the MOSFET Q 2a is turned ON at time t 12, further time gate signal turns ON the thyristor Th a in t 13, the time t 11 is current flowing through the IGBT Q 1 the time t 13 Thereafter thyristor commutated to the series circuit of the Th a and the MOSFET Q 2a. Therefore, the main current path is as shown in FIG. The time t 13 gate signals of IGBT Q 1 also thereafter for remains ON, the slight current flows in IGBT Q 1.

次いで、サイリスタThのゲート信号がOFFになり、その後の時刻t14でMOSFET Q2aのゲート信号がOFFすることにより、サイリスタThとMOSFET Q2aとの直列回路に流れていた電流は再びIGBT Q側に転流する。なお、時刻t14の直後はサイリスタThとMOSFET Q2aとの直列回路にも僅かに電流が流れるが、大部分の電流は図3(a)の経路に流れる。
その後、時刻t15でIGBT Qのゲート信号をOFFすると、IGBT Qの電流は速やかに減少してほぼ0になる。時刻t15から時刻t16までの期間は、それまでIGBT Qに流れていた電流がコンデンサC側に転流してコンデンサCを充電することにより、電圧Vをほぼ電源電圧まで上昇させる。この時刻t15〜t16における主な電流経路は、図3(c)に示す通りである。
Then, the gate signal of the thyristor Th a is turned OFF, by the gate signal of the MOSFET Q 2a is OFF in the subsequent time t 14, the thyristor Th a current flowing in the series circuit of the MOSFET Q 2a again IGBT commuted to Q 1 side. Although immediately after the time t 14 flows slightly current in the series circuit of the thyristor Th a and MOSFET Q 2a, most of the current flows in the route of Figure 3 (a).
Thereafter, OFF gate signals IGBT Q 1 at time t 15 Then, the current IGBT Q 1 is almost 0 to rapidly decrease. Period from time t 15 to time t 16, by charging the capacitor C it current flowing through the IGBT Q 1 until commutated to the capacitor C side, raising the voltage V to approximately the power supply voltage. The main current path in the time t 15 ~t 16 is as shown in Figure 3 (c).

図2のタイミングチャートにおけるTはスイッチの導通開始時にIGBT Qに電流が流れる期間、Tは導通時においてサイリスタThとMOSFET Q2aとの直列回路に電流が流れる期間、Tはスイッチの遮断前にIGBT Qに電流が流れる期間である。期間T,Tは、例えば100[μs]程度の短時間である。
また、図2における電圧Vは電路100に接続された電源(図示せず)の電圧、電圧VはダイオードブリッジDB内のダイオードD,D及びIGBT Qの順電圧降下の合計値、電圧VはサイリスタThとMOSFET Q2aとの順電圧降下の合計値に、それぞれ相当する。
T 1 is a period in which current flows in IGBT Q 1 when starting conduction of the switches in the timing chart of FIG. 2, T 2 is a period in which current flows in the series circuit of the thyristor Th a and MOSFET Q 2a during conduction, T 3 is switch a period in which current flows in the IGBT Q 1 before blocking. The periods T 1 and T 3 are short, for example, about 100 [μs].
The voltage of the voltages V 1 in FIG. 2 is a power supply that is connected to the path 100 (not shown), voltage V 2 is diode D 1 of the the diode bridge DB, D 4 and the sum of the forward voltage drop of IGBT Q 1 , the voltage V 3 to the sum of the forward voltage drop of the thyristor Th a and MOSFET Q 2a, corresponding respectively.

図2において、IGBT Qがターンオフする時刻t15ではコンデンサCが十分に放電されており、その両端電圧すなわち図5における電圧V(=V)は極めて小さいため、IGBT Qはソフトスイッチング動作する。
ここで、図4に示す如く、IGBT Qがターンオフする際に安全に動作可能なコレクタ−エミッタ間電圧とコレクタ電流との関係は、逆バイアス安全動作領域(RBSOA)として知られており、一般的な安全動作領域は、斜線のハッチングを施した角形特性である。すなわち、市販のIGBTの多くは、ターンオフ時の電圧−電流軌跡が定格電圧と定格電流またはその数倍の点を通過しても素子が耐えられるように設計されている。
2, the capacitor C at time t 15 IGBT Q 1 is turned off are fully discharged, the voltage V (= V 2) at both ends voltage or 5 for extremely small, IGBT Q 1 is a soft switching operation I do.
Here, as shown in FIG. 4, safely operable collector when IGBT Q 1 is turned off - the relationship between the emitter voltage and the collector current is known as a reverse bias safe operating area (RBSOA), General A typical safe operation area is a square characteristic hatched with oblique lines. In other words, many commercially available IGBTs are designed such that the element can withstand the voltage-current locus at the time of turn-off even when passing the rated voltage and the rated current or a point several times the rated voltage and the rated current.

しかし、本実施形態では、IGBT Qに並列接続されたコンデンサCの作用によるソフトスイッチングを前提としており、最大電圧及び最大電流が同時に印加されないことを保証すれば素子の電圧、電流の耐量を緩和することができ、図4の縦線のハッチング部分のように、逆バイアス安全動作領域の狭い低コストの素子を使用することができる。 However, in the present embodiment, it premised soft switching by the action of the parallel connected capacitors C in IGBT Q 1, voltage of the device if ensure that the maximum voltage and the maximum current is not applied simultaneously, relieving the tolerance of the current Therefore, a low-cost element having a narrow reverse-bias safe operation area, such as a hatched portion of the vertical line in FIG. 4, can be used.

なお、コンデンサを用いてIGBTのソフトスイッチングを行う着想は、先願に係る双方向スイッチにも適用可能である。例えば、図12は、図9(b)に示した双方向スイッチにコンデンサCを並列接続した例であり、この回路においても、コンデンサCの作用によりIGBT Q1a,Q1bのソフトスイッチングが可能である。
しかし、図12の回路では、IGBT Q1a,Q1bのターンオフ後もコンデンサCを介して電路100,100’間で交流電流が流れ続けるので、これを防ぐにはコンデンサCの容量値をできるだけ小さくすることが望ましい。これに対し、本実施形態に係る図1の回路では、スイッチが遮断状態となる図2の時刻t16以後はコンデンサCがピーク電圧(電源電圧V)に充電されていて電流が流れないため、コンデンサCの容量値がある程度大きくても問題はない。
Note that the idea of performing IGBT soft switching using a capacitor is also applicable to the bidirectional switch according to the prior application. For example, FIG. 12 shows an example in which a capacitor C is connected in parallel to the bidirectional switch shown in FIG. 9B. Also in this circuit, the IGBTs Q 1a and Q 1b can be soft-switched by the action of the capacitor C. is there.
However, in the circuit of Figure 12, IGBT Q 1a, since after the turn-off of Q 1b also through the capacitor C path 100, 100 'alternating current continues to flow between, as possible capacitance value of the capacitor C to prevent this small It is desirable to do. In contrast, in the circuit of Figure 1 according to this embodiment, the switch time t 16 subsequent 2 to be cut-off state and no current flows have been charged in the capacitor C is the peak voltage (power supply voltage V 1) There is no problem even if the capacitance value of the capacitor C is large to some extent.

本実施形態において、図2に示したようにスイッチを遮断→導通→遮断と動作させる場合、IGBT Qに電流が流れる期間T,Tはごく短い。また、スイッチが連続的に導通する場合には、サイリスタTh,Thのゲート信号は常にONとなるため、期間T,Tはもともと存在しない。つまり、図2における電圧Vに相当するダイオードD,D及びIGBT Qの順電圧降下による損失は定常的に発生するものではないため、効率の低下や発熱を防止することができる。 In the present embodiment, when the switch is operated from cut-off → conduction → cut-off as shown in FIG. 2, the periods T 1 and T 3 in which current flows through the IGBT Q 1 are very short. In addition, when the switches are continuously turned on, the gate signals of the thyristors Th a and Th b are always ON, and the periods T 1 and T 3 do not exist originally. In other words, the loss due to the forward voltage drop of the diode D 1, D 4 and IGBT Q 1 corresponding to the voltage V 2 in FIG. 2 because it is not intended that occurs constantly, it is possible to prevent a reduction and heat generation efficiency.

更に、この実施形態では、電路100,100’からダイオードブリッジDBを介してIGBT Qを接続してあるため、電路100,100’を流れる双方向の電流をダイオードブリッジDBにより整流してIGBT Qに流すことができる。これにより、図9(b)の双方向スイッチ回路に比べて、比較的高価であるIGBTの数が半減するためコストの低減が可能になる。
なお、上述した動作説明は電路100側から電流が流入する場合のものであるが、電路100’側から電流が流入する場合には、図2におけるサイリスタThがThに、MOSFET Q2aがQ2bにそれぞれ置き換わるだけで基本的な動作に変わりはない。
Further, in this embodiment, 'since you have connected the IGBT Q 1 via the diode bridge DB from path 100, 100' path 100,100 IGBT Q by rectifying the bidirectional current through a diode bridge DB 1 can be flowed. As a result, the number of relatively expensive IGBTs is halved compared to the bidirectional switch circuit of FIG. 9B, so that the cost can be reduced.
Although the operation the above description is of the case where the current flows from the path 100 side, when the current flows from path 100 'side, the thyristor Th a in FIG. 2 is a Th b, MOSFET Q 2a is there is no change in the basic operation in just replace each Q 2b.

次に、図5は、本発明の第2実施形態を示す回路図である。この第2実施形態は、ダイオードブリッジDBの直流出力端子間に接続される第3の単方向スイッチ部Sが、複数(例えば4個)のIGBT Q1a,Q1b,Q1c,Q1dの直列回路によって構成されている。そして、これらのIGBT Q1a,Q1b,Q1c,Q1dのコレクタ−エミッタ間には、全て同一容量値のコンデンサC,C,C,Cがそれぞれ接続されている。
その他の構成は図1の第1実施形態と同一であるため、詳述を省略する。
Next, FIG. 5 is a circuit diagram showing a second embodiment of the present invention. This second embodiment, the third unidirectional switching unit S d which is connected between the DC output terminals of the diode bridge DB is, IGBT Q 1a of the plurality (e.g., four), Q 1b, Q 1c, the Q 1d It is composed of a series circuit. Capacitors C a , C b , C c , and C d having the same capacitance are all connected between the collectors and emitters of the IGBTs Q 1a , Q 1b , Q 1c , and Q 1d , respectively.
The other configuration is the same as that of the first embodiment of FIG.

この第2実施形態は、双方向スイッチ回路の高耐圧化を考慮したものである。
すなわち、回路を高耐圧化する場合、サイリスタについては高耐圧品を比較的容易に入手可能であるが、IGBTの高耐圧品、例えば、耐圧3.3[kV]以上の素子は高価であり、しかも種類が限られる。このため、比較的安価で入手が容易な耐圧1.2[kV]程度のIGBTを、ダイオードブリッジDBの直流出力端子間に複数、直列接続して第3の単方向スイッチ部Sを構成することにより、所望の耐圧を得るようにした。
また、IGBT Q1a,Q1b,Q1c,Q1dにそれぞれ並列接続されたコンデンサC,C,C,Cは、前述したソフトスイッチングを可能にするだけでなく、ダイオードブリッジDBの直流出力電圧を均等に分圧して各IGBTのコレクタ−エミッタ間電圧を均等化する機能も果たしている。
The second embodiment takes into consideration the increase in the withstand voltage of the bidirectional switch circuit.
In other words, when increasing the breakdown voltage of a circuit, a high breakdown voltage thyristor can be obtained relatively easily, but a high breakdown voltage IGBT such as an element having a breakdown voltage of 3.3 kV or more is expensive. Moreover, the types are limited. Accordingly, constitute a relatively inexpensive and easy withstand voltage 1.2 [kV] of about IGBT availability, multiple between DC output terminals of the diode bridge DB, a third unidirectional switching unit S d connected in series Thereby, a desired withstand voltage is obtained.
Capacitors C a , C b , C c , and C d connected in parallel to the IGBTs Q 1a , Q 1b , Q 1c , and Q 1d not only enable the above-described soft switching but also enable the diode bridge DB to operate. It also functions to equalize the voltage between the collector and the emitter of each IGBT by equally dividing the DC output voltage.

図1,図5に示した各実施形態では、第3の単方向スイッチ部SまたはSを構成する自己消弧型半導体素子として、IGBT Qまたは Q1a,Q1b,Q1c,Q1dを用いた場合につき説明したが、IGBTの代わりに、バイポーラパワトランジスタやMOSFETを用いる場合にも本発明を適用することができる。
また、第1,第2の単方向スイッチ部S,Sを構成する自己消弧型半導体素子としては、MOSFET Q2a,Q2bの代わりにIGBTを用いても良い。
更に、第1,第2の単方向スイッチ部S,Sを構成するサイリスタTh,Thは何れも単一である必要はなく、複数のサイリスタの直列回路によりそれぞれ構成して高耐圧化を図っても良い。
1, in the embodiments shown in FIG. 5, as a self-extinguishing type semiconductor elements constituting the third unidirectional switch portion S c or S d, IGBT Q 1 or Q 1a, Q 1b, Q 1c , Q Although the case where 1d is used has been described, the present invention can be applied to a case where a bipolar power transistor or MOSFET is used instead of the IGBT.
The first, second unidirectional switch portion S a, as the self arc-suppressing semiconductor elements constituting the S b, MOSFET Q 2a, may be used IGBT instead of Q 2b.
Further, the thyristors Th a and Th b constituting the first and second unidirectional switch sections S a and S b do not need to be a single thyristor, and each is constituted by a series circuit of a plurality of thyristors and has a high withstand voltage. May be achieved.

本発明の双方向スイッチ回路は、例えば無停電電源装置において通常電源とバックアップ用電源とを切り替えるバイパス回路を始めとして、双方向の電流(交流電流)を通流、遮断する各種のスイッチ回路に利用することができる。   INDUSTRIAL APPLICABILITY The bidirectional switch circuit of the present invention is used, for example, in various switch circuits that flow and cut off bidirectional current (AC current), including a bypass circuit that switches between a normal power supply and a backup power supply in an uninterruptible power supply. can do.

,Q1a,Q1b,Q1c,Q1d:IGBT
2a,Q2b:MOSFET
Th,Th:サイリスタ
,S,S,S:単方向スイッチ部
DB:ダイオードブリッジ
,D,D,D:ダイオード
C,C,C,C,C:コンデンサ
100,100’:電路
Q 1 , Q 1a , Q 1b , Q 1c , Q 1d : IGBT
Q 2a , Q 2b : MOSFET
Th a, Th b: thyristors S a, S b, S c , S d: unidirectional switch unit DB: Diode bridge D 1, D 2, D 3 , D 4: Diode C, C a, C b, C c , C d : capacitors 100, 100 ′: electric circuit

Claims (8)

半導体スイッチング素子の動作により双方向の電流を通流、遮断する双方向スイッチ回路であって、前記双方向の電流が流れる電路に挿入される双方向スイッチ回路において、
第1のサイリスタと第1の自己消弧型半導体素子とを順方向に直列接続してなる第1の単方向スイッチ部と、第2のサイリスタと第2の自己消弧型半導体素子とを順方向に直列接続してなる第2の単方向スイッチ部と、を逆並列に接続して逆並列回路を構成し、
前記逆並列回路を前記電路に直列に接続すると共に、
前記逆並列回路の両端をダイオードブリッジの交流入力端子にそれぞれ接続し、前記ダイオードブリッジの直流出力端子間に、第3の単方向スイッチ部を構成する第3の自己消弧型半導体素子を順方向に接続したことを特徴とする双方向スイッチ回路。
A bidirectional switch circuit that allows a bidirectional current to flow and cuts off by an operation of a semiconductor switching element, wherein the bidirectional switch circuit is inserted into an electric path through which the bidirectional current flows.
A first unidirectional switch unit formed by serially connecting a first thyristor and a first self-extinguishing semiconductor device in a forward direction, and a second thyristor and a second self-extinguishing semiconductor device in order. And a second unidirectional switch unit connected in series in the direction, and connected in anti-parallel to form an anti-parallel circuit,
While connecting the anti-parallel circuit in series with the electric circuit,
Both ends of the anti-parallel circuit are respectively connected to an AC input terminal of a diode bridge, and a third self-extinguishing type semiconductor element constituting a third unidirectional switch is connected between the DC output terminals of the diode bridge in the forward direction. And a bidirectional switch circuit connected to the switch.
請求項1に記載した双方向スイッチ回路において、
前記第3の単方向スイッチ部を、単一の前記第3の自己消弧型半導体素子により構成したことを特徴とする双方向スイッチ回路。
The bidirectional switch circuit according to claim 1,
A bidirectional switch circuit, wherein the third unidirectional switch section is constituted by a single third self-extinguishing type semiconductor element.
請求項1に記載した双方向スイッチ回路において、
前記第3の単方向スイッチ部を、前記第3の自己消弧型半導体素子を複数、直列に接続して構成したことを特徴とする双方向スイッチ回路。
The bidirectional switch circuit according to claim 1,
A bidirectional switch circuit, wherein the third unidirectional switch section comprises a plurality of the third self-extinguishing semiconductor elements connected in series.
請求項1〜3の何れか1項に記載した双方向スイッチ回路において、
前記第3の自己消弧型半導体素子に並列にコンデンサを接続したことを特徴とする双方向スイッチ回路。
The bidirectional switch circuit according to any one of claims 1 to 3,
A bidirectional switch circuit, wherein a capacitor is connected in parallel to the third self-extinguishing type semiconductor element.
請求項1〜4の何れか1項に記載した双方向スイッチ回路において、
前記第1のサイリスタ及び前記第2のサイリスタの短時間許容電流に対して、前記第3の自己消弧型半導体素子の出力電流が飽和しないように前記第3の自己消弧型半導体素子を選定することを特徴とする双方向スイッチ回路。
The bidirectional switch circuit according to any one of claims 1 to 4,
The third self-extinguishing type semiconductor element is selected such that the output current of the third self-extinguishing type semiconductor element is not saturated with respect to the short-time allowable current of the first thyristor and the second thyristor. A bidirectional switch circuit.
請求項5に記載した双方向スイッチ回路において、
前記第1のサイリスタ及び前記第2のサイリスタの連続電流容量に対して、前記第3の自己消弧型半導体素子の連続電流容量がほぼ2倍以上になるように前記第3の自己消弧型半導体素子を選定することを特徴とする双方向スイッチ回路。
The bidirectional switch circuit according to claim 5,
The third self-arc-extinguishing type semiconductor device is configured such that the continuous current capacity of the third self-extinguishing type semiconductor device is approximately twice or more the continuous current capacity of the first thyristor and the second thyristor. A bidirectional switch circuit characterized by selecting a semiconductor element.
請求項1〜6の何れか1項に記載した双方向スイッチ回路において、
前記第3の自己消弧型半導体素子がIGBTであることを特徴とする双方向スイッチ回路。
The bidirectional switch circuit according to any one of claims 1 to 6,
A bidirectional switch circuit, wherein the third self-extinguishing type semiconductor device is an IGBT.
請求項1〜7の何れか1項に記載した双方向スイッチ回路において、
前記第1の自己消弧型半導体素子及び前記第2の自己消弧型半導体素子が低耐圧のMOSFETであることを特徴とする双方向スイッチ回路。
The bidirectional switch circuit according to any one of claims 1 to 7,
A bidirectional switch circuit, wherein the first self-extinguishing semiconductor device and the second self-extinguishing semiconductor device are low breakdown voltage MOSFETs.
JP2018133012A 2018-07-13 2018-07-13 bidirectional switch circuit Active JP7180157B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018133012A JP7180157B2 (en) 2018-07-13 2018-07-13 bidirectional switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018133012A JP7180157B2 (en) 2018-07-13 2018-07-13 bidirectional switch circuit

Publications (2)

Publication Number Publication Date
JP2020014045A true JP2020014045A (en) 2020-01-23
JP7180157B2 JP7180157B2 (en) 2022-11-30

Family

ID=69170809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018133012A Active JP7180157B2 (en) 2018-07-13 2018-07-13 bidirectional switch circuit

Country Status (1)

Country Link
JP (1) JP7180157B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111555742A (en) * 2020-05-07 2020-08-18 漳州科华技术有限责任公司 Combination switch element and uninterrupted power source
WO2021006340A1 (en) * 2019-07-10 2021-01-14 富士電機株式会社 Dc power supply device
CN113726144A (en) * 2021-07-15 2021-11-30 华为数字能源技术有限公司 Drive controller, control system and method of power factor correction circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0675644A (en) * 1992-08-27 1994-03-18 Sansha Electric Mfg Co Ltd Cycle control method
JP2006050697A (en) * 2004-08-02 2006-02-16 Kyoto Denkiki Kk Ac power regulator
JP2010041863A (en) * 2008-08-07 2010-02-18 Fuji Electric Systems Co Ltd Ac/dc conversion circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0675644A (en) * 1992-08-27 1994-03-18 Sansha Electric Mfg Co Ltd Cycle control method
JP2006050697A (en) * 2004-08-02 2006-02-16 Kyoto Denkiki Kk Ac power regulator
JP2010041863A (en) * 2008-08-07 2010-02-18 Fuji Electric Systems Co Ltd Ac/dc conversion circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021006340A1 (en) * 2019-07-10 2021-01-14 富士電機株式会社 Dc power supply device
CN111555742A (en) * 2020-05-07 2020-08-18 漳州科华技术有限责任公司 Combination switch element and uninterrupted power source
CN113726144A (en) * 2021-07-15 2021-11-30 华为数字能源技术有限公司 Drive controller, control system and method of power factor correction circuit
CN113726144B (en) * 2021-07-15 2023-11-03 华为数字能源技术有限公司 Drive controller, control system and method of power factor correction circuit

Also Published As

Publication number Publication date
JP7180157B2 (en) 2022-11-30

Similar Documents

Publication Publication Date Title
US20170294850A1 (en) Multilevel converter
WO2018158807A1 (en) Semiconductor device and power conversion system
US9831657B2 (en) Device for switching a direct current in a pole of a DC voltage network
US11258437B2 (en) Switching device for disconnecting a current path
US11139733B2 (en) Modular multilevel converter sub-module having DC fault current blocking function and method of controlling the same
US11451135B2 (en) Multilevel port under-voltage protection circuit with flying capacitor
US20190229625A1 (en) Power conversion device
US20190140555A1 (en) Three-level inverter
JP2020014045A (en) Bidirectional switch circuit
JP5929277B2 (en) 3-level power converter
JP7200528B2 (en) current breaker
WO2019133939A1 (en) Semiconductor topologies and devices for soft starting and active fault protection of power converters
JP6714834B2 (en) 3-level power conversion circuit
JP2019009846A (en) Gate drive circuit and inverter device
JP5233492B2 (en) AC / DC converter
JP6455793B2 (en) Power converter and power conditioner using the same
JP4491718B2 (en) 3-level converter
CN108604877B (en) Sub-module of chain-link converter
JP2003244969A (en) Building block for series connection in high power converter
JP6447944B2 (en) Power converter and power conditioner using the same
JP2006230042A (en) Bidirectional switching circuit
JP6070258B2 (en) 3-level inverter snubber circuit
JP2019153976A (en) DC circuit breaker
JP2023154840A (en) Forced commutation circuit for thyristor
JP2000116114A (en) Semiconductor power-converting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220602

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20220927

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20221006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221031

R150 Certificate of patent or registration of utility model

Ref document number: 7180157

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150