JP6070258B2 - 3-level inverter snubber circuit - Google Patents

3-level inverter snubber circuit Download PDF

Info

Publication number
JP6070258B2
JP6070258B2 JP2013032771A JP2013032771A JP6070258B2 JP 6070258 B2 JP6070258 B2 JP 6070258B2 JP 2013032771 A JP2013032771 A JP 2013032771A JP 2013032771 A JP2013032771 A JP 2013032771A JP 6070258 B2 JP6070258 B2 JP 6070258B2
Authority
JP
Japan
Prior art keywords
snubber
neutral point
switching element
controlled
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013032771A
Other languages
Japanese (ja)
Other versions
JP2014165965A (en
Inventor
祐樹 渡瀬
祐樹 渡瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2013032771A priority Critical patent/JP6070258B2/en
Publication of JP2014165965A publication Critical patent/JP2014165965A/en
Application granted granted Critical
Publication of JP6070258B2 publication Critical patent/JP6070258B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、3レベルインバータのスナバ回路に係り、特にA−NPC(Advanced−Neutral Point Clamped)方式3レベルインバータの、スナバに関するものである。   The present invention relates to a snubber circuit of a three-level inverter, and more particularly to a snubber of an A-NPC (Advanced-Neutral Point Clamped) type three-level inverter.

3レベルインバータにおいては、従来のIGBTなどを代表とするスイッチング素子を4つ直列接続した方式(NPC方式)の3レベルインバータの他に、特許文献1などに示されるような、直流電源正極側「P」と交流入出力部「AC」間に接続されるスイッチング素子、前記交流入出力部「AC」と直流電源負極側「N」間に接続されるスイッチング素子、および直流電源中性点「M」と前記交流入出力部「AC」間に双方向に接続されるスイッチング素子による中性点クランプ方式(以下、A−NPC方式)の3レベルインバータが知られている。   In the three-level inverter, in addition to a three-level inverter of a system (NPC system) in which four switching elements typified by conventional IGBTs are connected in series, a DC power source positive electrode side “ Switching element connected between P and AC input / output unit “AC”, switching element connected between AC input / output unit “AC” and DC power source negative electrode side “N”, and DC power source neutral point “M” And a three-level inverter of a neutral point clamp method (hereinafter referred to as A-NPC method) using a switching element connected bidirectionally between the AC input / output unit “AC”.

図8に、特許文献2に記載のA−NPC方式3レベルインバータにおける公知のスナバ回路を示す。図8において、直流電圧源E1,E2を直列接続して直流電源回路を構成し、該直流電圧源E1,E2の共通接続点は直流電源中性点Mとなっている。   FIG. 8 shows a known snubber circuit in the A-NPC system three-level inverter described in Patent Document 2. In FIG. 8, DC voltage sources E1 and E2 are connected in series to form a DC power supply circuit, and a common connection point of the DC voltage sources E1 and E2 is a DC power supply neutral point M.

直流電圧源E1の正極端Pと直流電圧源E2の負極端Nの間には、主回路スイッチ正極側素子Tr1および主回路スイッチ負極側素子Tr4が直列に接続されている。前記主回路スイッチ正極側素子Tr1および主回路スイッチ負極側素子Tr4の共通接続点は交流入出力端ACとなっている。   Between the positive terminal P of the DC voltage source E1 and the negative terminal N of the DC voltage source E2, a main circuit switch positive side element Tr1 and a main circuit switch negative side element Tr4 are connected in series. A common connection point of the main circuit switch positive electrode side element Tr1 and the main circuit switch negative electrode side element Tr4 is an AC input / output terminal AC.

この交流入出力端ACと直流電源中性点Mの間には、主回路スイッチ中性点クランプ素子Tr2(電流方向AC→M)および主回路スイッチ中性点クランプ素子Tr3(電流方向M→AC)が電流制御方向が逆向きに直列接続されている。   Between the AC input / output terminal AC and the DC power supply neutral point M, there are a main circuit switch neutral point clamp element Tr2 (current direction AC → M) and a main circuit switch neutral point clamp element Tr3 (current direction M → AC). ) Are connected in series with the current control direction reversed.

前記主回路スイッチ正極側素子Tr1および正極端Pの共通接続点と直流電源中性点Mの間には、スナバ用コンデンサ(サージ吸収用)C1およびスナバ用ダイオード(逆方向電流阻止用)D1が直列に接続されている。前記スナバ用コンデンサC1およびスナバ用ダイオードD1の共通接続点と直流電源中性点Mの間にはスナバ用抵抗R1が接続されている。   A snubber capacitor (for surge absorption) C1 and a snubber diode (for reverse current blocking) D1 are connected between the common connection point of the main circuit switch positive electrode side element Tr1 and the positive electrode terminal P and the DC power supply neutral point M. Connected in series. A snubber resistor R1 is connected between the common connection point of the snubber capacitor C1 and the snubber diode D1 and the DC power supply neutral point M.

前記主回路スイッチ負極側素子Tr4および負極端Nの共通接続点と直流電源中性点Mの間には、スナバ用コンデンサ(サージ吸収用)C4およびスナバ用ダイオード(逆方向電流阻止用)D4が直列に接続されている。前記スナバ用コンデンサC4およびスナバ用ダイオードD4の共通接続点と直流電源中性点Mの間にはスナバ用抵抗R4が接続されている。   A snubber capacitor (for surge absorption) C4 and a snubber diode (for reverse current blocking) D4 are connected between the common connection point of the main circuit switch negative side element Tr4 and the negative end N and the DC power source neutral point M. Connected in series. A snubber resistor R4 is connected between the common connection point of the snubber capacitor C4 and the snubber diode D4 and the DC power source neutral point M.

前記主回路スイッチの各素子Tr1〜Tr4は例えばIGBTによって構成され、前記正極側素子Tr1および負極側素子Tr4と中性点クランプ素子Tr2,Tr3をまとめて、スナバ用コンデンサC1,C4、スナバ用ダイオードD1,D4およびスナバ用抵抗R1,R4から成るスナバ回路によって保護している。   The elements Tr1 to Tr4 of the main circuit switch are constituted by, for example, IGBTs, and the positive side element Tr1, the negative side element Tr4, and the neutral point clamp elements Tr2 and Tr3 are combined into a snubber capacitor C1, C4, and a snubber diode. It is protected by a snubber circuit comprising D1, D4 and snubber resistors R1, R4.

このスナバ回路による保護方式では、スイッチング素子間の距離が短くリアクタンス成分が小さい3レベルインバータの用途で適用されている複数素子入りのIGBTモジュール(単相又は3相)をブリッジ回路として使用する等、1つのスイッチング素子で構成されているIGBTモジュールに比べて比較的少容量な定格が前提で使用されるスナバ回路である。このため、大容量のA−NPC方式の3レベルインバータでは、スイッチング素子の定格容量の制限を超えてしまい、複数素子入りのIGBTモジュールが使えないという問題があった。   In this protection method using a snubber circuit, an IGBT module (single-phase or three-phase) containing a plurality of elements, which is applied in a 3-level inverter application with a short distance between switching elements and a small reactance component, is used as a bridge circuit, etc. This is a snubber circuit that is used on the premise of a rating with a relatively small capacity compared to an IGBT module composed of one switching element. For this reason, the large-capacity A-NPC type three-level inverter exceeds the limit of the rated capacity of the switching element, and there is a problem that an IGBT module containing a plurality of elements cannot be used.

また、大容量の1つのスイッチング素子で構成されるIGBTモジュールを組み合わせてブリッジ回路として使用する場合には、IGBT素子間の距離が離れて素子間のリアクタンス成分が大きくなるため、図8のような主回路スイッチ正極側素子Tr1、主回路スイッチ負極側素子Tr4と中性点クランプ素子Tr2,Tr3をまとめて保護するスナバ回路方式では、サージ電圧の抑制が不十分となる。   Further, when an IGBT module composed of a single large-capacity switching element is used as a bridge circuit, the distance between the IGBT elements is increased and the reactance component between the elements is increased. In the snubber circuit system that protects the main circuit switch positive electrode side element Tr1, the main circuit switch negative electrode side element Tr4, and the neutral point clamp elements Tr2 and Tr3 together, suppression of the surge voltage becomes insufficient.

そこで、例えば図9に示すように主回路スイッチの正極側素子Tr1、負極側素子Tr4と中性点クランプ素子Tr2,Tr3とでスナバ回路を分ける必要がある。   Therefore, for example, as shown in FIG. 9, it is necessary to divide the snubber circuit between the positive side element Tr1 and the negative side element Tr4 of the main circuit switch and the neutral point clamping elements Tr2 and Tr3.

図9において図8と同一部分は同一符号をもって示している。図9において、主回路スイッチ正極側素子Tr1および正極端Pの共通接続点と交流入出力端ACの間にはスナバ用コンデンサC1およびスナバ用ダイオードD1が直列に接続されている。前記スナバ用コンデンサC1およびスナバ用ダイオードD1の共通接続点と直流電源中性点Mの間には、スナバ用抵抗R1が接続されている。   9, the same parts as those in FIG. 8 are denoted by the same reference numerals. In FIG. 9, a snubber capacitor C1 and a snubber diode D1 are connected in series between the common connection point of the main circuit switch positive electrode side element Tr1 and the positive electrode terminal P and the AC input / output terminal AC. A snubber resistor R1 is connected between the common connection point of the snubber capacitor C1 and the snubber diode D1 and the DC power supply neutral point M.

主回路スイッチ負極側素子Tr4および負極端Nの共通接続点と交流入出力端ACの間にはスナバ用コンデンサC4およびスナバ用ダイオードD4が直列に接続されている。前記スナバ用コンデンサC4およびスナバ用ダイオードD4の共通接続点と直流電源中性点Mの間には、スナバ用抵抗R4が接続されている。   A snubber capacitor C4 and a snubber diode D4 are connected in series between the common connection point of the main circuit switch negative electrode side element Tr4 and the negative electrode terminal N and the AC input / output terminal AC. A snubber resistor R4 is connected between the common connection point of the snubber capacitor C4 and the snubber diode D4 and the DC power source neutral point M.

前記中性点クランプ素子Tr2およびTr3の直列回路の両端間には、スナバ用コンデンサC2およびスナバ用ダイオードD2の直列回路と、スナバ用コンデンサC3およびスナバ用ダイオードD3の直列回路とが並列に接続されている。   A series circuit of a snubber capacitor C2 and a snubber diode D2 and a series circuit of a snubber capacitor C3 and a snubber diode D3 are connected in parallel between both ends of the series circuit of the neutral point clamping elements Tr2 and Tr3. ing.

前記スナバ用コンデンサC2およびスナバ用ダイオードD2の共通接続点と前記正極端Pの間にはスナバ用抵抗R2が接続されている。   A snubber resistor R2 is connected between the common connection point of the snubber capacitor C2 and the snubber diode D2 and the positive terminal P.

前記スナバ用コンデンサC3およびスナバ用ダイオードD3の共通接続点と前記負極端Nの間にはスナバ用抵抗R3が接続されている。   A snubber resistor R3 is connected between the common connection point of the snubber capacitor C3 and the snubber diode D3 and the negative terminal N.

図9では、主回路スイッチ正極側素子Tr1のオフ時に、この正極側素子Tr1のコレクタ−エミッタ間に印加されるサージ電圧を抑制する目的でCRDスナバ(C1,R1,D1)が設けられ、主回路スイッチ負極側素子Tr4のオフ時に、この負極側素子Tr4のコレクタ−エミッタ間に印加されるサージ電圧を抑制する目的でCRDスナバ(C4,R4,D4)が設けられ、中性点クランプ素子Tr2のオフ時に、この中性点クランプ素子Tr2のコレクタ−エミッタ間に印加されるサージ電圧を抑制する目的でCRDスナバ(C2,R2,D2)が設けられ、中性点クランプ素子Tr3のオフ時に、この中性点クランプ素子Tr3のコレクタ−エミッタ間に印加されるサージ電圧を抑制する目的でCRDスナバ(C3,R3,D3)が設けられている。   In FIG. 9, a CRD snubber (C1, R1, D1) is provided for the purpose of suppressing a surge voltage applied between the collector and emitter of the positive side element Tr1 when the main circuit switch positive side element Tr1 is turned off. A CRD snubber (C4, R4, D4) is provided for the purpose of suppressing a surge voltage applied between the collector and the emitter of the negative electrode side element Tr4 when the circuit switch negative electrode side element Tr4 is turned off. A CRD snubber (C2, R2, D2) is provided for the purpose of suppressing a surge voltage applied between the collector and emitter of the neutral point clamp element Tr2, and when the neutral point clamp element Tr3 is turned off. CRD snubber (C3, R3, D3) for the purpose of suppressing the surge voltage applied between the collector and emitter of the neutral point clamp element Tr3 It is provided.

特開昭56−121374号公報JP 56-121374 A 特開2010−252548号公報JP 2010-252548 A

図9の回路において、正極側端子Pと負極側端子N間の主回路スイッチ正極側素子Tr1または負極側素子Tr4の片側がONすると、このONしたスイッチング素子とは反対側のスイッチングそしに、正極側端子P−直流電源中性点M間の直流電圧源E1の電圧V1[V]と直流電源中性点M−負極側端子N間の直流電圧源E2の電圧V2[V]の合計電圧が印加される。   In the circuit of FIG. 9, when one side of the main circuit switch positive electrode side element Tr1 or negative electrode side element Tr4 between the positive electrode side terminal P and the negative electrode side terminal N is turned ON, the switching element on the opposite side to the ON switching element The total voltage of the voltage V1 [V] of the DC voltage source E1 between the side terminal P and the DC power supply neutral point M and the voltage V2 [V] of the DC voltage source E2 between the DC power supply neutral point M and the negative electrode side terminal N is Applied.

このときV1[V]=V2[V]=V[V]とすると、直流電源中性点Mに対してONしたスイッチング素子とは反対側のスイッチング素子のスナバ用コンデンサに2V[V]の電圧が充電される。その後に、この反対側のスイッチング素子をスイッチングによりONする際、当該スイッチング素子に(V1[V]+導体リアクトル分サージ)の電圧が発生するが、スナバ用コンデンサは前記のように2V[V]の電圧に充電されている。主回路スイッチ正極側素子Tr1を例に挙げると、この正極側素子Tr1がONした場合、直流電源中性点Mに対して反対側の主回路スイッチ負極側素子Tr4に合計電圧2V[V]の電圧が印加される。このとき、スナバ用コンデンサC4が2V[V]に充電される。その後、主回路スイッチ正極側素子Tr1がON→OFFで負極側素子Tr4をOFFする際、主回路スイッチ負極側素子Tr4に(V[V]+サージ)の電圧が印加されるが、スナバ用コンデンサC4が2V[V]に充電されており、主回路スイッチ負極側素子Tr4のサージ電圧<スナバ用コンデンサC4の電圧となる。   At this time, if V1 [V] = V2 [V] = V [V], the voltage of 2V [V] is applied to the snubber capacitor of the switching element opposite to the switching element turned on with respect to the DC power supply neutral point M. Is charged. Thereafter, when the switching element on the opposite side is turned on by switching, a voltage of (V1 [V] + surge for the conductor reactor) is generated in the switching element, but the snubber capacitor is 2 V [V] as described above. Is charged to a voltage of. Taking the main circuit switch positive electrode side element Tr1 as an example, when this positive electrode side element Tr1 is turned on, the main circuit switch negative electrode side element Tr4 on the opposite side to the DC power supply neutral point M is supplied with a total voltage of 2V [V]. A voltage is applied. At this time, the snubber capacitor C4 is charged to 2V [V]. Thereafter, when the main circuit switch positive electrode side element Tr1 is turned ON → OFF and the negative electrode side element Tr4 is turned OFF, a voltage of (V [V] + surge) is applied to the main circuit switch negative electrode side element Tr4. C4 is charged to 2V [V], and the surge voltage of the main circuit switch negative side element Tr4 <the voltage of the snubber capacitor C4.

このため、上記の例では主回路スイッチ負極側素子Tr4のサージ電圧がスナバ用コンデンサC4にて吸収されず、サージ電圧が抑制できない状態になる。このサージ電圧に起因して電磁ノイズが発生し、制御装置など周辺機器に対して悪影響を与える場合がある。また、スナバ回路のスナバコンデンサの定格電圧は最低でも2E[V]必要となり、コスト増になる。   For this reason, in the above example, the surge voltage of the main circuit switch negative side element Tr4 is not absorbed by the snubber capacitor C4, and the surge voltage cannot be suppressed. Electromagnetic noise is generated due to the surge voltage, which may adversely affect peripheral devices such as a control device. In addition, the rated voltage of the snubber capacitor in the snubber circuit needs to be at least 2E [V], which increases the cost.

本発明は上記課題を解決するものであり、その目的は、スナバコンデンサの電圧上昇を押さえ、スナバコンデンサのサージ電圧の吸収動作を確実にさせることができる3レベルインバータのスナバ回路を提供することにある。   SUMMARY OF THE INVENTION The present invention solves the above-described problems, and an object of the present invention is to provide a snubber circuit for a three-level inverter that can suppress an increase in the voltage of the snubber capacitor and ensure the operation of absorbing the surge voltage of the snubber capacitor. is there.

上記課題を解決するための請求項1に記載の3レベルインバータのスナバ回路は、電源中性点を有した直流電源回路の正極端と交流入出力端の間に接続された正極側スイッチング素子と、前記直流電源回路の負極端と前記交流入出力端の間に接続された負極側スイッチング素子と、前記電源中性点と前記交流入出力端の間に少なくとも2直列接続された、互いに逆の耐圧方向に制御できる中性点クランプ用スイッチング素子と、前記少なくとも2直列接続された中性点クランプ用スイッチング素子の両端間に第1のスナバコンデンサおよび第1のスナバダイオードを直列接続し、該第1のスナバコンデンサおよび第1のスナバダイオードの共通接続点と前記直流電源回路の正極端の間に第1のスナバ抵抗を接続して構成された第1のスナバ回路と、前記中性点クランプ用スイッチング素子の両端間に第2のスナバコンデンサおよび第2のスナバダイオードを直列接続し、該第2のスナバコンデンサおよび第2のスナバダイオードの共通接続点と前記直流電源回路の負極端の間に第2のスナバ抵抗を接続して構成された第2のスナバ回路と、前記直流電源回路の正極端および正極側スイッチング素子の共通接続点と、前記交流入出力端の間に、第3のスナバコンデンサおよび逆阻止特性を有する第1のスイッチング手段を順次直列に接続し、前記第3のスナバコンデンサおよび第1のスイッチング手段の共通接続点と前記電源中性点の間に第3のスナバ抵抗を接続して構成された第3のスナバ回路と、前記直流電源回路の負極端および負極側スイッチング素子の共通接続点と、前記交流入出力端の間に、第4のスナバコンデンサおよび逆阻止特性を有する第2のスイッチング手段を順次直列に接続し、前記第4のスナバコンデンサおよび第2のスイッチング手段の共通接続点と前記電源中性点の間に第4のスナバ抵抗を接続して構成された第4のスナバ回路と、を備えたことを特徴としている。   A snubber circuit for a three-level inverter according to claim 1 for solving the above-described problem is provided with a positive-side switching element connected between a positive electrode end of a DC power supply circuit having a power supply neutral point and an AC input / output terminal. , A negative-side switching element connected between the negative electrode end of the DC power supply circuit and the AC input / output end, and at least two series connected between the neutral point of the power source and the AC input / output end, opposite to each other A first snubber capacitor and a first snubber diode are connected in series between both ends of the neutral point clamping switching element that can be controlled in the withstand voltage direction, and the at least two neutral point clamping switching elements connected in series, A first snubber circuit configured by connecting a first snubber resistor between a common connection point of one snubber capacitor and a first snubber diode and a positive terminal of the DC power supply circuit; A second snubber capacitor and a second snubber diode are connected in series between both ends of the neutral point clamping switching element, and a common connection point of the second snubber capacitor and the second snubber diode and the DC power source. A second snubber circuit configured by connecting a second snubber resistor between the negative electrode terminals of the circuit, a common connection point of the positive electrode terminal and the positive electrode side switching element of the DC power supply circuit, and the AC input / output terminal A third snubber capacitor and a first switching means having reverse blocking characteristics are sequentially connected in series between the common connection point of the third snubber capacitor and the first switching means and the power supply neutral point. A third snubber circuit connected to a third snubber resistor, a common connection point of the negative end of the DC power supply circuit and the negative side switching element, and the intersection. A fourth snubber capacitor and a second switching means having reverse blocking characteristics are sequentially connected in series between the input and output terminals, and a common connection point of the fourth snubber capacitor and the second switching means and the power source And a fourth snubber circuit configured by connecting a fourth snubber resistor between the sex points.

上記構成によれば、スナバコンデンサの電圧がスイッチング素子の電圧を超えることがないため、スイッチング素子のサージ電圧をスナバコンデンサによって確実に吸収することができる。   According to the above configuration, since the voltage of the snubber capacitor does not exceed the voltage of the switching element, the surge voltage of the switching element can be reliably absorbed by the snubber capacitor.

また請求項2に記載の3レベルインバータのスナバ回路は、請求項1において、前記正極側スイッチング素子と前記一方の耐圧方向に制御できる中性点クランプ用スイッチング素子のオン、オフ制御は、第1の期間に、互いに逆転関係で同時に制御され、前記他方の耐圧方向に制御できる中性点クランプ用スイッチング素子は前記第1の期間にオン制御され、前記負極側スイッチング素子と前記他方の耐圧方向に制御できる中性点クランプ用スイッチング素子のオン、オフ制御は、前記第1の期間に続く第2の期間に、互いに逆転関係で同時に制御され、前記一方の耐圧方向に制御できる中性点クランプ用スイッチング素子は前記第2の期間にオン制御され、前記第1のスイッチング手段は前記第2の期間にオフ制御され、第1の期間にオン制御され、前記第2のスイッチング手段は前記第1の期間にオフ制御され、第2の期間にオン制御され、前記第1および第2のスイッチング手段の各々のオン、オフの切り換えは、前記互いに逆の耐圧方向に制御できる中性点クランプ用スイッチング素子がともにオン制御されているタイミングで実行されることを特徴としている。   Further, the snubber circuit of the three-level inverter according to claim 2 is characterized in that, in the first aspect, the on / off control of the positive side switching element and the neutral point clamping switching element which can be controlled in the one withstand voltage direction During this period, the neutral-point-clamping switching elements that are simultaneously controlled in a reverse relationship with each other and can be controlled in the other withstand voltage direction are on-controlled in the first period, and in the negative voltage side switching element and the other withstand voltage direction. On / off control of the neutral point clamping switching element that can be controlled is simultaneously controlled in a reverse relationship with each other in the second period following the first period, and can be controlled in the one withstand voltage direction. The switching element is on-controlled during the second period, and the first switching means is off-controlled during the second period and is on during the first period. The second switching means is off-controlled during the first period and is on-controlled during the second period, and the on / off switching of each of the first and second switching means is performed with respect to each other. The neutral-point-clamping switching element that can be controlled in the reverse withstand voltage direction is executed at the timing when both are ON-controlled.

上記構成によれば、第1および第2のスイッチング手段の各々のオン、オフの切り換えは、両方の中性点クランプ用スイッチング素子がともにオン制御されているタイミングで実行されるので、スナバコンデンサの電圧上昇を確実に抑えることができ、これによりスナバコンデンサの電圧上昇を確実に抑えることが可能となり、これによってスナバコンデンサのサージ吸収動作がより確実となる。   According to the above configuration, the switching of each of the first and second switching means is performed at the timing when both the neutral point clamping switching elements are on-controlled. An increase in voltage can be reliably suppressed, which makes it possible to reliably suppress an increase in voltage of the snubber capacitor, thereby further ensuring a surge absorbing operation of the snubber capacitor.

(1)請求項1、2に記載の発明によれば、スナバコンデンサの電圧がスイッチング素子の電圧を超えることがないため、スイッチング素子のサージ電圧をスナバコンデンサによって確実に吸収することができる。これによって、電磁ノイズ発生低減および周辺機器の誤動作防止が可能となる。
(2)請求項2に記載の発明によれば、スナバコンデンサの電圧上昇を確実に抑えることができ、これによりスナバコンデンサの電圧上昇を確実に抑えることが可能となり、これによってスナバコンデンサのサージ吸収動作がより確実となる。
(1) According to the first and second aspects of the invention, since the voltage of the snubber capacitor does not exceed the voltage of the switching element, the surge voltage of the switching element can be reliably absorbed by the snubber capacitor. Thereby, generation of electromagnetic noise can be reduced and malfunction of peripheral devices can be prevented.
(2) According to the invention described in claim 2, it is possible to surely suppress the voltage increase of the snubber capacitor, and thereby it is possible to surely suppress the voltage increase of the snubber capacitor, and thereby the surge absorption of the snubber capacitor. Operation is more reliable.

本発明の実施例1の回路図。1 is a circuit diagram of Embodiment 1 of the present invention. 本発明の実施例1における上側スイッチ素子のスイッチング時の状態を表す回路図。The circuit diagram showing the state at the time of switching of the upper side switch element in Example 1 of this invention. 本発明の実施例1におけるスナバのサージ吸収から回生までの動きを表す回路図。The circuit diagram showing the motion from the surge absorption of the snubber in Example 1 of this invention to regeneration. 本発明の実施例1における電流阻止の状態を表す回路図。The circuit diagram showing the state of the electric current block in Example 1 of this invention. 本発明の実施例1における下側スイッチ素子のスイッチング時の状態を表す回路図。The circuit diagram showing the state at the time of switching of the lower side switch element in Example 1 of this invention. 本発明の実施例1における主回路スイッチとサブスイッチのタイムチャート。The time chart of the main circuit switch and subswitch in Example 1 of this invention. 本発明の実施例2の回路図。The circuit diagram of Example 2 of the present invention. 従来のA−NPC方式のスナバ回路の一例を示す回路図。The circuit diagram which shows an example of the conventional snubber circuit of an A-NPC system. 従来のA−NPC方式のスナバ回路の他の例を示す回路図。The circuit diagram which shows the other example of the conventional snubber circuit of an A-NPC system.

以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。図1は本発明の実施例1におけるスナバ回路の回路図を示し、図9と同一部分は同一符号をもって示している。   Hereinafter, embodiments of the present invention will be described with reference to the drawings, but the present invention is not limited to the following embodiments. FIG. 1 is a circuit diagram of a snubber circuit according to the first embodiment of the present invention, and the same parts as those in FIG. 9 are denoted by the same reference numerals.

図1において図9と異なる点は、スナバ用コンデンサC1と交流入出力端ACの間に、前記スナバ用ダイオードD1に代えて、サブスイッチS1および逆阻止ダイオードd1を直列に接続し、スナバ用コンデンサC4と交流入出力端ACの間に、前記スナバ用ダイオードD4に代えて、サブスイッチS4および逆阻止ダイオードd4を直列に接続した点にあり、その他の部分は図9と同一に構成されている。   1 differs from FIG. 9 in that a sub-switch S1 and a reverse blocking diode d1 are connected in series instead of the snubber diode D1 between the snubber capacitor C1 and the AC input / output terminal AC. Instead of the snubber diode D4, a sub switch S4 and a reverse blocking diode d4 are connected in series between C4 and the AC input / output terminal AC, and the other parts are the same as in FIG. .

前記サブスイッチS1,S4はMOS−FETの他、サイリスタ、トランジスタ、IGBT等で構成してもよい。   The sub-switches S1 and S4 may be composed of thyristors, transistors, IGBTs, etc. in addition to MOS-FETs.

図2〜図5は実施例1の動作を説明するための回路図(図1と同じ回路図)であり、図6はタイムチャートである。まず図2に示すように、主回路スイッチ中性点クランプ素子Tr3がONし、主回路スイッチ正極側素子Tr1および主回路スイッチ中性点クランプ素子Tr2が互い違いにスイッチングしている期間(図2の主回路スイッチ正極側素子Tr1がスイッチングしている期間:第1の期間)は、サブスイッチS1をONし、サブスイッチS4をOFFとする。   2 to 5 are circuit diagrams (the same circuit diagram as FIG. 1) for explaining the operation of the first embodiment, and FIG. 6 is a time chart. First, as shown in FIG. 2, the main circuit switch neutral point clamp element Tr3 is ON, and the main circuit switch positive side element Tr1 and the main circuit switch neutral point clamp element Tr2 are alternately switched (in FIG. During the period when the main circuit switch positive electrode side element Tr1 is switched: the first period), the sub switch S1 is turned on and the sub switch S4 is turned off.

これによってスナバ用コンデンサC1、スナバ用抵抗R1および逆阻止ダイオードd1がCRDスナバとして作用し、主回路スイッチ正極側素子Tr1の電圧サージが吸収される。   As a result, the snubber capacitor C1, the snubber resistor R1, and the reverse blocking diode d1 act as a CRD snubber, and the voltage surge of the main circuit switch positive side element Tr1 is absorbed.

また、このときサブスイッチS4がOFFのためスナバ用コンデンサC4への充電が阻止され、スナバ用コンデンサC4に直流電圧源E1とE2の合計電圧が印加されることは防止される。   At this time, since the sub switch S4 is OFF, charging of the snubber capacitor C4 is prevented, and the total voltage of the DC voltage sources E1 and E2 is prevented from being applied to the snubber capacitor C4.

具体的には、主回路スイッチ正極側素子Tr1がOFFすると(図2の主回路スイッチ正極側素子Tr1がスイッチングしている期間におけるOFFタイミング時)、図3に一点鎖線で示すように、主回路を構成する導体リアクトル分エネルギーがスナバ用コンデンサC1→サブスイッチS1→逆阻止ダイオードd1→交流入出力端ACの経路を通過し、スナバ用コンデンサC1がサージ電圧を吸収し、該コンデンサC1の電圧がE(V)よりも増加した場合、図3に点線で示すように、スナバコンデンサC1に吸収されたサージ電圧はスナバ用抵抗R1経由で放電し、直流電圧源E1に回生される。   Specifically, when the main circuit switch positive electrode side element Tr1 is turned OFF (at the OFF timing in the period when the main circuit switch positive electrode side element Tr1 in FIG. 2 is switched), as shown by the one-dot chain line in FIG. Is passed through the path of the snubber capacitor C1 → subswitch S1 → reverse blocking diode d1 → AC input / output terminal AC, the snubber capacitor C1 absorbs the surge voltage, and the voltage of the capacitor C1 is When the voltage exceeds E (V), the surge voltage absorbed by the snubber capacitor C1 is discharged via the snubber resistor R1 and regenerated by the DC voltage source E1, as indicated by a dotted line in FIG.

尚、サブスイッチS1自身の寄生逆並列ダイオードによる放電経路は、図4に一点鎖線で示すように逆阻止ダイオードd1により阻止されるため逆方向に電流は流れず、スナバ用コンデンサC1の電圧が制限抵抗(スナバ用抵抗R1)を経由せずに放電することはない。   Note that the discharge path by the parasitic antiparallel diode of the sub-switch S1 itself is blocked by the reverse blocking diode d1 as shown by a one-dot chain line in FIG. There is no discharge without passing through the resistor (snubber resistor R1).

また、主回路スイッチ正極側素子Tr1がONしているとき(図2の主回路スイッチ正極側素子Tr1のスイッチング期間におけるONタイミング時)は、図4に点線で示すように、逆阻止ダイオードd1により阻止されるため、スナバ用コンデンサC1が主回路スイッチ正極側素子Tr1およびサブスイッチS1の寄生逆並列ダイオード経由で短絡することはない。   Further, when the main circuit switch positive electrode side element Tr1 is ON (at the ON timing in the switching period of the main circuit switch positive electrode side element Tr1 in FIG. 2), as shown by the dotted line in FIG. Therefore, the snubber capacitor C1 is not short-circuited via the parasitic antiparallel diode of the main circuit switch positive-side element Tr1 and the sub switch S1.

次に図5に示すように、主回路スイッチ中性点クランプ素子Tr2がONし、主回路スイッチ負極側素子Tr4および主回路スイッチ中性点クランプ素子Tr3が互い違いにスイッチングしている期間(図5の主回路スイッチ負極側素子Tr4がスイッチングしている期間:第2の期間)は、サブスイッチS1をOFFし、サブスイッチS4をONとする。   Next, as shown in FIG. 5, the main circuit switch neutral point clamp element Tr2 is ON, and the main circuit switch negative side element Tr4 and the main circuit switch neutral point clamp element Tr3 are alternately switched (FIG. 5). In the period during which the main circuit switch negative side element Tr4 is switched: the second period), the sub switch S1 is turned off and the sub switch S4 is turned on.

これによって図2〜図4の場合と同様に、スナバ用コンデンサC4、スナバ用抵抗R4および逆阻止ダイオードd4がCRDスナバとして作用し、主回路スイッチ正極側素子Tr4の電圧サージが吸収される。   As a result, the snubber capacitor C4, the snubber resistor R4, and the reverse blocking diode d4 act as a CRD snubber as in the case of FIGS. 2 to 4, and the voltage surge of the main circuit switch positive electrode side element Tr4 is absorbed.

また、このときサブスイッチS1がOFFのためスナバ用コンデンサC1への充電が阻止され、スナバ用コンデンサC1に直流電圧源E1とE2の合計電圧が印加されることは防止される。   At this time, since the sub switch S1 is OFF, charging of the snubber capacitor C1 is prevented, and the total voltage of the DC voltage sources E1 and E2 is prevented from being applied to the snubber capacitor C1.

尚、前記サブスイッチS1,S4の各々のON,OFFの切り換えは、主回路スイッチ正極側素子Tr1のスイッチング期間と、主回路スイッチ負極側素子Tr4のスイッチング期間との切り換わりで、かつ主回路スイッチ中性点クランプ素子Tr2,Tr3がともにONのタイミングで実行される。   The ON / OFF switching of each of the sub switches S1 and S4 is performed by switching between the switching period of the main circuit switch positive side element Tr1 and the switching period of the main circuit switch negative side element Tr4, and the main circuit switch. The neutral point clamp elements Tr2 and Tr3 are both executed at the ON timing.

すなわち、図2の主回路スイッチ正極側素子Tr1がスイッチングしている期間→図5の主回路スイッチ負極側素子Tr4がスイッチングしている期間(又は主回路スイッチ負極側素子Tr4がスイッチングしている期間→主回路スイッチ正極側素子Tr1がスイッチングしている期間)に切り換えるタイミングにおいて、主回路スイッチ中性点クランプ素子Tr2,Tr3がともにONとなる時刻Txに行う。   That is, the period in which the main circuit switch positive electrode side element Tr1 in FIG. 2 is switched → the period in which the main circuit switch negative electrode side element Tr4 in FIG. 5 is switched (or the period in which the main circuit switch negative electrode side element Tr4 is switching). → At the time of switching during the period when the main circuit switch positive electrode side element Tr1 is switched), at the time Tx when both the main circuit switch neutral point clamping elements Tr2 and Tr3 are turned on.

これによって、スナバ用コンデンサC1,C4の電圧上昇を確実に抑えることができ、サージ吸収動作が確実なものとなる。   As a result, the voltage increase of the snubber capacitors C1 and C4 can be reliably suppressed, and the surge absorbing operation is ensured.

尚、スナバ用コンデンサC1,C4の予備充電時は、スナバ用抵抗R1,R4が突入電流防止抵抗として働き、前記コンデンサC1,C4に過電流が流れることが防止される。   When the snubber capacitors C1 and C4 are precharged, the snubber resistors R1 and R4 function as inrush current preventing resistors, thereby preventing an overcurrent from flowing through the capacitors C1 and C4.

図7は本発明の実施例2の回路図を示している。図7において図1と異なる点は、サブスイッチS1および逆阻止ダイオードd1の代わりに、逆阻止型サブスイッチ(例えばリバースブロッキングIGBT)S’1が接続され、サブスイッチS4および逆阻止ダイオードd4の代わりに、逆阻止型サブスイッチ(例えばリバースブロッキングIGBT)S’4が接続されている点にあり、その他の部分は図1と同一に構成されている。   FIG. 7 shows a circuit diagram of Embodiment 2 of the present invention. 7 differs from FIG. 1 in that a reverse blocking subswitch (for example, a reverse blocking IGBT) S′1 is connected instead of the subswitch S1 and the reverse blocking diode d1, and the subswitch S4 and the reverse blocking diode d4 are replaced. In addition, a reverse blocking sub-switch (for example, reverse blocking IGBT) S′4 is connected, and the other parts are the same as in FIG.

本実施例2においては、前記逆阻止ダイオードd1、d4が無くても逆阻止型サブスイッチS’1、S’4自体が前記d1、d4の逆阻止機能を有しているため、前記実施例1と同様の原理でスナバ動作、制御が行える。   In the second embodiment, the reverse blocking sub-switches S′1 and S′4 themselves have the reverse blocking function of the d1 and d4 even without the reverse blocking diodes d1 and d4. Snubber operation and control can be performed based on the same principle as in FIG.

以上のように実施例1、2によれば、スナバ用コンデンサ(C1,C4)の電圧がスイッチング素子(Tr1,Tr4)の電圧を超えることがないので、スイッチング時にスナバ回路によりサージ電圧を吸収する動作が確実になり(スナバ回路の機能が有効になり)、電磁ノイズ発生低減および周辺機器の誤動作防止ができる。   As described above, according to the first and second embodiments, since the voltage of the snubber capacitor (C1, C4) does not exceed the voltage of the switching element (Tr1, Tr4), the surge voltage is absorbed by the snubber circuit at the time of switching. Operation is reliable (the snubber circuit function is enabled), electromagnetic noise generation can be reduced, and peripheral equipment malfunctions can be prevented.

また、スナバ用コンデンサの低電圧化が可能になり(2E[V]の電圧が必要であったが、E[V]+導体リアクトル分サージまで下げられる)、スナバ用コンデンサの小型化およびコストダウンが可能となる。   In addition, the voltage of the snubber capacitor can be lowered (the voltage of 2E [V] was required, but it can be reduced to the surge by E [V] + conductor reactor), and the snubber capacitor can be reduced in size and cost. Is possible.

E1,E2…直流電圧源
C1〜C4…スナバ用コンデンサ
D1〜D4…スナバ用ダイオード
d1、d4…逆阻止ダイオード
R1〜R4…スナバ用抵抗
Tr1…主回路スイッチ正極側素子
Tr2,Tr3…主回路スイッチ中性点クランプ素子
Tr4…主回路スイッチ負極側素子
S1,S4…サブスイッチ
S’1、S’4…逆阻止型サブスイッチ
E1, E2 ... DC voltage source C1-C4 ... Snubber capacitor D1-D4 ... Snubber diode d1, d4 ... Reverse blocking diode R1-R4 ... Snubber resistance Tr1 ... Main circuit switch positive side element Tr2, Tr3 ... Main circuit switch Neutral point clamp element Tr4 ... Main circuit switch negative side element S1, S4 ... Sub switch S'1, S'4 ... Reverse blocking type sub switch

Claims (2)

電源中性点を有した直流電源回路の正極端と交流入出力端の間に接続された正極側スイッチング素子と、
前記直流電源回路の負極端と前記交流入出力端の間に接続された負極側スイッチング素子と、
前記電源中性点と前記交流入出力端の間に少なくとも2直列接続された、互いに逆の耐圧方向に制御できる中性点クランプ用スイッチング素子と、
前記少なくとも2直列接続された中性点クランプ用スイッチング素子の両端間に第1のスナバコンデンサおよび第1のスナバダイオードを直列接続し、該第1のスナバコンデンサおよび第1のスナバダイオードの共通接続点と前記直流電源回路の正極端の間に第1のスナバ抵抗を接続して構成された第1のスナバ回路と、
前記中性点クランプ用スイッチング素子の両端間に第2のスナバコンデンサおよび第2のスナバダイオードを直列接続し、該第2のスナバコンデンサおよび第2のスナバダイオードの共通接続点と前記直流電源回路の負極端の間に第2のスナバ抵抗を接続して構成された第2のスナバ回路と、
前記直流電源回路の正極端および正極側スイッチング素子の共通接続点と、前記交流入出力端の間に、第3のスナバコンデンサおよび逆阻止特性を有する第1のスイッチング手段を順次直列に接続し、前記第3のスナバコンデンサおよび第1のスイッチング手段の共通接続点と前記電源中性点の間に第3のスナバ抵抗を接続して構成された第3のスナバ回路と、
前記直流電源回路の負極端および負極側スイッチング素子の共通接続点と、前記交流入出力端の間に、第4のスナバコンデンサおよび逆阻止特性を有する第2のスイッチング手段を順次直列に接続し、前記第4のスナバコンデンサおよび第2のスイッチング手段の共通接続点と前記電源中性点の間に第4のスナバ抵抗を接続して構成された第4のスナバ回路と、
を備えたことを特徴とする3レベルインバータのスナバ回路。
A positive-side switching element connected between the positive electrode end of the DC power supply circuit having a power supply neutral point and the AC input / output end;
A negative-side switching element connected between the negative electrode end of the DC power supply circuit and the AC input / output terminal;
A neutral point clamping switching element connected in series between at least two power supply neutral points and the AC input / output end, and capable of controlling in a reverse withstand voltage direction;
A first snubber capacitor and a first snubber diode are connected in series between both ends of the at least two series-connected neutral point clamping switching elements, and a common connection point of the first snubber capacitor and the first snubber diode. And a first snubber circuit configured by connecting a first snubber resistor between the positive end of the DC power supply circuit,
A second snubber capacitor and a second snubber diode are connected in series between both ends of the neutral point clamping switching element, and a common connection point of the second snubber capacitor and the second snubber diode is connected to the DC power supply circuit. A second snubber circuit configured by connecting a second snubber resistor between negative electrode ends;
A third snubber capacitor and a first switching means having reverse blocking characteristics are sequentially connected in series between the common connection point of the positive electrode end and the positive electrode side switching element of the DC power supply circuit and the AC input / output terminal, A third snubber circuit configured by connecting a third snubber resistor between a common connection point of the third snubber capacitor and the first switching means and the power supply neutral point;
A fourth snubber capacitor and a second switching means having reverse blocking characteristics are sequentially connected in series between the common connection point of the negative electrode end and negative electrode side switching element of the DC power supply circuit and the AC input / output terminal, A fourth snubber circuit configured by connecting a fourth snubber resistor between a common connection point of the fourth snubber capacitor and the second switching means and the power supply neutral point;
A three-level inverter snubber circuit comprising:
前記正極側スイッチング素子と前記一方の耐圧方向に制御できる中性点クランプ用スイッチング素子のオン、オフ制御は、第1の期間に、互いに逆転関係で同時に制御され、前記他方の耐圧方向に制御できる中性点クランプ用スイッチング素子は前記第1の期間にオン制御され、
前記負極側スイッチング素子と前記他方の耐圧方向に制御できる中性点クランプ用スイッチング素子のオン、オフ制御は、前記第1の期間に続く第2の期間に、互いに逆転関係で同時に制御され、前記一方の耐圧方向に制御できる中性点クランプ用スイッチング素子は前記第2の期間にオン制御され、
前記第1のスイッチング手段は前記第2の期間にオフ制御され、第1の期間にオン制御され、前記第2のスイッチング手段は前記第1の期間にオフ制御され、第2の期間にオン制御され、
前記第1および第2のスイッチング手段の各々のオン、オフの切り換えは、前記互いに逆の耐圧方向に制御できる中性点クランプ用スイッチング素子がともにオン制御されているタイミングで実行されることを特徴とする請求項1に記載の3レベルインバータのスナバ回路。
On-off control of the positive-side switching element and the neutral point clamping switching element that can be controlled in the one withstand voltage direction is simultaneously controlled in a reverse relationship with each other in the first period, and can be controlled in the other withstand voltage direction. The neutral point clamping switching element is ON-controlled during the first period,
On-off control of the negative-point side switching element and the neutral point clamping switching element that can be controlled in the other withstand voltage direction is simultaneously controlled in a reverse relationship with each other in a second period following the first period, The neutral point clamping switching element that can be controlled in one withstand voltage direction is ON-controlled in the second period,
The first switching means is off-controlled during the second period and is on-controlled during the first period, and the second switching means is off-controlled during the first period and on-control during the second period And
The on / off switching of each of the first and second switching means is performed at a timing when both of the neutral point clamping switching elements that can be controlled in the reverse withstand voltage directions are on-controlled. The snubber circuit of the three-level inverter according to claim 1.
JP2013032771A 2013-02-22 2013-02-22 3-level inverter snubber circuit Expired - Fee Related JP6070258B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013032771A JP6070258B2 (en) 2013-02-22 2013-02-22 3-level inverter snubber circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013032771A JP6070258B2 (en) 2013-02-22 2013-02-22 3-level inverter snubber circuit

Publications (2)

Publication Number Publication Date
JP2014165965A JP2014165965A (en) 2014-09-08
JP6070258B2 true JP6070258B2 (en) 2017-02-01

Family

ID=51616127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013032771A Expired - Fee Related JP6070258B2 (en) 2013-02-22 2013-02-22 3-level inverter snubber circuit

Country Status (1)

Country Link
JP (1) JP6070258B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182944A (en) * 2017-04-18 2018-11-15 富士電機株式会社 Electric power conversion apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3647178B2 (en) * 1996-12-27 2005-05-11 東洋電機製造株式会社 Power converter using auxiliary resonant commutation circuit
JPH11262240A (en) * 1998-03-13 1999-09-24 Toshiba Corp Power conversion apparatus
JP2004080880A (en) * 2002-08-13 2004-03-11 Fuji Electric Holdings Co Ltd Snubber circuit

Also Published As

Publication number Publication date
JP2014165965A (en) 2014-09-08

Similar Documents

Publication Publication Date Title
AU2016286710B2 (en) Fault current-suppressing damper topology circuit and control method thereof and converter
Wang et al. Future HVDC-grids employing modular multilevel converters and hybrid DC-breakers
US11139808B2 (en) Semiconductor device and power conversion system
Nami et al. Five level cross connected cell for cascaded converters
JP6040582B2 (en) Protection control method for multi-level power conversion circuit
KR101846339B1 (en) Modular multipoint power converter for high voltages
JP5528946B2 (en) Indirect matrix converter
US20160043659A1 (en) Multilevel converter
US11139733B2 (en) Modular multilevel converter sub-module having DC fault current blocking function and method of controlling the same
JPH03107328A (en) Snubber circuit for power converter
US11258437B2 (en) Switching device for disconnecting a current path
JP2010288415A (en) Three-level power converter
JP5929277B2 (en) 3-level power converter
US20210297073A1 (en) Switching Device for Separating a Current Path
JP2003143863A (en) Power converter
JP2016100960A (en) Power converter, solar power system, reverse current prevention method, and reverse current prevention program
US20190068081A1 (en) Converter
JP2013059248A5 (en)
EP2852019B1 (en) Improvements in or relating to power modules for use in power transmission networks
JP6714834B2 (en) 3-level power conversion circuit
EP2849330A1 (en) Modular Power Converter and module thereof
JP2020014045A (en) Bidirectional switch circuit
JP6070258B2 (en) 3-level inverter snubber circuit
JPH07250484A (en) High-voltage self-excited converter for interconnected system
JPH10248264A (en) Neutral-point clamping-type power conversion apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161219

R150 Certificate of patent or registration of utility model

Ref document number: 6070258

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees