JP3757030B2 - Surge voltage suppressor - Google Patents
Surge voltage suppressor Download PDFInfo
- Publication number
- JP3757030B2 JP3757030B2 JP19087697A JP19087697A JP3757030B2 JP 3757030 B2 JP3757030 B2 JP 3757030B2 JP 19087697 A JP19087697 A JP 19087697A JP 19087697 A JP19087697 A JP 19087697A JP 3757030 B2 JP3757030 B2 JP 3757030B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- thyristor
- surge
- surge absorber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Rectifiers (AREA)
- Control Of Voltage And Current In General (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体遮断器の電流遮断時に発生するサージ電圧を抑制する半導体遮断器のサージ電圧抑制回路に関するものである。
【０００２】
【従来の技術】
高圧配電系において、機械式の遮断器で電流を遮断する場合は、通過電流の瞬時値が大きいところでは遮断されず、瞬時値が数アンペア位に小さくなったところで急激に裁断される。サイリスタのような他励形素子を用いた半導体遮断器の場合は半導体素子通過電流の瞬時値が０になったところで遮断される。
【０００３】
一方、ＧＴＯ等の自己消弧形素子を使用した高速半導体遮断器の場合は、半導体素子通過電流を数十μ秒以内に遮断できる。
【０００４】
電流を遮断した場合、遮断時のサージエネルギーは、電源および負荷のインダクタンスと遮断電流の２乗の積で表される。
【０００５】
機械式遮断器および他励形素子を使用した半導体遮断器の場合は、電流を瞬時値の０近辺で遮断するため、サージエネルギーは小さいが、自己消弧形素子を使用した高速半導体遮断器の場合は遮断電流が大きいため、非常に大きなサージエネルギーが半導体スイッチに印加されることになる。
【０００６】
このエネルギーをスイッチ部で吸収しないとスイッチ両端や負荷側に過電圧が発生し、半導体素子および負荷機器を破損させることになる。
【０００７】
図４に従来のサージ吸収回路の一例を示す。このサージ吸収回路は半導体遮断器１の負荷側インダクタンスが電源側に比べ大きいため、負荷側にダイオードＤを用いた三相高圧整流回路ＤＢと、この整流出力により充電される直流コンデンサＣおよび充電電流制限抵抗ＲLおよび放電抵抗ＲDからなるサージ吸収回路３で構成されている。
【０００８】
なお、半導体遮断器１を構成しているＧＴＯスイッチ２1〜２3の極間には半導体素子保護用の酸化亜鉛素子を使用したサージ吸収回路が設置されている。
【０００９】
【発明が解決しようとする課題】
ところで、上記従来のサージ吸収回路３は、
（１）電圧を印加した場合に直流コンデンサＣに突入電流が流れる。このため整流ダイオードＤＢはこの突入電流に耐える容量が必要となる。現在、この突入電流に耐える高圧回路に使用可能な高耐圧ダイオードＤとして適切なものがなく、数十アンペア以上の比較的容量の大きいダイオードを多数直列接続して使用することになる。
【００１０】
（２）線間電圧の過電圧レベルを２０％以下に抑制しようとすると、直流コンデンサＣの容量を大きくする必要がある。６．６ｋＶ系統の場合、直流コンデンサは直流定格電圧が１０ｋＶのものを数百μＦ必要であり、複数個を並列接続することとなる。
【００１１】
したがって、この回路を用いたサージ吸収装置は寸法が大きくなり、コストも高くなるという問題があった。
【００１２】
この発明は、従来のこのような問題点に鑑みてなされたものであり、その目的とするところは、突入電流がなく、装置の小形化と低価格化が可能となる半導体遮断器のサージ電圧抑制回路を提供することにある。
【００１３】
【課題を解決するための手段】
この発明のサージ電圧抑制回路は、自己消弧形素子を使用した高速半導体遮断器の負荷側あるいは電源側に接続されるダイオードを使用した三相高圧整流回路と、この高圧整流回路の直流側に接続された非線形抵抗特性を有するサージアブソーバとサイリスタとの直列回路と、このサージアブソーバとサイリスタにそれぞれ並列に接続されサージアブソーバとサイリスタの電圧分担を行う分担抵抗回路と、前記サイリスタのアノード、ゲート間に直列接続されたゲート電流制限用抵抗，ブレークオーバダイオードからなるゲート制御回路とからなる。
【００１４】
または、自己消弧素子を使用した高速半導体遮断器の負荷側あるいは電源側の線間に接続される非線形抵抗特性を有するサージアブソーバとサイリスタの逆並列回路との直列回路と、このサージアブソーバ及びサイリスタの逆並列回路にそれぞれ並列に接続されサージアブソーバ及びサイリスタの電圧分担を行う分担抵抗回路と、前記サイリスタの逆並列回路の各サイリスタのアノードとゲートとの間にそれぞれ直列に接続された、ゲート電流制限用抵抗，ブレークオーバダイオード，逆電圧阻止用ダイオードからなる各ゲート制御回路とからなるものである。
【００１５】
【発明の実施の形態】
図１に実施の形態１にかかるサージ電圧抑制回路を示す。図中、１はＧＴＯスイッチ２1〜２3からなる高速半導体遮断器、３は自己消弧形素子を使用した半導体遮断器１の負荷側に接続されたサージ電圧抑制回路で、ヒューズＦ1〜Ｆ3と、このヒューズを介して入力する配電線電圧を整流するダイオードＤを用いた三相高圧整流器ＤＢと、この出力端子間に接続された、酸化亜鉛素子等の非線形抵抗で作られたサージアブソーバＡＬ１とサイリスタＴＨ１の直列回路と、このサージアブソーバＡＬ１及びサイリスタＴＨ１にはそれぞれ並列にサージアブソーバとサイリスタの電圧分担を行う分担抵抗Ｒ１１及びＲ１２が接続され、サイリスタＴＨ１のアノードとゲートとの間には、ゲート制御回路として制限抵抗Ｒ１３とブレークオーバダイオードＢＯＤ１が直列に接続されて構成されている。
【００１６】
上記サージ電圧抑制回路の動作について説明する。常時は、抵抗Ｒ１１及びＲ１２に生ずる電圧でサージアブソーバＡＬ１及びサイリスタＴＨ１の電圧を分担しており、サージアブソーバＡＬ１及びサイリスタＴＨ１はＯＦＦ状態にある。
【００１７】
半導体遮断器１が動作し電流遮断すると線間電圧が上昇し、これに比例してサージアブソーバＡＬ１及びサイリスタＴＨ１の分担電圧が上昇する。線間電圧（瞬時値）があるレベルに到達すると、ブレークオーバダイオードＢＯＤ１がブレークし、サージアブソーバＡＬ１の電圧が上昇する。
【００１８】
サージアブソーバＡＬ１は非線形抵抗であり、過電圧が印加されると電流が多く流れ、これによりサイリスタＴＨ１が点弧する。しかして、電流遮断時のサージエネルギーは、サージアブソーバＡＬ１に蓄積され、サージ電圧は抑制される。
【００１９】
制限抵抗Ｒ１３は、ブレークオーバダイオードＢＯＤ１がブレークしたときに過大なゲート電流がサイリスタやブレークオーバダイオードに流れるのを制限する。
【００２０】
この回路はサイリスタＴＨ１に直流が印加されるので、電流遮断後直流電圧が低下した場合に、サイリスタを流れる電流がサイリスタの保持電流以下になるように設計し、サイリスタをＯＦＦさせる必要がある。
【００２１】
この回路は、過電圧吸収にコンデンサを使用していないため突入電流が発生しないので、整流ダイオード，ヒューズを小形化できる。なお、将来この回路に適用可能な高耐圧ダイオード（１直列で適用可能な高耐圧品）ができた場合は最も構成部品を低減でき、小形化，低価格化が図れる。
【００２２】
実施の形態２
図２，図３に実施の形態２にかかるサージ電圧抑制回路を示す。図１において、１はＧＴＯスイッチ２1〜２3を用いた高速半導体遮断器、４1〜４3はヒューズＦ1〜Ｆ3を介して半導体遮断器１の負荷側の各線間に接続されたサージ電圧抑制回路である。
【００２３】
各サージ電圧抑制回路４（４1〜４3）はそれぞれ図３に示すように、端子ａ，ｂ間に非線形抵抗で作られたサージアブソーバＡＬ２とサイリスタＴＨ２１，ＴＨ２２のサイリスタ逆並列回路５が直列に接続され、このサージアブソーバＡＬ２とサイリスタＴＨ２１，ＴＨ２２の逆並列回路５にはそれぞれ並列にサージアブソーバＡＬ２とサイリスタＴＨ２１，ＴＨ２２の電圧分担を行う分担抵抗Ｒ２１とＲ２２が接続され、サイリスタＴＨ２１のアノードとゲートとの間には、ゲート回路として制限抵抗Ｒ２３，ブレークオーバダイオードＢＯＤ２１，逆電圧ブロック用ダイオードＤ２１が直列に接続され、同じく、サイリスタＴＨ２２のアノードとゲートとの間には、ゲート回路として制限抵抗Ｒ２４，ブロックダイオードＢＯＤ２２，逆電圧ブロック用ダイオードＤ２２が直列に接続されて構成されている。
【００２４】
上記サージ電圧抑制回路の動作について説明する。常時は抵抗Ｒ２１及びＲ２２に生ずる電圧でサージアブソーバＡＬ２及びサイリスタＴＨ２１，ＴＨ２２の電圧を分担する。半導体遮断器１が電流遮断すると線間電圧が上昇し、これに比例して、サージアブソーバＡＬ２及びサイリスタＴＨ２１，ＴＨ２２の分担電圧が上昇する。線間電圧（瞬時値）があるレベルに到達すると、ブレークオーバダイオードＢＯＤ２１又はＢＯＤ２２がＯＮし、サージアブソーバＡＬ２の電圧が上昇する。
【００２５】
サージアブソーバＡＬ２は非線形抵抗であり、過電圧が印加されると電流が多く流れ、これによりサイリスタＴＨ２１，ＴＨ２２が点弧する。しかして、電流遮断時のサージエネルギーはサージアブソーバＡＬ２に蓄積され、サージ電圧は抑制される。
【００２６】
この回路は端子ａ，ｂ間に交流が印加されるので、サイリスタを逆並列に接続する必要がある。
【００２７】
制限抵抗Ｒ２３，Ｒ２４はブレークオーバダイオードＢＯＤ２１，ＢＯＤ２２がブレークしたとき過大なゲート電流がサイリスタやブレークオーバーダイオードに流れるのを制限する。また、逆電圧ブロック用ダイオードＤ２１，Ｄ２２はブレークオーバダイオードが逆方向電圧をブロックできないので必要である。
【００２８】
上記図１の回路では、電流遮断後にサイリスタをオフするため、通常の直流状態でサイリスタ通過電流を保持電流以下にする必要があり、電流遮断時の線間電圧サージ電圧を＋２０％以下に抑制することが困難であるが、この回路（図２，図３）では＋１５％〜＋２０％に抑制することができる。
【００２９】
【発明の効果】
１．請求項１ないし２の発明は、
（１）コンデンサがないため、高圧回路を印加した場合に突入電流は発生しない。そのため、整流ダイオードないしヒューズの過電流責務が軽減され、ダイオード、ヒューズを小形化することができる。また、突入電流がないため、系統に悪影響を及ぼさない。
【００３０】
（２）直流回路部をサージアブソーバを１個ないし複数並列したものと、サイリスタ１個、ブレークオーバダイオード等のゲート回路１個で構成できるので、低価格化，小形化することができる。
【００３１】
２．請求項３ないし４の発明は、
（１）コンデンサがないため、高圧回路を印加した場合に突入電流は発生しない。そのためヒューズの過電流責務が軽減され、ヒューズを小形化することができる。また、突入電流がないため、系統に悪影響を及ぼさない。
【００３２】
（２）整流ダイオードを使用しないため、装置の小形化，低価格が図れる。
【００３３】
（３）電流遮断時の線間電圧サージを＋１５％〜＋２０％に抑制することができる。
【図面の簡単な説明】
【図１】実施の形態１にかかるサージ電圧抑制回路。
【図２】実施の形態２にかかる相間用サージ電圧抑制回路の接続を示すブロック図。
【図３】同、相間用サージ電圧抑制回路図。
【図４】従来例にかかるサージ電圧吸収回路図。
【符号の説明】
１…自己消弧形素子を用いた高速半導体遮断器
２1〜２3…高速半導体遮断器を構成するＧＴＯスイッチ
３…サージ電圧抑制回路
４，４1〜４3…線間用サージ電圧抑制回路
５…サイリスタ逆並列回路
ＤＢ…三相高圧整流回路
ＡＬ１，ＡＬ２…サージアブソーバ
ＴＨ１，ＴＨ２１，ＴＨ２２…サイリスタ
ＢＯＤ１，ＢＯＤ２１，ＢＯＤ２２…ブレークオーバダイオード。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a surge voltage suppression circuit for a semiconductor circuit breaker that suppresses a surge voltage generated when a current of the semiconductor circuit breaker is interrupted.
[0002]
[Prior art]
In a high-voltage distribution system, when a current is interrupted by a mechanical circuit breaker, it is not interrupted when the instantaneous value of the passing current is large, but is abruptly cut when the instantaneous value is reduced to several amperes. In the case of a semiconductor circuit breaker using a separately-excited element such as a thyristor, the circuit breaker is cut off when the instantaneous value of the current passing through the semiconductor element becomes zero.
[0003]
On the other hand, in the case of a high-speed semiconductor circuit breaker using a self-extinguishing element such as GTO, the current passing through the semiconductor element can be interrupted within several tens of microseconds.
[0004]
When the current is interrupted, the surge energy at the time of interruption is represented by the product of the inductance of the power source and the load and the square of the interruption current.
[0005]
In the case of a semiconductor circuit breaker using a mechanical circuit breaker and a separately-excited element, the surge current is small because the current is cut off near the instantaneous value of 0, but a high-speed semiconductor circuit breaker using a self-extinguishing element is used. In this case, since the breaking current is large, very large surge energy is applied to the semiconductor switch.
[0006]
If this energy is not absorbed by the switch section, an overvoltage is generated at both ends of the switch and at the load side, causing damage to the semiconductor element and the load device.
[0007]
FIG. 4 shows an example of a conventional surge absorbing circuit. In this surge absorption circuit, the load-side inductance of the semiconductor circuit breaker 1 is larger than that on the power supply side. Therefore, a three-phase high-voltage rectifier circuit DB using a diode D on the load side, a DC capacitor C charged by this rectified output, and a charging current The surge absorbing circuit 3 includes a limiting resistor R L and a discharge resistor R D.
[0008]
A surge absorption circuit using a zinc oxide element for protecting a semiconductor element is installed between the GTO switches 2 1 to 2 3 constituting the semiconductor circuit breaker 1.
[0009]
[Problems to be solved by the invention]
By the way, the conventional surge absorbing circuit 3 is
(1) Inrush current flows through the DC capacitor C when a voltage is applied. For this reason, the rectifier diode DB needs to have a capacity to withstand this inrush current. At present, there is no suitable high-voltage diode D that can be used in a high-voltage circuit that can withstand this inrush current, and a large number of diodes having a relatively large capacity of several tens of amperes or more are connected in series.
[0010]
(2) In order to suppress the overvoltage level of the line voltage to 20% or less, it is necessary to increase the capacity of the DC capacitor C. In the case of the 6.6 kV system, a DC capacitor having a rated DC voltage of 10 kV needs to be several hundred μF, and a plurality of DC capacitors are connected in parallel.
[0011]
Therefore, the surge absorber using this circuit has a problem that the size is increased and the cost is increased.
[0012]
The present invention has been made in view of such conventional problems, and the object of the present invention is to provide a surge voltage of a semiconductor circuit breaker that does not have an inrush current and enables downsizing and cost reduction of the device. It is to provide a suppression circuit.
[0013]
[Means for Solving the Problems]
The surge voltage suppression circuit of the present invention includes a three-phase high-voltage rectifier circuit using a diode connected to a load side or a power source side of a high-speed semiconductor circuit breaker using a self-extinguishing element, and a DC side of the high-voltage rectifier circuit. A series circuit of a connected surge absorber and thyristor having nonlinear resistance characteristics, a shared resistance circuit connected in parallel to each of the surge absorber and thyristor, and sharing the voltage of the surge absorber and thyristor, and between the anode and gate of the thyristor And a gate control circuit comprising a gate current limiting resistor and a breakover diode connected in series.
[0014]
Alternatively, a series circuit of a surge absorber having a non-linear resistance characteristic connected between a load side or a power source side line of a high-speed semiconductor circuit breaker using a self-extinguishing element and a reverse parallel circuit of the thyristor, and the surge absorber and thyristor Each of the anti-parallel circuits connected in parallel to each other and the voltage sharing of the surge absorber and thyristor, and the gate current connected in series between the anode and gate of each thyristor of the anti-parallel circuit of the thyristor Each gate control circuit includes a limiting resistor, a breakover diode, and a reverse voltage blocking diode.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows a surge voltage suppression circuit according to the first embodiment. In the figure, 1 is a high-speed semiconductor circuit breaker composed of GTO switches 2 1 to 2 3 , 3 is a surge voltage suppression circuit connected to the load side of the semiconductor circuit breaker 1 using a self-extinguishing element, and fuses F 1 to F 3 , a three-phase high-voltage rectifier DB using a diode D that rectifies the distribution line voltage input through this fuse, and a surge created by a non-linear resistance such as a zinc oxide element connected between the output terminals The series circuit of the absorber AL1 and the thyristor TH1, and the sharing resistors R11 and R12 for sharing the voltage of the surge absorber and the thyristor are connected in parallel to the surge absorber AL1 and the thyristor TH1, respectively, and between the anode and the gate of the thyristor TH1. As a gate control circuit, a limiting resistor R13 and a breakover diode BOD1 are connected in series.
[0016]
The operation of the surge voltage suppression circuit will be described. Normally, the voltage generated in the resistors R11 and R12 shares the voltage of the surge absorber AL1 and the thyristor TH1, and the surge absorber AL1 and the thyristor TH1 are in the OFF state.
[0017]
When the semiconductor circuit breaker 1 operates and interrupts the current, the line voltage increases, and the voltage shared by the surge absorber AL1 and the thyristor TH1 increases in proportion to this. When the line voltage (instantaneous value) reaches a certain level, the breakover diode BOD1 breaks and the voltage of the surge absorber AL1 rises.
[0018]
The surge absorber AL1 is a non-linear resistance. When an overvoltage is applied, a large amount of current flows, whereby the thyristor TH1 is ignited. Therefore, the surge energy at the time of current interruption is accumulated in the surge absorber AL1, and the surge voltage is suppressed.
[0019]
The limiting resistor R13 limits an excessive gate current from flowing to the thyristor or breakover diode when the breakover diode BOD1 breaks.
[0020]
In this circuit, since a direct current is applied to the thyristor TH1, it is necessary to turn off the thyristor by designing so that the current flowing through the thyristor becomes equal to or less than the holding current of the thyristor when the direct current voltage drops after the current is cut off.
[0021]
Since this circuit does not use a capacitor for overvoltage absorption, no inrush current is generated, so that the size of the rectifier diode and fuse can be reduced. If a high voltage diode applicable to this circuit in the future (high voltage product that can be applied in series) can be produced, the number of components can be reduced most, and the size and price can be reduced.
[0022]
Embodiment 2
2 and 3 show a surge voltage suppression circuit according to the second embodiment. In FIG. 1, 1 is a high-speed semiconductor circuit breaker using GTO switches 2 1 to 2 3 , and 4 1 to 4 3 are connected between lines on the load side of the semiconductor circuit breaker 1 through fuses F 1 to F 3 . This is a surge voltage suppression circuit.
[0023]
As shown in FIG. 3, each surge voltage suppression circuit 4 (4 1 to 4 3 ) has a surge absorber AL2 made of a non-linear resistance between terminals a and b and a thyristor antiparallel circuit 5 of thyristors TH21 and TH22 in series. The anti-parallel circuit 5 of the surge absorber AL2 and the thyristors TH21 and TH22 are connected in parallel with the sharing resistors R21 and R22 for sharing the voltage of the surge absorber AL2 and the thyristors TH21 and TH22, respectively, and the anode of the thyristor TH21 Between the gate, a limiting resistor R23, a breakover diode BOD21, and a reverse voltage blocking diode D21 are connected in series as a gate circuit. Similarly, between the anode and the gate of the thyristor TH22, a limiting resistor is connected as a gate circuit. R24, block diode BOD22, The voltage block diode D22 is configured by connecting in series.
[0024]
The operation of the surge voltage suppression circuit will be described. Normally, the voltage generated in the resistors R21 and R22 shares the voltages of the surge absorber AL2 and the thyristors TH21 and TH22. When the semiconductor circuit breaker 1 cuts off the current, the line voltage increases, and in proportion to this, the voltage shared by the surge absorber AL2 and the thyristors TH21 and TH22 increases. When the line voltage (instantaneous value) reaches a certain level, the breakover diode BOD21 or BOD22 is turned ON, and the voltage of the surge absorber AL2 increases.
[0025]
The surge absorber AL2 is a non-linear resistor, and when an overvoltage is applied, a large amount of current flows, whereby the thyristors TH21 and TH22 are ignited. Therefore, the surge energy at the time of current interruption is accumulated in the surge absorber AL2, and the surge voltage is suppressed.
[0026]
In this circuit, since an alternating current is applied between the terminals a and b, it is necessary to connect thyristors in antiparallel.
[0027]
The limiting resistors R23 and R24 limit excessive gate current from flowing to the thyristor or breakover diode when the breakover diodes BOD21 and BOD22 break. The reverse voltage blocking diodes D21 and D22 are necessary because the breakover diode cannot block the reverse voltage.
[0028]
In the circuit shown in FIG. 1, since the thyristor is turned off after the current is cut off, the current passing through the thyristor must be kept below the holding current in a normal DC state, and the line voltage surge voltage at the time of the current interruption is suppressed to + 20% or less. However, in this circuit (FIGS. 2 and 3), it can be suppressed to + 15% to + 20%.
[0029]
【The invention's effect】
1. The inventions of claims 1 and 2
(1) Since there is no capacitor, no inrush current is generated when a high voltage circuit is applied. Therefore, the overcurrent duty of the rectifier diode or fuse is reduced, and the diode and fuse can be miniaturized. In addition, since there is no inrush current, the system is not adversely affected.
[0030]
(2) Since the DC circuit portion can be composed of one or a plurality of surge absorbers in parallel, one thyristor, and one gate circuit such as a breakover diode, the price can be reduced and the size can be reduced.
[0031]
2. The inventions of claims 3 to 4
(1) Since there is no capacitor, no inrush current is generated when a high voltage circuit is applied. Therefore, the overcurrent duty of the fuse is reduced, and the fuse can be miniaturized. In addition, since there is no inrush current, the system is not adversely affected.
[0032]
(2) Since no rectifier diode is used, the device can be reduced in size and cost.
[0033]
(3) The line voltage surge at the time of current interruption can be suppressed to + 15% to + 20%.
[Brief description of the drawings]
1 is a surge voltage suppression circuit according to a first embodiment;
FIG. 2 is a block diagram showing the connection of the inter-phase surge voltage suppression circuit according to the second embodiment;
FIG. 3 is a surge voltage suppression circuit diagram for interphase.
FIG. 4 is a surge voltage absorption circuit diagram according to a conventional example.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... High-speed semiconductor circuit breaker using self-extinguishing type element 2 1 to 2 3 ... GTO switch 3 constituting high-speed semiconductor circuit breaker 3 ... Surge voltage suppression circuit 4, 4 1 to 4 3 ... Surge voltage suppression circuit for line 5 ... Thyristor reverse parallel circuit DB ... Three-phase high voltage rectifier circuit AL1, AL2 ... Surge absorber TH1, TH21, TH22 ... Thyristor BOD1, BOD21, BOD22 ... Breakover diode.
Claims (4)
このサージアブソーバとサイリスタにそれぞれ並列に接続されサージアブソーバとサイリスタの電圧分担を行う分担抵抗回路と、
前記サイリスタのアノード、ゲート間に直列接続されたゲート電流制限用抵抗，ブレークオーバダイオードからなるゲート制御回路と、
を有し、線間電圧に過電圧が発生した場合に、任意レベルでブレークオーバダイオードがブレークし、線間電圧の過電圧をサージアブソーバで抑制することを特徴とするサージ電圧抑制回路。A three-phase high-voltage rectifier circuit using a diode connected to the load side or power supply side of a high-speed semiconductor circuit breaker using a self-extinguishing element, and a surge having a nonlinear resistance characteristic connected to the DC side of the high-voltage rectifier circuit A series circuit of an absorber and a thyristor;
A shared resistance circuit that is connected in parallel to the surge absorber and thyristor and performs voltage sharing of the surge absorber and thyristor,
A gate control circuit comprising a gate current limiting resistor and a breakover diode connected in series between the anode and gate of the thyristor;
When the overvoltage occurs in the line voltage, the breakover diode breaks at an arbitrary level, and the overvoltage of the line voltage is suppressed by a surge absorber.
前記高圧整流回路はヒューズを介して半導体遮断器の負荷側または電源側に接続されることを特徴とするサージ電圧抑制回路。In claim 1,
The surge voltage suppression circuit, wherein the high-voltage rectifier circuit is connected to a load side or a power source side of the semiconductor circuit breaker via a fuse.
このサージアブソーバ及びサイリスタの逆並列回路にそれぞれ並列に接続され、サージアブソーバ及びサイリスタの電圧分担を行う分担抵抗回路と、
前記サイリスタの逆並列回路の各サイリスタのアノードとゲートとの間にそれぞれ直列に接続された、ゲート電流制限用抵抗，ブレークオーバダイオード，逆電圧阻止用ダイオードからなる各ゲート制御回路と、
を有し、線間電圧に過電圧が発生した場合に任意過電圧レベルでブレークオーバダイオードがブレークし、過電圧をサージアブソーバで抑制することを特徴とするサージ電圧抑制回路。A series circuit of a surge absorber having a non-linear resistance characteristic connected between lines on the load side or power supply side of a high-speed semiconductor circuit breaker using a self-extinguishing element and an anti-parallel circuit of a thyristor;
A shared resistor circuit that is connected in parallel to the anti-parallel circuit of the surge absorber and thyristor, and performs voltage sharing of the surge absorber and thyristor;
Each gate control circuit comprising a gate current limiting resistor, a breakover diode, and a reverse voltage blocking diode connected in series between the anode and gate of each thyristor of the anti-parallel circuit of the thyristor;
A surge voltage suppressing circuit, wherein when an overvoltage occurs in a line voltage, the breakover diode breaks at an arbitrary overvoltage level and the overvoltage is suppressed by a surge absorber.
前記サージ電圧抑制回路はヒューズを介して半導体遮断器の負荷側または電源側に接続されることを特徴とするサージ電圧抑制回路。In claim 3,
The surge voltage suppression circuit is connected to a load side or a power source side of a semiconductor circuit breaker through a fuse.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19087697A JP3757030B2 (en) | 1997-07-16 | 1997-07-16 | Surge voltage suppressor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19087697A JP3757030B2 (en) | 1997-07-16 | 1997-07-16 | Surge voltage suppressor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1141800A JPH1141800A (en) | 1999-02-12 |
| JP3757030B2 true JP3757030B2 (en) | 2006-03-22 |
Family
ID=16265229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19087697A Expired - Lifetime JP3757030B2 (en) | 1997-07-16 | 1997-07-16 | Surge voltage suppressor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3757030B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10221714B4 (en) * | 2002-05-16 | 2008-08-21 | Abb Ag | Overvoltage protection |
| CN102299512B (en) * | 2011-07-18 | 2014-03-12 | 中国电力科学研究院 | High-capacity capacitor overvoltage protection circuit adopting BOD (bistable optical device) element |
| WO2014107846A1 (en) * | 2013-01-09 | 2014-07-17 | 中国长城计算机深圳股份有限公司 | Fully-controlled bridge-type rectifying device having surge suppression function |
| CN112993943B (en) * | 2021-03-25 | 2023-05-26 | 深圳市同昌汇能科技发展有限公司 | Drive protection circuit of vacuum circuit breaker |
-
1997
- 1997-07-16 JP JP19087697A patent/JP3757030B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1141800A (en) | 1999-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7181998B2 (en) | DC energy dissipation device and control method thereof | |
| US10389262B2 (en) | Device for temporarily taking over electrical current from an energy transfer or distribution device, when needed | |
| JP3745561B2 (en) | Multi-level neutral point potential fixed power converter | |
| US11258437B2 (en) | Switching device for disconnecting a current path | |
| RU2372707C2 (en) | Suppression device for converter bridge with energy return | |
| US20210297073A1 (en) | Switching Device for Separating a Current Path | |
| JPS61153905A (en) | Arc extinguisher | |
| JPH09275674A (en) | Power converter | |
| WO2012171995A1 (en) | Fast bypass device | |
| Shin et al. | Snubber circuit of bidirectional solid state DC circuit breaker based on SiC MOSFET | |
| JPH0850518A (en) | Overcurrent protective device | |
| JP3757030B2 (en) | Surge voltage suppressor | |
| JPH10126961A (en) | Current limiting apparatus | |
| JPH07250484A (en) | High-voltage self-excited converter for interconnected system | |
| JPH03261377A (en) | Protector of power converter | |
| US11888312B2 (en) | Solid state circuit breaker with reduced clamping voltage | |
| CN113394961B (en) | Switch sub-module of composite energy consumption device and protection method thereof | |
| JPH0457249B2 (en) | ||
| Schroder et al. | Solid-state circuit breakers and current-limiting devices for medium-voltage systems | |
| KR102222127B1 (en) | Circuit breaker and circuit breaker apparatus composed of semiconductor element | |
| CN108666983B (en) | Circuit breaker, circuit breaking system, power system and operation method | |
| JP3296408B2 (en) | Power converter | |
| Almutairy et al. | A novel DC circuit breaker design using a magnetically coupled-inductor for DC applications | |
| RU2074472C1 (en) | Overvoltage protective gear for ac mains loads | |
| RU2095906C1 (en) | Surge voltage protection device for ac mains loads |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140106 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |