JP2021018969A - Management device and electrical power system - Google Patents

Management device and electrical power system Download PDF

Info

Publication number
JP2021018969A
JP2021018969A JP2019135927A JP2019135927A JP2021018969A JP 2021018969 A JP2021018969 A JP 2021018969A JP 2019135927 A JP2019135927 A JP 2019135927A JP 2019135927 A JP2019135927 A JP 2019135927A JP 2021018969 A JP2021018969 A JP 2021018969A
Authority
JP
Japan
Prior art keywords
voltage
cells
voltage measurement
discharge
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019135927A
Other languages
Japanese (ja)
Other versions
JP7260433B2 (en
Inventor
中山 正人
Masato Nakayama
正人 中山
智徳 國光
Tomonori Kunimitsu
智徳 國光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2019135927A priority Critical patent/JP7260433B2/en
Publication of JP2021018969A publication Critical patent/JP2021018969A/en
Application granted granted Critical
Publication of JP7260433B2 publication Critical patent/JP7260433B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Abstract

To enhance a temperature monitoring of a plurality of cells connected in serial, while suppressing a cost.SOLUTION: A voltage measurement circuit (30) is connected to each node of a plurality of cells (E1-E3) with a voltage measurement wire (L1-L4) to measure each voltage of the plurality of cells (E1-E3). A plurality of discharge circuits (Rd1-Rd3 and Q1-Q3) is connected to each of two adjacent voltage measurement wires and each of the plurality of cells (E1-E3) in parallel. A control circuit (40) executes an equivalent processing between the plurality of cells (E1-E3). A temperature transducer (T1) is connected between a node of an insertion resistor (Rdv1) on the voltage measurement wire (L1) at the voltage measurement circuit (30) side and a node between the discharge resistor (Rd1) connected to the voltage measurement wire (L1) and a switch (Q1). The control circuit (40) estimates a circumference temperature of the temperature transducer (T1) on the basis of a voltage measured in an on state of the switch (Q1).SELECTED DRAWING: Figure 1

Description

本発明は、直列接続された複数のセルの状態を管理する管理装置、電源システムに関する。 The present invention relates to a management device and a power supply system that manage the states of a plurality of cells connected in series.

近年、ハイブリッド車(HV)、プラグインハイブリッド車(PHV)、電気自動車(EV)が普及してきている。これらの電動車両にはキーデバイスとして二次電池が搭載される。車載用二次電池としては主に、ニッケル水素電池およびリチウムイオン電池が普及している。今後、エネルギー密度が高いリチウムイオン電池の普及が加速すると予想される。 In recent years, hybrid vehicles (HVs), plug-in hybrid vehicles (PHVs), and electric vehicles (EVs) have become widespread. These electric vehicles are equipped with a secondary battery as a key device. Nickel-metal hydride batteries and lithium-ion batteries are mainly used as in-vehicle secondary batteries. It is expected that the spread of lithium-ion batteries with high energy density will accelerate in the future.

通常、車載用二次電池では安全性担保の観点から、電池の電圧、温度、電流が常時監視されている。特にリチウムイオン電池は常用領域と使用禁止領域が近接しているため厳格な電圧管理が必要であり、セル単位で電圧が計測されている(例えば、特許文献1参照)。リチウムイオン電池では電力効率の維持および安全性担保の観点から、直列接続された複数のセル間において容量を均等化する均等化処理が実行される。均等化処理の方式としてはパッシブ方式が主流である。パッシブ方式は、直列接続された複数のセルにそれぞれ放電抵抗を接続し、最も容量が低いセルの容量に、他のセルの容量を合わせるように他のセルを放電する。 Normally, in an in-vehicle secondary battery, the voltage, temperature, and current of the battery are constantly monitored from the viewpoint of ensuring safety. In particular, a lithium ion battery requires strict voltage control because the normal area and the prohibited area are close to each other, and the voltage is measured in cell units (see, for example, Patent Document 1). In the lithium ion battery, from the viewpoint of maintaining power efficiency and ensuring safety, an equalization process for equalizing the capacities among a plurality of cells connected in series is executed. The passive method is the mainstream as the equalization processing method. In the passive method, a discharge resistor is connected to each of a plurality of cells connected in series, and the other cell is discharged so as to match the capacity of the other cell with the capacity of the cell having the lowest capacity.

一般的に車載用二次電池の温度はサーミスタを使用して計測される。通常、サーミスタは、1セルごとに1つ設置されるのではなく、複数のセルごとに1つ設置される。全てのセルにサーミスタを設置すると、コストが増大し、配線が複雑化する。具体的には、サーミスタの数、サーミスタと計測回路を繋ぐハーネスやコネクタの数、及び計測回路内のA/D変換器やマルチプレクサの数を増やす必要があり、全体的にコストが増大する。また電池と管理装置との間の配線も複雑化する。 Generally, the temperature of an in-vehicle secondary battery is measured using a thermistor. Normally, one thermistor is not installed for each cell, but one for each of a plurality of cells. Installing thermistors in all cells increases costs and complicates wiring. Specifically, it is necessary to increase the number of thermistors, the number of harnesses and connectors connecting the thermistors and the measurement circuit, and the number of A / D converters and multiplexers in the measurement circuit, which increases the overall cost. Wiring between the battery and the management device is also complicated.

特開2013−68533号公報Japanese Unexamined Patent Publication No. 2013-68533

近年、容量増加のニーズに伴いセルが大型化する傾向にあり、セルの発熱量が増加する傾向にある。安全性の観点からは、1セルごとに温度を監視することが望まれる。 In recent years, the cells have tended to become larger in size with the need for capacity increase, and the calorific value of the cells has tended to increase. From the viewpoint of safety, it is desirable to monitor the temperature for each cell.

本開示はこうした状況に鑑みなされたものであり、その目的は、コストを抑えつつ、直列接続された複数のセルの温度監視を強化する技術を提供することにある。 The present disclosure has been made in view of these circumstances, and an object of the present invention is to provide a technique for enhancing temperature monitoring of a plurality of cells connected in series while keeping costs down.

上記課題を解決するために、本開示のある態様の管理装置は、直列接続された複数のセルの各ノードに電圧計測線で接続され、当該複数のセルのそれぞれの電圧を計測する電圧計測回路と、隣接する2本の電圧計測線間のそれぞれに、前記複数のセルとそれぞれ並列に接続される複数の放電回路と、前記複数の電圧計測線上の、前記放電回路とのノードより前記電圧計測回路側にそれぞれ挿入される複数の挿入抵抗と、前記電圧計測回路により計測された前記複数のセルの電圧をもとに、前記複数の放電回路を制御することにより、前記複数のセル間の均等化処理を実行する制御回路と、を備える。前記複数の放電回路のそれぞれは、直列接続された放電抵抗とスイッチを含む。本管理装置は、温度に応じて抵抗値が変化する少なくとも1つの感温素子をさらに備える。前記感温素子は、前記電圧計測線上の前記挿入抵抗の前記電圧計測回路側のノードと、当該電圧計測線に接続された放電抵抗とスイッチとの間のノードとの間に接続され、前記制御回路は、当該スイッチのオン状態において前記電圧計測回路により計測された電圧をもとに前記感温素子の周囲の温度を推定する。 In order to solve the above problems, the management device of a certain aspect of the present disclosure is connected to each node of a plurality of cells connected in series by a voltage measurement line, and is a voltage measurement circuit that measures the voltage of each of the plurality of cells. And, a plurality of discharge circuits connected in parallel to the plurality of cells, respectively, between two adjacent voltage measurement lines, and the voltage measurement from a node with the discharge circuit on the plurality of voltage measurement lines. By controlling the plurality of discharge circuits based on the plurality of insertion resistances inserted into the circuit side and the voltages of the plurality of cells measured by the voltage measurement circuit, equalization among the plurality of cells is performed. It is provided with a control circuit for executing the conversion process. Each of the plurality of discharge circuits includes a discharge resistor and a switch connected in series. The management device further includes at least one temperature sensitive element whose resistance value changes depending on the temperature. The temperature sensitive element is connected between a node on the voltage measurement line of the insertion resistor on the voltage measurement circuit side and a node between the discharge resistor connected to the voltage measurement line and the switch, and controls the control. The circuit estimates the ambient temperature of the temperature sensitive element based on the voltage measured by the voltage measuring circuit in the on state of the switch.

本開示によれば、コストを抑えつつ、直列接続された複数のセルの温度監視を強化することができる。 According to the present disclosure, temperature monitoring of a plurality of cells connected in series can be enhanced while keeping costs down.

実施の形態1に係る電源システムの構成を示す図である。It is a figure which shows the structure of the power-source system which concerns on Embodiment 1. FIG. 実施の形態1に係る電源システムの基本単位構成を示す部分回路図である。It is a partial circuit diagram which shows the basic unit structure of the power-source system which concerns on Embodiment 1. FIG. 比較例に係る電源システムの基本単位構成を示す部分回路図である。It is a partial circuit diagram which shows the basic unit structure of the power-source system which concerns on a comparative example. 実施の形態2に係る電源システムの構成を示す図である。It is a figure which shows the structure of the power-source system which concerns on Embodiment 2. 実施の形態1に係る電源システムの2セル分の基本構成を示す部分回路図である。FIG. 5 is a partial circuit diagram showing a basic configuration for two cells of the power supply system according to the first embodiment. 実施の形態2に係る電源システムの2セル分の基本構成を示す部分回路図である。FIG. 5 is a partial circuit diagram showing a basic configuration for two cells of the power supply system according to the second embodiment.

(実施の形態1)
図1は、実施の形態1に係る電源システム1の構成を示す図である。電源システム1は、電動車両の駆動用電池として電動車両に搭載されて使用される。電源システム1は、蓄電モジュール10及び管理装置20を備える。蓄電モジュール10は、直列接続された複数のセルE1−E3を含む。セルには、リチウムイオン電池セル、ニッケル水素電池セル、鉛電池セル、電気二重層キャパシタセル、リチウムイオンキャパシタセル等を用いることができる。以下、本明細書ではリチウムイオン電池セル(公称電圧:3.6−3.7V)を使用する例を想定する。
(Embodiment 1)
FIG. 1 is a diagram showing a configuration of a power supply system 1 according to the first embodiment. The power supply system 1 is mounted on an electric vehicle and used as a drive battery for the electric vehicle. The power supply system 1 includes a power storage module 10 and a management device 20. The power storage module 10 includes a plurality of cells E1-E3 connected in series. As the cell, a lithium ion battery cell, a nickel hydrogen battery cell, a lead battery cell, an electric double layer capacitor cell, a lithium ion capacitor cell, or the like can be used. Hereinafter, in the present specification, an example in which a lithium ion battery cell (nominal voltage: 3.6-3.7 V) is used is assumed.

図1では単純化のため、3つのセルE1−E3が直列接続された蓄電モジュール10を描いているが、実際の構成は、電源システム1に要求される電圧仕様に応じて、より多くのセルが直列接続される。また複数のセルが直並列接続されて容量が増強されることもある。 In FIG. 1, for simplification, the power storage module 10 in which three cells E1-E3 are connected in series is drawn, but the actual configuration has more cells depending on the voltage specifications required for the power supply system 1. Are connected in series. In addition, a plurality of cells may be connected in series and parallel to increase the capacity.

管理装置20は、複数の放電回路、電圧計測回路30及び制御回路40を含む。直列接続された複数のセルE1−E3の各ノードと、電圧計測回路30との間が複数の電圧計測線L1−L4で接続される。 The management device 20 includes a plurality of discharge circuits, a voltage measurement circuit 30, and a control circuit 40. Each node of the plurality of cells E1-E3 connected in series and the voltage measuring circuit 30 are connected by a plurality of voltage measuring lines L1-L4.

複数の放電回路は、隣接する2本の電圧計測線間のそれぞれに、複数のセルE1−E3とそれぞれ並列に接続される。第1放電回路は、直列接続された第1放電抵抗Rd1と第1外部放電スイッチQ1で構成され、第1電圧計測線L1と第2電圧計測線L2の間に、第1セルE1と並列に接続される。第2放電回路および第3放電回路も第1放電回路と同様に構成される。 The plurality of discharge circuits are connected in parallel with the plurality of cells E1-E3, respectively, between two adjacent voltage measurement lines. The first discharge circuit is composed of a first discharge resistor Rd1 and a first external discharge switch Q1 connected in series, and is parallel to the first cell E1 between the first voltage measurement line L1 and the second voltage measurement line L2. Be connected. The second discharge circuit and the third discharge circuit are configured in the same manner as the first discharge circuit.

外部放電スイッチQ1−Q3には半導体スイッチを使用することができる。図1に示す例では、Nチャンネル型MOSFET(Metal Oxide Semiconductor Field Effect Transistor)を使用している。 A semiconductor switch can be used for the external discharge switches Q1-Q3. In the example shown in FIG. 1, an N-channel MOSFET (Metal Oxide Semiconductor Field Effect Transistor) is used.

電圧計測回路30の入力段において、複数の電圧計測線L1−L4のそれぞれに入力抵抗Rf1−Rf4が挿入される。また電圧計測回路30の入力段において、隣接する2本の電圧計測線間のそれぞれに入力容量Cf1−Cf3が接続される。入力抵抗Rf1−Rf4と入力容量Cf1−Cf3はローパスフィルタを構成し、エイリアシングを抑制する。 In the input stage of the voltage measurement circuit 30, input resistors Rf1-Rf4 are inserted into each of the plurality of voltage measurement lines L1-L4. Further, in the input stage of the voltage measurement circuit 30, input capacitances Cf1-Cf3 are connected to each of two adjacent voltage measurement lines. The input resistor Rf1-Rf4 and the input capacitance Cf1-Cf3 form a low-pass filter and suppress aliasing.

電圧計測回路30は、隣接する2本の電圧計測線間の電圧をそれぞれ計測することにより、各セルE1−E3の電圧を計測する。本実施の形態では電圧計測回路30は、専用のカスタムICであるASIC(Application Specific Integrated Circuit)により構成される。電圧計測回路30は、図示しない、マルチプレクサ、A/D変換器、及び通信回路を含む。 The voltage measuring circuit 30 measures the voltage of each cell E1-E3 by measuring the voltage between two adjacent voltage measuring lines. In the present embodiment, the voltage measurement circuit 30 is composed of an ASIC (Application Specific Integrated Circuit) which is a dedicated custom IC. The voltage measurement circuit 30 includes a multiplexer (not shown), an A / D converter, and a communication circuit (not shown).

マルチプレクサは、複数のセルE1−E3の各入力チャンネルに入力される電圧を所定の順番でAD変換器に出力する。A/D変換器は、マルチプレクサから入力されるアナログ電圧を所定のタイミングでサンプリングし、サンプリングしたアナログ電圧をデジタル値に変換する。通信回路は、A/D変換器でデジタル値に変換された複数のセルE1−E3の電圧値を制御回路40に送信する。電圧計測回路30は制御回路40に対して高圧であるため、電圧計測回路30と制御回路40間は絶縁された状態で、通信線で接続される。なおASIC内において、マルチプレクサが設けられずに、入力チャンネルごとにA/D変換器が設けられる設計でもよい。 The multiplexer outputs the voltages input to the input channels of the plurality of cells E1-E3 to the AD converter in a predetermined order. The A / D converter samples the analog voltage input from the multiplexer at a predetermined timing, and converts the sampled analog voltage into a digital value. The communication circuit transmits the voltage values of the plurality of cells E1-E3 converted into digital values by the A / D converter to the control circuit 40. Since the voltage measurement circuit 30 has a higher voltage than the control circuit 40, the voltage measurement circuit 30 and the control circuit 40 are connected by a communication line in an insulated state. It should be noted that the design may be such that the A / D converter is provided for each input channel without providing the multiplexer in the ASIC.

電圧計測回路30はさらに、複数の内部放電スイッチS1−S3を含む。複数の内部放電スイッチS1−S3は、複数の外部放電スイッチQ1−Q3をそれぞれオン/オフ制御するための内部スイッチである。複数の内部放電スイッチS1−S3には半導体スイッチを使用することができる。 The voltage measuring circuit 30 further includes a plurality of internal discharge switches S1-S3. The plurality of internal discharge switches S1-S3 are internal switches for controlling the on / off of the plurality of external discharge switches Q1-Q3, respectively. A semiconductor switch can be used for the plurality of internal discharge switches S1-S3.

第1内部放電スイッチS1は第1ゲート信号線G1と第2ゲート信号線G2の間に接続される。第1ゲート信号線G1には、ツェナーダイオードZD1と抵抗R1aの並列回路と、抵抗R1bを介して第1セルE1の正極側の電圧が印加される。第2ゲート信号線G2には、ツェナーダイオードZD2と抵抗R2aの並列回路と、抵抗R2bを介して第1セルE1の負極側(第2セルE2の正極側)の電圧が印加される。 The first internal discharge switch S1 is connected between the first gate signal line G1 and the second gate signal line G2. A voltage on the positive electrode side of the first cell E1 is applied to the first gate signal line G1 via a parallel circuit of the Zener diode ZD1 and the resistor R1a and the resistor R1b. A voltage on the negative electrode side of the first cell E1 (positive electrode side of the second cell E2) is applied to the second gate signal line G2 via a parallel circuit of the Zener diode ZD2 and the resistor R2a and the resistor R2b.

第1外部放電スイッチQ1のゲート端子は、抵抗R2aと抵抗R2bの分圧点に接続される。第1外部放電スイッチQ1のソース端子は第1セルE1の負極に接続される。第1内部放電スイッチS1のオン状態では、第1外部放電スイッチQ1のゲート−ソース間電圧が閾値電圧以上になり、第1外部放電スイッチQ1もオン状態になる。この状態では、第1セルE1から第1放電抵抗Rd1に放電電流が流れ、第1セルE1の容量が低下する。一方、第1内部放電スイッチS1のオフ状態では、第1外部放電スイッチQ1のゲート−ソース間電圧が閾値電圧未満になり、第1外部放電スイッチQ1もオフ状態になる。この状態では、第1セルE1から第1放電抵抗Rd1に放電電流が流れず、第1セルE1の容量が維持される。 The gate terminal of the first external discharge switch Q1 is connected to the voltage dividing points of the resistors R2a and R2b. The source terminal of the first external discharge switch Q1 is connected to the negative electrode of the first cell E1. When the first internal discharge switch S1 is on, the gate-source voltage of the first external discharge switch Q1 becomes equal to or higher than the threshold voltage, and the first external discharge switch Q1 is also turned on. In this state, a discharge current flows from the first cell E1 to the first discharge resistor Rd1, and the capacity of the first cell E1 decreases. On the other hand, in the off state of the first internal discharge switch S1, the gate-source voltage of the first external discharge switch Q1 becomes less than the threshold voltage, and the first external discharge switch Q1 is also in the off state. In this state, no discharge current flows from the first cell E1 to the first discharge resistor Rd1, and the capacity of the first cell E1 is maintained.

第2セルE2からの放電、第3セルE3からの放電も、第1セルE1からの放電と同様に、第2内部放電スイッチS2、第3内部放電スイッチS3のオン/オフ制御により実施することができる。 Discharge from the second cell E2 and discharge from the third cell E3 are also performed by on / off control of the second internal discharge switch S2 and the third internal discharge switch S3 in the same manner as the discharge from the first cell E1. Can be done.

電圧計測回路30の入力段において、隣接する2本のゲート信号線間のそれぞれに入力容量C1−C3が接続される。本実施の形態では電圧計測回路30は、複数の内部放電スイッチS1−S3のそれぞれの両端電圧を計測できる機能を備えている。電圧計測回路30は、第1内部放電スイッチS1のオフ状態において、第1内部放電スイッチS1の両端電圧を計測して、第1セルE1の電圧を検出することができる。 In the input stage of the voltage measurement circuit 30, input capacitances C1-C3 are connected to each of two adjacent gate signal lines. In the present embodiment, the voltage measuring circuit 30 has a function of measuring the voltage across each of the plurality of internal discharge switches S1-S3. The voltage measuring circuit 30 can measure the voltage across the first internal discharge switch S1 and detect the voltage of the first cell E1 in the off state of the first internal discharge switch S1.

制御回路40は、蓄電モジュール10に含まれる複数のセルE1−E3の電圧、温度、電流を取得して複数のセルE1−E3を管理する。本実施の形態では制御回路40は、図示しない、マイクロコンピュータ及び不揮発メモリ(例えば、EEPROM、フラッシュメモリ)により構成される。 The control circuit 40 acquires the voltage, temperature, and current of the plurality of cells E1-E3 included in the power storage module 10 and manages the plurality of cells E1-E3. In the present embodiment, the control circuit 40 is composed of a microcomputer and a non-volatile memory (for example, EEPROM, flash memory) (not shown).

制御回路40は、電圧計測回路30から受信した複数のセルE1−E3の電圧値をもとに、複数のセルE1−E3間の均等化処理を実行する。一般的なパッシブセルバランス方式では、複数のセルE1−E3の内、最も容量が少ないセルの容量(以下、目標値という)まで、他のセルを放電する。なお目標値は、実容量、SOC(State Of Charge)、OCV(Open Circuit Voltage)のいずれかで規定されてもよい。OCVで規定される場合、最もOCVが低いセルのOCVが目標値となる。なお目標値は放電可能量または充電可能量で規定されてもよい。 The control circuit 40 executes equalization processing among the plurality of cells E1-E3 based on the voltage values of the plurality of cells E1-E3 received from the voltage measurement circuit 30. In the general passive cell balance method, the other cells are discharged to the capacity of the cell having the smallest capacity among the plurality of cells E1-E3 (hereinafter referred to as a target value). The target value may be defined by any of the actual capacity, SOC (State Of Charge), and OCV (Open Circuit Voltage). When specified by OCV, the OCV of the cell with the lowest OCV is the target value. The target value may be defined by the dischargeable amount or the rechargeable amount.

制御回路40は、複数のセルE1−E3の内、最も容量が少ないセルの計測値を目標値に設定し、当該目標値と他の複数のセルの計測値との差分をそれぞれ算出する。制御回路40は、算出したそれぞれの差分をもとに当該他の複数のセルの放電量をそれぞれ算出し、算出したそれぞれの放電量をもとに当該他の複数のセルの放電時間をそれぞれ算出する。制御回路40は、複数のセルの放電時間を含む均等化処理の制御信号を生成し、電圧計測回路30に送信する。電圧計測回路30は、制御回路40から受信した制御信号をもとに、複数の内部放電スイッチS1−S3をそれぞれ指定された時間、オン状態に制御する。 The control circuit 40 sets the measured value of the cell having the smallest capacity among the plurality of cells E1-E3 as the target value, and calculates the difference between the target value and the measured values of the other plurality of cells. The control circuit 40 calculates the discharge amount of the other plurality of cells based on the calculated difference, and calculates the discharge time of the other plurality of cells based on the calculated discharge amount. To do. The control circuit 40 generates a control signal for equalization processing including discharge times of a plurality of cells, and transmits the control signal to the voltage measurement circuit 30. The voltage measurement circuit 30 controls the plurality of internal discharge switches S1-S3 in the ON state for a designated time, respectively, based on the control signal received from the control circuit 40.

図1において、複数の電圧計測線L1−L4上の、放電回路とのノードより電圧計測回路30側にそれぞれ分圧抵抗Rdv1−Rdv3が挿入される。第1サーミスタT1が、第1電圧計測線L1上の第1分圧抵抗Rdv1の電圧計測回路30側のノードと、第1放電抵抗Rd1と第1外部放電スイッチQ1との間のノードとの間に接続される。第2サーミスタT2、第3サーミスタT3も第1サーミスタT1と同様に接続される。 In FIG. 1, voltage dividing resistors Rdv1-Rdv3 are inserted into the voltage measuring circuit 30 side from the node with the discharging circuit on the plurality of voltage measuring lines L1-L4, respectively. The first thermistor T1 is located between the node on the voltage measuring circuit 30 side of the first voltage dividing resistor Rdv1 on the first voltage measuring line L1 and the node between the first discharge resistor Rd1 and the first external discharge switch Q1. Connected to. The second thermistor T2 and the third thermistor T3 are also connected in the same manner as the first thermistor T1.

サーミスタT1−T3は、周囲の温度に応じて抵抗値が変化する感温素子である。当該感温素子として、NTC(Negative Temperature Coefficient)サーミスタ、PTC(Ppositive Temperature Coefficient)サーミスタ、CTR(Critical Temperature Resistor)サーミスタ、白金測温抵抗体などを用いることができる。以下、本実施の形態ではチップ形のNTCサーミスタを使用する例を想定する。 Thermistors T1-T3 are temperature-sensitive elements whose resistance value changes according to the ambient temperature. As the temperature sensitive element, an NTC (Negative Temperature Coefficient) thermistor, a PTC (Ppositive Temperature Coefficient) thermistor, a CTR (Critical Temperature Resistor) thermistor, a platinum resistance temperature detector, or the like can be used. Hereinafter, in the present embodiment, an example in which a chip-type NTC thermistor is used is assumed.

第1サーミスタT1は第1セルE1の近傍に設置され、第1サーミスタT1と第1セルE1が熱結合される。第1セルE1は自己に電流が流れることに伴う発熱とともに、管理装置20からの放熱(特に第1放電抵抗Rd1からの放熱)の影響を受ける。同様に第2サーミスタT2は第2セルE2の近傍に設置され、第2サーミスタT2と第2セルE2が熱結合される。同様に第3サーミスタT3は第3セルE3の近傍に設置され、第3サーミスタT3と第3セルE3が熱結合される。 The first thermistor T1 is installed in the vicinity of the first cell E1, and the first thermistor T1 and the first cell E1 are thermally coupled. The first cell E1 is affected by heat dissipation from the management device 20 (particularly heat dissipation from the first discharge resistor Rd1) as well as heat generation due to the current flowing through itself. Similarly, the second thermistor T2 is installed in the vicinity of the second cell E2, and the second thermistor T2 and the second cell E2 are thermally coupled. Similarly, the third thermistor T3 is installed in the vicinity of the third cell E3, and the third thermistor T3 and the third cell E3 are thermally coupled.

第1外部放電スイッチQ1のオン状態において電圧計測回路30は、第1分圧抵抗Rdv1と第1サーミスタT1の分圧点Nd1の電圧を計測する。制御回路40は、第1外部放電スイッチQ1のオン状態において電圧計測回路30により計測された電圧をもとに第1セルE1の温度を推定する。制御回路40は、第1外部放電スイッチQ1のオフ状態において電圧計測回路30により計測された電圧をもとに第1セルE1の電圧を検出する。 When the first external discharge switch Q1 is on, the voltage measuring circuit 30 measures the voltage of the first voltage dividing resistor Rdv1 and the voltage dividing point Nd1 of the first thermistor T1. The control circuit 40 estimates the temperature of the first cell E1 based on the voltage measured by the voltage measuring circuit 30 in the ON state of the first external discharge switch Q1. The control circuit 40 detects the voltage of the first cell E1 based on the voltage measured by the voltage measuring circuit 30 in the off state of the first external discharge switch Q1.

直列接続された第1分圧抵抗Rdv1と第1サーミスタT1の両端電圧は第1セルE1の計測電圧から検出でき、第1分圧抵抗Rdv1の抵抗値は固定であるから、制御回路40は分圧点Nd1の電圧から第1サーミスタT1の抵抗値を推定することができる。制御回路40は、推定した第1サーミスタT1の抵抗値から第1セルE1の温度を推定することができる。制御回路40は第1セルE1と同様に、第2セルE2、第3セルE3のそれぞれの温度を推定することができる。 The voltage across the first voltage dividing resistor Rdv1 and the first thermistor T1 connected in series can be detected from the measured voltage of the first cell E1, and the resistance value of the first voltage dividing resistor Rdv1 is fixed, so that the control circuit 40 is divided. The resistance value of the first thermistor T1 can be estimated from the voltage at the pressure point Nd1. The control circuit 40 can estimate the temperature of the first cell E1 from the estimated resistance value of the first thermistor T1. Similar to the first cell E1, the control circuit 40 can estimate the temperatures of the second cell E2 and the third cell E3, respectively.

上述のように第1セルE1の温度を計測する際、第1外部放電スイッチQ1をオン状態にする必要があり、第1外部放電スイッチQ1をオン状態にすると第1セルE1から第1放電抵抗Rd1に放電電流が流れる。無駄な容量減少を抑えるためには、制御回路40は、温度計測期間を短くする必要がある。例えば1周期の期間が2sに設定されている場合、制御回路40は1周期に10msの期間、セルE1−E3の温度を計測する。 When measuring the temperature of the first cell E1 as described above, it is necessary to turn on the first external discharge switch Q1, and when the first external discharge switch Q1 is turned on, the first cell E1 to the first discharge resistor are turned on. A discharge current flows through Rd1. In order to suppress unnecessary capacity reduction, the control circuit 40 needs to shorten the temperature measurement period. For example, when the period of one cycle is set to 2s, the control circuit 40 measures the temperature of the cells E1-E3 for a period of 10 ms in one cycle.

図1に示す例では、電圧計測回路30、制御回路40、電圧計測線L1−L4の入力抵抗Rf1−Rf4、電圧計測線L1−L4の入力容量Cf1−Cf3、ゲート信号線G1−G4の入力容量C1−C3がリジッド基板20bに実装されている。なお制御回路40は別のリジッド基板に実装されてもよい。その場合、制御回路40が実装されたリジッド基板と、電圧計測回路30が実装されたリジッド基板20bとの間が通信線で接続される。 In the example shown in FIG. 1, the voltage measurement circuit 30, the control circuit 40, the input resistance Rf1-Rf4 of the voltage measurement line L1-L4, the input capacitance Cf1-Cf3 of the voltage measurement line L1-L4, and the input of the gate signal line G1-G4. Capacities C1-C3 are mounted on the rigid substrate 20b. The control circuit 40 may be mounted on another rigid board. In that case, the rigid board on which the control circuit 40 is mounted and the rigid board 20b on which the voltage measurement circuit 30 is mounted are connected by a communication line.

放電抵抗Rd1−Rd3、外部放電スイッチQ1−Q3、チップ形のサーミスタT1−T3、分圧抵抗Rdv1−Rdv3、抵抗R1a、1b、2a、2b、3a、3b、4a、4b、ツェナーダイオードZD1−ZDがフレキシブル基板20aに実装されている。チップ形の複数のサーミスタT1−T3をフレキシブル基板20aに実装すれば、複数のサーミスタT1−T3を複数のセルE1−E3のそれぞれの近傍に配置することが可能となる。 Discharge resistance Rd1-Rd3, external discharge switch Q1-Q3, chip type thermistor T1-T3, voltage dividing resistor Rdv1-Rdv3, resistance R1a, 1b, 2a, 2b, 3a, 3b, 4a, 4b, Zener diode ZD1-ZD Is mounted on the flexible substrate 20a. If a plurality of chip-shaped thermistors T1-T3 are mounted on the flexible substrate 20a, the plurality of thermistors T1-T3 can be arranged in the vicinity of each of the plurality of cells E1-E3.

これに対して、複数のサーミスタT1−T3を複数のセルE1−E3のそれぞれの外装缶に貼り付けることも考えられるが、その場合、複数のサーミスタT1−T3と、管理装置20を実装した基板との間の配線とコネクタの数が増大する。この点、チップ形の複数のサーミスタT1−T3をフレキシブル基板20aに実装すれば、蓄電モジュール10と管理装置20を実装した基板との間で、温度計測に使用する配線とコネクタが不要となる。 On the other hand, it is conceivable to attach a plurality of thermistors T1-T3 to the outer cans of the plurality of cells E1-E3, but in that case, a substrate on which the plurality of thermistors T1-T3 and the management device 20 are mounted. The number of wires and connectors between and is increased. In this respect, if a plurality of chip-shaped thermistors T1-T3 are mounted on the flexible substrate 20a, wiring and a connector used for temperature measurement are not required between the storage module 10 and the substrate on which the management device 20 is mounted.

上述のように第1外部放電スイッチQ1のオン状態では、電圧計測回路30は第1セルE1の両端電圧ではなく、第1分圧抵抗Rdv1と第1サーミスタT1の分圧点Nd1の電圧を計測している。逆に言えば、第1外部放電スイッチQ1のオン状態では、第1セルE1の電圧を計測することができなくなる。複数のセルE1−E3の均等化処理中においては、電圧計測回路30は、放電中のセルの電圧を計測することができなくなる。 As described above, when the first external discharge switch Q1 is on, the voltage measuring circuit 30 measures the voltage of the first voltage dividing resistor Rdv1 and the voltage dividing point Nd1 of the first thermistor T1 instead of the voltage across the first cell E1. doing. Conversely, when the first external discharge switch Q1 is on, the voltage of the first cell E1 cannot be measured. During the equalization process of the plurality of cells E1-E3, the voltage measuring circuit 30 cannot measure the voltage of the cells being discharged.

本実施の形態では制御回路40は、車両の走行中(エンジン走行は除く)は均等化処理を実行せず、車両の停車中に均等化処理を実行する。特に車両が長期間停車する駐車時に、制御回路40は均等化処理を実行する。なお本実施の形態では、放電抵抗Rd1−Rd3をフレキシブル基板20aに実装して、放電抵抗Rd1−Rd3の放熱性を高めている。従って、均等化処理中の放電電流を通常より大きくすることができ、均等化処理にかかる時間を短縮することができる。これにより、短い停車期間中の均等化処理でも、複数のセルE1−E3間の容量のばらつきを低減することができる。 In the present embodiment, the control circuit 40 does not execute the equalization process while the vehicle is running (excluding the engine running), but executes the equalization process while the vehicle is stopped. The control circuit 40 executes the equalization process, especially when the vehicle is parked for a long period of time. In the present embodiment, the discharge resistor Rd1-Rd3 is mounted on the flexible substrate 20a to improve the heat dissipation of the discharge resistor Rd1-Rd3. Therefore, the discharge current during the equalization process can be made larger than usual, and the time required for the equalization process can be shortened. As a result, it is possible to reduce the variation in capacity between the plurality of cells E1 to E3 even in the equalization process during a short stop period.

本実施の形態において、第1分圧抵抗Rdv1の抵抗値は、第1サーミスタT1の抵抗値の範囲に応じた値に設定される。例えば、第1分圧抵抗Rdv1の抵抗値が、第1サーミスタT1の常温(25℃)時の抵抗値に近似した値に設定されてもよい。また第1放電抵抗Rd1の抵抗値は、第1分圧抵抗Rdv1の抵抗値より低い値に設定される。例えば、第1サーミスタT1の常温(25℃)時の抵抗値が約10kΩ、第1分圧抵抗Rdv1の抵抗値が10kΩ、第1放電抵抗Rd1の抵抗値が10Ωに設定されてもよい。 In the present embodiment, the resistance value of the first voltage dividing resistor Rdv1 is set to a value corresponding to the range of the resistance value of the first thermistor T1. For example, the resistance value of the first voltage dividing resistor Rdv1 may be set to a value close to the resistance value of the first thermistor T1 at room temperature (25 ° C.). The resistance value of the first discharge resistor Rd1 is set to a value lower than the resistance value of the first voltage dividing resistor Rdv1. For example, the resistance value of the first thermistor T1 at room temperature (25 ° C.) may be set to about 10 kΩ, the resistance value of the first voltage dividing resistor Rdv1 may be set to 10 kΩ, and the resistance value of the first discharge resistor Rd1 may be set to 10 Ω.

図2は、実施の形態1に係る電源システム1の基本単位構成を示す部分回路図である。実施の形態1では、スイッチQ1のオフ時に電圧計測回路30により計測される電圧をもとに、セルE1の電圧を検出することができる。スイッチQ1のオン時に電圧計測回路30に計測される電圧をもとに、セルE1の温度を推定することができる。また、スイッチQ1がオンの状態を継続することにより、セルE1から放電抵抗Rd1に放電電流を流し、セルE1の容量を調整することができる。このように実施の形態1に係る基本単位構成では、セルE1の電圧計測機能、セルE1の温度計測機能、セルE1の容量調整機能の3つの機能を実現できる。 FIG. 2 is a partial circuit diagram showing a basic unit configuration of the power supply system 1 according to the first embodiment. In the first embodiment, the voltage of the cell E1 can be detected based on the voltage measured by the voltage measuring circuit 30 when the switch Q1 is turned off. The temperature of the cell E1 can be estimated based on the voltage measured by the voltage measuring circuit 30 when the switch Q1 is turned on. Further, by keeping the switch Q1 on, a discharge current can be passed from the cell E1 to the discharge resistor Rd1 to adjust the capacity of the cell E1. As described above, in the basic unit configuration according to the first embodiment, three functions of the voltage measurement function of the cell E1, the temperature measurement function of the cell E1, and the capacity adjustment function of the cell E1 can be realized.

図3は、比較例に係る電源システムの基本単位構成を示す部分回路図である。図3に示す比較例に係る基本単位構成は、図2に示した実施の形態1に係る基本単位構成から放電抵抗Rd1を省略した構成である(上記特許文献1の図1参照)。実施の形態1に係る基本単位構成と同様に、スイッチQ1のオフ時に電圧計測回路30により計測される電圧をもとに、セルE1の電圧を検出することができる。スイッチQ1のオン時に電圧計測回路30に計測される電圧をもとに、セルE1の温度を推定することができる。 FIG. 3 is a partial circuit diagram showing a basic unit configuration of a power supply system according to a comparative example. The basic unit configuration according to the comparative example shown in FIG. 3 is a configuration in which the discharge resistance Rd1 is omitted from the basic unit configuration according to the first embodiment shown in FIG. 2 (see FIG. 1 of Patent Document 1 above). Similar to the basic unit configuration according to the first embodiment, the voltage of the cell E1 can be detected based on the voltage measured by the voltage measuring circuit 30 when the switch Q1 is turned off. The temperature of the cell E1 can be estimated based on the voltage measured by the voltage measuring circuit 30 when the switch Q1 is turned on.

比較例では、スイッチQ1がオンの状態を継続しても、均等化処理用の放電を行うことは困難である。上述したように分圧抵抗Rdv1の抵抗値は、サーミスタT1の常温時の抵抗値に近似した値に設定されるため、分圧抵抗Rdv1には高抵抗が使用される。従って、スイッチQ1のオン時にセルE1から放電される放電電流は極く小さな値となる。セルE1の容量を調整するには時間がかかり過ぎる。このように比較例に係る基本単位構成では、セルE1の電圧計測機能、セルE1の温度計測機能の2つの機能しか実現できない。 In the comparative example, it is difficult to discharge for equalization processing even if the switch Q1 continues to be on. As described above, since the resistance value of the voltage dividing resistor Rdv1 is set to a value close to the resistance value of the thermistor T1 at room temperature, a high resistance is used for the voltage dividing resistor Rdv1. Therefore, the discharge current discharged from the cell E1 when the switch Q1 is turned on becomes a very small value. It takes too much time to adjust the capacity of cell E1. As described above, in the basic unit configuration according to the comparative example, only two functions, the voltage measurement function of the cell E1 and the temperature measurement function of the cell E1, can be realized.

これに対して図2に示した実施の形態1に係る基本単位構成では、スイッチQ1のオン時に、高抵抗の分圧抵抗Rdv1と高抵抗のサーミスタT1の直列回路と並列に、低抵抗の放電抵抗Rd1が接続される状態となる。従って、スイッチQ1のオン時に、セルE1から大きな放電電流を流すことができ、セルE1の容量を短時間で調整することができる。 On the other hand, in the basic unit configuration according to the first embodiment shown in FIG. 2, when the switch Q1 is turned on, a low resistance discharge is performed in parallel with the series circuit of the high resistance voltage dividing resistor Rdv1 and the high resistance thermistor T1. The resistor Rd1 is connected. Therefore, when the switch Q1 is turned on, a large discharge current can flow from the cell E1, and the capacity of the cell E1 can be adjusted in a short time.

以上説明したように実施の形態1によれば、コストの増大と配線の複雑化を抑えつつ、温度の計測点を増やすことができる。サーミスタの配線や計測回路を、既存の均等化放電回路や電圧計測回路と共用でき、サーミスタの数を増やしても、サーミスタ以外の部品コストの増大を抑えることができる。具体的には、電圧計測回路30を構成するASIC内のマルチプレクサやA/D変換器を、電圧計測と温度計測で共用することができる。また、均等化処理に使用する放電スイッチを、電圧計測と温度計測の切り替えに活用することができる。従って、セルと同数のサーミスタを設置しても、コストの増大と配線の複雑化を最低限に抑えることができる。 As described above, according to the first embodiment, it is possible to increase the number of temperature measurement points while suppressing the increase in cost and the complexity of wiring. The thermistor wiring and measurement circuit can be shared with the existing equalization discharge circuit and voltage measurement circuit, and even if the number of thermistors is increased, the increase in the cost of parts other than the thermistor can be suppressed. Specifically, the multiplexer and A / D converter in the ASIC constituting the voltage measurement circuit 30 can be shared for voltage measurement and temperature measurement. Further, the discharge switch used for the equalization process can be used for switching between voltage measurement and temperature measurement. Therefore, even if the same number of thermistors as the cells are installed, the increase in cost and the complexity of wiring can be minimized.

(実施の形態2)
図4は、実施の形態2に係る電源システム1の構成を示す図である。以下、図1に示した実施の形態1に係る電源システム1の構成との相違点を説明する。実施の形態2では、図1に示した外部放電スイッチQ1−Q3、抵抗R1a、1b、2a、2b、3a、3b、4a、4b、ツェナーダイオードZD1−ZD4が省略される。実施の形態2ではフレキシブル基板20aに、放電抵抗Rd1−Rd3、チップ形のサーミスタT1−T3、分圧抵抗Rdv1−Rdv3が実装される。リジッド基板20bの実装部品は、実施の形態1に係るリジッド基板20bの実装部品と同様である。
(Embodiment 2)
FIG. 4 is a diagram showing the configuration of the power supply system 1 according to the second embodiment. Hereinafter, differences from the configuration of the power supply system 1 according to the first embodiment shown in FIG. 1 will be described. In the second embodiment, the external discharge switch Q1-Q3, the resistors R1a, 1b, 2a, 2b, 3a, 3b, 4a, 4b and the Zener diode ZD1-ZD4 shown in FIG. 1 are omitted. In the second embodiment, the discharge resistor Rd1-Rd3, the chip-type thermistor T1-T3, and the voltage dividing resistor Rdv1-Rdv3 are mounted on the flexible substrate 20a. The mounting component of the rigid board 20b is the same as the mounting component of the rigid board 20b according to the first embodiment.

第1内部放電スイッチS1のオン状態において、第1セルE1の両端が、第1放電抵抗Rd1、第1内部放電スイッチS1、第2放電抵抗Rd2を介して導通する。同様に第2内部放電スイッチS2のオン状態において、第2セルE2の両端が、第2放電抵抗Rd2、第2内部放電スイッチS2、第3放電抵抗Rd3を介して導通する。同様に第3内部放電スイッチS3のオン状態において、第3セルE3の両端が、第3放電抵抗Rd3、第3内部放電スイッチS3、第4放電抵抗Rd4を介して導通する。 In the ON state of the first internal discharge switch S1, both ends of the first cell E1 conduct with each other via the first discharge resistor Rd1, the first internal discharge switch S1, and the second discharge resistor Rd2. Similarly, in the ON state of the second internal discharge switch S2, both ends of the second cell E2 are conducted via the second discharge resistor Rd2, the second internal discharge switch S2, and the third discharge resistor Rd3. Similarly, in the ON state of the third internal discharge switch S3, both ends of the third cell E3 conduct with each other via the third discharge resistor Rd3, the third internal discharge switch S3, and the fourth discharge resistor Rd4.

このように実施の形態2では放電電流がASIC内を流れる。従って実施の形態2では、発熱耐性の高いASICを使用する必要がある。または、放電電流の値を実施の形態1より小さくする必要がある。または、その両方を実施する必要がある。 As described above, in the second embodiment, the discharge current flows in the ASIC. Therefore, in the second embodiment, it is necessary to use an ASIC having high heat resistance. Alternatively, the value of the discharge current needs to be smaller than that of the first embodiment. Or both need to be done.

一般的に、リチウムイオン電池セルの電圧は、3.0〜4.25V程度の範囲で変動する。電圧計測回路30を構成するASIC内のA/D変換器の入力電圧範囲は0〜5Vに設計され、2.0〜4.3V程度の範囲に精度保証範囲が設定されることが多い。 Generally, the voltage of a lithium ion battery cell fluctuates in the range of about 3.0 to 4.25V. The input voltage range of the A / D converter in the ASIC constituting the voltage measurement circuit 30 is designed to be 0 to 5V, and the accuracy guarantee range is often set in the range of about 2.0 to 4.3V.

第1内部放電スイッチS1がオン状態において、第1分圧抵抗Rdv1の分圧点Nd1側と反対側の端子には第1セルE1の電圧(約4.0V)が印加される。第1サーミスタT1の分圧点Nd1側と反対側の端子には、第1セルE1の電圧(約4.0V)を、第1放電抵抗Rd1と第2放電抵抗Rd2により1:1で分圧した電圧(約2.0V)が印加される。従って、第1分圧抵抗Rdv1と第1サーミスタT1の分圧点Nd1の電圧は、2.0〜4.0V程度の範囲の電圧を、第1分圧抵抗Rdv1と第1サーミスタT1で分圧した値となる。 When the first internal discharge switch S1 is on, the voltage (about 4.0 V) of the first cell E1 is applied to the terminal on the side opposite to the voltage dividing point Nd1 side of the first voltage dividing resistor Rdv1. The voltage of the first cell E1 (about 4.0 V) is divided 1: 1 by the first discharge resistor Rd1 and the second discharge resistor Rd2 at the terminals on the opposite side of the voltage dividing point Nd1 of the first thermistor T1. The voltage (about 2.0V) is applied. Therefore, the voltage of the voltage dividing point Nd1 of the first voltage dividing resistor Rdv1 and the first thermistor T1 is a voltage in the range of about 2.0 to 4.0 V, and the voltage is divided by the first voltage dividing resistor Rdv1 and the first thermistor T1. It becomes the value.

このように実施の形態2では、分圧点Nd1の電圧範囲が実施の形態1より狭くなるが、分圧点Nd1の電圧範囲(2.0〜4.0V程度)は、上述したASIC内のA/D変換器の精度保証範囲(2.0〜4.3V程度)に入りやすい電圧となる。 As described above, in the second embodiment, the voltage range of the voltage dividing point Nd1 is narrower than that of the first embodiment, but the voltage range of the voltage dividing point Nd1 (about 2.0 to 4.0 V) is in the above-mentioned ASIC. The voltage is easy to enter the accuracy guarantee range (about 2.0 to 4.3V) of the A / D converter.

NTCサーミスタは、温度が高くなるほど抵抗値が低下する。例えば、ある一般的なNTCサーミスタでは、常温時の抵抗値が約10kΩ、低温時の抵抗値が約100kΩ、高温時の抵抗値が約2kΩになる。電圧計測回路30の入力段のローパスフィルタは、NTCサーミスタT1、放電抵抗Rd1、及び分圧抵抗Rdv1の3つの素子の合成抵抗で構成される。放電抵抗Rd1が10Ω程度、分圧抵抗Rdv1が10kΩ程度に設定され、上記NTCサーミスタが使用される場合、当該ローパスフィルタの低温時の抵抗値は約2kΩ、高温時の抵抗値は約10kΩとなり、低温時と高温時の抵抗値の差が約5倍になる。 The resistance value of the NTC thermistor decreases as the temperature rises. For example, in a general NTC thermistor, the resistance value at room temperature is about 10 kΩ, the resistance value at low temperature is about 100 kΩ, and the resistance value at high temperature is about 2 kΩ. The low-pass filter in the input stage of the voltage measurement circuit 30 is composed of the combined resistance of three elements, the NTC thermistor T1, the discharge resistor Rd1, and the voltage dividing resistor Rdv1. When the discharge resistance Rd1 is set to about 10Ω and the voltage dividing resistance Rdv1 is set to about 10kΩ and the above NTC thermistor is used, the resistance value of the low-pass filter at low temperature is about 2kΩ and the resistance value at high temperature is about 10kΩ. The difference between the resistance values at low temperature and high temperature is about 5 times.

これに対して、約5kΩの入力抵抗Rf1−Rf3を挿入することにより、低温時の抵抗値を約15kΩ、高温時の抵抗値を約7kΩにすることができる。低温時と高温時で抵抗値の差が約2倍になる。これにより、セルE1−E3の温度変化に伴う、電圧計測回路30の入力段のローパスフィルタの定数の変化を低減することができる。例えば、入力抵抗Rf1−Rf3を挿入していない構成において、セルE1−E3が高温になると、ローパスフィルタが軽くなり過ぎて、エイリアシングを抑制することが困難になる。 On the other hand, by inserting an input resistor Rf1-Rf3 of about 5 kΩ, the resistance value at low temperature can be set to about 15 kΩ and the resistance value at high temperature can be set to about 7 kΩ. The difference in resistance between low temperature and high temperature doubles. As a result, it is possible to reduce the change in the constant of the low-pass filter in the input stage of the voltage measurement circuit 30 due to the temperature change in the cells E1-E3. For example, in a configuration in which the input resistors Rf1-Rf3 are not inserted, when the cells E1-E3 become hot, the low-pass filter becomes too light and it becomes difficult to suppress aliasing.

以上説明したように実施の形態2によれば、実施の形態1と同様の効果を奏する。さらに実施の形態2では、放電経路をASIC内部に設けることにより、外部放電スイッチQ1−Q3、抵抗R1a、1b、2a、2b、3a、3b、4a、4b、ツェナーダイオードZD1−ZD4を省略することができる。これにより、部品点数を削減することができ、ASICの外部の回路構成を簡略化することができる。 As described above, according to the second embodiment, the same effect as that of the first embodiment is obtained. Further, in the second embodiment, the external discharge switch Q1-Q3, the resistors R1a, 1b, 2a, 2b, 3a, 3b, 4a, 4b, and the Zener diode ZD1-ZD4 are omitted by providing the discharge path inside the ASIC. Can be done. As a result, the number of parts can be reduced, and the circuit configuration outside the ASIC can be simplified.

図5は、実施の形態1に係る電源システム1の2セル分の基本構成を示す部分回路図である。図6は、実施の形態2に係る電源システム1の2セル分の基本構成を示す部分回路図である。図5の構成において、上下に隣接する第1外部放電スイッチQ1と第2外部放電スイッチQ2を同時にオン状態にしないように制御する。第1外部放電スイッチQ1がオン、第2外部放電スイッチQ2がオフの状態において、第2電圧計測線L2の電圧が第1セルE1の負極電圧と一致することを確保できる。図6の構成においても同様に、上下に隣接する第1内部放電スイッチS1と第2内部放電スイッチS2を同時にオン状態にしないように制御する。第1内部放電スイッチS1がオン、第2内部放電スイッチS2がオフの状態で、第2電圧計測線L2の電圧が第1セルE1の負極電圧と一致することを確保できる。 FIG. 5 is a partial circuit diagram showing a basic configuration for two cells of the power supply system 1 according to the first embodiment. FIG. 6 is a partial circuit diagram showing a basic configuration for two cells of the power supply system 1 according to the second embodiment. In the configuration of FIG. 5, the first external discharge switch Q1 and the second external discharge switch Q2, which are vertically adjacent to each other, are controlled so as not to be turned on at the same time. When the first external discharge switch Q1 is on and the second external discharge switch Q2 is off, it is possible to ensure that the voltage of the second voltage measurement line L2 matches the negative electrode voltage of the first cell E1. Similarly, in the configuration of FIG. 6, the first internal discharge switch S1 and the second internal discharge switch S2 that are vertically adjacent to each other are controlled so as not to be turned on at the same time. With the first internal discharge switch S1 on and the second internal discharge switch S2 off, it is possible to ensure that the voltage of the second voltage measurement line L2 matches the negative electrode voltage of the first cell E1.

以上の考察を踏まえ、制御回路40は、直列接続された複数のセルの温度を計測する際、奇数セルの温度と偶数セルの温度を交互に計測する。なお、複数のセルの温度を1つずつ順番に計測してもよい。 Based on the above considerations, the control circuit 40 alternately measures the temperature of the odd-numbered cells and the temperature of the even-numbered cells when measuring the temperatures of the plurality of cells connected in series. The temperatures of the plurality of cells may be measured one by one in order.

以上、本開示を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本開示の範囲にあることは当業者に理解されるところである。 The present disclosure has been described above based on the embodiment. Embodiments are examples, and it will be understood by those skilled in the art that various modifications are possible for each of these components and combinations of processing processes, and that such modifications are also within the scope of the present disclosure. ..

上述の実施の形態1、2では、全てのセルE1−E3に対してサーミスタT1−T3を設置する例を説明した。この点、必ずしも全てのセルにサーミスタを設置する必要はない。例えば、2セルに1つサーミスタを設置してもよい。1つ飛ばしでサーミスタを設置すれば、全てのサーミスタの温度を同時に計測することができる。 In the above-described first and second embodiments, an example in which thermistors T1-T3 are installed in all cells E1-E3 has been described. In this respect, it is not always necessary to install thermistors in all cells. For example, one thermistor may be installed in two cells. If the thermistors are installed by skipping one, the temperatures of all thermistors can be measured at the same time.

サーミスタが接続されない電圧計測線では、分圧抵抗Rdvがフィルタ抵抗として作用する。その場合、当該電圧計測線に挿入される入力抵抗Rfは不要になる。 In the voltage measuring line to which the thermistor is not connected, the voltage dividing resistor Rdv acts as a filter resistor. In that case, the input resistor Rf inserted into the voltage measurement line becomes unnecessary.

上述の実施の形態1、2では、サーミスタをセルの近傍に設置し、セルの温度を計測する例を説明した。この点、サーミスタを基板のホットスポットに設置し、基板の温度を計測するために使用してもよい。 In the above-described first and second embodiments, an example in which the thermistor is installed near the cell and the temperature of the cell is measured has been described. In this regard, the thermistor may be installed in a hot spot on the substrate and used to measure the temperature of the substrate.

上述の実施の形態1、2では電源システム1を車載用途に使用する例を説明した。この点、定置型蓄電用途、ノート型PCやスマートフォンなどの電子機器用途にも適用可能である。 In the above-described first and second embodiments, an example in which the power supply system 1 is used for in-vehicle use has been described. In this respect, it can also be applied to stationary storage applications and electronic devices such as notebook PCs and smartphones.

なお、実施の形態は、以下の項目によって特定されてもよい。 In addition, the embodiment may be specified by the following items.

[項目1]
直列接続された複数のセル(E1−E3)の各ノードに電圧計測線(L1−L4)で接続され、当該複数のセル(E1−E3)のそれぞれの電圧を計測する電圧計測回路(30)と、
隣接する2本の電圧計測線間のそれぞれに、前記複数のセル(E1−E3)とそれぞれ並列に接続される複数の放電回路(Rd1−Rd3、Q1−Q3)と、
前記複数の電圧計測線(L1−L4)上の、前記放電回路(Rd1−Rd3、Q1−Q3)とのノードより前記電圧計測回路(30)側にそれぞれ挿入される複数の挿入抵抗(Rdv1−Rdv3)と、
前記電圧計測回路(30)により計測された前記複数のセル(E1−E3)の電圧をもとに、前記複数の放電回路(Rd1−Rd3、Q1−Q3)を制御することにより、前記複数のセル(E1−E3)間の均等化処理を実行する制御回路(40)と、を備え、
前記複数の放電回路(Rd1−Rd3、Q1−Q3)のそれぞれは、直列接続された放電抵抗(Rd1−Rd3)とスイッチ(Q1−Q3)を含み、
本管理装置(20)は、
温度に応じて抵抗値が変化する少なくとも1つの感温素子(T1−T3)をさらに備え、
前記感温素子(T1)は、前記電圧計測線(L1)上の前記挿入抵抗(Rdv1)の前記電圧計測回路(30)側のノードと、当該電圧計測線(L1)に接続された放電抵抗(Rd1)とスイッチ(Q1)との間のノードとの間に接続され、
前記制御回路(40)は、当該スイッチ(Q1)のオン状態において前記電圧計測回路(30)により計測された電圧をもとに前記感温素子(T1)の周囲の温度を推定することを特徴とする管理装置(20)。
これによれば、コストを抑えつつ、複数のセル(E1−E3)の温度監視を強化することができる。
[項目2]
前記感温素子(T1−T3)は、前記複数のセル(E1−E3)と同数設置され、
前記複数の感温素子(T1−T3)のそれぞれは、前記複数のセル(E1−E3)のそれぞれの近傍に設置されることを特徴とする項目1に記載の管理装置(20)。
これによれば、全てのセル(E1−E3)の温度を計測することができる。
[項目3]
前記挿入抵抗(Rdv1−Rdv3)の抵抗値は、前記感温素子(T1−T3)の抵抗値の範囲に応じた値に設定され、
前記放電抵抗(Rd1−Rd3)の抵抗値は、前記挿入抵抗(Rdv1−Rdv3)の抵抗値より低い値に設定されることを特徴とする項目1または2に記載の管理装置(20)。
これによれば、温度計測機能と均等化放電機能を両立させることができる。
[項目4]
前記電圧計測線(L1−L4)上の、前記挿入抵抗(Rdv1−Rdv3)と前記感温素子(T1−T3)の分圧点より前記電圧計測回路(30)側に挿入される入力抵抗(Rf1−Rf4)をさらに備えることを特徴とする項目1から3のいずれか1項に記載の管理装置(20)。
これによれば、温度変化に伴う、電圧計測回路(30)の入力段のローパスフィルタの定数の変化を低減することができる。
[項目5]
前記複数の放電抵抗(Rd1−Rd3)、及び前記少なくとも1つの感温素子(T1−T3)は、フレキシブル基板(20a)に実装されることを特徴とする項目1から4のいずれか1項に記載の管理装置(20)。
これによれば、感温素子(T1−T3)を複数のセル(E1−E3)の近傍に設置することができる。
[項目6]
直列接続された複数のセル(E1−E3)と、
前記複数のセル(E1−E3)を管理する項目1から5いずれか1項に記載の管理装置(20)と、
を備えることを特徴とする電源システム(1)。
これによれば、コストを抑えつつ、複数のセル(E1−E3)の温度監視を強化された電源システム(1)を実現することができる。
[Item 1]
A voltage measurement circuit (30) that is connected to each node of a plurality of cells (E1-E3) connected in series by a voltage measurement line (L1-L4) and measures the voltage of each of the plurality of cells (E1-E3). When,
A plurality of discharge circuits (Rd1-Rd3, Q1-Q3) connected in parallel with the plurality of cells (E1-E3), respectively, between two adjacent voltage measurement lines.
A plurality of insertion resistors (Rdv1-) inserted into the voltage measurement circuit (30) side from a node with the discharge circuit (Rd1-Rd3, Q1-Q3) on the plurality of voltage measurement lines (L1-L4). Rdv3) and
By controlling the plurality of discharge circuits (Rd1-Rd3, Q1-Q3) based on the voltages of the plurality of cells (E1-E3) measured by the voltage measurement circuit (30), the plurality of discharge circuits (Rd1-Rd3, Q1-Q3) are controlled. A control circuit (40) for executing equalization processing between cells (E1-E3) is provided.
Each of the plurality of discharge circuits (Rd1-Rd3, Q1-Q3) includes a discharge resistor (Rd1-Rd3) and a switch (Q1-Q3) connected in series.
This management device (20)
Further equipped with at least one temperature sensitive element (T1-T3) whose resistance value changes according to temperature,
The temperature sensitive element (T1) has a node on the voltage measurement circuit (30) side of the insertion resistor (Rdv1) on the voltage measurement line (L1) and a discharge resistor connected to the voltage measurement line (L1). Connected between the node between (Rd1) and the switch (Q1),
The control circuit (40) is characterized in that the temperature around the temperature sensitive element (T1) is estimated based on the voltage measured by the voltage measuring circuit (30) in the on state of the switch (Q1). Management device (20).
According to this, it is possible to strengthen the temperature monitoring of a plurality of cells (E1-E3) while suppressing the cost.
[Item 2]
The same number of temperature sensitive elements (T1-T3) as the plurality of cells (E1-E3) are installed.
The management device (20) according to item 1, wherein each of the plurality of temperature sensitive elements (T1-T3) is installed in the vicinity of each of the plurality of cells (E1-E3).
According to this, the temperature of all cells (E1-E3) can be measured.
[Item 3]
The resistance value of the insertion resistor (Rdv1-Rdv3) is set to a value corresponding to the range of the resistance value of the temperature sensitive element (T1-T3).
The management device (20) according to item 1 or 2, wherein the resistance value of the discharge resistance (Rd1-Rd3) is set to a value lower than the resistance value of the insertion resistance (Rdv1-Rdv3).
According to this, both the temperature measurement function and the equalized discharge function can be achieved at the same time.
[Item 4]
An input resistor (30) inserted into the voltage measuring circuit (30) from the voltage dividing points of the insertion resistor (Rdv1-Rdv3) and the temperature sensitive element (T1-T3) on the voltage measuring line (L1-L4). The management device (20) according to any one of items 1 to 3, further comprising Rf1-Rf4).
According to this, it is possible to reduce the change in the constant of the low-pass filter in the input stage of the voltage measurement circuit (30) due to the temperature change.
[Item 5]
Item 2. The item 1 to 4, wherein the plurality of discharge resistors (Rd1-Rd3) and at least one temperature-sensitive element (T1-T3) are mounted on a flexible substrate (20a). The management device (20) described.
According to this, the temperature sensitive element (T1-T3) can be installed in the vicinity of a plurality of cells (E1-E3).
[Item 6]
Multiple cells (E1-E3) connected in series and
The management device (20) according to any one of items 1 to 5 for managing the plurality of cells (E1-E3), and the management device (20).
A power supply system (1), which comprises.
According to this, it is possible to realize the power supply system (1) in which the temperature monitoring of a plurality of cells (E1-E3) is enhanced while suppressing the cost.

1 電源システム、 10 蓄電モジュール、 20 管理装置、 20a フレキシブル基板、 20b リジッド基板、 30 電圧計測回路、 40 制御回路、 E1−E3 セル、 T1−T3 サーミスタ、 L1−L4 電圧計測線、 G1−G4 ゲート信号線、 Rd1−Rd4 放電抵抗、 Q1−Q3 外部放電スイッチ、 Rdv1−Rdv3 分圧抵抗、 Rf1−Rf4 入力抵抗、 Cf1−Cf3,C1−C3 入力容量、 S1−S3 内部放電スイッチ、 R1a,R1b,R2a,R2b,R3a,R3b,R4a,R4b 抵抗、 ZD1,ZD2,ZD3,ZD4 ツェナーダイオード。 1 power supply system, 10 power storage module, 20 management device, 20a flexible board, 20b rigid board, 30 voltage measurement circuit, 40 control circuit, E1-E3 cell, T1-T3 thermista, L1-L4 voltage measurement line, G1-G4 gate Signal line, Rd1-Rd4 discharge resistor, Q1-Q3 external discharge switch, Rdv1-Rdv3 voltage division resistor, Rf1-Rf4 input resistor, Cf1-Cf3, C1-C3 input capacitance, S1-S3 internal discharge switch, R1a, R1b, R2a, R2b, R3a, R3b, R4a, R4b resistors, ZD1, ZD2, ZD3, ZD4 Zener diodes.

Claims (6)

直列接続された複数のセルの各ノードに電圧計測線で接続され、当該複数のセルのそれぞれの電圧を計測する電圧計測回路と、
隣接する2本の電圧計測線間のそれぞれに、前記複数のセルとそれぞれ並列に接続される複数の放電回路と、
前記複数の電圧計測線上の、前記放電回路とのノードより前記電圧計測回路側にそれぞれ挿入される複数の挿入抵抗と、
前記電圧計測回路により計測された前記複数のセルの電圧をもとに、前記複数の放電回路を制御することにより、前記複数のセル間の均等化処理を実行する制御回路と、を備え、
前記複数の放電回路のそれぞれは、直列接続された放電抵抗とスイッチを含み、
本管理装置は、
温度に応じて抵抗値が変化する少なくとも1つの感温素子をさらに備え、
前記感温素子は、前記電圧計測線上の前記挿入抵抗の前記電圧計測回路側のノードと、当該電圧計測線に接続された放電抵抗とスイッチとの間のノードとの間に接続され、
前記制御回路は、当該スイッチのオン状態において前記電圧計測回路により計測された電圧をもとに前記感温素子の周囲の温度を推定することを特徴とする管理装置。
A voltage measurement circuit that is connected to each node of a plurality of cells connected in series by a voltage measurement line and measures the voltage of each of the plurality of cells.
A plurality of discharge circuits connected in parallel with the plurality of cells, respectively, between two adjacent voltage measurement lines.
A plurality of insertion resistors inserted into the voltage measurement circuit side from the node with the discharge circuit on the plurality of voltage measurement lines, respectively.
A control circuit for executing equalization processing between the plurality of cells by controlling the plurality of discharge circuits based on the voltages of the plurality of cells measured by the voltage measurement circuit is provided.
Each of the plurality of discharge circuits includes a discharge resistor and a switch connected in series.
This management device
Further equipped with at least one temperature sensitive element whose resistance value changes according to temperature,
The temperature sensitive element is connected between the node on the voltage measurement circuit side of the insertion resistor on the voltage measurement line and the node between the discharge resistor connected to the voltage measurement line and the switch.
The control circuit is a management device characterized in that the temperature around the temperature sensitive element is estimated based on the voltage measured by the voltage measuring circuit in the on state of the switch.
前記感温素子は、前記複数のセルと同数設置され、
前記複数の感温素子のそれぞれは、前記複数のセルのそれぞれの近傍に設置されることを特徴とする請求項1に記載の管理装置。
The same number of temperature sensitive elements as the plurality of cells are installed.
The management device according to claim 1, wherein each of the plurality of temperature sensitive elements is installed in the vicinity of each of the plurality of cells.
前記挿入抵抗の抵抗値は、前記感温素子の抵抗値の範囲に応じた値に設定され、
前記放電抵抗の抵抗値は、前記挿入抵抗の抵抗値より低い値に設定されることを特徴とする請求項1または2に記載の管理装置。
The resistance value of the insertion resistor is set to a value corresponding to the range of the resistance value of the temperature sensitive element.
The management device according to claim 1 or 2, wherein the resistance value of the discharge resistance is set to a value lower than the resistance value of the insertion resistance.
前記電圧計測線上の、前記挿入抵抗と前記感温素子の分圧点より前記電圧計測回路側に挿入される入力抵抗をさらに備えることを特徴とする請求項1から3のいずれか1項に記載の管理装置。 The invention according to any one of claims 1 to 3, further comprising the insertion resistor on the voltage measurement line and an input resistor inserted into the voltage measurement circuit side from the voltage dividing point of the temperature sensing element. Management device. 前記複数の放電抵抗、及び前記少なくとも1つの感温素子は、フレキシブル基板に実装されることを特徴とする請求項1から4のいずれか1項に記載の管理装置。 The management device according to any one of claims 1 to 4, wherein the plurality of discharge resistors and the at least one temperature-sensitive element are mounted on a flexible substrate. 直列接続された複数のセルと、
前記複数のセルを管理する請求項1から5いずれか1項に記載の管理装置と、
を備えることを特徴とする電源システム。
With multiple cells connected in series
The management device according to any one of claims 1 to 5, which manages the plurality of cells.
A power supply system characterized by being equipped with.
JP2019135927A 2019-07-24 2019-07-24 Management device, power supply system Active JP7260433B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019135927A JP7260433B2 (en) 2019-07-24 2019-07-24 Management device, power supply system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019135927A JP7260433B2 (en) 2019-07-24 2019-07-24 Management device, power supply system

Publications (2)

Publication Number Publication Date
JP2021018969A true JP2021018969A (en) 2021-02-15
JP7260433B2 JP7260433B2 (en) 2023-04-18

Family

ID=74563742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019135927A Active JP7260433B2 (en) 2019-07-24 2019-07-24 Management device, power supply system

Country Status (1)

Country Link
JP (1) JP7260433B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013068533A (en) * 2011-09-22 2013-04-18 Gs Yuasa Corp Battery cell state detection device, battery module, and method for detecting battery cell state
JP2017134940A (en) * 2016-01-26 2017-08-03 トヨタ自動車株式会社 Battery monitoring device
JP2017216829A (en) * 2016-05-31 2017-12-07 三洋電機株式会社 Management device and power supply system
WO2019123906A1 (en) * 2017-12-19 2019-06-27 三洋電機株式会社 Management device and power supply system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013068533A (en) * 2011-09-22 2013-04-18 Gs Yuasa Corp Battery cell state detection device, battery module, and method for detecting battery cell state
JP2017134940A (en) * 2016-01-26 2017-08-03 トヨタ自動車株式会社 Battery monitoring device
JP2017216829A (en) * 2016-05-31 2017-12-07 三洋電機株式会社 Management device and power supply system
WO2019123906A1 (en) * 2017-12-19 2019-06-27 三洋電機株式会社 Management device and power supply system

Also Published As

Publication number Publication date
JP7260433B2 (en) 2023-04-18

Similar Documents

Publication Publication Date Title
CN110140057B (en) Voltage detection integrated circuit and battery management system including the same
CN101567555B (en) Battery pack
CN1332474C (en) Battery apparatus and discharge controlling method of battery apparatus
EP2244350B1 (en) Battery pack
US20150035495A1 (en) Battery control system and battery pack
KR101717001B1 (en) Internal condition estimating system and estimating method
KR20070064402A (en) Battery management system
JP7276892B2 (en) Management device, power storage system
US20170370994A1 (en) Semiconductor device, battery pack, and mobile terminal including voltage measurement, current measurement, and control
US20100079112A1 (en) Battery controller, battery control method, and battery
US9281698B2 (en) Battery pack
WO2021186795A1 (en) Management device and power supply system
JP2013236492A (en) Battery module and battery management system
JP7182110B2 (en) battery system, battery management device
KR102209933B1 (en) System and method for detecting battery temperature
JPWO2019220805A1 (en) Management device, power storage system
CN113330288B (en) Temperature measuring device, battery device including the same, and temperature measuring method
CN103633682A (en) Battery pack and method of controlling the same
US11500036B2 (en) Method for recognizing contacting errors in a rechargeable battery pack, and system for carrying out the method
KR102427331B1 (en) Apparatus and method for diagnosing current sensor
JP7260433B2 (en) Management device, power supply system
US6054843A (en) High speed battery charging system with high accuracy voltage sensing
JP6261901B2 (en) Battery management circuit, power management system using the same, electronic equipment
JP6185322B2 (en) Secondary battery pack management method, power management system, and electronic device
US20150042348A1 (en) Capacitor power supply, voltage monitoring device, method of monitoring voltage, and method of manufacturing capacitor power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220512

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230406

R150 Certificate of patent or registration of utility model

Ref document number: 7260433

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150